CN114280862A - 显示面板及其制备方法 - Google Patents
显示面板及其制备方法 Download PDFInfo
- Publication number
- CN114280862A CN114280862A CN202111531523.5A CN202111531523A CN114280862A CN 114280862 A CN114280862 A CN 114280862A CN 202111531523 A CN202111531523 A CN 202111531523A CN 114280862 A CN114280862 A CN 114280862A
- Authority
- CN
- China
- Prior art keywords
- signal line
- insulating layer
- signal
- display panel
- panel according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种显示面板及其制备方法,显示面板包括显示区和位于所述显示区一侧的扇出区,所述扇出区包括:衬底基板;第一绝缘层,设于所述衬底基板上,所述第一绝缘层开设有周期性排布的凹陷部,相邻的两个凹陷部之间设有一个凸起部;以及信号线组,其包括间隔设置的第一信号线及第二信号线,其中,所述第一信号线设置于所述凹陷部的底面,所述第二信号线设置于所述凸起部的上表面。本申请采用凹凸起伏结构的绝缘层,一方面,可以避免相邻的两条信号走线容易发生短路故障;另一方面,有利于减小相邻两条信号走线的线间距,以加宽每一条信号线的宽度,以降低每一条信号线的阻抗,进而降低信号干扰及断线风险。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种显示面板及其制备方法。
背景技术
在液晶显示领域,将显示区域到显示屏边缘定义为边框。边框的存在会降低整个显示屏的视觉效果,尤其边框越大,视觉效果越差。目前,随着显示技术的发展,窄边框已经成为高品质显示面板的主流趋势。
在液晶显示面板中,驱动芯片侧(Source侧)的边框主要是由扇形(fanout)走线区、外引脚结合(outer leader bonding)和驱动芯片组成。扇形(fanout)走线区的宽度是边框宽度主要构成部分,因此有效地降低扇形走线区的宽度必能大幅度缩小边框宽度。
对于扇形走线区来说,基本上有一半的宽度是由电路走线的线间距(space)组成。由于电路走线的数目与显示屏幕的分辨率和大小成正相关,因此,减少电路走线会对屏幕显示质量有影响。因此,为保证屏幕显示质量的情况下,减小相邻电路走线的线间距是缩小边框的有效方式。然而,随着相邻电路走线的线间距的减小,在刻蚀图案化过程中,特别是曝光和刻蚀过程中均有可能造成窄电路走线的线距有金属残留,导致及电路走线短路。因此,如何在保证不短路的情况,尽可能的缩小电路走线的线间距是缩小边框的关键。
发明内容
本发明的目的在于,提供一种显示面板及其制备方法,以解决电路走线过细导致短路、断路的技术问题。
为实现上述目的,本发明提供一种显示面板,包括显示区和位于所述显示区一侧的扇出区,所述扇出区包括:衬底基板;第一绝缘层,设于所述衬底基板上,所述第一绝缘层开设有周期性排布的凹陷部,相邻的两个凹陷部之间设有一个凸起部;以及信号线组,其包括间隔设置的第一信号线及第二信号线,其中,所述第一信号线设置于所述凹陷部的底面,所述第二信号线设置于所述凸起部的上表面。
进一步地,所述凹陷部的深度小于所述第一绝缘层的厚度。
进一步地,所述凹陷部的深度为所述第一绝缘层的厚度的二分之一至三分之二。
进一步地,所述第一信号线与所述第二信号线之间的线间距大于或等于0。
进一步地,所述第一信号线与所述第二信号线之间的线间距为所述第一信号线或所述第二信号线的宽度的三分之一至二分之一。
进一步地,所述显示区内设置有数据信号线及扫描信号线,所述第一信号线连接所述数据信号线,所述第二信号线连接所述扫描信号线。
进一步地,所述的显示面板还包括:第二绝缘层,设于所述第一绝缘层上,且覆盖所述第一信号线及所述第二信号线。
为实现上述目的,本发明还提供一种显示面板的制备方法,包括如下步骤:形成第一绝缘层于一衬底基板上;对所述第一绝缘层进行图案化处理,使得所述第一绝缘层开设有周期性排布的凹陷部,相邻的两个凹陷部之间设有一个凸起部;形成于金属层于所述第一绝缘层上;对所述金属层进行图案化处理,形成信号线组,所述信号线组包括间隔设置的第一信号线及第二信号线,其中,所述第一信号线设置于所述凹陷部的底面,所述第二信号线设置于所述凸起部的上表面。
进一步地,在所述对所述第一绝缘层进行图案化处理的步骤中,包括:涂覆光阻溶液于所述第一绝缘层上,形成光刻胶层;采用掩模版对所述光刻胶层进行曝光、显影处理,其中,与所述掩模版的透光区对应的第一绝缘层为凹陷部,与所述掩模版的遮光区对应的第一绝缘层为凸起部。
进一步地,在所述对所述金属层进行图案化处理,形成信号线组的步骤之后,还包括:形成第二绝缘层于所述信号线组上,且覆盖所述第一信号线及所述第二信号线。
本发明的技术效果在于,提供一种显示面板及其制备方法,采用凹凸起伏结构的绝缘层,相邻的两条信号走线中的一条设置于绝缘层的凹陷部的底面,另一条设置于绝缘层的凸起部的上表面,一方面,可以避免相邻的两条信号走线容易发生短路故障;另一方面,有利于减小相邻两条信号走线的线间距,以加宽每一条信号线的宽度,以降低每一条信号线的阻抗,进而降低信号干扰及断线风险。当然,在保持信号线的线宽不变的情况下,通过减小相邻两条信号走线的线间距,有利于减小扇出区整体的宽度,从而实现窄边框的显示面板。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的显示面板的平面示意图。
图2为图1中扇出区的信号走线沿B-B’方向的剖面图。
图3为图2中扇出区的信号走线的俯视图。
图4为图1中扇出区的信号走线的A处的局部放大图。
图5为本申请实施例提供的显示面板的制备流程图。
图6为本申请实施例提供的未图案化的第一绝缘层的结构示意图。
图7为本申请实施例提供的第一绝缘层的制备流程图。
图8为本申请实施例提供的图案化的第一绝缘层的结构示意图。
图9为本申请实施例提供的信号线组形成的结构示意图。
附图部件标识如下:
100、显示区; 200、非显示区;
201、GOA区; 202、扇出区;
203、驱动IC; 1、衬底基板;
2、第一绝缘层; 3、信号线组;
4、第二绝缘层; 21、凹陷部;
22、凸起部; 31、第一信号线;
32、第二信号线; M、线间距。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。在本申请的描述中,需要理解的是,术语“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
如图1所示,本实施例提供一种显示面板,该显示面板包括显示区100及围绕显示区100的非显示区200,非显示区200包括相对设置的GOA区201,以及位于显示区100正下方的扇出区202,设置于扇出区202的走线与驱动IC203连接。
如图2所示,扇出区202包括衬底基板1、第一绝缘层2以及信号线组3。
第一绝缘层2设于衬底基板1上,第一绝缘层2开设有周期性排布的凹陷部21,相邻的两个凹陷部21之间设有一个凸起部22。第一绝缘层2所采用的材料可以为有机材料、无机材料或者二者组合。
结合图2-图4所示,信号线组3包括间隔设置的第一信号线31及第二信号线32。其中,第一信号线31设置于凹陷部21的底面,第二信号线32设置于凸起部22的上表面,L线为凸起部22的边缘线。
进一步地,显示区100内设置有数据信号线(图未示)及扫描信号线(图未示),第一信号线31连接数据信号线,第二信号线32连接扫描信号线。当然,也可以是第一信号线31连接至扫描信号线,第二信号线32连接至数据信号线。
结合图1所示,本实施例中,第一信号线31的一端连接至数据信号线,另一端连接至驱动IC203;第二信号线32的一端连接至扫描信号线,另一端连接至驱动IC203。
本实施例中,凹陷部21的深度小于第一绝缘层2的厚度。优选地,凹陷部21的深度为第一绝缘层2的厚度的二分之一至三分之二,以使得凹陷部21的底面与凸起部22的顶面存在一定的高度差,进而设置在凹陷部21底面的第一信号线31与设置于凸起部22上表面的第二信号线32之间也存在一定的高度差。由于高度差的存在,在曝光和刻蚀的过程中,第一信号线31与第二信号线32之间的不会有金属残留,进而避免了相邻的两条信号线发生短路的问题。
进一步地,第一信号线31与第二信号线32之间的线间距M大于或等于0。其中,当第一信号线31与第二信号线32之间的线间距M等于0时,第一信号线31与第二信号线32之间无间隙存在,且第一信号线31在衬底基板1上的投影与第二信号线32在衬底基板1上的投影无重叠的部分,使得该上下设置的两条信号走线不会产生寄生电容,避免产生信号干扰,确保了显示面板的品质。
优选地,第一信号线31与第二信号线32之间的线间距M为第一信号线31或第二信号线32的宽度的三分之一至二分之一,这样可以完全避免第一信号线31在衬底基板1上的投影与第二信号线32在衬底基板1上的投影无重叠的部分,进一步地确保了显示面板的品质。
进一步地,本实施例采用凹凸起伏结构的绝缘层,相邻的两条信号走线中的一条设置于绝缘层的凹陷部21的底面,另一条设置于绝缘层的凸起部22的上表面,一方面,可以避免相邻的两条信号走线容易发生短路故障;另一方面,有利于减小相邻两条信号走线的线间距M,以加宽每一条信号线的宽度,以降低每一条信号线的阻抗,进而降低信号干扰及断线风险。当然,在保持信号线的线宽不变的情况下,通过减小相邻两条信号走线的线间距M,有利于减小扇出区202整体的宽度,从而实现窄边框的显示面板。
进一步地,本实施例还提供一种显示面板还包括第二绝缘层4,该第二绝缘层4设于第一绝缘层2上,且覆盖所述第一信号线31及所述第二信号线32。第二绝缘层4朝向第一绝缘层2的一侧表面为凹凸起伏的结构,与第一绝缘层2相配合。
进一步地,本实施例中,凹陷部21的深度范围还限定了第一绝缘层2与第二绝缘层4之间的接触面积。当凹陷部21的深度越大,则第一绝缘层2与第二绝缘层4之间的接触面积越大,但同时第一绝缘层2表面的凹凸层叠变大,形成于第一绝缘层2上的信号线的长度也会增加,会导致信号线的线电阻变大,因此,凹陷部21的深度为第一绝缘层2的厚度的二分之一至三分之二,这样可以进一步地兼顾第一绝缘层2与第二绝缘层4之间的接触面积以及信号线的导电性能。
如图5所示,本实施例提供一种显示面板的制备方法,包括如下步骤S1)-S5)。
S1)形成第一绝缘层2于一衬底基板1上,参照图6。
S2)对所述第一绝缘层2进行图案化处理,使得所述第一绝缘层2开设有周期性排布的凹陷部21,相邻的两个凹陷部21之间设有一个凸起部22。
如图7所示,在所述对所述第一绝缘层2进行图案化处理的步骤中,具体包括如下步骤S21)-S22)。
S21)涂覆光阻溶液于所述第一绝缘层2上,形成光刻胶层。
S22)采用掩模版对所述光刻胶层进行曝光、显影处理,其中,与所述掩模版的透光区对应的第一绝缘层2为凹陷部21,与所述掩模版的遮光区对应的第一绝缘层2为凸起部22,参照图8。
S3)形成于金属层于所述第一绝缘层2上。
具体的,溅渡金属材料于第一绝缘层2上形成金属层,该金属层从凸起部22的上表面延伸至凹陷部21的底面。
S4)对所述金属层进行图案化处理,形成信号线组3,所述信号线组3包括间隔设置的第一信号线31及第二信号线32,其中,所述第一信号线31设置于所述凹陷部21的底面,所述第二信号线32设置于所述凸起部22的上表面,参照图9。
具体的,对金属层进行曝光和刻蚀处理,以形成间隔设置的第一信号线31及第二信号线32。
在曝光和刻蚀的过程中,仅去除凹陷部21侧壁的金属层会使得第一信号线31与第二信号线32之间的线间距M为0,此时,第一信号线31与第二信号线32之间无间隙存在,且第一信号线31在衬底基板1上的投影与第二信号线32在衬底基板1上的投影无重叠的部分,使得该上下设置的两条信号走线不会产生寄生电容,避免产生信号干扰,确保了显示面板的品质。
优选地,第一信号线31与第二信号线32之间的线间距M为第一信号线31或第二信号线32的宽度的三分之一至二分之一,这样可以完全避免第一信号线31在衬底基板1上的投影与第二信号线32在衬底基板1上的投影无重叠的部分,进一步地确保了显示面板的品质。
进一步地,本实施例采用凹凸起伏结构的绝缘层,相邻的两条信号走线中的一条设置于绝缘层的凹陷部21的底面,另一条设置于绝缘层的凸起部22的上表面,一方面,可以避免相邻的两条信号走线容易发生短路故障;另一方面,有利于减小相邻两条信号走线的线间距M,以加宽每一条信号线的宽度,以降低每一条信号线的阻抗,进而降低信号干扰及断线风险。当然,在保持信号线的线宽不变的情况下,通过减小相邻两条信号走线的线间距M,有利于减小扇出区202整体的宽度,从而实现窄边框的显示面板。
S5)形成第二绝缘层4于所述信号线组3上,且覆盖所述第一信号线31及所述第二信号线32,参照图2。
具体的,第二绝缘层4朝向第一绝缘层2的一侧表面为凹凸起伏的结构,与第一绝缘层2相配合。
进一步地,凹陷部21的深度范围还限定了第一绝缘层2与第二绝缘层4之间的接触面积。当凹陷部21的深度越大,则第一绝缘层2与第二绝缘层4之间的接触面积越大,但同时第一绝缘层2表面的凹凸层叠变大,形成于第一绝缘层2上的信号线的长度也会增加,会导致信号线的线电阻变大,因此,凹陷部21的深度为第一绝缘层2的厚度的二分之一至三分之二,这样可以进一步地兼顾第一绝缘层2与第二绝缘层4之间的接触面积以及信号线的导电性能。
以上对本申请实施例所提供的一种显示面板及其制备方法进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种显示面板,其特征在于,包括显示区和位于所述显示区一侧的扇出区,所述扇出区包括:
衬底基板;
第一绝缘层,设于所述衬底基板上,所述第一绝缘层开设有周期性排布的凹陷部,相邻的两个凹陷部之间设有一个凸起部;以及
信号线组,其包括间隔设置的第一信号线及第二信号线,其中,所述第一信号线设置于所述凹陷部的底面,所述第二信号线设置于所述凸起部的上表面。
2.根据权利要求1所述的显示面板,其特征在于,
所述凹陷部的深度小于所述第一绝缘层的厚度。
3.根据权利要求2所述的显示面板,其特征在于,
所述凹陷部的深度为所述第一绝缘层的厚度的二分之一至三分之二。
4.根据权利要求1所述的显示面板,其特征在于,
所述第一信号线与所述第二信号线之间的线间距大于或等于0。
5.根据权利要求4所述的显示面板,其特征在于,
所述第一信号线与所述第二信号线之间的线间距为所述第一信号线或所述第二信号线的宽度的三分之一至二分之一。
6.根据权利要求1所述的显示面板,其特征在于,
所述显示区内设置有数据信号线及扫描信号线,所述第一信号线连接所述数据信号线,所述第二信号线连接所述扫描信号线。
7.根据权利要求1所述的显示面板,其特征在于,还包括:
第二绝缘层,设于所述第一绝缘层上,且覆盖所述第一信号线及所述第二信号线。
8.一种根据权利要求1所述的显示面板的制备方法,其特征在于,包括如下步骤:
形成第一绝缘层于一衬底基板上;
对所述第一绝缘层进行图案化处理,使得所述第一绝缘层开设有周期性排布的凹陷部,相邻的两个凹陷部之间设有一个凸起部;
形成于金属层于所述第一绝缘层上;
对所述金属层进行图案化处理,形成信号线组,所述信号线组包括间隔设置的第一信号线及第二信号线,其中,所述第一信号线设置于所述凹陷部的底面,所述第二信号线设置于所述凸起部的上表面。
9.根据权利要求8所述的显示面板的制备方法,其特征在于,
在所述对所述第一绝缘层进行图案化处理的步骤中,包括:
涂覆光阻溶液于所述第一绝缘层上,形成光刻胶层;
采用掩模版对所述光刻胶层进行曝光、显影处理,其中,与所述掩模版的透光区对应的第一绝缘层为凹陷部,与所述掩模版的遮光区对应的第一绝缘层为凸起部。
10.根据权利要求8所述的显示面板的制备方法,其特征在于,
在所述对所述金属层进行图案化处理,形成信号线组的步骤之后,还包括:
形成第二绝缘层于所述信号线组上,且覆盖所述第一信号线及所述第二信号线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111531523.5A CN114280862A (zh) | 2021-12-14 | 2021-12-14 | 显示面板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111531523.5A CN114280862A (zh) | 2021-12-14 | 2021-12-14 | 显示面板及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114280862A true CN114280862A (zh) | 2022-04-05 |
Family
ID=80872241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111531523.5A Pending CN114280862A (zh) | 2021-12-14 | 2021-12-14 | 显示面板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114280862A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023221171A1 (zh) * | 2022-05-20 | 2023-11-23 | Tcl华星光电技术有限公司 | 一种显示面板、印刷装置及显示面板的制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7193324B2 (en) * | 2004-10-18 | 2007-03-20 | Via Technologies, Inc. | Circuit structure of package substrate |
-
2021
- 2021-12-14 CN CN202111531523.5A patent/CN114280862A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7193324B2 (en) * | 2004-10-18 | 2007-03-20 | Via Technologies, Inc. | Circuit structure of package substrate |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023221171A1 (zh) * | 2022-05-20 | 2023-11-23 | Tcl华星光电技术有限公司 | 一种显示面板、印刷装置及显示面板的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9570473B2 (en) | Array substrate, manufacturing method thereof and display device | |
TWI537656B (zh) | 顯示裝置 | |
RU2510712C2 (ru) | Монтажная плата, способ ее изготовления, дисплейная панель и дисплейное устройство | |
KR101319977B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
CN102655156B (zh) | 一种阵列基板及其制造方法 | |
CN109387985B (zh) | 显示装置 | |
KR20140082364A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
KR101392208B1 (ko) | 표시기판, 이의 제조방법 및 이를 갖는 표시장치 | |
JP2009133954A (ja) | 液晶表示装置及びその製造方法 | |
WO2017000431A1 (zh) | 阵列基板及其制备方法、显示面板及显示装置 | |
JP5936839B2 (ja) | アレイ基板およびその製造方法、並びに液晶ディスプレー | |
EP3657241B1 (en) | Array substrate and manufacturing method thereof, and display device | |
KR20140141166A (ko) | 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법 | |
CN105321958B (zh) | 薄膜晶体管阵列面板及其制造方法 | |
CN114280862A (zh) | 显示面板及其制备方法 | |
CN109148485B (zh) | 阵列基板及其制作方法和显示装置 | |
EP3285113B1 (en) | Array substrate and manufacturing method and testing method thereof, and display device | |
JP2001092378A (ja) | アクティブマトリクス基板 | |
CN101577255A (zh) | Tft阵列基板制造方法 | |
CN210668377U (zh) | 显示基板及显示装置 | |
CN109782501B (zh) | 显示面板走线结构及其制作方法 | |
CN112711174A (zh) | 光罩、阵列基板的制备方法与显示面板 | |
KR101759557B1 (ko) | 공통배선을 포함하는 액정표시장치의 어레이기판 | |
KR20110076578A (ko) | 배선 형성 방법 및 이를 이용한 액정표시장치 제조방법 | |
CN101582424A (zh) | 一种顶栅结构薄膜晶体管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |