TW201642481A - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TW201642481A
TW201642481A TW105126910A TW105126910A TW201642481A TW 201642481 A TW201642481 A TW 201642481A TW 105126910 A TW105126910 A TW 105126910A TW 105126910 A TW105126910 A TW 105126910A TW 201642481 A TW201642481 A TW 201642481A
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
insulating layer
oxide semiconductor
thin film
Prior art date
Application number
TW105126910A
Other languages
English (en)
Other versions
TWI602307B (zh
Inventor
山崎舜平
大原宏樹
佐佐木俊成
野田耕生
桑原秀明
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201642481A publication Critical patent/TW201642481A/zh
Application granted granted Critical
Publication of TWI602307B publication Critical patent/TWI602307B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Abstract

本發明的目的之一在於提供一種具有能夠充分降低佈線間的寄生電容的結構的半導體裝置。在與閘極電極層重疊的氧化物半導體層的一部分上形成用作通道保護層的氧化物絕緣層，並在形成該氧化物絕緣層時形成覆蓋氧化物半導體層的邊緣部的氧化物絕緣層。覆蓋氧化物半導體層的邊緣部的氧化物絕緣層將閘極電極層與形成在該閘極電極層上方或邊緣的佈線層之間的距離拉大，從而可以降低寄生電容。

Description

半導體裝置和其製造方法
本發明係關於一種使用氧化物半導體的半導體裝置及其製造方法。
另外，本說明書中的半導體裝置指的是能夠藉由利用半導體特性工作的所有裝置，因此顯示裝置等的電光裝置、半導體電路及電子設備都是半導體裝置。
近年來，一種利用形成在具有絕緣表面的基板上的半導體薄膜(厚度大約為幾nm至幾百nm)來製造薄膜電晶體(TFT)的技術備受矚目。薄膜電晶體被廣泛地應用於如IC及電光裝置之類的電子裝置，尤其是對作為影像顯示裝置的切換元件的TFT的開發日益火熱。金屬氧化物的種類繁多且用途廣。氧化銦作為較普遍的材料被用於液晶顯示器等所需要的透明電極材料。
在金屬氧化物中存在呈現半導體特性的金屬氧化物。作為呈現半導體特性的金屬氧化物，例如可以舉出氧化鎢、氧化錫、氧化銦、氧化鋅等，並且已知一種將這種呈 現半導體特性的金屬氧化物用作通道形成區的薄膜電晶體(專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
當在絕緣表面上製造多個薄膜電晶體時，例如存在閘極佈線和源極電極佈線交叉的部分。在該交叉部分中，閘極佈線和其電位與該閘極佈線不同的源極電極佈線之間設置有絕緣層，該絕緣層成為電介質而形成電容。該電容也被稱為佈線間的寄生電容，其有可能導致信號波形產生畸變。此外，當寄生電容較大時，有可能導致信號的傳達變慢。
另外，寄生電容的增加會引起佈線間的電信號洩漏即串擾現象，並使耗電量增大。
另外，在主動矩陣型的顯示裝置中，尤其是當提供影像信號的信號佈線與其他的佈線或電極之間形成有較大的寄生電容時，有可能導致顯示品質下降。
另外，當謀求電路的微細化時，佈線間隔變窄，而有可能導致佈線間的寄生電容的增加。
本發明的一個實施例的目的之一在於提供一種具有能夠充分降低佈線間的寄生電容的結構的半導體裝置。
另外，當在絕緣表面上形成驅動電路時，最好用於驅動電路的薄膜電晶體的工作速度較快。
例如，當將薄膜電晶體的通道長度(L)形成得較短或 將通道寬度W形成得較寬時可以實現工作速度的高速化。但是，當將通道長度形成得較短時，存在開關特性例如導通截止比變小的問題。另外，當將通道寬度W形成得較寬時，存在薄膜電晶體自身的電容負載上升的問題。
另外，本發明的目的之一在於提供一種半導體裝置，該半導體裝置具備即使通道長度較短也具有穩定的電特性的薄膜電晶體。
另外，當在絕緣表面上形成多個不同的電路時，例如，當將像素部和驅動電路形成在同一基板上時，用作像素部的薄膜電晶體要求具有優越的開關特性，例如要求其導通截止比較大，而用作驅動電路的薄膜電晶體要求工作速度快。尤其是，顯示裝置的精細度越高顯示圖像的寫入時間越短，所以最好的是用於驅動電路的薄膜電晶體的工作速度快。
另外，本發明的目的之一在於提供一種半導體裝置，該半導體裝置在同一基板上形成多種電路並具備分別對應於上述多種電路的特性的多種薄膜電晶體。
在底閘結構的薄膜電晶體中，在與閘極電極層重疊的氧化物半導體層的一部分上形成成為通道保護層的氧化物絕緣層，並在形成該氧化物絕緣層時形成覆蓋氧化物半導體層的邊緣部(包括側面)的氧化物絕緣層。
覆蓋氧化物半導體層的邊緣部(包括側面)的氧化物絕緣層將閘極電極層與形成在閘極電極層上方或周邊的佈線層(源極佈線層或電容佈線層等)之間的距離拉大，從而可 以降低寄生電容。由於覆蓋氧化物半導體層的邊緣部的氧化物絕緣層與通道保護層在同一製程中形成，所以可以在不增加製程數目的情況下降低寄生電容。
覆蓋氧化物半導體層的邊緣部(包括側面)的氧化物絕緣層可以降低寄生電容，從而可以控制信號波形的畸變。
另外，為了降低寄生電容，最好使用介電常數小的絕緣材料形成夾在佈線之間的氧化物絕緣層。
藉由設置覆蓋氧化物半導體層的邊緣部(包括側面)的氧化物絕緣層，可以盡可能地減小寄生電容，從而實現薄膜電晶體的高速工作。另外，藉由採用工作速度快的薄膜電晶體，電路的整合度得到提高。
本說明書所公開的本發明的一個實施例是一種半導體裝置，該半導體裝置包括：閘極電極層；所述閘極電極層上的閘極絕緣層；所述閘極絕緣層上的氧化物半導體層；所述氧化物半導體層上的氧化物絕緣層；以及所述氧化物絕緣層上的源極電極層或汲極電極層，其中，所述氧化物半導體層包括接觸於所述氧化物絕緣層的第一區域和接觸於所述源極電極層或所述汲極電極層的第二區域，所述第一區域包括隔著所述閘極絕緣層重疊於所述閘極電極層的通道形成區和與覆蓋所述氧化物半導體層的邊緣及側面的所述氧化物絕緣層重疊的區域，並且，所述氧化物半導體層的端面隔著所述氧化物絕緣層與所述源極電極層或所述 汲極電極層重疊。
上述結構至少解決上述課題之一。
另外，用於實現上述結構的本發明的一個實施例是一種半導體裝置，該半導體裝置包括：閘極電極層；所述閘極電極層上的閘極絕緣層；所述閘極絕緣層上的氧化物半導體層；所述氧化物半導體層上的氧化物絕緣層；所述氧化物絕緣層上的源極電極層或汲極電極層；以及所述源極電極層或所述汲極電極層上的保護絕緣層，其中，所述氧化物半導體層包括接觸於所述氧化物絕緣層的第一區域、接觸於所述源極電極層或所述汲極電極層的第二區域以及接觸於所述保護絕緣層的第三區域，所述第一區域中的隔著所述閘極絕緣層與所述閘極電極層重疊的區域為通道形成區，並且所述通道形成區和所述第二區域之間具有所述第三區域。
另外，作為本說明書中使用的氧化物半導體，例如，形成由InMO3(ZnO)m(m>O)表示的薄膜，並製造將該薄膜用作半導體層的薄膜電晶體。另外，M表示從Ga、Fe、Ni、Mn和Co中選擇的一種金屬元素或多種金屬元素。例如，作為M，除了有包含Ga的情況以外，還有包含Ga和Ni或Ga和Fe等包含Ga以外的上述金屬元素的情況。此外，在上述氧化物半導體中，除了作為M而包含的金屬元素之外，有時還包含作為雜質元素的Fe、Ni等其他過渡金屬元素或該過渡金屬的氧化物。在本說明書中，在具有由InMO3(ZnO)m(m>0)表示的結構的氧化物 半導體層中，將具有作為M包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，並且將其薄膜稱為In-Ga-Zn-O類非單晶膜。
另外，作為用於氧化物半導體層的金屬氧化物，除了可以使用上述材料之外，還可以使用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的金屬氧化物。另外，由上述金屬氧化物構成的氧化物半導體層還可以含有氧化矽。
當在氮或稀有氣體(氬、氦等)等惰性氣體氛圍下進行加熱處理時，氧化物半導體層藉由加熱處理變成氧缺乏型而被低電阻化，即被N型化(N-化等)，然後，藉由形成與氧化物半導體層接觸的氧化物絕緣膜並在成膜之後進行加熱處理，來使氧化物半導體層變成氧過剩狀態而被高電阻化，即被I型化。另外，也可以說成是進行使氧化物半導體層成為氧過剩狀態的固相氧化。由此，可以製造並提供具有電特性好且可靠性高的薄膜電晶體的半導體裝置。
在脫水化或脫氫化中，藉由在氮或稀有氣體(氬、氦等)等惰性氣體氛圍下以400℃以上且低於基板的應變點的溫度，最好的是以420℃以上且570℃以下的溫度進行加熱處理來減少氧化物半導體層所含有的水分等的雜質。
用於進行氧化物半導體層的脫水化或脫氫化的熱處理條件是：即使在將溫度升至450℃的條件下利用TDS對該進行了脫水化或脫氫化之後的氧化物半導體層進行測定， 水的兩個峰值或者至少出現在300℃附近的一個峰值也不被檢測出。所以，即使在將溫度升至450℃的條件下利用TDS對使用進行了脫水化或脫氫化的氧化物半導體層的薄膜電晶體進行測定時，至少出現在300℃附近的水的峰值也不被檢測出。
並且，當對氧化物半導體層進行用於脫水化或脫氫化的加熱溫度T的降溫時，重要的是：藉由使用進行了脫水化或脫氫化的同一爐來不使氧化物半導體層接觸大氣，從而使水或氫不再混入到氧化物半導體層中。藉由進行脫水化或脫氫化，使氧化物半導體層的電阻降低，即在將其N型化(N-等)之後使其電阻增大而使其成為I型的氧化物半導體層。藉由使用該氧化物半導體層製造薄膜電晶體，可以使薄膜電晶體的臨界值電壓值為正，從而實現所謂常關閉型的切換元件。作為半導體裝置(顯示裝置)，最好以薄膜電晶體的閘極電壓為儘量近於0V的正的臨界值電壓的條件形成通道。注意，當薄膜電晶體的臨界值電壓值為負時，容易成為所謂常開啟型，也就是說即使閘極電壓為0V，在源極電極和汲極電極之間也有電流流過。在主動矩陣型的顯示裝置中，構成電路的薄膜電晶體的電特性十分重要，該電特性決定顯示裝置的性能。尤其是，在薄膜電晶體的電特性之中臨界值電壓(Vth)很重要。即使在場效應遷移率高的情況下，當臨界值電壓值高或臨界值電壓值為負時，電路的控制比較困難。在薄膜電晶體的臨界值電壓值高並且臨界值電壓的絕對值大的情況下，當驅動電壓 低時TFT不能起到開關功能而有可能導致負載。在是n通道型的薄膜電晶體的情況下，最好是在作為閘極電壓施加正的電壓之後形成通道並開始產生汲極電極電流的電晶體。不提高驅動電壓就不能形成通道的電晶體和即使在負的電壓狀態下也能形成通道並產生汲極電極電流的電晶體不適合用作用於電路的薄膜電晶體。
另外，可以將從加熱溫度T開始降溫的氣體氛圍轉換成與升溫到加熱溫度T的氣體氛圍不同的氣體氛圍。例如，使用與進行了脫水化或脫氫化的相同的爐而在不接觸大氣的情況下，使爐中充滿高純度的氧氣體或N2O氣體、超乾燥空氣(露點為-40℃以下，最好為-60℃以下)來進行冷卻。
在藉由進行脫水化或脫氫化的加熱處理使膜中所含有的水分減少之後，在不含有水分的氛圍(露點為-40℃以下，最好為-60℃以下)下進行緩冷(或冷卻)。藉由使用該氧化物半導體膜，可以在提高薄膜電晶體的電特性的同時實現具有高的量產性和高的性能的薄膜電晶體。
在本說明書中，將在氮或稀有氣體(氬、氦等)等惰性氣體氛圍下的加熱處理稱為用於脫水化或脫氫化的加熱處理。在本說明書中，為了方便起見，不僅將藉由該加熱處理使H2脫離稱為脫氫化，而且將包括H、OH等的脫離也稱為脫水化或脫氫化。
當在氮或稀有氣體(氬、氦等)等惰性氣體氛圍下進行加熱處理時，氧化物半導體層藉由加熱處理變成氧缺乏型 而被低電阻化，即被N型化(N-化等)。
另外，形成與汲極電極層重疊的氧缺乏型高電阻汲極區(也稱為HRD區域)。此外，還形成與源極電極層重疊的氧缺乏型高電阻源極區(也稱為HRS)。
明確而言，高電阻汲極區的載子濃度在1×1018/cm3以上的範圍內，並且高電阻汲極區是載子濃度至少高於通道形成區的載子濃度(小於1×1018/cm3)的區域。另外，本說明書的載子濃度指的是在室溫下藉由霍爾效應測量而求出的載子濃度的值。
並且，藉由至少使經過脫水化或脫氫化的氧化物半導體層的一部分處於氧過剩狀態，來使其電阻增大，即被I型化，而形成通道形成區。另外，至於使經過脫水化或脫氫化的氧化物半導體層變為氧過剩狀態的處理，可以藉由以下處理來實現：利用濺射法的氧化物絕緣膜的成膜，該氧化物絕緣膜接觸於經過脫水化或脫氫化的氧化物半導體層；形成氧化物絕緣膜之後的加熱處理；在含有氧的氛圍下的加熱處理；在惰性氣體氛圍下加熱之後在氧氛圍下的冷卻處理；使用超乾燥空氣(露點為-40℃以下，最好為-60℃以下)的冷卻處理；等等。
另外，為了將經過脫水化或脫氫化的氧化物半導體層的至少一部分(與閘極電極層重疊的部分)用作通道形成區，藉由選擇性地使其成為氧過剩狀態，可以使其電阻增大，即被I型化。
由此，可以製作並提供具有電特性良好且可靠性高的 薄膜電晶體的半導體裝置。
另外，藉由在與汲極電極層重疊的氧化物半導體層中形成高電阻汲極區，可以提高形成驅動電路時的可靠性。明確而言，藉由形成高電阻汲極區，可以形成如下結構：從汲極電極層至高電阻汲極區、通道形成區，導電性能夠階梯性地變化。所以，當將汲極電極層連接到提供高電源電位VDD的佈線來使薄膜電晶體工作時，即使閘極電極層與汲極電極層之間被施加高電場，由於高電阻汲極區成為緩衝區而不被施加局部性的高電場，所以可以提高電晶體的耐壓性。
另外，藉由在與汲極電極層(以及源極電極層)重疊的氧化物半導體層中形成高電阻汲極區，可以降低形成驅動電路時的通道形成區中的洩漏電流。明確而言，藉由形成高電阻汲極區，在汲極電極層和源極電極層之間流過的電晶體的洩漏電流依次流過汲極電極層、汲極電極層一側的高電阻汲極區、通道形成區、源極電極層一側的高電阻源極區及源極電極層。此時在通道形成區中，可以將從汲極電極層一側的高電阻汲極區流向通道區的洩漏電流集中在當電晶體處於截止狀態時成為高電阻的閘極絕緣層與通道形成區的介面附近，而可以降低背通道部(遠離閘極電極層的通道形成區的表面的一部分)中的洩漏電流。
另外，雖然也要根據閘極電極層的寬度，但與源極電極層重疊的高電阻源極區和與汲極電極層重疊的高電阻汲極區隔著閘極絕緣層分別與閘極電極層的一部分重疊，由 此能夠更有效地緩和汲極電極層的端部附近的電場強度。
另外，作為具有驅動電路的顯示裝置，除了液晶顯示裝置之外還可以舉出使用發光元件的發光顯示裝置或使用電泳顯示元件的也稱為電子紙的顯示裝置。
在使用發光元件的發光顯示裝置中，像素部中具有多個薄膜電晶體，並且在像素部中還具有將某個薄膜電晶體的閘極電極和其他的電晶體的源極電極佈線或汲極電極佈線連接在一起的部分。另外，在使用發光元件的發光顯示裝置的驅動電路中具有將薄膜電晶體的閘極電極與該薄膜電晶體的源極電極佈線或汲極電極佈線連接在一起的部分。
另外，因為薄膜電晶體容易被靜電等損壞，所以最好相對於閘極線或源極電極線將用於保護像素部的薄膜電晶體的保護電路設置在同一基板上。保護電路最好由使用氧化物半導體層的非線形元件構成。
注意，為了方便起見而附加第一、第二等序數詞，但其並不表示製程順序或疊層順序。此外，其在本說明書中不表示特定發明的事項的固有名稱。
本發明可以實現一種具備寄生電容被充分地降低並且即使通道長度較短也具有穩定的電特性的薄膜電晶體的半導體裝置。
10‧‧‧脈衝輸出電路
11‧‧‧第一佈線
12‧‧‧第二佈線
13‧‧‧第三佈線
14‧‧‧第四佈線
15‧‧‧第五佈線
21‧‧‧第一輸入端子
22‧‧‧第二輸入端子
23‧‧‧第三輸入端子
24‧‧‧第四輸入端子
25‧‧‧第五輸入端子
26‧‧‧第一輸出端子
27‧‧‧第二輸出端子
28‧‧‧薄膜電晶體
31‧‧‧電晶體
32‧‧‧電晶體
33‧‧‧電晶體
34‧‧‧電晶體
35‧‧‧電晶體
36‧‧‧電晶體
37‧‧‧電晶體
38‧‧‧電晶體
39‧‧‧電晶體
40‧‧‧電晶體
41‧‧‧電晶體
42‧‧‧電晶體
43‧‧‧電晶體
51‧‧‧電源線
52‧‧‧電源線
53‧‧‧電源線
61‧‧‧期間
62‧‧‧期間
200‧‧‧基板
202‧‧‧閘極絕緣層
203‧‧‧保護絕緣層
204‧‧‧平坦化絕緣層
205‧‧‧共同電位線
206‧‧‧共同電極層
207‧‧‧氧化物半導體層
208‧‧‧氧化物絕緣層
209‧‧‧共同電位線
210‧‧‧共同電位線
220‧‧‧薄膜電晶體
221‧‧‧端子
222‧‧‧端子
223‧‧‧連接電極層
225‧‧‧導電層
226‧‧‧電極層
227‧‧‧像素電極層
228‧‧‧端子
229‧‧‧端子
230‧‧‧電容佈線層
231‧‧‧電容電極
236‧‧‧金屬佈線層
237‧‧‧金屬佈線層
238‧‧‧閘極佈線層
241‧‧‧金屬佈線層
242‧‧‧金屬佈線層
243‧‧‧金屬佈線層
244‧‧‧金屬佈線層
250‧‧‧電容佈線層
251‧‧‧氧化物半導體層
254‧‧‧源極電極佈線
255‧‧‧端子電極
256‧‧‧源極電極佈線
257‧‧‧端子電極
260‧‧‧薄膜電晶體
261‧‧‧閘極電極層
263‧‧‧通道形成區
264a‧‧‧高電阻源極區
264b‧‧‧高電阻汲極區
264c‧‧‧區域
264d‧‧‧區域
265a‧‧‧源極電極層
265b‧‧‧汲極電極層
266a‧‧‧氧化物絕緣層
266b‧‧‧氧化物絕緣層
267‧‧‧導電層
268a‧‧‧輔助電極層
268b‧‧‧輔助電極層
270‧‧‧薄膜電晶體
271‧‧‧閘極電極層
273‧‧‧通道形成區
274a‧‧‧高電阻源極區
274b‧‧‧高電阻汲極區
274c‧‧‧區域
274d‧‧‧區域
274e‧‧‧區域
274f‧‧‧區域
275a‧‧‧源極電極層
275b‧‧‧汲極電極層
276a‧‧‧氧化物絕緣層
276b‧‧‧氧化物絕緣層
277‧‧‧導電層
280‧‧‧薄膜電晶體
281‧‧‧閘極電極層
282a‧‧‧閘極絕緣層
282b‧‧‧閘極絕緣層
282c‧‧‧閘極絕緣層
283‧‧‧通道形成區
284a‧‧‧高電阻源極區
284b‧‧‧高電阻汲極區
284c‧‧‧源極區
284d‧‧‧汲極區
285a‧‧‧源極電極層
285b‧‧‧汲極電極層
286a‧‧‧氧化物絕緣層
286b‧‧‧氧化物絕緣層
290‧‧‧薄膜電晶體
291‧‧‧閘極電極層
292a‧‧‧閘極絕緣層
292b‧‧‧閘極絕緣層
293‧‧‧通道形成區
294a‧‧‧高電阻源極區
294b‧‧‧高電阻汲極區
294c‧‧‧區域
294d‧‧‧區域
294e‧‧‧區域
294f‧‧‧區域
295a‧‧‧源極電極層
295b‧‧‧汲極電極層
296a‧‧‧氧化物絕緣層
296b‧‧‧氧化物絕緣層
400‧‧‧基板
402‧‧‧閘極絕緣層
403‧‧‧保護絕緣層
404‧‧‧平坦化絕緣層
420‧‧‧薄膜電晶體
421a‧‧‧閘極電極層
421b‧‧‧閘極電極層
422‧‧‧氧化物半導體層
423‧‧‧通道形成區
424a‧‧‧高電阻源極區
424b‧‧‧高電阻汲極區
424c‧‧‧區域
424d‧‧‧區域
425a‧‧‧源極電極層
425b‧‧‧汲極電極層
426a‧‧‧氧化物絕緣層
426b‧‧‧氧化物絕緣層
427‧‧‧像素電極層
430‧‧‧氧化物半導體膜
441‧‧‧接觸孔
442‧‧‧氧化物半導體層
448‧‧‧薄膜電晶體
580‧‧‧基板
581‧‧‧薄膜電晶體
583‧‧‧絕緣膜
585‧‧‧絕緣層
587‧‧‧電極層
588‧‧‧電極層
589‧‧‧球形粒子
590a‧‧‧黒色區域
590b‧‧‧白色區域
594‧‧‧空洞
595‧‧‧充填材
596‧‧‧基板
600‧‧‧基板
601‧‧‧對置基板
602‧‧‧閘極佈線
603‧‧‧閘極佈線
604‧‧‧電容佈線
605‧‧‧電容佈線
606‧‧‧閘極絕緣膜
607‧‧‧電極層
608‧‧‧通道保護層
609‧‧‧共同電位線
611‧‧‧通道保護層
615‧‧‧電容電極
616‧‧‧佈線
617‧‧‧電容佈線
618‧‧‧佈線
619‧‧‧佈線
620‧‧‧絕緣膜
621‧‧‧絕緣膜
622‧‧‧絕緣膜
623‧‧‧接觸孔
624‧‧‧像素電極層
625‧‧‧狹縫
626‧‧‧像素電極層
627‧‧‧接觸孔
628‧‧‧TFT
629‧‧‧TFT
630‧‧‧儲存電容部
631‧‧‧儲存電容部
632‧‧‧遮光膜
633‧‧‧接觸孔
636‧‧‧彩色膜
637‧‧‧平坦化膜
640‧‧‧對置電極層
641‧‧‧狹縫
644‧‧‧突起
646‧‧‧配向膜
648‧‧‧配向膜
650‧‧‧液晶層
651‧‧‧液晶元件
652‧‧‧液晶元件
690‧‧‧電容佈線
701‧‧‧氧化物半導體層
703‧‧‧氧密度低的層
705‧‧‧氧密度高的層
707‧‧‧實線
709‧‧‧虛線
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧偏光板
2607‧‧‧偏光板
2608‧‧‧佈線電路部
2609‧‧‧撓性線路板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧擴散板
2700‧‧‧電子書閱讀器
2701‧‧‧框體
2703‧‧‧框體
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4040‧‧‧導電層
4041a‧‧‧絕緣層
4041b‧‧‧絕緣層
4042a‧‧‧絕緣層
4042b‧‧‧絕緣層
4501‧‧‧基板
4502‧‧‧像素部
4505‧‧‧密封材料
4506‧‧‧基板
4507‧‧‧充填材
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電場發光層
4513‧‧‧電極層
4515‧‧‧連接端子電極
4516‧‧‧端子電極
4517‧‧‧電極層
4519‧‧‧各向異性導電膜
4520‧‧‧分隔壁
4540‧‧‧導電層
4541a‧‧‧絕緣層
4541b‧‧‧絕緣層
4542a‧‧‧絕緣層
4542b‧‧‧絕緣層
4543‧‧‧絕緣層
4544‧‧‧絕緣層
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧掃描線驅動電路
5304‧‧‧信號線驅動電路
5305‧‧‧時序控制電路
5601‧‧‧移位暫存器
5602‧‧‧開關電路
5603‧‧‧薄膜電晶體
5604‧‧‧佈線
5605‧‧‧佈線
6400‧‧‧像素
6401‧‧‧開關電晶體
6402‧‧‧發光元件驅動電晶體
6403‧‧‧電容元件
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7008‧‧‧陰極
7009‧‧‧分隔壁
7011‧‧‧發光元件驅動TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮罩膜
7017‧‧‧導電膜
7018‧‧‧導電膜
7019‧‧‧分隔壁
7021‧‧‧發光元件驅動TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
7028‧‧‧導電膜
7029‧‧‧分隔壁
9201‧‧‧顯示部
9202‧‧‧顯示鈕
9203‧‧‧操作開關
9204‧‧‧帶部
9205‧‧‧調節部
9206‧‧‧拍攝裝置部
9207‧‧‧揚聲器
9208‧‧‧麥克
9301‧‧‧上部框體
9302‧‧‧下部框體
9303‧‧‧顯示部
9304‧‧‧鍵盤
9305‧‧‧外部連接埠
9306‧‧‧定位裝置
9307‧‧‧顯示部
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控操作機
9700‧‧‧數位相框
9701‧‧‧框體
9703‧‧‧顯示部
9881‧‧‧框體
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧框體
9893‧‧‧連接部
9900‧‧‧投幣機
9901‧‧‧框體
9903‧‧‧顯示部
4503a‧‧‧信號線驅動電路
4504a‧‧‧掃描線驅動電路
4518a‧‧‧FPC
在附圖中： 圖1A至1C是示出本發明的一個實施例的平面圖及截面圖；圖2A至2E是示出本發明的一個實施例的製程的截面圖；圖3A和3B是示出本發明的一個實施例的截面圖；圖4A1、4A2、4B1和4B2是示出本發明的一個實施例的平面圖及截面圖；圖5A至5C是示出本發明的一個實施例的平面圖及截面圖；圖6A和6B是示出本發明的一個實施例的截面圖；圖7A至7C是示出本發明的一個實施例的平面圖及截面圖；圖8A至8E是示出本發明的一個實施例的製程的截面圖；圖9A和9B是說明半導體裝置的圖；圖10A1、10A2和10B是說明半導體裝置的圖；圖11A和11B是說明半導體裝置的圖；圖12是說明半導體裝置的像素等價電路的圖；圖13A至13C是說明半導體裝置的圖；圖14A和14B是說明半導體裝置的方塊圖；圖15A和15B是說明信號線驅動電路的結構圖以及說明其工作的時序圖；圖16A至16D是示出移位暫存器的結構的電路圖；圖17A和17B是說明移位暫存器的結構的電路圖及 說明其工作的時序圖；圖18是說明半導體裝置的圖；圖19是說明半導體裝置的圖；圖20是示出電子書籍的一個例子的外觀圖；圖21A和21B是示出電視裝置及數位相框的例子的外觀圖；圖22A和22B是示出遊戲機的例子的外觀圖；圖23A和23B是示出可攜式電腦及行動電話機的一個例子的外觀圖；圖24是說明半導體裝置的圖；圖25是說明半導體裝置的圖；圖26是說明半導體裝置的圖；圖27是說明半導體裝置的圖；圖28是說明半導體裝置的圖；圖29是說明半導體裝置的圖；圖30是說明半導體裝置的圖；圖31是說明半導體裝置的圖；圖32是說明半導體裝置的圖；圖33是說明半導體裝置的圖；圖34是說明半導體裝置的圖；圖35是說明半導體裝置的圖；圖36A和36B是說明半導體裝置的圖；圖37是說明運算所使用的氧化物半導體層的結構圖； 圖38是說明氧化物半導體層的氧密度的運算結果圖；以及圖39A至39C是說明氧與氧化物半導體膜表面的相互作用的圖。
下面，關於本發明的實施例模式將參照附圖給予說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明可以以多個不同形式來實施，其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施例模式所記載的內容中。注意，在以下說明的結構中，在不同附圖中使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而省略重複說明。
實施例模式1
在本實施例模式中，參照圖1A至1C、圖2A至2E、圖3A和3B以及圖4A和4B對半導體裝置及半導體裝置的製造方法的一個實施例進行說明。
另外，圖1A是配置在像素中的通道保護型薄膜電晶體448的平面圖，圖1B是沿著圖1A的線D1-D2的截面圖以及沿著圖1A的線D5-D6的截面圖。另外，圖1C是沿著圖1A的線D3-D4的截面圖。此外，圖2E與圖1B相同。
配置在像素中的薄膜電晶體448是通道保護型(也稱作通道停止型)的薄膜電晶體，並且在具有絕緣表面的基板400上包括：閘極電極層421a、閘極絕緣層402、包括通道形成區423的氧化物半導體層442、用作通道保護層的氧化物絕緣層426a、源極電極層425a以及汲極電極層425b。另外，覆蓋薄膜電晶體448並接觸於氧化物絕緣層426a、源極電極層425a及汲極電極層425b地層疊地設置有保護絕緣層403和平坦化絕緣層404。在平坦化絕緣層404上設置有與汲極電極層425b接觸的像素電極層427，並且像素電極層427電連接到薄膜電晶體448。
像素用的薄膜電晶體448具有包括高電阻源極區424a、高電阻汲極區424b以及通道形成區423的氧化物半導體層442，並且高電阻源極區424a接觸於源極電極層425a的下面而形成。另外，高電阻汲極區424b接觸於汲極電極層425b的下面而形成。薄膜電晶體448具有以下結構：即使其被施加高電場，由於高電阻汲極區或高電阻源極區成為緩衝區而不被施加局部性的高電場，所以電晶體的耐壓性得到提高。
配置在像素中的薄膜電晶體448的通道形成區是氧化物半導體層442中的接觸於用作通道保護層的氧化物絕緣層426a並與閘極電極層421a重疊的區域。由於薄膜電晶體448被氧化物絕緣層426a保護，從而可以防止氧化物半導體層442在形成源極電極層425a、汲極電極層425b的蝕刻製程中被蝕刻。
另外，為了實現具有高孔徑比的顯示裝置，作為具有透光性的薄膜電晶體的薄膜電晶體448，其源極電極層425a、汲極電極層425b採用具有透光性的導電膜。
另外，薄膜電晶體448的閘極電極層421a也採用具有透光性的導電膜。
另外，在配置有薄膜電晶體448的像素中，使用對可見光具有透光性的導電膜作為像素電極層427或其他的電極層(電容電極層等)以及電容佈線層等的其他的佈線層以實現具有高孔徑比的顯示裝置。當然，閘極絕緣層402、氧化物絕緣層426a也最好使用對可見光具有透光性的膜。
在本說明書中，對可見光具有透光性的膜是指其厚度對可見光的透過率為75%至100%的膜，當該膜是具有導電性的膜時也將其稱為透明的導電膜。另外，也可以使用對可見光半透明的導電膜作為用作閘極電極層、源極電極層、汲極電極層、像素電極層或其他的電極層或其他的佈線層的金屬氧化物。對可見光半透明是指其對可見光的透過率為50%至75%。
另外，為了降低寄生電容，在閘極佈線和源極電極佈線交叉的佈線交叉部中，在閘極電極層421b和源極電極層425a之間設置有閘極絕緣層402和氧化物絕緣層426b。另外，雖然使用不同的符號426a和426b表示與通道形成區423重疊的區域的氧化物絕緣層和不與通道形成區423重疊的區域的氧化物半導體層，但是426a和426b 是使用相同的材料和相同的製程形成的層。
下面，參照圖2A至2E對在同一基板上製造薄膜電晶體448和佈線交叉部的製程進行說明。另外，不僅可以形成像素部的薄膜電晶體還可以形成驅動電路的薄膜電晶體，並且上述電晶體可以使用相同製程在同一基板上製造。
首先，在具有絕緣表面的基板400上形成具有透光性的導電膜之後，利用第一光微影製程形成閘極電極層421a、421b。另外，在像素部中，使用與閘極電極層421a、421b相同的具有透光性的材料並利用同一第一光微影製程形成電容佈線層。此外，當除了形成像素部還形成驅動電路部時，並且在驅動電路需要電容時在驅動電路中也形成電容佈線層。另外，還可以使用噴墨法形成抗蝕劑掩罩。當使用噴墨法形成抗蝕劑掩罩時不需要光掩罩，由此可以降低製造成本。
雖然對於能夠用作具有絕緣表面的基板400的基板沒有太大的限制，但是其至少需要具有能夠耐受後面的加熱處理的耐熱性。可以使用玻璃基板作為具有絕緣表面的基板400。
另外，當後面的加熱處理的溫度較高時，可以使用應變點為730℃以上的玻璃基板。另外，作為玻璃基板，例如可以使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃等的玻璃材料。另外，藉由使玻璃基板相比氧化硼而含有更多的氧化鋇(BaO)，可以獲得更實用的耐熱玻 璃。因此，最好使用相比B2O3包含更多的BaO的玻璃基板。
另外，還可以使用如陶瓷基板、石英基板、藍寶石基板等的由絕緣體構成的基板代替上述玻璃基板。此外，還可以使用晶化玻璃等。
另外，還可以將成為基底膜的絕緣膜設置在基板400與閘極電極層421a、421b之間。基底膜具有防止雜質從基板400擴散的作用，可以由選自氮化矽膜、氧化矽膜、氮氧化矽膜、或氧氮化矽膜中的其中之一者或多種膜的疊層結構來形成。
閘極電極層421a、421b的材料可以採用對可見光具有透光性的導電材料，例如In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的金屬氧化物，並可以在50nm以上至300nm以下的範圍內適當地選擇其厚度。作為用作閘極電極層421a、421b的金屬氧化物的成膜方法，可以使用濺射法、真空蒸鍍法(電子束蒸鍍法等)、電弧放電離子電鍍法或噴塗法。另外，當使用濺射法時，最好使用含有2wt%以上10wt%以下的SiO2的靶進行成膜，以使具有透光性的導電膜含有阻礙晶化的SiOx(X>0)，以便抑制在後面的製程中進行用於脫水化或脫氫化的加熱處理時導電膜被晶化。
氧化物半導體最好是含有In的氧化物半導體，更佳的是含有In及Ga的氧化物半導體。為了使氧化物半導體 層為I型(本徵)，進行脫水化或脫氫化製程是有效的。
接著，在閘極電極層421a、421b上形成閘極絕緣層402。
藉由利用電漿CVD法或濺射法等並使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層或氧化鋁層的單層或疊層，可以形成閘極絕緣層402。例如，作為成膜氣體使用SiH4、氧及氮並藉由電漿CVD法來形成氧氮化矽層，即可。將閘極絕緣層402的厚度設定為100nm以上且500nm以下。當採用疊層時，例如採用50nm以上且200nm以下的第一閘極絕緣層和第一閘極絕緣層上的5nm以上且300nm以下的第二閘極絕緣層的疊層。
在本實施例模式中，藉由電漿CVD法形成200nm以下的氮化矽層作為閘極絕緣層402。
接著，在閘極絕緣層402上形成2nm以上且200nm以下的氧化物半導體膜430(參照圖2A)。為了即使在形成氧化物半導體膜430之後進行用於脫水化或脫氫化的加熱處理也使氧化物半導體膜處於非晶狀態，最好將氧化物半導體膜430的厚度設定得薄，即50nm以下。藉由將氧化物半導體膜的厚度設定得薄，即使在形成氧化物半導體層之後進行加熱處理也可以抑制晶化。
氧化物半導體膜430使用In-Ga-Zn-O類非單晶膜、In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體膜。在本 實施例模式中，使用In-Ga-Zn-O類氧化物半導體靶並藉由濺射法來形成氧化物半導體膜430。另外，可以在稀有氣體(典型是氬)氛圍下、在氧氛圍下或者在稀有氣體(典型是氬)及氧氛圍下藉由濺射法來形成氧化物半導體膜430。另外，當使用濺射法時，最好使用含有2wt%以上且10wt%以下的SiO2的靶來進行成膜，而使氧化物半導體膜430含有阻礙晶化的SiOx(X>0)，以抑制在後面的製程中進行用於脫水化或脫氫化的加熱處理時被晶化。
在此，使用包含In、Ga及Zn的氧化物半導體靶(In2O3：Ga2O3：ZnO=1：1：1[摩爾比])並以如下條件下進行成膜，該條件是：基板和靶之間的距離是100mm；壓力是0.2Pa；直流(DC)電流是0.5kW；在氬及氧(氬：氧=30sccm：20sccm氧流量比率40%)氛圍下。另外，當使用脈衝直流(DC)電源時，可以減少塵屑且膜厚度分佈也均勻，所以是較佳的。將In-Ga-Zn-O類非單晶膜的厚度設定為5nm至200nm。在本實施例模式中，使用In-Ga-Zn-O類氧化物半導體靶並藉由濺射法來形成20nm的In-Ga-Zn-O類非單晶膜作為氧化物半導體膜。
作為濺射法，有作為濺射電源使用高頻電源的RF濺射法、DC濺射法，並且還有以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的形成，而DC濺射法主要用於金屬膜的形成。
此外，還有可以設置多個材料不同的靶的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同材 料的膜，又可以在同一處理室中使多種材料同時放電而進行成膜。
此外，有利用如下濺射法的濺射裝置，該濺射法是：在處理室內具備磁體機構的磁控管濺射法；以及不使用輝光放電而利用使用微波來產生的電漿的ECR濺射法。
此外，作為使用濺射法的成膜方法，還有：在膜形成期間使靶物質與濺射氣體成分產生化學反應而形成它們的化合物薄膜的反應濺射法；以及在膜形成期間對基板也施加電壓的偏壓濺射法。
接著，藉由第二光微影製程將氧化物半導體膜430加工為島狀氧化物半導體層。另外，也可以藉由噴墨法形成用於形成島狀氧化物半導體層的抗蝕劑掩罩。當藉由噴墨法形成抗蝕劑掩罩時不使用光掩罩，因此可以降低製造成本。
接著，進行氧化物半導體層的脫水化或脫氫化。將進行脫水化或脫氫化的第一加熱處理的溫度設定為400℃以上且低於基板的應變點，最好設定為425℃以上。注意，當採用425℃以上的溫度時加熱處理時間是1小時以下即可，但是當採用低於425℃的溫度時加熱處理時間長於1小時。在此，將基板放入到加熱處理裝置之一的電爐中，在氮氛圍下對氧化物半導體層進行加熱處理，然後不使其接觸於大氣而防止水或氫再次混入到氧化物半導體層，而形成氧化物半導體層。在本實施例模式中，在氮氛圍下使用同一爐將氧化物半導體層的溫度從進行氧化物半導體層 的脫水化或脫氫化所需的加熱溫度T緩冷到水無法再次混入的溫度，明確而言，在氮氛圍下將氧化物半導體層的溫度降低到比加熱溫度T低100℃以上的溫度。另外，不侷限於氮氛圍，而在氦、氖、氬等稀有氣體氛圍下進行脫水化或脫氫化。
另外，在第一加熱處理中，最好氮或氦、氖、氬等的稀有氣體不包含水、氫等。另外，較佳的是將導入於加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳的是設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳的是設定為0.1ppm以下)。
另外，根據第一加熱處理的條件或氧化物半導體層的材料，也有時進行晶化，而形成微晶膜或多晶膜。
另外，也可以對加工成島狀氧化物半導體層之前的氧化物半導體膜430進行氧化物半導體層的第一加熱處理。在此情況下，在第一加熱處理之後從加熱裝置拿出基板，以進行光微影製程。
另外，也可以在形成氧化物半導體膜430之前在惰性氣體氛圍(氮或氦、氖、氬等)下或者在氧氛圍下進行加熱處理(400℃以上且低於基板的應變點)，而去除包含在閘極絕緣層內的氫及水等的雜質。
接著，在藉由濺射法在閘極絕緣層402及氧化物半導體層上形成氧化物絕緣膜之後，藉由第三光微影製程形成抗蝕劑掩罩，選擇性地進行蝕刻來形成氧化物絕緣層 426a、426b，然後去除抗蝕劑掩罩。在該步驟時，形成有氧化物半導體層的接觸於氧化物絕緣層的區域，並且該區域中的隔著閘極絕緣層重疊於閘極電極層且重疊於氧化物絕緣層426a的區域成為通道形成區。另外，也形成有與覆蓋氧化物半導體層的邊緣及側面的氧化物絕緣層426b重疊的區域。
將氧化物絕緣膜的厚度至少設定為1nm以上，並且可以適當地使用濺射法等的防止水、氫等的雜質混入到氧化物絕緣膜的方法來形成氧化物絕緣膜。在本實施例模式中，使用濺射法形成300nm厚的氧化矽膜作為氧化物絕緣膜。將形膜形成期間的基板溫度設定為室溫以上且300℃以下即可，在本實施例模式中將該基板溫度設定為室溫。可以在稀有氣體(典型為氬)氛圍下、在氧氛圍下或者在稀有氣體(典型為氬)和氧的氛圍下藉由濺射法形成氧化矽膜。另外，作為靶，可以使用氧化矽靶或矽靶。例如，可以使用矽靶在氧及氮氛圍下藉由濺射法形成氧化矽膜。接觸於被低電阻化的氧化物半導體層地形成的氧化物絕緣膜使用不包含水分、氫離子、OH-等的雜質且阻擋上述雜質從外部侵入的無機絕緣膜，典型地使用氧化矽膜、氮氧化矽膜、氧化鋁膜或者氧氮化鋁膜等。
接著，在惰性氣體氛圍下或氮氣體氛圍下進行第二加熱處理(最好是200℃以上且400℃以下，例如250℃以上且350℃以下)(參照圖2B)。例如，在氮氛圍下進行250℃且1小時的第二加熱處理。當進行第二加熱處理時，重疊 於氧化物絕緣層426b的氧化物半導體層442的端部和重疊於氧化物絕緣層426a的氧化物半導體層442的一部分在與氧化物絕緣層接觸的狀態下被加熱。另外，當進行第二加熱處理時，不重疊於氧化物絕緣層的氧化物半導體層442的一部分在露出的狀態下被加熱。當在氧化物半導體層442露出的狀態下且在氮或惰性氣體氛圍下進行加熱處理時，可以實現氧化物半導體層422中的露出且被高電阻化(被I型化)的區域的低電阻化。另外，氧化物絕緣層426a以接觸於氧化物半導體層442的成為通道形成區的區域上的方式形成，並用作通道保護層。
接著，在閘極絕緣層402、氧化物絕緣層426a、426b以及氧化物半導體層442上形成具有透光性的導電膜，然後藉由第四光微影製程形成抗蝕劑掩罩，選擇性地進行蝕刻來形成源極電極層425a及汲極電極層425b(參照圖2C)。具有透光性的導電膜的形成方法使用濺射法或真空蒸鍍法(電子束蒸鍍法等)、電弧放電離子電鍍法、噴射法。作為導電膜的材料，可以使用對可見光具有透光性的導電材料，例如In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的金屬氧化物，並且在50nm以上且300nm以下的範圍內適當地選擇膜厚度。另外，當使用濺射法時，最好使用包含2wt%以上且10wt%以下的SiO2的靶來進行成膜，使具有透光性的導電膜包含阻礙晶化的SiOx(X>0)，以抑制在後面的製 程中進行用於脫水化或脫氫化的加熱處理時被晶化。
另外，也可以藉由噴墨法形成用來形成源極電極層425a、汲極電極層425b的抗蝕劑掩罩。當藉由噴墨法形成抗蝕劑掩罩時不使用光掩罩，因此可以縮減製造成本。
接著，在氧化物絕緣層426a、426b、源極電極層425a、汲極電極層425b上形成保護絕緣層403。在本實施例模式中，使用RF濺射法形成氮化矽膜。因為RF濺射法的量產性好，所以作為保護絕緣層403的形成方法最好採用RF濺射法。保護絕緣層403使用不包含水分、氫離子、OH-等的雜質且阻擋上述雜質從外部侵入的無機絕緣膜，典型地使用氮化矽膜、氮化鋁膜、氮氧化矽膜或者氧氮化鋁膜等。當然，保護絕緣層403是具有透光性的絕緣膜。
接著，在保護絕緣層403上形成平坦化絕緣層404。作為平坦化絕緣層404，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成平坦化絕緣層404。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。作為矽氧烷類樹脂的取代基，也可以使用有機基(例如烷基、芳基)、氟基團。另外，有機基也可以具有氟基團。
對平坦化絕緣層404的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮片、輥塗機、幕塗機、刮刀塗佈機等。
接著，進行第五光微影製程，形成抗蝕劑掩罩，藉由對平坦化絕緣層404及保護絕緣層403進行蝕刻來形成到達汲極電極層425b的接觸孔441，然後去除抗蝕劑掩罩(參照圖2D)。如圖2D所示，在接觸孔的下方設置有氧化物絕緣層426b，與在接觸孔的下方沒有設置氧化物絕緣層的情況相比可以將要去除的平坦化絕緣層的厚度設定得薄，而可以縮短蝕刻時間。另外，與在接觸孔的下方沒有設置氧化物絕緣層的情況相比可以將接觸孔441的深度設定得淺，而在重疊於接觸孔441的區域中可以提高在後面的製程中形成的具有透光性的導電膜的覆蓋性。另外，藉由在此的蝕刻也形成到達閘極電極層421b的接觸孔。另外，也可以藉由噴墨法形成用來形成到達汲極電極層425b的接觸孔的抗蝕劑掩罩。當藉由噴墨法形成抗蝕劑掩罩時不使用光掩罩，因此可以縮減製造成本。
接著，形成具有透光性的導電膜。使用濺射法或真空蒸鍍法等形成氧化銦(In2O3)或氧化銦氧化錫合金(In2O3-SnO2，簡稱為ITO)等作為具有透光性的導電膜的材料。作為具有透光性的導電膜的其他材料，可以使用含有氮的Al-Zn-O類非單晶膜，即Al-Zn-O-N類非單晶膜、Zn-O-N類非單晶膜、Sn-Zn-O-N類非單晶膜。另外，Al-Zn-O-N類非單 晶膜的鋅的組成比(原子百分比)是47原子%以下，該鋅的組成比大於非單晶膜中的鋁的組成比(原子百分比)，並且非單晶膜中的鋁的組成比(原子百分比)大於非單晶膜中的氮的組成比(原子百分比)。上述材料的蝕刻處理使用鹽酸類的溶液進行。但是，由於對ITO的蝕刻特別容易產生殘渣，因此也可以使用氧化銦氧化鋅合金(In2O3-ZnO)，以便改善蝕刻加工性。
另外，以具有透光性的導電膜的組成比的單位為原子百分比，並且藉由使用電子探針顯微分析儀(EPMA：Electron Probe X-ray MicroAnalyzer)的分析進行評價。
接著，進行第六光微影製程，形成抗蝕劑掩罩，藉由蝕刻去除不需要的部分來形成像素電極層427，然後去除抗蝕劑掩罩(參照圖2E)。
藉由上述製程使用六個掩罩可以在同一基板上製造薄膜電晶體448和寄生電容降低的佈線交叉部。用於像素的薄膜電晶體448是包括氧化物半導體層442的通道保護型薄膜電晶體，該氧化物半導體層442包括高電阻源極區424a、高電阻汲極區424b及通道形成區423。因此，即使對薄膜電晶體448施加高電場，高電阻汲極區424b或高電阻源極區424a成為緩衝區域而不被施加局部性的高電場，因此薄膜電晶體448具有提高電晶體的耐壓的結構。
另外，也可以在同一基板上形成以閘極絕緣層402為電介質且由電容佈線層和電容電極形成的儲存電容器。藉 由對應於每個像素將薄膜電晶體448和儲存電容器配置為矩陣狀來構成像素部，可以形成用來製造主動矩陣型顯示裝置的一方的基板。在本說明書中，為了方便起見將這種基板稱為主動矩陣型基板。
另外，也可以在同一基板上設置驅動電路的薄膜電晶體。藉由在同一基板上形成驅動電路和像素部，可以縮短驅動電路與外部信號的連接佈線，從而可以實現半導體裝置的小型化、低成本化。
另外，圖1B所示的用於像素的薄膜電晶體448的氧化物半導體層442的邊緣部具有與氧化物絕緣層426b重疊的第一區域424c、第二區域424d。作為氧化物半導體層442的邊緣部的第一區域424c、第二區域424d處於與通道形成區423相同的氧過剩狀態，並且當在其附近設置電位不同的佈線或氧化物半導體層時可以實現漏電流的降低或寄生電容的降低。
特別是在驅動電路中，為了實現高整合化，最好縮小多個佈線或多個氧化物半導體層的間隔地進行配置，所以藉由重疊於氧化物絕緣層426b地設置第一區域424c及第二區域424d來進行漏電流的降低或寄生電容的降低是有效的。另外，當串聯或並聯配置多個薄膜電晶體時，藉由將多個薄膜電晶體的氧化物半導體層形成為一個島狀物，並使氧化物半導體層重疊於氧化物絕緣層426b，來進行各個元件的分離，而將重疊於氧化物絕緣層426b的區域作為元件分離區域。藉由上述方法，可以在窄面積中配置 多個薄膜電晶體，從而可以實現驅動電路的高整合化。
實施例模式2
在本實施例模式中示出使用實施例模式1所示的薄膜電晶體在同一基板上形成像素部和驅動電路來製造主動矩陣型液晶顯示裝置的一個例子。
圖3A示出主動矩陣基板的截面結構的一個例子。
在實施例模式1中圖示出像素部的薄膜電晶體及佈線交叉部，而在本實施例模式中圖示出薄膜電晶體、佈線交叉部、驅動電路部的薄膜電晶體、儲存電容器、閘極佈線、源極電極佈線的端子部而進行說明。電容、閘極佈線、源極電極佈線的端子部可以藉由與實施例模式1所示的製造製程相同的製程形成。另外，在像素部的成為顯示區域的部分中閘極佈線、源極電極佈線及電容佈線層都由具有透光性的導電膜形成，以實現高孔徑比。
在圖3A中，與像素電極層227電連接的薄膜電晶體220是設置在像素部中的通道保護型薄膜電晶體，而在本實施例模式中使用與實施例模式1的薄膜電晶體448相同的結構。另外，薄膜電晶體220的閘極電極層的在通道長度方向上的寬度窄於薄膜電晶體220的氧化物半導體層的在通道長度方向上的寬度。
利用與薄膜電晶體220的閘極電極層相同的具有透光性的材料和相同製程形成的電容佈線層230隔著成為電介質的閘極絕緣層202重疊於電容電極231，以形成儲存電 容器。另外，電容電極231利用與薄膜電晶體220的源極電極層或汲極電極層相同的具有透光性的材料和相同製程形成。因此，因為薄膜電晶體220具有透光性且每個儲存電容器也具有透光性，所以可以提高孔徑比。
從提高孔徑比的觀點而言，儲存電容器具有透光性是重要的。尤其是因為在10英寸以下的小型液晶顯示面板中增加閘極佈線的數量等來實現顯示圖像的高清晰化，所以即使像素尺寸實現微細化也可以實現高孔徑比。另外，藉由薄膜電晶體220及儲存電容器的結構部件使用具有透光性的膜來實現廣視角，因此即使將一個像素分割為多個子像素也可以實現高孔徑比。即，即使配置高密度的薄膜電晶體群也可以確保大孔徑比，從而可以確保充分的顯示區域的面積。例如，當在一個像素內具有2至4個子像素及儲存電容器時，因為薄膜電晶體具有透光性且各儲存電容器也具有透光性，所以可以提高孔徑比。
另外，儲存電容器設置在像素電極層227的下方，並且儲存電極231電連接到像素電極層227。
雖然在本實施例模式中示出使用電容電極231及電容佈線層230形成儲存電容器的例子，但是對形成儲存電容器的結構沒有特別的限制。例如，也可以不設置電容佈線層而使像素電極層隔著平坦化絕緣層、保護絕緣層及閘極絕緣層重疊於相鄰的像素的閘極佈線，以形成儲存電容器。
另外，雖然在圖3A中儲存電容器形成大電容，所以 在電容佈線層和電容電極之間只有閘極絕緣層202，為了降低寄生電容，在佈線交叉部中，在閘極電極層421b和在其上方形成的佈線之間設置閘極絕緣層202和氧化物絕緣層266b。在儲存電容器中，在電容佈線層和電容電極之間只有閘極絕緣層202的情況下，當去除氧化物絕緣層266b的蝕刻時，選擇選擇性地只留下閘極絕緣層202的蝕刻條件或閘極絕緣層的材料。在本實施例模式中，因為氧化物絕緣層266b是藉由濺射法得到的氧化矽膜且閘極絕緣層202是藉由CVD法得到的氮化矽膜，所以可以選擇性地進行去除。另外，當氧化物絕緣層266b和閘極絕緣層202使用以相同蝕刻條件去除的材料時，最好採用即使藉由蝕刻而閘極絕緣層的一部分被薄膜化也至少使閘極絕緣層殘留而可以形成電容的膜厚度。因為為了將儲存電容器形成得大最好將閘極絕緣層的膜厚度設定得薄，所以也可以採用當對氧化物絕緣層266b選擇性地進行蝕刻時使電容佈線上的閘極絕緣層實現薄膜化的結構。
另外，薄膜電晶體260是設置在驅動電路中的通道保護型的薄膜電晶體，其通道長度L比薄膜電晶體220短，以實現工作速度的高速化。最好將設置在驅動電路中的通道保護型薄膜電晶體的通道長度L設定為0.1μm以上且2μm以下。薄膜電晶體260的閘極電極層261的在通道長度方向上的寬度寬於薄膜電晶體260的氧化物半導體層的在通道長度方向上的寬度，並且閘極電極層261的端面隔著閘極絕緣層202及氧化物絕緣層266b重疊於源極電極 層265a或汲極電極層265b。
薄膜電晶體260在具有絕緣表面的基板200上包括閘極電極層261、閘極絕緣層202、氧化物半導體層、源極電極層265a及汲極電極層265b，該氧化物半導體層至少具有通道形成區263、高電阻源極區264a及高電阻汲極區264b。另外，設置有接觸於通道形成區263的氧化物絕緣層266a。
另外，驅動電路的薄膜電晶體260的閘極電極層也可以採用與設置在氧化物半導體層的上方的導電層267電連接的結構。此時，使用與用於電連接薄膜電晶體220的汲極電極層與像素電極層227的接觸孔相同的光掩罩，並且對平坦化絕緣層204、保護絕緣層203、氧化物絕緣層266b、閘極絕緣層202選擇性地進行蝕刻來形成接觸孔。藉由該接觸孔使導電層267與驅動電路的薄膜電晶體260的閘極電極層261電連接。
保護絕緣層203使用無機絕緣膜，使用氮化矽膜、氮化鋁膜、氮氧化矽膜、氧氮化鋁膜等。在本實施例模式中使用氮化矽膜。
另外，薄膜電晶體260採用閘極電極層261的寬度寬於氧化物半導體層的寬度的結構。另外，氧化物絕緣層266b與氧化物半導體層的邊緣部重疊並與閘極電極層261重疊。氧化物絕緣層266b發揮拉開汲極電極層265b和閘極電極層261的間隔來降低形成在汲極電極層265b和閘極電極層261之間的寄生電容的功能。另外，與氧化物絕 緣層266b重疊的氧化物半導體層的第一區域264c、第二區域264d處於與通道形成區域263相同的氧過剩狀態，並也發揮降低漏電流或降低寄生電容的功能。
另外，當液晶顯示面板的尺寸超過10英寸而採用60英寸、120英寸時，具有透光性的佈線的佈線電阻有可能成為難題，因此最好佈線的一部分採用金屬佈線來降低佈線電阻。例如，源極電極層265a及汲極電極層265b採用Ti等的金屬佈線。因為形成金屬佈線，所以與實施例模式1相比掩罩的數目增加一個。
此時，接觸於被脫水化或脫氫化的氧化物半導體層上地形成由Ti等的金屬電極構成的源極電極層或汲極電極層，形成重疊於源極電極層的高電阻源極區和重疊於汲極電極層的高電阻汲極區，並且高電阻源極區和高電阻汲極區之間的區域成為通道形成區。
另外，為了降低佈線電阻而如圖3A那樣在源極電極層265a及汲極電極層265b上形成使用更低電阻的金屬電極的輔助電極層268a、268b。此時也形成金屬佈線(金屬電極)，因此與實施例模式1相比光掩罩的數目增加一個。也可以採用只有透光性的源極電極層及汲極電極層的結構，但是當在源極電極層及汲極電極層上設置使用金屬電極的輔助電極層時可以降低佈線電阻。
藉由層疊具有透光性的導電膜及金屬導電膜並藉由光微影製程選擇性地進行蝕刻來形成源極電極層265a、汲極電極層265b、輔助電極層268a、268b、薄膜電晶體 220的源極電極層及汲極電極層。去除薄膜電晶體220的源極電極層及汲極電極層上的金屬導電膜。
另外，當對金屬導電膜進行蝕刻時，適當地調節各材料及蝕刻條件，以便防止也去除薄膜電晶體220的源極電極層及汲極電極層。
例如，為了對金屬導電膜選擇性地進行蝕刻，使用鹼性的蝕刻劑。作為金屬導電膜的材料，可以舉出選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。另外，金屬導電膜可以採用單層結構或兩層以上的疊層結構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁層上層疊鈦膜的兩層結構；Ti膜、層疊在該Ti膜上的鋁膜、在其上層疊的Ti膜的三層結構等。另外，也可以使用：組合鋁與選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、Sc(鈧)中的一個或多個元素的膜、合金膜或氮化膜。
在本實施例模式中，作為金屬導電膜使用Ti膜，作為源極電極層及汲極電極層使用In-Sn-O類氧化物，並且作為蝕刻劑使用過氧化氫氨水(氨水、水和過氧化氫的混合液)。
設置在氧化物半導體層和由金屬材料構成的輔助電極層268b之間的汲極電極層265b也發揮作為低電阻汲極區(LRN(低電阻N型導電型：Low Resistanse N-type conductivity)區、也稱為LRD(低電阻汲極電極：Low Resistance Drain)區)的功能。藉由採用氧化物半導體層、 低電阻汲極區、作為金屬電極的輔助電極層268b的結構，可以進一步提高電晶體的耐壓。明確而言，最好低電阻汲極區的載子濃度大於高電阻汲極區(HRD區)，例如在1×1020/cm3以上且1×1021/cm3以下的範圍內。
另外，根據像素密度設置多個閘極佈線、多個源極電極佈線及多個電容佈線層。另外，在端子部中多個具有與閘極佈線相同的電位的第一端子電極、多個具有與源極電極佈線相同的電位的第二端子電極、多個具有與電容佈線層相同的電位的第三端子等被排列地配置。各端子電極的數量可以是任意的，實施者適當地決定各端子電極的數量，即可。
在端子部中，可以使用與像素電極層227相同的具有透光性的材料形成具有與閘極佈線相同的電位的第一端子電極。第一端子電極藉由到達閘極佈線的接觸孔與閘極佈線電連接。使用與用來使薄膜電晶體220的汲極電極層和像素電極層227電連接的接觸孔相同的光掩罩來對平坦化絕緣層204、保護絕緣層203、氧化物絕緣層266b、閘極絕緣層202選擇性地進行蝕刻，以形成到達閘極佈線的接觸孔。
此外，可以使用與像素電極層227相同的具有透光性的材料形成具有與端子部的源極電極佈線254相同的電位的第二端子電極255。第二端子電極255藉由達到源極電極佈線254的接觸孔與源極電極佈線電連接。源極電極佈線是金屬佈線，並使用與薄膜電晶體260的源極電極層 265a相同的材料及製程形成，且具有相同的電位。
另外，使用與像素電極層227相同的具有透光性的材料形成具有與電容佈線層230相同的電位的第三端子電極。此外，可以使用與用來使電容電極231和像素電極層227電連接的接觸孔相同的光掩罩及製程形成到達電容佈線層230的接觸孔。
此外，當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層來固定主動矩陣基板和對置基板。另外，將與設置在對置基板的對置電極電連接的共同電極設置在主動矩陣基板上，並且在端子部設置與共同電極電連接的第四端子電極。該第四端子電極是用來將共同電極設定為固定電位例如GND、0V等的端子。可以使用與像素電極層227相同的具有透光性的材料形成第四端子電極。
此外，當使用相同的材料形成閘極電極層、源極電極層、汲極電極層、像素電極層或其他電極層及其他佈線層時，可以使用共同的濺射靶或共同的製造裝置，而可以縮減其材料成本及進行蝕刻時所使用的蝕刻劑(或蝕刻氣體)所需要的成本。其結果，可以縮減製造成本。
另外，當在圖3A的結構中使用感光樹脂材料作為平坦化絕緣層204時，可以省略形成抗蝕劑掩罩的製程。
此外，圖3B示出其一部分與圖3A不同的截面結構。由於圖3B與圖3A相比除了平坦化絕緣層204不存在於端子部以及驅動電路的薄膜電晶體的結構不同之外其 他結構都相同，所以使用相同的附圖標記表示相同的部分而省略相同部分的詳細說明。在圖3B中，配置使用金屬佈線的薄膜電晶體270。另外，端子電極也使用與金屬佈線相同的材料及製程來形成。
此外，在圖3B的結構中，作為平坦化絕緣層204使用感光樹脂材料而省略形成抗蝕劑掩罩的製程。因此，可以不使用抗蝕劑掩罩地形成平坦化絕緣層204不存在於端子部的結構。當平坦化絕緣層不存在於端子部時，可以容易進行與FPC的良好的連接。
薄膜電晶體270在具有絕緣表面的基板200上包括：閘極電極層271；閘極絕緣層202；至少具有通道形成區273、高電阻源極區274a及高電阻汲極區274b的氧化物半導體層；源極電極層275a；以及汲極電極層275b。此外，還設置有與通道形成區273接觸的氧化物絕緣層276a。
另外，與氧化物絕緣層276b重疊的氧化物半導體層的第一區域274c、第二區域274d與通道形成區273同樣地處於氧過剩狀態，並具有減少洩漏電流及寄生電容的作用。另外，將與保護絕緣層203接觸的氧化物半導體層的第三區域274e設置在通道形成區273與高電阻源極區274a之間。此外，將與保護絕緣層203接觸的氧化物半導體層的第四區域274f設置在通道形成區273與高電阻汲極區274b之間。與保護絕緣層203接觸的氧化物半導體層的第三區域274e及第四區域274f可以減少截止電 流。
另外，在通道保護型薄膜電晶體中，當為了縮短通道形成區的通道長度L而將氧化物絕緣層的寬度形成得較窄並在寬度較窄的氧化物絕緣層上設置源極電極層及汲極電極層時，有可能在氧化物絕緣層上發生短路。因此，以源極電極層275a及汲極電極層275b端部遠離寬度窄的氧化物絕緣層276a的方式設置源極電極層275a及汲極電極層275b。
另外，當進行金屬導電膜的蝕刻時，以薄膜電晶體270的氧化物半導體層不被去除的方式適當地調節各種材料及蝕刻條件。
在本實施例模式中，將Ti膜用作金屬導電膜，將In-Ga-Zn-O類氧化物用作氧化物半導體層，並且將過氧化氫銨水(銨水、水、過氧化氫水的混合液)用作蝕刻劑。
此外，驅動電路的薄膜電晶體270的閘極電極層也可以與設置在氧化物半導體層的上方的導電層277電連接。
此外，其電位與源極電極佈線256相同的端子部的第二端子電極257可以由與像素電極層227相同的具有透光性的材料形成。源極電極佈線是金屬佈線，並與薄膜電晶體270的源極電極層275a使用相同的材料及製程而形成且具有相同的電位。
另外，由於薄膜電晶體容易因靜電等而被損壞，所以最好將保護電路設置在與像素部或驅動電路相同的基板上。最好採用使用氧化物半導體層的非線性元件構成保護 電路。例如，將保護電路設置在像素部和掃描線輸入端子及信號線輸入端子之間。在本實施例模式中，設置多個保護電路，以便在掃描線、信號線及電容匯流排因靜電等而被施加浪湧電壓時像素電晶體等不被損壞。因此，保護電路採用當其被施加浪湧電壓時向共同佈線釋放電荷的結構。另外，保護電路由隔著掃描線並聯配置的非線性元件構成。非線性元件由二極體等的二端子元件或電晶體等的三端子元件構成。例如，非線性元件也可以使用與像素部的薄膜電晶體220相同的製程形成，例如藉由連接閘極端子和汲極電極端子，可以使非線性元件具有與二極體同樣的特性。
另外，也可以省略平坦化絕緣層204的形成製程，而採用不設置平坦化絕緣層204的結構。在此情況下，以與保護絕緣層203上接觸的方式設置導電層267、導電層277、像素電極層227及第二端子電極255、257。
本實施例模式可以與實施例模式1自由地組合。
實施例模式3
此外，本實施例模式示出設置在與薄膜電晶體同一基板上的端子部的結構的一個例子。另外，實施例模式2示出源極電極佈線的端子部的一個例子，但是本實施例模式圖示出具有與實施例模式2不同的結構的源極電極佈線的端子部和閘極佈線的端子部。另外，在圖4A1至4B2中，使用與圖3A或3B相同的附圖標記說明相同的部 分。
圖4A1、圖4A2分別圖示閘極佈線端子部的截面圖及俯視圖。圖4A1相當於沿著圖4A2中的C1-C2線的截面圖。在圖4A1中，形成在保護絕緣層203上的導電層225是用作輸入端子的連接用端子電極。在圖4A1中，在端子部由與閘極電極層421b相同的材料形成的第一端子221和由與源極電極佈線相同的材料形成的連接電極層223、228隔著閘極絕緣層202重疊且藉由導電層225導通。此外，在採用圖3B所示的結構時，第一端子221可以使用金屬佈線材料。
此外，圖4B1及圖4B2分別示出與圖3B所示的源極電極佈線端子部相異的源極電極佈線端子部的截面圖及俯視圖。另外，圖4B1相當於沿著圖4B2中的C3-C4線的截面圖。在圖4B1中，形成在保護絕緣層203上的導電層225是用作輸入端子的連接用端子電極。在圖4B1中，在端子部由與閘極佈線相同的材料形成的電極層226隔著閘極絕緣層202重疊於與源極電極佈線電連接的第二端子222、229的下方。電極層226不與第二端子222電連接，並且藉由將電極層226設定為與第二端子222、229不同的電位例如浮動狀態、GND、0V等，可以形成用來防止雜波或靜電的電容器。此外，第二端子222、229隔著保護絕緣層203與導電層225電連接。另外，當採用圖3B所示的結構時，可以使用金屬佈線材料的單層構成作為導電材料的疊層的第二端子222、229。
根據像素密度設置多個閘極佈線、源極電極佈線及電容佈線。此外，在端子部中，排列地配置多個電位與閘極佈線相同的第一端子、多個電位與源極電極佈線相同的第二端子以及多個電位與電容佈線相同的第三端子等。各端子的數量可以是任意的，實施者可以適當地決定各端子的數量。
本實施例模式可以與實施例模式1或實施例模式2自由地組合。
實施例模式4
在此示出以下例子：在第一基板和第二基板之間密封有液晶層的液晶顯示裝置中，將用來與設置在第二基板的對置電極電連接的共同連接部形成在第一基板上。另外，在第一基板上形成有用作切換元件的薄膜電晶體，藉由共同地進行共同連接部的製造製程與和像素部的切換元件的製造製程，可以在不使製程複雜化的情況下形成共同連接部和像素部的切換元件。
共同連接部配置在與用來黏合第一基板和第二基板的密封材料重疊的位置，並藉由包含在密封材料中的導電粒子與對置電極電連接。或者，將共同連接部設置在不與密封材料重疊的部分(但是，該部分不包括像素部)，並以與共同連接部重疊的方式將包含導電粒子的膏劑與密封材料另行設置，而使共同連接部與對置電極電連接。
圖5A示出將薄膜電晶體和共同連接部製造在同一基 板上的半導體裝置的截面結構圖。
在圖5A中，與像素電極層227電連接的薄膜電晶體220是設置在像素部的通道保護型薄膜電晶體，並且在本實施例模式中，該薄膜電晶體採用與實施例模式1的薄膜電晶體448相同的結構。
此外，圖5B是示出共同連接部的俯視圖的一個例子的圖。並且沿附圖中的虛線C5-C6的共同連接部的截面圖相當於圖5A。另外，在圖5B中，使用與圖5A同一附圖標記說明與圖5A相同的部分。
共同電位線205、210設置在閘極絕緣層202上並利用與薄膜電晶體220的源極電極層及汲極電極層相同的材料及製程製造。
此外，共同電位線205、210被保護絕緣層203覆蓋，並且保護絕緣層203在與共同電位線205、210重疊的位置中具有多個開口部。該開口部使用與連接薄膜電晶體220的汲極電極層和像素電極層227的接觸孔相同的製程製造。
注意，在此由於其面積尺寸大不相同，所以分別將其稱為像素部中的接觸孔和共同連接部的開口部。另外，在圖5A中，像素部和共同連接部使用不同的縮尺來圖示，例如共同連接部的虛線C5-C6的長度為500μm左右，而薄膜電晶體的寬度小於50μm，雖然實際上面積尺寸是其10倍以上，但是為了容易理解，在圖5A中分別改變像素部和共同連接部的縮尺而進行圖示。
另外，共同電極層206設置在保護絕緣層203上，並使用與像素部的像素電極層227相同的材料及製程而製造。
如此，與像素部的切換元件的製造製程共同地進行共同連接部的製造製程。
並且，使用密封材料對設置有像素部和共同連接部的第一基板和具有對置電極的第二基板進行固定。
當使密封材料包含導電粒子時，以使密封材料與共同連接部重疊的方式對一對基板進行位置對準。例如，在小型的液晶面板中，在像素部的對角等上與密封材料重疊地配置兩個共同連接部。另外，在大型的液晶面板中，與密封材料重疊地配置四個以上的共同連接部。
另外，共同電極層206是與包含在密封材料中的導電粒子接觸的電極，並與第二基板的對置電極電連接。
當使用液晶植入法時，在使用密封材料將一對基板固定之後，將液晶植入到一對基板之間。另外，當使用液晶滴落法時，在第二基板或第一基板上塗畫密封材料，在滴落液晶之後，在減壓下對一對基板進行貼合。
另外，在本實施例模式中，雖然示出與對置電極電連接的共同連接部的例子，但是不侷限於此，還可以將其用作與其他的佈線連接的連接部或與外部連接端子等連接的連接部。
此外，圖5C示出其一部分與圖5A不同的截面結構。由於圖5C與圖5A相比除了具有與共同電極層206 重疊的氧化物半導體層及覆蓋端子部的氧化物絕緣層和將金屬佈線用作共同電位線之外其他結構都相同，因此使用相同的附圖標記表示相同的部分而省略相同的部分的詳細說明。
氧化物半導體層207設置在閘極絕緣層202上，且採用與薄膜電晶體220的氧化物半導體層相同的材料及製程製造。此外，形成覆蓋氧化物半導體層207的氧化物絕緣層208。而且，在氧化物半導體層207上形成由金屬佈線構成的共同電位線209。該由金屬佈線構成的共同電位線209如實施例模式2的圖3B所示那樣藉由採用與驅動電路的薄膜電晶體的源極電極層或汲極電極層相同的製程形成。
此外，共同電位線209被保護絕緣層203覆蓋，並且保護絕緣層203在與共同電位線209重疊的位置具有多個開口部。該開口部藉由與連接薄膜電晶體220的汲極電極層和像素電極層227的接觸孔相同的製程製造。
此外，共同電極層206設置在保護絕緣層203上，且採用與像素部的像素電極層227相同的材料及製程製造。
像這樣，也可以共同地進行像素部的切換元件的製造製程及共同連接部的製造製程來將金屬佈線用作共同電位線而降低佈線電阻。
本實施例模式可以與實施例模式1至3中任一個自由地組合。
實施例模式5
雖然實施例模式1或實施例模式2示出閘極絕緣層是單層的例子，但是本實施例模式示出疊層的例子。另外，在圖6A和6B中，與圖3A或3B相同的附圖標記表示相同的部分。
圖6A示出薄膜電晶體280是設置在像素部的通道保護型薄膜電晶體且閘極絕緣層是兩層的例子。
在本實施例模式中採用厚度為50nm以上且200nm以下的第一閘極絕緣層282a和厚度為50nm以上且300nm以下的第二閘極絕緣層282b的疊層的閘極絕緣層。作為第一閘極絕緣層282a，使用厚度為100nm的氮化矽膜或氮氧化矽膜。此外，作為第二閘極絕緣層282b，使用厚度為100nm的氧化矽膜。
此外，在薄膜電晶體280中，在具有絕緣表面的基板上包括：閘極電極層281；第一閘極絕緣層282a；第二閘極絕緣層282b；至少具有通道形成區283、高電阻源極區284a及高電阻汲極區284b、源極區284c及汲極區284d的氧化物半導體層；源極電極層285a；以及汲極電極層285b。此外，設置有與通道形成區283接觸的氧化物絕緣層286a。此外，像素電極層227與汲極電極層285b電連接。
另外，儲存電容器設置在像素電極層227的下方且電容電極231與像素電極層227電連接。
在本實施例模式中，使用電容電極231及電容佈線層 230形成儲存電容器。
此外，在圖6A中，因為儲存電容器形成大電容，所以在電容佈線和電容電極之間只有設置閘極絕緣層。
本實施例模式示出一個例子，其中作為氧化物絕緣層286b使用藉由濺射法可以獲得的氧化矽膜，並且當去除與電容佈線層230重疊的氧化物絕緣層時，還對氧化矽膜的第二閘極絕緣層進行蝕刻來薄膜化而使它成為第三閘極絕緣層282c。另外，第一閘極絕緣層282a是氮化矽膜或氮氧化矽膜，用作蝕刻停止層，並防止對閘極電極層或基板的蝕刻損壞。
藉由採用厚度薄的第三閘極絕緣層282c，可以增大儲存電容。
此外，圖6B示出其一部分與圖6A不同的截面結構。
圖6B所示的薄膜電晶體290採用厚度為50nm以上且200nm以下的第一閘極絕緣層292a和厚度為1nm以上且50nm以下的第二閘極絕緣層292b的疊層的閘極絕緣層。作為第一閘極絕緣層292a，使用厚度為100nm的氧化矽膜。此外，作為第二閘極絕緣層292b，使用厚度為10nm的氮化矽膜或氮氧化矽膜。
在薄膜電晶體290中，在具有絕緣表面的基板200上包括：閘極電極層291；第一閘極絕緣層292a；第二閘極絕緣層292b；至少具有通道形成區293、高電阻源極區294a及高電阻汲極區294b的氧化物半導體層；源極電極 層295a；以及汲極電極層295b。此外，設置有與通道形成區293接觸的氧化物絕緣層296a。
另外，與氧化物絕緣層296b重疊的氧化物半導體層的第一區域294c、第二區域294d處於與通道形成區293相同的氧過剩的狀態，並具有降低寄生電容的作用。將與保護絕緣層203接觸的氧化物半導體層的第三區域294e設置在通道形成區293和高電阻源極區294a之間。此外，將與保護絕緣層203接觸的氧化物半導體層的第四區域294f設置在通道形成區293和高電阻汲極區294b之間。與保護絕緣層203接觸的氧化物半導體層的第三區域294e及第四區域294f可以降低截止電流。
此外，氧化物半導體層的第三區域294e、第四區域294f還與氮化矽膜或氮氧化矽膜的第二閘極絕緣層292b接觸。作為保護絕緣層203使用不包含水分、氫離子、OH-等的雜質且阻擋上述雜質從外部侵入的無機絕緣膜，即使用氧化矽膜、氮化鋁膜、氮氧化矽膜、氧氮化鋁膜等。
此外，本實施例模式示出一個例子，其中作為氧化物絕緣層296b使用藉由濺射法而獲得的氧化矽膜，並當去除與電容佈線層230重疊的氧化物絕緣層時，將氮化矽膜或氮氧化矽膜的第二閘極絕緣層用作蝕刻停止層來對氧化物絕緣層進行蝕刻。
另外，在通道保護型薄膜電晶體中，當為縮短通道形成區的通道長度L而使氧化物絕緣層的寬度變窄，且在寬 度窄的氧化物絕緣層上設置源極電極層及汲極電極層時，有在氧化物絕緣層上產生短路的憂慮。因此，採用將端子部從寬度窄的氧化物絕緣層296a離開而設置源極電極層295a及汲極電極層295b的結構。
本實施例模式可以與實施例模式1至4中任一個自由地組合。
實施例模式6
在本實施例模式中，圖7A至7C以及圖8A至8E示出薄膜電晶體的製造製程的一部分與實施例模式1不同的例子。因為圖7A至7C以及圖8A至8E的製程除了其一部分之外與圖1A至1C以及圖2A至2E的製程相同，所以使用相同的附圖標記表示相同的部分而省略相同的部分的詳細說明。
首先，根據實施例模式1，在基板上形成閘極電極層、閘極絕緣層及氧化物半導體膜430，然後進行到實施例模式1中的圖2A的製程。圖2A與圖8A相同。
而且，藉由第二光蝕刻製程將氧化物半導體層膜430加工為島狀的氧化物半導體層。
接著，進行氧化物半導體層的脫水化或脫氫化。將進行脫水化或脫氫化的第一加熱處理的溫度設定為400℃以上且低於基板的應變點，最好設定為425℃以上。注意，當溫度為425℃以上時，加熱處理時間為1小時以下即可，而當溫度低於425℃時，加熱處理時間為長於1小 時。在此，將基板放入加熱處理裝置中之一種的電爐中，並在氮氛圍下對氧化物半導體層進行加熱處理，然後不使其接觸於大氣而防止水或氫再次混入到氧化物半導體層，來獲得氧化物半導體層。然後，在相同的爐中引入高純度的氧氣體、高純度的N2O氣體或超乾燥空氣(ultra dry air)(露點為-40℃以下，最好為-60℃以下)來進行冷卻。最好不使氧氣體或N2O氣體包含水、氫等。或者，較佳的是將引入到加熱處理裝置的氧氣體或N2O氣體的純度設定為6N(99.9999%)以上，更佳的是將其設定為7N(99.99999%)以上(也就是說，將氧氣體或N2O氣體中的雜質濃度設定為1ppm以下，最好設定為0.1ppm以下)。
此外，也可以在進行脫水化或脫氫化的第一加熱處理之後，在氧氣體或N2O氣體氛圍下以200℃以上且400℃以下，最好以200℃以上且300℃以下的溫度進行加熱處理。
此外，也可以對加工為島狀氧化物半導體層之前的氧化物半導體膜430進行氧化物半導體層的第一加熱處理。在此情況下，在第一加熱處理之後從加熱裝置取出基板並進行光微影製程。
藉由上述製程使氧化物半導體膜的整體處於氧過剩狀態，來進行高電阻化，即I型化。
接著，在藉由濺射法在閘極絕緣層402及氧化物半導體層上形成氧化物絕緣膜之後，藉由第三光微影製程形成抗蝕劑掩罩，選擇性地進行蝕刻來形成氧化物絕緣層 426a、426b，然後去除抗蝕劑掩罩(參照圖8B)。
接著，在閘極絕緣層402、氧化物絕緣層426a、426b及氧化物半導體層422上形成具有透光性的導電膜，然後藉由第四光微影製程形成抗蝕劑掩罩，並藉由進行選擇性的蝕刻來形成源極電極層425a及汲極電極層425b(參照圖8C)。
接著，為了減少薄膜電晶體的電特性的不均勻，也可以在惰性氛圍下或氮氣體氛圍下進行加熱處理(最好以150℃以上且低於350℃)。例如，在氮氛圍下以250℃進行1小時的加熱處理。
接著，在氧化物絕緣層426a、426b、源極電極層425a、汲極電極層425b上形成保護絕緣層403。
接著，在保護絕緣層403上形成平坦化絕緣層404。
接著，進行第五光微影製程，形成抗蝕劑掩罩，藉由對平坦化絕緣層404及保護絕緣層403進行蝕刻形成到達汲極電極層425b的接觸孔441，來去除抗蝕劑掩罩(參照圖8D)。
接著，形成具有透光性的導電膜。
接著，藉由進行第六光微影製程，形成抗蝕劑掩罩，藉由蝕刻去除不需要的部分形成像素電極層427並去除抗蝕劑掩罩(參照圖8E)。
藉由上述製程，可以使用六個掩罩在同一基板上製造薄膜電晶體420和寄生電容得到降低的佈線交叉部。
用於像素的薄膜電晶體420是包括具有通道形成區的 氧化物半導體層422的通道保護型薄膜電晶體。
此外，圖7A是配置在像素中的通道保護型薄膜電晶體420的平面圖。圖7B是沿著圖7A的線D7-D8中的截面圖及沿著圖7A的線D11-D12的截面圖。此外，圖7C是沿著圖7A的線D9-D10的截面圖。此外，圖8E與圖7B相同。
本實施例模式可以與實施例模式1至5中任一個自由地組合。
實施例模式7
在本實施例模式中，圖9A及圖9B示出儲存電容器的結構的與實施例模式2不同的例子。由於除了儲存電容器的結構不同之外，圖9A與圖3A相同，因此使用相同的附圖標記表示相同的部分而省略相同部分的詳細說明。注意，圖9A示出像素部的薄膜電晶體220和儲存電容器的截面結構。
圖9A是將保護絕緣層203及平坦化絕緣層204用作電介質，並使用像素電極層227和與該像素電極層227重疊的電容佈線層250形成儲存電容器的例子。由於電容佈線層250利用與像素部的薄膜電晶體220的源極電極層相同的具有透光性的材料及製程形成，因此將其配置為不與薄膜電晶體220的源極佈線層重疊。
圖9A所示的儲存電容器的一對電極和電介質具有透光性，而使整個儲存電容器具有透光性。
另外，圖9B示出與圖9A不同的儲存電容器的結構的例子。由於圖9B與圖3A除了儲存電容器的結構不同之以外其他都相同，所以使用同樣的附圖標記表示同樣的部分，而省略同樣的部分的詳細說明。
圖9B示出將閘極絕緣層202用作電介質並由電容佈線層230、重疊於該電容佈線層230的氧化物半導體層251和電容電極231的疊層形成儲存電容器的例子。另外，電容電極231以接觸與氧化物半導體層251的方式層疊在氧化物半導體層251上，並用作儲存電容器的一個電極。另外，氧化物半導體層251使用與薄膜電晶體220的氧化物半導體層相同的具有透光性的材料和同樣的製程而形成。另外，因為電容佈線層230使用與薄膜電晶體220的閘極電極層相同的具有透光性的材料和相同的製程而形成，所以將其配置為不重疊於薄膜電晶體220的閘極佈線層。另外，電容電極231電連接於像素電極層227。
圖9B所示的儲存電容器的一對電極和電介質也具有透光性，而使整個儲存電容器具有透光性。
圖9A和9B所示的儲存電容器具有透光性，並且，即使在使像素尺寸微細化以便藉由增加閘極佈線的個數等來實現顯示圖像的高清晰化的情況下，也可以獲得充分的電容，並且，可以實現高孔徑比。
本實施例模式可以與其他實施例模式自由組合。
實施例模式8
在本實施例模式中，下面說明在同一基板上至少製造驅動電路的一部分和配置在像素部的薄膜電晶體的例子。
根據實施例模式1、2、5及6形成配置在像素部的薄膜電晶體。此外，因為實施例模式1、2、5及6所示的薄膜電晶體是n通道型TFT，所以將驅動電路中的可以由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。
圖14A示出主動矩陣型顯示裝置的方塊圖的一個例子。在顯示裝置的基板5300上包括：像素部5301；第一掃描線驅動電路5302；第二掃描線驅動電路5303；信號線驅動電路5304。在像素部5301中配置有從信號線驅動電路5304延伸的多個信號線以及從第一掃描線驅動電路5302及第二掃描線驅動電路5303延伸的多個掃描線。此外，在掃描線與信號線的交叉區中將分別具有顯示元件的像素設置為矩陣形狀。另外，顯示裝置的基板5300藉由FPC(撓性印刷電路)等連接部連接於時序控制電路5305(也稱為控制器、控制IC)。
在圖14A中，在與像素部5301相同的基板5300上形成第一掃描線驅動電路5302、第二掃描線驅動電路5303、信號線驅動電路5304。由此，設置在外部的驅動電路等的構件的數量減少，所以可以實現成本的降低。另外，可以減少當在基板5300的外部設置驅動電路而使佈線延伸時的連接部的連接數量，因此可以提高可靠性或良率。
另外，作為一個例子，時序控制電路5305向第一掃描線驅動電路5302供應第一掃描線驅動電路啟動信號(GSP1)、掃描線驅動電路時鐘信號(GCK1)。此外，作為一個例子，時序控制電路5305向第二掃描線驅動電路5303供應第二掃描線驅動電路啟動信號(GSP2)(也稱為起始脈衝)、掃描線驅動電路時鐘信號(GCK2)。向信號線驅動電路5304供應信號線驅動電路啟動信號(SSP)、信號線驅動電路時鐘信號(SCK)、視頻信號資料(DATA)(也簡單地稱為視頻信號)及鎖存信號(LAT)。另外，各時鐘信號可以是錯開其週期的多個時鐘信號或者與使時鐘信號反轉的信號(CKB)一起供給的信號。另外，可以省略第一掃描線驅動電路5302和第二掃描線驅動電路5303中的一方。
圖14B示出在與像素部5301相同的基板5300上形成驅動頻率低的電路(例如，第一掃描線驅動電路5302、第二掃描線驅動電路5303)，在與像素部5301不同的基板上形成信號線驅動電路5304的結構。藉由採用該結構，可以使用其場效應遷移率比使用單晶半導體的電晶體小的薄膜電晶體構成形成在基板5300上的驅動電路。從而，可以實現顯示裝置的大型化、成本的降低或良率的提高等。
另外，實施例模式1、2、5及6所示的薄膜電晶體是n通道型TFT。圖15A和圖15B示出由n通道型TFT構成的信號線驅動電路的結構、工作的一個例子而說明。
信號線驅動電路具有移位暫存器5601及開關電路部5602。開關電路部5602具有多個電路，即開關電路 5602_1至5602_N(N是自然數)。開關電路5602_1至5602_N分別具有多個電晶體，即薄膜電晶體5603_1至5603_k(k是自然數)。對薄膜電晶體5603_1至5603_k是n通道型TFT的例子進行說明。
以開關電路5602_1為例子說明信號線驅動電路的連接關係。薄膜電晶體5603_1至5603_k的第一端子分別連接到佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k的第二端子分別連接到信號線S1至Sk。薄膜電晶體5603_1至5603_k的閘極連接到佈線5604_1。
移位暫存器5601具有對佈線5605_1至5605_N依次輸出H位準(也稱為H信號、高電源電位位準)的信號，並依次選擇開關電路5602_1至5602_N的功能。
開關電路5602_1具有控制佈線5604_1至5604_k與信號線S1至Sk的導通狀態(第一端子和第二端子之間的導通)的功能，即將佈線5604_1至5604_k的電位供應還是不供應到信號線S1至Sk的功能。像這樣，開關電路5602_1具有作為選擇器的功能。另外，薄膜電晶體5603_1至5603_k分別具有控制佈線5604_1至5604_k與信號線S1至Sk的導通狀態的功能，即將佈線5604_1至5604_k的電位供應到信號線S1至Sk的功能。像這樣，薄膜電晶體5603_1至5603_k分別具有作為開關的功能。
另外，對佈線5604_1至5604_k分別輸入視頻信號用資料(DATA)。在很多情況下，視頻信號資料(DATA)是根據圖像資訊或視頻信號的類比信號。
接著，參照圖15B的時序圖說明圖15A的信號線驅動電路的工作。圖15B示出信號Sout_1至Sout_N及信號Vdata_1至Vdata_k的一個例子。信號Sout_1至Sout_N分別是移位暫存器5601的輸出信號的一個例子，並且信號Vdata_1至Vdata_k分別是輸入到佈線5604_1至5604_k的信號的一個例子。另外，信號線驅動電路的一個工作期間對應於顯示裝置中的一個閘極選擇期間。作為一個例子，一個閘極選擇期間被分割為期間T1至期間TN。期間T1至期間TN分別是用來對屬於被選擇的列的像素寫入視頻信號資料(DATA)的期間。
在本實施例模式所示的附圖中，有時為了明瞭地示出，誇大表示各結構的信號波形的畸變。因此，不侷限於所示的尺寸。
在期間T1至期間TN中，移位暫存器5601將H位準的信號依次輸出到佈線5605_1至5605_N。例如，在期間T1中，移位暫存器5601將高位準的信號輸出到佈線5605_1。然後，薄膜電晶體5603_1至5603_k導通，所以佈線5604_1至5604_k與信號線S1至Sk處於導通狀態。此時，對佈線5604_1至5604_k輸入Data(S1)至Data(Sk)。Data(S1)至Data(Sk)分別藉由薄膜電晶體5603_1至5603_k寫入到屬於被選擇的列的像素中的第一行至第k行的像素。藉由上述步驟，在期間T1至TN中，對屬於被選擇的列的像素的每k行按順序寫入視頻信號資料(DATA)。
如上所述，藉由對每多個行的像素寫入視頻信號用資料(DATA)，可以減少視頻信號資料(DATA)的數量或佈線的數量。因此，可以減少與外部電路的連接數量。此外，藉由對每多個行的像素寫入視頻信號，可以延長寫入時間，因此可以防止視頻信號的寫入不足。
另外，作為移位暫存器5601及開關電路部5602，可以使用由實施例模式1、2、5及6所示的薄膜電晶體構成的電路。此時，移位暫存器5601所具有的所有電晶體的極性可以只由n通道型或p通道型的任一極性構成。
參照圖16A至16D及圖17A和17B說明.用於掃描線驅動電路及/或信號線驅動電路的一部分的移位暫存器的一個實施例。
掃描線驅動電路具有移位暫存器。此外，有時也可以具有位準移位器、緩衝器等。在掃描線驅動電路中，藉由對移位暫存器輸入時鐘信號(CLK)及起始脈衝信號(SP)，生成選擇信號。所生成的選擇信號在緩衝器中被緩衝放大並供應到對應的掃描線。掃描線連接到一行的像素的電晶體的閘極電極。而且，由於需要將一行的像素的電晶體同時導通，因此使用能夠使大電流流過的緩衝器。
參照圖16A至16D及圖17A和17B對掃描線驅動電路和信號線驅動電路的移位暫存器進行說明。移位暫存器具有第一脈衝輸出電路10_1至第N脈衝輸出電路10_N(N是3以上的自然數)(參照圖16A)。對圖16A所示的移位暫存器的第一脈衝輸出電路10_1至第N脈衝輸出電路 10_N從第一佈線11供應第一時鐘信號CK1，從第二佈線12供應第二時鐘信號CK2，從第三佈線13供應第三時鐘信號CK3，從第四佈線14供應第四時鐘信號CK4。另外，對第一脈衝輸出電路10_1輸入來自第五佈線15的起始脈衝SP1(第一起始脈衝)。此外，對第二級以後的第n脈衝輸出電路10_n(n是2以上的自然數)輸入來自前一級的脈衝輸出電路的信號(稱為前級信號OUT(n-1))。另外，對第一脈衝輸出電路10_1輸入來自後二級的第三脈衝輸出電路10_3的信號。同樣地，對第二級以後的第n脈衝輸出電路10_n輸入來自後二級的第(n+2)脈衝輸出電路10_(n+2)的信號(後級信號OUT(n+2))。從而，從各級的脈衝輸出電路輸出用來輸入到後級及/或前二級的脈衝輸出電路的第一輸出信號(OUT(1)(SR)至OUT(N)(SR))以及輸入到其他電路等的第二輸出信號(OUT(1)至OUT(N))。另外，如圖16A所示，由於不對移位暫存器的最後級的兩個級輸入後級信號OUT(n+2)，所以作為一個例子，採用另行分別輸入第二起始脈衝SP2、第三起始脈衝SP3的結構即可。
另外，時鐘信號(CK)是以一定間隔反復H位準和L位準(也稱為L信號、低電源電位位準)的信號。在此，第一時鐘信號(CK1)至第四時鐘信號(CK4)依次遲延1/4週期。在本實施例模式中，利用第一時鐘信號(CK1)至第四時鐘信號(CK4)而進行脈衝輸出電路的驅動的控制等。注意，時鐘信號根據所輸入的驅動電路有時稱為GCK、 SCK，在此稱為CK而說明。
第一輸入端子21、第二輸入端子22及第三輸入端子23電連接到第一佈線11至第四佈線14中的任一個。例如，在圖16A中，在第一脈衝輸出電路10_1中，第一輸入端子21電連接到第一佈線11，第二輸入端子22電連接到第二佈線12，並且第三輸入端子23電連接到第三佈線13。此外，在第二脈衝輸出電路10_2中，第一輸入端子21電連接到第二佈線12，第二輸入端子22電連接到第三佈線13，並且第三輸入端子23電連接到第四佈線14。
第一脈衝輸出電路10_1至第N脈衝輸出電路10_N分別包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、第二輸出端子27(參照圖16B)。在第一脈衝輸出電路10_1中，對第一輸入端子21輸入第一時鐘信號CK1，對第二輸入端子22輸入第二時鐘信號CK2，對第三輸入端子23輸入第三時鐘信號CK3，對第四輸入端子24輸入起始脈衝，對第五輸入端子25輸入後級信號OUT(3)，從第一輸入端子26輸出第一輸出信號OUT(1)(SR)，從第二輸出端子27輸出第二輸出信號OUT(1)。
另外，第一脈衝輸出電路10_1至第N脈衝輸出電路10_N除了三端子薄膜電晶體(TFT)之外還可以使用在上述實施例模式中說明的四端子薄膜電晶體。圖16C示出在上 述實施例模式中說明的四端子薄膜電晶體28的標誌(symbol)。圖16C所示的薄膜電晶體28的標誌是指在上述實施例模式1、2、5及6中的任一中說明的四端子薄膜電晶體，而以下在附圖等中使用該標誌。另外，在本說明書中，當薄膜電晶體隔著半導體層具有兩個閘極電極時，將位於半導體層的下方的閘極電極也稱為下方的閘極電極，而將位於半導體層的上方的閘極電極也稱為上方的閘極電極。薄膜電晶體28是一種元件，該元件能夠利用輸入到下方的閘極電極的第一控制信號G1及輸入到上方閘極電極的第二控制信號G2來對In端子與Out端子之間進行電控制。
當將氧化物半導體用於薄膜電晶體的包括通道形成區的半導體層時，因製造製程而有時臨界值電壓移動到負一側或正一側。因此，在將氧化物半導體用於包括通道形成區的半導體層的薄膜電晶體中，最好採用能夠進行臨界值電壓的控制的結構。藉由在薄膜電晶體28的通道形成區上下隔著閘極絕緣膜設置閘極電極，並控制上方及/或下方的閘極電極的電位，而可以將圖16C所示的四端子的薄膜電晶體28的臨界值電壓控制為所希望的值。
接著，參照圖16D說明圖16B所示的脈衝輸出電路的具體的電路結構的一個例子。
圖16D所示的第一脈衝輸出電路10_1具有第一電晶體31至第十三電晶體43。此外，除了上述第一輸入端子21至第五輸入端子25以及第一輸出端子26、第二輸出端 子27以外，從被供應第一高電源電位VDD的電源線51、被供應第二高電源電位VCC的電源線52、被供應低電源電位VSS的電源線53對第一電晶體31至第十三電晶體43供應信號或電源電位。在此，示出圖16D的各電源線的電源電位的大小關係：即第一電源電位VDD是第二電源電位VCC以上的電位，並且第二電源電位VCC是大於第三電源電位VSS的電位。此外，第一時鐘信號(CK1)至第四時鐘信號(CK4)是以一定間隔反復H位準和L位準的信號，並且當H位準時電位為VDD，並且當L位準時電位為VSS。另外，藉由使電源線51的電位VDD高於電源線52的電位VCC，可以不影響到工作地將施加到電晶體的閘極電極的電位抑制得低，並降低電晶體的臨界值的移動，而可以抑制劣化。另外，最好如圖16D所示那樣，作為第一電晶體31至第十三電晶體43中的第一電晶體31、第六電晶體36至第九電晶體39，使用圖16C所示的四端子薄膜電晶體28。要求第一電晶體31、第六電晶體36至第九電晶體利用閘極電極的控制信號切換連接有成為源極電極或汲極電極的電極之一的節點的電位。即，第一電晶體31、第六電晶體36至第九電晶體是如下電晶體，即對於輸入到閘極電極的控制信號的回應越快(導通電流的上升陡峭)，越可以減少脈衝輸出電路的錯誤工作。因此，藉由使用圖16C所示的四端子薄膜電晶體28，可以控制臨界值電壓，以可以得到更可以減少錯誤工作的脈衝輸出電路。另外，雖然在圖16D中將第一控制信 號G1和第二控制信號G2設定為相同的控制信號，但是也可以將其設定為不同的控制信號。
在圖16D的第一電晶體31中，第一端子電連接到電源線51，第二端子電連接到第九電晶體39的第一端子，閘極電極(下方的閘極電極及上方的閘極電極)電連接到第四輸入端子24。在第二電晶體32中，第一端子電連接到電源線53，第二端子電連接到第九電晶體39的第一端子，閘極電極電連接到第四電晶體34的閘極電極。在第三電晶體33中，第一端子電連接到第一輸入端子21，第二端子電連接到第一輸出端子26。在第四電晶體34中，第一端子電連接到電源線53，第二端子電連接到第一輸出端子26。在第五電晶體35中，第一端子電連接到電源線53，第二端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極，閘極電極電連接到第四輸入端子24。在第六電晶體36中，第一端子電連接到電源線52，第二端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極，閘極電極(下方的閘極電極及上方的閘極電極)電連接到第五輸入端子25。在第七電晶體37中，第一端子電連接到電源線52，第二端子電連接到第八電晶體38的第二端子，閘極電極(下方的閘極電極及上方的閘極電極)電連接到第三輸入端子23。在第八電晶體38中，第一端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極，閘極電極(下方的閘極電極及上方的閘極電極)電連接到第二輸入端子22。在第九電晶體 39中，第一端子電連接到第一電晶體31的第二端子及第二電晶體32的第二端子，第二端子電連接到第三電晶體33的閘極電極及第十電晶體40的閘極電極，閘極電極(下方的閘極電極及上方的閘極電極)電連接到電源線52。在第十電晶體40中，第一端子電連接到第一輸入端子21，第二端子電連接到第二輸出端子27，閘極電極電連接到第九電晶體39的第二端子。在第十一電晶體41中，第一端子電連接到電源線53，第二端子電連接到第二輸出端子27，閘極電極電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極。在第十二電晶體42中，第一端子電連接到電源線53，第二端子電連接到第二輸出端子27，閘極電極電連接到第七電晶體37的閘極電極(下方的閘極電極及上方的閘極電極)。在第十三電晶體43中，第一端子電連接到電源線53，第二端子電連接到第一輸出端子26，閘極電極電連接到第七電晶體37的閘極電極(下方的閘極電極及上方的閘極電極)。
在圖16D中，以第三電晶體33的閘極電極、第十電晶體40的閘極電極以及第九電晶體39的第二端子的連接部分為節點A。此外，以第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端子、第六電晶體36的第二端子、第八電晶體38的第一端子以及第十一電晶體41的閘極電極的連接部分為節點B。
圖17A示出如下信號，即當將圖16D所說明的脈衝輸出電路應用於第一脈衝輸出電路10_1時輸入到第一輸 入端子21至第五輸入端子25的信號或者從第一輸出端子26及第二輸出端子27輸出的信號。
明確而言，對第一輸入端子21輸入第一時鐘信號CK1，對第二輸入端子22輸入第二時鐘信號CK2，對第三輸入端子23輸入第三時鐘信號CK3，對第四輸入端子24輸入起始脈衝，對第五輸入端子25輸入後級信號OUT(3)，從第一輸出端子26輸出第一輸出信號OUT(1)(SR)，並且從第二輸出端子27輸出第二輸出信號OUT(1)。
此外，薄膜電晶體是指至少具有包括閘極、汲極電極以及源極電極的三個端子的元件。另外，在與閘極重疊的區域中具有形成通道區的半導體，因此藉由控制閘極的電位，可以藉由通道區控制流在汲極電極和源極電極之間的電流。在此，因為源極電極和汲極電極根據薄膜電晶體的結構或工作條件等而變化，所以很難限定哪個是源極電極哪個是汲極電極。因此，有時不將用作源極電極及汲極電極的區域稱為源極電極或汲極電極。在此情況下，作為一個例子，有時將用作源極電極及汲極電極的區域分別記為第一端子、第二端子。
另外，在圖16D、圖17A中，也可以另行設置用來藉由使節點A處於浮動狀態來進行升壓工作的電容元件。另外，也可以另行設置將其一方的電極電連接到節點B的電容元件，以保持節點B的電位。
在此，圖17B示出圖17A所示的具備多個脈衝輸出 電路的移位暫存器的時序圖。此外，在移位暫存器是掃描線驅動電路時，圖17B中的期間61相當於垂直回掃期間，並且期間62相當於閘極選擇期間。
此外，如圖17A所示，藉由設置其閘極被施加第二電源電位VCC的第九電晶體39，在升壓工作的前後有如下優點。
在沒有其閘極電極被施加第二電位VCC的第九電晶體39的情況下，當因升壓工作而節點A的電位上升時，第一電晶體31的第二端子的源極電極電位上升，而該源極電極電位變大於第一電源電位VDD。然後，第一電晶體31的源極電極轉換為第一端子一側，即電源線51一側。因此，在第一電晶體31中，因為對閘極和源極電極之間以及閘極和汲極電極之間施加較大的偏壓，所以閘極和源極電極之間以及閘極和汲極電極之間受到較大的壓力，這會導致電晶體的劣化。於是，藉由設置其閘極電極被施加第二電源電位VCC的第九電晶體39，雖然因升壓工作而節點A的電位上升，但是可以不使第一電晶體31的第二端子的電位上升。換言之，藉由設置第九電晶體39，可以將對第一電晶體31的閘極和源極電極之間施加的負偏壓得值設定得小。由此，由於藉由採用本實施例模式的電路結構來可以將施加到第一電晶體31的閘極和源極電極之間的負偏壓設定得小，所以可以抑制因壓力而導致的第一電晶體31的劣化。
此外，只要在第一電晶體31的第二端子和第三電晶 體33的閘極之間以藉由第一端子和第二端子連接的方式設置第九電晶體39，就對設置第九電晶體39的結構沒有特別的限制。另外，在採用具有多個本實施例模式的脈衝輸出電路的移位暫存器時，在其級數與掃描線驅動電路相比多的信號線驅動電路中也可以省略第九電晶體39，而減少電晶體的數量是優點。
另外，藉由作為第一電晶體31至第十三電晶體43的半導體層使用氧化物半導體，可以降低薄膜電晶體的截止電流並提高導通電流及場效應遷移率，並且還可以降低劣化的程度，所以可以減少電路內的錯誤工作。此外，因對其閘極電極施加高電位而導致的電晶體的劣化的程度比使用非晶矽的電晶體小。由此，即使對供應第二電源電位VCC的電源線供應第一電源電位VDD也可以得到相同的工作，並且可以減少引導電路之間的電源線的數量，因此可以實現電路的小型化。
另外，即使以對第七電晶體37的閘極電極(下方的閘極電極及上方的閘極電極)藉由第三輸入端子23供應的時鐘信號、對第八電晶體38的閘極電極(下方的閘極電極及上方的閘極電極)藉由第二輸入端子22供應的時鐘信號成為對第七電晶體37的閘極電極(下方的閘極電極及上方的閘極電極)藉由第二輸入端子22供應的時鐘信號、對第八電晶體38的閘極電極(下方的閘極電極及上方的閘極電極)藉由第三輸入端子23供應的時鐘信號的方式替換接線關係，也具有同樣的作用。此時，在圖17A所示的移位暫 存器中，藉由從第七電晶體37及第八電晶體38的狀態都是導通狀態變化到第七電晶體37截止且第八電晶體38導通的狀態，然後成為第七電晶體37截止且第八電晶體38截止的狀態，而由第二輸入端子22及第三輸入端子23的電位降低所產生的節點B的電位的降低發生兩次，該節點B的電位的降低起因於第七電晶體37的閘極電極的電位的降低及第八電晶體38的閘極電極的電位的降低。另一方面，藉由將第七電晶體37及第八電晶體38的狀態從都是導通的狀態變化到第七電晶體37導通且第八電晶體38截止的狀態，然後成為第七電晶體37截止且第八電晶體38截止的狀態，而由第二輸入端子22及第三輸入端子23的電位的降低所產生的節點B的電位的降低僅發生一次，該節點B的電位的降低起因於第八電晶體38的閘極電極的電位的降低。因此，最好採用藉由第三輸入端子23對第七電晶體37的閘極電極(下方的閘極電極及上方的閘極電極)供應時鐘信號CK3並藉由第二輸入端子22對第八電晶體38的閘極電極(下方的閘極電極及上方的閘極電極)供應時鐘信號CK2的接線關係。這是由於藉由該接線關係可以減少節點B的電位的變動並降低雜訊的緣故。
像這樣，藉由採用在將第一輸出端子26及第二輸出端子27的電位保持為L位準的期間中對節點B定期供應H位準的信號的結構，可以抑制脈衝輸出電路的錯誤工作。
實施例模式9
藉由製造薄膜電晶體並將該薄膜電晶體用於像素部及驅動電路，可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，可以在與像素部同一基板上一體地形成使用薄膜電晶體的驅動電路的一部分或整體，而形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範域內包括利用電流或電壓控制亮度的元件，明確而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此外，也可以使用電子墨水等的其對比度因電作用而變化的顯示媒體。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者，相當於製造該顯示裝置的過程中的顯示元件完成之前的一個方式的元件基板在多個像素的每一個中分別具備用來將電流供應到顯示元件的單元。明確而言，元件基板既可以處於只形成有顯示元件的像素電極的狀態，又可以處於形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，可以是任何狀態。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有連接器諸如FPC(Flexible Printed Circuit：撓性印刷電路)、TAB(Tape Automated Bonding：載帶自動接合) 帶或TCP(Tape Carrier Package：載帶封裝)的模組；在TAB帶或TCP的端部上設置有印刷線路板的模組；藉由COG(Chip On Glass：玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
參照圖10A1、圖10A2以及圖10B說明相當於半導體裝置的一個實施例的液晶顯示面板的外觀及截面。圖10A1、10A2是一種面板的平面圖，其中利用密封材料4005將薄膜電晶體4010、4011及液晶元件4013密封在第一基板4001和第二基板4006之間。圖10B相當於沿著圖10A1、圖10A2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線接合方法或TAB方法等。圖10A1是藉由COG方法安裝信號線驅動電路4003的例子，並且圖10A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖10B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4041a、4041b、4042a、4042b、4020、4021。
可以將實施例模式1、2、5及6所示的包括氧化物半導體層的可靠性高的薄膜電晶體用於薄膜電晶體4010、4011。作為用於驅動電路的薄膜電晶體4011可以使用實施例模式1、2、5及6所示的薄膜電晶體260、270，並且作為用於像素的薄膜電晶體4010可以使用薄膜電晶體420、448、220、280、290。在本實施例模式中，薄膜電晶體4010、4011是n通道型薄膜電晶體。
在絕緣層4021上，在與用於驅動電路的薄膜電晶體4011的氧化物半導體層的通道形成區重疊的位置上設置有導電層4040。藉由在與氧化物半導體層的通道形成區重疊的位置上設置導電層4040，可以降低BT測試前後的薄膜電晶體4011的臨界值電壓的變化量。另外，導電層4040的電位可以與薄膜電晶體4011的閘極電極層相同或不同，並且也可以將導電層4040用作第二閘極電極層。另外，導電層4040的電位可以是GND、0V或浮動狀態。
此外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對 置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。另外，像素電極層4030、對置電極層4031分別設置有用作配向膜的絕緣層4032、4033，並隔著絕緣層4032、4033夾有液晶層4008。
另外，作為第一基板4001、第二基板4006，可以使用透光基板，而可以使用玻璃、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics：纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制像素電極層4030和對置電極層4031之間的距離(盒間隙(cell gap))而設置的。另外，還可以使用球狀間隔物。另外，對置電極層4031電連接到設置在與薄膜電晶體4010同一基板上的共同電位線。可以使用共同連接部並藉由配置在一對基板之間的導電粒子電連接對置電極層4031和共同電位線。此外，將導電粒子包含在密封材料4005中。
另外，還可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽甾相液晶的溫度上升時即將從膽甾相轉變到各相同性相之前出現的相。由於藍相呈現在相對較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt%以上的手性試劑的液晶組成物用於液晶層4008。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec以下，並且它具有光學各向同 性，所以不需要配向處理，從而視角依賴性低。
另外，除了可以應用於透過型液晶顯示裝置之外，還可以應用於半透過型液晶顯示裝置。
另外，雖然示出在基板的外側(可見一側)設置偏光板，並且在內側依次設置著色層(濾色片)、用於顯示元件的電極層的液晶顯示裝置的例子，但是也可以在基板的內側設置偏光板。另外，偏光板和著色層的疊層結構也不侷限於本實施例模式的結構，根據偏光板和著色層的材料或製造製程條件適當地設定即可。另外，還可以設置用作黑色矩陣(black matrix)的遮光膜。
薄膜電晶體4011形成有用作通道保護層的絕緣層4041a和覆蓋氧化物半導體層的疊層的邊緣部(包括側面)的絕緣層4041b。同樣地，薄膜電晶體4010形成有用作通道保護層的絕緣層4042a和覆蓋氧化物半導體層的疊層的邊緣部(包括側面)的絕緣層4042b。
作為覆蓋氧化物半導體層的疊層的邊緣部(包括側面)的氧化物絕緣層的絕緣層4041b、4042b使閘極電極層與形成在其上方或周邊的佈線層(源佈線層或電容佈線層等)之間的距離變大而可以實現寄生電容的降低。絕緣層4041a、4041b、4042a、4042b使用與實施例模式1所示的氧化物絕緣層426a、426b相同的材料及方法形成，即可。另外，為了減少薄膜電晶體的表面凹凸，使用用作平坦化絕緣膜的絕緣層4021覆蓋薄膜電晶體。在此，根據實施例模式1藉由濺射法來形成氧化矽膜作為絕緣層 4041a、4041b、4042a、4042b。
另外，在絕緣層4041a、4041b、4042a、4042b上形成有絕緣層4020。絕緣層4020可以使用與實施例模式1所示的保護絕緣層403相同的材料及相同的方法來形成。在此，藉由RF濺射法形成氮化矽膜作為絕緣層4020。
另外，形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021，使用與實施例模式1所示的平坦化絕緣層404相同的材料及方法即可，而可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺、環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣層4021。
在本實施例模式中，也可以採用由氮化物絕緣膜圍繞像素部的多個薄膜電晶體的結構。例如，可以採用如下結構：使用氮化物絕緣膜作為絕緣層4020和閘極絕緣層，並如圖10A1、10A2和10B所示那樣，以至少圍繞主動矩陣基板的像素部的邊緣的方式設置絕緣層4020和閘極絕緣層接觸的區域。藉由該種結構，可以防止來自外部的水分的侵入。另外，即使在將裝置作為半導體裝置，如作為顯示裝置而完成之後，也能夠長期防止來自外部的水分的侵入，所以能夠提高裝置的長期可靠性。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材 料而形成的包含Si-O-Si鍵的樹脂。作為矽氧烷類樹脂的取代基，可以使用有機基(例如烷基、芳基)、氟基團。另外，有機基也可以具有氟基團。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料利用如下方法及設備：濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)等的方法；刮片、輥塗機、幕塗機、刮刀塗佈機等的設備。藉由兼作絕緣層4021的焙燒製程和對半導體層的退火，可以有效地製造半導體裝置。
作為像素電極層4030、對置電極層4031，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極層4030、對置電極層4031。使用導電組成物形成的像素電極的薄層電阻最好為10000Ω/□以下，並且其波長為550nm時的透光率最好為70%以上。另外，導電組成物所包含的導電高分子的電阻率最好為0.1Ω．cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供應的。
連接端子電極4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成，並且端子電極4016由與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖10A1、10A2以及10B中示出另行形成信號線驅動電路4003並將信號線驅動電路4003安裝在第一基板4001上的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖19示出使用藉由本說明書所公開的製造方法製造的TFT基板2600來構成液晶顯示模組作為半導體裝置的一個例子。
圖19是液晶顯示模組的一個例子，利用密封材料2602固定TFT基板2600和對置基板2601，並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素地設置有分別對應於紅色、綠色、藍色的各顏色的著色層。在TFT基板2600和對置基板2601的外側配置有偏 光板2606、偏光板2607、擴散板2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，並且其中組裝有控制電路、電源電路等的外部電路。此外，也可以以在偏光板和液晶層之間具有相位差板的狀態層疊。
作為液晶顯示模組，可以採用TN(扭曲向列：Twisted Nematic)模式、IPS(平面內轉換：In-Plane-Switching)模式、FFS(邊緣電場轉換：Fringe Field Switching)模式、MVA(多域垂直配向：Multi-domain Vertical Alignment)模式、PVA(垂直配向構型：Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞：Axially Symmetric Aligned Micro-cell)模式、OCB(光學補償彎曲：Optical Compensated Birefringence)模式、FLC(鐵電性液晶：Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶：AntiFerroelectric Liquid Crystal)模式等。
藉由上述製程，可以製造作為半導體裝置的可靠性高的液晶顯示面板。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式10
作為半導體裝置，示出電子紙的例子。
可以將本發明的實施例模式用於利用與切換元件電連接的元件來驅動電子墨水的電子紙。電子紙也稱為電泳顯 示裝置(電泳顯示器)，並具有如下優點：與紙相同的易讀性；耗電量比其他的顯示裝置低；可以形成為薄且輕的形狀。
作為電泳顯示器，可以考慮各種方式。在電泳顯示器中，在溶劑或溶質中分散有多個包含具有正電荷的第一粒子和具有負電荷的第二粒子的微囊，並且藉由對微囊施加電場來使微囊中的粒子向彼此相反的方向移動，以僅顯示集合在一側的粒子的顏色。另外，第一粒子或第二粒子包含染料，並且在沒有電場時不移動。此外，第一粒子和第二粒子的顏色不同(包含無色)。
像這樣，電泳顯示器是利用所謂的介電電泳效應的顯示器，在該介電電泳效應中，介電常數高的物質移動到高電場區。
在溶劑中分散有上述微囊的溶液稱為電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。
此外，藉由在主動矩陣基板上適當地設置多個上述微囊以使微囊夾在兩個電極之間，而完成主動矩陣型顯示裝置，並且藉由對微囊施加電場可以進行顯示。例如，可以使用根據實施例模式1、2、5、6的薄膜電晶體而得到的主動矩陣基板。
此外，作為微囊中的第一粒子及第二粒子，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材 料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的其中之一者或這些材料的組合材料即可。
在圖18中，作為半導體裝置的例子示出主動矩陣型電子紙。用於半導體裝置的薄膜電晶體581可以與實施例模式1所示的薄膜電晶體同樣地製造，並且該薄膜電晶體581是包括氧化物半導體層的可靠性高的薄膜電晶體。此外，也可以將實施例模式2、5、6所示的薄膜電晶體用於本實施例模式所示的薄膜電晶體581。
圖18的電子紙是採用旋轉球顯示(twisting ball display)方式的顯示裝置的例子。旋轉球顯示方式是指一種方法，其中將分別著色為白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層和第二電極層之間，並使第一電極層和第二電極層產生電位差來控制球形粒子的方向，以進行顯示。
形成在基板580上的薄膜電晶體581是底閘結構的薄膜電晶體，並且由與半導體層接觸的絕緣膜583覆蓋。薄膜電晶體581的源極電極層或汲極電極層在形成於絕緣層585中的開口中接觸於第一電極層587，並且薄膜電晶體581的源極電極層或汲極電極層與第一電極層587電連接。在第一電極層587和形成在基板596上的第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a、白色區590b，並且黑色區590a、白色區590b的周圍包括充滿了液體的空洞594，並且球形粒子589的周圍充滿有樹脂等的填料595。第一電極層587相當於像素 電極，第二電極層588相當於共同電極。第二電極層588電連接到設置在與薄膜電晶體581同一基板580上的共同電位線。可以使用共同連接部來藉由配置在一對基板之間的導電粒子電連接第二電極層588和共同電位線。
此外，還可以使用電泳元件代替旋轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。在設置在第一電極層和第二電極層之間的微囊中，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒向相反方向移動，從而可以顯示白色或黑色。應用該原理的顯示元件就是電泳顯示元件，一般地稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，耗電量低，並且在昏暗的地方也能夠辨認顯示部。另外，即使不向顯示部供應電源，也能夠保持顯示過一次的圖像。因此，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)從電波發射源離開，也能夠保存顯示過的圖像。
藉由上述製程，可以製造作為半導體裝置的可靠性高的電子紙。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式11
作為半導體裝置，示出發光顯示裝置的例子。在此， 示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。根據其發光材料是有機化合物還是無機化合物對利用電致發光的發光元件進行區別，一般前者稱為有機EL元件，而後者稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別植入到包含發光有機化合物的層，以電流流過。而且，藉由這些載子(電子和電洞)重新結合，發光有機化合物形成激發態，並且當該激發態恢復到基態時獲得發光。根據該機理，這種發光元件稱為電流激發型的發光元件。
無機EL元件根據其元件結構分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，並且其發光機理是利用施主能級和受主能級的施主-受主重新結合型發光。薄膜型無機EL元件具有利用電介質層夾持發光層並還利用電極夾持該夾有發光層的電介質層的結構，並且其發光機理是利用金屬離子的內殼層電子躍遷的定域型發光。另外，在此，作為發光元件使用有機EL元件而進行說明。
圖12是示出可以使用數位時間灰度級驅動的像素結構的一個例子作為半導體裝置的例子的圖。
說明可以使用數位時間灰度級驅動的像素的結構以及像素的工作。在此示出在一個像素中使用兩個n通道型電晶體的例子，在該n通道型電晶體中將氧化物半導體層用 於通道形成區。
像素6400包括開關電晶體6401、發光元件驅動電晶體6402、發光元件6404以及電容元件6403。在開關電晶體6401中，閘極與掃描線6406連接，第一電極(源極電極和汲極電極中的一方)與信號線6405連接，並且第二電極(源極電極和汲極電極中的另一方)與發光元件驅動電晶體6402的閘極連接。在發光元件驅動電晶體6402中，閘極藉由電容元件6403與電源線6407連接，第一電極與電源線6407連接，第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接。
另外，將發光元件6404的第二電極(共同電極6408)設定為低電源電位。另外，低電源電位是指以電源線6407所設定的高電源電位為基準滿足低電源電位<高電源電位的電位，作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404上，為了使電流流過發光元件6404以使發光元件6404發光，以使高電源電位與低電源電位的電位差成為發光元件6404的正向臨界值電壓以上的方式分別設定每個電位。
另外，還可以使用發光元件驅動電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。至於發光元件驅動電晶體6402的閘極電容，也可以在通道區域與 閘極電極之間形成有電容。
在此，當採用電壓輸入電壓驅動方式時，對發光元件驅動電晶體6402的閘極輸入使發光元件驅動電晶體6402充分處於導通或截止的兩種狀態的視頻信號。即，使發光元件驅動電晶體6402在線性區域中工作。由於使發光元件驅動電晶體6402在線性區域中工作，所以將比電源線6407的電壓高的電壓施加到發光元件驅動電晶體6402的閘極。另外，對信號線6405施加(電源線電壓+驅動電晶體6402的Vth)以上的電壓。
另外，當進行類比灰度級驅動而代替數位時間灰度級驅動時，藉由使信號的輸入不同，可以使用與圖12相同的像素結構。
當進行類比灰度級驅動時，對發光元件驅動電晶體6402的閘極施加發光元件6404的正向電壓+發光元件驅動電晶體6402的Vth以上的電壓。發光元件6404的正向電壓是指當設定為所希望的亮度時的電壓，至少包括正向臨界值電壓。另外，藉由輸入使發光元件驅動電晶體6402在飽和區域中工作的視頻信號，可以使電流流過發光元件6404。為了使發光元件驅動電晶體6402在飽和區域中工作，將電源線6407的電位設定為高於發光元件驅動電晶體6402的閘極電位。藉由將視頻信號設定為模擬方式，可以使與視頻信號對應的電流流過發光元件6404，而進行類比灰度級驅動。
此外，圖12所示的像素結構不侷限於此。例如，也 可以還對圖12所示的像素追加開關、電阻元件、電容元件、電晶體或邏輯電路等。
接著，參照圖13A至13C說明發光元件的結構。在此，以發光元件驅動TFT是n型的情況為例子來說明像素的截面結構。用於圖13A、13B和13C的半導體裝置的發光元件驅動TFT7001、7011、7021可以與實施例模式1所示的配置在像素中的薄膜電晶體同樣地製造，並且驅動TFT7001、7011、7021是包括氧化物半導體層的可靠性高的薄膜電晶體。此外，也可以將實施例模式2、5、6所示的配置在像素中的薄膜電晶體用作TFT7001、7011、7021。
為了得到發光，發光元件的陽極或陰極的至少一方是透明即可。而且，在基板上形成薄膜電晶體及發光元件，並且發光元件有如下結構，即從與基板相反的面得到發光的頂部發射、從基板一側的面得到發光的底部發射以及從基板一側及與基板相反的面得到發光的雙面發射結構。像素結構可以應用於任何發射結構的發光元件。
使用圖13A說明頂部發射結構的發光元件。
在圖13A中示出當發光元件驅動TFT7001是n型，並且從發光元件7002發射的光穿過陽極7005一側時的像素的截面圖。在圖13A中，發光元件7002的陰極7003與發光元件驅動TFT7001電連接，在陰極7003上按順序層疊有發光層7004、陽極7005。作為陰極7003，只要是功函數小且反射光的導電膜，就可以使用各種材料。例如， 最好採用Ca、Al、MgAg、AlLi等。而且，發光層7004可以由單層或多個層的疊層構成。當發光層7004由多個層構成時，在陰極7003上按順序層疊電子植入層、電子傳輸層、發光層、電洞傳輸層、電洞植入層。注意，不需要設置上述的所有層。使用具有透過光的透光性的導電材料形成陽極7005，也可以使用具有透光性的導電膜，例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
另外，在陰極7003與與其相鄰像素的陰極7008之間以覆蓋它們的端部的方式設置有分隔壁7009。分隔壁7009使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等的有機樹脂膜、無機絕緣膜或有機聚矽氧烷來形成。尤其較佳的是使用感光樹脂材料形成分隔壁7009，並將分隔壁7009的側面形成為具有連續曲率的傾斜面。在使用感光樹脂材料作為分隔壁7009時，可以省略形成抗蝕劑掩罩的製程。
使用陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖13A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，使用圖13B說明底部發射結構的發光元件。圖13B示出在發光元件驅動TFT7011是n型，並且從發光元 件7012發射的光向陰極7013一側發射的情況下的像素的截面圖。在圖13B中，在與發光元件驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，並且在陰極7013上按順序層疊有發光層7014、陽極7015。另外，當陽極7015具有透光性時，也可以覆蓋陽極上地形成有用來反射光或進行遮光的遮罩膜7016。與圖13A的情況同樣地，作為陰極7013，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度(較佳的為5nm至30nm左右)。例如，也可以將膜厚度為20nm的鋁膜用作陰極7013。而且，與圖13A同樣地，發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透過光，但是可以與圖13A同樣地使用具有透光性的導電材料形成。並且，雖然作為遮罩膜7016例如可以使用反射光的金屬等，但是不侷限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。
另外，在導電膜7017與與其相鄰像素的導電膜7018之間以覆蓋它們的端部的方式設置有分隔壁7019。分隔壁7019使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等的有機樹脂膜、無機絕緣膜或有機聚矽氧烷來形成。尤其較佳的是使用感光樹脂材料形成分隔壁7019，並將分隔壁7019的側面形成為具有連續曲率的傾斜面。在使用感光樹脂材料作為分隔壁7019時，可以省略形成抗蝕劑掩罩的製程。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖13B所示的像素中，從發光元件7012發射的光如箭頭所示那樣向陰極7013一側發射。
接著，使用圖13C說明雙面發射結構的發光元件。在圖13C中，在與發光元件驅動TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023，並且在陰極7023上按順序層疊有發光層7024、陽極7025。與圖13A的情況同樣地，作為陰極7023，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度。例如，可以將膜厚度為20nm的Al用作陰極7023。而且，與圖13A同樣地，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖13A同樣地使用具有透過光的透光性的導電材料形成。
另外，在導電膜7027與與其相鄰像素的導電膜7028之間以覆蓋它們的端部的方式設置有分隔壁7029。分隔壁7029使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等的有機樹脂膜、無機絕緣膜或有機聚矽氧烷來形成。尤其較佳的是使用感光樹脂材料形成分隔壁7029，並將分隔壁7029的側面形成為具有連續曲率的傾斜面。在使用感光樹脂材料作為分隔壁7029時，可以省略形成抗蝕劑掩罩的製程。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖13C所示的像素中，從發光元 件7022發射的光如箭頭所示那樣向陽極7025一側和陰極7023一側這兩側發射。
注意，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
注意，雖然在此示出了控制發光元件的驅動的薄膜電晶體(發光元件驅動TFT)與發光元件電連接的例子，但是也可以採用在發光元件驅動TFT和發光元件之間連接有電流控制TFT的結構。
注意，半導體裝置不侷限於圖13A至圖13C所示的結構而可以根據本說明書所公開的技術思想進行各種變形。
接著，參照圖11A和11B說明相當於半導體裝置的一個實施例的發光顯示面板(也稱為發光面板)的外觀及截面。圖11A是一種面板的平面圖，其中利用密封材料在第一基板與第二基板之間密封形成在第一基板上的薄膜電晶體及發光元件。圖11B相當於沿著圖11A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密 封材料4505和第二基板4506密封。像這樣，為了不暴露於空氣，最好使用高氣密性且少漏氣的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(密封)。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖11B中例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
作為薄膜電晶體4509、4510，可以使用實施例模式1、2、5及6所示的包括氧化物半導體層的可靠性高的薄膜電晶體。此外，作為配置於驅動電路的薄膜電晶體4509，可以使用實施例模式1、2、5及6所示的薄膜電晶體260、270。作為配置於像素的薄膜電晶體4510，可以使用薄膜電晶體420、448、220、280、290。在本實施例模式中，薄膜電晶體4509、4510是n通道型薄膜電晶體。
在絕緣層4544上，在與用於驅動電路的薄膜電晶體4509的氧化物半導體層的通道形成區重疊的位置上設置有導電層4540。藉由在與氧化物半導體層的通道形成區重疊的位置上設置導電層4540，可以降低BT測試前後的薄膜電晶體4509的臨界值電壓的變化量。另外，導電層4540的電位可以與薄膜電晶體4509的閘極電極層相同或不同，並且也可以將導電層4540用作第二閘極電極層。另外，導電層4540的電位可以是GND、0V或浮動狀態。
在薄膜電晶體4509上形成有用作通道保護層的絕緣層4541a和覆蓋氧化物半導體層的邊緣部(包括側面)的絕緣層4541b。同樣地，薄膜電晶體4510形成有用作通道保護層的絕緣層4542a和覆蓋氧化物半導體層的邊緣部(包括側面)的絕緣層4542b。
作為覆蓋氧化物半導體層的邊緣部(包括側面)的氧化物絕緣層的絕緣層4541b、4542b使閘極電極層與形成在其上方或周邊的佈線層(源佈線層或電容佈線層等)之間的距離變大而可以實現寄生電容的降低。絕緣層4541a、4541b、4542a、4542b藉由與實施例模式1所示的氧化物絕緣層426a、426b相同的材料及方法形成，即可。另外，為了減少薄膜電晶體的表面凹凸，採用使用用作平坦化絕緣膜的絕緣層4543覆蓋的結構。在此，使用實施例模式1並藉由濺射法來形成氧化矽膜作為絕緣層4541a、4541b、4542a、4542b。
另外，在絕緣層4541a、4541b、4542a、4542b上形成有絕緣層4543。絕緣層4543可以使用與實施例模式1所示的保護絕緣層403相同的材料及相同的方法來形成。在此，藉由RF濺射法形成氮化矽膜作為絕緣層4543。
另外，形成絕緣層4544作為平坦化絕緣膜。絕緣層4544使用與實施例模式1所示的平坦化絕緣層404同樣的材料及方法形成，即可。在此，作為絕緣層4544，使用丙烯酸樹脂。
在本實施例模式中，也可以使用氮化物絕緣膜一起圍 繞像素部中的多個薄膜電晶體。可以採用如下結構：使用氮化物絕緣膜作為絕緣層4543和閘極絕緣層，並且如圖11A和圖11B所示那樣以至少圍繞主動矩陣基板的像素部的邊緣的方式設置絕緣層4543與閘極絕緣層接觸區域。根據該製造製程，可以防止來自外部的水分的侵入。另外，即使在將裝置作為半導體裝置，如作為顯示裝置而完成之後，也可以長期防止來自外部的水分的侵入，所以能夠提高裝置的長期可靠性。
此外，附圖標記4511相當於發光元件，發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。注意，雖然發光元件4511的結構是第一電極層4517、電場發光層4512、第二電極層4513的疊層結構，但是不侷限於所示出的結構。可以根據從發光元件4511得到的光的方向等適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁4520。尤其最好的是，使用感光材料，在第一電極層4517上形成開口部，以將該開口部的側壁形成為具有連續的曲率的傾斜面。
電場發光層4512既可以由單層構成，又可以由多個層的疊層構成。
也可以在第二電極層4513及分隔壁4520上形成保護膜，以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護膜，可以形成氮化矽膜、氮氧化矽 膜、DLC膜等。
另外，供應到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b或像素部4502的各種信號及電位是從FPC4518a、4518b供應的。
連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，並且端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC4518a所具有的端子。
位於從發光元件4511的發光的方向上的第二基板需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜等的具有透光性的材料。
此外，作為填料4507，除了氮或氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填料使用氮即可。
另外，若有需要，也可以在發光元件的發射面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是能夠利用表面的凹凸來擴散反射光並降低眩光的處理。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外，也可以另行僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。據此，不侷限於圖11A和11B的結構。
藉由上述製程，可以製造作為半導體裝置的可靠性高的發光顯示裝置(顯示面板)。
本實施例模式可以與實施例模式1至4及6至8所記載的結構適當地組合而實施。
實施例模式12
本說明書所公開的半導體裝置可以用於電子紙。電子紙可以用於顯示資訊的所有領域的電子設備。例如，可以將電子紙用於電子書閱讀器、海報、電車等的交通工具的車廂廣告、信用卡等的各種卡片中的顯示等。圖20示出電子設備的一個例子。
圖20示出電子書閱讀器的一個例子。例如，電子書閱讀器2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，並且可以以該軸部2711為軸進行開閉動作。藉由該結構，可以進行如紙的書籍那樣的動作。
框體2701組裝有顯示部2705，並且框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可 以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖20中的顯示部2705)中顯示文章，並且在左邊的顯示部(圖20中的顯示部2707)中顯示圖像。
此外，在圖20中示出框體2701具備操作部等的例子。例如，在框體2701中具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，也可以採用在與框體的顯示部同一面上具備鍵盤、定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接端子(耳機端子、USB端子或可以與AC適配器及USB電纜等各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用以無線方式收發資訊的結構。還可以採用以無線方式從電子書籍伺服器購買所希望的書籍資料等並下載的結構。
實施例模式13
本說明書所公開的半導體裝置可以應用於各種電子設備(也包括遊戲機)。作為電子設備，例如可以舉出：電視裝置(也稱為電視或電視接收機)；用於電腦等的監視器；如數位相機、數位攝像機等影像拍攝裝置；數位相框；行動電話機(也稱為行動電話、行動電話裝置)；可攜式遊戲機；可攜式資訊終端；聲音再現裝置；彈珠機等大型遊戲 機等。
圖21A示出電視裝置9600的一個例子。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另行提供的遙控操作機9610進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的影像進行操作。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
另外，電視裝置9600採用具備接收機、數據機等的結構。藉由利用接收機可以接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖21B示出數位相框9700的一個例子。例如，在數位相框9700中，框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
另外，數位相框9700採用具備操作部、外部連接端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這種結構也可以組裝到 與顯示部相同面上，但是藉由將它設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後可以將所提取的圖像資料顯示於顯示部9703。
此外，數位相框9700也可以採用以無線的方式收發資訊的結構。也可以採用以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖22A示出一種可攜式遊戲機，它由框體9881和框體9891的兩個框體構成，並且藉由連接部9893可以開閉地連接。框體9881安裝有顯示部9882，並且框體9891安裝有顯示部9883。另外，圖22A所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然，可攜式遊戲機的結構不侷限於上述結構，只要採用至少具備本說明書所公開的半導體裝置的結構即可，並且可以採用適當地設置有其他附屬設備的結構。圖22A所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將它顯示在顯示部上的功能；以及藉由與其他可攜式遊戲機進行無線通信而 實現資訊共用的功能。另外，圖22A所示的可攜式遊戲機所具有的功能不侷限於此，而可以具有各種各樣的功能。
圖22B示出大型遊戲機的一種的投幣機9900的一個例子。在投幣機9900的框體9901中安裝有顯示部9903。另外，投幣機9900還具備如起動手柄、停止開關等的操作單元、投幣口、揚聲器等。當然，投幣機9900的結構不侷限於此，只要採用至少具備本說明書所公開的半導體裝置的結構即可。因此，可以採用適當地設置有其他附屬設備的結構。
圖23A是示出可攜式電腦的一個例子的立體圖。
在圖23A所示的可攜式電腦中，當將連接上部框體9301與下部框體9302的鉸鏈裝置設置為關閉狀態時，可以使具有顯示部9303的上部框體9301與具有鍵盤9304的下部框體9302處於重疊狀態，而便於攜帶，並且，當使用者利用鍵盤進行輸入時，將鉸鏈裝置設置為打開狀態，而可以看著顯示部9303進行輸入操作。
另外，下部框體9302除了鍵盤9304之外還包括進行輸入操作的定位裝置9306。另外，當顯示部9303為觸屏輸入面板時，可以藉由觸摸顯示部的一部分來進行輸入操作。另外，下部框體9302還包括CPU、硬碟等的算術功能部。此外，下部框體9302還具有其他的裝置，例如包括用來插入符合USB的通信標準的通信電纜的外部連接埠9305。
在上部框體9301中還具有藉由使它滑動到上部框體 9301內部而可以收納的顯示部9307，因此可以實現寬顯示畫面。另外，使用者可以調節可以收納的顯示部9307的畫面的方向。另外，當可以收納的顯示部9307為觸屏輸入面板時，藉由觸摸可以收納的顯示部的一部分來可以進行輸入操作。
顯示部9303或可以收納的顯示部9307使用如液晶顯示面板、有機發光元件或無機發光元件等的發光顯示面板等的影像顯示裝置。
另外，圖23A的可攜式電腦安裝有接收機等，而可以接收電視廣播並將影像顯示於顯示部。另外，使用者可以在連接上部框體9301與下部框體9302的鉸鏈裝置處於關閉狀態的狀態下藉由滑動顯示部9307而使其整個面露出並調整畫面角度來觀看電視廣播。此時，不將鉸鏈裝置設置為打開狀態來使顯示部9303進行顯示，而僅啟動只顯示電視廣播的電路，所以可以將耗電量控制為最少，這對於電池容量有限的可攜式電腦而言是十分有利的。
另外，圖23B是示出像手錶一樣能夠戴在使用者的手臂上的行動電話的一個例子的立體圖。
該移動電括包括：至少包括具有電話功能的通信裝置及電池的主體；用來將主體戴在手臂上的帶部9204；調節帶部與手臂的固定狀態的調節部9205；顯示部9201；揚聲器9207；以及麥克風9208。
另外，主體具有操作開關9203，該操作開關9203可以為電源開關、顯示轉換開關、攝像開始指示開關、或者 按一下就可以啟動網路的程式的開關等，並且可以利用其對應各種功能。
藉由用手指或輸入筆等觸碰顯示部9201；操作操作開關9203；或者對麥克風9208輸入聲音來進行該移動電括的輸入操作。另外，在圖23B中，示出顯示在顯示部9201上的顯示鈕9202，藉由用手指等觸碰該顯示鈕9202來可以進行輸入。
另外，主體具有拍攝裝置部9206，該拍攝裝置部9206具有將藉由攝影透鏡成像的物體圖像轉換為電子視頻信號的攝影單元。另外，也可以不特別設置拍攝裝置部。
另外，圖23B所示的行動電話安裝有電視廣播的接收機等，而可以接收電視廣播並將影像顯示於顯示部9201，並且它還具有記憶體等的儲存裝置等，而可以將電視廣播錄像到記憶體中。此外，圖23B所示的行動電話還可以具有能夠收集GPS等的位置資訊的功能。
顯示部9201使用如液晶顯示面板、有機發光元件或無機發光元件等的發光顯示面板等的影像顯示裝置。由於圖23B所示的行動電話為小型且重量輕，所以其電池容量有限，從而最好將能夠使用低耗電量進行驅動的面板用作用於顯示部9201的顯示裝置。
另外，雖然在圖23B中示出戴在“手臂”上的方式的電子裝置，但是不侷限於此，只要是具有能夠攜帶的形狀的即可。
實施例模式14
在本實施例模式中，作為半導體裝置的一個形式，使用圖24至圖35說明具有實施例模式1、2、5及6所示的薄膜電晶體的顯示裝置的例子。在本實施例模式中，使用圖24至圖35說明作為顯示元件使用液晶元件的液晶顯示裝置的例子。作為用於圖24至圖35的液晶顯示裝置的TFT628、629，可以使用實施例模式1、2、5及6所示的薄膜電晶體，並且該TFT628、629是可以藉由實施例模式1、2、5及6所示的製程同樣地製造的電特性及可靠性高的薄膜電晶體。TFT628具有通道保護層608，並且TFT629具有通道保護層611，並且該TFT628、629是將半導體膜用作通道形成區的反交錯薄膜電晶體。
首先，對VA(Vertical Alignment：垂直配向)型液晶顯示裝置進行描述。VA是指一種控制液晶顯示面板的液晶分子的排列的方式。VA型液晶顯示裝置具有在沒有施加電壓時液晶分子朝垂直於面板表面的方向排列的方式。在本實施例模式中，特別地，將像素分成多個區域(子像素)，並分別將分子朝不同的方向推倒。這稱為多域(multi-domain)化、或者多域設計。在下面的說明中，對考慮多域設計的液晶顯示裝置進行說明。
圖25及圖26分別示出像素電極及對置電極。圖25是形成像素電極的基板一側的平面圖，並且將沿圖中所示的切斷線E-F的截面結構示出於圖24。另外，圖26是形 成對置電極的基板一側的平面圖。下面，參照這些附圖進行說明。
圖24示出基板600和對置基板601重疊且植入有液晶的狀態，在該基板600上形成有TFT628、與TFT628連接的像素電極層624以及儲存電容部630，並在該對置基板601上形成有對置電極層640等。
在對置基板601上形成有彩色膜636及對置電極層640，對置電極層640上形成有突起644。藉由採用該結構，使用於控制液晶配向的突起644和間隔物的高度彼此不同。在像素電極層624上形成有配向膜648，同樣地在對置電極層640及突起644上也形成有配向膜646。在基板600與對置基板601之間形成有液晶層650。
既可以形成柱狀間隔物，又可以散佈珠狀間隔物。當間隔物具有透光性時，也可以在形成在基板600上的像素電極層624上形成間隔物。
在基板600上形成有TFT628、與TFT628連接的像素電極層624以及儲存電容部630。像素電極層624藉由接觸孔623連接到佈線618，該接觸孔分別貫穿：覆蓋TFT628、佈線618及儲存電容部630的絕緣膜620；以及覆蓋絕緣膜620的第三絕緣膜622。作為TFT628，可以適當地使用實施例模式1、2、5及6所示的薄膜電晶體。另外，儲存電容部630由與TFT628的閘極佈線602同時形成的第一電容佈線604、閘極絕緣膜606以及與佈線616及618同時形成的第二電容佈線617構成。
藉由像素電極層624、液晶層650以及對置電極層640重疊，形成液晶元件。
圖25示出基板600上的平面結構。像素電極層624使用實施例模式1所示的材料來形成。在像素電極層624中設置有狹縫625。狹縫625用來控制液晶配向。
圖25所示的TFT629、與TFT629連接的像素電極層626及儲存電容部631可以分別與TFT628、像素電極層624及儲存電容部630同樣地形成。TFT628和TFT629都連接到佈線616。該液晶面板的像素由像素電極層624及像素電極層626構成。像素電極層624及像素電極層626是子像素。
圖26示出對置基板一側的平面結構。在遮光膜632上形成有對置電極層640。對置電極層640最好使用與像素電極層624同樣的材料形成。在對置電極層640上形成有用來控制液晶配向的突起644。另外，圖26使用虛線表示形成在基板600上的像素電極層624及像素電極層626，並示出對置電極層640與像素電極層624及像素電極層626重疊配置的樣子。
圖27示出該像素結構的等效電路。TFT628和TFT629都連接到閘極佈線602和佈線616。在此情況下，藉由使電容佈線604的電位和電容佈線605的電位不同，可以使液晶元件651和液晶元件652進行不同的工作。就是說，藉由分別控制電容佈線604和電容佈線605的電位，精密地控制液晶的配向並擴大視角。
當對設置有狹縫625的像素電極層624施加電壓時，在狹縫625附近發生電場的畸變(傾斜電場)。藉由互相咬合地配置所述狹縫625和對置基板601一側的突起644，有效地產生傾斜電場來控制液晶的配向，從而根據其位置使液晶具有彼此不同的配向方向。就是說，藉由進行多域化來擴大液晶顯示面板的視角。
接著，參照圖28至圖31說明與上述不同的VA型液晶顯示裝置。
圖28及圖29示出VA型液晶顯示面板的像素結構。圖29是基板600的平面圖，而圖28示出沿圖中所示的切斷線Y-Z的截面結構。下面，參照上述兩個附圖進行說明。
在該像素結構中，一個像素具有多個像素電極，並且各像素電極連接到TFT。各TFT藉由不同閘極信號驅動。就是說，在以多域方式設計的像素中，獨立地控制施加到各像素電極的信號。
像素電極層624在分別貫穿絕緣層620、絕緣膜621及絕緣膜622的接觸孔623中使用佈線618連接到TFT628。另外，像素電極層626在分別貫穿絕緣層620、絕緣膜621及絕緣膜622的接觸孔627中使用佈線619連接到TFT629。TFT628的閘極佈線602和TFT629的閘極佈線603彼此分離，以能夠提供不同的閘極信號。另一方面，TFT628和TFT629共通使用用作資料線的佈線616。TFT628和TFT629可以適當地使用實施例模式1、2、5及 6所示的薄膜電晶體。另外，在閘極佈線602、閘極佈線603及電容佈線690上形成有閘極絕緣膜606。
像素電極層624和像素電極層626具有不同的形狀，並且被狹縫625彼此分離。像素電極層626被形成為圍繞呈V字狀擴展的像素電極層624的外側。藉由使用TFT628及TFT629使施加到像素電極層624和像素電極層626的電壓時序不相同，來控制液晶的配向。圖31示出該像素結構的等效電路。TFT628連接到閘極佈線602，而TFT629連接到閘極佈線603。另外，TFT628和TFT629都與佈線616連接。藉由對閘極佈線602和閘極佈線603提供不同的閘極信號，可以使TFT628和TFT629的工作時序互不相同。也就是說，藉由單獨地控制TFT628和TFT629的工作，能夠對液晶元件651和液晶元件652的液晶配向進行精密地控制從而可以擴大視角。
在對置基板601上形成有彩色膜636、對置電極層640。此外，在彩色膜636和對置電極層640之間形成有平坦化膜637，以防止液晶配向的錯亂。圖30示出對置基板一側的平面結構。不同的像素之間共同使用對置電極層640，該對置電極層640形成有狹縫641。藉由互相咬合地配置所述狹縫641與像素電極層624及像素電極層626一側的狹縫625，可以有效地產生傾斜電場來控制液晶的配向。由此，可以根據其位置使液晶具有彼此不同的配向方向，從而擴大視角。另外，圖30使用虛線表示形成在基板600上的像素電極層624及像素電極層626，並 示出對置電極層640與像素電極層624及像素電極層626重疊配置的樣子。
在像素電極層624及像素電極層626上形成有配向膜648，同樣地在對置電極層640上也形成有配向膜646。基板600與對置基板601之間形成有液晶層650。另外，藉由像素電極層624、液晶層650和對置電極層640相重疊，形成第一液晶元件。另外，藉由像素電極層626、液晶層650和對置電極層640相重疊，形成第二液晶元件。另外，圖28至圖31所說明的顯示面板的像素結構採用在一個像素中設置有第一液晶元件和第二液晶元件的多域結構。
接著，說明橫向電場方式的液晶顯示裝置。橫向電場方式是指藉由對單元內的液晶分子沿水平方向施加電場來驅動液晶而顯示灰度的方式。藉由橫向電場方式，可以使視角增大到大約180度。以下，對採用橫向電場方式的液晶顯示裝置進行說明。
圖32示出將基板600和對置基板601重疊並植入有液晶的狀態，在該基板600上形成有電極層607、TFT628及與TFT628連接的像素電極層624。在對置基板601上形成有彩色膜636以及平坦化膜637等。另外，不在對置基板601一側設置對置電極層。此外，在基板600和對置基板601之間隔著配向膜646及配向膜648形成有液晶層650。
在基板600上，形成有電極層607以及與電極層607 連接的電容佈線604及TFT628。電容佈線604可以與TFT628的閘極佈線602同時形成。TFT628可以使用實施例模式1至5所示的薄膜電晶體。電極層607可以使用與實施例模式1所示的像素電極層427相同的材料。另外，電極層607形成為大致分割成像素形狀的形狀。另外，在電極層607及電容佈線604上形成閘極絕緣膜606。
在閘極絕緣膜606上形成TFT628的佈線616及618。佈線616是在液晶顯示面板中傳送視頻信號的資料線，並是沿一個方向延伸的佈線，並且佈線616與TFT628的源極區或汲極區連接而成為源極電極及汲極電極中的一方的電極。佈線618是成為源極區及汲極區中另一方的電極且與像素電極層624連接的佈線。
在佈線616及佈線618上形成第二絕緣膜620。另外，在絕緣膜620上形成藉由形成於絕緣膜620中的接觸孔623連接到佈線618的像素電極層624。像素電極層624使用與實施例模式1所示的像素電極相同的材料形成。
如上所述，在基板600上形成TFT628以及與TFT628連接的像素電極層624。再者，儲存電容形成在電極層607和像素電極層624之間。
圖33是說明像素電極層的結構的平面圖。圖32示出對應於圖33所示的切斷線O-P的截面結構。在像素電極層624中設置狹縫625。該狹縫625用來控制液晶的配向。在此情況下，電場在電極層607和像素電極層624之 間發生。在電極層607和第像素電極層624之間形成有閘極絕緣膜606，但是閘極絕緣膜606的厚度為50nm至200nm，該厚度與2μm至10μm的液晶層的厚度相比充分薄，因此在實際上在平行於基板600的方向(水平方向)上發生電場。該電場控制液晶的配向。藉由利用該大致平行於基板的方向的電場使液晶分子水平地旋轉。在此情況下，由於液晶分子在任何狀態下均為水平，所以觀看角度導致的對比度等的影響很少，從而擴大視角。而且，電極層607和像素電極層624都是透光電極，因此可以提高孔徑比。
接著，說明橫向電場方式的液晶顯示裝置的另一例。
圖34及圖35示出IPS型液晶顯示裝置的像素結構。圖35是平面圖，而圖34示出沿圖35中所示的切斷線V-W的截面結構。下面，參照上述兩個附圖進行說明。
圖34示出基板600與對置基板601重疊且植入有液晶的狀態，在該基板600上形成有TFT628及與TFT628連接的像素電極層624。在對置基板601上形成有彩色膜636、平坦化膜637等。另外，不在對置基板601一側設置對置電極層。在基板600和對置基板601之間隔著配向膜646及配向膜648形成有液晶層650。
在基板600上形成共同電位線609及TFT628。共同電位線609可以與TFT628的閘極佈線602同時形成。TFT628使用實施例模式1、2、5及6所示的薄膜電晶體。
TFT628的佈線616及佈線618形成在閘極絕緣膜606上。佈線616是在液晶面板中傳送視頻信號的資料線，並是沿一個方向延伸的佈線，並且佈線616與TFT628的源極區或汲極區連接而成為源極電極及汲極電極中一方的電極。佈線618成為源極電極及汲極電極中另一方的電極，並且佈線618是與像素電極層624連接的佈線。
在佈線616及佈線618上形成絕緣膜620。另外，在絕緣膜620上形成藉由形成在絕緣膜620中的接觸孔623連接到佈線618的像素電極層624。像素電極層624使用與實施例模式1所示的像素電極層427同樣的材料形成。如圖35所示，像素電極層624以與在形成共同電位線609的同時形成的梳形電極形成橫向電場的方式而形成。並且，像素電極層624的梳齒部分與在形成共同電位線609的同時形成的梳形電極互相咬合。
當在施加到像素電極層624的電位和共同電位線609的電位之間產生電場時，由該電場控制液晶的配向。藉由利用該大致平行於基板的方向的電場使液晶分子水平地旋轉。在此情況下，由於液晶分子在任何狀態下也處於水平，所以觀看角度導致的對比度等的影響很少，從而視角擴大。
如上所述，在基板600上形成TFT628以及與TFT628連接的像素電極層624。另外，儲存電容藉由在共同電位線609和電容電極615之間設置閘極絕緣膜606而形成。 電容電極615和像素電極層624藉由接觸孔633連接。
藉由上述製程可以製造作為顯示裝置的液晶顯示裝置。本實施例模式的液晶顯示裝置是孔徑比高的液晶顯示裝置。
實施例模式15
當液晶顯示面板的尺寸超過10英寸、60英寸、甚至是120英寸時，具有透光性的佈線的佈線電阻有可能成為問題，所以在本實施例模式中舉出使用金屬佈線作為閘極佈線的一部分來降低佈線電阻的例子。
另外，在圖36A中與圖3A相同的部分使用相同的符號，所以省略對相同部分的詳細說明。另外，本實施例模式可以應用於實施例模式1所示的主動矩陣基板。
圖36A和36B是將金屬佈線用作驅動電路的薄膜電晶體的閘極電極層的例子。在驅動電路中，閘極電極層不侷限於具有透光性的材料。另外，為了形成金屬佈線，與實施例模式1及實施例模式2相比，光掩罩的數目增加。
在圖36A中，驅動電路的薄膜電晶體260將第一金屬佈線層242及層疊在其上的第二金屬佈線層241用作其閘極電極層。另外，第一金屬佈線層242可以使用與第一金屬佈線層236相同的材料及相同的製程形成。此外，第二金屬佈線層241可以使用與第二金屬佈線層237相同的材料及相同的製程形成。
同樣，在圖36B中，驅動電路的薄膜電晶體270將第 一金屬佈線層244及層疊在其上的第二金屬佈線層243用作其閘極電極層。另外，第一金屬佈線層244可以使用與第一金屬佈線層236相同的材料及相同的製程形成。此外，第二金屬佈線層243可以使用與第二金屬佈線層237相同的材料及相同的製程形成。
另外，當將第一金屬佈線層242和導電層267電連接時，最好用於防止第一金屬佈線層242氧化的第二金屬佈線層241為氮化金屬膜。同樣，當將第一金屬佈線層244和導電層277電連接時，最好用於防止第一金屬佈線層244氧化的第二金屬佈線層243為氮化金屬膜。
首先，在基板200上形成能夠耐受用於脫水化或脫氫化的第一加熱處理的耐熱性導電材料膜(厚度為100nm以上500nm以下)。
在本實施例模式中，形成厚度為370nm的鎢膜和厚度為50nm的氮化鉭膜。雖然這裏將氮化鉭膜和鎢膜的疊層用作導電膜，但不侷限於此。導電膜還可以使用選自Ta、W、Ti、Mo、Al、Cu中的元素、以上述元素為成分的合金、組合上述元素的合金膜或以上述元素為成分的氮化物來形成。耐熱性導電材料膜不侷限於含有上述元素的單層，還可以採用兩層以上的疊層結構。
利用第一光微影製程形成金屬佈線，並形成第一金屬佈線層236和第二金屬佈線層237、第一金屬佈線層242和第二金屬佈線層241、第一金屬佈線層244和第二金屬佈線層243。鎢膜及氮化鉭膜的蝕刻使用ICP(感應耦合電 漿)蝕刻法即可。可以利用ICP蝕刻法並藉由適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)將膜蝕刻成所期望的錐形形狀。藉由將第一金屬佈線層236和第二金屬佈線層237形成為錐形形狀，可以降低接觸其上而形成的具有透光性的導電膜的成膜不良。
接著，在形成具有透光性的的導電膜之後，利用第二光微影製程形成閘極佈線層238和薄膜電晶體220的閘極電極層。具有透光性的導電膜使用實施例模式1記載的對可見光具有透光性的導電材料。
另外，由於根據具有透光性的導電膜的材料，存在例如當閘極佈線層238具有與第一金屬佈線層236或第二金屬佈線層237接觸的介面時，由於後面的熱處理等形成氧化膜而導致接觸電阻變高的可能，所以第二金屬佈線層237最好使用防止第一金屬佈線層236氧化的氮化金屬膜。
接著，在與實施例模式1相同的製程中形成閘極絕緣層、氧化物半導體層等。在之後的製程中根據實施例模式1製造主動矩陣型基板。
在圖36A和36B中，雖然示出與第二金屬佈線層237的一部分重疊的閘極佈線層238，但是還可以使閘極佈線層覆蓋整個第一金屬佈線層236及整個第二金屬佈線層237。即，可以將第一金屬佈線層236及第二金屬佈線層237稱為用來降低閘極佈線層238的電阻的輔助佈線。
另外，在端子部中，其電位與閘極佈線相同的第一端子電極形成在保護絕緣層203上並與第二金屬佈線層237電連接。從端子部引出的佈線也由金屬佈線形成。
另外，為了降低非顯示區域部分的閘極佈線層、電容佈線層的佈線電阻，可以將金屬佈線，即第一金屬佈線層236及第二金屬佈線層237用作輔助佈線。
在本實施例模式中，使用金屬佈線的一部分來降低佈線電阻，即使液晶顯示面板的尺寸超過10英寸、60英寸、甚至120英寸，也能夠實現顯示圖像的高精細化及高孔徑比。
實施例1
在本實施例中，對具有氧密度高的區域和氧密度低的區域的氧化物半導體層中的伴隨加熱處理的氧的擴散現象進行了運算。參照圖37和圖38對其結果進行說明。這裏，運算用的軟體使用富士通公司製造的Materials Explorer 5.0。
圖37示出運算所使用的氧化物半導體層的模型。這裏，氧化物半導體層701採用氧密度低的層703及氧密度高的層705的疊層結構。
這裏，氧密度低的層703採用由15個In原子、15個Ga原子、15個Zn原子及54個O原子構成的非晶結構。
另外，氧密度高的層705採用由15個In原子、15個Ga原子、15個Zn原子及66個O原子構成的非晶結構。
另外，氧化物半導體層701的密度設定為5.9g/cm3。
接著，使用NVT整體在溫度為250℃的條件下，對氧化物半導體層701進行經典MD(分子動力學)運算。將時間步長設定為0.2fs，並將總運算時間設定為200ps。另外，對金屬-氧結合及氧-氧結合使用Born-Mayer-Huggins電位。另外，氧化物半導體層701的上端及下端的原子移動被固定。
接著，圖38示出運算結果。z軸座標的0nm至1.15nm為氧密度低的層703，z軸座標的1.15nm至2.3nm為氧密度高的層705。實線707表示MD運算前的氧密度分佈，虛線709表示MD運算後的氧密度分佈。
根據實線707可知氧密度高的層705中的氧密度高於氧密度低的層703與氧密度高的層705的介面中的氧密度。另一方面，根據虛線709可知氧密度低的層703和氧密度高的層705中的氧密度均勻。
由上可知，像氧密度低的層703和氧密度高的層705的層疊狀態那樣，當氧密度的分佈不均勻時，經過加熱處理氧從密度高的部分擴散到密度低的部分而使氧密度變均勻。
也就是說，藉由像實施例模式1及實施例模式6所示那樣地在氧化物半導體層上形成氧化物絕緣層，並使氧化物半導體層及氧化物絕緣層的介面中的氧密度提高，且該氧向氧化物半導體層的氧密度低的部分擴散，而使氧化物半導體層的電阻增大。
如本實施例所示，吸附於氧化物半導體層表面的氧與氧化物半導體層所含有的金屬離子(Me)發生離子結合，而以氧原子的狀態向氧化物半導體層的內部擴散(參照圖39A至39C)。
400‧‧‧基板
402‧‧‧閘極絕緣層
403‧‧‧保護絕緣層
404‧‧‧平坦化絕緣層
421a‧‧‧閘極電極層
421b‧‧‧閘極電極層
423‧‧‧通道形成區
424a‧‧‧高電阻源極區
424b‧‧‧高電阻汲極區
424c‧‧‧區域
424d‧‧‧區域
425a‧‧‧源極電極層
425b‧‧‧汲極電極層
426a‧‧‧氧化物絕緣層
426b‧‧‧氧化物絕緣層
427‧‧‧像素電極層
442‧‧‧氧化物半導體層
448‧‧‧薄膜電晶體

Claims (13)

  1. 一種顯示裝置，包含：驅動電路和像素部，其中，該驅動電路包括：第一導電層；在該第一導電層上的第一絕緣層；在該第一絕緣層上的第一半導體層，該第一半導體層與該第一導電層重疊；在該第一半導體層上的第二絕緣層，該第二絕緣層包括第一接觸孔和第二接觸孔，其中，該第二絕緣層覆蓋該第一半導體層的周邊；在該第二絕緣層上的第二導電層，該第二導電層藉由該第一接觸孔電連接到該第一半導體層；在該第二絕緣層上的第三導電層，該第三導電層藉由該第二接觸孔電連接到該第一半導體層；以及在該第二絕緣層上的第四導電層，該第四導電層與該第一半導體層重疊，其中，該像素部包括：第五導電層；在該第五導電層上的第三絕緣層；在該第三絕緣層上的第二半導體層，該第二半導體層與該第五導電層重疊；在該第二半導體層上的第四絕緣層，該第四絕緣層包括第三接觸孔和第四接觸孔，其中，該第四絕緣層覆蓋 該第二半導體層的周邊；在該第四絕緣層上的第六導電層，該第六導電層藉由該第三接觸孔電連接到該第二半導體層；以及在該第四絕緣層上的第七導電層，該第七導電層藉由該第四接觸孔電連接到該第二半導體層，其中，該第四導電層電連接到該第一導電層，以及其中，該第四導電層為與該第七導電層相同的材料。
  2. 如申請專利範圍第1項的顯示裝置，其中，該像素部更包含：在該第四絕緣層上的第八導電層，該第八導電層藉由該第四接觸孔與該第二半導體層接觸。
  3. 如申請專利範圍第2項的顯示裝置，其中，該第七導電層藉由該第八導電層電連接到該第二半導體層。
  4. 如申請專利範圍第1項的顯示裝置，其中，該第一半導體層的全部與該第一導電層重疊。
  5. 如申請專利範圍第1項的顯示裝置，其中，該第二半導體層的全部與該第五導電層重疊。
  6. 一種顯示裝置，包含：驅動電路和像素部，其中，該驅動電路包括：第一導電層；在該第一導電層上的第一絕緣層；在該第一絕緣層上的第一氧化物半導體層，該第一 氧化物半導體層與該第一導電層重疊；在該第一氧化物半導體層上的第二絕緣層，該第二絕緣層包括第一接觸孔和第二接觸孔，其中，該第二絕緣層覆蓋該第一氧化物半導體層的周邊；在該第二絕緣層上的第二導電層，該第二導電層藉由該第一接觸孔電連接到該第一氧化物半導體層；在該第二絕緣層上的第三導電層，該第三導電層藉由該第二接觸孔電連接到該第一氧化物半導體層；在該第二絕緣層上的第四導電層，該第四導電層與該第一氧化物半導體層重疊，其中，該像素部包括：第五導電層；在該第五導電層上的第三絕緣層；在該第三絕緣層上的第二氧化物半導體層，該第二氧化物半導體層與該第五導電層重疊；在該第二氧化物半導體層上的第四絕緣層，該第四絕緣層包括第三接觸孔和第四接觸孔，其中，該第四絕緣層覆蓋該第二氧化物半導體層的周邊；在該第四絕緣層上的第六導電層，該第六導電層藉由該第三接觸孔電連接到該第二氧化物半導體層；以及在該第四絕緣層上的第七導電層，該第七導電層藉由該第四接觸孔電連接到該第二氧化物半導體層，其中，該第四導電層電連接到該第一導電層，以及其中，該第四導電層為與該第七導電層相同的材 料。
  7. 如申請專利範圍第6項的顯示裝置，其中，該像素部更包含：在該第四絕緣層上的第八導電層，該第八導電層藉由該第四接觸孔與該第二氧化物半導體層直接接觸。
  8. 如申請專利範圍第7項的顯示裝置，其中，該第七導電層藉由該第八導電層電連接到該第二氧化物半導體層。
  9. 如申請專利範圍第6項的顯示裝置，其中，該第一氧化物半導體層的全部與該第一導電層重疊。
  10. 如申請專利範圍第6項的顯示裝置，其中，該第二氧化物半導體層的全部與該第五導電層重疊。
  11. 如申請專利範圍第1或6項的顯示裝置，更包含：在該第二導電層、該第三導電層及該第六導電層上的第五絕緣層，其中，該第四導電層與該第七導電層係位於該第五絕緣層上。
  12. 如申請專利範圍第1或6項的顯示裝置，其中，該第一接觸孔與該第一導電層重疊，以及其中，該第二接觸孔與該第一導電層重疊。
  13. 如申請專利範圍第1或6項的顯示裝置，其中，該第三接觸孔與該第五導電層重疊，以及其中，該第四接觸孔與該第五導電層重疊。
TW105126910A 2009-07-31 2010-07-29 半導體裝置和其製造方法 TWI602307B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009179773 2009-07-31

Publications (2)

Publication Number Publication Date
TW201642481A true TW201642481A (zh) 2016-12-01
TWI602307B TWI602307B (zh) 2017-10-11

Family

ID=43526144

Family Applications (5)

Application Number Title Priority Date Filing Date
TW099125102A TWI550874B (zh) 2009-07-31 2010-07-29 半導體裝置和其製造方法
TW105126910A TWI602307B (zh) 2009-07-31 2010-07-29 半導體裝置和其製造方法
TW104140310A TWI565083B (zh) 2009-07-31 2010-07-29 半導體裝置和其製造方法
TW104140308A TWI550880B (zh) 2009-07-31 2010-07-29 半導體裝置和其製造方法
TW104112694A TWI511304B (zh) 2009-07-31 2010-07-29 半導體裝置和其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099125102A TWI550874B (zh) 2009-07-31 2010-07-29 半導體裝置和其製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW104140310A TWI565083B (zh) 2009-07-31 2010-07-29 半導體裝置和其製造方法
TW104140308A TWI550880B (zh) 2009-07-31 2010-07-29 半導體裝置和其製造方法
TW104112694A TWI511304B (zh) 2009-07-31 2010-07-29 半導體裝置和其製造方法

Country Status (7)

Country Link
US (10) US8546180B2 (zh)
EP (1) EP2460183A4 (zh)
JP (10) JP5586361B2 (zh)
KR (11) KR102215941B1 (zh)
CN (4) CN103489871B (zh)
TW (5) TWI550874B (zh)
WO (1) WO2011013561A1 (zh)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011004755A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102251729B1 (ko) 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
CN105097946B (zh) 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
KR101402294B1 (ko) * 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101913111B1 (ko) * 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101803730B1 (ko) 2010-04-09 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
US8735231B2 (en) * 2010-08-26 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of dual-gate thin film transistor
JP5775712B2 (ja) * 2010-10-28 2015-09-09 株式会社ジャパンディスプレイ 表示装置
TWI432865B (zh) * 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
TWI534905B (zh) 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI544525B (zh) 2011-01-21 2016-08-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI787452B (zh) 2011-01-26 2022-12-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101899375B1 (ko) * 2011-01-28 2018-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9023684B2 (en) 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101995682B1 (ko) 2011-03-18 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법
JP5959296B2 (ja) 2011-05-13 2016-08-02 株式会社半導体エネルギー研究所 半導体装置およびその製造方法
JP5827045B2 (ja) * 2011-06-29 2015-12-02 株式会社ジャパンディスプレイ 半導体装置の製造方法
US9130044B2 (en) 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
CN102522411B (zh) * 2011-12-22 2016-02-10 深圳莱宝高科技股份有限公司 薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20230004930A (ko) 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102709189A (zh) * 2012-05-21 2012-10-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法及一种阵列基板
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
KR102081468B1 (ko) 2012-07-20 2020-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
DE112013007566B3 (de) 2012-08-03 2018-02-22 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6103854B2 (ja) * 2012-08-10 2017-03-29 三菱電機株式会社 薄膜トランジスタ基板
KR102481056B1 (ko) * 2012-08-10 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 장치
JP2014038911A (ja) * 2012-08-13 2014-02-27 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置および電子機器
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
CN111477634B (zh) 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
CN110137181A (zh) 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI679772B (zh) 2013-05-16 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
US9035301B2 (en) 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102090713B1 (ko) * 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
KR102143924B1 (ko) * 2013-07-12 2020-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI635750B (zh) 2013-08-02 2018-09-11 半導體能源研究所股份有限公司 攝像裝置以及其工作方法
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI523217B (zh) * 2013-09-12 2016-02-21 友達光電股份有限公司 畫素結構
US20160204139A1 (en) * 2013-09-30 2016-07-14 Joled Inc. Thin film transistor substrate and method for manufacturing same
US9590111B2 (en) 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN104656328B (zh) * 2013-11-15 2017-10-31 群创光电股份有限公司 显示面板及显示装置
KR102248641B1 (ko) * 2013-11-22 2021-05-04 엘지디스플레이 주식회사 유기전계 발광소자
US9601634B2 (en) 2013-12-02 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9627413B2 (en) 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR102283806B1 (ko) * 2013-12-17 2021-08-03 삼성디스플레이 주식회사 표시 장치
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9577110B2 (en) * 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
US10586954B2 (en) 2014-05-23 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device including secondary battery
CN104020621B (zh) * 2014-05-26 2017-03-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102293123B1 (ko) * 2015-04-08 2021-08-24 삼성디스플레이 주식회사 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
KR102568632B1 (ko) * 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
CN107340934B (zh) 2016-04-29 2020-10-20 瀚宇彩晶股份有限公司 电容式触控显示面板
KR102094873B1 (ko) 2016-05-10 2020-03-31 삼성디스플레이 주식회사 표시 장치, 휴대용 단말기, 및 표시 장치의 작동 방법
JP6763703B2 (ja) * 2016-06-17 2020-09-30 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
KR102512439B1 (ko) * 2016-09-19 2023-03-22 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
CN106405921B (zh) * 2016-09-23 2018-06-05 京东方科技集团股份有限公司 一种显示装置
JP6839973B2 (ja) * 2016-12-08 2021-03-10 株式会社半導体エネルギー研究所 表示パネル
CN110178170B (zh) * 2017-01-16 2021-12-07 株式会社半导体能源研究所 显示装置
JP2019110159A (ja) * 2017-12-15 2019-07-04 シャープ株式会社 アクティブマトリクス基板、及びそれを備えたｘ線撮像パネル
JP2019152772A (ja) * 2018-03-05 2019-09-12 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
US10910413B2 (en) * 2018-10-10 2021-02-02 HKC Corporation Limited Method of manufacturing array substrate and array substrate
JP7083736B2 (ja) * 2018-10-26 2022-06-13 株式会社ジャパンディスプレイ 表示装置
CN109686771B (zh) * 2018-12-27 2020-12-11 厦门天马微电子有限公司 显示面板及显示装置
TWI742339B (zh) * 2019-01-28 2021-10-11 友達光電股份有限公司 顯示面板
KR20200097856A (ko) * 2019-02-08 2020-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210033120A (ko) * 2019-09-17 2021-03-26 삼성디스플레이 주식회사 표시 장치
US11081523B1 (en) * 2020-05-14 2021-08-03 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming memory devices
KR102453132B1 (ko) 2020-07-17 2022-10-11 (주)바질컴퍼니 품질 분석 결과를 이용한 최적 촬영 범위 제공 장치 및 방법

Family Cites Families (209)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160173A (ja) 1984-01-30 1985-08-21 Sharp Corp 薄膜トランジスタ
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05136419A (ja) 1991-11-13 1993-06-01 Toshiba Corp 薄膜トランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06317809A (ja) * 1993-05-07 1994-11-15 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3346145B2 (ja) 1996-01-12 2002-11-18 セイコーエプソン株式会社 半導体膜の結晶化方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶表示装置及びアニール装置
JPH09263974A (ja) 1996-03-29 1997-10-07 Sanyo Electric Co Ltd Ｃｒ膜のエッチング方法
JPH1020336A (ja) * 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板およびその製造方法
US6653216B1 (en) 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
US6678017B1 (en) 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6261881B1 (en) 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
JP4472061B2 (ja) 1998-08-21 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6674136B1 (en) 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
US6281552B1 (en) 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
JP4801238B2 (ja) 1999-03-23 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
TW587239B (en) * 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
JP2001242803A (ja) 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US6500701B2 (en) 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
US7339317B2 (en) * 2000-06-05 2008-03-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having triplet and singlet compound in light-emitting layers
JP2002050704A (ja) * 2000-08-01 2002-02-15 Sony Corp メモリ素子およびその製造方法並びに集積回路
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
US6864628B2 (en) * 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003173153A (ja) 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 信号線の配線方法および薄膜トランジスタアレイ基板
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4723787B2 (ja) * 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TW571342B (en) * 2002-12-18 2004-01-11 Au Optronics Corp Method of forming a thin film transistor
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005227538A (ja) * 2004-02-13 2005-08-25 Chi Mei Electronics Corp 大画面および高精細のディスプレイに対応したアレイ基板およびその製造方法
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7642038B2 (en) 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4327128B2 (ja) 2005-05-30 2009-09-09 シャープ株式会社 薄膜トランジスタ基板およびその製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7732330B2 (en) * 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7867791B2 (en) 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
WO2007063966A1 (ja) 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
KR20080108223A (ko) 2006-01-31 2008-12-12 이데미쓰 고산 가부시키가이샤 Ｔｆｔ 기판, 반사형 ｔｆｔ 기판 및 이들의 제조 방법
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101217182B1 (ko) 2006-07-28 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
KR20080011826A (ko) 2006-07-31 2008-02-11 삼성전자주식회사 유기 박막 트랜지스터 기판 및 이의 제조방법
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
KR100867866B1 (ko) 2006-09-11 2008-11-07 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
CN100454558C (zh) 2006-09-11 2009-01-21 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008124215A (ja) 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
JP2008124266A (ja) * 2006-11-13 2008-05-29 Hitachi Displays Ltd 表示装置および表示装置の製造方法
JP2008129314A (ja) 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
US7687887B1 (en) * 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
WO2008136505A1 (ja) 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
US20090001360A1 (en) 2007-06-29 2009-01-01 Masaya Nakayama Organic el display and method for producing the same
US7968885B2 (en) * 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101484297B1 (ko) 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
TWI360010B (en) * 2007-09-20 2012-03-11 Chimei Innolux Corp Pixel array substrate and liquid crystal display
JP5143514B2 (ja) 2007-09-21 2013-02-13 株式会社ジャパンディスプレイウェスト 表示装置及び表示装置の製造方法
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP2009122253A (ja) 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
JP2009135188A (ja) 2007-11-29 2009-06-18 Sony Corp 光センサーおよび表示装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
DK2257623T3 (da) * 2008-03-25 2012-02-06 Kao Corp Plasmidvektor
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103545342B (zh) 2008-09-19 2018-01-26 株式会社半导体能源研究所 半导体装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
PL2184229T3 (pl) * 2008-11-11 2013-04-30 Agustawestland Spa Wirnik śmigłowca
TWI540647B (zh) 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010263182A (ja) 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
KR101610606B1 (ko) 2009-07-03 2016-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101642620B1 (ko) 2009-07-10 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20210131462A (ko) 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
KR102251729B1 (ko) 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
CN105097946B (zh) 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101402294B1 (ko) 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법

Also Published As

Publication number Publication date
JP2020057012A (ja) 2020-04-09
JP2018136549A (ja) 2018-08-30
KR20190141791A (ko) 2019-12-24
US20160190175A1 (en) 2016-06-30
TW201611299A (zh) 2016-03-16
KR101716918B1 (ko) 2017-03-15
JP6636126B2 (ja) 2020-01-29
JP2021106291A (ja) 2021-07-26
TW201117383A (en) 2011-05-16
TWI565083B (zh) 2017-01-01
JP6865261B2 (ja) 2021-04-28
CN103489871A (zh) 2014-01-01
KR101981441B1 (ko) 2019-05-22
US20110024750A1 (en) 2011-02-03
JP2014225687A (ja) 2014-12-04
US9224870B2 (en) 2015-12-29
KR20170027881A (ko) 2017-03-10
US9786689B2 (en) 2017-10-10
JP2016174180A (ja) 2016-09-29
US20180138211A1 (en) 2018-05-17
KR20210018549A (ko) 2021-02-17
KR102058329B1 (ko) 2019-12-20
TWI550874B (zh) 2016-09-21
US8822990B2 (en) 2014-09-02
EP2460183A4 (en) 2015-10-07
JP2019070821A (ja) 2019-05-09
KR20170121326A (ko) 2017-11-01
TWI602307B (zh) 2017-10-11
US20130140559A1 (en) 2013-06-06
KR20200118229A (ko) 2020-10-14
US20230387136A1 (en) 2023-11-30
JP2023123675A (ja) 2023-09-05
JP7116214B2 (ja) 2022-08-09
US20200381459A1 (en) 2020-12-03
KR20180118818A (ko) 2018-10-31
KR101913995B1 (ko) 2018-10-31
US20140367680A1 (en) 2014-12-18
JP2023130388A (ja) 2023-09-20
CN103489871B (zh) 2016-03-23
KR20130094357A (ko) 2013-08-23
KR101799252B1 (ko) 2017-11-17
CN102473735B (zh) 2015-08-12
KR102490468B1 (ko) 2023-01-19
US8546180B2 (en) 2013-10-01
CN105070761B (zh) 2019-08-20
US9293601B2 (en) 2016-03-22
JP2011049540A (ja) 2011-03-10
KR101541630B1 (ko) 2015-08-03
KR20220025180A (ko) 2022-03-03
JP6306087B2 (ja) 2018-04-04
US20200052003A1 (en) 2020-02-13
KR101762101B1 (ko) 2017-08-04
US11728350B2 (en) 2023-08-15
CN104992984A (zh) 2015-10-21
US10396097B2 (en) 2019-08-27
JP2022169538A (ja) 2022-11-09
JP7304466B2 (ja) 2023-07-06
JP5586361B2 (ja) 2014-09-10
US20220181359A1 (en) 2022-06-09
CN104992984B (zh) 2019-08-16
CN105070761A (zh) 2015-11-18
TWI550880B (zh) 2016-09-21
EP2460183A1 (en) 2012-06-06
KR102215941B1 (ko) 2021-02-16
KR102362616B1 (ko) 2022-02-15
US10854638B2 (en) 2020-12-01
KR20170078882A (ko) 2017-07-07
TW201611300A (zh) 2016-03-16
KR20190057411A (ko) 2019-05-28
TWI511304B (zh) 2015-12-01
KR20120051728A (ko) 2012-05-22
WO2011013561A1 (en) 2011-02-03
TW201530782A (zh) 2015-08-01
US11348949B2 (en) 2022-05-31
CN102473735A (zh) 2012-05-23
US20150303310A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
TWI602307B (zh) 半導體裝置和其製造方法
JP6189470B2 (ja) 電子機器
TWI525839B (zh) 半導體裝置
TWI525832B (zh) 半導體裝置和其製造方法
TWI559552B (zh) 半導體裝置和其製造方法