CN104656328B - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN104656328B CN104656328B CN201310578293.7A CN201310578293A CN104656328B CN 104656328 B CN104656328 B CN 104656328B CN 201310578293 A CN201310578293 A CN 201310578293A CN 104656328 B CN104656328 B CN 104656328B
- Authority
- CN
- China
- Prior art keywords
- source
- active layers
- layer
- drain layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供了一种显示面板及显示装置,该显示面板包括一第一基板以及多个像素。该些像素设置于第一基板,且包括一栅极线区域、一主动层、一刻蚀停止层以及一第一源/漏极层与一第二源/漏极层。栅极线区域设置于第一基板上,并具有一第一区及一第二区,第一区具有一第一部分且第二区具有一第二部分,第一部分与第二部分分别具有一第一宽度及一第二宽度,第一宽度大于第二宽度。主动层设置于栅极线区域上,具有一通道区,且该通道区设置于第一部分上。刻蚀停止层、第一源/漏极层与第二源/漏极层设置于主动层上,而第一源/漏极层与第二源/漏极层之间的主动层为通道区。通过本发明,可降低负载电容,以达到降低功号及稳定驱动信号的功效。
Description
技术领域
本发明是关于液晶显示技术,特别是关于一种显示面板及显示装置。
背景技术
常见的显示面板或显示装置包括液晶显示装置(liquid crystal displays)或是有机发光二极管显示装置(organic light emitting diode displays)等。而不论何种显示面板或显示装置,皆需要通过非晶硅(a-Si)薄膜晶体管或低温多晶硅(Low TemperaturePolycrystalline,LTPS)薄膜晶体管作为驱动各个像素的切换元件。近年来,有许多研究指出氧化物半导体(oxide semiconductor)薄膜晶体管相较于非晶硅薄膜晶体管,具有较高的载子移动率(mobility),而氧化物半导体薄膜晶体管相较于低温多晶硅薄膜晶体管,则具有较佳的临界电压均匀性。因此,目前有部分显示面板或显示装置是使用氧化物半导体作为主体材料。
图1A为现有显示面板的部分上视图,图1B为图1A所示的A-A线的剖面示意图,请同时参考图1A及图1B所示。现有显示面板的像素2′结构可包含一栅极G、一源极S1及一漏极S2,而源极S1及漏极S2之间设置一主动层AL,而主动层AL的材料即为前述的氧化物半导体。此类型以氧化物半导体为主体的显示面板,因其需多以一层刻蚀停止层ESL(etch stoplayer)保护氧化物半导体层,故必须增加源极S1及漏极S2的面积才可有效的驱动,进而使其栅极G与源极S1、漏极S2的重叠面积增加,造成负载电容的上升。又,依据计算面板功耗的公式P=f*C*V2可知,电容值(C)的上升会造成会提升其功耗(P),容易造成驱动信号不稳,使得显示面板容易产生显示异常失真的问题。而以7吋显示面板,其解析度为1200*1920 RGB及323 PPI(pixel per inch)的规格进行测试,可测得每一像素的电容值Cs为33.5fF、Cg为24.5fF,并经由上述公式计算可取得前述规格的显示面板,其功耗约为1088mW。
因此,如何提供一种显示面板及显示装置,可通过新颖的设计,降低负载电容,以达到降低功耗及稳定驱动信号的功效,使显示面板及显示装置不易发生显示异常失真的问题,已成为重要课题之一。
发明内容
有鉴于上述课题,本发明的目的为提供一种显示面板及显示装置,可通过新颖的设计,降低负载电容,以达到降低功号及稳定驱动信号的功效,使显示面板及显示装置不易发生显示异常失真的问题。
为达上述目的,依据本发明的一种显示面板,包括一第一基板、多个像素、一第二基板以及一显示介质。该些像素设置于第一基板,且该些像素至少其中之一包括一栅极线区域、一主动层、一刻蚀停止层以及一第一源/漏极层与一第二源/漏极层。栅极线区域沿一第一方向延伸设置于第一基板上,并具有一第一区及一第二区,第一区具有一第一部分且第二区具有一第二部分,第一部分与第二部分于一第二方向分别具有一第一宽度及一第二宽度,第一方向与第二方向垂直,第一宽度大于第二宽度。主动层设置于栅极线区域上,具有一通道区,且通道区设置于第一部分上。刻蚀停止层设置于主动层上。第一源/漏极层与第二源/漏极层设置于主动层上,并分别连接主动层,而第一源/漏极层与第二源/漏极层之间的主动层为通道区。第二基板设置于第一基板上。显示介质设置于第一基板与第二基板之间。
在一实施例中,主动层更具有一非通道区,第二区更具有一第一缺口,非通道区设置于第一缺口上。
在一实施例中,该主动层更具有一非通道区,非通道区设置于第二部分上。
在一实施例中,第二区更具有一第二缺口。
在一实施例中,第二宽度介于2~20μm之间。
在一实施例中,第二宽度介于4~15μm之间。
为达上述目的,依据本发明的另一种显示面板,包括一第一基板、多个像素、一第二基板以及一显示介质。该些像素设置于第一基板,该些像素至少其中之一包括一栅极线区域、一主动层、一刻蚀停止层、一第一源/漏极层、一第二源/漏极层及一第一绝缘层。栅极线区域沿一第一方向延伸设置于第一基板上。主动层设置于栅极线区域上。刻蚀停止层设置于主动层上,且具有一第一通孔及一第二通孔。第一源/漏极层设置于主动层上,并位于该第一通孔中连接主动层。第二源/漏极层设置于主动层上,并位于该第二通孔中连接主动层。第一绝缘层设置于第一源/漏极层与第二源/漏极层上,并位于第一通孔中。第二基板设置于第一基板上。显示介质设置于第一基板与第二基板之间。
在一实施例中,第一源/漏极层与第二源/漏极层之间的主动层为一通道区,且主动层更具有一非通道区,位于第一通孔中的第一绝缘层设置于非通道区上。
在一实施例中,该些像素至少其中之一更包括一像素电极层,设置于第一绝缘层上,并位于该第二通孔中。
在一实施例中,第一源/漏极层与第二源/漏极层之间的主动层为一通道区且主动层更具有一非通道区,位于第二通孔中的像素电极层设置于非通道区上。
在一实施例中,第一源/漏极层于第一方向具有一第三宽度介于5~8.5μm之间。
为达上述目的,依据本发明的又一种显示面板,包括一第一基板、多个像素、一第二基板以及一显示介质。该些像素设置于第一基板,该些像素至少其中之一包括一栅极线区域、一主动层、一刻蚀停止层、一第一源/漏极层、一第二源/漏极层、一第一绝缘层及一像素电极层。栅极线区域沿一第一方向延伸设置于第一基板上。主动层设置于栅极线区域上。刻蚀停止层设置于主动层上,且具有一第一通孔及一第二通孔。第一源/漏极层设置于主动层上,并位于第一通孔中连接主动层。第二源/漏极层设置于主动层上,并位于第二通孔中连接主动层。第一绝缘层设置于第一源/漏极层与第二源/漏极层上。像素电极层设置于第一绝缘层上,并位于第二通孔中。第二基板设置于第一基板上。显示介质设置于第一基板与第二基板之间。
在一实施例中,第一源/漏极层与第二源/漏极层之间的主动层为一通道区,且主动层更具有一非通道区,位于第二通孔中的像素电极层设置于非通道区上。
在一实施例中,第一绝缘层位于第一通孔中。
在一实施例中,第一源/漏极层与第二源/漏极层之间的主动层为一通道区,且主动层更具有一非通道区,位于第一通孔中的第一绝缘层设置于非通道区上。
在一实施例中,第二源/漏极层于第一方向具有一第四宽度介于5~8.5μm之间。
为达上述目的,依据本发明的一种显示装置,包括如前所述任一实施例的显示面板以及一背光模块。显示面板配置于背光模块上。
综上所述,本发明的显示面板及显示装置,其将栅极线区域分为第一区及第二区,并分别具有第一部分及第二部分,第一部分的第一宽度大于第二部分的第二宽度;或是使第一绝缘层位于刻蚀停止层的第一通孔、或使像素电极层位于刻蚀停止层的第二通孔中,使得栅极线区域与第一源/漏极层及第二源/漏极层所重叠的面积减少,即本发明相较于现有面板的栅极与源极、漏极的重叠面积更为减少,进而可达到降低负载电容的功效,进而降低驱动像素的功耗的功效,以及稳定驱动信号的功效,使显示面板及显示装置不易发生显示异常失真的问题。
另外,第二部分的设置位置、或第一绝缘层与主动层接触的位置、或像素电极层与主动层接触的位置,皆属非通道区的区域,故不影响通道区电流导通的情形,可维持原有的电流-电压特性。
附图说明
图1A为现有显示面板的部分上视图;
图1B为图1A所示的A-A线的剖面示意图;
图2为依据本发明一实施例的一显示面板的剖面示意图;
图3A为图2所示的像素与第一基板依据本发明第一实施例的部分上视图;
图3B为图3A所示的A-A线的剖面示意图;
图4A为图2所示的像素与第一基板依据本发明第二实施例的部分上视图;
图4B为图4A所示的A-A线的剖面示意图;
图4C为图4A所示的A′-A′线的剖面示意图;
图5A为图2所示的像素与第一基板依据本发明第三实施例的部分上视图;
图5B为图5A所示的A-A线的剖面示意图;
图6A为图2所示的像素与第一基板依据本发明第四实施例的部分上视图;
图6B为图6A所示的A-A线的剖面示意图;
图7A为图2所示的像素与第一基板依据本发明第五实施例的部分上视图;
图7B为图7A所示的A-A线的剖面示意图;
图8为本发明一实施例的显示装置的剖面示意图。
附图标记
1、1a、1b、1c、1d:第一基板
2、2a、2b、2c、2d、2′:像素
21、21a、21b、21c、21d:栅极线区域
211、211a:第一部分
212、212a:第二部分
213、213a:第一缺口
214a:第二缺口
22、22a、22b、22c、22d、AL:主动层
23、23a、23b、23c、23d、ESL:刻蚀停止层
231b、231c、231d:第一通孔
232b、232c、232d:第二通孔
24、24a、24b、24c、24d:第一源/漏极层
25、25a、25b、25c、25d:第二源/漏极层
26、26a、26b、26c、26d:像素电极层
27、27a、27b、27c、27d:共同电极层
28、28a、28b、28c、28d:平坦层
3:第二基板
4:显示介质
5:背光模块
A-A、A′-A′:剖面线
A1:第一方向
A2:第二方向
B:区域
BP1:第一绝缘层
BP2:第二绝缘层
C:通道区
D:显示装置
G:栅极
G1:第一区
G2:第二区
GI:栅极绝缘层
NC:非通道区
P:显示面板
S1:源极
S2:漏极
Via:接触孔
W1:第一宽度
W2:第二宽度
W3:第三宽度
W4:第四宽度
具体实施方式
以下将参照相关图式,说明依本发明较佳实施例的显示面板及显示装置,其中相同的元件将以相同的参照符号加以说明。
图2为依据本发明一实施例的一显示面板的剖面示意图,请参照图2,本实施例的显示面板P包括一第一基板1、多个像素2、一第二基板3、以及一显示介质4。详细而言,第一基板1与第二基板3例如为透明基板(例如玻璃基板或高分子基板),且第一基板1与第二基板3其中之一上可配置有彩色滤光层(未绘示)。多个像素2配置于第一基板1上。第二基板3配置于第一基板1上,其中多个像素2位于第一基板1与第二基板3之间。显示介质4位于第一基板1与第二基板3之间。显示介质4例如为一液晶层、或是一有机发光层。
图3A为图2所示的像素与第一基板依据本发明第一实施例的部分上视图,请同时参考图2及图3A所示。像素2设置于第一基板1,且各像素2包括一栅极线区域21、一主动层22、一刻蚀停止层23以及一第一源/漏极层24与一第二源/漏极层25。须先说明的是,像素2的各元件的主要构成关系,其中,栅极线区域21沿一第一方向A1延伸设置于第一基板1上,并具有一第一区G1及一第二区G2,其中,第一区G1具有一第一部分211,且第二区G2具有一第二部分212。第一部分211与第二部分212于一第二方向A2分别具有一第一宽度W1及一第二宽度W2,其中,第一方向A1与第二方向A2实质上相互垂直,且第一宽度W1大于第二宽度W2。换言之,本实施例是以栅极线区域21的宽度差异(即第一宽度W1与第二宽度W2的差异)区分为第一区G1、第二区G2,而于本实施例中,第一区G1实质上为第一部分211,而第二区G2是由第二部分212及一第一缺口213所组成。栅极线区域21是使用金属材料,故通常又直接被称为第一金属层。
图3B为图3A所示的A-A线的剖面示意图,如图3B所示,主动层22则对应设置于栅极线区域21上,并具有一通道区C,且通道区C设置于第一部分211上,而主动层22更具有一非通道区NC,且非通道区NC设置于第一缺口213上。申言之,第一源/漏极层24与第二源/漏极层25同样设置于主动层22上,并连接主动层22,图3A所示的B区域即为第一源/漏极层24与第二源/漏极层25与主动层22接触的范围。其中,第一源/漏极层24与第二源/漏极层25之间的主动层22区域为通道区C,一般而言,通道区C是指主动层22上电流流通的区域,故可以为第一源/漏极层24及第二源/漏极层25与主动层22接触的最近距离;而第一源/漏极层24与第二源/漏极层25之外的主动层22即为非通道区NC,而第一缺口213对应形成于非通道区NC的位置。
另请同时搭配图3A所示,非通道区NC(二个B区域以外的范围)设置于第二部分212及第一缺口213上。申言之,主动层22的部分显露在第一缺口213中,当然,本发明不限定其显露的范围大小,较佳的,显露的部分为对应于非属通道区NC的部分。其中,第二部分212的第二宽度W2介于2~20μm之间,较佳是介于4~15μm之间。
较佳的,栅极线区域21与主动层22之间更具有一栅极绝缘层GI,以避免栅极线区域21与主动层22直接接触而产生短路的现象。另外,本实施例的主动层22的材料为氧化物半导体(oxide semiconductor)材料,可例如但不限于晶型或非晶型的氧化铟镓锌(Indiumgallium zinc oxide,IGZO)材料。
由于本实施例是以氧化物半导体作为主动层22的材料,而为保护主动层22,进而设置刻蚀停止层23于主动层22上。详细而言,于形成第一源/漏极层24与一第二源/漏极层25工艺中的刻蚀过程中,刻蚀停止层23是作为刻蚀阻绝的功用,避免前述刻蚀过程时主动层22受到破坏。另外,第一源/漏极层24与第二源/漏极层25分别通过刻蚀停止层23连接主动层22。较佳的,第一源/漏极层24与第二源/漏极层25是部分通过刻蚀停止层23而与主动层22接触,即图3A所示的B区域。而刻蚀停止层23的设置除可避免主动层22受到刻蚀作用的破坏之外,更可用以确定形成第一源/漏极层24与第二源/漏极层25的刻蚀位置,使第一源/漏极层24与第二源/漏极层25可确实的与主动层22接触,于特定时点可良好的使电流导通(switch on)。另外,第一源/漏极层24与第二源/漏极层25与栅极线区域21同样是使用金属材料,故对应于第一金属层的栅极线区域21,第一源/漏极层24与第二源/漏极层25通常又直接被称为第二金属层。
另外,像素2更包括一第一绝缘层BP1、一像素电极层26、一共同电极层27、一平坦层28及一第二绝缘层BP2。第一绝缘层BP1设置于刻蚀停止层23、第一源/漏极层24与第二源/漏极层25上,并且于第一绝缘层BP1对应于第二源/漏极层25的位置形成一接触孔Via,而像素电极层26通过接触孔Via与第二源/漏极层25连接。共同电极层27是对应像素电极层26设置,而平坦层28设置于第一绝缘层BP1及共同电极层27之间,第二绝缘层BP2设置于像素电极层26及共同电极层27之间。
请同时参考图3B所示,于本实施例中,详细而言,第一缺口213设置于第一源/漏极层24与第二源/漏极层25之间相对的位置,并延伸至第一源/漏极层24或第二源/漏极层25的一侧。换言之,第一缺口213设置于第一源/漏极24与第二源/漏极25的外侧,并往相邻另一像素2的第一源/漏极24或第二源/漏极层25延伸。简而言之,第一缺口213设置于相邻二像素2的第一源/漏极层24与第二源/漏极层25之间,即设置于相邻二通道区C之间,亦即前述非属通道区NC的部分。
于第一实施例中,像素2的栅极线区域21具有第一缺口213,使得栅极线区域21与第一源/漏极层24及第二源/漏极层25所重叠的面积减少,即本发明相较于现有面板(如先前技术所述、图1A及图1B所示)的栅极G与源极S1、漏极S2的重叠面积更为减少,进而可达到降低负载电容的功效,且应用本发明第一实施例的像素2的显示面板P相较于同规格的现有显示面板,其功耗(P)可下降约14%。详细而言,以7吋、解析度为1200*1920 RGB及323 PPI(pixel per inch)规格的第一实施例的显示面板P进行测试,可测得每一像素的电容值Cs为25.8fF、Cg为21.1fF,并经由上述公式计算可取得前述规格的显示面板,其功耗约为935mW,相较于同规格现有面板的功耗1088mW,下降约14%。
另外,于第一实施例中,栅极线区域21的第二区G2仅于第二部分212的单边形成一第一缺口213。当然,本发明并无限制第二部分212需设置栅极线区域21的边缘,于其他实施例中,可先参考图4A所示,亦可将第二部分212设置于栅极线区域21的中间部分,使第二部分212的双边皆可形成缺口。
图4A为图2所示的像素与第一基板依据本发明第二实施例的部分上视图,图4B为图4A所示的A-A线的剖面示意图,图4C为图4A所示的A′-A′线的剖面示意图,请同时参考图4A至图4C所示。第二实施例的栅极线区域21a的第二区G2可更具有一第二缺口214a,需先说明的是,第一缺口213a与第二缺口214a为实质上相同的构成,皆为缺口结构,为求说明清楚明了,进而使用不同的名称。其中,第一缺口213a和第二缺口214a设置于第二区G2,使得栅极线区域21a的第二部分212a被保留。换言之,如图4A所示,第一缺口213a和第二缺口214a皆设置于第二部分212a的相对两侧。
需特别注明的是,本发明不限定第一缺口213a与第二缺口214a的大小,仅需保留第二部分212a使栅极线区域21a得以连通,以及第一缺口213a与第二缺口214a设置于相邻二通道区C之间,及设置于非通道区NC上。较佳的,第二实施例的第二部分212的第二宽度W2同样介于2~20μm之间,且较佳是介于4~15μm之间。另外,本发明亦不限定第一缺口213a与第二缺口214a的大小是否需实质相同,换言之,第一缺口213a与第二缺口214a的大小亦可不同,故本发明亦不限定被保留的第二部分212a的位置。
请同时参考图4A及图4C所示可知,本发明第二实施例的像素2a的栅极线区域21a具有第一缺口213a及第二缺口214a,使得栅极线区域21a与第一源/漏极层24a及第二源/漏极层25a所重叠的面积减少,如前所述,进而可达到降低负载电容的功效,而应用第二实施例的像素2a的显示面板P相较于同规格的现有显示面板,其功耗(P)可下降约10%。详细而言,同样以7吋、解析度为1200*1920RGB及323PPI(pixel per inch)规格的第二实施例的显示面板P进行测试,可测得每一像素的电容值Cs为27.5fF、Cg为22.1fF,并经由上述公式计算可取得前述规格的显示面板,其功耗约为978mW,相较于同规格现有面板的功耗1088mW,下降约10%。另外,第二实施例的显示面板P的其他元件及其连结关系可参考前述第一实施例的显示面板P,于此不加赘述。
承上,本发明的第一及第二实施例皆是于栅极线区域21(或21a)形成第一缺口213(或213a)或第二缺口214a,且由于第一缺口213(或213a)及第二缺口214a皆是设置于非属通道区NC的区域,故即便将第一或第二实施例的显示面板P应用于背光模块5(可先参考图8所示),其背光模块5的光线亦不会照射至通道区C,并不影响电流导通的情形。另外,亦可将缺口的结构形成于第一源/漏极层与第二源/漏极层,亦可达到降低负载电容,进而降低驱动像素的功耗的功效。
图5A为图2所示的像素与第一基板依据本发明第三实施例的部分示意图,图5B为图5A所示的A-A线的剖面示意图,请同时参考图5A及图5B所示。第三实施例的像素2b同样包括栅极线区域21b、一主动层22b、一刻蚀停止层23b、第一源/漏极层24b、一第二源/漏极层25b以及一第一绝缘层BP1。栅极线区域21b同样沿一第一方向A1延伸设置于第一基板1b上,而主动层22b设置于栅极线区域21b上,刻蚀停止层23b、第一源/漏极层24b、一第二源/漏极层25b皆设置于主动层22b上。其中,刻蚀停止层23b具有一第一通孔231b及一第二通孔232b,而第一源/漏极层24b位于第一通孔231b连接主动层22b,第二源/漏极层25b于第二通孔232b中连接主动层22b。换言之,第一源/漏极层24b及第二源/漏极层25b通过分别穿过第一通孔231b及一第二通孔232b而连接于主动层22b。而第一绝缘层BP1设置于第一源/漏极层24b与第二源/漏极层25b上,并位于第一通孔231b中接触主动层22b。
从实验得知,由于主动层的非通道区若是被刻蚀液所侵蚀对于薄膜晶体管的电气特性并无影响,因此在本实施例中,第一源/漏极层24b对应于非通道区NC的一侧可被移除,以致于主动层22b对应于非通道区域NC的部分从第一源/漏极层24b被移除部分的边缘显露出来,使位于第一通孔231b中的第一绝缘层BP1设置于非通道区NC上。较佳的,第一源/漏极层24b于第一方向A1具有一第三宽度W3介于5~8.5μm之间,即未被移除的第一源/漏极层24b的一侧的第三宽度W3介于5~8.5μm之间。
另外,本实施例的像素2b同样包括像素电极层26b,其设置于第一绝缘层BP1上,并与第二源/漏极层25b接触,且像素电极层26b设置于非通道区NC上。其他关于像素2b的主要元件及其连结关系可参考前述,于此不加赘述。
图6A为图2所示的像素与第一基板依据本发明第四实施例的部分示意图,图6B为图6A所示的A-A线的剖面示意图,请同时参考图6A及图6B所示。第四实施例的像素2c同样包括栅极线区域21c、一主动层22c、一刻蚀停止层23c、第一源/漏极层24c、一第二源/漏极层25c、一第一绝缘层BP1以及一像素电极层26c。栅极线区域21c、主动层22c、刻蚀停止层23c、第一源/漏极层24c与第二源/漏极层25c的设置关系可参考第三实施例,于此不加赘述。其中,第一绝缘层BP1设置于第一源/漏极层24c与该第二源/漏极层25c上,而像素电极层26c设置于第一绝缘层BP1上,并位于第二通孔232c中接触主动层22c。
因此,于本实施例中,第二源/漏极层25c对应于非通道区NC的一侧可被移除,以致于主动层22c对应于非通道区域NC的部分从第二源/漏极层25c被移除部分的边缘显露出来,使位于第二通孔232c中的像素电极层26c设置于非通道区NC上。较佳的,第二源/漏极层25c于第一方向A1具有一第四宽度W4介于5~8.5μm之间,即未被移除的第二源/漏极层25c的一侧的第四宽度W4介于5~8.5μm之间。
图7A为图2所示的像素与第一基板依据本发明第五实施例的部分示意图,图7B为图7A所示的A-A线的剖面示意图,请同时参考图6A及图6B所示。第五实施例是组合第三及第四实施例,申言之,第一绝缘层BP1位于第一通孔231d中接触主动层22d,以及像素电极层26d位于第二通孔232d中接触主动层22d。换言之,第一源/漏极层24d与第二源/漏极层25d于非通道区NC的一侧皆被移除,进而使主动层22d于非通道区NC从第一源/漏极层24d与第二源/漏极层25d被移除的边缘显露出来。
应用本发明第三至五实施例的像素2b(2c、2d)的显示面板P,其第一源/漏极层24b(24c、24d)与第二源/漏极层25b(25c、25d)的其中之一对应于非通道区NC的一侧被移除,同样可使第一源/漏极层24b(24c、24d)及第二源/漏极层25b(25c、25d)与栅极线区域21b(21c、21d)所重叠的面积减少,如前所述,进而可达到降低负载电容的功效,而第五实施例的显示面板P相较于同规格的现有显示面板,其功耗(P)可下降约21%。详细而言,同样以7吋、解析度为1200*1920 RGB及323 PPI(pixel per inch)规格的第五实施例的显示面板P进行测试,可测得每一像素的电容值Cs为24.9fF、Cg为19.3fF,并经由上述公式计算可取得前述规格的显示面板,其功耗约为858mW,相较于同规格现有面板的功耗1088mW,下降约21%。
图8为本发明一实施例的显示装置的剖面示意图,请参考图8所示。另外,本发明更提供一种显示装置D,包括一显示面板P以及一背光模块5,显示面板P配置于背光模块5上。显示面板P可参考前述的第一至第五实施例,于此不加赘述,而背光模块5可例如但不限于冷阴极荧光管(Cold Cathode Fluorescent Lamp,CCFL)、热阴极荧光管(Hot CathodeFluorescent Lamp,HCFL)、或发光二极管(Light emitting diode,LED)。
综上所述,本发明的显示面板及显示装置,其将栅极线区域分为第一区及第二区,并分别具有第一部分及第二部分,第一部分的第一宽度大于第二部分的第二宽度;或是使第一绝缘层位于刻蚀停止层的第一通孔而与主动层接触、或使像素电极层位于刻蚀停止层的第二通孔中接触主动层,使得栅极线区域与第一源/漏极层及第二源/漏极层所重叠的面积减少,即本发明相较于现有面板的栅极与源极、漏极的重叠面积更为减少,进而可达到降低负载电容的功效,进而降低驱动像素的功耗的功效,以及稳定驱动信号的功效,使显示面板及显示装置不易发生显示异常失真的问题。
另外,第二部分的设置位置、或第一绝缘层与主动层接触的位置、或像素电极层与主动层接触的位置,皆属非通道区的区域,故不影响通道区电流导通的情形,可维持原有的电流-电压特性。
虽本发明以上述实施例来说明,但并不限于此。更进一步地说,在熟习该领域技艺人士不脱离本发明的概念与同等范畴之下,申请专利范围必须广泛地解释以包括本发明实施例及其他变形。
Claims (11)
1.一种显示面板,其特征在于,所述显示面板包括:
一第一基板;
多个像素,设置于所述第一基板,所述多个像素至少其中之一包括:
一栅极线区域,沿一第一方向延伸设置于所述第一基板上;
一主动层,设置于所述栅极线区域上;
一刻蚀停止层,设置于所述主动层上,且具有一第一通孔及一第二通孔;
一第一源/漏极层,设置于所述主动层上,并位于所述第一通孔中连接所述主动层;
一第二源/漏极层,设置于所述主动层上,并位于所述第二通孔中连接所述主动层;及
一第一绝缘层,设置于所述第一源/漏极层与所述第二源/漏极层上,并位于所述第一通孔中;
一第二基板,设置于所述第一基板上;以及
一显示介质,设置于所述第一基板与所述第二基板之间。
2.根据权利要求1所述的显示面板,其特征在于,所述第一源/漏极层与所述第二源/漏极层之间的所述主动层为一通道区,且所述主动层更具有一非通道区,位于所述第一通孔中的所述第一绝缘层设置于所述非通道区上。
3.根据权利要求1所述的显示面板,其特征在于,所述多个像素至少其中之一更包括一像素电极层,设置于所述第一绝缘层上,并位于所述第二通孔中。
4.根据权利要求3所述的显示面板,其特征在于,所述第一源/漏极层与所述第二源/漏极层之间的所述主动层为一通道区且所述主动层更具有一非通道区,位于所述第二通孔中的所述像素电极层设置于所述非通道区上。
5.根据权利要求1所述的显示面板,其特征在于,所述第一源/漏极层于所述第一方向具有一第三宽度介于5~8.5μm之间。
6.一种显示面板,其特征在于,所述显示面板包括:
一第一基板;
多个像素,设置于所述第一基板,所述多个像素至少其中之一包括:
一栅极线区域,沿一第一方向延伸设置于所述第一基板上;
一主动层,设置于所述栅极线区域上;
一刻蚀停止层,设置于所述主动层上,且具有一第一通孔及一第二通孔;
一第一源/漏极层,设置于所述主动层上,并位于所述第一通孔中连接所述主动层;
一第二源/漏极层,设置于所述主动层上,并位于所述第二通孔中连接所述主动层;
一第一绝缘层,设置于所述第一源/漏极层与所述第二源/漏极层上;及
一像素电极层,设置于所述第一绝缘层上,并位于所述第二通孔中;
一第二基板,设置于所述第一基板上;以及
一显示介质,设置于所述第一基板与所述第二基板之间。
7.根据权利要求6所述的显示面板,其特征在于,所述第一源/漏极层与所述第二源/漏极层之间的所述主动层为一通道区,且所述主动层更具有一非通道区,位于所述第二通孔中的所述像素电极层设置于所述非通道区上。
8.根据权利要求6所述的显示面板,其特征在于,所述第一源/漏极层与所述第二源/漏极层之间的所述主动层为一通道区,且所述主动层更具有一非通道区,位于所述第一通孔中的所述第一绝缘层设置于所述非通道区上。
9.根据权利要求6所述的显示面板,其特征在于,所述第二源/漏极层于所述第一方向具有一第四宽度介于5~8.5μm之间。
10.一种显示装置,其特征在于,所述显示装置包括:
一根据权利要求1所述的显示面板;以及
一背光模块,所述显示面板配置于所述背光模块上。
11.一种显示装置,其特征在于,所述显示装置包括:
一根据权利要求6所述的显示面板;以及
一背光模块,所述显示面板配置于所述背光模块上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310578293.7A CN104656328B (zh) | 2013-11-15 | 2013-11-15 | 显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310578293.7A CN104656328B (zh) | 2013-11-15 | 2013-11-15 | 显示面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104656328A CN104656328A (zh) | 2015-05-27 |
CN104656328B true CN104656328B (zh) | 2017-10-31 |
Family
ID=53247645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310578293.7A Active CN104656328B (zh) | 2013-11-15 | 2013-11-15 | 显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104656328B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108417580B (zh) * | 2018-01-30 | 2020-12-18 | 上海天马有机发光显示技术有限公司 | 阵列基板及其制作方法和显示面板 |
CN109616494A (zh) * | 2018-11-12 | 2019-04-12 | 惠科股份有限公司 | 一种阵列基板、阵列基板的制作方法和显示面板 |
US11889721B2 (en) * | 2019-07-16 | 2024-01-30 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate, manufacturing method thereof and display device |
CN112863329B (zh) * | 2019-11-12 | 2023-02-17 | 群创光电股份有限公司 | 显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1821857A (zh) * | 2006-03-30 | 2006-08-23 | 广辉电子股份有限公司 | 液晶显示装置 |
CN102254917A (zh) * | 2011-07-07 | 2011-11-23 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制法 |
CN102473735A (zh) * | 2009-07-31 | 2012-05-23 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10254373A (ja) * | 1997-03-12 | 1998-09-25 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
KR101870986B1 (ko) * | 2011-09-19 | 2018-06-26 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 제조방법 |
CN202281890U (zh) * | 2011-10-27 | 2012-06-20 | 深圳市华星光电技术有限公司 | Tft阵列基板及液晶面板 |
-
2013
- 2013-11-15 CN CN201310578293.7A patent/CN104656328B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1821857A (zh) * | 2006-03-30 | 2006-08-23 | 广辉电子股份有限公司 | 液晶显示装置 |
CN102473735A (zh) * | 2009-07-31 | 2012-05-23 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
CN102254917A (zh) * | 2011-07-07 | 2011-11-23 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制法 |
Also Published As
Publication number | Publication date |
---|---|
CN104656328A (zh) | 2015-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9536905B2 (en) | Active matrix substrate and display device using same | |
CN102944959B (zh) | 阵列基板、其制作方法、其测试方法及显示装置 | |
CN111736395B (zh) | 一种显示面板及显示装置 | |
CN106206430B (zh) | 一种薄膜晶体管结构的制作方法 | |
KR102101028B1 (ko) | 표시장치 | |
US8502945B2 (en) | Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same | |
US8546812B2 (en) | Display panel | |
US20150286084A1 (en) | Active matrix substrate and display device | |
CN104656328B (zh) | 显示面板及显示装置 | |
JP2010191107A (ja) | 液晶表示装置及びその製造方法 | |
TWI678797B (zh) | 液晶顯示裝置及其製造方法 | |
CN103268878A (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
CN102253548B (zh) | 影像显示系统 | |
CN109597522B (zh) | 触控阵列基板及触控显示面板 | |
JP2010217893A (ja) | 水平電界型液晶ディスプレイ装置およびその製造方法 | |
CN102237412A (zh) | 图像显示装置及其制造方法 | |
CN103235452A (zh) | 一种阵列基板及显示装置 | |
JP2017083821A (ja) | 表示装置 | |
WO2019119893A1 (zh) | 显示面板以及显示装置 | |
CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
CN203232230U (zh) | 一种阵列基板及显示装置 | |
TWI522714B (zh) | 顯示面板及顯示裝置 | |
US9599866B2 (en) | Active matrix substrate and display device | |
KR20110044598A (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
KR20140143046A (ko) | 박막트랜지스터 어레이 기판 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |