TW201611301A - 電晶體和顯示裝置 - Google Patents

電晶體和顯示裝置 Download PDF

Info

Publication number
TW201611301A
TW201611301A TW104141712A TW104141712A TW201611301A TW 201611301 A TW201611301 A TW 201611301A TW 104141712 A TW104141712 A TW 104141712A TW 104141712 A TW104141712 A TW 104141712A TW 201611301 A TW201611301 A TW 201611301A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
oxide
electrode layer
semiconductor layer
Prior art date
Application number
TW104141712A
Other languages
English (en)
Other versions
TWI575758B (zh
Inventor
山崎舜平
佐佐木俊成
坂田淳一郎
津吹將志
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201611301A publication Critical patent/TW201611301A/zh
Application granted granted Critical
Publication of TWI575758B publication Critical patent/TWI575758B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Abstract

本發明之目的在於使用具有有利電性特徵及高可靠度之薄膜電晶體做為開關元件，以製造出高度可靠的顯示裝置。在包含非晶氧化物半導體的底部閘極薄膜電晶體中，具有晶體區的氧化物導電層係形成於氧化物半導體層與各源極電極層和汲極電極層之間，該氧化物半導體層係已藉由熱處理而脫水或脫氫，且該源極電極層和汲極電極層係使用金屬材料而形成。從而，可使該氧化物半導體層與各該源極電極層和該汲極電極層之間的接觸電阻降低；因此，可提供具有有利電性特徵的薄膜電晶體和使用該薄膜電晶體之高度可靠的顯示裝置。

Description

電晶體和顯示裝置
本發明有關包含氧化物半導體的顯示裝置。
近年來，藉由使用形成於具有絕緣表面的基板上之半導體薄膜(具有大約數奈米至數百奈米之厚度)而形成薄膜電晶體(TFT)的技術已引起注意。薄膜電晶體係施加至諸如IC或電光裝置之寬廣範圍的電子裝置，且尤其，薄膜電晶體被迅速發展成為影像顯示裝置中的開關元件。各式各樣的金屬氧化物係使用於許許多多的應用。氧化銦為熟知的材料，且係使用做為用於液晶顯示器及其類似物所必要的透光電極材料。
若干金屬氧化物具有半導體特徵。具有半導體特徵之該等金屬氧化物的實例包含氧化鎢、氧化錫、氧化銦、氧化鋅、及其類似物。其中通道形成區係使用具有半導體特徵之此金屬氧化物而形成的薄膜電晶體係已知的(例如，請參閱專利文獻1及2)。
在包含其他非晶半導體的薄膜電晶體之中，包含非晶 氧化物半導體的薄膜電晶體具有相對高的場效應遷移率。因此，顯示裝置或其類似物之驅動器電路亦可使用包含非晶氧化物半導體的薄膜電晶體而形成。
[參考文件] [專利文獻]
[專利文獻1]日本公開專利申請案第2007-123861號
[專利文獻2]日本公開專利申請案第2007-96055號
當像素部(亦稱為像素電路)及驅動器電路部係形成於顯示裝置或其類似物中的一基板之上時，使用於像素部之電晶體需具有例如高的開/關比之優異的開關特徵，以及使用於驅動器電路部之薄膜電晶體需操作於高速度。
尤其，當顯示裝置具有更高的像素密度時，使用於驅動器電路部之電晶體較佳地操作於高速度，以縮短寫入顯示影像的時間。
在此說明書中所揭示之本發明的實施例有關能解決上述問題的電晶體以及包含該電晶體的顯示裝置。
在此說明書中所揭示之本發明的實施例係一種電晶體，其中氧化物導電層係包含於源極區及汲極區之中，以及半導體層係使用氧化物半導體而形成。此外，上述實施例包含顯示裝置，其中各包含該電晶體的驅動器電路部及顯示部(亦稱為像素部)係形成於一基板之上。
依據此說明書中所揭示之本發明的一實施例，電晶體 包含：閘極電極層；閘極絕緣層，在閘極電極層之上；氧化物半導體層，在閘極絕緣層之上；氧化物導電層，與氧化物半導體層部分地重疊於閘極絕緣層之上；源極電極層及汲極電極層，在氧化物導電層之上；以及氧化物絕緣層，與氧化物半導體層接觸。氧化物導電層包括晶體區。
依據此說明書中所揭示之本發明的另一實施例，電晶體包含：閘極電極層；閘極絕緣層，在閘極電極層之上；源極電極層及汲極電極層，在閘極絕緣層之上；氧化物導電層，在源極電極層及汲極電極層之上；氧化物半導體層，與氧化物導電層部分地重疊於閘極絕緣層之上；以及氧化物絕緣層，與氧化物半導體層接觸。氧化物導電層包含晶體區。
在上述個別的結構之中，電晶體之源極電極層及汲極電極層可使用包括選擇自Al、Cr、Cu、Ta、Ti、Mo、及W的金屬元素做為主要成分的膜或其之合金膜而形成。源極電極層及汲極電極層並未受限於包含上述元素的單層，且亦可使用不同膜的堆疊層。
氧化物導電層係形成於氧化物半導體層與電晶體之源極電極層及汲極電極層的各者之間，接觸電阻可被藉以降低；因此，可實現能高速操作的電晶體。氧化物導電層可使用氧化銦、氧化銦-氧化錫合金、氧化銦-氧化鋅合金、氧化鋅、氧化鋅鋁、氮氧化鋅鋁、氧化鋅鎵，或其類似物之膜而形成，氧化物導電層包含晶體區。
此外，在上述個別的結構之中，氧化物絕緣層作用成 為電晶體的通道保護層。氧化物絕緣層可使用氧化矽、氧化氮化矽、氧化鋁、氮氧化鋁、或其類似物而形成，氧化物絕緣層係透過濺鍍法而形成。
並且，顯示裝置可使用EL元件、液晶元件、電泳元件、或其類似物，而藉由使用本發明實施例之電晶體來形成驅動器電路部及顯示部(亦稱為像素部)於一基板上，以製造出。
依據此說明書中所揭示之本發明的另一實施例，顯示裝置包含：像素部及驅動器電路部，各包括電晶體於一基板上，且該電晶體包含：閘極電極層，在該基板上；閘極絕緣層，在閘極電極層上；氧化物半導體層，在閘極絕緣層上；氧化物導電層，與氧化物半導體層部分地重疊於閘極絕緣層上；源極電極層及汲極電極層，在氧化物導電層上；以及氧化物絕緣層，與氧化物半導體接觸。氧化物導電層包含晶體區。
依據此說明書中所揭示之本發明的另一實施例，顯示裝置包含：像素部及驅動器電路部，各包括電晶體於一基板上，且該電晶體包含：閘極電極層，在該基板上；閘極絕緣層，在閘極電極層上；源極電極層及汲極電極層，在閘極絕緣層上；氧化物導電層，在源極電極層及汲極電極層；氧化物半導體層，與氧化物導電層部分地重疊於閘極絕緣層之上；以及氧化物絕緣層，與氧化物半導體層接觸。氧化物導電層包含晶體區。
在本發明實施例的顯示裝置之包括複數個電晶體的像 素部之中，亦具有其中一電晶體的閘極電極連接至另一電晶體的源極導線或汲極導線之區域。此外，在本發明實施例之顯示裝置的驅動器電路部之中，具有其中電晶體的閘極電極連接至該電晶體的源極導線或汲極導線之區域。
因為電晶體會由於靜電或其類似物而易於損壞，所以較佳地，用以保護像素部之電晶體的保護電路係設置於與閘極線或源極線相同的基板上。較佳地，保護電路係使用包含氧化物半導體層之非線性元件而形成。
包含晶體區的氧化物導電層係形成於氧化物半導體層與源極電極層及汲極電極層的各者之間，具有有利電性特徵及高可靠度的電晶體可被藉以製造出。
400，4001，4506，4006，4501‧‧‧基板
402‧‧‧閘極電極層
404‧‧‧氧化物半導體層
417，4040，4540‧‧‧導電層
422‧‧‧源極導線層
426，426a，426b，4542‧‧‧氧化物絕緣層
427，4021，4544，4546，4032，4041‧‧‧絕緣層
428，4020‧‧‧保護絕緣層
430‧‧‧電容器導線層
431‧‧‧電容器電極層
440，450，480，460，470，4010，4011，4509，4510‧‧‧薄膜電晶體
442，449，452，4548‧‧‧連接電極層
443‧‧‧通道形成區
453，4545‧‧‧濾色層
456‧‧‧平坦化絕緣層
458，4543‧‧‧外覆層
459，4520‧‧‧隔板
421a，421b，451a，451b‧‧‧閘極電極層
421c‧‧‧閘極導線層
424a‧‧‧高電阻源極區
424b‧‧‧高電阻汲極區
424c~424f，444c，444d‧‧‧區域
445a，455a‧‧‧源極電極層
445b，455b‧‧‧汲極電極層
446a，446b‧‧‧氧化物導電層
457a‧‧‧像素電極層
457b，4513，4517‧‧‧電極
1100‧‧‧行動電話
1101，1800，9701，9881，9891，1801，9601‧‧‧外殼
1102，9603，9882，9883，9607，9703‧‧‧顯示部
1103‧‧‧操作鈕
1104‧‧‧外部連接埠
1105，1803‧‧‧揚聲器
1106，1804，9889‧‧‧微音器
1802‧‧‧顯示面板
1805，9609，9885‧‧‧操作鍵
1806‧‧‧指引裝置
1807‧‧‧相機
1808‧‧‧外部連接端子
1810‧‧‧鍵盤
1811‧‧‧外部記憶體槽
4002，4502‧‧‧像素部
4003，4503a，4503b‧‧‧信號線驅動器電路
4004，4504a，4504b‧‧‧掃描線驅動器電路
4005，4505‧‧‧密封劑
4008‧‧‧液晶層
4013‧‧‧液晶元件
4015，4515‧‧‧連接端子電極
4016，4516‧‧‧端子電極
4018，4518a‧‧‧撓性印刷電路
4019，4519‧‧‧各向異性導電膜
4030‧‧‧像素電極
4031‧‧‧相對電極
4507‧‧‧充填物
4511‧‧‧發光元件
4512‧‧‧電激發光層
9600‧‧‧電視機
9605‧‧‧機架
9610‧‧‧遙控器
9700‧‧‧數位相框
9884‧‧‧揚聲器部
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9890‧‧‧LED燈
9893‧‧‧接合部
第1A至1E圖係依據本發明實施例之電晶體的橫剖面處理視圖；第2A至2E圖係依據本發明實施例之電晶體的橫剖面處理視圖；第3A至3E圖係依據本發明實施例之電晶體的橫剖面處理視圖；第4圖係依據本發明實施例之顯示裝置的橫剖面處理視圖；第5圖係依據本發明實施例之顯示裝置的橫剖面處理視圖；第6A1至6A2圖係平面視圖以及第6B圖係橫剖面視 圖，描繪顯示裝置；第7圖係平面視圖以及第7B圖係橫剖面視圖，描繪顯示裝置；第8A至8B圖各描繪電子裝置；第9A至9B圖各描繪電子裝置；第10圖描繪電子裝置；第11圖顯示水分的TDS光譜；第12圖顯示H的TDS光譜；第13圖顯示O的TDS光譜；以及第14圖顯示OH的TDS光譜；
在下文中，將參照附圖來詳細敘述本發明之實施例。然而，本發明並未受限於下文之說明，且熟習於本項技藝之該等人士將易於瞭解的是，在此所揭示的模式及細節可以以各式各樣的方式來加以修正，而不會背離本發明之精神及範疇。因此，本發明不應被解讀為受限於以下之實施例的說明。注意的是，在此說明書的圖式中，相同的部分或具有相似功能的部分係藉由相同的參考符號而表示，且其之說明將予以省略。
(實施例1)
在此實施例中，將敘述薄膜電晶體及其製造方法的實施例。
第1E圖描繪具有底部閘極結構之所謂通道蝕刻型的薄膜電晶體440之橫剖面視圖。
薄膜電晶體440包含閘極電極層421a，閘極絕緣層402，包括通道形成區443的氧化物半導體層，源極電極層445a，及汲極電極層445b於具有絕緣表面的基板400之上，此外，絕緣層427及保護絕緣層428係設置於通道形成區443、氧化物導電層446a、氧化物導電層446b、源極電極層445a、及汲極電極層445b之上。
各與氧化物絕緣層426重疊之氧化物半導體層的第一區444c及第二區444d可以以類似於通道形成區443之氧過量狀態而設置，以便具有降低漏電流及寄生電容的功能。
注意的是，在此說明書中之諸如“第一”及“第二”的序號係針對便利性而使用，且並不表示步驟之順序或層之堆疊次序。此外，在此說明書中之序號並不表示指明本發明的特定名稱。
在此，氧化物導電層446a及446b係使用具有高導電率的材料而形成，其包含晶體區，且可降低氧化物半導體層與各源極電極層445a及汲極電極層445b之間的接觸電阻，以致可實現能高速操作的薄膜電晶體。
將參照第1A至1E圖來敘述薄膜電晶體440的製造方法於下文。
首先，在將導電膜形成於具有絕緣表面的基板440上面之後，閘極電極層421a係以第一光微影術步驟而形 成。
注意的是，使用於光微影術步驟的阻體罩幕可透過噴墨法而形成。當組體罩幕係透過噴墨法而形成時，因為並未使用光罩，所以可降低製造成本。
做為閘極電極層421a之導電膜的材料，可給定選擇自Al、Cr、Ta、Ti、Mo、及W之元素，包括上述元素的合金，其中組合任何上述元素之堆疊膜，及其類似物。選擇性地，可使用金屬氧化物或其類似物。
做為基板400，例如可使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃基板。在其中於稍後所執行的熱處理之溫度變高的情況中，較佳地使用應變點大於或等於730℃的玻璃基板。
注意的是，取代上述之玻璃基板，可使用利用諸如陶質基板、石英基板、或藍寶石基板之絕緣物所形成的基板，做為基版400。
雖然並未描繪，但可將用作基底膜的絕緣層設置於基板400與閘極電極層421a之間，基底膜具有防止雜質元素自基板400擴散之功能，且可使用氮化矽膜、氧化矽膜、氧化氮化矽膜、及氯氧化矽膜之一或更多個的單層結構或堆疊結構而形成。
接著，形成閘極絕緣層402於閘極電極層421a之上。
閘極絕緣層402可使用諸如氧化矽層、氮化矽層、氮氧化矽層、或氧化氮化矽層之透光絕緣膜，而透過電漿 CVD法、濺鍍法、或其類似方法以形成。閘極絕緣層402並未受限於單層之上述的絕緣謨，且亦可使用堆疊層之不同的膜。例如，氮氧化矽膜可使用甲矽烷(SiH4)、氧、及氮做為膜形成氣體，而透過電漿CVD法以形成。該閘極絕緣層402的厚度係100奈米至500奈米(包含100奈米及500奈米)。例如，在堆疊結構的情況中，具有50奈米至200奈米(包含50奈米及200奈米)之厚度的第一閘極絕緣層以及具有5奈米至300奈米(包含5奈米及300奈米)之厚度的第二閘極絕緣層係以此順序而被堆疊。
在此實施例中，閘極絕緣層402係使用透過電漿CVD法所形成之具有100奈米厚度的氮氧化矽(SiON(組成比：N<O))層而形成。
其次，在閘極絕緣層402之上，氧化物半導體膜係形成為5奈米至200奈米(包含5奈米及200奈米)，較佳地，10奈米至20奈米(包含10奈米及20奈米)之厚度。較佳地該厚度係薄至50奈米或更小，以便使氧化物半導體膜保持非晶狀態，即使當用於脫水或脫氫之熱處理係在形成氧化物半導體膜之後才執行時，亦然。當熱處理係在形成氧化物半導體層之後才執行時，厚度的降低可防止該氧化物半導體膜結晶化。
做為氧化物半導體膜的材料，可使用諸如以In-Sn-Ga-Zn-O為主之金屬氧化物的四成分金屬氧化物，諸如以In-Ga-Zn-O為主之金屬氧化物、以In-Sn-Zn-O為主之金屬氧化物、以In-Al-Zn-O為主之金屬氧化物、以Sn-Ga- Zn-O為主之金屬氧化物、以Al-Ga-Zn-O為主之金屬氧化物、及以Sn-Al-Zn-O為主之金屬氧化物的三成分金屬氧化物，或諸如以In-Zn-O為主之金屬氧化物、以Sn-Zn-O為主之金屬氧化物、以Al-Zn-O為主之金屬氧化物、以Zn-Mg-O為主之金屬氧化物、以Sn-Mg-O為主之金屬氧化物、以In-Mg-O為主之金屬氧化物、以In-O為主之金屬氧化物、以Sn-O為主之金屬氧化物、及以Zn-O為主之金屬氧化物的二成分金屬氧化物。上述氧化物半導體膜可包含SiO2。
做為氧化物半導體膜，可使用藉由InMO3(ZnO)m(m>0)所表示的薄膜。在此，M代表選擇自Ga、Al、Mn、及Co之一或更多個金屬元素。例如，可將Ga、Ga及Al、Ga及Mn、或Ga及Co給定成為M。組成公式係表示為InMO3(ZnO)m(m>0)，其中至少包含Ga做為M之氧化物半導體膜係稱為上述之以In-Ga-Zn-O為主的氧化物半導體，且其薄膜亦係稱為以In-Ga-Zn-O為主的膜。
在此實施例中，做為氧化物半導體膜，具有15奈米厚度之以In-Ga-Zn-O為主的膜係使用用以形成以In-Ga-Zn-O為主的氧化物半導體之靶極，而透過濺鍍法以形成。
以In-Ga-Zn-O為主的膜之形成可使用以In-Ga-Zn-O為主之氧化物半導體靶極(In2O3：Ga2O3：ZnO=1：1：1(在莫爾比之下)(亦即，In：Ga：Zn=1：1：0.5[在原子比之下]))，而在以下條件之下執行：基板與靶極之間的距離 為100毫米；壓力為0.6帕：直流(DC)電源供應為0.5仟瓦；以及氛圍係氧(氧之流動比為100%)。選擇性地，可使用具有In：Ga：Zn=1：1：1[在原子比之下]或In：Ga：Zn=1：1：2[在原子比之下]之組成比的靶極。此外，該等靶極填充係數為90%至100%(包含90%及100%)，較佳地，95%至99.9%(包含95%及99.9%)。透過具有高填充係數之金屬氧化物靶極的使用所形成之氧化物半導體膜變成密質的。
濺鍍法的實例包含其中使用高頻電源於濺鍍電源的RF濺鍍法，其中使用DC電源的DC濺鍍法，以及其中以脈波方式施加偏壓的脈波式DC濺鍍法。RF濺鍍法係主要使用於其中形成絕緣層的情況中，以及DC濺鍍法係主要使用於其中形成金屬膜的情況中。
此外，亦具有其中可設定複數個不同材料之靶極的多源濺鍍設備，具有該多源濺鍍設備，可將不同材料的膜形成為堆疊於相同的室之中，或可藉由放電而同時形成複數種材料的膜於相同的室之中。
再者，亦具有其中靶極物質及濺鍍氣體成分係相互化學反應於膜形成期間，而形成其之薄化合物膜的反應性濺鍍法；其中電壓亦在膜形成期間被施加至基板的偏壓濺鍍法；及其類似方法。
注意的是，在以濺鍍法形成氧化物半導體膜之前，較佳地，在閘極絕緣層402的表面上之灰塵係藉由其中引入氬氣體且產生電漿的逆濺鍍法而予以去除。逆濺鍍法意指 其中，無需施加電壓至靶極側，基板的表面係以此方式而修正，亦即，用於電壓施加之RF電源係在氬氛圍之下被使用至基板側且游離的氬與基板碰撞之方式的方法。注意的是，可使用氮、氦、氧、或其類似物來取代氬。
在形成氧化物半導體膜之前，可於惰性氣體(例如氮、氦、氖、或氬)的氛圍之下執行熱處理(以高於或等於400℃且低於基板的應變點)，以致使包含於閘極絕緣層402中之諸如氫和水的雜質被去除。
然後，在第二光微影術步驟中將氧化物半導體膜處理成為島狀氧化物半導體層(請參閱第1B圖)。進一步地，用以形成島狀氧化物半導體層404的罩幕可透過噴墨法而形成。當阻體罩幕係以噴墨法形成時，可降低製造成本。
接著，使氧化物半導體層404脫水或脫氫。用於脫水或脫氫之第一熱處理係使用電爐或其類似物，而在諸如氮或稀有氣體(例如：氦、氖、或氫)之惰性氣體的氛圍下，執行於高於或等於400℃，較佳地，高於425℃且低於基板應變點的溫度。注意的是，在高於425℃之溫度的情況中，熱處理時間可為1小時或更短；然而，在低於425℃之溫度的情況中，熱處理時間則比1小時更長。做為另一加熱方法，可執行快速熱退火(RTA)處理，快速熱退火(RTA)處理係使用高溫惰性氣體或光而執行於650℃，大約3分鐘。因為脫水或脫氫可透過RTA法而以短時間執行，所以甚至可將第一熱處理執行於超過玻璃基板之應變點的溫度。
注意的是，在此說明書中，於諸如氮、稀有氣體、或其類似物之惰性氣體的氛圍下之熱處理係稱為用於脫水或脫氫之熱處理。在此說明書中，“脫氫”並非表示僅只H2的排除。為便利性之緣故，H、OH、及其類似物的排除係稱為“脫水或脫氫”。
此外，重要的是，不再混合水或氫至氧化物半導體層之內，因為該氧化物半導體層係無需暴露至空氣而脫水或脫氫。在使用以此方式所獲得之氧化物半導體層的電晶體中，i型氧化物半導體層係由於脫水或脫氫而改變成為n型(例如，n+型或n-型)氧化物半導體層，亦即，低阻氧化物半導體層，且然後，使該n型氧化物半導體層再改變成為i型氧化物半導體層，以便具有高的電阻，該電晶體的臨限電壓可為正電壓，使得電晶體顯示所謂常態截止之特徵。較佳的是，使用於顯示裝置的電晶體應以盡可能接近0V的正臨限電壓形成。在主動矩陣顯示裝置中，包含於電路中之電晶體的電性特徵係重要的，且會影響顯示裝置的性能。電晶體的臨限電壓尤其重要。注意的是，若電晶體的臨限電壓係負時，電晶體顯示所謂常態導通之特徵；換言之，即使當閘極電壓係0V時，電流亦會流動於源極電極與汲極電極之間。因而，難以控制包含電晶體的電路。甚至當電晶體具有正的臨限電壓時，因為在其中臨限電壓的絕對值係大的情況中，驅動電壓並不足夠，所以電晶體無法執行本身的開關操作。在n通道電晶體的情況中，較佳的是，在施加正電壓為閘極電壓之後，通道應形 成且汲極電流開始流動。其中除非驅動電壓變高，否則無法形成通道的電晶體；以及其中即使當施加負電壓時，通道會形成，且然後，汲極電流會流動之電晶體均不適合做為使用於電路的電晶體。
其中執行脫水或脫氫之溫度係減低的氛圍可切換至與該氛圍不同之其中增加溫度或執行熱處理的氛圍。例如冷卻係藉由使用其中執行脫水或脫氫之相同的爐，且藉由以高純度氧氣、高純度N2O氣體、或超乾燥空氣(具有低於-40℃之露點，較佳地，低於-60℃)來充填該爐而執行，無需暴露至空氣。
注意的是，在第一熱處理中，較佳的是，水、氫、及其類似物不應包含於氮或諸如氦、氖、或氫之稀有氣體中。選擇性地，較佳的是，所引入至熱處理設備之內的氮或諸如氦、氖、或氬之稀有氣體具有6N(99.9999%)或更多的純度，較佳地，7N(99.99999%)或更多。
在其中熱處理係在惰性氣體之氛圍下執行的情況中，初始的i型氧化物半導體層係由於熱處理而改變為氧不足之氧化物半導體層，成為n型(例如，n-型)氧化物半導體層，亦即，低阻氧化物半導體層。然後，該氧化物半導體層係由於形成與該氧化物半導體層接觸的氧化物絕緣層，而被置於氧過多的狀態中，使得形成高阻氧化物半導體層，亦即，i型氧化物半導體層。因而，可製造出具有有利電性特徵及高可靠度的薄膜電晶體。
在上述條件下被充分脫水或脫氫的氧化物半導體層 中，於顯示水分之排出的光譜中之二峰值在大約250℃至300℃的至少一峰值並未透過熱解吸附光譜術(TDS)而偵測出，即使當脫水或脫氫的氧化物半導體層之溫度被增加至450℃時，亦然。
第11圖顯示在氮氛圍下各接受熱處理於某一溫度之複數個取樣中透過熱解吸附光譜術(TDS)而分析水分之排出的結果。
熱解吸附光譜術係使用四極質譜儀以偵測及識別氣體成分的方法，該氣體成分係在當將取樣加熱且將其溫度在高度真空中增加時自該取樣所排出或產生的；因此，可觀察自取樣的表面及內部所排出之氣體及分子。透過使用由ESCO Ltd.所製造之熱解吸附光譜術設備(產品名稱：1024amu QMS)，測量係在下述條件之下執行：上升溫度約為10℃/分鐘；在測量開始時，壓力為1×10-8(帕)；以及在測量之期間，壓力為大約1×10-7(帕)之真空度。
第11圖顯示藉由製造其中具有50奈米膜厚度之以In-Ga-Zn-O為主的膜係形成於玻璃基板上之以下的取樣，而自水分之觀點來比較TDS測量結果之圖形：未加熱之取樣(非晶沈積)以及處理於250℃、1小時之取樣，處理於350℃、1小時之取樣，處理於350℃、10小時之取樣，及處理於450℃、1小時之取樣；以及玻璃基板單獨之取樣(未加熱)。第11圖中之結果指出的是，在氮氛圍下之加熱溫度愈高，則自In-Ga-Zn-O為主的膜所排出之水分減少愈多；以及在加熱於450℃的取樣中，並未在顯 示水分排出之光譜中觀察到峰值於200℃至350℃。
所觀察到的是，顯示在200℃或更高的高溫處，來自以In-Ga-Zn-O為主的膜之水分排出的光譜之二峰值：出現在200℃與250℃間之溫度處的第一峰值；以及出現在250℃與350℃間之溫度處的第二峰值。除了加熱於250℃的取樣之外，出現在200℃與250℃間之溫度處的第一峰值並未在取樣中清楚可見。在非晶沈積的取樣中，因為二峰值相互重疊，因而具備具有一峰值的光譜。進一步地，在接受350℃之熱處理的取樣中，因為稍微地排出水分，因而第一峰值係實質地消失。而且，可自各光譜之峰值位置的對稱性質來加以確認，以及各個光譜的峰值位置係偏移至更高的溫度側。
此外，第11圖之圖形的垂直軸表示隨意單位，其中可相對地看到所排出之氣體的存在。該等形狀之光譜各顯示相對於熱處理的相似改變，而不管將被測量之物體的面積或體積。從而，可有效地使用該等光譜做為處理監測器之觀察或用於失效分析之手段。換言之，可檢查200℃至350℃之溫度範圍中之峰值的存在，而可藉以確認適當的處理是否已被執行之指示記錄。
注意的是，即使在其中接受氮氛圍下之450℃熱處理的取樣在大氣氛圍下之室溫被留下約一週的情況中，亦未觀察到在200℃或以上之水分的排出。因此，所發現的是，藉由執行熱處理，以In-Ga-Zn-O為主的膜會變得穩定。
進一步地，TDS測量係使用已在與其中已測量水分排出之取樣相同的條件下接受熱處理之取樣而執行，以便測量除了H2O外之H、O、OH、H2、O2、N、N2、及Ar。可清楚地觀察到顯示來自若干取樣之H，O，及OH排出的光譜。第12圖顯示H的TDS光譜。第13圖顯示O的TDS光譜。第14圖顯示OH的TDS光譜。玻璃基板單獨(未加熱)的測量結果係添加至水分，H、O、及OH的TDS光譜以供比較之用。注意的是，在上述加熱條件中之氮氛圍下的氧濃度係20ppm或更小。
顯示H、O、及OH之排出的光譜具有與顯示水分之排出的光譜相似之傾向，且指示的是，在加熱於450℃的取樣中，並未觀察到顯示有會在大約250℃至300℃處出現之各排出成分的峰值。
上述結果表示的是，由於以In-Ga-Zn-O為主的膜之熱處理的性能，水分、H、O、及OH會被排出。因為H、O、及OH之排出易於以與水分之排出相似的狀態而執行，所以可謂大部分之H、O、及OH的排出係由水分子所衍生。
此處，在此實施例中，基板係引入至熱處理設備之一的電爐之內，且氧化物半導體層的熱處理係在氮氛圍之下執行。然後，氧化物半導體層並未暴露至空氣，而防止該氧化物半導體層再混合水或氫，以致可獲得氧化物半導體層。此外，自氧化物半導體層脫水或脫氫之加熱溫度T至足以防止水進入之溫度，特定地，至大於100℃而低於加 熱溫度T之溫度的緩慢冷卻係執行於一爐之中的氮氛圍中。無需受限於氮氛圍，脫水或脫氫可在諸如氦、氖、或氫之稀有氣體氛圍中執行。
氧化物半導體層係根據第一熱處理的條件或氧化物半導體層的材料，而在某些情況中部分地結晶化。在第一熱處理之後，可獲得改變為氧不足之氧化物半導體層而成為低阻氧化物半導體層的氧化物半導體層404(請參閱第1B圖)。在第一熱處理之後的氧化物半導體層之載子體濃度係比正好在膜形成之後的氧化物半導體膜的載子濃度更高；因而，較佳地，該氧化物半導體層404具有1×1018/cm3或更大的載子濃度。注意的是，氧化物半導體層較佳地為非晶，但可予以部分地結晶化。注意的是，即使在其中氧化物半導體層係部分地結晶化的狀態中，亦可將其稱為“非晶”狀態。
進一步地，在某些情況中，閘極電極層421a係根據第一熱處理之條件或閘極電極層421a之材料而結晶化為微晶膜或多晶膜。例如，在其中使用氧化銦-氧化錫合金的膜做為閘極電極層421a的情況中，該膜係藉由450℃，1小時的第一熱處理而結晶化。
選擇性地，第一熱處理可在氧化物半導體膜被處理成為島狀氧化物半導體層之前，執行於該氧化物半導體膜之上。在該情況中，於第一熱處理之後，將基板自熱處理設備取出，且然後，執行第二光微影術步驟。
接著，氧化物絕緣膜係透過濺鍍法而形成於閘極絕緣 層402及氧化物半導體層404之上。然後，阻體罩幕係形成於第三光微影術步驟中，且氧化物絕緣層426係藉由選擇性蝕刻而形成。之後，可執行去除阻體罩幕的步驟。在此階段，形成與覆蓋氧化物半導體層的周邊部分及側表面(氧化物半導體層的第一區444c及第二區444d)的氧化物絕緣層426重疊的區域，而可藉以降低漏電流及寄生電容(請參閱第1E圖)。
氧化物絕緣層426可透過其中並不會使諸如水或氫之雜質混合至上述氧化物絕緣層之內的方法，而以至少1奈米之厚度適當地形成。在此實施例中，氧化物絕緣層426係使用透過濺鍍法所形成的氧化矽膜而形成。
在膜形成時的基板溫度可自室溫至300℃(包含300℃)，且在此實施例中，係100℃。氧化矽膜可在稀有氣體(典型地，氬)的氛圍，氧氛圍，或包含稀有氣體(典型地，氬)及氧的混合氛圍之下，透過濺鍍法而形成。
此外，可使用氧化矽靶極或矽靶極做為靶材。例如，透過矽靶極的使用，氧化矽膜可在氧及稀有氣體的氛圍下，透過濺鍍法而形成。與電阻降低之氧化物半導體層接觸所形成的氧化物絕緣層係使用無機絕緣膜而形成，該無機絕緣膜不包含諸如水分、氫離子、OH-之雜質且能阻擋該等雜質自外部進入。典型地，可使用氧化矽膜、氧化氮化矽膜、氧化鋁膜、氮氧化鋁膜、或其類似物。
在此實施例中，膜形成係使用添加硼之柱狀多晶矽靶極(電阻率係0.01Ωcm且純度係6N)，透過脈波式DC濺鍍 法而執行，其中基板與靶極之間的距離(T-S距離)係89毫米，壓力係0.4帕，直流(DC)功率係6仟瓦，以及氛圍係氧(氧流動比係100%)。其之膜厚度係300奈米。
其次，將氧化物半導體膜及金屬膜堆疊於閘極絕緣層402、氧化物絕緣層426、及氧化物半導體層404之上。透過濺鍍法，氧化物導電膜及金屬膜之堆疊層的膜形成可連續執行，而無需暴露至空氣。
做為氧化物導電膜之材料，例如可使用任一以下的導電性金屬氧化物材料：以In-Sn-O為主的金屬氧化物；以In-Sn-Zn-O為主的金屬氧化物；以In-Al-Zn-O為主的金屬氧化物；以Sn-Ga-Zn-O為主的金屬氧化物；以Al-Ga-Zn-O為主的金屬氧化物；以Sn-Al-Zn-O為主的金屬氧化物；以In-Zn-O為主的金屬氧化物；以Sn-Zn-O為主的金屬氧化物；以Al-Zn-O為主的金屬氧化物；以In-O為主的金屬氧化物；以Sn-O為主的金屬氧化物；或以Zn-O為主的金屬氧化物。氧化物導電膜的厚度係適當地選擇於50奈米至300奈米(包含50奈米及300奈米)的範圍中。在此實施例中，使用氧化鋅膜。
做為金屬膜之材料，係使用選擇自Ti、Mo、W、Al、Cr、Cu、及Ta之元素，包含該等元素之任一者做為成分的合金，或其類似物。上述金屬膜並未受限於單一層，且可使用不同膜的堆疊層。在此實施例中，使用其中堆疊鉬膜、鋁膜、及鉬膜之三層堆疊的膜。
接著，阻體罩幕係形成於第四光微影術步驟之中，且 金屬膜被選擇性地蝕刻而形成源極電極層445a及汲極電極層445b。之後，將該阻體罩幕去除。注意的是，鹼性溶液係使用做為去除阻體罩幕的阻體剝離劑。在其中使用阻體剝離劑的情況中，氧化鋅膜亦係使用源極電極層445a及汲極電極層445b做為罩幕而予以選擇性地蝕刻。
在此方式中，氧化物導電層446a係形成於源極電極層445a的下面且與源極電極層445a接觸，以及氧化物導電層446b係形成於汲極電極層445b的下面且與汲極電極層445b接觸(請參閱第1D圖)。
藉由提供氧化物導電層446a於源極電極層445a與氧化物半導體層之間，可降低接觸電阻，而導致電阻降低，以致可實現能高速操作之薄膜電晶體。設置於源極電極層445a與氧化物半導體層之間的氧化物導電層446a作用為源極區，以及設置於汲極電極層445b與氧化物半導體層之間的氧化物導電層446b作用為汲極區，在其中例如將週邊電路(驅動器電路)形成於一基板上的情況中，此係有效於頻率特徵的改善。
在其中鉬膜及氧化物半導體層係相互直接接觸的情況中，接觸電阻會增加。此係因為當與鈦比較時，鉬係較不可能被氧化，且因此，僅自氧化物半導體層提取少量的氧，而不致使鉬與氧化物半導體層之間的介面成為n型氧化物半導體。然而，即使在該情況之中，藉由提供氧化物導電層於氧化物半導體層與各源極電極層及汲極電極層之間，亦可降低接觸電阻。
在氧化物半導體層與氧化物導電層之間的蝕刻速率係不同的，且因此，在氧化物半導體層之上且與該氧化物半導體層接觸的氧化物導電層可藉由控制週期時間而予以去除。
在將金屬膜選擇性地蝕刻之後，阻體罩幕可藉由氧灰化處理來加以去除而留下氧化鋅膜，且然後，可以以源極電極層445a及汲極電極層445b做為罩幕而選擇性地蝕刻該氧化鋅膜。
用以形成源極電極層425a及汲極電極層425b的阻體罩幕可透過噴墨法而形成。
接著，形成絕緣層427於氧化物絕緣層426、源極電極層445a、汲極電極層445b及氧化物半導體層404之上。做為絕緣層427，係使用氧化矽膜、氧化氮化矽膜、氧化鋁膜、氮氧化鋁膜、或其類似物。在此實施例中，氧化矽膜仍透過RF濺鍍法而形成為絕緣層427。
在此階段，第二熱處理係在諸如氮之惰性氣體的氛圍下執行於大於或等於200℃且小於或等於400℃，較佳地，大於或等於250℃且小於或等於350℃的溫度。例如，熱處理係在氮氛圍下執行於250℃，1小時。
在第二熱處理中，其係氧化物之絕緣層427的一部分及氧化物半導體層404係在相互接觸的同時，被加熱。因此，在已透過第一熱處理而降低電阻的氧化物半導體層404之中，氧係供應自絕緣層427，而使氧化物半導體層404成為氧過多之狀態，因而氧化物半導體層404具有高 的電阻(i型導電性)。
雖然在此實施例中，第二熱處理係在氧化矽膜的形成之後執行，但第二熱處理可在氧化矽膜的形成之後的任何時間執行，且第二熱處理的時序並未受限於正好在氧化矽膜的形成之後。
此外，在其中源極電極層445a及汲極電極層445b係使用熱阻材料而形成的情況中，其中使用第一熱處理之條件的步驟可在第二熱處理的時序執行。在此情況中，熱處理可僅一次地在氧化矽膜的形成之後才執行。
在第二熱處理中，只要諸如氧化矽之結晶抑制劑不包含於氧化物導電層446a及446b之中，則可使氧化物導電層446a及446b結晶化為各具有晶體區。例如，當使用氧化鋅或其類似物時，將易於使氧化物導電層結晶化為柱狀晶體，以及當使用氧化銦-氧化錫合金時，將易於以微晶狀態而結晶化。因此，所實現的是，氧化物半導體層與各源極電極層445a及汲極電極層445b間之接觸電阻的降低，以及導電率的改善。另一方面，在此實施例中所使用之以In-Gz-Zn-O為主的氧化物半導體層甚至並未由於第二熱處理而結晶化，且因此，維持其之非晶狀態。
接著，形成保護絕緣層428於絕緣層427之上(請參閱第1E圖)。做為保護絕緣層428，可使用氮化矽膜、氧化氮化矽膜、氮化鋁膜、或其類似物。在此實施例中，氮化矽膜係透過RF濺鍍法而形成為保護絕緣層428。
透過上述步驟，可製造出其中具有晶體區的氧化物導 電層係形成於氧化物半導體層與各源極電極層及汲極電極層之間的薄膜電晶體440。
注意的是，此實施例可與任一其他的實施例自由地結合。
(實施例2)
在此實施例中，將參照第2A至2E圖來敘述與實施例1不同的底部接觸薄膜電晶體及其製造方法的實例。第2A至2E圖係與第1A至1E圖相同，除了在一部分的處理中存在有不同外。因此，相同的部分係藉由相同的參考符號而表示，且相同部分之詳細說明將予以省略。
第2E圖中所描繪之薄膜電晶體470係所謂底部接觸型的底部閘極結構。
薄膜電晶體470包含閘極電極層421a，閘極絕緣層402，源極電極層445a，汲極電極層445b，氧化物導電層446a，氧化物導電層446b，及包括通道形成區443的氧化物半導體層於具有絕緣表面的基板400之上。此外，絕緣層427及保護絕緣層428係設置於通道形成區443、源極電極層445a、及汲極電極層445b之上。
在此，氧化物導電層446a及446b係使用具有高導電率的材料而形成，其包括晶體區，且可降低氧化物半導體層與各源極電極層445a及汲極電極層445b之間的接觸電阻，以致可實現能高速操作的薄膜電晶體。
將參照第2A至2E圖來敘述薄膜電晶體470的製造 方法於下文。
閘極電極層421a及閘極絕緣層402係依據實施例1而形成。
其次，將金屬膜及氧化物導電膜堆疊於閘極絕緣層402之上(請參閱第2A圖)。此時，透過濺鍍法，可連續執行金屬膜及氧化物導電膜之堆疊層的膜形成，而無需暴露至空氣。在此實施例中，使用其中堆疊鉬膜、鋁膜、及鉬膜之三層堆疊的膜於金屬膜，且使用氧化鋅膜於氧化物導電膜。
接著，阻體罩幕係形成於光微影術步驟之中，且金屬膜及氧化鋅膜被選擇性地蝕刻而形成源極電極層445a、汲極電極層445b、氧化物導電層446a、及氧化物導電層446b(請參閱第2B圖)。在此，鹼性溶液係使用做為去除阻體罩幕的阻體剝離劑。因為氧化鋅膜亦在某些情況中被蝕刻，所以較佳的是，藉由氧灰化法來去除阻體罩幕，以防止氧化鋅膜的厚度降低。
其次，氧化物半導體膜係以與實施例1之方式相似的方式形成，且氧化物半導體層404係透過光微影術步驟及蝕刻步驟而形成(請參閱第2C圖)。
在此，氧化物半導體層係依據實施例1中所述之第一熱處理的方法而脫水及脫氫。
注意的是，在形成氧化物半導體膜之前，可在惰性氣體(例如，氮、氦、氖、或氬)的氛圍下執行熱處理(在高於或等於400℃且低於基板的應變點之下)，使得可將包含於 閘極絕緣層402中之諸如氫及水的雜質加以去除。
接著，形成絕緣層427於源極電極層445a、汲極電極層445b、及氧化物半導體層404之上。做為絕緣層427，係使用氧化矽膜、氧化氮化矽膜、氧化鋁膜、氮氧化鋁膜、或其類似物。在此實施例中，氧化矽膜係透過RF濺鍍法而形成為絕緣層427。
在此，熱處理係依據實施例1中所述之第二熱處理的方法而執行。
雖然在此實施例中，第二熱處理係在氧化矽膜的形成之後執行，但第二熱處理可在氧化矽膜的形成後之任何時間執行，且第二熱處理的時序並未受限於正好在氧化矽膜的形成之後。
此外，在其中源極電極層445a及汲極電極層445b係使用熱阻材料而形成的情況中，其中使用第一熱處理之條件的步驟可在第二熱處理的時序執行。
透過直至此處為止之任一熱處理方法，均可使氧化物導電層446a及446b結晶化為各具有晶體區，只要諸如氧化矽之結晶抑制劑並不包含於氧化物導電層446a及446b之中即可。不用多說地，可將熱處理方法執行複數次。另一方面，即使經由複數次執行的熱處理，氧化物半導體層亦不會被結晶化，且因此，可維持其之非晶狀態。
其次，形成保護絕緣層428於絕緣層427之上(請參閱第2E圖)。
透過上述步驟，可製造出其中具有晶體區的氧化物導 電層係形成於氧化物半導體層與各源極電極層及汲極電極層之間的薄膜電晶體470。
注意的是，此實施例可與任一其他的實施例自由地結合。
(實施例3)
在此實施例中，將參照第3A至3E圖來敘述與實施例1及2不同的底部接觸薄膜電晶體及其製造方法的實例。第3A至3E圖係與第1A至1E圖相同，除了在一部分的處理中存在有不同外。因此，相同的部分係藉由相同的參考符號而表示，且相同部分之詳細說明將予以省略。
第3E圖描繪薄膜電晶體480的橫剖面視圖，該薄膜電晶體具有所謂通道保護型的底部閘極結構。
薄膜電晶體480包含閘極電極層421a，閘極絕緣層402，氧化物半導體層，氧化物導電層446a，源極電極層445a，及汲極電極層445b於具有絕緣表面的基板400之上。在此，氧化物半導體層包含通道形成區443、高電阻源極區424a、及高電阻汲極區424b。此外，作用成為通道保護層之氧化物絕緣層426a係與通道形成區443接觸而設置。進一步地，保護絕緣層428係設置於源極電極層445a、汲極電極層445b、通道保護層426a、及氧化物半導體層404之上。
各自地與氧化物絕緣層426b重疊之氧化物半導體層的第一區424c及第二區424d係以與通道形成區443相似 之氧過多狀態而設置，且可具有降低漏電流及寄生電容的功能。
與保護絕緣層428接觸之氧化物半導體層的第三區424e係設置於通道形成區443與高電阻源極區424a之間。與保護絕緣層428接觸之氧化物半導體層的第四區424f係設置於通道形成區443與高電阻汲極區424b之間。
氧化物導電層446a及446b係使用具有高導電率的材料而形成，其具有晶體區，且可降低氧化物半導體層與各源極電極層445a及汲極電極層445b之間的接觸電阻，以致可實現能高速操作的薄膜電晶體。
氧化物半導體層的第三區424c及第四區424f分別係氧不足區之高電阻源極區(亦稱為HRS區)及氧不足區之高電阻汲極區(亦稱為HRD區)。特定地，高電阻汲極區的載子濃度大於或等於1×1018/cm3，且至少高於通道形成區的載子濃度(小於1×1018/cm3)。
注意的是，在此實施例中的載子濃度係在室溫藉由霍耳(Hall)效應測量而獲得。當在通道長度方向中之第三區及第四區的寬度大時，可降低薄膜電晶體的截止電流。對照地，當在通道長度方向中之第三區及第四區的寬度小時，可增加薄膜電晶體的操作速度。
在通道保護型薄膜電晶體中，雖然作用成為通道保護層之氧化物絕緣層的寬度降低使得實質的通道長度L易於縮短，但當源極電極層及汲極電極層係設置於氧化物絕緣 層之上時，可能造成短路。因此，源極電極層445a及汲極電極層445b係設置使得其末端部分遠離氧化物絕緣層。
在第3E圖中，於作用成為通道保護層之氧化物絕緣層426a下面的氧化物半導體層之區域係稱為通道形成區。因此，薄膜電晶體480的通道長度L係等於在通道長度方向中之氧化物絕緣層426a的寬度，且在第3E圖的橫剖面視圖中，對應於梯形氧化物絕緣層426a之基底的長度。
將參照第3A至3E圖來敘述薄膜電晶體480的製造方法於下文。
閘極電極層421a及閘極絕緣層402係依據實施例1而形成(請參閱第3A圖)。
其次，氧化物半導體膜係以與實施例1之方式相似的方式形成，且島狀氧化物半導體層404係透過光微影術步驟及蝕刻步驟而形成(請參閱第3B圖)。
注意的是，在形成氧化物半導體膜之前，可在惰性氣體(例如，氮，氦，氖，或氬)的氛圍下執行熱處理(在高於或等於400℃且低於基板的應變點之下)，使得可將包含於閘極絕緣層402中之諸如氫及水的雜質加以去除。
在此，氧化物半導體層係依據實施例1中所述之第一熱處理的方法而脫水或脫氫。
選擇性地，第一熱處理可在氧化物半導體膜被處理成為島狀氧化物半導體層之前執行於該氧化物半導體膜之 上。
接著，氧化物絕緣層係以與實施例1之方式相似的方式，透過濺鍍法而形成於閘極絕緣層402及氧化物半導體層404之上。然後，在光微影術步驟之中形成阻體罩幕，且藉由選擇性蝕刻法而形成氧化物絕緣層426a及426b。之後，可將該阻體罩幕去除。在此，於氧化物絕緣層426a下面之氧化物半導體層的區域用作通道形成區(請參閱第3C圖)。
其次，氧化物導電膜及金屬膜係堆疊於氧化物絕緣層426a、氧化物絕緣層426b、及氧化物半導體層之上，且被部分地蝕刻而形成源極電極層445a、汲極電極層445b、氧化物導電層446a、及氧化物導電層446b。透過濺鍍法，氧化物導電膜及金屬膜之堆疊層的膜形成可連續地執行，而無需暴露至空氣。在此實施例中，其中堆疊鉬膜、鋁膜、及鉬膜之三層堆疊的膜係使用於金屬膜，以及氧化鋅膜係使用於氧化物導電膜(請參閱第3D圖)。
接著，第二熱處理係在諸如氮之惰性氣體的氛圍下執行於大於或等於200℃且小於或等於400℃的溫度，較佳地，大於或等於250℃且小於或等於350℃。例如，熱處理係在氮氛圍下執行於250℃，1小時。
在第二熱處理中，氧化物半導體層404的一部分係在當與氧化物絕緣層426a及426b接觸時的同時，被加熱。因此，在已透過第一熱處理而降低電阻的氧化物半導體層404之中，氧係供應自氧化物絕緣層426a及426b，而使 氧化物半導體層404成為氧過多之狀態，因而氧化物半導體層404具有高的電阻(i型導電性)。
另一方面，因為並未與氧化物絕緣層426a及426b重疊之氧化物半導體層404的部分係在當暴露時的同時，被加熱，所以可形成電阻被維持或進一步降低的第三區424c及第四區424f。
注意的是，雖然在此實施例中，第二熱處理係在氧化物絕緣層426a及426b的形成之後執行，但第二熱處理可在氧化物絕緣層426a及426b的形成之後的任何時間執行，且第二熱處理的時序並未受限於正好在氧化物絕緣層426a及426b的形成之後。
透過第二熱處理，可使氧化物導電層446a及446b結晶化為各具有晶體區，只要諸如氧化矽之結晶抑制劑不包含於氧化物導電層446a及446b之中即可。另一方面，氧化物半導體層甚至並未由於第二熱處理而結晶化，且因此，維持其之非晶狀態。
接著，形成保護絕緣層428於氧化物半導體層404、氧化物絕緣層426a、氧化物絕緣層426b、源極電極層445a、及汲極電極層445b之上(請參閱第3E圖)。做為絕緣層428，可使用氮化矽膜、氧化氮化矽膜、氮化鋁膜、或其類似物。在此實施例中，氮化矽膜係透過RF濺鍍法而形成為保護絕緣層428。
透過上述步驟，可製造出其中具有晶體區的氧化物導電層係形成於氧化物半導體層與各源極電極層及汲極電極 層之間的薄膜電晶體480。
注意的是，此實施例可與任一其他的實施例自由地結合。
(實施例4)
在此實施例中，將敘述其中主動矩陣液晶顯示裝置或發光裝置係使用實施例1、2、及3之任一者中所描述的薄膜電晶體而製造於一基板之上的實例。
第4圖描繪使用主動矩陣基板的液晶顯示裝置之橫剖面結構的實例。
雖然在實施例1、2、及3之中，薄膜電晶體的模式係以橫剖面視圖而描繪，但在此實施例中，其中驅動器電路部及像素部係包含在一基板之上的結構將透過描繪以下的視圖來加以敘述：用於驅動器電路部的薄膜電晶體450；用於像素部的薄膜電晶體460；閘極導線接觸部；儲存電容器；閘極導線，源極導線，及其交點；像素電極；及類似物。儲存電容器，閘極導線，及源極導線可形成於與實施例1及2中所示之薄膜電晶體相同的製造步驟中，且可無需增加光罩數目及無需增加步驟數目地予以製造。
在第4圖中，薄膜電晶體450係設置於驅動器電路部之中的薄膜電晶體，以及電性連接至像素電極層457a的薄膜電晶體460係設置於像素部之中的薄膜電晶體。
在此實施例中，形成於基板400之上的薄膜電晶體 460具有與實施例1、2、及3中之薄膜電晶體相同的結構。在此，係顯示通道蝕刻型薄膜電晶體做為實例。
在與薄膜電晶體460之閘極電極層相同的步驟中使用相同之材料所形成的電容器導線層430透過插入於該處之間之用作電介質的閘極絕緣層402，而與電容電極層431重疊；因此，形成儲存電容器。注意的是，電容器電極層431係在與設置於薄膜電晶體460的源極區或汲極區中之電極層及氧化物導電層相同的步驟中，使用相同的材料而形成。
注意的是，儲存電容器係設置於像素電極層457a的下面。雖未描繪，但電容器電極層431係電性連接至像素電極層457a。
此實施例顯示其中儲存電容器係使用電容器電極層431及電容器導線層430而形成的實例；然而，在儲存電容器的結構上並無特殊的限制。例如，儲存電容器可以以此方式而形成，亦即，無需電容器導線層之設置，像素電極層可透過平坦化絕緣層、保護絕緣層、及閘極絕緣層被插入於該處之間而與鄰接像素中的閘極導線重疊。
複數個閘極導線、源極導線、及電容器導線層係依據像素密度而設置。在端子部之中，係配置與閘極導線相同電位的複數個第一端子電極、與源極導線相同電位的複數個第二端子電極、與電容器導線層相同電位的複數個第三端子電極，及其類似物。將被設置之該等端子的數目各可為任何數目，且各端子的數目可予以適當地決定。
在閘極導線接觸部之中，閘極電極層421b可使用低阻金屬材料而形成。閘極電極層421b係透過到達閘極導線的接觸孔而電性連接至閘極導線。
用於氧化物半導體層之脫水或脫氫的熱處理可執行於：形成氧化物半導體層之後；堆疊氧化物導電層於氧化物半導體層上之後；或形成鈍態膜於源極電極及汲極電極上之後。
在驅動器電路部中之薄膜電晶體450的閘極電極層可電性連接至設置在氧化物半導體層上方之導電層417。
進一步地，在導線交點中，為了要降低如第4圖中所描繪之寄生電容，閘極絕緣層402及氧化物絕緣層426係插入於閘極導線層421c與源極導線層422之間。
當製造主動矩陣液晶顯示裝置時，主動矩陣基板及設置有相對電極之相對基板係以液晶層插入於其間而固定。同樣地，透過設置於二電極之間的複數個微囊胞，各囊胞包含具有正電荷的第一粒子及具有負電荷的第二粒子，可製造出主動矩陣電泳顯示裝置。電性連接至相對基板上之相對電極的共同電極係設置於主動矩陣基板之上，且電性連接至共同電極的第四端子電極係設置於端子部之中。第四端子電極人使用以設定共同電極為諸如GND或0V之固定電位。第四端子電極可使用與像素電極層457a相同的材料而形成。
當使用相同的材料於閘極電極、源極電極、汲極電極、像素電極、不同的電極層、及不同的導線層時，可使 用共同的濺鍍靶極及共同的製造設備，且因此，可減少材料成本及使用於蝕刻之蝕刻劑(或蝕刻氣體)的成本。因而，可降低製造成本。
當使用光敏樹脂材料於第4圖之結構中的平坦化絕緣層456時，可省略阻體罩幕的形成步驟。
此外，第5圖描繪在形成EL層於第一電極(像素電極)上之前之主動矩陣發光裝置的基板狀態之橫剖面視圖。
在第5圖中，係描繪通道蝕刻型薄膜電晶體；然而，亦可使用具有與實施例2及3中所述之該等結構相似的結構之薄膜電晶體。此外，第5圖中所描繪之主動矩陣發光裝置可具有與上述液晶顯示裝置之結構相似的結構，除了將於下文顯示之像素部的結構之外。
在形成絕緣層427之後，形成濾色層453。濾色層之彩色係紅色，綠色，及藍色。該等濾色層係透過印刷法，噴墨法，光微影術，蝕刻法，或其類似方法而形成於特定的位置中。藉由提供濾色層453於基板400側，可執行濾色層453及發光元件之發光區的對齊，而無需根據密封基板的對齊準確性。
接著，形成覆蓋濾色層453之外覆層458。該外覆層458係使用透光樹脂而形成。
在此，係敘述其中全彩色顯示係使用紅色、綠色、及藍色之三彩色的濾色層而執行的實例；然而，彩色顯示並未特定地受限於此。亦可使用青色，深紅色，黃色，或白 色的彩色。
其次，形成覆蓋外覆層458及絕緣層427的保護絕緣層428。針對保護絕緣層428，係使用諸如氮化矽膜、氮化鋁膜、氧化氮化矽膜、或氮氧化鋁膜之無機絕緣膜。
接著，在光微影術步驟及蝕刻步驟中，到達連接電極層452的接觸孔係形成於保護絕緣層428及絕緣層427之中。此外，在此光微影術步驟及蝕刻步驟中，於端子部中之保護絕緣層428及絕緣層427係選擇性地蝕刻，而暴露出部分的端子電極。進一步地，為了要連接稍後所形成之發光元件的第二電極至共同電位線，亦形成到達共同電位線的接觸孔。
接著，形成透明導電膜，且執行光微影術步驟及蝕刻步驟於該處之上，以致使電性連接至連接電極層452的第一電極457b形成。
其次，形成隔板459以覆蓋第一電極457b的周邊。隔板459係使用聚醯亞胺、丙烯酸、聚醯胺、環氧、或其類似物之有機樹脂膜、無機絕緣膜，或有機聚矽氧烷而形成。隔板459可使用有機絕緣材料或無機絕緣材料而形成。較佳的是，隔板459應形成為具有開口於第一電極457b之上，以致使側壁形成為具有曲率的傾斜表面。此開口可易於使用光敏樹脂材料而形成。
透過上述步驟，可獲得第5圖中所描繪之基板的狀態。進一步地，將EL層形成於第一電極457b之上，且將第二電極形成於EL層之上，藉以形成發光元件。第二電 極係電性連接至共同電位線。
導電層417可設置於第4及5圖的各圖中之驅動器電路部的薄膜電晶體450之氧化物半導體層上。導電層417可在與像素電極層457a或第一電極457b相同的步驟中，使用相同的材料而形成。
導電層417係設置以便與氧化物半導體層的通道形成區443重疊，藉以降低薄膜電晶體450之臨限電壓在時間上的改變量。導電層417具有與閘極電極層421a之電位相同的電位，且可作用成為第二閘極電極層。此外，導電層417可具有與閘極電極層421a之電位不同的電位。選擇性地，導電層417的電位可為GND或0V，或導電層417可在浮動狀態中。
因為薄膜電晶體容易由於靜電或其類似物而損壞，所以較佳地，將保護電路設置於與像素部或驅動器電路部相同的基板上。較佳地，保護電路係以包含氧化物半導體層之非線性元件而形成。例如，保護電路係設置於像素部與各掃描線輸入端子及信號線輸入端子之間。在此實施例中，係設置複數個保護電路，以便防止當由於靜電或其類似物之電湧電壓施加至掃描線、信號線、及電容器滙流排線時可造成之像素電晶體及其類似物的損壞。因此，保護電路係形成以便當電湧電壓施加至保護電路時，釋放電荷至共同導線。進一步地，保護電路包含與掃描線相同並聯而配置於其間的非線性元件。非線性元件包含諸如二極體之二端子元件或諸如電晶體之三端子元件。例如，該非線 性元件可透過與像素部中之薄膜電晶體460相同的步驟而形成，且例如，可藉由連接非線性元件的閘極端子至汲極端子而使其具有與二極體相同的特徵。
注意的是，此實施例可與任一其他的實施例自由地結合。
(實施例5)
具有顯示功能之半導體裝置(亦稱為顯示裝置)可使用實施例1、2、及3中之任一者所描述的薄膜電晶體而製造出。此外，可將各包含薄膜電晶體的驅動器電路部及像素部形成於一基板之上，藉以獲得系統在面板上。
顯示裝置包含顯示元件。進一步地，可使用其中對比係由電場所改變之諸如液晶元件(亦稱為液晶顯示元件)或電子墨水的顯示媒質。
注意的是，在此說明書中之顯示裝置意指影像顯示裝置、顯示裝置、或光源(包含照明裝置)。進一步地，“顯示裝置”在其種類上包含以下模組：包含撓性印刷電路(FPC)或卷帶自動接合(TAB)帶的模組；具有TAB帶且該TAB帶係設置有印刷導線板於其末端處的模組；以及具有積體電路(IC)且該積體電路(IC)係透過晶片在玻璃上(COG)法而被直接安裝在顯示元件上的模組。
將參照第6A1，6A2，及6B圖來敘述顯示裝置實施例之液晶顯示面板的外觀及橫剖面。第6A1及6A2圖各係面板的平面視圖，其中薄膜電晶體4010及4011以及液 晶元件4013係密封於以密封劑4005插入於該處之間的第一基板4001與第二基板4006之間。第6B圖係沿著第6A1及6A2圖中之線M-N所取得的橫剖面視圖。
密封劑4005係提供以便包圍設置在第一基板4001之上的像素部4002及掃描線驅動器電路4004。第二基板4006係設置於像素部4002及掃描線驅動器電路4004之上。因此，像素部4002及掃描線驅動器電路4004係與液晶層4008一起由第一基板4001、密封劑4005、及第二基板4006所密封。進一步地，使用單晶半導體或多晶半導體所形成的信號線驅動器電路4003係安裝於第一基板4001上之與藉由密封劑4005所包圍的區域不同的區域中。
注意的是，在信號線驅動器電路4003的連接方法上並無特殊之限制，且可使用COG法、打線接合法、TAB法、或其類似方法。第6A1圖描繪其中信號線驅動器電路4003係透過COG法而安裝之實例，以及第6A2圖描繪其中信號線驅動器電路4003係透過TAB法而安裝之實例。
設置於第一基板4001上之像素部4002及掃描線驅動器電路4004各包含複數個薄膜電晶體。在第6B圖中，包含於像素部4002中之薄膜電晶體4010及包含於掃描線驅動器電路4004中之薄膜電晶體4011被描繪成為實例。絕緣層4041、4020、及4021係設置於薄膜電晶體4010及4011之上。
在任一實施例1、2、及3中所描述之各包氧化物半 導體層的任何高度可靠之薄膜電晶體均可使用做為薄膜電晶體4010及4011。在此實施例中，薄膜電晶體4010及4011係n通道薄膜電晶體。
導電層4040係設置於絕緣層4021之上，以便與用於驅動器電路的薄膜電晶體4011中之氧化物半導體層的通道形成區重疊。該導電層4040係設置以便與氧化物半導體層的通道形成區重疊，藉以降低薄膜電晶體4011之臨限電壓在時間上的改變量。導電層4040具有與薄膜電晶體4011之閘極電極的電位相同的電位，且可作用成為第二閘極電極層。此外，導電層4040可具有與薄膜電晶體4011之閘極電極的電位不同的電位。選擇性地，導電層4040的電位可為GND或0V，或導電層4040可在浮動狀態之中。
包含於液晶元件4013中之像素電極4030係電性連接至薄膜電晶體4010。液晶元件4013的相對電極4031係形成於第二基板4006之上。液晶元件4013對應於其中像素電極4030，相對電極4031，及液晶層4008相互重疊於該處的區域。注意的是，像素電極4030及相對電極4031係分別設置有各作用為配向膜之絕緣層4032及絕緣層4033。
注意的是，可使用諸如玻璃、陶質物、或塑膠之透光基板做為第一基板4001及第二基板4006。做為塑膠，可使用纖維玻璃強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。
由參考符號4035所表示之柱狀間隔物係藉由選擇性地蝕刻絕緣層而獲得，且係設置以便控制像素電極4030與相對電極4031之間的距離(胞格間隙)。注意的是，可使用球狀間隔物。相對電極4031係電性連接至共同電位線，該共同電位線係形成於與薄膜電晶體4010相同的基板上。相對電極4031及共同電位線可使用共同連接部，而透過配置於成對基板間之導電粒子，以相互電性連接。注意的是，導電粒子係包含於密封劑4005之中。
選擇性地，可使用顯示藍色相而無需配向膜之液晶。藍色相係液晶相之一，其係正好在當增加膽石醇液晶之溫度時且同時膽石醇相改變為各向同性相之前所產生。因為藍色相僅在狹窄的溫度範圍內產生，所以使用包含5重量百分比或更多之為了改善溫度範圍的對掌性分子之液晶組成物於液晶層4008。包含顯示藍色相之液晶及對掌性分子的液晶組成物具有1毫秒或更小之短的回應時間，具有無需配向處理之光學各向同性，以及具有小的視角相依性。
液晶顯示裝置的實例係描述其中偏光板設置於基板的外表面之上(在觀視者側)，以及使用於顯示元件的彩色層及電極層係以此順序而設置於基板的內表面之上；然而，可將偏光板設置於基板的內表面之上。偏光板及彩色層的堆疊結構並未受限於此實施例，且可根據偏光板及彩色層的材料或製造過程的條件而適當地設定。
在薄膜電晶體4011中，絕緣層4041係形成與包含通 道形成區的半導體層接觸。該絕緣層4041可使用與實施例1中所描述之絕緣層427的材料及方法相似的材料及方法而形成。為了要降低薄膜電晶體的表面粗糙度，薄膜電晶體係以作用成為平坦化絕緣層之絕緣層4021來加以覆蓋。在此，氧化矽膜係以與實施例1之方式相似的方式，透過濺鍍法而形成為絕緣層4041。
保護絕緣層4020係形成於絕緣層4041之上。該保護絕緣層4020可使用與實施例1中所述之保護絕緣層428相似的材料及方法而形成。在此，氮化矽膜係透過PCVD法而形成為保護絕緣層4020。
絕緣層4021係形成為平坦化絕緣層。絕緣層4021可使用諸如聚醯亞胺，丙烯酸，苯并環丁烯，聚醯胺，或環氧之熱阻有機材料而形成。除了該等有機材料之外，亦可使用低電介質常數之材料(低k材料)、以矽氧烷為主之樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、或其類似物。注意的是，絕緣層4021可藉由堆疊複數個使用該等材料所形成的絕緣層而形成。
注意的是，以矽氧烷為主之樹脂對應於使用以矽氧烷為主之材料做為起始材料所形成之包含Si-O-Si鍵的樹脂。以矽氧烷為主之樹脂可包含有機基(例如，烷基或芳基)或氟基做為替代基。此外，該有機基可包含氟基。
絕緣層4021可根據材料，透過諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法、微滴排出法(例如，噴墨法、網印法、或平版印刷法)，或諸如手術刀、輥塗器、 簾塗器、或刀塗器之工具的方法而形成。絕緣層4021的烘烤步驟亦用作半導體層的退火步驟，可藉以有效率地製造出顯示裝置。
像素電極4030及相對電極4031可使用諸如包含氧化鎢之氧化銦，包含氧化鎢之氧化銦鋅，包含氧化鈦之氧化銦，包含氧化鈦之氧化銦錫，氧化銦錫(下文中稱為ITO)，氧化銦鋅，或添加氧化矽之氧化銦錫的透光導電材料而形成。
選擇性地，像素電極4030及相對電極4031可使用包導電巨分子(亦稱為導電聚合物)之導電組成物而形成。較佳的是，使用導電組成物所形成之像素電極具有每平方10,000歐姆或更小的片電阻，以及在550奈米的波長時之70%或更大的透射比。進一步地，包含於導電組成物中之導電巨分子的電阻率係較佳地小於或等於0.1歐姆．公分。
做為導電巨分子，可使用所謂π電子共軛之導電聚合物。例如，可給定聚苯胺或其衍生物，聚吡咯或其衍生物，聚噻吩或其衍生物，二或更多種該等的共聚物，及其類似物。
進一步，各式各樣的信號及電位係透過FPC 4018而供應至：分離所形成之信號線驅動器電路4003；掃描線驅動器電路4004；及像素部4002。
此外，連接端子電極4015係藉由與包含在液晶元件4013中之像素電極4030相同的導電膜而形成，以及端子 電極4016係藉由與薄膜電晶體4010及4011之源極電極層及汲極電極層相同的導電膜而形成。
連接端子電極4015係透過各向異性導電膜4019而電性連接至包含於FPC 4018中的端子。
注意的是，第6A1、6A2、及6B圖描繪其中信號線驅動器電路4003係分離地形成且安裝於第一基板4001上之實例；然而，此實施例並未受限於此結構。掃描線驅動器電路可分離地形成且然後安裝，或僅一部分之信號線驅動器電路或一部分之掃描線驅動器電路可分離地形成且然後予以安裝。
注意的是，此實施例可與任一其他的實施例自由地結合。
(實施例6)
在此實施例中，將參照第7A及7B圖來敘述發光顯示面板(亦稱為發光面板)的外觀及橫剖面。第7A圖係面板的平面視圖，其中形成於第一基板上的薄膜電晶體及發光元件係以密封劑而密封於第一基板與第二基板之間。第7B圖係沿著第7A圖中之線H-I所取得的橫剖面視圖。
密封劑4505係設置以便包圍設置在第一基板4501上之像素部4502，信號線驅動器電路4503a及4503b，以及掃描線驅動器電路4504a及4504b。此外，第二基板4506係設置於像素部4502，信號線驅動器電路4503a及4503b，以及掃描線驅動器電路4504a及4504b之上。
因而，像素部4502，信號線驅動器電路4503a及4503b，以及掃描線驅動器電路4504a及4504b係藉由第一基板4501，密封劑4505，及第二基板4506而與充填物4507密封在一起。較佳的是，在此方式中，面板係以保護膜(諸如接合膜或紫外線硬化樹脂膜)或具有氣密性及少許除氣性之覆蓋材料來予以封裝(密封)，使得面板不致暴露至外面的空氣。
進一步地，設置於第一基板4501上之像素部4502，信號線驅動器電路4503a及4503b，以及掃描線驅動器電路4504a及4504b各包含複數個薄膜電晶體。在第7B圖中，係描繪包含於像素部4502中之薄膜電晶體4510以及包含於信號線驅動器電路4503a中之薄膜電晶體4509做為實例。
可使用任一實施例1、2、及3中所描述之各包含氧化物半導體層的任何高度可靠之薄膜電晶體做為薄膜電晶體4509及4510。在此實施例中，薄膜電晶體4509及4510係n通道薄膜電晶體。
導電層4540係設置於絕緣層4544之上，以便與用於驅動器電路的薄膜電晶體4509中之氧化物半導體層的通道形成區重疊。該導電層4540係設置以便與氧化物半導體層的通道形成區重疊，藉以降低BT測試前後的薄膜電晶體4509之臨限電壓在時間上的改變量。導電層4540具有與薄膜電晶體4509之閘極電極的電位相同的電位，且可作用成為第二閘極電極層。此外，導電層4540可具有 與薄膜電晶體4509之閘極電極的電位不同的電位。選擇性地，導電層4540的電位可為GND或0V，或導電層4540可在浮動狀態之中。
在薄膜電晶體4509的周邊之中，形成氧化物絕緣層4542，該氧化物絕緣層4542覆蓋氧化物半導體層的周邊部分(包含側表面)。
進一步地，薄膜電晶體4510係透過連接電極層4548而電性連接至第一電極4517。進一步地，形成氧化物絕緣層4542，該氧化物絕緣層4542覆薄膜電晶體4510之氧化物半導體層的周邊部分(包含側表面)。
氧化物絕緣層4542可使用與實施例1中所描述之氧化物絕緣層426的材料及方法相似的材料及方法而形成。此外，形成覆蓋氧化物絕緣層4542的絕緣層4544。該絕緣層4544可使用與實施例1中所描述之保護絕緣層428的材料及方法相似的材料及方法而形成。
濾色層4545係形成於薄膜電晶體4510之上，以便與發光元件4511之發光區重疊。
進一步地，為了要降低濾色層4545的表面粗糙度，濾色層4545係以作用成為平坦化絕緣膜之外覆層4543來加以覆蓋。
進一步地，絕緣層4546係形成於外覆層4543之上。該絕緣層4546可使用與實施例1中所描述之保護絕緣層428的材料及方法相似的材料及方法而形成。
其係包含於發光元件4511中之像素電極的第一電極 4517係電性連接至薄膜電晶體4510的源極電極層及汲極電極層。注意的是，發光元件4511的結構並未受限於第一電極4517、電激發光層4512、及第二電極4513之堆疊結構。例如，發光元件4511的結構可根據其中自該發光元件4511提取光之方向而適當地改變。
隔板4520可使用有機樹脂膜，無機樹脂膜，或有機聚矽氧烷而形成。較佳的是，隔板4520係形成為具有開口於第一電極4517之上，使得側壁係形成為具有曲率的傾斜表面。此開口可易於使用光敏樹脂材料而形成。
電激發光層4512並未受限於單層，且可使用堆疊的複數個層而形成。
保護膜可形成於第二電極4513及隔板4520之上，以防止氧、氫、水分、二氧化碳、或其類似物進入至發光元件4511之內。做為保護膜，可形成氮化矽膜、氧化氮化矽膜、DLC膜、或其類似物。
進一步地，各式各樣的信號及電位係透過FPC 4518a及4518b而供應至信號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b、以及像素部4502。
此外，連接端子電極4515係藉由與發光元件4511中所包含之第一電極4517相同的導電膜所形成，且端子電極4516係藉由與薄膜電晶體4509之源極電極層及汲極電極層相同的導電膜所形成。
連接端子電極4515係透過各向異性導電膜4519而電性連接至包含於FPC 4518a中的端子。
做為位在其中自發光元件4511提取光之方向中的第二基板需具有透光性質。在該情況中，可使用諸如玻璃板、塑膠板、聚酯膜、或丙烯酸膜之透光材料於第二基板。
做為充填物4507，除了諸如氮或氬之惰性氣體外，可使用紫外線硬化樹脂或熱硬化樹脂。例如，可使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、矽氧樹脂、聚乙烯醇縮丁醛(PVB)、或乙烯乙酸乙烯酯(EVA)。
視需要地，可將諸如偏光板、圓形偏光板(包含橢圓偏光板)、延遲板(四分之一波板或半波板)、或濾色片之光學膜適當地設置用於發光元件的發光表面。進一步地，偏光板及圓形偏光板可設置有抗反射膜。例如，可執行抗眩光處理，反射光可藉該處理而由表面上之凸出物及凹處所漫射，以便降低眩光。
做為信號線驅動器電路4503a及4503b以及掃描線驅動器電路4504a及4504b，可安裝使用單晶半導體或多晶半導體所形成的驅動器電路。選擇性地，可分離地形成及安裝僅只信號線驅動器電路或其部件，或僅只掃描線驅動器電路或其部件。惟，此實施例並未受限於第7A及7B圖中所描繪的結構。
透過上述之步驟，可製造出高度可靠的發光顯示裝置(顯示面板)。
注意的是，此實施例可與任一其他的實施例自由地結合。
(實施例7)
在此說明書中所揭示的顯示裝置可施加至各式各樣之電子裝置(包含娛樂機器)。電子裝置的實例係電視機(亦稱為電視或電視接收機)，電腦或其類似物之監測器，諸如數位相機或數位攝影機之相機，數位相框，行動電話(亦稱為移動式電話或行動電話手機)，可攜帶式遊戲控制台，可攜帶式資訊終端機，聲頻再生裝置，諸如柏青哥機之大型遊戲機，或其類似物。
第8A圖描繪行動電話之實例。行動電話1100係設置有結合於外殼1101中之顯示部1102，操作鈕1103，外部連接埠1104，揚聲器1105，微音器1106，及其類似物。
當行動電話1100的顯示部1102係以手指或其類似物而觸控時，可將資料輸入至行動電話1100之內。進一步地，諸如打電話、撰郵件、或其類似者之操作可藉由以手指或類似物來觸控顯示部1102而執行。
顯示部1102主要具有三種螢幕模式。第一模式係顯示模式，主要用以顯示影像。第二模式係輸入模式，主要用以輸入諸如原文之資料。第三模式係顯示及輸入模式，其係該二模式的結合，亦即，顯示模式及輸入模式的結合。
例如，在其中打電話或撰郵件的情況中，係選擇主要用以輸入原文的原文輸入模式於顯示部11052，使得可輸入螢幕上所顯示之原文。在該情況中，較佳地顯示鍵盤或 數字鈕於顯示部1102的螢幕之幾乎所有區域之上。
當將包含諸如陀螺儀或加速度感測器之用以偵測傾斜之感測器的偵測裝置設置於行動電話1100之內時，在顯示部1102之螢幕上的顯示可藉由決定行動電話1100的方向(行動電話1100是否針對風景模式或肖像模式而水平或垂直地放置)，而自動地切換。
螢幕模式係藉由觸控顯示部1102或操作外殼1101的操作鈕1103而切換。選擇性地，螢幕模式可根據顯示部1102上所顯示之影像的種類而切換。例如，當顯示部上所顯示之影像的信號係動像資料時，螢幕模式會切換至顯示模式。當該信號係原文資料之信號時，螢幕模式會切換至輸入模式。
進一步地，在輸入模式中，當藉由顯示部1102中之光學感測器所偵測的信號被偵測之同時，藉由觸控顯示部1102之輸入並未在某一週期執行時，可控制螢幕模式以便自輸入模式切換至顯示模式。
顯示部1102亦可作用成為影像感測器。例如，當顯示部1102係透過手掌或手指而被觸控時，可取得掌紋、指紋、或其類似物之影像，個人識別可藉以執行。進一步地，藉由提供可發出近紅外光之背光或感測光源於顯示部之中，可取得手指血管、手掌血管、或其類似物的影像。
第8B圖亦描繪行動電話的實例。其之實例係描繪於第8B圖中的可攜帶式資訊終端機可具有複數個功能。例如，除了電話功能之外，此可攜帶式資訊終端機可具有藉 由結合電腦而處理各式各樣之資料的功能。
第8B圖中所繪的可攜帶式資訊終端機具有二外殼，外殼1800及外殼1801。外殼1800包含顯示面板1802，揚聲器1803，微音器1804，指引裝置1806，相機1807，外部連接端子1808，及其類似物。外殼1801包含鍵盤1810，外接記憶體1811，及其類似物。此外，天線係結合於外殼1801之中。
顯示面板1802係設置有觸控面板，顯示為影像之複數個操作鍵1805係藉由虛線而描繪於第8B圖之中。
進一步地，除了上述結構之外，可結合無接點IC晶片、小型記憶體裝置、或其類似物。
可使用顯示裝置於顯示面板1802，且使顯示之方向根據應用模式而適當地改變。進一步地，顯示裝置係設置有相機1807於與顯示面板1802相同的表面上，且因此，可將其使用為視訊電話。揚聲器1803及微音器1804可使用於視訊電話通話，記錄及播放聲音，及其類似者，以及語音通話。此外，在其中如第8B圖中所描繪之顯示外殼1800及1801的狀態中，外殼1800及1801可藉由滑動而偏移，使得一者重疊於另一者之上；因此，可攜帶式資訊終端機的尺寸可降低，而使該可攜帶式資訊終端機適用於攜帶。
外部連接端子1808可連接至諸如充電電纜及USB電纜之各式各樣類型的電纜，且充電個人電腦及與個人電腦資料通訊係可行的。此外，可使儲存媒體插入至外接記憶 體槽1811之內並移開，以致可儲存更大數量之資料。
進一步地，除了上述功能之外，可提供紅外線通訊功能、電視接收功能、或其類似功能。
第9A圖描繪電視機9600的實例。在電視機9600之中，顯示部9603係結合於外殼9601中。該顯示部9603可顯示影像。在此，外殼9601係由機架9605所支撐。
電視機9600可透過外殼9601之操作開關或分離的遙控器9610而操作。頻道及音量可以以遙控器9610的操作鍵9609來控制，使得可控制顯示部96063之上所顯示的影像。再者，遙控器9610可設置有顯示部9607，用以顯示藉由該遙控器9610所輸出之資料。
注意的是，電視機9600係設置有接收器、調變解調器、及其類似物。透過接收器之使用，可接收一般的電視廣播。此外，當電視機9600係透過有線或無線而經由調變解調器連接至通訊網路時，可執行單向(自傳送器至接收器)或雙向(在傳送器與接收器之間，或在接收器之間)的資料通訊。
第9B圖描繪數位相框9700的實例。例如，在數位相框9700中，顯示部9703係結合於外殼9701之中。顯示部9703可顯示各式各樣的影像。例如，顯示部9703可顯示以數位相機或其類似物所取得之影像的資料，且如一般相框一樣地作用。
注意的是，數位相框9700係設置有操作部、外部連接端子(例如，USB端子)、外接記憶體槽、及其類似物。 雖然可將該等組件設置於提供顯示部的表面之上，但針對數位相框9700的設計，較佳的是，將它們設置於側面或背面。例如，可將儲存由數位相機所取得之影像資料的記憶體插入於數位相框的外接記憶體槽中，以及可將影像資料轉移且顯示於顯示部9703之上。
數位相框9700可組構以無線地發射及接收資料。可使用其中所欲之影像資料係無線地轉移且顯示的結構。
第10圖係可攜帶式遊戲機且包含二外殼，外殼9881及外殼9891；該等外殼係以接合部9893連接，以致可使該可攜帶式遊戲機打開或折疊。顯示部9882及顯示部9883係分別結合於外殼9881及外殼9891之中。
此外，第10圖中所描繪之可攜帶式遊戲機係設置有揚聲器部9884，記錄媒體插入部9886，LED燈9890，輸入裝置(操作鍵9885，連接端子9887，感測器9888(具有測量力、位移、位置、速度、加速度、角速度、轉數、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電功率、輻射線、流率、濕度、梯度、振動、氣味、或紅外線之功能)，及微音器9889)，及其類似物。不用多說地，可攜帶式娛樂機器的結構並未受限於上述，且可使用至少設置有此說明書中所揭示之薄膜電晶體的其他結構。該可攜帶式娛樂機器可適當地包含其他附屬裝備。第10圖中所描繪之可攜帶式遊戲機具有讀取記錄媒體中所儲存之程式或資料的功能，以及藉由無線通訊而與另一可攜帶式遊戲機分享資訊的功能。注意的 是，第10圖中所描繪之可攜帶式遊戲機的功能並未受限於上述該等功能，且該可攜帶式遊戲機可具有各式各樣的功能。
如上述，在其他實施例中所描述的顯示裝置可配置於諸如上述任一者之各式各樣電子器具的顯示面板之中。
注意的是，此實施例可與任一其他的實施例自由地結合。
本申請案係根據2009年9月4日在日本專利局所申請之日本專利申請案序號第2009-204801號，該申請案的全部內容係結合於本文以供參考之用。
421a‧‧‧閘極電極層
424a‧‧‧高電阻源極區
424b‧‧‧高電阻汲極區
424c~424f‧‧‧區域
426a‧‧‧氧化物絕緣層
428‧‧‧保護絕緣層
443‧‧‧通道形成區
445a‧‧‧源極電極層
445b‧‧‧汲極電極層
446a，446b‧‧‧氧化物導電層
480‧‧‧薄膜電晶體

Claims (8)

  1. 一種顯示裝置，包含：第一絕緣層；第一電晶體，包含：第一閘極電極層；第一氧化物半導體層，在該第一閘極電極層之上，兩者之間具有該第一絕緣層；及第一源極電極層和第一汲極電極層，在該第一氧化物半導體層之上；第二電晶體，包含：第二閘極電極層；第二氧化物半導體層，在該第二閘極電極層之上，兩者之間具有該第一絕緣層；及第二源極電極層和第二汲極電極層，在該第二氧化物半導體層之上；以及第二絕緣層，在該第一氧化物半導體層和該第二氧化物半導體層之上，其中該第一閘極電極層設置在該第二閘極電極層所設置的面上，其中該第二絕緣層包含覆蓋該第一氧化物半導體層的邊緣部分的第一部分、與該第一氧化物半導體層的頂面接觸的第二部分、覆蓋該第二氧化物半導體層的邊緣部分的第三部分以及與該第二氧化物半導體層的頂面接觸的第四部分， 其中該第一源極電極層和該第一汲極電極層其中之一與該第一氧化物半導體層電連接於該第一部分與該第二部分之間的第一區域，以及其中該第二源極電極層和該第二汲極電極層其中之一與該第二氧化物半導體層電連接於該第三部分與該第四部分之間的第二區域。
  2. 一種顯示裝置，包含：第一絕緣層；第一電晶體，包含：第一閘極電極層；第一氧化物半導體層，在該第一閘極電極層之上，兩者之間具有該第一絕緣層；及第一源極電極層和第一汲極電極層，在該第一氧化物半導體層之上；第二電晶體，包含：第二閘極電極層；第二氧化物半導體層，在該第二閘極電極層之上，兩者之間具有該第一絕緣層；及第二源極電極層和第二汲極電極層，在該第二氧化物半導體層之上；電容器，包含上部電極和下部電極；以及第二絕緣層，在該第一氧化物半導體層和該第二氧化物半導體層之上，其中該下部電極和該第一閘極電極層設置在該第二閘 極電極層所設置的面上，其中該第二絕緣層包含覆蓋該第一氧化物半導體層的邊緣部分的第一部分、與該第一氧化物半導體層的頂面接觸的第二部分、覆蓋該第二氧化物半導體層的邊緣部分的第三部分以及與該第二氧化物半導體層的頂面接觸的第四部分，其中該第一源極電極層和該第一汲極電極層其中之一與該第一氧化物半導體層電連接於該第一部分與該第二部分之間的第一區域，以及其中該第二源極電極層和該第二汲極電極層其中之一與該第二氧化物半導體層電連接於該第三部分與該第四部分之間的第二區域。
  3. 如申請專利範圍第1或2項之顯示裝置，進一步包含第三絕緣層，在該第一源極電極層、該第一汲極電極層、該第二源極電極層及該第二汲極電極層之上。
  4. 如申請專利範圍第3項之顯示裝置，進一步包含在該第三絕緣層之上的電極。
  5. 如申請專利範圍第4項之顯示裝置，進一步包含在該電極之上且與該電極接觸的EL層，其中該電極與該第一源極電極層和該第一汲極電極層其中之一電連接。
  6. 如申請專利範圍第2項之顯示裝置，進一步包含：第三絕緣層，在該上部電極、該第一源極電極層、該第一汲極電極層、該第二源極電極層及該第二汲極電極層之上；以及 電極，在該第三絕緣層之上，其中該電極與該第一源極電極層和該第一汲極電極層其中之一電連接，以及其中該電極與該電容器重疊。
  7. 如申請專利範圍第2項之顯示裝置，其中該第二絕緣層設置在該下部電極與該上部電極之間。
  8. 如申請專利範圍第1或2項之顯示裝置，其中該第一氧化物半導體層和該第二氧化物半導體層包括銦。
TW104141712A 2009-09-04 2010-08-27 電晶體和顯示裝置 TWI575758B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009204801 2009-09-04

Publications (2)

Publication Number Publication Date
TW201611301A true TW201611301A (zh) 2016-03-16
TWI575758B TWI575758B (zh) 2017-03-21

Family

ID=43647003

Family Applications (8)

Application Number Title Priority Date Filing Date
TW109123593A TWI747375B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW105143626A TWI633673B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW108131728A TWI700836B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW106135950A TW201804623A (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW110142081A TW202211326A (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW104141712A TWI575758B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW099128876A TWI524536B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW112100910A TW202320349A (zh) 2009-09-04 2010-08-27 顯示裝置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
TW109123593A TWI747375B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW105143626A TWI633673B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW108131728A TWI700836B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW106135950A TW201804623A (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW110142081A TW202211326A (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW099128876A TWI524536B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW112100910A TW202320349A (zh) 2009-09-04 2010-08-27 顯示裝置

Country Status (4)

Country Link
US (11) US8389989B2 (zh)
JP (10) JP5649378B2 (zh)
TW (8) TWI747375B (zh)
WO (1) WO2011027656A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2012035984A1 (en) * 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2012102281A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012117936A1 (ja) * 2011-03-01 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
WO2013042696A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102388690B1 (ko) 2012-05-31 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
KR101991338B1 (ko) * 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR102109166B1 (ko) * 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
TWI615157B (zh) 2013-02-06 2018-02-21 大塚製藥股份有限公司 包括不定形西洛他唑的固體分散劑
KR102080065B1 (ko) 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
WO2014192210A1 (ja) * 2013-05-29 2014-12-04 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、および表示装置
JP6286988B2 (ja) * 2013-09-26 2018-03-07 凸版印刷株式会社 薄膜トランジスタの製造方法
KR102085099B1 (ko) * 2013-10-15 2020-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 표시 장치 및 표시 장치의 제조 방법
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI560882B (en) 2014-01-17 2016-12-01 E Ink Holdings Inc Semiconductor structure
JP6216668B2 (ja) * 2014-03-17 2017-10-18 株式会社ジャパンディスプレイ 表示装置の製造方法
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
JP6722980B2 (ja) * 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
KR20150146409A (ko) * 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
TWM493712U (zh) * 2014-08-01 2015-01-11 Superc Touch Corp 具有遮罩功能的感應電極之生物辨識裝置
CN104253159B (zh) * 2014-08-19 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
JP6412791B2 (ja) 2014-12-18 2018-10-24 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11155754B2 (en) * 2015-07-24 2021-10-26 Sumitomo Chemical Company, Limited Composition and display device
CN105046243B (zh) * 2015-08-25 2019-12-20 业成光电（深圳）有限公司 显示装置
WO2017051791A1 (ja) * 2015-09-24 2017-03-30 シャープ株式会社 半導体装置およびその製造方法
JP6904730B2 (ja) 2016-03-08 2021-07-21 株式会社半導体エネルギー研究所 撮像装置
JP2018129430A (ja) * 2017-02-09 2018-08-16 株式会社ジャパンディスプレイ 半導体装置
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
TWI648581B (zh) * 2018-01-24 2019-01-21 友達光電股份有限公司 畫素結構以及可切換顯示模式的驅動方法
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
TWI702457B (zh) * 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
JP7387475B2 (ja) 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置
EP4191331A4 (en) 2020-07-27 2023-12-27 Sony Group Corporation IMAGING APPARATUS, METHOD FOR ADJUSTING THE FOCUS POSITION AND PROGRAM
US11335775B2 (en) 2020-08-27 2022-05-17 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01117068A (ja) * 1987-10-29 1989-05-09 Toshiba Corp 薄膜半導体素子
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
GB9200293D0 (en) 1992-01-08 1992-02-26 Wyeth John & Brother Ltd Piperazine derivatives
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW494266B (en) * 1996-05-13 2002-07-11 Nanya Technology Corp Manufacturing method of thin film transistor liquid crystal display
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TWI232595B (en) 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
JP4730994B2 (ja) * 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3961172B2 (ja) * 1999-11-26 2007-08-22 アルプス電気株式会社 酸化物透明導電膜と酸化物透明導電膜形成用ターゲットおよび先の酸化物透明導電膜を備えた基板の製造方法と電子機器および液晶表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002175053A (ja) * 2000-12-07 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
KR100865542B1 (ko) 2000-12-06 2008-10-27 소니 가부시끼 가이샤 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6906344B2 (en) 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
JP2003051599A (ja) * 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP4069648B2 (ja) * 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
TWI276696B (en) 2002-04-02 2007-03-21 Sumitomo Titanium Corp Silicon monoxide sintered product and sputtering target comprising the same
JP4364481B2 (ja) * 2002-04-22 2009-11-18 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100490322B1 (ko) 2003-04-07 2005-05-17 삼성전자주식회사 유기전계발광 표시장치
JP4305192B2 (ja) 2003-04-25 2009-07-29 セイコーエプソン株式会社 薄膜半導体装置の製造方法、電気光学装置の製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI395996B (zh) 2003-07-14 2013-05-11 Semiconductor Energy Lab 半導體裝置及顯示裝置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005085830A (ja) * 2003-09-05 2005-03-31 Sony Corp 薄膜デバイスの製造方法および薄膜デバイス
JP4401826B2 (ja) * 2004-03-10 2010-01-20 キヤノン株式会社 電界効果型トランジスタおよびその製造方法
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
RU2369940C2 (ru) 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2006293385A (ja) * 2006-05-24 2006-10-26 Semiconductor Energy Lab Co Ltd 表示装置
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5386069B2 (ja) 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5026019B2 (ja) 2006-08-08 2012-09-12 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5216276B2 (ja) * 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI354967B (en) 2006-10-27 2011-12-21 Chimei Innolux Corp Liquid crystal display
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP2008151963A (ja) 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5138276B2 (ja) * 2007-05-31 2013-02-06 株式会社ジャパンディスプレイイースト 表示装置の製造方法
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
KR100882909B1 (ko) 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
KR101333594B1 (ko) 2007-08-30 2013-11-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
CN101821797A (zh) 2007-10-19 2010-09-01 株式会社半导体能源研究所 显示器件及其驱动方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
JP5291928B2 (ja) 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8387569B2 (en) * 2008-01-24 2013-03-05 Kenneth S. Davis Raptor perch apparatus and system
US20090188445A1 (en) * 2008-01-24 2009-07-30 Joan Viehouser Jacobsen Equine cast cover and protective device
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN104576748B (zh) 2009-06-30 2019-03-15 株式会社半导体能源研究所 半导体装置的制造方法
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011001879A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR20210131462A (ko) 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
KR102011614B1 (ko) 2009-07-10 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101767035B1 (ko) * 2009-10-01 2017-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Also Published As

Publication number Publication date
JP6294395B2 (ja) 2018-03-14
US20200006393A1 (en) 2020-01-02
US9105735B2 (en) 2015-08-11
US20240105733A1 (en) 2024-03-28
JP2016197739A (ja) 2016-11-24
TWI747375B (zh) 2021-11-21
TW201946285A (zh) 2019-12-01
US9640670B2 (en) 2017-05-02
JP5965461B2 (ja) 2016-08-03
TW201143098A (en) 2011-12-01
US8389989B2 (en) 2013-03-05
US20170294457A1 (en) 2017-10-12
TWI633673B (zh) 2018-08-21
TWI575758B (zh) 2017-03-21
JP6676819B2 (ja) 2020-04-08
JP6756937B2 (ja) 2020-09-16
US11862643B2 (en) 2024-01-02
US10665615B2 (en) 2020-05-26
JP2015046630A (ja) 2015-03-12
US20200286928A1 (en) 2020-09-10
TWI700836B (zh) 2020-08-01
TW202320349A (zh) 2023-05-16
JP5649378B2 (ja) 2015-01-07
TW201804623A (zh) 2018-02-01
US20130153910A1 (en) 2013-06-20
US20140197406A1 (en) 2014-07-17
US20160284865A1 (en) 2016-09-29
JP2018125536A (ja) 2018-08-09
US10418384B2 (en) 2019-09-17
US20180342538A1 (en) 2018-11-29
JP2020047933A (ja) 2020-03-26
TWI524536B (zh) 2016-03-01
US20160035902A1 (en) 2016-02-04
WO2011027656A1 (en) 2011-03-10
US9368641B2 (en) 2016-06-14
JP2020109861A (ja) 2020-07-16
US11094717B2 (en) 2021-08-17
JP2011077510A (ja) 2011-04-14
TW202042312A (zh) 2020-11-16
JP2020191480A (ja) 2020-11-26
US8710499B2 (en) 2014-04-29
TW202211326A (zh) 2022-03-16
JP2020003798A (ja) 2020-01-09
TW201714313A (zh) 2017-04-16
US20110057186A1 (en) 2011-03-10
JP2023065405A (ja) 2023-05-12
JP2022095639A (ja) 2022-06-28
JP6625781B1 (ja) 2019-12-25
US9954007B2 (en) 2018-04-24
US20210366944A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
TWI575758B (zh) 電晶體和顯示裝置