JP2018129430A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018129430A
JP2018129430A JP2017022065A JP2017022065A JP2018129430A JP 2018129430 A JP2018129430 A JP 2018129430A JP 2017022065 A JP2017022065 A JP 2017022065A JP 2017022065 A JP2017022065 A JP 2017022065A JP 2018129430 A JP2018129430 A JP 2018129430A
Authority
JP
Japan
Prior art keywords
insulating layer
oxide
layer
oxide insulating
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017022065A
Other languages
English (en)
Inventor
俊成 佐々木
Toshinari Sasaki
俊成 佐々木
将弘 渡部
Masahiro Watabe
将弘 渡部
正芳 淵
Masayoshi Fuchi
正芳 淵
功 鈴村
Isao Suzumura
功 鈴村
真里奈 塩川
Marina Shiokawa
真里奈 塩川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017022065A priority Critical patent/JP2018129430A/ja
Priority to US15/880,673 priority patent/US10396187B2/en
Publication of JP2018129430A publication Critical patent/JP2018129430A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】簡易的なプロセスで効率よく低抵抗化領域および高抵抗化領域を実現可能な半導体装置を提供すること。
【解決手段】半導体装置は、第１酸化物絶縁層と、前記第１酸化物絶縁層上に設けられ、開口が設けられたバリア層と、前記開口と重畳する位置において、前記第１酸化物絶縁層上に設けられた第２酸化物絶縁層と、前記開口と重畳する位置で前記第２酸化物絶縁層を介して前記第１酸化物絶縁層と対向する酸化物半導体層と、前記酸化物半導体層に対して前記第１酸化物絶縁層とは逆側において、前記酸化物半導体層と対向するゲート電極と、前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、を有し、前記第１酸化物絶縁層の酸素含有量は、前記第２酸化物絶縁層の酸素含有量よりも多い。
【選択図】図２

Description

本発明は半導体装置に関する。特に、本発明は半導体層として酸化物半導体層が用いられた半導体装置に関する。
最近、アモルファスシリコン、低温ポリシリコン、および単結晶シリコンに替わり、酸化物半導体をチャネルに用いた半導体装置の開発が進められている（例えば、特許文献１）。酸化物半導体をチャネルに用いた半導体装置は、アモルファスシリコンをチャネルに用いた半導体装置と同様に単純な構造かつ低温プロセスで半導体装置を形成することができ、アモルファスシリコンをチャネルに用いた半導体装置よりも高い移動度を有することが知られている。酸化物半導体をチャネルに用いた半導体装置は、オフ電流が非常に低いことが知られている。
特開２０１６−１３９８１９号公報
特許文献１に示すようなトップゲート型の酸化物半導体トランジスタにおいて、ソース・ドレイン領域の低抵抗化およびチャネル領域の高抵抗化の両立が課題である。酸化物半導体では、酸素欠損によってキャリアが発生することで、酸化物半導体の抵抗値が低くなる。つまり、チャネル領域では、酸素欠損を補償する処理（例えば酸化処理）が必要であり、ソース・ドレイン領域では、酸素欠損を発生させる処理（例えば還元処理）が必要である。例えば、特許文献１では、酸化処理によって酸化物半導体層全体を高抵抗化した後に、還元処理によってソース・ドレイン領域の酸化物半導体層を低抵抗化する方法が用いられていた。
特許文献１のように、トップゲート型の酸化物半導体トランジスタにおいてソース・ドレイン領域を選択的に低抵抗化するためには、還元処理のような特別な低抵抗化処理が必要であった。
本発明に係る一実施形態は、上記実情に鑑み、簡易的なプロセスで効率よく低抵抗化領域および高抵抗化領域を実現可能な半導体装置を提供することを目的とする。
本発明の一実施形態による半導体装置は、第１酸化物絶縁層と、前記第１酸化物絶縁層上に設けられ、開口が設けられたバリア層と、前記開口と重畳する位置において、前記第１酸化物絶縁層上に設けられた第２酸化物絶縁層と、前記開口と重畳する位置で前記第２酸化物絶縁層を介して前記第１酸化物絶縁層と対向する酸化物半導体層と、前記酸化物半導体層に対して前記第１酸化物絶縁層とは逆側において、前記酸化物半導体層と対向するゲート電極と、前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、を有し、前記第１酸化物絶縁層の酸素含有量は、前記第２酸化物絶縁層の酸素含有量よりも多い。
本発明の一実施形態による半導体装置は、化学量論比よりも酸素の比率が高い第１酸化物絶縁層と、前記第１酸化物絶縁層上に設けられ、開口が設けられたバリア層と、前記開口と重畳する位置で前記第１酸化物絶縁層と対向する酸化物半導体層と、前記酸化物半導体層に対して前記第１酸化物絶縁層とは逆側において、前記酸化物半導体層と対向するゲート電極と、前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、を有する。
本発明の一実施形態による半導体装置は、ゲート電極と、前記ゲート電極上のゲート絶縁層と、前記ゲート絶縁層上において前記ゲート電極と重畳する酸化物半導体層と、前記酸化物半導体層上の第２酸化物絶縁層と、前記第２酸化物絶縁層上に配置され、前記ゲート電極と重畳する位置に開口が設けられたバリア層と、前記開口と重畳する位置で前記酸化物半導体層と対向する第１酸化物絶縁層と、を有し、前記第１酸化物絶縁層の酸素含有量は、前記第２酸化物絶縁層の酸素含有量よりも多い。
本発明の一実施形態による半導体装置は、ゲート電極と、前記ゲート電極上のゲート絶縁層と、前記ゲート絶縁層上において前記ゲート電極と重畳する酸化物半導体層と、前記酸化物半導体層上に配置され、前記ゲート電極と重畳する位置に開口が設けられたバリア層と、前記開口と重畳する位置で前記酸化物半導体層と対向する、化学量論比よりも酸素の比率が高い第１酸化物絶縁層と、を有する。
本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、第１酸化物絶縁層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸素ブロック層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、第２酸化物絶縁層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層およびゲート電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置に用いられる第１酸化物絶縁層および第２酸化物絶縁層の酸素放出特性を示す図である。 本発明の一実施形態に係る半導体装置に用いられる第１酸化物絶縁層および第２酸化物絶縁層の水分放出特性を示す図である。 本発明の一実施形態に係る半導体装置に用いられる第１酸化物絶縁層および第２酸化物絶縁層の窒素放出特性を示す図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号の後にアルファベットを付して、詳細な説明を適宜省略することがある。
〈実施形態１〉
図１〜図１０を用いて、本発明の実施形態１に係る半導体装置１０の概要について説明する。実施形態１の半導体装置１０は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ：ＬＣＤ）、表示部に有機ＥＬ素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）または量子ドット等の自発光素子を利用した自発光表示装置、もしくは電子ペーパー等の反射型表示装置において、各々の表示装置の各画素や駆動回路に用いられる。
ただし、本発明に係る半導体装置は、表示装置に用いられるものに限定されず、例えば、マイクロプロセッサ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）に用いられてもよい。実施形態１の半導体装置１０は、半導体として酸化物半導体が用いられた構造の半導体装置である。
［半導体装置１０の構造］
図１は、本発明の一実施形態に係る半導体装置の概要を示す平面図である。図２は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図２の断面図は、図１のＡ−Ａ’線の断面図である。図１および図２に示すように、半導体装置１０は、基板１００、第１酸化物絶縁層１１０、酸素ブロック層１２０、第２酸化物絶縁層１３０、酸化物半導体層１４０、ゲート絶縁層１５０、ゲート電極１６０、層間絶縁層１７０、ソース・ドレイン電極１８０（ソース電極１８２およびドレイン電極１８４）を有する。なお、酸素ブロック層１２０を単にバリア層という場合がある。
第１酸化物絶縁層１１０は基板１００上に設けられている。酸素ブロック層１２０は第１酸化物絶縁層１１０上に設けられている。酸素ブロック層１２０は開口１２２を有する。開口１２２は第１酸化物絶縁層１１０を露出する。第２酸化物絶縁層１３０は酸素ブロック層１２０上および開口１２２によって露出された第１酸化物絶縁層１１０上に設けられている。換言すると、第２酸化物絶縁層１３０は、平面視において開口１２２と重畳する位置において、第１酸化物絶縁層１１０上に設けられている。酸化物半導体層１４０は第２酸化物絶縁層１３０上に設けられている。酸化物半導体層１４０は、少なくとも平面視において開口１２２と重畳する領域に設けられている。酸化物半導体層１４０は、平面視において開口１２２と重畳する位置で第２酸化物絶縁層１３０を介して第１酸化物絶縁層１１０と対向する。換言すると、酸化物半導体層１４０は、第２酸化物絶縁層１３０によって酸素ブロック層１２０から離隔されている。酸化物半導体層１４０は、その領域に応じてチャネル領域１４２、ソース領域１４４、およびドレイン領域１４６に分けられる。
ゲート絶縁層１５０は酸化物半導体層１４０上および酸化物半導体層１４０から露出された第２酸化物絶縁層１３０上に設けられている。換言すると、ゲート絶縁層１５０は酸化物半導体層１４０とゲート電極１６０との間に設けられている。ゲート電極１６０はゲート絶縁層１５０上に設けられている。つまり、ゲート電極１６０は、酸化物半導体層１４０に対して第１酸化物絶縁層１１０とは逆側において、酸化物半導体層１４０と対向する。ゲート電極１６０は少なくとも平面視において開口１２２と重畳する領域に設けられている。ゲート電極１６０は、ソース領域１４４およびドレイン領域１４６の一部の酸化物半導体層１４０と重畳している。層間絶縁層１７０はゲート電極１６０上およびゲート電極１６０から露出されたゲート絶縁層１５０上に設けられている。層間絶縁層１７０およびゲート絶縁層１５０には、ソース領域１４４の酸化物半導体層１４０に到達する開口１７２およびドレイン領域１４６の酸化物半導体層１４０に到達する開口１７４が設けられている。ソース電極１８２は開口１７２の内部に設けられている。ドレイン電極１８４は開口１７４の内部に設けられている。ソース電極１８２およびドレイン電極１８４はそれぞれ酸化物半導体層１４０に接している。ソース電極１８２およびドレイン電極１８４を特に区別しない場合、これらを併せてソース・ドレイン電極１８０という。
図１を参照して、開口１２２と酸化物半導体層１４０との位置関係、および開口１２２とゲート電極１６０との位置関係について説明する。以下の説明において、ソース電極１８２からドレイン電極１８４に向かう（ソース電極１８２とドレイン電極１８４とを結ぶ方向）方向をＬ方向といい、Ｌ方向に直交する方向をＷ方向という。Ｌ方向は半導体装置１０のチャネル長の方向に相当し、Ｗ方向はそのチャネル幅の方向に相当する。Ｌ方向において、ゲート電極１６０の幅は開口１２２の幅よりも大きい。Ｗ方向において、開口１２２の幅は酸化物半導体層１４０の幅よりも大きい。つまり、酸化物半導体層１４０のパターンは、開口１２２のパターンによってソース電極１８２側とドレイン電極１８４側とに分離される。詳細は後述するが、図１において斜線で示された領域が半導体装置１０のチャネル領域１４２である。
図１に示すチャネル領域１４２は、図２に示すように、開口１２２によって露出された第１酸化物絶縁層１１０の領域と、酸化物半導体層１４０とが平面視において重畳する領域に対応する。チャネル領域１４２のＬ方向の端部は開口１２２のＬ方向の端部と完全一致していなくてもよい。つまり、Ｌ方向において、チャネル領域１４２の方が開口１２２よりも広くてもよく、狭くてもよい。換言すると、チャネル領域１４２のＬ方向の端部が開口１２２のＬ方向の端部を挟んでいてもよく、逆に開口１２２のＬ方向の端部がチャネル領域１４２のＬ方向の端部を挟んでいてもよい。チャネル領域１４２の抵抗率はソース領域１４４およびドレイン領域１４６の抵抗率よりも高い。
図２では、基板１００と第１酸化物絶縁層１１０とが接する構造を例示したが、この構造に限定されない。例えば、基板１００と第１酸化物絶縁層１１０との間に下地層が設けられていてもよい。さらに、当該下地層と第１酸化物絶縁層１１０との間に遮光層が設けられていてもよい。当該遮光層は少なくとも平面視においてチャネル領域１４２と重畳する領域に設けられてもよい。
［各部材の材質］
基板１００として、ポリイミド基板、アクリル基板、シロキサン基板、またはフッ素樹脂基板などの樹脂を含む絶縁基板を用いることができる。基板１００の耐熱性を向上させるために、上記の基板に不純物を導入してもよい。特に、半導体装置１０がトップエミッション型のディスプレイである場合、基板１００が透明である必要はないため、基板１００の透明度を悪化させる不純物を用いることができる。一方、基板１００が可撓性を有する必要がない場合は、基板１００としてガラス基板、石英基板、およびサファイア基板などの透光性を有する絶縁基板を用いることができる。表示装置ではない集積回路に半導体装置１０が用いられる場合は、基板１００としてシリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板など、透光性を有さない基板を用いることができる。
第１酸化物絶縁層１１０は過剰な酸素を多量に含む。第１酸化物絶縁層１１０の酸素含有量は第２酸化物絶縁層１３０の酸素含有量よりも多い。換言すると、第１酸化物絶縁層１１０は化学量論比よりも酸素を含有する割合が高い酸化物絶縁層であり、熱処理によって酸素を放出する。第１酸化物絶縁層１１０中の酸素は未結合手を有しており、当該酸化物の化学量論比における結合エネルギーよりも低いエネルギーで結合が切れる。したがって、例えば４５０℃以下の熱処理によって、第１酸化物絶縁層１１０から酸素原子が脱離する。第１酸化物絶縁層１１０中の酸素は未結合手を有するため、第１酸化物絶縁層１１０は欠陥を多く含んでいる。第１酸化物絶縁層１１０は酸素と同様に窒素を多く含む。つまり、第１酸化物絶縁層１１０は化学量論比よりも窒素を含有する割合が高く、熱処理によって窒素を放出する。
第１酸化物絶縁層１１０として、酸化シリコン（ＳｉＯx）、酸化窒化シリコン（ＳｉＯxＮy）などの酸化物を用いることができる（ｘ、ｙは任意の正の数値）。第１酸化物絶縁層１１０の膜厚は、１００ｎｍ以上１μｍ以下の範囲で適宜選択することができる。第１酸化物絶縁層１１０は熱処理によって酸素を放出する層であればよく、第１酸化物絶縁層１１０として酸化シリコン以外の酸化金属が用いられてもよい。なお、第１酸化物絶縁層１１０は欠陥を有していなくてもよい。同様に、第１酸化物絶縁層１１０は窒素を放出しない層であってもよい。
Ｓｉの結合手の数は４つであり、Ｏの結合手の数は２つである。したがって、ＳｉＯxの化学量論比はＳｉ：Ｏ＝１：２である。第１酸化物絶縁層１１０としてＳｉＯxが用いられる場合、ｘは２よりも大きい値を有する。ただし、後述するように、第１酸化物絶縁層１１０および第２酸化物絶縁層１３０の両方にＳｉＯxが用いられる場合、第１酸化物絶縁層１１０のｘの値は第２酸化物絶縁層１３０のｘの値よりも大きい。
なお、本実施形態では、過剰酸素を多量に含み、熱処理によって酸素を放出する層として絶縁層を例示したが、第１酸化物絶縁層１１０に代えて、導電層や半導体層が用いられてもよい。
酸素ブロック層１２０は、熱処理によって第１酸化物絶縁層１１０から放出された酸素の透過を抑制する。酸素ブロック層１２０の酸素に対する透過率は、酸素ブロック層１２０上に設けられた第２酸化物絶縁層１３０の酸素に対する透過率よりも低い。なお、酸素ブロック層１２０は酸素をほとんど透過しないことが好ましい。また、ここでいう酸素とは酸素単体あるいは原子状酸素という態様に限定されず、例えば水のような酸素原子を含む物質をも含む。したがって、酸素ブロック層１２０を単にバリア層という場合がある。
酸素ブロック層１２０として、酸化アルミニウム（ＡｌＯx）、酸化窒化アルミニウム（ＡｌＯxＮy）などの酸化物を用いることができる。ＡｌＯxは酸素に対する高いブロッキング能力を有する。換言すると、ＡｌＯxは酸素透過率が非常に低い。酸素ブロック層１２０の膜厚は、１０ｎｍ以上１００ｎｍ以下の範囲で適宜選択することができる。例えば、上記の酸化アルミニウムを反応性スパッタリング法で形成する場合、スパッタリングのプロセスガスであるアルゴン（Ａｒ）が酸素ブロック層１２０に含まれてもよい。酸素ブロック層１２０は第１酸化物絶縁層１１０から放出された酸素の透過を抑制すればよく、酸素ブロック層１２０として酸化アルミニウム以外の酸化金属が用いられてもよい。酸素ブロック層１２０として、酸化金属以外にも、窒化酸化アルミニウム（ＡｌＮxＯy）、窒化アルミニウム（ＡｌＮx）などの窒化物が用いられてもよい。
酸素ブロック層１２０としてＡｌＯxが用いられる場合、酸素ブロック層１２０と酸化物半導体層１４０との間に第２酸化物絶縁層１３０が設けられることが好ましい。換言すると、酸素ブロック層１２０としてＡｌＯxが用いられる場合、酸化物半導体層１４０は第２酸化物絶縁層１３０によって酸素ブロック層１２０から離隔されることが好ましい。ＡｌＯxは電子トラップとなる欠陥を多く含むことがあるため、ＡｌＯxが酸化物半導体層１４０と接していると、半導体装置１０のしきい値電圧が変動してしまう。酸素ブロック層１２０と酸化物半導体層１４０とが第２酸化物絶縁層１３０によって離隔されていることで、酸素ブロック層１２０として電子トラップが多い材質が用いられた場合であっても、当該電子トラップの半導体装置１０の駆動への影響を小さくすることができる。
なお、本実施形態では、酸素ブロック層として絶縁層を例示したが、導電層や半導体層が用いられてもよい。
第２酸化物絶縁層１３０は、第１酸化物絶縁層１１０に比べて欠陥が少ない。第２酸化物絶縁層１３０は第１酸化物絶縁層１１０に比べて酸素を含有する割合が化学量論比に近く、熱処理を行っても酸素を放出しにくい。換言すると、第２酸化物絶縁層１３０に含まれる過剰酸素は、第１酸化物絶縁層１１０に含まれる過剰酸素よりも少ない。酸素と同様に、第２酸化物絶縁層１３０が窒素を含有する割合は第１酸化物絶縁層１１０が窒素を含有する割合に比べて化学量論比に近い。つまり、第２酸化物絶縁層１３０は熱処理を行っても窒素を放出しにくい。換言すると、第２酸化物絶縁層１３０に含まれる過剰窒素は、第１酸化物絶縁層１１０に含まれる過剰窒素よりも少ない。
第２酸化物絶縁層１３０として、第１酸化物絶縁層１１０と同様にＳｉＯx、ＳｉＯxＮyなどの酸化物を用いることができる。第２酸化物絶縁層１３０として、ＴＥＯＳ層が用いられてもよい。ＴＥＯＳ層とはＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料としたＣＶＤ層を指す。第２酸化物絶縁層１３０の膜厚は、１０ｎｍ以上５０ｎｍ以下の範囲で適宜選択することができる。第２酸化物絶縁層１３０は欠陥が少ない層であればよく、第２酸化物絶縁層１３０として酸化シリコン以外の酸化金属が用いられてもよい。なお、第２酸化物絶縁層１３０は酸素および窒素を放出する層であってもよい。
第２酸化物絶縁層１３０としてＳｉＯxが用いられる場合、ｘは２に近い値を有する。第１酸化物絶縁層１１０および第２酸化物絶縁層１３０の両方にＳｉＯxが用いられる場合、第２酸化物絶縁層１３０のｘの値は第１酸化物絶縁層１１０のｘの値よりも小さい。
上記で説明したＳｉＯxＮy及びＡｌＯxＮyとは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。また、ＳｉＮxＯy及びＡｌＮxＯyとは、窒素よりも少ない量の酸素を含有するシリコン化合物及びアルミニウム化合物である。
酸化物半導体層１４０として、半導体の特性を有する酸化金属を用いることができる。例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体を用いることができる。特に、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体を用いることができる。酸化物半導体層１４０の膜厚は、２０ｎｍ以上１００ｎｍ以下の範囲で適宜選択することができる。ただし、本発明に使用されＩｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体は上記の組成に限定されるものではなく、上記とは異なる組成の酸化物半導体を用いることもできる。例えば、移動度を向上させるためにＩｎの比率を大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにＧａの比率を大きくしてもよい。
Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体に他の元素が添加されていてもよく、例えばＡｌ、Ｓｎなどの金属元素が添加されていてもよい。上記の酸化物半導体以外にも酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）、酸化スズ（ＳｎＯ2）、酸化チタン（ＴｉＯ2）、酸化バナジウム（ＶＯ2）、酸化インジウム（Ｉｎ2Ｏ3）、チタン酸ストロンチウム（ＳｒＴｉＯ3）などを酸化物半導体層１４０として用いることができる。なお、酸化物半導体層１４０はアモルファスであってもよく、結晶性であってもよい。また、酸化物半導体層１４０はアモルファスと結晶の混相であってもよい。
ゲート絶縁層１５０として、ＳｉＯx、ＳｉＯxＮy、ＳｉＮx、ＳｉＮxＯy、ＡｌＯx、ＡｌＯxＮy、ＡｌＮx、ＡｌＮxＯyなどの無機絶縁材料を用いることができる。ゲート絶縁層１５０として、上記の絶縁層を積層した構造を用いることができる。ゲート絶縁層１５０の膜厚は、５０ｎｍ以上３００ｎｍ以下の範囲で適宜選択することができる。ゲート絶縁層１５０として、第１酸化物絶縁層１１０に比べて欠陥が少ない層を用いることが好ましい。換言すると、ゲート絶縁層１５０として、第１酸化物絶縁層１１０に比べて酸素を含有する割合が化学量論比に近い層を用いることが好ましい。
ゲート電極１６０として、一般的な金属材料又は導電性半導体材料を用いることができる。例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）などを用いることができる。ゲート電極１６０として、これらの材料の合金を用いてもよく、これらの材料の窒化物を用いてもよい。ゲート電極１６０として、ＩＴＯ（酸化インジウム・スズ）、ＩＧＯ（酸化インジウム・ガリウム）、ＩＺＯ（酸化インジウム・亜鉛）、ＧＺＯ（ガリウムがドーパントとして添加された酸化亜鉛）等の導電性酸化物半導体を用いてもよい。これらの膜を積層した構造を用いもよい。ゲート電極１６０の膜厚は、５０ｎｍ以上１μｍ以下の範囲で適宜選択することができる。
ゲート電極１６０として用いる材料は、ゲート電極１６０に０Ｖが印加されたときにトランジスタがオフするエンハンスメント型となる仕事関数を有する材料を用いることが好ましい。
層間絶縁層１７０として、ＳｉＯx、ＳｉＯxＮy、ＡｌＯx、ＡｌＯxＮy、ＴＥＯＳ層などの無機絶縁材料を用いることができる。層間絶縁層１７０として、上記の無機絶縁材料の他に、有機絶縁材料を用いることができる。有機絶縁材料として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などを用いることができる。層間絶縁層１７０として上記の絶縁層を積層した構造を用いることができる。層間絶縁層１７０の膜厚は、１００ｎｍ以上１μｍ以下の範囲で適宜選択することができる。層間絶縁層１７０として、第１酸化物絶縁層１１０と同様に、化学量論比に比べて酸素を含有する割合が高い材料を用いることができる。
ソース・ドレイン電極１８０として、ゲート電極１６０と同様に、一般的な金属材料又は導電性半導体材料を用いることができる。例えば、ソース・ドレイン電極１８０としてＡｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｚｎ、Ｍｏ、Ｉｎ、Ｓｎ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、Ｂｉなどを用いることができる。ソース・ドレイン電極１８０として、これらの材料の合金を用いてもよく、これらの材料の窒化物を用いてもよい。ソース・ドレイン電極１８０として、ＩＴＯ、ＩＧＯ、ＩＺＯ、ＧＺＯ等の導電性酸化物半導体が用いられてもよく、これらの膜を積層した構造が用いられてもよい。ソース・ドレイン電極１８０の膜厚は、５０ｎｍ以上１μｍ以下の範囲で適宜選択することができる。
［半導体装置１０の製造方法］
本発明の実施形態１に係る半導体装置１０の製造方法について、図３〜図７の断面図を参照しながら説明する。図３は、本発明の一実施形態に係る半導体装置の製造方法において、第１酸化物絶縁層を形成する工程を示す断面図である。図３に示すように、基板１００上に第１酸化物絶縁層１１０を成膜する。第１酸化物絶縁層１１０は、物理蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ法）、または化学蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）で形成することができる。ＰＶＤ法としては、スパッタリング法、真空蒸着法、電子ビーム蒸着法、めっき法、および分子線エピタキシー法などが用いられる。ＣＶＤ法としては、熱ＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法（Ｃａｔ（Ｃａｔａｌｙｔｉｃ）−ＣＶＤ法又はホットワイヤＣＶＤ法）などが用いられる。本実施形態では、第１酸化物絶縁層１１０としてプラズマＣＶＤ法を用いてＳｉＯxを成膜する。
第１酸化物絶縁層１１０がその膜中に過剰酸素を含むように、第１酸化物絶縁層１１０の成膜条件が調整される。例えば、低温、低ＳｉＨ4流量、高Ｐｏｗｅｒ、高圧力な条件で成膜することで、過剰酸素を多く含む第１酸化物絶縁層１１０を成膜することができる。上記の条件で成膜した第１酸化物絶縁層１１０は未結合手を有する酸素原子が多数存在する。このような結合状態の酸素原子は、化学量論比における結合エネルギーよりも低いエネルギーで結合が切れるので、例えば４５０℃以下の熱処理によって第１酸化物絶縁層１１０中から脱離する。
図４は、本発明の一実施形態に係る半導体装置の製造方法において、酸素ブロック層を形成する工程を示す断面図である。図４に示すように、図３に示す基板の全面に酸素ブロック層１２０を含む絶縁層を成膜し、フォトリソグラフィおよびエッチングによって開口１２２を形成する。酸素ブロック層１２０は、上記のＰＶＤ法またはＣＶＤ法で形成することができる。本実施形態では、酸素ブロック層１２０として反応性スパッタリング法を用いてＡｌＯxを成膜する。
酸素ブロック層１２０を成膜する反応性スパッタリング法として、アルミニウムターゲットに対してＡｒガスおよびＯ2ガスを用いるスパッタリング法が用いられる。これらのガスはスパッタリング法に用いられるプロセスガスと呼ばれる。反応性スパッタリング法を用いて酸素ブロック層１２０を成膜することで、緻密で酸素に対する透過率が高い層を形成することができる。さらに、反応性スパッタリング法に用いられるＯ2ガスはプラズマ中でイオン化され、成膜基板に引き寄せられ、当該基板に打ち込まれる。特に成膜初期の酸素イオンは、酸素ブロック層１２０の下地である第１酸化物絶縁層１１０にも打ち込まれる。このように、酸素をプロセスガスとして用いた反応性スパッタリング法によって酸素ブロック層１２０を形成することで、第１酸化物絶縁層１１０中の過剰酸素の量をさらに増加させることができる。したがって、第１酸化物絶縁層１１０は、後の工程の熱処理でより多くの酸素を放出することができる。
図５は、本発明の一実施形態に係る半導体装置の製造方法において、第２酸化物絶縁層を形成する工程を示す断面図である。図５に示すように、酸素ブロック層１２０上および開口１２２によって露出された第１酸化物絶縁層１１０上に第２酸化物絶縁層１３０を成膜する。第２酸化物絶縁層１３０は、上記のＰＶＤ法またはＣＶＤ法を用いて形成することができる。本実施形態では、第２酸化物絶縁層１３０としてプラズマＣＶＤ法を用いてＳｉＯxを成膜する。
第２酸化物絶縁層１３０中の欠陥が第１酸化物絶縁層１１０中の欠陥よりも少なくなるように、第２酸化物絶縁層１３０の成膜条件は第１酸化物絶縁層１１０の成膜条件とは異なる。例えば、第２酸化物絶縁層１３０の成膜条件は、第１酸化物絶縁層１１０の成膜条件に比べて、高温条件や低Ｐｏｗｅｒな条件で成膜することができる。上記の条件で成膜した第２酸化物絶縁層１３０は未結合手を有する酸素原子が少ない。換言すると、第２酸化物絶縁層１３０の酸素含有比率は第１酸化物絶縁層１１０の酸素含有比率に比べて化学量論比に近い。したがって、第２酸化物絶縁層１３０に含まれる酸素原子は、化学量論比における結合エネルギーで結合されているため、４５０℃程度の熱処理を行っても第２酸化物絶縁層１３０から脱離しない。
図６は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。図６に示すように、図５に示す基板の全面に酸化物半導体層１４０を含む酸化物半導体層を成膜し、フォトリソグラフィおよびエッチングによって酸化物半導体層１４０のパターンを形成する。
酸化物半導体層１４０を含む酸化物半導体層はスパッタリング法を用いて成膜することができる。当該酸化物半導体層のエッチングはドライエッチングで行ってもよく、ウェットエッチングで行ってもよい。ウェットエッチングで酸化物半導体層１４０を形成する場合、シュウ酸を含むエッチャントを用いることができる。酸化物半導体層１４０を形成した後に２５０℃以上４５０℃以下の熱処理を行ってもよい。
図７は、本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層およびゲート電極を形成する工程を示す断面図である。図７に示すように、図６に示す基板の全面にゲート絶縁層１５０を含む絶縁層、およびゲート電極１６０を含む導電層を成膜し、フォトリソグラフィおよびエッチングによってゲート電極１６０のパターンを形成する。ゲート絶縁層１５０は、上記のＰＶＤ法またはＣＶＤ法を用いて成膜することができる。ゲート電極１６０は上記のＰＶＤ法を用いて成膜することができる。本実施形態では、ゲート絶縁層１５０としてプラズマＣＶＤ法を用いてＳｉＯxを成膜し、ゲート電極１６０としてスパッタリング法を用いてモリブデン−タングステン合金（ＭｏＷ）を成膜する。
ゲート絶縁層１５０としてプラズマＣＶＤ法を用いてＳｉＯxを成膜する場合、プロセスガスとしてシラン（ＳｉＨ4）ガスが用いられる。プラズマ中でシランが分解されることで、活性化された水素原子が生成される。シランまたは水素原子は酸化物半導体層１４０に対する強い還元作用を有する。つまり、酸化物半導体層１４０にシランまたは水素原子が接すると、酸化物半導体層１４０中の酸素と反応して、酸化物半導体層１４０から酸素が脱離する。酸化物半導体層１４０から酸素が脱離すると、酸化物半導体層１４０中に酸素欠損が生じる。この酸素欠損がキャリアとなり、酸化物半導体層１４０の抵抗率が下がる。つまり、ゲート絶縁層１５０成膜直後において、酸化物半導体層１４０のチャネル領域１４２、ソース領域１４４、およびドレイン領域１４６はともに低抵抗化された状態である。
図７に示す状態で、２５０℃以上４５０℃以下の熱処理を行うと、第１酸化物絶縁層１１０から酸素が放出される。第１酸化物絶縁層１１０から放出された酸素は、酸素ブロック層１２０を透過することができないため、開口１２２を通過して酸化物半導体層１４０に到達する。第１酸化物絶縁層１１０から放出された酸素が酸化物半導体層１４０に到達すると、ゲート絶縁層１５０成膜時に酸化物半導体層１４０中に形成された酸素欠損が修復される。これにより、酸化物半導体層１４０中の酸素欠損が低減する。熱処理によって第１酸化物絶縁層１１０から放出された酸素は、平面視において開口１２２と重畳する酸化物半導体層１４０に到達する。したがって、チャネル領域１４２の酸化物半導体層１４０の酸素欠損が選択的に修復される。その結果、チャネル領域１４２の酸化物半導体層１４０は、酸素欠損が少ない高抵抗な層となり、ソース領域１４４およびドレイン領域１４６の酸化物半導体層１４０は、酸素欠損が多い低抵抗な層となる。
ゲート絶縁層１５０上およびゲート電極１６０上に層間絶縁層１７０を形成する。層間絶縁層１７０に、ソース領域１４４およびドレイン領域１４６の酸化物半導体層１４０をそれぞれ露出する開口１７２、１７４を形成する。そして、開口１７２、１７４を介してソース領域１４４およびドレイン領域１４６に接するソース電極１８２およびドレイン電極１８４を形成することで、図２に示す半導体装置１０を得ることができる。
上記のように、ソース領域１４４およびドレイン領域１４６の酸化物半導体層１４０は相対的に低抵抗であり、チャネル領域１４２の酸化物半導体層１４０は相対的に高抵抗である。ゲート電極１６０に半導体装置１０がオフ状態になるオフ電圧（例えば０Ｖ）が印加された状態において、チャネル領域１４２の酸化物半導体層１４０にはキャリアがほとんど発生しない。したがって、チャネル領域１４２の酸化物半導体層１４０は非導通状態になる。一方、ゲート電極１６０に半導体装置１０がオン状態になるオン電圧（例えば、＋５Ｖ（酸化物半導体層１４０がｎ型半導体である場合））が印加された状態において、チャネル領域１４２の酸化物半導体層１４０にはキャリアが発生する。したがって、チャネル領域１４２の酸化物半導体層１４０は導通状態になる。
ソース領域１４４およびドレイン領域１４６の酸化物半導体層１４０は、ゲート電極１６０に印加される電圧に依存せず低抵抗であるので、ソース・ドレイン電極１８０からチャネル領域１４２までの酸化物半導体層１４０、およびチャネル領域１４２からドレイン電極１８４までの酸化物半導体層１４０による電圧降下を抑制することができる。その結果、オン状態における半導体装置１０の高いオン電流を得ることができる。
上記の製造方法の説明では、成膜直後の第１酸化物絶縁層１１０が過剰酸素を多量に含む場合について説明したが、この製造方法に限定されない。例えば、過剰酸素を含まない、または過剰酸素の量が少ない第１酸化物絶縁層１１０を成膜した後に、第１酸化物絶縁層１１０に酸素を打ち込む工程を追加してもよい。第１酸化物絶縁層１１０に酸素を打ち込む方法として、酸素イオンの打ち込み法を用いることができる。酸素イオンの打ち込みは、イオンドーピング法、イオン注入法、反応性スパッタリング法などを用いて行うことができる。
上記の製造方法の説明では、酸化物半導体層１４０上にゲート絶縁層１５０およびゲート電極１６０を形成した後に、熱処理を行うことで、チャネル領域１４２の酸化物半導体層１４０を高抵抗化する製造方法について説明したが、この製造方法に限定されない。例えば、ゲート絶縁層１５０の成膜を３００℃以上の高温で処理することで、ゲート絶縁層１５０成膜による酸化物半導体層１４０中の酸素欠損の生成と同時に、第１酸化物絶縁層１１０からの酸素放出による酸素欠損の修復を行ってもよい。
［第１酸化物絶縁層および第２酸化物絶縁層のガス放出特性］
図８〜図１０を用いて、第１酸化物絶縁層１１０および第２酸化物絶縁層１３０のそれぞれのガス放出特性について説明する。図８〜図１０のガス放出特性は、昇温脱離ガス分析法（ＴＤＳ分析）を用いて測定された。ここで、ＴＤＳ分析とは、真空チャンバ内に配置された加熱ステージの上に評価サンプルを配置し、加熱ステージの温度を上昇させながら評価サンプルから放出されるガスの質量を四重極質量分析計を用いて測定する評価手法である。ガスの質量分析から、評価サンプルから放出されたガス種を特定することができる。図８〜図１０のＴＤＳ分析結果は、第１酸化物絶縁層１１０および第２酸化物絶縁層１３０ともにＳｉＯxに対するＴＤＳ分析結果である。図８〜図１０において、実線スペクトルが第１酸化物絶縁層１１０のＴＤＳスペクトルであり、点線スペクトルが第２酸化物絶縁層１３０のＴＤＳスペクトルである。
図８は、本発明の一実施形態に係る半導体装置に用いられる第１酸化物絶縁層および第２酸化物絶縁層の酸素放出特性を示す図である。図８に示すように、第１酸化物絶縁層１１０は３５０℃付近で酸素を放出している。一方、第２酸化物絶縁層１３０は、酸素放出を示す明確なピークは確認されない。図８のＴＤＳスペクトルでは、第１酸化物絶縁層１１０から酸素分子（Ｏ2：質量数３２）が放出された結果が得られた。これは、第１酸化物絶縁層１１０中を外方拡散した酸素原子同士が、第１酸化物絶縁層１１０の表面で結合され、酸素分子となって放出されたと考えられる。つまり、図７に示す構造において、第１酸化物絶縁層１１０から放出された酸素原子は、開口１２２を介して酸化物半導体層１４０まで拡散され、酸素欠損を埋めていると考えられる。
図９は、本発明の一実施形態に係る半導体装置に用いられる第１酸化物絶縁層および第２酸化物絶縁層の水分放出特性を示す図である。図９に示すように、第１酸化物絶縁層１１０および第２酸化物絶縁層１３０のそれぞれのＴＤＳスペクトルは、２００℃〜２２０℃および５００℃〜５５０℃に２つのピークを有している。ただし、第１酸化物絶縁層１１０の水分放出量は第２酸化物絶縁層１３０の水分放出量よりも多い。
図１０は、本発明の一実施形態に係る半導体装置に用いられる第１酸化物絶縁層および第２酸化物絶縁層の窒素放出特性を示す図である。図１０に示すように、第１酸化物絶縁層１１０のＴＤＳスペクトルは３８０℃付近にピークを有しており、第２酸化物絶縁層１３０のＴＤＳスペクトルは４６０℃付近にピークを有している。ただし、第１酸化物絶縁層１１０の窒素放出量は第２酸化物絶縁層１３０の窒素放出量よりも多い。
以上のように、実施形態１に係る半導体装置１０によると、過剰酸素を多量に含む第１酸化物絶縁層１１０上に開口１２２が設けられた酸素ブロック層１２０が配置されていることで、熱処理だけで酸化物半導体層１４０に高抵抗領域（チャネル領域１４２）ならびに低抵抗領域（ソース領域１４４およびドレイン領域１４６）を作り分けることができる。熱処理によって第１酸化物絶縁層１１０から放出された酸素は外方拡散するが、第１酸化物絶縁層１１０の上方に設けられた酸素ブロック層１２０によってブロックされる。したがって、当該酸素は開口１２２が設けられた領域に限り、酸化物半導体層１４０に到達することができる。このように、開口１２２のパターンによって、選択的に酸化物半導体層１４０の酸素欠損の修復を行うことができる。
Ｌ方向において、ゲート電極１６０の幅は開口１２２の幅より大きいことで、Ｌ方向の全域において、高抵抗なチャネル領域１４２の酸化物半導体層１４０はゲート電極１６０による電界の影響で低抵抗状態に変化する。したがって、半導体装置１０のオン電流が向上する。Ｗ方向において、酸化物半導体層１４０のパターンが開口１２２のパターンによってソース電極１８２側とドレイン電極１８４側とに分離されていることで、酸化物半導体層１４０のパターンのうちＷ方向の端部まで酸素欠損の修復が行われる。酸化物半導体層１４０のパターンの端部は、パターニング工程の影響によって酸素欠損が多く形成されることがある。したがって、酸化物半導体層１４０のパターン端部がソース領域１４４からドレイン領域１４６まで連続していると、そのパターン端部を介してリーク電流が流れる場合がある。しかし、上記のように酸化物半導体層１４０のＷ方向のパターン端部まで酸素欠損の修復が行われることで、上記のようなリーク電流の発生を抑制することができる。
〈実施形態２〉
図１１を用いて、本発明の実施形態２に係る半導体装置１０Ａの概要について説明する。実施形態２の半導体装置１０Ａは、実施形態１の半導体装置１０と同様にＬＣＤ、自発光表示装置、反射型表示装置、または集積回路などに適用することができる。実施形態１ではトップゲート型のトランジスタについて説明したが、実施形態２ではボトムゲート型のトランジスタについて説明する。
［半導体装置１０Ａの構造］
図１１は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図１１に示す半導体装置１０Ａは、図２に示す半導体装置１０と同様に、基板１００Ａ、ゲート電極１６０Ａ、ゲート絶縁層１５０Ａ、酸化物半導体層１４０Ａ、第２酸化物絶縁層１３０Ａ、酸素ブロック層１２０Ａ、第１酸化物絶縁層１１０Ａ、層間絶縁層１７０Ａ、およびソース・ドレイン電極１８０Ａ（ソース電極１８２Ａおよびドレイン電極１８４Ａ）を有する。
ゲート電極１６０Ａは基板１００Ａ上に設けられている。ゲート絶縁層１５０Ａはゲート電極１６０Ａ上に設けられている。酸化物半導体層１４０Ａはゲート絶縁層１５０Ａ上に設けられている。酸化物半導体層１４０Ａのうち、チャネル領域１４２Ａはゲート電極１６０Ａと平面視において重畳する位置に設けられる。第２酸化物絶縁層１３０Ａは酸化物半導体層１４０Ａ上に設けられている。酸素ブロック層１２０Ａは第２酸化物絶縁層１３０Ａ上に設けられている。酸素ブロック層１２０Ａには、チャネル領域１４２Ａに相当する位置に第２酸化物絶縁層１３０Ａを露出する開口１２２Ａが設けられている。平面視において、開口１２２Ａはゲート電極１６０Ａと重畳する位置に設けられている。第１酸化物絶縁層１１０Ａは酸素ブロック層１２０Ａ上および開口１２２Ａによって露出された第２酸化物絶縁層１３０Ａ上に設けられている。第１酸化物絶縁層１１０Ａは開口１２２Ａと平面視において重畳する位置で酸化物半導体層１４０Ａと対向する。
層間絶縁層１７０Ａは第１酸化物絶縁層１１０Ａ上に設けられている。層間絶縁層１７０Ａ、第１酸化物絶縁層１１０Ａ、酸素ブロック層１２０Ａ、および第２酸化物絶縁層１３０Ａには、ソース領域１４４Ａの酸化物半導体層１４０Ａを露出する開口１７２Ａ、およびドレイン領域１４６Ａの酸化物半導体層１４０Ａを露出する開口１７４Ａが設けられている。ソース電極１８２Ａは開口１７２Ａの内部に設けられている。ドレイン電極１８４Ａは開口１７４Ａの内部に設けられている。ソース電極１８２Ａおよびドレイン電極１８４Ａはそれぞれ酸化物半導体層１４０Ａに接している。
基板１００Ａ、ゲート電極１６０Ａ、ゲート絶縁層１５０Ａ、酸化物半導体層１４０Ａ、第２酸化物絶縁層１３０Ａ、酸素ブロック層１２０Ａ、第１酸化物絶縁層１１０Ａ、層間絶縁層１７０Ａ、およびソース・ドレイン電極１８０Ａのそれぞれの部材は、実施形態１で説明したものと同様の材質を用いることができる。
図１１の半導体装置１０Ａの第１酸化物絶縁層１１０Ａからゲート電極１６０Ａまでの構造は、図２の半導体装置１０の第１酸化物絶縁層１１０からゲート電極１６０までの構造と積層順が逆である。したがって、半導体装置１０Ａの製造方法において、酸化物半導体層１４０Ａを低抵抗化する工程、およびチャネル領域１４２Ａの酸化物半導体層１４０Ａを高抵抗化する工程が半導体装置１０の製造方法とは相違する。半導体装置１０の製造方法では、ゲート絶縁層１５０成膜時に酸化物半導体層１４０を低抵抗化し、ゲート絶縁層１５０の成膜時またはそれ以降の熱処理によって酸化物半導体層１４０を高抵抗化した。一方、半導体装置１０Ａの製造方法では、第２酸化物絶縁層１３０Ａ成膜時に酸化物半導体層１４０Ａを低抵抗化し、第１酸化物絶縁層１１０Ａの成膜時またはそれ以降の熱処理によって酸化物半導体層１４０Ａを高抵抗化する。
図１１に示す構造によると、ボトムゲート型のトランジスタで必要であったチャネルエッチングをする必要がなくなる。つまり、チャネル領域１４２Ａの酸化物半導体層１４０Ａがエッチング工程に晒されないため、チャネル領域１４２の酸化物半導体層１４０Ａへの不要なダメージを軽減することができる。
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
１０：半導体装置、 １００：基板、 １１０：第１酸化物絶縁層、 １２０：酸素ブロック層、 １２２：開口、 １３０：第２酸化物絶縁層、 １４０：酸化物半導体層、 １４２：チャネル領域、 １４４：ソース領域、 １４６：ドレイン領域、 １５０：ゲート絶縁層、 １６０：ゲート電極、 １７０：層間絶縁層、 １７２：開口、 １７４：開口、 １８０：ソース・ドレイン電極、 １８２：ソース電極、 １８４：ドレイン電極

Claims (12)

  1. 第１酸化物絶縁層と、
    前記第１酸化物絶縁層上に設けられ、開口が設けられたバリア層と、
    前記開口と重畳する位置において、前記第１酸化物絶縁層上に設けられた第２酸化物絶縁層と、
    前記開口と重畳する位置で前記第２酸化物絶縁層を介して前記第１酸化物絶縁層と対向する酸化物半導体層と、
    前記酸化物半導体層に対して前記第１酸化物絶縁層とは逆側において、前記酸化物半導体層と対向するゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、を有し、
    前記第１酸化物絶縁層の酸素含有量は、前記第２酸化物絶縁層の酸素含有量よりも多い半導体装置。
  2. 化学量論比よりも酸素の比率が高い第１酸化物絶縁層と、
    前記第１酸化物絶縁層上に設けられ、開口が設けられたバリア層と、
    前記開口と重畳する位置で前記第１酸化物絶縁層と対向する酸化物半導体層と、
    前記酸化物半導体層に対して前記第１酸化物絶縁層とは逆側において、前記酸化物半導体層と対向するゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、を有する半導体装置。
  3. 前記開口によって露出された前記第１酸化物絶縁層上の第２酸化物絶縁層をさらに有する、請求項２に記載の半導体装置。
  4. 前記バリア層の酸素透過率は、前記第２酸化物絶縁層の酸素透過率よりも低い、請求項１または３に記載の半導体装置。
  5. 前記バリア層は、酸素を透過しない、請求項４に記載の半導体装置。
  6. 前記バリア層は、酸化アルミニウムである、請求項４または５に記載の半導体装置。
  7. 前記酸化物半導体層は、前記第２酸化物絶縁層によって前記バリア層から離隔されている、請求項６に記載の半導体装置。
  8. 前記開口と重畳する位置の前記酸化物半導体層の抵抗率は、前記バリア層上の前記酸化物半導体層の抵抗率よりも高い、請求項７に記載の半導体装置。
  9. 前記酸化物半導体層のソース領域に接続されたソース電極と、
    前記酸化物半導体層のドレイン領域に接続されたドレイン電極と、をさらに有し、
    前記酸化物半導体層のパターンは、前記開口のパターンによって前記ソース電極側と前記ドレイン電極側とに分離される、請求項８に記載の半導体装置。
  10. 前記ソース電極と前記ドレイン電極とを結ぶ方向において、前記ゲート電極の幅は、前記開口の幅よりも大きい、請求項９に記載の半導体装置。
  11. ゲート電極と、
    前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層上において前記ゲート電極と重畳する酸化物半導体層と、
    前記酸化物半導体層上の第２酸化物絶縁層と、
    前記第２酸化物絶縁層上に配置され、前記ゲート電極と重畳する位置に開口が設けられたバリア層と、
    前記開口と重畳する位置で前記酸化物半導体層と対向する第１酸化物絶縁層と、を有し、
    前記第１酸化物絶縁層の酸素含有量は、前記第２酸化物絶縁層の酸素含有量よりも多い半導体装置。
  12. ゲート電極と、
    前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層上において前記ゲート電極と重畳する酸化物半導体層と、
    前記酸化物半導体層上に配置され、前記ゲート電極と重畳する位置に開口が設けられたバリア層と、
    前記開口と重畳する位置で前記酸化物半導体層と対向する、化学量論比よりも酸素の比率が高い第１酸化物絶縁層と、を有する半導体装置。
JP2017022065A 2017-02-09 2017-02-09 半導体装置 Pending JP2018129430A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017022065A JP2018129430A (ja) 2017-02-09 2017-02-09 半導体装置
US15/880,673 US10396187B2 (en) 2017-02-09 2018-01-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017022065A JP2018129430A (ja) 2017-02-09 2017-02-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2018129430A true JP2018129430A (ja) 2018-08-16

Family

ID=63037990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017022065A Pending JP2018129430A (ja) 2017-02-09 2017-02-09 半導体装置

Country Status (2)

Country Link
US (1) US10396187B2 (ja)
JP (1) JP2018129430A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019116720A1 (ja) * 2017-12-11 2019-06-20 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978560B (zh) * 2017-11-21 2019-12-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
EP3940753A1 (en) * 2020-07-15 2022-01-19 Imec VZW Method for processing a fet device
EP4020588A1 (en) * 2020-12-28 2022-06-29 IMEC vzw Method for processing a fet device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101804589B1 (ko) * 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI746200B (zh) * 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017041536A (ja) * 2015-08-20 2017-02-23 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
US9917207B2 (en) * 2015-12-25 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019116720A1 (ja) * 2017-12-11 2019-06-20 株式会社ジャパンディスプレイ 表示装置
JP2019106426A (ja) * 2017-12-11 2019-06-27 株式会社ジャパンディスプレイ 表示装置
JP7086582B2 (ja) 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
US11605690B2 (en) 2017-12-11 2023-03-14 Japan Display Inc. Display device having an electric field infibition film

Also Published As

Publication number Publication date
US20180226498A1 (en) 2018-08-09
US10396187B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
JP5546733B2 (ja) 薄膜トランジスタ及びその製造方法
US20230215954A1 (en) Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
KR100858088B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
JP5584960B2 (ja) 薄膜トランジスタおよび表示装置
JP6725335B2 (ja) 半導体装置
JP5725698B2 (ja) アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
US20150084035A1 (en) Thin film transistor and method of manufacturing the same
US8853683B2 (en) Semiconductor device, measurement apparatus, and measurement method of relative permittivity
KR101344483B1 (ko) 박막 트랜지스터
US10396187B2 (en) Semiconductor device
JP2011071476A (ja) 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
TW201005950A (en) Thin film transistor and method of manufacturing the same
US8829515B2 (en) Transistor having sulfur-doped zinc oxynitride channel layer and method of manufacturing the same
JP6654770B2 (ja) 薄膜トランジスタ基板及び表示装置
TW201123442A (en) Organic light emitting display and manufacturing method thereof
WO2020166215A1 (ja) 半導体装置および半導体装置の製造方法
US11887980B2 (en) Diode
KR101748787B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20150030518A (ko) 박막 트랜지스터 및 그 제조 방법
KR101623583B1 (ko) 박막 트랜지스터의 제조방법
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
KR20150094828A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN114175271A (zh) 薄膜晶体管、半导体基板和x射线平板探测器