KR20140099949A - 할로-하이드로카본 폴리머 코팅 - Google Patents

할로-하이드로카본 폴리머 코팅 Download PDF

Info

Publication number
KR20140099949A
KR20140099949A KR1020147019126A KR20147019126A KR20140099949A KR 20140099949 A KR20140099949 A KR 20140099949A KR 1020147019126 A KR1020147019126 A KR 1020147019126A KR 20147019126 A KR20147019126 A KR 20147019126A KR 20140099949 A KR20140099949 A KR 20140099949A
Authority
KR
South Korea
Prior art keywords
coating
layer
multilayer coating
substrate
polymer
Prior art date
Application number
KR1020147019126A
Other languages
English (en)
Other versions
KR101591619B1 (ko
Inventor
마크 롭슨 험프리즈
프랑크 퍼디난디
로드니 에드워드 스미스
Original Assignee
셈블란트 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0815095A external-priority patent/GB2462823A/en
Priority claimed from GB0815096A external-priority patent/GB2462824A/en
Priority claimed from GB0815094A external-priority patent/GB2462822B/en
Application filed by 셈블란트 리미티드 filed Critical 셈블란트 리미티드
Publication of KR20140099949A publication Critical patent/KR20140099949A/ko
Application granted granted Critical
Publication of KR101591619B1 publication Critical patent/KR101591619B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H13/00—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch
    • H01H13/70—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch having a plurality of operating members associated with different sets of contacts, e.g. keyboard
    • H01H13/78—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch having a plurality of operating members associated with different sets of contacts, e.g. keyboard characterised by the contacts or the contact sites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2215/00—Tactile feedback
    • H01H2215/004—Collapsible dome or bubble
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2229/00—Manufacturing
    • H01H2229/012—Vacuum deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45105—Gallium (Ga) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45109—Indium (In) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45111—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45113—Bismuth (Bi) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45116—Lead (Pb) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/4512—Antimony (Sb) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45149—Manganese (Mn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45157—Cobalt (Co) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/4516—Iron (Fe) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45164—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45166—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45169—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/4517—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45171—Chromium (Cr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45173—Rhodium (Rh) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45178—Iridium (Ir) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/4518—Molybdenum (Mo) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45184—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8502—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85484—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/85498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/85598—Fillers
    • H01L2224/85599—Base material
    • H01L2224/856—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85601—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85611—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2075—Diameter ranges larger or equal to 1 micron less than 10 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

일부 구체예에서, 인쇄 회로 보드(PCB)는 절연재를 포함하는 기판을 포함한다. 상기 PCB는 기판의 하나 이상의 표면에 결합된 복수의 도전성 트랙을 더 포함한다. 상기 PCB는 기판의 하나 이상의 표면상에 증착된 다중층 코팅을 더 포함한다. 상기 다중층 코팅은 (i) 복수의 도전성 트랙의 적어도 일부를 커버하고, (ii) 할로-하이드로카본 폴리머로 형성된 하나 이상의 층을 포함한다. 상기 PCB는 하나 이상의 도전성 트랙에 솔더 접합에 의해 연결된 하나 이상의 전기 소자를 더 포함하며, 상기 솔더 접합은 상기 솔더 접합이 상기 다중층 코팅에 인접하도록 상기 다중층을 통해 솔더된다.

Description

할로-하이드로카본 폴리머 코팅{HALO-HYDROCARBON POLYMER COATING}
본 발명은 일반적으로 폴리머 코팅에 관한 것이며, 더욱 상세하게는 전기 디바이스(electrical devices)용 할로-하이드로카본(halo-hydrocarbon) 폴리머 코팅에 관한 것이다.
많은 전기 디바이스는 인쇄 회로 보드(printed circuit boards, PCBs)에 솔더(soldered)되어 있는 전기 소자(electrical components)를 포함한다.
상기 전기 소자 및 PCBs에 있어서 금속 표면은 서로 솔더가 되기 전에 종종 산화되거나 부식된다. 금속 표면의 산화나 부식은 강한 솔더 접합이 형성되는 것을 방해하거나 그러한 접합의 수명을 감소시킬 수 있다. 결과적으로, 전기 디바이스는 결함을 가지거나 목적하는 만큼 기능 하지 않을 수 있다.
일부 구체예에서, 인쇄 회로 보드(PCB)는 절연재(insulting material)를 포함하는 기판(substrate)을 구비한다. 상기 PCB는 또한 상기 기판의 하나 이상의 표면에 결합된 다수의 도전성 트랙(conductive tracks)을 포함한다. 상기 PCB는 추가로, 상기 기판의 하나 이상의 표면에 증착된 코팅을 포함한다. 상기 코팅은 상기 복수의 도전성 트랙의 적어도 일부를 커버할 수 있으며 하나 이상의 할로-하이드로카본 폴리머를 포함할 수 있다. 상기 PCB는 하나 이상의 도전성 트랙에 와이어 본드(wire bond)로 연결된 하나 이상의 도전성 와이어(conductive wire)를 더 포함할 수 있으며, 여기서 상기 와이어본드는 와이어본드가 상기 코팅에 인접(abut)해 있도록 코팅의 선행 제거(prior removing) 없이 상기 코팅을 통하여(through) 형성된다.
다른 구체예에서, PCB는 절연재를 포함하는 기판을 구비한다. 상기 PCB는 또한 상기 기판의 하나 이상의 표면에 결합된 다수의 도전성 트랙을 포함한다. 상기 PCB는 추가로, 상기 기판의 하나 이상의 일 표면에 증착된 다중층(multi-layer) 코팅을 포함한다. 상기 다중층 코팅은 (i) 상기 복수의 도전성 트랙의 적어도 일부를 커버하며, (ii) 할로-하이드로카본 폴리머로 형성된 하나 이상의 층을 포함한다. 상기 PCB는 하나 이상의 도전성 트랙에 솔더 접합(solder joint)으로 연결된 하나 이상의 전기 소자를 더 포함할 수 있으며, 여기서 상기 솔더 접합은 솔더 접합이 상기 코팅에 인접해 있도록 다중 층 코팅을 통해 솔더된다.
또 다른 구체예에서, 장치(apparatus)는 절연재를 구비하는 기판을 포함한다. 상기 장치는 또한 상기 기판의 하나 이상의 표면에 결합된 제1 접촉자(contact)를 포함한다. 상기 장치는 상기 제1 접촉자의 하나 이상의 표면에 증착된 코팅을 더 포함한다. 상기 코팅은 상기 제1 접촉자가 상기 코팅의 제거 없이 제2 접촉자에 대한 코팅을 통한 전기적 신호를 전달하는 것이 가능하도록 하나 이상의 할로-하이드로카본 폴리머를 포함할 수 있다.
하나 이상의 구체예는 솔더 연결(connection)이 이루어지는 인쇄 회로 보드를 포함할 수 있다. 상기 인쇄 회로 보드의 표면은 하나 이상의 폴리머를 포함하는 다중층 코팅을 가질 수 있다. 상기 폴리머는 할로-하이드로카본 폴리머 및 비-할로-하이드로카본 폴리머로부터 선택될 수 있다. 상기 다중층 코팅의 두께는 1nm 내지 10㎛일 수 있다.
하나 이상의 구체예는 솔더 연결이 이루어지는 인쇄 회로 보드를 포함할 수 있다. 상기 인쇄 회로 보드의 표면은 하나 이상의 폴리머를 포함하는 다중층 코팅을 가질 수 있다. 특정 구체예에 따르면, 상기 코팅과 상기 인쇄 회로 보드의 도전성 트랙 사이에, 솔더가 없거나, 실질적으로 솔더가 없을 수 있다.
하나 이상의 구체예는 솔더 연결이 이루어지는 인쇄 회로 보드를 포함할 수 있다. 상기 인쇄 회로 보드의 표면은 하나 이상의 폴리머를 포함하는 다중층 코팅을 가질 수 있다. 상기 다중층 코팅은 하나 이상의 다중층 하나 이상의 개별적인 폴리머층을 포함할 수 있다.
하나 이상의 구체예는 솔더 연결이 이루어지는 인쇄 회로 보드를 포함할 수 있다. 상기 인쇄 회로 보드의 표면은 하나 이상의 폴리머를 포함하는 다중층 코팅을 가질 수 있다. 다중층 코팅은 상이한 폴리머의 구배층 (graded layers)을 포함할 수 있다.
하나 이상의 구체예는 솔더 연결이 이루어지는 인쇄 회로 보드를 포함할 수 있다. 상기 인쇄 회로 보드의 표면은 하나 이상의 폴리머를 포함하는 다중층 코팅을 가질 수 있다. 상기 다중층 코팅은 둘 이상의 층을 포함할 수 있다.
하나 이상의 구체예는 솔더 연결이 이루어지는 인쇄 회로 보드를 포함할 수 있다. 상기 인쇄 회로 보드의 표면은 하나 이상의 폴리머를 포함하는 다중층 코팅을 가질 수 있다. 상기 인쇄 회로 보드의 표면과 접촉되어 있을 수 있는 상기 제1 층은 비-할로-하이드로카본 폴리머를 포함할 수 있다.
하나 이상의 구체예는 솔더 연결이 이루어지는 인쇄 회로 보드를 포함할 수 있다. 상기 인쇄 회로 보드의 표면은 하나 이상의 폴리머를 포함하는 다중층 코팅을 가질 수 있다. 일부 구체예에서, 상기 인쇄 회로 보드의 의 표면상에 금속 할라이드 층이 없거나, 실질적으로 없을 수 있다.
일부 구체예에서, 다중층 코팅을 갖는 인쇄 회로 보드를 연결하는 방법은, 솔더, 및 선택적으로 플럭스를 상기 인쇄 회로 보드에 일정한 온도 및 일정한 시간동안 적용시키는 단계를 포함하며, 상기 단계에 의하여 상기 금속과 조성물에 대한 상기 솔더 결합이 국부적으로 분산되거나 및/또는 흡수되거나 및/또는 기화되게 된다. 특정 구체예에 따르면 (a) 양호한 솔더 플로우(solder flow)가 존재하며, (b) 솔더가 상기 인쇄 회로 보드상의 기판(통상적으로 도전성 트랙이나 패드)을 커버하고, 또한 (c)강한 솔더 접합이 일어나도록 하나 이상의 인자(factors)가 선택된다. 상기 하나 이상의 인자는 (a) 상기 기판의 특성, (b) 상기 코팅의 특성, (c)상기 솔더/플럭스의 특성, (d) 상기 솔더링 프로파일(시간 및 온도를 포함), (d)상기 코팅을 분산시키는 공정, 및 (e)상기 접합부 주위에서 솔더 플로우를 제어하는 공정을 포함할 수 있다.
하나 이상의 구체예는 인쇄 회로 보드 상에 하나 이상의 할로-하이드로카본 폴리머를 함유하는 코팅의 젖음 특성(wetting characteristics)을 플라즈마 에칭, 플라즈마 활성화, 플라즈마 중합 및 코팅 및/또는 액상 화학 에칭(liquid based chemical etching)을 통해 변경(modifying)시키는 방법을 포함할 수 있다.
하나 이상의 구체예는 다중층의 젖음 특성을 플라즈마 에칭, 플라즈마 활성화, 플라즈마 중합 및 코팅 및/또는 액상 화학 에칭을 통해 변경시키는 방법을 포함할 수 있다.
일부 구체예에서, 인쇄 회로 보드는 기판 및 도전성 트랙을 포함한다. 상기 인쇄 회로 보드의 표면은, 1nm 내지 10㎛의 두께로, (a) 하나 이상의 할로-하이드로카본 폴리머의 코팅, 또는 (b) 할로-하이드로카본 폴리머 및 비-할로-하이드로카본 폴리머로부터 선택된 하나 이상의 폴리머를 포함하는 다중층 코팅 중 어느 하나로 완전히 또는 실질적으로 봉지(encapsulated)될 수 있다. 특정 구체예에 따르면, 상기 기판은 물이나 용제형 화학물질(solvent based chemicals)을 흡수하는 물질을 포함한다. 일부 구체에에서, 상기 기판은 에폭시 수지 본딩된 유리섬유(epoxy resin bonded glass fabrics), 합성수지 본딩된 페이퍼, 페놀 코튼 페이퍼, 코튼 페이퍼, 에폭시 페이퍼, 카드보드, 직물(textiles), 또는 천연 또는 합성 목질계 물질(wood based materials)을 포함한다.
일부 구체예에서, 인쇄 회로보드의 제조 방법은: (a) 환경적으로 노출된 표면을 갖는 인쇄 회로보드를 제공하는 단계; (b) 상기 표면을 플라즈마 챔버에서, 수소, 아르곤 또는 질소와 같은 가스를 사용하여 세척하는 단계; (c) 상기 표면에 하나 이상의 폴리머를 포함하는 두께 1nm 내지 10㎛의 조성물을 플라즈마 증착으로 적용(applying)시키는 단계를 포함하며, 상기 코팅은 선택적으로 3D 형태의 인쇄 회로 보드를 따를 수 있다.
일부 구체예에서, 인쇄 회로 보드를 제조하는 방법은: (a)환경적으로 노출된 표면을 갖는 인쇄 회로보드를 제공하는 단계; (b) 상기 표면을 플라즈마 챔버에서, 수소, 아르곤 또는 질소와 같은 가스를 사용하여 세척하는 단계; (c) 상기 표면에 하나 이상의 폴리머를 포함하는 두께 1nm 내지 10㎛의 다중층 코팅을 플라즈마 증착으로 적용(applying)시키는 단계를 포함한다. 상기 폴리머는 할로-하이드로카본 폴리머 및 비-할로-하이드로카본 폴리머로부터 선택될 수 있다. 상기 다중층 코팅은 선택적으로 3D 형태의 인쇄 회로 보드를 따를 수 있다.
하나 이상의 구체예는 인쇄회로 보드에 대한 난연(flame-retardant) 코팅으로서 할로-하이드로카본 폴리머를 포함하는 조성물을 사용하는 단계를 포함할 수 있다.
일부 구체예에서, 와이어 및 기판간의 연결을 이루는 방법은 와이어 본딩 기술을 사용할 수 있다. 상기 와이어 및/또는 상기 기판은 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물로 두께 1nm 내지 10㎛로 코팅될 수 있다. 일부 구체예에서, 상기 와이어 본딩 기술은 볼/웨지(ball/wedge) 본딩이다. 다른 구체예에서, 상기 와이어 본딩 기술은 웨지/웨지 본딩이다. 특정 구체예에 따르면, 상기 와이어는 금, 알루미늄, 은, 구리, 니켈, 또는 철을 포함한다. 일부 구체예에서, 상기 기판은 구리, 금, 은, 알루미늄, 주석, 도전성 폴리머, 또는 도전성 잉크를 포함한다.
일부 구체예에서, 와이어 및 기판 간의 연결을 이루는 방법은 와이어 본딩 기술을 사용할 수 있다. 일부 구체예에서, 단지 와이어만이 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물로 두께 1nm 내지 2㎛로 도포(coated)된다. 다른 구체예에서는, 단지 기판만이 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물로 두께 1nm 내지 2㎛로 도포(coated)된다.
일부 구체예에서, 와이어 및 기판 간의 연결을 이루는 방법은 와이어 본딩 기술을 사용할 수 있다. 상기 와이어 및/또는 기판은 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물로 두께 10 nm 내지 100nm로 도포될 수 있다.
일부 구체예에서, 와이어 및 기판 간의 연결을 이루는 방법은 와이어 본딩 기술을 사용할 수 있다. 상기 와이어 및/또는 기판은 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물로 도포될 수 있다. 일부 구체예에서, 상기 할로-하이드로카본 폴리머는 플로오로-하이드로카본이다.
일부 구체예에서, 와이어 및 기판 간의 연결을 이루는 방법은 와이어 본딩 기술을 사용할 수 있다. 상기 와이어 및/또는 기판은 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물로 도포될 수 있다. 일부 구체예에서, 상기 할로-하이드로카본 폴리머 코팅은 상기 연결이 이루어진 부분을 제외하고 와이어 본딩 이후에 그대로(intact) 남는다. 특정 구체예에 따르면, 상기 할로-하이드로카본 폴리머 코팅은 개별적인 선-처리 공정에서 코팅이 제거되지 않고, 상기 와이어 본딩 공정의 작용에 의해 제거 및/또는 분산(disperse)된다. 일부 구체예에서, 하나 이상의 할로-하이드로카본 폴리머을 포함하는 부가적인 코팅이 상기 연결이 형성된 이후 적용된다.
일부 구체예에서, 할로-하이드로카본 폴리머는 와이어 본딩 기술에 의한 와이어 및 기판간의 본딩 형성에 앞서 와이어 및/또는 기판의 산화 및/또는 부식을 방지하고자 사용될 수 있다. 특정 구체예에 따르면, 할로-하이드로카본 폴리머는 와이어 본딩 기술을 사용하는 비-불활성 분위기(non-inert atmosphere) 하에서 와이어 및 기판 간의 연결을 이루도록 사용될 수 있다.
일부 구체예에서, 디바이스(device)는 하나 이상의 접촉자(condacts)를 포함한다. 상기 접촉자 중 적어도 하나는 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물에 의해 1nm 내지 2㎛의 두께로 코팅될 수 있다.
일부 구체예에서, 디바이스는 상부(upper) 접촉자 및 하부(lower) 접촉자를 포함한다. 상기 디바이스는 상기 상부 접촉자와 하부 접촉자가 서로 전기적으로 접촉을 가져올 수 있도록 구성될 수 있다. 상기 상부 및/또는 하부 접촉자는 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물에 의해 1nm 내지 2㎛의 두께로 코팅될 수 있다. 일부 구체예에서, 상기 상부 및 하부 접촉자는 스테인리스 스틸, 은, 탄소, 니켈, 금, 주석, 또는 이들의 합금을 포함한다. 일부 구체예에서, 상기 디바이스는 키패드이다.
일부 구체예에서, 센서 디바이스는 하나 이상의 센서 부재(sensor elements)를 포함하며 각각의 센서 부재는 접촉자를 포함한다. 상기 접촉자는 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물에 의해 1 nm 내지 2㎛의 두께로 도포될 수 있다. 일부 구체예에서, 하나 이상의 센서 부재는 전극(electrodes)이다. 일부 구체예에서, 상기 접촉자는 탄소, 도전성 잉크, 및/또는 은이 함유된(silver loaded) 에폭시를 포함한다.
일부 구체예에서, 디바이스는 하나 이상의 접촉자를 포함한다. 상기 접촉자 중 적어도 하나는 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물에 의해 10 nm 내지 100nm의 두께로 코팅될 수 있다.
일부 구체예에서, 디바이스는 하나 이상의 접촉자를 포함한다. 상기 접촉자 중 적어도 하나는 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물로 도포될 수 있다. 일부 구체예에서, 상기 코팅의 z-축에서의 전기 전도도는 x-축 및 y-축에서의 전기 전도도보다 더 높다. 일부 구체예에서, 상기 할로-하이드로카본 폴리머 코팅은 환경보호(environmental protection)를 제공한다. 일부 구체예에서, 상기 코팅의 전기 저항은 상이한 용도에 있어서 최적화될 수 있다.
일부 구체예에서, 디바이스는 하나 이상의 접촉자를 포함한다. 상기 접촉자 중 적어도 하나는 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물로 도포될 수 있다. 상기 디바이스를 제조하는 방법은 플라즈마 증착에 의해 할로-하이드로카본 폴리머 코팅을 증착하는 단계를 포함할 수 있다. 일부 구체예에서, 상기 할로-하이드로카본 폴리머는 플로오로-하이드로카본이다.
일부 구체예에서, 센서부재는 접촉자를 포함한다. 상기 접촉자는 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물에 의해 1 nm 내지 2㎛의 두께로 코팅될 수 있다.
하나 이상의 구체예는 디바이스에서 하나 이상의 상부 및 하부 접촉자를 보호하는 방법을 포함할 수 있다. 상기 디바이스는 상기 상부 접촉자와 하부 접촉자가 서로 전기적인 접촉을 가져올 수 있도록 구성될 수 있다. 상기 방법은 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물에 의해 1 nm 내지 2㎛의 두께로 상기 접촉자를 코팅하는 단계를 포함할 수 있다. 일부 구체예에서, 상기 코팅은 상기 디바이스의 제조 이전에 적용된다.
하나 이상의 구체예는 센서 디바이스에서 하나 이상의 접촉자를 보호하는 방법을 포함할 수 있다. 상기 방법은 하나 이상의 할로-하이드로카본 폴리머를 포함하는 조성물에 의해 1 nm 내지 2㎛의 두께로 상기 접촉자 패드를 코팅하는 단계를 포함할 수 있다. 일부 구체예에서, 상기 코팅은 상기 디바이스의 제조 이전에 적용된다. 일부 구체예에서, 상기 증착 기술은 플라즈마 증착이다.
일부 구체예에서, 할로-하이드로카본 폴리머는 상부 접촉자 및 하부 접촉자를 포함하는 디바이스에서의 접촉자의 표면이나 표면들을 코팅하는데 사용될 수 있다. 상기 디바이스는 상기 상부 접촉자 및 하부 접촉자가 서로 전기적 접촉을 가져올 수 있도록 구성될 수 있다. 일부 구체예에서, 할로-하이드로카본 폴리머는 하나 이상의 센서 부재를 포함하는 센서 디바이스에서의 접촉자의 표면 또는 표면들을 도포하는데 사용될 수 있다.
PCB 또는 기타 디바이스에 코팅을 적용하는 것은 몇 가지의 이점을 제공할 수 있다. 다양한 구체예는 이들 이점의 전부, 일부 또는 갖지 않을 수 있다. 하나의 이점은 상기 코팅이 PCB상에서 도전성 트랙이 산화되는 것을 방지하게 될 것이라는 것이다. PCB는 종종 전기 소자가 PCB에 솔더되기 이전에 일정 시간 동안 보관되어 있다. PCB가 코팅되지 않으면, 상기 PCB 상의 도전성 트랙은 보관 중에 산화될 것이다. 도전성 트랙상의 산화층은 상기 도전성 트랙에 대한 전기소자의 솔더링을 방지하거나 저해시킬 수 있다. 보관 이전에 PCB에 대한 코팅을 적용함으로써, 제조자는 상기 PCB상의 도전성 트랙이 산화되는 것을 방지할 수 있다. 산화를 방지함으로써, 상기 코팅은 PCB상의 강한 솔더 접합의 형성을 가능하게 할 것이다.
다른 이점은 상기 코팅은 코팅의 선행 제거 없이 코팅을 통해 전기 소자가 솔더되도록 할 것이라는 점이다. 상기 코팅은 하나 이상의 할로-하이드로카본 폴리머를 포함할 수 있다. 일부 구체예에서, 솔더링 공정 중에 적용되는 열, 솔더, 및/또는 플럭스는 솔더 접합이 형성되는 PCB의 특정 영역상에 코팅을 선택적으로 변경시킬 수 있다. 일부 구체예에서, 상기 솔더링 공정은 상기 솔더 접합의 영역에서만 코팅을 제거할 수도 있다. 따라서, 상기 솔더 접합이 일단 형성되면, 코팅은 상기 솔더 접합까지(예를 들어, 솔더 접합 인접부까지) 연장될 수도 있다. 결과적으로 제조자는 상기 솔더링 공정 이전에 코팅을 에칭시키거나 기타 제거할 필요가 없을 수 있다. 개별적인 에칭이나 제거 단계에 대한 필요성을 제거시킴으로써, 상기 코팅은 PCB 조립 공정을 보다 단순하고, 보다 값싸게, 및/또는 보다 시간을 절약하도록 만들 수 있다.
다른 이점은 코팅이 PCB의 부식을 방지할 수 있다는 것이다. 상기 코팅은 PCB와 부식성 가스 및/또는 액체 사이에 장벽을 제공할 수도 있다. 일부 구체예에서, 상기 코팅은 PCB의 기판 및/또는 도전성 트랙에 액체 및/또는 습기가 닿는 것을 방지할 수 있다. 상기 코팅은 접촉자 간에 단락 및/또는 누설을 일으키게 하는 덴드라이트(dendrites)의 형성을 방지할 수 있다.
다른 이점은 코팅이 코팅된 표면에 평행한 축을 따라서 절연체로서 작용하면서도 코팅된 표면의 면(plane)을 가리키는 축("z-축“)을 따라 전도성을 보일 수 있다는 것이다. 따라서 상기 코팅은 상대 접촉자(mating contact)로 전기 신호를 전달하는 그러한 접촉자의 성능을 저해함이 없이 도전성 접촉자에 적용될 수 있다. 따라서 일부 구체예에서, 상기 코팅은 접촉자의 전도성을 저해하지 않고 접촉자를 산화 및/또는 부식으로부터 방지할 수도 있다.
기타 이점은 상세한 설명 및 첨부되는 청구항으로부터 당업자에게 용이하게 이해될 것이다.
본 발명에 대한 보다 완전한 이해와 추가적인 특징과 이점을 개시하기 위해, 이하의 상세한 설명이 후술하는 도면과 함께 참조되며, 여기서:
도 1a-c는 일부 구체예에 따른 인쇄 회로 보드 (PCB)을 도시한 것이다.
도 2 는 특정 구체예에 따른, PCB상의 코팅의 증착을 도시한 것이다.
도 3a-b는 특정 구체예에 따른 PCB의 도전성 트랙에 대한 전기 소자의 솔더링을 도시한 것이다.
도 4는 특정 구체예에 따른 다중층 코팅을 포함한 PCB를 도시한 것이다.
도 5는 특정 구체예에 따른 PCB의 특정 영역에 선택적으로 적용된 다중층 코팅을 포함하는 PCB를 도시한 것이다.
도 6a-b는 특정 구체예에 따른 코팅으로 도포된 접촉자를 포함하는 키패드를 도시한 것이다.
도 7은 특정 구체예에 따른 다양한 두께를 가진 예시적인 코팅의 z-축 전도도를 도시한 그래프이다.
도 8은 특정 구체예에 따른 코팅된 접촉자를 갖는 센서를 포함하는 측정 디바이스를 도시한 것이다.
도 9는 특정 구체예에 따른 코팅을 통해 형성된 와이어 본드를 도시한 것이다.
도 10a는 특정 구체예에 따른 비코팅된 와이어 및 코팅된 접촉자 표면 사이에 형성된 볼 본드의 현미경 이미지를 도시한 것이다.
도 10b는 특정 구체예에 따른 비코팅된 와이어 및 코팅된 접촉자 표면 사이에 형성된 볼 본드의 단면(section view)에 대한 현미경 이미지를 도시한 것이다.
도 11a는 특정 구체예에 따른 비코팅된 와이어 및 코팅된 접촉자 표면 사이의 웨지 본드의 현미경 이미지를 도시한 것이다.
도 11b는 특정 구체예에 따른 비코팅된 와이어 및 코팅된 접촉자 표면 사이의 웨지 본드의 단면에 대한 현미경 이미지를 도시한 것이다.
도 12는 특정 구체예에 따른 볼 본드와 웨지 본드를 갖는 PCB를 도시한 것이다.
도 1a는 특정 구체예에 따라 인쇄 회로 보드(PCB)(10)를 도시하고 있다. PCB(10)는 전기 회로와 연계된 하나 이상의 전기 소자(12)를 기계적으로 지지 및/또는 전기적으로 연결시킬 수 있다. PCB(10)는 기판(14), 하나 이상의 도전성 트랙(16), 코팅(18), 및 하나 이상의 전기 소자(12)를 포함할 수 있다.
PCB(10)에서의 기판(14)은 하나 이상의 회로의 부재를 기계적으로 지지해주는 하나 이상의 보드를 포함할 수 있다. 예를 들어, 도전성 트랙(16) 및 전기 소자(12)는 기판(14)의 적어도 일 표면에 부착(affixed)되어 있을 수 있다. 기판(14)은 PCB(10)의 단락으로부터 기판(14)을 보호해 주는 어떠한 적당한 절연재를 포함할 수 있다. 일부 구체예에서, PCB(10)에서의 기판(14)은 에폭시 적층 물질(epoxy laminate material), 합성 수지 본딩된 페이퍼, 에폭시수지 본딩된 유리섬유(ERBGH), 복합 에폭시물질(CEM), 페놀 코튼 페이퍼, 및/또는 어떠한 기타 적합한 유형 및/또는 절연재의 조합을 포함한다. 특정 구체예에 따르면, 기판(14)은 페이퍼, 카드보드, 천연 및/또는 합성 목질계 물질, 및/또는 기타 적합한 직물을 포함한다. 일부 구체예에서, 기판(14)는 예를 들면, Flame Retardant 2 (FR-2) 및/또는 Flame Retardant 4 (FR-4)와 같은 난연 물질을 포함한다. PCB(10)에서의 기판(14)은 단일 층의 절연재, 또는 어느 층에 있어 도전성 트랙(16)을 갖거나 갖지 않은 동일하거나 상이한 다중층의 절연재를 포함할 수 있다.
하나 이상의 도전성 트랙(16)은 기판(14)의 적어도 일면에 부착되어 있을 수 있다. 도전성 트랙(16)은 PCB(10)의 회로에 있어서의 둘 이상의 소자 사이의 전기적 신호를 전달하도록 일반적으로 작동할 수 있다. 따라서, 도전성 트랙(16)은 전달 신호에 대한 신호 트레이스(signal trace) 및/또는 와이어로서 기능할 수 있다. 일부 구체예에서, 도전성 트랙(16)은 접촉자 패드로 부르는 영역을 포함한다. 도전성 트랙(16)의 접촉자 패드는 전기 소자(12)를 지지하거나 및/또는 연결하도록 구성될 수 있다. 도전성 트랙(16)은 예를 들어 금, 텅스텐, 구리, 은, 알루미늄 및/또는 주석과 같은 어떠한 적합한 도전성 재료도 포함할 수 있다. 일부 구체예에서, 도전성 트랙(16)은 하나 이상의 도전성 폴리머 및/또는 도전성 잉크를 포함할 수 있다.
도전성 트랙(16)은 PCB(10)에서의 기판(14)상에 어떠한 적합한 기술로도 형성될 수 있을 것이다. 일부 구체예에서, 도전성 트랙(16) “감법(subtractive)"기술을 사용하여 기판(14)상에 형성될 수 있다. 예를 들어, 금속 층(예를 들면, 구리 호일, 알루미늄 호일 등)이 기판(14)의 표면과 본딩될 수 있으며 그 다음 상기 금속층에서 비목적 부분(unwanted portions)이 제거되어 바람직한 도전성 트랙(16)을 남기게 할 수 있다. 상기 금속층에서의 비목적 부분은 화학적 에칭, 포토-에칭, 밀링, 및/또는 어떠한 적합한 기술에 의해 기판(14)으로부터 제거될 수 있다. 다른 구체예에서, 도전성 트랙(16)은 예를 들어, 전기도금(electroplating), 역 마스크를 이용한 증착, 및/또는 기타 기하학적으로 제어되는 증착 처리와 같은 ”가법(additive)" 기술을 사용하여 기판(14)상에 형성될 수도 있다.
일부 구체예에서, 코팅(18)은 PCB(10)에서의 기판(14)상에 하나 이상의 도전성 트랙(16)에 대하여 증착될 수 있다. 코팅(18)은 산화, 부식 및/또는 기타 환경적인 위험요소(예를 들어 액체 및/또는 습기에 의해 발생하는 스웰링(swelling))로부터 도전성 트랙(16)을 보호할 수 있다. 일부 구체예에서, 코팅(18)은 PCB(10)의 도전성 트랙(16)에 대해 전기 소자(12)을 솔더링하기 이전에 기판(14)상의 도전성 트랙(16)에 대하여 증착된다. 따라서 코팅(18)과 PCB(10)의 도전성 트랙(16) 사이의 계면(20)에는 솔더가 없거나 실질적으로 솔더가 없을 수 있다. 코팅(18)은 코팅(18)의 사전 제거없이 도전성 트랙(16)에 대한 코팅(18)을 통하여 전기 소자(12)을 선택적으로 솔더링되게 인가(permit)할 수 있다. 추가적으로 또는 대안적으로, 코팅(18)은 코팅(18)의 사전 제거없이 도전성 트랙(16)에 대한 코팅(18)을 통하여 와이어를 와이어 본딩되게 인가할 수 있다. 추가적으로 또는 대안적으로, 코팅(18) 전기 신호 및/또는 전류가 PCB(10)의 도전성 트랙(16) 및 전기 소자(12) 사이의 코팅(18)을 통해 전달될 수 있도록 z-축(22)(즉, 도전성 트랙(16)이 부착되는 PCB(10)의 표면을 가리키는 축)을 따라 낮은 저항 및/또는 임피던스를 나타낼 수 있다. 이와 관련하여, 상기 “전류(current)"라는 용어는 전하의 흐름을 나타낼 수 있고, ”신호(signal)"라는 용어는 시변(time-varying) 및/또는 공변(spatial-varying) 전기량(electric quantity)(예를 들어, 그 변조(modulation)가 코딩된(coded) 정보를 나타내는 전압, 전류, 또는 전계 강도(field strength))을 일컬을 수 있다.
코팅(18)은 도전성 트랙(16)을 산화 및/또는 부식으로부터 보호하는 어떠한 적합한 물질을 포함할 수 있다. 일부 구체예에서, 코팅(18)은 하나 이상의 할로-하이드로카본 폴리머 물질을 포함한다. “폴리머”라는 용어는 단일 및/또는 다중 모노머로부터 동소(in-situ) 형성된 폴리머, 선형, 가지형, 그래프트형, 및/또는 가교형 코폴리머, 올리고머, 멀티폴리머, 멀티 모노머 폴리머, 폴리머 혼합물, 폴리머의 블렌드 및/또는 알로이(alloys), 그래프트 코폴리머, 및/또는 상호침투형 네트워크 폴리머(interpenetrating networks of polymers (IPNs))를 가리킬 수 있다.
“할로-하이드로카본 폴리머(halo-hydrocarbon polymer)"는 구조 내의 각각의 탄소 원자에 결합한 0, 1, 2, 또는 3 개의 할로겐 원자를 갖는 직쇄 또는 측쇄 또는 환형 탄소 구조를 갖는 폴리머를 가리킬 수 있다. 상기 할로-하이드로카본 폴리머에서의 할로겐 원자는 불소, 염소, 브롬 및/또는 요오드일 수 있다. 바람직하게는, 상기 할로-하이드로카본 폴리머는 플루오로-하이드로카본 폴리머, 클로로-하이드로카본 폴리머, 또는 플루오로-클로로-하이드로카본 폴리머이고 여기서 상기 쇄(chain)에서의 각각의 탄소 원자에 0, 1, 2, 또는 3 개의 불소 또는 염소 원자가 결합되어 있다. 일부 구체예에서, 상기 쇄는 공액형(conjugated)이거나, 고도(highly) 공액형이거나 연장된 공액형의 쇄, 환형, 및/또는 가지 형일 수 있다. 코팅(18)의 할로-하이드로카본 폴리머 내의 할로겐 원자는 동일한 할로겐 원자(예를 들어 불소)이거나 할로겐 원자의 혼합물(예를 들어, 불소와 염소)일 수 있다. 여기서 사용되는“할로-하이드로카본 폴리머”의 용어는 탄소-탄소 이중 및/또는 삼중 결합과 같이 하나 이상의 불포화된 그룹을 포함하는 폴리머, 및/또는 예를 들어 질소, 황, 및/또는 산소와 같은 헤테로 원자(탄소, 수소, 또는 할로겐이 아닌 원자)를 하나 이상 포함하는 폴리머를 포함할 수 있다. 바람직하게는, 코팅(18)의 할로-하이드로카본 폴리머는 폴리머 내의 총 원자수에 비례하여 5퍼센트 미만의 헤테로 원자를 포함한다. 할로-하이드로카본 폴리머는 어떠한 적합한 분자량을 가질 수 있다. 상기 할로-하이드로카본 폴리머의 분자량은 코팅(18)의 바람직한 작용성에 따라 선택될 수 있을 것이다. 바람직한 구체예에서, 코팅(18)의 할로-하이드로카본 폴리머의 분자량은 500 amu를 초과한다. 코팅(18)에서의 할로-하이드로카본 폴리머 쇄는 직선형 또는 가지형일 수 있다. 일부 구체예에서, 코팅(18)에서의 폴리머 쇄 사이는 가교되어 있다.
바람직한 할로-하이드로카본 폴리머의 예는 다음을 포함한다:
■ 폴리테트라플루오로에틸렌(PTFE), PTFE 타입 물질, 플루오르화된-하이드로카본(fluorinated-hydrocarbons), 클로로화-플루오로화된-하이드로 카본(chlorinated-fluorinated-hydrocarbons), 할로겐화된-하이드로카본(halogenated-hydrocarbons), 및 할로-하이드로카본과 더불어 코폴리머, 올리고머, 멀티폴리머, 멀티모노머 폴리머, 폴리머 혼합물, 상호침투형 폴리머 네트워크(IPNs), 블렌드, 알로이, 측쇄 폴리머, 그래프트 코폴리머, 및 이들 물질의 가교된 변형체(variants). 바람직한 구체예에서, In a preferred embodiment, the 할로-하이드로카본 폴리머 in coating (18) is a polytetrafluoroethylene (PTFE) type material and, in particular, modified or unmodified polytetrafluoroethylene (PTFE).
■ 폴리클로로트리플루오로에틸렌(PCTFE) 및 코폴리머, 올리고머, 멀티폴리머, 멀티모노머 폴리머, 폴리머 혼합물, 상호침투형 폴리머 네트워크(IPNs), 블렌드, 알로이, 측쇄 폴리머, 그래프트 코폴리머, 및 이들 물질의 가교된 변형체(variants).
■ 폴리클로로트리플루오로에틸렌(PCTFE)의 에틸렌 코폴리머 및 코폴리머, 올리고머, 멀티폴리머, 멀티모노머 폴리머, 폴리머 혼합물, 상호침투형 폴리머 네트워크(IPNs), 블렌드, 알로이, 측쇄 폴리머, 그래프트 코폴리머, 및 이들 물질의 가교된 변형체(variants).
■ 에틸렌 및 테트라플루오로에틸렌의 코폴리머(ETFE); 테트라플루오로에틸렌 및 헥사플루오로프로필렌의 코폴리머(FEP); 테트라플루오로에틸렌 및 퍼플루오로비닐 에테르의 코폴리머(PFA); 비닐리덴플로라이드의 폴리머 (PVDF); 테트라플루오로에틸렌, 헥사플루오로프로필렌, 및 비닐리덴플로라이드의 코폴리머(THV); 비닐리덴플로라이드 및 헥사플루오로프로필렌의 코폴리머(PVDFHP); 테트라플루오로에틸렌 및 퍼플루오로메틸비닐 에테르의 코폴리머(MFA); 에틸렌, 테트라플루오로에틸렌 및 헥사플루오로프로필렌의 코폴리머(EFEP); 헥사플루오로프로필렌, 테트라플루오로에틸렌 및 에틸렌의 코폴리머(HTE); 비닐리덴 플루오라이드 및 클로로트리플루오로에틸렌의 코폴리머; 및/또는 코폴리머, 올리고머, 멀티폴리머, 멀티모노머 폴리머, 폴리머 혼합물, 상호침투형 폴리머 네트워크(IPNs), 블렌드, 알로이, 측쇄 폴리머, 그래프트 코폴리머, 및 이들 물질의 가교된 변형체를 포함하는 기타 플루오로플라스틱.
PCB(10)상의 코팅(18)은 할로-하이드로카본 폴리머의 단일층 또는 다중층을 포함할 수 있다. 일부 구체예에서, 코팅(18)은 도전성 표면상에 적어도 하나의 할로-하이드로카본 폴리머 및 적어도 금속 할라이드(예를 들어, 금속 플루오라이드)의 하나 이상의 층을 포함한다. 코팅(18)은 어떠한 적당한 두께(24)를 가질 수 있다. 일부 구체예에서, 코팅(18)의 두께(24)는 1 nm에서 10㎛에 이를 수 있다. 다른 구체예에서, 코팅(18)의 두께(24)는 1 nm에서 2㎛에 이를 수 있다. 또 다른 구체예에서, 코팅(18)의 두께(24)는 1nm 내지 500 nm에 이를 수 있다. 또 다른 구체예에서, 코팅(18)의 두께(24)는 3nm 내지 500 nm에 이를 수 있다. 또 다른 구체예에서, 코팅(18)의 두께(24)는 10 nm 내지 500 nm에 이를 수 있다. 또 다른 구체예에서, 코팅(18)의 두께(24)는 10 nm 내지 250 nm에 이를 수 있다. 또 다른 구체예에서, 코팅(18)의 두께(24)는 10 nm 내지 30 nm에 이를 수 있다. 또 다른 구체예에서, 코팅(18)은 할로-하이드로카본 폴리머(수 옹스트롬(Å)의 두께를 가짐) 단일층이다. 두께(24)는 1nm 내지 500 nm에 이를 수 있다. 바람직한 구체예에서, 코팅(18)의 두께(24)는 다양한 구배로 10 nm 내지 100 nm에 이른다. 일부 구체예에서, 코팅(18)은 코팅(18)의 노출된 표면이 실질적으로 평탄(flat)(도 1A에 도시된 바와 같음)하도록 기판(14) 및 도전성 트랙(16)상에 증착될 수 있다. 다른 구체예에서, 코팅(18)은 코팅(18)의 노출된 표면이 평탄하지 않고 대신에 기판(14) 및 도전성 트랙(16)의 3-차원 표면에 합치(conform)하도록(도 1B에 도시된 바와 같음) 기판(14) 및 도전성 트랙(16)상에 증착될 수 있다.
일부 구체예에서, 코팅(18)은 연속 필름으로서 도전성 트랙(16) 및/또는 기판(14)상에 증착될 수 있다. 특정 구체예에 따르면, 상기 연속 필름은 예를 들어, 보이드(voids), 크랙(cracks), 홀(holes), 및/또는 결함과 같은 기공(pores)이 실질적으로 없을 수 있다. 일부 구체예에서, 코팅(18)의 기공도(porosity)는 코팅(18)의 희망하는(desired) 투과성(permeability)을 제공하도록 구성될 수 있다. 예를 들어, 코팅(18)의 기공도를 변경(altering)함은 액체, 화학물질, 가스, 및/또는 솔더에 대한 코팅(18)의 투과도(permeability)를 증가시키거나 감소시킬 수 있다. 코팅(18)의 기공도의 변경은 코팅(18)에서의 폴리머(들)에 대한 물리적, 화학적, 및/또는 구조적 변화일 수 있다. 일부 구체예에서, 코팅(18)의 표면에너지를 변화(changing)시키는 것은 액체, 화학물질, 가스, 및/또는 솔더에 대한 코팅(18)의 투과도를 변화시킬 수 있다. 통과하는(penetrating) 액체 및/또는 가스의 표면 에너지에 대한 코팅(18)의 상대적인 표면 에너지를 제어함으로써, 코팅(18)의 투과도가 증가되거나 감소될 수 있다. 물 및/또는 기타 용매에 대한 코팅(18)의 투과도를 제어하는 것(controlling)은 액체 환경(예를 들어, 수성 환경) 및/또는 용매(예를 들어, PCB(10)을 제조하는 과정의 세척 공정 중)에 놓이게 되는 PCB(10)에 대해 특별히 바람직할 것이다. 일부 구체예에서, 코팅(18)의 기공도는 코팅(18)이 선택적으로 특정한 물질(들)에 투과성이나 여타 물질(들)에 대해서는 그렇지 않도록 구성될 수 있다. 예를 들면, 코팅(18)은 실질적으로 물에는 불투과성이면서 여타의 액체에는 투과성일 수 있다.
일부 구체예에서, 코팅(18)은 기공이 실질적으로 없는 박형(thin)의, 노출(exposed) 층(예를 들어, 상부층)을 갖는 다중층을 포함할 수 있다. 따라서 코팅(18)의 노출층은 실질적으로 가스, 습기, 및/또는 액체에 불투과성일 수 있다. 그러한 구체예에서, 코팅(18)의 비노출(concealed)층(예를 들어, 도전성 트랙(16)과 상기 코팅(18)의 노출층 사이의 층(들))은 상기 비노출 층(들)이 전류 및/또는 전기적 신호를 전달하도록 기공을 포함할 수 있다.
특정 구체예에 따르면, 코팅(18)은 자기 수복특성(self-healing property)을 나타낼 수 있다. 일부 구체예에서, 이러한 자기 수복 특성은 코팅(18)이 물리력에 대응하여 움직이거나(move) 및/또는 압축(compress)하고, 그 다음 상기 힘이 잦아들게 되면 원래의 구조 및/또는 형태로 되돌아 가도록하는 기계적 특성일 수 있다. 다른 구체예에서, 이러한 자기 수복 특성은 코팅(18)의 전기적 자기 수복을 가능하게 할 수 있다. 물리적 및/또는 전기적 힘이 코팅된 기판(14)의 특정 영역에 적용되면, 기판(14)의 특정 영역 상의 코팅(18)은 압축되거나 및/또는 기타 변경될 수 있다. 상기 물리적 및/또는 전기적 힘이 잦아들면, 상기 특정 영역상의 코팅(18)은 기판(14)의 특정 영역을 포괄하도록“수복" 및/또는 기타 재조직(reorganize)할 수 있다.
코팅(18)은 상대적으로 낮은 가스 투과도를 나타내어, 도전성 트랙(16)에 대한 코팅(18)을 통한 가스 투과에 대한 유의한 장벽을 제공하며 가스상 부식을 방지한다. 일부 구체예에서, 전기 소자(12)는 코팅(18)의 선행 제거 없이 코팅(18)을 통해 선택적으로 솔더될 수 있다. 코팅(18)을 통한 솔더링에 의해 이루어지는 솔더 접합(Solder joints)(26)은 현재 이용가능한 표면 마감처리와 관련된 솔더 접합(26)에 비교하여 강력할 수 있다. 일부 구체예에서, 코팅(18)은 다중 열(heat) 사이클에 견디도록 구성될 수 있다. 코팅(18)은 예를 들어 환경 오염물질(pollutants)과 같은 부식성 가스, 액체 및/또는 염 용액에 대하여 화학적 저항성을 나타낼 수 있다. 일부 구체예에서, 코팅(18)은 낮은 표면 에너지 및/또는 “젖음성(wettability)"을 나타낼 수 있다. 코팅(18)에서의 상기 물질 및/또는 코팅(18)을 증착시키는 방법은 코팅(18)의 상대적인 젖음성을 제어하도록 구성될 수 있을 것이다. 코팅(18)은 정상(normal) 디바이스 온도(예를 들어, PCB(10)이 사용될 수 있는 온도 범위에서)에서 안정한 불활성의 물질일 수 있다. 코팅(18)은 예를 들어 PCB 물질에 대한 마모저항 및/또는 부착(adhesion)과 같은 우수한 기계적 특성을 나타낼 수 있다. 일부 구체예에서, 코팅(18)은 개선된 정전기적 보호를 나타낼 수 있다. 코팅(18)은 상대적으로 낮은 액체 및 염 용액 투과성을 가질 수 있어서, 코팅(18)을 통한 액체 부식을 방지할 수 있을 것이다. 특정 구체예에 따르면, 일반적으로 코팅(18)은 현존하는 마감재(finishes)와 비교하여 환경적으로 유익할 수 있다.
PCB(10)에서의 코팅(18)은 PCB(10)의 하나 이상의 표면에 대하여 연속적, 실질적으로 연속적, 또는 비-연속적일 수 있다. 일부 구체예에서, 코팅(18)은 이들 표면 사이 및 인접하여 솔더되는 표면 및 비-솔더링 표면에 대하여 연속적이거나 실질적으로 연속적이다. 특정 구체예에 따르면, 코팅(18)은 PCB(10)의 실질적으로 모든 노출되거나 및/또는 취약한(vulnerable) 표면에 대하여 연속적이거나 실질적으로 연속적이다. 실질적으로 연속적인 코팅(18)이 해로운 환경으로부터 PCB(10)을 보호하는데 바람직할 수 있음에 비하여, 비-연속적인 코팅(18)은 여타의 목적에 대하여 바람직할 수 있다.
일부 구체예에서, PCB(10)는 기판(14)상의 도전성 트랙(16)에 대한 코팅(18)을 통해 부착된 하나 이상의 전기 소자(12)를 포함한다. 전기 소자(12)는 PCB(10)의 어떠한 적합한 회로 소자일 수 있다. 예를 들어 전기 소자(12)는 저항기, 트랜지스터, 다이오드, 증폭기, 발진기(oscillator), 및/또는 기타 적합한 소자일 수 있다. 일부 구체예에서, 전기 소자(12)는 PCB(10)의 기판(14)상 도전성 트랙(16)의 일부에 부착되도록 구성된 하나 이상의 리드(leads)를 포함한다. 어떠한 적합한 수 및/또는 조합의 전기 소자(12)도 PCB(10)에 부착될 수 있을 것이다.
전기 소자(12)는 어떠한 적합한 기술을 사용하여 기판(14)상의 도전성 트랙(16)에 부착될 수 있다. 일부 구체예에서, 전기 소자(12)는 웰딩(welding), 레이저-증진 웰딩, 초음파 웰딩 및/또는 도전성 접착제의 사용에 의해 도전성 트랙(16)에 연결될 수 있다. 특정 구체예에 따르면, 전기 소자(12)는 코팅(18)의 선행 제거 없이 기판(14)상의 도전성 트랙(16)에 코팅(18)을 통하여 솔더될 수 있다. 전기 소자(12)와 도전성 트랙(16) 사이의 솔더 연결은 솔더 접합(26)으로 일컬어질 수 있을 것이다. 솔더 접합(26)의 형성 이전에, 코팅(18)은 산화 및/또는 부식으로부터 도전성 트랙(16)을 보호할 수 있다. 일부 구체예에서, 솔더 접합(26)이 코팅(18)의 선행 제거 없이 코팅(18)을 통해 형성될 수 있기 때문에, 코팅(18)은 솔더 접합(26)에 인접해(abut) 있을 수 있다. 인접해 있는 솔더 접합(26)에 의해, 코팅(18)은 전기 소자(12)가 PCB(10)에 솔더된 이후라도 산화 및/또는 부식으로부터 도전성 트랙(16)을 보호할 수 있다.
*전기 소자(12) 및 도전성 트랙(16) 간의 솔더 접합(26)은 리드 솔더(leaded solder) 또는 무-리드 솔더(lead-free solder)를 이용하여 형성될 수 있다. 일부 구체예에서, 코팅(18)을 통한 솔더링은 기대되는 바와 같이, 솔더 접합(26)의 강도를 저감시키지 않는다. 실제로, 일부 구체예에서, 코팅(18)을 통한 솔더링으로 형성된 솔더 접합(26)은 대안적인 표면 마감에서의 솔더 접합에 비해 더욱 강할 수 있다. 솔더 접합(26)은 여타의 적당한 기술로 형성될 수 있다. 일부 구체예에서, 플럭스(미도시)가 솔더 접합(26)을 형성하는데 사용될 수 있다. 다른 구체예에서, 열만을 사용하는 솔더링 공정(예를 들어, 레이저 솔더링)은 솔더 접합(26)을 선택적으로 형성하는데 이용될 수 있다. 또 다른 구체예에서, 솔더 접합(26)은 웨이브 솔더링에 의해 형성될 수 있으며, 이는 선택적인 플럭싱(fluxing)을 수반할 수 있다.
위에서 언급한 바와 같이, 솔더 접합(26)은 전기 소자(12)와 도전성 트랙(16) 사이의 코팅(18)에 의해 형성될 수 있다. 이와 관련하여, “~를 통해 형성된다(Formed through)”는 구문은 도전성 트랙(16)으로부터 코팅(18)의 선행 제거없이 솔더 접합(26)이 형성된다는 것을 가리킬 수 있다. 따라서 도전성 트랙(16)은 코팅(18)으로 도포되고, 다음으로 도전성 트랙(16)으로부터 코팅(18)의 1차 제거 없이, 하나 이상의 전기 소자(12)가 도전성 트랙(16)에 솔더될 수 있다. 상기 솔더링 공정은 선택적으로 코팅(18)을 변경시킬 수도 있으며 전기 소자(12) 및 도전성 트랙(16) 사이의 솔더 접합(26)을 형성할 수 있다. 따라서“~를 통해 형성된다”는 구문은 도전성 트랙(16)으로부터 코팅(18)의 선행 제거 없는 솔더 접합(26)의 형성을 의미할 수 있다.
위에서 언급한 바와 같이, 솔더 접합(26)이 코팅(18)의 선행 제거 없이 코팅(18)을 통해 형성될 수 있기 때문에, 솔더 접합(26)은 코팅(18)에 인접해 있을 수 있다. 이와 관련하여, “인접해 있는(abutting)"의 용어는 솔더 접합(26)의 하나 이상의 에지가 코팅(18)의 하나 이상의 에지에 직접적으로 접촉(touching), 실질적으로 접촉, 및/또는 실질적으로 근접(proximity)한 상태인 것을 의미할 수 있다. 따라서 솔더 접합(26)은 솔더링 공정에 의해 선택적으로 변경(예를 들어, 제거)되지 않은 코팅(18) 부분에 가장자리를 이룰(border) 수 있다. 일부 구체예에서, 솔더 접합(26)은 단일 차원(single dimension) 또는 다중 차원(multiple dimensions)으로 코팅(18)에 인접해 있을 수 있다. 예를 들면, 도 1A에 도시된 바와 같이, 솔더 접합(26)은 z-축 방향이 아니라, x-축 및/또는 y-축으로 코팅(18)에 인접해 있을 수 있다.
코팅(18)을 포함하는 PCB(10)는 코팅되지 않은 PCB(10)에 비하여 이점들을 제공할 수 있다. 코팅(18)은 다음과 같은 이점이 없거나, 이점 중 일부 또는 전부를 제공할 수 있다. 하나의 이점은, 일부 구체예에서, 코팅(18)이 PCB(10)의 보관 중에 산화 및/또는 부식을 방지하여 줄 것이라는 점이다. 도전성 트랙(16)이 기판(14)상에 일단 형성되면, 제조자는 전기 소자(12)가 부착되기 이전, 가능하게는 수개월에서 수년까지의 다양한 기간 동안 PCB(10)를 보관하게 될 것이다. 만일 코팅되지 않은 채로 방치한다면, 도전성 트랙(16)의 물질(예를 들어, 구리)은 공기 중에서 산화될 수 있고 결과적으로 도전성 트랙(16)상에 산화물 및/또는 변색(tarnish) 층을 형성하게 될 것이다. 전통적인 PCB(10)는 코팅(18)을 결여하기 때문에, 전통적인 PCB(10)의 도전성 트랙(16)은 보관 중에 산화 및/또는 부식될 수도 있다. 비코팅된 PCB(10)의 보관 기간이 오래될수록, 산화가 더 많이 일어날 것이다. 비코팅된 도전성 트랙(16)상의 산화물 또는 부식층은 강한 솔더 접합(26)의 형성을 저해할 수 있다. 특히, 도전성 트랙(16)상의 산화물 또는 부식층의 존재는 (i) 낮은 기계적 강도를 갖는 약한 접합, (ii) 디바이스의 작동 중에 파손을 일으키는 경향을 갖는 “건식 접합(dry joints)", (iii) 서로간의 전기 접촉이 일어나지 않은 접합, 및/또는 (iv) PCB(10)의 파손(도전성 트랙(16) 간의 파손(failure) 또는 열화)을 일으킬 수 있다. 대조적으로, 만일 코팅(18)이 PCB(10)에 적용되는 경우, 코팅(18)이 장기간의 저장(예를 들어, 수개월 또는 수년) 중에 PCB(10)의 도전성 트랙(16)의 산화 및/또는 부식을 방지할 수 있으며, 이에 따라 보관 이후 도전성 트랙(16)상에 강한 솔더 접합(26)이 형성되도록 한다. 구체예에서, 코팅(18)이 금속 및/또는 폴리머계 전자장치에 적용되는 곳에서, 할로-하이드로카본 폴리머를 포함하는 코팅(18)은 전도체(conductors) 및/또는 디바이스의 스웰링을 방지할 수 있다.
다른 이점은, 일부 구체예에서, 할로-하이드로카본 폴리머를 포함하는 코팅(18)은 전통적인 마감재와 같이 비싸지 않고 및/또는 환경적으로 유해하지 않을 것이라는 점이다. 제조자는 솔더링이 요구되는 곳에 금속 마감재(예를 들어, 주석, 은, 니켈, 및/또는 금)를 적용시킨다. 이러한 마감재를 적용하기 위한 공정은 시간이 소요되고, 사용되어야 하는 추가적인 금속을 요구하며 환경적인 문제를 야기한다. 이러한 마감재 및 공정은 값비싸고 및/또는 건강상의 위험을 야기할 수 있다. 일부 구체예에서, 제조자는 벤즈이미다졸(benzimidazoles)과 같은 유기 화합물 및 솔더-용착성(solder-wettable) 금속 또는 솔더의 입자를 포함하는 마감재를 사용하였었다. 그러나 이들 유기 마감재는 종종 다중 히트 사이클에서 견딜 수 없으며, 공정 전에 상대적으로 짧은 보관 수명을 나타낼 수 있다. 따라서 제조자에 의해 사용되는 전통적인 마감재는 일반적으로 값비싸며, 시간 소모적이며, 및/또는 제조 공정에서 추가적인 단계를 요구한다. 상기 전통적인 마감재는 귀금속과 같은 재생 불가능한 자원(non-renewable resources)을 고갈시켜왔다. 전통적인 마감재와는 대조적으로, 할로-하이드로카본 폴리머를 포함하는 코팅(18)은 솔더링에 의한 전기 소자(12)를 결합시키기 전에 도전성 트랙(16)의 산화를 방지하는 덜 비싸며 및/또는 더욱 고성능의 코팅(18)을 나타낼 수 있다.
다른 이점으로는 일부 구체예에서, 할로-하이드로카본 폴리머를 포함하는 코팅(18)이 솔더 접합(26) 사이의 덴드라이트의 형성을 방지할 수 있을 것이라는 점을 들 수 있다. 금속 화합물의 덴드라이트는 비코팅된 PCB(10)에서의 솔더 접합(26) 사이의 갭(gaps)에 형성되는 것이 관찰되었다. 덴드라이트는 커넥터 사이에 단락 및 전기 누설을 유발하여, PCB(10)의 파손을 가져온다. 특히, 덴드라이트는 습기가 비-코팅된 기판(14) 및/또는 도전성 트랙(16)에 다다를 때, 금속 이온을 형성하고, 이는 다음에 전자기장의 존재 하에서 전기 이동(electromigration)에 재배치(redistributed)된다. 덴드라이트는 전기 이동에 의해 일어나는 금속성(metallic) 성장을 나타내고 표면을 따라 양치류 형(fern-like) 패튼을 형성할 수 있다. 구체예에서, 코팅(18)은 솔더 접합(26)의 형성 이전에 적용되는 곳에서, 코팅은 솔더 접합(26)에 액체가 다다르는 것을 방지할 수도 있다. 그러나 그러한 구체예에서, 코팅(18)은 PCB의 기판(14) 및/또는 도전성 트랙(16)(덴드라이트가 이온성 용해(ionic dissolution)에 의해 형성되는 경향을 가질 수 있는 곳)에 습기가 다다르는 것을 방지할 수 있다. 따라서, 코팅(18)은 (i)습기가 기판(14) 및/또는 도전성 트랙(16)에 이르는 것을 방지함으로써, 및/또는 (ii) PCB(10)상의 전도체 사이의 물리적 장벽을 제공함으로써, 덴드라이트의 형성으로부터 PCB(10)을 보호할 수 있다. 추가적으로 또는 대안적으로, 덴드라이트 물질은 코팅(18)에 대하여 낮은 접착력을 가질 수 있기 때문에, 코팅(18)은 PCB(10)에서의 도전성 트랙(16) 및/또는 전기 소자(12) 사이에서 덴드라이트의 형성을 저감시킬 수도 있다. 추가적으로 또는 대안적으로, 코팅(18)은 이온 종(ionic species) 및/또는 금속의 존재에 기인하여 도전성 트랙(16) 사이의 전기적 단락(electrical shorting)을 방지할 수도 있다.
또 다른 이점은, 일부 구체예에서, 코팅(18)이 PCB(10)의 유독성 물질로부터 환경을 보호한다는 점이다. 화재 안전 기준에 부합하기 위해, PCB(10)는 내화 화합물(예를 들어, 테트라브로모비스페놀 에이(TBBPA)와 같은 브롬계 화합물)로부터 만들어진 부재를 포함할 수 있다. 그러나 그러한 화합물은 유독성이 있을 수 있고, 안전하게 처리하기 어려울 수 있으며, 및/또는 환경에 위험성을 노출할 수 있다. 코팅(18)을 PCB(10)에 적용하는 것은 그러한 유독성 있는 물질로부터 환경을 보호할 수 있을 것이다. 코팅(18)을 적용하는 것은 기저(base) PCB 적층구조(laminate)에서 내화 화합물의 필요성을 제거시키거나, 현저히 낮출 수 있을 것이다.
도 1a는 단일 코팅층을 포함하는 PCB(10)를 도시하고 있다. 다른 구체예에서, PCB(10)는 다중 코팅층을 포함할 수 있다. 도 1A가 PCB(10)의 도전성 트랙(16)에 솔더된 두 개의 전기 소자(12)를 도시하고 있으나, PCB(10)는 어떠한 적당한 개수 및/또는 조합의 전기 소자(12)를 포함할 수 있다는 점을 이해하여야 한다. 또한 도 1a가 기판(14)의 외부 표면에 적용된 코팅(18)을 도시하고 있으나, 코팅(18)은 PCB(10)의 기판(14) 및/또는 여타의 소자에 대한 하나 이상의 내부 표면(internal surfaces)에 적용될 수 있음을 이해하여야 한다. 나아가 코팅(18)은 도전성 트랙(16)에 전기 소자(12)가 솔더링 되기 이전 및/또는 이후에 PCB(10)에 적용될 수도 있음을 이해하여야 한다.
도 1a는 도전성 트랙(16)에 솔더된 전기 소자(12)를 도시하고 있으나, 하나 이상의 전기 소자(12)는 예를 들어 와이어 본딩과 같은 대안적인 본딩 방법에 의해서 도전성 트랙(16)에 부착될 수 있음을 이해하여야 한다. 또한 도 1 내지 12에서 도시되는 디바이스 및 소자는 반드시 일정한 비율에 맞추어 도시되지는 않았다는 점도 이해하여야 한다.
도 1b는 코팅(18)으로 도포된 양면(double-sided) PCB(10)를 도시한 것이다. 상기 양면 PCB(10)는 하나 이상의 기판(14)층을 포함할 수 있다. 도전성 트랙(16)은 기판(14)의 반대 면에 부착될 수 있다. 일부 구체예에서, 기판(14)의 반대 면에서의 도전성 트랙(16)은 하나 이상의 비아(vias)(27)에 의해 신호전달 가능하게 연결(communicatively coupled)될 수 있다. 비아(27)는 PCB(10)의 상이한 표면 및/또는 층에 부착된 도전성 트랙(16) 간의 전기적 연결을 제공하는 도금된 홀(plated hole)을 포함할 수 있다. 비아(27)는 도통-홀(through-hole) 비아(예를 들면, PCB를 통과하여 연장되는 비아), 블라인드(blind) 비아(예를 들면, PCB의 일면에만 노출되는 비아), 매립(buried)비아(예를 들면, 어떤 한 표면상에 노출되지 않고 PCB의 내부 층을 연결하는 비아), 및/또는 기타 적당한 유형의 비아일 수 있다. 일부 구체예에서, 코팅(18)은 비아(27)의 외부 및/또는 내부 표면상에 증착될 수 있다. 예를 들면, 코팅(18)은 PCB(10)의 적어도 일부분을 통해 연장되는 비아(27)의 벽면(side wall)에 막을 형성(line)할 수 있다. 따라서 코팅(18)은 PCB(10)의 비아(27) 및 내부 층을 부식 및/또는 산화로부터 보호할 수 있을 것이다.
도 1c는 특정 구체예에 따라, 웨이브-솔더링 공정에 의해 PCB(10)에 부착된 전기 소자(12)를 도시하고 있다. 상기에서 설명된 바와 같이, PCB(10)는 기판(14)을 통과하는(through) 하나 이상의 비아(27)를 포함할 수 있다. PCB(10)에 전기 소자(12)를 솔더링 하기 전에, 코팅(18)은 하나 이상의 코팅층이 비아(27)의 벽면에 도포되도록 기판(14)에 적용될 수 있다. 기판(14)에 코팅이 증착된 이후, 전기 소자(12)는 전기 소자(12)의 리드(29)가 비아(27)를 통과하여 연장되도록 PCB(10)의 제1 면상에 위치될 수 있다. 따라서 리드(29)의 단부는 PCB(10)의 제2 면(예를 들어, 반대쪽 면)의 비아(27)의 개구부를 통과해 돌출(protrude)되어 있을 수 있다. 일부 구체예에서, 솔더 및/또는 플럭스는 다음으로 전기 소자(12)의 리드(29) 주위에 적용되어 솔더 접합(26)을 형성할 수 있다. 특정 구체예에 따르면, 솔더 및/또는 플럭스는 PCB(10)의 제2면(예를 들어, PCB(10)의 제2 면을 통과해 돌출하고 있는 리드(29)의 단부 주위)에 적용된다. 솔더 및/또는 플럭스는 다음으로 비아(27)를 통해 흘러 리드(29) 및 비아(27)의 벽면 및/또는 PCB(10) 표면상의 도전성 트랙(16) 사이에서 솔더 접합(26)을 형성할 수도 있다. 따라서, 솔더 접합(26)은 비아(27)를 전체적으로 또는 부분적으로 통과해 연장될 수 있다. 솔더링 공정은 비아(27)의 벽면을 따라 코팅(18)을 변경시킬 수 있다. 예를 들면, 솔더 접합(26)을 형성하는 것과 아울러, 솔더링 공정은 비아(27)의 벽면으로부터 코팅을 제거할 수 있다. 도 1c의 PCB에서의 하나의 비아(27)를 개시하고 있으나, PCB는 어떠한 적당한 수의 비아(27)를 포함할 수 있음을 이해하여야 한다.
도 2는 특정 구체예에 따라, PCB(10)에서의 코팅(18)의 증착을 도시하고 있다. 코팅(18)은 도전성 트랙(16)을 산화 및/또는 부식으로부터 보호하기 위해 PCB(10)상에 증착될 수 있다. 일부 구체예에서, 도전성 트랙(16)이 기판(14)의 환경적으로 노출된 표면상에 일단 형성되면, 코팅(18)은 기판(14)의 도전성 트랙(16)상에 증착된다. 따라서 코팅(18)은 도전성 트랙(16)에 대해 어떠한 전기 소자(12)를 솔더링 하기 전에 도전성 트랙(16)상에 증착될 수 있다. 따라서 코팅(18)은 코팅(18)과 도전성 트랙(16) 사이에 어떠한 솔더, 또는 실질적으로 어떠한 솔더 없이 도전성 트랙(16)과 직접적으로 접촉하고 있을 수 있다. 코팅(18)은 여타의 적합한 기술에 따라 도전성 트랙(16)상에 증착될 수 있다. 예를 들면, 코팅(18)은 플라즈마 증착, 화학적 기상 증착(CVD), 분자빔 에피택시(MBE), 플라즈마 증진-화학적 기상 증착(PE-CVD), 고압/대기 플라즈마 증착, 금속-유기-화학적 기상 증착 (MO-CVD), 및/또는 레이저 증진-화학적 기상 증착(LE-CVD)을 사용하여 증착될 수 있다. 일부 구체예에서, 코팅(18)은 저온에서 일어나는 플라즈마 증착 공정에 의해 증착될 수 있다. 그러한 저온 플라즈마 공정은 다수의 상이한 유형의 기판(14)에 코팅이 이용되도록 할 수 있다. 일부 구체예에서, 코팅(18)은 동소 폴리머 및/또는 폴리머 알로이를 형성하기위해 상호-침투형 폴리머 네트워크(IPNs)의 형성에 의해 및/또는 폴리머 또는 모노머의 단분자막(monolayers)의 표면 흡수(surface absorption of monolayers, SAMs)에 의해 도전성 트랙(16)에 증착될 수 있다. 다른 구체예에서, 코팅(18)은 예를 들어, 액상 디핑(liquid dipping), 스프레이 코팅, 스핀 코팅, 스퍼터링, 및/또는 졸-겔 공정과 같은 액상 코팅 기술을 사용하여 증착될 수 있다.
도 2에서 도시된 바와 같이, 코팅(18)은 플라즈마 증착에 의해 도전성 트랙(16)에 증착될 수 있다. 광범위한 공업적 이용분야에서 사용되는 플라즈마 증착은 일반적으로 박막 코팅(18)을 증착하는데 유용한 기술이다. 플라즈마 증착은 이온화된 가스상 이온, 전자, 원자 및/또는 중성종(neutral species)을 포함하는 가스 플라즈마를 발생시키는 반응기(28)에서 일어날 수 있다. 반응기(28)는 챔버(30), 진공 시스템(32), 및 하나 이상의 에너지 원(34)을 포함할 수 있다. 반응기(28)는 가스 플라즈마를 생성하도록 구성된 여타의 적합한 유형의 반응기(28)일 수 있다. 에너지원(34)은 하나 이상의 가스를 가스 플라즈마로 변환시키도록 구성된 어떠한 적합한 디바이스일 수 있다. 예를 들면, 에너지원(34)은 히터, 무선 주파수(RF) 발생기, 및/또는 극초단파 발생기를 포함할 수 있다.
일부 구체예에서, 도전성 트랙(16)이 기판(14)상에 일단 형성되게 되면, 기판(14)은 반응기(28)의 챔버(30)에 위치할 수 있다. 진공 시스템(32)은 챔버(30)를 펌프하여 10-3 내지 10 mbar의 범위로 압력을 낮추게 될 것이다. 반응기(28)는 다음으로 하나 이상의 가스를 챔버(30)로 도입시키고, 에너지원(34)은 전자파 방사선(electromagnetic radiation)을 생성 및/또는 챔버(30)로 전하여(direct) 안정한 가스 플라즈마를 생성시킬 수 있다. 반응기(28)는 그 다음 하나 이상의 전구체 화합물(36)(가스 및/또는 액상으로서)을 상기 챔버(30)내의 가스 플라즈마로 도입할 것이다. 가스 플라즈마로 도입되면, 전구체 화합물(36)은 이온화 및/또는 분해(decomposed)되어 박형의 코팅(18)을 생성하는 PCB(10)의 표면에서 반응하는 (예를 들어, 중합 공정에 의해) 플라즈마에서 일정범위의 활성종(active species)을 생성할 것이다.
전구체 화합물(36)은 목적하는 코팅 특성을 제공하도록 선택될 수 있다. 일부 구체예에서, 전구체 화합물(36)은 할로겐 원자를 포함하는 하이드로카본 물질이다. 예를 들면, 할로-하이드로카본 폴리머를 포함하는 코팅(18)을 형성하기 위해, 전구체 화합물(36)은 퍼플루오로알칸, 퍼플루오로알켄, 플로오로클로로알켄, 플로오로클로로알킨, 및/또는 여타의 적합한 플루오르화된 및/또는 클로로화된 유기 물질(예를 들어, 플루오로하이드로카본, 플루오로카본, 클로로플루오로하이드로카본, 및/또는 클로로플루오로카본)일 수 있다.
구체예에서, 코팅(18)이 플라즈마 증착에 의해 PCB(10)상에 증착되는 곳에서, 코팅(18)의 속성 및 조성물은 하나 이상의 조건, 예를 들어, (i) 선택된 플라즈마 가스; (ii) 사용된 특정한 전구체 화합물(36); (iii) 전구체 화합물(36)의 양(이는 전구체 화합물(36)의 압력과 흐름속도의 조합에 의해 결정될 수 있음); (iv) 전구체 화합물(36)의 비율; (v) 전구체 화합물(36)의 시퀀스; (vi) 플라즈마 압력; (vii) 플라즈마 구동 주파수(plasma drive frequency); (viii) 펄스 폭 타이밍(pulse width timing); (ix) 코팅 시간; (x) 플라즈마 출력(power)(피크 및/또는 평균 플라즈마 출력을 포함); (xi) 챔버 전극 배열; (xii) 유입 PCB의 준비(preparation of incoming PCB); 및/또는 (xiii) 챔버(30)의 크기 및 형상에 좌우될 수 있다. 플라즈마 증착은 상술한 세팅 및 조건에 따라, 단분자층(바람직하게는 수 옹스트롬(Å))로부터 10 마이크론(바람직하게는 5 마이크론)까지의 박막을 증착시키는데 사용될 수 있다. 전술한 요소들은 단일 층, 다중층, 균질 및/또는 비-균질 코팅(18)을 형성하는 증착 공정 중에 변화될 수 있다. 일부 구체예에서, 플라즈마 증착 공정은 PCB(10)의 노출된 표면(예를 들어, 도전성 트랙(16)에 부착된 표면)에 단지 영향을 줄 수 있다. 따라서 플라즈마 증착기술은 PCB(10)의 제조에 완전히 부합하여, PCB(10)에 대하여 아주 적거나 전혀 손상이 없거나 여타 목적하지 않은 효과를 일으키지 않는다. 일부 구체예에서, 플라즈마 증착 기술은 대안적인 표면 마감 공정에 관련된 상대적인 고온에 PCB(10)를 노출시키지 않는다.
일부 구체예에서, 플라즈마 증착의 하나의 이점은 코팅(18)이 PCB(10)의 모든 표면에 접속할(accesses) 수 있도록 증착된다는 점일 것이다. 결과적으로, PCB(10)의 수직 표면(예를 들어, PCB(10)의 홀을 통해서만 접속 가능한 표면) 및/또는 PCB(10)에서의 돌출(overhanging) 구조가 코팅(18)으로 커버될 수 있을 것이다. 결과적으로, 코팅(18)은 도전성 트랙(16)이 PCB(10)의 기판(14)과 접촉하는 어떠한 측면, 에지, 지점, 및/또는 영역을 따라 PCB(10)가 산화 및/또는 부식되는 것을 방지할 수 있을 것이다. 일부 구체예에서, 상기 플라즈마 증착 공정은 기타 표면 마감 공정에서 사용되는 습식 화학물질(wet chemistry)을 한정하는 표면 장력 제약(surface tension constraints)에 의해 제한되지 않는다. 결과적으로 더 작은 비아 및/또는 기타 홀이 코팅될 것이다.
일부 구체예에서, 반응기(28)는 플라즈마 증착 이전에 PCB(10)의 노출 표면(들)의 동소 세척을 수행하기 위해 활성가스를 사용할 수 있을 것이다. 그러한 구체예에서, 플라즈마 증착 단계를 위해 챔버(30)로 전구체 화합물(36)을 도입하기 전에, 반응기(28)는 PCB(10)의 기판(14) 및/또는 도전성 트랙(16)을 세척하기 위해 동일한 챔버(30)에 활성 가스 플라즈마를 도입할 수 있다. 상기 활성 가스 플라즈마는 예를 들어, 희가스, 하이드로카본 가스, 및/또는 할로겐화 하이드로카본 가스와 같은 안정한 가스에 기초할 수 있다. 일부 구체예에서, 상기 활성 가스 플라즈마는 수소, 산소, 질소, 아르곤, 메탄, 에탄, 테트라플루오로메탄(CF4), 헥사플루오로에탄(C2F6), 테트라클로로메탄(CCl4), 기타 플루오르화 또는 염소화(chlorinated) 하이드로카본, 및/또는 이들의 혼합물에 기초할 수 있다. 특정 구체예에 따르면, PCB(10)는 PCB(10)상에 증착된 동일한 물질에 의해 챔버(30)에서 세척될 수 있다. 예를 들어, 플루오르화 또는 염소화 하이드로카본, 예를 들어, 테트라플루오로메탄(CF4), 헥사플루오로에탄(C2F6), 및/또는 옥타플루오로프로판(C3F8)이 PCB(10)의 표면(들)을 세척하고, 또한 할로-하이드로카본 폴리머 층 및/또는 기판(14)상의 금속 할라이드(예를 들어, 금속 플로라이드, 금속 클로라이드 등)층을 전사(lay down)하는데 모두 사용될 수 있을 것이다.
일부 구체예에서, 할로겐 또는 할라이드-계 물질을 포함하는 코팅(18)층이 직접적으로 PCB(10)의 도전성 트랙(16)에 적용되는 곳에서, 매우 박형인 금속 할라이드 층(예를 들어, 5 nm 이하)이 도전성 트랙(16)의 노출 표면상에 형성될 수 있다. 일부 구체예에서, 금속 할라이드는 예를 들어 구리 플루오라이드 또는 이의 유도체와 같은 금속 플루오라드이다. 금속 할라이드 층은 강건(robust)할 수 있으며, 불활성일 수 있으며, 및/또는 효과적인 솔더링을 방해할 수 있는 산화물 층 및/또는 변색이 도전성 트랙(16)상에 형성되는 것은 방지할 수 있다.
그러나 일부 구체예에서, PCB(10)의 금속 할라이드층은 예를 들어, 특정한 환경 조건 하에서 약해지기 쉬운 금속간 화합물(intermetallics)로 귀결되는 경우에는, 바람직하지 않을 수 있다. 그러한 경우에는, PCB(10)상에서 비-할로-하이드로카본 물질(예를 들어, 폴리텐(polythene) 및/또는 폴리프로필렌)을 포함하는 제1 코팅층을 증착하는 것은 할로-하이드로카본 폴리머를 포함하는 제2 코팅층이 증착되는 경우 금속 할라이드층의 형성을 예방할 수 있을 것이다.
도 2는 반응기(28)에서 챔버(30)에 단일한 PCB(10)를 도시하고 있으나, 어떠한 적당한 개수의 PCB(10)도 동시에 챔버(30)에 위치될 수 있으며 코팅(18)으로 도포될 수 있다는 것을 이해하여야 한다. 도 2는 플라즈마 증착에 의해 PCB(10)상에 코팅(18)을 형성하는 것을 도시하고 있으나, 코팅(18)은 여타의 적당한 기술을 사용하여서도 PCB(10)상에 증착될 수 있음을 이해하여야 한다.
상기에서 설명된 바와 같이, 코팅(18)이 기판(14)상의 도전성 트랙(16)에 증착되면, 전기 소자(12)는 도전성 트랙(16)에 대한 코팅(18)을 통해 부착되어 있을 수 있다. 전기 소자(12)는 어떠한 적당한 기술, 예를 들어, 솔더링, 와이어 본딩, 전자기 본딩 및/또는 반데르 발스 본딩과 같은 기술을 사용하여 도전성 트랙(16)에 부착될 수 있다. 일부 구체예에서, 전기 소자(12)는 코팅(18)에 접착제를 사용함에 의해 도전성 트랙(16)에 연결될 수 있다(따라서 코팅(18)의 z-축 전도성을 활용한다).
도 3a-b는 특정 구체예에 따라, PCB(10)의 도전성 트랙(16)에 대한 전기 소자(12)의 솔더링을 개시하고 있다. 도 3A에 도시되는 바와 같이, 전기 소자(12)는 도전성 트랙(16)으로부터 코팅(18)의 제1 제거 없이 코팅(18)을 통해 솔더될 수 있다. 상기 솔더링 공정은 솔더 접합(26)이 형성되는 PCB(10)의 특정 영역에 열과 솔더(38)를 적용하는 단계를 포함할 것이다. 열은 어떠한 적당한 열원, 예를 들어, 솔더링 인두(iron)를 사용하여 솔더(38)에 적용될 수 있다. 일부 구체예에서, 상기 솔더링 공정은 PCB(10)의 특정 영역에 플럭스(42)를 적용하는 단계를 포함할 수 있다. 상기 열, 플럭스(42) 및/또는 솔더(38)는 PCB(10)의 특정 영역에서 코팅(18)을 선택적으로 변경시킬 수 있다. 일부 구체예에서, 코팅(18)을 변경시키는 것은 PCB(10)의 특정 영역으로부터 코팅(18)을 제거함을 의미할 수 있다. 코팅(18)은 솔더(38)가 도전성 트랙(16)에 연결되고 코팅(18)이 국부적으로 분산되고, 흡수되고, 기화되고, 용해 및/또는 열화되도록 일정 온도 및 시간 동안 PCB(10)에 솔더(38) 및 선택적으로 플럭스(42)를 가함으로써 제거될 수 있다. 일부 구체예에서, 코팅(18)을 변경하는 것은 코팅(18)의 구조, 기공도, 및/또는 표면 에너지를 변화시키는 것을 포함할 수 있다. 예를 들면, 플럭싱(fluxing)은 코팅(18)에서의 기공의 표면 에너지를 변경시킬 수 있고, 이는 솔더(38)가 도전성 트랙(16)으로 코팅(18)의 기공을 통하여 흐를 수 있도록 코팅(18)의 젖음성을 변화시킬 수 있을 것이다. 따라서 이러한 예에서, 솔더 접합(26)은 전기 소자(12) 및 도전성 트랙(16) 사이의 코팅(18)을 통하여 전기적 연결을 형성할 수 있다. 다른 예로서, 솔더링 공정은 솔더(38) 및/또는 플럭스(42)가 적용되는 코팅(18)의 특정 영역에서 전파되는(propagate) 보이드(예를 들어, 크랙)를 유도하거나 및/또는 보이드를 유발시킴으로써 코팅(18)을 선택적으로 변경할 수 있다. 바람직하게는, 하나 이상의 요소가, 솔더링 공정이 양호한 솔더 흐름을 달성하고, 솔더(38)를 갖는 기판(14)상에서 일부의 도전성 트랙(16)을 커버하며, 및/또는 강한 솔더 접합(26)을 형성하도록 구성된다. 이들 요소는 (i) 기판(14)의 특성, (ii) 코팅(18)의 특성, (iii) 솔더/플럭스 특성, (iv) 솔더링 프로파일(시간 및 온도를 포함), (v) 코팅(18)을 분산하는 공정, 및 (vi) 솔더 접합(26) 주위의 솔더 흐름을 제어하기 위한 공정을 포함할 수 있다.
일부 구체예에서, 플럭스(42) 및 온도 단일의 작용은 플럭스(42)가 적용되는 PCB(10)의 특정 영역에서 국부적으로 코팅(18)을 변경시키는 코팅(18)에서의 할로-하이드로카본 폴리머와 상호 작용일 수 있다. 특정 구체예에 따르면, PCB(10)의 특정 영역에서 코팅(18)을 변경하는 것은 PCB(10)의 특정 영역으로부터 코팅(18)을 제거하는 것을 포함할 수 있다. 솔더(38) 및/또는 플럭스(42)는 솔더(38)의 조성물상의 적어도 일부분에 따라 어떠한 적합한 온도로 가열될 수 있다. 일부 구체예에서, 솔더(38) 및/또는 플럭스(42)는 200℃ 내지 300℃의 온도로 가열된다. 특정 구체예에 따르면, 솔더(38) 및/또는 플럭스(42)는 240℃ 내지 280℃의 온도로 가열된다. 무-리드 솔더(38)를 사용하는 바람직한 구체예에서, 솔더(38) 및/또는 플럭스(42)는 약 260℃로 가열된다.
플럭스(42) 및/또는 온도의 작용은 할로-하이드로카본 폴리머으 포함하는 코팅(18)을 국부적으로 분산, 흡수, 기화, 용해, 및/또는 열화시킬 수 있다. 따라서 코팅(18)은 솔더(38) 및/또는 플럭스(42)가 적용되는 PCB(10)의 특정 영역에서 단지 변경(예를 들어, 제거)될 수 있다. 도 3b에서 도시된 바와 같이, 코팅(18)은 솔더 접합(26)에 바로 직결하여(right up until) PCB(10)의 표면에 결합된 채로 남아있을 수 있다. 솔더 접합(26)에 인접함에 의해, 코팅(18)은 솔더 접합(26)에 직결한 PCB(10)의 도전성 트랙(16)에 대한 환경적 보호를 제공할 수 있다.
특정 구체예에 따르면, 코팅(18)을 변경하는 데 요구되는 시간, 코팅(18)을 변경하는 데 요구되는 온도, 및/또는 플럭스(42)의 산도 또는 침입성(aggressiveness) 사이의 밸런스가 있을 수 있다. 따라서 보다 연성인(milder) 플럭스(42)는 더 높은 온도가 사용되거나, 그 반대인 경우 충분(suffice)할 수 있다. 일부 구체예에서, 금속 할라이드층(예를 들어, 구리 플루오라이드)는 도전성 트랙(16) 및 코팅(18)의 할로-하이드로카본 폴리머 사이에 존재할 수 있다. 금속 할라이드 층은 열이 PCB(10)의 특정 영역에 적용되는 경우 자기 플럭싱(self fluxing) 작용을 보일 수 있다. 솔더링 공정은 이러한 자기 플럭싱 특성을 이용할 수 있다. 일부 구체예에서, 금속 할라이드 층 및/또는 코팅(18)의 할로-하이드로카본 폴리머의 조성물은 솔더링 공정 중에, 플루오르 및/또는 플루오르화수소(HF)를 방출하여 플럭싱(자기 플럭싱)을 개시시킬 수 있다. 이러한 자기 플럭싱 특성에 기인하여, 충분히 고온이 솔더링 공정 중에 사용되면, 솔더 접합(26)이 어떠한 플럭스(42)를 사용하지 않고 형성될 수 있다.
어떠한 적합한 솔더(38)가 솔더 접합(26)을 형성하는데 사용될 수 있다. 일부 구체예에서, 솔더(38)는 90℃ 내지 450℃의 온도범위에서 용융점을 갖는 가용성(fusible) 금속 알로이일 수 있다. 일부 구체예에서, 솔더(38)는 주석/납 솔더(38), 예를 들어 60/40 Sn/Pb 또는 63/37 Sn/Pb이다. 다른 구체예에서, 솔더(38)는 예를 들면, 주석, 구리, 은, 비스무트, 인듐, 아연, 및/또는 안티몬을 포함하는 알로이와 같은 무-리드(lead-free) 솔더(38)이다. 무-리드 솔더(38)의 예는 SnCu0.7, SnAg3.5Cu0.7, 및 SnAg3.0Cu0.5를 포함한다. 일부 구체예에서, 솔더(38)는 플럭스(42)에 현탁되는(suspended) 분말화된 금속을 포함할 수 있다. 분말화된 금속 및 플럭스(42)의 혼합물은 솔더 페이스트로 일컬어질 수 있다.
솔더 접합(26)을 형성하기 위해 플럭스(42)를 사용하는 구체예에서, 어떠한 적합한 플럭스(42)가 사용될 수 있다. 일부 구체예에서, 플럭스(42)는 PCB(10)를 세정하는 후속 단계를 요구하지 않는 예를 들어 “비-세정” 플럭스(예를 들어, 로진(rosin) 플럭스)와 같은 연성(mild) 플럭스(42)일 수 있다. 다른 구체예에서, 플럭스(42)는 예를 들어, 유기 산(예를 들어, 락트산, 아크릴산 등), 유기 염(예를 들어, 디메틸알루미늄 클로라이드(DMA HCl)), 및/또는 유기 아민(예를 들어 우레아)과 같은 유기 플럭스(42)일 수 있다. 또 다른 구체예에서, 플럭스(42)는 예를 들어 합성 레진 또는 천연 로진과 같은 레진/로진 플럭스(42)일 수 있다. 또 다른 구체예에서, 플럭스(42)는 예를 들어, 무기염(예를 들어 아연 클로라이드, 나트륨 클로라이드, 칼륨 클로라이드, 나트륨 플로라이드 등) 및/또는 무기산(예를 들어, 염산, 질산 등)과 같은 무기 플럭스(42)일 수 있다. 또 다른 구체예에서, 플럭스(42)는 무-할라이드 플럭스, 무-잔류 플럭스, 및/또는 저-고형(low solids) 플럭스일 수 있다. 추가적으로 또는 대안적으로, 공업적 플럭스(42)는 예를 들어 일반적인 금속 표면을 솔더링, 브레이징, 웰딩, 세정, 또는 에칭하기 위해 사용되는 플럭스(42)와 같이 사용될 수 있다. 그러한 공업적 플럭스(42)의 예는 보락스(borax)이다. 플럭스(42)의 선택은 코팅(18)의 속성, 특히 코팅(18)의 특정한 두께(24) 및 조성물에 따를 수 있다. 더 두껍고, 더 저항성인 코팅(18)은 보다 침입성의 플럭스(42)를 사용하는 것이 요구될 수 있다. 추가적으로 또는 대안적으로, 플럭스(42)의 선택은 코팅(18)에서의 물질의 젖음 특성에 따를 수 있다. 플럭스(42)의 활성 성분이나 성분들을 포함하며 PCB(10)상의 코팅(18)을 선택적으로 변경(예를 들어 선택적으로 코팅(18)을 제거)하는 조성물 플럭스(42) 대신에 사용될 수 있다.
상기에서 설명된 바와 같이, 코팅(18)은 PCB(10)의 도전성 트랙(16)상에 양호한 솔더 접합(26)을 형성하도록 한다. 하나 이상의 요소가 PCB(10)에서의 양호한 품질, 강한 솔더 접합(26)을 달성하기 위해 제어될 수 있다. 이들 요소들은 (i) 코팅된 기판(14) 및/또는 PCB(10)의 젖음 특성 및/또는 표면 에너지; (ii) 코팅된 기판(14) 및/또는 PCB(10)의 표면 거칠기(surface roughness); (iii) 기판(14)상의 도전성 트랙(16)의 표면 거칠기; (iv) 솔더(38)의 조성물 및/또는 솔더 페이스트(활성제 및/또는 용매를 포함함); (v) 솔더링 공정의 온도 프로파일, 이는 솔더(38), 솔더 페이스트, 및/또는 활성 성분의 젖음(wetting) 거동을 향상시키기 위한 프로파일 온도 및 체류 시간을 최적화하는 것을 포함함; (vi) 코팅된 기판(14)상의 도전성 트랙(16)의 크기 및/또는 형상(geometry), 및/또는 (vii) 솔더(38) 및/또는 솔더 페이스트에 존재하는 성분의 입자 크기;를 포함할 수 있다. 일부 구체예에서, 솔더 접합(26)의 강도 및/또는 성질은 기판(14)상 도전성 트랙(16)의 선처리, 세정, 및/또는 표면 제조(preparation)에 의해 개선될 수 있다. 도전성 트랙(16)은 플라즈마 가스, 황산, 및/또는 과산화수소의 표면 처리에 의해, 및/또는 과황산염(persulphate)계 에칭제 공정에 의해 세정될 수 있다. 특정 구체예에 따르면, 솔더 페이스트 공판(stencil)의 개구(aperture) 크기 및/또는 두께는 코팅된 기판(14)상 도전성 트랙(16)에 분배된(dispensed) 솔더 페이스트의 성질, 위치, 젖음, 및/또는 스프레드를 제어하도록 구성될 수 있다.
일부 구체예에서, 솔더 접합(26)의 성질 및/또는 강도는 (i) 도전성 트랙(16)에 젖음 및 흐름을 조절 및/또는 (ii) 도전성 트랙(16)상의 전기 소자에 의해 유발되는 모세관 작용을 조절하는 온도를 지닌 솔더 페이스트의 점도 및 표면 장력을 밸런싱함에 의해 증진될 수 있다. 이러한 모세관 작용은 특히 Fine Pitch 및/또는 Ball Grid Array (BGA) 솔더링이 사용되는 경우, 솔더 페이스트를 목적하는 위치로부터 변위(displace)시키는 경향이 있을 수 있다. 특정 구체예에 따르면, 솔더 접합(26)의 성질 및/또는 강도는, 솔더 페이스트가 기판(14) 표면의 특정 영역상에서 코팅(18)을 선택적으로 변경시키도록 코팅(18)의 조성, 화학적 안정성, 및/또는 두께(24)를 제어함으로써 증진될 수 있다. 일부 구체예에서, 솔더 접합(26)의 성질 및/또는 강도는 코팅(18)의 선택적인 변경(예를 들어 선택적인 제거)을 촉진하는 코팅(18)에서의 할로-하이드로카본 폴리머를 갖는 솔더 페이스트에서의 활성 성분의 화학 작용을 제어함으로써 증진될 수 있다. 솔더 페이스트에서의 활성 성분의 양 및/또는 조성은 이러한 작용을 촉진하기 위해 최적화될 수 있다.
도 3a-b는 솔더 접합(26)을 형성하도록 솔더(38), 열 및 플럭스(42)를 사용하는 솔더링 공정을 도시하고 있으나, 솔더 접합(26)은 어떠한 플럭스(42) 없이 솔더(38) 및 열을 이용한 코팅(18)을 통해 형성될 수 있음을 이해하여야 한다. 도 3a-b는 단일 층의 코팅(18)을 통해 형성되는 솔더 접합(26)을 도시하고 있으나, 솔더 접합(26)은 다중층 코팅(18)을 통해 형성될 수도 있음을 이해하여야 한다.
도 4는 특정 구체예에 따라, 다중층 코팅(18)을 포함하는 PCB(10)를 도시하고 있다. “다중층”의 용어는 둘 이상의 구별되는 및/또는 구배진(graded) 폴리머 층들(44)을 포함하는 코팅(18)을 가리킬 수 있다. 다중층 코팅(18)이 구별되는 층(44)을 포함하는 경우, 각각의 층은 개별적인 화학적 조성물을 포함할 수 있다. 다중층 코팅(18)이 구배된 층(44)을 포함하는 경우, 개별 층(44)들은 상기 개별 층(44)들 사이의 중간(intermediate) 조성물의 영역을 형성할 수 있다. 중간 조성물의 물질은 다양한 분자량, 화학 조성물, 구조, 형상(geometry), 기공도, 및/또는 기타 특성을 가질 수 있다. 따라서 다중층 코팅(18)은 폴리머의 다중의 개별 층(44) 및/또는 폴리머의 다중의 구배된 층(44)을 포함할 수 있다.
*일부 구체예에서, 다중층 코팅(18)은 제1 유형의 폴리머를 포함하는 제1 층(44a) 및 제2 유형의 폴리머를 포함하는 제2 층(44b)을 포함할 수 있다. 다른 구체예에서, 상기 다중층의 제1 층(44a) 및 제2 층(44b)은 유사한 화학적 조성을 가지나 상이한 구조, 상이한 공액 정도, 및/또는 상이한 분자량을 가지는 폴리머를 포함할 수 있다. 일부 구체예에서, 다중층 코팅(18)에서의 특정 층(44)은 단일 유형의 할로-하이드로카본 폴리머를 포함할 수 있다. 다른 구체예에서, 상기 다중층 코팅(18)의 특정 층은 상이한 유형의 할로-하이드로카본 폴리머의 혼합물을 포함할 수 있다. 특정 구체예에 따르면, 다중층 코팅(18)에서의 각각의 층(44)은 동일하거나 상이한 폴리머(들) 조성물을 포함할 수 있다. 일부 구체예에서, 각각의 층(44)은 개별 층(44)을 형성하기 위해 상이하게 처리되는 유사한 전구체 화합물(36)을 포함한다. 이는 각각의 층(44)이 상이한 폴리머, 상이한 폴리머 네트워크, 상이한 분자량, 상이한 크기, 상이한 물리적 구조, 및/또는 기타 특성에 있어 상이하게 되는 결과를 낳을 수 있다. 기타 구체예에서, 각각의 층(44)은 상이한 전구체 화합물(36)을 포함할 수 있으며, 이는 각각의 층이 상이한 물질 및/또는 물질 특성을 포함하도록 유발시킬 수 있다.
PCB(10)의 다중층 코팅(18)은 어떠한 적당한 수의 층(44)을 포함할 수 있다. 일부 구체예에서, 다중층 코팅(18)은 2 내지 5개의 층(44)을 포함한다. 다른 구체예에서, 다중층 코팅(18)은 2 내지 4개의 층(44)을 포함한다. 바람직한 구체예에서, 다중층 코팅(18)은 2 또는 3개의 층(44)을 포함한다. 구체예에서, 코팅(18)이 2 또는 3개의 층(44)을 포함하는 경우, 다중층 코팅(18)은 서로 인접하고 있지 않은 2 또는 3개의 층(44)이 동일한 폴리머를 포함하도록 구성될 수 있다. 일부 적용예에서, 다중층 코팅(18)의 층(44)의 개수는 다중층 코팅(18)의 반사방지(anti-reflective) 및/또는 유전(dielectric) 특성을 개선시키도록 선택될 수 있다. 그러한 구체예에서, 다중층 코팅(18)은 제어되는 각각의 층(44)의 두께 및/또는 형태를 갖는 더 많은 수(예를 들어, 4 이상)의 층(44)을 포함할 수 있다. 그러한 구체예에서, 다중층 코팅(18)에서의 특정 층(44)은 상기 특정 층(44)이 배향 및/또는 화학적 구조를 통해 규칙화(ordered)되도록 키랄(chiral)일 수 있다.
PCB(10)에서의 다중층 코팅(18)은 어떠한 적합한 두께(24)를 가질 수 있다. 예를 들면, 다중층 코팅(18)은 1 nm 내지 10㎛, 1nm 내지 500 nm, 3nm 내지 500 nm, 10nm 내지 500 nm, 10 nm 내지 250 nm, 10nm 내지 30 nm의 전체(overall) 두께(24)를 가질 수 있다. 바람직한 구체예에서, PCB(10)의 다중층 코팅(18)은 바람직한 두께(24)가 100 nm인, 10 nm 내지 100 nm까지의 전체 두께(24)를 갖는다.
다중층 코팅(18) 내에서의 개별 층(44)은 어떠한 적합한 두께를 가질 수 있다. 일부 구체예에서, 각각의 층(44)의 두께 비율은 상이한 코팅(18) 특성을 달성하기 위해 다양할 수 있다. 일부 구체예에서, PCB(10)의 코팅(18) 내의 각각의 층(44)은 동일하거나 대략 동일한 두께일 수 있다. 다른 구체예에서, 하나의 층(44)은 다중층 코팅(18)이 코팅(18) 내의 각각의 층에서의 기여(contributions)로부터 유래되는 결합된 기능성(combined functionality)을 제공하도록 가변되는(tuned) 전체적인 특성을 보이도록 다른 층(들)(44)보다 더 두꺼울 수 있다. 특정 구체예에 따르면, 특정 층(44)의 두께는 다중층 코팅(18)의 전체 두께(24)의 60 내지 90 퍼센트를 차지할 수 있으며, 나머지 층(들)(44)의 결합된 두께는 상기 다중층 코팅(18)의 전체 두께(24)의 10 내지 40 퍼센트를 이룰 수 있다.
구체예에서 코팅(18)이 다중의 구배된 층(44)을 포함하는 경우, 상기 구배된 층(44)에서의 개별적인 폴리머의 비율(proportions)은 전체 코팅(18)의 상이한 특성을 달성하도록 다양화될 수 있다. 코팅(18)이 다중의 구배된 층(44)을 포함하는 경우, 인접한 층(44)은 중간 화학 조성물인 폴리머가 인접한 층(44)들 사이에 존재하도록 서로 융합될(fused) 수 있다. 추가적으로 또는 대안적으로, 다중층 코팅(18)은 메탈 할라이드(예를 들어 메탈 플로라이드) 층(44)에 인접한 하나 이상의 폴리머 층(44)을 포함할 수 있다. 특정 구체예에 따르면, 구배된, 다중층 코팅(18)에서 각각의 폴리머의 비율은 동일할 수 있다. 구배된 상이한 폴리머 층(44)을 구비하는 코팅(18)에 대한 다른 구체예에서, 코팅(18)은 다중층 코팅(18)이 특정 폴리머의 특성을 더 크게 나타나게 하도록 다른 폴리머(들)보다 특정 폴리머를 더욱 포함할 수 있다. 그러한 구체예에서, 상기 특정 폴리머는 코팅(18)의 60에서 90 퍼센트를 이루어, 잔여 폴리머(들)가 코팅(18)의 10에서 40 퍼센트를 이루게 될 수 있다. 상기한 바와 같이, 층(44)들의 계면(interface)은 명확히 구별(well defined)될 수 있으며, 다른 구체예에서, 층(44)들 사이의 계면은 구배되어 있을 수 있다.
특정 구체예에 따르면, 다중층 코팅(18)의 제1 층(44a) (즉, 기판(14) 및/또는 도전성 트랙(16)과 인접한 특정 층(44))은 연속적(continuous)이거나 실질적으로 연속적이다. 그러한 구체예에서, 제2 층(44b)은 PCB(10)의 기판(14) 및/또는 도전성 트랙(16)과 접촉하지 않거나 실질적으로 접촉하지 않을 수 있다. 다중층 코팅(18) 중 하나 이상의 층(44)은 기판(14) 상의 도전성 트랙(16)에 어떠한 전기 소자(12)가 솔더링 되기 전에 기판(14) 및/또는 도전성 트랙(16)에 증착될 수 있다. 따라서 다중층 코팅(18) 중 하나 이상의 층(44) 및 도전성 트랙(16) 사이에, 솔더(38)가 없거나, 솔더(38)가 실질적으로 없을 수 있다.
상기에서 설명한 바와 같이, 전기 소자(12)는 예를 들어 솔더링 및/또는 와이어 본딩과 같은 다양한 방법에 의해 도전성 트랙(16)에 연결될 수 있다. 일부 구체예에서, 다중층 코팅(18) 중 적어도 하나의 층(44)은 와이어 본딩에 대하여 최적화될 수 있으며, 상기 다중층 코팅(18) 중 다른 층은 솔더링에 대해 최적화될 수 있다. 예를 들면, 와이어 본딩에 최적화된 제1 층(44)은 도전성 트랙(16)에 제1 증착될 수 있다. 와이어 본딩 공정은 그 다음 도전성 트랙(16)에 적어도 하나의 전기 소자(12)를 연결하기 위해 실시될 수 있다. 다중층 코팅(18) 중 제2 층(44)은 다음으로 PCB(10)에 증착될 수 있다. 상기 제2 층(44)은 솔더링에 대해 최적화될 수 있다. 다른 전기 소자(12)는 그 다음 도전성 트랙(16)에 대해 다중층 코팅(18)을 통해 솔더될 수 있다. 대안적으로, 전술한 단계는 솔더링에 대해 최적화된 특정한 층(44)이 증착될 수 있도록 역으로 될 수 있으며, 그 때는 솔더링이 행해질 수 있고, 그 다음 와이어 본딩에 최적화된 특정 층(44)이 증착될 수 있으며, 다음으로 와이어 본딩이 수행될 수 있다.
일부 구체예에서, 코팅(18)은 저(low)-할로겐-포함 하이드로카본 폴리머를 포함하는 적어도 하나의 층(44)을 포함한다. 저-할로겐-포함 하이드로카본 폴리머는 역치량(threshold coating) 이하로 갖는 어떠한 적합한 폴리머를 나타낼 수 있다. 예를 들면, 저-할로겐-포함 하이드로카본 폴리머는 할로겐 원자가 구성 가능한(configurable) 질량(mass) 퍼센티지 이하(예를 들어, 2 질량 퍼센트 이하, 0.5 질량 퍼센트 이하, 및/또는 여타 적당한 퍼센티지)로 갖는 폴리머를 의미할 수 있다.
특정 구체예에 따르면, 코팅(18)은 할로-하이드로카본 폴리머를 포함하는 적어도 하나의 층(44) 및 비-할로-하이드로카본 폴리머를 포함하는 또 다른 층(44)을 포함한다. 일부 구체예에서, 비-할로-하이드로카본 폴리머는 할로겐 원자를 포함하지 않는 어떠한 적합한 폴리머일 수 있다. 비-할로-하이드로카본 폴리머는 선형 또는 측쇄 또는 환형 탄소 구조를 가질 수 있다. 일부 구체예에서, 비-할로-하이드로카본 폴리머의 체인 사이의 가교가 있을 수 있다. 비-할로-하이드로카본 폴리머는 예를 들어, 탄소-탄소 이중 및/또는 삼중 결합과 같은 하나 이상의 불포화된 그룹을 포함할 수 있다. 일부 구체예에서, 비-할로-하이드로카본 폴리머는 하나 이상의 헤테로 원자(즉, 탄소, 수소, 또는 할로겐이 아닌 원자), 예를 들어 질소, 황, 실리콘, 및/또는 산소와 같은 원소를 포함한다. 특정 구체예에 따르면, 비-할로-하이드로카본 폴리머의 분자량은 500 amu을 초과한다. 비-할로-하이드로카본 폴리머는 플라즈마 증착에 의해 증착될 수 있는 폴리머일 수 있다.
코팅(18)의 특정층(44)은 어떠한 적당한 비-할로-하이드로카본 폴리머(들)을 포함할 수 있다. 예를 들면, 상기 특정 층(44)은 폴리알켄, 폴리에스터, 비닐 폴리머, 페놀 레진, 및/또는 폴리안하이드라드(polyanhydride)를 포함할 수 있다. 바람직한 구체예에서, 특정 층(44)은 예를 들어, 폴리텐 및/또는 폴리프로필렌과 같은 폴리알켄을 포함한다.
일부 구체예에서, PCB(10)는 (i) 기판(14) 및/또는 도전성 트랙(16)상에 직접적으로 증착되어 있는 비-할로-하이드로카본 폴리머의 제1 층(44a) 및 (ii) 상기 제1 층(44a)상에 증착된 할로-하이드로카본 폴리머의 제2 층(44b)을 포함하는 코팅(18)을 포함할 수 있다. 그러한 구체예는 도전성 트랙(16)상의 금속 할라이드 층(44)이 바람직하지 않은 경우에 이점이 있을 수 있다. 특히 도전성 트랙(16)상에 비-할로-하이드로카본 폴리머의 제1 층(44a)을 증착하는 것은 도전성 트랙(16)에서 금속 할라이드 층(44)의 형성을 방지할 수 있다. 일부 구체예에서, 특정 환경 조건하에서 열화에 취약한 금속상 화합물로 귀결되는 경우 금속 할라이드 층(44)은 바람직하지 않을 수 있다. 그러한 구체예에서, 비-할로-하이드로카본 폴리머를 포함하는 제1 층(44a)은 도전성 트랙(16)과 할로-하이드로카본 폴리머를 포함하는 제2 층(44b) 사이에서 장벽(barrier)으로서의 역할을 할 수 있다. 따라서 비-할로-하이드로카본 폴리머를 포함하는 제1 층(44a)의 형성은 할로-하이드로카본 폴리머를 포함하는 층(44)의 후속 증착 중에 금속 할라이드 층(44)의 형성을 방지할 수 있다.
다른 구체예에서, 금속 할라이드 층이 바람직할 수 있다. 그러한 구체예에서, 코팅(18)은 (i) 기판(14) 및/또는 도전성 트랙(16)상에 직접적으로 형성되는 금속 할라이드의 제1 층(44a) 및 (ii) 상기 제1 층(44a)상에 증착된 할로-하이드로카본 폴리머의 제2 층(44b)을 포함할 수 있다.
상기에서 설명된 하나 이상의 구체예가 비-할로-하이드로카본 폴리머의 제1 층(44a) 및 할로-하이드로카본 폴리머의 제2 층(44b)을 포함하나, 다른 구체예에서, 다중층 코팅(18)의 모든, 일부 층(44)이 할로-하이드로카본 폴리머를 포함하거나, 다중층 코팅(18)이 할로-하이드로카본 폴리머를 포함하지 않을 수 있다는 것을 이해하여야 한다. 다중층 코팅(18)의 전부 또는 일부는 비-할로-하이드로카본 폴리머를 포함할 수 있으며, 또는 다중층 코팅(18)은 비-할로-하이드로카본 폴리머를 포함하지 않을 수 있다.
PCB(10)의 다중층 코팅(18)은 다양한 및/또는 맞춤형 기능을 제공하도록 구성될 수 있다. 일부 구체예에서, 다중층 코팅(18) 층(44)은 상기 다중층 코팅(18)의 전도성, 내산화성, 환경 보호, 비용, 습기 흡수/저항성, 덴드라이트 예방, 내화성, 및/또는 화학적 특성을 최적화하도록 구성될 수 있다. 예를 들면, 고-플루오르화된 상대적으로 두꺼운 코팅(18)은 특정 구체예에서 우수한 환경 보호성을 제공하는데 바람직할 수 있으나, 다른 구체예에서는, 할라이드를 덜 포함하는 상대적으로 박형의 코팅(18)이 바람직할 수 있다. 도 3a-b와 관련하여 상술한 바와 같이, 전기 소자(12)는 다중층 코팅(18)을 제1 제거 없이 도전성 트랙(16)으로 다중층 코팅(18)을 통해 솔더될 수 있다.
특정 구체예에 따르면, PCB(10)의 다중층 코팅(18)은 할로-하이드로카본 폴리머의 제1 유형을 포함하는 제1 층(44a) 및 제2 유형의 할로-하이드로카본 폴리머를 포함하는 제2 층(44b)을 포함한다. 일부 구체예에서, 다중층 코팅(18)은 폴리테트라플루오로에틸렌(PTFE) 유형의 물질의 특정 층(44) 및 폴리클로로트리플루오로에틸렌(PCTFE) 유형의 물질의 다른 층(44)을 포함한다. PCTFE 층(44)은 기판(14) 및/또는 도전성 트랙(16)상에 직접적으로 증착될 수 있으며 PTFE 층(44)은 상기 PCTFE 층(44)상에 증착될 수 있다. 그러한 구체예에서, PCTFE 층(44)은 도전성 트랙(16)의 산화를 방지할 수 있으며, PTFE 층(44)은 PCB(10)에 대한 환경 보호를 제공할 수 있다. 다른 구체예에서, PTFE 층(44)은 기판(14) 및/또는 도전성 트랙(16)상에 직접적으로 증착될 수 있으며 PCTFE 층(44)은 상기 PTFE 층(44)상에 증착될 수 있다. 이는 PCB(10) 표면의 외부 물리적 및/또는 화학적 특성이 PCTFE 층(44)에 의해 결정되도록 할 수 있다.
도 4는 개별적인 층을 갖는 다중층 코팅(18)을 도시하고 있으나, 상기 다중층 코팅(18)은 구배된 층들을 구비할 수 있음을 이해하여야 한다. 다중층 코팅(18)의 PTFE 층(44) 및 PCTFE 층(44)이 상술되었으나, 상기 다중층 코팅(18)은 어떠한 적합한 유형 및/또는 조합의 물질을 포함할 수 있음을 이해하여야 한다. 일부 구체예에서, 다중층 코팅(18)의 물질(들)은 PTFE 유형 및/또는 PCTFE 유형의 물질이 아닐 수 있다.
도 5는 특정 구체예에 따라, PCB(10)의 특정 영역에 선택적으로 적용되는 다중층 코팅(18)을 포함하는 PCB(10)을 도시하고 있다. 도시된 바와 같이, PCB(10)의 특정 영역은 단일층 코팅(18)으로 도포될(coated) 수 있으며, PCB(10)의 다른 영역은 다중층 코팅(18)으로 도포될 수 있다. 따라서 PCB(10)의 다른 영역은 상이한 영역에서 상이한 특성을 달성하기 위해, 상이한 폴리머 또는 이들의 조합으로 도포될 수 있다. 예를 들어, PCB(10)의 제1 영역에서, 압전(piezo-electric) 및/또는 전기 저항 특성을 나타내는 다중층 코팅(18)을 갖는 것이 바람직할 수 있으며, PCB(10)의 제2 영역에서는 전기적으로 절연 특성을 보이는 단일 코팅(18)을 갖는 것이 바람직할 수 있다. 이러한 예에서, 비닐리덴플루오라이드(PVDF) 폴리머를 포함하는 제1 층(44a) 및 다른 할로-하이드로카본 폴리머를 포함하는 제2 층(44b)를 구비하는 다중층 코팅(18)을 PCB(10)의 제1 영역에 적용할 수 있을 것이다. PVDF 층(44)은 PCB(10)의 제1 영역에서 코팅(18)의 압전, 전기 저항성 및/또는 전왜(electrostrictive) 특성을 증진시킬 수 있다. 이러한 예에서, PVDF보다 더 큰 절연 특성을 보이는 할로-하이드로카본 폴리머 또는 비-할로-하이드로카본 폴리머를 포함하는 단일 층의 코팅(18)을 PCB(10)의 제2 영역에 적용시킬 수 있을 것이다. 따라서 PCB(10)의 특정 영역은 단일 층 코팅(18)으로 도포되어 있을 수 있으며, PCB(10)의 다른 영역은 다중층 코팅(18)으로 도포되어 있을 수 있다.
전술한 예는 PVDF를 포함하는 코팅(18)을 설명하고 있으나, 어떠한 적당한 폴리머가 어떠한 단일층 및/또는 다중층 코팅(18)에 사용될 수 있음을 이해하여야 한다.
다중층 코팅(18)은 어떠한 적합한 기술을 사용하여 PCB(10)에 적용될 수 있을 것이다. 예를 들어, 다중층 코팅(18)은 플라즈마 증착, 화학적 기상 증착(CVD), 분자빔 에피택시(MBE), 플라즈마 증진-화학적 기상 증착(PE-CVD), 고압/대기 플라즈마 증착, 금속-유기-화학적 기상 증착 (MO-CVD), 및/또는 레이저 증진-화학적 기상 증착(LE-CVD)을 사용하여 증착될 수 있다. 일부 구체예에서, 다중층 코팅(18)은 상호-침투형 폴리머 네트워크(IPNs)의 형성에 의해 및/또는 동소 폴리머 및/또는 폴리머 알로이를 형성하는 폴리머 또는 모노머의 단분자막(monolayers)의 표면 흡수(surface absorption of monolayers, SAMs)에 의해 증착될 수 있다. 다른 구체예에서, 다중층 코팅(18)은 예를 들어, 액상 디핑(liquid dipping), 스프레이 코팅, 스핀 코팅, 스퍼터링, 및/또는 졸-겔 공정과 같은 액상 코팅 기술을 사용하여 증착될 수 있다. 다중층 코팅(18)을 포함하는 구체예에서, 각각의 층(44)은 동일 또는 상이한 기술을 사용하여 형성될 수 있다.
일부 구체예에서, 다중층 코팅(18)은 도 2와 관련하여 상기에서 기술된 플라즈마 증착 기술을 이용하여 PCB(10)에 적용된다. 그러한 구체예에서, 도전성 트랙(16)이 기판(14)상에 일단 형성되면, 기판(14)은 반응기(28)의 챔버(30)에 위치할 수 있다. 반응기(28)는 기판(14)을 세정하기 위해 가스(예를 들어, 수소, 아르곤 및/또는 질소)를 챔버(30)에 도입할 수 있다. 반응기(28)는 그 다음에 하나 이상의 전구체 화합물(36)을 챔버(30)에 도입하여 플라즈마 증착에 의하여 기판(14)상에 다중층 코팅(18)을 형성할 수 있다. 일부 구체예에서, 다중층 코팅(18)은 PCB(10)의 기판(14) 및/또는 도전성 트랙(16)의 3차원 형식을 따를 수 있다.
다중층 코팅(18)(구별되거나 구배된 층(44)을 포함)은 챔버(30)에 도입되는 전구체 화합물(36)의 조성을 다양화함으로써 기판(14)상에 증착될 수 있다. 일부 구체예에서, 하나 이상의 전구체 화합물(36)은 챔버(30)에 가스 혼합물을 생성하는데 사용될 수 있다. 전구체 화합물(36)의 혼합물은 기판(14)상에서 구배된 층(44)을 생성하도록 구성될 수 있다. 다른 구체예에서, 코팅(18)의 개별 층(44)은 전구체 화합물(36) 간의 스위칭(switching) 및 챔버(30)내의 조건을 변경(modifying)함으로써 기판(14)상에 증착될 수 있다. 다중층 코팅(18)의 조성물은 다음 요소 중 하나 이상에 의해 조절될 수 있다: (i) 선택된 플라즈마 가스; (ii) 사용된 특정 전구체 화합물(36); (iii) 전구체 화합물(36)의 양(이는 전구체 화합물(36)의 압력 및 흐름속도의 조합에 의해 결정될 수 있음); (iv) 전구체 화합물(36)의 비율; (v) 전구체 화합물(36)의 시퀀스; (vi) 플라즈마 압력; (vii) 플라즈마 구동 주파수(plasma drive frequency); (viii) 펄스 폭 타이밍(pulse width timing); (ix) 코팅 시간; (x) 플라즈마 출력(power)(피크 및/또는 평균 플라즈마 출력을 포함); (xi) 챔버 전극 배열; (xii) 유입 PCB의 준비(preparation of incoming PCB); 및/또는 (xiii) 챔버(30)의 크기(size) 및 형상(geometry). 플라즈마 증착에 증착된 코팅(18)은 완전히, 또는 실질적으로 완전히 PCB(10)의 모든 표면을 봉지(encapsulate)할 수 있다. 결과적으로, 코팅(18)은 PCB(10)의 수성 흡수 및 “젖음”이 멈추거나 저감될 수도 있다. 이는 기판(14)으로부터 및/또는 도전성 트랙(16) 하 또는 부근으로부터 어떠한 부식 작용을 현저히 감소시킬 수 있다. 이는 수분, 수성 산, 및/또는 부식성 물질을 흡수하는 경향이 있을 수 있으며, 그러한 동소 메커니즘에 의한 부식에 취할 수 있는 에폭시-계 PCB(10) 및 페이퍼/카드 PCB(10)에서 특히 이점이 있을 수 있다.
플라즈마 증착은 할로-하이드로카본 폴리머 층(들)(44) 및/또는 비-할로-하이드로카본 폴리머 층(들)(44)을 증착하는데 사용될 수 있다. 할로-하이드로카본 폴리머에 대한 전구체 화합물(36)은 도 2에 관하여 상기에서 설명되었다. 비-할로-하이드로카본 폴리머에 관하여, 전구체 화합물(36)은 목적하는 코팅(18) 특성을 제공하도록 선택되는 하이드로카본 물질일 수 있다. 가스 플라즈마로 유입될 때에는, 특정 전구체 화합물(36)은 비-할로-하이드로카본 폴리머 박층(44)을 생성하기 위해 PCB(10) 표면에서 반응할(예를 들어 중합 공정에 의해) 일정 범위의 활성 종의 생성하도록 이온화/분해될 수 있다. 어떠한 적합한 전구체 화합물(36)은 비-할로-하이드로카본 폴리머 층(44)을 형성하는데 사용될 수 있다. 비-할로-하이드로카본 폴리머층(44)을 증착하기 위한 전구체 화합물(36)의 예는 알칸, 알켄, 및 알킨이다.
상술한 바와 같이, PCB(10)는 복합물인, 3-차원 코팅(18)으로 도포될 수 있다. 그러한 코팅(18)은 PCB(10)의 특정 영역에 대한 단일층(44) 및 PCB(10)의 다른 영역에 대한 다중층(44)을 포함할 수 있다. 어떠한 적합한 기술도 상기 코팅(18)을 형성하는데 사용될 수 있을 것이다. 일부 구체예에서, 코팅(18) 중 하나 이상의 층(44)은 PCB(10)의 선택 영역 상에만 증착될 수 있다. 예를 들면, 코팅(18) 중 하나 이상의 층(44)은 (i) 마스킹되지 않은 영역에만 코팅(18)을 증착하도록 PCB(10) 표면을 마스킹함에 의해, (ii) 광-조력(photo-assisted) 플라즈마 증착 기술(예를 들어, 레이저 또는 UV 광 조력된 것)에 의해, 및/또는 (iii) 금속-유기 화학적 기상 증착(MOCVD) 유형의 전구체 화합물(36), 예를 들면, 금속-알킬 및/또는 카르보닐 전구체를 사용하여 선택적으로 증착시킬 수 있다. 다른 구체예에서, 코팅(18)은 하나 이상의 감법(subtractive)기술을 사용하여 형성될 수 있다.
특정 구체예에 따르면, 증착 기술은 PCB(10)에서의 젖음 특성을 변경시키도록 구성될 수 있다. 젖음(Wetting)은 (i) 물과 같은 액체에 의해 코팅된 PCB(10)의 표면에 대한 젖음, (ii) PCB(10)솔더링 공정 중에 솔더(38) 및/또는 플럭스(42)에 의한 코팅(18)의 젖음, 및/또는 (iii) 코팅(18)이 변경(예를 들어, 국부적으로 제거)된 이후 솔더(38)에 의한 도전성 트랙(16)의 젖음을 의미할 수 있다. 코팅(18)의 젖음 특성은 어떠한 적합한 기술에 따라 변화될 수 있다. 예를 들면, 코팅(18)의 젖음 특성은 예를 들어 카본 테트라플로라이드(CF4)와 같은 반응성 가스 플라즈마를 사용한 플라즈마 에칭으로 변화될 수 있다. 다른 예에서와 같이, 코팅(18)의 젖음 특성은 수소, 산소, 아르곤, 질소 또는 이들 가스의 조합에 기초한 가스 플라즈마와 같이 목적하는 표면 활성을 제공하도록 선택된 가스 플라즈마를 사용한 플라즈마 활성에 의해 변화될 수 있다. 또 다른 예에서와 같이, 코팅(18)의 젖음 특성은 플라즈마 중합에 의해, 및/또는 할로-하이드로카본(예를 들어, 플로로-하이드로카본, 클로로-하이드로카본 등) 및/또는 비-할로-하이드로카본(예를 들어, 폴리에틸렌, 폴리프로필렌 등)의 변형체 및/또는 혼합물을 사용함으로써 변화될 수 있다. 또 다른 예에서와 같이, 코팅(18)의 젖음 특성은 액상(liquid based) 화학적 에칭에 의해 변화될 수 있으며, 이는 예를 들어, 강산(예를 들어, 황산, 질산 등) 및/또는 산화제(예를 들어 과산화수소)를 사용하여 코팅(18)의 표면 활성 및/또는 표면 거칠기를 변화시킬 수 있다. 일부 구체예에서, 코팅(18)의 젖음 특성은 상이한 젖음 특성을 갖는 PCB(10)의 상이한 영역을 제공하도록 공간적으로 조절될 수 있다. 개선된 젖음 특성을 갖는 (PCB(10)의 표면에서의) 영역은 액체가 PCB(10)를 가로질러 흐르는 방향을 선택적으로 조절할 수 있다. 따라서, 그러한 영역은 “홈통(gutter)" 으로서 역할을 하여 액체가 손상을 일으키지 않을 영역으로 액체를 유출시키도록 한다.
일부 구체예에서, PCB(10)의 일부 또는 전 표면은 코팅(18)으로 완전히 또는 실질적으로 봉지될 수 있다. 이는 PCB(10)를 보호하거나, PCB(10)의 PCB(10)의 수성 흡수 및/또는 “젖음”을 방지할 수 있다. 추가적으로 또는 대안적으로, 이는 기판(14)내에서 또는 도전성 트랙(16) 하부(under) 또는 인접부로부터 어떠한 부식 작용을 감소시킬 수 있다. 따라서 코팅(18)은 그 외에 액체(예를 들어, 물, 수성(aqueous) 산, 및 수식 물질)를 흡수 및 그 외에 부식에 취약할 수 있는 에폭시-계, 페이퍼-계(paper-based), 및/또는 카드 계(card based) 기판(14)을 구비하는 PCB(10)를 보호할 수 있다.
코팅(18)을 포함하는 PCB(10)는 비-코팅된 PCB(10)에 비해(over) 이점을 제공할 수 있다. 개시된 코팅(18)은 하기의 이점의 일부 또는 전부, 또는 갖지 않을 수 있다. 하나의 이점은 일부 구체예에서, 코팅(18)은 PCB(10)가 가혹(harsh)하거나 및/또는 부식성 환경에서 기능할 수 있도록 할 수도 있다. 전통적인 PCB(10)는 일반적으로 그러한 환경에서 안정적으로 작용할 수 없었다. 비코팅된 PCB(10)의 도전성 트랙(16)은 부식될 수 있으며, 이는 일반적으로 기대되는 것보다 훨씬 더 짧은 수명으로 귀결될 수 있다. 이는 예를 들어 비코팅된 PCB(10)가 매우 습한 환경에서 사용되는 경우, 특히 이산화황, 황화수소, 이산화질소, 염화수소, 염소, 오존 및/또는 수증기가 부식성 용액을 형성하는 경우에 일어날 수 있다. 이는 비코팅된 PCB(10)상의 도전성 트랙(16) 사이에 형성되는 박막 또는 부식 퇴적물(corrosion deposit)을 발생시킬 수 있으며, 이는 단락을 일으킬 수 있다. 일부 구체예에서, 제조자는 PCB(10)에 전기 소자(12)를 솔더링한 이후에 PCB(10)에 폴리머의 등각(conformal) 코팅을 적용시킨다. 그러나 등각 코팅은 일반적으로 값이 비싸다. 그러한 등각 코팅을 적용하는 것은 PCB(10)에 전기 소자(12)를 솔더링한 이후에 제조 공정 중에 추가적인 공정이 요구될 수 있다. 그러한 등각 코팅은 또한, 손상되거나 파손이 된 PCB(10)를 재작업할 필요가 있는 경우나, PCB(10)의 성능을 확인하거나 문제를 조정하기 위해 PCB(10)를 시험할 필요가 있는 경우 상기 등각 코팅을 제거하는 또 다른 단계를 요할 수 있다. 그러한 등각 코팅과는 대조적으로, 할로-하이드로카본 폴리머를 포함하는 코팅(18)은 가혹하거나 및/또는 부식성의 환경에서 PCB(10)를 보호하기 위한 더 낮은 비용 및/또는 더 높은 성능의 해결책일 수 있다. 일부 구체예에서, 코팅(18) 중 하나 이상의 층(44)은 도전성 트랙(16)에 전기 소자(12)를 결합(예를 들어, 솔더링, 와이어 본딩 등)한 후 PCB(10)에 등각 식으로 적용될 수 있다. 따라서 코팅(18)은 여기에서 언급되는 하나 이상의 이점(예를 들어, 산화/부식 저항성, 솔더-도통 성능(solder-through capability), 와이어 본딩 성능, z-축 전도성 등)을 제공하는 등각 코팅(18)으로서 고밀도(populated) PCB(10)에 적용될 수 있다.
다른 이점은, 일부 구체예에서, 코팅(18)은 기판(14), 도전성 트랙(16), 및/또는 기타 PCB(10)의 소자를 수분 및/또는 용제 흡수로부터 보호할 수 있다는 점이다. 전통적인 PCB(10)의 부재(elements)는 액체, 증기 및/또는 가스 형태로 수분 및/또는 용제(수용성, 유기, 무기, 및/또는 혼합된 용제)를 흡수하는 물질을 포함할 수 있다. 예를 들면, 섬유(fabrics)(예를 들어, 에폭시 수지가 본딩된 유리 섬유), 페이퍼(예를 들어, 합성 수지 본딩된 페이퍼, 코튼 페이터, 페놀 코튼 페이퍼, 에폭시, 페이퍼, 카드보드 등), 직물, 및/또는 목질계 물질(천연 및/또는 합성)을 포함하는 기판(14)은 수분 및/또는 용제-계 화학물질을 흡수할 수 있다. 다른 예에서와 같이, 금속, 도전성 폴리머 및/또는 인쇄 도전성 잉크를 포함하는 도전성 트랙(16)은 수분 및/또는 용제-계 화학물질을 흡수할 수 있다. 또 다른 예에서와 같이, PCB(10)는 수분 및/또는 용제-계 화학물질을 흡수할 수 있는 자성(magnetic) 구조, 인쇄 자성 잉크, 및/또는 기타 소자를 포함할 수 있다. 따라서 PCB(10)는 그러한 구조에 대한 변화를 초래할 수 있는 수분 및/또는 용제에 대한 자연 경향성(natural tendency)을 갖는 다공성 및/또는 친수성 구조를 포함할 수 있다. (액상 또는 가스 상으로부터 응축을 통해 수분 및/또는 용제와 상호 작용하는 물질의 경향성은 고체 용제(solid solvent)를 포함할 수 있다.) PCB(10)의 부재가 수분 및/또는 용제를 흡수하는 경우, 하나 이상의 문제로 귀결될 수 있다. 이러한 문제는 (i) 열팽창 계수의 상이함에 기인하여 열 사이클 중에 증가된 기계적 응력; (ii) PCB 부재의 부착 특성의 변경; (iii)PCB 부재의 유전상수(dielectric constant) 및 손실탄젠트(loss tangent)의 변경; (iv) 특히 고 전압이 사용되는 경우, 어떠한 고 습도 조건에서 도금된 도통홀(plated through holes) 및/또는 사용에 부적합한 일부 물질을 렌더링(rendering)하는 구조의 스웰링; (v) 도전성 트랙(16) 및 기판(14) 사이 계면 또는 그 주위에서 도전성 트랙(16)의 부식; (vi) 기계적 강도의 손실; (vii) 수분의 존재에서 PCB(10)의 물질에 대한 재배치(reordering); 및/또는 (viii) PCB(10)의 부식 및/또는 열화를 일으키는 적용 영역(applied field)의 존재에서 전기 분해;를 포함할 수 있다.
또 다른 이점은 도전성 트랙(16)이 도전성 잉크 폴리머를 포함하는 경우 실현될 수 있을 것이다. 도전성 잉크 폴리머는 액체 및/또는 습기를 흡수하는 성향을 가질 수 있으며, 이는 스웰링, 전기적 특성의 변경, 및/또는 회로 성능의 열화로 이어질 수 있다. 추가적으로 또는 대안적으로, 인쇄 능동 디바이스(printed active devices)(예를 들어, 플라스틱 전자기기에 사용되는 것과 같음)는 수분 및/또는 용제-계 화학물질을 흡수할 수 있으며, 인쇄 능동 디바이스의 기능 및/또는 특성을 변화시킬 수 있다. 인쇄 능동 디바이스 및/또는 도전성 잉크 폴리머를 포함하는 도전성 트랙(16)에 코팅(18)을 적용하는 것은 수분 흡수를 방지할 수 있다.
일부 구체예에서, 코팅(18)은 코팅된 표면의 면(plane)을 가리키는 축(“z-축”(22))을 따라 전도성을 보이면서, 코팅된 표면에 평행한 축들(“X-축(46)” 및 “Y-축(48)”)을 따라 절연체로서 작용한다. 따라서 코팅(18)은 상대 접촉자(mating contact)(50)로 전기 신호를 전달 및/또는 전류를 이송하는 그러한 접촉자(50)의 능력을 저해함이 없이 도전성 접촉자(50)에 적용될 수 있다. 따라서 일부 구체예에서, 코팅(18)은 접촉자(50)의 전도성을 저해함이 없이 산화 및/또는 부식으로부터 접촉자(50)를 보호할 수 있다.
도 6a-b는 특정 구체예에 따라, 코팅(18)으로 도포된 접촉자(50)를 포함하는 키패드(52)를 도시하고 있다. 키패드(52)는 다수의 키(54)를 포함하는 입력 디바이스일 수 있다. 키(54)를 누름(depressing)으로써, 사용자는 키패드(52)로 하여금 전기적 신호를 전달하게 할 수 있을 것이다. 키패드(52)는 키(54)를 포함하는 어떠한 적당한 입력 디바이스일 수 있다. 예를 들면, 키패드(52)는 돔-스위치 키패드(52), 멤브레인 키패드(52), 및/또는 여타 적당한 키패드(52)일 수 있다.
키패드(52)는 복수의 키(54)를 포함할 수 있다. 일부 구체예에서, 각각의 키(54)는 사용자에게 보일 수 있는 노출 표면(56) 및 사용자에게 보이지 않는 은폐(concealed) 표면(58)을 포함한다. 도전성 접촉자(50)는 키패드(52)의 각각의 키(54)의 은폐 표면(58)에 결합되어 있을 수 있다. 일부 구체예에서, 키패드(52)는 복수의 도전성 접촉자(50)를 구비하는 PCB(10)를 포함한다. PCB(10)에서 각각의 접촉자(50)는 키패드(52)의 하나 이상의 키(54)에 대응할 수 있다. 따라서 사용자가 특정 키(54)를 누르면, 키(54)에 결합된 접촉자(50)가 PCB(10)에 결합된 대응 접촉자(50)를 접촉시키게 되므로, 전기 신호가 흐를 수 있게 된다(예를 들어 열린회로를 닫음으로써).
키패드(52)는 어떠한 적합한 유형의 키(54)도 포함할 수 있다. 키(54)의 예는 금속“스냅돔(Snap dome)” 키(54), 스프링 작동(actuated) 키(54), 및 하나 이상의 탄소 인서트(inserts)를 구비하는 실리콘 고무 버튼을 포함한다. 일부 구체예에서, 키(54)는 멤브레인 키패드(52)의 일정 영역을 나타낼 수 있다. 멤브레인 키패드(52)는 공간에 의해 일반적으로(normally) 분리된 두 개의 멤브레인 층(예를 들어, 플라스틱 또는 폴리머 기판들)을 포함할 수 있다. 상기 두 개의 멤브레인의 내부 표면은 예를 들어, 도전성 잉크(예를 들어, 은(silver) 잉크), 도전성 글루(glues), 및/또는 도전성 접착제(adhesives)와 같은 연성(flexible) 접촉자(50)를 포함할 수 있다. 멤브레인 키패드(52)의 키(54)의 누름에 의해 두 개의 멤브레인의 접촉하게 되어, 신호의 전달로 이어진다. 키패드(52)는 어떠한 적당한 유형 및/또는 키(54)들의 조합을 포함할 수 있다는 것을 이해하여야 한다.
키패드(52)에서의 접촉자(50)는 전기 회로를 접합 및/또는 폐쇄하는데 적합한 어떠한 도전성 디바이스일 수 있다. 접촉자(50)는 전극, 커넥터, 핀(pin), 패드(pad) 및/또는 여타 적합한 도전성 디바이스를 포함할 수 있다. 접촉자(50)는 어떠한 적합한 도전성 물질을 포함할 수 있다. 예를 들어 접촉자(50)는 예를 들면 스테인리스 스틸, 니켈, 주석, 구리, 알루미늄, 금, 은, 및/또는 이들에 대한 여타 적합한 알로이와 같은 하나 이상의 금속을 포함할 수 있다. 일부 구체예에서, 접촉자(50)는 도전성 잉크, 은이 함유된 에폭시, 도전성 플라스틱, 및/또는 비-금속 도전성 물질, 예를 들어, 탄소 및/또는 그래파이트를 포함할 수 있다. 따라서, 접촉자(50)는 도전성 물질의 어떠한 적합한 유형 및/또는 조합을 포함할 수 있다.
일부 구체예에서, 키패드(52)에서의 하나 이상의 접촉자(50)는 코팅(18)으로 도포될 수 있다. 상기에서 설명된 바와 같이, 코팅(18)은 z-축 방향에서 전기적으로 전도성이나, x-축 및 y-축 방향에서는 절연체로 작용하도록 구성될 수 있다. 다시 말해, 코팅(18)은 x-축 및 y-축 방향에서는 더 높은 임피던스 및/또는 저항을 나타내나, z-축 방향에서는 낮은 임피던스 및/또는 저항을 나타낼 것이라는 것이다. 이러한 특성은 코팅(18)으로 도포된 접촉자(50)가 상대 접촉자(50)로 전기적 신호 및/또는 전류를 코팅(18)을 통해 전달하도록 할 것이다.
키패드(52)에서의 접촉자(50)의 코팅(18)은 어떠한 적당한 두께(24)를 가질 수 있다. 일부 구체예에서, 접촉자(50)에서의 코팅(18)의 두께(24)는 1 nm 내지 2㎛이다. 다른 구체예에서, 코팅(18)의 두께(24)는 1 nm 내지 500 nm일 수 있다. 또 다른 구체예에서, 코팅(18)의 두께(24)는 3 nm 내지 500 nm일 수 있다. 또 다른 구체예에서, 코팅(18)의 두께(24)는 10 nm내지 500 nm일 수 있다. 또 다른 구체예에서, 코팅(18)의 두께(24)는 10nm 내지 250 nm일 수 있다. 또 다른 구체예에서, 코팅(18)의 두께(24)는 10 nm 내지 30 nm일 수 있다. 또 다른 구체예에서, 코팅(18)은 할로-하이드로카본 폴리머(수 옹스트롬(Å)의 두께(24)를 가짐)의 단분자층(monolayer)이다. 바람직한 구체예에서, 코팅(18)의 두께(24)는 10 nm에서 100 nm까지 다양한 구배를 가지며, 100 nm가 바람직한 두께(24)이다.
일부 구체예에서, 코팅(18)의 최적 두께(24)는 목적하는 코팅 특성에 의존할 것이다. 예를 들면, 매우 높은 환경적인 강인성(toughness)이 요구된다면, 더 두꺼운 코팅(18)이 바람직할 것이다. 일부 구체예에서, 코팅(18)의 두께(24)는 어떠한 특성이 최적화 되는지에 따라(예를 들어, 환경적 보호 대(Vs) z-축 전도성), 디바이스의 상이한 위치에서의 상이한 두께(24)로 최적화될 것이다. 코팅(18)은 굴곡(flexed)되었을 때 크래킹을 방지하는 컴플라이언스(compliance)를 위하여; 코팅상의 마멸(wear)을 최소화 및/또는 코팅(18)에 의해 초래되는 마멸을 최소화하도록; 환경적 보호를 위해; 더 연한(softer), 하부(underlying) 물질의 물리적 보호를 위해; 회로 트리밍을 위한 제어된 저항을 위해; 센서/전극의 기준 측정을 위한 안정성을 위해; 및/또는 표면 에너지, 전하 소산(charge dissipation), 및/또는 블루밍(blooming)을 위해 최적화될 수 있다.
상기된 바와 같이, 코팅(18)으로 도포된 접촉자(50)는 상대 접촉자(50)로 전기적 신호 및/또는 전류를 코팅(18)을 통해 전달하도록 할 것이다. 이러한 측면에서, “~를 통한 전달(conduct through)"라는 문구는 코팅(18)의 제거 없이 둘 이상의 접촉자(50) 사이에서 전기적 신호 및/또는 전류를 전달한다는 의미일 수 있다. 따라서 코팅(18)은 적어도 두 개의 상대 접촉자(50) 사이에 증착될 것이며, 다음으로 신호 및/또는 전류가 상기 상대 접촉자(50) 사이에서 코팅(18)의 제거 없이 전달될 수 있을 것이다. 코팅(18)을 통해 신호 및/또는 전류를 전달하는 능력은 z-축 방향에서 코팅(18)의 낮은 임피던스 및/또는 저항에 적어도 일부는 기인할 것이다. 따라서 ”~을 통한 전달“이라는 문구는 코팅(18)의 제거 없이 둘 이상의 접촉자(50) 사이에서 전기적 신호 및/또는 전류를 전달한다는 의미일 수 있다.
코팅(18)의 전도성은 어떠한 적당한 기술에 따라 측정될 수 있을 것이다. 일부 구체예에서, 코팅(18)의 전도성은 코팅(18)의 저항을 결정함으로써 측정될 수 있다. 그러한 측정은 접촉자(50)에 대한 도전성 와이어를 솔더링 함으로써, 및 저항계(60)에 와이어를 연결함으로써 달성될 수 있을 것이다. 소정(predetermined)의 힘(62)이 접촉자(50)들을 서로 접촉시키는 원인을 제공할 것이다(예를 들어, 전기적 접촉을 가져온다). 도 6b에서 도시된 바와 같이, 저항계(60)는 다음으로 대응하는 접촉자(50)들 사이에서 코팅(18)을 통해 저항을 측정할 것이다. 기준점(reference point)으로서, 접촉자(50)들 자체의 저항은 비코팅된 접촉자(50)들 사이의 저항을 측정함으로써 결정될 수 있다. 특정 구체예에 따르면, 코팅(18)은 0 내지 10 킬로옴(㏀)의 범위에서 z-축 저항을 보일 수 있다. 바람직한 구체예에서, 코팅(18)은 0에서 1 옴(Ω)의 범위로 z-축 저항을 보일 수 있다.
도 7은 특정 구체예에 따라, 다양한 두께(24)를 갖는 예시적 코팅(18)의 z-축 저항을 도시한 그래프(64)이다. 그래프(64)에 도시된 메트릭스(metrics)는 예시적 코팅(18)에 대한 z-축 저항의 예시적인 값이다. 그러나 상이한 물질, 구조, 증착기술, 및/또는 기타 요소와 관련된 코팅은 상이한 z-축 전도성의 양을 보일 것이라는 점을 이해하여야 한다. 그래프(64)는 두께(24)와 관련한 Z-축 저항을 도시하고 있으나, 기타 변수(예를 들어, 물질, 구조, 증착 방법 등)가 코팅(18)의 Z-축 전도성에 영향을 미칠 수 있음을 이해하여야 한다.
도시된 예에서, 키패드(52)에서 예시적인 코팅(18)의 Z-축 저항은 도 6B에서 도시된 바와 같이, 저항계(60)를 사용하여 측정되었다. 이러한 예에서 접촉자(50)는 PTFE 유형의 물질로 도포되었다. 금속 “스냅 돔”키(54)는 접촉자(50) 중 하나로 사용되었다. 전기 와어어는 접촉자(50)에 솔더되었고 저항계(60)에 연결되었다. 소정의 힘(62)(대략 5 뉴턴 미터)이 일 접촉자(50)에 적용되어, 접촉자(50)가 대응되는 접촉자(50)에 접촉하도록 한다. 그 다음으로 저항계(60)가 상기 접촉하는 접촉자(50)들 사이의 전기 저항을 측정하였다. 소정의 힘(62)이 ENIG 도금된 트랙을 사용하여, 및 힘(62)을 가변하여(varying), 안정적인 저항 측정이 이루어질 때까지 적용되었다. 측정은 상이한 두께(24)의 코팅(18)에 대해 반복되었다. 결과적인 판독은 코팅(18)의 두 가지 두께(24)(즉, 각각의 접촉자(50)에 대한 하나의 두께)가 측정 경로에 존재한다는 사실 및, (ii) 코팅(18) 없는 특정 접촉자(50)의 저항을 설명하기 위해 조정되었다.
접촉자(50)의 저항은 기준(reference)으로서 비코팅된 PCB(10)를 사용하여 결정되었다. 이러한 측정의 결과가 도 7의 그래프(64) 및 하기의 표에 도시되었다. 도 7의 그래프(64)는 코팅(18)의 저항에 해당하는 제1 축(66) 및 코팅(18)의 두께(24)에 해당하는 제2 축(68)을 포함한다. 측정된 저항은 그래프(64)에서 포인트 70으로 도시되었다.
Figure pat00001
전술한 예가 PTFE 유형의 물질을 포함하는 특정 코팅(18)의 저항을 도시하고 있으나, 코팅(18)은 어떠한 적합한 유형 및/또는 할로-하이드로카본 폴리머의 조합을 포함할 수 있음을 이해하여야 한다. 전술한 예는 특정 두께(24)를 갖는 코팅(18)의 저항을 도시하고 있으나 코팅(18)은 어떠한 적당한 두께(24)를 갖도록 구성될 수 있음을 이해하여야 한다.
*일반적으로, 디바이스에서의 접촉자(50)는 상기 디바이스의 제조(construction) 이전 또는 이후에 코팅(18)으로 도포될 수 있다. 바람직한 구체예에서, 접촉자(50)는 상기 디바이스의 제조 이전에 코팅(18)으로 도포된다. 코팅(18)은 접촉자(50) 표면 중, 하나, 일부, 도는 전부에 대해 적용될 수 있다. 일부 구체예에서, 코팅(18)은 디바이스의 하나 이상의 표면(예를 들어, 키패드(52))에 대해 적용될 수 있다. 코팅(18)은 예를 들어 회로의 둘 이상의 부분 사이에 전기적 접촉 영역으로 작용하는 표면과 같은 환경에 노출될 접촉자(50) 및/또는 디바이스의 표면에 적용될 수 있다. 접촉자(50)의 표면과 더불어 디바이스의 표면에 코팅(18)을 적용하는 것은 (i) 디바이스를 부식 및/또는 산화로부터 보호를 증진 및/또는 (ii) 디바이스의 영역에 접촉하는 변질(spoilage) 루트의 형성을 방지할 수 있다.
코팅(18)은 어떠한 적합한 기술에 따라 접촉자(50)상에 증착될 수 있다. 예를 들어, 코팅(18)은 화학적 기상 증착(CVD), 분자빔 에피택시(MBE), 플라즈마 증진-화학적 기상 증착(PE-CVD), 고압/대기 플라즈마 증착, 금속-유기-화학적 기상 증착 (MO-CVD), 및/또는 레이저 증진-화학적 기상 증착(LE-CVD)을 사용하여 증착될 수 있다. 일부 구체예에서, 코팅(18)은 동소 폴리머 및/또는 폴리머 알로이를 형성하기위해 상호-침투형 폴리머 네트워크(IPNs)의 형성에 의해 및/또는 폴리머 또는 모노머의 단분자막(monolayers)의 표면 흡수(surface absorption of monolayers, SAMs)에 의해 접촉자(50)상에 증착될 수 있다. 다른 구체예에서, 코팅(18)은 예를 들어, 액상 디핑(liquid dipping), 스프레이 코팅, 스핀 코팅, 스퍼터링, 및/또는 졸-겔 공정과 같은 액상 코팅 기술을 사용하여 증착될 수 있다.
특정 구체예에 따라, 코팅(18)은 도 2에 관련하여 상술한 바와 같이, 플라즈마 증착을 사용하여 접촉자(50)상에 증착될 수 있다. 따라서 접촉자(50)는 반응기(28)에서 챔버(30)에 위치될 수 있다. 반응기(28)는 다음으로 접촉자(50)를 세정하는 챔버(30)로 가스(예를 들어, 수소, 아르곤, 및/또는 질소)를 도입할 수 있다. 하나 이상의 단계에서, 반응기(28)는 다음으로 하나 이상의 전구체 화합물(36)을 챔버(30)로 도입하여 플라즈마 증착에 의해 접촉자(50)상에 단일층 또는 다중층 코팅(18)을 형성할 수 있다. 일부 구체예에서, 코팅(18)은 접촉자(50)의 3차원 형태를 따를 수 있다. 접촉자(50)상에 코팅(18)을 증착시키기 위한 바람직한 방법은 목적하는 코팅(18)의 특정한 두께(24)에 의존할 수 있다. 액상 코팅 기술은 더 두꺼운 코팅(18)에 바람직하며, 반면에 플라즈마 증착은 더 얇은 코팅(18)에 바람직하다.
접촉자(50)에 코팅(18)을 증착시키는데 사용되는 기술은 코팅(18)의 z-축 전도성을 제어하도록 구성될 수 있다. 일부 구체예에서, 코팅(18)의 z-축 전도성은 다음 중 하나 이상의 요소를 조정(regulating)함으로써 조절될 수 있다:
■ 코팅(18)에서 할로-하이드로카본 물질의 조성물, 이는 상이한 할로-하이드로카본 물질을 조합하는 것 및 상이한 물질의 층(44) 사이의 구배를 제어하는 것을 포함할 수 있다.
■ 코팅(18)에서 할로-하이드로카본 물질의 할로겐 원자/헤테로-원자/탄소 원자의 비율
■ 할로-하이드로카본 코팅 물질에서의 탄소의 비율
■ 할로-하이드로카본 물질에서의 공액도(Degree of conjugation)
■ 할로-하이드로카본 코팅 물질의 평균 분자량
■ 할로-하이드로카본 코팅 물질의 분지 및 가교 정도
■ 할로-하이드로카본 코팅 물질에서의 분자의 분자크기 분포
*■ 할로-하이드로카본 코팅 물질의 밀도
■ 할로-하이드로카본 코팅 물질에서의 추가적인 도핑제의 존재
■ 할로-하이드로카본 코팅 물질에서의 이온/염, 이온성, 및/또는 공유 화합물의 존재
■ 할로-하이드로카본 코팅 물질에서의 복합체 양이온 및 음이온을 포함하는, 전이금속을 포함하는 유기/폴리머 및 무기 화합물의 존재
■ 할로-하이드로카본 코팅 물질에서 다양한 산화상태를 갖는 화합물 및/또는 원소의 존재
■ 할로-하이드로카본 코팅 물질에서 비편재(delocalized) 특성을 갖는 화학적 화합물의 존재
*■ 할로-하이드로카본 코팅 물질에서 폐색된(occluded) 성분의 존재
■ 코팅(18)이 플라즈마 증착으로 증착되는 경우, 플라즈마 조건의 조절(예를 들어, 출력, 가스압력, 전극 배열)
■ 할로-하이드로카본 코팅 물질의 두께(예를 들어, 더 두꺼운 코팅(18)은 더 얇은 코팅(18)에 비해 동일 물질에서 더 큰 저항성을 보일 수 있음)
■ 코팅(18)의 배향(Orientation)
■ 코팅(18)의 연속성(Continuity)(예를 들어, 기공도 및/또는 3-차원 구조)
키패드(52)가 상기 예에서 설명되고 있으나, 코팅(18)은 어떤 유형의 디바이스에서도 접촉자(50)에 적용될 수 있다. 예를 들어, 코팅(18)은 안전 스위치, 알람 스위치, 휴즈 홀더, 휴대 전화의 키패드(52), 터치 스크린, 배터리, 배터리 터미널, 반도체 칩, 스마트 카드, 센서, 테스트 칩, 탄성 커넥터(예를 들어, 제브라(Zebra) 스트립), 전기 커넥터(예를 들어, 소켓 및 플러그), 종단장치(terminators), 크림프 커넥터(crimped connector), 프레스-핏 커넥터, 및/또는 슬라이딩 접촉자(50), 예를 들어 칩, 스마트 카트, 토큰 및/또는 리더 기계에 사용되는 것들에서 접촉자(50)에 적용될 수 있다.
도 8은 특정 구체예에 따라, 코팅된 접촉자(50)를 갖는 센서(74)를 포함하는 디바이스(72)를 측정하는 것을 도시하고 있다. 센서(74)는 어떠한 적합한 유형의 센서(74)일 수 있다. 일부 구체예에서, 센서(74)는 분석물(analytes), 예를 들어 유해성 가스, 글루코스, 생리적(physiological) 유체-계 화학적 화합물, 및/또는 기타 화학적 화합물을 측정하는 일회용(disposable) 센서(74)이다. 센서(74)는 멤브레인(76), 하나 이상의 전극(78), 하나 이상의 접촉자(50), 및 센서 기판(80)을 포함할 수 있다. 멤브레인(76)은 분석물이 전극(78)에 도달하도록 하는 유체를 거르는 어떠한 적합한 물질일 수 있다. 일부 구체예에서, 멤브레인(76)은 생적합성(biocompatible) 멤브레인일 수 있다. 따라서 분석물은 멤브레인(76)을 통해 확산할 수 있고, 전해질-촉매 계면에서 반응할 수 있으며, 이는 전류를 생성할 수 있다.
센서(74)의 전극(78)은 촉매 및/또는 기타 분석물과 상호 반응하도록 구성된 물질을 포함할 수 있다. 예를 들어, 전극(78)은 글루코스 산화효소(glucose oxidase) 및/또는 탈수소효소(dehydrogenase)를 포함하는 효소 전극(enzyme electrode)일 수 있다. 분석물과 전극(78)의 상호 작용은 전기적인 신호를 생성할 수 있고 전기적인 신호로 변환될 수 있다. 센서(74)의 하나 이상의 접촉자(50)는 측정 디바이스(72)의 메인 바디(82)에 전기 신호를 전달할 것이다. 일부 구체예에서, 전극(78)에서의 접촉자(50)는 전기 회로가 측정 디바이스(72)의 메인 바디(82)로 만들어지도록 측정 디바이스(72)의 메인 바디(82)와 전기적으로 접촉한다. 일부 구체예에서, 접촉자(50)를 통과하는 총 전하는 전극에서 효소와 반응하는 유체에서의 분석물의 양에 비례할 수 있을 것이다. 측정 디바이스(72)는 접촉자(50)으로부터의 신호를 측정하고 분석물의 존재 및/또는 농도를 보고하도록 구성 및/또는 보정(calibrated)될 것이다.
전극(78)은 센서 기판(80)에 부착되거나 및/또는 인쇄될 것이다. 일부 구체예에서, 센서(74)는 전극(78)에 연결된 전력원을 포함할 수 있다. 센서(74)는 가스 및/또는 액체 상태의 분석물을 검출하도록 구성될 수 있다.
센서(74)의 접촉자(50)는 어떠한 적합한 물질을 포함할 수 있다. 일부 구체예에서, 접촉자(50)는 연성 접촉자 물질, 예를 들어, 탄소, 도전성 잉크 및/또는 은이 함유된 에폭시를 포함할 수 있다. 일부 구체예에서, 센서(74)의 접촉자(50)는 측정 디바이스(72)의 메인 바디(82)에서 다른 접촉자(50)와 전기적인 접촉을 이루어, 센서(74)와 측정 디바이스(72) 사이에 회로를 형성할 수 있다. 접촉자(50)는 어떠한 적합한 두께(24)(예를 들어, 1 nm 내지 2㎛)의 코팅(18)으로 도포될 수 있다. 센서(74)에서 하나 이상의 접촉자(50)는 코팅되지 않을 수 있다.
일부 구체예에서, 측정 디바이스의 메인 바디(82)는 재사용이 가능한 반면 센서(74)는 일회용이다(예를 들어, 한번만 사용되는 것). 다른 구체예에서, 센서(74)는 다중-사용 센서(74)이거나 아니면 긴 수명을 위해 디자인될 수 있다. 접촉자(50)를 통한 측정 디바이스의 메인 바디(82) 및 센서(74) 사이의 연결은 재생할 수 있거나 및/또는 일정하거나 실질적으로 일정한 저항을 제공할 수 있다. 상기한 바와 같이, 접촉자(50)는 연성 접촉자 물질, 예를 들어, 탄소, 도전성 잉크 및/또는 은이 함유된 에폭시를 포함할 수 있다. 코팅(18)이 없이, 이들 연성 물질로부터의 입자는 접촉자(50)로부터 떨어져 나갈 수 있으며 측정 디바이스(72)의 메인 바디(82) 내의 성분에 축적될 수 있다. 그러나 접촉자(50)에 대해 코팅(18)을 적용함에 의해, 이들 연성 물질로부터 입자는 접촉자(50)로부터 떨어져 나가는 것 및 측정 디바이스(72)의 메인 바디(82) 내의 성분에 축적하는 것을 방지할 수 있다.
전술한 예가 분석물 센서(74)의 접촉자(50)에 코팅(18)을 적용하는 것을 설명하고 있으나, 코팅(18)은 접촉자(50) 또는 어떠한 유형의 센서(74)의 다른 성분 또는 적당한 다른 디바이스에 적용될 수 있다는 것을 이해하여야 한다. 예를 들어, 코팅(18)은 연성(soft)(예를 들어, 탄소) 패드가 반복적인 전기적 연결을 이루는 데 사용되는 경우의 어떠한 적합한 디바이스나 시스템에 적용될 수 있다. 그러한 시스템은 동일한 센서(74)를 몇 번이고 사용할 수 있거나, 동일한 디바이스를 일회용 센서(74)로 반복하여 사용할 수 있을 것이다.
일부 구체예에서, 디바이스의 접촉자(50)상의 코팅(18)은 접촉자(50)의 표면상에 직접적으로 금속 할라이드(바람직하게는 금속 플로라이드)의 초박막 층(예를 들어, 5 nm 이하)을 포함할 수 있다. 일부 구체예에서, 금속 할라이드 층은 단분자층, 실질적으로 단분자층, 또는 소수(a few) 단분자층(monolayers)일 수 있다. 다른 구체예에서, 금속 할라이드 층은 접촉자(50)의 표면에서 층들 중 금속 할라이드 영역을 포함할 수 있다. 접촉자(50)상의 금속 할라이드 층은 강건하고(robust), 불활성일 수 있으며, 및/또는 효율적인 전기적 접촉이나 후속 공정을 방해하는 산화물 층 및/또는 기타 변색(tarnishes)이 접촉자(50)상에 형성되는 것을 예방할 수 있다.
구체예에서, 코팅(18)이 플라즈마 증착으로 적용되는 경우, 금속 할라이드 층은 가스 플라즈마의 활성종이 접촉자(50)의 금속 표면과 반응하는 때에 접촉자(50)상에 형성될 수 있다. 일부 구체예에서, 금속 할라이드 층은 더 높은 농도의 불소 종을 사용하여 증진될 수 있다. 할로-하이드로카본 폴리머를 포함하는 코팅(18)층은 다음으로 금속 할라이드 층 상 및/또는 이와 조합하여(in combination with) 증착될 수 있다. 금속 할라이드 층 및 할로-하이드로카본 폴리머 층은 축방향상(axially) 또는 공간적으로 개별적일 수 있다. 대안적으로, 접촉자(50)상의 코팅(18)에서 금속 할라이드에서 할로-하이드로카본 폴리머까지 구배된 전이(graded transition)가 있을 수 있다. 일부 구체예에서, 금속 할라이드 층은 산화로부터 접촉자(50)를 보호할 수 있는 한편, 할로-하이드로카본 폴리머 층은 (i) 부식성 가스 및/또는 액체로부터 환경적인 보호를 제공할 수 있을 것이고, 및/또는 (ii) 산화 보호를 제공할 수 있을 것이다. 코팅(18)에서 할로-하이드로카본 폴리머 층이 기계적 마멸에 의해 결국에 닳아 없어지는 경우, 하부의 금속 할라이드 층은 산화 증가(build-up)를 예방하여, 접촉자(50)가 전기적 연결을 계속하여 이룰 수 있도록 할 것이다.
일부 구체예에서, 코팅(18)의 표면 특성은 소자(component)가 코팅(18)의 표면에 결합이 인가되도록 구성될 수 있다. 예를 들어, 코팅(18)은 코팅(18)의 표면과 전기 소자(12) 사이에 접착이 이루어지도록 구성될 수 있다. 일부 구체예에서, 코팅(18)의 어닐링 및/또는 열 특성은 코팅(18)의 하나 이상의 층(44)이 선택적으로 코팅된 디바이스로부터 제거되도록 구성될 수 있다.
코팅(18)을 접촉자(50)에 적용시키는 것은 전통적인 디바이스에 비해 이점들을 제공할 수 있다. 코팅(18)은 다음의 이점 중 일부 또는 전부, 또는 이점을 제공하지 않을 수도 있다. 하나의 이점은 코팅(18)이 환경적 손상 및/또는 부식으로부터 보호함으로써 접촉자(50)의 수명을 연장시킬 수 있다는 점이다. 일부 디바이스는 통상 매우 습한 환경에서 사용된다. 그러한 환경에서는, 용해(dissolved) 가스(예를 들어, 이산화황, 황화수소, 이산화질소, 염화수소, 염소, 오존, 및/또는 수증기)를 포함하는 수분의 미세 액적(microscopic droplets)은 부식성 용액을 형성할 수 있다. 그러한 수분의 액적은 디바이스에서의 접촉자(50)상에 부식 박막 필름이나 증착물을 형성할 수 있다. 그러한 부식은 접촉자(50)의 유용한 수명을 열화 및 단축시킬 것이다. 전통적인 코팅 물질, 예를 들어 전통적인 폴리머 및 플라스틱은 일반적으로 절연체이고 따라서 접촉자(50)를 코팅하는데 적합하지 않다는 것이 밝혀져 있다. 할로-하이드로카본 폴리머를 포함하는 코팅(18)은, 그러나, z-축 방향으로 전도성을 나타낼 수 있다. 따라서 코팅(18)은 신호를 수용하거나 및/또는 전달하는 접촉자(50)의 능력을 방해하지 않을 것이다. 추가적으로 또는 대안적으로, 접촉자(50)가 코팅(18)으로 도포되는 경우, 접촉자(50)는 부식으로부터 보호될 것이다.
또 다른 이점은 코팅(18)이 접촉자(50) 표면의 완전성(integrity)를 보존할 것이라는 점이다. 상기에서 설명된 바와 같이, 접촉자(50)의 부식 및/또는 산화는 접촉자(50)가 서로 전기적 연결을 이루는 능력을 방지 및/또는 간섭할 것이다. 이러한 문제는 부식 및/또는 산화가 접촉자(50)가 서로 양호한 전기적 접촉을 이루는 것을 방해하는 접촉자(50) 표면에 대한 절연층의 형성 및/또는 접촉자(50) 표면에 대한 물리적 변화를 초래하는 경우에 발생할 것이다. 이러한 문제는 예를 들어 비코팅된 접촉자(50)가 안전 스위치 또는 알람 시스템을 위한 커넥터인 경우에 발생할 수 있다. 그러한 시스템은 오랜 시간 동안 자주 불활성이나 요구되는 경우 똑바로 작동하여야 한다. 비코팅된 접촉자(50)는 부식이 상대 접촉자(50)들, 예를 들어 휴즈 홀더 및 배터리 터미널 사이에서 절연층을 형성하는 경우 연결되지 않게 된다. 그러나 접촉자(50)가 코팅(18)으로 도포되는 경우, 접촉자(50)는 부식 및/또는 산화로부터 보호될 수 있다. 따라서 코팅(18)은 접촉자(50)의 완전성을 보존할 수 있다.
또 다른 이점은 코팅(18)이 부식으로부터 접촉자(50)를 보호할 것이라는 점이다. 비코팅된 접촉자(50)를 포함하는 디바이스에서, 부식은 움직이도록 디자인된 접촉자(50)의 움직임을 방지할 것이다. 일부의 경우에서, 부식은 회로의 저항/성능을 변화시키거나 및/또는 디바이스의 제거 가능한 부재(elements)를 열화시킬 것이다. 접촉자(50)가 코팅(18)으로 도포되는 경우는 그러나, 접촉자(50)가 부식으로부터 보호됨으로써, 접촉자(50)를 포함하는 디바이스의 수명이 연장된다.
상기에서 설명된 바와 같이, 전기 소자(12)는 PCB(10)에 솔더링을 통해 코팅(18)으로 연결되어(코팅(18)의 일차 제거 없이) 전기 소자(12) 및 PCB(10)의 도전성 트랙(16) 사이에 솔더 접합(26)을 형성할 것이다. 다른 구체예에서, 전기 소자(12)는 PCB(10)의 도전성 트랙(16)에 전기 소자(12)를 와이어 본딩함으로써 코팅된 PCB(10)에 결합될 수 있다.
도 9는 특정 구체예에 따라, 코팅(18)을 통해 형성되는 와이어 본드(84)를 도시하고 있다. 와이어 본드(84)는 와이어(86)와 어떠한 적합한 표면 사이에 형성될 것이다. 일부 구체예에서, 와이어 본드(84)는 와이어(86) 및 전기 소자(12), 도전성 트랙(16), 및/또는 회로 부재의 표면 사이에 형성될 수 있다. 와이어 본드(84)가 형성되는 표면은 접촉 표면(88)으로 일컬어 질 것이다. 도시된 구체예에서, 와이어(86) 및 접촉 표면(88) 모두는 코팅(18)으로 도포되었다. 다른 구체예에서, 와이어(86)는 코팅되고 접촉 표면(88)은 비코팅되었다. 또 다른 구체예에서, 와이어(86)는 비코팅되고 접촉 표면(88)은 코팅되었다. 일부 구체예에서, 코팅(18)은 와이어(86)의 영역 및/또는 와이어 본드(84)가 형성되는 접촉 표면(88)에만 적용된다. 또 다른 구체예에서는, 코팅(18)은 와이어(86) 및/또는 접촉 표면(88)의 전부 또는 실질적으로 전부에 대하여 적용된다.
“와이어 본딩”이라는 용어는 일반적으로 솔더(38) 및/또는 플럭스(42) 없이 전기 소자(12) 및/또는 회로 부재를 연결시키기 위한 기술을 의미한다. 일부 구체예에서, 와이어 본딩은 도전성 와이어(86)를 사용하여 둘 이상의 소자 사이의 전기적 연결을 이루는데 사용될 것이다. 와이어 본딩은 베어 다이 형식(bare die form)에서 집적 회로와 상기 집적 회로 내부의 리드 프레임 사이에서 상호 연결을 이루는데 사용될 것이다. 추가적으로 또는 대안적으로, 와이어 본딩은 베어 다이와 PCB(10) 사이의 상호 연결을 이루는데 사용될 것이다.
와이어 본드(84)는 와이어(86) 및 와이어 본더(90)를 이용하여 접촉 표면(88)상에 형성될 것이다. 와이어 본드(84)는 어떠한 적합한 유형의 와이어(86)를 사용하여 형성될 수 있다. “와이어”라는 용어는 도전성 물질의 하나 이상의 연장된 스트랜드(strands)를 의미할 것이다. 일부 구체예에서, 와이어(86)는 전류를 전달하고, 전기적 신호를 전달하며, 및/또는 기계적 하중을 지지할 것이다. 일부 구체예에서, 와이어는 핀, 필라멘트, 전기 리드, 및/또는 전기 소자(12)의 렉(leg)을 포함한다.
와이어(86)는 어떠한 적합한 물질을 포함할 것이다. 일부 구체예에서, 와이어(86)는 하나 이상의 도전성 물질, 예를 들어, 일반 금속, 귀/희(precious/rare) 금속, 도전성 폴리머, 및/또는 도전성 비-금속 물질을 포함한다. 바람직한 구체예에서, 와이어(86)는 금, 알루미늄, 구리, 및/또는 은을 포함한다. 다른 구체예에서, 와이어(86)는 니켈, 팔라듐, 백금, 로듐, 이리듐, 주석, 납, 게르마늄, 안티몬, 비스무트, 인듐, 갈륨, 코발트, 철, 망간, 크롬, 바나듐, 티타늄, 스칸듐, 지르코늄, 몰리브덴, 텅스텐, 기타 전이 금속, 및/또는 기타 적당한 물질을 포함한다. 와이어(86)는 어떠한 적합한 금속 알로이 및/또는 도전성 물질의 조합을 포함할 수 있다. 일부 구체예에서, 쉽게 산화 및/또는 변색하는 금속(알로이를 포함)을 포함하는 와이어(86)는 특히 코팅(18)으로부터 혜택을 받을 수 있다. 와이어(86)에 코팅(18)을 적용하는 것은 와이어(86)를 포함하는 디바이스의 보관 수명( shelf life) 및/또는 기능 수명(functional life)을 연장시킬 수 있다.
와이어(86)는 원형, 직사각형, 또는 어떠한 다른 적합한 형태인 단면을 가질 수 있다. 일부 구체예에서, 직사각형 단면을 가진 와이어(86)는 리본으로 지칭된다. 일부 구체예에서, 와이어(86)가 원형 단면을 갖는 경우, 와이어(86)는 5 ㎛에서 1 mm의 범위에서 직경(92)을 가질 수 있다. 다른 구체예에서, 와이어(86)는 10㎛ 내지 200㎛의 범위에서 직경(92)을 갖는다. 바람직한 구체예에서, 와이어(86)는 15㎛ 내지 75㎛의 범위에서 직경(92)을 갖는다. 구체예에서, 와이어(86)는 직사각형 단면을 갖는 경우, 와이어(86)의 측면은 5㎛ 내지 1 mm의 범위에서 크기(dimension)를 가질 수 있다. 다른 구체예에서, 직사각형 와이어(86)의 측면은 10㎛ 내지 200㎛의 범위에서 크기를 가질 수 있다. 바람직한 구체예에서, 직사각형 와이어(86)의 측면은 20㎛ 내지 75㎛의 범위에서 크기를 가질 수 있다. 상이한 유형의 와이어(86)는 상이한 와이어 본딩 장치 및/또는 파라미터를 요구할 수 있다.
와이어 본더(90)는 일반적으로 와이어(86) 및 접촉 표면(88) 사이에 와이어 본드(84)를 형성하도록 기능할 수 있다. 와이어 본더(90)는 와이어(86) 및 접촉 표면(88) 사이에 본드를 형성하도록 열 및/또는 압력을 사용하는 어떠한 적합한 유형의 기계일 수 있다. 와이어 본더(90)는 웨지-웨지 와이어 본더(90), 볼-웨지 와이어 본더(90), 3-방향 전환식(three way convertible) 와이어 본더(90), 초음파 절연(ultrasonic insulated) 와이어 본더(90), 고주파 와이어 본더(90), 수동 와이어 본더(90), 및 자동 와이어 본더(90), 및/또는 어떠한 적합한 유형의 와이어 본더(90)일 수 있다. 일부 구체예에서, 와이어 본더(90)는 와이어(86)가 스레드되는(threaded) 바늘형 도구(tool)(모세관(capillary)으로 지칭됨)를 포함한다. 와이어 본더(90)는 접촉 표면(88)상 와이어(86)의 단부에 위치하여 볼 보드(84a) 또는 웨지 본드(84b) 중 하나를 형성할 수 있다. “볼(ball)” 및 “웨지(wedge)"라는 용어는 일반적으로 연결이 이루어지는 지점(point)에서 와이어(86)의 형상(geometry)을 의미한다. 두 가지의 와이어 본딩 방법-볼 본딩 및 웨지 본딩-은 열, 압력, 및/또는 초음파 에너지의 상이한 조합을 사용하여 와이어(86)의 단부 중 하나 또는 모두에 용접을 이룰 수 있다.
일부 구체예에서, 와이어 본더(90)는 와이어(86)에 고전압 전하를 적용함에 의해 볼 본드(84a)를 형성하고, 이는 와이어 본더(90)의 모세관의 팁에서 와이어(86)를 녹일 수 있다. 와이어(86)의 팁(tip)은 용융된 금속의 표면 장력에 기인하여 볼로 형성될 수 있다. 볼이 고형화되기 전, 중, 또는 후에, 와이어 본더(90)는 모세관을 작동시킬 수 있으며, 이에 따라 와이어(86)의 단부로 하여금 접촉 표면(88)에 접촉하게 한다. 와이어 본더(90)는 다음으로 열, 압력, 및/또는 초음파 에너지를 적용하여 와이어(86)의 단부 및 접촉 표면(88) 사이에 용접부를 생성시킨다. 따라서 와이어 본더(90)는 볼 본드(84a)를 형성할 수 있다. 도 10a는 특정 구체예에 따라, 비코팅된 와이어(86) 및 코팅된 접촉 표면(88) 사이에 형성되는 볼 본드(84a)의 현미경 이미지를 도시하고 있다. 와이어(86) 및 접촉 표면(88)은 도전성 물질의 어떠한 적당한 유형 및/또는 조합을 포함할 수 있다. 도시된 구체예에서, 와이어(86)는 금을 포함하고 접촉 표면(88)은 구리를 포함한다. 접촉 표면(88)은 코팅(18)이 접촉 표면(88)에 적용되기 전에 전처리될 수 있다. 개시된 예에서, 접촉 표면(88)은 액체 계 황산/과산화수소 용액으로 전-처리되었다. 건조 이후, 예시의 접촉 표면(88)이 코팅(18)이 접촉 표면(88)상에 증착된 이후, 다음으로 수소 플라즈마로 처리되었다. 상기의 예시가 특정 용액 및 수소 플라즈마로 전처리된 접촉 표면(88)을 개시하고 있으나, 어떠한 적합한 표면 처리가 코팅(18)이 적용되기에 앞서 사용될 수 있음을 이해하여야 한다. 또한 일부 구체예에서, 접촉 표면(88)의 어떤 표면 처리도 코팅(18)을 적용하기에 앞서 일어나지 않을 것이라는 점을 이해하여야 한다.
도 10b는 특정 구체예에 따라, 비코팅된 와이어(86) 및 코팅된 접촉 표면(88) 사이에 볼 본드(84a)의 단면의 현미경 이미지를 개시하고 있다. 와이어(86) 및 접촉 표면(88)은 도전성 물질의 어떠한 적당한 유형 및/또는 조합을 포함할 수 있다. 개시된 구체예에서, 와이어(86)는 금을 포함하며 접촉 표면(88)은 구리를 포함한다. 접촉 표면(88)은 코팅(18)이 접촉 표면(88)에 적용되기 전에 전처리될 수 있다. 개시된 예에서, 접촉 표면(88)은 액체 계 황산/과산화수소 용액으로 전-처리되었다. 접촉 표면(88)이 건조된 후, 코팅(18)이 예시의 접촉 표면(88)상에 증착되었다. 상기 예에서 코팅된 접촉 표면(88)은 다음으로 수소 플라즈마로 후처리되었다. 상기 예에서, 볼 본드(84a)는 다음으로 와이어(86) 및 접촉 표면(88) 사이에 형성되었다.
상기의 예는 특정한 용액으로 전처리되고 수소 플라즈마로 후처리된 접촉 표면(88)을 개시하고 있으나, 접촉 표면(88)은 어떠한 적합한 전-처리 및/또는 후-처리를 받을 수 있음을 이해하여야 한다. 또한 일부 구체예에서 접촉 표면(88)의 어떤 표면 처리도 코팅(18)을 적용하기에 앞서서 또는 이후에 일어나지 않을 것이라는 점을 이해하여야 한다.
일부 구체예에서, 와이어 본더(90)는 와이어(86) 및 접촉 표면(88) 사이에 웨지 본드를 형성하다. 와이어 본더(90)는 접촉 표면(88)에 대하여 와이어(86)를 파쇄(crushing)함으로써 웨지 본드(84b)를 형성할 것이다. 웨지 본드(84b)가 형성된 후, 와이어 본더(90)는 와이어(86)를 절단할 것이다. 도 11a는 특정 구체예에 따라, 비코팅된 와이어(86) 및 코팅된 접촉 표면(88) 사이의 웨지 본드(84b)의 현미경 이미지를 개시하고 있다. 도 11b는 코팅된 와이어(86) 및 코팅된 접촉 표면(88) 사이의 웨지 본드(84b)의 단면에 대한 현미경 이미지를 개시하고 있다.
와이어 본더(90)는 와이어(86)의 일 단부에서 볼 본드(84a) 및 와이어(86)의 타 단부에서 웨지 본드(84b)를 형성하도록 구성될 수 있다. 이러한 공정은 볼-웨지 본딩으로 지칭될 수 있다. 도 12는 특정 구체예에 따라, 볼 본드(84a)와 웨지 본드(84b)를 갖는 PCB(10)를 개시하고 있다. 일부 구체예에서, 와이어 본더(90)는 접촉 표면(88)과 와이어(86)의 단부에 용융된, 구형의 볼 사이에서 볼 본드(84a)를 일차로 형성할 것이다. 볼 본드(84a)는 열 및/또는 초음파 에너지를 이용하여 형성될 것이다. 와이어 본더(90)는 다음으로 와이어(86)를 사용하여 목적하는 높이 및 형태의 루프(loop)를 형성할 것이다. 일단 루프가 2차 본드의 형성을 위해 바람직한 위치에 있게 되면, 와이어 본더(90)는 와이어(86) 및 접촉 표면(88) 사이에서 웨지 본드(84b)를 형성할 것이다. 웨지 본드(84b)를 형성한 이후, 와이어 본더(90)는 와이어(86)를 절단하여 다음 와이어 본드(84)를 형성하는데 사용될 수 있는 구형 볼로 형성가능한 자유 단부(free end)를 남기게 된다.
일부 구체예에서, 와이어 본더(90)는 와이어(86)의 양 단부에서 웨지 본드(84b)를 형성하도록 구성될 수 있다. 이러한 공정은 웨지-웨지 본딩으로 지칭될 수 있다. 웨지 본딩은 초음파 및 마찰 에너지의 조합에 의존할 것이다. 웨지 본드(84b)는 와이어(86)를 가열함으로써 도입되는 추가적인 열 에너지의 기여로, 또는 기여가 없이 형성될 수 있다. 일부 구체예에서, 웨지 본드(84b)는 PCB(10)의 도전성 트랙(16)에 와이어(86)를 연결하는데 바람직할 것이다.
일반적으로, 우수한 와이어 본드(84)는 예를 들어, 산화 생성물(oxidation products)와 같은 오염원이 없거나 실질적으로 없는 와이어(86) 및 접촉 표면(88)을 사용함으로써 달성될 것이다. 전통적으로, 구리 와이어(86)를 사용하여 우수한 와이어 본드(84)를 달성하는 것은 어려운데, 이는 구리가 일반적인 대기조건 하에서 쉽게 산화되기 때문이다. 와이어(86) 및/또는 접촉 표면(88)의 표면에서 구리 산화물 층은 와이어 본드(84)의 형성을 어렵게 할 것이다. 나아가, 와이어 본딩에 요구되는 상승된 온도는 산화를 증가시킬 것이다. 결과적으로 제조자는 쉽게 산화되는 와이어(86)(예를 들어, 구리 와이어)의 사용을 회피하거나 산화를 방지하도록 불활성 분위기의 사용을 요구하였다. 일부의 경우에서, 제조자는 구리 와이어(86)의 표면으로부터 구리 산화물 및/또는 기타 변색의 형성을 제거하도록 와이어 본딩 바로 전에 구리 와이어(86)를 세척하려고 노력한다. 구리 와이어(86)를 세척하는 것 및/또는 불활성 분위기를 사용하는 것은 와이어 본딩 공정에 복잡함을 가중시키고 비용을 추가로 소요시켰다. 결과적으로 일부 유형의 와이어(86)(예를 들어 구리 와이어)는 일반적으로 와이어 본딩에 사용되지 않게 되었다.
*코팅(18)을 와이어(86) 및/또는 접촉 표면(88)에 적용시키는 것은 상기의 문제 중 전부 또는 일부를 완화시키거나, 그렇지 않을 수 있다. 일부 구체예에서, 할로-하이드로카본 폴리머를 포함하는 코팅(18)을 와이어(86) 및/또는 접촉 표면(88)에 적용시키는 것은 와이어(86) 및/또는 접촉 표면(88)을 산화 및/또는 부식으로부터 보호할 것이다. 따라서 코팅(18)은 접촉 표면(88)에 와이어(86)를 본딩을 저해하는 산화물 및/또는 부식 층의 형성을 방지할 수 있다. 일부 구체예에서, 코팅(18)은 와이어 본드(84)가 와이어(86) 및/또는 접촉 표면(88)으로부터 코팅(18)을 선행 제거(prior removal)함이 없이 코팅(18)을 통하여 형성될 수 있도록 구성될 수 있다. 산화를 방지함으로써, 및/또는 와이어 본드(84)가 코팅(18)을 통해 형성될 수 있도록 함으로써, 코팅(18)은 와이어 본딩 공정의 비용 및/또는 어려움을 감소시킬 수 있다.
일부 구체예에서, 와이어(86) 및 접촉 표면(88) 모두는 코팅(18)으로 도포된다. 와이어(86)상의 코팅(18)은 접촉 표면(88)상의 코팅(18)과 동일하거나, 실질적으로 동일할 수 있다. 대안적으로, 와이어(86)상의 코팅(18)은 접촉 표면(88)상의 코팅(18)에 비해 상이한 할로-하이드로카본 폴리머를 포함할 수 있다. 다른 구체예에서, 와이어(86)는 비코팅되고 접촉 표면(88)은 코팅(18)으로 도포된다. 또 다른 구체예에서, 와이어(86)는 코팅(18)으로 도포되고 접촉 표면(88)은 비코팅된다. 와이어(86) 및/또는 접촉 표면(88)상의 코팅(18)은 연속적(continuous), 실질적으로 연속적, 또는 비-연속적일 수 있다. 연속적 또는 실질적으로 연속적 코팅(18)은 해로운 환경으로부터 높은 수준의 보호를 위해 바람직할 것이다. 비-연속적 코팅(18)은 기타의 목적에 대해 바람직할 것이다.
와이어(86) 및/또는 접촉 표면(88) 상의 코팅(18)은 어떠한 적합한 두께(24)를 가질 수 있다. 일부 구체예에서, 코팅(18)의 두께(24)는 1 nm 내지 2㎛이다. 다른 구체예에서, 코팅(18)의 두께(24)는 1 nm 내지 500 nm이다. 또 다른 구체예에서, 코팅(18)의 두께(24)는 3 nm 내지 500 nm이다. 또 다른 구체예에서, 코팅(18)의 두께(24)는 10nm 내지 500 nm이다. 또 다른 구체예에서, 코팅(18)의 두께(24)는 10nm 내지 250nm 이다. 또 다른 구체예에서, 코팅(18)의 두께(24)는 10 nm 내지 30 nm이다. 또 다른 구체예에서, 코팅(18)은 할로-하이드로카본 폴리머 단분자층이다(예를 들어, 수 옹스트롬(Å)의 두께(24)를 가짐). 바람직한 구체예에서, 코팅(18)의 두께(24)는 10 nm 내지 100 nm 까지 다양한 구배로서, 100nm가 바람직한 두께(24)이다. 와이어(86) 및/또는 접촉 표면(88) 상의 코팅(18)은 단일층 코팅(18) 또는 다중층 코팅(18)일 수 있다.
코팅(18)의 최적 두께(24)는 와이어 본드(84)가 형성된 이후 와이어(86) 및/또는 접촉 표면(88)에 적합한 특정한 성질에 의존할 것이다. 예를 들어, 높은 수준의 내부식성, 내마멸성 및/또는 환경적 강인성을 목적하는 경우라면, 더 두꺼운 코팅(18)이 바람직할 것이다. 따라서 코팅(18)의 두께(24)는 디바이스의 특정 요건에 대하여 구성 및/또는 최적화될 것이다.
위에서 설명한 바와 같이, 코팅(18)은 와이어 본더(90)가 코팅(18)을 통해 와이어 본드(84)를 형성할 수 있도록 구성될 것이다. 다시 말해, 와이어 본더(90)는 와이어(86) 및/또는 접촉 표면(88)으로부터 코팅(18)을 일차(first) 제거하지 않고 접촉 표면(88)에 대하여 와이어(86)를 본드하도록 작동할 수 있을 것이다. 따라서 와이어 본딩 공정은 선택적으로 와이어 본드(84)의 영역에서 코팅(18)을 변경시킬 수 있다. 일부 구체예에서, 코팅(18)은 코팅(18)이 와이어 본드(84)에 직결하여 온전히(intact) 남아있도록 와이어 본드(84)의 국부적 영역에서만 와이어 본딩 공정에 의해 와이어(86) 및/또는 접촉 표면(88)으로부터 선택적으로 제거된다. 따라서 코팅(18)은 와이어 본드(84)가 형성된 이후 와이어 본드(84)에 인접할 수 있다. 일부 구체예에서, 코팅(18)은 와이어 본드(84)가 형성되는 경우를 제외하고 와이어(86) 및/또는 접촉 표면(88)의 어느 곳에서나 온전히 남게 된다. 코팅(18)이 와이어 본드(84)에 직결하여 온전히 남게 될 수 있기 때문에, 코팅(18)은 와이어 본드(84)가 형성된 이후 와이어(86), 접촉 표면(88), 및/또는 디바이스의 나머지 부분을 산화, 부식, 및/또는 환경적 영향으로부터 보호할 수 있다. 따라서 코팅(18)은 장기간의 안정성 및 디바이스에 대한 보호를 제공할 수 있다.
일부 구체예에서, 와이어(86) 및/또는 접촉 표면(88)상의 코팅(18)은 웨지 본딩 및/또는 볼 본딩의 작용 및/또는 공정에 의해 대체(displaced)된다. 이러한 본딩 방법에서, 에너지는 와이어 본드(84)의 영역으로 효과적으로 결합될 것이다. 이러한 에너지는 접촉 표면(88) 및/또는 와이어(86)상의 코팅(18)의 대체를 촉진시키고 와이어 본드(84)의 형성을 가능하게 할 것이다. 위에서 설명된 바와 같이, 웨지 본딩은 와이어(86)를 가열함으로써 도입되는 추가적인 열에너지의 기여와 함께 또는 기여 없이 초음파 및 마찰 에너지의 조합에 의존할 수 있다. 대조적으로, 볼 본딩은 주로 열초음파(thermosonic) 공정일 수 있다. 웨지 본딩과 볼 본딩 두 가지 모두에 있어서, 코팅(18)은 마찰 및/또는 열 작용에 의해 와이어 본드(84)의 영역에서 선택적으로 대체될 것이다. 결과적으로 코팅(18)은 상 변화에 의해, 및/또는 기화에 의해 어느 쪽이든 고체 물질로 대체될 것이다.
와이어(86) 및/또는 접촉 표면(88) 사이의 코팅(18)에 의해 형성되는 와이어 본드(84)는 우수한 본딩 강도를 보일 수 있다. 일부 구체예에서, 와이어 본드(84)는 어떠한 파손(failure)이 와이어 본드(84) 및 접촉 표면(88) 사이의 계면에서 발생하기 전에 와이어(86)에서 일어날 만큼 충분히 강하다. 따라서 본딩 강도는 와이어(86)의 파손 강도에 비해 더 크거나, 작거나 동등할 수 있다. 구체예에서, 와이어(86)가 25㎛의 직경(92)을 갖는 경우, 5 g에서 12g의 힘이 와이어 본드(84)를 파단시키는데 요구될 수 있다. 구체예에서, 와이어(86)가 25㎛의 직경(92)을 갖는 경우, 7g의 힘이 와이어 본드(84)를 파단시키는데 요구될 수 있다. 와이어 본드(84)의 강도는 코팅(18)을 적용하기 전에 와이어(86) 및/또는 접촉 표면(88)을 세척함으로써 증진될 수 있다. 일부 구체예에서, 와이어(86) 및/또는 접촉 표면(88)은 “초 세척(super clean)" 표면을 달성하기 위해 가스 플라즈마에 의해 처리될 수 있다. 가스 플라즈마에 의해 와이어(86) 및/또는 접촉 표면(88)의 활성화(Activation) 및 세척하는 것은 더 강한 와이어 본드(84)를 제공할 것이다.
일부 구체예에서, 와이어 본드(84)의 강도는 인발(pull) 강도 시험기를 사용하여 측정될 수 있다. 측정은 접촉 표면(88)의 코팅(18)에 대해 상이한 두께(24)에 대하여 및 와이어(86)의 상이한 유형에 대하여 반복될 수 있다. 일 실시예에서, Kullicke & Soffe 4523 웨지 와이어 본더(90)가 와이어 본드(84)를 형성하는데 사용되었다. 상기 예에서, 와이어 본더(90)는 다음의 설정으로 세팅되었다: (i) "제1 본드"는 "출력(power) 2.20", "시간 4.0", "힘 3.0 = 60g"으로 설정; (ii) "제2 본드"는 "출력 2.20", "시간 3.0", "힘 3.0 = 60g"으로 설정; (iii) "장시간" 간격(interval)의 전자기기 설정. 상기 예에서, 와이어 본더(90)는 하기 표에 열거된 와이어 사이에서 와이어 본드(84) 및 할로-하이드로카본 폴리머를 포함하는 코팅(18)으로 도포된 구리 접촉 표면(88)을 형성하였다. 코팅(18)을 적용하기 전에, 상기 구리 접촉 표면(88)은 액상 황산/과산화수소 용액으로 전처리 되었다.
와이어 본드(84)가 본 실시예에서 형성된 후에, Kullicke & Soffe BT22 인발 강도 시험기가 와이어 본드(84)의 강도를 측정하기 위해 사용되었다. 이러한 실시예로부터 측정된 결과가 다음 표에 열거된다:
Figure pat00002
본 실시에에서, 금 및 알루미늄 와이어(86)가 비코팅되었으며 구리 와이어(86)가 할로-하이드로카본 폴리머를 포함하는 코팅(18)으로 도포되었다. 코팅(18) 전에, 구리 와이어(86)는 대략 2분간 수소 플라즈마를 사용하여 전처리되었다. 본 실시예의 각각의 인발 강도 시험에서, 궁극적인 파손 점은 와이어 본드(84) 파손보다는 와이어(86) 파단(breaking)에 기인하였다. 따라서 본 실시예에 있어서, 표에서의 본딩 강도는 평균 본딩 강도의 더 낮은 한계를 효과적으로 나타낸다.
상기의 실시예가 특정한 유형의 와이어(86) 및 접촉 표면(88) 사이의 와이어 본드(84)에 대한 본딩 강도를 개시하고 있으나, 와이어 본드(84)는 어떠한 적합한 유형의 와이어(86) 및 어떠한 적합한 유형의 접촉 표면(88) 사이에서도 형성될 수 있음을 이해하여야 한다. 전술한 실시예는 특정한 유형의 와이어 본더(90)를 개시하고 있으나, 어떠한 적합한 유형의 와이어 본더(90)도 와이어 본드(84)를 형성하는데 사용될 수 있음을 이해하여야 한다. 전술한 실시예는 접촉 표면(88)상의 특정 두께(24)의 코팅(18)을 개시하고 있으나, 접촉 표면(88) 및/또는 와이어(86)상의 코팅(18)은 어떠한 적합한 두께(24)를 가질 수 있음을 이해하여야 한다.
일부 구체예에서, 와이어(86), 접촉 표면(88) 및/또는 코팅(18)의 표면 거칠기를 변화시키는 것은 와이어 본드(84)의 강도를 증가시킬 수 있다. 와이어(86), 접촉 표면(88), 및/또는 코팅(18)은 다양한 적용을 위해 와이어 본드(84)를 최적화하기 위해 동일하거나 상이한 표면 거칠기로 구성될 수 있다. 일부 구체예에서, 와이어(86) 및/또는 접촉 표면(88)의 표면 거칠기는 코팅(18)을 적용시키기 전에 변화될 수 있다. 일부 구체예에서, 코팅(18)의 표면 거칠기는 와이어(86) 및/또는 접촉 표면(88)에 적용된 이후에 변화될 수 있다.
와이어(86), 접촉 표면(88) 및/또는 코팅(18)의 표면 거칠기는 거대 규모(macro scale)(예를 들어, 1㎛ 이상) 및/또는 미세 규모(micro scale)(예를 들어, 1㎛ 미만)에서 조절될 수 있다. 와이어(86) 및/또는 접촉 표면(88)의 표면 거칠기 및/또는 평탄성(flatness)은 와이어 본딩 공정 중에 와이어(86) 및/또는 접촉 표면(88) 간의 접촉 영역 및/또는 마찰 특성을 효과적으로 변화시킬 수 있다. 이러한 유형의 변화는 와이어 본딩 공정 중에 와이어 본드(84)의 영역에 에너지를 효과적으로 연결시키게 할 것이다. 이러한 변화는 와이어(86) 및/또는 접촉 표면(88) 사이에서 강한 와이어 본드(84)의 형성을 가져올 수 있다.
와이어(86), 접촉 표면(88), 및/또는 코팅(18)의 표면 거칠기, 마찰 특성, 및/또는 표면 에너지 특성은 어떠한 적당한 방법, 예를 들어, 가스 플라즈마 처리, 액상/산 에칭, 기계적 처리, 및/또는 코팅(18)의 증착을 위한 전구체 화합물(36)의 선택(예를 들어, 염소)와 같은 기술에 의해 변화될 수 있다.
일부 구체예에서, 코팅(18)은 와이어(86) 및/또는 접촉 표면(88)으로부터 와이어 본딩 공정 전에 제거되지 않는다. 다른 구체예에서, 코팅(18)은 와이어 본딩 공정 전에 와이어(86) 및/또는 접촉 표면(88)으로부터 선택적으로 제거될 수 있다. 또 다른 구체예에서, 와이어 본딩 공정 전에, 코팅(18)은 와이어(86)로부터 완전히, 및/또는 접촉 표면(88)의 전체 영역으로부터 제거될 수 있다. 구체예에서, 코팅(18)의 적어도 일부가 와이어 본딩 공정 전에 제거되는 경우, 코팅(18)은 선택적으로 접촉 표면(88)을 가열함에 의해, 레이저 절삭(laser ablation)에 의해, 플라즈마 공정에 의해, 및/또는 액상 화학적 에칭에 의해, 일반 영역으로부터 제거될 것이다. 그러한 구체예에서, 코팅(18)은 와이어 본드(84)가 형성된 이후에 교체될 것이다. 다른 구체예에서, 코팅(18)은 와이어 본딩 이후에, 세척된 접촉 표면(88) 또는 전처리된 접촉 표면(88) 중 하나에 적용될 수 있다. 그러한 단계는 예를 들어 장기간의 안정성이 후속 공정이나 나중에 재작업의 조건과 함께 요구되는 경우, 고려될 수 있을 것이다. 일부 구체예에서, 일단 와이어 본드(84)가 형성되면, 와이어(86), 접촉 표면(88) 및/또는 와이어 본드(84)는 추가적인 코팅(18)의 덧층(overlayer)을 적용함으로써 보다 보호된다.
코팅(18)은 어떠한 적합한 기술을 사용하여 와이어(86) 및/또는 접촉 표면(88)에 적용될 수 있다. 예를 들어, 코팅(18)은 화학적 기상 증착(CVD), 분자빔 에피택시(MBE), 플라즈마 증진-화학적 기상 증착(PE-CVD), 고압/대기 플라즈마 증착, 금속-유기-화학적 기상 증착 (MO-CVD), 및/또는 레이저 증진-화학적 기상 증착(LE-CVD)을 사용하여 증착될 수 있다. 일부 구체예에서, 코팅(18)은 동소 폴리머 및/또는 폴리머 알로이를 형성하기위해 상호-침투형 폴리머 네트워크(IPNs)의 형성에 의해 및/또는 폴리머 또는 모노머의 단분자막(monolayers)의 표면 흡수(surface absorption of monolayers, SAMs)에 의해 증착될 수 있다. 다른 구체예에서, 코팅(18)은 예를 들어, 액상 디핑(liquid dipping), 스프레이 코팅, 스핀 코팅, 스퍼터링, 및/또는 졸-겔 공정과 같은 액상 코팅 기술을 사용하여 증착될 수 있다. 일부 구체예에서, 와이어(86) 및/또는 접촉 표면(88)은 산화를 방지하기 위해 제조 직후에 코팅(18)으로 도포될 수 있다.
일부 구체예에서, 코팅(18)은 도 2와 관련하여 설명된 바와 같이, 플라즈마 증착에 의해 와이어(86) 및/또는 접촉 표면(88)에 증착될 수 있다. 그러한 구체예에서, 와이어(86) 및/또는 접촉 표면(88)은 챔버(30)에 위치될 수 있고 반응기(28)는 가스(예를 들어, 수소, 아르곤, 및/또는 질소)를 챔버(30)에 도입하여 와이어(86) 및/또는 접촉 표면(88)을 세척할 수 있다. 반응기(28)는 다음으로 하나 이상의 전구체 화합물(36)을 챔버(30)로 도입하여 단일층 코팅(18) 또는 다중층 코팅(18)을 와이어(86) 및/또는 접촉 표면(88)상에 형성할 수 있다. 일부 구체예에서, 코팅(18)은 와이어(86) 및/또는 접촉 표면(88)을 봉지(encapsulate) 및/또는 이에 대한 3차원 형상을 따를 수 있다.
일부 구체예에서, 와이어(86) 및/또는 접촉 표면(88)상의 코팅(18)은 와이어(86) 및/또는 접촉 표면(88)과 바로 접촉하고 있는 금속 할라이드(바람직하게는 금속 플로라이드)의 초박막 층(예를 들어, 5 nm 이하)을 포함할 수 있다. 상기 금속 할라이드 박막 층(thin layer)은 최소량의 할로-하이드로카본 물질(예를 들어, 1 중량 퍼센트 미만, 5 중량 퍼센트 미만 등)을 포함할 수 있다. 일부 구체예에서, 상기 금속 할라이드 층은 단분자층, 실질적으로 단분자층, 또는 소수 단분자층일 수 있다. 다른 구체예에서, 상기 금속 할라이드 층은 와이어(86) 및/또는 접촉 표면(88)의 표면에서 층들 중 금속 할라이드 영역을 포함할 수 있다. 금속 할라이드 층은 강건하고, 불활성일 수 있으며, 및/또는 효율적인 와이어 본딩을 방해하는 산화물 층 및/또는 기타 변색(tarnishes)이 와이어(86) 및/또는 접촉 표면(88)상에 형성되는 것을 예방할 수 있다.
구체예에서, 코팅(18)이 플라즈마 증착에 의해 적용되면, 상기 금속 할라이드 층은 가스 플라즈마내의 활성종이 상기 금속 표면과 반응하는 때에 와이어(86) 및/또는 접촉 표면(88)상에 형성될 수 있다. 일부 구체예에서, 상기 금속 할라이드 층은 더 높은 불소 종의 농도를 이용하여 증진될 수 있다. 할로-하이드로카본 폴리머를 포함하는 코팅(18) 층은 다음으로 금속 할라이드 층상에, 및/또는 이와 조합하여 증착될 수 있다. 금속 할라이드 층 및 할로-하이드로카본 폴리머 층은 축방향으로, 공간적으로 구분될 것이다. 대안적으로, 금속 할라이드에서 코팅(18)에서의 할로-하이드로카본 폴리머까지 구배된 전이(graded transition)가 있을 수 있다. 일부 구체예에서, 금속 할라이드 층은 산화로부터 와이어(86) 및/또는 접촉 표면(88)을 보호할 수 있는 한편, 할로-하이드로카본 폴리머 층은 (i) 부식성 가스 및/또는 액체로부터 환경적인 보호를 제공할 수 있을 것이고, 및/또는 (ii) 산화 보호를 제공할 수 있을 것이다. 코팅(18)에서 할로-하이드로카본 폴리머 층이 기계적 마멸에 의해 결국에 닳아 없어지는 경우, 하부의 금속 할라이드 층은 산화 증가(build-up)를 예방하여, 디바이스의 수명을 보호 및 연장 할 것이다.
일부 구체예에서, 코팅(18)은 와이어(86) 및/또는 접촉 표면(88)이 산화 없이 비-불활성 분위기에서 와이어 본딩되도록 인가할 것이다. 비-불활성 분위기라는 용어는 일반적으로 비코팅된 와이어(86) 및/또는 비코팅된 접촉 표면(88)을 산화 및/또는 부식하는 가스(예를 들어 산소)를 포함하는 분위기를 의미한다. 상기에서 설명한 바와 같이, 불활성 분위기는 전통적으로 비코팅된 구리 와이어(86)로 와이어 본드를 형성하는데 사용되었다. 불활성 분위기는 통상적으로 불활성 가스, 예를 들어, 질소 및/또는 아르곤과 같은 가스를 포함하였다. 코팅(18)은 와이어(86) 및/또는 접촉 표면(88)을 산화 및/또는 부식으로부터 보호할 것이기 때문에, 코팅(18)은 와이어 본드(84)가 산화의 위험이 거의 없거나 전혀 없이 비-불활성 분위기에서 형성되도록 할 수 있다. 따라서 코팅(18)은 비용을 줄일 수 있으며, 및/또는 와이어 본딩 공정의 효율성을 증대시킬 것이다. 그러나 코팅(18)은 와이어 본드(84)가 불활성 또는 비-불활성 분위기에서 형성되든지 관계없이 와이어(86) 및/또는 접촉 표면(88)상에서 사용될 수 있다는 점을 이해하여야 한다.
본 발명은 몇 가지의 구체예에서 설명하고 있으나, 무수히 많은 변화 및 변경이 당업자에 의해 제안될 수 있으며, 본 발명은 그러한 변화 및 변경을 포괄하여 첨부된 청구범위의 범위 내에 속하는 것으로 의도된다.

Claims (46)

  1. 절연재를 포함하는 기판;
    상기 기판의 하나 이상의 표면에 결합된 복수의 도전성 트랙;
    상기 기판의 하나 이상의 표면상에 증착된 다중층 코팅, 상기 다중층 코팅은 복수의 도전성 트랙의 적어도 일부를 커버하며, 상기 다중층 코팅은 할로-하이드로카본 폴리머로 형성된 하나 이상의 층을 구비함; 및
    하나 이상의 도전성 트랙에 솔더 접합으로 연결된 하나 이상의 전기 소자를 포함하며, 여기서 상기 솔더 접합은 상기 솔더 접합이 상기 다중층 코팅에 인접하도록 상기 다중층 코팅을 통해 솔더되는 것을 특징으로 하는 인쇄 회로 보드.
  2. 청구항 1에 있어서,
    상기 다중층 코팅은 1 nm에서 10 ㎛의 두께를 갖는 것을 특징으로 하는 인쇄 회로 보드.
  3. 청구항 1에 있어서,
    상기 다중층 코팅은 서로 구별되는 제1 층 및 제2 층을 포함하며, 상기 제1 층 및 제2 층은 상이한 폴리머를 포함하는 것을 특징으로 하는 인쇄 회로 보드.
  4. 청구항 1에 있어서,
    상기 다중층 코팅은 특정 유형의 폴리머를 포함하는 제1 층을 포함하며;
    상기 다중층 코팅은 특정 유형의 폴리머를 포함하는 제2 층을 포함하고;
    상기 제1층의 폴리머는 상기 제2 층의 폴리머와 다음 특성 중 하나 이상에 있어서 상이한 것을 특징으로 하는 인쇄 회로 보드:
    분자량;
    화학 조성물;
    구조;
    형상(geometry); 및
    기공도.
  5. 청구항 1에 있어서,
    상기 다중층 코팅은 제1 폴리머의 특정 층 및 제2 폴리머의 타(other)층을 포함하며, 상기 층들은 서로 인접해 있으며; 및
    상기 층들은 상기 다중층 코팅이 제1 폴리머로부터 제2 폴리머로 전이되도록 구배되는 것을 특징으로 하는 인쇄 회로 보드.
  6. 청구항 1에 있어서,
    상기 다중층 코팅은 할로-하이드로카본 폴리머로 형성된 특정 층 및 할로겐 원자가 없는 폴리머로 형성된 타층을 포함하는 것을 특징으로 하는 인쇄 회로 보드.
  7. 청구항 1에 있어서,
    상기 다중층 코팅은 금속 할라이드 층이 복수의 도전성 트랙의 적어도 일부를 커버하도록 증착되는 것을 특징으로 하는 인쇄 회로 보드.
  8. 청구항 1에 있어서,
    상기 다중층 코팅은 상기 복수의 도전성 트랙 및 상기 다중층 코팅 사이에 실질적으로 금속 할라이드 층이 없도록 증착되는 것을 특징으로 하는 인쇄 회로 보드.
  9. 청구항 1에 있어서,
    상기 할로-하이드로카본 폴리머는 하나 이상의 플루오로-하이드로카본을 포함하는 것을 특징으로 하는 인쇄 회로 보드.
  10. 청구항 1에 있어서,
    상기 다중층 코팅은, 플루오로-하이드로카본 물질을 함유하는 제1 층; 및
    클로로플루오로-하이드로카본 물질을 함유하는 제2 층을 포함하는 것을 특징으로 하는 인쇄 회로 보드.
  11. 청구항 10에 있어서,
    상기 제2 층은 상기 제1 층 및 상기 복수의 도전성 트랙 사이에 형성되는 것을 특징으로 하는 인쇄 회로 보드.
  12. 청구항 10에 있어서,
    상기 제1 층은 상기 제2 층 및 상기 복수의 도전성 트랙 사이에 형성되는 것을 특징으로 하는 인쇄 회로 보드.
  13. 청구항 1에 있어서,
    상기 솔더 접합은 상기 다중층 코팅의 실질적으로 연속한 층이 상기 기판에 증착된 이후에 상기 기판의 특정 영역에 형성되며; 및
    상기 솔더링은 기판의 타 영역에서 상기 다중층 코팅을 변경함이 없이 기판의 특정 영역에서 상기 다중층 코팅을 변경하는 것을 특징으로 하는 인쇄 회로 보드.
  14. 청구항 13에 있어서,
    상기 솔더링은 상기 기판의 타 영역으로부터 상기 다중층 코팅을 제거함이 없이 상기 기판의 상기 특정 영역으로부터 다중층 코팅을 제거함으로써 상기 기판의 상기 특정 영역에서 다중층 코팅을 변경시키는 것을 특징으로 하는 인쇄 회로 보드.
  15. 청구항 1에 있어서,
    상기 기판의 제1 영역은 다중층 코팅으로 도포되며; 및
    상기 기판의 제2 영역은 타 코팅으로 도포되는 것을 특징으로 하는 인쇄 회로 보드.
  16. 청구항 15에 있어서,
    상기 기판의 하나 이상의 표면에 결합하는 접촉자를 더 포함하며, 상기 접촉자는 단일 층 코팅으로 도포되며, 상기 접촉자는 타 접촉자에 대하여 상기 단일 층 코팅을 통하여 전기적 신호를 전달할 수 있는 것을 특징으로 하는 인쇄 회로 보드.
  17. 청구항 1에 있어서,
    상기 기판의 하나 이상의 표면에 결합하는 접촉자를 더 포함하며, 상기 접촉자는 다중 층 코팅으로 도포되며, 상기 접촉자는 타 접촉자에 대하여 상기 다중 층 코팅을 통하여 전기적 신호를 전달할 수 있는 것을 특징으로 하는 인쇄 회로 보드.
  18. 청구항 1에 있어서,
    하나 이상의 도전성 트랙에 와이어 본드에 의해 연결되는 하나 이상의 와이어를 더 포함하며, 상기 와이어 본드는 상기 와이어 본드가 상기 다중층 코팅에 인접해 있도록 상기 다중층 코팅을 통하여 형성되는 것을 특징으로 하는 인쇄 회로 보드.
  19. 청구항 1에 있어서,
    상기 기판의 특정 영역에서 플럭스를 가열하는 것이 상기 기판의 타 영역에서 상기 다중층 코팅을 변경함이 없이 상기 기판의 상기 특정 영역에서 상기 다중층 코팅을 변경시키는 것임을 특징으로 하는 인쇄 회로 보드.
  20. 청구항 1에 있어서,
    상기 기판은 하기 중 하나 이상을 포함하는 것을 특징으로 하는 인쇄 회로 보드:
    에폭시 수지가 본딩된 유리 섬유;
    합성수지 본딩된 페이퍼;
    에폭시;
    코튼 페이터;
    카드보드 ;
    천연 목질계 물질; 및
    합성 목질계 물질.
  21. 청구항 1에 있어서,
    상기 다중층 코팅의 하나 이상의 층은 금속 물질을 포함하는 것을 특징으로 하는 인쇄 회로 보드.
  22. 절연재를 포함하는 기판의 하나 이상의 표면에 다수의 도전성 트랙을 결합시키는 단계;
    상기 기판의 하나 이상의 표면상에 다중층 코팅을 증착시키는 단계, 상기 다중층 코팅은 상기 복수의 도전성 트랙의 적어도 일부를 커버하고, 상기 다중층 코팅 중 하나 이상의 층은 하나 이상의 할로-하이드로카본 폴리머를 포함함; 및
    상기 다중층 코팅을 증착시킨 후, 전기 소자 및 상기 기판의 하나 이상의 표면에 결합된 상기 하나 이상의 도전성 트랙 사이에 솔더 접합을 형성하도록 상기 다중층 코팅을 통하여 솔더링하는 단계;를 포함하며, 상기 솔더 접합은 상기 다중층 코팅에 인접해 있는 것을 특징으로 하는 방법.
  23. 청구항 22에 있어서,
    상기 다중층 코팅은 1 nm 내지 10 ㎛의 두께를 갖는 것을 특징으로 하는 방법.
  24. 청구항 22에 있어서,
    상기 다중층 코팅은 서로 구별되는 제1 층 및 제2 층을 포함하며, 상기 제1 층 및 제2 층은 상이한 폴리머를 포함하는 것을 특징으로 하는 방법.
  25. 청구항 22에 있어서,
    상기 다중층 코팅은 특정 유형의 폴리머를 포함하는 제1 층을 포함하며;
    상기 다중층 코팅은 특정 유형의 폴리머를 포함하는 제2 층을 포함하고;
    상기 제1층의 폴리머는 상기 제2 층의 폴리머와 다음 특성 중 하나 이상에 있어서 상이한 것을 특징으로 하는 방법:
    분자량;
    화학 조성물;
    구조;
    형상; 및
    기공도.
  26. 청구항 22에 있어서,
    상기 다중층 코팅은 제1 폴리머의 특정 층 및 제2 폴리머의 타층을 포함하며, 상기 층들은 서로 인접해 있으며; 및
    상기 층들은 상기 다중층 코팅이 제1 폴리머로부터 제2 폴리머로 전이되도록 구배되는 것을 특징으로 하는 방법.
  27. 청구항 22에 있어서,
    상기 다중층 코팅은 할로-하이드로카본 폴리머로 형성된 특정 층 및 할로겐 원자가 없는 폴리머로 형성된 타층을 포함하는 것을 특징으로 하는 방법.
  28. 청구항 22에 있어서,
    상기 다중층 코팅은 금속 할라이드 층이 복수의 도전성 트랙의 적어도 일부를 커버하도록 증착되는 것을 특징으로 하는 방법.
  29. 청구항 22에 있어서,
    상기 다중층 코팅은 상기 복수의 도전성 트랙 및 상기 다중층 코팅 사이에 실질적으로 금속 할라이드 층이 없도록 증착되는 것을 특징으로 하는 방법.
  30. 청구항 22에 있어서,
    상기 할로-하이드로카본 폴리머는 하나 이상의 플루오로-하이드로카본을 포함하는 것을 특징으로 하는 방법.
  31. 청구항 22에 있어서,
    상기 다중층 코팅은, 플루오로-하이드로카본 물질을 함유하는 제1 층; 및
    클로로플루오로-하이드로카본 물질을 함유하는 제2 층을 포함하는 것을 특징으로 하는 방법.
  32. 청구항 31에 있어서,
    상기 제2 층은 상기 제1 층 및 상기 복수의 도전성 트랙 사이에 형성되는 것을 특징으로 하는 방법.
  33. 청구항 31에 있어서,
    상기 제1 층은 상기 제2 층 및 상기 복수의 도전성 트랙 사이에 형성되는 것을 특징으로 하는 방법.
  34. 청구항 22에 있어서,
    상기 솔더 접합은 상기 다중층 코팅의 실질적으로 연속 층이 상기 기판에 증착된 이후에 상기 기판의 특정 영역에 형성되며; 및
    상기 솔더링은 기판의 타 영역에서 상기 다중층 코팅을 변경함이 없이 기판의 상기 특정 영역에서 상기 다중층 코팅을 변경하는 것을 특징으로 하는 방법.
  35. 청구항 34에 있어서,
    상기 솔더링은 상기 기판의 타 영역으로부터 다중층 코팅을 제거함이 없이 상기 기판의 상기 특정 영역으로부터 다중층 코팅을 제거함으로써 상기 기판의 상기 특정 영역에서 다중층 코팅을 변경시키는 것을 특징으로 하는 방법.
  36. 청구항 22에 있어서,
    상기 기판의 제1 영역은 다중 층 코팅으로 도포되며; 및
    상기 기판의 제2 영역은 타 코팅으로 도포되는 것을 특징으로 하는 방법.
  37. 청구항 36에 있어서,
    상기 방법은 상기 기판의 하나 이상의 표면에 접촉자를 결합시키는 단계를 더 포함하며, 상기 접촉자는 단일 층 코팅으로 도포되며, 상기 접촉자는 상기 단일 층 코팅을 통하여 타 접촉자에 전기적 신호를 전달할 수 있는 것을 특징으로 하는 방법.
  38. 청구항 22에 있어서,
    상기 방법은 상기 기판의 하나 이상의 표면에 접촉자를 결합시키는 단계를 더 포함하며, 상기 접촉자는 다중 층 코팅으로 도포되며, 상기 접촉자는 상기 다중 층 코팅을 통하여 타 접촉자로 전기적 신호를 전달할 수 있는 것을 특징으로 하는 방법.
  39. 청구항 22에 있어서,
    상기 방법은 다중층 코팅을 통하여 와이어 본드를 형성시키는 단계를 더 포함하고, 상기 와이어본드는 하나 이상의 도전성 트랙에 하나 이상의 와이어를 연결시키고, 상기 와이어 본드는 상기 다중층 코팅에 인접해 있는 것을 특징으로 하는 방법.
  40. 청구항 22에 있어서,
    상기 다중층 코팅의 젖음 특성을 하기 중 하나 이상에 의해 변경시키는 단계를 더 포함하는 것을 특징으로 하는 방법:
    플라즈마 세정;
    플라즈마 에칭;
    플라즈마 활성화;
    플라즈마 중합 및 코팅; 및
    액상 화학적 에칭.
  41. 청구항 22에 있어서,
    상기 다중층 코팅은 하기 중 하나 이상에 의해 증착되는 것을 특징으로 하는 방법:
    플라즈마 증착;
    화학적 기상 증착;
    금속-유기-화학적 기상 증착;
    분자 빔 에피택시;
    스프레이 코팅;
    스퍼터링; 및
    스핀 코팅.
  42. 청구항 22에 있어서,
    상기 기판은 인쇄 회로 보드에 포함되며; 및
    상기 코팅에 의해 상기 인쇄 회로 보드가 내화성을 갖게 되는 것을 특징으로 하는 방법.
  43. 청구항 22에 있어서,
    상기 솔더링 하는 단계 중에, 상기 다중층 코팅의 젖음을 제어하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  44. 청구항 22에 있어서,
    상기 방법은 코팅의 솔더링성(solderability) 및 보호성(protectability)을 밸런싱(balancing)하는 단계를 더 포함하며, 상기 밸런싱하는 단계는 상기 다중층 코팅의 기공도 및 젖음을 제어함에 의해 적어도 부분적으로 달성되는 것을 특징으로 하는 방법.
  45. 청구항 22에 있어서,
    상기 방법은, 상기 솔더 접합의 형성 이후에, 상기 인쇄 회로 보드 상에 등각(conformal) 코팅을 증착시키는 단계를 더 포함하며, 상기 등각 코팅은 하나 이상의 할로-하이드로카본 폴리머를 함유하고, 상기 등각 코팅은 다음의 특징 중 하나 이상을 구비하는 것을 특징으로 하는 방법:
    솔더-도통(solder-through) 성능;
    상기 등각 코팅을 통해 와이어 본딩을 인가(permit)하는 성능; 및
    상기 등각 코팅으로 도포된 표면에 수직인 축에 따른 전도성.
  46. 청구항 22에 있어서,
    상기 방법은 상기 솔더 접합의 형성 이후에, 상기 인쇄 회로 보드 상에 등각 코팅을 증착시키는 단계를 더 포함하며, 상기 등각 코팅은 하나 이상의 할로-하이드로카본 폴리머를 포함하며, 여기서:
    상기 등각 코팅은 상기 등각 코팅으로 도포된 표면에 수직인 축을 따라 절연성이며; 및
    상기 등각 코팅은 하기의 특성 중 하나 이상을 포함하는 것을 특징으로 하는 방법:
    솔더-도통 성능; 및
    상기 등각 코팅을 통해 와이어 본딩을 인가하는 성능.
KR1020147019126A 2008-08-18 2009-08-11 할로-하이드로카본 폴리머 코팅 KR101591619B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
GB0815096.3 2008-08-18
GB0815095A GB2462823A (en) 2008-08-18 2008-08-18 A switch
GB0815095.5 2008-08-18
GB0815096A GB2462824A (en) 2008-08-18 2008-08-18 Printed circuit board encapsulation
GB0815094A GB2462822B (en) 2008-08-18 2008-08-18 Wire bonding
GB0815094.8 2008-08-18
PCT/GB2009/001966 WO2010020753A2 (en) 2008-08-18 2009-08-11 Halo-hydrocarbon polymer coating

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117006208A Division KR101574374B1 (ko) 2008-08-18 2009-08-11 할로-하이드로카본 폴리머 코팅

Publications (2)

Publication Number Publication Date
KR20140099949A true KR20140099949A (ko) 2014-08-13
KR101591619B1 KR101591619B1 (ko) 2016-02-04

Family

ID=41435248

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117006208A KR101574374B1 (ko) 2008-08-18 2009-08-11 할로-하이드로카본 폴리머 코팅
KR1020147019126A KR101591619B1 (ko) 2008-08-18 2009-08-11 할로-하이드로카본 폴리머 코팅

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117006208A KR101574374B1 (ko) 2008-08-18 2009-08-11 할로-하이드로카본 폴리머 코팅

Country Status (15)

Country Link
US (1) US9055700B2 (ko)
EP (1) EP2327283A2 (ko)
JP (2) JP5645821B2 (ko)
KR (2) KR101574374B1 (ko)
CN (3) CN105744751B (ko)
AU (1) AU2009283992B2 (ko)
BR (1) BRPI0917289A8 (ko)
CA (2) CA2733765C (ko)
MX (1) MX2011001775A (ko)
MY (1) MY155804A (ko)
PH (1) PH12015500087B1 (ko)
RU (2) RU2533162C2 (ko)
SG (2) SG10201701218UA (ko)
TW (1) TWI459878B (ko)
WO (1) WO2010020753A2 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0703172D0 (en) 2007-02-19 2007-03-28 Pa Knowledge Ltd Printed circuit boards
US10008637B2 (en) 2011-12-06 2018-06-26 Cree, Inc. Light emitter devices and methods with reduced dimensions and improved light output
BRPI0917289A8 (pt) 2008-08-18 2019-09-17 Semblant Global Ltd revestimento polimérico de halo-hidrocarboneto
US8995146B2 (en) 2010-02-23 2015-03-31 Semblant Limited Electrical assembly and method
GB201003067D0 (en) * 2010-02-23 2010-04-07 Semblant Ltd Plasma-polymerized polymer coating
GB201203927D0 (en) * 2012-03-06 2012-04-18 Semblant Ltd Coated electrical assembly
CN102763493B (zh) * 2010-03-23 2016-03-09 李尔公司 具有施加了可焊接材料层的铝走线的印制电路板
GB2485419B (en) * 2010-11-15 2015-02-25 Semblant Ltd Method for reducing creep corrosion
US10211380B2 (en) 2011-07-21 2019-02-19 Cree, Inc. Light emitting devices and components having improved chemical resistance and related methods
US10686107B2 (en) * 2011-07-21 2020-06-16 Cree, Inc. Light emitter devices and components with improved chemical resistance and related methods
TW201312807A (zh) 2011-07-21 2013-03-16 Cree Inc 光發射器元件封裝與部件及改良化學抵抗性的方法與相關方法
KR101175909B1 (ko) * 2011-07-27 2012-08-22 삼성전기주식회사 인쇄회로기판의 표면처리 방법 및 인쇄회로기판
ITRM20110461A1 (it) * 2011-09-07 2013-03-08 Pielleitalia S R L "materiale composito comprendente uno strato di materiale piezoelettrico polimerico accoppiato con un substrato tessile e procedimento per realizzare detto materiale composito"
WO2013082445A1 (en) * 2011-12-01 2013-06-06 Cree, Inc. Light emitter devices and components with improved chemical resistance and related methods
US9496466B2 (en) 2011-12-06 2016-11-15 Cree, Inc. Light emitter devices and methods, utilizing light emitting diodes (LEDs), for improved light extraction
US9146207B2 (en) 2012-01-10 2015-09-29 Hzo, Inc. Methods, apparatuses and systems for sensing exposure of electronic devices to moisture
JP5693515B2 (ja) * 2012-01-10 2015-04-01 エイチズィーオー・インコーポレーテッド 内部耐水性被覆を備える電子デバイス
WO2013106253A1 (en) 2012-01-10 2013-07-18 Hzo Inc. Methods, apparatuses and systems for monitoring for exposure of electronic devices to moisture and reacting to exposure of electronic devices to moisture
JP2013143563A (ja) * 2012-01-10 2013-07-22 Hzo Inc 内部耐水性被覆を備える電子デバイスを組み立てるためのシステム
US9343441B2 (en) 2012-02-13 2016-05-17 Cree, Inc. Light emitter devices having improved light output and related methods
US9240530B2 (en) 2012-02-13 2016-01-19 Cree, Inc. Light emitter devices having improved chemical and physical resistance and related methods
ES2597167T3 (es) * 2012-03-06 2017-01-16 Semblant Limited Conjunto eléctrico revestido
HUE047861T2 (hu) 2012-03-23 2020-05-28 Hzo Inc Berendezések, rendszerek és eljárások védõbevonatoknak elektronikus eszközök részegységeire történõ felviteléhez
JP2013201742A (ja) * 2012-03-23 2013-10-03 Hzo Inc ポートレス電子装置
US9894776B2 (en) 2013-01-08 2018-02-13 Hzo, Inc. System for refurbishing or remanufacturing an electronic device
US10449568B2 (en) 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
JP6034884B2 (ja) * 2013-01-08 2016-11-30 エイチズィーオー・インコーポレーテッド 基板からの保護被覆選択部分の除去
DE102013207721A1 (de) * 2013-04-26 2014-10-30 Infineon Technologies Ag Bondverbindung und Bondverfahren
EP2860319A1 (de) * 2013-10-11 2015-04-15 Daw Se Wärmedämmverbund und Wärmedämmverbundareal sowie Wandaufbau, umfassend den Wärmedämmverbund oder das Wärmedämmverbundareal, und verfahren zur herstellung von Wandaufbauten
US9776911B2 (en) 2013-10-28 2017-10-03 Ferro Corporation Dielectric pastes for aluminum substrates
DE102014213944A1 (de) * 2014-07-17 2016-01-21 Siemens Aktiengesellschaft Elektrische Schaltvorrichtung für Mittel- und/oder Hochspannungsanwendungen
CN104320920B (zh) * 2014-10-13 2017-05-10 北京卫星制造厂 一种基于低内应力的电子产品涂覆方法
US9633930B2 (en) * 2014-11-26 2017-04-25 Kookmin University Industry Academy Cooperation Foundation Method of forming through-hole in silicon substrate, method of forming electrical connection element penetrating silicon substrate and semiconductor device manufactured thereby
JP6583669B2 (ja) * 2015-08-03 2019-10-02 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール
KR20170016047A (ko) * 2015-08-03 2017-02-13 에스케이하이닉스 주식회사 플래나 스택된 반도체칩들을 포함하는 반도체 패키지
US11419220B2 (en) * 2015-09-24 2022-08-16 Europlasma Nv Polymer coatings and methods for depositing polymer coatings
DE102015221196B4 (de) * 2015-10-29 2019-09-19 Schott Ag Verfahren zur Herstellung eines Bauteiles, Bauteil und Drucksensor
US9893027B2 (en) * 2016-04-07 2018-02-13 Nxp Usa, Inc. Pre-plated substrate for die attachment
US20170358445A1 (en) 2016-06-13 2017-12-14 Gvd Corporation Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles
US11679412B2 (en) 2016-06-13 2023-06-20 Gvd Corporation Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles
CN106132086A (zh) * 2016-07-08 2016-11-16 广东小天才科技有限公司 一种电路板结构及电子元件焊接方法
GB201621177D0 (en) 2016-12-13 2017-01-25 Semblant Ltd Protective coating
JP2018129409A (ja) * 2017-02-09 2018-08-16 国立研究開発法人産業技術総合研究所 基材背面レーザ光照射による金属粉末低温融解に基くパターン配線回路形成方法とその形成された構造物
EP3649660A4 (en) 2017-07-03 2021-04-21 AVX Corporation ASSEMBLY FORMING A SOLID ELECTROLYTE CAPACITOR
US11257628B2 (en) 2017-07-03 2022-02-22 KYOCERA AVX Components Corporation Solid electrolytic capacitor containing a nanocoating
CN107457475A (zh) * 2017-07-24 2017-12-12 南昌大学 金属表面耐磨涂层的涂覆装置及方法
CN109385174B (zh) 2017-08-10 2021-04-27 财团法人工业技术研究院 底漆组成物与使用该底漆组成物的铜箔基板
US10172244B1 (en) 2018-05-09 2019-01-01 International Business Machines Corporation Construction of printed circuit board having a buried via
JP6490866B1 (ja) * 2018-11-09 2019-03-27 株式会社インテリジェンス・ワークス フレキシブルセンサコネクタ、及びセンサシステム
RU2741623C1 (ru) * 2019-10-03 2021-01-28 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") Способ формирования защитного покрытия на поверхности бескорпусных элементов
CN110972405B (zh) * 2019-11-29 2021-04-09 苏州热工研究院有限公司 一种核电厂核级电路板银离子电迁移的防止方法和装置
US11439024B2 (en) * 2020-07-16 2022-09-06 Steering Solutions Ip Holding Corporation Method for manufacturing water resistant printed circuit board
RU201058U1 (ru) * 2020-08-05 2020-11-25 Общество с ограниченной ответственностью "АЕДОН" Печатная плата с электронным компонентом
RU2751605C1 (ru) * 2020-09-04 2021-07-15 Александр Владимирович Подувальцев Способ монтажа проволочных проводников к контактным площадкам полупроводниковых приборов
WO2022093072A1 (ru) * 2020-10-27 2022-05-05 Акционерное Общество "Модуль-Воронеж" Активная ушная бирка для животных
CN113573493B (zh) * 2021-07-20 2022-08-12 荣耀终端有限公司 一种电路板、电子设备以及电路板的生产方法
CN116900557A (zh) * 2023-08-30 2023-10-20 亿铖达科技(江西)有限公司 一种微波复合加热用纳米锡银铜焊膏及其制备方法和焊接方法

Family Cites Families (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US391453A (en) * 1888-10-23 collins
US3770571A (en) 1969-04-02 1973-11-06 Richardson Co Fabrication of printed circuit boards
FR2048044B1 (ko) 1969-06-30 1973-01-12 Fmc Corp
US3649475A (en) 1969-07-22 1972-03-14 Gen Dynamics Corp Multi-layer printed circuit boards and methods of making same
US3737339A (en) 1970-12-18 1973-06-05 Richardson Co Fabrication of printed circuit boards
US3745536A (en) 1971-03-01 1973-07-10 Burroughs Corp High speed serial scan and read-out of keyboards
GB1399252A (en) * 1971-05-19 1975-07-02 Post Office Electrical signal initiating keyboards
US3931454A (en) * 1972-10-17 1976-01-06 Westinghouse Electric Corporation Printed circuit board and method of preparing it
JPS5219875B2 (ko) 1974-02-07 1977-05-31
US3931453A (en) * 1974-08-23 1976-01-06 Walker, Hall, Sears, Inc. Geophone case with improved cable anchor
US4136225A (en) 1977-07-08 1979-01-23 Bell Telephone Laboratories, Incorporated Cover coatings for printed circuits
JPS5439873A (en) 1977-09-06 1979-03-27 Nippon Denso Co Incombustible ypet flexible printed wiring board
US4268568A (en) * 1979-05-14 1981-05-19 Bell Telephone Laboratories, Incorporated Lubricated electrical contacts
US4508756A (en) 1980-10-08 1985-04-02 Murata Manufacturing Co., Ltd. Method for inhibiting oxidation of a copper film on ceramic body
US4369287A (en) 1981-03-16 1983-01-18 Motorola Inc. Permanent fluxing agent and solder-through conformal coating
JPS5997029A (ja) 1982-11-26 1984-06-04 Hitachi Ltd 絶対圧形半導体圧力センサ
US4591659A (en) 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
US4689110A (en) 1983-12-22 1987-08-25 Trw Inc. Method of fabricating multilayer printed circuit board structure
JPS60214942A (ja) 1984-04-10 1985-10-28 株式会社　潤工社 圧縮変形しにくい延伸多孔質四弗化エチレン樹脂体
JPS60214941A (ja) 1984-04-10 1985-10-28 株式会社　潤工社 プリント基板
JPS60258232A (ja) 1984-06-04 1985-12-20 Matsushita Electric Works Ltd フツ素系樹脂積層板
JPS60257592A (ja) 1984-06-04 1985-12-19 松下電工株式会社 多層プリント配線板
JPS61213221A (ja) * 1985-03-19 1986-09-22 Japan Synthetic Rubber Co Ltd プラズマ重合膜の製法
US4710429A (en) 1985-04-15 1987-12-01 The Dow Chemical Company Laminates from epoxidized phenol-hydrocarbon adducts
JPS61243844A (ja) 1985-04-23 1986-10-30 Hitachi Ltd 熱硬化性樹脂組成物
JPS62252016A (ja) 1986-04-24 1987-11-02 富士ポリマテック株式会社 接点ゴム導通部の形成法
CA1312040C (en) 1985-12-19 1992-12-29 Joseph Victor Koleske Conformal coatings cured with actinic radiation
US4732649A (en) 1986-06-18 1988-03-22 Macdermid, Incorporated Method for manufacture of printed circuit boards
US4784901A (en) 1987-04-13 1988-11-15 Japan Gore-Tex, Inc. Flexible printed circuit board base material
US4772509A (en) 1987-04-13 1988-09-20 Japan Gore-Tex, Inc. Printed circuit board base material
US4755911A (en) 1987-04-28 1988-07-05 Junkosha Co., Ltd. Multilayer printed circuit board
US4797178A (en) 1987-05-13 1989-01-10 International Business Machines Corporation Plasma etch enhancement with large mass inert gas
JPH0180974U (ko) 1987-11-20 1989-05-30
US6238774B1 (en) 1988-02-04 2001-05-29 Fujitsu Limited Protection of oxide superconductor
JPH01225539A (ja) 1988-03-04 1989-09-08 Junkosha Co Ltd 積層板
US4975319A (en) 1988-07-14 1990-12-04 General Electric Company Printed circuit board from fibers impregnated with epoxy resin mixture, halogenated bisphenol and polyphenylene ether
EP0355955A3 (en) 1988-07-25 1991-12-27 Hitachi, Ltd. Connection for semiconductor devices or integrated circuits by coated wires and method of manufacturing the same
JPH02120351A (ja) 1988-10-29 1990-05-08 Japan Synthetic Rubber Co Ltd 難燃性樹脂組成物
DE3912580C2 (de) 1989-04-17 1997-08-21 F&K Delvotec Bondtechnik Gmbh Bondstempel
US5141702A (en) 1990-03-13 1992-08-25 Olin Corporation Method of making coated electrical connectors
JPH07120858B2 (ja) 1990-03-30 1995-12-20 株式会社日立製作所 多層プリント回路板およびその製造方法
JPH0465184A (ja) 1990-07-05 1992-03-02 Kansai Paint Co Ltd 電着前処理方法
JP2529459B2 (ja) * 1990-10-22 1996-08-28 松下電器産業株式会社 半導体装置とこれにおけるボンディング方法
JP2505314B2 (ja) * 1991-01-22 1996-06-05 松下電器産業株式会社 電子チップ部品の金属バンプ形成方法
RU2032286C1 (ru) * 1991-01-28 1995-03-27 Особое конструкторское бюро "Спектр" при Рязанском радиотехническом институте Печатная плата с однотипными навесными элементами
ATE125666T1 (de) 1991-02-07 1995-08-15 Siemens Ag Mikromehrlagenverdrahtung.
JP3202271B2 (ja) * 1991-10-09 2001-08-27 株式会社東芝 半導体装置の製造方法
US5274913A (en) 1991-10-25 1994-01-04 International Business Machines Corporation Method of fabricating a reworkable module
JP3129796B2 (ja) 1991-11-21 2001-01-31 ニチモウ株式会社 切断方法
JPH05275487A (ja) * 1991-11-22 1993-10-22 Sumitomo 3M Ltd 電子部品表面保護材、その表面保護材を備えた電子部品、およびその表面保護材を使用した電子部品の電気的接続方法
JP3242992B2 (ja) 1992-06-17 2001-12-25 パイオニア株式会社 有機エレクトロルミネッセンス素子
JP3348454B2 (ja) * 1993-02-05 2002-11-20 ソニー株式会社 酸化防止方法
JP3278494B2 (ja) 1993-06-04 2002-04-30 アクトロニクス株式会社 静止誘導機器巻線の加温方法
JP3334301B2 (ja) 1993-11-25 2002-10-15 日本メクトロン株式会社 フッ素樹脂基質と金属との接着剤
IL111497A (en) 1993-12-08 2001-01-28 Rohco Inc Mcgean Seelan preparations are useful as adhesives
CA2118544A1 (en) 1993-12-30 1995-07-01 Henry W. Krautter Reliability elastomeric keypads and method for making same
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5734008A (en) 1994-10-28 1998-03-31 Sumitomo Chemical Company, Limited Polyimide film
DE19535068C2 (de) 1995-09-21 1997-08-21 Lpkf Cad Cam Systeme Gmbh Beschichtung zur strukturierten Erzeugung von Leiterbahnen auf der Oberfläche von elektrisch isolierenden Substraten, Verfahren zum Herstellen der Beschichtung und von strukturierten Leiterbahnen
GB9608952D0 (en) 1995-09-22 1996-07-03 Bnfl Fluorchem Ltd Coating compositions
US7112265B1 (en) 1996-02-14 2006-09-26 Lifescan Scotland Limited Disposable test strips with integrated reagent/blood separation layer
CN1095623C (zh) * 1996-04-18 2002-12-04 国际商业机器公司 用于含铜金属的复合涂料组合物
ATE316593T1 (de) 1997-06-14 2006-02-15 Secr Defence Oberflächenbehandlung
JPH1112716A (ja) * 1997-06-19 1999-01-19 Seiko Epson Corp ロウ接用材料およびその製造方法
JPH1140907A (ja) 1997-07-17 1999-02-12 Fuji Photo Film Co Ltd プリント配線板及び部品取り付け方法
US5858074A (en) 1997-07-29 1999-01-12 National Research Council Of Canada Organic solderability preservative compositions
JP3420492B2 (ja) * 1998-01-23 2003-06-23 京セラ株式会社 半導体装置
JP3551007B2 (ja) 1998-03-02 2004-08-04 セイコーエプソン株式会社 ワイヤボンディング方法および装置ならびにワイヤバンプの形成方法
JP3974256B2 (ja) 1998-04-22 2007-09-12 新日鐵化学株式会社 アルカリ現像型感光性樹脂組成物
JPH11319635A (ja) 1998-05-15 1999-11-24 Omron Corp 接点用有機物塗布装置及び接点用有機物塗布方法
GB9821267D0 (en) 1998-10-01 1998-11-25 Secr Defence Surface coatings
JP2002531589A (ja) * 1998-11-27 2002-09-24 メタルフェルエーデルンク ゲーエムベーハー ウント コー．カーゲー プラスチック表面層から成る被覆層、及びこの被覆層の製造法並びに装置
US6284308B2 (en) 1998-12-25 2001-09-04 Victor Company Of Japan, Ltd. Manufacturing method of printed circuit board
JP2000211057A (ja) 1999-01-26 2000-08-02 Hitachi Chem Co Ltd 積層用中間板
SG93210A1 (en) 1999-06-29 2002-12-17 Univ Singapore Method for lamination of fluoropolymer to metal and printed circuit board (pcb) substrate
JP3640337B2 (ja) 1999-10-04 2005-04-20 信越化学工業株式会社 圧力センサー装置
IL132898A (en) 1999-11-11 2009-09-01 Nds Ltd System for bitstream generation
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
DE60036933T2 (de) 1999-12-17 2008-08-07 Daicel Chemical Industries, Ltd., Sakai Härtbare harzzusammensetzung, verfahren zu deren herstellung und mit dieser beschichteter gegenstand
JP2001257437A (ja) * 2000-03-10 2001-09-21 Denso Corp 電子回路基板及びその製造方法
US6335224B1 (en) 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
DE10026714A1 (de) 2000-05-30 2001-12-13 Hueck Folien Gmbh Verbundfolie, Verfahren zu ihrer Herstellung und ihre Verwendung
US7465478B2 (en) 2000-08-11 2008-12-16 Applied Materials, Inc. Plasma immersion ion implantation process
DE10051053A1 (de) 2000-10-14 2002-05-02 Bosch Gmbh Robert Verfahren zum Schutz elektronischer oder mikromechanischer Bauteile
US20020134588A1 (en) 2000-12-18 2002-09-26 Dollarhite James Michael Hardsurfacing/hardfacing pertaining primarly to the horizontal directional drilling (HDD) industry utilizing technogenia
JP4644945B2 (ja) * 2001-01-31 2011-03-09 住友ベークライト株式会社 半田接合用硬化性フラックス、半田接合部、半導体パッケージ及び半導体装置
DE10114897A1 (de) * 2001-03-26 2002-10-24 Infineon Technologies Ag Elektronisches Bauteil
US6969472B2 (en) 2001-04-19 2005-11-29 Lsi Logic Corporation Method of fabricating sub-micron hemispherical and hemicylidrical structures from non-spherically shaped templates
JP2002329741A (ja) 2001-05-07 2002-11-15 Sumiden Magnet Wire Kk 銅ボンディングワイヤー
US6589639B2 (en) 2001-05-23 2003-07-08 International Business Machines Corporation Hole fill composition and method for filling holes in a substrate
US6803092B2 (en) 2001-06-26 2004-10-12 3M Innovative Properties Company Selective deposition of circuit-protective polymers
CN1282036C (zh) 2001-07-04 2006-10-25 昭和电工株式会社 抗蚀性可固化树脂组合物及其固化产品
DE10133739A1 (de) 2001-07-11 2003-01-30 Mewa Textil Service Ag & Co Man Ohg Transportbehälter
SG117395A1 (en) 2001-08-29 2005-12-29 Micron Technology Inc Wire bonded microelectronic device assemblies and methods of manufacturing same
US6500529B1 (en) 2001-09-14 2002-12-31 Tonoga, Ltd. Low signal loss bonding ply for multilayer circuit boards
JP4409134B2 (ja) 2001-10-09 2010-02-03 パナソニック株式会社 実装システム
TW545092B (en) 2001-10-25 2003-08-01 Matsushita Electric Ind Co Ltd Prepreg and circuit board and method for manufacturing the same
JP4075379B2 (ja) 2002-01-08 2008-04-16 株式会社デンソー フッ素樹脂の表面処理方法およびフッ素樹脂を用いたプリント配線基板の製造方法
US20030215588A1 (en) 2002-04-09 2003-11-20 Yeager Gary William Thermoset composition, method, and article
JP4499344B2 (ja) 2002-05-28 2010-07-07 株式会社日立製作所 樹脂組成物とそれを用いたプリプレグ，積層板および多層プリント回路板
US6776827B2 (en) 2002-09-23 2004-08-17 Syed M. Hasan Method and solution for treating fluorocarbon surfaces
JP2004184340A (ja) 2002-12-05 2004-07-02 Tanaka Kikinzoku Kogyo Kk Ｄｎａプローブ固定電極の製造方法
JP4208597B2 (ja) 2003-02-17 2009-01-14 シャープ株式会社 表示装置、およびこれを用いた携帯電話端末、モバイルゲーム端末、テレビ受像機、立体表示システム
RU2233301C1 (ru) * 2003-09-16 2004-07-27 Федеральное государственное унитарное предприятие "Московское машиностроительное производственное предприятие "Салют" Способ нанесения покрытия на изделия
JP2005112981A (ja) 2003-10-07 2005-04-28 Hitachi Chem Co Ltd 低誘電率樹脂組成物およびそれを用いたプリプレグ、金属張積層板、印刷配線板
TWI243751B (en) 2003-10-21 2005-11-21 Park Electrochemical Corp Laminates having a low dielectric, low dissipation factor bond core and method of making same
JP4896367B2 (ja) 2003-10-23 2012-03-14 パナソニック株式会社 電子部品の処理方法及び装置
US6923221B2 (en) 2003-12-04 2005-08-02 Gilbarco Inc. Vapor recovery system with ORVR compensation
JP4195365B2 (ja) 2003-12-05 2008-12-10 アルプス電気株式会社 難燃性及び耐湿性を有する回路基板
JP4551654B2 (ja) 2003-12-09 2010-09-29 株式会社神戸製鋼所 プリント配線基板の穴あけ加工に使用する樹脂被覆金属板
JP4694251B2 (ja) 2004-06-10 2011-06-08 四国化成工業株式会社 無鉛半田付け用の銅または銅合金の表面処理剤及びその利用
BRPI0511916B1 (pt) 2004-06-10 2014-10-14 Shikoku Chem Fenilnaftilimidazóis para uso em superfícies de cobre durante soldagem
DE102004030388A1 (de) 2004-06-23 2006-01-26 Ormecon Gmbh Artikel mit einer Beschichtung von elektrisch leitfähigem Polymer und Verfahren zu deren Herstellung
US7673970B2 (en) 2004-06-30 2010-03-09 Lexmark International, Inc. Flexible circuit corrosion protection
JP5010112B2 (ja) 2004-07-26 2012-08-29 新神戸電機株式会社 プリプレグの製造法、積層板およびプリント配線板の製造法
JP4843214B2 (ja) * 2004-11-16 2011-12-21 株式会社東芝 モジュール基板およびディスク装置
US7985677B2 (en) 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7579134B2 (en) 2005-03-15 2009-08-25 E. I. Dupont De Nemours And Company Polyimide composite coverlays and methods and compositions relating thereto
JP4262699B2 (ja) 2005-06-22 2009-05-13 日本航空電子工業株式会社 配線基板
JP2007010794A (ja) 2005-06-28 2007-01-18 Hitachi Chem Co Ltd 感光性樹脂組成物及び感光性エレメント
JP2007084764A (ja) 2005-09-26 2007-04-05 Jsr Corp コーティング材およびその製造方法
JP4722669B2 (ja) 2005-10-26 2011-07-13 株式会社日立ハイテクインスツルメンツ プラズマ洗浄装置
JP4438735B2 (ja) 2005-10-31 2010-03-24 日本ピラー工業株式会社 フッ素樹脂プリント基板
JP2007129039A (ja) 2005-11-02 2007-05-24 Nippon Pillar Packing Co Ltd フッ素樹脂プリント基板及びその製造方法
US20070258722A1 (en) 2006-05-08 2007-11-08 Jin Yu Optical receiver
JP2007326956A (ja) 2006-06-07 2007-12-20 Kaneka Corp プリプレグ、積層板、およびこれらからなるプリント配線板
JP4861072B2 (ja) * 2006-06-20 2012-01-25 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7527915B2 (en) 2006-07-19 2009-05-05 E. I. Du Pont De Nemours And Company Flame retardant multi-layer photoimagable coverlay compositions and methods relating thereto
US8004860B2 (en) 2006-08-29 2011-08-23 Texas Instruments Incorporated Radiofrequency and electromagnetic interference shielding
CN101145451B (zh) 2006-08-29 2010-04-14 松下电器产业株式会社 触点开关
SG144124A1 (en) * 2006-12-29 2008-07-29 United Test & Assembly Ct Ltd Copper wire bonding on organic solderability preservative materials
US20080176096A1 (en) * 2007-01-22 2008-07-24 Yen-Hang Cheng Solderable layer and a method for manufacturing the same
GB0703172D0 (en) 2007-02-19 2007-03-28 Pa Knowledge Ltd Printed circuit boards
KR100882023B1 (ko) 2007-05-25 2009-02-05 한국생산기술연구원 표면에너지 제어를 이용한 패터닝 방법
JP2009051876A (ja) 2007-08-23 2009-03-12 Three M Innovative Properties Co コーティング組成物及びそれを使用した物品
US8071160B2 (en) 2007-10-29 2011-12-06 Integrated Surface Technologies Surface coating process
BRPI0917289A8 (pt) 2008-08-18 2019-09-17 Semblant Global Ltd revestimento polimérico de halo-hidrocarboneto
US8618420B2 (en) * 2008-08-18 2013-12-31 Semblant Global Limited Apparatus with a wire bond and method of forming the same
GB201203927D0 (en) 2012-03-06 2012-04-18 Semblant Ltd Coated electrical assembly
US8995146B2 (en) 2010-02-23 2015-03-31 Semblant Limited Electrical assembly and method
GB2485419B (en) 2010-11-15 2015-02-25 Semblant Ltd Method for reducing creep corrosion

Also Published As

Publication number Publication date
CN102150480A (zh) 2011-08-10
JP2012500487A (ja) 2012-01-05
RU2533162C2 (ru) 2014-11-20
CA2957997A1 (en) 2010-02-25
SG193213A1 (en) 2013-09-30
US20110253429A1 (en) 2011-10-20
RU2011110260A (ru) 2012-10-20
KR101574374B1 (ko) 2015-12-03
RU2014121727A (ru) 2015-12-10
WO2010020753A2 (en) 2010-02-25
KR20110044792A (ko) 2011-04-29
MX2011001775A (es) 2011-06-20
CN105744751B (zh) 2019-06-18
BRPI0917289A8 (pt) 2019-09-17
BRPI0917289A2 (pt) 2015-11-10
TWI459878B (zh) 2014-11-01
AU2009283992A1 (en) 2010-02-25
AU2009283992B2 (en) 2014-06-12
CN105744750B (zh) 2019-06-18
PH12015500087A1 (en) 2015-09-28
CA2733765C (en) 2017-03-28
US9055700B2 (en) 2015-06-09
CN105744751A (zh) 2016-07-06
EP2327283A2 (en) 2011-06-01
SG10201701218UA (en) 2017-03-30
MY155804A (en) 2015-11-30
RU2685692C2 (ru) 2019-04-23
CA2733765A1 (en) 2010-02-25
JP2015065445A (ja) 2015-04-09
CN105744750A (zh) 2016-07-06
WO2010020753A3 (en) 2010-06-24
CA2957997C (en) 2019-10-22
TW201014483A (en) 2010-04-01
JP5645821B2 (ja) 2014-12-24
JP5813850B2 (ja) 2015-11-17
PH12015500087B1 (en) 2015-09-28
KR101591619B1 (ko) 2016-02-04

Similar Documents

Publication Publication Date Title
KR101591619B1 (ko) 할로-하이드로카본 폴리머 코팅
US8618420B2 (en) Apparatus with a wire bond and method of forming the same
EP2130417B1 (en) Printed circuit boards
GB2462824A (en) Printed circuit board encapsulation
AU2014202320B2 (en) Halo-hydrocarbon polymer coating
GB2462823A (en) A switch

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 5