CN105744750A - 卤代烃聚合物涂层 - Google Patents

卤代烃聚合物涂层 Download PDF

Info

Publication number
CN105744750A
CN105744750A CN201610131380.1A CN201610131380A CN105744750A CN 105744750 A CN105744750 A CN 105744750A CN 201610131380 A CN201610131380 A CN 201610131380A CN 105744750 A CN105744750 A CN 105744750A
Authority
CN
China
Prior art keywords
coating
wire
substrate
lead
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610131380.1A
Other languages
English (en)
Other versions
CN105744750B (zh
Inventor
马克·罗布森·汉弗莱斯
弗兰克·费尔迪南迪
罗德尼·爱德华·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semblant Global Ltd
Original Assignee
Semblant Global Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0815095A external-priority patent/GB2462823A/en
Priority claimed from GB0815094A external-priority patent/GB2462822B/en
Priority claimed from GB0815096A external-priority patent/GB2462824A/en
Application filed by Semblant Global Ltd filed Critical Semblant Global Ltd
Publication of CN105744750A publication Critical patent/CN105744750A/zh
Application granted granted Critical
Publication of CN105744750B publication Critical patent/CN105744750B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H13/00—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch
    • H01H13/70—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch having a plurality of operating members associated with different sets of contacts, e.g. keyboard
    • H01H13/78—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch having a plurality of operating members associated with different sets of contacts, e.g. keyboard characterised by the contacts or the contact sites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2215/00—Tactile feedback
    • H01H2215/004—Collapsible dome or bubble
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2229/00—Manufacturing
    • H01H2229/012—Vacuum deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45105—Gallium (Ga) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45109—Indium (In) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45111—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45113—Bismuth (Bi) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45116—Lead (Pb) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/4512—Antimony (Sb) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45149—Manganese (Mn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45157—Cobalt (Co) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/4516—Iron (Fe) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45164—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45166—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45169—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/4517—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45171—Chromium (Cr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45173—Rhodium (Rh) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45178—Iridium (Ir) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/4518—Molybdenum (Mo) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45184—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8502—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85484—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/85498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/85598—Fillers
    • H01L2224/85599—Base material
    • H01L2224/856—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85601—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85611—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2075—Diameter ranges larger or equal to 1 micron less than 10 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请涉及卤代烃聚合物涂层。在一些实施方式中，印刷电路板(PCB)包括基底，基底包括绝缘材料。PCB还包括连接到基底的至少一个表面的多条导电轨。PCB还包括沉积在基底的至少一个表面上的多层涂层。多层涂层(i)覆盖多条导电轨的至少一部分，并且(ii)包括由卤代烃聚合物形成的至少一层。PCB还包括通过焊接接缝连接到至少一条导电轨的至少一个电子部件，其中焊接接缝穿过多层涂层被焊接，以便焊接接缝邻接多层涂层。

Description

卤代烃聚合物涂层
本申请是申请日为2009年08月11日，申请号为200980135506.0，发明名称为“卤代烃聚合物涂层”的申请的分案申请。
技术领域
本公开大体上涉及聚合物涂层，并且更具体地涉及用于电子器件的卤代烃聚合物涂层。
背景
许多电子器件包括被焊接到印刷电路板(PCB)的电子部件。电子部件和PCB上的金属表面常常在被焊接在一起之前氧化或腐蚀。金属表面的氧化或腐蚀可阻止强焊接接缝形成或可减少这样的接缝的寿命。作为结果，电子器件可以是有缺陷的或只要需要可以不起作用。
概述
在一些实施方式中，印刷电路板(PCB)包括基底，基底包括绝缘材料。PCB还包括连接到基底的至少一个表面的多条导电轨。PCB还包括沉积在基底的至少一个表面上的涂层。涂层可覆盖多条导电轨的至少一部分，并且可包括至少一种卤代烃聚合物。PCB可还包括通过引线接合连接到至少一条导电轨的至少一条导线，其中引线接合穿过涂层而形成，而没有预先去除涂层，以便引线接合邻接涂层。
在其他实施方式中，PCB包括基底，基底包括绝缘材料。PCB还包括连接到基底的至少一个表面的多条导电轨。PCB还包括沉积在基底的至少一个表面上的多层涂层。多层涂层(i)覆盖多条导电轨的至少一部分，并且(ii)包括由卤代烃聚合物形成的至少一层。PCB还包括由焊接接缝连接到至少一条导电轨的至少一个电子部件，其中焊接接缝穿过多层涂层被焊接，以便焊接接缝邻接多层涂层。
在又一些其他实施方式中，装置包括基底，基底包括绝缘材料。该装置还包括连接到基底的至少一个表面的第一触头。该装置还包括沉积在第一触头的至少一个表面上的涂层。涂层可包括至少一种卤代烃聚合物，以便第一触头可操作来穿过涂层将电信号传导到第二触头而没有去除涂层。
一个或多个实施方式可包括将被进行焊接连接的印刷电路板。所述印刷电路板的表面可具有包括一种或多种聚合物的多层涂层。聚合物可选自卤代烃聚合物和非卤代烃聚合物。多层涂层的厚度可以是从1nm到10μm。
一个或多个实施方式可包括将被进行焊接连接的印刷电路板。所述印刷电路板的表面可具有包括一种或多种聚合物的多层涂层。根据某些实施方式，在所述涂层和所述印刷电路板的导电轨之间可以没有焊料或基本上没有焊料。
一个或多个实施方式可包括将被进行焊接连接的印刷电路板。所述印刷电路板的表面可具有包括一种或多种聚合物的多层涂层。多层涂层可包括一层或多层分立的聚合物。
一个或多个实施方式可包括将被进行焊接连接的印刷电路板。所述印刷电路板的表面可具有包括一种或多种聚合物的多层涂层。多层涂层可包括不同聚合物的缓变层。
一个或多个实施方式可包括将被进行焊接连接的印刷电路板。所述印刷电路板的表面可具有包括一种或多种聚合物的多层涂层。多层涂层可包括两层或多层。
一个或多个实施方式可包括将被进行焊接连接的印刷电路板。所述印刷电路板的表面可具有包括一种或多种聚合物的多层涂层。可与印刷电路板的表面接触的第一层可包括非卤代烃聚合物。
一个或多个实施方式可包括将被进行焊接连接的印刷电路板。所述印刷电路板的表面可具有包括一种或多种聚合物的多层涂层。在一些实施方式中，在印刷电路板的表面上可以没有或基本上没有金属卤化物层。
在一些实施方式中，产生到具有多层涂层的印刷电路板的连接的方法可包括在一温度处和在一时间内将焊料和可选地助焊剂涂敷到印刷电路板，以便焊料接合到金属并且该合成物在本地被分散和/或吸收和/或汽化。根据某些实施方式，一个或多个因素被选择以便(a)存在良好的焊料流，(b)焊料覆盖印刷电路板上的基底(一般是导电轨或焊盘)，以及(c)生成强焊接接缝。一个或多个因素可以包括：(a)基底的特征，(b)涂层的特征，(c)焊料/助焊剂的特征，(d)焊接轮廓(包括时间和温度)，(d)使涂层散开的工艺，以及(e)控制在接缝周围的焊料流的工艺。
一个或多个实施方式可包括通过等离子体蚀刻、等离子体活化、等离子体聚合以及涂覆和/或液基化学蚀刻来更改在印刷电路板上的涂层的润湿特征的方法，涂层包括一种或多种卤代烃聚合物。
一个或多个实施方式可包括通过等离子体蚀刻、等离子体活化、等离子体聚合以及涂覆和/或液基化学蚀刻来更改多层涂层的润湿特征的方法。
在一些实施方式中，印刷电路板包括基底和导电轨。所述印刷电路板的表面可被完全地或实质上用(a)包括一种或多种卤代烃聚合物的合成物的涂层或(b)包括选自卤代烃聚合物和非卤代烃聚合物的一种或多种聚合物的厚度为1nm到10μm的多层涂层来密封。根据某些实施方式，基底包括吸收基于水或溶剂的化学物质的材料。在一些实施方式中，基底包括环氧树脂接合的玻璃纤维织物、合成树脂接合的纸、酚醛棉纸、棉纸、环氧树脂、纸、纸板、纺织品或天然或合成木基材料。
在一些实施方式中，制备印刷电路板的方法包括：(a)提供具有在环境中暴露的表面的印刷电路板，(b)使用气体如氢气、氩气或氮气清洁等离子体腔中的表面，以及(c)通过等离子体沉积将包括卤代烃聚合物的厚度为1nm到10μm的合成物涂敷到表面，所述涂层可选地遵循印刷电路板的3D形式。
在一些实施方式中，制备印刷电路板的方法包括：(a)提供具有在环境中暴露的表面的印刷电路板，(b)使用气体如氢气、氩气或氮气清洁等离子体腔中的表面，以及(c)通过等离子体沉积将包括一种或多种聚合物的厚度为1nm到10μm的多层涂层涂敷到表面。聚合物可选自卤代烃聚合物和非卤代烃聚合物。多层涂层可以可选地遵循印刷电路板的3D形式。
一个或多个实施方式可包括使用包括卤代烃聚合物的合成物作为用于印刷电路板的阻燃涂层。
在一些实施方式中，在导线和基底之间进行连接的方法可使用引线接合技术。导线和/或基底可被涂有包括一种或多种卤代烃聚合物的厚度从1nm到2μm的合成物。在一些实施方式中，引线接合技术是球形/楔形接合。在其他实施方式中，引线接合技术是楔形/楔形接合。根据某些实施方式，导线包括金、铝、银、铜、镍或铁。在一些实施方式中，基底包括铜、金、银、铝、锡、导电聚合物或导电油墨。
在一些实施方式中，在导线和基底之间进行连接的方法可使用引线接合技术。在一些实施方式中，只有导线被涂有包括一种或多种卤代烃聚合物的厚度从1nm到2μm的合成物。在其他实施方式中，只有基底被涂有包括一种或多种卤代烃聚合物的厚度从1nm到2μm的合成物。
在一些实施方式中，在导线和基底之间进行连接的方法可使用引线接合技术。导线和/或基底可被涂有包括一种或多种卤代烃聚合物的厚度从10nm到100nm的合成物。
在一些实施方式中，在导线和基底之间进行连接的方法可使用引线接合技术。导线和/或基底可被涂有包括一种或多种卤代烃聚合物的合成物。在一些实施方式中，卤代烃聚合物是氟代烃。
在一些实施方式中，在导线和基底之间进行连接的方法可使用引线接合技术。导线和/或基底可被涂有包括一种或多种卤代烃聚合物的合成物。在一些实施方式中，卤代烃聚合物涂层在引线接合之后保持完整，连接被产生的区域除外。根据某些实施方式，卤代烃聚合物涂层通过引线接合工艺的作用被去除和/或散开，而涂层没有在单独的预加工步骤中被去除。在一些实施方式中，包括一种或多种卤代烃聚合物的额外的涂层在连接形成之后被涂敷。
在一些实施方式中，在通过引线接合技术形成导线和基底之间的接合之前，卤代烃聚合物可被用来防止导线和/或基底的氧化和/或腐蚀。根据某些实施方式，卤代烃聚合物可被用来允许在非隋性气氛下使用引线接合技术形成导线和基底之间的连接。
在一些实施方式中，器件包括一个或多个触头。所述触头的至少一个可被涂有包括一种或多种卤代烃聚合物的厚度从1nm到2μm的合成物。
在一些实施方式中，器件包括上触头和下触头。该器件可被配置成使得上触头和下触头能够开始彼此电接触。上触头和/或下触头可被涂有包括一种或多种卤代烃聚合物的厚度从1nm到2μm的合成物。在一些实施方式中，上触头和下触头包括不锈钢、银、碳、镍、金、锡及其合金。在一些实施方式中，该器件是键盘。
在一些实施方式中，传感器器件包括一个或多个传感器元件，并且每个传感器元件包括触头。触头可被涂有包括一种或多种卤代烃聚合物的厚度从1nm到2μm的合成物。在一些实施方式中，一个或多个传感器元件是电极。在一些实施方式中，触头包括碳、导电油墨和/或载银环氧树脂。
在一些实施方式中，器件包括一个或多个触头。所述触头的至少一个可被涂有包括一种或多种卤代烃聚合物的厚度从10nm到100nm的合成物。
在一些实施方式中，器件包括一个或多个触头。所述触头的至少一个可被涂有包括一种或多种卤代烃聚合物的合成物。在一些实施方式中，涂层在z-轴上的导电性高于在x-轴和y-轴上的导电性。在一些实施方式中，卤代烃聚合物涂层提供环境保护。在一些实施方式中，涂层的电阻可对不同的应用被优化。
在一些实施方式中，器件包括一个或多个触头。所述触头的至少一个可被涂有包括一种或多种卤代烃聚合物的合成物。用于制备该器件的方法可包括通过等离子体沉积来沉积卤代烃聚合物涂层。在一些实施方式中，卤代烃聚合物是氟代烃。
在一些实施方式中，传感器元件包括触头。该触头可被涂有包括一种或多种卤代烃聚合物的厚度从1nm到2μm的合成物。
一个或多个实施方式可包括保护器件中的一个或多个上触头和下触头的方法。该器件可被配置成使得所述上触头和下触头能够开始彼此电接触。该方法可包括用包括一种或多种卤代烃聚合物的厚度从1nm到2μm的合成物涂覆触头。在一些实施方式中，涂层在制造该器件之前被涂敷。
一个或多个实施方式可包括保护传感器器件中的一个或多个触头的方法。该方法可包括用包括一种或多种卤代烃聚合物的厚度从1nm到2μm的合成物涂覆接触焊盘。在一些实施方式中，涂层在制造该器件之前被涂敷。在一些实施方式中，沉积技术是等离子体沉积。
在一些实施方式中，卤代烃聚合物可被用来涂覆包括上触头和下触头的器件中的触头的一个或多个表面。该器件可被配置成使得所述上触头和下触头能够开始彼此电接触。在一些实施方式中，卤代烃聚合物可被用来涂覆包括一个或多个传感器元件的传感器器件中的触头的一个或多个表面。
将涂层涂敷到PCB或其他器件可提供若干优势。不同的实施方式可以没有这些优势、具有这些优势的一些或所有。一个优势是，涂层可防止PCB上的导电轨氧化。在电子部件被焊接到PCB之前，PCB经常被储存一段时间。如果PCB未被涂覆，PCB上的导电轨可在储存期间氧化。导电轨上的氧化层可防止或妨碍电子部件焊接到导电轨。通过在储存之前将涂层涂敷到PCB，制造商可防止PCB上的导电轨氧化。通过防止氧化，涂层可允许强焊接接缝在PCB上形成。
另一优势是，涂层可允许电子部件穿过涂层被焊接而没有预先去除涂层。涂层可包括一种或多种卤代烃聚合物。在一些实施方式中，在焊接工艺期间应用的热、焊料和/或助焊剂可选择性地改变在PCB的焊接接缝将被形成的特定区域上的涂层。在一些实施方式中，焊接工艺可只去除在焊接接缝的区域中的涂层。因此，一旦焊接接缝被形成，涂层就可延伸直到(例如，邻接)焊接接缝。作为结果，在焊接工艺之前，制造商可以不需要蚀刻或以其他方式去除涂层。通过消除对单独的蚀刻或去除步骤的需要，涂层可使PCB装配工艺更简单、更便宜和/或更省时。
另一优势是，涂层可防止PCB的腐蚀。涂层可在PCB和腐蚀性气体和/或液体之间提供障碍物。在一些实施方式中，涂层可防止液体和/或湿气到达PCB的基底和/或导电轨。涂层可防止在触头之间促成短路和/或泄漏的枝晶的形成。
另一优势是，涂层可展现沿指向被涂覆表面的平面的轴线(“z-轴”)的导电性，同时充当沿平行于被涂覆表面的轴线的绝缘体。因此，涂层可被涂敷到导电触头，而没有妨碍这样的触头将电信号传输到配合触头的能力。因此，在一些实施方式中，涂层可保护触头免受氧化和/或腐蚀，而没有妨碍触头的导电性。
本申请涉及以下项目：
1.一种印刷电路板，包括：基底，其包括绝缘材料；多条导电轨，其连接到所述基底的至少一个表面；多层涂层，其沉积在所述基底的所述至少一个表面上，所述多层涂层覆盖所述多条导电轨的至少一部分，所述多层涂层包括由卤代烃聚合物形成的至少一层；以及至少一个电子部件，其通过焊接接缝连接到至少一条导电轨，其中，所述焊接接缝穿过所述多层涂层被焊接，以便所述焊接接缝邻接所述多层涂层。
2.如项目1所述的印刷电路板，其中，所述多层涂层可以具有从1纳米到10微米的厚度。
3.如项目1所述的印刷电路板，其中所述多层涂层可以包括彼此不同的第一层和第二层，所述第一层和所述第二层可以包括不同的聚合物。
4.如项目1所述的印刷电路板，其中：所述多层涂层可以包括包含特定类型的聚合物的第一层；所述多层涂层可以包括包含所述特定类型的聚合物的第二层；所述第一层中的所述聚合物可以在以下特性的至少一个方面与所述第二层中的所述聚合物不同：分子量；化学成分；结构；几何形状；以及多孔性。
5.如项目1所述的印刷电路板，其中：所述多层涂层可以包括第一聚合物的特定层和第二聚合物的另一层，所述层彼此邻接；以及所述层可以缓变以便所述多层涂层从所述第一聚合物过渡到所述第二聚合物。
6.如项目1所述的印刷电路板，其中，所述多层涂层可以包括由卤代烃聚合物形成的特定层和由没有卤素原子的聚合物形成的另一层。
7.如项目1所述的印刷电路板，其中，所述多层涂层可以被沉积，以便金属卤化物层覆盖所述多条导电轨的至少一部分。
8.如项目1所述的印刷电路板，其中，所述多层涂层可以被沉积，以便在所述多条导电轨和所述多层涂层之间基本上没有金属卤化物层。
9.如项目1所述的印刷电路板，其中，所述卤代烃聚合物可以包括一种或多种氟代烃。
10.如项目1所述的印刷电路板，其中，所述多层涂层可以包括：第一层，其可以包括氟代烃材料；以及第二层，其可以包括氯氟代烃材料。
11.如项目10所述的印刷电路板，其中，所述第二层可以在所述第一层和所述多条导电轨之间形成。
12.如项目10所述的印刷电路板，其中，所述第一层可以在所述第二层和所述多条导电轨之间形成。
13.如项目1所述的印刷电路板，其中：在所述多层涂层的实质上连续的层在所述基底上沉积之后，所述焊接接缝可以在所述基底的特定区域上形成；所述焊接可以改变在所述基底的所述特定区域处的所述多层涂层而不改变在所述基底的其他区域处的所述多层涂层。
14.如项目13所述的印刷电路板，其中，所述焊接可以通过从所述基底的所述特定区域去除所述多层涂层来改变在所述基底的所述特定区域处的所述多层涂层，而不从所述基底的其他区域去除所述多层涂层。
15.如项目1所述的印刷电路板，其中：所述基底的第一区域可以被涂有所述多层涂层；以及所述基底的第二区域可以被涂有另一涂层。
16.如项目15所述的印刷电路板，还可以包括被连接到所述基底的至少一个表面的触头，所述触头可以被涂有所述单层涂层，所述触头可操作来将电信号穿过所述单层涂层传导到另一触头。
17.如项目1所述的印刷电路板，还可以包括被连接到所述基底的至少一个表面的触头，所述触头可以被涂有所述多层涂层，所述触头可操作来将电信号穿过所述多层涂层传导到另一触头。
18.如项目1所述的印刷电路板，还可以包括通过引线接合连接到至少一条导电轨的至少一条导线，所述引线接合可以穿过所述多层涂层来形成以便所述引线接合邻接所述多层涂层。
19.如项目1所述的印刷电路板，其中，加热在所述基底的特定区域处的助焊剂可以改变在所述基底的所述特定区域处的所述多层涂层，而不改变在所述基底的其他区域处的所述多层涂层。
20.如项目1所述的印刷电路板，其中，所述基底可以包括以下项的至少一个：环氧树脂接合的玻璃织物；合成树脂接合的纸；环氧树脂；棉纸；纸板；天然木基材料；以及合成木基材料。
21.如项目1所述的印刷电路板，其中，所述多层涂层的至少一层可以包括金属材料。
22.一种方法，包括：将多条导电轨连接到包括绝缘材料的基底的至少一个表面；将多层涂层沉积在所述基底的所述至少一个表面上，所述多层涂层覆盖所述多条导电轨的至少一部分，所述多层涂层的至少一层包括至少一种卤代烃聚合物；以及在沉积所述多层涂层之后，穿过所述多层涂层来焊接以在电子部件和连接到所述基底的至少一条导电轨之间形成焊接接缝，所述焊接接缝邻接所述多层涂层。
23.如项目22所述方法，所述多层涂层可以具有从1-10微米的厚度。
24.如项目22所述的方法，其中，所述多层涂层可以包括彼此不同的第一层和第二层，所述第一层和所述第二层可以包括不同的聚合物。
25.如项目22所述的方法，其中：所述多层涂层可以包括包含特定类型的聚合物的第一层；所述多层涂层可以包括包含所述特定类型的聚合物的第二层；所述第一层中的所述聚合物可以在以下特性的至少一个方面与所述第二层中的所述聚合物不同：分子量；化学成分；结构；几何形状；以及多孔性。
26.如项目22所述的方法，其中：所述多层涂层可以包括第一聚合物的特定层和第二聚合物的另一层，所述层可以彼此邻接；以及所述层可以缓变以便所述多层涂层从所述第一聚合物过渡到所述第二聚合物。
27.如项目22所述的方法，其中，所述多层涂层可以包括由卤代烃聚合物形成的特定层和由没有卤素原子的聚合物形成的另一层。
28.如项目22所述的方法，其中，所述多层涂层可以被沉积，以便金属卤化物层覆盖所述多条导电轨的至少一部分。
29.如项目22所述的方法，其中，所述多层涂层可以被沉积，以便在所述多条导电轨和所述多层涂层之间基本上没有金属卤化物层。
30.如项目22所述的方法，所述卤代烃聚合物可以包括一种或多种氟代烃。
31.如项目22所述的方法，其中，所述多层涂层可以包括：第一层，其可以包括氟代烃材料；以及第二层，其可以包括氯氟代烃材料。
32.如项目31所述的方法，其中，所述第二层可以在所述第一层和所述多条导电轨之间形成。
33.如项目31所述的方法，其中，所述第一层可以在所述第二层和所述多条导电轨之间形成。
34.如项目22所述的方法，其中：在所述多层涂层的实质上连续的层在所述基底上沉积之后，所述焊接接缝可以在所述基底的特定区域上形成；以及所述焊接可以改变在所述基底的所述特定区域处的所述多层涂层，而不改变在所述基底的其他区域处的所述多层涂层。
35.如项目34所述的方法，其中，所述焊接可以通过从所述基底的所述特定区域去除所述多层涂层来改变在所述基底的所述特定区域处的所述多层涂层，而不从所述基底的其他区域去除所述多层涂层。
36.如项目22所述的方法，其中：所述基底的第一区域可以被涂有所述多层涂层；以及所述基底的第二区域可以被涂有另一涂层。
37.如项目36所述的方法，还可以包括：可以将触头连接到所述基底的至少一个表面，所述触头可以被涂有所述单层涂层，所述触头可操作来将电信号穿过所述单层涂层传导到另一触头。
38.如项目22所述的方法，还可以包括：可以将触头连接到所述基底的至少一个表面，所述触头可以被涂有所述多层涂层，所述触头可操作来将电信号穿过所述多层涂层传导到另一触头。
39.如项目22所述的方法，还可以包括：可以形成穿过所述多层涂层的引线接合，所述引线接合可以将至少一条导线连接到至少一条导电轨，所述引线接合可以邻接所述多层涂层。
40.如项目22所述的方法，还可以包括：可以通过以下项的至少一个来更改所述多层涂层的润湿特征:等离子体清洁；等离子体蚀刻；等离子体活化；等离子体聚合和涂覆；以及液基化学蚀刻。
41.如项目22所述的方法，其中，所述多层涂层可以通过以下项的至少一个来沉积：等离子体沉积；化学气相沉积；金属有机化学气相沉积；分子束外延；喷涂；溅射；以及旋涂。
42.如项目22所述的方法，其中：所述基底可以被包括在印刷电路板中；以及所述涂层可以使所述印刷电路板阻燃。
43.如项目22所述的方法，还可以包括在所述焊接期间控制所述多层涂层的润湿。
44.如项目22所述方法，还可以包括平衡涂层的可焊性和可保护性，所述平衡可以至少部分地通过控制所述多层涂层的多孔性和润湿来实现。
45.如项目22所述的方法，还可以包括：在形成所述焊接接缝之后，可以将共形涂层沉积在所述印刷电路板上，所述共形涂层可以包括至少一种卤代烃聚合物，所述共形涂层可以具有以下特性的至少一个：焊料通过能力；允许引线接合穿过所述共形涂层的能力；以及沿垂直于被涂有所述共形涂层的表面的轴线的导电性。
46.如项目22所述的方法，还可以包括：在形成所述焊接接缝之后，可以将共形涂层沉积在所述印刷电路板上，所述共形涂层可以包括至少一种卤代烃聚合物，其中:所述共形涂层可以沿垂直于被涂有所述共形涂层的表面的轴线是绝缘的；以及所述共形涂层可以具有以下特性的至少一个：焊料通过能力；以及允许引线接合穿过所述共形涂层的能力。
47.一种印刷电路板，包括：基底，其包括绝缘材料；多条导电轨，其连接到所述基底的至少一个表面；涂层，其沉积在所述基底的所述至少一个表面上，其中：所述涂层覆盖所述多条导电轨的至少一部分；以及所述涂层包括至少一种卤代烃聚合物；以及至少一条导线，其通过引线接合连接到至少一条导电轨，所述引线接合穿过所述涂层来形成，而没有预先去除所述涂层，以便所述引线接合邻接所述涂层。
48.如项目47所述的印刷电路板，其中，所述引线接合可以沿平行于所述基底的所述至少一个表面的平面邻接所述涂层。
49.如项目47所述的印刷电路板，其中，所述引线接合可以是下列项的至少一个：球形接合；以及楔形接合。
50.如项目47所述的印刷电路板，其中，所述导线可以包括以下项的至少一个：金；铝；银；铜；镍；以及铁。
51.如项目47所述的印刷电路板，其中，所述导线的至少一部分可以被所述涂层覆盖。
52.如项目47所述的印刷电路板，其中，所述涂层可以具有从1纳米到2微米的厚度。
53.如项目47所述的印刷电路板，其中，所述涂层可以具有从10纳米到100纳米的厚度。
54.如项目47所述的印刷电路板，其中，所述至少一种卤代烃聚合物可以是氟代烃聚合物。
55.如项目47所述的印刷电路板，其中，所述引线接合可以在所述基底的特定区域处形成，所述引线接合的形成可以改变在所述特定区域处的所述涂层，而不改变在所述基底的其他区域处的所述涂层。
56.如项目55所述的印刷电路板，其中：在形成所述引线接合之前，所述涂层可以不从所述基底的所述特定区域去除；以及所述引线接合的形成可以通过选择性地从所述基底的所述特定区域去除所述涂层来改变在所述基底的所述特定区域处的所述涂层。
57.如项目47所述的印刷电路板，还可以包括通过焊接接缝连接到至少一条导电轨的至少一个电子部件，其中，所述焊接接缝可以穿过所述涂层被焊接，以便所述焊接接缝邻接所述涂层。
58.如项目47所述的印刷电路板，其中所述引线接合可以在所述基底的第一区域处形成，所述第一区域可以被涂有所述涂层，且所述印刷电路板还可以包括：至少一个电子部件，其可以在所述基底的第二区域处通过焊接接缝连接到至少一条导电轨，所述第二区域可以被涂有另一涂层。
59.如项目47所述的印刷电路板，还可以包括被连接到所述基底的至少一个表面的触头，所述触头可以被涂有所述涂层，所述触头可操作来将电信号穿过所述涂层传导到另一触头。
60.如项目47所述的印刷电路板，其中，所述涂层可以被沉积，以便金属卤化物层覆盖所述多条导电轨的至少一部分。
61.如项目47所述的印刷电路板，其中，所述涂层可以被沉积，以便在所述多条导电轨和所述涂层之间基本上没有金属卤化物层。
62.一种方法，包括：将多条导电轨连接到包括绝缘材料的基底的至少一个表面；将涂层沉积在所述基底的所述至少一个表面上，所述涂层覆盖所述多条导电轨的至少一部分，所述涂层包括至少一种卤代烃聚合物；以及使引线接合在至少一条导线和至少一条导电轨之间形成，所述引线接合穿过所述涂层来形成，而没有预先去除所述涂层，以便所述引线接合邻接所述涂层。
63.如项目62所述的方法，其中，所述引线接合可以沿平行于所述基底的所述至少一个表面的平面邻接所述涂层。
64.如项目62所述的方法，其中，所述引线接合可以是下列项的至少一个：球形接合；以及楔形接合。
65.如项目62所述的方法，其中，所述导线可以包括以下项的至少一个：金；铝；银；铜；镍；以及铁。
66.如项目62所述的方法，其中，在形成所述引线接合之前，所述导线的至少一部分可以被所述涂层覆盖。
67.如项目62所述的方法，其中，所述涂层可以具有从1纳米到2微米的厚度。
68.如项目62所述的方法，所述涂层可以具有从10-100纳米的厚度。
69.如项目62所述的方法，其中，所述至少一种卤代烃聚合物可以是氟代烃聚合物。
70.如项目62所述的方法，其中，所述引线接合可以在所述基底的特定区域处形成，所述引线接合的形成可以改变在所述特定区域处的所述涂层，而不改变在所述基底的其他区域处的所述涂层。
71.如项目70所述的方法，其中：在形成所述引线接合之前，所述涂层可以不从所述基底的所述特定区域去除；以及所述引线接合的形成可以通过选择性地从所述基底的所述特定区域去除所述涂层来改变在所述基底的所述特定区域处的所述涂层。
72.如项目62所述的方法，还可以包括：在沉积所述涂层之后，可以穿过所述涂层来焊接以在电子部件和连接到所述基底的至少一条导电轨之间形成焊接接缝，所述焊接接缝可以邻接所述涂层。
73.如项目62所述的方法，其中，所述引线接合可以在所述基底的第一区域处形成，所述第一区域可以被涂有所述涂层，并且还可以包括：可以将另一涂层沉积在所述基底的第二区域上；以及可以穿过在所述基底的所述第二区域上的另一涂层来焊接以在电子部件和连接到所述基底的至少一条导电轨之间形成焊接接缝。
74.如项目62所述的方法，还可以包括：可以将触头固定到所述基底的至少一个表面，所述触头可以被涂有所述涂层，所述触头可操作来将电信号穿过所述涂层传导到另一触头。
75.如项目62所述的方法，其中，沉积所述涂层可以包括沉积所述涂层的第一层，并且还可以包括，在形成所述引线接合之后，可以将所述涂层的第二层沉积在所述基底的所述至少一个表面上，所述涂层的所述第二层可以覆盖所述引线接合的至少一部分。
76.如项目62所述方法，其中所述引线接合可以是裸芯片引线接合。
77.如项目62所述的方法，其中，所述基底可以被包括在印刷电路板中，并且还可以包括：在形成所述引线接合之后，可以将共形涂层沉积在所述印刷电路板上，所述共形涂层可以包括至少一种卤代烃聚合物，所述共形涂层可以具有以下特性的至少一个：焊料通过能力；允许引线接合穿过所述共形涂层的能力；以及沿垂直于被涂有所述共形涂层的表面的轴线的导电性。
78.一种装置，包括：基底，其包括绝缘材料；第一触头，其连接到所述基底的至少一个表面；以及涂层，其沉积在所述第一触头的至少一个表面上，所述涂层包括至少一种卤代烃聚合物，所述第一触头可操作来将电信号穿过所述涂层传导到第二触头而没有去除所述涂层。
79.如项目78所述的装置，其中，所述涂层可以展现沿平行于所述第一触头的所述至少一个表面的轴线的导电性大于沿垂直于所述第一触头的所述至少一个表面的轴线的导电性。
80.如项目78所述的装置，其中：所述涂层可以是沿垂直于所述第一触头的所述至少一个表面的轴线的导体；以及所述涂层可以是沿平行于所述第一触头的所述至少一个表面的轴线的绝缘体。
81.如项目78所述的装置，其中：所述第二触头可以从第一位置到第二位置是可移动的；以及当所述第二触头在所述第二位置中时，所述第一触头可以将电信号穿过所述涂层传导到所述第二触头。
82.如项目78所述的装置，其中，所述第一触头可以包括以下项的至少一个：不锈钢；银；碳；镍；金；以及锡。
83.如项目78所述的装置，其中，所述第一触头可以被包括在印刷电路板中，而所述第二触头可以被包括在键盘中的键中。
84.如项目78所述装置，其中所述第一触头可以被包括在传感器中。
85.如项目84所述装置，所述传感器可以操作来检测分析物的存在。
86.如项目84所述的装置，其中，所述第一触头可以包括以下项的至少一个：碳；导电胶；导电粘合剂；导电油墨；以及载银环氧树脂。
87.如项目86所述的装置，其中，所述第一触头可以是电极。
88.如项目78所述的装置，所述涂层可以具有从1-2微米的厚度。
89.如项目78所述的装置，所述涂层可以具有从10-100纳米的厚度。
90.如项目78所述的装置，其中，所述涂层可以防止所述第一触头氧化、腐蚀和吸收湿气。
91.如项目78所述的装置，其中，所述至少一种卤代烃聚合物可以包括氟代烃聚合物。
92.如项目78所述的装置，所述第一触头可以作为测试点来操作。
93.一种方法，包括：将第一触头连接到包括绝缘材料的基底的至少一个表面；将涂层沉积在所述第一触头的至少一个表面上，所述涂层包括至少一种卤代烃聚合物，所述第一触头可操作来将电信号穿过所述涂层传导到第二触头而没有去除所述涂层。
94.如项目93所述的方法，其中，所述涂层可以展现沿平行于所述第一触头的所述至少一个表面的轴线的导电性大于沿垂直于所述第一触头的所述至少一个表面的轴线的导电性。
95.如项目93所述的方法，其中：所述涂层可以是沿垂直于所述第一触头的所述至少一个表面的轴线的导体；以及所述涂层可以是沿平行于所述第一触头的所述至少一个表面的轴线的绝缘体。
96.如项目93所述的方法，其中：所述第二触头可以从第一位置到第二位置是可移动的；以及当所述第二触头在所述第二位置中时，所述第一触头可以将电信号穿过所述涂层传导到所述第二触头。
97.如项目93所述的方法，其中，所述第一触头可以包括以下项的至少一个：不锈钢；银；碳；镍；金；以及锡。
98.如项目93所述的方法，其中，所述第一触头可以被包括在印刷电路板中，而所述第二触头可以被包括在键盘中的键中。
99.如项目93所述方法，其中所述第一触头可以被包括在传感器中。
100.如项目99所述方法，所述传感器可以操作来检测分析物的存在。
101.如项目99所述的方法，其中，所述第一触头可以包括以下项的至少一个：碳；导电胶；导电粘合剂；导电油墨；以及载银环氧树脂。
102.如项目93所述的方法，其中，所述第一触头可以是电极。
103.如项目93所述的方法，所述涂层可以具有从1-2微米的厚度。
104.如项目93所述的方法，所述涂层可以具有从10-100纳米的厚度。
105.如项目93所述的方法，其中，所述涂层可以防止所述第一触头氧化、腐蚀和吸收湿气。
106.如项目93所述的方法，其中，所述至少一种卤代烃聚合物可以包括氟代烃聚合物。
107.如项目93所述的方法，所述涂层可以通过等离子体沉积来沉积。
108.如项目93所述的方法，所述第一触头可以作为测试点来操作。
从本描述和附加的权利要求中，其他优势对于本领域的技术人员来说将是容易明显的。
附图的简要说明
为了更彻底地理解本发明和为了另外的特征和优势，现对结合附图理解的下面的描述进行参考，其中：
图1A-C示出根据某些实施方式的印刷电路板(PCB)；
图2示出根据某些实施方式的涂层在PCB上的沉积；
图3A-B示出根据某些实施方式的电子部件到PCB的导电轨的焊接；
图4示出根据某些实施方式的包括多层涂层的PCB；
图5示出根据某些实施方式的包括选择性地涂敷到PCB的特定区域的多层涂层的PCB；
图6A-B示出根据某些实施方式的包括被涂有涂层的触头的键盘；
图7是根据某些实施方式的示出具有不同厚度的示例性涂层的z-轴导电性的图示；
图8示出根据某些实施方式的包括具有被涂覆的触头的传感器的测量器件；
图9示出根据某些实施方式的穿过涂层而形成的引线接合；
图10A示出根据某些实施方式的在未被涂覆的导线和被涂覆的接触表面之间形成的球形接合的显微图像；
图10B示出根据某些实施方式的在未被涂覆的导线和被涂覆的接触表面之间形成的球形接合的剖视图的显微图像；
图11A示出根据某些实施方式的在未被涂覆的导线和被涂覆的接触表面之间的楔形接合的显微图像；
图11B示出在被涂覆的导线和被涂覆的接触表面之间的楔形接合的剖视图的显微图像；以及
图12示出根据某些实施方式的具有球形接合和楔形接合的PCB。
附图详述
图1A示出根据某些实施方式的印刷电路板(PCB)10。PCB10可以机械地支撑和/或电连接与电路相关的一个或多个电子部件12。PCB10可包括基底14、一条或多条导电轨16、涂层18和一个或多个电子部件12。
PCB10中的基底14可包括机械地支撑电路的元件的一个或多个板。例如，导电轨16和/或电子部件12可固定到基底14的至少一个表面。基底14可包括防止基底14使PCB10的电路短路的任何合适的绝缘材料。在一些实施方式中，PCB10中的基底14包括环氧层压材料、合成树脂接合的纸、环氧树脂接合的玻璃纤维织物(ERBGH)、复合环氧材料(CEM)、酚类棉纸和/或任何其他合适类型和/或组合的绝缘材料。根据某些实施方式，基底14包括纸、纸板、天然和/或合成木基材料和/或其他合适的纺织品。在一些实施方式中，基底14包括阻燃材料，例如阻燃剂2(FR-2)和/或阻燃剂4(FR-4)。PCB10中的基底14可包括在任一层上带有或不带有导电轨16的单层绝缘材料或者多层相同或不同的绝缘材料。
一条或多条导电轨16可固定到基底14的至少一个表面。导电轨16通常可操作来在PCB10的电路的两个或多个部件之间传导电信号。因此，导电轨16可作为信号迹线和/或用于传导信号的导线起作用。在一些实施方式中，导电轨16包括被称为接触焊盘的区域。导电轨16的接触焊盘可被配置成支撑和/或连接电子部件12。导电轨16可包括任何合适的导电材料，例如金、钨、铜、银、铝和/或锡。在一些实施方式中，导电轨16可包括一种或多种导电聚合物和/或导电油墨。
导电轨16可在PCB10的基底14上使用任何合适的技术形成。在一些实施方式中，导电轨16可在基底14上使用“相减”技术形成。例如，金属层(例如铜箔、铝箔等)可接合到基底14的表面，并且然后金属层的不需要的部分可被去除，留下所期望的导电轨16。金属层的不需要的部分可从基底14通过化学蚀刻、光蚀刻、铣磨和/或任何合适的技术去除。在其他实施方式中，导电轨16可在基底14上使用“添加”技术例如电镀、利用反向掩模的沉积和/或任何在几何学上控制的沉积工艺形成。
在一些实施方式中，涂层18可被沉积在PCB10的基底14上的一条或多条导电轨16上。涂层18可保护导电轨16免受氧化、腐蚀和/或其他环境危害(例如，由液体和/或湿气引起的膨胀)。在一些实施方式中，在将电子部件12焊接到PCB10的导电轨16之前，涂层18被沉积在基底14上的导电轨16上。因此，在PCB10的涂层18和导电轨16之间的界面20处可能没有焊料或基本上没有焊料。涂层18可允许电子部件12选择性地穿过涂层18焊接到导电轨16，而没有预先去除涂层18。此外或者可选地，涂层18可允许导线穿过涂层18被引线接合到导电轨16，而没有预先去除涂层18。此外或者可选地，涂层18可展现沿z-轴22(即，指向导电轨16所固定到的PCB10的表面的轴线)的低电阻和/或阻抗，以便电信号和/或电流可穿过PCB10的导电轨16和电子部件12之间的涂层18被传导。在本上下文中，术语“电流”可指电荷的流动，以及术语“信号”可指时间变化和/或空间变化的电量(例如电压、电流或场强，其调制代表编码信息)。信号可以是任何合适类型的信号，例如场感应信号或电流感应信号。
涂层18可包括保护导电轨16免受氧化和/或腐蚀的任何合适的材料。在一些实施方式中，涂层18包括一种或多种卤代烃聚合物材料。术语“聚合物”可指从单个和/或多个单体、线性的、支化的、接枝的和/或交联的共聚物、低聚物、多聚物、多单体聚合物、聚合物混合物、混合物和/或聚合物合金、接枝共聚物和/或互穿聚合物网络(IPN)原位形成的聚合物。
术语“卤代烃聚合物”可指带有直链或支链或者环状碳结构的具有键合到该结构中的每个碳原子的零个、一个、二个、三个卤素原子的聚合物。卤代烃聚合物中的卤素原子可以是氟、氯、溴和/或碘。优选地，卤代烃聚合物是氟代烃聚合物、氯代烃聚合物或氟氯烃聚合物，其中零个、一个、二个或三个氟或氯原子键合到链中的每个碳原子。在一些实施方式中，链可以是共轭的或高度共轭的或具有延伸的共轭链、环和/或分支。
涂层18中的卤代烃聚合物中的卤素原子可以是相同的卤素原子(例如，氟)或卤素原子(例如，氟、氯)的混合物。如本文所使用的术语“卤代烃聚合物”可包含包括诸如碳-碳双键和/或三键的一个或多个不饱和基团的聚合物，和/或包括诸如氮、硫和/或氧的一个或多个杂原子(不是碳、氢或卤素的原子)的聚合物。优选地，涂层18中的卤代烃聚合物包括少于作为聚合物中原子的总数的比例的百分之五的杂原子。卤代烃聚合物可以具有任何合适的分子量。卤代烃聚合物的分子量可以根据涂层18的期望功能来选择。在优选实施方式中，涂层18中卤代烃聚合物的分子量大于500amu。涂层18中的卤代烃聚合物链可以是直的或有分支的。在一些实施方式中，在涂层18中的聚合物链之间存在交联。
优选卤代烃聚合物的实例包括：
■聚四氟乙烯(PTFE)、PTFE类型的材料、氟化烃、氯氟化烃、卤化烃和卤代烃以及共聚物、低聚物、多聚物、多单体聚合物、聚合物混合物、互穿聚合物网络(IPN)、混合物、合金、支链聚合物、接枝共聚物以及这些材料的交联变化形式。在优选的实施方式中，涂层18中的卤代烃聚合物是聚四氟乙烯(PTFE)类型的材料，特别是改性的或未改性的聚四氟乙烯(PTFE)。
■聚三氟氯乙烯(PCTFE)和共聚物、低聚物、多聚物、多单体聚合物、聚合物混合物、互穿聚合物网络(IPN)、混合物、合金、支链聚合物、接枝共聚物以及这些材料的交联变化形式。
■聚三氟氯乙烯的乙烯共聚物(EPCTFE)和共聚物、低聚物、多聚物、多单体聚合物、聚合物混合物、互穿聚合物网络(IPN)、混合物、合金、支链聚合物、接枝共聚物以及这些材料的交联变化形式。
■乙烯和四氟乙烯的共聚物(ETFE)；四氟乙烯和六氟丙烯的共聚物(FEP)；四氟乙烯和全氟丙基乙烯基醚的共聚物(PFA)；偏氟乙烯的聚合物(PVDF)；四氟乙烯、六氟丙烯和偏氟乙烯的共聚物(THV)；偏氟乙烯和六氟丙烯的共聚物(PVDFHFP)；四氟乙烯和全氟甲基乙烯基醚的共聚物(MFA)；乙烯、四氟乙烯和六氟丙烯的共聚物(EFEP)；六氟丙烯、四氟乙烯和乙烯的共聚物(HTE)；偏二氟乙烯和三氟氯乙烯的共聚物；和/或其他氟塑料，包括共聚物、低聚物、多聚物、多单体聚合物、聚合物混合物、互穿聚合物网络(IPN)、混合物、合金、支链聚合物、接枝共聚物以及这些材料的交联变化形式。
PCB10上的涂层18可包括单层或多层卤代烃聚合物。在一些实施方式中，涂层18包括在导电表面上的至少一层卤代烃聚合物和至少一层金属卤化物(例如，金属氟化物)。涂层18可具有任何合适的厚度24。在一些实施方式中，涂层18的厚度24可以从1纳米(nm)到10微米(μm)。在其他实施方式中，涂层18的厚度24可以从1nm到2μm。在又一些其他实施方式中，涂层18的厚度24可以从1nm至500nm。在又一些其他实施方式中，涂层18的厚度24可以从3nm至500nm。在又一些其他实施方式中，涂层18的厚度24可以从10nm到500nm。在又一些其他实施方式中，涂层18的厚度24可以从10nm到250nm。在又一些其他实施方式中，涂层18的厚度24可以从10nm到30nm。在又一些其他实施方式中，涂层18是单层卤代烃聚合物(具有几埃的厚度24)。在优选实施方式中，涂层18的厚度24是各种梯度中的10nm到100nm，100nm是优选的厚度24。在一些实施方式中，涂层18可被沉积在基底14和导电轨16上，使得涂层18的被暴露表面实质上是平坦的(如图1A所示)。在其他实施方式中，涂层18可被沉积在基底14和导电轨16上，使得涂层18的被暴露表面不是平坦的，而是符合基底14和导电轨16的三维表面(如图1B所示)。
在一些实施方式中，涂层18可被沉积在导电轨16和/或基底14上作为连续膜。根据某些实施方式，连续膜可以实质上没有孔隙，例如孔穴、裂缝、孔和/或缺陷。在一些实施方式中，涂层18的多孔性可被配置成提供涂层18的所期望的渗透性。例如，改变涂层18的多孔性可增加或减少涂层18对液体、化学物质、气体和/或焊料的渗透性。涂层18的多孔性的改变可以是对涂层18中的聚合物的物理、化学和/或结构更改。在一些实施方式中，更改涂层18的表面能量可以更改涂层18对液体、化学物质、气体和/或焊料的渗透性。通过控制涂层18对穿透液体和/或气体的表面能量的相对表面能量，可以增加或减小涂层18的渗透性。控制涂层18对水和/或其他溶剂的渗透性对于经受液体环境(例如，含水环境)和/或溶剂的PCB10可能是特别期望的(例如，在制造PCB10时的清洗工艺期间)。在一些实施方式中，涂层18的多孔性可被配置成使得涂层18选择性地可渗透特定材料而不是其他材料。例如，涂层18可实质上不渗透水而可渗透其他液体。
在一些实施方式中，涂层18可包括带有实质上没有孔隙的薄的被暴露层(例如，上层)的多层。因此，涂层18的被暴露层可以实质上不渗透气体、湿气和/或液体。在这样的实施方式中，涂层18的隐蔽层(例如，导电轨16和涂层18的被暴露层之间的层)可包括允许隐蔽层传导电流和/或信号的孔隙。
根据某些实施方式，涂层18可展现自愈特性。在一些实施方式中，这种自愈特性可以是机械特性，其允许涂层18响应于物理力移动和/或压缩，并且然后一旦力减弱就返回到其原始结构和/或形状。在其他实施方式中，这种自愈特性可允许涂层18的电自我愈合。当物理力和/或电力被施加到被涂覆的基底14的特定区域时，基底14的特定区域上的涂层18可被压缩和/或以其他方式改变。当物理力和/或电力减弱时，特定区域上的涂层18可“愈合”和/或以其他方式重组以覆盖基底14的特定区域。
涂层18可展现相对低的气体渗透性，因此提供对气体渗透的显著障碍物并避免穿过涂层18到导电轨16的气体腐蚀和/或氧化。在一些实施方式中，电子部件12可穿过涂层18被选择性地焊接而没有预先去除涂层18。通过穿过涂层18焊接而获得的焊接接缝26与关联于其他当前可用的表面涂饰层的焊接接缝26相比可能是强的。在一些实施方式中，涂层18可被配置成经得起多次热循环。涂层18可展现对腐蚀性气体、液体和/或盐溶液例如环境污染物的化学抗性。在一些实施方式中，涂层18可展现低的表面能量和/或“可湿性”。涂层18中的材料和/或沉积涂层18的方法可被配置成控制涂层18的相对可湿性。涂层18可以是在正常器件温度处(例如，PCB10可被使用的温度范围处)的稳定惰性材料。涂层18可展现良好的机械特性，例如耐磨性和/或对PCB材料的粘附。在一些实施方式中，涂层18可展现改良的静电防护。涂层18可具有相对低的液体和盐溶液渗透性，从而避免液体穿过涂层18的腐蚀。根据某些实施方式，涂层18与现有的涂饰层相比可能在环境上通常是有利的。
PCB10上的涂层18在PCB10的一个或多个表面上可以是连续的、实质上连续的或不连续的。在一些实施方式中，涂层18将被焊接的表面和非焊接表面上在它们之间或邻近它们是连续的或实质上连续的。根据某些实施方式，涂层18在PCB10的实质上所有暴露的和/或易损坏的表面上是连续的或实质上连续的。虽然实质上连续的涂层18可能对保护PCB10免受有害环境是优选的，但非连续涂层18对于其他目的可能是优选的。
在一些实施方式中，PCB10包括一个或多个电子部件12，其穿过涂层18被固定到基底14上的导电轨16。电子部件12可以是PCB10的任何合适的电路元件。例如，电子部件12可以是电阻器、晶体管、二极管、放大器、振荡器和/或任何合适的元件。在一些实施方式中，电子部件12包括一条或多条引线，其被配置成固定到PCB10的基底14上的导电轨16的一部分。任何合适数量和/或组合的电子部件12可被固定到PCB10。
电子部件12可使用任何合适的技术固定到基底14上的导电轨16。在一些实施方式中，电子部件12可通过焊接、激光增强焊接、超声波焊接和/或使用导电粘合剂连接到导电轨16。根据某些实施方式，电子部件12可穿过涂层18被焊接到基底14上的导电轨16，而没有预先去除涂层18。电子部件12和导电轨16之间的焊接连接可被称为焊接接缝26。在形成焊接接缝26之前，涂层18可以保护导电轨16免受氧化和/或腐蚀。在一些实施方式中，因为焊接接缝26可穿过涂层18来形成而没有预先去除涂层18，所以涂层18可邻接焊接接缝26。通过邻接焊接接缝26，涂层18可保护导电轨16免受氧化/或腐蚀，即使在电子部件12被焊接到PCB10之后。
电子部件12和导电轨16之间的焊接接缝26可使用有铅焊料或无铅焊料形成。在一些实施方式中，穿过涂层18的焊接不降低焊接接缝26的强度，如可以预料的。事实上，在一些实施方式中，通过穿过涂层18焊接而形成的焊接接缝26可能比在可选的表面涂饰层上的焊接接缝强。焊接接缝26可根据任何适当的技术形成。在一些实施方式中，助焊剂(未示出)可被用来形成焊接接缝26。在其他实施方式中，仅使用热的焊接工艺(例如，激光焊接)可被用来选择性地形成焊接接缝26。在又一些其他实施方案中，焊接接缝26可通过波峰焊接形成，波峰焊接可能需要选择性的熔解。
如上所述，焊接接缝26可穿过电子部件12和导电轨16之间的涂层18而形成。在本上下文中，词组“穿过而形成”可以指在没有预先从导电轨16去除涂层18的情况下焊接接缝26的形成。因此，导电轨16可被涂有涂层16，并且然后，在没有首先从导电轨16去除涂层18的情况下，一个或多个电子部件12可被焊接到导电轨16。焊接工艺可选择性地改变涂层18，并可形成电子部件12和导电轨16之间的焊接接缝26。因此，词组“穿过而形成”可以指在没有预先从导电轨16去除涂层18的情况下焊接接缝26的形成。
如上所述，因为焊接接缝26可穿过涂层18来形成而没有预先去除涂层18，所以焊接接缝26可邻接涂层18。在本上下文中，术语“邻接”可以指焊接接缝26的一个或多个边缘直接接触、实质上接触和/或实质上靠近涂层18的一个或多个边缘。因此，焊接接缝26可与涂层18的没有通过焊接工艺来选择性地改变(例如，去除)的部分接壤。在一些实施方式中，焊接接缝26可以在一维或多维中邻接涂层18。例如，如图1A所示，焊接接缝26可在x-轴和/或y-轴的方向上而不是在z-轴方向上邻接涂层。
包括涂层18的PCB10可提供优于未被涂覆的PCB10的优势。涂层18可不提供以下优势、提供以下优势的一些或所有。一个优势是，在一些实施方式中，涂层18可保护PCB10在被存储时免受氧化和/或腐蚀。一旦导电轨16在基底14上形成，在连接电子部件12之前，制造商就可以存储PCB10可变的时间段，可能长达数月或数年。如果保持未被涂覆，导电轨16中的材料(例如，铜)可在空气中氧化，导致氧化层和/或锈蚀在导电轨16上形成。因为传统的PCB10缺乏涂层18，所以传统PCB10上的导电轨16可能在存储期间氧化和/或腐蚀。未被涂覆的PCB10被存储的时间越长，就可能出现越多的氧化。在未被涂覆的导电轨16上的氧化或腐蚀层可以妨碍强焊接接缝26的形成。特别是，导电轨16上氧化或腐蚀层的存在可导致(i)具有低机械强度的弱接缝，(ii)有在器件的操作期间失效的倾向的“干接缝”，(ⅲ)未能完全产生电接触的接缝，和/或(iv)PCB10的失效(例如，导电轨16之间的失效或劣化)。相反，如果涂层18被涂敷到PCB10，那么涂层18可在长期存储期间(例如，数月或数年)防止PCB10上的导电轨16的氧化和/或腐蚀，从而在存储之后允许强焊接接缝26在导电轨16上形成。在涂层18被涂敷到基于金属和/或聚合物的电子产品的实施方式中，包括卤代烃聚合物的涂层18可以防止导体和/或器件的膨胀。
另一优势是，在一些实施方式中，包括卤代烃聚合物的涂层18可以不如传统的涂饰层那样昂贵和/或对环境有害。制造商已经将金属涂饰层(例如锡、银、镍和/或金)涂敷到将需要焊接的区域。涂敷这些涂饰层的工艺耗时、需要使用额外的金属并造成环境问题。这些涂饰层和工艺可能是昂贵的和/或造成健康危险。在一些情况下，制造商已经使用包括诸如苯并咪唑的有机化合物和焊料可湿金属的粒子或焊料的涂饰层。然而，这些有机涂饰层常常无法经受得住多个热循环并在加工之前展现相对短的存储寿命。因此，由制造商使用的传统涂饰层通常价格昂贵、费时和/或在制造过程中要求额外的步骤。传统涂饰层也耗尽诸如贵金属的不可再生资源。与传统涂饰层相比，包括卤代烃聚合物的涂层18可代表更便宜和/或更高性能的涂层18，其在通过焊接连接电子部件12之前防止导电轨16的氧化。
另一优势是，在一些实施方式中，包括卤代烃聚合物的涂层18可以防止枝晶在焊接接缝26之间形成。已经观察到，金属化合物的枝晶在未被涂覆的PCB10上的焊接接缝26之间的间隙中形成。枝晶可引起连接器之间的短路和漏电，导致PCB10的失效。特别是，当湿气到达未被涂覆的基底14和/或导电轨16并产生金属离子时，枝晶可形成，金属离子然后在存在电磁场时通过电迁移重新分布。枝晶可代表由电迁移引起的金属生长，并沿表面形成蕨状图案。在焊接接缝26形成之前涂敷涂层18的实施方式中，涂层可能不阻止液体到达焊接接缝26。然而，在这样的实施方式中，涂层18可阻止湿气到达PCB(其是枝晶可能倾向于通过离子溶解来形成的地方)的基底14和/或导电轨16。因此，涂层18可通过(i)防止湿气到达基底14和/或导电轨16，和/或(ii)通过提供PCB10上导体之间的物理障碍物，来保护PCB10抵抗枝晶的形成。此外或者可选地，因为枝晶材料可具有对涂层18的低附着力，所以涂层18可减少枝晶在PCB10上导电轨16和/或电子部件12之间的形成。此外或者可选地，涂层18可防止由于离子物质和/或金属的存在而产生的在导电轨16之间的电短路。
另一优势是，在一些实施方式中，涂层18可保护环境免受PCB10中的有毒物质。为了满足防火安全的标准，PCB10可包括由阻燃化合物(例如，溴基化合物如四溴双酚A(TBBPA))制成的元件。然而，这样的化合物可能是有毒的、可能难以安全地处理和/或可能对环境造成危险。将涂层18涂敷到PCB10可保护环境免受这样的有毒材料。涂敷涂层18可消除或大大减少对基本PCB层压板中的阻燃化合物的需要。
图1A示出包括单个涂层的PCB10。在其他实施方式中，PCB10可包括多个涂层。虽然图1A示出被焊接到PCB10的导电轨16的两个电子部件12，但是应当理解，PCB10可包括任何合适数量和/或组合的电子部件12。虽然图1A示出被涂敷到基底14的外表面的涂层18，但是应当理解，涂层18可被涂敷于基底14和/或PCB10的其他部件的一个或多个内表面。应当进一步理解，涂层18可在将电子部件12焊接到导电轨16之前和/或之后被涂敷到PCB10。
虽然图1A示出被焊接到导电轨16的电子部件12，但是应当理解，一个或多个电子部件12可通过可选的接合方法例如引线接合固定到导电轨16。应当进一步理解，图1-12中所示的器件和部件不一定按比例绘制。
图1B示出被涂有涂层18的双面PCB10。双面PCB10可包括一层或多层基底14。导电轨16可被固定到基底14的相对面。在一些实施方式中，基底14的相对面上的导电轨16可通过一个或多个通孔27相通地耦合。通孔27可包括电镀孔，其提供固定到PCB10的不同表面和/或层的导电轨16之间的电连接。通孔27可以是透眼通孔(例如，穿过PCB延伸的通孔)、闷眼通孔(例如，只在PCB的一面上暴露的通孔)、隐蔽通孔(例如，连接PCB的内层而没有被暴露在任一表面上的通孔)和/或任何合适类型的通孔。在一些实施方式中，涂层18可被沉积在通孔27的外和/或内表面上。例如，涂层18可给通孔27的侧壁加里层，通孔27穿过PCB10的至少一部分延伸。因此，涂层18可保护通孔27和PCB10的内层免受腐蚀和/或氧化。
图1C示出根据某些实施方式的通过波峰焊接工艺固定到PCB10的电子部件12。如上所解释的，PCB10可包括穿过基底14的一个或多个通孔27。在将电子部件12焊接到PCB10之前，涂层18可被涂敷于基底14，以便一个或多个涂层覆盖通孔27的侧壁。在涂层18被沉积在基底14上之后，电子部件12可位于PCB10的第一面上，以便电子部件12的引线29穿过通孔27延伸。因此，引线29的一端可穿过通孔27的开口在PCB10的第二面(例如，相对面)上突出。在一些实施方式中，焊料和/或助焊剂可以然后被涂敷到电子部件12的引线29的周围以形成焊接接缝26。根据某些实施方式，焊料和/或助焊剂被涂敷在PCB10的第二面上(例如，围绕引线29的穿过PCB10的第二面突出的那端)。焊料和/或助焊剂可然后穿过通孔27流动，以形成在引线29和通孔27的侧壁和/或PCB10的表面上的导电轨16之间的焊接接缝26。因此，焊接接缝26可完全或部分地穿过通孔27延伸。焊接工艺可改变沿通孔27的侧壁的涂层18。例如，结合形成焊接接缝26，焊接工艺可从通孔27的侧壁去除涂层18。虽然图1C示出PCB中的一个通孔27，但是应当理解，PCB可包括任何适当数量的通孔27。
图2示出根据某些实施方式的涂层18在PCB10上的沉积。涂层18可被沉积在PCB10上以保护导电轨16免受氧化和/或腐蚀。在一些实施方式中，一旦导电轨16在基底14的在环境中暴露的表面上形成，涂层18就沉积在基底14上的导电轨16上。因此，在将任何电子部件12焊接到导电轨16之前，涂层18可被沉积在导电轨16上。因此，涂层18可与导电轨16直接接触，而在涂层18和导电轨16之间没有任何焊料或基本上没有任何焊料。涂层18可根据任何适当的技术沉积在导电轨16上。例如，涂层18可采用等离子体沉积、化学气相沉积(CVD)、分子束外延(MBE)、等离子体增强化学气相沉积(PE-CVD)、高压/大气等离子体沉积、金属有机化学气相沉积(MO-CVD)和/或激光增强化学气相沉积(LE-CVD)来沉积。在一些实施方式中，涂层18可通过低温下发生的等离子体沉积工艺来沉积。这样的低温等离子体工艺可允许涂层18用在多种不同类型的基底14上。在一些实施方式中，涂层18可通过互穿聚合物网络(IPN)的创建和/或通过聚合物或单体的单层表面吸收(SAM)形成原位聚合物和/或聚合物合金来沉积在导电轨16上。在其他实施方式中，涂层18可使用液体涂覆技术如例如液体浸渍、喷涂、旋涂、溅射和/或溶胶-凝胶工艺来沉积。
如图2所示，涂层18可通过等离子体沉积来沉积在导电轨16上。可在各种工业应用中使用的等离子体沉积通常是用于沉积薄膜涂层18的有效技术。等离子体沉积可在反应器28中发生，反应器28生成包括离子化的气体离子、电子、原子和/或中性物质的气体等离子体。反应器28可包括腔30、真空系统32和一个或多个能量源34。反应器28可以是被配置生成气体等离子体的任何合适类型的反应器28。能量源34可以是被配置将一种或多种气体转换成气体等离子体的任何合适的器件。例如，能量源34可包括加热器、射频(RF)发生器和/或微波发生器。
在一些实施方式中，一旦导电轨16在基底14上形成，基底14就可被放置在反应器28的腔30中。真空系统32可向下给腔30注入范围在10-3到10mbar的压力。反应器28可然后将一种或多种气体引入到腔30中，并且能量源34可生成和/或引导电磁辐射进入腔30中以生成稳定的气体等离子体。反应器28可然后将一种或多种前体化合物36(如气体和/或液体)引入到腔30中的气体等离子体中。当被引入到气体等离子体中时，前体化合物36可被电离和/或分解以在等离子体中生成一系列的活性物质，其在PCB10的表面处起反应(例如，通过聚合工艺)以生成薄涂层18。
前体化合物36可被选择以提供期望的涂层特性。在一些实施方式中，前体化合物36是包括卤素原子的烃材料。例如，为了形成包括卤代烃聚合物的涂层18，前体化合物36可以是全氟烷烃、全氟烯烃、全氟炔烃、氟烷烃、氟烯烃、氟炔烃、氟氯烷烃、氟氯烯烃、氟氯炔烃和/或任何合适的氟化和/或氯化有机材料(例如氟代烃、碳氟化合物、氯氟烃和/或氟氯碳)。
在涂层18通过等离子体沉积来沉积在PCB10上的实施方式中，涂层18的性质和成分可取决于一个或多个条件，例如(i)被选择的等离子气体；(ii)被使用的特定前体化合物36；(iii)前体化合物36的量(其可由前体化合物36的压力和流速的组合来确定)；(iv)前体化合物36的比率；(v)前体化合物36的序列；(vi)等离子体压力；(vii)等离子体驱动频率；(viii)脉冲宽度定时；(ix)涂覆时间；(x)等离子体功率(包括峰值和/或平均等离子体功率)；(xi)腔电极布置；(xii)进入的PCB10的制备；和/或(xiii)腔30的大小和几何形状。等离子体沉积可被用来从单层(通常为几埃)将薄膜沉积到10微米(优选地为5微米)，取决于上述设置和条件。上述因素可在沉积工艺的过程中改变以建立单层、多层、同质和/或非同质的涂层18。在一些实施方式中，等离子体沉积工艺可只影响PCB10的被暴露表面(例如，固定到导电轨16的表面)。因此，等离子体沉积技术可完全与PCB10的制造兼容，对PCB10造成很少或没有损坏或其他有害的影响。在一些实施方式中，等离子体沉积技术不使PCB10暴露于与可选表面涂饰层工艺相关的相对高的温度。
在一些实施方式中，等离子体沉积的一个优点可以是，涂层18被沉积以便其接近PCB10的所有表面。作为结果，PCB10的垂直表面(例如，只穿过PCB10中的孔可接近的表面)和/或PCB10上的悬垂结构可被涂层18覆盖。因此，涂层18可保护PCB10免受沿导电轨16接触PCB10的基底14的任何面、边缘、点和/或区域的氧化和/或腐蚀。在一些实施方式中，等离子体沉积工艺不受表面张力约束的限制，表面张力约束限制在其他表面涂饰层工艺中使用的湿化学。因此，较小的通孔和/或其它孔可被覆盖。
在一些实施方式中，反应器28可在等离子体沉积之前使用活性气体等离子体来执行PCB10的被暴露表面的原位清洗。在这样的实施方式中，在等离子体沉积阶段中将前体化合物36引入腔30中之前，反应器28可将活性气体等离子体引入到同一腔30中以清洗PCB10的基底14和/或导电轨16。活性气体等离子体可以基于稳定的气体，例如稀有气体、烃气体和/或卤化烃气体。在一些实施方式中，活性气体等离子体可以基于氢气、氧气、氮气、氩气、甲烷、乙烷、四氟甲烷(CF4)、六氟乙烷(C2F6)，四氯化碳(CCl4)、其他氟化或氯化烃和/或其混合物。根据某些实施方式，PCB10可在腔30中由将被沉积在PCB10上的相同材料清洗。例如，氟化或氯化烃例如四氟甲烷(CF4)、六氟乙烷(C2F6)、六氟丙烯(C3F6)和/或八氟丙烷(C3F8)都可以被用来清洁PCB10的表面并将卤代烃聚合物层和/或金属卤化物(例如，金属氟化物、金属氯化物等)层放在基底14上。
在一些实施方式中，包括卤素或卤基材料的涂层18层被直接涂敷于PCB10的导电轨16，非常薄(例如，5nm或更小)的金属卤化物层可以在导电轨16的被暴露表面上形成。在一些实施方式中，金属卤化物是金属氟化物，例如氟化铜或其衍生物。金属卤化物层可以是坚固的、可以是惰性的和/或可以防止氧化物层和/或锈蚀在导电轨16上的形成，氧化物层和/或锈蚀可能阻止有效的焊接。
然而，在一些情况下，PCB10上的金属卤化物层可能是不期望有的，如果它导致例如在特定的环境条件下易损坏而变弱的金属间互化物。在这样的情况下，将包括非卤代烃材料(例如，聚乙烯和/或聚丙烯)的第一涂层沉积在PCB10上可以在包括卤代烃聚合物的第二涂层被沉积时防止金属卤化物层的形成。
虽然图2示出反应器28中的腔30中的单个PCB10，但是应当理解，任何数量的PCB10可以同时放置在腔30中并被涂有涂层18。虽然图2示出涂层18通过等离子体沉积在PCB10上的形成，但是应当理解，涂层18可使用任何合适的技术沉积在PCB10上。
如上所解释的，一旦涂层18被沉积在基底14上的导电轨16上，电子部件12就可穿过涂层18被固定到导电轨16。电子部件12可使用任何合适的技术例如焊接、引线接合、静电接合和/或范德华接合来固定到导电轨16。在一些实施方式中，电子部件12可通过使用涂层18上的粘合剂连接到导电轨16(从而利用涂层18的z-轴导电性)。
图3A-B示出根据某些实施方式的电子部件12到PCB10的导电轨16的焊接。如图3A所示，电子部件12可穿过涂层18被焊接而不首先从导电轨16去除涂层18。焊接工艺可包括将热和焊料38应用到PCB10的特定区域，在该特定区域中焊接接缝26将被形成。可使用任何合适的热源例如烙铁40将热应用于焊料38。在一些实施方式中，焊接工艺还可以包括将助焊剂42涂敷到PCB10的特定区域。热、助焊剂42和/或焊料38可选择性地改变在PCB10的特定区域处的涂层18。在一些实施方式中，改变涂层18可以指从PCB10的特定区域去除涂层18。涂层18可通过在一温度处和在一时间内将焊料38和可选地助焊剂42涂敷到PCB10以便焊料38接合到导电轨16并且涂层18在本地被散开、吸收、汽化、溶解和/或降解来去除。在一些实施方式中，改变涂层18可包括更改涂层18的结构、多孔性和/或表面能量。例如，熔解可改变涂层18中孔隙的表面能量，这可更改涂层18的可湿性，以便焊料38可以穿过涂层18中的孔隙流到导电轨16。因此，在此实施例中，焊接接缝26可穿过电子部件12和导电轨16之间的涂层来形成电连接。作为另一例子，焊接工艺可通过引入孔穴(例如，裂缝)和/或使孔穴在涂层18的特定区域中扩散来选择性地改变涂层18，在特定区域中焊料38和/或助焊剂42被涂敷。优选地，一个或多个因素被配置成使得焊接工艺实现良好的焊料流、用焊料38覆盖导电轨16在基底14上的一部分和/或形成强焊接接缝26。这些因素可以包括：(i)基底14的特征，(ii)涂层18的特征，(iii)焊料/助焊剂的特征，(iv)焊接轮廓(包括时间和温度)，(v)使涂层18散开的工艺，以及(vi)控制在焊接接缝26周围的焊料流的工艺。
在一些实施方式中，助焊剂42的作用和温度仅可与涂层18中的卤代烃聚合物相互作用，以在本地改变PCB10的助焊剂42被涂敷到的特定区域处的涂层18。根据某些实施方式，改变PCB10的特定区域处的涂层18可包括从PCB10的特定区域去除涂层18。焊料38和/或助焊剂42可被加热到任何合适的温度，至少部分地取决于焊料38的组成。在一些实施方式中，焊料38和/或助焊剂42被加热到200℃和300℃之间。根据某些实施方式，焊料38和/或助焊剂42被加热到240℃和280℃之间。在使用无铅焊料38的优选实施方式中，焊料38和/或助焊剂42被加热到大约260℃。
助焊剂42和/或温度的作用可在本地分散、吸收、汽化、溶解和/或降解包括卤代烃聚合物的涂层18。因此，涂层18可只在PCB10的焊料38和/或助焊剂42被涂敷的特定区域处被改变(例如，从该特定区域去除)。如图3B所示，涂层18可保持连接到PCB10的表面一直到焊接接缝26。通过邻接焊接接缝26，涂层18可提供PCB10的导电轨16一直到焊接接缝26的环境保护。
根据某些实施方式，在改变涂层18所需的时间、改变涂层18所需的温度和/或助焊剂42的酸性或侵蚀性之间可存在平衡。因此，如果使用较高的温度，那么较温和的助焊剂42可能就足够了，反之亦然。在一些实施方式中，金属卤化物层(例如，氟化铜)可存在于导电轨16和涂层18中的卤代烃层之间。当热被应用到PCB10的特定区域时，金属卤化物层可展现自熔行为。焊接工艺可利用此自熔特性。在一些实施方式中，金属卤化物层和/或涂层18中卤代烃聚合物的分解可释放氟和/或氟化氢(HF)，以在焊接工艺期间开始熔解(自熔)。由于此自熔特性，如果在焊接工艺期间使用足够高的温度，那么焊接接缝26可被形成而无需使用任何助焊剂42。
任何合适的焊料38可被用来形成焊接接缝26。在一些实施方式中，焊料38可以是具有熔点在90℃到450℃的范围中的易熔金属合金。在一些实施方式中，焊料38是锡/铅焊料38，例如60/40Sn/Pb或63/37Sn/Pb。在其他实施方式中，焊料38是无铅焊料38，例如包括锡、铜、银、铋、铟、锌和/或锑的合金。无铅焊料38的实例包括SnCu0.7、SnAg3.5Cu0.7和SnAg3.0Cu0.5。在一些实施方式中，焊料38可包括在助焊剂42中悬浮的粉末金属。粉末金属与助焊剂42的混合物可被称为焊膏。
在使用助焊剂42形成焊接接缝26的实施方式中，可使用任何合适的助焊剂42。在一些实施方式中，助焊剂42可以是温和的助焊剂42，例如不需要清洗PCB10的后续步骤的“免清洗”助焊剂(例如，松脂助焊剂)。在其他实施方式中，助焊剂42可以是有机助焊剂42，例如有机酸(例如乳酸、丙烯酸等)、有机盐(例如，氯化二甲铵(DMAHCl))和/或有机胺(例如，尿素)。在又一些其他实施方式中，助焊剂42可以是树脂/松脂助焊剂42，例如合成树脂或天然松脂。在又一些其他实施方式中，助焊剂42可以是无机助焊剂，例如无机盐(例如，氯化锌、氯化钠、氯化钾、氟化钠等)和/或无机酸(例如盐酸、硝酸等)。在又一些其他实施方式中，助焊剂42可以是无卤化物的助焊剂、无残留物的助焊剂和/或低固助焊剂。此外或者可选地，可使用工业助焊剂42，例如用于一般焊接、铜焊、熔焊、清洗或蚀刻金属表面的助焊剂42。这样的工业助焊剂42的实例是硼砂。助焊剂42的选择可取决于涂层18的性质，尤其是涂层18的特定厚度24和成分。更厚、更有抗性的涂层18可能需要使用更具有侵蚀性的助焊剂42。此外或者可选地，助焊剂42的选择可取决于涂层18中材料的润湿特性。包括助焊剂42的一种或多种活性成分并选择性地改变PCB10上的涂层18(例如，选择性地去除涂层18)的合成物可被使用来取代助焊剂42。
如上所解释的，涂层18允许良好的焊接接缝26在PCB10的导电轨16上形成。一个或多个因素可被控制以实现PCB10上的良好质量的强焊接接缝26。这些因素可以包括：(i)被涂覆的基底14和/或PCB10的润湿特征和/或表面能量；(ii)被涂覆的基底14和/或PCB10的表面粗糙度；(iii)基底14上的导电轨16的表面粗糙度；(iv)焊料38和/或焊膏(包括活性剂和/或溶剂)的成分；(v)焊接工艺的温度轮廓，焊接工艺可包括优化轮廓温度和滞留时间以提高焊料38、焊膏和/或活性成分的润湿性能；(vi)在被涂覆的基底14上的导电轨16的大小和/或几何形状，和/或(vii)存在于焊料38和/或焊膏中的成分的微粒尺寸。在一些实施方式中，焊接接缝26的强度和/或质量可通过基底14上的导电轨16的预处理、清洁度和/或表面制备来加强。导电轨16可通过等离子气体、硫酸和/或过氧化氢的表面处理和/或通过基于过硫酸盐的蚀刻工艺来清洁。根据某些实施方式，焊膏模版的孔径尺寸和/或厚度可被配置成控制在被涂覆的基底14上的导电轨16上分散的焊膏的数量、位置、润湿和/或散布。
在一些实施方式中，焊接接缝26的质量和/或强度可通过随温度平衡焊膏的粘度和表面张力以(i)控制导电轨16上焊膏的润湿和流动和/或(ii)控制由导电轨16上的电子部件造成的毛细作用来加强。此毛细作用可能倾向于从其期望的位置移动焊膏，特别是如果精细间距和/或球栅阵列(BGA)焊接被使用。根据某些实施方式，焊接接缝26的质量和/或强度可通过控制涂层18的成分、化学稳定性和/或厚度24来加强，以便焊膏选择性地改变基底14的表面上的特定区域上的涂层18。在一些实施方式中，焊接接缝26的质量和/或强度可通过控制焊膏中的活性成分与涂层18中的卤代烃聚合物的化学作用来加强，以促进涂层18的选择性改变(例如选择性的去除)。焊膏中活性成分的数量和/或成分可被优化以促进此作用。
虽然图3A-B示出使用焊料38、热和助焊剂42形成焊接接缝26的焊接工艺，但是应当理解，焊接接缝26可使用焊料38和热穿过涂层18来形成，而无需任何助焊剂42。虽然图3A-B示出穿过单层涂层18而形成的焊接接缝26，但是应当理解，焊接接缝26可穿过多层涂层18来形成。
图4示出根据某些实施方式的包括多层涂层18的PCB10。术语“多层”可以指包括聚合物的两个或多个不同和/或缓变层44的涂层18。在多层涂层18包括不同的层44的场合，每层44可包括分立的化学成分。在多层涂层18包括缓变层44的场合，单独的层44可形成在单独的层44之间的中间成分的区域。中间成分的区域中的材料可具有变化的分子量、化学成分、结构、几何形状、多孔性和/或其他特性。因此，多层涂层18可包括聚合物的多个不同层44和/或可包括聚合物的多个缓变层44。
在一些实施方式中，多层涂层18包括第一层44a和第二层44b，第一层44a包括第一类聚合物，第二层44b包括第二类聚合物。在其他实施方式中，多层涂层18的第一层44a和第二层44b可包括具有相似的化学成分但不同的结构、不同程度的共轭和/或不同重量的聚合物。在一些实施方式中，多层涂层18中的特定层44可包括单一类型的卤代烃聚合物。在其他实施方式中，多层涂层18中的特定层44可包括不同类型的卤代烃聚合物的混合物。根据某些实施方式，多层涂层18中的每层44可包括聚合物的相同或不同的成分。在一些实施方式中，每层44包括相似的前体化合物36，其被不同地加工以形成每个层44。这可导致每层44具有不同的聚合物、不同的聚合物网络、不同分子量、不同尺寸、不同的物理结构和/或其他特性的不同。在其他实施方式中，每层44包括不同的前体化合物36，其可使每层包括不同的材料和/或材料特性。
PCB10上的多层涂层18可包括任何适当数量的层44。在一些实施方式中，多层涂层18包括二到五层44。在其他实施方式中，多层涂层18包括二到四层44。在优选实施方式中，多层涂层18包括两层或三层44。在涂层18包括三层或多层44的实施方式中，多层涂层18可被配置成使得彼此不相邻的两层或多层44包括相同的聚合物。对于某些应用，多层涂层18中层44的数量可以被选择，以增强多层涂层18的防反射和/或介电特性。在这样的实施方式中，多层涂层18可包括较大数量的层44(例如，四层或更多)，每层44的厚度和/或几何形状被控制。在这样的实施方式中，多层涂层18中的特定层44可以是手性的，以便特定层44通过取向和/或化学结构被排序。
PCB10上的多层涂层18可具有任何合适的厚度24。例如，多层涂层18可具有从1nm到10μm、从1nm到500nm、从3nm到500nm、从10nm到500nm、从10nm到250nm或从10nm到30nm的总厚度24。在优选实施方式中，PCB10上的多层涂层18具有从10nm到100nm的总厚度24，100nm是优选的厚度24。
多层涂层18内的相应的层44可具有任何合适的厚度。在一些实施方式中，每层44的厚度的比率可变化以实现涂层18的不同特性。在一些实施方式中，PCB10上涂层18内的每层44可具有相等或近似相等的厚度。在其他实施方式中，一层44可比其他层44厚，使得多层涂层18展现被协调以提供从来自涂层18内的每层44的作用得到的组合功能的总特性。根据某些实施方式，特定层44的厚度可包括多层涂层18的总厚度24的百分之六十到百分之九十，而其余层44的组合厚度可以包括多层涂层18的总厚度24的百分之十至百分之四十。
在涂层18包括多个缓变层44的实施方式中，缓变层44中各自的聚合物的比例可变化以实现整体涂层18的不同特性。在涂层18包括多个缓变层44的场合，相邻的层44可被熔合在一起，以便中间化学成分的聚合物存在于相邻的层44之间。此外或者可选地，多层涂层18可包括邻近金属卤化物(例如，金属氟化物)的层44的一个或多个聚合物层44。根据某些实施方式，缓变的多层涂层18中每种聚合物的比例可以是相等的。在涂层18包括不同聚合物的缓变层44的其他实施方式中，涂层18可包括比其他聚合物多的特定聚合物，以便多层涂层18更有利地展现特定聚合物的特性。在这样的实施方式中，特定聚合物可以构成涂层18的百分之六十到百分之九十，以便余下的聚合物构成涂层18的百分之十到百分之四十。如上所述，层44之间的界面可在一些实施方式中被明确定义，并且在其他实施方式中，层44之间的界面可以是缓变的。
根据某些实施方式，多层涂层18的第一层44a(即，邻接基底14和/或导电轨16的特定层44)是连续的或是实质上连续的。在这样的实施方式中，没有或实质上没有第二层44b可与PCB10的基底14和/或导电轨16接触。在将任何电子部件12焊接到基底14上的导电轨16之前，多层涂层18的一个或多个层44可被沉积在基底14和/或导电轨16上。因此，在多层涂层18的一个或多个层44和导电轨16之间可以没有焊料38或基本上没有焊料38。
如上所解释的，电子部件12可通过各种方法例如焊接和/或引线接合连接到导电轨16。在一些实施方式中，多层涂层18的至少一层44可被优化用于引线接合，而多层涂层18的另一层可被优化用于焊接。例如，被优化用于引线接合的第一层44可被首先沉积在导电轨16上。引线接合工艺可然后被执行以使至少一个电子部件12连接到导电轨16。多层涂层18的第二层44可然后被沉积在PCB10上。第二层44可被优化用于焊接。另一电子部件12可然后穿过多层涂层18被焊接到导电轨16。可选地，前述步骤可以颠倒，以便被优化用于焊接的特定层44可被沉积，然后可以执行焊接，然后被优化用于引线接合的特定层44可被沉积，并且然后可以执行引线接合。
在一些实施方式中，涂层18包括至少一层44，其包括低含卤代烃聚合物。低含卤代烃聚合物可以是具有少于卤素原子的阈值量的任何合适的聚合物。例如，低含卤代烃聚合物可指具有少于卤素原子的可配置的百分比(以质量计)的聚合物(例如，少于质量的百分之二、少于质量的百分之零点五和/或任何适当的百分比)。
根据某些实施方式，涂层18包括包含卤代烃聚合物的至少一层44和包含非卤代烃聚合物的另一层44。在一些实施方式中，非卤代烃聚合物可以是不包括卤素原子的任何合适的聚合物。非卤代烃聚合物可具有直链或支链或环状碳结构。在一些实施方式中，在非卤代烃聚合物的链之间可存在交联。非卤代烃聚合物可以包括一个或多个不饱和基团，例如碳碳双键和/或三键。在一些实施方式中，非卤代烃聚合物包括一个或多个杂原子(即，不是碳、氢或卤素的原子)，例如氮、硫、硅和/或氧。根据某些实施方式，非卤代烃聚合物的分子量大于500amu。非卤代烃聚合物可以是可通过等离子体沉积来沉积的聚合物。
涂层18的特定层44可包括任何合适的非卤代烃聚合物。例如，特定层44可包括聚烯烃、聚酯、乙烯基聚合物、酚醛树脂和/或聚酐。在优选实施方式中，特定层44包括聚烯烃，例如聚乙烯和/或聚丙烯。
在一些实施方式中，PCB10可包括涂层18，涂层18包括(i)直接沉积在基底14和/或导电轨16上的非卤代烃聚合物的第一层44a和(ii)沉积在第一层44a上的卤代烃聚合物的第二层44b。这样的实施方式可能是有利的，其中导电轨16上的金属卤化物层44是不期望有的。特别是，将非卤代烃聚合物的第一层44a直接沉积在导电轨16上可防止金属卤化物层44在导电轨16上形成。在一些实施方式中，金属卤化物层44可能是不期望有的，如果它导致例如在特定的环境条件下易损坏而变弱的金属间互化物。在这样的实施方式中，包括非卤代烃聚合物的第一层44a可作为导电轨16和包括卤代烃聚合物的第二层44b之间的障碍物。因此，包括非卤代烃聚合物的第一层44a的形成可以防止金属卤化物层44在包括卤代烃聚合物的层44的后续沉积的过程中形成。
在其他实施方式中，金属卤化物层可能是期望的。在这样的实施方式中，涂层18可包括(i)直接在基底14和/或导电轨16上形成的金属卤化物的第一层44a和(ii)沉积在第一层44a上的卤代烃聚合物的第二层44b。
虽然上述的一个或多个实施方式包括非卤代烃聚合物的第一层44a和卤代烃聚合物的第二层44b，但是应当理解，在其他实施方式中，多层涂层18的所有、部分或没有一个层44可包括卤代烃聚合物。还应当理解，多层涂层18的所有、部分或没有一个层44可包括非卤代烃聚合物。
PCB10上的多层涂层18可被配置成提供变化的和/或定制的性能。在一些实施方式中，多层涂层18的层44可被配置成优化多层涂层18的导电性、抗氧化、环境保护、成本、吸湿/防湿性、防止枝晶、阻燃性和/或其他光学、电子、物理和/或化学的特性。例如，在某些实施方式中，高度氟化的相对厚的涂层18可能对提供良好的环境保护是合乎需要的，而在其他实施方式中，包括较少卤化物的相对薄的涂层18可能是优选的。如上面关于图3A-B所述的，电子部件12可穿过多层涂层18被焊接到导电轨16而没有首先去除多层涂层18。
根据某些实施方式，PCB10上的多层涂层18包括包含第一类卤代烃聚合物的第一层44a和包括第二类卤代烃聚合物的第二层44b。在一些实施方式中，多层涂层18包括聚四氟乙烯(PTFE)类型材料的特定层44和聚三氟氯乙烯(PCTFE)类型材料的另一层44。PCTFE层44可被直接沉积在基底14和/或导电轨16上，而PTFE层44可被沉积在PCTFE层44上。在这样的实施方式中，PCTFE层44可防止导电轨16的氧化，而PTFE层44可以提供对PCB10的环境保护。在其他实施方式中，PTFE层44可被直接沉积在基底14和/或导电轨16上，而PCTFE层44可被沉积PTFE层44上。这可允许PCB10的表面的外部物理和/或化学特性由PCTFE层44确定。
虽然图4示出具有不同的层的多层涂层18，但是应当理解，多层涂层18可具有缓变层。虽然多层涂层18的PTFE层44和PCTFE层44在上面被描述，但是应当理解，多层涂层18可包括任何合适类型和/或组合的材料。在一些实施方式中，多层涂层18中的材料可以不是PTFE类型和/或PCTFE类型的材料。
图5示出根据某些实施方式的包括选择性地涂敷到PCB10的特定区域的多层涂层18的PCB10。如所示，PCB10的特定区域可以是带有单层涂层18的涂层18，而PCB10的其他区域可以被涂有多层涂层18。因此，PCB10的不同区域可被涂有不同的聚合物或其混合物，以实现在不同区域中的不同特性。例如，在PCB10的第一区域中，可能期望有展现压电和/或电阻特性的多层涂层18，而在PCB10的第二区域中，可能期望有展现电绝缘特性的单层涂层18。在此实施例中，可以将多层涂层18涂敷到PCB10的第一区域，多层涂层18具有包括偏氟乙烯的聚合物(PVDF)的第一层44a和包括另一卤代烃聚合物的第二层44b。PVDF的层44可提高PCB10的第一区域中涂层18的压电、电阻压和/或电致伸缩特性。在此实施例中，可以将单层涂层18涂敷到PCB10的第二区域，单层涂层18包括展现比PVDF大的绝缘特性的卤代烃聚合物或非卤代烃聚合物。因此，PCB10的特定区域可被涂有单层涂层18，而PCB10的其他区域可被涂有多层涂层18。
虽然前述的实施例示出包括PVDF的涂层18，但是应当理解，任何适当的聚合物可在任何单层和/或多层涂层18中使用。
多层涂层18可使用任何适当的技术涂敷到PCB10。例如，多层涂层18可使用等离子体沉积、化学气相沉积(CVD)、分子束外延(MBE)、等离子体增强化学气相沉积(PE-CVD)、高压/大气等离子体沉积、金属有机化学气相沉积(MO-CVD)和/或激光增强化学气相沉积(LE-CVD)来沉积。在一些实施方式中，多层涂层18可通过互穿聚合物网络(IPN)的创建和/或通过聚合物或单体的单层表面吸收(SAM)形成原位聚合物和/或聚合物合金来沉积。在其他实施方式中，多层涂层18可使用液体涂覆技术例如液体浸渍、喷涂、旋涂、溅射和/或溶胶-凝胶工艺来沉积。在包括多层涂层18的实施方式中，每层44可使用相同或不同的技术来形成。
在一些实施方式中，多层涂层18使用上面关于图2描述的等离子体沉积技术涂敷到PCB10。在这样的实施方式中，一旦导电轨16在基底14上形成，基底14就可放置在反应器28中的腔30中。反应器28可将气体(例如，氢气、氩气和/或氮气)引入到腔30中以清洁基底14。反应器28可然后将一种或多种前体化合物36引入到腔30中，以通过等离子体沉积在基底14上形成多层涂层18。在一些实施方式中，多层涂层18可遵循PCB10的基底14和/或导电轨16的三维形式。
多层涂层18(包括不同的层或缓变层44)可通过改变被引入到腔30中的前体化合物36的成分来沉积在基底14上。在一些实施方式中，一种或多种前体化合物36可被用来在腔30中生成气体混合物。前体化合物36的混合物可被配置成在基底14上生成涂层18的缓变层44。在其他实施方式中，涂层18的不同的层44可通过在前体化合物36之间切换和修改腔30中的条件来沉积在基底14上。多层涂层18的成分可由一个或多个下列因素来控制：(i)被选择的等离子气体；(ii)被使用的特定前体化合物36；(iii)前体化合物36的量(其可由前体化合物36的压力和流速的组合来确定)；(iv)前体化合物36的比率；(v)前体化合物36的序列；(vi)等离子体压力；(vii)等离子体驱动频率；(viii)脉冲宽度定时；(ix)涂覆时间；(x)等离子体功率(包括峰值和/或平均等离子体功率)；(xi)腔电极布置；(xii)进入的PCB10的制备；和/或(xiii)腔30的大小和几何形状。通过等离子体沉积来沉积的涂层18可完全或实质上完全地密封PCB10的所有表面。作为结果，涂层18可停止或减少水的吸收和PCB10的“润湿”。这可显著地减少来自基底14内和/或来自导电轨16的下面或邻近导电轨16的任何腐蚀作用。这对于基于环氧树脂的PCB10和纸/卡片PCB10可能特别有利，这些PCB10可能倾向于吸收水分、含水酸和/或腐蚀性材料，并且通过这样的原位机制可容易受腐蚀。
等离子体沉积可被用来沉积卤代烃聚合物层44和/或非卤代烃聚合物层44。上面关于图2描述卤代烃聚合物的前体化合物36。关于非卤代烃聚合物，前体化合物36可以是被选择成提供期望的涂层18特性的碳氢化合物材料。当被引入到气体等离子体中时，特定的前体化合物36可被电离/分解以生成一系列的活性物质，其将在PCB10的表面起反应(例如，通过聚合工艺)以生成非卤代烃聚合物的薄层44。任何合适的前体化合物36可被用来形成非卤代烃层44。用于沉积非卤代烃聚合物层44的前体化合物36的实例是烷烃、烯烃和炔烃。
如上所解释的，PCB10可被涂有复杂的三维涂层18。这样的涂层18可包括在PCB10的特定区域上的单层44和在PCB10的其他区域上的多层44。任何合适的技术可被用来形成这样的涂层18。在一些实施方式中，涂层18的一个或多个层44可只沉积在PCB10的选择性区域上。例如，涂层18的一个或多个层44可(i)通过掩蔽PCB10的表面以使涂层18只沉积在非掩蔽区域中，(ii)通过使用光辅助等离子体沉积技术(例如，激光或UV光辅助)，和/或(iii)通过使用金属有机化学气相沉积(MOCVD)类型的前体化合物36例如金属烷基和/或羰基前体来选择性地沉积。在其他实施方式中，涂层18可使用一种或多种相减技术来形成。
根据某些实施方式，沉积工艺可被配置成更改PCB10上涂层18的润湿特征。润湿可指(i)被涂覆的PCB10的表面通过液体如水的润湿，(ii)涂层18在焊接工艺期间通过焊料38和/或助焊剂42的润湿，和/或(iii)导电轨16在涂层18已被改变(例如，在本地去除)之后通过焊料38的润湿。涂层18的润湿特征可以根据任何适当的技术来更改。例如，涂层18的润湿特征可以通过使用活性气体等离子体如例如四氟化碳(CF4)的等离子体刻蚀来更改。作为另一例子，涂层18的润湿特征可以通过使用被选择成提供期望的表面活化的气体等离子体例如基于氢气、氧气、氩气、氮气和/或这种气体的组合的气体等离子体的等离子体活化来更改。作为又一例子，涂层18的润湿特征可以通过等离子体聚合和/或通过使用卤代烃(例如，氟代烃、氯代烃等)和/或非卤代烃(例如，聚乙烯、聚丙烯等)的变异形式和/或混合物来更改。作为又一例子，涂层18的润湿特征可以通过液基化学蚀刻来更改，液基化学蚀刻可使用例如强酸(例如，硫酸、硝酸等)和/或氧化剂(例如，过氧化氢)来更改涂层18的表面活化和/或表面粗糙度。在一些实施方式中，涂层18的润湿特征可以在空间上被控制以提供PCB10的具有不同的润湿特征的不同区域。具有增强的润湿特征的区域(在PCB10的表面上)可选择性地控制液体越过PCB10流动的方向。因此，这样的区域可充当“水沟”以将流出的液体引导到液体将不会造成损害的区域。
在一些实施方式中，PCB10的一些或所有表面可完全地或实质上完全地被涂层18密封。这可保护PCB10和/或防止PCB10的水吸收和/或“湿润”。此外或者可选地，这可减少来自基底14内和/或来自导电轨16的下面或邻近导电轨16的任何腐蚀作用。因此，涂层18可保护具有基于环氧树脂、基于纸和/或基于卡片的基底14的PCB10，其将以其他方式吸收液体(例如水、含水酸和腐蚀性材料)并可能以其他方式容易受腐蚀。
包括涂层18的PCB10可提供优于未被涂覆的PCB10的优势。所公开的涂层18可不提供以下优势、提供一些或所有以下优势。一个优势是，在一些实施方式，涂层18可允许PCB10在严酷的和/或腐蚀性环境中工作。传统的PCB10通常不能在这样的环境中可靠地运行。在未被涂覆的PCB10上的导电轨16可被腐蚀，这可导致器件的寿命比正常预期的短得多。这可例如出现在未被涂覆的PCB10用在非常潮湿的环境中时，特别是在包括溶解的气体如二氧化硫、硫化氢、二氧化氮、氯化氢、氯气、臭氧和/或水蒸汽的微观水滴形成腐蚀性溶液的场合。这可导致薄膜或腐蚀物沉积在未被涂覆的PCB10上的导电轨16之间形成，这可引起短路。在一些情况下，制造商在将电子部件12焊接到PCB10之后将聚合物的共形涂层涂敷到PCB10。然而，这样的共形涂层一般是昂贵的。在电子部件12已被焊接到PCB10之后，涂敷这样的共形涂层可能在制造工艺中需要额外的步骤。当必须再加工损坏的或失效的PCB10时或当必须测试PCB10以确定它的性能或校正问题时，这样的共形涂层可能还需要去除共形涂层的另一步骤。与这样的共形涂层相反，包括卤代烃聚合物的涂层18可代表用于在严酷的和/或腐蚀性的环境中保护PCB10的更低成本和/或更高性能的解决方案。在一些实施方式中，在将电子部件12连接(例如，焊接、引线接合等)到导电轨16之后，涂层18的一个或多个层44可用共形方式被涂敷到PCB10。因此，涂层18可被涂敷到被填充的PCB10作为共形涂层18，其提供本文所述的一个或多个优势(例如，抗氧化/抗腐蚀、焊料通过能力、引线接合的能力、z-轴导电性等)。
另一优势是，在一些实施方式中，涂层18可防止基底14、导电轨16和/或PCB10的其他元件吸收水和/或溶剂。传统PCB10的元件可包括吸收液体、蒸汽和/或气体形式的水和/或溶剂(包括水、有机、无机和/或混合溶剂)的材料。例如，包括织物(例如，环氧树脂接合的玻璃纤维织物)、纸(例如，合成树脂接合的纸、棉纸、酚醛棉纸、环氧树脂、纸、纸板等)、纺织品和/或木基物材料(天然和/或合成)的基底14可吸收基于水和/或溶剂的化学物质。作为另一例子，包括金属、导电聚合物和/或印刷导电油墨的导电轨16可吸收基于水和/或溶剂的化学物质。作为又一例子，PCB10可包括磁性结构、印刷磁性油墨和/或可吸收基于水和/或溶剂的化学物质的其他元件。因此，PCB10可包括多孔的和/或亲水的结构，其对水和/或溶剂有可引起对这些结构的变化的自然倾向。(材料在液相中或通过来自气相的冷凝与水和/或溶剂相互作用的倾向可包括固体溶剂。)当PCB10的元件吸收水和/或溶剂时，可能导致一个或多个问题。这些问题可包括：(i)由于热膨胀系数中的差异引起的在热循环的过程中增加的机械应力；(ii)PCB元件的粘附特性的改变；(iii)对PCB元件的介电常数和损耗角正切的改变；(iv)结构的膨胀使一些材料变得不适合于电镀通孔和/或用在一些高湿条件中，尤其是使用高电压的条件；(v)导电轨16在导电轨16和基底14之间的界面处或附近的腐蚀；(vi)机械强度的损失；(vii)在水存在时在PCB10中的材料的重排和/或(viii)在存在导致PCB10的腐蚀和/或劣化的外加场时的电解。
另一优势可以被实现，其中导电轨16包括导电油墨聚合物。导电油墨聚合物可能倾向于吸收液体和/或湿气，这可导致膨胀、电特性的更改和/或电路性能的下降。此外或者可选地，印刷有源器件(例如，如在塑料电子器件中使用的)可吸收基于水和/或溶剂的化学物质，其可改变印刷有源器件的性能和/或特性。将涂层18涂敷到有源器件和/或包括导电油墨聚合物的导电轨16可以防止水吸收。
在一些实施方式中，涂层18可被配置成展现沿指向被涂覆表面的平面的轴线(“z-轴”22)的导电性，同时充当沿平行于被涂覆表面的轴线(“x-轴”46和“y-轴”48)的绝缘体。因此，涂层18可被涂敷到导电触头50，而没有阻碍这种触头50传输电信号和/或将电流传送到配合触头50的能力。因此，在一些实施方式中，涂层18可保护触头50免受氧化和/或腐蚀，而不妨碍触头50的导电性。
图6A-B示出根据某些实施方式的包括被涂有涂层18的触头50的键盘52。键盘52可以是包括多个键54的输入设备。通过按下键54，用户可使键盘52传输电信号。键盘52可以是包括键54的任何适合类型的输入设备。例如，键盘52可以是圆顶开关键盘52、薄膜式键盘52和/或任何合适的键盘52。
键盘52可包括多个键54。在一些实施方式中，每个键54包括用户可见的被暴露表面56和通常用户不可见的隐蔽面58。导电触头50可被连接到键盘52中的每个键54的隐蔽面58。在一些实施方式中，键盘52包括具有多个导电触头50的PCB10。PCB10上的每个触头50可以对应于键盘52的一个或多个键54。因此，当用户按下特定的键54时，连接到键54的触头50可接触连接到PCB10的相应的触头50，从而允许电信号流动(例如，通过使开路闭合)。
键盘52可包括任何合适类型的键54。键54的实例包括金属“锅仔片(snapdome)”键54、弹簧致动键54和具有一个或多个碳嵌件的硅橡胶按钮。在一些实施方式中，键54可代表薄膜式键盘52的区域。薄膜式键盘52可包括两个薄膜层(例如，塑料或聚合物基底)，其通常由气隙隔开。这两个薄膜的内表面可包括柔性触头50，例如导电油墨(例如，银墨)、导电胶和/或导电粘合剂。薄膜式键盘52的键54的按下可使这两个薄膜的触头50接触，导致信号的传输。应当理解，键盘52可包括任何合适类型和/或组合的键54。
键盘52中的触头50可以是用于连接和/或闭合电路的任何合适的导电器件。触头50可包括电极、连接器、销、垫和/或任何合适的导电器件。触头50可包括任何合适的导电材料。例如，触头50可包括一种或多种金属，例如不锈钢、镍、锡、铜、铝、金、银和/或其任何合适的合金。在一些实施方式中，触头50可包括导电油墨、载银环氧树脂、导电塑料和/或非金属导电材料，例如碳和/或石墨。因此，触头50可包括任何合适类型和/或组合的导电材料。
在一些实施方式中，键盘52中的一个或多个触头50可被涂有涂层18。如上所解释的，涂层18可被配置成在z-轴方向上导电，但在x-轴和y-轴方向上充当绝缘体。换句话说，涂层18可展现在x-轴和y-轴方向上的更高的阻抗和/或电阻，但在z-轴方向上的低阻抗和/或电阻。这种特性可以允许被涂有涂层18的触头50穿过涂层18将电信号和/或电流传导到配合触头50。
键盘52中触头50上的涂层18可具有任何合适的厚度24。在一些实施方式中，触头50上涂层18的厚度24从1nm到2μm。在其他实施方式中，涂层18的厚度24可以从1nm到500nm。在又一些其他实施方式中，涂层18的厚度24可以从3nm到500nm。在又一些其他实施方式中，涂层18的厚度24可以从10nm到500nm。在又一些其他实施方式中，涂层18的厚度24可以从10nm到250nm。在又一些其他实施方式中，涂层18的厚度24可以从10nm到30nm。在又一些其他实施方式中，涂层18是单层卤代烃聚合物(具有几埃的厚度24)。在优选实施方式中，涂层18的厚度24是各种梯度中的10nm到100nm，100nm是优选的厚度24。
在一些实施方式中，涂层18的最佳厚度24可取决于期望的涂层特性。例如，如果需要非常高的环境韧性(例如，高抗腐蚀性和耐磨性)，那么较厚的涂层18可能是优选的。在一些实施方式中，涂层18的厚度24可被优化，在器件的不同位置处有不同的厚度24，取决于哪些特性被优化(例如，环境保护相对于z-轴导电性)。涂层18可为了顺应性被优化，以在弯曲时避免裂开；以最小化涂层18上的磨损和/或由涂层18引起的磨损；为了环境保护；为了更柔软的下层材料的物理保护；为了电路微调的可控电阻；为了传感器/电极的基准测量的稳定性；和/或为了表面能量、电荷消耗和/或模糊现象。
如上所述，被涂有涂层18的触头50可穿过涂层18将电信号和/或电流传导到配合触头50。在本上下文中，词组“穿过而传导”可以指在两个或多个触头50之间传导电信号和/或电流而没有去除涂层18。因此，涂层18可被沉积在至少两个配合触头50之间，并且然后信号和/或电流可在配合触头50之间传导而没有去除涂层18。穿过涂层18传导信号和/或电流的能力可至少部分地是由于涂层18在z-轴方向上的低阻抗和/或电阻。因此，词组“穿过而传导”可以指在两个或多个触头50之间传导电信号和/或电流而没有去除涂层18。
涂层18的导电性可根据任何适当的技术来测量。在一些实施方式中，涂层18的导电性可通过确定涂层18的电阻来测量。这种测量可通过将导线焊接到触头50并将导线连接到电阻计60来实现。预定的力62可使触头50彼此接触(例如，开始电接触)。如图6B所示，电阻计60可然后测量穿过在相应的触头50之间的涂层18的电阻。作为参考点，触头50本身的电阻可通过测量未被涂覆的触头50之间的电阻来确定。根据某些实施方式，涂层18可展现范围在零到十千欧姆(kΩ)中的z-轴电阻。在优选实施方式中，涂层18可展现范围在零到一欧姆(Ω)中的z-轴电阻。
图7是根据某些实施方式的示出具有不同厚度24的示例性涂层18的z-轴电阻的图示64。图示64中所示的量度是示例性涂层18的z-轴电阻的示例性值。然而，应当理解，与不同材料、结构、沉积技术和/或其他因素有关的涂层可展现不同量的z-轴导电性。虽然图示64示出相对于厚度24的z-轴电阻，但是应当理解，其他变量(例如，材料、结构、沉积方法等)可影响涂层18的z-轴导电性。
在所示的实施例中，键盘52上的示例性涂层18的z-轴电阻使用电阻计60来测量，如图6B所示。此实施例中的触头50被涂有PTFE类型的材料。金属“锅仔片”键54被用作触头50之一。电导线被焊接到触头50并且连接到电阻计60。预定的力62(约5牛顿米)被施加到一个触头50，使得该触头50接触相应的触头50。电阻计60然后测量接触触头50之间的电阻。预定的力62通过使用镀ENIG的轨道并通过改变力62而被施加，直到完成稳定的电阻测量。重复测量不同厚度24的涂层18。所产生的读数被调整以考虑(i)(即，对每个触头50有一个厚度24)在测量路径中存在两种厚度24的涂层18的事实和(ii)没有涂层18的特定触头50的电阻。触头50的电阻通过使用未被涂覆的PCB10作为参考来确定。
这些测量的结果在图7中的图示64中和下面的表中示出。图7中的图示64包括对应于涂层18的电阻的第一轴线66和对应于涂层18的厚度24的第二轴线68。所测量的电阻被示为图示64中的点70。
虽然前述实施例示出包括PTFE类型材料的特定涂层18的电阻，但是应当理解，涂层18可包括任何合适类型和/或组合的卤代烃聚合物。虽然前述实施例示出具有特定厚度24的涂层18的电阻，但是应当理解，涂层18可被配置成具有任何合适的厚度24。
一般来说，器件中的触头50可在器件的构建之前或之后被涂有涂层18。在优选实施方式中，触头50可在器件的构建之前被涂有涂层18。涂层18可被涂敷到触头50的一个、一些、或者所有表面。在一些实施方式中，涂层18可被涂敷到器件(例如，键盘52)的一个或多个表面。涂层18可被涂敷到触头50和/或器件的将被暴露于环境的表面，例如充当在电路的两个或多个部分之间的电接触区域的表面。除触头50的表面以外，还将涂层18涂敷到器件的表面可(i)增加对器件免受腐蚀和/或氧化的保护和/或(ii)防止到器件中的接触区域的损坏路线的形成。
涂层18可根据任何合适的技术沉积在触头50上。例如，涂层18可使用化学气相沉积(CVD)、分子束外延(MBE)、等离子体增强化学气相沉积(PE-CVD)、高压/大气等离子体沉积、金属有机化学气相沉积(MO-CVD)和/或激光增强化学气相沉积(LE-CVD)来沉积。在一些实施方式中，涂层18可通过互穿聚合物网络(IPN)的创建和/或通过聚合物或单体的单层表面吸收(SAM)形成原位聚合物和/或聚合物合金来沉积在触头50上。在其他实施方式中，涂层18可使用液体涂覆技术例如液体浸渍、喷涂、旋涂、溅射和/或溶胶-凝胶工艺来沉积。
根据某些实施方式，涂层18可使用等离子体沉积来沉积在触头50上，如上面关于图2所描述的。因此，触头50可放置在反应器28中的腔30中。反应器28可然后将气体(例如，氢气、氩气和/或氮气)引入到腔30中以清洁触头50。在一个或多个步骤中，反应器28可然后将一种或多种前体化合物36引入到腔30中，以通过等离子体沉积在触头50上形成单层或多层涂层18。在一些实施方式中，涂层18可遵循触头50的三维形式。用于将涂层18沉积在触头50上的优选方法可取决于期望的涂层18的特定厚度24。液体涂覆技术对较厚的涂层18可能是优选的，而等离子体沉积对较薄的涂层18可能是优选的。
用于将涂层18沉积在触头50上的技术可被配置成控制涂层18的z-轴导电性。在一些实施方式，涂层18的z-轴导电性可通过调整一个或多个下列因素来控制：
■涂层18中卤代烃材料的成分，其可包括组合不同的卤代烃材料并控制不同材料的层44之间的缓变。
■涂层18中卤代烃材料中的卤素原子/杂原子/碳原子的比率。
■卤代烃涂层材料中碳的比例。
■卤代烃涂层材料中的共轭度。
■卤代烃涂层材料的平均分子量。
■卤代烃涂层材料中支化和交联程度。
■卤代烃涂层材料中分子的分子大小分布。
■卤代烃涂层材料的密度。
■卤代烃涂层材料中额外掺杂剂的存在。
■卤代烃涂层材料中离子/盐、离子和/或共价成分的存在。
■有机/聚合物和包括过渡金属的无机化合物的存在，包括卤代烃涂层材料中的络阳离子和阴离子。
■卤代烃涂层材料中具有可变氧化态的化合物和/或元素的存在。
■卤代烃涂层材料中具有离域特征的化学化合物的存在。
■卤代烃涂层材料中封留成分的存在。
■当涂层18通过等离子沉积来沉积时，等离子体条件(例如，功率、气体压力、电极布置)的调整。
■卤代烃涂层材料的厚度(例如，较厚的涂层18可展现比相同材料的较薄涂层18大的电阻)。
■涂层18的取向。
■涂层18的连续性(例如，多孔性和/或三维结构)。
虽然在以上实施例中描述了键盘52，但是涂层18可被涂敷到任何类型的器件中的触头50。例如，涂层18可被涂敷到安全开关、报警开关、保险丝座、移动电话上的键盘52、触摸屏、电池、电池端子、半导体芯片、智能卡、传感器、测试芯片、弹性连接器(例如，导电胶条)、电连接器(例如，插座和插头)、终结器、压接连接器、压配连接器中的触头50和/或滑动触头50，例如在芯片、智能卡、令牌和/或读数器机制中使用的那些。
图8示出根据某些实施方式的包括具有被涂覆触头50的传感器74的测量器件72。传感器74可以是任何合适类型的传感器74。在一些实施方式中，传感器74是测量分析物例如有毒气体、葡萄糖、基于生理液体的化学化合物和/或其他化学化合物的一次性传感器74。传感器74可包括薄膜76、一个或多个电极78、一个或多个触头50和传感器基底80。薄膜76可以是过滤流体以允许分析物到达电极78的任何合适的材料。在一些实施方式中，薄膜76可以是生物相容的薄膜。因此，分析物可以穿过薄膜76扩散并在电解质-催化剂界面处起反应，这可产生电流。
传感器74中的电极78可包括催化剂和/或被配置成与分析物相互作用的其他材料。例如，电极78可以是包括葡萄糖氧化酶和/或脱氢酶的酶电极。分析物与电极78的相互作用可产生电的或可被转换成电信号的信号。传感器74中的一个或多个触头50可将电信号传输到测量器件72的主体82。在一些实施方式中，电极78上的触头50与测量器件72的主体82电接触，以便电路被制造有测量器件72的主体82。在一些实施方式中，通过触头50的总电荷可以与在电极处和酶起反应的流体中的分析物的量成比例。测量器件72可被配置和/或校准以测量来自触头50的信号，并报告分析物的存在和/或浓度。
电极78可被固定到传感器基底80和/或印制在传感器基底80上。在一些实施方式中，传感器74可包括耦合到电极78的电源。传感器74可以被配置成检测在气体和/或液体状态中的分析物。
传感器74中的触头50可包括任何合适的材料。在一些实施方式中，触头50包括软触头材料，例如碳、导电油墨和/或载银环氧树脂。在一些实施方式中，传感器74中的触头50可与测量器件72的主体82中的另一触头50电接触，从而形成传感器74和测量器件72的主体82之间的电路。触头50可被涂有任何合适的厚度24(例如，从1nm到2μm)的涂层18。传感器74中的一个或多个触头50可以是未被涂覆的。
在一些实施方式中，测量器件的主体82可重复使用，而传感器74是一次性的(例如，只用一次)。在其他实施方式中，传感器74可以是多用途传感器74或以其他方式被设计成长寿命的。测量器件的主体82和传感器74之间的通过触头50的连接可以是可再生的和/或可提供恒定或基本恒定的电阻。如上所述，触头50可包括软触头材料，例如碳、导电油墨、和/或载银环氧树脂。在没有涂层18的情况下，来自这些软材料的粒子可以从触头50脱离并堆积在测量器件72的主体82内的部件上。然而，通过将涂层18涂敷到触头50，可以防止这些软材料从触头50脱离并堆积在测量器件72的主体82中的部件上。
虽然前述实施例描述了将涂层18涂敷到分析物传感器74的触头50，但是应当理解，涂层18可被涂敷到任何类型的传感器74的触头50或其他部件或合适的其他器件。例如，涂层18可被涂敷到任何合适的器件或系统，其中软(例如，碳)焊盘被用来产生重复的电连接。这样的系统可以使用相同的传感器74多次，或可以重复使用带一次性传感器74的同一器件。
在一些实施方式中，在器件的触头50上的涂层18可包括直接在触头50的表面上的非常薄(例如，5nm或更小)的金属卤化物层(优选地，金属氟化物)。在一些实施方式中，金属卤化物层可以是单层、实质上单层或几个单层。在其他实施方式中，金属卤化物层可包括在触头50的表面处的金属卤化物层区。触头50上的金属卤化物层可以是坚固的、可以是惰性的和/或可以防止氧化层和/或其他锈蚀在触头50上形成，氧化层和/或其他锈蚀可能妨碍有效的电接触或后续的加工。
在涂层18通过等离子体沉积来涂敷的实施方式中，当气体等离子体中的活性物质与触头50的金属表面起反应时，金属卤化物层可在触头50上形成。在一些实施方式中，金属卤化物层可使用更高浓度的氟物质来增强。包括卤代烃聚合物的一层涂层18可然后被沉积在金属卤化物层上和/或与金属卤化物层组合。金属卤化物层和卤代烃聚合物层可以是轴向或空间上分立的。可选地，在触头50上的涂层18中可存在从金属卤化物到卤代烃聚合物的逐渐过渡。在一些实施方式中，金属卤化物层可以保护触头50免受氧化，而卤代烃聚合物层(i)可提供免受腐蚀性气体和/或液体的环境保护和/或(ii)可提供氧化保护。如果涂层18中卤代烃聚合物层最终由机械磨损磨掉，则下面的金属卤化物层可以防止氧化积聚，从而使触头50能够继续产生电连接。
在一些实施方式中，涂层18的表面特性可被配置成允许部件接合到涂层18的表面。例如，涂层18可被配置成允许涂层18的表面和电子部件12之间的粘附。在一些实施方式中，涂层18的退火和/或热特性可被配置成使得涂层18的一个或多个层44可以被选择性地从被涂覆的器件去除。
将涂层18涂敷到触头50可提供优于传统器件的优势。涂层18可不提供以下优势、提供一些或所有以下优势。一个优势是，涂层18可通过保护触头50免受环境破坏和/或腐蚀来延长它们的寿命。一些器件通常用在非常潮湿的环境中。在这样的环境中，包括溶解气体(例如，二氧化硫、硫化氢、二氧化氮、氯化氢、氯气、臭氧和/或水蒸汽)的微观水滴可形成腐蚀溶液。湿气的这种水滴可在器件中的触头50上形成腐蚀的薄膜或沉积。这种腐蚀可降低并缩短触头50的使用寿命。传统的涂覆物质例如传统的聚合物和塑料通常是绝缘体，并且因此已被证明不适合于涂覆触头50。然而，包括卤代烃聚合物的涂层18可展现在z-轴方向上的导电性。因此，涂层18可以不妨碍触头50接收和/或发送信号的能力。此外或者可选地，在触头50被涂有涂层18的场合，触头50可受到保护而不受腐蚀。
另一优势是，涂层18可保持触头50的表面的完整性。如上所解释的，触头50的腐蚀和/或氧化可以妨碍和/或干扰触头50彼此产生电连接的能力。这个问题可发生在腐蚀和/或氧化引起绝缘层在触头50的表面上的形成和/或防止触头50彼此产生良好电接触的对触头50的表面的物理变化的场合。此问题可出现在例如未被涂覆的触头50是用于报警系统的安全开关或连接器的场合。这样的系统经常在长时间内是不活动的，但在需要时应正常运行。未被涂覆的触头50可在腐蚀在配合触头50之间形成绝缘障碍物的地方例如保险丝座和电池终端中断开。然而，在触头50被涂有涂层18的场合，触头50可受到保护而免受腐蚀和/或氧化。因此，涂层18可保持触头50的表面完整性。
另一优势是，涂层18可保护触头50免受腐蚀。在包括未被涂覆的触头50的器件中，腐蚀可以防止被设计成移动的触头50运动。在一些情况下，腐蚀可更改电路的电阻/性能和/或使器件的可移除的元件劣化。然而，在触头50被涂有涂层18的场合，触头50可受到保护而免受腐蚀，从而延长包括触头50的器件的寿命。
如上所解释的，电子部件12可通过穿过涂层18焊接(而没有首先去除涂层18)以在电子部件12和PCB10的导电轨16之间形成焊接接缝26来连接到PCB10。在其他实施方式中，电子部件12可通过将电子部件12引线接合到PCB10的导电轨16来连接到被涂覆的PCB10。
图9示出根据某些实施方式的穿过涂层18形成的引线接合84。引线接合84可在导线86和任何合适的表面之间形成。在一些实施方式中，引线接合84可在导线86和电子部件12的表面、导电轨16和/或电路元件之间形成。引线接合84在上面形成的表面可被称为接触表面88。在所示的实施方式中，导线86和接触表面88都被涂有涂层18。在其他实施方式中，导线86可被涂覆而接触表面88可不被涂覆。在又一些其他实施方式中，导线86可不被涂覆而接触表面88可被涂覆。在一些实施方式中，涂层18仅被涂敷到导线86和/或接触表面88的区域，在该区域中引线接合84将被形成。在其他实施方式中，涂层18被涂敷在所有或实质上所有的导线86和/或触头表面88上。
术语“引线接合”通常是指用于在缺乏焊料38和/或助焊剂42的情况下连接电子部件12和/或电路元件的技术。在一些实施方式中，引线接合可被用来使用导电导线86产生两个或多个部件之间的电连接。引线接合可被用来产生裸芯片形式的集成电路和集成电路内的引线框之间的相互连接。此外或者可选地，引线接合可被用来产生裸芯片和PCB10之间的相互连接。
引线接合84可使用导线86和引线接合器90在触头表面88上形成。引线接合84可使用任何合适类型的导线86形成。术语“导线”可以指导电材料的一条或多条细长线。在一些实施方式中，导线86可传送电流、传输电信号和/或承受机械负载。在一些实施方式中，导线包括销、细丝、电引线和/或电子部件12的腿。
导线86可包括任何合适的材料。在一些实施方式中，导线86包括一种或多种导电材料，例如普通金属、贵金属/稀有金属、导电聚合物和/或导电非金属材料。在优选实施方式中，导线86包括金、铝、铜和/或银。在其他实施方式中，导线86包括镍、钯、铂、铑、铱、锡、铅、锗、锑、铋、铟、镓、钴、铁、锰、铬、钒、钛、钪、锆、钼、钨、其他过渡金属和/或其他合适的材料。导线86可包括任何合适的金属合金和/或组合的导电材料。在一些实施方式中，包括容易氧化和/或生锈的金属(包括合金)的导线86可特别受益于涂层18。将涂层18涂敷到导线86可以延长包括导线86的器件的保存寿命和/或功能寿命。
导线86可具有圆形、矩形或任何其他合适形状的横截面。在一些实施方式中，具有矩形横截面的导线86被称为带。在导线86具有圆形横截面的实施方式中，导线86可具有在5μm到1mm范围内的直径92。在其他实施方式中，导线86可具有在10μm到200μm范围内的直径92。在优选的实施方式中，导线86具有在15μm到75μm范围内的直径92。在导线86具有矩形横截面的实施方式中，导线86的一侧可具有在5μm到1mm范围内的尺寸。在其他实施方式中，矩形导线86的一侧可具有在10μm到200μm范围内的尺寸。在优选实施方式中，矩形导线86的一侧可具有在20μm到75μm范围内的尺寸。不同类型的导线86可能需要不同的引线接合设备和/或参数。
引线接合器90通常可操作来在导线86和接触表面88之间形成引线接合84。引线接合器90可以是使用热和/或压力在导线86和接触表面88之间形成接合的任何合适类型的机器。引线接合器90可以是楔形-楔形引线接合器90、球形-楔形引线接合器90、三向可转换引线接合器90、超声波绝缘引线接合器90、高频引线接合器90、手动引线接合器90和自动引线接合器90和/或任何合适类型的引线接合器90。在一些实施方式中，引线接合器90包括针状工具(称为毛细管)，导线86通过该针状工具。引线接合器90可将导线86的一端定位在接触表面88上，以形成球形接合84a或楔形接合84b。术语“球形”和“楔形”通常是指导线86在产生连接的点处的几何形状。引线接合的这两种方法——球形接合及楔形接合——可使用热、压力和/或超声能量的不同组合以在导线86的任一端或两端进行熔焊。
在一些实施方式中，引线接合器90通过将高压电荷施加到导线86来形成球形接合84a，这可在引线接合器90的毛细管的顶端处熔化导线86。由于熔融金属的表面张力，引线86的顶端可形成球。在球固化之前、期间或之后，引线接合器90可启动毛细管，使导线86的端部接触接触表面88。引线接合器90可然后施加热、压力和/或超声能量以在导线86的端部和接触表面88之间产生焊接。因此，引线接合器90可形成球形接合84a。图10A示出根据某些实施方式的在未被涂覆的导线86和被涂覆的接触表面88之间形成的球形接合84a的显微图像。导线86和接触表面88可包括任何合适类型和/或组合的导电材料。在所示的实施方式中，导线86包括金而接触表面88包括铜。接触表面88可以在涂层18被涂敷到接触表面88之前被预处理。在所示的实施例中，用液基硫酸/过氧化氢溶液来预处理接触表面88。在干燥后，示例性接触表面88然后用氢等离子体来处理，在此之后，涂层18被沉积在接触表面88上。在所示的实施例中，导线86和接触表面88之间的球形接合84a在涂层18被沉积在接触表面88上之后形成。虽然前述实施例示出用特定溶液和氢等离子体预处理的接触表面88，但是应当理解，任何合适的表面处理可在涂敷涂层18之前被使用。应当进一步理解，在一些实施方式中，在涂敷涂层18之前可不发生接触表面88的表面处理。
图10B示出根据某些实施方式的在未被涂覆的导线86和被涂覆的接触表面88之间的球形接合84a的剖视图的显微图像。导线86和接触表面88可包括任何合适类型和/或组合的导电材料。在所示的实施方式中，导线86包括金而接触表面88包括铜。接触表面88可以在涂层18被涂敷到接触表面88之前被预处理。在所示的实施例中，用液基硫酸/过氧化氢溶液来预处理接触表面88。在接触表面88干燥之后，涂层18被沉积在示例性接触表面88上。在此实施例中被涂覆的接触表面88然后用氢等离子体来后处理。在此实施例中，球形接合84a然后在导线86和接触表面88之间形成。
虽然前述实施例示出用特定溶液预处理并用氢等离子体后处理的接触表面88，但是应当理解，接触表面88可接受任何合适的预处理和/或后处理。应当进一步理解，在一些实施方式中，在涂敷涂层18之前或之后可不发生接触表面88的表面处理。
在一些实施方式中，引线接合器90在导线86和接触表面88之间形成楔形接合84b。通过靠着接触表面88挤压导线86，引线接合器90可形成楔形接合84b。在形成楔形接合84b之后，引线接合器90可切割导线86。图11A示出根据某些实施方式的在未被涂覆的导线86和被涂覆的接触表面88之间的楔形接合84b的显微图像。图11B示出在被涂覆的导线86和被涂覆的接触表面88之间的楔形接合84b的剖视图的显微图像。
引线接合器90可被配置成在导线86的一端处形成球形接合84a并在导线86的另一端处形成楔形接合84b。此工艺可被称为球形-楔形接合。图12示出根据某些实施方式的具有球形接合84a和楔形接合84b的PCB10。在一些实施方式中，引线接合器90可首先在接触表面88和导线86的一端处的熔融球面球之间形成球形接合84a。球形接合84a可使用热和/或超声能量形成。引线接合器90可然后使用导线86形成期望的高度和形状的环。一旦环在期望位置中用于形成第二接合，引线接合器90就可在导线86和接触表面88之间形成楔形接合84b。在形成楔形接合84b之后，引线接合器90可切割导线86，留下可形成球面球的自由端，球面球可以被用来形成下一个引线键合84。
在一些实施方式中，引线接合器90可被配置成在导线86的两端处形成楔形接合84b。此工艺可被称为楔形-楔形接合。楔形接合可依靠超声和摩擦能量的组合。楔形接合84b可在有或没有通过加热导线86而引入的额外热能的作用的情况下形成。在一些实施方式中，楔形接合84b对于将导线86连接到PCB10的导电轨16可能是优选的。
一般来说，通过使用没有或实质上没有污染物例如氧化产物的导线86和接触表面88可以实现良好的引线接合84。传统上，使用铜导线86实现良好的引线接合84很难，因为铜在正常大气条件下很容易氧化。在导线86的表面和/或接触表面88上的铜氧化物层可能使引线接合84难以形成。此外，引线接合所需的高温可导致增加的氧化。作为结果，制造商已避免使用容易氧化的导线86(例如，铜线)，或需要使用惰性气氛来防止氧化。在某些情况下，制造商尝试紧接着在引线接合之前清洁铜导线86以从铜导线86的表面去除积聚的铜氧化物和/或其他锈蚀。铜导线86的清洁和/或使用惰性气氛引入对引线接合工艺的复杂化和费用。作为结果，一些类型的导线86(例如，铜导线)通常己不被用在引线接合中。
将涂层18涂敷到导线86和/或接触表面88可以缓和上面的问题的一些、所有或没有一个。在一些实施方式中，将包括卤代烃聚合物的涂层18涂敷到导线86和/或接触表面88可保护导线86和/或接触表面88免受氧化和/或腐蚀。因此，涂层18可防止将妨碍导线86到接触表面88的接合的氧化和/或腐蚀性层的形成。在一些实施方式中，涂层18可被配置成使得引线接合84可穿过涂层18来形成，而没有预先将涂层18从导线86和/或接触表面88去除。通过防止氧化和/或通过允许引线接合84穿过涂层18而形成，涂层18可减少引线接合工艺的费用和/或困难。
在一些实施方式中，导线86和接触表面88都被涂有涂层18。导线86上的涂层18可与接触表面88上的涂层18相同或实质上相同。可选地，导线86上的涂层18可包括不同于接触表面88上的涂层18的卤代烃聚合物。在其他实施方式中，导线86未被涂覆而接触表面88被涂有涂层18。在又一些其他实施方式中，导线86被涂有涂层18而接触表面88未被涂覆。导线86和/或接触表面88上的涂层18可以是连续的、实质上连续的或非连续的。连续或实质上连续的涂层18对高度防止有害环境可能是优选的。非连续的涂层18对其他目的可能是优选的。
导线86和/或接触表面88上的涂层18可具有任何合适的厚度24。在一些实施方式中，涂层18的厚度24是从1nm到2μm。在其他实施方式中，涂层18的厚度24是从1nm至500nm。在又一些其他实施方式中，涂层18的厚度24是从3nm至500nm。在又一些其他实施方式中，涂层18的厚度24是从10nm到500nm。在又一些其他实施方式中，涂层18的厚度24是从10nm到250nm。在又一些其他实施方式中，涂层18的厚度24是从10nm到30nm。在又一些其他实施方式中，涂层18是单层卤代烃聚合物(例如，具有几埃的厚度24)。在优选的实施方式中，涂层18的厚度24是各种梯度中的10nm到100nm，100nm是优选的厚度24。导线86和/或接触表面88上的涂层18可以是单层涂层18或多层涂层18。
涂层18的最佳厚度24可取决于在引线接合84被形成之后对导线86和/或接触表面88所期望的特定特性。例如，如果期望高水平的抗腐蚀性、耐磨性和/或环境韧性，那么较厚的涂层18可能是被期望的。因此，涂层18的厚度24可针对器件的特定要求来配置或优化。
如上所解释的，涂层18可被配置成使得引线接合器90可穿过涂层18而形成引线接合84。换句话说，引线接合器90可以可操作来将导线86接合到接触表面88，而没有首先从导线86和/或接触表面88去除涂层18。因此，引线接合工艺可选择性地改变引线接合84的区域中的涂层18。在一些实施方式中，通过只在引线接合84的本地区域中的引线接合工艺，涂层18被选择性地从导线86和/或接触表面88去除，以便涂层18保持完整一直到引线接合84。因此，在引线接合84被形成之后，涂层18可邻接引线接合84。在一些实施方式中，涂层18在导线86和/或接触表面88上的每个地方都保持完整，引线接合84产生的地方除外。因为涂层18可保持完整一直到引线接合84，所以在引线接合84被形成之后，涂层18可保护导线86、接触表面88和/或器件的其余部分免受氧化、腐蚀和/或环境的影响。因此，涂层18可为器件提供长期的稳定性和保护。
在一些实施方式中，导线86和/或接触表面88上的涂层18通过楔形接合和/或球形接合的行为和/或工艺来置换。在这些接合方法中，能量可以被有效地耦合到引线接合84的区域中。该能量可以便于涂层18在接触表面88和/或导线86上的置换并且使引线接合84能够形成。如上所解释的，楔形接合可在有或没有通过加热导线86引入的额外热能的作用的情况下依赖于超声和摩擦能量的组合。相反，球形接合可以主要是热超声工艺。对于楔形接合和球形接合，涂层18可选择性地在引线接合84的区域中通过摩擦和/或热力作用来置换。作为结果，通过相变和/或通过蒸发，涂层18可被置换为任一固体材料。
穿过导线86和/或接触表面88之间的涂层18形成的引线接合84可展现良好的接合强度。在一些实施方式中，引线接合84足够强，以至于任何失效在引线接合84和接触表面88之间的界面中发生之前将发生在导线86中。因此，接合强度可大于、小于或等于导线86的失效强度。在导线86具有25μm的直径92的实施方式中，可能需要5g到12g的力来破坏引线接合84。在导线86具有25μm的直径92的实施方式中，可能需要7g到12g的力来破坏引线接合84。引线接合84的强度可通过在涂敷涂层18之前清洁导线86和/或接触表面88来增强。在一些实施方式中，导线86和/或接触表面88可由气体等离子体来处理以实现“超洁净”表面。通过气体等离子体来激活并清洁导线86和/或接触表面88可提供更强的引线接合84。
在一些实施方式中，使用拉力强度测试仪可以测量引线接合84的强度。测量可对接触表面88上涂层18的不同厚度24和对不同类型的导线86重复。在一个实施例中，Kullicke&Soffe4523楔形引线接合器90被用来形成引线接合84。在此实施例中，引线接合器90被设置为以下设置：(i)“第一接合”设置为“功率2.20”、“时间4.0”、“力3.0＝60g”；(ii)“第二接合”设置为“功率2.20”、“时间3.0”、“力3.0＝60g”；(iii)“长时间”间隔的电子设置。在此实施例中，引线接合器90在下表中所列出的导线86和铜接触表面88之间形成引线接合84，铜接触表面88被涂有包括卤代烃聚合物的涂层18。在涂敷涂层18之前，铜接触表面88用液基硫酸/过氧化氢溶液来预处理。
在此实施例中，在引线接合84形成之后，Kullicke&SoffeBT22拉力强度测试仪被用来测量引线接合84的强度。来自此实施例的测量被列在下表中：
在此实施例中，金和铝导线86是未被涂覆的而铜导线86被涂有包括卤代烃聚合物的涂层18。在涂层18之前，使用氢等离子体预处理铜导线86大约两分钟。在此实施例中的每个拉力强度测试中，观察到可能的失效点是由于导线86断裂而不是引线接合84失效。因此，对于此实施例，表中的接合强度有效地代表平均接合强度的下限。
虽然前述实施例示出引线接合84在特定类型的导线86和接触表面88之间的接合强度，但是应当理解，引线接合84可在任何合适类型的导线86和任何合适类型的接触表面88之间形成。虽然前述实施例示出特定类型的引线接合器90，但是应当理解，任何合适类型的引线接合器90可被用来形成引线接合84。虽然前述实施例示出在接触表面88上的涂层18的特定厚度24，但是应当理解，接触表面88和/或导线86上的涂层18可具有任何合适的厚度24。
在一些实施方式中，更改导线86、接触表面88和/或涂层18的表面粗糙度可增加引线接合84的强度。导线86、接触表面88和/或涂层18可被配置有相同或不同的表面粗糙度，以对各种应用优化引线接合84。在一些实施方式中，导线86和/或接触表面88的表面粗糙度可以在涂敷涂层18之前被更改。在一些实施方式中，在涂层18被涂敷到导线86和/或接触表面88之后，涂层18的表面粗糙度可被更改。
导线86、接触表面88和/或涂层18的表面粗糙度可被控制在宏观尺度(例如，等于或大于1μm)上和/或在微观尺度(例如，小于1μm)上。更改导线86和/或接触表面88的表面粗糙度和/或平面度可有效更改在引线接合工艺期间的导线86和/或接触表面88之间的接触面积和/或导线86和/或接触表面88的摩擦特性。这些类型的更改可允许能量在引线接合工艺期间有效地耦合到引线接合84的区域。这些更改可允许强引线接合84在导线86和接触表面88之间形成。
导线86、接触表面88和/或涂层18的表面粗糙度、摩擦特性和/或表面能量特性可通过任何适当的方法例如气体等离子体处理、液体/酸蚀刻、机械处理和/或用于涂层18的沉积的前体化合物36的选择(例如，氯)来更改。
在一些实施方式中，在引线接合工艺之前，涂层18不从导线86和/或接触表面88去除。在其他实施方式中，在引线接合工艺之前，涂层18可被选择性地从导线86和/或接触表面88去除。在又一些其他实施方式中，在引线接合工艺之前，涂层18可被完全从导线86去除和/或从接触表面88的整个区域去除。在涂层18的至少一部分在引线接合工艺之前被去除的实施方式中，涂层18可被选择性地或从一般区域通过加热接触表面88、通过激光烧蚀、通过等离子体加工和/或通过液体化学蚀刻来去除。在这样的实施方式中，涂层18可在引线接合84被形成之后被置换。在其他实施方式中，涂层18可在引线接合之后被涂敷到洁净的接触表面88或预先涂覆的接触表面88上。例如，在选择后续加工或在稍后的时间再加工时需要长期稳定性的场合，可考虑这样的步骤。在一些实施方式中，一旦形成引线接合84，导线86、接触表面88和/或引线接合84就通过涂敷额外的上层涂层18被进一步保护。
使用任何合适的技术可将涂层18涂敷到导线86和/或接触表面88。例如，涂层18可使用化学气相沉积(CVD)、分子束外延(MBE)、等离子体增强化学气相沉积(PE-CVD)、高压/大气等离子体沉积、金属有机化学气相沉积(MO-CVD)和/或激光增强化学气相沉积(LE-CVD)来沉积。在一些实施方式中，涂层18可通过互穿聚合物网络(IPN)的创建和/或通过聚合物或单体的单层表面吸收(SAM)形成原位聚合物和/或聚合物合金来沉积。在其他实施方式中，涂层18可使用液体涂覆技术例如液体浸渍、喷涂、旋涂、溅射和/或溶胶-凝胶工艺来沉积。在一些实施方式中，导线86和/或接触表面88可在制造之后不久被涂有涂层18以便防止氧化。
在一些实施方式中，涂层18可通过等离子体沉积来沉积在导线86和/或接触表面88上，如上面关于图2所描述的。在这样的实施方式中，导线86和/或接触表面88可被放置在腔30中，并且反应器28可将气体(例如，氢气、氩气和/或氮气)引入到腔30中以清洁导线86和/或接触表面88。反应器28可然后将一种或多种前体化合物36引入到腔30中，以在导线86和/或接触表面88上形成单层涂层18或多层涂层18。在一些实施方式中，涂层18可密封和/或遵循导线86和/或接触表面88的三维形式。
在一些实施方式中，导线86和/或接触表面88上的涂层18可包括直接与导线86的表面和/或接触表面88接触的非常薄(例如，5nm或更小)的金属卤化物层(优选地，金属氟化物)。薄金属卤化物层可包括最少量的卤代烃材料(例如，少于重量的百分之一、少于重量的百分之五等)。在一些实施方式中，金属卤化物层可以是单层、实质上单层或几个单层。在其他实施方式中，金属卤化物层可包括在导线86的表面和/或接触表面88处的金属卤化物层区。金属卤化物层可以是坚固的、可以是惰性的和/或可以防止氧化层和/或锈蚀在导线86和/或接触表面88上形成，氧化层和/或锈蚀可能妨碍有效的引线接合。
在涂层18通过等离子体沉积来涂敷的实施方式中，当气体等离子体中的活性物质与金属表面起反应时，金属卤化物层可在导线86和/或接触表面88上形成。在一些实施方式中，金属卤化物层可使用更高浓度的氟物质来增强。包括卤代烃聚合物的一层涂层18可然后沉积在金属卤化物层上和/或与金属卤化物层组合。金属卤化物层和卤代烃聚合物层可以是轴向或空间上分立的。可选地，在涂层18中可能存在从金属卤化物到卤代烃聚合物的缓变过渡。在一些实施方式中，金属卤化物层可以保护导线86和/或接触表面88免受氧化，而卤代烃聚合物层(i)可提供免受腐蚀性气体和/或液体的环境保护和/或(ii)可提供氧化保护。如果涂层18中的卤代烃聚合物层最终由机械磨损磨掉，则下面的金属卤化物层可以防止氧化积聚，从而保护并延长器件的寿命。
在一些实施方式中，涂层18可允许导线86和/或接触表面88在非惰性气氛中被引线接合而没有氧化。术语“非惰性气氛”是指包括通常会氧化和/或腐蚀未被涂覆的导线86和/或未被涂覆的接触表面88的气体(例如，氧气)的大气。如上所解释的，惰性气氛传统上被用来使用未被涂覆的铜导线86形成引线接合。惰性气氛通常包括惰性气体，例如氮气和/或氩气。因为涂层18可保护导线86和/或接触表面88免受氧化和/或腐蚀，所以涂层18可允许引线接合84在非惰性气氛中形成，而有很少或没有氧化的危险。因此，涂层18可降低成本和/或增加引线接合工艺的效率。然而，应当理解，涂层18可被用在导线86和/或接触表面88上，无论引线接合84是否在惰性或非惰性气氛中形成。
虽然本发明已在若干实施方式中被描述，但是本领域的技术人员可提议无数的变化和修改，且意图是本发明包括落在目前附加权利要求的范围内的这样的变化和修改。

Claims (15)

1.一种印刷电路板，所述印刷电路板包括：
基底，其包括绝缘材料；
多条导电轨，其连接到所述基底的至少一个表面；
涂层，其沉积在所述基底的所述至少一个表面上，其中：
所述涂层覆盖所述多条导电轨的至少一部分；以及
所述涂层包括至少一种卤代烃聚合物；
以及
至少一条导线，其通过引线接合连接到至少一条导电轨，所述引线接合穿过所述涂层来形成，而没有预先去除所述涂层，以便所述引线接合邻接所述涂层。
2.如权利要求1所述的印刷电路板，其中：
(a)所述引线接合沿平行于所述基底的所述至少一个表面的平面邻接所述涂层，或
(b)所述引线接合是下列项的至少一个：
球形接合；以及
楔形接合。
3.如权利要求1所述的印刷电路板，其中：
(a)所述导线包括以下项的至少一个：金；铝；银；铜；镍；以及铁，或
(b)所述导线的至少一部分被所述涂层覆盖。
4.如权利要求1所述的印刷电路板，其中：
(a)所述涂层具有从1纳米到2微米的厚度，或
(b)所述涂层具有从10纳米到100纳米的厚度，或
(c)所述至少一种卤代烃聚合物是氟代烃聚合物。
5.如权利要求1所述的印刷电路板，其中，所述引线接合在所述基底的特定区域处形成，所述引线接合的形成改变在所述特定区域处的所述涂层，而不改变在所述基底的其他区域处的所述涂层。
6.如权利要求5所述的印刷电路板，其中：
在形成所述引线接合之前，所述涂层不从所述基底的所述特定区域去除；以及
所述引线接合的形成通过选择性地从所述基底的所述特定区域去除所述涂层来改变在所述基底的所述特定区域处的所述涂层。
7.如权利要求1所述的印刷电路板，
(a)所述印刷电路板还包括通过焊接接缝连接到至少一条导电轨的至少一个电子部件，其中，所述焊接接缝穿过所述涂层被焊接，以便所述焊接接缝邻接所述涂层，或
(b)其中，所述引线接合在所述基底的第一区域处形成，所述第一区域被涂有所述涂层，并且所述印刷电路板还包括：
至少一个电子部件，其在所述基底的第二区域处通过焊接接缝连接到至少一条导电轨，所述第二区域被涂有另一涂层。
8.如权利要求1所述的印刷电路板，其中：
(a)所述涂层被沉积，以便金属卤化物层覆盖所述多条导电轨的至少一部分，或
(b)所述涂层被沉积，以便在所述多条导电轨和所述涂层之间基本上没有金属卤化物层。
9.一种方法，所述方法包括：
将多条导电轨连接到包括绝缘材料的基底的至少一个表面；
将涂层沉积在所述基底的所述至少一个表面上，所述涂层覆盖所述多条导电轨的至少一部分，所述涂层包括至少一种卤代烃聚合物；以及
使引线接合在至少一条导线和至少一条导电轨之间形成，所述引线接合穿过所述涂层来形成，而没有预先去除所述涂层，以便所述引线接合邻接所述涂层。
10.如权利要求9所述的方法，其中：
(a)所述引线接合沿平行于所述基底的所述至少一个表面的平面邻接所述涂层，或
(b)所述引线接合是下列项的至少一个：
球形接合；以及
楔形接合，或
(c)所述导线包括以下项的至少一个：金；铝；银；铜；镍；以及铁，或
(d)在形成所述引线接合之前，所述导线的至少一部分被所述涂层覆盖。
11.如权利要求9所述的方法，其中：
(a)所述涂层具有从1纳米到2微米的厚度，或
(b)所述涂层具有从10纳米到100纳米的厚度，或
(c)所述至少一种卤代烃聚合物是氟代烃聚合物。
12.如权利要求9所述的方法，其中，所述引线接合在所述基底的特定区域处形成，所述引线接合的形成改变在所述特定区域处的所述涂层，而不改变在所述基底的其他区域处的所述涂层。
13.如权利要求12所述的方法，其中：
在形成所述引线接合之前，所述涂层不从所述基底的所述特定区域去除；以及
所述引线接合的形成通过选择性地从所述基底的所述特定区域去除所述涂层来改变在所述基底的所述特定区域处的所述涂层。
14.如权利要求9所述的方法，所述方法还包括：
在沉积所述涂层之后，穿过所述涂层来焊接以在电子部件和连接到所述基底的至少一条导电轨之间形成焊接接缝，所述焊接接缝邻接所述涂层。
15.如权利要求9所述的方法，其中：
(a)所述引线接合在所述基底的第一区域处形成，所述第一区域被涂有所述涂层，并且还包括：
将另一涂层沉积在所述基底的第二区域上；以及
穿过在所述基底的所述第二区域上的另一涂层来焊接以在电子部件和连接到所述基底的至少一条导电轨之间形成焊接接缝，或
(b)其中，沉积所述涂层包括沉积所述涂层的第一层，并且还包括，在形成所述引线接合之后，将所述涂层的第二层沉积在所述基底的所述至少一个表面上，所述涂层的所述第二层覆盖所述引线接合的至少一部分，或
(c)其中，所述引线接合是裸芯片引线接合，或
(d)其中，所述基底被包括在印刷电路板中，并且还包括：
在形成所述引线接合之后，将共形涂层沉积在所述印刷电路板上，所述共形涂层包括至少一种卤代烃聚合物，所述共形涂层具有以下特性的至少一个：
焊料通过能力；
允许引线接合穿过所述共形涂层的能力；以及
沿垂直于被涂有所述共形涂层的表面的轴线的导电性。
CN201610131380.1A 2008-08-18 2009-08-11 卤代烃聚合物涂层 Expired - Fee Related CN105744750B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
GB0815095A GB2462823A (en) 2008-08-18 2008-08-18 A switch
GB0815094A GB2462822B (en) 2008-08-18 2008-08-18 Wire bonding
GB0815096.3 2008-08-18
GB0815096A GB2462824A (en) 2008-08-18 2008-08-18 Printed circuit board encapsulation
GB0815094.8 2008-08-18
GB0815095.5 2008-08-18
CN2009801355060A CN102150480A (zh) 2008-08-18 2009-08-11 卤代烃聚合物涂层

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009801355060A Division CN102150480A (zh) 2008-08-18 2009-08-11 卤代烃聚合物涂层

Publications (2)

Publication Number Publication Date
CN105744750A true CN105744750A (zh) 2016-07-06
CN105744750B CN105744750B (zh) 2019-06-18

Family

ID=41435248

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2009801355060A Pending CN102150480A (zh) 2008-08-18 2009-08-11 卤代烃聚合物涂层
CN201610133298.2A Expired - Fee Related CN105744751B (zh) 2008-08-18 2009-08-11 卤代烃聚合物涂层
CN201610131380.1A Expired - Fee Related CN105744750B (zh) 2008-08-18 2009-08-11 卤代烃聚合物涂层

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN2009801355060A Pending CN102150480A (zh) 2008-08-18 2009-08-11 卤代烃聚合物涂层
CN201610133298.2A Expired - Fee Related CN105744751B (zh) 2008-08-18 2009-08-11 卤代烃聚合物涂层

Country Status (15)

Country Link
US (1) US9055700B2 (zh)
EP (1) EP2327283A2 (zh)
JP (2) JP5645821B2 (zh)
KR (2) KR101591619B1 (zh)
CN (3) CN102150480A (zh)
AU (1) AU2009283992B2 (zh)
BR (1) BRPI0917289A8 (zh)
CA (2) CA2733765C (zh)
MX (1) MX2011001775A (zh)
MY (1) MY155804A (zh)
PH (1) PH12015500087A1 (zh)
RU (2) RU2533162C2 (zh)
SG (2) SG10201701218UA (zh)
TW (1) TWI459878B (zh)
WO (1) WO2010020753A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106132086A (zh) * 2016-07-08 2016-11-16 广东小天才科技有限公司 一种电路板结构及电子元件焊接方法
CN110972405A (zh) * 2019-11-29 2020-04-07 苏州热工研究院有限公司 一种核电厂核级电路板银离子电迁移的防止方法和装置

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0703172D0 (en) 2007-02-19 2007-03-28 Pa Knowledge Ltd Printed circuit boards
US10008637B2 (en) 2011-12-06 2018-06-26 Cree, Inc. Light emitter devices and methods with reduced dimensions and improved light output
WO2010020753A2 (en) 2008-08-18 2010-02-25 Semblant Limited Halo-hydrocarbon polymer coating
GB201003067D0 (en) * 2010-02-23 2010-04-07 Semblant Ltd Plasma-polymerized polymer coating
GB201203927D0 (en) * 2012-03-06 2012-04-18 Semblant Ltd Coated electrical assembly
US8995146B2 (en) 2010-02-23 2015-03-31 Semblant Limited Electrical assembly and method
US9204553B2 (en) 2010-03-23 2015-12-01 Lear Corporation Method for producing a printed circuit board
GB2485419B (en) * 2010-11-15 2015-02-25 Semblant Ltd Method for reducing creep corrosion
US10686107B2 (en) 2011-07-21 2020-06-16 Cree, Inc. Light emitter devices and components with improved chemical resistance and related methods
US10211380B2 (en) 2011-07-21 2019-02-19 Cree, Inc. Light emitting devices and components having improved chemical resistance and related methods
CN103782402B (zh) 2011-07-21 2017-12-01 克利公司 用于改进的化学抗性的发光体器件封装、部件和方法、以及相关方法
KR101175909B1 (ko) * 2011-07-27 2012-08-22 삼성전기주식회사 인쇄회로기판의 표면처리 방법 및 인쇄회로기판
ITRM20110461A1 (it) * 2011-09-07 2013-03-08 Pielleitalia S R L "materiale composito comprendente uno strato di materiale piezoelettrico polimerico accoppiato con un substrato tessile e procedimento per realizzare detto materiale composito"
EP2786429A4 (en) * 2011-12-01 2015-07-29 Cree Inc LIGHT EMITTING DEVICES AND COMPONENTS HAVING ENHANCED CHEMICAL RESISTANCE AND RELATED METHODS
US9496466B2 (en) 2011-12-06 2016-11-15 Cree, Inc. Light emitter devices and methods, utilizing light emitting diodes (LEDs), for improved light extraction
AU2013208273B2 (en) 2012-01-10 2015-11-26 Hzo, Inc. Methods, apparatuses and systems for monitoring for exposure of electronic devices to moisture and reacting to exposure of electronic devices to moisture
JP5693515B2 (ja) 2012-01-10 2015-04-01 エイチズィーオー・インコーポレーテッド 内部耐水性被覆を備える電子デバイス
US9146207B2 (en) 2012-01-10 2015-09-29 Hzo, Inc. Methods, apparatuses and systems for sensing exposure of electronic devices to moisture
JP2013143563A (ja) * 2012-01-10 2013-07-22 Hzo Inc 内部耐水性被覆を備える電子デバイスを組み立てるためのシステム
US9343441B2 (en) 2012-02-13 2016-05-17 Cree, Inc. Light emitter devices having improved light output and related methods
US9240530B2 (en) 2012-02-13 2016-01-19 Cree, Inc. Light emitter devices having improved chemical and physical resistance and related methods
CN107262347A (zh) * 2012-03-06 2017-10-20 赛姆布兰特有限公司 涂覆的电气组件
CN104334287A (zh) 2012-03-23 2015-02-04 Hzo股份有限公司 用于将保护覆层施加至电子装置组件的设备、系统以及方法
JP2013201742A (ja) * 2012-03-23 2013-10-03 Hzo Inc ポートレス電子装置
EP2780935A4 (en) 2013-01-08 2015-11-11 Hzo Inc REMOVAL OF SELECTED PARTS FROM SUBSTRATE PROTECTIVE COATINGS
US9894776B2 (en) 2013-01-08 2018-02-13 Hzo, Inc. System for refurbishing or remanufacturing an electronic device
US10449568B2 (en) 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
DE102013207721A1 (de) * 2013-04-26 2014-10-30 Infineon Technologies Ag Bondverbindung und Bondverfahren
EP2860319A1 (de) * 2013-10-11 2015-04-15 Daw Se Wärmedämmverbund und Wärmedämmverbundareal sowie Wandaufbau, umfassend den Wärmedämmverbund oder das Wärmedämmverbundareal, und verfahren zur herstellung von Wandaufbauten
US9776911B2 (en) 2013-10-28 2017-10-03 Ferro Corporation Dielectric pastes for aluminum substrates
DE102014213944A1 (de) * 2014-07-17 2016-01-21 Siemens Aktiengesellschaft Elektrische Schaltvorrichtung für Mittel- und/oder Hochspannungsanwendungen
CN104320920B (zh) * 2014-10-13 2017-05-10 北京卫星制造厂 一种基于低内应力的电子产品涂覆方法
US9633930B2 (en) * 2014-11-26 2017-04-25 Kookmin University Industry Academy Cooperation Foundation Method of forming through-hole in silicon substrate, method of forming electrical connection element penetrating silicon substrate and semiconductor device manufactured thereby
KR20170016047A (ko) * 2015-08-03 2017-02-13 에스케이하이닉스 주식회사 플래나 스택된 반도체칩들을 포함하는 반도체 패키지
JP6583669B2 (ja) * 2015-08-03 2019-10-02 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール
WO2017051019A1 (en) * 2015-09-24 2017-03-30 Europlasma Nv Polymer coatings and methods for depositing polymer coatings
DE102015221196B4 (de) * 2015-10-29 2019-09-19 Schott Ag Verfahren zur Herstellung eines Bauteiles, Bauteil und Drucksensor
US9893027B2 (en) * 2016-04-07 2018-02-13 Nxp Usa, Inc. Pre-plated substrate for die attachment
US20170358445A1 (en) 2016-06-13 2017-12-14 Gvd Corporation Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles
US11679412B2 (en) 2016-06-13 2023-06-20 Gvd Corporation Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles
GB201621177D0 (en) 2016-12-13 2017-01-25 Semblant Ltd Protective coating
JP2018129409A (ja) * 2017-02-09 2018-08-16 国立研究開発法人産業技術総合研究所 基材背面レーザ光照射による金属粉末低温融解に基くパターン配線回路形成方法とその形成された構造物
US10770238B2 (en) 2017-07-03 2020-09-08 Avx Corporation Solid electrolytic capacitor assembly with hydrophobic coatings
US11257628B2 (en) 2017-07-03 2022-02-22 KYOCERA AVX Components Corporation Solid electrolytic capacitor containing a nanocoating
CN107457475A (zh) * 2017-07-24 2017-12-12 南昌大学 金属表面耐磨涂层的涂覆装置及方法
CN109385174B (zh) 2017-08-10 2021-04-27 财团法人工业技术研究院 底漆组成物与使用该底漆组成物的铜箔基板
US10172244B1 (en) 2018-05-09 2019-01-01 International Business Machines Corporation Construction of printed circuit board having a buried via
JP6490866B1 (ja) * 2018-11-09 2019-03-27 株式会社インテリジェンス・ワークス フレキシブルセンサコネクタ、及びセンサシステム
RU2741623C1 (ru) * 2019-10-03 2021-01-28 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") Способ формирования защитного покрытия на поверхности бескорпусных элементов
US11439024B2 (en) * 2020-07-16 2022-09-06 Steering Solutions Ip Holding Corporation Method for manufacturing water resistant printed circuit board
RU201058U1 (ru) * 2020-08-05 2020-11-25 Общество с ограниченной ответственностью "АЕДОН" Печатная плата с электронным компонентом
RU2751605C1 (ru) * 2020-09-04 2021-07-15 Александр Владимирович Подувальцев Способ монтажа проволочных проводников к контактным площадкам полупроводниковых приборов
WO2022093072A1 (ru) * 2020-10-27 2022-05-05 Акционерное Общество "Модуль-Воронеж" Активная ушная бирка для животных
CN113573493B (zh) * 2021-07-20 2022-08-12 荣耀终端有限公司 一种电路板、电子设备以及电路板的生产方法
US20230326820A1 (en) * 2022-04-07 2023-10-12 Infineon Technologies Ag Anti-Corrosion Particles in Semiconductor Device
CN116900557A (zh) * 2023-08-30 2023-10-20 亿铖达科技(江西)有限公司 一种微波复合加热用纳米锡银铜焊膏及其制备方法和焊接方法
CN118507368A (zh) * 2024-07-18 2024-08-16 芯联集成电路制造股份有限公司 一种半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1300180A (zh) * 1999-11-24 2001-06-20 欧姆龙株式会社 芯片安装、电路板、数据载体及制造方法和电子元件组件
US20040026775A1 (en) * 2000-10-14 2004-02-12 Hans Hecht Method for protecting electronic or micromechanical components
CN1802071A (zh) * 2004-11-16 2006-07-12 株式会社东芝 模块衬底和盘设备

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US391453A (en) * 1888-10-23 collins
US3770571A (en) 1969-04-02 1973-11-06 Richardson Co Fabrication of printed circuit boards
FR2048044B1 (zh) 1969-06-30 1973-01-12 Fmc Corp
US3649475A (en) 1969-07-22 1972-03-14 Gen Dynamics Corp Multi-layer printed circuit boards and methods of making same
US3737339A (en) * 1970-12-18 1973-06-05 Richardson Co Fabrication of printed circuit boards
US3745536A (en) * 1971-03-01 1973-07-10 Burroughs Corp High speed serial scan and read-out of keyboards
GB1399252A (en) 1971-05-19 1975-07-02 Post Office Electrical signal initiating keyboards
US3931454A (en) * 1972-10-17 1976-01-06 Westinghouse Electric Corporation Printed circuit board and method of preparing it
JPS5219875B2 (zh) 1974-02-07 1977-05-31
US3931453A (en) * 1974-08-23 1976-01-06 Walker, Hall, Sears, Inc. Geophone case with improved cable anchor
US4136225A (en) 1977-07-08 1979-01-23 Bell Telephone Laboratories, Incorporated Cover coatings for printed circuits
JPS5439873A (en) 1977-09-06 1979-03-27 Nippon Denso Co Incombustible ypet flexible printed wiring board
US4268568A (en) * 1979-05-14 1981-05-19 Bell Telephone Laboratories, Incorporated Lubricated electrical contacts
US4508756A (en) 1980-10-08 1985-04-02 Murata Manufacturing Co., Ltd. Method for inhibiting oxidation of a copper film on ceramic body
US4369287A (en) 1981-03-16 1983-01-18 Motorola Inc. Permanent fluxing agent and solder-through conformal coating
JPS5997029A (ja) 1982-11-26 1984-06-04 Hitachi Ltd 絶対圧形半導体圧力センサ
US4689110A (en) 1983-12-22 1987-08-25 Trw Inc. Method of fabricating multilayer printed circuit board structure
US4591659A (en) 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
JPS60214941A (ja) 1984-04-10 1985-10-28 株式会社　潤工社 プリント基板
JPS60214942A (ja) 1984-04-10 1985-10-28 株式会社　潤工社 圧縮変形しにくい延伸多孔質四弗化エチレン樹脂体
JPS60257592A (ja) 1984-06-04 1985-12-19 松下電工株式会社 多層プリント配線板
JPS60258232A (ja) 1984-06-04 1985-12-20 Matsushita Electric Works Ltd フツ素系樹脂積層板
JPS61213221A (ja) * 1985-03-19 1986-09-22 Japan Synthetic Rubber Co Ltd プラズマ重合膜の製法
US4710429A (en) 1985-04-15 1987-12-01 The Dow Chemical Company Laminates from epoxidized phenol-hydrocarbon adducts
JPS61243844A (ja) 1985-04-23 1986-10-30 Hitachi Ltd 熱硬化性樹脂組成物
JPS62252016A (ja) 1986-04-24 1987-11-02 富士ポリマテック株式会社 接点ゴム導通部の形成法
CA1312040C (en) 1985-12-19 1992-12-29 Joseph Victor Koleske Conformal coatings cured with actinic radiation
US4732649A (en) 1986-06-18 1988-03-22 Macdermid, Incorporated Method for manufacture of printed circuit boards
US4784901A (en) 1987-04-13 1988-11-15 Japan Gore-Tex, Inc. Flexible printed circuit board base material
US4772509A (en) 1987-04-13 1988-09-20 Japan Gore-Tex, Inc. Printed circuit board base material
US4755911A (en) 1987-04-28 1988-07-05 Junkosha Co., Ltd. Multilayer printed circuit board
US4797178A (en) 1987-05-13 1989-01-10 International Business Machines Corporation Plasma etch enhancement with large mass inert gas
JPH0180974U (zh) 1987-11-20 1989-05-30
US6238774B1 (en) 1988-02-04 2001-05-29 Fujitsu Limited Protection of oxide superconductor
JPH01225539A (ja) 1988-03-04 1989-09-08 Junkosha Co Ltd 積層板
US4975319A (en) 1988-07-14 1990-12-04 General Electric Company Printed circuit board from fibers impregnated with epoxy resin mixture, halogenated bisphenol and polyphenylene ether
EP0355955A3 (en) 1988-07-25 1991-12-27 Hitachi, Ltd. Connection for semiconductor devices or integrated circuits by coated wires and method of manufacturing the same
JPH02120351A (ja) 1988-10-29 1990-05-08 Japan Synthetic Rubber Co Ltd 難燃性樹脂組成物
DE3912580C2 (de) 1989-04-17 1997-08-21 F&K Delvotec Bondtechnik Gmbh Bondstempel
US5141702A (en) 1990-03-13 1992-08-25 Olin Corporation Method of making coated electrical connectors
JPH07120858B2 (ja) 1990-03-30 1995-12-20 株式会社日立製作所 多層プリント回路板およびその製造方法
JPH0465184A (ja) 1990-07-05 1992-03-02 Kansai Paint Co Ltd 電着前処理方法
JP2529459B2 (ja) * 1990-10-22 1996-08-28 松下電器産業株式会社 半導体装置とこれにおけるボンディング方法
JP2505314B2 (ja) * 1991-01-22 1996-06-05 松下電器産業株式会社 電子チップ部品の金属バンプ形成方法
RU2032286C1 (ru) * 1991-01-28 1995-03-27 Особое конструкторское бюро "Спектр" при Рязанском радиотехническом институте Печатная плата с однотипными навесными элементами
ATE125666T1 (de) 1991-02-07 1995-08-15 Siemens Ag Mikromehrlagenverdrahtung.
JP3202271B2 (ja) * 1991-10-09 2001-08-27 株式会社東芝 半導体装置の製造方法
US5274913A (en) 1991-10-25 1994-01-04 International Business Machines Corporation Method of fabricating a reworkable module
JP3129796B2 (ja) 1991-11-21 2001-01-31 ニチモウ株式会社 切断方法
JPH05275487A (ja) 1991-11-22 1993-10-22 Sumitomo 3M Ltd 電子部品表面保護材、その表面保護材を備えた電子部品、およびその表面保護材を使用した電子部品の電気的接続方法
JP3242992B2 (ja) 1992-06-17 2001-12-25 パイオニア株式会社 有機エレクトロルミネッセンス素子
JP3348454B2 (ja) * 1993-02-05 2002-11-20 ソニー株式会社 酸化防止方法
JP3278494B2 (ja) 1993-06-04 2002-04-30 アクトロニクス株式会社 静止誘導機器巻線の加温方法
JP3334301B2 (ja) 1993-11-25 2002-10-15 日本メクトロン株式会社 フッ素樹脂基質と金属との接着剤
IL111497A (en) 1993-12-08 2001-01-28 Rohco Inc Mcgean Seelan preparations are useful as adhesives
CA2118544A1 (en) 1993-12-30 1995-07-01 Henry W. Krautter Reliability elastomeric keypads and method for making same
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5734008A (en) 1994-10-28 1998-03-31 Sumitomo Chemical Company, Limited Polyimide film
DE19535068C2 (de) 1995-09-21 1997-08-21 Lpkf Cad Cam Systeme Gmbh Beschichtung zur strukturierten Erzeugung von Leiterbahnen auf der Oberfläche von elektrisch isolierenden Substraten, Verfahren zum Herstellen der Beschichtung und von strukturierten Leiterbahnen
GB9608952D0 (en) 1995-09-22 1996-07-03 Bnfl Fluorchem Ltd Coating compositions
US7112265B1 (en) 1996-02-14 2006-09-26 Lifescan Scotland Limited Disposable test strips with integrated reagent/blood separation layer
WO1997039610A1 (en) 1996-04-18 1997-10-23 International Business Machines Corporation Organic-metallic composite coating for copper surface protection
WO1998058117A1 (en) 1997-06-14 1998-12-23 The Secretary Of State For Defence Surface coatings
JPH1112716A (ja) 1997-06-19 1999-01-19 Seiko Epson Corp ロウ接用材料およびその製造方法
JPH1140907A (ja) 1997-07-17 1999-02-12 Fuji Photo Film Co Ltd プリント配線板及び部品取り付け方法
US5858074A (en) 1997-07-29 1999-01-12 National Research Council Of Canada Organic solderability preservative compositions
JP3420492B2 (ja) 1998-01-23 2003-06-23 京セラ株式会社 半導体装置
JP3551007B2 (ja) 1998-03-02 2004-08-04 セイコーエプソン株式会社 ワイヤボンディング方法および装置ならびにワイヤバンプの形成方法
JP3974256B2 (ja) 1998-04-22 2007-09-12 新日鐵化学株式会社 アルカリ現像型感光性樹脂組成物
JPH11319635A (ja) 1998-05-15 1999-11-24 Omron Corp 接点用有機物塗布装置及び接点用有機物塗布方法
GB9821267D0 (en) 1998-10-01 1998-11-25 Secr Defence Surface coatings
JP2002531589A (ja) * 1998-11-27 2002-09-24 メタルフェルエーデルンク ゲーエムベーハー ウント コー．カーゲー プラスチック表面層から成る被覆層、及びこの被覆層の製造法並びに装置
US6284308B2 (en) 1998-12-25 2001-09-04 Victor Company Of Japan, Ltd. Manufacturing method of printed circuit board
JP2000211057A (ja) 1999-01-26 2000-08-02 Hitachi Chem Co Ltd 積層用中間板
SG93210A1 (en) 1999-06-29 2002-12-17 Univ Singapore Method for lamination of fluoropolymer to metal and printed circuit board (pcb) substrate
JP3640337B2 (ja) 1999-10-04 2005-04-20 信越化学工業株式会社 圧力センサー装置
IL132898A (en) 1999-11-11 2009-09-01 Nds Ltd System for bitstream generation
EP1172393B1 (en) 1999-12-17 2007-10-31 DAICEL CHEMICAL INDUSTRIES, Ltd. Curable resin composition, process for producing the same, and coated object made with the same
JP2001257437A (ja) 2000-03-10 2001-09-21 Denso Corp 電子回路基板及びその製造方法
US6335224B1 (en) 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
DE10026714A1 (de) 2000-05-30 2001-12-13 Hueck Folien Gmbh Verbundfolie, Verfahren zu ihrer Herstellung und ihre Verwendung
US7465478B2 (en) 2000-08-11 2008-12-16 Applied Materials, Inc. Plasma immersion ion implantation process
US20020134588A1 (en) 2000-12-18 2002-09-26 Dollarhite James Michael Hardsurfacing/hardfacing pertaining primarly to the horizontal directional drilling (HDD) industry utilizing technogenia
JP4644945B2 (ja) * 2001-01-31 2011-03-09 住友ベークライト株式会社 半田接合用硬化性フラックス、半田接合部、半導体パッケージ及び半導体装置
DE10114897A1 (de) * 2001-03-26 2002-10-24 Infineon Technologies Ag Elektronisches Bauteil
US6969472B2 (en) 2001-04-19 2005-11-29 Lsi Logic Corporation Method of fabricating sub-micron hemispherical and hemicylidrical structures from non-spherically shaped templates
JP2002329741A (ja) 2001-05-07 2002-11-15 Sumiden Magnet Wire Kk 銅ボンディングワイヤー
US6589639B2 (en) 2001-05-23 2003-07-08 International Business Machines Corporation Hole fill composition and method for filling holes in a substrate
US6803092B2 (en) 2001-06-26 2004-10-12 3M Innovative Properties Company Selective deposition of circuit-protective polymers
EP1402321A1 (en) 2001-07-04 2004-03-31 Showa Denko K.K. Resist curable resin composition and cured article thereof
DE10133739A1 (de) 2001-07-11 2003-01-30 Mewa Textil Service Ag & Co Man Ohg Transportbehälter
SG117395A1 (en) 2001-08-29 2005-12-29 Micron Technology Inc Wire bonded microelectronic device assemblies and methods of manufacturing same
US6500529B1 (en) 2001-09-14 2002-12-31 Tonoga, Ltd. Low signal loss bonding ply for multilayer circuit boards
JP4409134B2 (ja) 2001-10-09 2010-02-03 パナソニック株式会社 実装システム
TW545092B (en) 2001-10-25 2003-08-01 Matsushita Electric Ind Co Ltd Prepreg and circuit board and method for manufacturing the same
JP4075379B2 (ja) 2002-01-08 2008-04-16 株式会社デンソー フッ素樹脂の表面処理方法およびフッ素樹脂を用いたプリント配線基板の製造方法
US20030215588A1 (en) 2002-04-09 2003-11-20 Yeager Gary William Thermoset composition, method, and article
JP4499344B2 (ja) 2002-05-28 2010-07-07 株式会社日立製作所 樹脂組成物とそれを用いたプリプレグ，積層板および多層プリント回路板
US6776827B2 (en) 2002-09-23 2004-08-17 Syed M. Hasan Method and solution for treating fluorocarbon surfaces
JP2004184340A (ja) 2002-12-05 2004-07-02 Tanaka Kikinzoku Kogyo Kk Ｄｎａプローブ固定電極の製造方法
JP4208597B2 (ja) 2003-02-17 2009-01-14 シャープ株式会社 表示装置、およびこれを用いた携帯電話端末、モバイルゲーム端末、テレビ受像機、立体表示システム
RU2233301C1 (ru) * 2003-09-16 2004-07-27 Федеральное государственное унитарное предприятие "Московское машиностроительное производственное предприятие "Салют" Способ нанесения покрытия на изделия
JP2005112981A (ja) 2003-10-07 2005-04-28 Hitachi Chem Co Ltd 低誘電率樹脂組成物およびそれを用いたプリプレグ、金属張積層板、印刷配線板
US20050121226A1 (en) 2003-10-21 2005-06-09 Park Electrochemical Corporation Laminates having a low dielectric constant, low disapation factor bond core and method of making same
JP4896367B2 (ja) 2003-10-23 2012-03-14 パナソニック株式会社 電子部品の処理方法及び装置
US6923221B2 (en) 2003-12-04 2005-08-02 Gilbarco Inc. Vapor recovery system with ORVR compensation
JP4195365B2 (ja) 2003-12-05 2008-12-10 アルプス電気株式会社 難燃性及び耐湿性を有する回路基板
JP4551654B2 (ja) 2003-12-09 2010-09-29 株式会社神戸製鋼所 プリント配線基板の穴あけ加工に使用する樹脂被覆金属板
JP4694251B2 (ja) 2004-06-10 2011-06-08 四国化成工業株式会社 無鉛半田付け用の銅または銅合金の表面処理剤及びその利用
US8183386B2 (en) 2004-06-10 2012-05-22 Shikoku Chemicals Corporation Phenylnaphthylimidazole compound and usage of the same
DE102004030388A1 (de) 2004-06-23 2006-01-26 Ormecon Gmbh Artikel mit einer Beschichtung von elektrisch leitfähigem Polymer und Verfahren zu deren Herstellung
US7673970B2 (en) 2004-06-30 2010-03-09 Lexmark International, Inc. Flexible circuit corrosion protection
JP5010112B2 (ja) 2004-07-26 2012-08-29 新神戸電機株式会社 プリプレグの製造法、積層板およびプリント配線板の製造法
US7985677B2 (en) 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7579134B2 (en) 2005-03-15 2009-08-25 E. I. Dupont De Nemours And Company Polyimide composite coverlays and methods and compositions relating thereto
JP4262699B2 (ja) 2005-06-22 2009-05-13 日本航空電子工業株式会社 配線基板
JP2007010794A (ja) 2005-06-28 2007-01-18 Hitachi Chem Co Ltd 感光性樹脂組成物及び感光性エレメント
JP2007084764A (ja) 2005-09-26 2007-04-05 Jsr Corp コーティング材およびその製造方法
JP4722669B2 (ja) 2005-10-26 2011-07-13 株式会社日立ハイテクインスツルメンツ プラズマ洗浄装置
JP4438735B2 (ja) 2005-10-31 2010-03-24 日本ピラー工業株式会社 フッ素樹脂プリント基板
JP2007129039A (ja) 2005-11-02 2007-05-24 Nippon Pillar Packing Co Ltd フッ素樹脂プリント基板及びその製造方法
US20070258722A1 (en) 2006-05-08 2007-11-08 Jin Yu Optical receiver
JP2007326956A (ja) 2006-06-07 2007-12-20 Kaneka Corp プリプレグ、積層板、およびこれらからなるプリント配線板
JP4861072B2 (ja) * 2006-06-20 2012-01-25 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7527915B2 (en) 2006-07-19 2009-05-05 E. I. Du Pont De Nemours And Company Flame retardant multi-layer photoimagable coverlay compositions and methods relating thereto
CN101145451B (zh) 2006-08-29 2010-04-14 松下电器产业株式会社 触点开关
US8004860B2 (en) 2006-08-29 2011-08-23 Texas Instruments Incorporated Radiofrequency and electromagnetic interference shielding
US20090008796A1 (en) 2006-12-29 2009-01-08 United Test And Assembly Center Ltd. Copper on organic solderability preservative (osp) interconnect
US20080176096A1 (en) 2007-01-22 2008-07-24 Yen-Hang Cheng Solderable layer and a method for manufacturing the same
GB0703172D0 (en) 2007-02-19 2007-03-28 Pa Knowledge Ltd Printed circuit boards
KR100882023B1 (ko) 2007-05-25 2009-02-05 한국생산기술연구원 표면에너지 제어를 이용한 패터닝 방법
JP2009051876A (ja) 2007-08-23 2009-03-12 Three M Innovative Properties Co コーティング組成物及びそれを使用した物品
US8071160B2 (en) 2007-10-29 2011-12-06 Integrated Surface Technologies Surface coating process
WO2010020753A2 (en) 2008-08-18 2010-02-25 Semblant Limited Halo-hydrocarbon polymer coating
US8618420B2 (en) * 2008-08-18 2013-12-31 Semblant Global Limited Apparatus with a wire bond and method of forming the same
US8995146B2 (en) 2010-02-23 2015-03-31 Semblant Limited Electrical assembly and method
GB201203927D0 (en) 2012-03-06 2012-04-18 Semblant Ltd Coated electrical assembly
GB2485419B (en) 2010-11-15 2015-02-25 Semblant Ltd Method for reducing creep corrosion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1300180A (zh) * 1999-11-24 2001-06-20 欧姆龙株式会社 芯片安装、电路板、数据载体及制造方法和电子元件组件
US20040026775A1 (en) * 2000-10-14 2004-02-12 Hans Hecht Method for protecting electronic or micromechanical components
CN1802071A (zh) * 2004-11-16 2006-07-12 株式会社东芝 模块衬底和盘设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106132086A (zh) * 2016-07-08 2016-11-16 广东小天才科技有限公司 一种电路板结构及电子元件焊接方法
CN110972405A (zh) * 2019-11-29 2020-04-07 苏州热工研究院有限公司 一种核电厂核级电路板银离子电迁移的防止方法和装置

Also Published As

Publication number Publication date
MY155804A (en) 2015-11-30
JP2012500487A (ja) 2012-01-05
US9055700B2 (en) 2015-06-09
PH12015500087B1 (en) 2015-09-28
MX2011001775A (es) 2011-06-20
KR20110044792A (ko) 2011-04-29
CN105744751B (zh) 2019-06-18
JP5813850B2 (ja) 2015-11-17
JP5645821B2 (ja) 2014-12-24
RU2685692C2 (ru) 2019-04-23
RU2014121727A (ru) 2015-12-10
TWI459878B (zh) 2014-11-01
CA2733765C (en) 2017-03-28
TW201014483A (en) 2010-04-01
EP2327283A2 (en) 2011-06-01
KR20140099949A (ko) 2014-08-13
KR101591619B1 (ko) 2016-02-04
CA2957997A1 (en) 2010-02-25
WO2010020753A2 (en) 2010-02-25
US20110253429A1 (en) 2011-10-20
RU2011110260A (ru) 2012-10-20
BRPI0917289A2 (pt) 2015-11-10
AU2009283992A1 (en) 2010-02-25
CA2733765A1 (en) 2010-02-25
SG10201701218UA (en) 2017-03-30
AU2009283992B2 (en) 2014-06-12
PH12015500087A1 (en) 2015-09-28
KR101574374B1 (ko) 2015-12-03
CN105744750B (zh) 2019-06-18
WO2010020753A3 (en) 2010-06-24
JP2015065445A (ja) 2015-04-09
BRPI0917289A8 (pt) 2019-09-17
RU2533162C2 (ru) 2014-11-20
CA2957997C (en) 2019-10-22
CN102150480A (zh) 2011-08-10
CN105744751A (zh) 2016-07-06
SG193213A1 (en) 2013-09-30

Similar Documents

Publication Publication Date Title
CN105744750A (zh) 卤代烃聚合物涂层
US8618420B2 (en) Apparatus with a wire bond and method of forming the same
CN101682998B (zh) 印刷电路板
GB2462824A (en) Printed circuit board encapsulation
AU2014202320B2 (en) Halo-hydrocarbon polymer coating

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190618

Termination date: 20200811

CF01 Termination of patent right due to non-payment of annual fee