JP6013444B2 - 半導体装置及び半導体装置の作製方法 - Google Patents

半導体装置及び半導体装置の作製方法 Download PDF

Info

Publication number
JP6013444B2
JP6013444B2 JP2014263776A JP2014263776A JP6013444B2 JP 6013444 B2 JP6013444 B2 JP 6013444B2 JP 2014263776 A JP2014263776 A JP 2014263776A JP 2014263776 A JP2014263776 A JP 2014263776A JP 6013444 B2 JP6013444 B2 JP 6013444B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014263776A
Other languages
English (en)
Other versions
JP2015109454A (ja
Inventor
俊成 佐々木
俊成 佐々木
坂田　淳一郎
淳一郎 坂田
大原　宏樹
宏樹 大原
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014263776A priority Critical patent/JP6013444B2/ja
Publication of JP2015109454A publication Critical patent/JP2015109454A/ja
Application granted granted Critical
Publication of JP6013444B2 publication Critical patent/JP6013444B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Dram (AREA)
  • Shift Register Type Memory (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Vehicle Body Suspensions (AREA)

Description

酸化物半導体を用いる半導体装置の作製方法に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用い
て薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩ
Ｃや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン
グ素子として開発が急がれている。
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知ら
れた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられてい
る。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１乃至４、非特許文献１参照。）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、
ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎ
を有する多元系酸化物半導体として知られている（非特許文献２乃至４参照。）。
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体を薄膜トラン
ジスタのチャネル層として適用可能であることが確認されている（特許文献５、非特許文
献５及び６参照。）。
特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製し
、提供することを課題の一とする。
チャネル形成領域を含む半導体層、ソース領域及びドレイン領域を酸化物半導体層とする
薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体層の純度を高め
、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）
を行う。また、酸化物半導体層中だけでなく、ゲート絶縁層内に存在する水分などの不純
物を低減し、上下に接して設けられる膜と酸化物半導体層の界面に存在する水分などの不
純物を低減する。
本明細書において、チャネル形成領域を含む半導体層に用いる酸化物半導体膜を第１の酸
化物半導体膜（第１の酸化物半導体層）、ソース領域及びドレイン領域に用いる酸化物半
導体膜を第２の酸化物半導体膜（第２の酸化物半導体層）という。
水分などの不純物を低減するため、第１の酸化物半導体膜及び第２の酸化物半導体膜を形
成後、第１の酸化物半導体膜及び第２の酸化物半導体膜が露出した状態で窒素、または希
ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での２００℃以上
、好ましくは４００℃以上６００℃以下の加熱処理を行い、第１の酸化物半導体膜及び第
２の酸化物半導体膜の含有水分を低減する。加熱後は酸素雰囲気下で室温以上１００℃未
満の範囲まで徐冷する。
窒素、またはアルゴンなどの不活性気体雰囲気下、或いは減圧下での加熱処理によって膜
中の含有水分を低減させた第１の酸化物半導体膜及び第２の酸化物半導体膜を用いて、薄
膜トランジスタの電気特性を向上させるとともに、量産性と高性能の両方を備えた薄膜ト
ランジスタを実現する。
加熱温度の条件を振り、窒素雰囲気下で加熱処理を行った複数の試料を昇温脱離分析装置
ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定で測
定した結果を図２９に示す。
昇温脱離分析装置は、試料を高真空中で加熱・昇温中に試料から脱離、発生するガス成分
を四重極質量分析計で検出、同定する装置であり、試料表面、内部から脱離するガス及び
分子が観察できる。電子科学株式会社製の昇温脱離分析装置（製品名：ＥＭＤ−ＷＡ１０
００Ｓ）を用い、測定条件は、昇温約１０℃／分とし、測定中は約１×１０−７（Ｐａ）
の真空度である。また、ＳＥＭ電圧は１５００Ｖとし、Ｄｗｅｌｌ Ｔｉｍｅは、０．２
［ｓｅｃ］とし、使用チャネル数は２３個とする。なお、Ｈ２Ｏのイオン化係数を１．０
、Ｈ２Ｏのフラグメンテーション係数を０．８０５、Ｈ２Ｏのスルーパス係数を１．５６
、Ｈ２Ｏのポンピングレートを１．０とする。
図２９は、ガラス基板上に膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜した
試料（サンプル１）と、窒素雰囲気下での加熱温度を２５０℃とし１時間の加熱処理を行
った試料（サンプル３）と、窒素雰囲気下での加熱温度を３５０℃とし１時間の加熱処理
を行った試料（サンプル２）と、窒素雰囲気下での加熱温度を４５０℃とし１時間の加熱
処理を行った試料（サンプル４）と、窒素雰囲気下での加熱温度を３５０℃とし１０時間
の加熱処理を行った試料（サンプル５）とを比較したものであり、Ｈ２ＯについてのＴＤ
Ｓ測定結果を示すグラフである。図２９の結果から、窒素雰囲気での加熱温度が高ければ
高いほど、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜中から脱離する水分（Ｈ２Ｏ）などの不純
物が低減されていることがわかる。
また、図２９のグラフから、２００℃〜２５０℃付近で確認できる水分（Ｈ２Ｏ）などの
不純物が脱離したことを示す第１のピークと、３００℃以上で水分（Ｈ２Ｏ）などの不純
物が脱離したことを示す第２のピークとが確認できる。
なお、窒素雰囲気下で４５０℃の加熱処理を行った試料は、その後、室温で大気中に１週
間程度放置しても２００℃以上で脱離する水分は観測されず、加熱処理によって、Ｉｎ−
Ｇａ−Ｚｎ−Ｏ系非単結晶膜が安定化することが判明している。
また、ＴＤＳ測定により、Ｈ２Ｏの他にＨ、Ｏ、ＯＨ、Ｈ２、Ｏ２、Ｎ、Ｎ２、及びＡｒ
のそれぞれについて測定を行ったところ、Ｈ２Ｏ、Ｈ、Ｏ、及びＯＨは、はっきりとピー
クが観測できたが、Ｈ２、Ｏ２、Ｎ、Ｎ２、及びＡｒはピークが観測できなかった。試料
は、ガラス基板に膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜したものを用
いており、加熱条件は、窒素雰囲気下２５０℃１時間、窒素雰囲気下３５０℃１時間、窒
素雰囲気下３５０℃１０時間、窒素雰囲気下４５０℃１時間とし、比較例として加熱処理
なしのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と、ガラス基板のみとをそれぞれ測定した。図
３０にＨのＴＤＳ結果を示し、図３１はＯのＴＤＳ結果を示し、図３２はＯＨのＴＤＳ結
果を示し、図３３はＨ２のＴＤＳ結果を示す。なお、上記加熱条件での窒素雰囲気の酸素
濃度は、２０ｐｐｍ以下である。
以上の結果より、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の加熱処理を行うことにより、主と
して水分が放出されることがわかる。すなわち、加熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系
非単結晶膜から水分（Ｈ２Ｏ）の脱離が主として起こり、図３０で示すＨ、図３１で示す
Ｏ及び図３２で示すＯＨのＴＤＳの測定値は、水分子が分解して生成された物質が影響し
ている。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜には水素、ＯＨも含まれると考えられ
ることから、これらも熱処理により付随して放出されている。
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、
或いは減圧下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書で
は、この加熱処理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわ
けではなく、Ｈ、ＯＨなどを含む不純物が脱離することを含めて脱水化または脱水素化と
便宜上呼ぶこととする。
不活性気体雰囲気下で加熱処理を行うことによって酸化物半導体層に含まれる不純物（Ｈ
２Ｏ、Ｈ、ＯＨなど）を低減してキャリア濃度を増加させた後、酸素雰囲気下で徐冷を行
う。徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半導
体層のキャリア濃度を低減することが、信頼性の向上に繋がる。
第１の酸化物半導体膜及び第２の酸化物半導体膜は窒素雰囲気下における加熱処理によっ
て、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵
抗化した第１の酸化物半導体膜及び第２の酸化物半導体膜とすることができる。低抵抗化
した第１の酸化物半導体膜及び第２の酸化物半導体膜をエッチング工程により加工して、
第１の酸化物半導体層及び第２の酸化物半導体層を形成し、さらにエッチング工程により
加工して半導体層、ソース領域及びドレイン領域を形成する。
その後、低抵抗化した第１の酸化物半導体層に接して酸化物絶縁膜を形成すると、低抵抗
化した第１の酸化物半導体層において少なくとも酸化物絶縁膜と接する領域を高抵抗化（
キャリア濃度が低まる、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導
体領域とすることができる。半導体装置の製造プロセス中、不活性気体雰囲気下（或いは
減圧下）での加熱、酸素雰囲気下での徐冷及び酸化物絶縁膜の形成などによって第１の酸
化物半導体膜及び第２の酸化物半導体膜のキャリア濃度を増減させることが重要である。
また、Ｉ型であった第１の酸化物半導体膜及び第２の酸化物半導体膜に脱水化または脱水
素化の加熱処理を行うことにより第１の酸化物半導体膜及び第２の酸化物半導体膜は酸素
欠乏型となってＮ型化（Ｎ−、Ｎ＋など）させ、その後、酸化物絶縁膜の形成を行うこと
により第１の酸化物半導体層を酸素過剰な状態とすることでＩ型化させているとも言える
。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作
製し、提供することが可能となる。
なお、低抵抗化した第１の酸化物半導体層に接して形成する酸化物絶縁膜は、水分や、水
素イオンや、ＯＨ−などの不純物をブロックする無機絶縁膜を用い、具体的には酸化珪素
膜、または窒化酸化珪素膜を用いる。
さらに、半導体層、ソース領域及びドレイン領域上に保護膜となる酸化物絶縁膜を形成し
た後に、２回目の加熱を行ってもよい。半導体層、ソース領域及びドレイン領域上に保護
膜となる酸化物絶縁膜を形成した後、２回目の加熱を行うと、薄膜トランジスタの電気的
特性のばらつきを軽減することができる。
本明細書で開示する発明の構成の一形態は、ゲート電極層を形成し、ゲート電極層上にゲ
ート絶縁層を形成し、ゲート絶縁層上に第１の酸化物半導体膜を形成し、第１の酸化物半
導体膜上に第２の酸化物半導体膜を形成し、第１の酸化物半導体膜及び第２の酸化物半導
体膜を加熱して脱水化、又は脱水素化させた後、酸素雰囲気下で徐冷し、酸素雰囲気下で
徐冷させた第１の酸化物半導体膜及び第２の酸化物半導体膜を選択的にエッチングして第
１の酸化物半導体層及び第２の酸化物半導体層を形成し、第１の酸化物半導体層及び第２
の酸化物半導体層上に導電膜を形成し、第１の酸化物半導体層、第２の酸化物半導体層、
導電膜を選択的にエッチングして半導体層、ソース領域、ドレイン領域、ソース電極層及
びドレイン電極層を形成し、ゲート絶縁層、半導体層、ソース領域、ドレイン領域、ソー
ス電極層、及びドレイン電極層上に半導体層の一部と接する酸化物絶縁膜を形成してキャ
リア濃度を低減する。
本明細書で開示する発明の構成の一形態は、ゲート電極層を形成し、ゲート電極層上にゲ
ート絶縁層を形成し、ゲート絶縁層上に第１の酸化物半導体膜を形成し、第１の酸化物半
導体膜上に第２の酸化物半導体膜を形成し、第１の酸化物半導体膜及び第２の酸化物半導
体膜を不活性雰囲気下で加熱してキャリア濃度を増加させた後、酸素雰囲気下で徐冷し、
酸素雰囲気下で徐冷させた第１の酸化物半導体膜及び第２の酸化物半導体膜を選択的にエ
ッチングして第１の酸化物半導体層及び第２の酸化物半導体層を形成し、第１の酸化物半
導体層及び第２の酸化物半導体層上に導電膜を形成し、第１の酸化物半導体層、第２の酸
化物半導体層、導電膜を選択的にエッチングして半導体層、ソース領域、ドレイン領域、
ソース電極層及びドレイン電極層を形成し、ゲート絶縁層、半導体層、ソース領域、ドレ
イン領域、ソース電極層、及びドレイン電極層上に半導体層の一部と接する酸化物絶縁膜
を形成してキャリア濃度を低減する。
本明細書で開示する発明の構成の一形態は、ゲート電極層を形成し、ゲート電極層上にゲ
ート絶縁層を形成し、ゲート絶縁層上に第１の酸化物半導体膜を形成し、第１の酸化物半
導体膜上に第２の酸化物半導体膜を形成し、第１の酸化物半導体膜及び第２の酸化物半導
体膜を減圧下で加熱してキャリア濃度を増加させた後、酸素雰囲気下で徐冷し、酸素雰囲
気下で徐冷させた第１の酸化物半導体膜及び第２の酸化物半導体膜を選択的にエッチング
して第１の酸化物半導体層及び第２の酸化物半導体層を形成し、第１の酸化物半導体層及
び第２の酸化物半導体層上に導電膜を形成し、第１の酸化物半導体層、第２の酸化物半導
体層、導電膜を選択的にエッチングして半導体層、ソース領域、ドレイン領域、ソース電
極層及びドレイン電極層を形成し、ゲート絶縁層、半導体層、ソース領域、ドレイン領域
、ソース電極層、及びドレイン電極層上に半導体層の一部と接する酸化物絶縁膜を形成し
てキャリア濃度を低減する。
半導体層、ソース領域及びドレイン領域として用いることのできる酸化物半導体層として
は、半導体特性を有する酸化物材料を用いればよい。例えば、ＩｎＭＯ３（ＺｎＯ）ｍ（
ｍ＞０）で表記される薄膜を形成し、その薄膜を半導体層、ソース領域及びドレイン領域
として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣ
ｏから選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合が
あることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合
がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元
素としてＦｅ、Ｎｉ等その他の遷移金属元素、又は該遷移金属の酸化物が含まれているも
のがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の
酸化物半導体のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−
Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ
−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。また上記酸化
物半導体層に酸化珪素を含ませてもよい。酸化物半導体層に結晶化を阻害する酸化珪素（
ＳｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体層の形成
後に加熱処理した場合に、結晶化してしまうのを抑制することができる。なお、酸化物半
導体層は非晶質な状態であることが好ましく、一部結晶化していてもよい。
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及
びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水
化または脱水素化は有効である。
薄膜トランジスタのソース領域及びドレイン領域（ｎ＋層、バッファ層ともいう）として
用いる酸化物半導体層は、チャネル形成領域として用いる酸化物半導体層より高い導電率
（電気伝導度）を有するのが好ましい。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路
は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
また、ゲート絶縁層、第１の酸化物半導体膜及び第２の酸化物半導体膜を大気に触れさせ
ることなく連続的に処理（連続処理、インサイチュ（ｉｎｓｉｔｕ）工程、連続成膜とも
呼ぶ）してもよい。大気に触れさせることなく連続処理することで、ゲート絶縁層、第１
の酸化物半導体膜及び第２の酸化物半導体膜の界面が、水やハイドロカーボンなどの、大
気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成することが
できるので、薄膜トランジスタ特性のばらつきを低減することができる。
本明細書中で連続処理とは、ＰＣＶＤ法またはスパッタ法で行う第１の処理工程からＰＣ
ＶＤ法またはスパッタ法で行う第２の処理工程までの一連のプロセス中、被処理基板の置
かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不活性ガス
雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連続処理を行う
ことにより、清浄化された被処理基板の水分等の再付着を回避して成膜などの処理を行う
ことができる。
同一チャンバー内で第１の処理工程から第２の処理工程までの一連のプロセスを行うこと
は本明細書における連続処理の範囲にあるとする。
また、異なるチャンバーで第１の処理工程から第２の処理工程までの一連のプロセスを行
う場合、第１の処理工程を終えた後、大気にふれることなくチャンバー間を基板搬送して
第２の処理を施すことも本明細書における連続処理の範囲にあるとする。
なお、第１の処理工程と第２の処理工程の間に、基板搬送工程、アライメント工程、徐冷
工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有し
ても、本明細書における連続処理の範囲にあるとする。
ただし、洗浄工程、ウェットエッチング、レジスト形成といった液体を用いる工程が第１
の処理工程と第２の処理工程の間にある場合、本明細書でいう連続処理の範囲には当ては
まらないとする。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる
。
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置
の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース
配線、或いはドレイン配線を接続させる箇所を有している。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
安定した電気特性を有する薄膜トランジスタを作製し、提供することができる。よって、
電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を提供することがで
きる。
半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 信号線駆動回路の動作を説明するタイミングチャート。 信号線駆動回路の動作を説明するタイミングチャート。 シフトレジスタの構成を説明する図。 図１８に示すフリップフロップの接続構成を説明する図。 半導体装置を説明する図。 酸化物半導体層の酸素濃度の計算結果を説明する図である。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯型のコンピュータと携帯電話機の一例を示す外観図。 半導体装置を説明する図。 半導体装置を説明する図。 電気炉を説明する断面図。 ＴＤＳ測定結果を示すグラフである。 ＨのＴＤＳ結果を示すグラフである。 ＯのＴＤＳ結果を示すグラフである。 ＯＨのＴＤＳ結果を示すグラフである。 Ｈ２のＴＤＳ結果を示すグラフである。 計算で用いた酸化物半導体層の構造を説明する図である。
実施の形態について、図面を用いて詳細に説明する。但し、以下の説明に限定されず、趣
旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者
であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有す
る部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
半導体装置及び半導体装置の作製方法を図１乃至図３を用いて説明する。
図３（Ａ）は半導体装置の有する薄膜トランジスタ４７０の平面図であり、図３（Ｂ）は
図３（Ａ）の線Ｃ１−Ｃ２における断面図である。薄膜トランジスタ４７０は逆スタガ型
の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極層
４０１、ゲート絶縁層４０２、半導体層４０３、ソース領域又はドレイン領域４０４ａ、
４０４ｂ、及びソース電極層又はドレイン電極層４０５ａ、４０５ｂを含む。また、薄膜
トランジスタ４７０を覆い、半導体層４０３に接する酸化物絶縁膜４０７が設けられてい
る。
半導体層４０３、及びソース領域又はドレイン領域４０４ａ、４０４ｂは、少なくとも第
１の酸化物半導体膜及び第２の酸化物半導体膜の成膜後に不純物である水分などを低減す
る加熱処理（脱水化または脱水素化のための加熱処理）が行われ、低抵抗化（キャリア濃
度が高まる、好ましくは１×１０１８／ｃｍ３以上）させた後、第１の酸化物半導体層に
酸化物絶縁膜４０７を接して形成することにより、高抵抗化（キャリア濃度が低まる、好
ましくは１×１０１８／ｃｍ３未満、さらに好ましくは１×１０１４／ｃｍ３以下）させ
た第１の酸化物半導体層をチャネル形成領域として用いることができる。
さらに、脱水化または脱水素化のための加熱処理によって水分（Ｈ２Ｏ）などの不純物を
脱離させる過程を経た後、酸素雰囲気下で徐冷を行うことが好ましい。脱水化または脱水
素化のための加熱処理及び、酸素雰囲気下で徐冷させた後、第１の酸化物半導体層に接し
て酸化物絶縁膜の形成などを行って第１の酸化物半導体層のキャリア濃度を低減すること
が、薄膜トランジスタ４７０の信頼性の向上に繋がる。
また、半導体層４０３及びソース領域又はドレイン領域４０４ａ、４０４ｂ内だけでなく
、ゲート絶縁層４０２内、及び上下に接して設けられる膜と酸化物半導体である半導体層
４０３の界面、具体的にはゲート絶縁層４０２と半導体層４０３の界面、及び酸化物絶縁
膜４０７と半導体層４０３の界面に存在する水分などの不純物を低減する。
なお、酸化物半導体層である半導体層４０３、ソース領域及びドレイン領域４０４ａ、４
０４ｂと接するソース電極層又はドレイン電極層４０５ａ、４０５ｂとして、チタン、ア
ルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか
一または複数から選択された材料とする。また、上述した元素を組み合わせた合金膜など
を積層してもよい。
チャネル形成領域を含む半導体層４０３及びソース領域又はドレイン領域４０４ａ、４０
４ｂとしては、半導体特性を有する酸化物材料を用いればよい。例えば、ＩｎＭＯ３（Ｚ
ｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体を用いることができ、特に、Ｉｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いるのが好ましい。なお、Ｍは、ガリウム（Ｇａ）、
鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一
の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、Ｇ
ａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上
記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎ
ｉ等その他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細
書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体のう
ち、Ｍとして少なくともＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物
半導体と呼び、該薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−
Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ
−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。また上記酸化
物半導体に酸化珪素を含ませてもよい。
半導体層（第１の酸化物半導体層ともいう）とソース電極層の間にソース領域を、半導体
層とドレイン電極層との間にドレイン領域を有する。ソース領域及びドレイン領域に、ｎ
型の導電型を示す酸化物半導体層（第２の酸化物半導体層ともいう）を用いることができ
る。
また、薄膜トランジスタのソース領域又はドレイン領域４０４ａ、４０４ｂとして用いる
第２の酸化物半導体層は、チャネル形成領域として用いる第１の酸化物半導体層の膜厚よ
りも薄く、且つ、より高い導電率（電気伝導度）を有するのが好ましい。
またチャネル形成領域として用いる第１の酸化物半導層は非晶質構造を有し、ソース領域
及びドレイン領域として用いる第２の酸化物半導体層は非晶質構造の中に結晶粒（ナノク
リスタル）を含む場合がある。このソース領域及びドレイン領域として用いる第２の酸化
物半導体層中の結晶粒（ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜
４ｎｍ程度である。
本実施の形態では、チャネル形成領域を含む半導体層４０３、及びソース領域又はドレイ
ン領域（ｎ＋層、バッファ層ともいう）４０４ａ、４０４ｂとしてＩｎ−Ｇａ−Ｚｎ−Ｏ
系非単結晶膜を用いる。
図１及び図２に薄膜トランジスタ４７０の作製工程の断面図を示す。
絶縁表面を有する基板である基板４００上にゲート電極層４０１を設ける。下地膜となる
絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。下地膜は、基板４００か
らの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜
、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することが
できる。ゲート電極層４０１の材料は、モリブデン、チタン、クロム、タンタル、タング
ステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分と
する合金材料を用いて、単層で又は積層して形成することができる。
例えば、ゲート電極層４０１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された２層の積層構造、または銅層上にモリブデン層を積層した２層構造、また
は銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモ
リブデン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タン
グステン層または窒化タングステン層と、アルミニウムと珪素の合金層またはアルミニウ
ムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好ま
しい。
ゲート電極層４０１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することが
できる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法に
より酸化窒化珪素層を形成すればよい。
ゲート絶縁層４０２上に、第１の酸化物半導体膜４３０及び第２の酸化物半導体膜４３３
を積層して形成する（図１（Ａ）参照。）。第１の酸化物半導体膜４３０はチャネル形成
領域として機能する半導体層に、第２の酸化物半導体膜４３３はソース領域及びドレイン
領域となる。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミを除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改
質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
また、アルゴン雰囲気に酸素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴ
ン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる。酸化物半導体膜は、
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。ま
た、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希
ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することが
できる。
ゲート絶縁層４０２、第１の酸化物半導体膜４３０、及び第２の酸化物半導体膜４３３を
大気に触れさせることなく連続的に形成してもよい。大気に触れさせることなく連続成膜
することで、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物
元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特
性のばらつきを低減することができる。
第１の酸化物半導体膜４３０及び第２の酸化物半導体膜４３３に不活性ガス雰囲気（窒素
、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において加熱処理を行った後、
酸素雰囲気下で徐冷を行う（図１（Ｂ）参照。）。第１の酸化物半導体膜４３０及び第２
の酸化物半導体膜４３３を上記雰囲気下で加熱処理することで、第１の酸化物半導体膜４
３０及び第２の酸化物半導体膜４３３に含まれる水素及び水などの不純物を除去すること
ができる。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などの不純物が含まれないことが好ましい。または、加熱処理装置に導入する窒素
、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以
上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好
ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａ
ｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いる
ことができる。
ここで、第１の酸化物半導体膜４３０及び第２の酸化物半導体膜４３３の加熱処理の一形
態として、電気炉６０１を用いた加熱方法について、図２８を用いて説明する。
図２８は、電気炉６０１の概略図である。チャンバー６０２の外側にはヒーター６０３が
設けられており、チャンバー６０２を加熱する。また、チャンバー６０２内には、基板６
０４を搭載するサセプター６０５が設けられており、チャンバー６０２内に基板６０４を
搬入または搬出する。また、チャンバー６０２にはガス供給手段６０６及び排気手段６０
７が設けられている。ガス供給手段６０６により、チャンバー６０２にガスを導入する。
また、排気手段６０７により、チャンバー６０２内を排気する、またはチャンバー６０２
内を減圧にする。なお、電気炉６０１の昇温特性を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ
以下とすることが好ましい。また、電気炉６０１の降温特性を０．１℃／ｍｉｎ以上１５
℃／ｍｉｎ以下とすることが好ましい。
ガス供給手段６０６は、ガス供給源６１１ａ、ガス供給源６１１ｂ、圧力調整弁６１２ａ
、圧力調整弁６１２ｂ、精製器６１３ａ、精製器６１３ｂ、マスフローコントローラ６１
４ａ、マスフローコントローラ６１４ｂ、ストップバルブ６１５ａ、ストップバルブ６１
５ｂを有する。本実施の形態では、ガス供給源６１１ａ、ガス供給源６１１ｂとチャンバ
ー６０２の間に精製器６１３ａ、精製器６１３ｂを設けることが好ましい。精製器６１３
ａ、精製器６１３ｂ、を設けることで、ガス供給源６１１ａ、ガス供給源６１１ｂからチ
ャンバー６０２内に導入されるガスの、水、水素などの不純物を、当該精製器６１３ａ、
精製器６１３ｂによって除去することで、チャンバー６０２内への水、水素などの侵入を
低減することができる。
本実施の形態では、ガス供給源６１１ａ、ガス供給源６１１ｂから、窒素または希ガスを
チャンバー６０２に導入し、チャンバー内を窒素または希ガス雰囲気とし、２００℃以上
６００℃以下、好ましくは４００℃以上４５０℃以下に加熱されたチャンバー６０２にお
いて、基板６０４上に形成された第１の酸化物半導体膜４３０及び第２の酸化物半導体膜
４３３を加熱することで、第１の酸化物半導体膜４３０及び第２の酸化物半導体膜４３３
の脱水化または脱水素化を行うことができる。
または、排気手段による減圧下で、２００℃以上６００℃以下、好ましくは４００℃以上
４５０℃以下に加熱されたチャンバー６０２において、基板６０４上に形成された第１の
酸化物半導体膜４３０及び第２の酸化物半導体膜４３３を加熱することで、第１の酸化物
半導体膜４３０及び第２の酸化物半導体膜４３３の脱水化または脱水素化を行うことがで
きる。
次に、ガス供給源６１１ａから窒素または希ガスをチャンバー６０２への導入を止めると
共に、ヒーターをオフ状態にする。次に、ガス供給源６１１ｂから酸素をチャンバー６０
２内に導入し、加熱装置のチャンバー６０２を徐々に冷却する。即ち、チャンバー６０２
内を酸素雰囲気とし、基板６０４を徐々に冷却する。ここでは、ガス供給源６１１ｂから
チャンバー６０２内に導入する酸素に、水、水素などの不純物が含まれないことが好まし
い。または、ガス供給源６１１ｂからチャンバー６０２内に導入する酸素の純度を６Ｎ（
９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち、酸素中
の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸
化物半導体膜は不活性ガス雰囲気下或いは減圧下における加熱処理によって、低抵抗化（
キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した第１の
酸化物半導体膜４３４及び第２の酸化物半導体膜４３５とすることができる。
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
なお、減圧下で加熱処理を行った場合は、加熱処理後にチャンバー６０２に酸素を流して
圧力を大気圧に戻して冷却すればよい。
また、ガス供給源６１１ｂから酸素をチャンバー６０２に導入すると同時に、ヘリウム、
ネオン、アルゴンなどの希ガスまたは窒素の一方または両方をチャンバー６０２内に導入
してもよい。
また、加熱装置のチャンバー６０２内の基板６０４を３００℃まで冷却した後、基板６０
４を室温の雰囲気に移動してもよい。この結果、基板６０４の冷却時間を短縮することが
できる。
また、加熱装置がマルチチャンバーの場合、加熱処理と冷却処理を異なるチャンバーで行
うことができる。代表的には、窒素または希ガスが充填され、且つ２００℃以上６００℃
以下、好ましくは４００℃以上４５０℃以下に加熱された第１のチャンバーにおいて、基
板上の酸化物半導体膜を加熱する。次に、窒素または希ガスが導入された搬送室を経て、
酸素が充填され、且つ１００℃以下、好ましくは室温である第２のチャンバーに、上記加
熱処理された基板を移動し、冷却処理を行う。以上の工程により、スループットを向上さ
せることができる。
不活性ガス雰囲気下或いは減圧下における加熱処理後に、酸素雰囲気下で室温以上１００
℃未満まで徐冷を行い、第１の酸化物半導体膜４３４及び第２の酸化物半導体膜４３５が
設けられ￥た基板を加熱装置から取り出し、フォトリソグラフィ工程を行う。
また、不活性ガス雰囲気下或いは減圧下の加熱処理後の第１の酸化物半導体膜４３４及び
第２の酸化物半導体膜４３５の状態は、非晶質な状態であることが好ましいが、一部結晶
化してもよい。
第１の酸化物半導体膜４３４及び第２の酸化物半導体膜４３５をフォトリソグラフィ工程
により島状の酸化物半導体層である第１の酸化物半導体層４３１、第２の酸化物半導体層
４３６に加工する（図１（Ｃ）参照。）。
ゲート絶縁層４０２、第１の酸化物半導体層４３１、及び第２の酸化物半導体層４３６上
に導電膜を形成する。
導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上
述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。
また、導電膜の形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜
に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点が
あるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電性材
料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍ
ｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述
した元素を成分とする窒化物で形成する。
第１の酸化物半導体層４３１、及び第２の酸化物半導体層４３６、導電膜をエッチング工
程によりエッチングし、第１の酸化物半導体層４３２、及びソース領域又はドレイン領域
４０４ａ、４０４ｂ、及びソース電極層又はドレイン電極層４０５ａ、４０５ｂを形成す
る（図２（Ａ）参照。）。なお、第１の酸化物半導体層４３１は一部のみがエッチングさ
れ、溝部（凹部）を有する第１の酸化物半導体層４３２となる。
第１の酸化物半導体層４３２に接してスパッタ法による酸化珪素膜を酸化物絶縁膜４０７
として形成する。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、
水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することを
ブロックする無機絶縁膜を用い、具体的には酸化珪素膜、または窒化酸化珪素膜を用いる
。
本実施の形態では、酸化物絶縁膜４０７として膜厚３００ｎｍの酸化珪素膜を成膜する。
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃と
する。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、
酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことが
できる。また、ターゲットとして酸化珪素ターゲットを用いても珪素ターゲットを用いて
もよい。例えば珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸
化珪素膜を形成することができる。
低抵抗化した第１の酸化物半導体層４３２に接してスパッタ法またはＰＣＶＤ法などによ
り酸化物絶縁膜４０７を形成すると、低抵抗化した第１の酸化物半導体層４３２において
少なくとも酸化物絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が低まる、好まし
くは１×１０１８／ｃｍ３未満、さらに好ましくは１×１０１４／ｃｍ３以下）し、高抵
抗化酸化物半導体領域とすることができる。半導体装置の作製プロセス中、不活性気体雰
囲気下（或いは減圧下）での加熱、酸素雰囲気下での徐冷及び酸化物絶縁膜の形成などに
よって酸化物半導体層のキャリア濃度を増減させることが重要である。第１の酸化物半導
体層４３２は、高抵抗化酸化物半導体領域を有する半導体層４０３となり、薄膜トランジ
スタ４７０を作製することができる（図２（Ｂ）参照。）。
上記脱水処理または脱水素処理のための加熱処理を行うことによって第１の酸化物半導体
膜及び第２の酸化物半導体膜に含まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減してキャ
リア濃度を増加させた後、酸素雰囲気下で徐冷を行う。徐冷させた後、第１の酸化物半導
体膜を島状の第１の酸化物半導体層に加工し、第１の酸化物半導体層に接して酸化物絶縁
膜の形成などを行って第１の酸化物半導体層のキャリア濃度を低減し半導体層として用い
ることによって、薄膜トランジスタ４７０の信頼性を向上することができる。
また、酸化物絶縁膜４０７を形成後、窒素雰囲気下、又は大気雰囲気下（大気中）におい
て薄膜トランジスタ４７０に加熱処理（好ましくは１５０℃以上３５０℃未満）を行って
もよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行う
と、半導体層４０３が酸化物絶縁膜４０７と接した状態で加熱されることになり、薄膜ト
ランジスタ４７０の電気的特性のばらつきを軽減することができる。この加熱処理（好ま
しくは１５０℃以上３５０℃未満）は、酸化物絶縁膜４０７の形成後であれば特に限定さ
れず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための
加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
（実施の形態２）
半導体装置及び半導体装置の作製方法を、図２６を用いて説明する。実施の形態１と同一
部分又は同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、
繰り返しの説明は省略する。
図２６に示す薄膜トランジスタ４７１はゲート電極層４０１及び半導体層４０３のチャネ
ル領域に重なるように絶縁膜を介して導電層４０８を設ける例である。
図２６は半導体装置の有する薄膜トランジスタ４７１の断面図である。薄膜トランジスタ
４７１はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板４
００上に、ゲート電極層４０１、ゲート絶縁層４０２、半導体層４０３、ソース領域又は
ドレイン領域４０４ａ、４０４ｂ、及びソース電極層又はドレイン電極層４０５ａ、４０
５ｂ、導電層４０８を含む。導電層４０８は、ゲート電極層４０１と重なるように、酸化
物絶縁膜４０７上に設けられている。
導電層４０８は、ゲート電極層４０１、ソース電極層又はドレイン電極層４０５ａ、４０
５ｂと同様な材料、方法を用いて形成することができる。画素電極層を設ける場合は、画
素電極層と同様な材料、方法を用いて形成してもよい。本実施の形態では、導電層４０８
としてチタン膜、アルミニウム膜、及びチタン膜の積層を用いる。
導電層４０８は、電位がゲート電極層４０１と同じでもよいし、異なっていても良く、第
２のゲート電極層として機能させることもできる。また、導電層４０８がフローティング
状態であってもよい。
導電層４０８を半導体層４０３と重なる位置に設けることによって、薄膜トランジスタの
信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、Ｂ
Ｔ試験前後における薄膜トランジスタ４７１のしきい値電圧の変化量を低減することがで
きる。特に、基板温度を１５０℃まで上昇させた後にゲートに印加する電圧を−２０Ｖと
する−ＢＴ試験においてしきい値電圧の変動を抑えることができる。
本実施の形態は、実施の形態１と適宜組み合わせて実施することが可能である。
（実施の形態３）
半導体装置及び半導体装置の作製方法を、図２７を用いて説明する。実施の形態１と同一
部分又は同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、
繰り返しの説明は省略する。
図２７に示す薄膜トランジスタ４７２はゲート電極層４０１及び半導体層４０３のチャネ
ル領域に重なるように酸化物絶縁膜４０７及び絶縁層４１０を介して導電層４０９を設け
る例である。
図２７は半導体装置の有する薄膜トランジスタ４７２の断面図である。薄膜トランジスタ
４７２はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板４
００上に、ゲート電極層４０１、ゲート絶縁層４０２、半導体層４０３、ソース領域又は
ドレイン領域４０４ａ、４０４ｂ、及びソース電極層又はドレイン電極層４０５ａ、４０
５ｂ、導電層４０９を含む。導電層４０９は、ゲート電極層４０１と重なるように、酸化
物絶縁膜４０７及び絶縁層４１０上に設けられている。
本実施の形態では、酸化物絶縁膜４０７上に平坦化膜として機能する絶縁層４１０を積層
し、酸化物絶縁膜４０７及び絶縁層４１０にソース電極層又はドレイン電極層４０５ｂに
達する開口を形成する。酸化物絶縁膜４０７及び絶縁層４１０に形成された開口及び絶縁
層４１０上に導電膜を形成し、所望の形状にエッチングして導電層４０９及び画素電極層
４１１を形成する。このように画素電極層４１１を形成する工程で、同様の材料及び方法
を用いて導電層４０９を形成することができる。本実施の形態では、画素電極層４１１、
導電層４０９として酸化珪素を含む酸化インジウム酸化スズ合金（酸化珪素を含むＩｎ−
Ｓｎ−Ｏ系酸化物）を用いる。
また、導電層４０９は、ゲート電極層４０１、ソース電極層又はドレイン電極層４０５ａ
、４０５ｂと同様な材料、方法を用いて形成してもよい。
導電層４０９は、電位がゲート電極層４０１と同じでもよいし、異なっていても良く、第
２のゲート電極層として機能させることもできる。また、導電層４０９がフローティング
状態であってもよい。
導電層４０９を半導体層４０３と重なる位置に設けることによって、薄膜トランジスタの
信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、Ｂ
Ｔ試験前後における薄膜トランジスタ４７２のしきい値電圧の変化量を低減することがで
きる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
薄膜トランジスタを含む半導体装置の作製工程について、図４乃至図８を用いて説明する
。
図４（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスなどのガラス基板を用いることができる。
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い、
レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート
電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。
このとき少なくともゲート電極層１０１の端部にテーパーが形成されるようにエッチング
する。
ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、
耐熱性導電性材料であるチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリ
ブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれ
た元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、
または上述した元素を成分とする窒化物で形成することが望ましい。また、アルミニウム
（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成する場合は、Ａｌ単体あるいはＣｕ
単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので上記耐熱性導電性材料と
組み合わせて形成する。
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する（図４（Ａ）参照
。）。ゲート絶縁層１０２はスパッタ法、ＰＣＶＤ法などを用い、膜厚を５０〜２５０ｎ
ｍとする。
例えば、ゲート絶縁層１０２としてスパッタ法により酸化珪素膜を用い、１００ｎｍの厚
さで形成する。勿論、ゲート絶縁層１０２はこのような酸化珪素膜に限定されるものでな
く、酸化窒化珪素膜、窒化珪素膜、酸化アルミニウム膜、酸化タンタル膜などの他の絶縁
膜を用い、これらの材料から成る単層または積層構造として形成しても良い。
次に、ゲート絶縁層１０２上に、第１の酸化物半導体膜１３１（第１のＩｎ−Ｇａ−Ｚｎ
−Ｏ系非単結晶膜）を成膜する。プラズマ処理後、大気に曝すことなく第１の酸化物半導
体膜１３１を成膜することは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着させな
い点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体
ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲッ
トの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン
又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減で
き、膜厚分布も均一となるために好ましい。第１の酸化物半導体膜１３１の膜厚は、５ｎ
ｍ〜２００ｎｍとする。第１の酸化物半導体膜１３１として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸
化物半導体ターゲットを用いてスパッタ法により膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系
非単結晶膜を成膜する。
次いで、大気に曝すことなく、第２の酸化物半導体膜１３６（第２のＩｎ−Ｇａ−Ｚｎ−
Ｏ系非単結晶膜）をスパッタ法で成膜する（図４（Ｂ）参照。）。ここでは、Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを用い、成膜条件は、圧力を０．４
Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを
導入してスパッタ成膜を行う。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたター
ゲットを用いているにも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩ
ｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が形成されることがある。なお、ターゲットの成分比、
成膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温
度（室温〜１００℃）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有
無や、結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える
。第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、
膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない
。第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍとする。
第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜
の成膜条件と異ならせる。例えば、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件
における酸素ガス流量とアルゴンガス流量の比よりも第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単
結晶膜の成膜条件における酸素ガス流量の占める比率が多い条件とする。具体的には、第
２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、希ガス（アルゴン、又はヘリウム
など）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とし、第１のＩ
ｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、酸素混合雰囲気下（酸素ガス流量は希ガ
ス流量より多い）とする。
第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜は、先に逆スパッタを行ったチャンバー
と同一チャンバーを用いてもよいし、先に逆スパッタを行ったチャンバーと異なるチャン
バーで成膜してもよい。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次に、第１の酸化物半導体膜１３１及び第２の酸化物半導体膜１３６に脱水化または脱水
素化のための加熱処理を行う。第１の酸化物半導体膜１３１及び第２の酸化物半導体膜１
３６に不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下
において加熱処理を行った後、酸素雰囲気下で徐冷を行う。
加熱処理は、２００℃以上で行うと良い。例えば、窒素雰囲気下で４５０℃、１時間の加
熱処理を行う。この窒素雰囲気下の加熱処理により、第１の酸化物半導体膜１３１及び第
２の酸化物半導体膜１３６は、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１
８／ｃｍ３以上）し導電率が高まる。よって低抵抗化した第１の酸化物半導体膜１３３及
び第２の酸化物半導体膜１３７が形成される（図４（Ｃ）参照。）。第１の酸化物半導体
膜１３３及び第２の酸化物半導体膜１３７の電気伝導率は１×１０−１Ｓ／ｃｍ以上１×
１０２Ｓ／ｃｍ以下が好ましい。
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、第１の酸化物半
導体膜１３３及び第２の酸化物半導体膜１３７をエッチングする。例えば燐酸と酢酸と硝
酸を混ぜた溶液を用いたウェットエッチングにより、不要な部分を除去して第１の酸化物
半導体層１３４及び第２の酸化物半導体層１３８を形成する。なお、ここでのエッチング
は、ウェットエッチングに限定されずドライエッチングを用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次に、第１の酸化物半導体層１３４及び第２の酸化物半導体層１３８上に金属材料からな
る導電膜１３２をスパッタ法や真空蒸着法で形成する（図５（Ｂ）参照。）。
導電膜１３２の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられ
る。
導電膜１３２形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に
持たせることが好ましい。
次に、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去してソース電極層又はドレイン電極層１０５ａ、１０５ｂ、第１の酸
化物半導体層１３５、ソース領域又はドレイン領域１０４ａ、１０４ｂ、及び第２の端子
１２２を形成する（図５（Ｃ）参照。）。この際のエッチング方法としてウェットエッチ
ングまたはドライエッチングを用いる。例えば導電膜１３２としてアルミニウム膜、又は
アルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエ
ッチングを行うことができる。また、アンモニア過水（過酸化水素：アンモニア：水＝５
：２：２）を用いたウェットエッチングにより、導電膜１３２をエッチングしてソース電
極層又はドレイン電極層１０５ａ、１０５ｂを形成してもよい。このエッチング工程にお
いて、第１の酸化物半導体層１３４の露出領域も一部エッチングされ、第１の酸化物半導
体層１３５となる。よってソース電極層又はドレイン電極層１０５ａ、１０５ｂの間の第
１の酸化物半導体層１３５は膜厚の薄い領域となる。図５（Ｃ）においては、ソース電極
層又はドレイン電極層１０５ａ、１０５ｂ、第１の酸化物半導体層１３５、ソース領域又
はドレイン領域１０４ａ、１０４ｂのエッチングをドライエッチングによって一度に行う
ため、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、第１の酸化物半導体層１３
５、及びソース領域又はドレイン領域１０４ａ、１０４ｂの端部は一致し、連続的な構造
となっている。
また、この第３のフォトリソグラフィ工程において、ソース電極層又はドレイン電極層１
０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子
１２２はソース配線（ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むソース
配線）と電気的に接続されている。
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジ
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低
コスト化が図れる。
次に、レジストマスクを除去し、ゲート絶縁層１０２、第１の酸化物半導体層１３５、ソ
ース領域又はドレイン領域１０４ａ、１０４ｂ、ソース電極層又はドレイン電極層１０５
ａ、１０５ｂを覆う保護絶縁層１０７を形成する。保護絶縁層１０７はＰＣＶＤ法により
形成する酸化窒化珪素膜を用いる。ソース電極層又はドレイン電極層１０５ａ、１０５ｂ
の間に設けられた第１の酸化物半導体層１３５の露出領域と保護絶縁層１０７である酸化
窒化珪素膜が接して設けられることによって、保護絶縁層１０７と接する第１の酸化物半
導体層１３５の領域が高抵抗化（キャリア濃度が低まる、好ましくは１×１０１８／ｃｍ
３未満、さらに好ましくは１×１０１４／ｃｍ３以下）し、高抵抗化したチャネル形成領
域を有する半導体層１０３を形成することができる。
以上の工程で薄膜トランジスタ１７０が作製できる。なお、この段階での平面図が図７に
相当する。
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁層１０
７及びゲート絶縁層１０２のエッチングによりソース電極層又はドレイン電極層１０５ｂ
に達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２の端
子１２２に達するコンタクトホール１２７、第１の端子１２１に達するコンタクトホール
１２６も形成する。この段階での断面図を図６（Ａ）に示す。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このよう
な材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは
残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。また、酸化珪素を含む酸化インジウム酸化ス
ズ合金（酸化珪素を含むＩｎ−Ｓｎ−Ｏ系酸化物）を用いてもよい。
また、画素電極層として、反射性の電極層を用いる場合、タングステン（Ｗ）、モリブデ
ン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（
Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チ
タン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属
、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することが
できる。
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層１１０を形成する。
また、この第５のフォトリソグラフィ工程において、容量部におけるゲート絶縁層１０２
及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容量
が形成される。
また、この第５のフォトリソグラフィ工程において、第１の端子１２１及び第２の端子１
２２をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明
導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子
１２１上に形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用
の端子電極となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の
入力端子として機能する接続用の端子電極である。
次いで、レジストマスクを除去し、この段階での断面図を図６（Ｂ）に示す。
次いで、保護絶縁層１０７、又は画素電極層１１０を形成した後、加熱処理を行ってもよ
い。加熱処理は大気雰囲気下、又は窒素雰囲気下において、１５０℃以上３５０℃未満で
行えばよい。該加熱処理を行うと、半導体層１０３が保護絶縁層１０７と接した状態で加
熱されることになり、さらに半導体層１０３を高抵抗化させてトランジスタの電気特性の
向上および、電気特性のばらつきを軽減することができる。この加熱処理（好ましくは１
５０℃以上３５０℃未満）は、保護絶縁層１０７の形成後であれば特に限定されず、他の
工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と
兼ねることで、工程数を増やすことなく行うことができる。
また、図８（Ａ１）、図８（Ａ２）は、この段階でのゲート配線端子部の断面図及び平面
図をそれぞれ図示している。図８（Ａ１）は図８（Ａ２）中のＥ１−Ｅ２線に沿った断面
図に相当する。図８（Ａ１）において、保護絶縁膜１５４上に形成される透明導電膜１５
５は、入力端子として機能する接続用の端子電極である。また、図８（Ａ１）において、
端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ
材料で形成される接続電極層１５３とがゲート絶縁層１５２を介して重なり、透明導電膜
１５５で導通させている。なお、図６（Ｂ）に図示した透明導電膜１２８と第１の端子１
２１とが接触している部分が、図８（Ａ１）の透明導電膜１５５と第１の端子１５１が接
触している部分に対応している。
また、図８（Ｂ１）、及び図８（Ｂ２）は、図６（Ｂ）に示すソース配線端子部とは異な
るソース配線端子部の断面図及び平面図をそれぞれ図示している。また、図８（Ｂ１）は
図８（Ｂ２）中のＦ１−Ｆ２線に沿った断面図に相当する。図８（Ｂ１）において、保護
絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子
電極である。また、図８（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成さ
れる電極層１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート
絶縁層１５２を介して重なる。電極層１５６は第２の端子１５０とは電気的に接続してお
らず、電極層１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、
０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成す
ることができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透明導電膜１５
５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして５回のフォトリソグラフィ工程により、５枚のフォトマスクを使用して、ボトム
ゲート型のスタガ構造の薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄
膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に
対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の
表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このよう
な基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
また、容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート
絶縁層を介して重ねて保持容量を形成してもよい。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、通常の垂直同期周波数を１．５倍若しくは２倍以上にすることで動画特性を改善す
る、所謂、倍速駆動と呼ばれる駆動技術を用いてもよい。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本明細書に開示するｎチャネル型のトランジスタは、酸化物半導体膜をチャネル形成領域
に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができ
る。
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
また、発光表示装置を作製する際、各有機発光素子の間に有機樹脂層を用いた隔壁を設け
る場合がある。その場合には、有機樹脂層を加熱処理するため、半導体層１０３を高抵抗
化させてトランジスタの電気特性の向上および、電気特性のばらつきを軽減する熱処理と
兼ねることができる。
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減するこ
とができる。特に、脱水化または脱水素化のための加熱処理によって、不純物である水分
などを低減して酸化物半導体膜の純度を高めるため、成膜チャンバー内の露点を下げた特
殊なスパッタ装置や超高純度の酸化物半導体ターゲットを用いなくとも、電気特性が良好
で信頼性のよい薄膜トランジスタを有する半導体装置を作製することができる。
チャネル形成領域の半導体層は高抵抗化領域であるので、薄膜トランジスタの電気特性は
安定化し、オフ電流の増加などを防止することができる。よって、電気特性が良好で信頼
性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、
画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１乃至４に従って形成する。また、実
施の形態１乃至４に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路の
うち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トラン
ジスタと同一基板上に形成する。
半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図１
４（Ａ）に示す。図１４（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画
素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択さ
れた画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号
線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうち
いずれか一）と接続される。
また、実施の形態１乃至４に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチ
ャネル型ＴＦＴで構成する信号線駆動回路について図１５を用いて説明する。
図１５に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６
０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６
２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、
第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜
トランジスタ５６０３ｃを有する。
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５
６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１
＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２
＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓ
ｊ＋１に接続される。
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに
、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていること
が望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿
ＭとはＦＰＣなどを介して接続するとよい。
次に、図１５に示した信号線駆動回路の動作について、図１６のタイミングチャートを参
照して説明する。なお、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択され
ている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間
は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分
割されている。さらに、図１５の信号線駆動回路は、他の行の走査線が選択されている場
合でも図１６と同様の動作をする。
なお、図１６のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジ
スタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について
示している。
なお、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第
１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６
０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される
信号５７２１＿Ｊを示している。
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１
＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋
１とする。
図１６に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３
ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力さ
れる。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１
の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６
０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１５の信号線駆動回路は、１ゲート選択期間を３つに分割することで
、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力するこ
とができる。したがって、図１５の信号線駆動回路は、ドライバＩＣ５６０１が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にする
ことができる。接続数が約１／３になることによって、図１５の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
なお、図１５のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選
択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
別の例として、図１７のタイミングチャートに示すように、１ゲート選択期間をプリチャ
ージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選択期間
Ｔ３に分割してもよい。さらに、図１７のタイミングチャートは、ｉ行目の走査線Ｇｉが
選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５
８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第
３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線
５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１７に示すように、プリチ
ャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５
６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿
Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜
トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線
Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において
第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第
３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力される
Ｄａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力
される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第
１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。こ
のとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０
３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トラン
ジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジ
スタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１
が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１７のタイミングチャートを適用した図１５の信号線駆動回路は、サ
ブ選択期間の前にプリチャージ期間を設けることによって、信号線をプリチャージできる
ため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１７において
、図１６と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有
する部分の詳細な説明は省略する。
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有
している。また場合によってはレベルシフタやバッファを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１８及び図１９を用い
て説明する。
図１８にシフトレジスタの回路構成を示す。図１８に示すシフトレジスタは、フリップフ
ロップ５７０１＿１〜５７０１＿ｎという複数のフリップフロップで構成される。また、
第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力さ
れて動作する。
図１８のシフトレジスタの接続関係について説明する。図１８のシフトレジスタは、ｉ段
目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのう
ちいずれか一）は、図１９に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に
接続され、図１９に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され
、図１９に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１９に示
した第６の配線５５０６が第５の配線５７１５に接続される。
また、図１９に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図１９に示した第５の配線５５０５が第４の配線５７１４に接続される。
ただし、１段目のフリップフロップ５７０１＿１の図１９に示す第１の配線５５０１は第
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１９に示す第
２の配線５５０２は第６の配線５７１６に接続される。
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
次に、図１８に示すフリップフロップの詳細について、図１９に示す。図１９に示すフリ
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及
び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、
第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラン
ジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、
第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型
トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回
ったとき導通状態になるものとする。
次に、図１９に示すフリップフロップの接続構成について、以下に示す。
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノ
ード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄
膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、
第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第
２の電極の接続箇所をノード５５４４とする。
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５
５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んで
もよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源
線と呼んでもよい。
また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至４に示すｎチャネル型ＴＦ
Ｔのみで作製することも可能である。実施の形態１乃至４に示すｎチャネル型ＴＦＴはト
ランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。
また、実施の形態１乃至４に示すｎチャネル型ＴＦＴは寄生容量が低減されるため、周波
数特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態１乃至４に示すｎチャネル型Ｔ
ＦＴを用いた走査線駆動回路は、高速に動作させることができるため、フレーム周波数を
高くすること、または、黒画面挿入を実現することなども実現することができる。
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することができ
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することができる。また、複数
の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利であ
る。
また、半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少
なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配
置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図１
４（Ｂ）に示す。
図１４（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有す
る画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線
駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５
４０３とを有する。
図１４（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
なお、図１４（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴ
を配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力さ
れる信号を第１走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲート
配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成してい
る例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号
とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの画
素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するのに
用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線
に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆
動回路で生成しても良い。
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至４に示すｎチャネル型Ｔ
ＦＴのみで作製することも可能である。
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜ト
ランジスタを用いて駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、シ
ステムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、本発明の一形態は該表
示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関
し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子
基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素
電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態で
あっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１０を用いて
説明する。図１０（Ａ１）（Ａ２）は、第１の基板４００１上に形成された実施の形態４
で示したような酸化物半導体層を含む信頼性の高い薄膜トランジスタ４０１０、４０１１
、及び液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材
４００５によって封止した、パネルの平面図であり、図１０（Ｂ）は、図１０（Ａ１）（
Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１０（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１０（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１０（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
薄膜トランジスタ４０１０、４０１１は、実施の形態４で示したような酸化物半導体層を
含む信頼性の高い薄膜トランジスタを適用することができる。また実施の形態１乃至実施
の形態３に示す薄膜トランジスタを適用してもよい。本実施の形態において、薄膜トラン
ジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０
３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４０
０５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、反射型液晶表示装置でも半透過型液晶表示装置でも適用
できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮
光膜を設けてもよい。
薄膜トランジスタ４０１０、４０１１は、保護絶縁膜としてチャネル形成領域を含む半導
体層に接して絶縁層４０２０が形成されている。絶縁層４０２０は実施の形態１で示した
酸化物絶縁膜４０７と同様な材料及び方法で形成すればよい。また、薄膜トランジスタの
表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となって
いる。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防
止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナ
トリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させること
を抑制することができる。
また、保護膜を形成した後に、窒素雰囲気下、又は大気雰囲気下で加熱処理（３００℃以
下）を行ってもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを
兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層
及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図１０においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
図２０は、本明細書に開示する作製方法により作製される基板２６００を用いて半導体装
置として液晶表示モジュールを構成する一例を示している。
図２０は液晶表示モジュールの一例であり、基板２６００と対向基板２６０１がシール材
２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素
子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラ
ー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色
層が各画素に対応して設けられている。基板２６００と対向基板２６０１の外側には偏光
板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１
０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０
９により基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路な
どの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態
で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
半導体装置として電子ペーパーの例を示す。
半導体装置を電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳
動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力
、薄くて軽い形状とすることが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置に必要な偏光板が必要ない。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至４の薄膜ト
ランジスタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
図９は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装
置に用いられる薄膜トランジスタ５８１としては、実施の形態１で示す薄膜トランジスタ
と同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、
実施の形態２乃至実施の形態４で示す薄膜トランジスタも本実施の薄膜トランジスタ５８
１として適用することもできる。
図９の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイスト
ボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である
第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を
生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０と基板５９６との間に封止される薄膜トランジスタ５８１はボトムゲート構造
の薄膜トランジスタであり、半導体層と接する絶縁膜５８３に覆われている。薄膜トラン
ジスタ５８１のソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁膜
５８３及び絶縁層５８５に形成する開口で接しており電気的に接続している。第１の電極
層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し
、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており
、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図９参照。）。第１
の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の
電極層５８８は、薄膜トランジスタ５８１と同一の基板５８０上に設けられる共通電位線
と電気的に接続される。共通接続部を用いて、基板５８０と基板５９６の間に配置される
導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる
。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図１２は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１２と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１２に示す画素構成は、これに限定されない。例えば、図１２に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１３を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１３（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態１で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高
い薄膜トランジスタである。また、実施の形態２乃至実施の形態４で示す薄膜トランジス
タをＴＦＴ７００１、７０１１、７０２１として適用することもできる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
上面射出構造の発光素子について図１３（Ａ）を用いて説明する。
図１３（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１３（Ａ）では、
発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続さ
れており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極
７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いる
ことができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７
００４は、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸
送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設け
る必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、
例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜
鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、
インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添
加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１３（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１３（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図１３（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図１３（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図１３（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
１３（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１３（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図１３（Ｃ）を用いて説明する。図１３（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図１３（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０
２３として用いることができる。そして発光層７０２４は、図１３（Ａ）と同様に、単数
の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い
。陽極７０２５は、図１３（Ａ）と同様に、光を透過する透光性を有する導電性材料を用
いて形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１３（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的
に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接
続されている構成であってもよい。
なお半導体装置は、図１３に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図１１を用いて説明する。図１１（Ａ）は、第１の基板上に形成された薄
膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネル
の平面図であり、図１１（Ｂ）は、図１１（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図１１（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、実施の形態３で示した酸化物半導体層を含む信
頼性の高い薄膜トランジスタを適用することができる。また実施の形態１乃至実施の形態
４に示す薄膜トランジスタを適用してもよい。薄膜トランジスタ４５０９、４５１０はｎ
チャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光
素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変え
ることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜
から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソー
ス電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコ−ン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図１１の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示パネル（発光パネル）を作製
することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図２２に示す。
また、図２２は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２２では表示部２７０５）に文章を表示し、左側の表示部
（図２２では表示部２７０７）に画像を表示することができる。
また、図２２では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態１０）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図２３（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２３（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム９７００
の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して
画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができ
る。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２４（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２４（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図２４（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図２４（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
図２４（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく
、その他付属設備が適宜設けられた構成とすることができる。
図２５（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
図２５（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続
するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボ
ード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部９３０３を見て入力操作を行うことができる。
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバ
イス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハー
ドディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵ
ＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有して
いる。
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３
０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３
０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図２５（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部に表示することができる。また、上部筐体９３０１と下部筐
体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライド
させて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる
。この場合には、ヒンジユニットを開状態として表示部９３０３を表示させず、さらにテ
レビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることがで
き、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
また、図２５（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部９２０４、腕に対するバンド部９２０４の固定状態を調
節する調節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構
成されている。
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えば押すとインタネット用のプログラムが起動され
るスイッチなど、操作スイッチ９２０３を用いて各ファンクションを対応づけることがで
きる。
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作
スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図
２５（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指な
どで触れることにより入力を行うことができる。
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
また、図２５（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリーなどの
記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図２５（
Ｂ）に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図２５（Ｂ）に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量の限られており、表示部９２０１に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
なお、図２５（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。
ここで、酸素密度（酸素濃度）の高い領域及び酸素密度（酸素濃度）の低い領域を有する
酸化物半導体層において、加熱処理前後における酸素密度の変化について計算した結果を
、図３４及び図２１を用いて説明する。ここでは、計算用のソフトウェアとしては、富士
通株式会社製のＭａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．０を用いた。
図３４に、計算に用いた酸化物半導体層のモデルを示す。ここでは、酸化物半導体層７０
１を、酸素密度の低い層７０３及び酸素密度の高い層７０５が積層される構造とした。
ここでは、酸素密度の低い層７０３として、１５個のＩｎ原子、１５個のＧａ原子、１５
個のＺｎ原子、及び５４個のＯ原子からなるアモルファス構造とした。
また、酸素密度の高い層７０５として、１５個のＩｎ原子、１５個のＧａ原子、１５個の
Ｚｎ原子、及び６６個のＯ原子からなるアモルファス構造とした。
また、酸化物半導体層７０１の密度を５．９ｇ／ｃｍ３とした。
次に、酸化物半導体層７０１に対して、ＮＶＴアンサンブル、温度２５０℃の条件で、古
典ＭＤ（分子動力学）計算を行った。時間刻み幅を０．２ｆｓとし、総計算時間を２００
ｐｓと設定した。また、金属−酸素結合、及び酸素−酸素結合のポテンシャルにＢｏｒｎ
−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓ型のポテンシャルを適用した。また、酸化物半導体層７０
１の上端及び下端の原子の動きを固定した。
次に、計算結果を図２１に示す。ｚ軸座標の０ｎｍから１．１５ｎｍが酸素密度の低い層
７０３であり、ｚ軸座標の１．１５ｎｍから２．３ｎｍが酸素密度の高い層７０５である
。ＭＤ計算前の酸素の密度分布を実線７０７で示し、ＭＤ計算後の酸素密度の分布を破線
７０９で示す。
実線７０７においては、酸素密度の低い層７０３と酸素密度の高い層７０５との界面より
、酸素密度の高い層７０５において、酸素の密度が高い。一方、破線７０９においては、
酸素密度の低い層７０３及び酸素密度の高い層７０５において、酸素密度が均質であるこ
とが分かる。
以上のことから、酸素密度の低い層７０３と酸素密度の高い層７０５の積層状態のように
、酸素密度の分布に偏りが有る場合、加熱処理により酸素密度が高い方から低い方へ拡散
し、酸素密度が均質になることが分かる。
即ち、実施の形態１に示すように、第１の酸化物半導体層４３２上に酸化物絶縁膜４０７
を形成することで、第１の酸化物半導体層４３２及び酸化物絶縁膜４０７の界面において
酸素密度が高まるため、当該酸素が第１の酸化物半導体層４３２の酸素密度の低い方へ拡
散し、第１の酸化物半導体層４３２が高抵抗化する。以上のことから、薄膜トランジスタ
の信頼性を向上させることができる。

Claims (4)

  1. 複数の画素を有する画素部を有し、
    前記画素は、
    基板上方の第１の導電膜と、
    前記第１の導電膜上方の第１の絶縁膜と、
    前記第１の絶縁膜上方の、第１の酸化物半導体膜及び第２の酸化物半導体膜と、
    前記第１の酸化物半導体膜及び前記第２の酸化物半導体膜上方の、第２の導電膜及び第３の導電膜と、
    前記第２の導電膜及び前記第３の導電膜上方の酸化物絶縁膜と、
    前記酸化物絶縁膜上方の第２の絶縁膜と、
    前記第２の絶縁膜上方の、第４の導電膜及び第５の導電膜と、を有し、
    前記第４の導電膜は、前記酸化物絶縁膜及び前記第２の絶縁膜に設けられた開口部を介して、前記第３の導電膜と電気的に接続され、
    前記第５の導電膜は、前記第１の導電膜、前記第１の酸化物半導体膜、及び前記第２の酸化物半導体膜と重なる領域を有し、
    前記第５の導電膜は、前記第４の導電膜と同一の材料を含み、
    前記第５の導電膜は、前記複数の画素が有する前記第１の導電膜と異なる電位を伝える機能を有することを特徴とする半導体装置。
  2. 請求項１において、
    前記第１の酸化物半導体膜は、Ｉｎ、Ｇａ、及びＺｎを含み、
    前記第２の酸化物半導体膜は、Ｉｎ、Ｇａ、及びＺｎを含むことを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記第２の酸化物半導体膜は、ナノクリスタルを含むことを特徴とする半導体装置。
  4. 基板上方に、第１の導電膜を形成する工程と、
    前記第１の導電膜上方に、第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上方に、第１の酸化物半導体膜及び第２の酸化物半導体膜を形成する工程と、
    前記第１の酸化物半導体膜及び前記第２の酸化物半導体膜を加熱する工程と、
    前記第１の酸化物半導体膜及び前記第２の酸化物半導体膜を、酸素を含む雰囲気下で冷却する工程と、
    前記第１の酸化物半導体膜及び前記第２の酸化物半導体膜上方に、第２の導電膜及び第３の導電膜を形成する工程と、
    前記第２の導電膜及び前記第３の導電膜上方に、酸化物絶縁膜を形成する工程と、
    前記酸化物絶縁膜上方に、第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜上方に、第４の導電膜及び第５の導電膜を形成する工程と、を有し、
    前記第４の導電膜は、前記酸化物絶縁膜及び前記第２の絶縁膜に設けられた開口部を介して、前記第３の導電膜と電気的に接続され、
    前記第５の導電膜は、前記第１の導電膜、前記第１の酸化物半導体膜、及び前記第２の酸化物半導体膜と重なる領域を有し、
    前記第５の導電膜は、前記第４の導電膜と同一の材料を含むことを特徴とする半導体装置の作製方法。
JP2014263776A 2009-06-30 2014-12-26 半導体装置及び半導体装置の作製方法 Active JP6013444B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014263776A JP6013444B2 (ja) 2009-06-30 2014-12-26 半導体装置及び半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009156414 2009-06-30
JP2009156414 2009-06-30
JP2014263776A JP6013444B2 (ja) 2009-06-30 2014-12-26 半導体装置及び半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013212080A Division JP5677544B2 (ja) 2009-06-30 2013-10-09 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016183642A Division JP2017005271A (ja) 2009-06-30 2016-09-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2015109454A JP2015109454A (ja) 2015-06-11
JP6013444B2 true JP6013444B2 (ja) 2016-10-25

Family

ID=43410955

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2010148064A Active JP5389750B2 (ja) 2009-06-30 2010-06-29 半導体装置の作製方法
JP2013212080A Active JP5677544B2 (ja) 2009-06-30 2013-10-09 半導体装置の作製方法
JP2014263776A Active JP6013444B2 (ja) 2009-06-30 2014-12-26 半導体装置及び半導体装置の作製方法
JP2016183642A Withdrawn JP2017005271A (ja) 2009-06-30 2016-09-21 半導体装置
JP2018107982A Withdrawn JP2018148233A (ja) 2009-06-30 2018-06-05 半導体装置の作製方法
JP2019222786A Active JP6836644B2 (ja) 2009-06-30 2019-12-10 半導体装置の作製方法
JP2021017021A Active JP7030223B2 (ja) 2009-06-30 2021-02-05 表示装置
JP2022024430A Active JP7475382B2 (ja) 2009-06-30 2022-02-21 半導体装置
JP2024066064A Pending JP2024105287A (ja) 2009-06-30 2024-04-16 半導体装置の作製方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010148064A Active JP5389750B2 (ja) 2009-06-30 2010-06-29 半導体装置の作製方法
JP2013212080A Active JP5677544B2 (ja) 2009-06-30 2013-10-09 半導体装置の作製方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2016183642A Withdrawn JP2017005271A (ja) 2009-06-30 2016-09-21 半導体装置
JP2018107982A Withdrawn JP2018148233A (ja) 2009-06-30 2018-06-05 半導体装置の作製方法
JP2019222786A Active JP6836644B2 (ja) 2009-06-30 2019-12-10 半導体装置の作製方法
JP2021017021A Active JP7030223B2 (ja) 2009-06-30 2021-02-05 表示装置
JP2022024430A Active JP7475382B2 (ja) 2009-06-30 2022-02-21 半導体装置
JP2024066064A Pending JP2024105287A (ja) 2009-06-30 2024-04-16 半導体装置の作製方法

Country Status (7)

Country Link
US (13) US8216878B2 (ja)
EP (2) EP2449595B1 (ja)
JP (9) JP5389750B2 (ja)
KR (9) KR102191282B1 (ja)
CN (2) CN102473728B (ja)
TW (10) TWI790855B (ja)
WO (1) WO2011001880A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101968855B1 (ko) 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011001880A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101810699B1 (ko) * 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
CN104835850B (zh) 2009-07-10 2018-10-26 株式会社半导体能源研究所 半导体器件
CN102473732B (zh) * 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
CN107180608B (zh) 2009-10-09 2020-10-02 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR102065330B1 (ko) 2009-10-16 2020-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011070892A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011102233A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102834921B (zh) 2010-03-26 2016-04-27 株式会社半导体能源研究所 半导体装置的制造方法
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011145538A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101808198B1 (ko) 2010-05-21 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2012029596A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
JP6030298B2 (ja) * 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
US8476622B2 (en) * 2011-01-05 2013-07-02 Electronics And Telecommunications Research Institute Active matrix organic light emitting diode
TWI541904B (zh) * 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8743590B2 (en) * 2011-04-08 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device using the same
TWI573277B (zh) 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101921772B1 (ko) * 2011-05-13 2018-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112012004076T5 (de) * 2011-09-29 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2013087962A (ja) * 2011-10-13 2013-05-13 Panasonic Corp 加熱調理装置
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
KR102331652B1 (ko) * 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9406810B2 (en) * 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102112283B1 (ko) 2013-08-20 2020-05-19 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
JP6494184B2 (ja) * 2014-06-12 2019-04-03 三菱電機株式会社 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法
KR102241846B1 (ko) * 2014-07-16 2021-04-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US20160163869A1 (en) * 2014-12-08 2016-06-09 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2016111267A1 (ja) * 2015-01-08 2016-07-14 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置
KR102423679B1 (ko) * 2015-09-21 2022-07-21 삼성디스플레이 주식회사 표시 장치 제조 방법
KR102477518B1 (ko) 2015-10-23 2022-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9721835B2 (en) * 2015-12-11 2017-08-01 International Business Machines Corporation Modulating microstructure in interconnects
US10714552B2 (en) * 2016-09-05 2020-07-14 Sharp Kabushiki Kaisha Active matrix substrate having plurality of circuit thin film transistors and pixel thin film transistors
US10514854B2 (en) * 2016-11-04 2019-12-24 Microsoft Technology Licensing, Llc Conditional authorization for isolated collections
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN106972034B (zh) * 2017-05-27 2018-12-14 福州京东方光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板
US10784172B2 (en) * 2017-12-29 2020-09-22 Texas Instruments Incorporated Testing solid state devices before completing manufacture
CN108550528B (zh) * 2018-03-19 2021-03-05 长江存储科技有限责任公司 半导体器件制造方法
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法
TWI841366B (zh) * 2023-04-28 2024-05-01 國立中興大學 雙波段薄膜電晶體檢光器

Family Cites Families (212)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
FR2605442B1 (fr) 1986-10-17 1988-12-09 Thomson Csf Ecran de visualisation electrooptique a transistors de commande et procede de realisation
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH07101268B2 (ja) 1987-02-25 1995-11-01 日本電信電話株式会社 薄膜トランジスタアレイ
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02156676A (ja) 1988-12-09 1990-06-15 Fuji Xerox Co Ltd 薄膜半導体装置
JPH0669919B2 (ja) 1989-03-28 1994-09-07 住友セメント株式会社 超伝導セラミックス薄膜の製法
JP2776083B2 (ja) 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0669919U (ja) 1993-03-09 1994-09-30 株式会社ニコン レンズ鏡筒
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP3949639B2 (ja) 1993-09-07 2007-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2777545B2 (ja) * 1994-12-05 1998-07-16 株式会社フロンテック アクティブマトリクス液晶表示素子
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3605932B2 (ja) 1995-03-31 2004-12-22 セイコーエプソン株式会社 Ｍｉｍ型非線形素子の製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09266179A (ja) 1996-03-29 1997-10-07 Nec Corp タングステン合金電極および配線
JP3380953B2 (ja) * 1996-09-19 2003-02-24 ソニー株式会社 加熱式レーザ処理装置
JPH10102257A (ja) 1996-09-27 1998-04-21 Nippon Process Eng Kk 化学的気相成長法による成膜装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP2000114479A (ja) 1998-10-01 2000-04-21 Toshiba Corp 導電性膜の形成方法およびそれを用いたキャパシタの形成方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000173945A (ja) 1998-12-02 2000-06-23 Sharp Corp 半導体基板用縦型熱処理装置
JP3383784B2 (ja) * 1999-11-24 2003-03-04 一郎 高橋 半導体ウェハの熱処理装置
US6228174B1 (en) 1999-03-26 2001-05-08 Ichiro Takahashi Heat treatment system using ring-shaped radiation heater elements
US6254687B1 (en) 1999-03-26 2001-07-03 Japan Process Engineering, Ltd. Chemical vapor deposition system with reduced material deposition on chamber wall surfaces
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100366372B1 (ko) * 2000-05-08 2002-12-31 한국과학기술연구원 산화아연 산화물 반도체의 발광 다이오드와 레이저 다이오드용 오믹 접촉 금속 박막의 제조 방법
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4540201B2 (ja) 2000-09-13 2010-09-08 独立行政法人産業技術総合研究所 ＺｎＯ系酸化物半導体層を有する半導体装置の製法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002319321A (ja) * 2000-12-11 2002-10-31 Sony Corp Ｉｔｏ膜の形成方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7255899B2 (en) 2001-11-12 2007-08-14 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and heat treatment method of substrate
JP3986342B2 (ja) * 2002-03-25 2007-10-03 大日本スクリーン製造株式会社 基板の熱処理装置
JP2003209054A (ja) * 2001-11-12 2003-07-25 Dainippon Screen Mfg Co Ltd 基板の熱処理方法および熱処理装置
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2004006615A (ja) 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
JP2007235153A (ja) 2002-04-26 2007-09-13 Sumco Corp 高抵抗シリコンウエーハ及びその製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004297048A (ja) 2003-03-11 2004-10-21 Semiconductor Energy Lab Co Ltd 集積回路、該集積回路を有する半導体表示装置及び集積回路の駆動方法
US7541614B2 (en) 2003-03-11 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
JP4526776B2 (ja) 2003-04-02 2010-08-18 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7659138B2 (en) 2003-12-26 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an organic semiconductor element
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
JP4461873B2 (ja) 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
TW200541079A (en) 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100659756B1 (ko) * 2004-06-30 2006-12-19 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
JP4877873B2 (ja) 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4754918B2 (ja) * 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5094019B2 (ja) 2005-01-21 2012-12-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) * 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
KR100647686B1 (ko) * 2005-03-22 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
JP4602920B2 (ja) 2005-03-19 2010-12-22 三星モバイルディスプレイ株式會社 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041260A (ja) * 2005-08-03 2007-02-15 Fujifilm Holdings Corp 液晶表示素子
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20070049270A (ko) * 2005-11-08 2007-05-11 엘지.필립스 엘시디 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
KR101103374B1 (ko) * 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
TWI295855B (en) 2006-03-03 2008-04-11 Ind Tech Res Inst Double gate thin-film transistor and method for forming the same
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP5028900B2 (ja) 2006-08-01 2012-09-19 カシオ計算機株式会社 発光素子を用いたディスプレイパネルの製造方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US20080101903A1 (en) 2006-10-30 2008-05-01 International Retail Services Group, Llc Transport system and method
JP2008124408A (ja) 2006-11-16 2008-05-29 Sony Corp 薄膜半導体装置の製造方法
JP4380689B2 (ja) 2006-11-21 2009-12-09 信越半導体株式会社 縦型熱処理用ボートおよびそれを用いた半導体ウエーハの熱処理方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4616359B2 (ja) * 2007-01-09 2011-01-19 韓國電子通信研究院 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
KR100877153B1 (ko) 2007-01-09 2009-01-09 한국전자통신연구원 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2008282913A (ja) * 2007-05-09 2008-11-20 Nippon Shokubai Co Ltd 酸化銅系半導体薄膜の製造方法および酸化銅系半導体薄膜
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
JP5364293B2 (ja) 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
JP5339772B2 (ja) * 2007-06-11 2013-11-13 富士フイルム株式会社 電子ディスプレイ
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
US20090001881A1 (en) * 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR100907400B1 (ko) 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009128761A (ja) 2007-11-27 2009-06-11 Sharp Corp 基板装置及びその製造方法並びに表示装置
KR101518091B1 (ko) 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI577027B (zh) * 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
TWI431130B (zh) 2008-12-19 2014-03-21 Applied Materials Inc 銅黑銅鐵礦透明ｐ型半導體之製造及應用方法
TWI664619B (zh) * 2009-01-16 2019-07-01 日商半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI535023B (zh) * 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101420025B1 (ko) * 2009-06-30 2014-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101810699B1 (ko) * 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011001880A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101968855B1 (ko) * 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR102365458B1 (ko) 2009-07-03 2022-02-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101857405B1 (ko) 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011055769A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and semiconductor device, and deposition apparatus
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法

Also Published As

Publication number Publication date
US20110003428A1 (en) 2011-01-06
KR20220121904A (ko) 2022-09-01
TW201901812A (zh) 2019-01-01
TW201342490A (zh) 2013-10-16
TW201630078A (zh) 2016-08-16
KR101805335B1 (ko) 2017-12-05
JP7475382B2 (ja) 2024-04-26
KR101645061B1 (ko) 2016-08-02
JP2017005271A (ja) 2017-01-05
KR102501183B1 (ko) 2023-02-21
TWI753837B (zh) 2022-01-21
JP2014053624A (ja) 2014-03-20
US20160308035A1 (en) 2016-10-20
CN104576748A (zh) 2015-04-29
JP5389750B2 (ja) 2014-01-15
KR101903930B1 (ko) 2018-10-02
KR20180110174A (ko) 2018-10-08
TW201810439A (zh) 2018-03-16
TW201539583A (zh) 2015-10-16
JP2020074403A (ja) 2020-05-14
KR102011616B1 (ko) 2019-08-16
US20120244660A1 (en) 2012-09-27
KR101604577B1 (ko) 2016-03-17
JP2011029628A (ja) 2011-02-10
JP2024105287A (ja) 2024-08-06
US20160181405A1 (en) 2016-06-23
US9412768B2 (en) 2016-08-09
US20160020332A1 (en) 2016-01-21
TWI590340B (zh) 2017-07-01
KR20120102037A (ko) 2012-09-17
KR102256492B1 (ko) 2021-05-26
KR20210062723A (ko) 2021-05-31
EP2449595B1 (en) 2017-07-26
US8697488B2 (en) 2014-04-15
TWI571940B (zh) 2017-02-21
JP2021100122A (ja) 2021-07-01
JP2022084600A (ja) 2022-06-07
EP2449595A1 (en) 2012-05-09
TW202213542A (zh) 2022-04-01
US10418467B2 (en) 2019-09-17
TWI501320B (zh) 2015-09-21
US20210098610A1 (en) 2021-04-01
CN102473728B (zh) 2014-11-26
JP7030223B2 (ja) 2022-03-04
TWI733262B (zh) 2021-07-11
KR20190096446A (ko) 2019-08-19
KR102191282B1 (ko) 2020-12-15
US9293566B2 (en) 2016-03-22
CN102473728A (zh) 2012-05-23
KR20160092054A (ko) 2016-08-03
WO2011001880A1 (en) 2011-01-06
TWI541908B (zh) 2016-07-11
TWI680513B (zh) 2019-12-21
KR102435377B1 (ko) 2022-08-23
KR20200141536A (ko) 2020-12-18
US9299807B2 (en) 2016-03-29
US10790383B2 (en) 2020-09-29
TW202013529A (zh) 2020-04-01
TWI503898B (zh) 2015-10-11
EP3236504A1 (en) 2017-10-25
CN104576748B (zh) 2019-03-15
US8394671B2 (en) 2013-03-12
US20230387276A1 (en) 2023-11-30
JP6836644B2 (ja) 2021-03-03
US11417754B2 (en) 2022-08-16
US9985118B2 (en) 2018-05-29
JP2015109454A (ja) 2015-06-11
TWI631629B (zh) 2018-08-01
KR20170135992A (ko) 2017-12-08
TW201110242A (en) 2011-03-16
TW201742157A (zh) 2017-12-01
US20180233589A1 (en) 2018-08-16
US8216878B2 (en) 2012-07-10
TW202139297A (zh) 2021-10-16
TWI790855B (zh) 2023-01-21
US20140011327A1 (en) 2014-01-09
US20190305117A1 (en) 2019-10-03
EP2449595A4 (en) 2015-06-03
KR20150093173A (ko) 2015-08-17
US20130157411A1 (en) 2013-06-20
US20220384622A1 (en) 2022-12-01
JP2018148233A (ja) 2018-09-20
US20140217402A1 (en) 2014-08-07
US8513054B2 (en) 2013-08-20
JP5677544B2 (ja) 2015-02-25

Similar Documents

Publication Publication Date Title
JP7030223B2 (ja) 表示装置
JP6437079B2 (ja) 半導体装置の作製方法
JP6298511B2 (ja) 液晶表示装置の作製方法
JP6087456B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160921

R150 Certificate of patent or registration of utility model

Ref document number: 6013444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250