JP5841214B2 - 発光装置の作製方法 - Google Patents

発光装置の作製方法 Download PDF

Info

Publication number
JP5841214B2
JP5841214B2 JP2014183830A JP2014183830A JP5841214B2 JP 5841214 B2 JP5841214 B2 JP 5841214B2 JP 2014183830 A JP2014183830 A JP 2014183830A JP 2014183830 A JP2014183830 A JP 2014183830A JP 5841214 B2 JP5841214 B2 JP 5841214B2
Authority
JP
Japan
Prior art keywords
layer
light
oxide
electrode layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014183830A
Other languages
English (en)
Other versions
JP2015038616A (ja
Inventor
江口　晋吾
晋吾 江口
欣聡 及川
欣聡 及川
岡崎　健一
健一 岡崎
穂高 丸山
穂高 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014183830A priority Critical patent/JP5841214B2/ja
Publication of JP2015038616A publication Critical patent/JP2015038616A/ja
Application granted granted Critical
Publication of JP5841214B2 publication Critical patent/JP5841214B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Optical Filters (AREA)

Description

有機化合物を含む層を発光層とする発光装置およびその作製方法に関する。例えば、有機
発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、発光装置などの電気光学装置、半導体回路及び電子機器は全て半導体装置で
ある。
薄型軽量、高速応答性、直流低電圧駆動などの特徴を有する有機化合物を発光体として用
いた発光素子は、次世代のフラットパネルディスプレイや、次世代の照明への応用が検討
されている。特に、発光素子をマトリクス状に配置した表示装置は、従来の液晶表示装置
と比較して、視野角が広く視認性が優れる点に優位性があると考えられている。
発光素子の発光機構は、一対の電極間にＥＬ層を挟んで電圧を印加することにより、陰極
から注入された電子および陽極から注入された正孔がＥＬ層の発光中心で再結合して分子
励起子を形成し、その分子励起子が基底状態に緩和する際にエネルギーを放出して発光す
ると言われている。励起状態には一重項励起と三重項励起が知られ、発光はどちらの励起
状態を経ても可能であると考えられている。
発光素子を構成するＥＬ層は、少なくとも発光層を有する。また、ＥＬ層は、発光層の他
に、正孔注入層、正孔輸送層、電子輸送層、電子注入層などを有する積層構造とすること
もできる。
また、半導体特性を示す材料として金属酸化物が注目されている。半導体特性を示す金属
酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などが
あり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジス
タが既に知られている（特許文献１及び特許文献２）。
また、酸化物半導体を適用したＴＦＴは、電界効果移動度が高い。そのため、当該ＴＦＴ
を用いて、表示装置などの駆動回路を構成することもできる。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
酸化物半導体膜を用いる薄膜トランジスタは、動作速度が速く、製造工程が比較的簡単で
あり、十分な信頼性を有することが求められている。
酸化物半導体膜を用いる薄膜トランジスタにおいて、動作特性や信頼性を向上させること
を課題の一つとする。
特に、駆動回路部に用いられる薄膜トランジスタの動作速度は、速い方が好ましい。
例えば、薄膜トランジスタのチャネル長（Ｌ）を短くする、またはチャネル幅（Ｗ）を広
くすると動作速度が速くなる。しかし、チャネル長（Ｌ）を短くすると、スイッチング特
性、例えばオンオフ比が小さくなる問題がある。また、チャネル幅（Ｗ）を広くすると薄
膜トランジスタ自身の容量負荷を上昇させる問題がある。
従って、チャネル長が短くとも、安定した電気特性を有する薄膜トランジスタを備えた発
光装置を提供することも課題の一とする。
また、絶縁表面上に複数の異なる回路を形成する場合、例えば、画素部と駆動回路部を同
一基板上に形成する場合には、画素部に用いられる薄膜トランジスタは、優れたスイッチ
ング特性、例えばオンオフ比が大きいことが要求され、駆動回路部に用いられる薄膜トラ
ンジスタは動作速度が速いことが要求される。特に、表示装置の解像度が高いほど、表示
画像の書き込み時間が短くなるため、駆動回路部に用いられる薄膜トランジスタの動作速
度は速いことが好ましい。
酸化物半導体膜を用いる薄膜トランジスタの電気特性のバラツキを低減することも課題の
一つとする。
酸化物半導体膜を用いる薄膜トランジスタを有する発光装置に可撓性を付与することを課
題の一つとする。
発光素子及び酸化物半導体層を含む薄膜トランジスタを可撓性基板上に設け、可撓性を有
する発光装置を作製する。
可撓性基板上に発光素子及び酸化物半導体層を含む薄膜トランジスタを直接作製してもよ
いし、他の作製基板に発光素子及び酸化物半導体層を含む薄膜トランジスタを作製し、そ
の後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置す
るために、作製基板と発光素子及び酸化物半導体層を含む薄膜トランジスタとの間に剥離
層を設ける。
可撓性基板としては、例えばポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフ
タレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリルニトリル樹脂、ポリイミド樹脂
、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂（ＰＣ）、ポリエーテルスルフ
ォン樹脂（ＰＥＳ）、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリ
アミドイミド樹脂、ポリ塩化ビニル樹脂、などを好適に用いることができる。可撓性基板
として繊維体に有機樹脂が含浸された構造体（いわゆるプリプレグ）を用いてもよい。
また、可撓性を有する程度に薄くフィルム化した金属基板を用いてもよい。金属基板は光
を取り出さない側に設ける。金属基板を構成する材料としては特に限定はないが、アルミ
ニウム、銅、ニッケルやアルミニウム合金若しくはステンレスなどの金属の合金などを好
適に用いることができる。
本発明の発光装置の一形態は、同一可撓性基板上に駆動回路用薄膜トランジスタを含む駆
動回路部と、画素用薄膜トランジスタを含む画素部とを有し、駆動回路用薄膜トランジス
タ及び画素用薄膜トランジスタはゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲ
ート絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層及びドレイン電極層
と、酸化物半導体層、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接す
る酸化物絶縁層を有し、画素部において酸化物絶縁層上にカラーフィルタ層、カラーフィ
ルタ層上に画素用薄膜トランジスタと電気的に接続する第１の電極層、ＥＬ層、第２の電
極層の積層が設けられ、駆動回路用薄膜トランジスタにおいて、酸化物絶縁層上にゲート
電極層及び酸化物半導体層と重なる導電層が設けられ、ゲート電極層、ソース電極層及び
ドレイン電極層は金属導電膜である。
本発明の発光装置の他の一形態は、同一可撓性基板上に駆動回路用薄膜トランジスタを含
む駆動回路部と、画素用薄膜トランジスタを含む画素部とを有し、駆動回路用薄膜トラン
ジスタ及び画素用薄膜トランジスタはゲート電極層と、ゲート電極層上のゲート絶縁層と
、ゲート絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極層及びドレイン電
極層と、酸化物半導体層、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と
接する酸化物絶縁層を有し、画素部において酸化物絶縁層上にカラーフィルタ層、カラー
フィルタ層上に画素用薄膜トランジスタと接続電極層を介して電気的に接続する第１の電
極層、ＥＬ層、第２の電極層の積層が設けられ、駆動回路用薄膜トランジスタにおいて、
酸化物絶縁層上にゲート電極層及び酸化物半導体層と重なる導電層が設けられ、ゲート電
極層、ソース電極層及びドレイン電極層は金属導電膜である。
画素用薄膜トランジスタ及び駆動回路用薄膜トランジスタはボトムゲート構造の逆スタガ
型薄膜トランジスタを用いる。画素用薄膜トランジスタ及び駆動回路用薄膜トランジスタ
はソース電極層及びドレイン電極層との間に露呈した酸化物半導体層に接する酸化物絶縁
膜が設けられたチャネルエッチ型薄膜トランジスタである。
駆動回路用薄膜トランジスタは、酸化物半導体層をゲート電極と導電層で挟み込む構成と
する。これにより、薄膜トランジスタのしきい値ばらつきを低減させることができ、安定
した電気特性を有する薄膜トランジスタを備えた発光装置を提供することができる。導電
層は、ゲート電極層と同電位としても良いし、フローティング電位でも良いし、固定電位
、例えばＧＮＤ電位や０Ｖでもよい。また、導電層に任意の電位を与えることで、薄膜ト
ランジスタのしきい値を制御することができる。
画素用薄膜トランジスタと画素電極は直接、接して形成されてもよいし、間に接続電極層
を介して電気的に接続されてもよい。接続電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍ
ｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積
層膜を用いることができる。
駆動回路用薄膜トランジスタの酸化物半導体層上に設けられる該導電層、第１の配線（端
子または接続電極ともいう）、及び第２の配線（端子または接続電極ともいう）は、画素
電極と同工程で酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛
合金、または酸化亜鉛などの酸化物導電材料を用いて形成してもよいし、接続電極層と同
工程でＡｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若
しくはそれらの合金膜などの金属材料を用いて形成してもよい。
また、同一基板上に複数種類の発光色の発光素子と、発光素子に電気的に接続する画素用
薄膜トランジスタを形成して表示ディスプレイなどの発光装置を製造することができる。
また、白色の発光色の発光素子を複数設け、それぞれの発光素子の発光領域に重なるよう
に光学フィルム、具体的にはカラーフィルタを設けてフルカラーの発光表示装置とするこ
ともできる。なお、ここでカラーフィルタとはブラックマトリクスやオーバーコートを含
めた３色のカラーフィルタ層（赤色カラーフィルタ、青色カラーフィルタ、緑色カラーフ
ィルタなど）を備えたフィルム全体を指しているのではなく、一つの色のカラーフィルタ
を指している。
上記構造を実現するための本発明の発光装置の作製方法の一形態は、駆動回路部及び画素
部を含む絶縁表面を有する可撓性基板上に金属導電膜を用いてゲート電極層を形成し、ゲ
ート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化
物半導体層を脱水化または脱水素化した後、大気に触れることなく、酸化物半導体層への
水や水素の再混入を防ぎ、酸化物半導体層上に金属導電膜を用いてソース電極層及びドレ
イン電極層を形成し、酸化物半導体層、ソース電極層及びドレイン電極層上に、酸化物半
導体層の一部と接する酸化物絶縁層を形成して駆動回路部に駆動回路用薄膜トランジスタ
、及び画素部に画素用薄膜トランジスタを形成し、画素部において酸化物絶縁層上にカラ
ーフィルタ層を形成し、カラーフィルタ層上に画素用薄膜トランジスタと電気的に接続す
る第１の電極層を形成し、第１の電極層上にＥＬ層、ＥＬ層上に第２の電極層を形成し、
駆動回路部において、駆動回路用薄膜トランジスタのゲート電極層及び酸化物半導体層と
重なる酸化物絶縁層上に、第１の電極層と同工程で導電層を形成する。
上記構造を実現するための本発明の発光装置の作製方法の他の一形態は、駆動回路部及び
画素部を含む絶縁表面を有する可撓性基板上にゲート電極層を形成し、ゲート電極層上に
金属導電膜を用いてゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、
酸化物半導体層を脱水化または脱水素化した後、大気に触れることなく、酸化物半導体層
への水や水素の再混入を防ぎ、酸化物半導体層上に金属導電膜を用いてソース電極層及び
ドレイン電極層を形成し、酸化物半導体層、ソース電極層及びドレイン電極層上に、酸化
物半導体層の一部と接する酸化物絶縁層を形成して駆動回路部に駆動回路用薄膜トランジ
スタ、及び画素部に画素用薄膜トランジスタを形成し、画素部において酸化物絶縁層上に
カラーフィルタ層を形成し、カラーフィルタ層上に画素用薄膜トランジスタと接続電極層
を介して電気的に接続する第１の電極層を形成し、第１の電極層上にＥＬ層、ＥＬ層上に
第２の電極層を形成し、駆動回路部において、駆動回路用薄膜トランジスタのゲート電極
層及び酸化物半導体層と重なる酸化物絶縁層上に、接続電極層と同工程で導電層を形成す
る。
上記構造を実現するための本発明の発光装置の作製方法の他の一形態は、駆動回路部及び
画素部を含む絶縁表面を有する作製基板上に剥離層を形成し、駆動回路部において剥離層
上に酸化物半導体層を有する駆動回路用薄膜トランジスタを形成し、画素部において剥離
層上に酸化物半導体層を有する画素用薄膜トランジスタを形成し、画素用薄膜トランジス
タと電気的に接続する第１の電極層を形成し、駆動回路用薄膜トランジスタと、画素用薄
膜トランジスタと、第１の電極層とを剥離層を用いて作製基板から支持基板へ転置し、支
持基板に転置された駆動回路用薄膜トランジスタと、画素用薄膜トランジスタと、第１の
電極層とを可撓性基板上に転置し、可撓性基板上に転置された第１の電極層上にＥＬ層を
形成し、ＥＬ層上に第２の電極層を形成する。
上記構造を実現するための本発明の発光装置の作製方法の他の一形態は、駆動回路部及び
画素部を含む絶縁表面を有する作製基板上に剥離層を形成し、駆動回路部において剥離層
上に酸化物半導体層を有する駆動回路用薄膜トランジスタを形成し、画素部において剥離
層上に酸化物半導体層を有する画素用薄膜トランジスタを形成し、画素用薄膜トランジス
タと電気的に接続する第１の電極層を形成し、駆動回路用薄膜トランジスタと、画素用薄
膜トランジスタと、第１の電極層とを剥離層を用いて作製基板から支持基板へ転置し、支
持基板に転置された駆動回路用薄膜トランジスタと、画素用薄膜トランジスタと、第１の
電極層とを可撓性基板上に転置し、可撓性基板上に転置された第１の電極層上にＥＬ層を
形成し、ＥＬ層上に第２の電極層を形成し、第２の電極層上に可撓性の金属基板を設けて
駆動回路部及び画素部を可撓性の金属基板によって封止する。
なお、前述の発光装置の作製工程におけるフォトリソグラフィ工程において、透過した光
が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いて
エッチング工程を行っても良い。
多階調マスクを用いて形成されたマスク層は複数の膜厚を有する形状となり、マスク層に
対してエッチングを行うことでさらに形状を変形することができるため、異なるパターン
に加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクに
よって、少なくとも二種類以上の異なるパターンに対応するマスク層を形成することがで
きる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削
減できるため、工程の簡略化が可能となる。
上記構成は、上記課題の少なくとも一つを解決する。
また、本明細書中で用いる酸化物半導体は、例えばＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で
表記される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作
製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または
複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたは
ＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導
体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷
移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては
、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、Ｍとし
てＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄
膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ
系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ
−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−
Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化
物からなる酸化物半導体層に酸化珪素を含ませてもよい。
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及
びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水
化または脱水素化の工程を経ることは有効である。
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（
Ｎ−化など）され、その後、酸化物半導体層に接する酸化物絶縁膜の形成や、形成後に加
熱処理を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ
型化されているとも言える。また、酸化物半導体層を酸素過剰な状態とする固相酸化を行
っているとも言える。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有
する発光装置を作製し、提供することが可能となる。
脱水化または脱水素化は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体
雰囲気下での４００℃以上７５０℃以下、好ましくは４２０℃以上５７０℃以下の加熱処
理を行い、酸化物半導体層の含有水分などの不純物を低減する。また、その後の水（Ｈ２
Ｏ）の再含浸を防ぐことができる。
脱水化または脱水素化の加熱処理は、Ｈ２Ｏが２０ｐｐｍ以下の窒素雰囲気で行うことが
好ましい。また、Ｈ２Ｏが２０ｐｐｍ以下の超乾燥空気中で行っても良い。
脱水化または脱水素化を行った酸化物半導体層は、脱水化または脱水素化後の酸化物半導
体層に対してＴＤＳで４５０℃まで測定を行っても水の２つのピーク、少なくとも３００
℃付近に現れる１つのピークは検出されない程度の加熱処理条件とする。従って、脱水化
または脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してＴＤＳで４
５０℃まで測定を行っても少なくとも３００℃付近に現れる水のピークは検出されない。
そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから、脱水化ま
たは脱水素化を行った同じ炉で大気に触れさせることなく、水または水素を再び混入させ
ないことが重要である。脱水化または脱水素化を行い、酸化物半導体層を低抵抗化、即ち
Ｎ型化（Ｎ−化など）させた後、高抵抗化させてＩ型とした酸化物半導体層を用いて薄膜
トランジスタを作製すると、薄膜トランジスタのしきい値電圧（Ｖｔｈ）を正の値とする
ことができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トランジスタの
ゲート電圧が０Ｖにできるだけ近くかつ、しきい値電圧が正の値でチャネルが形成される
ことが半導体装置（発光装置）には望ましい。なお、薄膜トランジスタのしきい値電圧が
負の値であると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、
所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置においては、回路
を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を
左右する。薄膜トランジスタの電気特性の中でも、特にしきい値電圧の値が重要である。
電界効果移動度が高くても、しきい値電圧の正の値が高い、或いはしきい値電圧が負の値
である場合、回路として制御することが困難である。また、しきい値電圧の絶対値が大き
い薄膜トランジスタの場合、駆動電圧が低い状態では薄膜トランジスタとしてのスイッチ
ング機能を果たすことができず、負荷となる恐れがある。ｎチャネル型の薄膜トランジス
タの場合、ゲートに正の電圧を印加してはじめてチャネルが形成され、ドレイン電流が流
れ出す事が望ましい。駆動電圧を高くしないとチャネルが形成されない事、また負の電圧
状態でもチャネルが形成されてドレイン電流が流れ出す事は、回路に用いられる薄膜トラ
ンジスタとしては不向きである。
また、加熱温度Ｔから下げるガス雰囲気は、加熱温度Ｔまで昇温したガス雰囲気と異なる
ガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に
触れさせることなく、炉の中を高純度の酸素ガスまたはＮ２Ｏガス、超乾燥エア（露点が
−４０℃以下、好ましくは−６０℃以下）で満たして冷却を行う。
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含
まない雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐冷（または冷却）
した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産
性と高性能の両方を備えた薄膜トランジスタを実現する。
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下で
の加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処
理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ
、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（
Ｎ−化など）される。
また、ドレイン電極層と重なる酸素欠乏型である高抵抗ドレイン領域（ＨＲＤ（Ｈｉｇｈ
Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）が形成される。また、ソース電極
層と重なる酸素欠乏型である高抵抗ソース領域（ＨＲＳ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃ
ｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）が形成される。
具体的には、高抵抗ドレイン領域のキャリア濃度は、１×１０１８／ｃｍ３以上の範囲内
であり、少なくともチャネル形成領域のキャリア濃度（１×１０１８／ｃｍ３未満）より
も高い領域である。なお、本明細書のキャリア濃度は、室温にてＨａｌｌ効果測定から求
めたキャリア濃度の値を指す。
そして、脱水化または脱水素化した酸化物半導体層の少なくとも一部を酸素過剰な状態と
することで、さらに高抵抗化、即ちＩ型化させてチャネル形成領域を形成する。なお、脱
水化または脱水素化した酸化物半導体層を酸素過剰な状態とする処理としては、脱水化ま
たは脱水素化した酸化物半導体層に接する酸化物絶縁膜のスパッタ法の成膜、または酸化
物絶縁膜成膜後の加熱処理、または酸素を含む雰囲気での加熱処理、または不活性ガス雰
囲気下で加熱した後に酸素雰囲気で冷却する処理、超乾燥エア（露点が−４０℃以下、好
ましくは−６０℃以下）で冷却する処理などによって行う。
また、脱水化または脱水素化した酸化物半導体層の少なくとも一部（ゲート電極層と重な
る部分）をチャネル形成領域とするため、選択的に酸素過剰な状態とすることで、高抵抗
化、即ちＩ型化させることもできる。脱水化または脱水素化した酸化物半導体層上に接し
てＴｉなどの金属電極からなるソース電極層やドレイン電極層を形成し、ソース電極層や
ドレイン電極層に重ならない露出領域を選択的に酸素過剰な状態としてチャネル形成領域
を形成することができる。選択的に酸素過剰な状態とする場合、ソース電極層に重なる第
１の高抵抗ソース領域と、ドレイン電極層に重なる第２の高抵抗ドレイン領域とが形成さ
れ、第１の高抵抗ソース領域と第２の高抵抗ドレイン領域との間の領域がチャネル形成領
域となる。即ち、チャネル形成領域のチャネル長がソース電極層及びドレイン電極層と自
己整合的になる。
これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する発光装置を作製し
、提供することが可能となる。
なお、ドレイン電極層と重畳した酸化物半導体層において高抵抗ドレイン領域を形成する
ことにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高
抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ドレイン領域、チャネル
形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。その
ため、ドレイン電極層に高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲ
ート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域がバッフ
ァとなり局所的な高電界が印加されず、薄膜トランジスタの耐圧を向上させた構成とする
ことができる。
また、ドレイン電極層及びソース電極層と重畳した酸化物半導体層において、高抵抗ドレ
イン領域及び高抵抗ソース領域を形成することにより、駆動回路を形成した際のチャネル
形成領域でのリーク電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を
形成することで、ドレイン電極層とソース電極層との間に流れるトランジスタのリーク電
流の経路として、ドレイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形
成領域、ソース電極層側の高抵抗ソース領域、ソース電極層の順となる。このときチャネ
ル形成領域では、ドレイン電極層側の高抵抗ドレイン領域よりチャネル領域に流れるリー
ク電流を、トランジスタがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面
近傍に集中させることができ、バックチャネル部（ゲート電極層から離れているチャネル
形成領域の表面の一部）でのリーク電流を低減することができる。
また、ソース電極層に重なる高抵抗ソース領域と、ドレイン電極層に重なる高抵抗ドレイ
ン領域は、ゲート電極層の幅にもよるが、ゲート電極層の一部とゲート絶縁層を介して重
なり、より効果的にドレイン電極層の端部近傍の電界強度を緩和させることができる。
また、酸化物半導体層とソース電極及びドレイン電極の間に、酸化物導電層を形成しても
よい。酸化物導電層は、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含
まないものであることが好ましい。例えば、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜
鉛アルミニウム、酸化亜鉛ガリウムなどを用いることができる。酸化物導電層は、低抵抗
ドレイン領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔ
ｉｖｉｔｙ）領域、ＬＲＤ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ
）としても機能する。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイ
ン領域（ＨＲＤ領域）よりも大きく、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃ
ｍ３以下の範囲内であることが好ましい。酸化物導電層を酸化物半導体層とソース電極及
びドレイン電極の間に設けることで、接触抵抗を低減でき、トランジスタの高速動作を実
現することができるため、周辺回路（駆動回路）の周波数特性を向上させることができる
。
酸化物導電層とソース電極及びドレイン電極を形成するための金属層は、連続成膜が可能
である。
また、前述した第１の配線及び第２の配線を、ＬＲＮもしくはＬＲＤとして機能する酸化
物導電層と同材料、及び金属材料によって構成された積層配線としてもよい。金属と酸化
物導電層の積層とすることで、下層配線の乗り越えや開口などの段差に対する被覆性が改
善し、配線抵抗を下げることができる。また、マイグレーションなどによる配線の局所的
な高抵抗化や断線を防ぐ効果も期待できるため、信頼性の高い発光装置を提供することが
できる。
また、前述した第１の配線と第２の配線の接続に際しても、酸化物導電層を間に挟んで接
続することにより、接続部（コンタクト部）の金属表面に絶縁性酸化物が形成されること
による接触抵抗（コンタクト抵抗）の増大を防ぐことが期待できるため、信頼性の高い発
光装置を提供することができる。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ま
しい。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
酸化物半導体層を用い、電気特性や信頼性に優れた薄膜トランジスタを備えた発光装置を
実現できる。
発光装置を説明する図。 発光装置の作製方法を説明する図。 発光装置の作製方法を説明する図。 発光装置の作製方法を説明する図。 発光装置の作製方法を説明する図。 発光装置の作製方法を説明する図。 発光装置の作製方法を説明する図。 発光装置の作製方法を説明する図。 発光装置の作製方法を説明する図。 発光装置を説明する図。 発光装置を説明する図。 発光装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 シフトレジスタの構成を示す回路図。 シフトレジスタの等価回路図及びシフトレジスタの動作を説明するタイミングチャート。 発光装置を説明する図。 発光装置の作製方法を説明する図。 発光装置の作製方法を説明する図。 発光装置の画素等価回路を説明する図 発光装置を説明する図。 発光素子を説明する図。 発光装置を説明する図。 電子機器を示す図。 電子機器を示す図。 電子機器を示す図。 電子機器を示す図。 発光装置を説明する図。 発光装置の作製方法を説明する図。 発光装置の作製方法を説明する図。 発光装置の作製方法を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、以下の説明に限定されず、趣
旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者
であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有す
る部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
薄膜トランジスタを含む発光装置、及びその作製工程について、図１乃至図５及び図１１
を用いて説明する。
本発明の一形態である発光装置を図１に示す。図１の発光装置は、可撓性基板１００上に
、発光素子、薄膜トランジスタ１７０及び容量１４７を含む画素部と、薄膜トランジスタ
１８０を含む駆動回路部とが設けられており、さらにゲート配線の端子部には第１の端子
１２１、接続電極１２０、及び接続用の端子電極１２８、ソース配線の端子部には第２の
端子１２２及び接続用の端子電極１２９が設けられている。また、薄膜トランジスタ１８
０及び薄膜トランジスタ１７０上には酸化物絶縁膜１０７及び保護絶縁層１０６が形成さ
れている。
発光素子は、第１の電極層１１０、ＥＬ層１９４、及び第２の電極層１９５の積層によっ
て構成され、薄膜トランジスタ１７０のドレイン電極層と第１の電極層１１０とが接して
形成されることで、薄膜トランジスタ１７０と電気的に接続している。画素部において、
保護絶縁層１０６上にはカラーフィルタ層１９１が形成され、カラーフィルタ層１９１は
オーバーコート層１９２で覆われ、さらに保護絶縁層１０９によって覆われている。第１
の電極層１１０は保護絶縁層１０９上に形成される。また、各発光素子の間を隔てる隔壁
１９３が薄膜トランジスタ１７０上に形成されている。
駆動回路部において、薄膜トランジスタ１８０はゲート電極層及び半導体層の上方に導電
層１１１が設けられ、ドレイン電極層１６５ｂはゲート電極層と同工程で形成される導電
層１６２と電気的に接続している。
可撓性基板１００としては、例えばポリエチレンテレフタレート（ＰＥＴ）、ポリエチレ
ンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリルニトリル樹脂、ポリイミ
ド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂（ＰＣ）、ポリエーテル
スルフォン樹脂（ＰＥＳ）、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂
、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、などを好適に用いることができる。可撓
性基板として繊維体に有機樹脂が含浸された構造体（いわゆるプリプレグ）を用いてもよ
い。
本実施の形態で示す発光装置は可撓性基板１００側の面から発光を取り出す下面射出型で
あるので、可撓性基板１００としては透光性を有する基板を用いるが、可撓性基板１００
とは逆側の面から発光を取り出す上面射出型である場合は可撓性基板１００として非透光
性の可撓性を有する程度に薄くフィルム化した金属基板を用いてもよい。金属基板は光を
取り出さない側に設ける。金属基板を構成する材料としては特に限定はないが、アルミニ
ウム、銅、ニッケルやアルミニウム合金若しくはステンレスなどの金属の合金などを好適
に用いることができる。
以下、図２乃至５、及び図１１を用いて作製方法を詳細に説明する。図１乃至図５は発光
装置の断面図に相当する。
絶縁表面を有する基板である可撓性基板１００上に、導電層を可撓性基板１００全面に形
成した後、第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチング
により不要な部分を除去して配線及び電極（ゲート電極層１０１、ゲート電極層１６１、
導電層１６２、容量配線層１０８、及び第１の端子１２１）を形成する。図２（Ａ）のよ
うに、配線及び電極の端部にテーパー形状が形成されるようにエッチングすると、積層す
る膜の被覆性が向上するため好ましい。なお、ゲート電極層１０１、ゲート電極層１６１
はそれぞれゲート配線に含まれる。
絶縁表面を有する可撓性基板１００に使用することができる可撓性基板であれば大きな制
限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要
となる。
下地膜となる絶縁膜を可撓性基板１００とゲート電極層１０１、ゲート電極層１６１、導
電層１６２、容量配線層１０８、及び第１の端子１２１との間に設けてもよい。下地膜は
、可撓性基板１００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪
素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造
により形成することができる。
ゲート電極層１０１、ゲート電極層１６１、導電層１６２、容量配線層１０８、及び第１
の端子１２１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミ
ニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を
用いて、単層で又は積層して形成することができる。
例えば、ゲート電極層１０１、ゲート電極層１６１、導電層１６２、容量配線層１０８、
及び第１の端子１２１の２層の積層構造としては、アルミニウム層上にモリブデン層が積
層された２層の積層構造、銅層上にモリブデン層が積層された２層の積層構造、銅層上に
窒化チタン層若しくは窒化タンタル層が積層された２層の積層構造、窒化チタン層上にモ
リブデン層が積層された２層の積層構造とすることが好ましい。積層構造として、タング
ステン層または窒化タングステン層と、アルミニウムと珪素の合金またはアルミニウムと
チタンの合金と、窒化チタン層またはチタン層とを積層した構造とすることが好ましい。
次いで、ゲート電極層１０１、ゲート電極層１６１、導電層１６２、容量配線層１０８、
及び第１の端子１２１上にゲート絶縁層１０２を形成する（図２（Ａ）参照）。
ゲート絶縁層１０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、又は酸化アルミニウム層を単層で又は
積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用
いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。ゲート絶縁層１０２の膜
厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２
００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎ
ｍ以下の第２のゲート絶縁層の積層とする。
本実施の形態では、ゲート絶縁層１０２としてプラズマＣＶＤ法により膜厚２００ｎｍ以
下の酸化珪素層を形成する。
次いで、ゲート絶縁層１０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜１３
０を形成する（図２（Ｂ）参照。）。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁層１０２の表面に付着しているゴミを除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にＲＦ電源を用いて電圧を印加し、基板近傍にプラズマを形成して表面を改
質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
また、アルゴン雰囲気に酸素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴ
ン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
酸化物半導体膜１３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系
、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−
Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ
系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、Ｉｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、酸化物
半導体膜１３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス
（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができ
る。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲ
ットを用いて成膜を行い、酸化物半導体膜１３０に結晶化を阻害するＳｉＯｘ（ｘ＞０）
を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしま
うのを抑制することが好ましい。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％
］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（Ｄ
Ｃ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ
、酸素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると
、ごみが軽減でき、膜厚分布も均一となるため好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結
晶膜の膜厚は、５ｎｍ以上２００ｎｍ以下とする。本実施の形態では、酸化物半導体膜と
して、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により膜厚３
０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。また、Ｉｎ、Ｇａ、及びＺｎを
含む酸化物半導体ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、又
はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ％］の組成比を有するターゲットを用いるこ
ともできる。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法、直流電源を用いる
ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある
。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜
を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次に、酸化物半導体膜１３０上に第２のフォトリソグラフィ工程を行い、レジストマスク
１３７を形成し、エッチングにより酸化物半導体膜１３０及びゲート絶縁層１０２の不要
な部分を除去して、ゲート絶縁層１０２に、第１の端子１２１に達するコンタクトホール
１１９と、導電層１６２に達するコンタクトホール１２３を形成する（図２（Ｃ）参照。
）。
このように、酸化物半導体膜１３０をゲート絶縁層１０２全面に積層した状態で、ゲート
絶縁層１０２にコンタクトホールを形成する工程を行うと、ゲート絶縁層１０２表面にレ
ジストマスクが直接接しないため、ゲート絶縁層１０２表面の汚染（不純物等の付着など
）を防ぐことができる。よって、ゲート絶縁層１０２と酸化物半導体膜１３０との界面状
態を良好とすることができるため、信頼性向上につながる。
ゲート絶縁層に直接レジストパターンを形成してコンタクトホールの開口を行っても良い
。その場合には、レジストを剥離した後で加熱処理を行い、ゲート絶縁膜表面の脱水化、
脱水素化の処理を行うことが好ましい。例えば、不活性ガス雰囲気（窒素、またはヘリウ
ム、ネオン、アルゴン等）下、酸素雰囲気下において加熱処理（４００℃以上７５０℃以
下）を行い、ゲート絶縁層内に含まれる水素及び水などの不純物を除去すればよい。
次いで、レジストマスク１３７を除去し、酸化物半導体膜１３０を第３のフォトリソグラ
フィ工程により形成したレジストマスク１３５ａ、１３５ｂを用いてエッチングして、島
状の酸化物半導体層１３１、１３２を形成する（図３（Ａ）参照。）。また、島状の酸化
物半導体層を形成するためのレジストマスク１３５ａ、１３５ｂをインクジェット法で形
成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しな
いため、製造コストを低減できる。
次いで、酸化物半導体層１３１、１３２の脱水化または脱水素化を行い、脱水化または脱
水素化された酸化物半導体層１３３、１３４を形成する（図３（Ｂ）参照。）。脱水化ま
たは脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４
２５℃以上とする。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４
２５℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加
熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下に
おいて加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混
入を防ぎ、酸化物半導体層を得る。本実施の形態では、酸化物半導体層の脱水化または脱
水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで同じ炉を用い、具
体的には加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素
雰囲気に限定されず、ヘリウム、ネオン、アルゴン等の希少ガス雰囲気下において脱水化
または脱水素化を行う。
酸化物半導体層を４００℃から７００℃の温度で加熱処理することで、酸化物半導体層の
脱水化、脱水素化が図られ、その後の水（Ｈ２Ｏ）の再含浸を防ぐことができる。
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用
いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノン
アークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラ
ンプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲ
ＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によっ
て、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加熱
処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処
理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃
〜７５０℃で数分間加熱処理を行ってもよい。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。特に酸化物半導体層に対して、４００℃
〜７５０℃で行われる脱水化、脱水素化の加熱処理は、Ｈ２Ｏが２０ｐｐｍ以下の窒素雰
囲気で行うことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネ
オン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（
９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ
以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結
晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以
上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、または酸
化物半導体膜の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合
もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代
表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある。また、
ＲＴＡ（ＧＲＴＡ、ＬＲＴＡ）を用いて高温の加熱処理を行うと、酸化物半導体膜の表面
側に縦方向（膜厚方向）の針状結晶が生じる場合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層１３１、１３２に加工
する前の酸化物半導体膜１３０に行うこともできる。その場合には、第１の加熱処理後に
、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の加熱処理は、酸化物半導体層成膜後、酸化物
半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極
上にパッシベーション膜を形成した後、のいずれで行っても良い。
また、図２（Ｃ）に示すようなゲート絶縁層１０２にコンタクトホール１２３、１１９を
形成する工程を、酸化物半導体膜１３０に脱水化または脱水素化処理を行った後に行って
もよい。
なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライ
エッチングを用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次に、酸化物半導体層１３３、１３４上に金属材料からなる金属導電膜をスパッタ法や真
空蒸着法で形成する。
金属導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素
、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げ
られる。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば
、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された
２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜が積層され、さらにその上に
Ｔｉ膜が成膜された３層構造などが挙げられる。また、アルミニウム（Ａｌ）に、チタン
（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ
）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合
わせた膜、合金膜、もしくは窒化膜を用いてもよい。
金属導電膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を金属導電膜に持
たせることが好ましい。
次に、第４のフォトリソグラフィ工程を行い、レジストマスク１３６ａ、１３６ｂ、１３
６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを形成し、金属導電膜のエッチングによ
り不要な部分を除去してソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層
１６５ａ、ドレイン電極層１６５ｂ、容量電極層１４９、接続電極１２０、及び第２の端
子１２２を形成する（図３（Ｃ）参照）。
なお、金属導電膜のエッチングの際に、酸化物半導体層１３３、１３４は除去されないよ
うにそれぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、金属導電膜としてＴｉ膜を用いて、酸化物半導体層１３３、１３４に
はＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、エッチャントとしてアンモニア過水（アンモ
ニア、水、過酸化水素水の混合液）を用いる。
この第４のフォトリソグラフィ工程において、ソース電極層１０５ａ、１６５ａ、ドレイ
ン電極層１０５ｂ、１６５ｂと同じ材料である、接続電極１２０、第２の端子１２２をそ
れぞれ端子部に形成する。なお、第２の端子１２２はソース配線（ソース電極層１０５ａ
、１６５ａを含むソース配線）と電気的に接続されている。また、接続電極１２０はコン
タクトホール１１９において第１の端子１２１と接して形成され電気的に接続する。
なお、ソース電極層及びドレイン電極層を形成するためのレジストマスク１３６ａ、１３
６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇをインクジェット法で形成し
てもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないた
め、製造コストを低減できる。
次に、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、
１３６ｇを除去し、酸化物半導体層１３３、１３４に接する保護絶縁膜となる酸化物絶縁
膜１０７を形成する。
この段階で、酸化物半導体層１３３、１３４は、酸化物絶縁膜と接する領域が形成され、
この領域のうち、ゲート電極層とゲート絶縁層を介して酸化物絶縁膜１０７と重なる領域
がチャネル形成領域となる。
酸化物絶縁膜１０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化
物絶縁膜１０７に水、水素等の不純物を混入させない方法を適宜用いて形成することがで
きる。本実施の形態では、酸化物絶縁膜１０７として膜厚３００ｎｍの酸化珪素膜をスパ
ッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよ
く、本実施の形態では室温とする。酸化珪素膜のスパッタリング法による成膜は、希ガス
（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）
及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲッ
トまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素
、及び窒素雰囲気下でスパッタリング法により酸化珪素を形成することができる。低抵抗
化した酸化物半導体層に接して形成する酸化物絶縁膜は、水分や、水素イオンや、ＯＨ−
などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い
、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミ
ニウムなどを用いる。
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物絶縁
膜１０７と重なる酸化物半導体層１３３、１３４の一部が酸化物絶縁膜１０７と接した状
態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な
状態とする。
その結果、酸化物半導体層１３３において、ゲート電極層１６１と重なるチャネル形成領
域１６６は、Ｉ型となり、ソース電極層１６５ａに重なる高抵抗ソース領域１６７ａと、
ドレイン電極層１６５ｂに重なる高抵抗ドレイン領域１６７ｂとが自己整合的に形成され
、酸化物半導体層１６３が形成される。同様に、酸化物半導体層１３４において、ゲート
電極層１０１と重なるチャネル形成領域１１６は、Ｉ型となり、ソース電極層１０５ａに
重なる高抵抗ソース領域１１７ａと、ドレイン電極層１０５ｂに重なる高抵抗ドレイン領
域１１７ｂとが自己整合的に形成され、酸化物半導体層１０３が形成される。
なお、ドレイン電極層１０５ｂ、１６５ｂ（及びソース電極層１０５ａ、１６５ａ）と重
畳した酸化物半導体層１０３、１６３において高抵抗ドレイン領域１１７ｂ、１６７ｂ（
又は高抵抗ソース領域１１７ａ、１６７ａ）を形成することにより、回路を形成した際の
信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域１１７ｂ、１６７ｂ
を形成することで、ドレイン電極層１０５ｂ、１６５ｂから高抵抗ドレイン領域１１７ｂ
、１６７ｂ、チャネル形成領域１１６、１６６にかけて、導電性を段階的に変化させうる
ような構造とすることができる。そのため、ドレイン電極層１０５ｂ、１６５ｂに高電源
電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極層１０１、１６１とド
レイン電極層１０５ｂ、１６５ｂとの間に高電界が印加されても高抵抗ドレイン領域がバ
ッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とする
ことができる。
また、ドレイン電極層１０５ｂ、１６５ｂ（及びソース電極層１０５ａ、１６５ａ）と重
畳した酸化物半導体層において高抵抗ドレイン領域１１７ｂ、１６７ｂ（又は高抵抗ソー
ス領域１１７ａ、１６７ａ）を形成することにより、回路を形成した際のチャネル形成領
域１１６、１６６でのリーク電流の低減を図ることができる。
本実施の形態では、スパッタリング法により、酸化物絶縁膜１０７として酸化珪素膜を形
成した後、２５０℃〜３５０℃の加熱処理をして、ソース領域とドレイン領域の間の酸化
物半導体層の露出部分（チャネル形成領域）より、酸化物半導体層中へ酸素を含侵、拡散
を行う。スパッタリング法で酸化珪素膜を作製することで、当該酸化珪素膜中に過剰な酸
素を含ませることができ、その酸素を加熱処理により、酸化物半導体層中に含侵、拡散さ
せることができる。酸化物半導体層中への酸素の含侵、拡散によりチャネル領域を高抵抗
化（Ｉ型化）を図ることができる。それにより、ノーマリーオフとなる薄膜トランジスタ
を得ることができる。
また、酸化物半導体層における高抵抗ソース領域又は高抵抗ドレイン領域は、酸化物半導
体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半
導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソ
ース電極層又はドレイン電極層と接する領域及びその近傍が低抵抗化し高抵抗ソース領域
又は高抵抗ドレイン領域が形成され、酸化物半導体層においてゲート絶縁膜に近い領域は
Ｉ型とすることもできる。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度
への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、こ
の加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行
うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸
化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることが
できる。よって半導体装置の信頼性を向上できる。
酸化物絶縁膜１０７上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を
用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜
方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物を含ま
ず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化
アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。本実施の形態で
は、保護絶縁層として保護絶縁層１０６を窒化珪素膜を用いて形成する。（図４（Ａ）参
照）。
以上の工程により、同一基板上において、駆動回路部に薄膜トランジスタ１８０、画素部
に薄膜トランジスタ１７０、容量１４７を作製することができる。薄膜トランジスタ１７
０、１８０は、高抵抗ソース領域、高抵抗ドレイン領域、及びチャネル形成領域を含む酸
化物半導体層を含むボトムゲート型薄膜トランジスタである。よって、薄膜トランジスタ
１７０、１８０は、高電界が印加されても高抵抗ドレイン領域または高抵抗ソース領域が
バッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とな
っている。
容量１４７は、容量部におけるゲート絶縁層１０２を誘電体として、容量配線層１０８と
容量電極層１４９とで形成される。
同一基板上に駆動回路と画素部を形成することによって、駆動回路と外部信号との接続配
線が短縮でき、発光装置の小型化、低コスト化が可能である。
次に、保護絶縁層１０６上にカラーフィルタ層１９１を形成する。カラーフィルタ層とし
ては緑色のカラーフィルタ層、青色のカラーフィルタ層、赤色のカラーフィルタ層などを
用いることができ、緑色のカラーフィルタ層、青色のカラーフィルタ層、赤色のカラーフ
ィルタ層を順次形成する。各カラーフィルタ層は、印刷法、インクジェット法、フォトリ
ソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。カラーフィルタ層を設
けることによって、封止基板の貼り合わせ精度に依存することなくカラーフィルタ層と発
光素子の発光領域との位置合わせを行うことができる。本実施の形態では第５、第６、第
７のフォトリソグラフィ工程を行い、各緑色のカラーフィルタ層、青色のカラーフィルタ
層、赤色のカラーフィルタ層を形成する。
次いで、カラーフィルタ層（緑色のカラーフィルタ層、青色のカラーフィルタ層、及び赤
色のカラーフィルタ層）を覆うオーバーコート層１９２を形成する。オーバーコート層１
９２は透光性を有する樹脂を用いる。本実施の形態では第８のフォトリソグラフィ工程を
行い、オーバーコート層１９２を形成する。
ここではＲＧＢの３色を用いてフルカラー表示する例を示したが、特に限定されず、ＲＧ
ＢＷの４色を用いてフルカラー表示を行ってもよい。
次いで、オーバーコート層１９２及び保護絶縁層１０６を覆う保護絶縁層１０９を形成す
る（図４（Ｂ）参照）。保護絶縁層１０９は、無機絶縁膜を用い、窒化珪素膜、窒化アル
ミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。保護絶縁層１０９と
しては、保護絶縁層１０６と同じ組成の絶縁膜とすると、後のコンタクトホール形成の際
に１回の工程でエッチングすることができるため好ましい。
次に、第９のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁膜１
０７、保護絶縁層１０６、保護絶縁層１０９のエッチングにより、ドレイン電極層１０５
ｂに達するコンタクトホール１２５を形成し、レジストマスクを除去する（図５（Ａ）参
照）。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２
７、接続電極１２０に達するコンタクトホール１２６も形成する。また、該コンタクトホ
ールを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマ
スクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減
できる。
次いで、透光性を有する導電膜を成膜する。透光性を有する導電膜の材料としては、酸化
インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴ
Ｏと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。透光性を有する導
電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−
Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＺｎ−Ｏ系非単結晶膜や、窒素を含ませたＳｎ−
Ｚｎ−Ｏ系非単結晶膜を用いてもよい。なお、Ａｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の亜鉛の
組成比（原子％）は、４７原子％以下とし、非単結晶膜中のアルミニウムの組成比（原子
％）より大きく、非単結晶膜中のアルミニウムの組成比（原子％）は、非単結晶膜中の窒
素の組成比（原子％）より大きい。このような材料のエッチング処理は塩酸系の溶液によ
り行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性
を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー
（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ
）を用いた分析により評価するものとする。
次に、第１０のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングに
より透光性を有する導電膜の不要な部分を除去して第１の電極層１１０、導電層１１１、
端子電極１２８、１２９を形成し、レジストマスクを除去する。
ゲート絶縁層１０２を誘電体とし容量配線層１０８と容量電極層１４９とで形成される容
量１４７も同一基板上に形成することができる。また、発光装置において、容量電極層１
４９は、電源供給線の一部であり、容量配線層１０８は、駆動ＴＦＴのゲート電極層の一
部である。
端子部に形成された端子電極１２８、１２９はＦＰＣとの接続に用いられる電極または配
線となる。第１の端子１２１上に接続電極１２０を介して形成された端子電極１２８は、
ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形
成された端子電極１２９は、ソース配線の入力端子として機能する接続用の端子電極であ
る。
また、図１１（Ａ１）、図１１（Ａ２）は、この段階でのゲート配線端子部の上面図及び
断面図をそれぞれ図示している。図１１（Ａ１）は図１１（Ａ２）中のＣ１−Ｃ２線に沿
った断面図に相当する。図１１（Ａ１）において、酸化物絶縁膜１０７上に形成される導
電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１１（Ａ１）
において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース
配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１０２を介して重なり直接
接して導通させている。また、接続電極１５３と導電膜１５５が酸化物絶縁膜１０７に設
けられたコンタクトホールを介して直接接して導通させている。
また、図１１（Ｂ１）、及び図１１（Ｂ２）は、ソース配線端子部の上面図及び断面図を
それぞれ図示している。また、図１１（Ｂ１）は図１１（Ｂ２）中のＤ１−Ｄ２線に沿っ
た断面図に相当する。図１１（Ｂ１）において、酸化物絶縁膜１０７上に形成される導電
膜１５５は、入力端子として機能する接続用の端子電極である。また、図１１（Ｂ１）に
おいて、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電
気的に接続される第２の端子１５０の下方にゲート絶縁層１０２を介して重なる。電極１
５６は第２の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０と
異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のため
の容量または静電気対策のための容量を形成することができる。また、第２の端子１５０
は、酸化物絶縁膜１０７を介して導電膜１５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
薄膜トランジスタと保持容量を個々の画素に対応してマトリクス状に配置して画素部を構
成し、アクティブマトリクス型の表示装置を作製するための一方の基板とすることができ
る。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
導電層１１１を酸化物半導体層のチャネル形成領域１６６と重なる位置に設けることによ
って、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ
試験という）において、ＢＴ試験前後における薄膜トランジスタ１８０のしきい値電圧の
変化量を低減することができる。また、導電層１１１は、電位がゲート電極層１６１と同
じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる
。また、導電層１１１の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい
。
次いで、第１の電極層１１０の周縁部を覆うように隔壁１９３を形成する。隔壁１９３は
、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜またはシロ
キサン系樹脂を用いて形成する。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
隔壁１９３としては、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等も用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、隔壁１
９３を形成してもよい。
隔壁１９３の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、ス
ピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷
、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコ
ーター等を用いることができる。また、発光装置に用いる他の絶縁層として隔壁１９３の
例として示した上記材料及び方法を用いてもよい。
隔壁１９３は、特に感光性の樹脂材料を用い、第１の電極層１１０上に開口部を形成し、
その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成するとよい
。隔壁１９３として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省
略することができる。本実施の形態では第１１のフォトリソグラフィ工程を行い、隔壁１
９３を形成する。
第１の電極層１１０上にＥＬ層１９４を形成し、ＥＬ層１９４上に第２の電極層１９５を
形成して発光素子を形成する。なお、第２の電極層１９５は、共通電位線と電気的に接続
する。第２の電極層１９５は様々な材料を用いることができるが、仕事関数が小さい材料
、例えば、具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアル
カリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥ
ｒ等の希土類金属等が好ましい。本実施の形態では、第２の電極層１９５としてアルミニ
ウム膜を用いる。
こうして１１回のフォトリソグラフィ工程により、１１枚のフォトマスクを使用して、薄
膜トランジスタ１８０を有する駆動回路部、薄膜トランジスタ１７０、及び発光素子を有
する画素部、保持容量を有する容量１４７、及び外部取り出し端子部を有する図１に示す
本実施の形態の発光装置を作製することができる。
また、本実施の形態では、酸化物絶縁膜１０７、保護絶縁層１０６、及び保護絶縁層１０
９へのコンタクトホールの形成を一回のフォトリソグラフィ工程で行う例を示すが、異な
るフォトマスクを用いて複数のフォトリソグラフィ工程にわけて行ってもよい。例えば、
層間絶縁層となる酸化物絶縁膜１０７及び保護絶縁層１０６に先に第５のフォトリソグラ
フィ工程を行ってコンタクトホールを形成し、第６乃至第９のフォトリソグラフィ工程に
よって、ＲＧＢのカラーフィルタ層、オーバーコート層を形成した後、さらに第１０のフ
ォトリソグラフィ工程を行って保護絶縁層１０９へのコンタクトホールの形成を行っても
よい。この場合、フォトリソグラフィ工程及びフォトマスク数は１つ増加し、発光装置の
作製は１２回のフォトリソグラフィ工程及び１２枚のフォトマスクを用いることとなる。
なお、前述のフォトリソグラフィ工程において、透過した光が複数の強度となる露光マス
クである多階調マスクによって形成されたマスク層を用いてエッチング工程を行っても良
い。
多階調マスクを用いて形成したマスク層は複数の膜厚を有する形状となり、マスク層に対
してエッチングを行うことでさらに形状を変形することができるため、異なるパターンに
加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによ
って、少なくとも二種類以上の異なるパターンに対応するマスク層を形成することができ
る。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減
できるため、工程の簡略化が可能となる。
また、発光装置を作製する場合、駆動用ＴＦＴのソース電極層と電気的に接続する電源供
給線を設け、その電源供給線は、ゲート配線と交差し、かつソース配線と交差し、且つ、
ゲート電極層と同じ材料、同じ工程で形成する。
また、発光装置を作製する場合、発光素子の一方の電極は駆動用ＴＦＴのドレイン電極層
と電気的に接続させ、発光素子のもう一方の電極と電気的に接続する共通電位線を設ける
。なお、その共通電位線は、ゲート電極層と同じ材料、同じ工程で形成することができる
。
また、発光装置を作製する場合、１つの画素に複数の薄膜トランジスタを有し、一方の薄
膜トランジスタのゲート電極層ともう一方のドレイン電極層とを接続する接続部が設けら
れる。
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減するこ
とができる。特に、上記方法によって、酸化物半導体層に接して酸化物絶縁膜を形成する
ことによって、安定した電気特性を有する薄膜トランジスタを作製し、提供することがで
きる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する発光装置を提供
することができる。
チャネル形成領域の半導体層は高抵抗化領域であるので、薄膜トランジスタの電気特性は
安定化し、オフ電流の増加などを防止することができる。よって、電気特性が良好で信頼
性のよい薄膜トランジスタを有する発光装置とすることが可能となる。
また、薄膜トランジスタは静電気などにより破壊されやすいため、画素部または駆動回路
と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた
非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力
端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配
設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素ト
ランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電
圧が印加されたときに、共通配線に電荷を逃がすように構成する。また、保護回路は、走
査線に対して並列に配置された非線形素子によって構成されている。非線形素子は、ダイ
オードのような二端子素子又はトランジスタのような三端子素子で構成される。例えば、
画素部の薄膜トランジスタ１７０と同じ工程で形成することも可能であり、例えばゲート
端子とドレイン端子を接続することによりダイオードと同様の特性を持たせることができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、実施の形態１において、酸化物半導体層とソース電極層又はドレイン
電極層との間に、ソース領域及びドレイン領域として酸化物導電層を設ける例を図６及び
図７に示す。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部
分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また、図６及び
図７は、図１乃至図５と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符
号を用い、同じ箇所の詳細な説明は省略する。
まず、実施の形態１に従って、実施の形態１における図３（Ｂ）の工程まで行う。図６（
Ａ）は、図３（Ｂ）と同一である。
脱水化または脱水素化された酸化物半導体層１３３、１３４上に酸化物導電膜１４０を形
成し、酸化物導電膜１４０上に金属導電材料からなる金属導電膜を積層する。
酸化物導電膜１４０の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や
、アーク放電イオンプレーティング法や、スプレー法を用いる。酸化物導電膜１４０の材
料としては、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含まないもの
であることが好ましい。そのような酸化物導電膜１４０として、酸化亜鉛、酸化亜鉛アル
ミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを適用することができる。膜
厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタ法を用いる場
合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物
導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱
水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
次に、第４のフォトリソグラフィ工程を行い、レジストマスク１３６ａ、１３６ｂ、１３
６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを形成し、エッチングにより金属導電膜
の不要な部分を除去してソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層
１６５ａ、ドレイン電極層１６５ｂ、容量電極層１４９、接続電極１２０、及び第２の端
子１２２を形成する（図６（Ｂ）参照）。
なお、金属導電膜のエッチングの際に、酸化物導電膜１４０及び酸化物半導体層１３３、
１３４も除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
次に、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、
１３６ｇを除去し、ソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層１６
５ａ、ドレイン電極層１６５ｂをマスクとして、酸化物導電膜１４０をエッチングし、酸
化物導電層１６４ａ、１６４ｂ、酸化物導電層１０４ａ、１０４ｂ、容量電極層１８５を
形成する（図６（Ｃ）参照）。酸化亜鉛を成分とする酸化物導電膜１４０は、例えばレジ
ストの剥離液のようなアルカリ性溶液を用いて容易にエッチングすることができる。また
同工程で、端子部にも酸化物導電層１３８、１３９が形成される。
酸化物半導体層と酸化物導電層のエッチング速度の差を利用して、チャネル領域を形成す
るために酸化物導電層を分割するためのエッチング処理を行う。酸化物導電層のエッチン
グ速度が酸化物半導体層と比較して速いことを利用して、酸化物半導体層上の酸化物導電
層を選択的にエッチングする。
よって、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ
、１３６ｇの除去は、アッシング工程によって除去することが好ましい。剥離液を用いた
エッチングの場合は、酸化物導電膜１４０及び酸化物半導体層１３３、１３４が過剰にエ
ッチングされないように、エッチング条件（エッチャントの種類、濃度、エッチング時間
）を適宜調整する。
本実施の形態のように、酸化物半導体層を島状にエッチングした後に、酸化物導電膜と金
属導電膜を積層させて、同一マスクでソース電極層及びドレイン電極層を含む配線パター
ンをエッチングすることにより、金属導電膜の配線パターンの下に、酸化物導電膜を残存
させることができる。
ゲート配線（導電層１６２）とソース配線（ドレイン電極層１６５ｂ）のコンタクトにお
いても、ソース配線の下層に酸化物導電層１６４ｂが形成されていることにより、バッフ
ァとなり、厚さ分の直列抵抗のみであり、金属とは絶縁性の酸化物を作らないので好まし
い。
酸化物半導体層１３３、１３４に接する保護絶縁膜となる酸化物絶縁膜１０７を形成する
。本実施の形態では、酸化物絶縁膜１０７として膜厚３００ｎｍの酸化珪素膜を、スパッ
タリング法を用いて成膜する。
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物絶縁
膜１０７と重なる酸化物半導体層１３３、１３４の一部が酸化物絶縁膜１０７と接した状
態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な
状態とする。
その結果、酸化物半導体層１３３において、ゲート電極層１６１と重なるチャネル形成領
域１６６は、Ｉ型となり、ソース電極層１６５ａ及び酸化物導電層１６４ａに重なる高抵
抗ソース領域１６７ａと、ドレイン電極層１６５ｂ及び酸化物導電層１６４ｂに重なる高
抵抗ドレイン領域１６７ｂとが自己整合的に形成され、酸化物半導体層１６３が形成され
る。同様に、酸化物半導体層１３４において、ゲート電極層１０１と重なるチャネル形成
領域１１６は、Ｉ型となり、ソース電極層１０５ａ及び酸化物導電層１０４ａに重なる高
抵抗ソース領域１１７ａと、ドレイン電極層１０５ｂ及び酸化物導電層１６４ｂに重なる
高抵抗ドレイン領域１１７ｂとが自己整合的に形成され、酸化物半導体層１０３が形成さ
れる。
酸化物半導体層１６３、１０３と金属材料からなるドレイン電極層１０５ｂ、ドレイン電
極層１６５ｂの間に設けられる酸化物導電層１０４ｂ、１６４ｂは低抵抗ドレイン領域（
ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉｔｙ）領
域、ＬＲＤ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）としても機能
する。同様に、酸化物半導体層１６３、１０３と金属材料からなるソース電極層１０５ａ
、ソース電極層１６５ａの間に設けられる酸化物導電層１０４ａ、１６４ａは低抵抗ソー
ス領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ ｃｏｎｄｕｃｔｉｖｉ
ｔｙ）領域、ＬＲＳ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）と
しても機能する。酸化物半導体層、低抵抗ドレイン領域、金属材料からなるドレイン電極
層の構成とすることによって、よりトランジスタの耐圧を向上させることができる。具体
的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン領域（ＨＲＤ領域）より
も大きく、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内であると
好ましい。
以上の工程により、同一基板上において、駆動回路部に薄膜トランジスタ１８１、画素部
に薄膜トランジスタ１７１を作製することができる。薄膜トランジスタ１７１、１８１は
、高抵抗ソース領域、高抵抗ドレイン領域、及びチャネル形成領域を含む酸化物半導体層
を含むボトムゲート型薄膜トランジスタである。よって、薄膜トランジスタ１７１、１８
１は、高電界が印加されても高抵抗ドレイン領域または高抵抗ソース領域がバッファとな
り局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成となっている。
また、容量部において、容量配線層１０８、ゲート絶縁層１０２、酸化物導電層１０４ｂ
と同工程で形成される容量電極層１８５、ドレイン電極層１０５ｂと同工程で形成される
容量電極層１４９との積層でなる容量１４６が形成されている。
次いで、酸化物絶縁膜１０７上に保護絶縁層１０６を形成し、画素部において保護絶縁層
１０６上にカラーフィルタ層１９１を形成する。カラーフィルタ層１９１を覆うようにオ
ーバーコート層１９２を形成し、保護絶縁層１０６及びオーバーコート層１９２を覆って
保護絶縁層１０９を形成する。
次に、実施の形態１と同様に第９のフォトリソグラフィ工程を行い、レジストマスクを形
成し、酸化物絶縁膜１０７、保護絶縁層１０６及び保護絶縁層１０９のエッチングにより
ドレイン電極層１０５ｂに達するコンタクトホール１２５を形成し、レジストマスクを除
去する（図６（Ｄ）参照）。また、ここでのエッチングにより第２の端子１２２に達する
コンタクトホール１２７、接続電極１２０に達するコンタクトホール１２６も形成する。
次に、透光性を有する導電膜を成膜し、第１０のフォトリソグラフィ工程を行い、レジス
トマスクを形成し、エッチングにより不要な部分を除去して第１の電極層１１０、導電層
１１１、端子電極１２８、１２９を形成し、レジストマスクを除去する（図７（Ａ）参照
）。
実施の形態１と同様に、第１１のフォトリソグラフィ工程を行って隔壁１９３を形成し、
第１の電極層１１０上にＥＬ層１９４、第２の電極層１９５を積層して発光素子を有する
本実施の形態の発光装置を作製する（図７（Ｂ）参照）。
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及び
ドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図るこ
とができ、トランジスタの高速動作をすることができる。ソース領域及びドレイン領域と
して酸化物導電層を用いることは、周辺回路（駆動回路）の周波数特性を向上させるため
に有効である。金属電極（Ｔｉ等）と酸化物半導体層との接触に比べ、金属電極（Ｔｉ等
）と酸化物導電層との接触は、接触抵抗を下げることができるからである。
また、発光装置で配線材料の一部として用いられているモリブデン（Ｍｏ）は（例えば、
Ｍｏ／Ａｌ／Ｍｏ）、酸化物半導体層との接触抵抗が高くて課題であった。これは、チタ
ン（Ｔｉ）に比べモリブデン（Ｍｏ）は酸化しにくいため酸化物半導体層から酸素を引き
抜く作用が弱く、モリブデン（Ｍｏ）と酸化物半導体層の接触界面がｎ型化しないためで
ある。しかし、かかる場合でも、酸化物半導体層とソース電極層及びドレイン電極層との
間に酸化物導電層を介在させることで接触抵抗を低減でき、周辺回路（駆動回路）の周波
数特性を向上させることができる。
薄膜トランジスタのチャネル長が、酸化物導電層のエッチングの際に決められるため、よ
り短チャネル化ができる。例えば、チャネル長Ｌ０．１μｍ以上２μｍ以下と短くして、
動作速度を高速化することができる。
（実施の形態３）
本実施の形態では、実施の形態１又は実施の形態２において、酸化物半導体層とソース電
極層又はドレイン電極層との間に、ソース領域及びドレイン領域として酸化物導電層を設
ける他の例を図８及び図９に示す。従って、他は実施の形態１又は実施の形態２と同様に
行うことができ、実施の形態１又は実施の形態２と同一部分又は同様な機能を有する部分
、及び工程の繰り返しの説明は省略する。また、図８及び図９は、図１乃至図７と工程が
一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説
明は省略する。
まず、実施の形態１に従って、可撓性基板１００上に金属導電膜を形成し、金属導電膜を
第１のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングし、第
１の端子１２１、ゲート電極層１６１、導電層１６２、ゲート電極層１０１、容量配線層
１０８を形成する。
次に、第１の端子１２１、ゲート電極層１６１、導電層１６２、ゲート電極層１０１、容
量配線層１０８上にゲート絶縁層１０２を形成し、酸化物半導体膜、酸化物導電膜を積層
する。ゲート絶縁層、酸化物半導体膜、及び酸化物導電膜は大気に曝さずに連続的に成膜
することができる。
酸化物導電膜上に第２のフォトリソグラフィ工程によりレジストマスクを形成する。レジ
ストマスクを用いてゲート絶縁層、酸化物半導体膜、及び酸化物導電膜をエッチングし、
第１の端子１２１に達するコンタクトホール１１９、導電層１６２に達するコンタクトホ
ール１２３を形成する。
第２のフォトリソグラフィ工程によるレジストマスクを除去し、次に酸化物導電膜上に第
３のフォトリソグラフィ工程によりレジストマスクを形成する。第３のフォトリソグラフ
ィ工程によるレジストマスクを用いて島状の酸化物半導層及び酸化物導電層を形成する。
このように、酸化物半導体膜及び酸化物導電膜をゲート絶縁層全面に積層した状態で、ゲ
ート絶縁層にコンタクトホールを形成する工程を行うと、ゲート絶縁層表面にレジストマ
スクが直接接しないため、ゲート絶縁層表面の汚染（不純物等の付着など）を防ぐことが
できる。よって、ゲート絶縁層と酸化物半導体膜、酸化物導電膜との界面状態を良好とす
ることができるため、信頼性向上につながる。
次いで、酸化物半導体層及び酸化物導電層を積層させた状態で脱水化、脱水素化の加熱処
理を行う。４００℃から７００℃の温度で加熱処理することで、酸化物半導体層の脱水化
、脱水素化が図られ、その後の水（Ｈ２Ｏ）の再含浸を防ぐことができる。
この加熱処理により、酸化物導電層に酸化珪素のような結晶化阻害物質が含まれていない
限り、酸化物導電層は結晶化する。酸化物導電層の結晶は下地面に対して柱状に成長する
。その結果、ソース電極層及びドレイン電極層を形成するために、酸化物導電層の上層の
金属導電膜をエッチングする場合、アンダーカットが形成されるのを防ぐことができる。
また、酸化物半導体層の脱水化、脱水素化の加熱処理によって、酸化物導電層の導電性を
向上させることができる。なお、酸化物導電層のみ酸化物半導体層の加熱処理より低温で
加熱処理しても良い。
また、剥離層を形成して作製基板に薄膜トランジスタ及び発光素子を形成する場合、脱水
化、脱水素化の加熱処理によって、後の工程で作製基板より支持基板に剥離を行う際、剥
離層界面での剥離が容易になる。
また、酸化物半導体層及び酸化物導電層の第１の加熱処理は、島状の酸化物半導体層及び
酸化物導電層に加工する前の酸化物半導体膜及び酸化物導電膜に行うこともできる。その
場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程
を行う。
以上の工程で、酸化物半導体層１３３、１３４、酸化物導電層１４２、１４３が得られる
（図８（Ａ）参照）。酸化物半導体層１３３及び酸化物導電層１４２、酸化物半導体層１
３４及び酸化物導電層１４３はそれぞれ同じマスクを用いて形成された島状の積層である
。
次に、第４のフォトリソグラフィ工程を行い、レジストマスク１３６ａ、１３６ｂ、１３
６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、１３６ｇを形成し、エッチングにより金属導電膜
の不要な部分を除去してソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層
１６５ａ、ドレイン電極層１６５ｂ、容量電極層１４９、接続電極１２０、及び第２の端
子１２２を形成する（図８（Ｂ）参照）。
なお、金属導電膜のエッチングの際に、酸化物導電層１４２、１４３及び酸化物半導体層
１３３、１３４も除去されないようにそれぞれの材料及びエッチング条件を適宜調節する
。
次に、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ、
１３６ｇを除去し、ソース電極層１０５ａ、ドレイン電極層１０５ｂ、ソース電極層１６
５ａ、ドレイン電極層１６５ｂをマスクとして、酸化物導電層１４２、１４３をエッチン
グし、酸化物導電層１６４ａ、１６４ｂ、酸化物導電層１０４ａ、１０４ｂを形成する（
図８（Ｃ）参照）。酸化亜鉛を成分とする酸化物導電層１４２、１４３は、例えばレジス
トの剥離液のようなアルカリ性溶液を用いて容易にエッチングすることができる。
よって、レジストマスク１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ、１３６ｅ、１３６ｆ
、１３６ｇの除去は、アッシング工程によって除去することが好ましい。剥離液を用いた
エッチングの場合は、酸化物導電層１４２、１４３及び酸化物半導体層１３３、１３４が
過剰にエッチングされないように、エッチング条件（エッチャントの種類、濃度、エッチ
ング時間）を適宜調整する。
酸化物半導体層１３３、１３４に接する保護絶縁膜となる酸化物絶縁膜１０７を形成する
。本実施の形態では、酸化物絶縁膜１０７として膜厚３００ｎｍの酸化珪素膜を、スパッ
タリング法を用いて成膜する。
次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物絶縁
膜１０７と重なる酸化物半導体層１３３、１３４の一部が酸化物絶縁膜１０７と接した状
態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な
状態とする。
その結果、酸化物半導体層１３３において、ゲート電極層１６１と重なるチャネル形成領
域１６６は、Ｉ型となり、ソース電極層１６５ａ及び酸化物導電層１６４ａに重なる高抵
抗ソース領域１６７ａと、ドレイン電極層１６５ｂ及び酸化物導電層１６４ｂに重なる高
抵抗ドレイン領域１６７ｂとが自己整合的に形成され、酸化物半導体層１６３が形成され
る。同様に、酸化物半導体層１３４において、ゲート電極層１０１と重なるチャネル形成
領域１１６は、Ｉ型となり、ソース電極層１０５ａ及び酸化物導電層１０４ａに重なる高
抵抗ソース領域１１７ａと、ドレイン電極層１０５ｂ及び酸化物導電層１６４ｂに重なる
高抵抗ドレイン領域１１７ｂとが自己整合的に形成され、酸化物半導体層１０３が形成さ
れる。
酸化物半導体層１６３、１０３と金属材料からなるドレイン電極層１０５ｂ、ドレイン電
極層１６５ｂの間に設けられる酸化物導電層１０４ｂ、１６４ｂは低抵抗ドレイン領域（
ＬＲＮ領域、ＬＲＤ領域とも呼ぶ）としても機能する。同様に、酸化物半導体層１６３、
１０３と金属材料からなるソース電極層１０５ａ、ソース電極層１６５ａの間に設けられ
る酸化物導電層１０４ａ、１６４ａは低抵抗ソース領域（ＬＲＮ領域、ＬＲＳ領域とも呼
ぶ）としても機能する。酸化物半導体層、低抵抗ドレイン領域、金属材料からなるドレイ
ン電極層の構成とすることによって、よりトランジスタの耐圧を向上させることができる
。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン領域（ＨＲＤ領域
）よりも大きく、例えば１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下の範囲内で
あると好ましい。
以上の工程により、同一基板上において、駆動回路部に薄膜トランジスタ１８２、画素部
に薄膜トランジスタ１７２を作製することができる。薄膜トランジスタ１７２、１８２は
、高抵抗ソース領域、高抵抗ドレイン領域、及びチャネル形成領域を含む酸化物半導体層
を含むボトムゲート型薄膜トランジスタである。よって、薄膜トランジスタ１７２、１８
２は、高電界が印加されても高抵抗ドレイン領域または高抵抗ソース領域がバッファとな
り局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成となっている。
また、容量部において、容量配線層１０８、ゲート絶縁層１０２、ドレイン電極層１０５
ｂと同工程で形成される容量電極層１４９との積層でなる容量１４７が形成されている。
次いで、酸化物絶縁膜１０７上に保護絶縁層１０６を形成し、画素部において保護絶縁層
１０６上にカラーフィルタ層１９１を形成する。カラーフィルタ層１９１を覆うようにオ
ーバーコート層１９２を形成し、保護絶縁層１０６及びオーバーコート層１９２を覆って
保護絶縁層１０９を形成する。
次に、実施の形態１と同様に第９のフォトリソグラフィ工程を行い、レジストマスクを形
成し、酸化物絶縁膜１０７、保護絶縁層１０６及び保護絶縁層１０９のエッチングにより
ドレイン電極層１０５ｂに達するコンタクトホール１２５を形成し、レジストマスクを除
去する（図８（Ｄ）参照）。また、ここでのエッチングにより第２の端子１２２に達する
コンタクトホール１２７、接続電極１２０に達するコンタクトホール１２６も形成する。
次に、透光性を有する導電膜を成膜し、第１０のフォトリソグラフィ工程を行い、レジス
トマスクを形成し、エッチングにより不要な部分を除去して第１の電極層１１０、導電層
１１１、端子電極１２８、１２９を形成し、レジストマスクを除去する（図９（Ａ）参照
）。
実施の形態１と同様に、第１１のフォトリソグラフィ工程を行って隔壁１９３を形成し、
第１の電極層１１０上にＥＬ層１９４、第２の電極層１９５を積層して発光素子を有する
本実施の形態の発光装置を作製する（図９（Ｂ）参照）。
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及び
ドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図るこ
とができ、トランジスタの高速動作をすることができる。ソース領域及びドレイン領域と
して酸化物導電層を用いることは、周辺回路（駆動回路）の周波数特性を向上させるため
に有効である。金属電極（Ｔｉ等）と酸化物半導体層との接触に比べ、金属電極（Ｔｉ等
）と酸化物導電層との接触は、接触抵抗が低いからである。
酸化物半導体層とソース電極層及びドレイン電極層との間に酸化物導電層を介在させるこ
とで接触抵抗を低減でき、周辺回路（駆動回路）の周波数特性を向上させることができる
。
薄膜トランジスタのチャネル長が、酸化物導電層のエッチングの際に決められるため、よ
りチャネル長を短くすることができる。例えば、チャネル長Ｌ０．１μｍ以上２μｍ以下
と短くして、動作速度を高速化することができる。
（実施の形態４）
本実施の形態では、実施の形態１において、画素部の薄膜トランジスタと発光素子の第１
の電極層とを接続電極層を間に介して電気的に接続する発光装置の例を図１６乃至図１８
に示す。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又
は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。また、図１６乃至図
１８は、図１乃至図５と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符
号を用い、同じ箇所の詳細な説明は省略する。
本実施の形態の発光装置を図１６に示す。画素部の薄膜トランジスタ１７０のドレイン電
極層１０５ｂは接続電極層１９６を間に介して第１の電極層１１０と電気的に接続されて
いる。図１７及び図１８を用いて図１６に示す発光装置の作製方法を説明する。
まず、実施の形態１に従って、実施の形態１における図４（Ａ）の工程まで行う。図１７
（Ａ）は、図４（Ａ）と同一である。
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁膜１
０７及び保護絶縁層１０６のエッチングによりドレイン電極層１０５ｂに達するコンタク
トホール１２５、第２の端子１２２に達するコンタクトホール１２７、接続電極１２０に
達するコンタクトホール１２６を形成し、レジストマスクを除去する（図１７（Ｂ）参照
）。
次に、導電膜を成膜し、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し
、エッチングにより不要な部分を除去して接続電極層１９６、導電層１１２、端子電極１
１３、１１４を形成し、レジストマスクを除去する（図１７（Ｃ）参照）。導電膜として
は金属導電膜を用いることができるので、接続電極層１９６、導電層１１２、端子電極１
１３、１１４も金属導電層とすることができる。
接続電極層１９６は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成
分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜を用いることができる。よ
って本実施の形態のように導電層１１２、端子電極１１３、１１４を接続電極層１９６と
同工程で形成する場合、導電層１１２、端子電極１１３、１１４にもＡｌ、Ｃｒ、Ｃｕ、
Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを
組み合わせた積層膜を用いることができる。導電膜は、上述した元素を含む単層に限定さ
れず、二層以上の積層を用いることができる。また、導電膜の成膜方法は、スパッタ法や
真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレ
ー法を用いることができる。
次いで、画素部において保護絶縁層１０６上に第７乃至９のフォトリソグラフィ工程を行
いＲＧＢのカラーフィルタ層１９１を形成し、第１０のフォトリソグラフィ工程を行い、
カラーフィルタ層１９１を覆うようにオーバーコート層１９２を形成する。接続電極層１
９６、導電層１１２、端子電極１１３、１１４、保護絶縁層１０６及びオーバーコート層
１９２を覆って保護絶縁層１０９を形成する（図１７（Ｄ）参照）。
次に、第１１のフォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁層１
０９のエッチングにより接続電極層１９６に達するコンタクトホール１２５を形成し、レ
ジストマスクを除去する。また、ここでのエッチングにより端子電極１１３、１１４上の
保護絶縁層１０９も除去し、端子電極１１３、１１４を露出させる（図１８（Ａ）参照）
。
次に、透光性を有する導電膜を成膜し、第１２のフォトリソグラフィ工程を行い、レジス
トマスクを形成し、エッチングにより不要な部分を除去して第１の電極層１１０を形成し
、レジストマスクを除去する。
実施の形態１と同様に、第１３のフォトリソグラフィ工程を行って隔壁１９３を形成し、
第１の電極層１１０上にＥＬ層１９４、第２の電極層１９５を積層して発光素子を有する
本実施の形態の発光装置を作製する（図１８（Ｂ）参照）。
接続電極層１９６を形成する場合、電源供給線を接続電極層１９６と同じ材料、同じ工程
で形成することができる。また、共通電位線も、接続電極層１９６と同じ材料、同じ工程
で形成することができる。
本実施の形態は実施の形態１乃至３のいずれか一と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態１と異なる例を図１
０に示す。図１０は、図１乃至図５と工程が一部異なる点以外は同じであるため、同じ箇
所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
まず、実施の形態１に従って、基板上にゲート電極層、ゲート絶縁層を形成し、画素部に
おいて第２のフォトリソグラフィ工程を用いてゲート電極層に達するコンタクトホールを
形成する（図示せず）。
次に酸化物半導体膜１３０の形成を行い、酸化物半導体膜１３０を第３のフォトリソグラ
フィ工程により島状の酸化物半導体層１３１、１３２に加工する。
次いで、酸化物半導体層１３１、１３２の脱水化または脱水素化を行う。脱水化または脱
水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４２５℃
以上とする。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２５℃
未満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理
装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において
加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防
ぎ、酸化物半導体層を得る。その後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、
又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入して冷却を行う
。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加
熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以
上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガスまたはＮ２Ｏガス中の
不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用
いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノン
アークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラ
ンプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲ
ＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によっ
て、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加熱
処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処
理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃
〜７５０℃で数分間加熱処理を行ってもよい。
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ま
しくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ２Ｏガス雰囲気下での加熱処
理を行ってもよい。
また、酸化物半導体層１３１、１３２の第１の加熱処理は、島状の酸化物半導体層に加工
する前の酸化物半導体膜１３０に行うこともできる。その場合には、第１の加熱処理後に
、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵
抗化、即ちＩ型化させる。よって、全体がＩ型化した酸化物半導体層１６８、酸化物半導
体層１１８を得る。
次いで、酸化物半導体層１６８、酸化物半導体層１１８上に、第４のフォトリソグラフィ
工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層及びドレ
イン電極層を形成し、スパッタ法で酸化物絶縁膜１０７を形成する。
次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下
、または窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行って
もよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
次いで、酸化物絶縁膜１０７上に保護絶縁層１０６を形成し、画素部において保護絶縁層
１０６上にカラーフィルタ層１９１を形成する。カラーフィルタ層１９１を覆うようにオ
ーバーコート層１９２を形成し、保護絶縁層１０６及びオーバーコート層１９２を覆って
保護絶縁層１０９を形成する。
次に、第９のフォトリソグラフィ工程を行い、レジストマスクを形成し、ゲート絶縁層１
０２、酸化物絶縁膜１０７、保護絶縁層１０６及び保護絶縁層１０９のエッチングにより
第１の端子１２１、導電層１６２、ドレイン電極層１０５ｂ、第２の端子１２２に達する
コンタクトホールを形成する。透光性を有する導電膜を形成した後、第１０のフォトリソ
グラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って第１の電極層
１１０、端子電極１２８、端子電極１２９、配線層１４５を形成する。
本実施の形態では、第１の端子１２１と端子電極１２８との接続を、接続電極１２０を介
さずに直接行う例である。また、ドレイン電極層１６５ｂと導電層１６２との接続は、配
線層１４５を介して行う。
また、容量部において、容量配線層１０８、ゲート絶縁層１０２、ソース電極層及びドレ
イン電極層と同工程で形成される容量電極層１４９との積層でなる容量１４７が形成され
ている。
以上の工程により、同一基板上において、駆動回路部に薄膜トランジスタ１８３、画素部
に薄膜トランジスタ１７３を作製することができる。
実施の形態１と同様に、隔壁１９３を形成し、第１の電極層１１０上にＥＬ層１９４、第
２の電極層１９５を積層して発光素子を有する本実施の形態の発光装置を作製する（図１
０参照）。
本実施の形態は実施の形態１乃至４のいずれか一と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、他の作製基板より剥離、転置工程を行って可撓性基板上に薄膜トラン
ジスタを設ける発光装置の作製方法の例を示す。本発明の一態様の発光装置について図２
７乃至図３０を用いて説明する。本実施の形態で説明する発光装置の一例を図２７に示す
。なお、本実施の形態は、実施の形態１と工程が一部異なる点以外は同じであるため、同
じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
発光装置８４００は画素部８２５０と、駆動回路部８２５２と、端子部８２５４、８２５
５を有する。画素部８２５０と、駆動回路部８２５２は、薄くかつ透光性を有する軽量な
第１の基板８１００と、薄くかつ透水性の低い第２の基板８１４４の間に設けられている
。また、画素部８２５０と、駆動回路部８２５２は、第１の基板８１００に接する樹脂層
８１４１と、第２の基板８１４４に接する樹脂層８１４２との間に保持されている。
画素部８２５０は薄膜トランジスタ１７０と、第１の電極層１１０、ＥＬ層１９４、第２
の電極層１９５を含む発光素子を有する。また、薄膜トランジスタ１７０のソース電極ま
たはドレイン電極の一方は発光素子の第１の電極層１１０と接続されている。なお、隔壁
１９３は第１の電極層１１０の一部を覆って設けられている。なお、画素部８２５０は容
量１４７を有する。
駆動回路部８２５２は薄膜トランジスタ１８０を有する。
本実施の形態で例示する発光装置８４００の作製方法の概要は以下の通りである。はじめ
に、発光装置８４００の端子部と、薄膜トランジスタ１７０、薄膜トランジスタ１８０、
容量１４７、カラーフィルタ層１９１、オーバーコート層１９２、酸化物絶縁膜１０７、
保護絶縁層１０６、保護絶縁層１０９、発光素子の第１の電極層１１０を、被剥離層とし
て第１の作製基板の剥離層上に形成する。次いで、被剥離層を第２の作製基板（支持基板
ともいう）に一時的に貼り合わせた後、第１の作製基板から剥離する。次いで、当該被剥
離層を薄くかつ透光性を有する軽量な第１の基板８１００に貼り合わせて転置した後、被
剥離層から一時的に貼り合わせた第２の作製基板を取り除く。次いで、被剥離層の表面に
現れた第１の電極層１１０上に発光素子を形成した後、被剥離層の発光素子が形成された
面に薄くかつ透水性の低い第２の基板８１４４を貼り合わせて発光装置８４００を作製す
る。
発光装置８４００の作製方法の一例を図２８乃至図３０を用いて詳細に説明する。
第１の作製基板３００上に剥離層３０２を形成し、剥離層３０２上に第１の絶縁層８１０
４を形成する。好ましくは、形成された剥離層３０２を大気に曝すことなく、第１の絶縁
層８１０４を連続して形成する。連続して形成することにより、剥離層３０２と絶縁層８
１０４の間にゴミや、不純物の混入を防ぐことができる。
第１の作製基板３００としては、ガラス基板、石英基板、サファイア基板、セラミック基
板、金属基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱
性を有するプラスチック基板を用いてもよい。半導体装置の作製工程において、その行う
工程に合わせて作製基板を適宜選択することができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガ
ラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好
ましい。他にも、結晶化ガラスなどを用いることができる。
なお、本工程では、剥離層３０２を第１の作製基板３００の全面に設ける場合を示してい
るが、必要に応じて第１の作製基板３００の全面に剥離層３０２を設けた後に当該剥離層
３０２を選択的に除去し、所望の領域にのみ剥離層を設けてもよい。また、図２８では、
第１の作製基板３００に接して剥離層３０２を形成しているが、必要に応じて、第１の作
製基板３００と剥離層３０２の間に酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化
珪素膜等の絶縁層を形成してもよい。
剥離層３０２は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル
（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ
）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）
、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は元素を主成分とする合金
材料、又は前記元素を主成分とする化合物材料からなり、単層又は積層された層である。
珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
剥離層３０２は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により形成で
きる。なお、塗布法はスピンコーティング法、液滴吐出法、ディスペンス法を含む。
剥離層３０２が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタン
グステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しく
は酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングス
テンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タン
グステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当す
る。
剥離層３０２が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン
層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングス
テン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物
又は窒化酸化物を形成する。
剥離層３０２として、タングステンを含む層とタングステンの酸化物を含む層の積層構造
を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層
を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層
が形成されることを活用してもよい。
また、剥離層を形成して作製基板に薄膜トランジスタ及び発光素子を形成する場合、酸化
物半導体層の脱水化、脱水素化の加熱処理によって剥離層も加熱され、後の工程で作製基
板より支持基板に剥離を行う際、剥離層界面での剥離が容易になる。
また、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸
化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。ま
たプラズマ処理や加熱処理は、酸素、窒素、一酸化二窒素単体、あるいは前記ガスとその
他のガスとの混合気体雰囲気下で行ってもよい。これは、タングステンの窒化物、酸化窒
化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成
後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。
剥離層３０２上に被剥離層３０４を形成する。被剥離層３０４は、第１の絶縁層８１０４
上に、薄膜トランジスタ１７０、薄膜トランジスタ１８０、容量１４７、カラーフィルタ
層１９１、オーバーコート層１９２、酸化物絶縁膜１０７、保護絶縁層１０６、保護絶縁
層１０９、発光素子の第１の電極層１１０を有する。
はじめに、第１の絶縁層８１０４を剥離層３０２上に形成する。第１の絶縁層８１０４は
、窒化珪素や酸化窒化珪素、窒化酸化珪素等、窒素と珪素を含む絶縁膜を単層または多層
で形成するのが好ましい。
第１の絶縁層８１０４は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等を用
いて形成することが可能であり、例えば、プラズマＣＶＤ法によって成膜温度を２５０℃
〜４００℃として形成することで、緻密で非常に透水性の低い膜とすることができる。な
お、第１の絶縁層８１０４の厚さは１０ｎｍ以上１０００ｎｍ以下、さらには１００ｎｍ
以上７００ｎｍ以下が好ましい。
第１の絶縁層８１０４を設けることで、後の剥離工程において剥離層３０２との界面での
剥離が容易になる。さらに、後の剥離工程において半導体素子や配線に亀裂やダメージが
入るのを防ぐことができる。また、第１の絶縁層８１０４は発光装置８４００の保護層と
して機能する。
第１の絶縁層８１０４上に被剥離層３０４を形成する。被剥離層３０４は、実施の形態１
で説明する方法を適用して形成できるため、ここでは詳細な説明を省く。
次に、除去可能な接着層３０５を用いて、第２の作製基板３０６を一時的に被剥離層３０
４に貼り合わせる。第２の作製基板３０６を被剥離層３０４に貼り合わせることにより、
被剥離層３０４を剥離層３０２から容易に剥離できる。また、剥離工程を通じて被剥離層
３０４に加わる応力が緩和され、薄膜トランジスタを保護できる。また、除去可能な接着
層３０５を用いるため、第２の作製基板３０６が不要になれば、容易に取り除くことがで
きる。
除去可能な接着層３０５としては、例えば水溶性樹脂をその例に挙げることができる。塗
布した水溶性樹脂は被剥離層３０４の凹凸を緩和し、第２の作製基板３０６との貼り合わ
せを容易にする。また、除去可能な接着層３０５として、光または熱により剥離可能な粘
着剤を水溶性樹脂に積層したものを用いてもよい。
次に、被剥離層３０４を第１の作製基板３００から剥離する（図２８（Ｂ）参照）。剥離
方法には様々な方法を用いることができる。
例えば剥離層３０２として、金属酸化膜を第１の絶縁層８１０４に接する側に形成した場
合には、当該金属酸化膜を結晶化により脆弱化して、被剥離層３０４を第１の作製基板３
００から剥離することができる。また、当該金属酸化膜を結晶化により脆弱化した後、さ
らに剥離層３０２の一部を溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスに
よりエッチングして除去し、脆弱化した金属酸化膜において剥離してもよい。
また剥離層３０２として、窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質珪素
膜、水素含有合金膜、酸素含有合金膜など）を用い、第１の作製基板３００として透光性
を有する基板を用いた場合には、第１の作製基板３００から剥離層３０２にレーザ光を照
射して、剥離層内に含有する窒素、酸素や水素を気化させて、第１の作製基板３００と剥
離層３０２との間で剥離する方法を用いることができる。
また剥離層３０２をエッチングにより除去することで、被剥離層３０４を第１の作製基板
３００から剥離しても良い。
また、第１の作製基板３００を機械的に研磨し除去する方法や、第１の作製基板３００を
ＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスまたはＨＦによるエッチングで除去
する方法等を用いることができる。この場合、剥離層３０２を用いなくともよい。
また、レーザ光の照射、ガスや溶液などによるエッチング、又は、鋭いナイフやメスなど
を用いて、剥離層３０２を露出させる溝を形成し、溝をきっかけとして剥離層３０２と保
護層として機能する第１の絶縁層８１０４の界面において被剥離層３０４を第１の作製基
板３００から剥離することもできる。
剥離方法としては、例えば、機械的な力を加えること（人間の手や把治具で引き剥がす処
理や、ローラーを回転させながら分離する処理等）を用いて行えばよい。また、溝に液体
を滴下し、剥離層３０２及び第１の絶縁層８１０４の界面に液体を浸透させて剥離層３０
２から被剥離層３０４を剥離してもよい。また、溝にＮＦ３、ＢｒＦ３、ＣｌＦ３等のフ
ッ化ガスを導入し、剥離層３０２をフッ化ガスでエッチングし除去して、絶縁表面を有す
る第１の作製基板３００から被剥離層３０４を剥離する方法を用いてもよい。また、剥離
を行う際に水などの液体をかけながら剥離してもよい。
その他の剥離方法としては、剥離層３０２をタングステンで形成した場合は、アンモニア
水と過酸化水素水の混合溶液により剥離層をエッチングしながら剥離を行うことができる
。
次に、被剥離層３０４に薄くかつ透光性を有する軽量な第１の基板８１００を、樹脂層８
１４１を用いて接着する（図２９（Ａ）参照）。
薄くかつ透光性を有する軽量な第１の基板８１００としては、可撓性及び可視光に対する
透光性を有する基板を用いることができ、例えばポリエチレンテレフタレート（ＰＥＴ）
、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリルニトリル樹
脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂（ＰＣ）、
ポリエーテルスルフォン樹脂（ＰＥＳ）、ポリアミド樹脂、シクロオレフィン樹脂、ポリ
スチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、などを好適に用いることが
できる。また、第１の基板８１００には予め窒化珪素や酸化窒化珪素等の窒素と珪素を含
む膜や窒化アルミニウム等の窒素とアルミニウムを含む膜のような透水性の低い保護膜を
成膜しておいても良い。なお、第１の基板８１００として繊維体に有機樹脂が含浸された
構造体（いわゆるプリプレグ）を用いてもよい。
第１の基板８１００の材料中に繊維体が含まれている場合、繊維体は有機化合物または無
機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率
の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル
系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレン
ベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維と
しては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。
これらは、織布または不織布の状態で用い、この繊維体に有機樹脂を含浸させ有機樹脂を
硬化させた構造体を第１の基板８１００として用いても良い。第１の基板８１００として
繊維体と有機樹脂からなる構造体を用いると、曲げや局所的押圧による破損に対する信頼
性が向上するため、好ましい構成である。
なお、第１の基板８１００中に上述のような繊維体が含まれる場合、発光素子からの光が
外部に出るのを妨げることを低減するために、当該繊維体を１００ｎｍ以下のナノファイ
バーとすることが好ましい。また、繊維体と有機樹脂や接着剤の屈折率を合わせることが
好ましい。
樹脂層８１４１としては、紫外線硬化型接着剤など光硬化型の接着剤、反応硬化型接着剤
、熱硬化型接着剤、または嫌気型接着剤など各種硬化型接着剤を用いることができる。こ
れらの接着剤の材質としてはエポキシ樹脂やアクリル樹脂、シリコーン樹脂、フェノール
樹脂などを用いることができる。
なお、第１の基板８１００としてプリプレグを用いた場合には、接着剤を用いず直接被剥
離層３０４と第１の基板８１００とを圧着して貼り合わせる。この際、当該構造体の有機
樹脂としては、反応硬化型、熱硬化型、紫外線硬化型など追加処理を施すことによって硬
化が進行するものを用いると良い。
第１の基板８１００を設けた後、第２の作製基板３０６及び除去可能な接着層３０５を除
去して、第１の電極層１１０を露出させる（図２９（Ｂ）参照）。
以上の工程により、第１の基板８１００上に薄膜トランジスタ１７０、薄膜トランジスタ
１８０及び発光素子の第１の電極層１１０までが形成された被剥離層３０４を形成できる
。
次に、第１の電極層１１０の一部を覆う、隔壁１９３を形成する。第１の電極層１１０上
にＥＬ層１９４を形成する。ＥＬ層１９４には、低分子材料および高分子材料のいずれを
用いることもできる。なお、ＥＬ層１９４を形成する材料には、有機化合物材料のみから
成るものだけでなく、無機化合物を一部に含む構成も含めるものとする。ＥＬ層１９４は
、少なくとも発光層を有し、発光層一層でなる単層構造であっても、各々異なる機能を有
する層からなる積層構造であっても良い。例えば、発光層の他に、正孔注入層、正孔輸送
層、キャリアブロッキング層、電子輸送層、電子注入層等、各々の機能を有する機能層を
適宜組み合わせて構成する。なお、それぞれの層の有する機能を２つ以上同時に有する層
を含んでいても良い。
また、ＥＬ層１９４の形成には、蒸着法、インクジェット法、スピンコート法、ディップ
コート法、ノズルプリンティング法など、湿式、乾式を問わず、用いることができる。
次いで、ＥＬ層１９４上に、第２の電極層１９５を形成する。第２の電極層１９５は第１
の電極層１１０に関する説明と同様の材料を用いて形成すればよい。なお、第１の電極層
１１０を陽極とした場合は、第２の電極層１９５は陰極となり、第１の電極層１１０を陰
極とした場合は、第２の電極層１９５は陽極になるため、好ましくは第１の電極層１１０
及び第２の電極層１９５のそれぞれの極性に応じた仕事関数を有する材料を選択して形成
する。
本実施の形態においては、第１の電極層１１０を陽極として用い、ＥＬ層１９４は、第１
の電極層１１０側から順に、正孔注入層、正孔輸送層、発光層、電子注入層が積層された
構造とする。発光層としては種々の材料を用いることができる。例えば、蛍光を発光する
蛍光性化合物や燐光を発光する燐光性化合物を用いることができる。また、第２の電極層
１９５は仕事関数の小さい材料を用いる。また、第１の電極層１１０側から発光を取り出
すため、第２の電極層１９５は反射率の高い材料を選択する。
以上の工程を経て、薄膜トランジスタ１７０及び発光素子を含む画素部８２５０を形成で
きる。
また第２の電極層１９５上に保護膜を設けてもよい。例えば、保護膜として、スパッタリ
ング法やプラズマＣＶＤ法、塗布法、印刷法等により、例えば、窒化珪素、窒化酸化珪素
、酸化窒化珪素等の窒素と珪素を含む材料、または酸化アルミニウム等を用いて単層又は
多層で形成する。または、上述の無機絶縁膜と、樹脂膜等の有機絶縁膜を積層させて保護
膜を形成しても良い。保護膜を設けることで水分や、酸素等の気体が素子部へ侵入するこ
とを防止することができる。保護層として機能する保護膜の厚さは１０ｎｍ以上１０００
ｎｍ以下、さらには１００ｎｍ以上７００ｎｍ以下が好ましい。なお、端子部８２５４、
８２５５に保護膜を成膜しないよう、シャドーマスク等を用いてマスクする（図３０参照
）。
次いで、画素部８２５０と駆動回路部８２５２を覆って、第２の基板８１４４を貼り合わ
せる。画素部８２５０と駆動回路部８２５２上に、樹脂層８１４２を用いて第２の基板８
１４４を接着する。
樹脂層８１４２は密着性の良好な材料を用いるのが好ましい。例えば、アクリル樹脂、ポ
リイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹
脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポリアミド（ナイロ
ン）、フラン樹脂、ジアリルフタレート樹脂等の有機化合物、シリカガラスに代表される
シロキサンポリマー系材料を出発材料として形成された珪素、酸素、水素からなる化合物
のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサンポリマー、又はアルキルシロキサンポリ
マー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素
化アルキルシルセスキオキサンポリマーに代表される珪素に結合される水素がメチルやフ
ェニルのような有機基によって置換された有機シロキサンポリマー等を用いることができ
る。また、樹脂層８１４２には、これらの材料中に繊維体が含まれていても良い。
樹脂層８１４２は、例えば、塗布法を用いて組成物を塗布し、乾燥加熱して形成すること
ができる。また、樹脂層８１４２として繊維体に有機樹脂が含浸された構造体を用いるこ
ともできる。
第２の基板８１４４として、薄くかつ透水性の低い基板を用いる。例えば、金属基板を用
いることができる。金属基板を構成する材料としては特に限定はないが、アルミニウム、
銅、ニッケルやアルミニウム合金若しくはステンレスなどの金属の合金などを好適にもち
いることができる。なお、第２の基板８１４４を接着する前に、真空中でのベークやプラ
ズマ処理を行うことによって、金属基板表面に付着した水を取り除いておくことが好まし
い。なお、第２の基板８１４４表面にも樹脂膜を設け、第２の基板８１４４の保護を図っ
てもよい。
第２の基板８１４４の接着は、ラミネーターを用いて行うこともできる。例えば、ラミネ
ーターを用いて金属基板にシート状の接着剤を貼り合わせておき、それをさらに画素部８
２５０及び駆動回路部８２５２上にラミネーターを用いて接着してもよい。また、スクリ
ーン印刷などで第２の基板８１４４に樹脂層８１４２を印刷しておき、それを発光素子上
にラミネーターを用いて接着する方法などがある。なお、減圧下でこの工程を行うと、気
泡が入り難く好ましい（図２７参照）。
以上のように、本発明の一態様の発光装置を作製することができる。
なお、本実施の形態では、被剥離層に薄膜トランジスタと発光素子の第１の電極までを設
ける方法を例示したが、本明細書中で開示する発明はこれに限らず、発光素子まで形成し
てから（すなわち、発光素子の第２の電極を形成後）剥離及び転置を行ってもよい。また
、第１の絶縁層と第１の電極だけを形成した被剥離層を、第１の基板に剥離、転置し、転
置後に薄膜トランジスタや発光素子を作製しても良い。また、第１の絶縁層のみ作製基板
に形成し、基板に剥離、転置した後、薄膜トランジスタや発光素子を作製しても良い。
本実施の形態の発光装置８４００は、薄くかつ透光性を有する軽量な第１の基板８１００
と、薄くかつ透水性の低い第２の基板８１４４の間に設けられているため、軽量かつ取り
扱いが容易でかつ、可撓性を有する発光装置を提供できる。また、透水性の低い第２の基
板８１４４として金属基板を発光装置の支持体として用いている。その結果、発光素子へ
の水分の侵入が阻まれ、寿命の長い発光装置を提供できる。
本実施の形態によれば、耐熱性の高い基板を利用して作製した薄膜トランジスタを、薄く
かつ透光性を有する軽量な第１の基板に転置できる。従って、第１の基板の耐熱性に縛ら
れることなく、信頼性が高く、良好な電気特性を有する薄膜トランジスタを形成できる。
このような薄膜トランジスタを同一基板上の画素部及び駆動回路部に作り込んだ発光装置
は、信頼性に優れ、動作特性に優れている。
なお、本実施の形態の構成は、他の実施の形態の構成を適宜組み合わせて用いることがで
きるものとする。
（実施の形態７）
本実施の形態では、実施の形態１乃至６に示した発光装置において、薄膜トランジスタと
、エレクトロルミネッセンスを利用する発光素子とを用い、アクティブマトリクス型の発
光表示装置を作製する一例を示す。
エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機
化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子
と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図１９は、発光装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す
図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１９と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１９に示す画素構成は、これに限定されない。例えば、図１９に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図２０を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図２０（Ａ）（Ｂ）（Ｃ）の
発光装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施
の形態１乃至５で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性
の高い薄膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出構造や、基板側の面から発光を取り出す下面射出構造や、基板側及び基板
とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出
構造の発光素子にも適用することができる。
下面射出構造の発光素子について図２０（Ａ）を用いて説明する。
駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極層７０
１３側に射出する場合の、画素の断面図を示す。図２０（Ａ）では、駆動用ＴＦＴ７０１
１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の第１の
電極層７０１３が形成されており、第１の電極層７０１３上にＥＬ層７０１４、第２の電
極層７０１５が順に積層されている。なお、導電膜７０１７は、保護絶縁層７０３５、保
護絶縁層７０３２、及び酸化物絶縁層７０３１に形成されたコンタクトホールを介して駆
動用ＴＦＴ７０１１のドレイン電極層と電気的に接続されている。
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
また、発光素子の第１の電極層７０１３は様々な材料を用いることができる。例えば、第
１の電極層７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、
例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、
およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金
属等が好ましい。図２０（Ａ）では、第１の電極層７０１３の膜厚は、光を透過する程度
（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、第１の電極層７０１３として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０１７と第１の電極層７０１３を形成してもよく、この場合、
同じマスクを用いてエッチングすることができるため、好ましい。
また、第１の電極層７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイ
ミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロ
キサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極層
７０１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜
面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる
場合、レジストマスクを形成する工程を省略することができる。
また、第１の電極層７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくと
も発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極と
して機能する第１の電極層７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層
、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、第１の電極層７０１３を陽極として機能させ、第１の電
極層７０１３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に
積層してもよい。ただし、消費電力を比較する場合、第１の電極層７０１３を陰極として
機能させ、第１の電極層７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、
ホール注入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少な
くできるため好ましい。
また、ＥＬ層７０１４上に形成する第２の電極層７０１５としては、様々な材料を用いる
ことができる。例えば、第２の電極層７０１５を陽極として用いる場合、仕事関数が大き
い材料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯな
どの透明導電性材料が好ましい。また、第２の電極層７０１５上に遮蔽膜７０１６、例え
ば光を遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極層７
０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。
第１の電極層７０１３及び第２の電極層７０１５で、発光層を含むＥＬ層７０１４を挟ん
でいる領域が発光素子７０１２に相当する。図２０（Ａ）に示した素子構造の場合、発光
素子７０１２から発せられる光は、矢印で示すように第１の電極層７０１３側に射出し、
カラーフィルタ層７０３３を通過して外部へ射出する。
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁
層７０３５によって覆う。なお、図２０（Ａ）ではオーバーコート層７０３４は薄い膜厚
で図示したが、オーバーコート層７０３４は、カラーフィルタ層７０３３に起因する凹凸
を平坦化する機能を有している。
次に、両面射出構造の発光素子について、図２０（Ｂ）を用いて説明する。
図２０（Ｂ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７
０２７上に、発光素子７０２２の第１の電極層７０２３が形成されており、第１の電極層
７０２３上にＥＬ層７０２４、第２の電極層７０２５が順に積層されている。なお、導電
膜７０２７は保護絶縁層７０４５、保護絶縁層７０４２、及び酸化物絶縁層７０４１に形
成されたコンタクトホールを介して駆動用ＴＦＴ７０２１のドレイン電極層と電気的に接
続されている。
透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
また、第１の電極層７０２３は様々な材料を用いることができる。例えば、第１の電極層
７０２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、Ｌｉや
Ｃｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを
含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい
。本実施の形態では、第１の電極層７０２３を陰極として用い、その膜厚は、光を透過す
る程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するア
ルミニウム膜を、陰極として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０２７と第１の電極層７０２３を形成してもよく、この場合、
同じマスクを用いてエッチングすることができ、好ましい。
また、第１の電極層７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイ
ミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロ
キサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、第１の電極層
７０２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜
面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる
場合、レジストマスクを形成する工程を省略することができる。
また、第１の電極層７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を
含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていて
もどちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極として機能す
る第１の電極層７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注
入層の順に積層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、第１の電極層７０２３を陽極として用い、陽極上にホー
ル注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただ
し、消費電力を比較する場合、第１の電極層７０２３を陰極として用い、陰極上に電子注
入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力
が少ないため好ましい。
また、ＥＬ層７０２４上に形成する第２の電極層７０２５としては、様々な材料を用いる
ことができる。例えば、第２の電極層７０２５を陽極として用いる場合、仕事関数が大き
い材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることが
できる。本実施の形態では、第２の電極層７０２５を陽極として用い、酸化珪素を含むＩ
ＴＯ膜を形成する。
第１の電極層７０２３及び第２の電極層７０２５で、発光層を含むＥＬ層７０２４を挟ん
でいる領域が発光素子７０２２に相当する。図２０（Ｂ）に示した素子構造の場合、発光
素子７０２２から発せられる光は、矢印で示すように第２の電極層７０２５側と第１の電
極層７０２３側の両方に射出する。
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁
層７０４５によって覆う。
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
第２の電極層７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カ
ラーフィルタ層を備えた封止基板を第２の電極層７０２５上方に設けることが好ましい。
次に、上面射出構造の発光素子について、図２０（Ｃ）を用いて説明する。
図２０（Ｃ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が第２の電極層７００５側に抜ける場合の、画素の断面図を示す。図２０（Ｃ
）では、駆動用ＴＦＴ７００１と電気的に接続された発光素子７００２の第１の電極層７
００３が形成されており、第１の電極層７００３上にＥＬ層７００４、第２の電極層７０
０５が順に積層されている。
また、第１の電極層７００３は様々な材料を用いることができる。例えば、第１の電極層
７００３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、Ｌｉや
Ｃｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを
含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい
。
また、第１の電極層７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイ
ミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロ
キサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極層
７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜
面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる
場合、レジストマスクを形成する工程を省略することができる。
また、第１の電極層７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくと
も発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極と
して用いる第１の電極層７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、
ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、陽極として用いる第１の電極層７００３上にホール注入
層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
図２０（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注
入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａ
ｇ合金薄膜とＩＴＯとの積層を形成する。
ただし、ＴＦＴ７００１がｎ型の場合、第１の電極層７００３上に電子注入層、電子輸送
層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における電圧
上昇を抑制することができ、消費電力を少なくできるため好ましい。
第２の電極層７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば
酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化
物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジ
ウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの
透光性を有する導電膜を用いても良い。
第１の電極層７００３及び第２の電極層７００５で発光層を含むＥＬ層７００４を挟んで
いる領域が発光素子７００２に相当する。図２０（Ｃ）に示した画素の場合、発光素子７
００２から発せられる光は、矢印で示すように第２の電極層７００５側に射出する。
また、図２０（Ｃ）において、ＴＦＴ７００１のドレイン電極層は、酸化物絶縁層７０５
１、保護絶縁層７０５２及び保護絶縁層７０５５を介して第１の電極層７００３と電気的
に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル、ベンゾシクロブテン、ポ
リアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘
電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リ
ンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複
数積層させることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶縁層７０５３の
形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、
ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット
印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用
いることができる。
また、第１の電極層７００３と、隣り合う画素の第１の電極層７００３とを絶縁するため
に隔壁７００９を設ける。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキ
シ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００
９は、特に感光性の樹脂材料を用い、第１の電極層７００３上に開口部を形成し、その開
口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好まし
い。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程
を省略することができる。
また、図２０（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７０
０２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の
発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４
種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
また、図２０（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子とし
て、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、
フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材
料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行う
ことができる。
図２０（Ａ）乃至（Ｃ）においては、薄膜トランジスタと第１の電極層とが直接接する例
を示すが、実施の形態４のように薄膜トランジスタのドレイン電極層と、第１の電極層と
の間に接続電極層を間に介して電気的に接続する構成としてもよい。また、ＴＦＴ７００
１、７０１１、７０２１も実施の形態２、実施の形態３、実施の形態５に示すような薄膜
トランジスタを用いることもできる。
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的
に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接
続されている構成であってもよい。
本実施の形態は他の実施の形態と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、実施の形態１乃至７に示した発光素子の素子構造の一例について説明
する。
図２１（Ａ）に示す素子構造は、一対の電極（第１の電極１００１、第２の電極１００２
）間に発光領域を含むＥＬ層１００３が挟まれた構造を有する。なお、以下の本実施の形
態の説明においては、例として、第１の電極１００１を陽極として用い、第２の電極１０
０２を陰極として用いるものとする。
また、ＥＬ層１００３は、少なくとも発光層を含んで形成されていればよく、発光層以外
の機能層を含む積層構造であっても良い。発光層以外の機能層としては、正孔注入性の高
い物質、正孔輸送性の高い物質、電子輸送性の高い物質、電子注入性の高い物質、バイポ
ーラ性（電子及び正孔の輸送性の高い物質）の物質等を含む層を用いることができる。具
体的には、正孔注入層、正孔輸送層、電子輸送層、電子注入層等の機能層を適宜組み合わ
せて用いることができる。
図２１（Ａ）に示す発光素子は、第１の電極１００１と第２の電極１００２との間に生じ
た電位差により電流が流れ、ＥＬ層１００３において正孔と電子とが再結合し、発光する
ものである。つまりＥＬ層１００３に発光領域が形成されるような構成となっている。
発光は、第１の電極１００１または第２の電極１００２のいずれか一方または両方を通っ
て外部に取り出される。従って、第１の電極１００１または第２の電極１００２のいずれ
か一方または両方は、透光性を有する物質で成る。
なお、ＥＬ層は図２１（Ｂ）のように第１の電極１００１と第２の電極１００２との間に
複数積層されていても良い。ｎ（ｎは２以上の自然数）層の積層構造を有する場合には、
ｍ（ｍは自然数、１以上ｎ−１以下）番目のＥＬ層と、（ｍ＋１）番目のＥＬ層との間に
は、それぞれ電荷発生層１００４を設けることが好ましい。
電荷発生層１００４は、有機化合物と金属酸化物の複合材料、金属酸化物、有機化合物と
アルカリ金属、アルカリ土類金属、またはこれらの化合物との複合材料の他、これらを適
宜組み合わせて形成することができる。有機化合物と金属酸化物の複合材料としては、例
えば、有機化合物とＶ２Ｏ５やＭｏＯ３やＷＯ３等の金属酸化物を含む。有機化合物とし
ては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリ
ゴマー、デンドリマー、ポリマー等）など、種々の化合物を用いることができる。なお、
有機化合物としては、正孔輸送性有機化合物として正孔移動度が１０−６ｃｍ２／Ｖｓ以
上であるものを適用することが好ましい。但し、電子よりも正孔の輸送性の高い物質であ
れば、これら以外のものを用いてもよい。なお、電荷発生層１００４に用いるこれらの材
料は、キャリア注入性、キャリア輸送性に優れているため、発光素子の低電流駆動を実現
することができる。
なお、電荷発生層１００４は、有機化合物と金属酸化物の複合材料と他の材料とを組み合
わせて形成してもよい。例えば、有機化合物と金属酸化物の複合材料を含む層と、電子供
与性物質の中から選ばれた一の化合物と電子輸送性の高い化合物とを含む層とを組み合わ
せて形成してもよい。また、有機化合物と金属酸化物の複合材料を含む層と、透明導電膜
とを組み合わせて形成してもよい。
このような構成を有する発光素子は、エネルギーの移動や消光などの問題が起こり難く、
材料の選択の幅が広がることで高い発光効率と長い寿命とを併せ持つ発光素子とすること
が容易である。また、一方のＥＬ層で燐光発光、他方で蛍光発光を得ることも容易である
。
なお、電荷発生層１００４とは、第１の電極１００１と第２の電極１００２に電圧を印加
したときに、電荷発生層１００４に接して形成される一方のＥＬ層１００３に対して正孔
を注入する機能を有し、他方のＥＬ層１００３に電子を注入する機能を有する。
図２１（Ｂ）に示す発光素子は、発光層に用いる発光物質の種類を変えることにより様々
な発光色を得ることができる。また、発光物質として発光色の異なる複数の発光物質を用
いることにより、ブロードなスペクトルの発光や白色発光を得ることもできる。
図２１（Ｂ）に示す発光素子を用いて、白色発光を得る場合、複数の発光層の組み合わせ
としては、赤、青及び緑色の光を含んで白色に発光する構成であればよく、例えば、青色
の蛍光材料を発光物質として含む第１のＥＬ層と、緑色と赤色の燐光材料を発光物質とし
て含む第２のＥＬ層を有する構成が挙げられる。また、赤色の発光を示す第１のＥＬ層と
、緑色の発光を示す第２のＥＬ層と、青色の発光を示す第３のＥＬ層とを有する構成とす
ることもできる。または、補色の関係にある光を発する発光層を有する構成であっても白
色発光が得られる。ＥＬ層が２層積層された積層型素子において、第１のＥＬ層から得ら
れる発光の発光色と第２のＥＬ層から得られる発光の発光色を補色の関係にする場合、補
色の関係としては、青色と黄色、あるいは青緑色と赤色などが挙げられる。
なお、上述した積層型素子の構成において、積層されるＥＬ層の間に電荷発生層を配置す
ることにより、電流密度を低く保ったまま、高輝度領域での長寿命素子を実現することが
できる。また、電極材料の抵抗による電圧降下を小さくできるので、大面積での均一発光
が可能となる。
本実施の形態は実施の形態１乃至７のいずれか一と組み合わせることができる。
（実施の形態９）
本実施の形態では、発光表示パネル（発光パネルともいう）の外観及び断面について、図
２２を用いて説明する。図２２は、第１の可撓性基板上に形成された薄膜トランジスタ及
び発光素子を、第２の可撓性基板との間にシール材によって封止した、パネルの平面図で
あり、図２２（Ｂ）は、図２２（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の可撓性基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、
４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４
５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ
、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の可撓性基板４５０６が設けら
れている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線
駆動回路４５０４ａ、４５０４ｂは、第１の可撓性基板４５０１とシール材４５０５と第
２の可撓性基板４５０６とによって、充填材４５０７と共に密封されている。このように
外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィル
ム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好まし
い。
また第１の可撓性基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３
ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複
数有しており、図２２（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０
と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、実施の形態１乃至５で示した酸化物半導体層を
含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジ
スタ４５０９としては、実施の形態１乃至５で示した薄膜トランジスタ１８０、１８１、
１８２、画素用の薄膜トランジスタ４５１０としては、薄膜トランジスタ１７０、１７１
、１７２を用いることができる。本実施の形態において、薄膜トランジスタ４５０９、４
５１０はｎチャネル型薄膜トランジスタである。
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけ
る薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導
電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異
なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４
５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
図示しないが、酸化物絶縁層４５４２と絶縁層４５４４との間に実施の形態１で示したよ
うな保護絶縁層１０６を設けてもよい。
また、薄膜トランジスタ４５１０は、第１電極層４５１７と電気的に接続されている。
酸化物絶縁層４５４２は実施の形態１で示した酸化物絶縁膜１０７と同様な材料及び方法
で形成すればよい。
発光素子４５１１の発光領域と重なるようにカラーフィルタ層４５４５が、酸化物絶縁層
４５４２上に形成される。
また、カラーフィルタ層４５４５の表面凹凸を低減するため平坦化絶縁膜として機能する
オーバーコート層４５４３で覆う構成となっている。
また、オーバーコート層４５４３上に絶縁層４５４４が形成されている。絶縁層４５４４
は実施の形態１で示した保護絶縁層１０９と同様な材料及び方法で形成すればよい。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１電極層
４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に
接続されている。なお発光素子４５１１の構成は、第１電極層４５１７、電界発光層４５
１２、第２電極層４５１３の積層構造であるが、示した構成に限定されない。発光素子４
５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えること
ができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１電極層４５１７と同じ導電膜か
ら形成され、端子電極４５１６は、薄膜トランジスタ４５０９のソース電極層及びドレイ
ン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する可撓性基板には、第２の基板は透光
性でなければならない。その場合には、プラスチック板、ポリエステルフィルムまたはア
クリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された可撓性基板上に単結晶半導体膜又は多結晶半導体膜によって形成された
駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線
駆動回路のみ、或いは一部のみを別途形成して実装しても良く、図２２の構成に限定され
ない。
以上の工程により、半導体装置として信頼性の高い発光装置（表示パネル）を作製するこ
とができる。
（実施の形態１０）
本実施の形態では、同一可撓性基板上に少なくとも駆動回路の一部と、画素部に配置する
薄膜トランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１乃至５に従って形成する。また、実
施の形態１乃至５に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路の
うち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トラン
ジスタと同一可撓性基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図１２（Ａ）に示す。表示装置の
可撓性基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走
査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の
信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆
動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお
走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置さ
れている。また、表示装置の可撓性基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎ
ｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントロ
ーラ、制御ＩＣともいう）に接続されている。
図１２（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ可撓性基板５３００上に形成される。そ
のため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができ
る。また、可撓性基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生
じ、配線間の接続数が増える。同じ可撓性基板５３００上に駆動回路を設けた場合、その
配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることがで
きる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路
５３０２に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタ
ートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線
駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロ
ック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラ
ッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給される
ものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３
０３との一方を省略することが可能である。
図１２（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ可撓性基板５３００に形成し、信
号線駆動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している
。当該構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小
さい薄膜トランジスタによって、可撓性基板５３００に形成する駆動回路を構成すること
ができる。したがって、表示装置の大型化、コストの低減、又は歩留まりの向上などを図
ることができる。
また、実施の形態１乃至５に示す薄膜トランジスタは、ｎチャネル型ＴＦＴである。図１
３（Ａ）、図１３（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成、動作
について一例を示し説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、Ｎチャネル型ＴＦＴであ
る例を説明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１
〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子
は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿
ｋのゲートは、配線５６０５＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６
０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋ
との導通状態（第１端子と第２端子との間の導通）に制御する機能、即ち配線５６０４＿
１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしの機能を有する。また薄膜
トランジスタ５６０３＿１〜５６０３＿Ｋは、各々、配線５６０４＿１〜５６０４＿ｋと
信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの
電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６０
３＿１〜５６０３＿Ｋは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
次に、図１３（Ａ）の信号線駆動回路の動作について、図１３（Ｂ）のタイミングチャー
トを参照して説明する。図１３（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信
号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、
Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１乃
至５に示す薄膜トランジスタで構成される回路を用いることが可能である。この場合、シ
フトレジスタ５６０１が有する全てのトランジスタの極性をＮチャネル型、又はＰチャネ
ル型のいずれかの極性のみで構成することができる。
なお、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バ
ッファを有している。また場合によってはレベルシフタやバッファ等を有していても良い
。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパル
ス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号
はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン
分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のト
ランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが
可能なものが用いられる。
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１４及び図１５を用いて説明する。
走査線駆動回路、信号線駆動回路のシフトレジスタについて、図１４及び図１５を参照し
て説明する。シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回
路１０＿Ｎ（Ｎ≧３の自然数）を有している（図１４（Ａ）参照）。図１４（Ａ）に示す
シフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには
、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信
号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のク
ロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１
５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降
の第ｎのパルス出力回路１０＿ｎ（ｎは、２≦ｎ≦Ｎの自然数）では、一段前段のパルス
出力回路１０＿ｎ−１からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎ≧２の自然数
）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力
回路１０＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０
＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段
信号ＯＵＴ（ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは、後
段及び／または二つの前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（
１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の配線等に電気的に接続される第２の出力信
号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１４（Ａ）に示すように、シ
フトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、
一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞ
れ入力する構成とすればよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜
第４の配線１４のいずれかと電気的に接続されている。例えば、図１４（Ａ）において、
第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続
され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が
第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第
１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配
線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されて
いる。
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１４（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。
なお第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜ト
ランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）の他に、上
記実施の形態で説明した４端子の薄膜トランジスタを用いることができる。図１４（Ｃ）
に上記実施の形態で説明した４端子の薄膜トランジスタ２８のシンボルについて示す。図
１４（Ｃ）に示す薄膜トランジスタ２８のシンボルは、上記実施の形態１乃至５のいずれ
か一で説明した４端子の薄膜トランジスタを意味し、図面等で以下用いることとする。な
お、本明細書において、薄膜トランジスタが半導体層を介して二つのゲート電極を有する
場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲー
ト電極を上方のゲート電極とも呼ぶ。薄膜トランジスタ２８は、下方のゲート電極に入力
される第１の制御信号Ｇ１及び上方のゲート電極に入力される第２の制御信号Ｇ２によっ
て、Ｉｎ端子とＯｕｔ端子間の電気的な制御を行うことのできる素子である。
酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。図１４（Ｃ）に示す薄膜トラ
ンジスタ２８のしきい値電圧は、薄膜トランジスタ２８のチャネル形成領域の上下にゲー
ト絶縁膜を介してゲート電極を設け、上部及び／または下部のゲート電極の電位を制御す
ることにより所望の値に制御することができる。
次に、パルス出力回路の具体的な回路構成の一例について、図１４（Ｄ）で説明する。
第１のパルス出力回路１０＿１は、第１のトランジスタ３１〜第１３のトランジスタ４３
を有している（図１４（Ｄ）参照）。また、上述した第１の入力端子２１〜第５の入力端
子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤ
が供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位
ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４
３に信号、または電源電位が供給される。ここで図１４（Ｄ）の各電源線の電源電位の大
小関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電
位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（Ｃ
Ｋ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す
信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線
５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与
えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、ト
ランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお図１４（Ｄ
）に図示するように、第１のトランジスタ３１〜第１３のトランジスタ４３のうち、第１
のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９には、図１４
（Ｃ）で示した４端子の薄膜トランジスタ２８を用いることが好ましい。第１のトランジ
スタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９は、ソースまたはドレイ
ンとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によって切り替
えることが求められるトランジスタであり、ゲート電極に入力される制御信号に対する応
答が速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作を低減する
ことができるトランジスタである。そのため、図１４（Ｃ）で示した４端子の薄膜トラン
ジスタ２８を用いることによりしきい値電圧を制御することができ、誤動作がより低減で
きるパルス出力回路とすることができる。なお図１４（Ｄ）では第１の制御信号Ｇ１及び
第２の制御信号Ｇ２が同じ制御信号としたが、異なる制御信号が入力される構成としても
よい。
図１４（Ｄ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続
され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極（
下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されてい
る。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が
第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジス
タ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が
第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続
されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第
２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第
１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電
極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入
力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５
２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトラ
ンジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方
のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３
７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の
第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が
第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が
第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的
に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第２の入力端子２
２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジス
タ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子
が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電
気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が電源線５２に
電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１
に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が
第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４
１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気
的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジス
タ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子
が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、
ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート
電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３
に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が
第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電気
的に接続されている。
図１４（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１の接続箇所をノードＢとする（図１
５（Ａ）参照）。
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、
ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、
ソースとドレインとは、薄膜トランジスタの構造や動作条件等によって変わるため、いず
れがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びド
レインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合
、一例としては、それぞれを第１端子、第２端子と表記する場合がある。
なお図１４（Ｄ）、図１５（Ａ）において、ノードＡを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持
するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
ここで、図１５（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図１５（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図１５（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。
なお、図１５（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ゲート電極に第２の電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブート
ストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子
であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第
１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため
、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間とも
に、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣
化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は
上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにする
ことができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジス
タ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができ
る。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲー
トとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１
のトランジスタ３１の劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減することで利点がある。
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため
、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、
アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されるこ
とによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給す
る電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き
回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）
に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲー
ト電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方
のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジ
スタ３８ゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３に
よって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏す
る。なお、図１５（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第
８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のト
ランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジス
タ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の
電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート
電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２
回生じることとなる。一方、図１５（Ａ）に示すシフトレジスタにおいて、第７のトラン
ジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７
がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ
、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第
３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトラン
ジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、第
７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の
入力端子２３からクロック信号ＣＫ３が供給され、第８のトランジスタ３８のゲート電極
（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２からクロック信号ＣＫ
２が供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数
が低減され、またノイズを低減することが出来るため好適である。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
（実施の形態１１）
本明細書に開示する発光装置は、さまざまな電子機器（遊技機も含む）に適用することが
できる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受
信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ
、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲ
ーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる
。
本実施の形態では、上記実施の形態を適用して形成される可撓性を有する発光装置を携帯
電話機に適用する例を図２３及び図２４に示す。
図２３（Ｃ）は、携帯電話機を正面から見た図、図２３（Ｄ）は携帯電話機を横から見た
図、図２３（Ｂ）は携帯電話機を縦から見た図、筐体は筐体１４１１ａ、１４１１ｂから
なり、筐体１４１１ａ、１４１１ｂの少なくとも表示領域となる領域は透光性の保持部材
である。図２３（Ａ）は、筐体１４１１ａ及び筐体１４１１ｂ内の断面図である。筐体１
４１１ａの正面から見た形状は、長い辺と短い辺を有する矩形であり、矩形の角は丸まっ
ていてもよい。本実施の形態では、正面形状である矩形の長い辺と平行な方向を長手方向
と呼び、短い辺と平行な方向を短手方向と呼ぶ。
また、筐体１４１１ａ、１４１１ｂの側面から見た形状も、長い辺と短い辺を有する矩形
であり、矩形の角は丸まっていてもよい。本実施の形態では、側面形状である矩形の長い
辺と平行な方向は長手方向であり、短い辺と平行な方向を奥行方向と呼ぶ。
図２３（Ａ）〜図２３（Ｄ）で示される携帯電話機は、表示領域１４１３、操作ボタン１
４０４、タッチパネル１４２３を有し、筐体１４１１ａ、１４１１ｂ内に、発光パネル１
４２１、配線基板１４２５を含んでいる。タッチパネル１４２３は必要に応じて設ければ
よい。
発光パネル１４２１は上記実施の形態１乃至１０で説明した発光装置（発光パネル又は発
光モジュール）を用いればよい。
図２３（Ｂ）（Ｃ）に示されるように、発光パネル１４２１は、筐体１４１１ａの形状に
そって視認側正面領域のみでなく、上面領域及び下面領域の一部も覆うように配置されて
いる。よって携帯電話機の長手方向の上部にも表示領域１４１３と連続する表示領域１４
２７を形成することができる。すなわち、携帯電話機の上面にも表示領域１４２７が存在
している。これにより、例えば携帯電話機を胸ポケットに入れていたとしても、取り出す
ことなく表示領域１４２７を見ることができる。
表示領域１４１３、１４２７には、メールの有無、着信の有無、日時、電話番号、人名等
が表示できればよい。また必要に応じて、表示領域１４２７のみ表示し、その他の領域は
表示しないことにより、省エネルギー化を図ることができる。
図２３（Ｄ）の断面図を図２４に示す。図２４に示すように、筐体１４１１ａに内接して
上面から正面、下面にわたり連続的に発光パネル１４２１が設けられており、発光パネル
１４２１の裏側に発光パネル１４２１と電気的に接続する配線基板１４２５、バッテリー
１４２６が配置されている。また筐体１４１１ａに外接して視認側にタッチパネル１４２
３が配置されている。
本実施の形態の携帯電話機は、縦に置いても横に置いても画像や文字を表示させることが
できる。
発光パネル１４２１を正面領域と上面領域で別々に作製するのではなく、正面の表示領域
１４１３と上面の表示領域１４２７の両方に存在するように作製するので、作製コストや
作製時間を抑制することができる。
筐体１４１１ａ上には、タッチパネル１４２３が配置されており、表示領域１４１３には
タッチパネルのボタン１４１４が表示される。ボタン１４１４を指などで接触することに
より、表示領域１４１３の表示内容を操作することができる。また、電話の発信、あるい
はメールの作成は、表示領域１４１３のボタン１４１４を指などで接触することにより行
うことができる。
タッチパネル１４２３のボタン１４１４は、必要なときに表示させればよく、ボタン１４
１４が必要ないときは、表示領域１４１３全体に画像や文字を表示させることができる。
また、携帯電話機の断面形状において上部の長辺も曲率半径を有していてもよい。断面形
状を上部の長辺に曲率半径を有するように形成すると発光パネル１４２１及びタッチパネ
ル１４２３もそれぞれの断面形状において、上部の長辺が曲率半径が生じる。また筐体１
４１１ａも湾曲する形状となる。すなわち、表示領域１４１３を正面から見た場合、手前
に向かって丸く突き出していることになる。
図２５（Ａ）（Ｂ）は、上記実施の形態を適用して形成される可撓性を有する発光装置を
電子ブックに適用した例である。図２５（Ａ）は、電子ブックを開いた状態であり、図２
５（Ｂ）は電子ブックを閉じた状態である。第１の表示パネル４３１１、第２の表示パネ
ル４３１２、第３の表示パネル４３１３に上記実施の形態を適用して形成される可撓性を
有する発光装置（発光パネル）を用いることができる。
第１の筐体４３０５は第１の表示部４３０１を有する第１の表示パネル４３１１を有し、
第２の筐体４３０６は操作部４３０４及び第２の表示部４３０７を有する第２の表示パネ
ル４３１２を有し、両面表示型パネルである第３の表示パネル４３１３は、第３の表示部
４３０２及び第４の表示部４３１０を有し、第３の表示パネル４３１３は、第１の表示パ
ネル４３１１と第２の表示パネル４３１２の間に挿入されている。第１の筐体４３０５、
第１の表示パネル４３１１、第３の表示パネル４３１３、第２の表示パネル４３１２、及
び第２の筐体４３０６は駆動回路が内部に設けられた綴じ部４３０８によって接続されて
いる。図２５の電子ブックは第１の表示部４３０１、第２の表示部４３０７、第３の表示
部４３０２、及び第４の表示部４３１０の４つの表示画面を有している。
第１の筐体４３０５、第１の表示パネル４３１１、第３の表示パネル４３１３、第２の表
示パネル４３１２、及び第２の筐体４３０６は可撓性を有しており、フレキシビリティが
高い。また、第１の筐体４３０５、第２の筐体４３０６にプラスチック基板を用い、第３
の表示パネル４３１３に薄いフィルムを用いると、薄型な電子ブックとすることができる
。
第３の表示パネル４３１３は第３の表示部４３０２及び第４の表示部４３１０を有する両
面表示型パネルである。第３の表示パネル４３１３は、両面射出型の表示パネルを用いて
もよいし、片面射出型の表示パネルを貼り合わせて用いてもよい。
図２６は、上記実施の形態を適用して形成される発光装置を、室内の照明装置３００１と
して用いた例である。上記実施の形態で示した発光装置は大面積化も可能であるため、大
面積の照明装置として用いることができる。また、上記実施の形態で示した発光装置は、
卓上照明器具３０００として用いることも可能である。なお、照明器具には天井固定型の
照明器具、卓上照明器具の他にも、壁掛け型の照明器具、車内用照明、誘導灯なども含ま
れる。
以上のように、実施の形態１乃至１０で示した発光装置は、上記のような様々な電子機器
の表示パネルに配置することができ、信頼性の高い電子機器を提供することができる。
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
２８ 薄膜トランジスタ
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
１００ 可撓性基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０４ａ 酸化物導電層
１０４ｂ 酸化物導電層
１０５ａ ソース電極層
１０５ｂ ドレイン電極層
１１７ａ 高抵抗ソース領域
１１７ｂ 高抵抗ドレイン領域
１３５ａ レジストマスク
１３６ａ レジストマスク
１０６ 保護絶縁層
１０７ 酸化物絶縁膜
１０８ 容量配線層
１０９ 保護絶縁層
１１０ 電極層
１１１ 導電層
１１２ 導電層
１１３ 端子電極
１１６ チャネル形成領域
１１８ 酸化物半導体層
１１９ コンタクトホール
１２０ 接続電極
１２１ 端子
１２２ 端子
１２３ コンタクトホール
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ 端子電極
１２９ 端子電極
１３０ 酸化物半導体膜
１３１ 酸化物半導体層
１３３ 酸化物半導体層
１３４ 酸化物半導体層
１３７ レジストマスク
１３８ 酸化物導電層
１４０ 酸化物導電膜
１４２ 酸化物導電層
１４３ 酸化物導電層
１４５ 配線層
１４６ 容量
１４７ 容量
１４９ 容量電極層
１５０ 端子
１５１ 端子
１５３ 接続電極
１５５ 導電膜
１５６ 電極
１６１ ゲート電極層
１６２ 導電層
１６３ 酸化物半導体層
１６４ａ 酸化物導電層
１６４ｂ 酸化物導電層
１６５ａ ソース電極層
１６５ｂ ドレイン電極層
１６６ チャネル形成領域
１６７ａ 高抵抗ソース領域
１６７ｂ 高抵抗ドレイン領域
１６８ 酸化物半導体層
１７０ 薄膜トランジスタ
１７１ 薄膜トランジスタ
１７２ 薄膜トランジスタ
１７３ 薄膜トランジスタ
１８０ 薄膜トランジスタ
１８１ 薄膜トランジスタ
１８２ 薄膜トランジスタ
１８３ 薄膜トランジスタ
１８５ 容量電極層
１９１ カラーフィルタ層
１９２ オーバーコート層
１９３ 隔壁
１９４ ＥＬ層
１９５ 電極層
１９６ 接続電極層
３００ 作製基板
３０２ 剥離層
３０４ 被剥離層
３０５ 接着層
３０６ 作製基板
１００１ 電極
１００２ 電極
１００３ ＥＬ層
１００４ 電荷発生層
１４０４ 操作ボタン
１４１３ 表示領域
１４１４ ボタン
１４２１ 発光パネル
１４２３ タッチパネル
１４２５ 配線基板
１４２６ バッテリー
１４２７ 表示領域
３０００ 卓上照明器具
３００１ 照明装置
４３０１ 表示部
４３０２ 表示部
４３０４ 操作部
４３０５ 筐体
４３０６ 筐体
４３０７ 表示部
４３０８ 綴じ部
４３１０ 表示部
４３１１ 表示パネル
４３１２ 表示パネル
４３１３ 表示パネル
４５０１ 可撓性基板
４５０２ 画素部
４５０５ シール材
４５０６ 可撓性基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４２ 酸化物絶縁層
４５４３ オーバーコート層
４５４４ 絶縁層
４５４５ カラーフィルタ層
５３００ 可撓性基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 電極層
７００４ ＥＬ層
７００５ 電極層
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 電極層
７０１４ ＥＬ層
７０１５ 電極層
７０１６ 遮蔽膜
７０１７ 導電膜
７０１９ 隔壁
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 電極層
７０２４ ＥＬ層
７０２５ 電極層
７０２７ 導電膜
７０２９ 隔壁
７０３１ 酸化物絶縁層
７０３２ 保護絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０４１ 酸化物絶縁層
７０４２ 保護絶縁層
７０４３ カラーフィルタ層
７０４４ オーバーコート層
７０４５ 保護絶縁層
７０５１ 酸化物絶縁層
７０５２ 保護絶縁層
７０５３ 平坦化絶縁層
７０５５ 保護絶縁層
８１００ 基板
８１０４ 絶縁層
８１４１ 樹脂層
８１４２ 樹脂層
８１４４ 基板
８２５０ 画素部
８２５２ 駆動回路部
８２５４ 端子部
８４００ 発光装置
１４１１ａ 筐体
１４１１ｂ 筐体
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５１８ａ ＦＰＣ

Claims (4)

  1. 第１の基板上に剥離層を形成し、
    前記剥離層上に、第１の薄膜トランジスタと、第２の薄膜トランジスタとを形成し、
    前記第１の薄膜トランジスタと電気的に接続された第１の電極層を形成し、
    前記剥離層を用いて、前記第１の薄膜トランジスタと、前記第２の薄膜トランジスタと、前記第１の電極層とを前記第１の基板から第２の基板上に転置し、
    前記第２の基板に転置された、前記第１の薄膜トランジスタと、前記第２の薄膜トランジスタと、前記第１の電極層とを第３の基板上に転置し、
    前記第３の基板上に転置された、前記第１の電極層上に隔壁と、前記隔壁上及び前記第１の電極層上にＥＬ層を形成し、
    前記ＥＬ層上に第２の電極層を形成し、
    前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタは、酸化物半導体層を有し、
    前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛とを有し、
    前記第３の基板は可撓性を有することを特徴とする発光装置の作製方法。
  2. 請求項１において、
    前記第２の電極層上に可撓性を有する基板を設けることを特徴とする発光装置の作製方法。
  3. 請求項１または２において、
    前記酸化物半導体層に接して、酸化珪素膜または酸化アルミニウム膜を形成することを特徴とする発光装置の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記剥離層は、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム及び珪素から選択された元素を有することを特徴とする発光装置の作製方法。
JP2014183830A 2009-09-16 2014-09-10 発光装置の作製方法 Active JP5841214B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014183830A JP5841214B2 (ja) 2009-09-16 2014-09-10 発光装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009215053 2009-09-16
JP2009215053 2009-09-16
JP2014183830A JP5841214B2 (ja) 2009-09-16 2014-09-10 発光装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010207657A Division JP5615639B2 (ja) 2009-09-16 2010-09-16 発光装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015221737A Division JP2016075917A (ja) 2009-09-16 2015-11-12 表示装置

Publications (2)

Publication Number Publication Date
JP2015038616A JP2015038616A (ja) 2015-02-26
JP5841214B2 true JP5841214B2 (ja) 2016-01-13

Family

ID=43729605

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2010207657A Active JP5615639B2 (ja) 2009-09-16 2010-09-16 発光装置の作製方法
JP2014183830A Active JP5841214B2 (ja) 2009-09-16 2014-09-10 発光装置の作製方法
JP2015221737A Withdrawn JP2016075917A (ja) 2009-09-16 2015-11-12 表示装置
JP2017052349A Withdrawn JP2017146608A (ja) 2009-09-16 2017-03-17 電子機器
JP2018232118A Withdrawn JP2019049754A (ja) 2009-09-16 2018-12-12 電子機器の作製方法
JP2021064190A Withdrawn JP2021152655A (ja) 2009-09-16 2021-04-05 発光装置
JP2022171179A Withdrawn JP2023001175A (ja) 2009-09-16 2022-10-26 電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010207657A Active JP5615639B2 (ja) 2009-09-16 2010-09-16 発光装置の作製方法

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2015221737A Withdrawn JP2016075917A (ja) 2009-09-16 2015-11-12 表示装置
JP2017052349A Withdrawn JP2017146608A (ja) 2009-09-16 2017-03-17 電子機器
JP2018232118A Withdrawn JP2019049754A (ja) 2009-09-16 2018-12-12 電子機器の作製方法
JP2021064190A Withdrawn JP2021152655A (ja) 2009-09-16 2021-04-05 発光装置
JP2022171179A Withdrawn JP2023001175A (ja) 2009-09-16 2022-10-26 電子機器

Country Status (5)

Country Link
US (6) US8377762B2 (ja)
JP (7) JP5615639B2 (ja)
KR (11) KR102113064B1 (ja)
TW (3) TWI636549B (ja)
WO (1) WO2011034068A1 (ja)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
KR101791370B1 (ko) 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102113064B1 (ko) 2009-09-16 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2486595B1 (en) * 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN102668096B (zh) 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
WO2012002104A1 (en) * 2010-06-30 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101426515B1 (ko) * 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
US8953120B2 (en) * 2011-01-07 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5766491B2 (ja) * 2011-04-11 2015-08-19 株式会社Ｊｏｌｅｄ 発光パネル、表示装置および電子機器
TWI532822B (zh) * 2011-04-29 2016-05-11 半導體能源研究所股份有限公司 利用磷光之發光裝置，電子裝置及照明裝置
CN102779942B (zh) * 2011-05-24 2015-11-25 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板及其制作方法
TWI514572B (zh) * 2011-06-10 2015-12-21 E Ink Holdings Inc 金屬氧化物半導體電晶體
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI556319B (zh) * 2011-11-30 2016-11-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
KR101942515B1 (ko) * 2012-05-03 2019-01-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
US8704232B2 (en) 2012-06-12 2014-04-22 Apple Inc. Thin film transistor with increased doping regions
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
KR101939547B1 (ko) * 2012-06-15 2019-01-16 소니 주식회사 표시 장치, 반도체 장치 및 표시 장치의 제조 방법
KR102091687B1 (ko) 2012-07-05 2020-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
KR102481056B1 (ko) 2012-08-10 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 장치
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8748320B2 (en) * 2012-09-27 2014-06-10 Apple Inc. Connection to first metal layer in thin film transistor process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
CN104058363B (zh) * 2013-03-22 2016-01-20 上海丽恒光微电子科技有限公司 基于mems透射光阀的显示装置及其形成方法
JP6198434B2 (ja) * 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR20210070393A (ko) 2013-07-12 2021-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP6400961B2 (ja) * 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
KR20150021000A (ko) * 2013-08-19 2015-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102176719B1 (ko) * 2013-10-14 2020-11-10 삼성디스플레이 주식회사 플렉서블 표시판 및 그 제조 방법
US9430180B2 (en) 2013-11-15 2016-08-30 Semiconductor Energy Laboratory Co., Ltd Display panel and electronic device
KR102215364B1 (ko) 2013-12-02 2021-02-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
DE112014005471B4 (de) * 2013-12-02 2022-10-06 Semiconductor Energy Laboratory Co., Ltd. Licht emittierendes Element, Licht emittierende Vorrichtung und Beleuchtungsvorrichtung
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102334815B1 (ko) * 2014-02-19 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 박리 방법
US9660004B2 (en) * 2014-03-21 2017-05-23 Apple Inc. Flexible displays with strengthened pad area
JP6232661B2 (ja) * 2014-05-02 2017-11-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ装置、及びそれを用いた表示装置
US9455281B2 (en) * 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
JP6497858B2 (ja) * 2014-07-11 2019-04-10 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP6586090B2 (ja) 2014-08-07 2019-10-02 株式会社半導体エネルギー研究所 運転支援システム
JP2017532594A (ja) * 2014-09-02 2017-11-02 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． ディスプレイモジュール及びこのディスプレイモジュールを備える電子装置
JP2017527852A (ja) * 2014-09-02 2017-09-21 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． ディスプレイモジュール及びこのディスプレイモジュールを備える電子装置
JP6451979B2 (ja) * 2014-10-11 2019-01-16 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示素子およびそれを用いた携帯型情報装置
TWI696108B (zh) 2015-02-13 2020-06-11 日商半導體能源研究所股份有限公司 功能面板、功能模組、發光模組、顯示模組、位置資料輸入模組、發光裝置、照明設備、顯示裝置、資料處理裝置、功能面板的製造方法
KR102479019B1 (ko) 2015-03-05 2022-12-19 삼성디스플레이 주식회사 플렉서블 표시장치
JP6392149B2 (ja) * 2015-03-18 2018-09-19 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101966634B1 (ko) * 2015-11-02 2019-04-08 동우 화인켐 주식회사 필름 터치 센서
JP6486819B2 (ja) * 2015-12-25 2019-03-20 株式会社ジャパンディスプレイ 表示装置
KR102560317B1 (ko) * 2015-12-29 2023-07-28 삼성디스플레이 주식회사 유기 발광 표시 장치
US10361385B2 (en) 2016-02-12 2019-07-23 Samsung Display Co., Ltd. Display device
KR102471130B1 (ko) * 2016-02-17 2022-11-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102536250B1 (ko) * 2016-03-17 2023-05-25 삼성디스플레이 주식회사 디스플레이 장치
KR102505879B1 (ko) 2016-03-24 2023-03-06 삼성디스플레이 주식회사 디스플레이 장치
CN109716421B (zh) * 2016-09-14 2021-05-04 夏普株式会社 安装基板及显示面板
CN106373923B (zh) * 2016-11-30 2021-02-26 Tcl科技集团股份有限公司 柔性显示面板及其制作方法和电子产品及其显示器
KR20180100013A (ko) * 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20200111217A (ko) * 2018-02-01 2020-09-28 리차드 매카트니 주문제작 디스플레이 패널을 구성하기 위한 방법, 시스템 및 장치
WO2019175704A1 (ja) * 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 電気モジュール、表示パネル、表示装置、入出力装置、情報処理装置、電気モジュールの作製方法
JP2019163228A (ja) * 2018-03-20 2019-09-26 株式会社東芝 金属有機構造体、蛍光体膜、および分子検出装置
JP2019169660A (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
CN108922406B (zh) * 2018-08-22 2020-11-03 京东方科技集团股份有限公司 一种柔性盖板、有机显示面板、显示装置及制作方法
CN112955289A (zh) * 2018-11-20 2021-06-11 梅尔廷人机界面株式会社 机械手装置
CN110459660B (zh) * 2019-08-06 2021-04-16 天津三安光电有限公司 一种发光二极管及制作工艺、发光装置
EP3785897B1 (en) 2019-08-29 2021-12-29 SHPP Global Technologies B.V. Transparent, flexible, impact resistant, multilayer film comprising polycarbonate copolymers
CN110706629B (zh) * 2019-09-27 2023-08-29 京东方科技集团股份有限公司 显示基板的检测方法和检测装置
US10847083B1 (en) * 2019-10-14 2020-11-24 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices by laser-assisted bonding
US11011669B2 (en) * 2019-10-14 2021-05-18 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices
JP2020167174A (ja) * 2020-06-29 2020-10-08 株式会社半導体エネルギー研究所 発光装置
KR20230120268A (ko) 2022-02-09 2023-08-17 주식회사 마이크로필터 필터 어셈블리

Family Cites Families (287)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3315111A (en) * 1966-06-09 1967-04-18 Gen Electric Flexible electroluminescent device and light transmissive electrically conductive electrode material therefor
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5189405A (en) * 1989-01-26 1993-02-23 Sharp Kabushiki Kaisha Thin film electroluminescent panel
US5048118A (en) * 1989-07-10 1991-09-10 Motorola, Inc. Combination dual loop antenna and bezel with detachable lens cap
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5747928A (en) * 1994-10-07 1998-05-05 Iowa State University Research Foundation, Inc. Flexible panel display having thin film transistors driving polymer light-emitting diodes
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US6195142B1 (en) * 1995-12-28 2001-02-27 Matsushita Electrical Industrial Company, Ltd. Organic electroluminescence element, its manufacturing method, and display device using organic electroluminescence element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6297838B1 (en) * 1997-08-29 2001-10-02 Xerox Corporation Spinning as a morpheme for a physical manipulatory grammar
JPH11126029A (ja) * 1997-10-22 1999-05-11 Yazaki Corp 表示器
JP2006237624A (ja) * 1998-06-12 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置及びインバータ回路
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
US6111357A (en) * 1998-07-09 2000-08-29 Eastman Kodak Company Organic electroluminescent display panel having a cover with radiation-cured perimeter seal
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US7022556B1 (en) * 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW527735B (en) * 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW468283B (en) * 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
JP2001210919A (ja) * 1999-11-17 2001-08-03 Sharp Corp フレキシブル配線板およびそれを用いた電子機器
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US6220916B1 (en) * 2000-01-21 2001-04-24 Philip D. Bart Toy band with pre-recorded message
US7370983B2 (en) * 2000-03-02 2008-05-13 Donnelly Corporation Interior mirror assembly with display
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
JP4178725B2 (ja) * 2000-06-26 2008-11-12 コニカミノルタホールディングス株式会社 電子機器
US6605826B2 (en) * 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4304852B2 (ja) 2000-09-04 2009-07-29 コニカミノルタホールディングス株式会社 非平面液晶表示素子及びその製造方法
JP2002175877A (ja) * 2000-09-27 2002-06-21 Seiko Epson Corp 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、電子機器
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7289083B1 (en) * 2000-11-30 2007-10-30 Palm, Inc. Multi-sided display for portable computer
US6822391B2 (en) * 2001-02-21 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic equipment, and method of manufacturing thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6664137B2 (en) * 2001-03-29 2003-12-16 Universal Display Corporation Methods and structures for reducing lateral diffusion through cooperative barrier layers
US6943773B2 (en) * 2001-05-11 2005-09-13 Palmone, Inc. Page flicking mechanism for electronic display devices that paginate content
US7211828B2 (en) * 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
AT412176B (de) * 2001-06-26 2004-10-25 Keba Ag Tragbare vorrichtung zumindest zur visualisierung von prozessdaten einer maschine, eines roboters oder eines technischen prozesses
TW546857B (en) * 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7026758B2 (en) * 2001-09-28 2006-04-11 Osram Opto Semiconductors Gmbh Reinforcement of glass substrates in flexible devices
TW594947B (en) * 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US7050835B2 (en) 2001-12-12 2006-05-23 Universal Display Corporation Intelligent multi-media display communication system
AU2002360518A1 (en) 2001-12-12 2003-06-23 Universal Display Corporation Intelligent multi-media display communication system
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100769783B1 (ko) * 2002-03-29 2007-10-24 가부시끼가이샤 도시바 표시 입력 장치 및 표시 입력 시스템
JP2004006313A (ja) * 2002-04-18 2004-01-08 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、および電子機器
JP2004047975A (ja) * 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 積層体の転写方法及び半導体装置の作製方法
JP4104489B2 (ja) * 2002-05-17 2008-06-18 東芝松下ディスプレイテクノロジー株式会社 表示装置及びその製造方法
DE60325669D1 (de) 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7091110B2 (en) * 2002-06-12 2006-08-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4723787B2 (ja) 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101079757B1 (ko) 2002-10-30 2011-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제작방법
JP4748986B2 (ja) * 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20050085066A (ko) 2002-11-22 2005-08-29 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 곡면형 평판 디스플레이 디바이스 및 그의 제조 방법
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US20040135160A1 (en) * 2003-01-10 2004-07-15 Eastman Kodak Company OLED device
JP4801579B2 (ja) * 2003-01-15 2011-10-26 株式会社半導体エネルギー研究所 発光装置の作製方法
WO2004064018A1 (ja) * 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. 剥離方法及びその剥離方法を用いた表示装置の作製方法
CN1739129A (zh) 2003-01-15 2006-02-22 株式会社半导体能源研究所 剥离方法及采用该剥离方法的显示装置的制造方法
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2004247533A (ja) * 2003-02-14 2004-09-02 Casio Comput Co Ltd アクティブマトリックスパネル
JP3594034B1 (ja) * 2003-03-04 2004-11-24 セイコーエプソン株式会社 電波修正時計
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004281086A (ja) * 2003-03-12 2004-10-07 Nippon Hoso Kyokai <Nhk> フレキシブルフルカラー有機ｅｌディスプレイおよびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005085705A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 電気デバイス及びその製造方法、電子機器
JP2005174006A (ja) * 2003-12-11 2005-06-30 Canon Inc 表示装置
CN1894803B (zh) * 2003-12-19 2010-12-22 株式会社半导体能源研究所 半导体器件及其制造方法
JP2005250442A (ja) * 2004-01-30 2005-09-15 Seiko Epson Corp 表示装置、表示装置の制御方法、制御プログラムおよび記録媒体
JP2005251671A (ja) * 2004-03-08 2005-09-15 Fuji Photo Film Co Ltd 表示装置
JP4466134B2 (ja) * 2004-03-09 2010-05-26 株式会社デンソー 表示装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7521368B2 (en) 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5025095B2 (ja) 2004-05-07 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP4777203B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2007078670A (ja) * 2005-03-04 2007-03-29 Seiko Epson Corp 装着型電子機器、携帯機器の製造方法及び携帯機器
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7558057B1 (en) * 2005-06-06 2009-07-07 Alex Naksen Personal digital device with adjustable interface
US7368307B2 (en) * 2005-06-07 2008-05-06 Eastman Kodak Company Method of manufacturing an OLED device with a curved light emitting surface
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770676B1 (en) * 2005-09-30 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN101278403B (zh) * 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
TWI517378B (zh) * 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5142507B2 (ja) 2005-10-18 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及び当該半導体装置を具備する表示装置並びに電子機器
EP1777689B1 (en) 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4781082B2 (ja) * 2005-10-24 2011-09-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7667891B2 (en) * 2005-11-08 2010-02-23 Eastman Kodak Company Desktop display with continuous curved surface
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
CN101577231B (zh) * 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
EP1793366A3 (en) * 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
KR100771607B1 (ko) 2005-12-21 2007-10-31 엘지전자 주식회사 유기 ｅｌ 디스플레이
JP4481245B2 (ja) * 2005-12-22 2010-06-16 インフォビジョン オプトエレクトロニクス ホールデングズ リミティッド 湾曲液晶表示装置及び湾曲液晶表示装置用反射板または反射シートの形成設置方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5239152B2 (ja) 2006-02-02 2013-07-17 セイコーエプソン株式会社 電気光学装置の製造方法、及び電子機器
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007258682A (ja) * 2006-02-24 2007-10-04 Sanyo Electric Co Ltd フレキシブル基板
KR100768208B1 (ko) * 2006-03-14 2007-10-17 삼성에스디아이 주식회사 유연성을 가지는 디스플레이 장치
EP2009518B1 (en) * 2006-03-22 2018-01-03 Citizen Watch Co., Ltd. Antenna and radio receiver having the antenna
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US7785938B2 (en) * 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP2007326259A (ja) 2006-06-07 2007-12-20 Yoshida Industry Co Ltd ディスプレイの製造方法及びディスプレイ
GB0611452D0 (en) * 2006-06-12 2006-07-19 Plastic Logic Ltd Page refreshing e-reader
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
CN101479747B (zh) * 2006-06-26 2011-05-18 株式会社半导体能源研究所 包括半导体器件的纸及其制造方法
US7920234B2 (en) * 2006-06-30 2011-04-05 Lg Display Co., Ltd. Transflective type liquid crystal display device
JP2008008832A (ja) * 2006-06-30 2008-01-17 Seiko Epson Corp 時計
KR20080006304A (ko) 2006-07-12 2008-01-16 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR20080016271A (ko) 2006-08-18 2008-02-21 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5079425B2 (ja) * 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
TWI379409B (en) 2006-09-29 2012-12-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
JP2008089884A (ja) 2006-09-29 2008-04-17 Toshiba Corp 表示素子
US7722245B2 (en) * 2006-10-06 2010-05-25 Seiko Epson Corporation Display device
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
US7518959B2 (en) * 2006-12-01 2009-04-14 Seiko Epson Corporation Display device and display method
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5108293B2 (ja) * 2006-12-20 2012-12-26 富士フイルム株式会社 携帯機器及び撮像装置
JP2008159309A (ja) 2006-12-21 2008-07-10 Sony Corp 発光装置およびその製造方法、ならびに表示装置
JP5258277B2 (ja) 2006-12-26 2013-08-07 株式会社半導体エネルギー研究所 液晶表示装置
US8514165B2 (en) 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7756553B2 (en) * 2007-01-05 2010-07-13 Apple Inc. Folded flex assembly for personal media device
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7889139B2 (en) * 2007-06-21 2011-02-15 Apple Inc. Handheld electronic device with cable grounding
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101360206B1 (ko) 2007-03-16 2014-02-10 엘지전자 주식회사 단말기 하우징 및 이를 갖는 이동통신 단말기
KR101310757B1 (ko) * 2007-03-16 2013-09-25 엘지전자 주식회사 휴대 단말기
JP2008242249A (ja) 2007-03-28 2008-10-09 Kyodo Printing Co Ltd フレキシブルディスプレイ
WO2008126250A1 (ja) * 2007-03-30 2008-10-23 Pioneer Corporation 発光装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008132895A1 (en) 2007-04-20 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and semiconductor device
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2008310312A (ja) * 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8173989B2 (en) 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
US7990060B2 (en) * 2007-05-31 2011-08-02 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
GB2449682A (en) * 2007-06-01 2008-12-03 Sharp Kk Optical system for converting a flat image to a non-flat image
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
KR101415561B1 (ko) 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5330739B2 (ja) 2007-06-29 2013-10-30 ユー・ディー・シー アイルランド リミテッド 有機ｅｌ表示装置およびその製造方法
US20090001360A1 (en) 2007-06-29 2009-01-01 Masaya Nakayama Organic el display and method for producing the same
EP2164310A4 (en) * 2007-07-04 2011-01-05 Sharp Kk DISPLAY MODULE, LIQUID CRYSTAL DISPLAY DEVICE, AND METHOD OF MANUFACTURING THE DISPLAY MODULE
JP5094250B2 (ja) * 2007-07-10 2012-12-12 株式会社ジャパンディスプレイイースト 表示装置
US20110196689A1 (en) * 2007-08-01 2011-08-11 Takumi Otani Handheld terminal, method of dressing it up, and method of delivering dress-up data
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8208670B2 (en) * 2007-09-17 2012-06-26 Ann Williams Group, LLC Sound recordable/playable device and method of use
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
DE102007048596A1 (de) * 2007-10-10 2009-04-23 Vodafone Holding Gmbh Flexibles elektronisches Gerät und Verfahren zu dessen Steuerung
US8602299B2 (en) * 2007-10-29 2013-12-10 Kyocera Corporation Mobile terminal device
JP2009135448A (ja) 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
US8016631B2 (en) * 2007-11-16 2011-09-13 Global Oled Technology Llc Desiccant sealing arrangement for OLED devices
US8223130B2 (en) * 2007-11-28 2012-07-17 Sony Corporation Touch-sensitive sheet member, input device and electronic apparatus
JP5122257B2 (ja) * 2007-11-29 2013-01-16 京セラ株式会社 表示装置および携帯端末装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5178492B2 (ja) 2007-12-27 2013-04-10 株式会社半導体エネルギー研究所 表示装置および当該表示装置を具備する電子機器
JP5437626B2 (ja) 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9013367B2 (en) * 2008-01-04 2015-04-21 Nanolumens Acquisition Inc. Flexible display
KR101371998B1 (ko) * 2008-01-25 2014-03-07 삼성전자주식회사 절연체 형성용 조성물 및 이를 이용하는 유기 절연체
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
US8417298B2 (en) * 2008-04-01 2013-04-09 Apple Inc. Mounting structures for portable electronic devices
KR20090105261A (ko) * 2008-04-02 2009-10-07 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
US7933123B2 (en) * 2008-04-11 2011-04-26 Apple Inc. Portable electronic device with two-piece housing
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
CN101567916A (zh) * 2008-04-24 2009-10-28 鸿富锦精密工业（深圳）有限公司 便携式电子装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI379261B (en) * 2008-05-16 2012-12-11 Au Optronics Corp Curved display panel and manufacturing method thereof
JP2009284018A (ja) * 2008-05-19 2009-12-03 Fujitsu Ltd 情報端末
US8435842B2 (en) * 2008-08-04 2013-05-07 Panasonic Corporation Method for manufacturing flexible semiconductor device
JP6258569B2 (ja) * 2008-08-04 2018-01-10 ザ、トラスティーズ オブ プリンストン ユニバーシティ 薄膜トランジスタ用のハイブリッド誘電体材料
JP2010039441A (ja) * 2008-08-08 2010-02-18 Hitachi Displays Ltd 液晶表示装置
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US8023261B2 (en) * 2008-09-05 2011-09-20 Apple Inc. Electronic device assembly
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
US8957835B2 (en) * 2008-09-30 2015-02-17 Apple Inc. Head-mounted display apparatus for retaining a portable electronic device with display
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
JP2010153813A (ja) 2008-11-18 2010-07-08 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法、並びに、携帯電話機
US8913771B2 (en) * 2009-03-04 2014-12-16 Apple Inc. Portable electronic device having a water exposure indicator label
KR101566432B1 (ko) * 2009-03-05 2015-11-06 삼성디스플레이 주식회사 표시 장치
US20100253902A1 (en) * 2009-04-07 2010-10-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP5643809B2 (ja) * 2009-04-26 2014-12-17 ナイキ イノベイト セー． フェー． 運動用時計システムのｇｐｓ特徴および機能性
TWI411848B (zh) * 2009-04-30 2013-10-11 Au Optronics Corp 具複數顯示模組之顯示裝置
CN104597651B (zh) 2009-05-02 2017-12-05 株式会社半导体能源研究所 显示设备
US8911653B2 (en) 2009-05-21 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
TW201110802A (en) * 2009-06-24 2011-03-16 Seiko Epson Corp Electro-optical device, electronic device, and illumination apparatus
US8576209B2 (en) * 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US8593061B2 (en) 2009-08-25 2013-11-26 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP5644075B2 (ja) 2009-08-25 2014-12-24 セイコーエプソン株式会社 電気光学装置、および電子機器
WO2011027661A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011027676A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102113064B1 (ko) 2009-09-16 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
CN101739129B (zh) 2009-12-01 2011-09-28 北京航空航天大学 一种具有抓持力反馈的四自由度柔索驱动人机交互装置
US8940429B2 (en) * 2010-07-16 2015-01-27 Apple Inc. Construction of non-rectangular batteries
CN101941299B (zh) 2010-09-03 2013-03-20 北京机电研究所 多工位摩擦螺旋压力机

Also Published As

Publication number Publication date
KR20230003661A (ko) 2023-01-06
US20230006164A1 (en) 2023-01-05
KR20200054342A (ko) 2020-05-19
JP2011085923A (ja) 2011-04-28
KR20210037756A (ko) 2021-04-06
US20170040400A1 (en) 2017-02-09
KR20180085074A (ko) 2018-07-25
KR101927922B1 (ko) 2018-12-11
US20130153877A1 (en) 2013-06-20
KR20170058468A (ko) 2017-05-26
US11997859B2 (en) 2024-05-28
US11469387B2 (en) 2022-10-11
TW201834202A (zh) 2018-09-16
KR20120068772A (ko) 2012-06-27
KR20190092632A (ko) 2019-08-07
JP2023001175A (ja) 2023-01-04
US9666820B2 (en) 2017-05-30
KR101801956B1 (ko) 2017-11-27
US10374184B2 (en) 2019-08-06
KR102480780B1 (ko) 2022-12-22
JP2019049754A (ja) 2019-03-28
TW201126697A (en) 2011-08-01
KR101882887B1 (ko) 2018-07-27
KR102009813B1 (ko) 2019-08-12
KR102236140B1 (ko) 2021-04-02
JP2016075917A (ja) 2016-05-12
WO2011034068A1 (en) 2011-03-24
JP5615639B2 (ja) 2014-10-29
JP2017146608A (ja) 2017-08-24
US11171298B2 (en) 2021-11-09
KR102369012B1 (ko) 2022-02-28
TWI636548B (zh) 2018-09-21
KR20180128093A (ko) 2018-11-30
JP2015038616A (ja) 2015-02-26
TWI565030B (zh) 2017-01-01
TW201703232A (zh) 2017-01-16
KR102618171B1 (ko) 2023-12-27
US20220029120A1 (en) 2022-01-27
JP2021152655A (ja) 2021-09-30
US20190326538A1 (en) 2019-10-24
KR20190052178A (ko) 2019-05-15
KR101979327B1 (ko) 2019-05-16
TWI636549B (zh) 2018-09-21
US20110062434A1 (en) 2011-03-17
KR102113064B1 (ko) 2020-05-20
KR20170131713A (ko) 2017-11-29
KR20220025955A (ko) 2022-03-03
US8377762B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
JP5841214B2 (ja) 発光装置の作製方法
JP6619900B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151112

R150 Certificate of patent or registration of utility model

Ref document number: 5841214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250