JP5089784B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5089784B2
JP5089784B2 JP2011031688A JP2011031688A JP5089784B2 JP 5089784 B2 JP5089784 B2 JP 5089784B2 JP 2011031688 A JP2011031688 A JP 2011031688A JP 2011031688 A JP2011031688 A JP 2011031688A JP 5089784 B2 JP5089784 B2 JP 5089784B2
Authority
JP
Japan
Prior art keywords
transistor
gate electrode
layer
wiring
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011031688A
Other languages
English (en)
Other versions
JP2011192979A5 (ja
JP2011192979A (ja
Inventor
利彦 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011031688A priority Critical patent/JP5089784B2/ja
Publication of JP2011192979A publication Critical patent/JP2011192979A/ja
Publication of JP2011192979A5 publication Critical patent/JP2011192979A5/ja
Application granted granted Critical
Publication of JP5089784B2 publication Critical patent/JP5089784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • H01L29/42328Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明の一態様は、半導体装置に関する。特に、記憶素子及び反転素子を有する半導体装置に関する。
近年、半導体特性を示す金属酸化物(以下、酸化物半導体と呼ぶ。)が注目されている。半導体特性を示す金属酸化物は、トランジスタに適用することができる(特許文献1及び特許文献2)。
特開2007−123861号公報 特開2007−96055号公報
本発明の一態様は、複数のトランジスタが高集積化された素子の少なくとも一のトランジスタの閾値電圧を制御することを課題とする。更には、本発明の一態様は、作製工程を複雑化することなくトランジスタの閾値電圧を制御することができる構成を提供することを課題とする。
本発明の一態様は、複数のトランジスタが上下に積層されて設けられた素子であって、少なくとも上部のトランジスタは、半導体特性を示す金属酸化物により設けられており、下部のトランジスタが有するゲート電極層と同一の層の一部を上部のトランジスタのチャネル形成領域と重畳するように配して、該ゲート電極層を上部のトランジスタのバックゲートとして機能させる。
ここで、下部のトランジスタは、絶縁層で覆われた状態で平坦化処理が施され、下部のトランジスタのゲート電極は露出され、上部のトランジスタのソース電極またはドレイン電極となる層に接続されている。
なお、バックゲートとして機能させる部分は半導体層の上に重畳させずに設けるため、その上に絶縁層が残存し、下部のトランジスタが有するゲート電極層と同一の層の一部と上部のトランジスタの半導体層は絶縁層を介して重畳する。
複数のトランジスタが高集積化された素子の少なくとも一のトランジスタの閾値電圧を制御することができる。更には、このようなトランジスタの閾値電圧の制御を、作製工程を複雑化することなく実現することができる。
実施の形態1の記憶素子を説明する図。 実施の形態1の記憶素子を適用した記憶装置を説明する図。 図2の記憶装置の動作を説明するタイミングチャート。 実施の形態1の記憶装置の読み出し回路を説明する図。 実施の形態1の記憶素子の作製方法を説明する図。 実施の形態1の記憶素子の作製方法を説明する図。 実施の形態1の記憶素子の作製方法を説明する図。 実施の形態2の記憶素子を説明する図。 実施の形態3の反転素子を説明する図。 実施の形態4の反転素子を説明する図。 実施の形態5の記憶素子を説明する図。 実施の形態6の記憶素子を説明する図。 実施の形態7の記憶素子を説明する図。 実施の形態8の記憶素子を説明する図。 実施の形態9の電子機器を説明する図。
本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
本実施の形態は、本発明の一態様である半導体装置について説明する。本実施の形態では、半導体装置として、具体的には記憶装置を挙げる。
図1(A)は、本実施の形態の記憶装置に含まれる記憶素子の回路図の一例を示す。
図1(A)に示す記憶素子は、トランジスタ100、トランジスタ102及び容量素子104を有する。図1(A)において、トランジスタ100のソース電極及びドレイン電極の一方は第1の配線111に電気的に接続され、トランジスタ100のソース電極及びドレイン電極の他方は第2の配線112に電気的に接続されている。トランジスタ102のソース電極及びドレイン電極の一方は、第3の配線113に電気的に接続され、トランジスタ102のゲート電極は、第4の配線114に電気的に接続されている。そして、トランジスタ100のゲート電極と、トランジスタ102のソース電極及びドレイン電極の他方は、容量素子104の電極の一方に電気的に接続されている。容量素子104の電極の他方は第5の配線115に電気的に接続されている。トランジスタ102には、更なるゲート電極としてバックゲートBGが設けられている。
ここで、トランジスタ102としては、チャネル形成領域に酸化物半導体を用いたトランジスタが適用される。酸化物半導体を用いたトランジスタは、高純度化し、水素及び水を除去することなどで、オフ電流を極めて小さくすることができる。このため、トランジスタ102をオフすることで、トランジスタ100のゲート電極に与えられた電荷を極めて長時間にわたって保持することが可能である。そして、容量素子104を有することにより、トランジスタ100のゲート電極に与えられた電荷の保持が容易になり、保持されたデータの読み出しも容易になる。
図1(A)に示す記憶素子におけるデータの書き込み、データの保持、及びデータの読み出し動作について以下に説明する。
まず、第4の配線114によりトランジスタ102をオンさせることで、第3の配線113から供給された電荷が、トランジスタ100のゲート電極及び容量素子104の一方の電極に与えられる。すなわち、トランジスタ102のソース電極及びドレイン電極の他方と、容量素子104の電極の一方と、トランジスタ100のゲート電極と、を電気的に接続したFG部分(図1(A)のFG部分)に電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷のいずれかが与えられるものとする。ここで、電位レベルが低い方の電荷を「低レベル電荷」若しくは「Lowレベル電荷」とし、電位レベルが高い方の電荷を「高レベル電荷」若しくは「Highレベル電荷」とする。
その後、第4の配線114によりトランジスタ102をオフさせることで、図1(A)のFG部分の電荷が保持される(保持)。トランジスタ102のオフ電流は極めて小さくすることができるため、FG部分の電荷は長時間にわたって保持される。
次に、データの読み出しについて説明する。第1の配線111に所定の電位(定電位)を与えた状態で第5の配線115に適切な電位(読み出し電位)を与えると、FG部分に保持された電荷量(トランジスタ100のゲート電極の電位)に応じて、第2の配線112の電位は異なるものとなる。一般に、トランジスタ100をn型とすると、トランジスタ100のゲート電極に高レベル電荷が与えられている場合の「みかけのしきい値電圧」Vth_Hは、トランジスタ100のゲート電極に低レベル電荷が与えられている場合の「みかけのしきい値電圧」Vth_Lより低くなるためである。ここで、トランジスタ100の「みかけのしきい値電圧」とは、第1の配線111を定電位としたときにトランジスタ100をオンさせるために必要な第5の配線115の電位をいう。従って、第5の配線115の電位をVth_HとVth_Lの中間の電位Vとすることにより、トランジスタ100のゲート電極に与えられた電荷が、高レベル電荷であるかまたは低レベル電荷であるかを判別することができる。例えば、高レベル電荷が保持されている場合には、第5の配線115の電位がV(>Vth_H)となれば、トランジスタ100はオンする。低レベル電荷が保持されている場合には、第5の配線115の電位がV(<Vth_L)となっても、トランジスタ100はオフしたままである。このため、第2の配線112の電位を参照することで、保持されているデータを判別し、読み出すことができる。
なお、記憶素子をアレイ状に配置して用いる場合には、所望の記憶素子のデータのみを読み出す。このように所望の記憶素子のデータのみを読み出し、それ以外の記憶素子のデータを読み出さないようにするには、各記憶素子間でトランジスタ100がそれぞれ並列に接続されている場合には、ゲート電極の状態にかかわらずトランジスタ100がオフする電位(Vth_Hより小さい電位)を読み出し対象ではない記憶素子の第5の配線115に与えればよい。また、各記憶素子間でトランジスタ100がそれぞれ直列に接続されている場合には、ゲート電極の状態にかかわらずトランジスタ100がオンする電位(Vth_Lより大きい電位)を読み出し対象ではない記憶素子の第5の配線115に与えればよい。
次に、データの書き換えについて説明する。データの書き換えは、上述したデータの書き込み及び保持と同様に行われる。つまり、第4の配線114の電位により、トランジスタ102をオンさせる。これにより、第3の配線113の電位(新たなデータの電位)が、FG部分に与えられる。その後、第4の配線114の電位により、トランジスタ102をオフさせることで、FG部分には、新たなデータの電位レベルを与える電荷が与えられた状態となる。
このように、図1(A)に示す記憶素子は、データの再度の書き込みによって、直接的にデータを書き換えることが可能である。このためフラッシュメモリなどにおいてフローティングゲートからの電荷の引き抜きに際して必要であった高電圧が不要であり、フローティングゲートへの電荷の注入及びフローティングゲートからの電荷の除去による動作速度の低下を抑制することができる。
なお、トランジスタ102のソース電極及びドレイン電極の他方とトランジスタ100のゲート電極が電気的に接続されることにより、図1(A)中のFG部分は、フラッシュメモリのフローティングゲートと同様に機能する。トランジスタ102がオフされている場合には、FG部分は絶縁体中に埋設されたものとして扱うことができ、FG部分に電荷を保持することができる。図1(A)に示す記憶素子に設けられるトランジスタ102のチャネル形成領域は酸化物半導体により設けられており、トランジスタ102のオフ電流は、シリコンなどにより設けられる従来のトランジスタの10万分の1以下とすることができる。そのため、FG部分からのトランジスタ102を介した電荷のリークはほとんど起こらないものとして扱うことが可能である。つまり、図1(A)に示す記憶素子を用いることで、電力が供給されなくてもデータの保持が可能な不揮発性の記憶装置を実現することができる。
例えば、トランジスタ102の室温でのオフ電流が10zA以下であり、容量素子104の容量値が10fF程度である場合には、少なくとも10秒以上のデータ保持が可能である。なお、この保持時間は、トランジスタ102の特性や容量素子104の容量値によって変動する。
更には、上述したように、図1(A)に示す記憶素子は、フラッシュメモリとは異なり、チャネル形成領域とFG部分の間の絶縁層にトンネル電流が流れず、該絶縁層は劣化しない。そのため、書き込み回数が制限されない。更には、従来のフローティングゲート型トランジスタにおいて書き込みや消去の際に必要であった高電圧も不要である。
トランジスタ102のゲートリークが十分に小さい場合には、トランジスタ102がオフしているときのソース電極とドレイン電極の間の抵抗値(実効抵抗とも呼ぶ)をROS、容量素子104を構成する絶縁層による抵抗値をR、トランジスタ100のゲート絶縁層による抵抗値をRとすると、RがROSより大きく、RがROSより大きい場合には、電荷の保持期間(データの保持期間ともいえる)は、主としてトランジスタ102のオフ電流によって決定される。
逆に、当該条件を満たさない場合には、トランジスタ102のオフ電流が十分に小さくとも、保持期間を十分に確保することが難しい。トランジスタ102のオフ電流以外のリーク電流(例えば、ソースとゲートの間において生じるリーク電流など)が大きいためである。従って、図1に示す記憶素子においては、RがROSより大きく、RがROSより大きいことが好ましい。
一方で、容量素子104の容量値Cは、トランジスタ100の容量値C以上であることが好ましい。Cを大きくすると、第5の配線115によってFG部分の電位を制御する際(例えば、読み出しの際)に、第5の配線115の電位の変動を低く抑えることができるからである。
なお、上述した抵抗値R及びR、並びに容量値C及びCは、トランジスタ100及びトランジスタ102に設けられるゲート絶縁層や容量素子104の絶縁層の材料及び厚さなどにより決定される。
図1に示す記憶素子において、FG部分は、フラッシュメモリのフローティングゲートと同様に機能する。ただし、FG部分は、フラッシュメモリのフローティングゲートとは本質的に異なる特徴を有する。フラッシュメモリでは、各記憶素子間にある程度の間隔を設けることを要する。フラッシュメモリでは、コントロールゲートに印加される電圧が高いため、その電位の影響が隣接するセルのフローティングゲートに及ぶことを防ぐためである。このように記憶素子間に間隔を設けることは、記憶装置の高集積化を阻害する。
更には、フラッシュメモリでは、トンネル電流によって絶縁層が劣化し、書き換え回数が制限される。
図1(A)に示す記憶素子は、トランジスタのスイッチングによって動作し、フラッシュメモリのようにトンネル電流による電荷の注入が行われない。すなわち、フラッシュメモリのような、電荷を注入するための高電界が不要である。これにより、隣接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がないため、従来よりも高集積化することができる。更には、高電界が不要であるため、少なくとも当該記憶素子には昇圧回路が不要である。そのため、大型の周辺回路を設けなくてもよく、狭額縁化が可能になる。
そして、フラッシュメモリでは、書き込み時にゲート絶縁膜(トンネル絶縁膜)中を電荷が移動するために、該ゲート絶縁膜の劣化が不可避であった。しかし、図1(A)に示す記憶素子においては、書き込み用トランジスタのスイッチング動作によりデータの書き込みがなされるため、ゲート絶縁膜の劣化の原因が存在しない。これは、書き込み回数の制限が原理的に存在せず、書き換え耐性が極めて高いことを意味する。つまり、図1(A)に示す記憶素子は、フラッシュメモリと比較して高い耐久性と信頼性を有する。例えば、図1(A)に示す記憶素子は、1×10回(10億回)以上、より好ましくは1×1011回(1000億回)以上の書き込みも可能である。
なお、容量素子104の絶縁層の比誘電率εr1が、トランジスタ100のゲート絶縁層の比誘電率εr2より大きい場合には、容量素子104の面積Sは、トランジスタ100により構成される容量の面積Sの2倍以下であることが好ましく(より好ましくは、面積Sは面積S以下であり)、且つ容量値Cは容量値Cよりも小さいことが好ましい。更なる高集積化が可能となるためである。このとき、例えば、容量素子104の絶縁層は酸化ハフニウムなどのhigh−k材料層と酸化物半導体層との積層構造としてεr1を10以上(好ましくは15以上)とし、トランジスタ100により構成される容量の絶縁層では酸化シリコン層としてεr2=3〜4とすればよい。
なお、ここでは、電子を多数キャリアとするn型トランジスタを用いる場合について説明しているが、正孔を多数キャリアとするp型トランジスタを用いてもよい。
図1(B)は、図1(A)に示す記憶素子の具体的な構成の一例として、上面図を示す。図1(C)は、図1(B)中のX−Yにおける断面図を示したものである。
図1(C)において、トランジスタ100と容量素子104は、基板116上に設けられている。トランジスタ100と容量素子104は絶縁層に覆われ、該絶縁層がCMP(Chemical Mechanical Polishing)などにより平坦化され、トランジスタ100のゲート電極及び容量素子104の電極の一方が露出されている。そして、露出されたトランジスタ100のゲート電極及び容量素子104の電極の一方の上に、トランジスタ102のソース電極及びドレイン電極の他方が設けられている。なお、ここで、トランジスタ100はp型トランジスタであるが、これに限定されない。
図1(C)に示すように、トランジスタ100のゲート電極層と同一の層の一部(トランジスタ102のバックゲートとなる部分)は、トランジスタ102の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ102のバックゲートとなる部分とトランジスタ102の半導体層はトランジスタ100上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ100上の絶縁層が平坦化された際に、トランジスタ100が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。なお、本明細書等において、「Aと同一の層」とは、Aと同一工程において成膜された同一材料からなる層を指すものとする。
なお、トランジスタ102のチャネル幅1μmあたりのオフ電流は、使用時の温度(例えば、25℃)で100zA以下、好ましくは10zA以下、より好ましくは、1zA以下、さらに好ましくは100yA以下となる。このような低いオフ電流は、トランジスタ102に酸化物半導体を用いて実現することができる。なお、オフ電流はこれら測定限界よりも小さくてもよい。
更には、トランジスタ102のチャネル形成領域に酸化物半導体を適用することで、サブスレッショルドスイング値(S値)が小さくなるため、スイッチング速度を十分に大きくすることができる。よって、トランジスタ102のチャネル形成領域に酸化物半導体を適用することで、FG部分に与えられる書き込みパルスの立ち上がりを極めて急峻にすることができる。
なお、上述したように、トランジスタ102のオフ電流は小さいため、FG部分に保持させる電荷量を少なくすることができる。更には、データの書き込み動作及びデータの消去動作の高速化が可能であり、データの書き換えを高速に行うことができる。
トランジスタ100としては、読み出しの速度を高くするために、高速で動作するトランジスタを用いることが好ましい。例えば、トランジスタ100としては、スイッチング速度が1ナノ秒以下のトランジスタを用いることが好ましい。
データの書き込みは、トランジスタ102をオンさせ、トランジスタ102のソース電極及びドレイン電極の他方と、容量素子104の電極の一方と、トランジスタ100のゲート電極と、を電気的に接続したFG部分に電位を供給し、その後、トランジスタ102をオフさせることで、FG部分に所定量の電荷を保持させることで行う。ここで、トランジスタ102のオフ電流は極めて小さいため、FG部分に供給された電荷は長時間にわたって保持される。例えば、オフ電流が、実質的に0とみなせるほどに小さければ、リフレッシュ動作が不要となるか、または、リフレッシュ動作を行う場合であっても、その頻度を極めて低く(例えば、一ヶ月〜一年に一度程度)することができ、記憶素子の消費電力を十分に小さくすることができる。
なお、図1に示す記憶素子では、データの再度の書き込みによってデータを直接書き換えることが可能である。このため、フラッシュメモリなどにおいて必要とされる消去動作が不要であり、消去動作に起因する動作速度の低下を抑制することができる。
なお、図1に示す記憶素子に印加される電圧の最大値(記憶素子の各端子に同時に印加される最大の電位と最小の電位の差)は、2段階(1ビット)のデータを書き込む場合、一つの記憶素子において、5V以下、好ましくは3V以下である。
さらに、トランジスタ102に用いる酸化物半導体は、エネルギーギャップが3.0〜3.5eVと大きく、このことが、トランジスタ102のオフ電流が小さい主因の一であると考えられる。
なお、トランジスタ102に用いる酸化物半導体は、熱励起キャリアが極めて少ないこともあり、例えば、150℃の高温環境下でも記憶素子の電流−電圧特性に劣化が見られない。
なお、トランジスタ102には、不純物が除去され、酸化物半導体の主成分以外のキャリア供与体となる不純物が極力含まれないように高純度化することにより真性(I型)化又は実質的に真性(I型)化された酸化物半導体を用いるとよい。
このように、高純度化された酸化物半導体層中にはキャリアが極めて少なく(ゼロに近い)、キャリア濃度は1×1014/cm未満、好ましくは1×1012/cm未満、さらに好ましくは1×1011/cm未満である。このことが、トランジスタ102のオフ電流が小さい主因の一であると考えられる。
このような高純度化された酸化物半導体は、界面準位及び界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層を高品質化することが要求される。
ゲート絶縁層は、例えば、μ波(例えば周波数2.45GHz)を用いた高密度プラズマCVDにより形成されることで、緻密で絶縁耐圧を高くできるため好ましい。高純度化された酸化物半導体と高品質なゲート絶縁層が密接するように形成されることにより、界面準位を低減し、界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用してもよい。
トランジスタ102に用いる酸化物半導体膜としては、四元系金属酸化物であるIn−Sn−Ga−Zn−O系酸化物半導体や、三元系金属酸化物であるIn−Ga−Zn−O系酸化物半導体、In−Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物半導体、Sn−Ga−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、Sn−Al−Zn−O系酸化物半導体や、二元系金属酸化物であるIn−Zn−O系酸化物半導体、Sn−Zn−O系酸化物半導体、Al−Zn−O系酸化物半導体、Zn−Mg−O系酸化物半導体、Sn−Mg−O系酸化物半導体、In−Mg−O系酸化物半導体、In−Ga−O系酸化物半導体や、単元系金属酸化物であるIn−O系酸化物半導体、Sn−O系酸化物半導体、Zn−O系酸化物半導体などを用いることができる。また、当該酸化物半導体がSiOを含んでもよい。ここで、例えば、In−Ga−Zn−O系酸化物半導体とは、In、GaまたはZnを有する酸化物という意味であり、その組成比はとくに問わない。また、InとGaとZn以外の元素を含んでもよい。
または、トランジスタ102に用いる酸化物半導体膜としては、化学式InMO(ZnO)(m>0)で表記される酸化物薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、当該酸化物薄膜にSiOを含んでもよい。
当該酸化物薄膜は、スパッタリング法により作製することができる。ここで、例えば、組成比がIn:Ga:ZnO=1:1:1[mol数比]の酸化物ターゲットを用いることで、In−Ga−Zn−O膜を成膜することができる。同様に、組成比がIn:Ga:ZnO=1:1:2[mol数比]の酸化物ターゲットを用いてもよい。
なお、ここで、例えば、In−Ga−Zn−O膜とは、In、GaまたはZnを有する酸化物膜、という意味であり、その組成比はとくに問わない。
また、酸化物半導体としてIn−Zn−O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比に換算するとIn:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=15:1〜1.5:1(モル数比に換算するとIn:ZnO=15:2〜3:4)とする。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
なお、当該酸化物ターゲットの充填率は90%以上100%以下、好ましくは95%以上99.9%以下であるとよい。充填率の高い酸化物ターゲットを用いると、緻密な酸化物半導体膜を形成することができる。
酸化物半導体膜は、希ガス雰囲気下、酸素雰囲気下または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することが好ましい。このとき、成膜する際に用いるスパッタガスとしては、水素、水、水酸基または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
図2は、本発明の一態様である記憶装置として、図1を用いて説明した記憶素子をマトリクス状に配置した記憶装置の構成例を示している。なお、図を簡略にするため、図2には、縦2個(行)×横2個(列)の記憶素子をマトリクス状に配置した構成を示しているが、以下の説明では、縦m個(行)×横n個(列)(m、nは自然数)のマトリクス状に配置された記憶装置について説明する。
図2に示す記憶装置では、複数の記憶素子120が縦m個(行)×横n個(列)(m、nは自然数)のマトリクス状に配置され、その外側に第1の駆動回路121、第2の駆動回路122、第3の駆動回路123及び第4の駆動回路124が配置され、これらの駆動回路と記憶素子120が、m本のワード線WL、m本の第2の信号線S2、m本のバックゲート線BW、n本のビット線BL、n本のソース線SL及びn本の第1の信号線S1によって接続されている。ここで、記憶素子120は、図1(A)に示した記憶素子であり、トランジスタ100、トランジスタ102及び容量素子104を有する。
ビット線BLは図1(A)に示す記憶素子の第2の配線112に相当し、ソース線SLは図1(A)に示す記憶素子の第1の配線111に相当し、第1の信号線S1は図1(A)に示す記憶素子の第3の配線113に相当し、第2の信号線S2は図1(A)に示す記憶素子の第4の配線114に相当し、ワード線WLは図1(A)に示す記憶素子の第5の配線115に相当する。
すなわち、記憶素子120において、トランジスタ100のソース電極及びドレイン電極の一方はソース線SLに電気的に接続され、トランジスタ100のソース電極及びドレイン電極の他方はビット線BLに電気的に接続されている。トランジスタ102のソース電極及びドレイン電極の一方は、第1の信号線S1に電気的に接続され、トランジスタ102のゲート電極は、第2の信号線S2に電気的に接続されている。そして、トランジスタ100のゲート電極と、トランジスタ102のソース電極及びドレイン電極の他方は、容量素子104の電極の一方に電気的に接続されている。容量素子104の電極の他方はワード線WLに電気的に接続されている。トランジスタ102に設けられたバックゲートBGは、バックゲート線BWに電気的に接続されている。
そして、記憶素子120のそれぞれは、ソース線SLとビット線BLの間に、並列に接続されている。例えば、i行j列の記憶素子120(i、j)(iは1以上m以下の整数、jは1以上n以下の整数)は、ソース線SL(j)、ビット線BL(j)、第1の信号線S1(j)、ワード線WL(i)、第2の信号線S2(i)、バックゲート線BW(i)にそれぞれ接続されている。
なお、ソース線SL及びビット線BLは第1の駆動回路121に接続され、第2の信号線S2及びバックゲート線BWは第2の駆動回路122に接続され、第1の信号線S1は第3の駆動回路123に接続され、ワード線WLは第4の駆動回路124に接続されている。
なお、ここでは、第1の駆動回路121、第2の駆動回路122、第3の駆動回路123及び第4の駆動回路124は、それぞれ独立して設けられているが、これに限定されず、いずれか一または複数の機能を有するデコーダを用いてもよい。
次に、図3に示すタイミングチャートを用いて、図2に示す記憶装置の書き込み動作及び読み出し動作について説明する。
ここでは、簡単のため、2行×2列の記憶装置の動作について説明することとするが、本発明はこれに限定されない。
図3において、S1(1)及びS1(2)は、それぞれ第1の信号線S1の電位、S2(1)及びS2(2)は、それぞれ第2の信号線S2の電位、BL(1)及びBL(2)は、それぞれビット線BLの電位、WL(1)及びWL(2)は、ワード線WLの電位、SL(1)及びSL(2)は、それぞれソース線SLの電位に相当する。
まず、1行目の記憶素子120(1,1)、及び記憶素子120(1,2)への書き込みと、1行目の記憶素子120(1,1)、及び記憶素子120(1,2)からの読み出しを行う場合について説明する。なお、以下では、記憶素子120(1,1)へ書き込むデータを”1”(FG部分に高レベル電荷が与えられる。)とし、記憶素子120(1,2)へ書き込むデータを”0”(FG部分に低レベル電荷が与えられる。)とする場合について説明する。
はじめに、書き込みについて説明する。1行目書き込み期間において、1行目の第2の信号線S2(1)に電位VHを与え、1行目のトランジスタ102をオンさせる。また、2行目の第2の信号線S2(2)に0Vを与え、1行目以外の行のトランジスタ102をオフさせる。
次に、1列目の第1の信号線S1(1)に電位V2、2列目の第1の信号線S1(2)に電位0Vを与える。
その結果、記憶素子120(1,1)のFG部分には電位V2が、記憶素子120(1,2)のFG部分には0Vが与えられる。ここでは、電位V2はトランジスタのしきい値電圧より高い電位とする。そして、1行目の第2の信号線S2(1)の電位を0Vとして、1行目のトランジスタ102をオフさせることで、書き込みを終了する。
なお、ワード線WL(1)、WL(2)は0Vとしておく。また、1列目の第1の信号線S1(1)の電位を変化させる前に1行目の第2の信号線S2(1)を0Vとする。書き込み後の、ワード線WLに接続される端子を制御ゲート電極、トランジスタ100のソース電極をソース電極、トランジスタ102のドレイン電極をドレイン電極、とそれぞれ見なした記憶素子のしきい値は、データ”0”ではVw0、データ”1”ではVw1となる。ここで、記憶素子のしきい値とは、トランジスタ100のソース電極とドレイン電極の間の抵抗状態が変化する、ワード線WLに接続される端子の電圧をいうものとする。なお、Vw0>0>Vw1とする。
次に、読み出しについて説明する。1行目の読み出し期間において、1行目のワード線WL(1)に0Vを与え、2行目のワード線WL(2)には電位VLを与える。電位VLはしきい値Vw1より低い電位とする。ワード線WL(1)を0Vとすると、1行目において、データ”0”が保持されている記憶素子120のトランジスタ100はオフ、データ”1”が保持されている記憶素子120のトランジスタ100はオンとなる。ワード線WL(2)を電位VLとすると、2行目において、データ”0”、”1”のいずれが保持されている記憶素子120であっても、トランジスタ100はオフとなる。
次に、1列目のソース線SL(1)、2列目のソース線SL(2)に電位0Vを与える。
その結果、ビット線BL(1)−ソース線SL(1)間は記憶素子120(1,1)のトランジスタ100がオンであるため低抵抗状態となり、ビット線BL(2)−ソース線SL(2)間は記憶素子120のトランジスタ100がオフであるため、高抵抗状態となる。ビット線BL(1)、ビット線BL(2)に接続される読み出し回路は、ビット線の抵抗状態の違いから、データを読み出すことができる。
また、第2の信号線S2(1)には0Vを、第2の信号線S2(2)には電位VLを与え、トランジスタ102を全てオフしておく。1行目のFG部分の電位は0VまたはV2であるから、第2の信号線S2(1)を0Vとすることで1行目のトランジスタ102を全てオフすることができる。一方、2行目のFG部分の電位は、ワード線WL(2)に電位VLが与えられると、書き込み直後の電位より低い電位となってしまう。これにより、トランジスタ102がオンとなることを防止するために、第2の信号線S2(2)をワード線WL(2)と同じ低電位とする。以上により、トランジスタ102を全てオフすることができる。
なお、上記動作中、バックゲート線BW(1)及びバックゲート線BW(2)の電位は高電位とすればよい。
ところで、データの読み出しには、読み出し回路を用いる。図4(A)は、読み出し回路の一例を示す。図4(A)に示す読み出し回路は、トランジスタとセンスアンプ回路を有する。トランジスタのソース及びドレインの一方には電位Vddが印加され、トランジスタのソース及びドレインの他方には、センスアンプ回路の+端子とビット線が接続される。トランジスタのゲートにはバイアス電位Vbiasが印加される。なお、ここで、バイアス電位Vbiasは0より高く、Vddより低い。また、センスアンプ回路の−端子には参照電位Vrefが印加される。
記憶素子が低抵抗状態の場合には、センスアンプの+側に入力される電位が参照電位Vrefより低くなり、センスアンプはデータ”1”を出力する。一方、記憶素子が高抵抗状態の場合には、センスアンプの+側に入力される電位が参照電位Vrefより高くなり、センスアンプはデータ”0”を出力する。記憶素子(1,1)のトランジスタ100がオンしているとき、ビット線BL(1)とソース線SL(1)の間は低抵抗である。そのため、センスアンプの入力は低電位であり、出力D(1)はHighとなる。一方で、記憶素子(1,2)のトランジスタ100がオフしているとき、ビット線BL(2)とソース線SL(2)の間は高抵抗であるため、センスアンプの入力は高電位であり、出力D(2)はLowとなる。
図4(B)は、読み出し回路の他の一例を示す。図4(B)に示す読み出し回路は、トランジスタとクロックドインバータを有する。トランジスタのソース及びドレインの一方には電位Vddが印加され、トランジスタのソース及びドレインの他方にはクロックドインバータの入力とビット線が電気的に接続される。トランジスタのゲートにも電位Vddが印加される。
図4(B)に示す読み出し回路を用いる場合の出力電位について説明する。記憶素子(1,1)のトランジスタ100がオンしているとき、ビット線BL(1)とソース線SL(1)の間は低抵抗である。そのため、クロックドインバータの入力は低電位であり、出力D(1)はHighとなる。一方で、記憶素子(1,2)のトランジスタ100がオフしているとき、ビット線BL(2)とソース線SL(2)の間は高抵抗であるため、クロックドインバータの入力は高電位であり、出力D(2)はLowとなる。
なお、読み出し回路は、図4に示した構成に限定されない。例えば、読み出し回路はプリチャージ回路を有してもよいし、参照電位Vrefの代わりに参照用のビット線が接続される構成としてもよい。
なお、記憶装置は図2に示したものに限定されず、図1に示す記憶素子を用いて、図2とは異なる形態としてもよい。
ここで、図5乃至図7を用いて記憶素子120の作製方法について説明する。まず、トランジスタ100が設けられるSOI基板の作製方法の一例について図5を参照して説明する。
まず、ベース基板150を準備する(図5(A))。ベース基板150としては、絶縁体でなる基板を用いることができる。例えば、ガラス基板、石英基板、セラミック基板及びサファイア基板が挙げられる。
なお、ベース基板150として単結晶シリコン基板、単結晶ゲルマニウム基板などの半導体基板を用いてもよい。ベース基板150として半導体基板を用いる場合には、ガラス基板などを用いる場合と比較して熱処理の温度条件が緩和するため、良質なSOI基板を得ることが容易になる。ここで、半導体基板としては、太陽電池級シリコン(SOG−Si:Solar Grade Silicon)基板などを用いてもよい。または、多結晶半導体基板を用いてもよい。太陽電池級シリコンや、多結晶半導体基板などを用いる場合には、単結晶シリコン基板などを用いる場合と比較して、製造コストを抑制することができる。
ここでは、ベース基板150としてガラス基板を用いる場合について説明する。ベース基板150としてガラス基板を用いることにより、低コスト化を図ることができる。
次に、ベース基板150の表面に、窒素含有層152(例えば、窒化シリコン膜などの窒素を含有する絶縁膜を含む層)を形成する(図5(B))。窒素含有層152は、後に単結晶半導体層を貼り合わせるための層(接合層)となる。なお、窒素含有層152は、ベース基板に含まれるNaなどの不純物が単結晶半導体層に拡散することを防ぐためのバリア層としても機能する。
ここでは、窒素含有層152を接合層として用いるため、その表面が所定の平坦性を有することが好ましい。具体的には、表面の平均面粗さ(算術平均粗さ)が0.5nm以下、自乗平均粗さが0.60nm以下、より好ましくは、平均面粗さが0.35nm以下、自乗平均粗さが0.45nm以下とする。なお、平均面粗さまたは自乗平均粗さには、例えば、10μm×10μmの領域において測定した値を用いることができる。
次に、ボンド基板160を準備する。ここでは、ボンド基板160として単結晶半導体基板(例えば、単結晶シリコン基板)を用いる(図5(C))。ただし、ボンド基板160はこれに限定されない。
ボンド基板160の表面には酸化膜162を形成する(図5(D))。なお、汚染物除去の観点から、酸化膜162の形成に先だって、塩酸過酸化水素水混合溶液(HPM)などを用いてボンド基板160の表面を洗浄することが好ましい。酸化膜162は、例えば、酸化シリコン膜または酸化窒化シリコン膜などを単層で、または積層させて形成することができる。酸化膜162は、テトラエトキシシラン(略称;TEOS:化学式Si(OC)などの有機シランを用いて形成することが好ましい。
次に、電界で加速したイオンを単結晶半導体基板であるボンド基板160に照射して添加することで、単結晶半導体基板であるボンド基板160の所定の深さに脆化領域164を形成する(図5(E))。イオンの照射処理は、イオンドーピング装置やイオン注入装置を用いて、ソースガスとして水素を含むガスを用いて行う。照射するイオンは、H の比率を高くするとよい。イオン照射の効率を向上させることができるためである。
なお、添加するイオンは水素イオンに限定されず、Heなどのイオンを添加してもよいし、添加するイオンは一種類に限定されず、複数種類のイオンを添加してもよい。例えば、イオンドーピング装置を用いて水素とHeを同時に照射する場合には、別々の工程で照射する場合と比較して工程数を削減することができ、形成される単結晶半導体層の表面荒れを抑えることができる。
脆化領域164が形成される深さは、イオンの運動エネルギー、イオンの質量と電荷量、及び照射時のイオンの入射角などによって決定され、イオンの平均侵入深さとほぼ同じ深さに形成される。このため、イオンを添加する深さで、単結晶半導体基板であるボンド基板160から分離される単結晶半導体層の厚さを調節することができる。
次に、ベース基板150とボンド基板160を対向させ、窒素含有層152の表面と酸化膜162の表面を密着させる。このように窒素含有層152の表面と酸化膜162の表面を密着させることで、ベース基板150とボンド基板160が貼り合わせられる(図5(F))。
ベース基板150とボンド基板160を貼り合わせる際には、ベース基板150またはボンド基板160の一箇所に0.001N/cm以上100N/cm以下の圧力を加えることが好ましい。このように圧力を加えると、密着させた部分において窒素含有層152と酸化膜162の接合が生じ、当該部分を始点としてほぼ全面に自発的な接合が生じる。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
なお、ベース基板150とボンド基板160を貼り合わせた後には、接合をより強固にするための熱処理を行ってもよい。この熱処理の温度は、脆化領域164における分離が生じない温度(例えば、室温以上400℃未満)とする。または、この温度範囲で加熱しつつ、窒素含有層152と酸化膜162を接合させてもよい。
次に、熱処理を行うことによりボンド基板160を脆化領域164で分離して、ベース基板150上に、窒素含有層152と酸化膜162を介して、単結晶半導体層166を形成する(図5(G))。
なお、前記分離時の熱処理温度は、単結晶半導体層166の表面荒れを抑えるために、低いことが好ましい。前記分離時の熱処理温度は、例えば300℃以上600℃以下とすればよく、500℃以下(400℃以上)とすると、より効果的である。
なお、ボンド基板160を分離した後に、単結晶半導体層166に対して、500℃以上の温度で熱処理を行い、単結晶半導体層166中に残存する水素の濃度を低減させてもよい。
次に、単結晶半導体層166の表面にレーザー光を照射することによって、表面の平坦性を向上させ、且つ欠陥の少ない半導体層168を形成する。レーザー光の照射処理に代えて、熱処理を行ってもよい。
なお、ここでは、単結晶半導体層166の分離時の熱処理の直後にレーザー光の照射処理を行っているが、単結晶半導体層166の表面の欠陥が多い領域をエッチングなどにより除去してから、レーザー光の照射処理を行ってもよい。または、単結晶半導体層166の表面の平坦性を向上させてからレーザー光の照射処理を行ってもよい。
以上で説明したような工程により、半導体層168を有するSOI基板を得ることができる(図5(H))。
次に、上述のSOI基板を用いてトランジスタを作製する方法について、図6を参照して説明する。
まず、図6(A)に示す半導体層168を島状に加工して、半導体層170を形成する(図6(B))。
なお、半導体層168を島状に加工する前または後に、トランジスタのしきい値電圧を調整するために、n型の導電性を付与する不純物元素またはp型の導電性を付与する不純物元素を半導体層168または半導体層170に添加してもよい。半導体層168の材料がシリコンである場合には、n型の導電性を付与する不純物元素として、例えば、PやAsなどを用いることができ、p型の導電性を付与する不純物元素として、例えば、B、Al、Gaなどを用いることができる。
次に、半導体層170を覆って、絶縁層172を形成する(図6(C))。絶縁層172は、後にゲート絶縁層となるものである。
次に、絶縁層172上に導電膜を形成した後、該導電膜を選択的にエッチングして、半導体層170に重畳してゲート電極174を形成する(図6(D))。このとき、ゲート電極174と同時に、容量素子104の電極の一方とトランジスタ102のバックゲートBGも同時に形成することができる。
次に、ゲート電極174をマスクとして、一導電型を付与する不純物元素を半導体層170に添加して、不純物領域176とチャネル形成領域178を形成する(図6(E))。なお、ここでは、p型トランジスタを形成するために、BまたはAlなどの不純物元素を添加するが、n型トランジスタを形成する場合には、PまたはAsを添加すればよい。不純物領域176は、ソース領域またはドレイン領域として機能する。
なお、図示しないが、ここで、ゲート電極174の側面にサイドウォール絶縁層を形成してもよい。
次に、上述の工程により形成された各構成を覆うように、層間絶縁層180を形成する(図6(F))。層間絶縁層180は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウムまたは酸化タンタルなどの無機絶縁材料を含む材料を用いて形成してもよいし、ポリイミドまたはアクリルなどの有機絶縁材料を用いて形成してもよい。なお、層間絶縁層180は積層構造であってもよい。
次に、層間絶縁層180の表面をCMPまたはエッチング処理などによって平坦化する(図6(G))。このCMPまたはエッチング処理により、ゲート電極174を露出させる。
以上で説明したような工程により、SOI基板を用いたトランジスタ100を形成することができる。このようなトランジスタ100は、高速動作が可能であるため、論理回路(演算回路ともいう)などを構成することができる。すなわち、記憶装置の駆動回路などに用いることもできる。
なお、トランジスタ100は図6(G)に示す構成に限定されず、さらに電極、配線、及び絶縁層などを形成してもよい。
次に、トランジスタ100上にトランジスタ102を形成する方法について、図7を参照して説明する。
まず、図6(G)に示すように平坦化処理まで行った、平坦化された層間絶縁層180上に導電膜を形成し、該導電膜を加工して導電層182を形成する(図7(A))。導電層182は特定の材料及び形成方法に限定されない。導電層182は、少なくとも、必要な箇所でゲート電極174の露出された部分に接して設けられるようにする。
次に、導電層182上に半導体膜を形成し、該半導体膜を加工して半導体層184を形成する(図7(B))。ここでは、半導体層184を酸化物半導体により形成する。
なお、半導体膜を形成する前に予備加熱を行うことで、脱水化または脱水素化してもよい。
なお、半導体膜を形成する前に成膜室内の残留水分と水素を十分に除去することが好ましい。従って、半導体膜の形成前に、吸着型の真空ポンプ(例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプ)を用いて排気を行うことが好ましい。
次いで、酸化物半導体層に第1の加熱処理を行うとよい。ここで、第1の加熱処理は、酸化物半導体層の脱水化または脱水素化を行うことを目的として行う。第1の加熱処理の温度は、400℃以上750℃以下、または400℃以上基板の歪み点未満とするとよい。例えば、酸化物半導体層に対して窒素雰囲気下450℃において1時間の加熱処理を行った後、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得ることができる。なお、第1の加熱処理のタイミングは、これに限定されず、この後に行ってもよい。
次に、半導体層184を覆って絶縁層186を形成する(図7(C))。絶縁層186はゲート絶縁層として機能する。
次いで、不活性ガス雰囲気(窒素雰囲気を含む)下、または酸素ガス雰囲気下で第2の加熱処理(好ましくは200℃以上400℃以下、例えば250℃以上350℃以下)を行う。本実施の形態では、第2の加熱処理として、窒素雰囲気下で300℃、1時間の加熱を行う。第2の加熱処理を行うと、酸化物半導体層の一部(チャネル形成領域)が絶縁層186と接した状態で加熱される。酸化物半導体層に酸素を供給する場合には、絶縁層186は酸素を含む材料により形成することが好ましい。
なお、当該酸化物半導体層は、非晶質構造であってもよいし、結晶性を有する構造であってもよい。酸化物半導体層を結晶性にする場合には、酸化物半導体膜を2回に分けて成膜し、加熱処理をそれぞれに行ってもよい。
次に、絶縁層186上に、半導体層184の少なくともチャネル形成領域となる部分と重畳するように、導電層188を形成する。
以上説明したように、トランジスタ102を作製することができる。
なお、トランジスタ102は図7(D)に示す構成に限定されず、さらに電極、配線、及び絶縁層などを形成してもよい。
(実施の形態2)
本実施の形態は、本発明の一態様であって、実施の形態1とは異なる記憶素子について説明する。具体的には、実施の形態1における下部トランジスタを、上部トランジスタと同様の構成とする形態について図8を参照して説明する。
図8(A)に示す記憶素子は、トランジスタ200、トランジスタ202及び容量素子204を有する。図8(A)において、トランジスタ200のソース電極及びドレイン電極の一方は第1の配線211に電気的に接続され、トランジスタ200のソース電極及びドレイン電極の他方は第2の配線212に電気的に接続されている。トランジスタ202のソース電極及びドレイン電極の一方は、第3の配線213に電気的に接続され、トランジスタ202のゲート電極は、第4の配線214に電気的に接続されている。そして、トランジスタ200のゲート電極と、トランジスタ202のソース電極及びドレイン電極の他方は、容量素子204の電極の一方に電気的に接続されている。容量素子204の電極の他方は第5の配線215に電気的に接続されている。トランジスタ200には、更なるゲート電極としてバックゲートBG1が設けられている。トランジスタ202には、更なるゲート電極としてバックゲートBG2が設けられている。
図8(B)は、図8(A)に示す記憶素子の具体的な構成の一例として、上面図を示す。図8(C)は、図8(B)中のX−Yにおける断面図を示したものである。
図8(B)に示すように、トランジスタ202は、図1のトランジスタ102と同じものを用いることができる。
しかしながら、トランジスタ200は、トランジスタ100とは異なり、トランジスタ202と同様に形成されたものを用いる。すなわち、チャネル形成領域が酸化物半導体層であるトランジスタとすることが好ましい。
容量素子204はトランジスタ200のソース電極層及びドレイン電極層と同一の層の一部と、トランジスタ200のゲート電極層と同一の層の一部の間で形成される。
なお、基板側に設けられるゲート電極層(トランジスタ200のバックゲートとなる層)と同一の層の一部を用いて容量素子204が形成されていてもよい。
図8(C)において、トランジスタ200と容量素子204は、基板216上に設けられている。トランジスタ200と容量素子204は絶縁層に覆われ、該絶縁層がCMPなどにより平坦化され、トランジスタ200のゲート電極が露出されている。そして、露出されたトランジスタ200のゲート電極と容量素子204の電極の一方の上に、トランジスタ202のソース電極及びドレイン電極の他方が設けられている。
図8(C)に示すように、トランジスタ200のゲート電極層と同一の層の一部(トランジスタ202のバックゲートとなる部分)は、トランジスタ202の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ202のバックゲートとなる部分とトランジスタ202の半導体層はトランジスタ200上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ200上の絶縁層が平坦化された際に、トランジスタ200が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
なお、図8(C)には、トランジスタ200とトランジスタ202の双方にバックゲートを設けた構成を示したが、これに限定されず、トランジスタ200のバックゲートを設けない構成であってもよい。
(実施の形態3)
本実施の形態は、本発明の一態様であって、実施の形態1及び実施の形態2とは異なる素子について説明する。具体的には、実施の形態1と同様に作製することのできる反転素子について図9を参照して説明する。
図9(A)に示す反転素子は、トランジスタ300及びトランジスタ302を有する。図9(A)において、トランジスタ302のソース電極及びドレイン電極の一方は接地電位Vssの第4の配線314に電気的に接続され、トランジスタ302のソース電極及びドレイン電極の他方はトランジスタ300のソース電極及びドレイン電極の一方と、第2の配線312に接続されている。トランジスタ300のソース電極及びドレイン電極の他方は、電源電位Vddの第3の配線313に電気的に接続されている。トランジスタ302のゲート電極は、トランジスタ300のゲート電極及び第1の配線311に接続されている。トランジスタ302には、更なるゲート電極としてバックゲートBGが設けられている。
図9(B)は、図9(A)に示す反転素子の具体的な構成の一例として、上面図を示す。図9(C)は、図9(B)中のX−Yにおける断面図を示したものである。
図9(B)に示すように、トランジスタ300は、図1のトランジスタ100と同じものを用いることができる。そして、トランジスタ302は、図1のトランジスタ102と同じものを用いることができる。
図9(C)において、トランジスタ300は、基板316上に設けられている。トランジスタ300は絶縁層に覆われ、該絶縁層がCMPなどにより平坦化され、トランジスタ300のゲート電極が露出されている。そして、露出されたトランジスタ300のゲート電極上に、トランジスタ302のソース電極層及びドレイン電極層と同一の層の一部が設けられ、配線311を介してトランジスタ302のゲート電極と電気的に接続されている。なお、ここで、トランジスタ300はp型トランジスタであるが、これに限定されない。
図9(C)に示すように、トランジスタ300のゲート電極層と同一の層の一部(トランジスタ302のバックゲートとなる部分)は、トランジスタ302の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ302のバックゲートとなる部分とトランジスタ302の半導体層はトランジスタ300上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ300上の絶縁層が平坦化された際に、トランジスタ300が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である反転素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
(実施の形態4)
本実施の形態は、本発明の一態様であって、実施の形態1乃至実施の形態3とは異なる素子について説明する。具体的には、実施の形態2と同様に作製することのできる反転素子について図10を参照して説明する。
図10(A)に示す反転素子は、トランジスタ400及びトランジスタ402を有する。図10(A)において、トランジスタ402のソース電極及びドレイン電極の一方は接地電位Vssの第4の配線414に電気的に接続され、トランジスタ402のソース電極及びドレイン電極の他方はトランジスタ400のソース電極及びドレイン電極の一方と、第2の配線412に接続されている。トランジスタ400のソース電極及びドレイン電極の他方は、電源電位Vddの第3の配線413に電気的に接続されている。トランジスタ400のゲート電極は、トランジスタ400のソース電極及びドレイン電極の他方に接続されている。トランジスタ402のゲート電極は、第1の配線411に接続されている。トランジスタ400には、更なるゲート電極としてバックゲートBG1が設けられている。トランジスタ402には、更なるゲート電極としてバックゲートBG2が設けられている。
図10(B)は、図10(A)に示す反転素子の具体的な構成の一例として、上面図を示す。図10(C)は、図10(B)中のX−Yにおける断面図を示したものである。
図10(B)に示すように、トランジスタ402は、図9のトランジスタ302と同じものを用いることができる。
しかしながら、トランジスタ400は、トランジスタ300とは異なり、トランジスタ402と同様に形成されたものを用いる。すなわち、チャネル形成領域が酸化物半導体層であるトランジスタとすることが好ましい。そして、トランジスタ402のチャネル幅は、トランジスタ400のチャネル幅よりも遙かに大きいことが好ましく、より好ましくは、トランジスタ402のチャネル幅は、トランジスタ400のチャネル幅の3倍以上、更に好ましくは5倍以上とする。
図10(C)において、トランジスタ400は、基板416上に設けられている。トランジスタ400は絶縁層に覆われ、該絶縁層がCMPなどにより平坦化され、トランジスタ400のゲート電極が露出されている。そして、露出されたトランジスタ400のゲート電極上に、トランジスタ402のソース電極層及びドレイン電極層と同一の層の一部が設けられ、トランジスタ400のゲート電極と第3の配線413を電気的に接続している。
図10(C)に示すように、トランジスタ400のゲート電極層と同一の層の一部(トランジスタ402のバックゲートとなる部分)は、トランジスタ402の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ402のバックゲートとなる部分とトランジスタ402の半導体層はトランジスタ400上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ400上の絶縁層が平坦化された際に、トランジスタ400が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である反転素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
(実施の形態5)
本実施の形態は、本発明の一態様であって、実施の形態1乃至実施の形態4とは異なる素子について説明する。具体的には、実施の形態1と同様に作製することのできる、論理ゲートの一つであるNANDゲートについて図11を参照して説明する。
図11(A)に示す記憶素子は、トランジスタ500、トランジスタ502、トランジスタ504およびトランジスタ506を有する。図11(A)において、トランジスタ500のソース電極及びドレイン電極の一方は電源電位Vddの第5の配線515と、トランジスタ502のソース電極及びドレイン電極の一方に接続されている。トランジスタ500のソース電極及びドレイン電極の他方は、第3の配線513と、トランジスタ502のソース電極及びドレイン電極の他方と、トランジスタ504のソース電極及びドレイン電極の一方に接続されている。トランジスタ504のソース電極及びドレイン電極の他方は、トランジスタ506のソース電極及びドレイン電極の一方に接続されている。トランジスタ506のソース電極及びドレイン電極の他方は、接地電位Vssの第4の配線514に電気的に接続されている。トランジスタ502のゲート電極とトランジスタ504のゲート電極は、第1の配線511に接続されている。トランジスタ500のゲート電極とトランジスタ506のゲート電極は、第2の配線512に接続されている。トランジスタ504には、更なるゲート電極としてバックゲートBG1が設けられ、トランジスタ506には、更なるゲート電極としてバックゲートBG2が設けられている。
図11(B)は、図11(A)に示す記憶素子の具体的な構成の一例として、上面図を示す。図11(C)は、図11(B)中のX−Yにおける断面図を示したものである。
図11(B)に示すように、トランジスタ500及びトランジスタ502は、図1のトランジスタ100と同じものを用いることができる。そして、トランジスタ504及びトランジスタ506は、図1のトランジスタ102と同じものを用いることができる。
図11(C)において、トランジスタ502は、基板516上に設けられている。トランジスタ502は絶縁層に覆われ、該絶縁層がCMPなどにより平坦化され、トランジスタ502のゲート電極が露出されている。そして、露出されたトランジスタ502のゲート電極上に、トランジスタ504及びトランジスタ506のソース電極層及びドレイン電極層と同一の層の一部が設けられ、トランジスタ502のゲート電極と第1の配線511とを電気的に接続している。図示していないが、トランジスタ500も同様に第2の配線512と電気的に接続されている。なお、ここで、トランジスタ500及びトランジスタ502はp型トランジスタであるが、これに限定されない。
トランジスタ500及びトランジスタ502のゲート電極層と同一の層の一部(トランジスタ504及びトランジスタ506のバックゲートとなる部分)は、トランジスタ504及びトランジスタ506の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ504及びトランジスタ506のバックゲートとなる部分とトランジスタ504及びトランジスタ506の半導体層はトランジスタ500及びトランジスタ502上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ500及びトランジスタ502上の絶縁層が平坦化された際に、トランジスタ500及びトランジスタ502が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
(実施の形態6)
本実施の形態は、本発明の一態様であって、実施の形態1乃至実施の形態5とは異なる素子について説明する。具体的には、実施の形態2と同様に作製することのできる、論理ゲートの一つであるNANDゲートについて図12を参照して説明する。
図12(A)に示す記憶素子は、トランジスタ600、トランジスタ602及びトランジスタ604を有する。図12(A)において、トランジスタ600のソース電極及びドレイン電極の一方は電源電位Vddの第4の配線614に接続され、トランジスタ600のソース電極及びドレイン電極の他方はトランジスタ602のソース電極及びドレイン電極の一方と第3の配線613に接続され、トランジスタ602のソース電極及びドレイン電極の他方はトランジスタ604のソース電極及びドレイン電極の一方に接続され、トランジスタ604のソース電極及びドレイン電極の他方は接地電位Vssの第5の配線615に接続されている。そして、トランジスタ600のゲート電極は第4の配線614に接続されている。トランジスタ602のゲート電極は第1の配線611に接続されている。トランジスタ604のゲート電極は第2の配線612に接続されている。トランジスタ600には、更なるゲート電極としてバックゲートBG1が設けられている。トランジスタ602には、更なるゲート電極としてバックゲートBG2が設けられている。トランジスタ604には、更なるゲート電極としてバックゲートBG3が設けられている。
図12(B)は、図12(A)に示す記憶素子の具体的な構成の一例として、上面図を示す。図12(C)は、図12(B)中のX−Yにおける断面図を示したものである。
図12(B)に示すように、トランジスタ602及びトランジスタ604は、図11のトランジスタ504及びトランジスタ506と同じものを用いることができる。
しかしながら、トランジスタ600は、トランジスタ500とは異なり、トランジスタ602と同様に形成されたものを用いる。すなわち、チャネル形成領域が酸化物半導体層であるトランジスタとすることが好ましい。そして、トランジスタ602及びトランジスタ604のチャネル幅は、トランジスタ600のチャネル幅よりも遙かに大きいことが好ましく、より好ましくは、トランジスタ602及びトランジスタ604のチャネル幅は、トランジスタ600のチャネル幅の3倍以上、更に好ましくは5倍以上とする。
図12(C)において、トランジスタ600は、基板616上に設けられている。トランジスタ600は絶縁層に覆われ、該絶縁層がCMPなどにより平坦化され、トランジスタ600のゲート電極が露出されている。そして、露出されたトランジスタ600のゲート電極上に、トランジスタ602及びトランジスタ604のソース電極層及びドレイン電極層と同一の層の一部が設けられ、トランジスタ600のゲート電極と第4の配線614を電気的に接続している。
図12(C)に示すように、トランジスタ600のゲート電極層と同一の層の一部(トランジスタ602及びトランジスタ604のバックゲートとなる部分)は、トランジスタ602及びトランジスタ604の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ602及びトランジスタ604のバックゲートとなる部分とトランジスタ602及びトランジスタ604の半導体層はトランジスタ600上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ600上の絶縁層が平坦化された際に、トランジスタ600が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
(実施の形態7)
本実施の形態は、本発明の一態様であって、実施の形態1乃至実施の形態6とは異なる素子について説明する。具体的には、実施の形態1と同様に作製することのできる、論理ゲートの一つであるNORゲートについて図13を参照して説明する。
図13(A)に示す記憶素子は、トランジスタ700、トランジスタ702、トランジスタ704及びトランジスタ706を有する。図13(A)において、トランジスタ700のソース電極及びドレイン電極の一方は電源電位Vddの第5の配線715に接続されている。トランジスタ700のソース電極及びドレイン電極の他方はトランジスタ702のソース電極及びドレイン電極の一方に接続されている。トランジスタ702のソース電極及びドレイン電極の他方は、トランジスタ704のソース電極及びドレイン電極の一方と、トランジスタ706のソース電極及びドレイン電極の一方と、第3の配線713に接続されている。トランジスタ704のソース電極及びドレイン電極の他方とトランジスタ706のソース電極及びドレイン電極の他方は、接地電位Vssの第4の配線714に接続されている。そして、トランジスタ700のゲート電極とトランジスタ706のゲート電極は第1の配線711に接続されている。トランジスタ702のゲート電極とトランジスタ704のゲート電極は第2の配線712に接続されている。トランジスタ704には、更なるゲート電極としてバックゲートBG1が設けられ、トランジスタ706には、更なるゲート電極としてバックゲートBG2が設けられている。
図13(B)は、図13(A)に示す記憶素子の具体的な構成の一例として、上面図を示す。図13(C)は、図13(B)中のX−Yにおける断面図を示したものである。
図13(B)に示すように、トランジスタ700及びトランジスタ702は、図1のトランジスタ100と同じものを用いることができる。そして、トランジスタ704及びトランジスタ706は、図1のトランジスタ102と同じものを用いることができる。
図13(C)において、トランジスタ700(図示していない。以下、図13(C)において同様とする。)及びトランジスタ702は、基板716上に設けられている。トランジスタ700及びトランジスタ702は絶縁層に覆われ、該絶縁層がCMPなどにより平坦化され、トランジスタ700及びトランジスタ702のゲート電極が露出されている。そして、露出されたトランジスタ700及びトランジスタ702のゲート電極上に、トランジスタ704及びトランジスタ706のソース電極層及びドレイン電極層と同一の層の一部が設けられ、トランジスタ700及びトランジスタ702のゲート電極と、第1の配線711及び第2の配線712と、を電気的に接続している。なお、ここで、トランジスタ700及びトランジスタ702はp型トランジスタであるが、これに限定されない。
図13(C)に示すように、トランジスタ700(図示していない。以下、図13(C)において同様とする。)及びトランジスタ702のゲート電極層の一部(トランジスタ704及びトランジスタ706のバックゲートとなる部分)は、トランジスタ704及びトランジスタ706の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ704及びトランジスタ706のバックゲートとなる部分とトランジスタ704及びトランジスタ706の半導体層はトランジスタ700及びトランジスタ702上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ700及びトランジスタ702上の絶縁層が平坦化された際に、トランジスタ700及びトランジスタ702が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
(実施の形態8)
本実施の形態は、本発明の一態様であって、実施の形態1乃至実施の形態7とは異なる素子について説明する。具体的には、実施の形態2と同様に作製することのできる、論理ゲートの一つであるNORゲートについて図14を参照して説明する。
図14(A)に示す記憶素子は、トランジスタ800、トランジスタ802及びトランジスタ804を有する。図14(A)において、トランジスタ800のソース電極及びドレイン電極の一方とトランジスタ802のソース電極及びドレイン電極の一方は、接地電位Vssの第5の配線815に接続されている。トランジスタ800のソース電極及びドレイン電極の他方と、トランジスタ802のソース電極及びドレイン電極の他方と、トランジスタ804のソース電極及びドレイン電極の一方は、第3の配線813に接続されている。トランジスタ804のソース電極及びドレイン電極の他方は、電源電位Vddの第4の配線814に接続されている。そして、トランジスタ800のゲート電極は第1の配線811に接続されている。トランジスタ802のゲート電極は第2の配線812に接続されている。トランジスタ804のゲート電極はトランジスタ804のソース電極及びドレイン電極の他方に接続されている。トランジスタ800には、更なるゲート電極としてバックゲートBG1が設けられている。トランジスタ802には、更なるゲート電極としてバックゲートBG2が設けられている。トランジスタ804には、更なるゲート電極としてバックゲートBG3が設けられている。
図14(B)は、図14(A)に示す記憶素子の具体的な構成の一例として、上面図を示す。図14(C)は、図14(B)中のX−Yにおける断面図を示したものである。
図14(B)に示すように、トランジスタ800及びトランジスタ802は、図13のトランジスタ704及びトランジスタ706と同じものを用いることができる。
しかしながら、トランジスタ804は、トランジスタ700及びトランジスタ702とは異なり、トランジスタ802と同様に形成されたものを用いる。すなわち、チャネル形成領域が酸化物半導体層であるトランジスタとすることが好ましい。そして、トランジスタ800及びトランジスタ802のチャネル幅は、トランジスタ804のチャネル幅よりも遙かに大きいことが好ましく、より好ましくは、トランジスタ800及びトランジスタ802のチャネル幅は、トランジスタ804のチャネル幅の3倍以上、更に好ましくは5倍以上とする。
図14(C)において、トランジスタ804は、基板816上に設けられている。トランジスタ804は絶縁層に覆われ、該絶縁層がCMPなどにより平坦化され、トランジスタ804のゲート電極が露出されている。そして、露出されたトランジスタ804のゲート電極上に、トランジスタ800及びトランジスタ802のソース電極層及びドレイン電極層と同一の層の一部が設けられ、トランジスタ804のゲート電極と第4の配線814とを電気的に接続している。
図14(C)に示すように、トランジスタ804のゲート電極層と同一の層の一部(トランジスタ800およびトランジスタ802のバックゲートとなる部分)は、トランジスタ800及びトランジスタ802の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ800及びトランジスタ802のバックゲートとなる部分とトランジスタ800及びトランジスタ802の半導体層はトランジスタ804上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ804上の絶縁層が平坦化された際に、トランジスタ804が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
(実施の形態9)
次に、本発明の一態様である電子機器について説明する。本発明の一態様である電子機器には、実施の形態1乃至実施の形態8で説明した素子の少なくとも一つを搭載させる。本発明の一態様である電子機器として、例えば、コンピュータ、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯情報端末(携帯型ゲーム機、音響再生装置なども含む)、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)などが挙げられる。
図15(A)は、ノート型のパーソナルコンピュータであり、筐体901、筐体902、表示部903、キーボード904などによって構成されている。筐体901と筐体902内には、実施の形態1乃至実施の形態8で説明した素子が設けられている。図15(A)に示すノート型のパーソナルコンピュータに実施の形態1乃至実施の形態8で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
図15(B)は、携帯情報端末(PDA)であり、本体911には、表示部913と、外部インターフェイス915と、操作ボタン914などが設けられている。更には、携帯情報端末を操作するスタイラス912などを備えている。本体911内には、実施の形態1乃至実施の形態8で説明した素子が設けられている。図15(B)に示すPDAに上記の実施の形態1乃至実施の形態8で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
図15(C)は、電子ペーパーを実装した電子書籍920であり、筐体921と筐体923の2つの筐体で構成されている。筐体921及び筐体923には、それぞれ表示部925及び表示部927が設けられている。筐体921と筐体923は、軸部937により接続されており、該軸部937を軸として開閉動作を行うことができる。そして、筐体921は、電源931、操作キー933、スピーカー935などを備えている。筐体921、筐体923の少なくとも一には、実施の形態1乃至実施の形態8で説明した素子が設けられている。図15(C)に示す電子書籍に実施の形態1乃至実施の形態8で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
図15(D)は、携帯電話機であり、筐体940と筐体941の2つの筐体で構成されている。さらに、筐体940と筐体941は、スライドし、図15(D)のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。そして、筐体941は、表示パネル942、スピーカー943、マイクロフォン944、操作キー945、ポインティングデバイス946、カメラ用レンズ947、外部接続端子948などを備えている。そして、筐体940は、携帯電話機の充電を行う太陽電池セル949、外部メモリスロット950などを備えている。なお、アンテナは、筐体941に内蔵されている。筐体940と筐体941の少なくとも一には、実施の形態1乃至実施の形態8で説明した素子が設けられている。図15(D)に示す携帯電話機に実施の形態1乃至実施の形態8で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
図15(E)は、デジタルカメラであり、本体961、表示部967、接眼部963、操作スイッチ964、表示部965、バッテリー966などによって構成されている。本体961内には、実施の形態1乃至実施の形態8で説明した素子が設けられている。図15(E)に示すデジタルカメラに実施の形態1乃至実施の形態8で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
図15(F)は、テレビジョン装置970であり、筐体971、表示部973、スタンド975などで構成されている。テレビジョン装置970の操作は、筐体971が備えるスイッチや、リモコン操作機980により行うことができる。筐体971及びリモコン操作機980には、実施の形態1乃至実施の形態8で説明した素子が搭載されている。図15(F)に示すテレビジョン装置に実施の形態1乃至実施の形態8で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
100 トランジスタ
102 トランジスタ
104 容量素子
111 第1の配線
112 第2の配線
113 第3の配線
114 第4の配線
115 第5の配線
116 基板
120 記憶素子
121 駆動回路
122 駆動回路
123 駆動回路
124 駆動回路
150 ベース基板
152 窒素含有層
160 ボンド基板
162 酸化膜
164 脆化領域
166 単結晶半導体層
168 半導体層
170 半導体層
172 絶縁層
174 ゲート電極
176 不純物領域
178 チャネル形成領域
180 層間絶縁層
182 導電層
184 半導体層
186 絶縁層
188 導電層
200 トランジスタ
202 トランジスタ
204 容量素子
211 第1の配線
212 第2の配線
213 第3の配線
214 第4の配線
215 第5の配線
216 基板
300 トランジスタ
302 トランジスタ
311 第1の配線
312 第2の配線
313 第3の配線
314 第4の配線
316 基板
400 トランジスタ
402 トランジスタ
411 第1の配線
412 第2の配線
413 第3の配線
414 第4の配線
416 基板
500 トランジスタ
502 トランジスタ
504 トランジスタ
506 トランジスタ
511 第1の配線
512 第2の配線
513 第3の配線
514 第4の配線
515 第5の配線
516 基板
600 トランジスタ
602 トランジスタ
604 トランジスタ
611 第1の配線
612 第2の配線
613 第3の配線
614 第4の配線
615 第5の配線
616 基板
700 トランジスタ
702 トランジスタ
704 トランジスタ
706 トランジスタ
711 第1の配線
712 第2の配線
713 第3の配線
714 第4の配線
715 第5の配線
716 基板
800 トランジスタ
802 トランジスタ
804 トランジスタ
811 第1の配線
812 第2の配線
813 第3の配線
814 第4の配線
815 第5の配線
816 基板
901 筐体
902 筐体
903 表示部
904 キーボード
911 本体
912 スタイラス
913 表示部
914 操作ボタン
915 外部インターフェイス
920 電子書籍
921 筐体
923 筐体
925 表示部
927 表示部
931 電源
933 操作キー
935 スピーカー
937 軸部
940 筐体
941 筐体
942 表示パネル
943 スピーカー
944 マイクロフォン
945 操作キー
946 ポインティングデバイス
947 カメラ用レンズ
948 外部接続端子
949 太陽電池セル
950 外部メモリスロット
961 本体
963 接眼部
964 操作スイッチ
965 表示部
966 バッテリー
967 表示部
970 テレビジョン装置
971 筐体
973 表示部
975 スタンド
980 リモコン操作機

Claims (9)

  1. 第1のトランジスタと、第2のトランジスタと、を有する半導体装置であって、
    前記第1のトランジスタは、第1の半導体層と、第1のゲート電極と、を有し、
    前記半導体装置は、前記第1のトランジスタの少なくとも一部を覆う絶縁膜を有し、
    前記第2のトランジスタは、バックゲート電極と、前記バックゲート電極上の第2の半導体層と、前記第2の半導体層上の第2のゲート電極と、を有し、
    前記絶縁膜は、前記バックゲート電極と前記第2の半導体層の間に挟まれ、
    前記第2の半導体層は、酸化物半導体層を有し、
    前記バックゲート電極は前記第1のゲート電極と同じ膜から形成されていることを特徴とする半導体装置。
  2. 第1のトランジスタと、第2のトランジスタと、を有する半導体装置であって、
    前記第1のトランジスタは、第1の半導体層と、第1のゲート電極と、を有し、
    前記半導体装置は、前記第1のトランジスタの少なくとも一部を覆う絶縁膜を有し、
    前記第2のトランジスタは、バックゲート電極と、前記バックゲート電極上の第2の半導体層と、前記第2の半導体層上の第2のゲート電極と、ソース電極と、ドレイン電極と、を有し、
    前記絶縁膜は、前記バックゲート電極と前記第2の半導体層の間に挟まれ、
    前記第2の半導体層は、酸化物半導体層を有し、
    前記バックゲート電極は前記第1のゲート電極と同じ膜から形成され、
    前記第1のゲート電極は前記ソース電極またはドレイン電極の一方と接続していることを特徴とする半導体装置。
  3. 第1のトランジスタと、第2のトランジスタと、容量素子と、を有する半導体装置であって、
    前記第1のトランジスタは、第1の半導体層と、第1のゲート電極と、を有し、
    前記半導体装置は、前記第1のトランジスタの少なくとも一部を覆う絶縁膜を有し、
    前記第2のトランジスタは、バックゲート電極と、前記バックゲート電極上の第2の半導体層と、前記第2の半導体層上の第2のゲート電極と、を有し、
    前記容量素子は、第1の電極と、前記第1の電極上の第2の電極と、を有し
    前記絶縁膜は、前記バックゲート電極と前記第2の半導体層の間に挟まれ、
    前記第2の半導体層は、酸化物半導体層を有し、
    前記バックゲート電極と、前記第1のゲート電極と、前記第2の電極と、は同じ膜から形成されていることを特徴とする半導体装置。
  4. 請求項1乃至請求項3のいずれか一項において、
    前記第1のトランジスタは、SOI基板が用いられていることを特徴とする半導体装置。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記絶縁膜は、水平な表面を有することを特徴とする半導体装置。
  6. 請求項1乃至請求項5のいずれか一項において、
    前記第1のゲート電極の上面は、前記絶縁膜から露出していることを特徴とする半導体装置。
  7. 請求項1乃至請求項6のいずれか一項において、
    前記バックゲート電極と前記第2の半導体層のチャネル形成領域との距離は、前記第1の半導体層の厚さに等しいことを特徴とする半導体装置。
  8. 請求項1乃至請求項7のいずれか一項において、
    前記半導体装置はメモリ素子であることを特徴とする半導体装置。
  9. 請求項1乃至請求項8のいずれか一項において、
    前記半導体装置は反転素子であることを特徴とする半導体装置。
JP2011031688A 2010-02-19 2011-02-17 半導体装置 Active JP5089784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011031688A JP5089784B2 (ja) 2010-02-19 2011-02-17 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010035435 2010-02-19
JP2010035435 2010-02-19
JP2011031688A JP5089784B2 (ja) 2010-02-19 2011-02-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012199196A Division JP5663540B2 (ja) 2010-02-19 2012-09-11 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2011192979A JP2011192979A (ja) 2011-09-29
JP2011192979A5 JP2011192979A5 (ja) 2012-09-13
JP5089784B2 true JP5089784B2 (ja) 2012-12-05

Family

ID=44475755

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2011031688A Active JP5089784B2 (ja) 2010-02-19 2011-02-17 半導体装置
JP2012199196A Active JP5663540B2 (ja) 2010-02-19 2012-09-11 半導体装置の作製方法
JP2014245657A Withdrawn JP2015084433A (ja) 2010-02-19 2014-12-04 半導体装置
JP2015098315A Active JP6014712B2 (ja) 2010-02-19 2015-05-13 半導体装置
JP2016186493A Active JP6456892B2 (ja) 2010-02-19 2016-09-26 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2012199196A Active JP5663540B2 (ja) 2010-02-19 2012-09-11 半導体装置の作製方法
JP2014245657A Withdrawn JP2015084433A (ja) 2010-02-19 2014-12-04 半導体装置
JP2015098315A Active JP6014712B2 (ja) 2010-02-19 2015-05-13 半導体装置
JP2016186493A Active JP6456892B2 (ja) 2010-02-19 2016-09-26 半導体装置

Country Status (6)

Country Link
US (5) US8541846B2 (ja)
JP (5) JP5089784B2 (ja)
KR (4) KR101939713B1 (ja)
CN (2) CN104617105B (ja)
TW (3) TWI587480B (ja)
WO (1) WO2011102205A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101939713B1 (ko) * 2010-02-19 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5923248B2 (ja) 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2012026503A1 (en) 2010-08-27 2012-03-01 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6116149B2 (ja) * 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
JP6174334B2 (ja) * 2012-02-29 2017-08-02 株式会社半導体エネルギー研究所 半導体装置
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6005391B2 (ja) * 2012-05-01 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
DE102013207324A1 (de) * 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
KR102526635B1 (ko) * 2012-11-30 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102442752B1 (ko) 2013-05-20 2022-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
KR102103960B1 (ko) * 2013-08-16 2020-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
JP6406926B2 (ja) * 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
WO2015053010A1 (ja) * 2013-10-11 2015-04-16 シャープ株式会社 半導体装置
KR20150044324A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR102244460B1 (ko) * 2013-10-22 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102367921B1 (ko) * 2014-03-14 2022-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 시스템
US9312280B2 (en) * 2014-07-25 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102329498B1 (ko) * 2014-09-04 2021-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2016055894A1 (en) * 2014-10-06 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US20160191957A1 (en) * 2014-12-31 2016-06-30 Opentv, Inc. Lull management for content delivery
US10522693B2 (en) * 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
TWI686870B (zh) * 2015-03-03 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置
US10298713B2 (en) * 2015-03-30 2019-05-21 Huawei Technologies Co., Ltd. Distributed content discovery for in-network caching
US10032921B2 (en) * 2015-07-31 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10553690B2 (en) 2015-08-04 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9847406B2 (en) 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device
JP6811084B2 (ja) 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
SG11201810831XA (en) 2016-06-03 2019-01-30 Guangdong Oppo Mobile Telecommunications Corp Ltd Method and device for transmitting data
KR102330605B1 (ko) * 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10586495B2 (en) 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102583770B1 (ko) 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
US10223194B2 (en) 2016-11-04 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Storage device, semiconductor device, electronic device, and server system
CN110476255B (zh) 2017-03-29 2023-09-19 夏普株式会社 半导体装置以及半导体装置的制造方法
KR102602338B1 (ko) 2017-11-30 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치
CN112041825A (zh) 2018-05-02 2020-12-04 株式会社半导体能源研究所 半导体装置
WO2021059074A1 (ja) * 2019-09-27 2021-04-01 株式会社半導体エネルギー研究所 記憶装置
JP2022078757A (ja) * 2020-11-13 2022-05-25 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法
WO2023187544A1 (ja) * 2022-03-31 2023-10-05 株式会社半導体エネルギー研究所 半導体装置、記憶装置、及び電子機器

Family Cites Families (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH023149A (ja) * 1988-06-10 1990-01-08 Mitsubishi Electric Corp 半導体記憶装置
JP2637186B2 (ja) * 1988-10-03 1997-08-06 株式会社東芝 半導体装置
US5079606A (en) 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
JPH04273446A (ja) * 1991-02-28 1992-09-29 Sony Corp 半導体装置及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06104405A (ja) * 1992-09-22 1994-04-15 Toshiba Corp スタティック型メモリ
JPH0799251A (ja) 1992-12-10 1995-04-11 Sony Corp 半導体メモリセル
JPH07335907A (ja) * 1994-06-14 1995-12-22 Sony Corp Soi基板に形成したcmosトランジスタおよびそのsoi基板の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1084047A (ja) * 1996-09-06 1998-03-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6028324A (en) * 1997-03-07 2000-02-22 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
JP3644185B2 (ja) * 1997-03-27 2005-04-27 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
US5963412A (en) * 1997-11-13 1999-10-05 Advanced Micro Devices, Inc. Process induced charging damage control device
US6034433A (en) * 1997-12-23 2000-03-07 Intel Corporation Interconnect structure for protecting a transistor gate from charge damage
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6154081A (en) * 1999-06-15 2000-11-28 Delphi Technologies, Inc. Load circuit having extended reverse voltage protection
US6337502B1 (en) * 1999-06-18 2002-01-08 Saifun Semicinductors Ltd. Method and circuit for minimizing the charging effect during manufacture of semiconductor devices
JP2001053167A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3749101B2 (ja) * 2000-09-14 2006-02-22 株式会社ルネサステクノロジ 半導体装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US20020084482A1 (en) * 2000-12-31 2002-07-04 Cetin Kaya Scalable dielectric
JP3884266B2 (ja) 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4731718B2 (ja) 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7317205B2 (en) 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP3638926B2 (ja) 2001-09-10 2005-04-13 株式会社半導体エネルギー研究所 発光装置及び半導体装置の作製方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002319682A (ja) * 2002-01-04 2002-10-31 Japan Science & Technology Corp トランジスタ及び半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7200050B2 (en) * 2003-05-26 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Memory unit and semiconductor device
JP4408057B2 (ja) 2003-05-26 2010-02-03 株式会社半導体エネルギー研究所 記憶装置及び半導体装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4009759B2 (ja) * 2004-02-17 2007-11-21 カシオ計算機株式会社 画像処理装置及びその製造方法
TWI255032B (en) 2004-01-29 2006-05-11 Casio Computer Co Ltd Transistor array and manufacturing method thereof image processing device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US20050275018A1 (en) 2004-06-10 2005-12-15 Suresh Venkatesan Semiconductor device with multiple semiconductor layers
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4800700B2 (ja) * 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007234861A (ja) * 2006-03-01 2007-09-13 Renesas Technology Corp 半導体装置の製造方法
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
EP1933365A1 (en) 2006-12-14 2008-06-18 Tofwerk AG Apparatus for mass analysis of ions
KR101363555B1 (ko) 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101385464B1 (ko) * 2007-05-14 2014-04-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이와 그 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009117717A (ja) * 2007-11-08 2009-05-28 Sharp Corp 半導体装置及びその製造方法
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101506671B1 (ko) * 2008-02-20 2015-03-27 삼성디스플레이 주식회사 유기 발광 장치 및 그 제조 방법
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010003910A (ja) 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20100054448A (ko) 2008-11-14 2010-05-25 삼성전자주식회사 반도체 소자 및 그 형성 방법
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US20100213458A1 (en) 2009-02-23 2010-08-26 Micron Technology, Inc. Rigid semiconductor memory having amorphous metal oxide semiconductor channels
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
CN107180608B (zh) 2009-10-09 2020-10-02 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101591613B1 (ko) 2009-10-21 2016-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101645680B1 (ko) 2009-11-06 2016-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101952065B1 (ko) 2009-11-06 2019-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
KR101738996B1 (ko) 2009-11-13 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 메모리 소자를 포함하는 장치
KR101777643B1 (ko) 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN102656625B (zh) 2009-12-18 2016-08-03 株式会社半导体能源研究所 用于驱动液晶显示设备的方法
KR101813460B1 (ko) 2009-12-18 2017-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102198144B1 (ko) 2009-12-28 2021-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101939713B1 (ko) * 2010-02-19 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
JP2017011297A (ja) 2017-01-12
JP2015084433A (ja) 2015-04-30
KR20180008920A (ko) 2018-01-24
KR20150018589A (ko) 2015-02-23
CN104617105B (zh) 2018-01-26
TWI556406B (zh) 2016-11-01
KR20190006090A (ko) 2019-01-16
TW201203514A (en) 2012-01-16
KR101939713B1 (ko) 2019-01-17
KR101686089B1 (ko) 2016-12-28
JP2013048246A (ja) 2013-03-07
JP6456892B2 (ja) 2019-01-23
WO2011102205A1 (en) 2011-08-25
US20110204365A1 (en) 2011-08-25
US8541846B2 (en) 2013-09-24
US10020309B2 (en) 2018-07-10
JP5663540B2 (ja) 2015-02-04
TW201630156A (zh) 2016-08-16
KR20120135407A (ko) 2012-12-13
US20160190149A1 (en) 2016-06-30
CN102763214B (zh) 2015-02-18
KR101820776B1 (ko) 2018-01-22
US10424582B2 (en) 2019-09-24
JP2011192979A (ja) 2011-09-29
CN104617105A (zh) 2015-05-13
US9799666B2 (en) 2017-10-24
TWI541979B (zh) 2016-07-11
KR102049472B1 (ko) 2019-11-27
US9287258B2 (en) 2016-03-15
TWI587480B (zh) 2017-06-11
US20190013318A1 (en) 2019-01-10
US20140014955A1 (en) 2014-01-16
CN102763214A (zh) 2012-10-31
US20170110459A1 (en) 2017-04-20
TW201515192A (zh) 2015-04-16
JP2015164220A (ja) 2015-09-10
JP6014712B2 (ja) 2016-10-25

Similar Documents

Publication Publication Date Title
JP6456892B2 (ja) 半導体装置
JP5090514B2 (ja) 半導体装置
JP2023171873A (ja) 半導体装置、メモリセル、メモリセルアレイ、不揮発性メモリ
KR101903785B1 (ko) 반도체 장치의 구동 방법
KR101763969B1 (ko) 반도체 장치
JP5731283B2 (ja) 半導体装置
JP5767880B2 (ja) 半導体装置
KR101923362B1 (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120726

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120726

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120829

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5089784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250