JP5089784B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5089784B2
JP5089784B2 JP2011031688A JP2011031688A JP5089784B2 JP 5089784 B2 JP5089784 B2 JP 5089784B2 JP 2011031688 A JP2011031688 A JP 2011031688A JP 2011031688 A JP2011031688 A JP 2011031688A JP 5089784 B2 JP5089784 B2 JP 5089784B2
Authority
JP
Japan
Prior art keywords
transistor
gate electrode
layer
wiring
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011031688A
Other languages
English (en)
Other versions
JP2011192979A (ja
JP2011192979A5 (ja
Inventor
利彦 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011031688A priority Critical patent/JP5089784B2/ja
Publication of JP2011192979A publication Critical patent/JP2011192979A/ja
Publication of JP2011192979A5 publication Critical patent/JP2011192979A5/ja
Application granted granted Critical
Publication of JP5089784B2 publication Critical patent/JP5089784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6892—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode having at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Landscapes

  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明の一態様は、半導体装置に関する。特に、記憶素子及び反転素子を有する半導体装置に関する。
近年、半導体特性を示す金属酸化物（以下、酸化物半導体と呼ぶ。）が注目されている。半導体特性を示す金属酸化物は、トランジスタに適用することができる（特許文献１及び特許文献２）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
本発明の一態様は、複数のトランジスタが高集積化された素子の少なくとも一のトランジスタの閾値電圧を制御することを課題とする。更には、本発明の一態様は、作製工程を複雑化することなくトランジスタの閾値電圧を制御することができる構成を提供することを課題とする。
本発明の一態様は、複数のトランジスタが上下に積層されて設けられた素子であって、少なくとも上部のトランジスタは、半導体特性を示す金属酸化物により設けられており、下部のトランジスタが有するゲート電極層と同一の層の一部を上部のトランジスタのチャネル形成領域と重畳するように配して、該ゲート電極層を上部のトランジスタのバックゲートとして機能させる。
ここで、下部のトランジスタは、絶縁層で覆われた状態で平坦化処理が施され、下部のトランジスタのゲート電極は露出され、上部のトランジスタのソース電極またはドレイン電極となる層に接続されている。
なお、バックゲートとして機能させる部分は半導体層の上に重畳させずに設けるため、その上に絶縁層が残存し、下部のトランジスタが有するゲート電極層と同一の層の一部と上部のトランジスタの半導体層は絶縁層を介して重畳する。
複数のトランジスタが高集積化された素子の少なくとも一のトランジスタの閾値電圧を制御することができる。更には、このようなトランジスタの閾値電圧の制御を、作製工程を複雑化することなく実現することができる。
実施の形態１の記憶素子を説明する図。 実施の形態１の記憶素子を適用した記憶装置を説明する図。 図２の記憶装置の動作を説明するタイミングチャート。 実施の形態１の記憶装置の読み出し回路を説明する図。 実施の形態１の記憶素子の作製方法を説明する図。 実施の形態１の記憶素子の作製方法を説明する図。 実施の形態１の記憶素子の作製方法を説明する図。 実施の形態２の記憶素子を説明する図。 実施の形態３の反転素子を説明する図。 実施の形態４の反転素子を説明する図。 実施の形態５の記憶素子を説明する図。 実施の形態６の記憶素子を説明する図。 実施の形態７の記憶素子を説明する図。 実施の形態８の記憶素子を説明する図。 実施の形態９の電子機器を説明する図。
本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態は、本発明の一態様である半導体装置について説明する。本実施の形態では、半導体装置として、具体的には記憶装置を挙げる。
図１（Ａ）は、本実施の形態の記憶装置に含まれる記憶素子の回路図の一例を示す。
図１（Ａ）に示す記憶素子は、トランジスタ１００、トランジスタ１０２及び容量素子１０４を有する。図１（Ａ）において、トランジスタ１００のソース電極及びドレイン電極の一方は第１の配線１１１に電気的に接続され、トランジスタ１００のソース電極及びドレイン電極の他方は第２の配線１１２に電気的に接続されている。トランジスタ１０２のソース電極及びドレイン電極の一方は、第３の配線１１３に電気的に接続され、トランジスタ１０２のゲート電極は、第４の配線１１４に電気的に接続されている。そして、トランジスタ１００のゲート電極と、トランジスタ１０２のソース電極及びドレイン電極の他方は、容量素子１０４の電極の一方に電気的に接続されている。容量素子１０４の電極の他方は第５の配線１１５に電気的に接続されている。トランジスタ１０２には、更なるゲート電極としてバックゲートＢＧが設けられている。
ここで、トランジスタ１０２としては、チャネル形成領域に酸化物半導体を用いたトランジスタが適用される。酸化物半導体を用いたトランジスタは、高純度化し、水素及び水を除去することなどで、オフ電流を極めて小さくすることができる。このため、トランジスタ１０２をオフすることで、トランジスタ１００のゲート電極に与えられた電荷を極めて長時間にわたって保持することが可能である。そして、容量素子１０４を有することにより、トランジスタ１００のゲート電極に与えられた電荷の保持が容易になり、保持されたデータの読み出しも容易になる。
図１（Ａ）に示す記憶素子におけるデータの書き込み、データの保持、及びデータの読み出し動作について以下に説明する。
まず、第４の配線１１４によりトランジスタ１０２をオンさせることで、第３の配線１１３から供給された電荷が、トランジスタ１００のゲート電極及び容量素子１０４の一方の電極に与えられる。すなわち、トランジスタ１０２のソース電極及びドレイン電極の他方と、容量素子１０４の電極の一方と、トランジスタ１００のゲート電極と、を電気的に接続したＦＧ部分（図１（Ａ）のＦＧ部分）に電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷のいずれかが与えられるものとする。ここで、電位レベルが低い方の電荷を「低レベル電荷」若しくは「Ｌｏｗレベル電荷」とし、電位レベルが高い方の電荷を「高レベル電荷」若しくは「Ｈｉｇｈレベル電荷」とする。
その後、第４の配線１１４によりトランジスタ１０２をオフさせることで、図１（Ａ）のＦＧ部分の電荷が保持される（保持）。トランジスタ１０２のオフ電流は極めて小さくすることができるため、ＦＧ部分の電荷は長時間にわたって保持される。
次に、データの読み出しについて説明する。第１の配線１１１に所定の電位（定電位）を与えた状態で第５の配線１１５に適切な電位（読み出し電位）を与えると、ＦＧ部分に保持された電荷量（トランジスタ１００のゲート電極の電位）に応じて、第２の配線１１２の電位は異なるものとなる。一般に、トランジスタ１００をｎ型とすると、トランジスタ１００のゲート電極に高レベル電荷が与えられている場合の「みかけのしきい値電圧」Ｖｔｈ＿Ｈは、トランジスタ１００のゲート電極に低レベル電荷が与えられている場合の「みかけのしきい値電圧」Ｖｔｈ＿Ｌより低くなるためである。ここで、トランジスタ１００の「みかけのしきい値電圧」とは、第１の配線１１１を定電位としたときにトランジスタ１００をオンさせるために必要な第５の配線１１５の電位をいう。従って、第５の配線１１５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、トランジスタ１００のゲート電極に与えられた電荷が、高レベル電荷であるかまたは低レベル電荷であるかを判別することができる。例えば、高レベル電荷が保持されている場合には、第５の配線１１５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１００はオンする。低レベル電荷が保持されている場合には、第５の配線１１５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１００はオフしたままである。このため、第２の配線１１２の電位を参照することで、保持されているデータを判別し、読み出すことができる。
なお、記憶素子をアレイ状に配置して用いる場合には、所望の記憶素子のデータのみを読み出す。このように所望の記憶素子のデータのみを読み出し、それ以外の記憶素子のデータを読み出さないようにするには、各記憶素子間でトランジスタ１００がそれぞれ並列に接続されている場合には、ゲート電極の状態にかかわらずトランジスタ１００がオフする電位（Ｖｔｈ＿Ｈより小さい電位）を読み出し対象ではない記憶素子の第５の配線１１５に与えればよい。また、各記憶素子間でトランジスタ１００がそれぞれ直列に接続されている場合には、ゲート電極の状態にかかわらずトランジスタ１００がオンする電位（Ｖｔｈ＿Ｌより大きい電位）を読み出し対象ではない記憶素子の第５の配線１１５に与えればよい。
次に、データの書き換えについて説明する。データの書き換えは、上述したデータの書き込み及び保持と同様に行われる。つまり、第４の配線１１４の電位により、トランジスタ１０２をオンさせる。これにより、第３の配線１１３の電位（新たなデータの電位）が、ＦＧ部分に与えられる。その後、第４の配線１１４の電位により、トランジスタ１０２をオフさせることで、ＦＧ部分には、新たなデータの電位レベルを与える電荷が与えられた状態となる。
このように、図１（Ａ）に示す記憶素子は、データの再度の書き込みによって、直接的にデータを書き換えることが可能である。このためフラッシュメモリなどにおいてフローティングゲートからの電荷の引き抜きに際して必要であった高電圧が不要であり、フローティングゲートへの電荷の注入及びフローティングゲートからの電荷の除去による動作速度の低下を抑制することができる。
なお、トランジスタ１０２のソース電極及びドレイン電極の他方とトランジスタ１００のゲート電極が電気的に接続されることにより、図１（Ａ）中のＦＧ部分は、フラッシュメモリのフローティングゲートと同様に機能する。トランジスタ１０２がオフされている場合には、ＦＧ部分は絶縁体中に埋設されたものとして扱うことができ、ＦＧ部分に電荷を保持することができる。図１（Ａ）に示す記憶素子に設けられるトランジスタ１０２のチャネル形成領域は酸化物半導体により設けられており、トランジスタ１０２のオフ電流は、シリコンなどにより設けられる従来のトランジスタの１０万分の１以下とすることができる。そのため、ＦＧ部分からのトランジスタ１０２を介した電荷のリークはほとんど起こらないものとして扱うことが可能である。つまり、図１（Ａ）に示す記憶素子を用いることで、電力が供給されなくてもデータの保持が可能な不揮発性の記憶装置を実現することができる。
例えば、トランジスタ１０２の室温でのオフ電流が１０ｚＡ以下であり、容量素子１０４の容量値が１０ｆＦ程度である場合には、少なくとも１０４秒以上のデータ保持が可能である。なお、この保持時間は、トランジスタ１０２の特性や容量素子１０４の容量値によって変動する。
更には、上述したように、図１（Ａ）に示す記憶素子は、フラッシュメモリとは異なり、チャネル形成領域とＦＧ部分の間の絶縁層にトンネル電流が流れず、該絶縁層は劣化しない。そのため、書き込み回数が制限されない。更には、従来のフローティングゲート型トランジスタにおいて書き込みや消去の際に必要であった高電圧も不要である。
トランジスタ１０２のゲートリークが十分に小さい場合には、トランジスタ１０２がオフしているときのソース電極とドレイン電極の間の抵抗値（実効抵抗とも呼ぶ）をＲＯＳ、容量素子１０４を構成する絶縁層による抵抗値をＲ１、トランジスタ１００のゲート絶縁層による抵抗値をＲ２とすると、Ｒ１がＲＯＳより大きく、Ｒ２がＲＯＳより大きい場合には、電荷の保持期間（データの保持期間ともいえる）は、主としてトランジスタ１０２のオフ電流によって決定される。
逆に、当該条件を満たさない場合には、トランジスタ１０２のオフ電流が十分に小さくとも、保持期間を十分に確保することが難しい。トランジスタ１０２のオフ電流以外のリーク電流（例えば、ソースとゲートの間において生じるリーク電流など）が大きいためである。従って、図１に示す記憶素子においては、Ｒ１がＲＯＳより大きく、Ｒ２がＲＯＳより大きいことが好ましい。
一方で、容量素子１０４の容量値Ｃ１は、トランジスタ１００の容量値Ｃ２以上であることが好ましい。Ｃ１を大きくすると、第５の配線１１５によってＦＧ部分の電位を制御する際（例えば、読み出しの際）に、第５の配線１１５の電位の変動を低く抑えることができるからである。
なお、上述した抵抗値Ｒ１及びＲ２、並びに容量値Ｃ１及びＣ２は、トランジスタ１００及びトランジスタ１０２に設けられるゲート絶縁層や容量素子１０４の絶縁層の材料及び厚さなどにより決定される。
図１に示す記憶素子において、ＦＧ部分は、フラッシュメモリのフローティングゲートと同様に機能する。ただし、ＦＧ部分は、フラッシュメモリのフローティングゲートとは本質的に異なる特徴を有する。フラッシュメモリでは、各記憶素子間にある程度の間隔を設けることを要する。フラッシュメモリでは、コントロールゲートに印加される電圧が高いため、その電位の影響が隣接するセルのフローティングゲートに及ぶことを防ぐためである。このように記憶素子間に間隔を設けることは、記憶装置の高集積化を阻害する。
更には、フラッシュメモリでは、トンネル電流によって絶縁層が劣化し、書き換え回数が制限される。
図１（Ａ）に示す記憶素子は、トランジスタのスイッチングによって動作し、フラッシュメモリのようにトンネル電流による電荷の注入が行われない。すなわち、フラッシュメモリのような、電荷を注入するための高電界が不要である。これにより、隣接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がないため、従来よりも高集積化することができる。更には、高電界が不要であるため、少なくとも当該記憶素子には昇圧回路が不要である。そのため、大型の周辺回路を設けなくてもよく、狭額縁化が可能になる。
そして、フラッシュメモリでは、書き込み時にゲート絶縁膜（トンネル絶縁膜）中を電荷が移動するために、該ゲート絶縁膜の劣化が不可避であった。しかし、図１（Ａ）に示す記憶素子においては、書き込み用トランジスタのスイッチング動作によりデータの書き込みがなされるため、ゲート絶縁膜の劣化の原因が存在しない。これは、書き込み回数の制限が原理的に存在せず、書き換え耐性が極めて高いことを意味する。つまり、図１（Ａ）に示す記憶素子は、フラッシュメモリと比較して高い耐久性と信頼性を有する。例えば、図１（Ａ）に示す記憶素子は、１×１０９回（１０億回）以上、より好ましくは１×１０１１回（１０００億回）以上の書き込みも可能である。
なお、容量素子１０４の絶縁層の比誘電率εｒ１が、トランジスタ１００のゲート絶縁層の比誘電率εｒ２より大きい場合には、容量素子１０４の面積Ｓ１は、トランジスタ１００により構成される容量の面積Ｓ２の２倍以下であることが好ましく（より好ましくは、面積Ｓ１は面積Ｓ２以下であり）、且つ容量値Ｃ２は容量値Ｃ１よりも小さいことが好ましい。更なる高集積化が可能となるためである。このとき、例えば、容量素子１０４の絶縁層は酸化ハフニウムなどのｈｉｇｈ−ｋ材料層と酸化物半導体層との積層構造としてεｒ１を１０以上（好ましくは１５以上）とし、トランジスタ１００により構成される容量の絶縁層では酸化シリコン層としてεｒ２＝３〜４とすればよい。
なお、ここでは、電子を多数キャリアとするｎ型トランジスタを用いる場合について説明しているが、正孔を多数キャリアとするｐ型トランジスタを用いてもよい。
図１（Ｂ）は、図１（Ａ）に示す記憶素子の具体的な構成の一例として、上面図を示す。図１（Ｃ）は、図１（Ｂ）中のＸ−Ｙにおける断面図を示したものである。
図１（Ｃ）において、トランジスタ１００と容量素子１０４は、基板１１６上に設けられている。トランジスタ１００と容量素子１０４は絶縁層に覆われ、該絶縁層がＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などにより平坦化され、トランジスタ１００のゲート電極及び容量素子１０４の電極の一方が露出されている。そして、露出されたトランジスタ１００のゲート電極及び容量素子１０４の電極の一方の上に、トランジスタ１０２のソース電極及びドレイン電極の他方が設けられている。なお、ここで、トランジスタ１００はｐ型トランジスタであるが、これに限定されない。
図１（Ｃ）に示すように、トランジスタ１００のゲート電極層と同一の層の一部（トランジスタ１０２のバックゲートとなる部分）は、トランジスタ１０２の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ１０２のバックゲートとなる部分とトランジスタ１０２の半導体層はトランジスタ１００上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ１００上の絶縁層が平坦化された際に、トランジスタ１００が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。なお、本明細書等において、「Ａと同一の層」とは、Ａと同一工程において成膜された同一材料からなる層を指すものとする。
なお、トランジスタ１０２のチャネル幅１μｍあたりのオフ電流は、使用時の温度（例えば、２５℃）で１００ｚＡ以下、好ましくは１０ｚＡ以下、より好ましくは、１ｚＡ以下、さらに好ましくは１００ｙＡ以下となる。このような低いオフ電流は、トランジスタ１０２に酸化物半導体を用いて実現することができる。なお、オフ電流はこれら測定限界よりも小さくてもよい。
更には、トランジスタ１０２のチャネル形成領域に酸化物半導体を適用することで、サブスレッショルドスイング値（Ｓ値）が小さくなるため、スイッチング速度を十分に大きくすることができる。よって、トランジスタ１０２のチャネル形成領域に酸化物半導体を適用することで、ＦＧ部分に与えられる書き込みパルスの立ち上がりを極めて急峻にすることができる。
なお、上述したように、トランジスタ１０２のオフ電流は小さいため、ＦＧ部分に保持させる電荷量を少なくすることができる。更には、データの書き込み動作及びデータの消去動作の高速化が可能であり、データの書き換えを高速に行うことができる。
トランジスタ１００としては、読み出しの速度を高くするために、高速で動作するトランジスタを用いることが好ましい。例えば、トランジスタ１００としては、スイッチング速度が１ナノ秒以下のトランジスタを用いることが好ましい。
データの書き込みは、トランジスタ１０２をオンさせ、トランジスタ１０２のソース電極及びドレイン電極の他方と、容量素子１０４の電極の一方と、トランジスタ１００のゲート電極と、を電気的に接続したＦＧ部分に電位を供給し、その後、トランジスタ１０２をオフさせることで、ＦＧ部分に所定量の電荷を保持させることで行う。ここで、トランジスタ１０２のオフ電流は極めて小さいため、ＦＧ部分に供給された電荷は長時間にわたって保持される。例えば、オフ電流が、実質的に０とみなせるほどに小さければ、リフレッシュ動作が不要となるか、または、リフレッシュ動作を行う場合であっても、その頻度を極めて低く（例えば、一ヶ月〜一年に一度程度）することができ、記憶素子の消費電力を十分に小さくすることができる。
なお、図１に示す記憶素子では、データの再度の書き込みによってデータを直接書き換えることが可能である。このため、フラッシュメモリなどにおいて必要とされる消去動作が不要であり、消去動作に起因する動作速度の低下を抑制することができる。
なお、図１に示す記憶素子に印加される電圧の最大値（記憶素子の各端子に同時に印加される最大の電位と最小の電位の差）は、２段階（１ビット）のデータを書き込む場合、一つの記憶素子において、５Ｖ以下、好ましくは３Ｖ以下である。
さらに、トランジスタ１０２に用いる酸化物半導体は、エネルギーギャップが３．０〜３．５ｅＶと大きく、このことが、トランジスタ１０２のオフ電流が小さい主因の一であると考えられる。
なお、トランジスタ１０２に用いる酸化物半導体は、熱励起キャリアが極めて少ないこともあり、例えば、１５０℃の高温環境下でも記憶素子の電流−電圧特性に劣化が見られない。
なお、トランジスタ１０２には、不純物が除去され、酸化物半導体の主成分以外のキャリア供与体となる不純物が極力含まれないように高純度化することにより真性（Ｉ型）化又は実質的に真性（Ｉ型）化された酸化物半導体を用いるとよい。
このように、高純度化された酸化物半導体層中にはキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。このことが、トランジスタ１０２のオフ電流が小さい主因の一であると考えられる。
このような高純度化された酸化物半導体は、界面準位及び界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層を高品質化することが要求される。
ゲート絶縁層は、例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより形成されることで、緻密で絶縁耐圧を高くできるため好ましい。高純度化された酸化物半導体と高品質なゲート絶縁層が密接するように形成されることにより、界面準位を低減し、界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用してもよい。
トランジスタ１０２に用いる酸化物半導体膜としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、単元系金属酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、当該酸化物半導体がＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、Ｉｎ、ＧａまたはＺｎを有する酸化物という意味であり、その組成比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
または、トランジスタ１０２に用いる酸化物半導体膜としては、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。また、当該酸化物薄膜にＳｉＯ２を含んでもよい。
当該酸化物薄膜は、スパッタリング法により作製することができる。ここで、例えば、組成比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いることで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜することができる。同様に、組成比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とは、Ｉｎ、ＧａまたはＺｎを有する酸化物膜、という意味であり、その組成比はとくに問わない。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
なお、当該酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下であるとよい。充填率の高い酸化物ターゲットを用いると、緻密な酸化物半導体膜を形成することができる。
酸化物半導体膜は、希ガス雰囲気下、酸素雰囲気下または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することが好ましい。このとき、成膜する際に用いるスパッタガスとしては、水素、水、水酸基または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
図２は、本発明の一態様である記憶装置として、図１を用いて説明した記憶素子をマトリクス状に配置した記憶装置の構成例を示している。なお、図を簡略にするため、図２には、縦２個（行）×横２個（列）の記憶素子をマトリクス状に配置した構成を示しているが、以下の説明では、縦ｍ個（行）×横ｎ個（列）（ｍ、ｎは自然数）のマトリクス状に配置された記憶装置について説明する。
図２に示す記憶装置では、複数の記憶素子１２０が縦ｍ個（行）×横ｎ個（列）（ｍ、ｎは自然数）のマトリクス状に配置され、その外側に第１の駆動回路１２１、第２の駆動回路１２２、第３の駆動回路１２３及び第４の駆動回路１２４が配置され、これらの駆動回路と記憶素子１２０が、ｍ本のワード線ＷＬ、ｍ本の第２の信号線Ｓ２、ｍ本のバックゲート線ＢＷ、ｎ本のビット線ＢＬ、ｎ本のソース線ＳＬ及びｎ本の第１の信号線Ｓ１によって接続されている。ここで、記憶素子１２０は、図１（Ａ）に示した記憶素子であり、トランジスタ１００、トランジスタ１０２及び容量素子１０４を有する。
ビット線ＢＬは図１（Ａ）に示す記憶素子の第２の配線１１２に相当し、ソース線ＳＬは図１（Ａ）に示す記憶素子の第１の配線１１１に相当し、第１の信号線Ｓ１は図１（Ａ）に示す記憶素子の第３の配線１１３に相当し、第２の信号線Ｓ２は図１（Ａ）に示す記憶素子の第４の配線１１４に相当し、ワード線ＷＬは図１（Ａ）に示す記憶素子の第５の配線１１５に相当する。
すなわち、記憶素子１２０において、トランジスタ１００のソース電極及びドレイン電極の一方はソース線ＳＬに電気的に接続され、トランジスタ１００のソース電極及びドレイン電極の他方はビット線ＢＬに電気的に接続されている。トランジスタ１０２のソース電極及びドレイン電極の一方は、第１の信号線Ｓ１に電気的に接続され、トランジスタ１０２のゲート電極は、第２の信号線Ｓ２に電気的に接続されている。そして、トランジスタ１００のゲート電極と、トランジスタ１０２のソース電極及びドレイン電極の他方は、容量素子１０４の電極の一方に電気的に接続されている。容量素子１０４の電極の他方はワード線ＷＬに電気的に接続されている。トランジスタ１０２に設けられたバックゲートＢＧは、バックゲート線ＢＷに電気的に接続されている。
そして、記憶素子１２０のそれぞれは、ソース線ＳＬとビット線ＢＬの間に、並列に接続されている。例えば、ｉ行ｊ列の記憶素子１２０（ｉ、ｊ）（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、ソース線ＳＬ（ｊ）、ビット線ＢＬ（ｊ）、第１の信号線Ｓ１（ｊ）、ワード線ＷＬ（ｉ）、第２の信号線Ｓ２（ｉ）、バックゲート線ＢＷ（ｉ）にそれぞれ接続されている。
なお、ソース線ＳＬ及びビット線ＢＬは第１の駆動回路１２１に接続され、第２の信号線Ｓ２及びバックゲート線ＢＷは第２の駆動回路１２２に接続され、第１の信号線Ｓ１は第３の駆動回路１２３に接続され、ワード線ＷＬは第４の駆動回路１２４に接続されている。
なお、ここでは、第１の駆動回路１２１、第２の駆動回路１２２、第３の駆動回路１２３及び第４の駆動回路１２４は、それぞれ独立して設けられているが、これに限定されず、いずれか一または複数の機能を有するデコーダを用いてもよい。
次に、図３に示すタイミングチャートを用いて、図２に示す記憶装置の書き込み動作及び読み出し動作について説明する。
ここでは、簡単のため、２行×２列の記憶装置の動作について説明することとするが、本発明はこれに限定されない。
図３において、Ｓ１（１）及びＳ１（２）は、それぞれ第１の信号線Ｓ１の電位、Ｓ２（１）及びＳ２（２）は、それぞれ第２の信号線Ｓ２の電位、ＢＬ（１）及びＢＬ（２）は、それぞれビット線ＢＬの電位、ＷＬ（１）及びＷＬ（２）は、ワード線ＷＬの電位、ＳＬ（１）及びＳＬ（２）は、それぞれソース線ＳＬの電位に相当する。
まず、１行目の記憶素子１２０（１，１）、及び記憶素子１２０（１，２）への書き込みと、１行目の記憶素子１２０（１，１）、及び記憶素子１２０（１，２）からの読み出しを行う場合について説明する。なお、以下では、記憶素子１２０（１，１）へ書き込むデータを”１”（ＦＧ部分に高レベル電荷が与えられる。）とし、記憶素子１２０（１，２）へ書き込むデータを”０”（ＦＧ部分に低レベル電荷が与えられる。）とする場合について説明する。
はじめに、書き込みについて説明する。１行目書き込み期間において、１行目の第２の信号線Ｓ２（１）に電位ＶＨを与え、１行目のトランジスタ１０２をオンさせる。また、２行目の第２の信号線Ｓ２（２）に０Ｖを与え、１行目以外の行のトランジスタ１０２をオフさせる。
次に、１列目の第１の信号線Ｓ１（１）に電位Ｖ２、２列目の第１の信号線Ｓ１（２）に電位０Ｖを与える。
その結果、記憶素子１２０（１，１）のＦＧ部分には電位Ｖ２が、記憶素子１２０（１，２）のＦＧ部分には０Ｖが与えられる。ここでは、電位Ｖ２はトランジスタのしきい値電圧より高い電位とする。そして、１行目の第２の信号線Ｓ２（１）の電位を０Ｖとして、１行目のトランジスタ１０２をオフさせることで、書き込みを終了する。
なお、ワード線ＷＬ（１）、ＷＬ（２）は０Ｖとしておく。また、１列目の第１の信号線Ｓ１（１）の電位を変化させる前に１行目の第２の信号線Ｓ２（１）を０Ｖとする。書き込み後の、ワード線ＷＬに接続される端子を制御ゲート電極、トランジスタ１００のソース電極をソース電極、トランジスタ１０２のドレイン電極をドレイン電極、とそれぞれ見なした記憶素子のしきい値は、データ”０”ではＶｗ０、データ”１”ではＶｗ１となる。ここで、記憶素子のしきい値とは、トランジスタ１００のソース電極とドレイン電極の間の抵抗状態が変化する、ワード線ＷＬに接続される端子の電圧をいうものとする。なお、Ｖｗ０＞０＞Ｖｗ１とする。
次に、読み出しについて説明する。１行目の読み出し期間において、１行目のワード線ＷＬ（１）に０Ｖを与え、２行目のワード線ＷＬ（２）には電位ＶＬを与える。電位ＶＬはしきい値Ｖｗ１より低い電位とする。ワード線ＷＬ（１）を０Ｖとすると、１行目において、データ”０”が保持されている記憶素子１２０のトランジスタ１００はオフ、データ”１”が保持されている記憶素子１２０のトランジスタ１００はオンとなる。ワード線ＷＬ（２）を電位ＶＬとすると、２行目において、データ”０”、”１”のいずれが保持されている記憶素子１２０であっても、トランジスタ１００はオフとなる。
次に、１列目のソース線ＳＬ（１）、２列目のソース線ＳＬ（２）に電位０Ｖを与える。
その結果、ビット線ＢＬ（１）−ソース線ＳＬ（１）間は記憶素子１２０（１，１）のトランジスタ１００がオンであるため低抵抗状態となり、ビット線ＢＬ（２）−ソース線ＳＬ（２）間は記憶素子１２０のトランジスタ１００がオフであるため、高抵抗状態となる。ビット線ＢＬ（１）、ビット線ＢＬ（２）に接続される読み出し回路は、ビット線の抵抗状態の違いから、データを読み出すことができる。
また、第２の信号線Ｓ２（１）には０Ｖを、第２の信号線Ｓ２（２）には電位ＶＬを与え、トランジスタ１０２を全てオフしておく。１行目のＦＧ部分の電位は０ＶまたはＶ２であるから、第２の信号線Ｓ２（１）を０Ｖとすることで１行目のトランジスタ１０２を全てオフすることができる。一方、２行目のＦＧ部分の電位は、ワード線ＷＬ（２）に電位ＶＬが与えられると、書き込み直後の電位より低い電位となってしまう。これにより、トランジスタ１０２がオンとなることを防止するために、第２の信号線Ｓ２（２）をワード線ＷＬ（２）と同じ低電位とする。以上により、トランジスタ１０２を全てオフすることができる。
なお、上記動作中、バックゲート線ＢＷ（１）及びバックゲート線ＢＷ（２）の電位は高電位とすればよい。
ところで、データの読み出しには、読み出し回路を用いる。図４（Ａ）は、読み出し回路の一例を示す。図４（Ａ）に示す読み出し回路は、トランジスタとセンスアンプ回路を有する。トランジスタのソース及びドレインの一方には電位Ｖｄｄが印加され、トランジスタのソース及びドレインの他方には、センスアンプ回路の＋端子とビット線が接続される。トランジスタのゲートにはバイアス電位Ｖｂｉａｓが印加される。なお、ここで、バイアス電位Ｖｂｉａｓは０より高く、Ｖｄｄより低い。また、センスアンプ回路の−端子には参照電位Ｖｒｅｆが印加される。
記憶素子が低抵抗状態の場合には、センスアンプの＋側に入力される電位が参照電位Ｖｒｅｆより低くなり、センスアンプはデータ”１”を出力する。一方、記憶素子が高抵抗状態の場合には、センスアンプの＋側に入力される電位が参照電位Ｖｒｅｆより高くなり、センスアンプはデータ”０”を出力する。記憶素子（１，１）のトランジスタ１００がオンしているとき、ビット線ＢＬ（１）とソース線ＳＬ（１）の間は低抵抗である。そのため、センスアンプの入力は低電位であり、出力Ｄ（１）はＨｉｇｈとなる。一方で、記憶素子（１，２）のトランジスタ１００がオフしているとき、ビット線ＢＬ（２）とソース線ＳＬ（２）の間は高抵抗であるため、センスアンプの入力は高電位であり、出力Ｄ（２）はＬｏｗとなる。
図４（Ｂ）は、読み出し回路の他の一例を示す。図４（Ｂ）に示す読み出し回路は、トランジスタとクロックドインバータを有する。トランジスタのソース及びドレインの一方には電位Ｖｄｄが印加され、トランジスタのソース及びドレインの他方にはクロックドインバータの入力とビット線が電気的に接続される。トランジスタのゲートにも電位Ｖｄｄが印加される。
図４（Ｂ）に示す読み出し回路を用いる場合の出力電位について説明する。記憶素子（１，１）のトランジスタ１００がオンしているとき、ビット線ＢＬ（１）とソース線ＳＬ（１）の間は低抵抗である。そのため、クロックドインバータの入力は低電位であり、出力Ｄ（１）はＨｉｇｈとなる。一方で、記憶素子（１，２）のトランジスタ１００がオフしているとき、ビット線ＢＬ（２）とソース線ＳＬ（２）の間は高抵抗であるため、クロックドインバータの入力は高電位であり、出力Ｄ（２）はＬｏｗとなる。
なお、読み出し回路は、図４に示した構成に限定されない。例えば、読み出し回路はプリチャージ回路を有してもよいし、参照電位Ｖｒｅｆの代わりに参照用のビット線が接続される構成としてもよい。
なお、記憶装置は図２に示したものに限定されず、図１に示す記憶素子を用いて、図２とは異なる形態としてもよい。
ここで、図５乃至図７を用いて記憶素子１２０の作製方法について説明する。まず、トランジスタ１００が設けられるＳＯＩ基板の作製方法の一例について図５を参照して説明する。
まず、ベース基板１５０を準備する（図５（Ａ））。ベース基板１５０としては、絶縁体でなる基板を用いることができる。例えば、ガラス基板、石英基板、セラミック基板及びサファイア基板が挙げられる。
なお、ベース基板１５０として単結晶シリコン基板、単結晶ゲルマニウム基板などの半導体基板を用いてもよい。ベース基板１５０として半導体基板を用いる場合には、ガラス基板などを用いる場合と比較して熱処理の温度条件が緩和するため、良質なＳＯＩ基板を得ることが容易になる。ここで、半導体基板としては、太陽電池級シリコン（ＳＯＧ−Ｓｉ：Ｓｏｌａｒ Ｇｒａｄｅ Ｓｉｌｉｃｏｎ）基板などを用いてもよい。または、多結晶半導体基板を用いてもよい。太陽電池級シリコンや、多結晶半導体基板などを用いる場合には、単結晶シリコン基板などを用いる場合と比較して、製造コストを抑制することができる。
ここでは、ベース基板１５０としてガラス基板を用いる場合について説明する。ベース基板１５０としてガラス基板を用いることにより、低コスト化を図ることができる。
次に、ベース基板１５０の表面に、窒素含有層１５２（例えば、窒化シリコン膜などの窒素を含有する絶縁膜を含む層）を形成する（図５（Ｂ））。窒素含有層１５２は、後に単結晶半導体層を貼り合わせるための層（接合層）となる。なお、窒素含有層１５２は、ベース基板に含まれるＮａなどの不純物が単結晶半導体層に拡散することを防ぐためのバリア層としても機能する。
ここでは、窒素含有層１５２を接合層として用いるため、その表面が所定の平坦性を有することが好ましい。具体的には、表面の平均面粗さ（算術平均粗さ）が０．５ｎｍ以下、自乗平均粗さが０．６０ｎｍ以下、より好ましくは、平均面粗さが０．３５ｎｍ以下、自乗平均粗さが０．４５ｎｍ以下とする。なお、平均面粗さまたは自乗平均粗さには、例えば、１０μｍ×１０μｍの領域において測定した値を用いることができる。
次に、ボンド基板１６０を準備する。ここでは、ボンド基板１６０として単結晶半導体基板（例えば、単結晶シリコン基板）を用いる（図５（Ｃ））。ただし、ボンド基板１６０はこれに限定されない。
ボンド基板１６０の表面には酸化膜１６２を形成する（図５（Ｄ））。なお、汚染物除去の観点から、酸化膜１６２の形成に先だって、塩酸過酸化水素水混合溶液（ＨＰＭ）などを用いてボンド基板１６０の表面を洗浄することが好ましい。酸化膜１６２は、例えば、酸化シリコン膜または酸化窒化シリコン膜などを単層で、または積層させて形成することができる。酸化膜１６２は、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）などの有機シランを用いて形成することが好ましい。
次に、電界で加速したイオンを単結晶半導体基板であるボンド基板１６０に照射して添加することで、単結晶半導体基板であるボンド基板１６０の所定の深さに脆化領域１６４を形成する（図５（Ｅ））。イオンの照射処理は、イオンドーピング装置やイオン注入装置を用いて、ソースガスとして水素を含むガスを用いて行う。照射するイオンは、Ｈ３ ＋の比率を高くするとよい。イオン照射の効率を向上させることができるためである。
なお、添加するイオンは水素イオンに限定されず、Ｈｅなどのイオンを添加してもよいし、添加するイオンは一種類に限定されず、複数種類のイオンを添加してもよい。例えば、イオンドーピング装置を用いて水素とＨｅを同時に照射する場合には、別々の工程で照射する場合と比較して工程数を削減することができ、形成される単結晶半導体層の表面荒れを抑えることができる。
脆化領域１６４が形成される深さは、イオンの運動エネルギー、イオンの質量と電荷量、及び照射時のイオンの入射角などによって決定され、イオンの平均侵入深さとほぼ同じ深さに形成される。このため、イオンを添加する深さで、単結晶半導体基板であるボンド基板１６０から分離される単結晶半導体層の厚さを調節することができる。
次に、ベース基板１５０とボンド基板１６０を対向させ、窒素含有層１５２の表面と酸化膜１６２の表面を密着させる。このように窒素含有層１５２の表面と酸化膜１６２の表面を密着させることで、ベース基板１５０とボンド基板１６０が貼り合わせられる（図５（Ｆ））。
ベース基板１５０とボンド基板１６０を貼り合わせる際には、ベース基板１５０またはボンド基板１６０の一箇所に０．００１Ｎ／ｃｍ２以上１００Ｎ／ｃｍ２以下の圧力を加えることが好ましい。このように圧力を加えると、密着させた部分において窒素含有層１５２と酸化膜１６２の接合が生じ、当該部分を始点としてほぼ全面に自発的な接合が生じる。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
なお、ベース基板１５０とボンド基板１６０を貼り合わせた後には、接合をより強固にするための熱処理を行ってもよい。この熱処理の温度は、脆化領域１６４における分離が生じない温度（例えば、室温以上４００℃未満）とする。または、この温度範囲で加熱しつつ、窒素含有層１５２と酸化膜１６２を接合させてもよい。
次に、熱処理を行うことによりボンド基板１６０を脆化領域１６４で分離して、ベース基板１５０上に、窒素含有層１５２と酸化膜１６２を介して、単結晶半導体層１６６を形成する（図５（Ｇ））。
なお、前記分離時の熱処理温度は、単結晶半導体層１６６の表面荒れを抑えるために、低いことが好ましい。前記分離時の熱処理温度は、例えば３００℃以上６００℃以下とすればよく、５００℃以下（４００℃以上）とすると、より効果的である。
なお、ボンド基板１６０を分離した後に、単結晶半導体層１６６に対して、５００℃以上の温度で熱処理を行い、単結晶半導体層１６６中に残存する水素の濃度を低減させてもよい。
次に、単結晶半導体層１６６の表面にレーザー光を照射することによって、表面の平坦性を向上させ、且つ欠陥の少ない半導体層１６８を形成する。レーザー光の照射処理に代えて、熱処理を行ってもよい。
なお、ここでは、単結晶半導体層１６６の分離時の熱処理の直後にレーザー光の照射処理を行っているが、単結晶半導体層１６６の表面の欠陥が多い領域をエッチングなどにより除去してから、レーザー光の照射処理を行ってもよい。または、単結晶半導体層１６６の表面の平坦性を向上させてからレーザー光の照射処理を行ってもよい。
以上で説明したような工程により、半導体層１６８を有するＳＯＩ基板を得ることができる（図５（Ｈ））。
次に、上述のＳＯＩ基板を用いてトランジスタを作製する方法について、図６を参照して説明する。
まず、図６（Ａ）に示す半導体層１６８を島状に加工して、半導体層１７０を形成する（図６（Ｂ））。
なお、半導体層１６８を島状に加工する前または後に、トランジスタのしきい値電圧を調整するために、ｎ型の導電性を付与する不純物元素またはｐ型の導電性を付与する不純物元素を半導体層１６８または半導体層１７０に添加してもよい。半導体層１６８の材料がシリコンである場合には、ｎ型の導電性を付与する不純物元素として、例えば、ＰやＡｓなどを用いることができ、ｐ型の導電性を付与する不純物元素として、例えば、Ｂ、Ａｌ、Ｇａなどを用いることができる。
次に、半導体層１７０を覆って、絶縁層１７２を形成する（図６（Ｃ））。絶縁層１７２は、後にゲート絶縁層となるものである。
次に、絶縁層１７２上に導電膜を形成した後、該導電膜を選択的にエッチングして、半導体層１７０に重畳してゲート電極１７４を形成する（図６（Ｄ））。このとき、ゲート電極１７４と同時に、容量素子１０４の電極の一方とトランジスタ１０２のバックゲートＢＧも同時に形成することができる。
次に、ゲート電極１７４をマスクとして、一導電型を付与する不純物元素を半導体層１７０に添加して、不純物領域１７６とチャネル形成領域１７８を形成する（図６（Ｅ））。なお、ここでは、ｐ型トランジスタを形成するために、ＢまたはＡｌなどの不純物元素を添加するが、ｎ型トランジスタを形成する場合には、ＰまたはＡｓを添加すればよい。不純物領域１７６は、ソース領域またはドレイン領域として機能する。
なお、図示しないが、ここで、ゲート電極１７４の側面にサイドウォール絶縁層を形成してもよい。
次に、上述の工程により形成された各構成を覆うように、層間絶縁層１８０を形成する（図６（Ｆ））。層間絶縁層１８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウムまたは酸化タンタルなどの無機絶縁材料を含む材料を用いて形成してもよいし、ポリイミドまたはアクリルなどの有機絶縁材料を用いて形成してもよい。なお、層間絶縁層１８０は積層構造であってもよい。
次に、層間絶縁層１８０の表面をＣＭＰまたはエッチング処理などによって平坦化する（図６（Ｇ））。このＣＭＰまたはエッチング処理により、ゲート電極１７４を露出させる。
以上で説明したような工程により、ＳＯＩ基板を用いたトランジスタ１００を形成することができる。このようなトランジスタ１００は、高速動作が可能であるため、論理回路（演算回路ともいう）などを構成することができる。すなわち、記憶装置の駆動回路などに用いることもできる。
なお、トランジスタ１００は図６（Ｇ）に示す構成に限定されず、さらに電極、配線、及び絶縁層などを形成してもよい。
次に、トランジスタ１００上にトランジスタ１０２を形成する方法について、図７を参照して説明する。
まず、図６（Ｇ）に示すように平坦化処理まで行った、平坦化された層間絶縁層１８０上に導電膜を形成し、該導電膜を加工して導電層１８２を形成する（図７（Ａ））。導電層１８２は特定の材料及び形成方法に限定されない。導電層１８２は、少なくとも、必要な箇所でゲート電極１７４の露出された部分に接して設けられるようにする。
次に、導電層１８２上に半導体膜を形成し、該半導体膜を加工して半導体層１８４を形成する（図７（Ｂ））。ここでは、半導体層１８４を酸化物半導体により形成する。
なお、半導体膜を形成する前に予備加熱を行うことで、脱水化または脱水素化してもよい。
なお、半導体膜を形成する前に成膜室内の残留水分と水素を十分に除去することが好ましい。従って、半導体膜の形成前に、吸着型の真空ポンプ（例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプ）を用いて排気を行うことが好ましい。
次いで、酸化物半導体層に第１の加熱処理を行うとよい。ここで、第１の加熱処理は、酸化物半導体層の脱水化または脱水素化を行うことを目的として行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、または４００℃以上基板の歪み点未満とするとよい。例えば、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得ることができる。なお、第１の加熱処理のタイミングは、これに限定されず、この後に行ってもよい。
次に、半導体層１８４を覆って絶縁層１８６を形成する（図７（Ｃ））。絶縁層１８６はゲート絶縁層として機能する。
次いで、不活性ガス雰囲気（窒素雰囲気を含む）下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では、第２の加熱処理として、窒素雰囲気下で３００℃、１時間の加熱を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が絶縁層１８６と接した状態で加熱される。酸化物半導体層に酸素を供給する場合には、絶縁層１８６は酸素を含む材料により形成することが好ましい。
なお、当該酸化物半導体層は、非晶質構造であってもよいし、結晶性を有する構造であってもよい。酸化物半導体層を結晶性にする場合には、酸化物半導体膜を２回に分けて成膜し、加熱処理をそれぞれに行ってもよい。
次に、絶縁層１８６上に、半導体層１８４の少なくともチャネル形成領域となる部分と重畳するように、導電層１８８を形成する。
以上説明したように、トランジスタ１０２を作製することができる。
なお、トランジスタ１０２は図７（Ｄ）に示す構成に限定されず、さらに電極、配線、及び絶縁層などを形成してもよい。
（実施の形態２）
本実施の形態は、本発明の一態様であって、実施の形態１とは異なる記憶素子について説明する。具体的には、実施の形態１における下部トランジスタを、上部トランジスタと同様の構成とする形態について図８を参照して説明する。
図８（Ａ）に示す記憶素子は、トランジスタ２００、トランジスタ２０２及び容量素子２０４を有する。図８（Ａ）において、トランジスタ２００のソース電極及びドレイン電極の一方は第１の配線２１１に電気的に接続され、トランジスタ２００のソース電極及びドレイン電極の他方は第２の配線２１２に電気的に接続されている。トランジスタ２０２のソース電極及びドレイン電極の一方は、第３の配線２１３に電気的に接続され、トランジスタ２０２のゲート電極は、第４の配線２１４に電気的に接続されている。そして、トランジスタ２００のゲート電極と、トランジスタ２０２のソース電極及びドレイン電極の他方は、容量素子２０４の電極の一方に電気的に接続されている。容量素子２０４の電極の他方は第５の配線２１５に電気的に接続されている。トランジスタ２００には、更なるゲート電極としてバックゲートＢＧ１が設けられている。トランジスタ２０２には、更なるゲート電極としてバックゲートＢＧ２が設けられている。
図８（Ｂ）は、図８（Ａ）に示す記憶素子の具体的な構成の一例として、上面図を示す。図８（Ｃ）は、図８（Ｂ）中のＸ−Ｙにおける断面図を示したものである。
図８（Ｂ）に示すように、トランジスタ２０２は、図１のトランジスタ１０２と同じものを用いることができる。
しかしながら、トランジスタ２００は、トランジスタ１００とは異なり、トランジスタ２０２と同様に形成されたものを用いる。すなわち、チャネル形成領域が酸化物半導体層であるトランジスタとすることが好ましい。
容量素子２０４はトランジスタ２００のソース電極層及びドレイン電極層と同一の層の一部と、トランジスタ２００のゲート電極層と同一の層の一部の間で形成される。
なお、基板側に設けられるゲート電極層（トランジスタ２００のバックゲートとなる層）と同一の層の一部を用いて容量素子２０４が形成されていてもよい。
図８（Ｃ）において、トランジスタ２００と容量素子２０４は、基板２１６上に設けられている。トランジスタ２００と容量素子２０４は絶縁層に覆われ、該絶縁層がＣＭＰなどにより平坦化され、トランジスタ２００のゲート電極が露出されている。そして、露出されたトランジスタ２００のゲート電極と容量素子２０４の電極の一方の上に、トランジスタ２０２のソース電極及びドレイン電極の他方が設けられている。
図８（Ｃ）に示すように、トランジスタ２００のゲート電極層と同一の層の一部（トランジスタ２０２のバックゲートとなる部分）は、トランジスタ２０２の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ２０２のバックゲートとなる部分とトランジスタ２０２の半導体層はトランジスタ２００上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ２００上の絶縁層が平坦化された際に、トランジスタ２００が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
なお、図８（Ｃ）には、トランジスタ２００とトランジスタ２０２の双方にバックゲートを設けた構成を示したが、これに限定されず、トランジスタ２００のバックゲートを設けない構成であってもよい。
（実施の形態３）
本実施の形態は、本発明の一態様であって、実施の形態１及び実施の形態２とは異なる素子について説明する。具体的には、実施の形態１と同様に作製することのできる反転素子について図９を参照して説明する。
図９（Ａ）に示す反転素子は、トランジスタ３００及びトランジスタ３０２を有する。図９（Ａ）において、トランジスタ３０２のソース電極及びドレイン電極の一方は接地電位Ｖｓｓの第４の配線３１４に電気的に接続され、トランジスタ３０２のソース電極及びドレイン電極の他方はトランジスタ３００のソース電極及びドレイン電極の一方と、第２の配線３１２に接続されている。トランジスタ３００のソース電極及びドレイン電極の他方は、電源電位Ｖｄｄの第３の配線３１３に電気的に接続されている。トランジスタ３０２のゲート電極は、トランジスタ３００のゲート電極及び第１の配線３１１に接続されている。トランジスタ３０２には、更なるゲート電極としてバックゲートＢＧが設けられている。
図９（Ｂ）は、図９（Ａ）に示す反転素子の具体的な構成の一例として、上面図を示す。図９（Ｃ）は、図９（Ｂ）中のＸ−Ｙにおける断面図を示したものである。
図９（Ｂ）に示すように、トランジスタ３００は、図１のトランジスタ１００と同じものを用いることができる。そして、トランジスタ３０２は、図１のトランジスタ１０２と同じものを用いることができる。
図９（Ｃ）において、トランジスタ３００は、基板３１６上に設けられている。トランジスタ３００は絶縁層に覆われ、該絶縁層がＣＭＰなどにより平坦化され、トランジスタ３００のゲート電極が露出されている。そして、露出されたトランジスタ３００のゲート電極上に、トランジスタ３０２のソース電極層及びドレイン電極層と同一の層の一部が設けられ、配線３１１を介してトランジスタ３０２のゲート電極と電気的に接続されている。なお、ここで、トランジスタ３００はｐ型トランジスタであるが、これに限定されない。
図９（Ｃ）に示すように、トランジスタ３００のゲート電極層と同一の層の一部（トランジスタ３０２のバックゲートとなる部分）は、トランジスタ３０２の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ３０２のバックゲートとなる部分とトランジスタ３０２の半導体層はトランジスタ３００上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ３００上の絶縁層が平坦化された際に、トランジスタ３００が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である反転素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
（実施の形態４）
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態３とは異なる素子について説明する。具体的には、実施の形態２と同様に作製することのできる反転素子について図１０を参照して説明する。
図１０（Ａ）に示す反転素子は、トランジスタ４００及びトランジスタ４０２を有する。図１０（Ａ）において、トランジスタ４０２のソース電極及びドレイン電極の一方は接地電位Ｖｓｓの第４の配線４１４に電気的に接続され、トランジスタ４０２のソース電極及びドレイン電極の他方はトランジスタ４００のソース電極及びドレイン電極の一方と、第２の配線４１２に接続されている。トランジスタ４００のソース電極及びドレイン電極の他方は、電源電位Ｖｄｄの第３の配線４１３に電気的に接続されている。トランジスタ４００のゲート電極は、トランジスタ４００のソース電極及びドレイン電極の他方に接続されている。トランジスタ４０２のゲート電極は、第１の配線４１１に接続されている。トランジスタ４００には、更なるゲート電極としてバックゲートＢＧ１が設けられている。トランジスタ４０２には、更なるゲート電極としてバックゲートＢＧ２が設けられている。
図１０（Ｂ）は、図１０（Ａ）に示す反転素子の具体的な構成の一例として、上面図を示す。図１０（Ｃ）は、図１０（Ｂ）中のＸ−Ｙにおける断面図を示したものである。
図１０（Ｂ）に示すように、トランジスタ４０２は、図９のトランジスタ３０２と同じものを用いることができる。
しかしながら、トランジスタ４００は、トランジスタ３００とは異なり、トランジスタ４０２と同様に形成されたものを用いる。すなわち、チャネル形成領域が酸化物半導体層であるトランジスタとすることが好ましい。そして、トランジスタ４０２のチャネル幅は、トランジスタ４００のチャネル幅よりも遙かに大きいことが好ましく、より好ましくは、トランジスタ４０２のチャネル幅は、トランジスタ４００のチャネル幅の３倍以上、更に好ましくは５倍以上とする。
図１０（Ｃ）において、トランジスタ４００は、基板４１６上に設けられている。トランジスタ４００は絶縁層に覆われ、該絶縁層がＣＭＰなどにより平坦化され、トランジスタ４００のゲート電極が露出されている。そして、露出されたトランジスタ４００のゲート電極上に、トランジスタ４０２のソース電極層及びドレイン電極層と同一の層の一部が設けられ、トランジスタ４００のゲート電極と第３の配線４１３を電気的に接続している。
図１０（Ｃ）に示すように、トランジスタ４００のゲート電極層と同一の層の一部（トランジスタ４０２のバックゲートとなる部分）は、トランジスタ４０２の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ４０２のバックゲートとなる部分とトランジスタ４０２の半導体層はトランジスタ４００上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ４００上の絶縁層が平坦化された際に、トランジスタ４００が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である反転素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
（実施の形態５）
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態４とは異なる素子について説明する。具体的には、実施の形態１と同様に作製することのできる、論理ゲートの一つであるＮＡＮＤゲートについて図１１を参照して説明する。
図１１（Ａ）に示す記憶素子は、トランジスタ５００、トランジスタ５０２、トランジスタ５０４およびトランジスタ５０６を有する。図１１（Ａ）において、トランジスタ５００のソース電極及びドレイン電極の一方は電源電位Ｖｄｄの第５の配線５１５と、トランジスタ５０２のソース電極及びドレイン電極の一方に接続されている。トランジスタ５００のソース電極及びドレイン電極の他方は、第３の配線５１３と、トランジスタ５０２のソース電極及びドレイン電極の他方と、トランジスタ５０４のソース電極及びドレイン電極の一方に接続されている。トランジスタ５０４のソース電極及びドレイン電極の他方は、トランジスタ５０６のソース電極及びドレイン電極の一方に接続されている。トランジスタ５０６のソース電極及びドレイン電極の他方は、接地電位Ｖｓｓの第４の配線５１４に電気的に接続されている。トランジスタ５０２のゲート電極とトランジスタ５０４のゲート電極は、第１の配線５１１に接続されている。トランジスタ５００のゲート電極とトランジスタ５０６のゲート電極は、第２の配線５１２に接続されている。トランジスタ５０４には、更なるゲート電極としてバックゲートＢＧ１が設けられ、トランジスタ５０６には、更なるゲート電極としてバックゲートＢＧ２が設けられている。
図１１（Ｂ）は、図１１（Ａ）に示す記憶素子の具体的な構成の一例として、上面図を示す。図１１（Ｃ）は、図１１（Ｂ）中のＸ−Ｙにおける断面図を示したものである。
図１１（Ｂ）に示すように、トランジスタ５００及びトランジスタ５０２は、図１のトランジスタ１００と同じものを用いることができる。そして、トランジスタ５０４及びトランジスタ５０６は、図１のトランジスタ１０２と同じものを用いることができる。
図１１（Ｃ）において、トランジスタ５０２は、基板５１６上に設けられている。トランジスタ５０２は絶縁層に覆われ、該絶縁層がＣＭＰなどにより平坦化され、トランジスタ５０２のゲート電極が露出されている。そして、露出されたトランジスタ５０２のゲート電極上に、トランジスタ５０４及びトランジスタ５０６のソース電極層及びドレイン電極層と同一の層の一部が設けられ、トランジスタ５０２のゲート電極と第１の配線５１１とを電気的に接続している。図示していないが、トランジスタ５００も同様に第２の配線５１２と電気的に接続されている。なお、ここで、トランジスタ５００及びトランジスタ５０２はｐ型トランジスタであるが、これに限定されない。
トランジスタ５００及びトランジスタ５０２のゲート電極層と同一の層の一部（トランジスタ５０４及びトランジスタ５０６のバックゲートとなる部分）は、トランジスタ５０４及びトランジスタ５０６の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ５０４及びトランジスタ５０６のバックゲートとなる部分とトランジスタ５０４及びトランジスタ５０６の半導体層はトランジスタ５００及びトランジスタ５０２上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ５００及びトランジスタ５０２上の絶縁層が平坦化された際に、トランジスタ５００及びトランジスタ５０２が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
（実施の形態６）
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態５とは異なる素子について説明する。具体的には、実施の形態２と同様に作製することのできる、論理ゲートの一つであるＮＡＮＤゲートについて図１２を参照して説明する。
図１２（Ａ）に示す記憶素子は、トランジスタ６００、トランジスタ６０２及びトランジスタ６０４を有する。図１２（Ａ）において、トランジスタ６００のソース電極及びドレイン電極の一方は電源電位Ｖｄｄの第４の配線６１４に接続され、トランジスタ６００のソース電極及びドレイン電極の他方はトランジスタ６０２のソース電極及びドレイン電極の一方と第３の配線６１３に接続され、トランジスタ６０２のソース電極及びドレイン電極の他方はトランジスタ６０４のソース電極及びドレイン電極の一方に接続され、トランジスタ６０４のソース電極及びドレイン電極の他方は接地電位Ｖｓｓの第５の配線６１５に接続されている。そして、トランジスタ６００のゲート電極は第４の配線６１４に接続されている。トランジスタ６０２のゲート電極は第１の配線６１１に接続されている。トランジスタ６０４のゲート電極は第２の配線６１２に接続されている。トランジスタ６００には、更なるゲート電極としてバックゲートＢＧ１が設けられている。トランジスタ６０２には、更なるゲート電極としてバックゲートＢＧ２が設けられている。トランジスタ６０４には、更なるゲート電極としてバックゲートＢＧ３が設けられている。
図１２（Ｂ）は、図１２（Ａ）に示す記憶素子の具体的な構成の一例として、上面図を示す。図１２（Ｃ）は、図１２（Ｂ）中のＸ−Ｙにおける断面図を示したものである。
図１２（Ｂ）に示すように、トランジスタ６０２及びトランジスタ６０４は、図１１のトランジスタ５０４及びトランジスタ５０６と同じものを用いることができる。
しかしながら、トランジスタ６００は、トランジスタ５００とは異なり、トランジスタ６０２と同様に形成されたものを用いる。すなわち、チャネル形成領域が酸化物半導体層であるトランジスタとすることが好ましい。そして、トランジスタ６０２及びトランジスタ６０４のチャネル幅は、トランジスタ６００のチャネル幅よりも遙かに大きいことが好ましく、より好ましくは、トランジスタ６０２及びトランジスタ６０４のチャネル幅は、トランジスタ６００のチャネル幅の３倍以上、更に好ましくは５倍以上とする。
図１２（Ｃ）において、トランジスタ６００は、基板６１６上に設けられている。トランジスタ６００は絶縁層に覆われ、該絶縁層がＣＭＰなどにより平坦化され、トランジスタ６００のゲート電極が露出されている。そして、露出されたトランジスタ６００のゲート電極上に、トランジスタ６０２及びトランジスタ６０４のソース電極層及びドレイン電極層と同一の層の一部が設けられ、トランジスタ６００のゲート電極と第４の配線６１４を電気的に接続している。
図１２（Ｃ）に示すように、トランジスタ６００のゲート電極層と同一の層の一部（トランジスタ６０２及びトランジスタ６０４のバックゲートとなる部分）は、トランジスタ６０２及びトランジスタ６０４の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ６０２及びトランジスタ６０４のバックゲートとなる部分とトランジスタ６０２及びトランジスタ６０４の半導体層はトランジスタ６００上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ６００上の絶縁層が平坦化された際に、トランジスタ６００が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
（実施の形態７）
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態６とは異なる素子について説明する。具体的には、実施の形態１と同様に作製することのできる、論理ゲートの一つであるＮＯＲゲートについて図１３を参照して説明する。
図１３（Ａ）に示す記憶素子は、トランジスタ７００、トランジスタ７０２、トランジスタ７０４及びトランジスタ７０６を有する。図１３（Ａ）において、トランジスタ７００のソース電極及びドレイン電極の一方は電源電位Ｖｄｄの第５の配線７１５に接続されている。トランジスタ７００のソース電極及びドレイン電極の他方はトランジスタ７０２のソース電極及びドレイン電極の一方に接続されている。トランジスタ７０２のソース電極及びドレイン電極の他方は、トランジスタ７０４のソース電極及びドレイン電極の一方と、トランジスタ７０６のソース電極及びドレイン電極の一方と、第３の配線７１３に接続されている。トランジスタ７０４のソース電極及びドレイン電極の他方とトランジスタ７０６のソース電極及びドレイン電極の他方は、接地電位Ｖｓｓの第４の配線７１４に接続されている。そして、トランジスタ７００のゲート電極とトランジスタ７０６のゲート電極は第１の配線７１１に接続されている。トランジスタ７０２のゲート電極とトランジスタ７０４のゲート電極は第２の配線７１２に接続されている。トランジスタ７０４には、更なるゲート電極としてバックゲートＢＧ１が設けられ、トランジスタ７０６には、更なるゲート電極としてバックゲートＢＧ２が設けられている。
図１３（Ｂ）は、図１３（Ａ）に示す記憶素子の具体的な構成の一例として、上面図を示す。図１３（Ｃ）は、図１３（Ｂ）中のＸ−Ｙにおける断面図を示したものである。
図１３（Ｂ）に示すように、トランジスタ７００及びトランジスタ７０２は、図１のトランジスタ１００と同じものを用いることができる。そして、トランジスタ７０４及びトランジスタ７０６は、図１のトランジスタ１０２と同じものを用いることができる。
図１３（Ｃ）において、トランジスタ７００（図示していない。以下、図１３（Ｃ）において同様とする。）及びトランジスタ７０２は、基板７１６上に設けられている。トランジスタ７００及びトランジスタ７０２は絶縁層に覆われ、該絶縁層がＣＭＰなどにより平坦化され、トランジスタ７００及びトランジスタ７０２のゲート電極が露出されている。そして、露出されたトランジスタ７００及びトランジスタ７０２のゲート電極上に、トランジスタ７０４及びトランジスタ７０６のソース電極層及びドレイン電極層と同一の層の一部が設けられ、トランジスタ７００及びトランジスタ７０２のゲート電極と、第１の配線７１１及び第２の配線７１２と、を電気的に接続している。なお、ここで、トランジスタ７００及びトランジスタ７０２はｐ型トランジスタであるが、これに限定されない。
図１３（Ｃ）に示すように、トランジスタ７００（図示していない。以下、図１３（Ｃ）において同様とする。）及びトランジスタ７０２のゲート電極層の一部（トランジスタ７０４及びトランジスタ７０６のバックゲートとなる部分）は、トランジスタ７０４及びトランジスタ７０６の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ７０４及びトランジスタ７０６のバックゲートとなる部分とトランジスタ７０４及びトランジスタ７０６の半導体層はトランジスタ７００及びトランジスタ７０２上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ７００及びトランジスタ７０２上の絶縁層が平坦化された際に、トランジスタ７００及びトランジスタ７０２が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
（実施の形態８）
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態７とは異なる素子について説明する。具体的には、実施の形態２と同様に作製することのできる、論理ゲートの一つであるＮＯＲゲートについて図１４を参照して説明する。
図１４（Ａ）に示す記憶素子は、トランジスタ８００、トランジスタ８０２及びトランジスタ８０４を有する。図１４（Ａ）において、トランジスタ８００のソース電極及びドレイン電極の一方とトランジスタ８０２のソース電極及びドレイン電極の一方は、接地電位Ｖｓｓの第５の配線８１５に接続されている。トランジスタ８００のソース電極及びドレイン電極の他方と、トランジスタ８０２のソース電極及びドレイン電極の他方と、トランジスタ８０４のソース電極及びドレイン電極の一方は、第３の配線８１３に接続されている。トランジスタ８０４のソース電極及びドレイン電極の他方は、電源電位Ｖｄｄの第４の配線８１４に接続されている。そして、トランジスタ８００のゲート電極は第１の配線８１１に接続されている。トランジスタ８０２のゲート電極は第２の配線８１２に接続されている。トランジスタ８０４のゲート電極はトランジスタ８０４のソース電極及びドレイン電極の他方に接続されている。トランジスタ８００には、更なるゲート電極としてバックゲートＢＧ１が設けられている。トランジスタ８０２には、更なるゲート電極としてバックゲートＢＧ２が設けられている。トランジスタ８０４には、更なるゲート電極としてバックゲートＢＧ３が設けられている。
図１４（Ｂ）は、図１４（Ａ）に示す記憶素子の具体的な構成の一例として、上面図を示す。図１４（Ｃ）は、図１４（Ｂ）中のＸ−Ｙにおける断面図を示したものである。
図１４（Ｂ）に示すように、トランジスタ８００及びトランジスタ８０２は、図１３のトランジスタ７０４及びトランジスタ７０６と同じものを用いることができる。
しかしながら、トランジスタ８０４は、トランジスタ７００及びトランジスタ７０２とは異なり、トランジスタ８０２と同様に形成されたものを用いる。すなわち、チャネル形成領域が酸化物半導体層であるトランジスタとすることが好ましい。そして、トランジスタ８００及びトランジスタ８０２のチャネル幅は、トランジスタ８０４のチャネル幅よりも遙かに大きいことが好ましく、より好ましくは、トランジスタ８００及びトランジスタ８０２のチャネル幅は、トランジスタ８０４のチャネル幅の３倍以上、更に好ましくは５倍以上とする。
図１４（Ｃ）において、トランジスタ８０４は、基板８１６上に設けられている。トランジスタ８０４は絶縁層に覆われ、該絶縁層がＣＭＰなどにより平坦化され、トランジスタ８０４のゲート電極が露出されている。そして、露出されたトランジスタ８０４のゲート電極上に、トランジスタ８００及びトランジスタ８０２のソース電極層及びドレイン電極層と同一の層の一部が設けられ、トランジスタ８０４のゲート電極と第４の配線８１４とを電気的に接続している。
図１４（Ｃ）に示すように、トランジスタ８０４のゲート電極層と同一の層の一部（トランジスタ８００およびトランジスタ８０２のバックゲートとなる部分）は、トランジスタ８００及びトランジスタ８０２の半導体層の少なくともチャネル形成領域となる部分と重畳し、トランジスタ８００及びトランジスタ８０２のバックゲートとなる部分とトランジスタ８００及びトランジスタ８０２の半導体層はトランジスタ８０４上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ８０４上の絶縁層が平坦化された際に、トランジスタ８０４が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
（実施の形態９）
次に、本発明の一態様である電子機器について説明する。本発明の一態様である電子機器には、実施の形態１乃至実施の形態８で説明した素子の少なくとも一つを搭載させる。本発明の一態様である電子機器として、例えば、コンピュータ、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）などが挙げられる。
図１５（Ａ）は、ノート型のパーソナルコンピュータであり、筐体９０１、筐体９０２、表示部９０３、キーボード９０４などによって構成されている。筐体９０１と筐体９０２内には、実施の形態１乃至実施の形態８で説明した素子が設けられている。図１５（Ａ）に示すノート型のパーソナルコンピュータに実施の形態１乃至実施の形態８で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
図１５（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体９１１には、表示部９１３と、外部インターフェイス９１５と、操作ボタン９１４などが設けられている。更には、携帯情報端末を操作するスタイラス９１２などを備えている。本体９１１内には、実施の形態１乃至実施の形態８で説明した素子が設けられている。図１５（Ｂ）に示すＰＤＡに上記の実施の形態１乃至実施の形態８で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
図１５（Ｃ）は、電子ペーパーを実装した電子書籍９２０であり、筐体９２１と筐体９２３の２つの筐体で構成されている。筐体９２１及び筐体９２３には、それぞれ表示部９２５及び表示部９２７が設けられている。筐体９２１と筐体９２３は、軸部９３７により接続されており、該軸部９３７を軸として開閉動作を行うことができる。そして、筐体９２１は、電源９３１、操作キー９３３、スピーカー９３５などを備えている。筐体９２１、筐体９２３の少なくとも一には、実施の形態１乃至実施の形態８で説明した素子が設けられている。図１５（Ｃ）に示す電子書籍に実施の形態１乃至実施の形態８で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
図１５（Ｄ）は、携帯電話機であり、筐体９４０と筐体９４１の２つの筐体で構成されている。さらに、筐体９４０と筐体９４１は、スライドし、図１５（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。そして、筐体９４１は、表示パネル９４２、スピーカー９４３、マイクロフォン９４４、操作キー９４５、ポインティングデバイス９４６、カメラ用レンズ９４７、外部接続端子９４８などを備えている。そして、筐体９４０は、携帯電話機の充電を行う太陽電池セル９４９、外部メモリスロット９５０などを備えている。なお、アンテナは、筐体９４１に内蔵されている。筐体９４０と筐体９４１の少なくとも一には、実施の形態１乃至実施の形態８で説明した素子が設けられている。図１５（Ｄ）に示す携帯電話機に実施の形態１乃至実施の形態８で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
図１５（Ｅ）は、デジタルカメラであり、本体９６１、表示部９６７、接眼部９６３、操作スイッチ９６４、表示部９６５、バッテリー９６６などによって構成されている。本体９６１内には、実施の形態１乃至実施の形態８で説明した素子が設けられている。図１５（Ｅ）に示すデジタルカメラに実施の形態１乃至実施の形態８で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
図１５（Ｆ）は、テレビジョン装置９７０であり、筐体９７１、表示部９７３、スタンド９７５などで構成されている。テレビジョン装置９７０の操作は、筐体９７１が備えるスイッチや、リモコン操作機９８０により行うことができる。筐体９７１及びリモコン操作機９８０には、実施の形態１乃至実施の形態８で説明した素子が搭載されている。図１５（Ｆ）に示すテレビジョン装置に実施の形態１乃至実施の形態８で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
１００ トランジスタ
１０２ トランジスタ
１０４ 容量素子
１１１ 第１の配線
１１２ 第２の配線
１１３ 第３の配線
１１４ 第４の配線
１１５ 第５の配線
１１６ 基板
１２０ 記憶素子
１２１ 駆動回路
１２２ 駆動回路
１２３ 駆動回路
１２４ 駆動回路
１５０ ベース基板
１５２ 窒素含有層
１６０ ボンド基板
１６２ 酸化膜
１６４ 脆化領域
１６６ 単結晶半導体層
１６８ 半導体層
１７０ 半導体層
１７２ 絶縁層
１７４ ゲート電極
１７６ 不純物領域
１７８ チャネル形成領域
１８０ 層間絶縁層
１８２ 導電層
１８４ 半導体層
１８６ 絶縁層
１８８ 導電層
２００ トランジスタ
２０２ トランジスタ
２０４ 容量素子
２１１ 第１の配線
２１２ 第２の配線
２１３ 第３の配線
２１４ 第４の配線
２１５ 第５の配線
２１６ 基板
３００ トランジスタ
３０２ トランジスタ
３１１ 第１の配線
３１２ 第２の配線
３１３ 第３の配線
３１４ 第４の配線
３１６ 基板
４００ トランジスタ
４０２ トランジスタ
４１１ 第１の配線
４１２ 第２の配線
４１３ 第３の配線
４１４ 第４の配線
４１６ 基板
５００ トランジスタ
５０２ トランジスタ
５０４ トランジスタ
５０６ トランジスタ
５１１ 第１の配線
５１２ 第２の配線
５１３ 第３の配線
５１４ 第４の配線
５１５ 第５の配線
５１６ 基板
６００ トランジスタ
６０２ トランジスタ
６０４ トランジスタ
６１１ 第１の配線
６１２ 第２の配線
６１３ 第３の配線
６１４ 第４の配線
６１５ 第５の配線
６１６ 基板
７００ トランジスタ
７０２ トランジスタ
７０４ トランジスタ
７０６ トランジスタ
７１１ 第１の配線
７１２ 第２の配線
７１３ 第３の配線
７１４ 第４の配線
７１５ 第５の配線
７１６ 基板
８００ トランジスタ
８０２ トランジスタ
８０４ トランジスタ
８１１ 第１の配線
８１２ 第２の配線
８１３ 第３の配線
８１４ 第４の配線
８１５ 第５の配線
８１６ 基板
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ キーボード
９１１ 本体
９１２ スタイラス
９１３ 表示部
９１４ 操作ボタン
９１５ 外部インターフェイス
９２０ 電子書籍
９２１ 筐体
９２３ 筐体
９２５ 表示部
９２７ 表示部
９３１ 電源
９３３ 操作キー
９３５ スピーカー
９３７ 軸部
９４０ 筐体
９４１ 筐体
９４２ 表示パネル
９４３ スピーカー
９４４ マイクロフォン
９４５ 操作キー
９４６ ポインティングデバイス
９４７ カメラ用レンズ
９４８ 外部接続端子
９４９ 太陽電池セル
９５０ 外部メモリスロット
９６１ 本体
９６３ 接眼部
９６４ 操作スイッチ
９６５ 表示部
９６６ バッテリー
９６７ 表示部
９７０ テレビジョン装置
９７１ 筐体
９７３ 表示部
９７５ スタンド
９８０ リモコン操作機

Claims (9)

  1. 第１のトランジスタと、第２のトランジスタと、を有する半導体装置であって、
    前記第１のトランジスタは、第１の半導体層と、第１のゲート電極と、を有し、
    前記半導体装置は、前記第１のトランジスタの少なくとも一部を覆う絶縁膜を有し、
    前記第２のトランジスタは、バックゲート電極と、前記バックゲート電極上の第２の半導体層と、前記第２の半導体層上の第２のゲート電極と、を有し、
    前記絶縁膜は、前記バックゲート電極と前記第２の半導体層の間に挟まれ、
    前記第２の半導体層は、酸化物半導体層を有し、
    前記バックゲート電極は前記第１のゲート電極と同じ膜から形成されていることを特徴とする半導体装置。
  2. 第１のトランジスタと、第２のトランジスタと、を有する半導体装置であって、
    前記第１のトランジスタは、第１の半導体層と、第１のゲート電極と、を有し、
    前記半導体装置は、前記第１のトランジスタの少なくとも一部を覆う絶縁膜を有し、
    前記第２のトランジスタは、バックゲート電極と、前記バックゲート電極上の第２の半導体層と、前記第２の半導体層上の第２のゲート電極と、ソース電極と、ドレイン電極と、を有し、
    前記絶縁膜は、前記バックゲート電極と前記第２の半導体層の間に挟まれ、
    前記第２の半導体層は、酸化物半導体層を有し、
    前記バックゲート電極は前記第１のゲート電極と同じ膜から形成され、
    前記第１のゲート電極は前記ソース電極またはドレイン電極の一方と接続していることを特徴とする半導体装置。
  3. 第１のトランジスタと、第２のトランジスタと、容量素子と、を有する半導体装置であって、
    前記第１のトランジスタは、第１の半導体層と、第１のゲート電極と、を有し、
    前記半導体装置は、前記第１のトランジスタの少なくとも一部を覆う絶縁膜を有し、
    前記第２のトランジスタは、バックゲート電極と、前記バックゲート電極上の第２の半導体層と、前記第２の半導体層上の第２のゲート電極と、を有し、
    前記容量素子は、第１の電極と、前記第１の電極上の第２の電極と、を有し
    前記絶縁膜は、前記バックゲート電極と前記第２の半導体層の間に挟まれ、
    前記第２の半導体層は、酸化物半導体層を有し、
    前記バックゲート電極と、前記第１のゲート電極と、前記第２の電極と、は同じ膜から形成されていることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記第１のトランジスタは、ＳＯＩ基板が用いられていることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記絶縁膜は、水平な表面を有することを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第１のゲート電極の上面は、前記絶縁膜から露出していることを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記バックゲート電極と前記第２の半導体層のチャネル形成領域との距離は、前記第１の半導体層の厚さに等しいことを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記半導体装置はメモリ素子であることを特徴とする半導体装置。
  9. 請求項１乃至請求項８のいずれか一項において、
    前記半導体装置は反転素子であることを特徴とする半導体装置。
JP2011031688A 2010-02-19 2011-02-17 半導体装置 Active JP5089784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011031688A JP5089784B2 (ja) 2010-02-19 2011-02-17 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010035435 2010-02-19
JP2010035435 2010-02-19
JP2011031688A JP5089784B2 (ja) 2010-02-19 2011-02-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012199196A Division JP5663540B2 (ja) 2010-02-19 2012-09-11 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2011192979A JP2011192979A (ja) 2011-09-29
JP2011192979A5 JP2011192979A5 (ja) 2012-09-13
JP5089784B2 true JP5089784B2 (ja) 2012-12-05

Family

ID=44475755

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2011031688A Active JP5089784B2 (ja) 2010-02-19 2011-02-17 半導体装置
JP2012199196A Active JP5663540B2 (ja) 2010-02-19 2012-09-11 半導体装置の作製方法
JP2014245657A Withdrawn JP2015084433A (ja) 2010-02-19 2014-12-04 半導体装置
JP2015098315A Active JP6014712B2 (ja) 2010-02-19 2015-05-13 半導体装置
JP2016186493A Active JP6456892B2 (ja) 2010-02-19 2016-09-26 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2012199196A Active JP5663540B2 (ja) 2010-02-19 2012-09-11 半導体装置の作製方法
JP2014245657A Withdrawn JP2015084433A (ja) 2010-02-19 2014-12-04 半導体装置
JP2015098315A Active JP6014712B2 (ja) 2010-02-19 2015-05-13 半導体装置
JP2016186493A Active JP6456892B2 (ja) 2010-02-19 2016-09-26 半導体装置

Country Status (6)

Country Link
US (5) US8541846B2 (ja)
JP (5) JP5089784B2 (ja)
KR (4) KR101820776B1 (ja)
CN (2) CN102763214B (ja)
TW (3) TWI541979B (ja)
WO (1) WO2011102205A1 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102763214B (zh) * 2010-02-19 2015-02-18 株式会社半导体能源研究所 半导体器件
US8416622B2 (en) 2010-05-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
KR102115344B1 (ko) 2010-08-27 2020-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6116149B2 (ja) * 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8907392B2 (en) * 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
JP6174334B2 (ja) * 2012-02-29 2017-08-02 株式会社半導体エネルギー研究所 半導体装置
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9048323B2 (en) * 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6005391B2 (ja) * 2012-05-01 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
DE102013207324A1 (de) * 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
KR102841348B1 (ko) * 2012-11-30 2025-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI690085B (zh) * 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102792747B1 (ko) * 2013-05-20 2025-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
KR102103960B1 (ko) * 2013-08-16 2020-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
JP6406926B2 (ja) * 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
US9754978B2 (en) 2013-10-11 2017-09-05 Sharp Kabushiki Kaisha Semiconductor device with U-shaped active portion
KR20150044324A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
WO2015060133A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG11201606647PA (en) * 2014-03-14 2016-09-29 Semiconductor Energy Lab Co Ltd Circuit system
US9312280B2 (en) * 2014-07-25 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102329498B1 (ko) * 2014-09-04 2021-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20170068511A (ko) 2014-10-06 2017-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US20160191957A1 (en) * 2014-12-31 2016-06-30 Opentv, Inc. Lull management for content delivery
US10522693B2 (en) * 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
TWI686870B (zh) * 2015-03-03 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置
US10298713B2 (en) * 2015-03-30 2019-05-21 Huawei Technologies Co., Ltd. Distributed content discovery for in-network caching
US10032921B2 (en) * 2015-07-31 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10553690B2 (en) 2015-08-04 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9847406B2 (en) 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device
JP6811084B2 (ja) 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
EP3461195B1 (en) 2016-06-03 2023-12-06 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Method and device for transmitting data
KR102330605B1 (ko) * 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10586495B2 (en) 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
US10223194B2 (en) 2016-11-04 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Storage device, semiconductor device, electronic device, and server system
WO2018179121A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 半導体装置および半導体装置の製造方法
JP7213803B2 (ja) * 2017-06-08 2023-01-27 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
CN111357053B (zh) 2017-11-30 2024-05-28 株式会社半导体能源研究所 存储装置
WO2019211697A1 (ja) 2018-05-02 2019-11-07 株式会社半導体エネルギー研究所 半導体装置
JP7520831B2 (ja) 2019-06-28 2024-07-23 株式会社半導体エネルギー研究所 表示装置
WO2021059074A1 (ja) * 2019-09-27 2021-04-01 株式会社半導体エネルギー研究所 記憶装置
JP2022078757A (ja) * 2020-11-13 2022-05-25 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法
WO2023187544A1 (ja) * 2022-03-31 2023-10-05 株式会社半導体エネルギー研究所 半導体装置、記憶装置、及び電子機器

Family Cites Families (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH023149A (ja) * 1988-06-10 1990-01-08 Mitsubishi Electric Corp 半導体記憶装置
JP2637186B2 (ja) * 1988-10-03 1997-08-06 株式会社東芝 半導体装置
US5079606A (en) 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
JPH04273446A (ja) * 1991-02-28 1992-09-29 Sony Corp 半導体装置及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06104405A (ja) * 1992-09-22 1994-04-15 Toshiba Corp スタティック型メモリ
JPH0799251A (ja) 1992-12-10 1995-04-11 Sony Corp 半導体メモリセル
JPH07335907A (ja) * 1994-06-14 1995-12-22 Sony Corp Ｓｏｉ基板に形成したｃｍｏｓトランジスタおよびそのｓｏｉ基板の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1084047A (ja) * 1996-09-06 1998-03-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6028324A (en) * 1997-03-07 2000-02-22 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
JP3644185B2 (ja) * 1997-03-27 2005-04-27 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
US5963412A (en) * 1997-11-13 1999-10-05 Advanced Micro Devices, Inc. Process induced charging damage control device
US6034433A (en) * 1997-12-23 2000-03-07 Intel Corporation Interconnect structure for protecting a transistor gate from charge damage
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6154081A (en) * 1999-06-15 2000-11-28 Delphi Technologies, Inc. Load circuit having extended reverse voltage protection
US6337502B1 (en) * 1999-06-18 2002-01-08 Saifun Semicinductors Ltd. Method and circuit for minimizing the charging effect during manufacture of semiconductor devices
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
JP2001053167A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3749101B2 (ja) 2000-09-14 2006-02-22 株式会社ルネサステクノロジ 半導体装置
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US20020084482A1 (en) * 2000-12-31 2002-07-04 Cetin Kaya Scalable dielectric
JP3884266B2 (ja) * 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4731718B2 (ja) 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
US7317205B2 (en) 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3638926B2 (ja) 2001-09-10 2005-04-13 株式会社半導体エネルギー研究所 発光装置及び半導体装置の作製方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002319682A (ja) * 2002-01-04 2002-10-31 Japan Science & Technology Corp トランジスタ及び半導体装置
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4408057B2 (ja) 2003-05-26 2010-02-03 株式会社半導体エネルギー研究所 記憶装置及び半導体装置
US7200050B2 (en) * 2003-05-26 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Memory unit and semiconductor device
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4009759B2 (ja) * 2004-02-17 2007-11-21 カシオ計算機株式会社 画像処理装置及びその製造方法
US7915723B2 (en) 2004-01-29 2011-03-29 Casio Computer Co., Ltd. Transistor array, manufacturing method thereof and image processor
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US20050275018A1 (en) 2004-06-10 2005-12-15 Suresh Venkatesan Semiconductor device with multiple semiconductor layers
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358354C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN102945857B (zh) * 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) * 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4800700B2 (ja) * 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101050767B1 (ko) * 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007234861A (ja) * 2006-03-01 2007-09-13 Renesas Technology Corp 半導体装置の製造方法
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR100801961B1 (ko) * 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101363555B1 (ko) 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
EP1933365A1 (en) 2006-12-14 2008-06-18 Tofwerk AG Apparatus for mass analysis of ions
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5111867B2 (ja) 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101385464B1 (ko) * 2007-05-14 2014-04-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이와 그 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009117717A (ja) * 2007-11-08 2009-05-28 Sharp Corp 半導体装置及びその製造方法
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101897031B (zh) 2007-12-13 2013-04-17 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101506671B1 (ko) * 2008-02-20 2015-03-27 삼성디스플레이 주식회사 유기 발광 장치 및 그 제조 방법
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010003910A (ja) 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20100054448A (ko) 2008-11-14 2010-05-25 삼성전자주식회사 반도체 소자 및 그 형성 방법
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US20100213458A1 (en) 2009-02-23 2010-08-26 Micron Technology, Inc. Rigid semiconductor memory having amorphous metal oxide semiconductor channels
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
CN112242173B (zh) 2009-10-09 2024-08-20 株式会社半导体能源研究所 半导体器件
CN105070715B (zh) 2009-10-21 2018-10-19 株式会社半导体能源研究所 半导体装置
KR101810254B1 (ko) 2009-11-06 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
CN104393007A (zh) 2009-11-06 2015-03-04 株式会社半导体能源研究所 半导体装置
WO2011058864A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Device including nonvolatile memory element
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
IN2012DN04871A (ja) 2009-12-11 2015-09-25 Semiconductor Energy Laoboratory Co Ltd
KR101481399B1 (ko) 2009-12-18 2015-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102656625B (zh) 2009-12-18 2016-08-03 株式会社半导体能源研究所 用于驱动液晶显示设备的方法
KR20250156859A (ko) 2009-12-28 2025-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
CN102763214B (zh) * 2010-02-19 2015-02-18 株式会社半导体能源研究所 半导体器件

Also Published As

Publication number Publication date
TWI541979B (zh) 2016-07-11
JP2011192979A (ja) 2011-09-29
JP2017011297A (ja) 2017-01-12
JP6456892B2 (ja) 2019-01-23
WO2011102205A1 (en) 2011-08-25
US10020309B2 (en) 2018-07-10
CN102763214B (zh) 2015-02-18
US20190013318A1 (en) 2019-01-10
US20140014955A1 (en) 2014-01-16
KR101820776B1 (ko) 2018-01-22
KR101939713B1 (ko) 2019-01-17
JP2015164220A (ja) 2015-09-10
JP6014712B2 (ja) 2016-10-25
US10424582B2 (en) 2019-09-24
TW201630156A (zh) 2016-08-16
KR20190006090A (ko) 2019-01-16
JP2013048246A (ja) 2013-03-07
JP2015084433A (ja) 2015-04-30
JP5663540B2 (ja) 2015-02-04
US20110204365A1 (en) 2011-08-25
KR20150018589A (ko) 2015-02-23
CN102763214A (zh) 2012-10-31
US8541846B2 (en) 2013-09-24
TWI556406B (zh) 2016-11-01
TW201203514A (en) 2012-01-16
KR20120135407A (ko) 2012-12-13
KR101686089B1 (ko) 2016-12-28
US20170110459A1 (en) 2017-04-20
TW201515192A (zh) 2015-04-16
US9287258B2 (en) 2016-03-15
US20160190149A1 (en) 2016-06-30
KR102049472B1 (ko) 2019-11-27
US9799666B2 (en) 2017-10-24
CN104617105A (zh) 2015-05-13
TWI587480B (zh) 2017-06-11
CN104617105B (zh) 2018-01-26
KR20180008920A (ko) 2018-01-24

Similar Documents

Publication Publication Date Title
JP5089784B2 (ja) 半導体装置
KR101903785B1 (ko) 반도체 장치의 구동 방법
JP5090514B2 (ja) 半導体装置
JP2023171873A (ja) 半導体装置、メモリセル、メモリセルアレイ、不揮発性メモリ
CN103003934B (zh) 半导体器件
JP5767880B2 (ja) 半導体装置
KR101923362B1 (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120726

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120726

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120829

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5089784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250