WO2019211697A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2019211697A1
WO2019211697A1 PCT/IB2019/053299 IB2019053299W WO2019211697A1 WO 2019211697 A1 WO2019211697 A1 WO 2019211697A1 IB 2019053299 W IB2019053299 W IB 2019053299W WO 2019211697 A1 WO2019211697 A1 WO 2019211697A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
insulator
oxide
circuit
conductor
Prior art date
Application number
PCT/IB2019/053299
Other languages
English (en)
French (fr)
Inventor
山崎舜平
加藤清
木村肇
宮口厚
井上達則
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2020516973A priority Critical patent/JP7241068B2/ja
Priority to US17/048,330 priority patent/US11355176B2/en
Priority to CN201980027282.5A priority patent/CN112041825A/zh
Publication of WO2019211697A1 publication Critical patent/WO2019211697A1/ja
Priority to US17/829,579 priority patent/US11742014B2/en
Priority to JP2023033390A priority patent/JP7434629B2/ja
Priority to US18/233,349 priority patent/US20230402084A1/en
Priority to JP2024016811A priority patent/JP2024052754A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • One embodiment of the present invention relates to a semiconductor device.
  • one embodiment of the present invention is not limited to the above technical field.
  • the technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter).
  • One embodiment of the present invention relates to a semiconductor device, a display device, a light-emitting device, a power storage device, a memory device, a driving method thereof, or a manufacturing method thereof.
  • a variety of configurations have been proposed for computer systems that perform information processing.
  • memory units are divided into multiple layers, and storage devices with different performance are assigned to each layer.
  • Architecture is adopted.
  • a structure including a storage device such as a register, a cache memory, a main storage device, and an auxiliary storage device is widely known.
  • Patent Document 1 discloses an invention in which a memory circuit using a transistor including an oxide semiconductor in a semiconductor layer is applied to a register, a cache memory, and a main memory device. Since an oxide semiconductor has a wider band gap than silicon or the like and has a low intrinsic carrier concentration, a transistor including an oxide semiconductor in a semiconductor layer has characteristics with extremely low off-state current. Therefore, stored data can be held for a long time by using the transistor in the memory circuit.
  • Each storage device of register, cache memory, and main storage device has different required performance. For this reason, it is difficult to share a storage area with each other. Specifically, for example, when the storage capacity of the cache memory becomes insufficient, it is difficult to compensate for the shortage by the main storage device.
  • An object of one embodiment of the present invention is to provide a novel semiconductor device. Another object of one embodiment of the present invention is to provide a semiconductor device capable of reducing power consumption. Another object of one embodiment of the present invention is to provide a semiconductor device whose area can be reduced. Another object of one embodiment of the present invention is to provide a semiconductor device capable of increasing the capacity of a memory device.
  • one embodiment of the present invention does not necessarily have to solve all of the problems described above, and may be any that can solve at least one problem. Further, the description of the above problem does not disturb the existence of other problems. Issues other than these will be apparent from the description of the specification, drawings, claims, etc., and it is possible to extract other issues from the description of the specification, drawings, claims, etc. .
  • One embodiment of the present invention includes a memory device and a control circuit, and the memory device includes a first memory circuit that operates in a first memory hierarchy and a second memory circuit that operates in a second memory hierarchy.
  • the first storage hierarchy has a higher access speed than the second storage hierarchy, and the first storage circuit has a function of holding the first capacitor element and the charge held in the first capacitor element.
  • the second memory circuit includes a second transistor, a second capacitor element electrically connected to the gate of the second transistor, and a function of holding charge held in the second capacitor element
  • the first transistor and the third transistor each include a semiconductor layer including an oxide semiconductor, a first gate, and a second gate
  • the control circuit includes: By applying a voltage to the second gate, The second memory circuit is changed from the second memory hierarchy to the first memory hierarchy by inputting the voltage to the second gate of the third transistor and the function of changing the circuit from the first memory hierarchy to the second memory hierarchy.
  • a semiconductor device having a function.
  • the control circuit includes a temperature detection circuit, and the temperature detection circuit has a function of outputting a correction voltage corresponding to the temperature around the storage device.
  • the control circuit is a semiconductor device having a function of changing the voltage applied to the second gate of each of the first and third transistors in accordance with the correction voltage.
  • Another embodiment of the present invention includes a memory device and a control circuit, and the memory device includes a first memory circuit that operates in a first memory hierarchy and a second memory circuit that operates in a second memory hierarchy.
  • the first storage hierarchy has a higher access speed than the second storage hierarchy, and the first storage circuit has a function of holding the first capacitor element and the charge held in the first capacitor element.
  • the first transistor and the third transistor each include a semiconductor layer including an oxide semiconductor, a first gate, and a second gate
  • the control circuit includes: By inputting a voltage to the second gate of the transistor, The function of changing one memory circuit from the first memory hierarchy to the second memory hierarchy, and inputting a voltage to the second gate of the third transistor allows the second memory circuit to be changed from the second memory hierarchy to the first memory hierarchy.
  • the control circuit has a controller, a plurality of voltage generation circuits, and a switching circuit, and the storage device has a use status of the storage capacity of the storage device with respect to the controller.
  • the controller has a function of outputting a signal, and the controller applies a voltage output from any one of the plurality of voltage generation circuits to the second gates of the first and third transistors in accordance with the signal.
  • a semiconductor device having a function of controlling a switching circuit.
  • control circuit includes a temperature detection circuit, and the temperature detection circuit has a function of outputting a correction voltage corresponding to the temperature around the storage device.
  • the control circuit is a semiconductor device having a function of changing the voltage applied to the second gate of each of the first and third transistors in accordance with the correction voltage.
  • Another embodiment of the present invention includes a memory device and a control circuit, and the memory device includes a first memory circuit that operates in a first memory hierarchy and a second memory circuit that operates in a second memory hierarchy.
  • the first storage hierarchy has a higher access speed than the second storage hierarchy, and the first storage circuit has a function of holding the first capacitor element and the charge held in the first capacitor element.
  • the first transistor and the third transistor each include a semiconductor layer including an oxide semiconductor, a first gate, and a second gate
  • the control circuit includes: By inputting a voltage to the second gate of the transistor, The function of changing one memory circuit from the first memory hierarchy to the second memory hierarchy, and inputting a voltage to the second gate of the third transistor allows the second memory circuit to be changed from the second memory hierarchy to the first memory hierarchy.
  • the control circuit has a controller, a plurality of voltage generation circuits, and a switching circuit, and the storage device has a use status of the storage capacity of the storage device with respect to the controller.
  • the controller has a function of outputting a signal, and the controller applies a voltage output from any one of the plurality of voltage generation circuits to the second gates of the first and third transistors in accordance with the signal.
  • the semiconductor device has a function of controlling the switching circuit, and the first memory circuit has a region overlapping with the second memory circuit.
  • control circuit includes a temperature detection circuit, and the temperature detection circuit has a function of outputting a correction voltage corresponding to the temperature around the storage device.
  • the control circuit is a semiconductor device having a function of changing the voltage applied to the second gate of each of the first and third transistors in accordance with the correction voltage.
  • the oxide semiconductor is made of indium, an element M (the element M is aluminum, gallium, yttrium, or tin), or zinc.
  • a semiconductor device having one or more selected materials.
  • a semiconductor device refers to a device using semiconductor characteristics, such as a circuit including a semiconductor element (a transistor, a diode, a photodiode, or the like), a device including the circuit, or the like. In addition, it refers to all devices that can function by utilizing semiconductor characteristics. For example, an integrated circuit, a chip including the integrated circuit, and an electronic component in which the chip is housed in a package are examples of the semiconductor device.
  • a memory device, a display device, a light-emitting device, a lighting device, an electronic device, and the like are themselves semiconductor devices and may include a semiconductor device.
  • X and Y are connected, X and Y are electrically connected, and X and Y are functionally connected. And the case where X and Y are directly connected are disclosed in this specification and the like. Therefore, it is not limited to a predetermined connection relationship, for example, the connection relationship shown in the figure or text, and things other than the connection relation shown in the figure or text are also disclosed in the figure or text.
  • X and Y are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
  • an element for example, a switch, a transistor, a capacitive element, an inductor, a resistance element, a diode, a display, etc.
  • the switch has a function of controlling on / off. That is, the switch is in a conductive state (on state) or a non-conductive state (off state), and has a function of controlling whether or not to pass a current.
  • a circuit for example, a logic circuit (an inverter, a NAND circuit, a NOR circuit, etc.) that enables a functional connection between X and Y, signal conversion, etc.
  • Circuit (DA conversion circuit, AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (boost circuit, step-down circuit, etc.), level shifter circuit that changes signal potential level, etc.), voltage source, current source, switching Circuit, amplifier circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, memory circuit, control circuit, etc.)
  • One or more can be connected between them.
  • a circuit for example, a logic circuit (an inverter, a NAND circuit, a NOR circuit, etc.) that enables a functional connection between X and Y, signal conversion, etc.
  • Circuit (DA conversion circuit, AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power
  • X and Y, the source (or the first terminal) and the drain (or the second terminal) of the transistor are electrically connected to each other, and X and the source (or the first terminal of the transistor). 1 ”, the drain of the transistor (or the second terminal, and the like) and the Y are connected in this order.” Or “the source (or the first terminal, etc.) of the transistor is electrically connected to X, the drain (or the second terminal, etc.) of the transistor is electrically connected to Y, and X, the source of the transistor ( Or the first terminal or the like, the drain of the transistor (or the second terminal, or the like) and Y are electrically connected in this order.
  • X is electrically connected to Y through the source (or the first terminal) and the drain (or the second terminal) of the transistor, and X is the source of the transistor (or the first terminal). Terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order.
  • the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor are separated. Apart from that, the technical scope can be determined.
  • these expression methods are examples, and are not limited to these expression methods.
  • X, Y, Z1, and Z2 are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, and the like).
  • the term “electrically connected” in this specification includes in its category such a case where one conductive film has functions of a plurality of components.
  • a transistor has three terminals called a gate, a source, and a drain.
  • the gate is a control terminal that controls the conduction state of the transistor.
  • Two terminals functioning as a source or a drain are input / output terminals of the transistor.
  • One of the two input / output terminals serves as a source and the other serves as a drain depending on the conductivity type (n-channel type and p-channel type) of the transistor and the potential applied to the three terminals of the transistor.
  • the terms source and drain can be paraphrased.
  • a node can be restated as a terminal, a wiring, an electrode, a conductive layer, a conductor, an impurity region, or the like depending on a circuit configuration, a device structure, or the like. Further, a terminal, a wiring, or the like can be referred to as a node.
  • Voltage is a potential difference from a reference potential.
  • the reference potential is a ground potential (ground potential)
  • “voltage” can be rephrased as “potential”.
  • the ground potential does not necessarily mean 0V. Note that the potential is relative, and the potential applied to the wiring or the like may be changed depending on the reference potential.
  • “current” is defined as a charge transfer phenomenon (electric conduction) associated with the movement of a positive charged body, but the description “electric conduction of a positive charged body” In other words, “negatively charged electric conduction occurs in the opposite direction”. Therefore, in this specification and the like, “current” refers to a charge movement phenomenon (electric conduction) accompanying the movement of carriers unless otherwise specified. Examples of the carrier here include electrons, holes, anions, cations, complex ions, and the like, and the carriers differ depending on the system in which current flows (for example, semiconductor, metal, electrolyte, vacuum, etc.).
  • the “current direction” in the wiring or the like is a direction in which positive carriers move, and is described as a positive current amount.
  • the direction in which the negative carriers move is opposite to the direction of the current, and is expressed by a negative current amount. Therefore, in this specification and the like, when there is no notice about the positive / negative of the current (or the direction of the current), a description such as “current flows from element A to element B” is “current flows from element B to element A” or the like In other words. In addition, a description such as “current is input to element A” can be restated as “current is output from element A” or the like.
  • the ordinal numbers “first”, “second”, and “third” are given to avoid confusion between components. Therefore, the number of components is not limited. Further, the order of the components is not limited. For example, a component referred to as “first” in one embodiment of the present specification is assumed to be a component referred to as “second” in another embodiment or in the claims. There is also a possibility. In addition, for example, the constituent elements referred to as “first” in one embodiment of the present specification and the like may be omitted in other embodiments or in the claims.
  • the terms “upper” and “lower” do not limit that the positional relationship between the constituent elements is directly above or directly below and in direct contact with each other.
  • the expression “electrode B on the insulating layer A” does not require the electrode B to be formed in direct contact with the insulating layer A, and another configuration between the insulating layer A and the electrode B. Do not exclude things that contain elements.
  • conductive layer may be changed to the term “conductive film”.
  • insulating film may be changed to the term “insulating layer”.
  • the term “conductive layer” or “conductive film” may be changed to the term “conductor” in some cases.
  • the terms “insulating layer” and “insulating film” may be changed to the term “insulator”.
  • Electrode and “wiring” do not functionally limit these components.
  • an “electrode” may be used as part of a “wiring” and vice versa.
  • the terms “electrode” and “wiring” include a case where a plurality of “electrodes” and “wirings” are integrally formed.
  • wiring in this specification and the like, terms such as “wiring”, “signal line”, and “power supply line” can be interchanged with each other depending on circumstances or circumstances.
  • the term “wiring” may be changed to a term such as “power supply line”.
  • the reverse is also true, and there are cases where terms such as “signal line” and “power supply line” can be changed to the term “wiring”.
  • a term such as “power line” may be changed to a term such as “signal line”.
  • a term such as “signal line” may be changed to a term such as “power line”.
  • the term “potential” applied to the wiring may be changed to a term “signal” or the like depending on circumstances or circumstances. The reverse is also true, and a term such as “signal” may be changed to a term “potential”.
  • a semiconductor impurity means, for example, a component other than the main component constituting a semiconductor layer.
  • an element having a concentration of less than 0.1 atomic% is an impurity.
  • impurities for example, DOS (Density of States) may be formed in the semiconductor, carrier mobility may be reduced, and crystallinity may be reduced.
  • examples of impurities that change the characteristics of the semiconductor include Group 1 elements, Group 2 elements, Group 13 elements, Group 14 elements, Group 15 elements, and components other than main components Examples include transition metals, and in particular, hydrogen (also included in water), lithium, sodium, silicon, boron, phosphorus, carbon, nitrogen, and the like.
  • oxygen vacancies may be formed by mixing impurities such as hydrogen, for example.
  • impurities such as hydrogen, for example.
  • examples of impurities that change the characteristics of the semiconductor include group 1 elements, group 2 elements, group 13 elements, and group 15 elements excluding oxygen and hydrogen.
  • a switch refers to a switch that is in a conductive state (on state) or a non-conductive state (off state) and has a function of controlling whether or not to pass a current.
  • the switch refers to a switch having a function of selecting and switching a current flow path.
  • an electrical switch, a mechanical switch, or the like can be used. That is, the switch is not limited to a specific one as long as it can control the current.
  • Examples of electrical switches include transistors (eg, bipolar transistors, MOS transistors, etc.), diodes (eg, PN diodes, PIN diodes, Schottky diodes, MIM (Metal Insulator Metal) diodes, MIS (Metal Insulator Semiconductor) diodes. , Diode-connected transistors, etc.), or a logic circuit combining these.
  • transistors eg, bipolar transistors, MOS transistors, etc.
  • diodes eg, PN diodes, PIN diodes, Schottky diodes, MIM (Metal Insulator Metal) diodes, MIS (Metal Insulator Semiconductor) diodes. , Diode-connected transistors, etc.
  • the “conducting state” of the transistor means a state in which the source electrode and the drain electrode of the transistor can be regarded as being electrically short-circuited.
  • non-conducting state of a transistor refers to a state where the source electrode and the drain electrode of the transistor can be regarded as being electrically disconnected. Note that when a transistor is operated as a simple switch, the polarity (conductivity type) of the transistor is not particularly limited.
  • a mechanical switch is a switch using MEMS (micro electro mechanical system) technology such as a digital micromirror device (DMD).
  • MEMS micro electro mechanical system
  • DMD digital micromirror device
  • the switch has an electrode that can be moved mechanically, and operates by controlling conduction and non-conduction by moving the electrode.
  • a novel device can be provided.
  • a semiconductor device capable of reducing power consumption can be provided.
  • a semiconductor device whose area can be reduced can be provided.
  • a semiconductor device capable of increasing the capacity of a memory device can be provided.
  • FIG. 1A is a block diagram illustrating an example of a structure of a storage device.
  • FIG. 1B illustrates an example of a storage area hierarchy in a storage device.
  • FIG. 2 is a diagram illustrating an example of a storage area hierarchy in the storage device.
  • 3A, 3B, and 2B are circuit diagrams illustrating an example of a structure of a memory cell included in the memory device.
  • 4A and 4B are diagrams illustrating an example of a storage area hierarchy in a storage device.
  • FIG. 5 is a block diagram illustrating an example of the configuration of the storage device.
  • FIG. 6 is a block diagram illustrating an example of the configuration of the storage device.
  • FIG. 7 is a block diagram illustrating an example of the configuration of the storage device.
  • FIG. 1A is a block diagram illustrating an example of a structure of a storage device.
  • FIG. 1B illustrates an example of a storage area hierarchy in a storage device.
  • FIG. 2 is a diagram illustrating an
  • FIG. 8 is a block diagram illustrating an example of the configuration of the storage device.
  • FIG. 9 is a block diagram illustrating an example of the configuration of the storage device.
  • FIG. 10 is a block diagram illustrating an example of a configuration of a memory cell array included in the memory device.
  • FIG. 11 is a block diagram illustrating an example of a configuration of a memory cell array included in the memory device.
  • 12A and 12B illustrate an example of a structure of a memory cell array included in a memory device.
  • FIG. 13 is a diagram illustrating an example of a configuration of a memory cell array included in the memory device.
  • FIG. 14 is a cross-sectional view illustrating a configuration example of a semiconductor device.
  • 15A, 15B, and 15C are cross-sectional views illustrating structural examples of transistors.
  • FIG. 16A is a top view illustrating a structural example of a transistor
  • FIGS. 16B and 16C are cross-sectional views illustrating structural examples of the transistor.
  • FIG. 17A is a top view illustrating a structural example of a transistor
  • FIGS. 17B and 17C are cross-sectional views illustrating structural examples of the transistor.
  • 18A is a top view illustrating a structural example of a transistor
  • FIGS. 18B and 18C are cross-sectional views illustrating structural examples of the transistor.
  • FIG. 19A is a top view illustrating a structural example of a transistor
  • FIGS. 19B and 19C are cross-sectional views illustrating structural examples of the transistor.
  • 20A is a top view illustrating a structural example of a transistor
  • FIGS. 16B and 16C are cross-sectional views illustrating structural examples of the transistor.
  • FIG. 17A is a top view illustrating a structural example of a transistor
  • FIGS. 17B and 17C are cross-section
  • FIG. 20B and 20C are cross-sectional views illustrating structural examples of the transistor.
  • FIG. 21A is a top view illustrating a structural example of a transistor
  • FIG. 21B is a perspective view illustrating a structural example of the transistor.
  • 22A and 22B are cross-sectional views illustrating structural examples of transistors.
  • 23A, 23B, 23C, 23D, 23E, 23F, 23G, and 23H are perspective views illustrating examples of electronic devices.
  • 24A and 24B are perspective views illustrating examples of electronic devices.
  • a metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as oxide semiconductors or simply OS), and the like. For example, when a metal oxide is used for an active layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. In other words, in the case where a metal oxide can form a channel formation region of a transistor having at least one of an amplifying function, a rectifying function, and a switching function, the metal oxide is referred to as a metal oxide semiconductor. Can do. In addition, in the case of describing an OS FET or an OS transistor, it can be restated as a transistor including a metal oxide or an oxide semiconductor.
  • metal oxides having nitrogen may be collectively referred to as metal oxides.
  • a metal oxide containing nitrogen may be referred to as a metal oxynitride.
  • the content described in one embodiment is different from the other content described in the embodiment (may be a part of content) and one or more other implementations. Can be applied to, combined with, or replaced with at least one of the contents (or a part of the contents) described in the above form (or one or a plurality of other embodiments).
  • a drawing (or a part thereof) described in one embodiment may be different from another part of the drawing, another drawing (may be a part) described in the embodiment, or one or more different drawings.
  • more drawings can be formed.
  • FIG. 1A illustrates an example of a structure of the semiconductor device 11 of one embodiment of the present invention.
  • the semiconductor device 11 includes a memory circuit 210, a memory circuit 220, a memory circuit 230, a memory circuit 240, and a control circuit 20 that constitute a memory device.
  • the semiconductor device 11 includes an integrated circuit (eg, a CPU, a GPU, or the like), and the memory circuit 210 is included in the integrated circuit.
  • the memory circuit 220 may be included in the integrated circuit.
  • the memory circuit 220 can apply DOSRAM (Dynamic Oxide Semiconductor Random Access Memory) (registered trademark), and the memory circuit 230 can apply NOSRAM (Dynamic Oxide SemiconductorRandom registration). It can. Details of DOSRAM and NOSRAM will be described later.
  • DOSRAM Dynamic Oxide Semiconductor Random Access Memory
  • NOSRAM Dynamic Oxide SemiconductorRandom registration
  • FIG. 1B is an example of a memory circuit of the memory device included in the semiconductor device 11 illustrated in FIG.
  • FIG. 1B is a diagram in which memory circuits of a memory device included in the semiconductor device 11 are hierarchized in order of access speed.
  • the storage circuit 210 is shown as the highest hierarchy
  • the storage circuit 220 is shown as a hierarchy below the storage circuit 210
  • the storage circuit 230 is shown as a hierarchy below the storage circuit 220
  • the storage circuit 240 is shown as the lowest hierarchy. .
  • the memory circuit of the memory device included in the semiconductor device 11 includes the first memory area 110, the second memory area 120, the third memory area 130, and the fourth memory area in order from the highest hierarchy.
  • the first storage area 110 is a storage area such as a register
  • the second storage area 120 is a cache memory storage area
  • the third storage area 130 is a main storage (main memory) storage area
  • a fourth storage area. 140 is treated as a storage area of the auxiliary storage device.
  • the storage circuit 210 in the first storage area 110 holds the result and state of arithmetic processing in an integrated circuit or the like. Therefore, the memory circuit 210 is electrically connected to the memory circuit 220 and the memory circuit 230 in order to transmit and receive data necessary for arithmetic processing.
  • the storage circuit 210 applicable to the first storage area 110 includes, for example, a register, a flip-flop, an SRAM (Static Random Access Memory), and the like.
  • the storage circuit 220 copies and stores a part of the data from the storage circuit 230 functioning as the main storage device which is the third storage area 130. Are electrically connected to the memory circuit 230.
  • the second storage area 120 corresponds to the storage area of the cache memory
  • the second storage area 120 can be further classified and provided in a plurality of hierarchies.
  • FIG. 2 shows a case where the memory circuit 220 is further divided into three layers.
  • the storage circuit 220 in FIG. 2 has storage areas of the cache 121 to the cache 123, and the cache 121 (primary cache, L1 cache) is provided in the lower hierarchy of the first storage area 110.
  • a cache 122 (secondary cache, L2 cache) is provided in the hierarchy of FIG. 5, and a cache 123 (tertiary cache, L3 cache) is provided in the hierarchy lower than the cache 122.
  • the number of layers in the second storage area 120 is not limited to this. That is, the second storage area 120 may be composed of only one layer, or may be composed of two layers, or four or more layers.
  • the storage circuit 240 applicable to the fourth storage area 140 is electrically connected to the storage circuit 230 in order to store data input from the storage circuit 230 in the third storage area.
  • a nonvolatile memory can be included.
  • the non-volatile memory include a flash memory, a hard disk drive, and a solid state drive.
  • the control circuit 20 is electrically connected to the memory circuit 220 and the memory circuit 230.
  • the control circuit 20 has a function of changing the storage area of each layer of the second storage area 120 and the third storage area 130 in the semiconductor device 11.
  • a storage device located in a lower hierarchy is required to have a large capacity and high density (or reduction in the area per bit).
  • the first storage area 110 data used for calculation in an integrated circuit or the like is stored, so that a particularly high speed operation is required.
  • the primary cache located in the highest hierarchy in the second storage area 120 is accessed most frequently, so that high speed operation is required.
  • the secondary cache, the tertiary cache, and the like are not required to operate as fast as the primary cache, but are required to have a large capacity and a smaller area per bit than the primary cache.
  • the number of data rewrites (or the number of refreshes) to the storage device increases, so that the data retention time can be shortened as a specification of the storage device.
  • the number of data rewrites (or the number of refreshes) to the storage device decreases as the storage device is positioned at a lower level, it is necessary to increase the data retention time as the specification of the storage device. .
  • One embodiment of the present invention increases or decreases the storage area of each layer by changing the data retention time of the storage device of each layer according to the usage state of the semiconductor device. That is, the storage device or the semiconductor device of one embodiment of the present invention can change the performance of each layer of the storage device in accordance with the usage situation.
  • the low-level potential and the high-level potential used in the following description do not mean specific potentials, and the specific potential may be different if the wiring is different.
  • the low level potential and the high level potential applied to the wiring WOL may be different from the low level potential and the high level potential applied to the wiring BIL.
  • FIG. 3A shows an example of a circuit configuration of a DOSRAM memory cell.
  • the memory cell 221 includes a transistor M1 and a capacitor element CA.
  • the transistor M1 includes a front gate (sometimes simply referred to as a gate) and a back gate.
  • the first terminal of the transistor M1 is connected to the first terminal of the capacitor CA, the second terminal of the transistor M1 is connected to the wiring BIL, the gate of the transistor M1 is connected to the wiring WOL, and the back gate of the transistor M1 Is connected to the wiring BGL.
  • a second terminal of the capacitor element CA is connected to the wiring CAL.
  • the transistor M1 functions as a write transistor in the memory cell 221.
  • the writing transistor is preferably an OS transistor described later.
  • the wiring BIL functions as a bit line
  • the wiring WOL functions as a word line.
  • the wiring CAL functions as a wiring for applying a predetermined potential to the second terminal of the capacitor CA. It is preferable to apply a low-level potential (sometimes referred to as a reference potential) to the wiring CAL during data writing and data reading.
  • the wiring BGL functions as a wiring for applying a potential to the back gate of the transistor M1.
  • the threshold voltage of the transistor M1 can be increased or decreased.
  • Data writing and reading are performed by applying a high-level potential to the wiring WOL, turning on the transistor M1, and conducting between the wiring BIL and the first terminal of the capacitor CA.
  • data is written by applying a potential corresponding to data to be written to the wiring BIL and writing the potential to the first terminal of the capacitor CA through the transistor M1.
  • a low-level potential is applied to the wiring WOL so that the transistor M1 is turned off, so that the potential can be held in the memory cell 221.
  • the wiring BIL is precharged to an appropriate potential, for example, an intermediate potential between a low level potential and a high level potential, and then the wiring BIL is electrically floated. After that, a high level potential is applied to the wiring WOL to turn on the transistor M1 and change the potential of the wiring BIL. Since the change in the potential of the wiring BIL is determined according to the potential written to the first terminal of the capacitor CA, data held in the memory cell 221 can be read from the changed potential of the wiring BIL.
  • an appropriate potential for example, an intermediate potential between a low level potential and a high level potential
  • a high level potential is applied to the wiring WOL to turn on the transistor M1 and change the potential of the wiring BIL. Since the change in the potential of the wiring BIL is determined according to the potential written to the first terminal of the capacitor CA, data held in the memory cell 221 can be read from the changed potential of the wiring BIL.
  • the memory cell 221 described above is not limited to the circuit configuration illustrated in FIG. 3A, and the circuit configuration of the memory cell 221 may be changed as appropriate.
  • FIG. 3 (B1) shows an example of the circuit configuration of a NOSRAM memory cell.
  • the memory cell 231 includes a transistor M2, a transistor M3, and a capacitor CB.
  • the transistor M2 includes a front gate (sometimes simply referred to as a gate) and a back gate.
  • the transistor M2 functions as a write transistor in the memory cell 231.
  • the writing transistor is preferably an OS transistor described later.
  • the transistor M3 functions as a reading transistor in the memory cell 231.
  • the read transistor is preferably an OS transistor described later or a transistor in which silicon is included in a semiconductor layer. Note that in this operation example, the transistor M3 operates in a saturation region unless otherwise specified. That is, it is assumed that the gate voltage, the source voltage, and the drain voltage of the transistor M3 are appropriately biased to voltages within a range where the transistor M3 operates in the saturation region.
  • the first terminal of the transistor M2 is connected to the first terminal of the capacitor CB, the second terminal of the transistor M2 is connected to the wiring WBL, the gate of the transistor M2 is connected to the wiring WOL, and the back gate of the transistor M2 Is connected to the wiring BGL.
  • a second terminal of the capacitor CB is connected to the wiring CAL.
  • the first terminal of the transistor M3 is connected to the wiring RBL, the second terminal of the transistor M3 is connected to the wiring SL, and the gate of the transistor M3 is connected to the first terminal of the capacitor CB.
  • the wiring WBL functions as a write bit line
  • the wiring RBL functions as a read bit line
  • the wiring WOL functions as a word line.
  • the wiring CAL functions as a wiring for applying a predetermined potential to the second terminal of the capacitor CB. During data retention, it is preferable to apply a low level potential (sometimes referred to as a reference potential) to the wiring CAL. A high level potential is applied to the wiring CAL when data is written or read. Preferably applied
  • the wiring BGL functions as a wiring for applying a potential to the back gate of the transistor M2.
  • the threshold voltage of the transistor M2 can be increased or decreased.
  • Data writing is performed by applying a high-level potential to the wiring WOL, turning on the transistor M2, and conducting between the wiring WBL and the first terminal of the capacitor CB. Specifically, when the transistor M2 is on, a potential corresponding to information recorded in the wiring WBL is applied, and the potential is written to the first terminal of the capacitor CB and the gate of the transistor M3. After that, by applying a low-level potential to the wiring WOL and turning off the transistor M2, the potential of the first terminal of the capacitor CB and the potential of the gate of the transistor M3 are held.
  • Data reading is performed by applying a predetermined potential to the wiring SL. Since the current flowing between the source and drain of the transistor M3 and the potential of the first terminal of the transistor M3 are determined by the potential of the gate of the transistor M3 and the potential of the second terminal of the transistor M3, they are connected to the first terminal of the transistor M3. By reading the potential of the connected wiring RBL, the potential held in the first terminal of the capacitor CB (or the gate of the transistor M3) can be read. That is, information written in the memory cell can be read from the potential held at the first terminal of the capacitor CB (or the gate of the transistor M3).
  • the memory cell 231 described above is not limited to the circuit configuration illustrated in FIG. 3B1, and the circuit configuration of the memory cell 231 may be changed as appropriate.
  • the wiring WBL and the wiring RBL may be combined as a single wiring BIL.
  • a circuit configuration example of the memory cell is illustrated in FIG.
  • the memory cell 232 includes the wiring WBL and the wiring RBL of the memory cell 231 as one wiring BIL, and the second terminal of the transistor M2 and the first terminal of the transistor M3 are connected to the wiring BIL. . That is, the memory cell 232 has a configuration in which the write bit line and the read bit line operate as one wiring BIL.
  • DOSRAM and NOSRAM are storage devices having OS transistors as write transistors, as described above.
  • the semiconductor layer of the OS transistor includes a metal oxide described in Embodiment 3.
  • the metal oxide for example, one or a plurality of materials selected from indium, element M (element M is aluminum, gallium, yttrium, or tin), and zinc can be used.
  • the band gap of the semiconductor layer can be increased. Therefore, the off-state current of the OS transistor can be reduced.
  • the OS transistor can have a back gate by applying the structure described in Embodiment 3.
  • the threshold voltage of the OS transistor can be changed by applying a potential to the back gate.
  • the threshold voltage of the OS transistor can be changed to the negative side by applying a positive potential to the back gate, and conversely, the negative potential is applied to the back gate.
  • the threshold voltage of the OS transistor can be changed to the plus side.
  • the off-state current of the OS transistor can be increased or decreased.
  • the off-state current of the OS transistor is increased, the movement of the charge according to the data held between the source and the drain of the OS transistor is accelerated, so that the data holding time is shortened and the operating speed of the OS transistor is reduced. (Sometimes referred to as drive frequency).
  • the off-state current of the OS transistor is reduced, the movement of charges according to the data held between the source and the drain of the OS transistor is slowed down, so that the data holding time becomes long, and the OS transistor The operating speed can be slowed down. That is, the data retention time and the operation speed can be adjusted by changing the threshold voltage of the OS transistor.
  • the above-described DOSRAM is applied as the memory circuit 220 of the semiconductor device 11 and the above-described NOSRAM is applied as the memory circuit 230 is considered.
  • the storage capacity of the storage circuit 210 used as the first storage area is insufficient, and the storage capacity of the storage circuit 220 used as the second storage area 120.
  • the threshold voltage of the OS transistor included in the memory circuit 220a which is part of the memory circuit 220 is lowered, so that the data retention time of the memory circuit 220a is shortened.
  • the storage circuit 220a can be used as the first storage area 110 by increasing the operation speed.
  • the back gate of the transistor M1 includes, for example, ⁇
  • the memory circuit 220 a can be used as the first memory area 110.
  • the storage capacity of the storage circuit 230 used as the third storage area 130 is insufficient and the storage circuit 220 used as the second storage area 120 is used.
  • the threshold voltage of the OS transistor included in the memory circuit 220b, which is part of the memory circuit 220 is increased to hold data in the memory circuit 220b, as shown in FIG.
  • the storage circuit 220b can be used as the third storage area 130 by increasing the time and decreasing the operation speed.
  • the back gate of the transistor M1 includes, for example, ⁇
  • the memory circuit 220 a can be used as the third storage area 130.
  • the storage circuit 220 when the storage area of the storage circuit 220 is not changed to another layer, that is, the storage circuit 220 is used as the second storage area 120 and is operated as usual.
  • the range of the potential applied to the gate of the transistor M1 is set to ⁇ 0.8 V or more and 2.5 V or less, and for example, a voltage of ⁇ 4.5 V or more and less than ⁇ 1.5 V may be applied to the back gate of the transistor M1. .
  • the storage capacity of the storage circuit 220 used as the second storage area 120 is insufficient, and the storage circuit 230 used as the third storage area 130. 4B, the threshold voltage of the OS transistor included in the memory circuit 230a which is a part of the memory circuit 230 is reduced so that the data in the memory circuit 230a is retained. By shortening the time, the memory circuit 230 a can be used as the second memory area 120.
  • the back gate of the transistor M2 is used.
  • the memory circuit 230 a can be used as the second memory area 120 by applying a voltage of ⁇ 4.5 V or more and less than ⁇ 1.5 V.
  • the storage circuit 240 used as the fourth storage area 140 has insufficient storage capacity, and the storage circuit 230 used as the third storage area 130. 4B, the threshold voltage of the OS transistor included in the memory circuit 230b which is a part of the memory circuit 230 is increased so that the data in the memory circuit 230b is retained. By increasing the time, the storage circuit 230b can be used as the fourth storage area 140.
  • the transistor M2 of the memory cell 231 (memory cell 232) of the memory circuit 230b is operated at a potential range of ⁇ 0.8 V or more and 2.5 V or less to the gate, the back gate of the transistor M2 is used.
  • the memory circuit 230b can be used as the fourth memory area 140 by applying a voltage lower than ⁇ 7.5V.
  • the storage circuit 230 when the storage area of the storage circuit 230 is not changed to another layer, that is, the storage circuit 230 is used as the third storage area 130 and is operated as usual.
  • the range of the potential applied to the gate of the transistor M1 is set to ⁇ 0.8 V or more and 2.5 V or less, and for example, a voltage of ⁇ 7.5 V or more and less than ⁇ 4.5 V may be applied to the back gate of the transistor M1. .
  • the voltage ranges applied to the gates of the transistor M1 of the memory cell 221 and the transistor M2 of the memory cell 231 can be made substantially the same.
  • circuits that generate positive voltages (or negative voltages) to be applied to the gates of the transistors M1 and M2 can be the same circuit. Accordingly, it is not necessary to provide a large number of circuits for generating voltages to be applied to the gates of the transistors M1 and M2, and thus the power consumption of the semiconductor device 11 can be reduced.
  • a negative voltage generation circuit for example, a negative voltage generation circuit for applying to the respective gates of the transistor M1 and the transistor M2) And charge pump circuits, etc.
  • charge pump circuits, etc. are preferably used in common with each other.
  • the range of the voltage applied to the gate and back gate of the transistor M1 (transistor M2) described above is an example.
  • the characteristics of the transistor change depending on the material and structure of the semiconductor layer of the transistor included in the semiconductor device. Therefore, it is necessary to set a range of voltages applied to the gate and the back gate depending on the situation.
  • transistor characteristics may change depending on the environment in which the semiconductor device is driven. Specifically, as the temperature of the environment in which the semiconductor device is driven increases, the drain current corresponding to the gate-source voltage of the transistor increases and the drive frequency of the transistor also increases. That is, depending on the temperature of the environment, the performance of the semiconductor device may change. Therefore, it is more preferable that the semiconductor device have a structure in which the characteristics of the transistor are appropriately adjusted by changing the voltage applied to the back gate of the OS transistor that is the writing transistor in accordance with the temperature of the environment.
  • Each of 220 and the memory circuit 230 can perform an operation suitable for the temperature of the environment.
  • FIG. 5 is a block diagram showing a control circuit 20 for controlling the threshold voltage of the write transistor. Note that FIG. 5 also illustrates the storage unit 30 including the storage circuit 220 and the storage circuit 230 in order to explain electrical connection with the storage device.
  • the control circuit 20 includes a control unit 21, a voltage generation circuit 22 [1] to a voltage generation circuit 22 [P] (P is an integer of 1 or more), a circuit 23A, a circuit 23B, and a temperature detection circuit 25. And having. Note that in the case where the potential of the back gate is not changed according to the temperature of the environment, the control circuit 20 can be configured without the temperature detection circuit 25.
  • the control unit 21 is electrically connected to the storage unit 30, the voltage generation circuit 22 [1] to the voltage generation circuit 22 [P], the circuit 23A, the circuit 23B, and the temperature detection circuit 25.
  • Each of the voltage generation circuits 22 [1] to 22 [P] is electrically connected to the circuit 23A and the circuit 23B.
  • the circuit 23A is electrically connected to the memory circuit 220 via a plurality of wirings BGL1, and the circuit 23B is electrically connected to the memory circuit 230 via a plurality of wirings BGL2.
  • the storage unit 30 transmits to the control unit 21 a signal related to each usage state of the storage circuit 220 and the storage circuit 230 (for example, the ratio of the used storage capacity among all the storage capacities). It has a function.
  • the control unit 21 receives the signal, and in accordance with the usage state, each level of the storage unit 30 (for example, the first storage area 110, the second storage area 120, and the third storage shown in FIG. 1B). In order to change the allocation of the area 130 and the fourth storage area 140), a signal is transmitted to each circuit included in the control circuit 20. Specifically, the control unit 21 transmits signals to the voltage generation circuits 22 [1] to 22 [P], the circuit 23A, and the circuit 23B.
  • Each of the voltage generation circuits 22 [1] to 22 [P] has a function of generating a voltage to be applied to the back gate of the writing transistor. Further, the voltage generation circuit 22 [1] to the voltage generation circuit 22 [P] have a function of starting the generation of the voltage or stopping the generation of the voltage in accordance with a signal sent from the control unit 21. With this function, it is possible to drive only the voltage generation circuit that generates a necessary voltage in the allocation of each layer of the storage unit 30 and to stop the unnecessary voltage generation circuit. Therefore, only the necessary circuits among the voltage generation circuits 22 [1] to 22 [P] can be driven, and thus the power consumption of the control circuit 20 can be reduced.
  • a circuit that generates a negative voltage can use, for example, a charge pump circuit.
  • the circuit 23A has a function of selecting a voltage to be applied to each of the plurality of wirings BGL1 from voltages generated by the voltage generation circuits 22 [1] to 22 [P]. Note that which voltage is selected for each of the plurality of wirings BGL1 is determined according to a signal sent from the control unit 21. With this function, a predetermined voltage can be applied from the wiring BGL1 to the back gate of the writing transistor included in the memory circuit 220, and the memory circuit 220 can be divided into regions according to the layers to which the memory circuit 220 is assigned.
  • the circuit 23A applies p kinds of voltages to the plurality of wirings BGL1, and the memory circuit 220 is increased to p. It can be divided into areas.
  • the circuit 23B has a function of selecting a voltage to be applied to each of the plurality of wirings BGL2 from voltages generated by the voltage generation circuits 22 [1] to 22 [P]. Note that which voltage is selected for each of the plurality of wirings BGL ⁇ b> 2 is determined according to a signal sent from the control unit 21. With this function, a predetermined voltage can be applied from the wiring BGL ⁇ b> 2 to the back gate of the writing transistor included in the memory circuit 230, and the memory circuit 230 can be divided into regions according to the layers to which the memory circuit 230 is assigned.
  • the entire storage capacity of the storage circuit 220 to which the second storage area 120 is allocated is used for data retention.
  • the voltage generation circuit 22 [p1] (p1 is an integer greater than or equal to 1 and less than or equal to P) includes a write included in a memory cell used as the second storage region 120 among the memory cells of the storage circuit 220.
  • a voltage to be applied to the back gate of the transistor is generated, and the voltage generation circuit 22 [p2] (p2 is an integer that is greater than or equal to 1 and less than or equal to P and is not p1) is a third storage area of the memory cells of the storage circuit 230 It is assumed that a voltage to be applied to the back gate of the write transistor included in the memory cell used as 130 is generated.
  • the storage unit 30 determines that the storage capacity of the second storage area 120 is insufficient, the storage unit 30 uses all of the storage capacity of the storage circuit 220 and the storage capacity of the storage circuit 230 The fact that there is a vacancy is transmitted to the control unit 21 as a signal Sig1.
  • the control unit 21 receives the signal and transmits the signal Sig2 to the voltage generation circuit 22 [1] to the voltage generation circuit 22 [P] and transmits the signal Sig3 to the circuit 23B.
  • the signal Sig2 and the signal Sig3 are signals for allocating the second storage area 120 to the storage circuit 230.
  • the signal Sig2 selects a circuit that generates a voltage to be applied to the back gate of the write transistor included in the area. It can be a signal.
  • the voltage generation circuit 22 [p3] (p3 is an integer not less than 1 and not more than P and not p2) is selected as the circuit.
  • the voltage generation circuit 22 [p3] may be the same as the voltage generation circuit 22 [p1] or may be a separate circuit.
  • the voltage generation circuit that is not selected in the signal Sig2 can be configured to stop.
  • the voltage generation circuit can be stopped by turning off electrical connection between the voltage generation circuit and a wiring for supplying a driving voltage by a switching element or the like. As a result, only the necessary voltage generation circuit can be driven, so that the power consumption of the control circuit 20 can be reduced.
  • the signal Sig3 includes a signal including an instruction to apply the voltage generated by the voltage generation circuit 22 [p3] to BGL2 electrically connected to the back gate of the writing transistor in the predetermined region of the memory circuit 230. can do.
  • the signal Sig3 may include a command for continuously applying the voltage generated by the voltage generation circuit 22 [p2] to the back gate of the write transistor included in the third storage region 130 of the storage circuit 230. .
  • the voltage generated by the voltage generation circuit 22 [p3] can be supplied to the back gate of the write transistor in the area to which the second storage area 120 is newly allocated in the storage circuit 230. .
  • the second storage area 120 can be allocated to a predetermined area of the storage circuit 230.
  • the block diagram shown in FIG. 7 is a continuation of the block diagram shown in FIG. 6, and when the signal Sig3 is sent to the circuit 23B, the remaining storage capacity of the storage circuit 230 of the storage unit 30 is vacant. An example in which all of the above are assigned to the second storage area 120 is shown.
  • the temperature detection circuit 25 can be configured as shown in FIG. 8 as an example.
  • FIG. 8 also illustrates the control unit 21, the voltage generation circuit 22 [1], the voltage generation circuit 22 [P], the circuit 23A, and the wiring BGL1. Show. Note that the circuit 23B, the wiring BGL2, and the storage unit 30 are omitted.
  • the temperature detection circuit 25 includes a temperature sensor 25a, an analog / digital conversion circuit 25b, and a voltage control circuit 25c.
  • the temperature sensor 25a has a function of sensing the temperature around the semiconductor device 11 and outputting an analog signal corresponding to the temperature.
  • the outputted analog signal is sent to the analog-digital conversion circuit 25b.
  • a resistance temperature detector such as platinum, nickel, or copper, a thermistor, a thermocouple, an IC temperature sensor, or the like can be used.
  • the analog-digital conversion circuit 25b has a function of converting an analog signal into a digital signal.
  • the digital signal is sent to the voltage control circuit 25c.
  • the voltage control circuit 25c has a function of generating a correction voltage according to the digital signal.
  • the voltage control circuit 25c includes a storage device in which a correspondence table for associating digital signals and correction voltages is recorded, and a circuit that generates correction voltages. The height of the corresponding correction voltage is read out from the received digital signal. After reading out the height of the correction voltage, the correction voltage is generated by a circuit that generates the correction voltage, and is sent to the circuit 23A and the circuit 23B via the control unit 21. 5, 6, 7, and 8, the temperature detection circuit 25 is electrically connected to the control unit 21, but the temperature detection circuit 25 is directly connected to the circuit 23 ⁇ / b> A and the circuit 23 ⁇ / b> B. It may be connected to.
  • the circuit 23A (circuit 23B) includes a plurality of capacitor elements CF, and one of the two pairs of electrodes of the plurality of capacitor elements CF is electrically connected to the plurality of wirings BGL1 (a plurality of wirings BGL2). It is assumed that The correction voltage sent to the circuit 23A (circuit 23B) is applied to the other of the two pairs of electrodes of the capacitive element CF.
  • the circuit 23A (circuit 23B) has an internal circuit 23IN.
  • the internal circuit 23IN receives a signal from the control unit 21, and in response to the signal, the internal circuit 23IN applies the voltage generation circuit 22 [1] to the voltage generation circuit 22 [P] to each of the plurality of wirings BGL1 (a plurality of wirings BGL2). It has a function of applying a plurality of generated voltages.
  • the internal circuit 23IN applies a potential to the plurality of wirings BGL1 (a plurality of wirings BGL2), and then the two pairs of the capacitor elements A correction voltage is applied to the other electrode. Accordingly, the potentials of the plurality of wirings BGL1 (the plurality of wirings BGL2) vary according to the correction voltage due to the capacitive coupling of the capacitive elements CF connected thereto. As described above, since the semiconductor device 11 includes the temperature detection circuit 25, the characteristics of the write transistor of the storage unit 30 can be corrected in accordance with the temperature of the environment.
  • Embodiment 2 In this embodiment, a configuration example of the memory cell array 40 and its peripheral circuits that constitute the DOSRAM, NOSRAM, and the like described in the above embodiment will be described.
  • the memory cell array 40 and its peripheral circuits are collectively referred to as a storage device 200.
  • FIG. 9 shows an example of the configuration of the storage device.
  • the storage device 200 includes a peripheral circuit 50 and a memory cell array 40.
  • the peripheral circuit 50 includes a row decoder 53, a word line driver circuit 51, a bit line driver circuit 52, an output circuit 54, and a control logic circuit 56.
  • FIG. 9 also shows the control circuit 20 described in the first embodiment.
  • the bit line driver circuit 52 includes a column decoder 52a, a precharge circuit 52b, a sense amplifier 52c, and a write circuit 52d.
  • the precharge circuit 52b has a function of precharging the wiring SL, the wiring CAL, the wiring BIL, and the like.
  • the sense amplifier 52c has a function of amplifying a data signal read from the wiring BIL and the wiring RBL. Note that the wiring SL, the wiring CAL, and the wiring RBL are wirings connected to the memory cells included in the memory cell array 40, and will be described in detail later.
  • the amplified data signal is output to the outside of the storage device 200 as a digital data signal RDATA through the output circuit 54.
  • the storage device 200 is supplied with a low power supply voltage (VSS), a high power supply voltage (VDD) for the peripheral circuit 50, and a high power supply voltage (VIL) for the memory cell array 40 as power supply voltages from the outside.
  • VSS low power supply voltage
  • VDD high power supply voltage
  • VIL high power supply voltage
  • control signals CE, WE, RE
  • an address signal ADDR is input to the storage device 200 from the outside.
  • the address signal ADDR is input to the row decoder 53 and the column decoder 52a, and WDATA is input to the write circuit 52d.
  • the control logic circuit 56 processes external input signals (CE, WE, RE) to generate control signals for the row decoder 53 and the column decoder 52a.
  • CE is a chip enable signal
  • WE is a write enable signal
  • RE is a read enable signal.
  • the signal processed by the control logic circuit 56 is not limited to this, and other control signals may be input as necessary.
  • each above-mentioned circuit or each signal can be suitably discarded as needed.
  • the peripheral circuit 50 is composed of OS transistors. By doing so, the peripheral circuit 50 and the memory cell array 40 can be manufactured in the same manufacturing process, and the manufacturing cost of the memory device 200 can be kept low.
  • FIG. 10 shows details of the memory cell array 40 when DOSRAM is applied as the memory cell.
  • the memory cell array 40 has m ⁇ n memory cells 221 in total, where m (m is an integer of 1 or more) in a column and n (n is an integer of 1 or more) in a row.
  • Memory cells 221 are arranged in a matrix.
  • the address of the memory cell 221 is also shown, and [1,1], [m, 1], [i, j], [1, n], [m, n] (i is 1 is an integer from 1 to m, and j is an integer from 1 to n.)
  • the memory cell is illustrated.
  • the number of wirings WOL connecting the memory cell array 40 and the word line driver circuit 51 is m (in FIG. 10, wirings WOL [1], WOL [i], Only the wiring WOL [m] is shown), and the number of wirings BGL connecting the memory cell array 40 and the control circuit 20 is also m (in FIG. 10, the wiring BGL [1] and the wiring BGL [i] ], Only the wiring BGL [m] is shown. Further, the number of wirings BIL connecting the memory cell array 40 and the bit line driver circuit 52 is n (in FIG. 10, only the wiring BIL [1], the wiring BIL [j], and the wiring BIL [n] are illustrated. Is shown.)
  • FIG. 11 shows details of the memory cell array 40 when NOSRAM is applied as the memory cell.
  • the memory cell array 40 includes m (n is an integer equal to or greater than 1) m in one column and n (n is an integer equal to or greater than 1) in one row, a total of m ⁇ n memory cells 231.
  • Memory cells 231 are arranged in a matrix. In FIG. 11, the address of the memory cell 231 is also shown, and [1,1], [m, 1], [i, j], [1, n], [m, n] (i is 1 is an integer from 1 to m, and j is an integer from 1 to n.) The memory cell is illustrated.
  • the number of wirings WOL connecting the memory cell array 40 and the word line driver circuit 51 is m (in FIG. 11, the wirings WOL [1], WOL [i], Only the wiring WOL [m] is shown), and the number of wirings BGL connecting the memory cell array 40 and the control circuit 20 is also m (in FIG. 11, the wiring BGL [1] and the wiring BGL [i]. ], Only the wiring BGL [m] is shown. Note that although the number of wirings of the wiring CAL is m (in FIG. 11, only the wiring CAL [1], the wiring CAL [i], and the wiring CAL [m] are illustrated), the wiring CAL is used. Thus, the connection destination with the memory cell 231 is omitted.
  • the number of wirings RBL, wirings WBL, and wirings SL that connect the memory cell array 40 and the bit line driver circuit 52 is n (in FIG. 11, wirings RBL [1] and RBL [j]). Only the wiring RBL [n], the wiring WBL [1], the wiring WBL [j], the wiring WBL [n], the wiring SL [1], the wiring SL [j], and the wiring SL [n] are illustrated.
  • the regions of the layers of the memory device described in Embodiment 1 are provided. Changes are made on a line-by-line basis.
  • the arrangement of the wiring BGL electrically connected to the back gate of the transistor M1 (transistor M2) of the memory cell 221 (memory cell 231) included in the memory cell array 40 is not limited to FIGS.
  • a wiring BGL is provided for each of the transistors M1 (transistors M2) of the plurality of memory cells 221 (memory cells 231), and the region of each layer of the memory device is changed for each memory cell 221 (memory cell 231). Good.
  • the memory cell 221 (memory cell 231) of the memory cell array 40 is divided into 2 ⁇ 2 and 2 ⁇ 3 regions, and different wirings BGL are provided for the respective regions, so that the regions of each layer of the memory device Changes may be made.
  • the memory cell 221 and the memory cell 231 are arranged two-dimensionally. However, as shown in FIGS. It is good also as a structure arrange
  • the wiring BIL provided in the memory cell array 40 is substantially perpendicular to the bit line driver circuit 52.
  • the plurality of memory cell arrays 40 and the bit line driver circuit 52 are overlapped with each other.
  • 12A and 12B illustrate the case of the memory cell 221, the memory cell 231 can be similarly arranged three-dimensionally.
  • the bit line driver circuit 52 is illustrated in the lower layer. Instead of the bit line driver circuit 52, the word line driver circuit 51, the row decoder 53, or a plurality of these are selected and stacked. It may be a circuit.
  • the circuit area can be reduced and the storage capacity can be increased.
  • the memory cell array 40 shown in FIG. 10 is provided in a plurality, but the memory cell arrays 40 shown in FIGS. 10 and 11 are overlapped with each other as shown in FIG. It is good also as a structure. That is, the storage device 200 may have a configuration in which the DOSRAM and the NOSRAM overlap each other, that is, a configuration in which the storage circuit 220 and the storage circuit 230 overlap each other. In FIG. 13, the electrical connection between each memory cell array 40 and the bit line driver circuit 52 is omitted in order to clearly show the overlapping configuration. In FIG.
  • the bit line driver circuit 52 is illustrated in the lower layer, but instead of the bit line driver circuit 52, a word line driver circuit 51, a row decoder 53, or a circuit in which a plurality of these are selected and stacked may be used. .
  • a word line driver circuit 51 a word line driver circuit 51, a row decoder 53, or a circuit in which a plurality of these are selected and stacked may be used.
  • the circuits can be shared with each other in the operations of the memory circuit 220 and the memory circuit 230.
  • one embodiment of the present invention is not limited to the circuit structure described in this embodiment and can be changed as appropriate.
  • the case where the memory cell 221 and the memory cell 231 are applied to the memory cell array 40 has been described, but another memory cell may be applied.
  • a semiconductor device illustrated in FIG. 14 includes a transistor 300, a transistor 500, and a capacitor 600.
  • 15A is a cross-sectional view of the transistor 500 in the channel length direction
  • FIG. 15B is a cross-sectional view of the transistor 500 in the channel width direction
  • FIG. 15C is a cross-sectional view of the transistor 300 in the channel width direction.
  • the transistor 500 is a transistor (OS transistor) having a metal oxide in a channel formation region. Since the transistor 500 has a small off-state current, the transistor 500 can hold the first data for a long time by using it for a semiconductor device, particularly the transistor M2 of the memory cell 231. That is, since the frequency of the refresh operation is low or the refresh operation is not required, the power consumption of the semiconductor device can be reduced.
  • OS transistor transistor having a metal oxide in a channel formation region. Since the transistor 500 has a small off-state current, the transistor 500 can hold the first data for a long time by using it for a semiconductor device, particularly the transistor M2 of the memory cell 231. That is, since the frequency of the refresh operation is low or the refresh operation is not required, the power consumption of the semiconductor device can be reduced.
  • the transistor 500 is provided above the transistor 300, and the capacitor 600 is provided above the transistor 300 and the transistor 500. Note that the capacitor 600 can be the capacitor CB in the memory cell 231.
  • the transistor 300 includes a conductor 316, an insulator 315, a semiconductor region 313 including a part of the substrate 311, a low resistance region 314a functioning as a source region or a drain region, and a low resistance region 314b. .
  • the transistor 300 can be used, for example, as the transistor M3 in the above embodiment.
  • the upper surface of the semiconductor region 313 and the side surface in the channel width direction are covered with a conductor 316 with an insulator 315 interposed therebetween.
  • a conductor 316 with an insulator 315 interposed therebetween.
  • the transistor 300 may be either a p-channel type or an n-channel type.
  • the region in which the channel of the semiconductor region 313 is formed, the region in the vicinity thereof, the low resistance region 314a that serves as the source region or the drain region, the low resistance region 314b, and the like preferably include a semiconductor such as a silicon semiconductor. It preferably contains crystalline silicon. Alternatively, a material containing Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide), or the like may be used. A structure using silicon in which effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing may be employed. Alternatively, the transistor 300 may be a HEMT (High Electron Mobility Transistor) by using GaAs, GaAlAs, or the like.
  • HEMT High Electron Mobility Transistor
  • the low-resistance region 314a and the low-resistance region 314b provide an n-type conductivity element such as arsenic or phosphorus, or p-type conductivity such as boron, in addition to the semiconductor material used for the semiconductor region 313. Containing elements.
  • the conductor 316 functioning as a gate electrode includes a semiconductor material such as silicon, a metal material, an alloy containing an element imparting n-type conductivity such as arsenic or phosphorus, or an element imparting p-type conductivity such as boron.
  • a conductive material such as a material or a metal oxide material can be used.
  • the threshold voltage of the transistor can be adjusted by selecting the material of the conductor. Specifically, it is preferable to use a material such as titanium nitride or tantalum nitride for the conductor. Further, in order to achieve both conductivity and embeddability, it is preferable to use a metal material such as tungsten or aluminum as a laminate for the conductor, and tungsten is particularly preferable from the viewpoint of heat resistance.
  • the transistor 300 illustrated in FIGS. 14A and 14B is an example, and is not limited to the structure, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • the transistor 300 may have a structure similar to that of the transistor 500 including an oxide semiconductor (not illustrated). Note that details of the transistor 500 will be described later.
  • An insulator 320, an insulator 322, an insulator 324, and an insulator 326 are stacked in this order so as to cover the transistor 300.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, or the like is used. That's fine.
  • silicon oxynitride refers to a material having a higher oxygen content than nitrogen as its composition
  • silicon nitride oxide refers to a material having a higher nitrogen content than oxygen as its composition.
  • aluminum oxynitride refers to a material having a higher oxygen content than nitrogen as its composition
  • aluminum nitride oxide refers to a material having a higher nitrogen content than oxygen as its composition.
  • the insulator 322 may have a function as a planarization film for reducing a step generated by the transistor 300 or the like provided thereunder.
  • the upper surface of the insulator 322 may be planarized by a planarization process using a chemical mechanical polishing (CMP) method or the like to improve planarity.
  • CMP chemical mechanical polishing
  • the insulator 324 is preferably formed using a film having a barrier property such that hydrogen and impurities do not diffuse from the substrate 311 or the transistor 300 into a region where the transistor 500 is provided.
  • a film having a barrier property against hydrogen for example, silicon nitride formed by a CVD method can be used.
  • silicon nitride formed by a CVD method when hydrogen diffuses into a semiconductor element including an oxide semiconductor such as the transistor 500, characteristics of the semiconductor element may be deteriorated. Therefore, a film for suppressing hydrogen diffusion is preferably used between the transistor 500 and the transistor 300.
  • the film that suppresses the diffusion of hydrogen is a film with a small amount of hydrogen desorption.
  • the amount of desorption of hydrogen can be analyzed using, for example, a temperature programmed desorption gas analysis method (TDS).
  • TDS temperature programmed desorption gas analysis method
  • the amount of hydrogen desorbed from the insulator 324 is calculated by converting the amount of desorption converted to hydrogen atoms per area of the insulator 324 in the range of the surface temperature of the film from 50 ° C. to 500 ° C. in TDS analysis. 10 ⁇ 10 15 atoms / cm 2 or less, preferably 5 ⁇ 10 15 atoms / cm 2 or less.
  • the insulator 326 preferably has a lower relative dielectric constant than the insulator 324.
  • the dielectric constant of the insulator 326 is preferably less than 4, and more preferably less than 3.
  • the relative dielectric constant of the insulator 326 is preferably equal to or less than 0.7 times, more preferably equal to or less than 0.6 times that of the insulator 324.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 are embedded with the capacitor 600 or the conductor 328 connected to the transistor 500, the conductor 330, and the like.
  • the conductor 328 and the conductor 330 function as plugs or wirings.
  • a conductor having a function as a plug or a wiring may be given the same reference numeral by collecting a plurality of structures.
  • the wiring and the plug connected to the wiring may be integrated. That is, a part of the conductor may function as a wiring, and a part of the conductor may function as a plug.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material is used as a single layer or a stacked layer. be able to. It is preferable to use a high-melting-point material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is particularly preferable to use tungsten. Or it is preferable to form with low resistance conductive materials, such as aluminum and copper. Wiring resistance can be lowered by using a low-resistance conductive material.
  • a wiring layer may be provided over the insulator 326 and the conductor 330.
  • an insulator 350, an insulator 352, and an insulator 354 are sequentially stacked.
  • a conductor 356 is formed in the insulator 350, the insulator 352, and the insulator 354.
  • the conductor 356 functions as a plug connected to the transistor 300 or a wiring. Note that the conductor 356 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 350 is preferably an insulator having a barrier property against hydrogen, similarly to the insulator 324.
  • the conductor 356 preferably includes a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in an opening portion of the insulator 350 having a barrier property against hydrogen.
  • tantalum nitride may be used as the conductor having a barrier property against hydrogen. Further, by stacking tantalum nitride and tungsten having high conductivity, diffusion of hydrogen from the transistor 300 can be suppressed while maintaining conductivity as a wiring. In this case, it is preferable that the tantalum nitride layer having a barrier property against hydrogen be in contact with the insulator 350 having a barrier property against hydrogen.
  • a wiring layer may be provided over the insulator 354 and the conductor 356.
  • an insulator 360, an insulator 362, and an insulator 364 are sequentially stacked.
  • a conductor 366 is formed in the insulator 360, the insulator 362, and the insulator 364.
  • the conductor 366 functions as a plug or a wiring. Note that the conductor 366 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • an insulator having a barrier property against hydrogen is preferably used as the insulator 360.
  • the conductor 366 preferably includes a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is preferably formed in the opening of the insulator 360 having a barrier property against hydrogen.
  • a wiring layer may be provided over the insulator 364 and the conductor 366.
  • an insulator 370, an insulator 372, and an insulator 374 are sequentially stacked.
  • a conductor 376 is formed in the insulator 370, the insulator 372, and the insulator 374.
  • the conductor 376 functions as a plug or a wiring. Note that the conductor 376 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 370 is preferably an insulator having a barrier property against hydrogen, similarly to the insulator 324.
  • the conductor 376 preferably includes a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is preferably formed in the opening portion of the insulator 370 having a barrier property against hydrogen.
  • a wiring layer may be provided over the insulator 374 and the conductor 376.
  • an insulator 380, an insulator 382, and an insulator 384 are sequentially stacked.
  • a conductor 386 is formed over the insulator 380, the insulator 382, and the insulator 384.
  • the conductor 386 has a function as a plug or a wiring. Note that the conductor 386 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • an insulator having a barrier property against hydrogen is preferably used as the insulator 380.
  • the conductor 386 preferably includes a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is preferably formed in the opening portion of the insulator 380 having a barrier property against hydrogen.
  • the semiconductor device has been described above, the semiconductor device according to this embodiment It is not limited to this.
  • the number of wiring layers similar to the wiring layer including the conductor 356 may be three or less, or the number of wiring layers similar to the wiring layer including the conductor 356 may be five or more.
  • an insulator 510, an insulator 512, an insulator 514, and an insulator 516 are sequentially stacked.
  • Any of the insulator 510, the insulator 512, the insulator 514, and the insulator 516 is preferably formed using a substance having a barrier property against oxygen or hydrogen.
  • a film having a barrier property so that hydrogen and impurities do not diffuse from a region where the substrate 311 or the transistor 300 is provided to a region where the transistor 500 is provided for example.
  • a material similar to that of the insulator 324 can be used.
  • silicon nitride formed by a CVD method can be used as an example of a film having a barrier property against hydrogen.
  • silicon nitride formed by a CVD method when hydrogen diffuses into a semiconductor element including an oxide semiconductor such as the transistor 500, characteristics of the semiconductor element may be deteriorated. Therefore, a film for suppressing hydrogen diffusion is preferably used between the transistor 500 and the transistor 300.
  • the film that suppresses the diffusion of hydrogen is a film with a small amount of hydrogen desorption.
  • a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide is preferably used for the insulator 510 and the insulator 514.
  • aluminum oxide has a high blocking effect that prevents the film from permeating both oxygen and impurities such as hydrogen and moisture, which cause fluctuations in the electrical characteristics of the transistor. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the transistor 500 during and after the manufacturing process of the transistor. In addition, release of oxygen from the oxide included in the transistor 500 can be suppressed. Therefore, it is suitable for use as a protective film for the transistor 500.
  • the insulator 512 and the insulator 516 can be formed using the same material as the insulator 320.
  • a material having a relatively low relative dielectric constant to these insulators, parasitic capacitance generated between wirings can be reduced.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 512 and the insulator 516.
  • a conductor 518 In the insulator 510, the insulator 512, the insulator 514, and the insulator 516, a conductor 518, a conductor included in the transistor 500 (eg, the conductor 503), and the like are embedded. Note that the conductor 518 functions as a plug or a wiring connected to the capacitor 600 or the transistor 300.
  • the conductor 518 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 510 and the conductor 518 in a region in contact with the insulator 514 are preferably conductors having a barrier property against oxygen, hydrogen, and water.
  • the transistor 300 and the transistor 500 can be separated by a layer having a barrier property against oxygen, hydrogen, and water, and diffusion of hydrogen from the transistor 300 to the transistor 500 can be suppressed.
  • a transistor 500 is provided above the insulator 516.
  • the transistor 500 is provided over the insulator 514 and the insulator 516, and the conductor 503 which is embedded in the insulator 514 and the insulator 516.
  • the insulator 544 is provided between the oxide 530a, the oxide 530b, the conductor 542a, the conductor 542b, and the insulator 580.
  • a conductor 560 includes a conductor 560a provided inside the insulator 550 and a conductor provided so as to be embedded inside the conductor 560a. 560b.
  • an insulator 574 is preferably provided over the insulator 580, the conductor 560, and the insulator 550.
  • oxide 530a the oxide 530b, and the oxide 530c may be collectively referred to as an oxide 530.
  • the transistor 500 a structure in which three layers of the oxide 530a, the oxide 530b, and the oxide 530c are stacked in the vicinity of the region where the channel is formed is described; however, the present invention is not limited thereto. It is not a thing. For example, a structure in which a single layer of the oxide 530b, a two-layer structure of the oxide 530b and the oxide 530a, a two-layer structure of the oxide 530b and the oxide 530c, or a stacked structure of four or more layers may be employed.
  • the conductor 560 is illustrated as a two-layer structure; however, the present invention is not limited to this.
  • the conductor 560 may have a single-layer structure or a stacked structure including three or more layers.
  • the transistor 500 illustrated in FIGS. 14A, 14B, 15A, and 15B is an example and is not limited to the structure, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • the conductor 560 functions as a gate electrode of the transistor, and the conductor 542a and the conductor 542b function as a source electrode or a drain electrode, respectively.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region sandwiched between the conductors 542a and 542b.
  • the arrangement of the conductor 560, the conductor 542a, and the conductor 542b is selected in a self-aligned manner with respect to the opening of the insulator 580. That is, in the transistor 500, the gate electrode can be disposed in a self-aligned manner between the source electrode and the drain electrode. Therefore, the conductor 560 can be formed without providing a margin for alignment, so that the area occupied by the transistor 500 can be reduced. Thereby, miniaturization and high integration of the semiconductor device can be achieved.
  • the conductor 560 is formed in a self-aligned manner in a region between the conductors 542a and 542b, the conductor 560 does not have a region overlapping with the conductor 542a or the conductor 542b. Accordingly, parasitic capacitance formed between the conductor 560 and the conductors 542a and 542b can be reduced. Thus, the switching speed of the transistor 500 can be improved and high frequency characteristics can be obtained.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 503 may function as a second gate (also referred to as a bottom gate) electrode.
  • the threshold voltage of the transistor 500 can be controlled by changing the potential applied to the conductor 503 independently of the potential applied to the conductor 560 without being linked.
  • the threshold voltage of the transistor 500 can be higher than 0 V and the off-state current can be reduced. Therefore, when a negative potential is applied to the conductor 503, the drain current when the potential applied to the conductor 560 is 0 V can be made smaller than when a negative potential is not applied.
  • the conductor 503 is disposed so as to overlap with the oxide 530 and the conductor 560. Accordingly, when a potential is applied to the conductor 560 and the conductor 503, the electric field generated from the conductor 560 and the electric field generated from the conductor 503 are connected to cover the channel formation region formed in the oxide 530. Can do.
  • a transistor structure in which a channel formation region is electrically surrounded by an electric field of the first gate electrode and the second gate electrode is referred to as a surrounded channel (S-channel) structure.
  • the conductor 503 has the same structure as that of the conductor 518, and a conductor 503a is formed in contact with the inner walls of the openings of the insulator 514 and the insulator 516, and a conductor 503b is further formed inside.
  • the insulator 520, the insulator 522, the insulator 524, and the insulator 550 have a function as a gate insulating film.
  • the insulator 524 in contact with the oxide 530 is preferably an insulator containing more oxygen than oxygen that satisfies the stoichiometric composition. That is, it is preferable that an excess oxygen region be formed in the insulator 524.
  • an insulator containing excess oxygen in contact with the oxide 530 oxygen vacancies in the oxide 530 can be reduced and the reliability of the transistor 500 can be improved.
  • an oxide material from which part of oxygen is released by heating is preferably used as the insulator having an excess oxygen region.
  • the oxide that desorbs oxygen by heating means that the amount of desorbed oxygen in terms of oxygen atom is 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1 in TDS (Thermal Desorption Spectroscopy) analysis.
  • the oxide film has a thickness of 0.0 ⁇ 10 19 atoms / cm 3 or more, more preferably 2.0 ⁇ 10 19 atoms / cm 3 or more, or 3.0 ⁇ 10 20 atoms / cm 3 or more.
  • the surface temperature of the film at the time of the TDS analysis is preferably in the range of 100 ° C. to 700 ° C., or 100 ° C. to 400 ° C.
  • the insulator 522 preferably has a function of suppressing diffusion of oxygen (for example, oxygen atoms and oxygen molecules) (the oxygen hardly transmits).
  • the insulator 522 have a function of suppressing diffusion of oxygen and impurities so that oxygen included in the oxide 530 does not diffuse to the insulator 520 side. Further, the conductor 503 can be prevented from reacting with the oxygen included in the insulator 524 and the oxide 530.
  • the insulator 522 includes, for example, aluminum oxide, hafnium oxide, aluminum and an oxide containing hafnium (hafnium aluminate), tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), or An insulator containing a so-called high-k material such as (Ba, Sr) TiO 3 (BST) is preferably used in a single layer or a stacked layer. As transistor miniaturization and higher integration progress, problems such as leakage current may occur due to the thinning of the gate insulating film. By using a high-k material for the insulator functioning as a gate insulating film, the gate potential during transistor operation can be reduced while maintaining the physical film thickness.
  • an insulator including one or both of oxides of aluminum and hafnium which is an insulating material having a function of suppressing diffusion of impurities and oxygen (the oxygen hardly transmits) may be used.
  • the insulator containing one or both of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 522 is formed using such a material, the insulator 522 suppresses release of oxygen from the oxide 530 and entry of impurities such as hydrogen from the periphery of the transistor 500 to the oxide 530. Acts as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon insulator, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
  • the insulator 520 is preferably thermally stable.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • an insulator of a high-k material with silicon oxide or silicon oxynitride, an insulator 520 with a stacked structure that is thermally stable and has a high relative dielectric constant can be obtained.
  • the insulator 520, the insulator 522, and the insulator 524 may have a stacked structure of two or more layers.
  • the present invention is not limited to a laminated structure made of the same material, and may be a laminated structure made of different materials.
  • the oxide 530 includes an In-M-Zn oxide (the element M is aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium) It is preferable to use a metal oxide such as one or more selected from hafnium, tantalum, tungsten, or magnesium.
  • the In-M-Zn oxide that can be used as the oxide 530 is preferably a CAAC-OS or a CAC-OS described in Embodiment 4.
  • an In—Ga oxide or an In—Zn oxide may be used as the oxide 530.
  • the metal oxide that functions as a channel formation region in the oxide 530 preferably has a band gap of 2 eV or more, preferably 2.5 eV or more. In this manner, off-state current of a transistor can be reduced by using a metal oxide having a large band gap.
  • the oxide 530 includes the oxide 530a below the oxide 530b, diffusion of impurities from the structure formed below the oxide 530a to the oxide 530b can be suppressed. In addition, by including the oxide 530c over the oxide 530b, diffusion of impurities from the structure formed above the oxide 530c to the oxide 530b can be suppressed.
  • the oxide 530 preferably has a stacked structure of oxides having different atomic ratios of metal atoms.
  • the atomic ratio of the element M in the constituent element is larger than the atomic ratio of the element M in the constituent element in the metal oxide used for the oxide 530b. It is preferable.
  • the atomic ratio of the element M to In is preferably larger than the atomic ratio of the element M to In in the metal oxide used for the oxide 530b.
  • the atomic ratio of In to the element M is preferably larger than the atomic ratio of In to the element M in the metal oxide used for the oxide 530a.
  • a metal oxide that can be used for the oxide 530a or the oxide 530b can be used.
  • the energy at the lower end of the conduction band of the oxide 530a and the oxide 530c is higher than the energy at the lower end of the conduction band of the oxide 530b.
  • the electron affinity of the oxide 530a and the oxide 530c is preferably smaller than the electron affinity of the oxide 530b.
  • the energy level at the lower end of the conduction band changes gently.
  • the energy level at the lower end of the conduction band at the junction of the oxide 530a, the oxide 530b, and the oxide 530c is continuously changed or continuously joined.
  • the density of defect states in the mixed layer formed at the interface between the oxide 530a and the oxide 530b and the interface between the oxide 530b and the oxide 530c is preferably lowered.
  • the oxide 530a and the oxide 530b, and the oxide 530b and the oxide 530c have a common element (main component) in addition to oxygen, so that a mixed layer with a low density of defect states is formed.
  • the oxide 530b is an In—Ga—Zn oxide
  • an In—Ga—Zn oxide, a Ga—Zn oxide, a gallium oxide, or the like may be used as the oxide 530a and the oxide 530c.
  • the main path of the carrier is the oxide 530b.
  • the oxide 530a and the oxide 530c have the above structures, the density of defect states at the interface between the oxide 530a and the oxide 530b and the interface between the oxide 530b and the oxide 530c can be reduced. Therefore, the influence on carrier conduction due to interface scattering is reduced, and the transistor 500 can obtain a high on-state current.
  • a conductor 542a and a conductor 542b functioning as a source electrode and a drain electrode are provided over the oxide 530b.
  • the conductor 542a and the conductor 542b aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium It is preferable to use a metal element selected from iridium, strontium, and lanthanum, an alloy containing the above-described metal element, or an alloy combining the above-described metal elements.
  • a region 543a and a region 543b are formed as low resistance regions at and near the interface between the oxide 530 and the conductor 542a (conductor 542b). There is. At this time, the region 543a functions as one of a source region and a drain region, and the region 543b functions as the other of the source region and the drain region. In addition, a channel formation region is formed in a region between the region 543a and the region 543b.
  • the oxygen concentration in the region 543a (region 543b) may be reduced in some cases.
  • a metal compound layer including a metal contained in the conductor 542a (conductor 542b) and a component of the oxide 530 may be formed in the region 543a (region 543b). In such a case, the carrier concentration in the region 543a (region 543b) increases, and the region 543a (region 543b) becomes a low-resistance region.
  • the insulator 544 is provided so as to cover the conductor 542a and the conductor 542b, and suppresses oxidation of the conductor 542a and the conductor 542b. At this time, the insulator 544 may be provided so as to cover a side surface of the oxide 530 and to be in contact with the insulator 524.
  • a metal oxide containing one or more kinds selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, and the like is used. it can.
  • the insulator 544 it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), which is an insulator containing one or both of aluminum and hafnium.
  • hafnium aluminate has higher heat resistance than a hafnium oxide film. Therefore, it is preferable because it is difficult to crystallize in a heat treatment in a later step.
  • the insulator 544 is not an essential component in the case where the conductors 542a and 542b are formed of a material having oxidation resistance or a material whose conductivity is not significantly reduced by absorbing oxygen. What is necessary is just to design suitably according to the transistor characteristic to request
  • the insulator 550 functions as a gate insulating film.
  • the insulator 550 is preferably provided in contact with the inside (upper surface and side surfaces) of the oxide 530c.
  • the insulator 550 is preferably formed using an insulator that contains excess oxygen and from which oxygen is released by heating, like the insulator 524 described above.
  • silicon oxide having excess oxygen silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and voids Silicon oxide can be used.
  • silicon oxide and silicon oxynitride are preferable because they are stable against heat.
  • An insulator from which oxygen is released by heating is provided as the insulator 550 so as to be in contact with the top surface of the oxide 530c, so that oxygen can be effectively supplied from the insulator 550 to the channel formation region of the oxide 530b through the oxide 530c. Can be supplied.
  • the concentration of impurities such as water or hydrogen in the insulator 550 is preferably reduced.
  • the thickness of the insulator 550 is preferably greater than or equal to 1 nm and less than or equal to 20 nm.
  • a metal oxide may be provided between the insulator 550 and the conductor 560 in order to efficiently supply excess oxygen included in the insulator 550 to the oxide 530.
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 550 to the conductor 560.
  • diffusion of excess oxygen from the insulator 550 to the conductor 560 is suppressed. That is, a decrease in the amount of excess oxygen supplied to the oxide 530 can be suppressed. Further, oxidation of the conductor 560 due to excess oxygen can be suppressed.
  • a material that can be used for the insulator 544 may be used.
  • the conductor 560 functioning as the first gate electrode is illustrated as a two-layer structure in FIGS. 15A and 15B, but may have a single-layer structure or a stacked structure including three or more layers. .
  • the conductor 560a has a function of suppressing diffusion of impurities such as a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, a nitric oxide molecule (N 2 O, NO, NO 2, and the like) and a copper atom. It is preferable to use a material. Alternatively, a conductive material having a function of suppressing diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules) is preferably used. When the conductor 560a has a function of suppressing the diffusion of oxygen, the conductivity of the conductor 560b can be suppressed from being oxidized by oxygen contained in the insulator 550 and thus reduced. For example, tantalum, tantalum nitride, ruthenium, or ruthenium oxide is preferably used as the conductive material having a function of suppressing oxygen diffusion.
  • the conductor 560b is preferably formed using a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor 560b also functions as a wiring, and thus a conductor having high conductivity is preferably used.
  • the conductor 560b may have a stacked structure, for example, a stacked structure of titanium, titanium nitride, and the above conductive material.
  • the insulator 580 is provided over the conductor 542a and the conductor 542b with the insulator 544 provided therebetween.
  • the insulator 580 preferably has an excess oxygen region.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, oxide having voids It is preferable to have silicon or resin.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • silicon oxide and silicon oxide having holes are preferable because an excess oxygen region can be easily formed in a later step.
  • An insulator 580 that has an excess oxygen region and from which oxygen is released by heating is provided in contact with the oxide 530c, whereby oxygen in the insulator 580 can be supplied to the oxide 530a and the oxide 530b through the oxide 530c. Can be supplied efficiently. Note that the concentration of impurities such as water or hydrogen in the insulator 580 is preferably reduced.
  • the opening of the insulator 580 is formed so as to overlap with a region between the conductor 542a and the conductor 542b.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region sandwiched between the conductors 542a and 542b.
  • the conductor 560 can have a shape with a high aspect ratio.
  • the conductor 560 since the conductor 560 is provided so as to be embedded in the opening of the insulator 580, the conductor 560 can be formed without collapsing during the process even when the conductor 560 has a high aspect ratio. Can do.
  • the insulator 574 is preferably provided in contact with the upper surface of the insulator 580, the upper surface of the conductor 560, and the upper surface of the insulator 550.
  • an excess oxygen region can be provided in the insulator 550 and the insulator 580. Accordingly, oxygen can be supplied into the oxide 530 from the excess oxygen region.
  • a metal oxide containing one or more kinds selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, and the like is used as the insulator 574. Can do.
  • aluminum oxide has a high barrier property and can suppress diffusion of hydrogen and nitrogen even in a thin film of 0.5 nm to 3.0 nm. Therefore, aluminum oxide formed by a sputtering method can serve as an oxygen supply source and function as a barrier film for impurities such as hydrogen.
  • an insulator 581 functioning as an interlayer film is preferably provided over the insulator 574.
  • the insulator 581 preferably has reduced concentration of impurities such as water or hydrogen in the film.
  • the conductor 540a and the conductor 540b are disposed in openings formed in the insulator 581, the insulator 574, the insulator 580, and the insulator 544.
  • the conductors 540a and 540b are provided to face each other with the conductor 560 interposed therebetween.
  • the conductor 540a and the conductor 540b have the same structure as a conductor 546 and a conductor 548 described later.
  • An insulator 582 is provided on the insulator 581.
  • the insulator 582 is preferably formed using a substance having a barrier property against oxygen or hydrogen. Therefore, the insulator 582 can be formed using a material similar to that of the insulator 514.
  • the insulator 582 is preferably formed using a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide.
  • aluminum oxide has a high blocking effect that prevents the film from permeating both oxygen and impurities such as hydrogen and moisture, which cause fluctuations in the electrical characteristics of the transistor. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the transistor 500 during and after the manufacturing process of the transistor. In addition, release of oxygen from the oxide included in the transistor 500 can be suppressed. Therefore, it is suitable for use as a protective film for the transistor 500.
  • an insulator 586 is provided on the insulator 582.
  • the insulator 586 can be formed using a material similar to that of the insulator 320.
  • parasitic capacitance generated between wirings can be reduced.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 586.
  • the insulator 520, the insulator 522, the insulator 524, the insulator 544, the insulator 580, the insulator 574, the insulator 581, the insulator 582, and the insulator 586 include the conductor 546, the conductor 548, and the like. Is embedded.
  • the conductor 546 and the conductor 548 function as a plug or a wiring connected to the capacitor 600, the transistor 500, or the transistor 300.
  • the conductor 546 and the conductor 548 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the capacitor 600 includes a conductor 610, a conductor 620, and an insulator 630.
  • the conductor 612 may be provided over the conductor 546 and the conductor 548.
  • the conductor 612 functions as a plug connected to the transistor 500 or a wiring.
  • the conductor 610 functions as an electrode of the capacitor 600. Note that the conductor 612 and the conductor 610 can be formed at the same time.
  • the conductor 612 and the conductor 610 include a metal film containing an element selected from molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, and scandium, or a metal nitride film containing any of the above elements as a component (Tantalum nitride film, titanium nitride film, molybdenum nitride film, tungsten nitride film) or the like can be used.
  • indium tin oxide indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, silicon oxide added It is also possible to apply a conductive material such as indium tin oxide.
  • the conductor 612 and the conductor 610 have a single-layer structure; however, the structure is not limited thereto, and a stacked structure of two or more layers may be used.
  • a conductor having a high barrier property and a conductor having a high barrier property may be formed between a conductor having a barrier property and a conductor having a high conductivity.
  • a conductor 620 is provided so as to overlap with the conductor 610 with the insulator 630 interposed therebetween.
  • the conductor 620 can be formed using a conductive material such as a metal material, an alloy material, or a metal oxide material. It is preferable to use a high-melting-point material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is particularly preferable to use tungsten. In the case of forming simultaneously with other structures such as a conductor, Cu (copper), Al (aluminum), or the like, which is a low resistance metal material, may be used.
  • An insulator 650 is provided over the conductor 620 and the insulator 630.
  • the insulator 650 can be provided using a material similar to that of the insulator 320.
  • the insulator 650 may function as a planarization film that covers the concave and convex shapes below the insulator 650.
  • the transistor 500 of the semiconductor device described in this embodiment is not limited to the above structure.
  • structural examples that can be used for the transistor 500 will be described.
  • the transistor described below is a modified example of the transistor described above. Therefore, in the following description, different points are mainly described, and the same points may be omitted.
  • FIG. 16A is a top view of the transistor 500A.
  • FIG. 16B is a cross-sectional view taken along dashed-dotted line L1-L2 in FIG.
  • FIG. 16C is a cross-sectional view taken along dashed-dotted line W1-W2 in FIG. Note that in the top view of FIG. 16A, some elements are omitted for clarity.
  • 16A, 16B, and 16C the transistor 500A, the insulator 511 functioning as an interlayer film, the insulator 512, the insulator 514, the insulator 516, the insulator 580, the insulator 574, and the insulator A body 581 is shown.
  • 16A, 16B, and 16C illustrate a conductor 540a, a conductor 540b, and a conductor 505 which are electrically connected to the transistor 500A.
  • the conductors 540a and 540b function as contact plugs
  • the conductor 505 functions as a wiring.
  • the transistor 500A includes a conductor 560 (a conductor 560a and a conductor 560b) that functions as a first gate electrode, a conductor 503 (a conductor 503a and a conductor 503b) that functions as a second gate electrode, An insulator 550 functioning as a first gate insulating film, an insulator 520 functioning as a second gate insulating film, an insulator 522, an insulator 524, and an oxide 530 having a region where a channel is formed (oxide) 530a, an oxide 530b, and an oxide 530c), a conductor 542a functioning as one of a source and a drain, a conductor 542b functioning as the other of a source and a drain, and an insulator 544.
  • a conductor 560 a conductor 560a and a conductor 560b
  • An insulator 550 functioning as a first gate insulating film
  • an insulator 520 functioning as a second gate
  • the oxide 530c, the insulator 550, and the conductor 560 are provided with the insulator 544 in an opening provided in the insulator 580. Arranged through. The oxide 530c, the insulator 550, and the conductor 560 are disposed between the conductor 542a and the conductor 542b.
  • the insulator 511 and the insulator 512 function as an interlayer film.
  • An insulator such as TiO 3 (BST) can be used in a single layer or a stacked layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon insulator, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
  • the insulator 511 preferably functions as a barrier film that suppresses impurities such as water or hydrogen from entering the transistor 500A from the substrate side. Therefore, the insulator 511 is preferably formed using an insulating material having a function of suppressing diffusion of impurities such as a hydrogen atom, a hydrogen molecule, a water molecule, and a copper atom (the impurity is difficult to transmit). Alternatively, it is preferable to use an insulating material having a function of suppressing the diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules). For example, aluminum oxide, silicon nitride, or the like may be used as the insulator 511. With this structure, impurities such as hydrogen and water can be prevented from diffusing from the substrate side to the transistor 500A side with respect to the insulator 511.
  • the insulator 512 preferably has a lower relative dielectric constant than the insulator 511.
  • a material having a low relative dielectric constant as the interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • the conductor 505 is formed so as to be embedded in the insulator 512.
  • the height of the upper surface of the conductor 505 and the height of the upper surface of the insulator 512 can be approximately the same.
  • the conductor 505 has a single-layer structure, the present invention is not limited to this.
  • the conductor 505 may have a multilayer film structure including two or more layers.
  • the conductor 505 is preferably formed using a highly conductive material whose main component is tungsten, copper, or aluminum.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 503 may function as a second gate (also referred to as a bottom gate) electrode.
  • the threshold voltage of the transistor 500A can be controlled by independently changing the potential applied to the conductor 503 without being linked to the potential applied to the conductor 560.
  • the threshold voltage of the transistor 500A can be higher than 0 V and the off-state current can be reduced. Therefore, when a negative potential is applied to the conductor 503, the drain current when the potential applied to the conductor 560 is 0 V can be made smaller than when a negative potential is not applied.
  • the conductor 560 and the conductor 503 when a potential is applied to the conductor 560 and the conductor 503 by overlapping the conductor 503 and the conductor 560, an electric field generated from the conductor 560 and an electric field generated from the conductor 503 are used. And the channel formation region formed in the oxide 530 can be covered.
  • the channel formation region can be electrically surrounded by the electric field of the conductor 560 functioning as the first gate electrode and the electric field of the conductor 503 functioning as the second gate electrode.
  • a transistor structure that electrically surrounds a channel formation region by an electric field of the first gate electrode and the second gate electrode is referred to as a surrounded channel (S-channel) structure.
  • the insulator 514 and the insulator 516 function as interlayer films similarly to the insulator 511 or the insulator 512.
  • the insulator 514 preferably functions as a barrier film that prevents impurities such as water or hydrogen from entering the transistor 500A from the substrate side. With this structure, diffusion of impurities such as hydrogen and water from the substrate side to the transistor 500A side than the insulator 514 can be suppressed.
  • the insulator 516 preferably has a lower relative dielectric constant than the insulator 514. By using a material having a low relative dielectric constant as the interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • the conductor 503 functioning as the second gate, the conductor 503a is formed in contact with the inner walls of the openings of the insulator 514 and the insulator 516, and the conductor 503b is further formed inside.
  • the height of the upper surfaces of the conductors 503a and 503b and the height of the upper surface of the insulator 516 can be approximately the same.
  • the transistor 500A illustrates a structure in which the conductors 503a and 503b are stacked, the present invention is not limited thereto.
  • the conductor 503 may be provided as a single layer or a stacked structure including three or more layers.
  • the conductor 503a is preferably formed using a conductive material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms (the impurities are difficult to permeate).
  • a conductive material having a function of suppressing diffusion of oxygen for example, at least one of an oxygen atom and an oxygen molecule
  • the oxygen hardly transmits.
  • the function of suppressing diffusion of impurities or oxygen is a function of suppressing diffusion of any one or all of the impurities and oxygen.
  • the conductor 503a since the conductor 503a has a function of suppressing the diffusion of oxygen, it can be suppressed that the conductor 503b is oxidized and the conductivity is lowered.
  • the conductor 503b is preferably formed using a highly conductive material mainly containing tungsten, copper, or aluminum. In that case, the conductor 505 is not necessarily provided. Note that although the conductor 503b is illustrated as a single layer, it may have a stacked structure, for example, a stack of titanium, titanium nitride, and the above conductive material.
  • the insulator 522 functioning as the second gate insulating film preferably has a barrier property.
  • the insulator 522 functions as a layer that suppresses entry of impurities such as hydrogen from the peripheral portion of the transistor 500A to the transistor 500A.
  • FIGS. 16B and 16C illustrate a three-layer structure as the second gate insulating film, a single-layer structure, a two-layer structure, or a four-layer structure or more may be used. In that case, the present invention is not limited to a laminated structure made of the same material, and may be a laminated structure made of different materials.
  • the oxide 530 having a region functioning as a channel formation region includes an oxide 530a, an oxide 530b over the oxide 530a, and an oxide 530c over the oxide 530b.
  • an oxide 530a below the oxide 530b, diffusion of impurities from the structure formed below the oxide 530a to the oxide 530b can be suppressed.
  • the oxide 530c over the oxide 530b, diffusion of impurities from the structure formed above the oxide 530c to the oxide 530b can be suppressed.
  • the oxide 530 an oxide semiconductor which is a kind of the metal oxide described above can be used.
  • the oxide 530 c is preferably provided in the opening provided in the insulator 580 through the insulator 544. In the case where the insulator 544 has barrier properties, diffusion of impurities from the insulator 580 into the oxide 530 can be suppressed.
  • the conductor 542a functioning as one of the source electrode or the drain electrode and the conductor 542b functioning as the other of the source electrode or the drain electrode are aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, and tantalum.
  • a metal such as tungsten or an alloy containing the same as a main component can be used.
  • a metal nitride film such as tantalum nitride is preferable because it has a barrier property against hydrogen or oxygen and has high oxidation resistance.
  • a stacked structure of two or more layers may be used.
  • a tantalum nitride film and a tungsten film are preferably stacked.
  • a titanium film and an aluminum film may be stacked.
  • a two-layer structure in which an aluminum film is stacked on a tungsten film a two-layer structure in which a copper film is stacked on a copper-magnesium-aluminum alloy film, a two-layer structure in which a copper film is stacked on a titanium film, and a tungsten film
  • a two-layer structure in which copper films are stacked may be used.
  • a titanium film or a titanium nitride film and a three-layer structure in which an aluminum film or a copper film is laminated on the titanium film or the titanium nitride film, and a titanium film or a titanium nitride film is further formed thereon, a molybdenum film or
  • a transparent conductive material containing indium oxide, tin oxide, or zinc oxide may be used.
  • a barrier layer may be provided over the conductor 542a and the conductor 542b.
  • a substance having a barrier property against oxygen or hydrogen is preferably used. With this structure, oxidation of the conductors 542a and 542b can be suppressed when the insulator 544 is formed.
  • a metal oxide for example, a metal oxide can be used.
  • an insulating film having a barrier property against oxygen and hydrogen such as aluminum oxide, hafnium oxide, and gallium oxide, is preferably used.
  • silicon nitride formed by a CVD method may be used.
  • the material selection range of the conductor 542a and the conductor 542b can be widened.
  • the conductor 542a and the conductor 542b can be formed using a material having low conductivity but high conductivity such as tungsten or aluminum.
  • a conductor that can be easily formed or processed can be used.
  • the insulator 550 functions as a first gate insulating film.
  • the insulator 550 is preferably provided in the opening provided in the insulator 580 through the oxide 530c and the insulator 544.
  • the insulator 550 may have a stacked layer structure like the second gate insulating film.
  • the insulator that functions as a gate insulating film has a stacked structure of a high-k material and a thermally stable material, so that the gate potential during transistor operation can be reduced while maintaining the physical film thickness. It becomes. Moreover, it can be set as the laminated structure which is thermally stable and a high dielectric constant.
  • the conductor 560 functioning as the first gate electrode includes a conductor 560a and a conductor 560b over the conductor 560a.
  • the conductor 560a is preferably formed using a conductive material having a function of suppressing diffusion of impurities such as a hydrogen atom, a hydrogen molecule, a water molecule, and a copper atom, like the conductor 503a.
  • a conductive material having a function of suppressing diffusion of oxygen for example, at least one of oxygen atoms and oxygen molecules is preferably used.
  • the conductor 560a has a function of suppressing the diffusion of oxygen, the material selectivity of the conductor 560b can be improved. That is, by including the conductor 560a, oxidation of the conductor 560b can be suppressed and reduction in conductivity can be prevented.
  • the conductive material having a function of suppressing oxygen diffusion for example, tantalum, tantalum nitride, ruthenium, or ruthenium oxide is preferably used.
  • the conductor 560a an oxide semiconductor that can be used as the oxide 530 can be used. In that case, by forming the conductor 560b by a sputtering method, the electrical resistance value of the conductor 560a can be reduced to obtain a conductor. This can be called an OC (Oxide Conductor) electrode.
  • the conductive material 560b is preferably formed using a conductive material mainly containing tungsten, copper, or aluminum. In addition, since the conductor 560 functions as a wiring, a conductor having high conductivity is preferably used.
  • the conductor 560b may have a stacked structure, for example, a stack of titanium, titanium nitride, and the above conductive material.
  • An insulator 544 is provided between the insulator 580 and the transistor 500A.
  • an insulating material having a function of suppressing diffusion of impurities such as water or hydrogen and oxygen is preferably used.
  • aluminum oxide or hafnium oxide is preferably used.
  • metal oxide such as magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, or tantalum oxide, silicon nitride oxide, silicon nitride, or the like can be used.
  • the insulator 544 By including the insulator 544, it is possible to suppress diffusion of impurities such as water and hydrogen contained in the insulator 580 into the oxide 530b through the oxide 530c and the insulator 550. Further, the conductor 560 can be prevented from being oxidized by excess oxygen which the insulator 580 has.
  • the insulator 580, the insulator 574, and the insulator 581 function as an interlayer film.
  • the insulator 574 preferably functions as a barrier insulating film that suppresses entry of impurities such as water or hydrogen into the transistor 500A from the outside.
  • the insulator 580 and the insulator 581 preferably have a lower relative dielectric constant than the insulator 574, like the insulator 516.
  • a material having a low relative dielectric constant as the interlayer film it is possible to reduce the parasitic capacitance generated between the wirings.
  • the transistor 500A may be electrically connected to another structure through a plug or a wiring of the insulator 580, the insulator 574, and the conductor 540a and the conductor 540b embedded in the insulator 581. .
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material is used as a single layer or a stacked layer.
  • a high melting point material such as tungsten or molybdenum that has both heat resistance and conductivity.
  • low resistance conductive materials such as aluminum and copper. Wiring resistance can be lowered by using a low-resistance conductive material.
  • the conductor 540a and the conductor 540b for example, a stacked structure of tantalum nitride, which is a conductor having a barrier property against hydrogen and oxygen, and tungsten having high conductivity can be used. The diffusion of impurities from the outside can be suppressed while maintaining the electrical conductivity as described above.
  • a semiconductor device including a transistor including an oxide semiconductor with high on-state current can be provided.
  • a semiconductor device including a transistor including an oxide semiconductor with low off-state current can be provided.
  • FIG. 17A is a top view of the transistor 500B.
  • FIG. 17B is a cross-sectional view taken along dashed-dotted line L1-L2 in FIG.
  • FIG. 17C is a cross-sectional view taken along dashed-dotted line W1-W2 in FIG. Note that in the top view of FIG. 17A, some elements are omitted for clarity.
  • Transistor 500B is a modification of transistor 500A. Therefore, in order to prevent repeated description, differences from the transistor 500A are mainly described.
  • the transistor 500B includes a region where the conductor 542a (conductor 542b), the oxide 530c, the insulator 550, and the conductor 560 overlap with each other. With such a structure, a transistor with high on-state current can be provided. In addition, a transistor with high controllability can be provided.
  • the conductor 560 functioning as the first gate electrode includes a conductor 560a and a conductor 560b over the conductor 560a.
  • the conductor 560a is preferably formed using a conductive material having a function of suppressing diffusion of impurities such as a hydrogen atom, a hydrogen molecule, a water molecule, and a copper atom, like the conductor 503a.
  • a conductive material having a function of suppressing diffusion of oxygen for example, at least one of oxygen atoms and oxygen molecules is preferably used.
  • the conductor 560a has a function of suppressing the diffusion of oxygen, the material selectivity of the conductor 560b can be improved. That is, by including the conductor 560a, oxidation of the conductor 560b can be suppressed and reduction in conductivity can be prevented.
  • the insulator 544 is preferably provided so as to cover the top surface and the side surface of the conductor 560, the side surface of the insulator 550, and the side surface of the oxide 530c.
  • the insulator 544 is preferably formed using an insulating material having a function of suppressing diffusion of impurities such as water or hydrogen and oxygen.
  • aluminum oxide or hafnium oxide is preferably used.
  • metal oxide such as magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, or tantalum oxide, silicon nitride oxide, silicon nitride, or the like can be used.
  • oxidation of the conductor 560 can be suppressed.
  • diffusion of water and impurities such as hydrogen included in the insulator 580 into the transistor 500B can be suppressed.
  • the contact plug of the transistor 500B is different from the configuration of the contact plug of the transistor 500A.
  • an insulator 576a (insulator 576b) having a barrier property is provided between the conductor 546a (conductor 546b) functioning as a contact plug and the insulator 580.
  • oxygen in the insulator 580 can be prevented from reacting with the conductor 546 and the conductor 546 being oxidized.
  • insulator 576a (insulator 576b) having a barrier property
  • the range of selection of materials for conductors used for plugs and wirings can be widened.
  • a low power consumption semiconductor device can be provided by using a metal material having high conductivity while absorbing oxygen for the conductor 546a (conductor 546b).
  • a material having high conductivity while having low oxidation resistance such as tungsten or aluminum can be used.
  • a conductor that can be easily formed or processed can be used.
  • FIG. 18A is a top view of the transistor 500C.
  • FIG. 18B is a cross-sectional view taken along dashed-dotted line L1-L2 in FIG.
  • FIG. 18C is a cross-sectional view taken along dashed-dotted line W1-W2 in FIG. Note that in the top view of FIG. 18A, some elements are omitted for clarity.
  • the transistor 500C is a modification of the transistor 500A. Therefore, in order to prevent repeated description, differences from the transistor 500A are mainly described.
  • the conductor 547a is provided between the conductor 542a and the oxide 530b
  • the conductor 547b is provided between the conductor 542b and the oxide 530b.
  • the conductor 542a extends beyond the top surface of the conductor 547a (conductor 547b) and the side surface on the conductor 560 side, and has a region in contact with the top surface of the oxide 530b.
  • a conductor that can be used for the conductor 542a and the conductor 542b may be used as the conductor 547a and the conductor 547b.
  • the conductors 547a and 547b are preferably thicker than the conductors 542a and 542b.
  • the transistor 500C illustrated in FIGS. 18A, 18B, and 18C has the above structure; thus, the conductor 542a and the conductor 542b can be closer to the conductor 560 than the transistor 500A. it can. Alternatively, the conductor 560 can overlap the end portion of the conductor 542a and the end portion of the conductor 542b. Accordingly, the substantial channel length of the transistor 500C can be shortened, and the on-current and the frequency characteristics can be improved.
  • the conductor 547a (conductor 547b) is preferably provided so as to overlap with the conductor 542a (conductor 542b).
  • the conductor 547a (conductor 547b) functions as a stopper, and the oxide 530b is over-etched. Can be prevented.
  • the transistor 500C illustrated in FIGS. 18A, 18B, and 18C may have a structure in which the insulator 545 is provided in contact with the insulator 544.
  • the insulator 544 preferably functions as a barrier insulating film which suppresses entry of impurities such as water or hydrogen and excess oxygen into the transistor 500C from the insulator 580 side.
  • an insulator that can be used for the insulator 544 can be used.
  • a nitride insulator such as aluminum nitride, aluminum titanium nitride, titanium nitride, silicon nitride, or silicon nitride oxide may be used.
  • the transistor 500C illustrated in FIGS. 18A to 18C is provided with a conductor 503 with a single-layer structure. May be.
  • an insulating film to be the insulator 516 is formed over the patterned conductor 503, and the upper portion of the insulating film is removed by a CMP method or the like until the upper surface of the conductor 503 is exposed.
  • the flatness of the upper surface of the conductor 503 is preferably improved.
  • the average surface roughness (Ra) of the upper surface of the conductor 503 may be 1 nm or less, preferably 0.5 nm or less, more preferably 0.3 nm or less. Accordingly, the flatness of the insulating layer formed over the conductor 503 can be improved, and the crystallinity of the oxide 530b and the oxide 530c can be improved.
  • FIG. 19A is a top view of the transistor 500D.
  • FIG. 19B is a cross-sectional view taken along dashed-dotted line L1-L2 in FIG.
  • FIG. 19C is a cross-sectional view taken along dashed-dotted line W1-W2 in FIG. Note that in the top view of FIG. 19A, some elements are omitted for clarity.
  • the transistor 500D has a different structure from the transistors 500A, 500B, and 500C. Therefore, in order to prevent the description from being repeated, description of the points that overlap mainly with the transistors 500A, 500B, and 500C will be omitted, and different points will be mainly described.
  • the transistor 500D illustrated in FIGS. 19A to 19C does not include the conductor 505 and serves as a second gate.
  • the conductor 503 having the above function is also functioned as a wiring.
  • the insulator 550 is provided over the oxide 530c, and the metal oxide 552 is provided over the insulator 550.
  • the conductor 560 is provided over the metal oxide 552 and the insulator 570 is provided over the conductor 560.
  • the insulator 571 is provided over the insulator 570.
  • the metal oxide 552 preferably has a function of suppressing oxygen diffusion.
  • the metal oxide 552 that suppresses diffusion of oxygen between the insulator 550 and the conductor 560 diffusion of oxygen into the conductor 560 is suppressed. That is, a decrease in the amount of oxygen supplied to the oxide 530 can be suppressed. Further, oxidation of the conductor 560 due to oxygen can be suppressed.
  • the metal oxide 552 may function as a part of the first gate.
  • an oxide semiconductor that can be used as the oxide 530 can be used as the metal oxide 552.
  • the conductor 560 by forming the conductor 560 by a sputtering method, the electric resistance value of the metal oxide 552 can be reduced to form a conductive layer. This can be called an OC (Oxide Conductor) electrode.
  • the metal oxide 552 may function as a part of the gate insulating film. Therefore, in the case where silicon oxide, silicon oxynitride, or the like is used for the insulator 550, the metal oxide 552 is preferably a metal oxide that is a high-k material with a high relative dielectric constant. By setting it as the said laminated structure, it can be set as the laminated structure stable with respect to a heat
  • EOT equivalent oxide thickness
  • the metal oxide 552 is illustrated as a single layer; however, a stacked structure including two or more layers may be used.
  • a metal oxide that functions as part of the gate electrode and a metal oxide that functions as part of the gate insulating film may be stacked.
  • the on-state current of the transistor 500D can be improved without weakening the influence of the electric field from the conductor 560.
  • the distance between the conductor 560 and the oxide 530 is maintained by the physical thickness of the insulator 550 and the metal oxide 552, so that the conductor 560 Leakage current with the oxide 530 can be suppressed. Therefore, by providing a stacked structure of the insulator 550 and the metal oxide 552, the physical distance between the conductor 560 and the oxide 530 and the electric field strength applied from the conductor 560 to the oxide 530 can be reduced. It can be easily adjusted as appropriate.
  • an oxide semiconductor that can be used for the oxide 530 can be used as the metal oxide 552 by reducing resistance.
  • a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, and the like can be used.
  • hafnium oxide an oxide containing aluminum and hafnium (hafnium aluminate), which is an insulating layer containing one or both of aluminum and hafnium.
  • hafnium aluminate has higher heat resistance than a hafnium oxide film. Therefore, it is preferable because it is difficult to crystallize in a heat treatment in a later step.
  • the metal oxide 552 is not an essential component. What is necessary is just to design suitably according to the transistor characteristic to request
  • an insulating material having a function of suppressing permeation of impurities such as water or hydrogen and oxygen may be used.
  • impurities such as water or hydrogen and oxygen
  • aluminum oxide or hafnium oxide is preferably used.
  • impurities such as water or hydrogen from above the insulator 570 can be prevented from entering the oxide 530 through the conductor 560 and the insulator 550.
  • the insulator 571 functions as a hard mask.
  • the side surface of the conductor 560 is substantially vertical.
  • the angle formed between the side surface of the conductor 560 and the substrate surface is 75 ° to 100 °, Preferably, it can be set to 80 degrees or more and 95 degrees or less.
  • the insulator 571 may also function as a barrier layer by using an insulating material having a function of suppressing permeation of impurities such as water or hydrogen and oxygen. In that case, the insulator 570 is not necessarily provided.
  • insulator 571 By using the insulator 571 as a hard mask, a part of the insulator 570, the conductor 560, the metal oxide 552, the insulator 550, and the oxide 530c is selectively removed, so that these side surfaces are substantially matched. In addition, a part of the surface of the oxide 530b can be exposed.
  • the transistor 500D includes a region 531a and a region 531b in part of the exposed surface of the oxide 530b.
  • One of the region 531a and the region 531b functions as a source region, and the other functions as a drain region.
  • the formation of the region 531a and the region 531b is performed by introducing an impurity element such as phosphorus or boron into the exposed oxide 530b surface by using, for example, an ion implantation method, an ion doping method, a plasma immersion ion implantation method, or a plasma treatment. This can be achieved.
  • an impurity element such as phosphorus or boron
  • an ion implantation method an ion doping method
  • a plasma immersion ion implantation method or a plasma treatment.
  • the “impurity element” in this embodiment and the like refers to an element other than the main component elements.
  • a metal film is formed after part of the surface of the oxide 530b is exposed, and then heat treatment is performed, whereby an element included in the metal film is diffused into the oxide 530b to form the region 531a and the region 531b.
  • the region 531a and the region 531b may be referred to as “impurity region” or “low resistance region”.
  • the region 531a and the region 531b can be formed in a self-alignment manner. Therefore, the region 531a and / or the region 531b does not overlap with the conductor 560, so that parasitic capacitance can be reduced. Further, no offset region is formed between the channel formation region and the source / drain region (the region 531a or the region 531b). By forming the region 531a and the region 531b in a self-alignment manner, an increase in on-state current, a reduction in threshold voltage, an improvement in operating frequency, and the like can be realized.
  • an offset region may be provided between the channel formation region and the source / drain region in order to further reduce the off-state current.
  • the offset region is a region having a high electrical resistivity and is a region where the impurity element is not introduced.
  • the offset region can be formed by introducing the impurity element described above after the insulator 575 is formed.
  • the insulator 575 functions as a mask similarly to the insulator 571 and the like. Therefore, the impurity element is not introduced into the region overlapping with the insulator 575 of the oxide 530b, and the electrical resistivity of the region can be kept high.
  • the transistor 500D includes the insulator 575 on the side surfaces of the insulator 570, the conductor 560, the metal oxide 552, the insulator 550, and the oxide 530c.
  • the insulator 575 is preferably an insulator having a low relative dielectric constant.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, or silicon oxide having a hole for the insulator 575 because an excess oxygen region can be easily formed in the insulator 575 in a later step.
  • Silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • the insulator 575 preferably has a function of diffusing oxygen.
  • the transistor 500D includes the insulator 575 and the insulator 544 over the oxide 530.
  • the insulator 544 is preferably formed by a sputtering method. By using a sputtering method, an insulator with few impurities such as water or hydrogen can be formed. For example, aluminum oxide may be used as the insulator 544.
  • an oxide film formed by a sputtering method may extract hydrogen from a deposition target structure. Therefore, the insulator 544 absorbs hydrogen and water from the oxide 530 and the insulator 575, whereby the hydrogen concentration in the oxide 530 and the insulator 575 can be reduced.
  • FIG. 20A is a top view of the transistor 500E.
  • FIG. 20B is a cross-sectional view taken along dashed-dotted line L1-L2 in FIG.
  • FIG. 20C is a cross-sectional view illustrating a portion indicated by dashed-dotted line W1-W2 in FIG. Note that in the top view of FIG. 20A, some elements are not illustrated for the sake of clarity.
  • the transistor 500E has a different structure from the transistor 500A, the transistor 500B, the transistor 500C, and the transistor 500D. Therefore, in order to prevent the description from being repeated, the description of the same contents as those of the transistor 500A, the transistor 500B, the transistor 500C, and the transistor 500D is omitted, and different points are mainly described.
  • a region 531a and a region 531b are provided in part of the exposed surface of the oxide 530b without providing the conductor 542a and the conductor 542b.
  • One of the region 531a and the region 531b functions as a source region, and the other functions as a drain region.
  • an insulator 573 is provided between the oxide 530b and the insulator 544.
  • a region 531a and a region 531b are regions where the following element is added to the oxide 530b.
  • the region 531a and the region 531b can be formed by using a dummy gate, for example.
  • a dummy gate may be provided over the oxide 530b, and the dummy gate may be used as a mask, and an element for reducing the resistance of a part of the oxide 530b may be added. That is, the element is added to a region that does not overlap with the dummy gates of the oxide 530a and the oxide 530b, so that the region 531a and the region 531b are formed.
  • an ion implantation method in which an ionized source gas is added by mass separation an ion doping method in which an ionized source gas is added without mass separation, a plasma immersion ion implantation method, or the like Can be used.
  • boron or phosphorus is given as an element for reducing the resistance of part of the oxide 530b.
  • hydrogen, carbon, nitrogen, fluorine, sulfur, chlorine, titanium, rare gas, or the like may be used.
  • the rare gas include helium, neon, argon, krypton, and xenon. What is necessary is just to measure the density
  • boron and phosphorus can be added to an Si transistor manufacturing line apparatus in which amorphous silicon, low-temperature polysilicon, or the like is contained in a semiconductor layer. Therefore, by using the manufacturing line apparatus, one of oxides 530b can be added. The resistance of the part can be reduced. That is, part of the Si transistor manufacturing line can be used for the manufacturing process of the transistor 500E.
  • an insulating film to be the insulator 573 and an insulating film to be the insulator 544 may be formed over the oxide 530b and the dummy gate.
  • a CMP (Chemical Mechanical Polishing) process is performed on the insulating film to be the insulator 580.
  • a part of the insulating film is removed to expose the dummy gate.
  • part of the insulator 573 in contact with the dummy gate may be removed. Therefore, the insulator 544 and the insulator 573 are exposed on the side surface of the opening provided in the insulator 580, and the region 531a and the region 531b provided in the oxide 530b are exposed on the bottom surface of the opening. Each part is exposed.
  • an oxide film to be the oxide 530c, an insulating film to be the insulator 550, and a conductive film to be the conductor 560 are sequentially formed in the opening, CMP treatment or the like is performed until the insulator 580 is exposed.
  • CMP treatment or the like is performed until the insulator 580 is exposed.
  • the transistors shown in FIGS. 20A, 20B, and 20C are removed by removing part of the oxide film that becomes the oxide 530c, the insulating film that becomes the insulator 550, and the conductive film that becomes the conductor 560. Can be formed.
  • the insulator 573 and the insulator 544 are not essential components. What is necessary is just to design suitably according to the transistor characteristic to request
  • 20A, 20B, and 20C are not provided with the conductor 542a and the conductor 542b, the cost for manufacturing the transistor can be reduced.
  • FIG. 21A is a top view of the transistor
  • FIG. 21B is a perspective view of the transistor. Further, a cross-sectional view taken along line L1-L2 in FIG. 21A is shown in FIG. 22A, and a cross-sectional view taken along W1-W2 is shown in FIG.
  • the transistors illustrated in FIGS. 21A and 21B and FIGS. 22A and 22B each include a conductor BGE having a function as a back gate, an insulator BGI having a function as a gate insulating film, and an oxide semiconductor.
  • S an insulator FGI having a function as a gate insulating film
  • a conductor FGE having a function as a front gate
  • a conductor WE having a function as a wiring.
  • the conductor PE has a function as a plug for connecting the conductor WE to the oxide S, the conductor BGE, or the conductor FGE.
  • the oxide semiconductor S includes three layers of oxides S1, S2, and S3 is shown.
  • CAC-OS metal-oxide composite oxide
  • CAAC-OS c-axis aligned crystal semiconductor
  • the CAC-OS or the CAC-metal oxide has a conductive function in part of the material and an insulating function in part of the material, and the whole material has a function as a semiconductor.
  • the conductive function is a function of flowing electrons (or holes) serving as carriers
  • the insulating function is an electron serving as carriers. It is a function that does not flow.
  • the CAC-OS or the CAC-metal oxide has a conductive region and an insulating region.
  • the conductive region has the above-described conductive function
  • the insulating region has the above-described insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level.
  • the conductive region and the insulating region may be unevenly distributed in the material, respectively.
  • the conductive region may be observed with the periphery blurred and connected in a cloud shape.
  • the conductive region and the insulating region are dispersed in the material with a size of 0.5 nm to 10 nm, preferably 0.5 nm to 3 nm, respectively. There is.
  • CAC-OS or CAC-metal oxide is composed of components having different band gaps.
  • CAC-OS or CAC-metal oxide includes a component having a wide gap caused by an insulating region and a component having a narrow gap caused by a conductive region.
  • the carrier when the carrier flows, the carrier mainly flows in the component having the narrow gap.
  • the component having a narrow gap acts in a complementary manner to the component having a wide gap, and the carrier flows through the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the CAC-OS or the CAC-metal oxide is used for a channel formation region of a transistor, high current driving force, that is, high on-state current and high field-effect mobility can be obtained in the on-state of the transistor.
  • CAC-OS or CAC-metal oxide can also be called a matrix composite (metal matrix composite) or a metal matrix composite (metal matrix composite).
  • An oxide semiconductor is classified into a single crystal oxide semiconductor and a non-single-crystal oxide semiconductor.
  • the non-single-crystal oxide semiconductor include a CAAC-OS (c-axis aligned crystal oxide semiconductor), a polycrystalline oxide semiconductor, an nc-OS (nanocrystalline oxide semiconductor), and a pseudo-amorphous oxide semiconductor (a-like oxide semiconductor).
  • OS amorphous-like oxide semiconductor) and amorphous oxide semiconductor.
  • the CAAC-OS has a c-axis orientation and a crystal structure in which a plurality of nanocrystals are connected in the ab plane direction and has a strain.
  • the strain refers to a portion where the orientation of the lattice arrangement changes between a region where the lattice arrangement is aligned and a region where another lattice arrangement is aligned in a region where a plurality of nanocrystals are connected.
  • Nanocrystals are based on hexagons, but are not limited to regular hexagons and may be non-regular hexagons.
  • a lattice arrangement such as a pentagon and a heptagon in terms of distortion.
  • a clear crystal grain boundary also referred to as a grain boundary
  • the formation of crystal grain boundaries is suppressed by the distortion of the lattice arrangement. This is because the CAAC-OS can tolerate distortion due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction and the bond distance between atoms changes due to substitution of metal elements. This is probably because of this.
  • the CAAC-OS is a layered crystal in which a layer containing indium and oxygen (hereinafter referred to as an In layer) and a layer including elements M, zinc, and oxygen (hereinafter referred to as (M, Zn) layers) are stacked.
  • In layer a layer containing indium and oxygen
  • M, Zn elements M, zinc, and oxygen
  • indium and the element M can be replaced with each other, and when the element M in the (M, Zn) layer is replaced with indium, it can also be expressed as an (In, M, Zn) layer. Further, when indium in the In layer is replaced with the element M, it can also be expressed as an (In, M) layer.
  • CAAC-OS is an oxide semiconductor with high crystallinity.
  • CAAC-OS cannot confirm a clear crystal grain boundary, it can be said that a decrease in electron mobility due to the crystal grain boundary hardly occurs.
  • the CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, the physical properties of the oxide semiconductor including a CAAC-OS are stable. Therefore, an oxide semiconductor including a CAAC-OS is resistant to heat and has high reliability.
  • the CAAC-OS is stable even at a high temperature (so-called thermal budget) in the manufacturing process. Therefore, when a CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be increased.
  • Nc-OS has periodicity in atomic arrangement in a minute region (for example, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has no regularity in crystal orientation between different nanocrystals. Therefore, orientation is not seen in the whole film. Therefore, the nc-OS may not be distinguished from an a-like OS or an amorphous oxide semiconductor depending on an analysis method.
  • the a-like OS is an oxide semiconductor having a structure between the nc-OS and the amorphous oxide semiconductor.
  • the a-like OS has a void or a low density region. That is, the a-like OS has lower crystallinity than the nc-OS and the CAAC-OS.
  • Oxide semiconductors have various structures and have different characteristics.
  • the oxide semiconductor of one embodiment of the present invention may include two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, an nc-OS, and a CAAC-OS.
  • a transistor with high field effect mobility can be realized by using the above oxide semiconductor for a transistor.
  • a highly reliable transistor can be realized.
  • an oxide semiconductor with low carrier concentration is preferably used.
  • the impurity concentration in the oxide semiconductor film may be decreased and the defect state density may be decreased.
  • a low impurity concentration and a low density of defect states are referred to as high purity intrinsic or substantially high purity intrinsic.
  • the oxide semiconductor has a carrier concentration of less than 8 ⁇ 10 11 cm ⁇ 3 , preferably less than 1 ⁇ 10 11 cm ⁇ 3 , more preferably less than 1 ⁇ 10 10 cm ⁇ 3 , and 1 ⁇ 10 ⁇ 9 cm. -3 or more.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a low defect level density and thus may have a low trap level density.
  • the charge trapped in the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel formation region is formed in an oxide semiconductor with a high trap state density may have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metal, alkaline earth metal, iron, nickel, silicon, and the like.
  • the concentration of silicon or carbon in the oxide semiconductor and the concentration of silicon or carbon in the vicinity of the interface with the oxide semiconductor are 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • a defect level may be formed and carriers may be generated. Therefore, a transistor including an oxide semiconductor containing an alkali metal or an alkaline earth metal is likely to be normally on. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the oxide semiconductor.
  • the concentration of an alkali metal or an alkaline earth metal in an oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the nitrogen in the oxide semiconductor is preferably reduced as much as possible.
  • the nitrogen concentration in the oxide semiconductor is less than 5 ⁇ 10 19 atoms / cm 3 in SIMS, preferably 5 ⁇ 10 18. atoms / cm 3 or less, more preferably 1 ⁇ 10 18 atoms / cm 3 or less, and even more preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor reacts with oxygen bonded to a metal atom to become water, so that an oxygen vacancy may be formed in some cases.
  • an oxygen vacancy may be formed in some cases.
  • electrons serving as carriers may be generated.
  • a part of hydrogen may be combined with oxygen bonded to a metal atom to generate electrons as carriers. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to be normally on. For this reason, it is preferable that hydrogen in the oxide semiconductor be reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , more preferably 5 ⁇ 10 18 atoms / cm 3. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • Stable electrical characteristics can be provided by using an oxide semiconductor in which impurities are sufficiently reduced for a channel formation region of a transistor.
  • FIG. 23A illustrates a laptop personal computer which is a kind of information terminal device, which includes a housing 5401, a display portion 5402, a keyboard 5403, a pointing device 5404, and the like.
  • FIG. 23B illustrates a smart watch which is a kind of wearable terminal, which includes a housing 5901, a display portion 5902, operation buttons 5903, operation elements 5904, a band 5905, and the like.
  • a display device to which a function as a position input device is added may be used for the display portion 5902.
  • the function as a position input device can be added by providing a touch panel on the display device.
  • the function as a position input device can be added by providing a photoelectric conversion element called a photosensor in a pixel portion of a display device.
  • the operation button 5903 can be provided with any one of a power switch for starting a smart watch, a button for operating a smart watch application, a volume adjustment button, a switch for turning on or off the display portion 5902, and the like.
  • a power switch for starting a smart watch a button for operating a smart watch application
  • a volume adjustment button a switch for turning on or off the display portion 5902, and the like.
  • the operation element 5904 functions as a crown for adjusting the time of the smart watch.
  • the operation element 5904 may be used as an input interface for operating the smartwatch application in addition to the time adjustment.
  • the smart watch illustrated in FIG. 23B includes the operation element 5904; however, the present invention is not limited to this and may have a structure without the operation element 5904.
  • a video camera illustrated in FIG. 23C includes a first housing 5801, a second housing 5802, a display portion 5803, operation keys 5804, a lens 5805, a connection portion 5806, and the like.
  • the operation key 5804 and the lens 5805 are provided in the first housing 5801
  • the display portion 5803 is provided in the second housing 5802.
  • the first housing 5801 and the second housing 5802 are connected by a connection portion 5806, and the angle between the first housing 5801 and the second housing 5802 can be changed by the connection portion 5806. is there.
  • the video on the display portion 5803 may be switched in accordance with the angle between the first housing 5801 and the second housing 5802 in the connection portion 5806.
  • FIG. 23D illustrates a cellular phone having an information terminal function, which includes a housing 5501, a display portion 5502, a microphone 5503, a speaker 5504, and operation buttons 5505.
  • a display device to which a function as a position input device is added may be used for the display portion 5502.
  • the function as a position input device can be added by providing a touch panel on the display device.
  • the function as a position input device can be added by providing a photoelectric conversion element called a photosensor in a pixel portion of a display device.
  • the operation button 5505 can be provided with any one of a power switch for starting a mobile phone, a button for operating a mobile phone application, a volume adjustment button, a switch for turning on or off the display portion 5502, and the like.
  • the number of operation buttons 5505 is two, but the number of operation buttons included in the mobile phone is not limited to this.
  • the mobile phone illustrated in FIG. 23D may have a light-emitting device for use in flashlight or lighting.
  • FIG. 23E illustrates a game machine body 7520 and a controller 7522 as stationary game machines.
  • a controller 7522 can be connected to the game machine body 7520 wirelessly or by wire.
  • the controller 7522 can include a display unit for displaying game images, a touch panel and a stick serving as an input interface other than buttons, a rotary knob, a sliding knob, and the like.
  • the controller 7522 is not limited to the shape shown in FIG. 23E, and the shape of the controller 7522 may be variously changed depending on the genre of the game.
  • a controller having a shape imitating a gun with a trigger as a button can be used.
  • a controller shaped like a musical instrument or music device can be used.
  • the stationary game machine may be configured to use a game player's gesture and / or voice instead of using a controller, instead of including a camera, a depth sensor, a microphone, and the like.
  • a portable game machine shown in FIG. 23F includes a housing 5201, a display portion 5202, a button 5203, and the like. Note that the portable game machine illustrated in FIG. 23F is an example, and the arrangement, shape, and number of display portions and buttons of the portable game machine to which the semiconductor device of one embodiment of the present invention is applied are illustrated in FIG. It is not limited to the configuration shown in F). Further, the shape of the housing of the portable game machine is not limited to the structure illustrated in FIG.
  • a stationary game machine a portable game machine, and the like are given as examples of game machines.
  • the semiconductor device of one embodiment of the present invention can be applied to an arcade game machine other than the above. can do.
  • a television device illustrated in FIG. 23G includes a housing 9000, a display portion 9001, a speaker 9003, operation keys 9005 (including a power switch or an operation switch), a connection terminal 9006, and the like.
  • the television device can incorporate a display portion 9001 having a large screen, for example, 50 inches or more, or 100 inches or more.
  • the semiconductor device of one embodiment of the present invention can be applied to the vicinity of a driver's seat of an automobile that is a moving body.
  • FIG. 23 (H) is a diagram showing the periphery of the windshield in the interior of an automobile.
  • FIG. 23H illustrates a display panel 5704 attached to a pillar in addition to the display panel 5701, the display panel 5702, and the display panel 5703 attached to the dashboard.
  • Display panels 5701 to 5703 can provide various kinds of information by displaying navigation information, speedometers and tachometers, travel distances, fuel gauges, gear states, air conditioner settings, and the like.
  • the display items, layout, and the like displayed on the display panel can be changed as appropriate according to the user's preference, and the design can be improved.
  • the display panels 5701 to 5703 can also be used as lighting devices.
  • the display panel 5704 can complement the view (dead angle) obstructed by the pillar by projecting an image from the imaging means provided on the vehicle body. That is, by displaying an image from the imaging means provided outside the automobile, the blind spot can be compensated and safety can be improved. Also, by displaying a video that complements the invisible part, it is possible to confirm the safety more naturally and without a sense of incongruity.
  • the display panel 5704 can also be used as a lighting device.
  • FIG. 24A illustrates an example of a digital signage (digital signage) that can be attached to a wall.
  • FIG. 24A shows a state where the electronic signboard 6200 is attached to the wall 6201.
  • FIG. 24B illustrates a tablet information terminal having a structure that can be folded.
  • the information terminal illustrated in FIG. 24B includes a housing 5321a, a housing 5321b, a display portion 5322, and operation buttons 5323.
  • the display portion 5322 has a flexible base material, and a structure that can be folded by the base material can be realized.
  • the housing 5321a and the housing 5321b are coupled by a hinge portion 5321c, and the hinge portion 5321c can be folded in half.
  • the display portion 5322 is provided in the housing 5321a, the housing 5321b, and the hinge portion 5321c.
  • the electronic devices shown in FIGS. 23A to 23C, 23E, 24A, and 24B may have a microphone and a speaker. With this configuration, for example, a voice input function can be added to the electronic device described above.
  • the electronic devices shown in FIGS. 23A, 23B, 24D, 24A, and 24B may have a camera.
  • the electronic devices illustrated in FIGS. 23A to 23G, 24A, and 24B include sensors (force, displacement, position, speed, and acceleration) inside the housing. Measure angular velocity, number of revolutions, distance, light, liquid, magnetism, temperature, chemical, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, smell or infrared It may be configured to have a function).
  • sensors force, displacement, position, speed, and acceleration
  • a detection device having a sensor that detects a tilt, such as a gyroscope or an acceleration sensor, so that the orientation of the mobile phone (which direction the mobile phone is relative to the vertical direction)
  • the screen display of the display portion 5502 can be automatically switched according to the orientation of the mobile phone.
  • the electronic devices illustrated in FIGS. 23A to 23G, 24A, and 24B are devices that acquire biological information such as fingerprints, veins, irises, or voiceprints.
  • an electronic device having a biometric authentication function can be realized.
  • a flexible base material may be used as the display portion of the electronic device shown in FIGS. 23 (A) to (G) and FIG. 24 (A).
  • the display portion may have a structure in which a transistor, a capacitor element, a display element, and the like are provided over a flexible base material.
  • a material having a property of transmitting visible light is used as an example.
  • PET Polyethylene terephthalate resin
  • PEN polyethylene naphthalate resin
  • PES polyethersulfone resin
  • acrylic resin acrylic resin
  • polyimide resin polymethyl methacrylate resin
  • polycarbonate resin polyamide resin
  • polycycloolefin resin Polystyrene resin, polyamideimide resin, polypropylene resin, polyester resin, polyvinyl halide resin, aramid resin, epoxy resin, and the like can be used. These materials may be mixed or laminated.

Abstract

要約書 記憶装置の各階層の記憶領域の変更が可能な半導体装置を提供する。 第１および第２記憶回路を有する記憶装置と、制御回路と、を有する半導体装置で、第１記憶回路は、 第１容量素子と、 第１容量素子に保持される電荷を保持する機能を有する第１トランジスタと、 を有 し、 第２記憶回路は、 第２トランジスタと、 前記第２トランジスタのゲートに電気的に接続された第 ２容量素子と、 第２容量素子に保持される電荷を保持する機能を有する第３トランジスタと、 を有す る。第１および第３トランジスタは、酸化物半導体を有する半導体層と、ゲートと、バックゲートと、 を有する。 第１又は第３トランジスタバックゲートに印加される電圧を調整することによって、 第１ 又は第２記憶回路のそれぞれの記憶領域を変更する。

Description

半導体装置
　本発明の一態様は、半導体装置に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。または、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。
　情報処理を行うコンピュータシステムは、その用途に応じて多種多様な構成が提案されているが、多くのコンピュータシステムにおいて、メモリユニットを複数の階層に分割し、各階層に性能の異なる記憶装置を割り当てたアーキテクチャが採用されている。このようなコンピュータシステムにおいては、レジスタ、キャッシュメモリ、主記憶装置、補助記憶装置などの記憶装置を備えた構造が広く知られている。
　特許文献１には、酸化物半導体を半導体層に含むトランジスタを用いた記憶回路をレジスタ、キャッシュメモリ、主記憶装置に適用した発明が開示されている。酸化物半導体はシリコン等よりも広いバンドギャップを有し、真性キャリア濃度が小さいため、酸化物半導体を半導体層に含むトランジスタは、オフ電流が極めて小さい特性を有する。そのため、当該トランジスタを記憶回路に用いることによって、格納されたデータを長時間保持することができる。
特開２０１５−１８０９９４号公報
　レジスタ、キャッシュメモリ、主記憶装置のそれぞれの記憶装置は、要求される性能が異なる。そのため、互いに記憶領域を共有して用いることが難しい。具体的には、例えば、キャッシュメモリの記憶容量が足りなくなった場合に、主記憶装置によってその不足分を補うことが難しい。
　本発明の一態様は、新規な半導体装置の提供を課題の一つとする。また、本発明の一態様は、消費電力の低減が可能な半導体装置の提供を課題の一つとする。また、本発明の一態様は、面積の縮小が可能な半導体装置の提供を課題の一つとする。また、本発明の一態様は、記憶装置の大容量化が可能な半導体装置の提供を課題の一つとする。
　なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）
　本発明の一態様は、記憶装置と、制御回路と、を有し、記憶装置は、第１記憶階層で動作する第１記憶回路と、第２記憶階層で動作する第２記憶回路を有し、第１記憶階層は、第２記憶階層よりもアクセス速度が速い階層であって、第１記憶回路は、第１容量素子と、第１容量素子に保持される電荷を保持する機能を有する第１トランジスタと、を有し、第２記憶回路は、第２トランジスタと、第２トランジスタのゲートに電気的に接続された第２容量素子と、第２容量素子に保持される電荷を保持する機能を有する第３トランジスタと、を有し、第１および第３トランジスタは、酸化物半導体を有する半導体層と、第１ゲートと、第２ゲートと、を有し、制御回路は、第１トランジスタの第２ゲートに電圧を入力することによって、第１記憶回路を第１記憶階層から第２記憶階層に変更する機能と、第３のトランジスタの第２ゲートに電圧を入力することによって、第２記憶回路を第２記憶階層から第１記憶階層に変更する機能と、を有する、半導体装置である。
（２）
　また、本発明の一態様は、上記（１）の構成において、制御回路は、温度検知回路を有し、温度検知回路は、記憶装置の周辺の温度に応じた補正電圧を出力する機能を有し、制御回路は、第１及び第３トランジスタのそれぞれの第２ゲートに印加する電圧を、補正電圧に応じて、変動させる機能を有する、半導体装置である。
（３）
　また、本発明の一態様は、記憶装置と、制御回路と、を有し、記憶装置は、第１記憶階層で動作する第１記憶回路と、第２記憶階層で動作する第２記憶回路を有し、第１記憶階層は、第２記憶階層よりもアクセス速度が速い階層であって、第１記憶回路は、第１容量素子と、第１容量素子に保持される電荷を保持する機能を有する第１トランジスタと、を有し、第２記憶回路は、第２トランジスタと、第２トランジスタのゲートに電気的に接続された第２容量素子と、第２容量素子に保持される電荷を保持する機能を有する第３トランジスタと、を有し、第１および第３トランジスタは、酸化物半導体を有する半導体層と、第１ゲートと、第２ゲートと、を有し、制御回路は、第１トランジスタの第２ゲートに電圧を入力することによって、第１記憶回路を第１記憶階層から第２記憶階層に変更する機能と、第３のトランジスタの第２ゲートに電圧を入力することによって、第２記憶回路を第２記憶階層から第１記憶階層に変更する機能と、を有し、制御回路は、コントローラと、複数の電圧生成回路と、切り替え回路と、を有し、記憶装置は、コントローラに対して、記憶装置の記憶容量の使用状況を有する信号を出力する機能を有し、コントローラは、信号に応じて、複数の電圧生成回路のいずれか一から出力される電圧が第１および第３のトランジスタの第２ゲートに印加されるように、切り替え回路を制御する機能を有する、半導体装置である。
（４）
　また、本発明の一態様は、上記（３）の構成において、制御回路は、温度検知回路を有し、温度検知回路は、記憶装置の周辺の温度に応じた補正電圧を出力する機能を有し、制御回路は、第１及び第３トランジスタのそれぞれの第２ゲートに印加する電圧を、補正電圧に応じて、変動させる機能を有する、半導体装置である。
（５）
　また、本発明の一態様は、記憶装置と、制御回路と、を有し、記憶装置は、第１記憶階層で動作する第１記憶回路と、第２記憶階層で動作する第２記憶回路を有し、第１記憶階層は、第２記憶階層よりもアクセス速度が速い階層であって、第１記憶回路は、第１容量素子と、第１容量素子に保持される電荷を保持する機能を有する第１トランジスタと、を有し、第２記憶回路は、第２トランジスタと、第２トランジスタのゲートに電気的に接続された第２容量素子と、第２容量素子に保持される電荷を保持する機能を有する第３トランジスタと、を有し、第１および第３トランジスタは、酸化物半導体を有する半導体層と、第１ゲートと、第２ゲートと、を有し、制御回路は、第１トランジスタの第２ゲートに電圧を入力することによって、第１記憶回路を第１記憶階層から第２記憶階層に変更する機能と、第３のトランジスタの第２ゲートに電圧を入力することによって、第２記憶回路を第２記憶階層から第１記憶階層に変更する機能と、を有し、制御回路は、コントローラと、複数の電圧生成回路と、切り替え回路と、を有し、記憶装置は、コントローラに対して、記憶装置の記憶容量の使用状況を有する信号を出力する機能を有し、コントローラは、信号に応じて、複数の電圧生成回路のいずれか一から出力される電圧が第１および第３のトランジスタの第２ゲートに印加されるように、切り替え回路を制御する機能を有し、第１記憶回路は、第２記憶回路と重畳する領域を有する、半導体装置である。
（６）
　また、本発明の一態様は、上記（５）の構成において、制御回路は、温度検知回路を有し、温度検知回路は、記憶装置の周辺の温度に応じた補正電圧を出力する機能を有し、制御回路は、第１及び第３トランジスタのそれぞれの第２ゲートに印加する電圧を、補正電圧に応じて、変動させる機能を有する、半導体装置である。
（７）
　また、本発明の一態様は、上記（１）乃至（６）のいずれか一の構成において、酸化物半導体は、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛から一又は複数選ばれる材料を有する、半導体装置である。
　なお、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
　また、本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に開示されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
　ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
　ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
　なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
　また、例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
　なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
　また、本明細書等において、トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソース又はドレインとして機能する２つの端子は、トランジスタの入出力端子である。２つの入出力端子は、トランジスタの導電型（ｎチャネル型、ｐチャネル型）及びトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、言い換えることができるものとする。また、本明細書等では、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」（又は第１電極、又は第１端子）、「ソース又はドレインの他方」（又は第２電極、又は第２端子）という表記を用いる。なお、トランジスタの構造によっては、上述した３つの端子に加えて、バックゲートを有する場合がある。
　また、本明細書等において、ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
　また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、「電圧」を「電位」に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
　一般的に、「電流」とは、正の荷電体の移動に伴う電荷の移動現象（電気伝導）として定義されているが、「正の荷電体の電気伝導が起きている」という記載は、「その逆向きに負の荷電体の電気伝導が起きている」と換言することができる。そのため、本明細書等において、「電流」とは、特に断らない限り、キャリアの移動に伴う電荷の移動現象（電気伝導）をいうものとする。ここでいうキャリアとは、電子、正孔、アニオン、カチオン、錯イオン等が挙げられ、電流の流れる系（例えば、半導体、金属、電解液、真空中など）によってキャリアが異なる。また、配線等における「電流の向き」は、正のキャリアが移動する方向とし、正の電流量で記載する。換言すると、負のキャリアが移動する方向は、電流の向きと逆の方向となり、負の電流量で表現される。そのため、本明細書等において、電流の正負（又は電流の向き）について断りがない場合、「素子Ａから素子Ｂに電流が流れる」等の記載は「素子Ｂから素子Ａに電流が流れる」等に言い換えることができるものとする。また、「素子Ａに電流が入力される」等の記載は「素子Ａから電流が出力される」等に言い換えることができるものとする。
　また、本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
　また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
　また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
　また、本明細書等において、「膜」、「層」などの語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
　また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
　また、本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
　本明細書等において、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ　ｏｆ　Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
　本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。一例としては、電気的なスイッチ、機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
　電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
　機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
　本発明の一態様によって、新規な装置を提供することができる。又は、本発明の一態様によって、消費電力の低減が可能な半導体装置を提供することができる。又は、本発明の一態様によって、面積の縮小が可能な半導体装置を提供することができる。又は、本発明の一態様によって、記憶装置の大容量化が可能な半導体装置を提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１（Ａ）は記憶装置の構成の一例を示すブロック図である。図１（Ｂ）は、記憶装置における記憶領域の階層の例を説明する図である。 図２は、記憶装置における記憶領域の階層の例を説明する図である。 図３（Ａ）（Ｂ１）（Ｂ２）は記憶装置が有するメモリセルの構成の一例を示す回路図である。 図４（Ａ）（Ｂ）は記憶装置における記憶領域の階層の例を説明する図である。 図５は記憶装置の構成の一例を示すブロック図である。 図６は記憶装置の構成の一例を示すブロック図である。 図７は記憶装置の構成の一例を示すブロック図である。 図８は記憶装置の構成の一例を示すブロック図である。 図９は記憶装置の構成の一例を示すブロック図である。 図１０は記憶装置が有するメモリセルアレイの構成の一例を示すブロック図である。 図１１は記憶装置が有するメモリセルアレイの構成の一例を示すブロック図である。 図１２（Ａ）（Ｂ）は記憶装置が有するメモリセルアレイの構成の一例を示す図である。 図１３は記憶装置が有するメモリセルアレイの構成の一例を示す図である。 図１４は半導体装置の構成例を示す断面図である。 図１５（Ａ）（Ｂ）（Ｃ）はトランジスタの構造例を示す断面図である。 図１６（Ａ）はトランジスタの構造例を示す上面図であり、図１６（Ｂ）（Ｃ）は当該トランジスタの構造例を示す断面図である。 図１７（Ａ）はトランジスタの構造例を示す上面図であり、図１７（Ｂ）（Ｃ）は当該トランジスタの構造例を示す断面図である。 図１８（Ａ）はトランジスタの構造例を示す上面図であり、図１８（Ｂ）（Ｃ）は当該トランジスタの構造例を示す断面図である。 図１９（Ａ）はトランジスタの構造例を示す上面図であり、図１９（Ｂ）（Ｃ）は当該トランジスタの構造例を示す断面図である。 図２０（Ａ）はトランジスタの構造例を示す上面図であり、図２０（Ｂ）（Ｃ）は当該トランジスタの構造例を示す断面図である。 図２１（Ａ）はトランジスタの構造例を示す上面図であり、図２１（Ｂ）は当該トランジスタの構造例を示す斜視図である。 図２２（Ａ）（Ｂ）はトランジスタの構造例を示す断面図である。 図２３（Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｅ）（Ｆ）（Ｇ）（Ｈ）は、電子機器の一例を示す斜視図である。 図２４（Ａ）（Ｂ）は電子機器の一例を示す斜視図である。
　本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことができる。また、ＯＳ　ＦＥＴ、又はＯＳトランジスタと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
　また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
　また、本明細書等において、各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
　なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態（又は一つ若しくは複数の別の実施例）で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
　なお、実施の形態の中で述べる内容とは、各々の実施の形態（又は実施例）において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
　なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
　本明細書に記載の実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
　また、本明細書の図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
（実施の形態１）
　本実施の形態では、本発明の一態様に係る構成の一例について説明する。
＜半導体装置の構成例＞
　図１（Ａ）に、本発明の一態様の半導体装置１１の構成の一例を示す。半導体装置１１は、記憶装置を構成する記憶回路２１０、記憶回路２２０、記憶回路２３０、及び記憶回路２４０と、制御回路２０と、を有する。
　なお、図１（Ａ）に図示していないが、半導体装置１１は集積回路（例えば、ＣＰＵ、ＧＰＵなどが挙げられる。）を有し、記憶回路２１０は集積回路に含まれている構成としてもよく、更に記憶回路２２０も集積回路に含まれている構成としてもよい。
　また、記憶回路２２０は、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）（登録商標）を適用することができ、記憶回路２３０は、ＮＯＳＲＡＭ（Ｄｙｎａｍｉｃ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）（登録商標）を適用することができる。なお、ＤＯＳＲＡＭ、ＮＯＳＲＡＭの詳細については後述する。
　図１（Ｂ）は、図１（Ａ）に示した半導体装置１１に含まれる記憶装置の記憶回路を階層ごとに示した一例の図である。
　図１（Ｂ）は、半導体装置１１に含まれる記憶装置の記憶回路を、アクセス速度の順に階層化したものである。記憶回路２１０は最上位の階層とし、記憶回路２２０は記憶回路２１０の下位の階層とし、記憶回路２３０は記憶回路２２０の下位の階層とし、記憶回路２４０は、最下位の階層として図示している。
　なお、本明細書等において、半導体装置１１に含まれる記憶装置の記憶回路は、最上位の階層から順に、第１記憶領域１１０、第２記憶領域１２０、第３記憶領域１３０、第４記憶領域１４０と呼称する。特に、第１記憶領域１１０はレジスタなどの記憶領域とし、第２記憶領域１２０はキャッシュメモリの記憶領域とし、第３記憶領域１３０は主記憶装置（メインメモリ）の記憶領域とし、第４記憶領域１４０は補助記憶装置の記憶領域として扱われる。
　第１記憶領域１１０の記憶回路２１０は、集積回路などにおける演算処理の結果や状態の保持などを行う。そのため、演算処理に必要データの送受信を行うため、記憶回路２１０は、記憶回路２２０と、記憶回路２３０と、に電気的に接続されている。
　第１記憶領域１１０に適用できる記憶回路２１０は、例えば、レジスタ、フリップフロップ、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）などを有する。
　第２記憶領域１２０は、キャッシュメモリの記憶領域として扱われるため、記憶回路２２０は、第３記憶領域１３０である主記憶装置として機能する記憶回路２３０からデータの一部をコピーして格納するため、記憶回路２３０に電気的に接続されている。
　また、第２記憶領域１２０はキャッシュメモリの記憶領域に相当するため、第２記憶領域１２０は更に複数の階層に分類して設けることができる。例えば、図２では、記憶回路２２０を更に３つの階層に分けた場合を示している。図２における記憶回路２２０は、キャッシュ１２１乃至キャッシュ１２３の記憶領域を有しており、第１記憶領域１１０の下位の階層にキャッシュ１２１（１次キャッシュ、Ｌ１キャッシュ）が設けられ、キャッシュ１２１の下位の階層にキャッシュ１２２（２次キャッシュ、Ｌ２キャッシュ）が設けられ、キャッシュ１２２の下位の階層にキャッシュ１２３（３次キャッシュ、Ｌ３キャッシュ）が設けられている。
　なお、第２記憶領域１２０の階層の数はこれに限られない。すなわち、第２記憶領域１２０は、１つの階層のみから構成されていてもよいし、２つの階層、または４つ以上の階層から構成されていてもよい。
　第４記憶領域１４０に適用できる記憶回路２４０は、第３記憶領域の記憶回路２３０から入力されたデータを格納するため、記憶回路２３０に電気的に接続されている。
　第４記憶領域１４０に適用できる記憶回路２４０としては、例えば、不揮発性メモリなどを有することができる。不揮発性メモリとしては、例えば、フラッシュメモリ、ハードディスクドライブ、ソリッドステートドライブなどが挙げられる。
　制御回路２０は、記憶回路２２０、及び記憶回路２３０に電気的に接続されている。制御回路２０は、半導体装置１１における第２記憶領域１２０、第３記憶領域１３０のそれぞれの階層の記憶領域を変更する機能を有する。
　記憶回路は、上位の階層に位置するほど高速動作が要求される。また、下位の階層に位置する記憶装置ほど、大容量および高密度化（或いは、ビット当たりの面積の縮小）が要求される。例えば、第１記憶領域１１０では、集積回路などにおける演算に用いるデータを記憶するため、特に高速な動作が要求される。また、例えば、第２記憶領域１２０の中で最上位の階層に位置する１次キャッシュは、アクセスされる頻度が最も高いため、高速な動作が要求される。一方、２次キャッシュ、３次キャッシュなどは、１次キャッシュほどの高速動作は要求されないものの、大容量および１次キャッシュよりもビット当たりの面積の縮小が要求される。
　また、記憶回路が上位の階層に位置するほど、当該記憶装置へのデータの書き換え回数（又は、リフレッシュ回数）が多くなるため、当該記憶装置の仕様として、データの保持時間を短くすることができる。一方、記憶装置が下位の階層に位置するほど、当該記憶装置へのデータの書き換え回数（又は、リフレッシュ回数）が少なくなるため、当該記憶装置の仕様として、データの保持時間を長くする必要がある。
　本発明の一態様は、半導体装置の使用状況に応じて、各階層の記憶装置のデータ保持時間を変更して、各階層の記憶領域を増減する。つまり、本発明の一態様の記憶装置、又は、半導体装置は、当該使用状況に合わせて、記憶装置の各階層の性能の変更を行うことができる。
＜ＤＯＳＲＡＭ、及びＮＯＳＲＡＭの回路構成例＞
　次に、記憶回路２２０に適用できるＤＯＳＲＡＭ、及び記憶回路２３０に適用できるＮＯＳＲＡＭのそれぞれのメモリセルの回路構成について説明する。
　なお、以下の説明で用いられる低レベル電位、高レベル電位は、特定の電位を意味するものではなく、配線が異なれば、具体的な電位も異なる場合がある。例えば、配線ＷＯＬに印加される低レベル電位、高レベル電位のそれぞれは、配線ＢＩＬに印加される低レベル電位、高レベル電位と異なる電位であってもよい。
　図３（Ａ）には、ＤＯＳＲＡＭのメモリセルの回路構成の例を示している。メモリセル２２１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、フロントゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。
　トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
　トランジスタＭ１は、メモリセル２２１における書き込みトランジスタとして機能する。なお、当該書き込みトランジスタは、後述するＯＳトランジスタであることが好ましい。
　配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位（基準電位という場合がある。）を印加するのが好ましい。
　配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
　データの書き込み及び読み出しは、配線ＷＯＬに高レベル電位を印加し、トランジスタＭ１をオン状態にし、配線ＢＩＬと容量素子ＣＡの第１端子との間を導通状態にすることによって行われる。
　具体的には、データの書き込みは、配線ＢＩＬに書き込むデータに応じた電位を印加し、トランジスタＭ１を介して、容量素子ＣＡの第１端子に当該電位を書き込むことで行われる。データの書き込み後は、配線ＷＯＬに低レベル電位を印加して、トランジスタＭ１をオフ状態にすることで、当該電位をメモリセル２２１に保持することができる。
　また、データの読み出しは、初めに、配線ＢＩＬを適当な電位、例えば、低レベル電位と高レベル電位の中間の電位にプリチャージして、次に配線ＢＩＬを電気的に浮遊状態にする。そして、その後に、配線ＷＯＬに高レベル電位を印加して、トランジスタＭ１をオン状態にして、配線ＢＩＬの電位を変化させる。配線ＢＩＬの電位の変化は、容量素子ＣＡの第１端子に書き込まれた電位に応じて決まるため、変化した配線ＢＩＬの電位から、メモリセル２２１に保持されたデータを読み出すことができる。
　また、上述したメモリセル２２１は、図３（Ａ）に図示した回路構成に限定されず、メモリセル２２１の回路の構成を適宜変更してもよい。
　図３（Ｂ１）には、ＮＯＳＲＡＭのメモリセルの回路構成の例を示している。メモリセル２３１は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、フロントゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。
　トランジスタＭ２は、メモリセル２３１における書き込みトランジスタとして機能する。なお、当該書き込みトランジスタは、後述するＯＳトランジスタであることが好ましい。
　また、トランジスタＭ３は、メモリセル２３１における読み出しトランジスタとして機能する。当該読み出しトランジスタは、後述するＯＳトランジスタ、又は半導体層にシリコンが含まれるトランジスタであることが好ましい。なお、本動作例において、トランジスタＭ３は、特に断りのない場合は、飽和領域で動作するものとする。すなわち、トランジスタＭ３のゲート電圧、ソース電圧、及びドレイン電圧は、飽和領域で動作する範囲での電圧に適切にバイアスされているものとする。
　トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
　配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データ保持の最中において、配線ＣＡＬには、低レベル電位（基準電位という場合がある）を印加するのが好ましく、データの書き込み時、データの読み出し時において、配線ＣＡＬには、高レベル電位を印加するのが好ましい
　配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
　データの書き込みは、配線ＷＯＬに高レベル電位を印加し、トランジスタＭ２をオン状態にし、配線ＷＢＬと容量素子ＣＢの第１端子との間を導通状態にすることによって行われる。具体的には、トランジスタＭ２がオン状態のときに、配線ＷＢＬに記録する情報に対応する電位を印加し、容量素子ＣＢの第１端子、及びトランジスタＭ３のゲートに該電位を書き込む。その後、配線ＷＯＬに低レベル電位を印加し、トランジスタＭ２をオフ状態にすることによって、容量素子ＣＢの第１端子の電位、及びトランジスタＭ３のゲートの電位が保持される。
　データの読み出しは、配線ＳＬに所定の電位を印加することによって行われる。トランジスタＭ３のソース−ドレイン間に流れる電流、及びトランジスタＭ３の第１端子の電位は、トランジスタＭ３のゲートの電位、及びトランジスタＭ３の第２端子の電位によって決まるので、トランジスタＭ３の第１端子に接続されている配線ＲＢＬの電位を読み出すことによって、容量素子ＣＢの第１端子（又はトランジスタＭ３のゲート）に保持されている電位を読み出すことができる。つまり、容量素子ＣＢの第１端子（又はトランジスタＭ３のゲート）に保持されている電位から、このメモリセルに書き込まれている情報を読み出すことができる。
　また、上述したメモリセル２３１は、図３（Ｂ１）に図示した回路構成に限定されず、メモリセル２３１の回路の構成を適宜変更してもよい。例えば、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。そのメモリセルの回路構成例を図３（Ｂ２）に示す。メモリセル２３２は、メモリセル２３１の配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとして、トランジスタＭ２の第２端子、及びトランジスタＭ３の第１端子が、配線ＢＩＬと接続されている構成となっている。つまり、メモリセル２３２は、書き込みビット線と、読み出しビット線と、を１本の配線ＢＩＬとして動作する構成となっている。
　ＤＯＳＲＡＭ、及びＮＯＳＲＡＭは、上述の通り、書き込みトランジスタとしてＯＳトランジスタを有する記憶装置である。ＯＳトランジスタの半導体層は、実施の形態３で説明する金属酸化物を有する。金属酸化物としては、例えば、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛から一又は複数選ばれる材料とすることができる。特に、インジウム、ガリウム、亜鉛からなる金属酸化物が、当該半導体層に含まれることによって、当該半導体層のバンドギャップを大きくすることができる。そのため、ＯＳトランジスタのオフ電流を小さくすることができる。
＜記憶装置の各階層の記憶領域の変更方法＞
　ところで、ＯＳトランジスタは、実施の形態３で説明する構造を適用することによって、バックゲートを有することができる。バックゲートを有するＯＳトランジスタにおいて、バックゲートに電位を印加することによって、ＯＳトランジスタのしきい値電圧を変動させることができる。例えば、ＯＳトランジスタをｎチャネル型トランジスタとした場合、バックゲートに正電位を印加することによって、そのＯＳトランジスタのしきい値電圧をマイナス側に変動させることができ、逆にバックゲートに負電位を印加することによって、そのＯＳトランジスタのしきい値電圧をプラス側に変動させることができる。
　ＯＳトランジスタのしきい値電圧を変動させることによって、そのＯＳトランジスタのオフ電流を増減することができる。ＯＳトランジスタのオフ電流を増やした場合、ＯＳトランジスタのソース−ドレイン間を介した、保持しているデータに応じた電荷の移動が早くなるため、データの保持時間が短くなり、ＯＳトランジスタの動作速度（駆動周波数という場合がある。）を速くすることができる。また、ＯＳトランジスタのオフ電流を減らした場合、ＯＳトランジスタのソース−ドレイン間を介した、保持しているデータに応じた電荷の移動が遅くなるため、データの保持時間が長くなり、ＯＳトランジスタの動作速度が遅くすることができる。つまり、ＯＳトランジスタのしきい値電圧を変動させることによって、データの保持時間及び動作速度を調整することができる。
　ここで、半導体装置１１の記憶回路２２０として上述のＤＯＳＲＡＭを適用し、記憶回路２３０として上述のＮＯＳＲＡＭを適用した場合を考える。例えば、図１（Ａ）（Ｂ）の半導体装置１１において、第１記憶領域として用いている記憶回路２１０の記憶容量が不足し、かつ第２記憶領域１２０として用いている記憶回路２２０の記憶容量が余っている場合、図４（Ａ）に示すとおり、記憶回路２２０の一部である記憶回路２２０ａが有するＯＳトランジスタのしきい値電圧を低くして、記憶回路２２０ａのデータの保持時間を短くし、かつ動作速度を速くすることによって、記憶回路２２０ａを第１記憶領域１１０として活用することができる。
　具体的には、記憶回路２２０ａのメモリセル２２１のトランジスタＭ１を、ゲートに印加する電位の範囲として−０．８Ｖ以上２．５Ｖ以下で動作させる場合、トランジスタＭ１のバックゲートには、例えば、−１．５Ｖ以上１．５Ｖ未満の電圧を与えることによって、記憶回路２２０ａを第１記憶領域１１０として活用することができる。
　また、例えば、図１（Ａ）（Ｂ）の半導体装置１１において、第３記憶領域１３０として用いている記憶回路２３０の記憶容量が不足し、かつ第２記憶領域１２０として用いている記憶回路２２０の記憶容量が余っている場合、図４（Ａ）に示すとおり、記憶回路２２０の一部である記憶回路２２０ｂが有するＯＳトランジスタのしきい値電圧を大きくして、記憶回路２２０ｂのデータの保持時間を長くし、かつ動作速度を遅くすることで、記憶回路２２０ｂを第３記憶領域１３０として活用することができる。
　具体的には、記憶回路２２０ｂのメモリセル２２１のトランジスタＭ１を、ゲートに印加する電位の範囲として−０．８Ｖ以上２．５Ｖ以下で動作させる場合、トランジスタＭ１のバックゲートには、例えば、−７．５Ｖ以上−４．５Ｖ未満の電圧を与えることによって、記憶回路２２０ａを第３記憶領域１３０として活用することができる。
　なお、図１（Ａ）（Ｂ）の半導体装置１１において、記憶回路２２０の記憶領域を別の階層に変更しない場合、つまり、記憶回路２２０を第２記憶領域１２０として、通常通りに動作をさせる場合、トランジスタＭ１のゲートに印加する電位の範囲を−０．８Ｖ以上２．５Ｖ以下として、トランジスタＭ１のバックゲートには、例えば、−４．５Ｖ以上−１．５Ｖ未満の電圧を与えればよい。
　また、例えば、図１（Ａ）（Ｂ）の半導体装置１１において、第２記憶領域１２０として用いている記憶回路２２０の記憶容量が不足し、かつ第３記憶領域１３０として用いている記憶回路２３０の記憶容量が余っている場合、図４（Ｂ）に示すとおり、記憶回路２３０の一部である記憶回路２３０ａが有するＯＳトランジスタのしきい値電圧を小さくして、記憶回路２３０ａのデータの保持時間を短くすることで、記憶回路２３０ａを第２記憶領域１２０として活用することができる。
　具体的には、記憶回路２３０ａのメモリセル２３１（メモリセル２３２）のトランジスタＭ２を、ゲートに印加する電位の範囲として−０．８Ｖ以上２．５Ｖ以下で動作させる場合、トランジスタＭ２のバックゲートには、例えば、−４．５Ｖ以上−１．５Ｖ未満の電圧を与えることによって、記憶回路２３０ａを第２記憶領域１２０として活用することができる。
　また、例えば、図１（Ａ）（Ｂ）の半導体装置１１において、第４記憶領域１４０として用いている記憶回路２４０の記憶容量が不足し、かつ第３記憶領域１３０として用いている記憶回路２３０の記憶容量が余っている場合、図４（Ｂ）に示すとおり、記憶回路２３０の一部である記憶回路２３０ｂが有するＯＳトランジスタのしきい値電圧を大きくして、記憶回路２３０ｂのデータの保持時間を長くすることで、記憶回路２３０ｂを第４記憶領域１４０として活用することができる。
　具体的には、記憶回路２３０ｂのメモリセル２３１（メモリセル２３２）のトランジスタＭ２を、ゲートに印加する電位の範囲として−０．８Ｖ以上２．５Ｖ以下で動作させる場合、トランジスタＭ２のバックゲートには、例えば、−７．５Ｖ未満の電圧を与えることによって、記憶回路２３０ｂを第４記憶領域１４０として活用することができる。
　なお、図１（Ａ）（Ｂ）の半導体装置１１において、記憶回路２３０の記憶領域を別の階層に変更しない場合、つまり、記憶回路２３０を第３記憶領域１３０として、通常通りに動作をさせる場合、トランジスタＭ１のゲートに印加する電位の範囲を−０．８Ｖ以上２．５Ｖ以下として、トランジスタＭ１のバックゲートには、例えば、−７．５Ｖ以上−４．５Ｖ未満の電圧を与えればよい。
　さらに、メモリセル２２１のトランジスタＭ１、メモリセル２３１（メモリセル２３２）のトランジスタＭ２のそれぞれのゲートに印加する電圧の範囲を互いにほぼ同じにすることができる。具体的には、トランジスタＭ１、及びトランジスタＭ２のそれぞれのゲートに印加するための正電圧（又は負電圧）を生成する回路は、互いに同じ回路を用いることができる。これにより、トランジスタＭ１、及びトランジスタＭ２のゲートに印加する電圧を生成する回路の数を多く設ける必要がなくなるため、半導体装置１１の消費電力を低く抑えることができる。特にトランジスタのゲートに負電圧を印加する場合、その負電圧の生成に消費電力が大きくなることがあるため、トランジスタＭ１、及びトランジスタＭ２のそれぞれのゲートに印加するための負電圧の生成回路（例えば、チャージポンプ回路などが挙げられる。）は、互いに共有して用いられることが好ましい。
　ところで、上述したトランジスタＭ１（トランジスタＭ２）のゲート及びバックゲートに与える電圧の範囲は、一例である。半導体装置全般において、当該半導体装置が有するトランジスタの半導体層の材料、構造などによって、トランジスタの特性が変化するため、状況に応じて、ゲート及びバックゲートに与える電圧の範囲を設定する必要がある。
　また、半導体装置全般において、当該半導体装置が駆動する環境に応じて、トランジスタの特性が変化する場合がある。具体的には、当該半導体装置が駆動する環境の温度が高くなるほど、当該トランジスタのゲート−ソース間電圧に応じたドレイン電流は大きくなり、また、当該トランジスタの駆動周波数も高くなる。つまり、環境の温度によっては、半導体装置の性能が変化する場合がある。そのため、半導体装置は、環境の温度に応じて、書き込みトランジスタであるＯＳトランジスタのバックゲートに与える電圧を変化させることによって、トランジスタの特性を適切に調整する構成とするのがより好ましい。つまり、メモリセル２２１、メモリセル２３１（メモリセル２３２）が有するトランジスタＭ１、トランジスタＭ２のそれぞれのバックゲートに対して、半導体装置１１が駆動する環境の温度に応じた電圧を与えることによって、記憶回路２２０及び記憶回路２３０のそれぞれは当該環境の温度に適した動作を行うことができる。
＜制御回路２０＞
　次に、記憶回路２２０及び記憶回路２３０のそれぞれが有する書き込みトランジスタ（図３（Ａ）におけるトランジスタＭ１、図３（Ｂ１）（Ｂ２）におけるトランジスタＭ２に相当する。）のしきい値電圧を制御するための回路構成について説明する。
　図５は、当該書き込みトランジスタのしきい値電圧を制御するための制御回路２０を表したブロック図である。なお、図５には、記憶装置との電気的な接続も説明するため、記憶回路２２０と、記憶回路２３０と、を含む記憶部３０も図示している。
　制御回路２０は、制御部２１と、電圧生成回路２２［１］乃至電圧生成回路２２［Ｐ］（Ｐは１以上の整数である。）と、回路２３Ａと、回路２３Ｂと、温度検知回路２５と、を有する。なお、環境の温度に応じてバックゲートの電位を変動させない場合、制御回路２０は、温度検知回路２５を除いた構成とすることができる。
　制御部２１は、記憶部３０と、電圧生成回路２２［１］乃至電圧生成回路２２［Ｐ］と、回路２３Ａと、回路２３Ｂと、温度検知回路２５と、に電気的に接続されている。電圧生成回路２２［１］乃至電圧生成回路２２［Ｐ］のそれぞれは、回路２３Ａと回路２３Ｂと、に電気的に接続されている。回路２３Ａは、複数の配線ＢＧＬ１を介して、記憶回路２２０に電気的に接続され、回路２３Ｂは、複数の配線ＢＧＬ２を介して、記憶回路２３０に電気的に接続されている。
　記憶部３０は、記憶回路２２０及び記憶回路２３０のそれぞれの使用状態（例えば、全ての記憶容量のうち、使用されている記憶容量の割合など。）に関する信号を、制御部２１に対して送信する機能を有する。制御部２１は、当該信号を受け取ることによって、当該使用状態に応じて、記憶部３０の各階層（例えば、図１（Ｂ）に示す第１記憶領域１１０、第２記憶領域１２０、第３記憶領域１３０、第４記憶領域１４０。）の割り当ての変更を行うために、制御回路２０に含まれる各回路に信号を送信する。具体的には、制御部２１は、電圧生成回路２２［１］乃至電圧生成回路２２［Ｐ］と、回路２３Ａと、回路２３Ｂと、に信号の送信を行う。
　電圧生成回路２２［１］乃至電圧生成回路２２［Ｐ］のそれぞれは、書き込みトランジスタのバックゲートに与える電圧を生成する機能を有する。また、電圧生成回路２２［１］乃至電圧生成回路２２［Ｐ］は、制御部２１から送られる信号に応じて、当該電圧の生成を開始する、又は当該電圧の生成を停止する機能を有する。この機能によって、記憶部３０の各階層の割り当てにおいて必要な電圧を生成する電圧生成回路のみ駆動し、必要の無い電圧生成回路を停止することができる。このため、電圧生成回路２２［１］乃至電圧生成回路２２［Ｐ］のうち、必要な回路のみを駆動することができるため、制御回路２０の消費電力を低くすることができる。
　また、電圧生成回路２２［１］乃至電圧生成回路２２［Ｐ］のうち、負電圧を生成する回路は、例えば、チャージポンプ回路を用いることができる。
　回路２３Ａは、複数の配線ＢＧＬ１のそれぞれに与える電圧を、電圧生成回路２２［１］乃至電圧生成回路２２［Ｐ］のそれぞれで生成された電圧から選択する機能を有する。なお、複数の配線ＢＧＬ１のそれぞれに、どの電圧が選択されるかは、制御部２１から送られる信号に応じて決められる。この機能により、記憶回路２２０に含まれる書き込みトランジスタのバックゲートに、配線ＢＧＬ１から所定の電圧を印加することができ、記憶回路２２０を割り当てる階層ごとに応じた領域に分けることができる。例えば、記憶回路２２０をｐ個（ｐは２以上Ｐ以下の整数である。）の階層に分ける場合、回路２３Ａは、複数の配線ＢＧＬ１にｐ種の電圧を与えて、記憶回路２２０をｐ個の領域に分ければよい。
　同様に、回路２３Ｂは、複数の配線ＢＧＬ２のそれぞれに与える電圧を、電圧生成回路２２［１］乃至電圧生成回路２２［Ｐ］のそれぞれで生成された電圧から選択する機能を有する。なお、複数の配線ＢＧＬ２のそれぞれに、どの電圧が選択されるかは、制御部２１から送られる信号に応じて決められる。この機能により、記憶回路２３０に含まれる書き込みトランジスタのバックゲートに、配線ＢＧＬ２から所定の電圧を印加することができ、記憶回路２３０を割り当てる階層ごとに応じた領域に分けることができる。
＜動作例＞
　ここで、制御回路２０の動作例について説明する。なお、本動作例では、環境の温度に応じてバックゲートの電位を変動させない場合について説明する。
　動作例の初期の段階として、例えば、記憶部３０の使用状態として、図６に示すとおり、第２記憶領域１２０が割り当てられている記憶回路２２０の記憶容量の全てがデータの保持として使われ、第３記憶領域１３０が割り当てられている記憶回路２３０の記憶容量の一部がデータの保持として使われている場合を考える。なお、この時点では、電圧生成回路２２［ｐ１］（ｐ１は１以上Ｐ以下の整数である。）が、記憶回路２２０のメモリセルのうち第２記憶領域１２０として用いられるメモリセルに含まれる書き込みトランジスタのバックゲートに印加する電圧を生成し、電圧生成回路２２［ｐ２］（ｐ２は１以上Ｐ以下で、かつｐ１でない整数である。）が、記憶回路２３０のメモリセルのうち第３記憶領域１３０として用いられるメモリセルに含まれる書き込みトランジスタのバックゲートに印加する電圧を生成しているものとする。
　この場合において、記憶部３０が第２記憶領域１２０の記憶容量が足りないと判断したとき、記憶部３０は、記憶回路２２０の記憶容量の全てが使用状態であり、記憶回路２３０の記憶容量の一部に空きがあることを、信号Ｓｉｇ１として制御部２１に送信する。
　制御部２１は、当該信号を受信することによって、電圧生成回路２２［１］乃至電圧生成回路２２［Ｐ］に信号Ｓｉｇ２を送信し、回路２３Ｂに信号Ｓｉｇ３を送信する。信号Ｓｉｇ２及び信号Ｓｉｇ３は、記憶回路２３０に第２記憶領域１２０を割り当てるための信号である。
　具体的には、信号Ｓｉｇ２は、記憶回路２３０の所定の領域に第２記憶領域１２０を割り当てるために、当該領域に含まれる書き込みトランジスタのバックゲートに印加する電圧を生成する回路を選択するための信号とすることができる。なお、ここでは、当該回路として電圧生成回路２２［ｐ３］（ｐ３は１以上Ｐ以下で、かつｐ２でない整数である。）が選択されたものとする。電圧生成回路２２［ｐ３］は、電圧生成回路２２［ｐ１］と同一としてもよいし、別の回路としてもよい。
　なお、信号Ｓｉｇ２において、選択されなかった電圧生成回路については、上述の通り、停止する構成とすることができる。例えば、電圧生成回路と、駆動電圧を供給する配線との間の電気的な接続をスイッチング素子などによって非導通状態にすることによって、当該電圧生成回路を停止することができる。これにより、必要な電圧生成回路のみを駆動することができるため、制御回路２０の消費電力を低くすることができる。
　また、信号Ｓｉｇ３は、記憶回路２３０の当該所定の領域の書き込みトランジスタのバックゲートに電気的に接続されているＢＧＬ２に、電圧生成回路２２［ｐ３］で生成した電圧を印加する命令を含む信号とすることができる。また、信号Ｓｉｇ３は、記憶回路２３０の第３記憶領域１３０の領域に含まれる書き込みトランジスタのバックゲートに、引き続き電圧生成回路２２［ｐ２］で生成された電圧を印加する命令を含んでいてもよい。
　信号Ｓｉｇ３が回路２３Ｂに送られることによって、電圧生成回路２２［ｐ３］で生成した電圧を、記憶回路２３０の、新たに第２記憶領域１２０を割り当てる領域の書き込みトランジスタのバックゲートに与えることができる。これにより、記憶回路２３０の所定の領域に第２記憶領域１２０を割り当てることができる。図７に示すブロック図は、図６に示すブロック図の続きを示したもので、信号Ｓｉｇ３が回路２３Ｂに送られることによって、記憶部３０の記憶回路２３０の残っている記憶容量の空いた領域の全てを第２記憶領域１２０に割り当てた例を示している。
＜温度制御＞
　次に、環境の温度に応じて、記憶部３０の書き込みトランジスタ（トランジスタＭ１、トランジスタＭ２）のバックゲートに与える電位を変化させる方法について説明する。
　温度検知回路２５は、一例として、図８に示す構成とすることができる。なお、温度検知回路２５との電気的な接続構成を説明するため、図８には、制御部２１、電圧生成回路２２［１］、電圧生成回路２２［Ｐ］、回路２３Ａ、配線ＢＧＬ１も図示している。なお、回路２３Ｂ、配線ＢＧＬ２、記憶部３０については省略している。
　温度検知回路２５は、温度センサ２５ａと、アナログデジタル変換回路２５ｂと、電圧制御回路２５ｃと、を有する。
　温度センサ２５ａは、半導体装置１１の周辺の温度をセンシングして、当該温度に応じたアナログ信号を出力する機能を有する。出力された当該アナログ信号は、アナログデジタル変換回路２５ｂに対して送られる。温度センサ２５ａとしては、例えば、白金、ニッケルまたは銅などの測温抵抗体、サーミスタ、熱電対、ＩＣ温度センサなどを用いることができる。
　アナログデジタル変換回路２５ｂは、アナログ信号をデジタル信号に変換する機能を有する。当該デジタル信号は、電圧制御回路２５ｃに対して送られる。
　電圧制御回路２５ｃは、当該デジタル信号に応じて、補正電圧を生成する機能を有する。例えば、電圧制御回路２５ｃは、デジタル信号と補正電圧とを紐付けする対応表が記録されている記憶装置と、補正電圧を生成する回路と、を有しており、アナログデジタル変換回路２５ｂから送られてきたデジタル信号から、該当する補正電圧の高さを読み出す。補正電圧の高さを読み出した後は、補正電圧を生成する回路によって該当する補正電圧を生成して、制御部２１を介して、回路２３Ａ、回路２３Ｂに対して送られる。なお、図５、図６、図７、図８では、温度検知回路２５は、制御部２１に電気的に接続されているが、温度検知回路２５は、直接、回路２３Ａ、回路２３Ｂに電気的に接続されていてもよい。
　ここで、回路２３Ａ（回路２３Ｂ）は複数の容量素子ＣＦを有し、複数の容量素子ＣＦのそれぞれの２対の電極の一方は、複数の配線ＢＧＬ１（複数の配線ＢＧＬ２）に電気的に接続されているものとする。回路２３Ａ（回路２３Ｂ）に送られた補正電圧は、容量素子ＣＦの２対の電極の他方に印加される。
　ところで、回路２３Ａ（回路２３Ｂ）は、内部回路２３ＩＮを有する。内部回路２３ＩＮは、制御部２１から信号を受け取ることで、当該信号に応じて、複数の配線ＢＧＬ１（複数の配線ＢＧＬ２）のそれぞれに電圧生成回路２２［１］乃至電圧生成回路２２［Ｐ］で生成された複数種の電圧を印加する機能を有する。
　環境の温度に応じて、バックゲートの電位を変化させる場合、初めに、内部回路２３ＩＮによって複数の配線ＢＧＬ１（複数の配線ＢＧＬ２）に電位を印加して、その後に、当該容量素子の２対の電極の他方に補正電圧を印加する。これにより、それぞれに接続されている容量素子ＣＦの容量結合によって、複数の配線ＢＧＬ１（複数の配線ＢＧＬ２）の電位が、補正電圧に応じて変動する。このように、半導体装置１１は温度検知回路２５を有することにより、環境の温度に応じて、記憶部３０の書き込みトランジスタの特性を補正することができる。
　なお、本発明の一態様は、本実施の形態で述べた回路の構成に限定されず、適宜変更することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
　本実施の形態では、上記実施の形態で説明したＤＯＳＲＡＭ、ＮＯＳＲＡＭなどを構成するメモリセルアレイ４０とその周辺回路の構成例について説明する。なお、本実施の形態では、メモリセルアレイ４０とその周辺回路をまとめて記憶装置２００と呼称する。
＜記憶装置の構成例＞
　図９に記憶装置の構成の一例を示す。記憶装置２００は、周辺回路５０、およびメモリセルアレイ４０を有する。周辺回路５０は、ローデコーダ５３、ワード線ドライバ回路５１、ビット線ドライバ回路５２、出力回路５４、コントロールロジック回路５６を有する。また、図９には、実施の形態１で説明した制御回路２０も図示している。
　ビット線ドライバ回路５２は、カラムデコーダ５２ａ、プリチャージ回路５２ｂ、センスアンプ５２ｃ、および書き込み回路５２ｄを有する。プリチャージ回路５２ｂは、配線ＳＬ、配線ＣＡＬ、配線ＢＩＬなどをプリチャージする機能を有する。センスアンプ５２ｃは、配線ＢＩＬ、配線ＲＢＬから読み出されたデータ信号を増幅する機能を有する。なお、配線ＳＬ、配線ＣＡＬ、及び配線ＲＢＬは、メモリセルアレイ４０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路５４を介して、デジタルのデータ信号ＲＤＡＴＡとして記憶装置２００の外部に出力される。
　記憶装置２００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路５０用の高電源電圧（ＶＤＤ）、メモリセルアレイ４０用の高電源電圧（ＶＩＬ）が供給される。
　また、記憶装置２００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、ローデコーダ５３およびカラムデコーダ５２ａに入力され、ＷＤＡＴＡは書き込み回路５２ｄに入力される。
　コントロールロジック回路５６は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、ローデコーダ５３、カラムデコーダ５２ａの制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路５６が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
　なお、上述の各回路あるいは各信号は、必要に応じて、適宜、取捨することができる。
　メモリセルアレイ４０だけでなく、周辺回路５０もＯＳトランジスタで構成することが好ましい。そうすることで、周辺回路５０とメモリセルアレイ４０を、同一の製造工程で作製することが可能になり、記憶装置２００の製造コストを低く抑えることができる。
＜メモリセルアレイの構成例＞
　メモリセルとしてＤＯＳＲＡＭを適用した場合のメモリセルアレイ４０の詳細を、図１０に図示する。メモリセルアレイ４０は、一列にｍ（ｍは１以上の整数である。）個、一行にｎ（ｎは１以上の整数である。）個、計ｍ×ｎ個のメモリセル２２１を有し、メモリセル２２１は行列状に配置されている。図１０では、メモリセル２２１のアドレスも併せて表記しており、［１，１］、［ｍ，１］、［ｉ，ｊ］、［１，ｎ］、［ｍ，ｎ］（ｉは、１以上ｍ以下の整数であり、ｊは、１以上ｎ以下の整数である。）のアドレスに位置しているメモリセルを図示している。なお、メモリセル２２１の構成の場合、メモリセルアレイ４０とワード線ドライバ回路５１とを接続している配線ＷＯＬの数はｍ本となり（図１０では、配線ＷＯＬ［１］、配線ＷＯＬ［ｉ］、配線ＷＯＬ［ｍ］のみ図示している。）、メモリセルアレイ４０と制御回路２０とを接続している配線ＢＧＬの数もｍ本となる（図１０では、配線ＢＧＬ［１］、配線ＢＧＬ［ｉ］、配線ＢＧＬ［ｍ］のみ図示している。）。また、メモリセルアレイ４０とビット線ドライバ回路５２とを接続している配線ＢＩＬの数はｎ本となる（図１０では、配線ＢＩＬ［１］、配線ＢＩＬ［ｊ］、配線ＢＩＬ［ｎ］のみ図示している。）。
　また、メモリセルとしてＮＯＳＲＡＭを適用した場合のメモリセルアレイ４０の詳細を、図１１に図示する。メモリセルアレイ４０は、一列にｍ（ｍは１以上の整数である。）個、一行にｎ（ｎは１以上の整数である。）個、計ｍ×ｎ個のメモリセル２３１を有し、メモリセル２３１は行列状に配置されている。図１１では、メモリセル２３１のアドレスも併せて表記しており、［１，１］、［ｍ，１］、［ｉ，ｊ］、［１，ｎ］、［ｍ，ｎ］（ｉは、１以上ｍ以下の整数であり、ｊは、１以上ｎ以下の整数である。）のアドレスに位置しているメモリセルを図示している。なお、メモリセル２３１の構成の場合、メモリセルアレイ４０とワード線ドライバ回路５１とを接続している配線ＷＯＬの数はｍ本となり（図１１では、配線ＷＯＬ［１］、配線ＷＯＬ［ｉ］、配線ＷＯＬ［ｍ］のみ図示している。）、メモリセルアレイ４０と制御回路２０とを接続している配線ＢＧＬの数もｍ本となる（図１１では、配線ＢＧＬ［１］、配線ＢＧＬ［ｉ］、配線ＢＧＬ［ｍ］のみ図示している。）。なお、配線ＣＡＬの配線の数もｍ本となっているが（図１１では、配線ＣＡＬ［１］、配線ＣＡＬ［ｉ］、配線ＣＡＬ［ｍ］のみ図示している。）、配線ＣＡＬを介してメモリセル２３１と接続される先については省略している。また、メモリセルアレイ４０とビット線ドライバ回路５２とを接続している配線ＲＢＬ、配線ＷＢＬ、配線ＳＬのそれぞれの数はｎ本となる（図１１では、配線ＲＢＬ［１］、配線ＲＢＬ［ｊ］、配線ＲＢＬ［ｎ］、配線ＷＢＬ［１］、配線ＷＢＬ［ｊ］、配線ＷＢＬ［ｎ］、配線ＳＬ［１］、配線ＳＬ［ｊ］、配線ＳＬ［ｎ］のみ図示している。）。
　図１０、図１１のそれぞれに図示したメモリセルアレイ４０において、配線ＢＧＬ［１］乃至配線ＢＧＬ［ｍ］は行ごとに設けられているため、実施の形態１で説明した記憶装置の各層の領域の変更は、行単位で行われる。なお、メモリセルアレイ４０が有するメモリセル２２１（メモリセル２３１）のトランジスタＭ１（トランジスタＭ２）のバックゲートに電気的に接続される配線ＢＧＬの配置は、図１０、図１１に限定されない。例えば、複数のメモリセル２２１（メモリセル２３１）のトランジスタＭ１（トランジスタＭ２）のそれぞれに配線ＢＧＬを設けて、メモリセル２２１（メモリセル２３１）ごとに記憶装置の各層の領域の変更を行ってもよい。また、例えば、メモリセルアレイ４０のメモリセル２２１（メモリセル２３１）を２×２や２×３などの領域に分割して、当該領域ごとにそれぞれ異なる配線ＢＧＬを設けて、記憶装置の各層の領域の変更を行ってもよい。
　なお、図１０、図１１に示すメモリセルアレイ４０のそれぞれでは、メモリセル２２１、メモリセル２３１を２次元に配置されている構成としているが、図１２（Ａ）（Ｂ）に示すように３次元で配置されている構成としてもよい。図１２（Ａ）では、メモリセルアレイ４０内に設けられている配線ＢＩＬは、ビット線ドライバ回路５２に対して略垂直となっている。また、図１２（Ｂ）では、複数のメモリセルアレイ４０とビット線ドライバ回路５２とのそれぞれが互いに重畳されている。なお、図１２（Ａ）（Ｂ）では、メモリセル２２１の場合を図示したが、メモリセル２３１でも同様に３次元に配置することができる。図１２（Ａ）（Ｂ）では、下層にビット線ドライバ回路５２を図示したが、ビット線ドライバ回路５２の代わりに、ワード線ドライバ回路５１、ローデコーダ５３、又はこれらから複数選択して積層した回路としてもよい。
　図１０、図１１に示すとおり、記憶装置２００を構成することによって、回路面積を小さくし、かつ記憶容量を大きくすることができる。
　さらに、図１２（Ａ）（Ｂ）では、図１０に示したメモリセルアレイ４０を複数有する構成としたが、図１３に示すように図１０、図１１に示すメモリセルアレイ４０のそれぞれを互いに重畳した構成としてもよい。つまり、記憶装置２００は、ＤＯＳＲＡＭと、ＮＯＳＲＡＭと、が互いに重畳している構成、つまり、記憶回路２２０と、記憶回路２３０と、が互いに重畳している構成としてもよい。なお、図１３では、その重畳している構成を明瞭に示すため、それぞれのメモリセルアレイ４０とビット線ドライバ回路５２との電気的な接続を省略している。また、図１３では、下層にビット線ドライバ回路５２を図示したが、ビット線ドライバ回路５２の代わりに、ワード線ドライバ回路５１、ローデコーダ５３、又はこれらから複数選択して積層した回路としてもよい。特に、下層に電圧生成回路、プリチャージ回路などの回路を設けることにより、記憶回路２２０、及び記憶回路２３０のそれぞれの動作において、当該回路を互いに共有することができる。
　なお、本発明の一態様は、本実施の形態で述べた回路の構成に限定されず、適宜変更することができる。例えば、本実施の形態では、メモリセルアレイ４０はメモリセル２２１、及びメモリセル２３１を適用した場合について説明したが、別のメモリセルを適用してもよい。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
　本実施の形態では、上記実施の形態で説明した半導体装置に適用可能なＯＳトランジスタの構成例について説明する。
＜半導体装置の構成例＞
　図１４に示す半導体装置は、トランジスタ３００と、トランジスタ５００と、容量素子６００と、を有している。図１５（Ａ）はトランジスタ５００のチャネル長方向の断面図であり、図１５（Ｂ）はトランジスタ５００のチャネル幅方向の断面図であり、図１５（Ｃ）はトランジスタ３００のチャネル幅方向の断面図である。
　トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が小さいため、これを半導体装置、特にメモリセル２３１のトランジスタＭ２に用いることにより、長期にわたり第１データを保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
　トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００はトランジスタ３００、及びトランジスタ５００の上方に設けられている。なお、容量素子６００は、メモリセル２３１における容量素子ＣＢとすることができる。
　トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。なお、トランジスタ３００は、例えば、上記実施の形態におけるトランジスタＭ３に適用することができる。
　トランジスタ３００は、図１５（Ｃ）に示すように、半導体領域３１３の上面及びチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
　なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
　半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域３１４ａ、及び低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
　低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、又はホウ素などのｐ型の導電性を付与する元素を含む。
　ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。
　なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
　なお、図１４に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、トランジスタ３００の構成を、酸化物半導体を用いているトランジスタ５００と同様の構成にしてもよい（図示しない）。なお、トランジスタ５００の詳細については後述する。
　トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。
　絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
　なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
　絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を低減するための平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
　また、絶縁体３２４には、基板３１１、又はトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
　水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
　なお、絶縁体３２６は、絶縁体３２４よりも比誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には容量素子６００、又はトランジスタ５００と接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
　各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図１４において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
　絶縁体３５４、及び導電体３５６上に、配線層を設けてもよい。例えば、図１４において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ又は配線としての機能を有する。なお導電体３６６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体３６４、及び導電体３６６上に、配線層を設けてもよい。例えば、図１４において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ又は配線としての機能を有する。なお導電体３７６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体３７４、及び導電体３７６上に、配線層を設けてもよい。例えば、図１４において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ又は配線としての機能を有する。なお導電体３８６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
　絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
　例えば、絶縁体５１０、及び絶縁体５１４には、例えば、基板３１１、又はトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
　水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
　また、例えば、絶縁体５１２、及び絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的比誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６には、導電体５１８、及びトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５１８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　特に、絶縁体５１０、及び絶縁体５１４と接する領域の導電体５１８は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体５１６の上方には、トランジスタ５００が設けられている。
　図１５（Ａ）、（Ｂ）に示すように、トランジスタ５００は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された酸化物５３０ｃと、酸化物５３０ｃの形成面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。
　また、図１５（Ａ）、（Ｂ）に示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０との間に絶縁体５４４が配置されることが好ましい。また、図１５（Ａ）、（Ｂ）に示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１５（Ａ）、（Ｂ）に示すように、絶縁体５８０、導電体５６０、及び絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
　なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃをまとめて酸化物５３０という場合がある。
　なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図１４、図１５（Ａ）（Ｂ）に示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
　ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
　さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａ及び導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
　導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　導電体５０３は、酸化物５３０、及び導電体５６０と、重なるように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。
　絶縁体５２０、絶縁体５２２、絶縁体５２４、及び絶縁体５５０は、ゲート絶縁膜としての機能を有する。
　ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
　過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
　また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
　絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
　絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
　特に、不純物、及び酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
　又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
　また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
　なお、絶縁体５２０、絶縁体５２２、及び絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
　トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、酸化物５３０として適用できるＩｎ−Ｍ−Ｚｎ酸化物は、実施の形態４で説明するＣＡＡＣ−ＯＳ、ＣＡＣ−ＯＳであることが好ましい。また、酸化物５３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
　酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
　なお、酸化物５３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａ又は酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
　また、酸化物５３０ａ及び酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ及び酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
　ここで、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａ及び酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
　このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
　酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、窒化タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。
　また、図１５（Ａ）に示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域又はドレイン領域の一方として機能し、領域５４３ｂはソース領域又はドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
　酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア濃度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
　絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
　絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
　特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない材料の場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
　絶縁体５５０は、ゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面、及び側面）接して配置することが好ましい。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
　具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
　加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
　また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
　第１のゲート電極として機能する導電体５６０は、図１５（Ａ）、（Ｂ）では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
　導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。
　また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
　絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
　過剰酸素領域を有し、かつ加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０ａ、酸化物５３０ｂへと効率良く供給することができる。なお、絶縁体５８０中の水又は水素などの不純物濃度が低減されていることが好ましい。
　絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
　半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
　絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
　例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
　特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
　また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。
　また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａ及び導電体５４０ｂは、後述する導電体５４６、及び導電体５４８と同様の構成である。
　絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
　また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的比誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６には、導電体５４６、及び導電体５４８等が埋め込まれている。
　導電体５４６、及び導電体５４８は、容量素子６００、トランジスタ５００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５４６、及び導電体５４８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
　また、導電体５４６、及び導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、又は配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、及び導電体６１０は、同時に形成することができる。
　導電体６１２、及び導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
　図１４では、導電体６１２、及び導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
　絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
　導電体６２０、及び絶縁体６３０上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
　本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。又は、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化又は高集積化を図ることができる。
＜トランジスタの構造例＞
　なお、本実施の形態に示す半導体装置のトランジスタ５００は、上記の構造に限られるものではない。以下、トランジスタ５００に用いることができる構造例について説明する。なお、下記に説明するトランジスタは、上記に説明したトランジスタの変形例であるため、下記の説明では、異なる点を主に説明し、同一の点については省略することがある。
＜＜トランジスタの構造例１＞＞
　図１６（Ａ）、（Ｂ）及び（Ｃ）を用いてトランジスタ５００Ａの構造例を説明する。図１６（Ａ）はトランジスタ５００Ａの上面図である。図１６（Ｂ）は、図１６（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１６（Ｃ）は、図１６（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　図１６（Ａ）、（Ｂ）及び（Ｃ）では、トランジスタ５００Ａと、層間膜として機能する絶縁体５１１、絶縁体５１２、絶縁体５１４、絶縁体５１６、絶縁体５８０、絶縁体５７４、及び絶縁体５８１を示している。また、図１６（Ａ）、（Ｂ）及び（Ｃ）には、トランジスタ５００Ａと電気的に接続されている、導電体５４０ａ、導電体５４０ｂ、及び導電体５０５を示している。特に、導電体５４０ａ及び導電体５４０ｂはコンタクトプラグとして機能し、導電体５０５は配線として機能する。
　トランジスタ５００Ａは、第１のゲート電極として機能する導電体５６０（導電体５６０ａ、及び導電体５６０ｂ）と、第２のゲート電極として機能する導電体５０３（導電体５０３ａ、及び導電体５０３ｂ）と、第１のゲート絶縁膜として機能する絶縁体５５０と、第２のゲート絶縁膜として機能する絶縁体５２０、絶縁体５２２、及び絶縁体５２４と、チャネルが形成される領域を有する酸化物５３０（酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃ）と、ソース又はドレインの一方として機能する導電体５４２ａと、ソース又はドレインの他方として機能する導電体５４２ｂと、絶縁体５４４とを有する。
　また、図１６（Ａ）、（Ｂ）及び（Ｃ）に示すトランジスタ５００Ａでは、酸化物５３０ｃ、絶縁体５５０、及び導電体５６０が、絶縁体５８０に設けられた開口部内に、絶縁体５４４を介して配置される。また、酸化物５３０ｃ、絶縁体５５０、及び導電体５６０は、導電体５４２ａ、及び導電体５４２ｂとの間に配置される。
　絶縁体５１１、及び絶縁体５１２は、層間膜として機能する。
　層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコソ酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層又は積層で用いることができる。又はこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
　例えば、絶縁体５１１は、水又は水素などの不純物が、基板側からトランジスタ５００Ａに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体５１１は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。また、例えば、絶縁体５１１として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体５１１よりも基板側からトランジスタ５００Ａ側に拡散するのを抑制することができる。
　例えば、絶縁体５１２は、絶縁体５１１よりも比誘電率が低いことが好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　導電体５０５は、絶縁体５１２に埋め込まれるように形成される。ここで、導電体５０５の上面の高さと、絶縁体５１２の上面の高さは同程度にできる。なお導電体５０５は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０５を２層以上の多層膜構造としてもよい。なお、導電体５０５は、タングステン、銅、又はアルミニウムを主成分とする導電性が高い導電性材料を用いることが好ましい。
　トランジスタ５００Ａにおいて、導電体５６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５００Ａの閾値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００Ａの閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　また、例えば、導電体５０３と、導電体５６０とを重畳して設けることで、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
　つまり、第１のゲート電極としての機能を有する導電体５６０の電界と、第２のゲート電極としての機能を有する導電体５０３の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、及び第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　絶縁体５１４、及び絶縁体５１６は、絶縁体５１１又は絶縁体５１２と同様に、層間膜として機能する。例えば、絶縁体５１４は、水又は水素などの不純物が、基板側からトランジスタ５００Ａに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁体５１４よりも基板側からトランジスタ５００Ａ側に拡散するのを抑制することができる。また、例えば、絶縁体５１６は、絶縁体５１４よりも比誘電率が低いことが好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　第２のゲートとして機能する導電体５０３は、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。ここで、導電体５０３ａ及び導電体５０３ｂの上面の高さと、絶縁体５１６の上面の高さは同程度にできる。なお、トランジスタ５００Ａでは、導電体５０３ａ及び導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、又は３層以上の積層構造として設ける構成にしてもよい。
　ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。
　例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
　また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０５は、必ずしも設けなくともよい。なお、導電体５０３ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
　第２のゲート絶縁膜としての機能を有する絶縁体５２２は、バリア性を有することが好ましい。絶縁体５２２がバリア性を有することで、トランジスタ５００Ａの周辺部からトランジスタ５００Ａへの水素等の不純物の混入を抑制する層として機能する。
　なお、図１６（Ｂ）及び（Ｃ）には、第２のゲート絶縁膜として、３層の積層構造を示したが、単層、２層、又は４層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
　チャネル形成領域として機能する領域を有する酸化物５３０は、酸化物５３０ａと、酸化物５３０ａ上の酸化物５３０ｂと、酸化物５３０ｂ上の酸化物５３０ｃと、を有する。酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。酸化物５３０として、上述した金属酸化物の一種である酸化物半導体を用いることができる。
　なお、酸化物５３０ｃは、絶縁体５８０に設けられた開口部内に、絶縁体５４４を介して設けられることが好ましい。絶縁体５４４がバリア性を有する場合、絶縁体５８０からの不純物が酸化物５３０へと拡散することを抑制することができる。
　ソース電極又はドレイン電極の一方として機能する導電体５４２ａと、ソース電極又はドレイン電極の他方として機能する導電体５４２ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタングステンなどの金属、又はこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
　また、図１６（Ｂ）では単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
　また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
　また、導電体５４２ａ、及び導電体５４２ｂ上に、バリア層を設けてもよい。バリア層は、酸素、又は水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体５４４を成膜する際に、導電体５４２ａ、及び導電体５４２ｂが酸化することを抑制することができる。
　バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
　バリア層を有することで、導電体５４２ａ、及び導電体５４２ｂの材料選択の幅を広げることができる。例えば、導電体５４２ａ、及び導電体５４２ｂに、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、又は加工がしやすい導電体を用いることができる。
　絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、絶縁体５８０に設けられた開口部内に、酸化物５３０ｃ、及び絶縁体５４４を介して設けられることが好ましい。
　トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
　第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、及び導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０３ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
　酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム又は酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０として用いることができる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
　導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
　絶縁体５８０と、トランジスタ５００Ａとの間に絶縁体５４４を配置する。絶縁体５４４は、水又は水素などの不純物、及び酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム又は酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム又は酸化タンタルなどの金属酸化物、窒化酸化シリコン又は窒化シリコンなどを用いることができる。
　絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
　絶縁体５８０、絶縁体５７４、及び絶縁体５８１は、層間膜として機能する。
　絶縁体５７４は、絶縁体５１４と同様に、水又は水素などの不純物が、外部からトランジスタ５００Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
　また、絶縁体５８０、及び絶縁体５８１は、絶縁体５１６と同様に、絶縁体５７４よりも比誘電率が低いことが好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　また、トランジスタ５００Ａは、絶縁体５８０、絶縁体５７４、及び絶縁体５８１に埋め込まれた導電体５４０ａ、導電体５４０ｂなどのプラグや配線を介して、他の構造と電気的に接続してもよい。
　また、導電体５４０ａ、及び導電体５４０ｂの材料としては、導電体５０３と同様に、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　例えば、導電体５４０ａ、及び導電体５４０ｂとしては、例えば、水素、及び酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
　上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。又は、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。又は、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
＜＜トランジスタの構造例２＞＞
　図１７（Ａ）、（Ｂ）及び（Ｃ）を用いてトランジスタ５００Ｂの構造例を説明する。図１７（Ａ）はトランジスタ５００Ｂの上面図である。図１７（Ｂ）は、図１７（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１７（Ｃ）は、図１７（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　トランジスタ５００Ｂはトランジスタ５００Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５００Ａと異なる点について説明する。
　トランジスタ５００Ｂは、導電体５４２ａ（導電体５４２ｂ）と、酸化物５３０ｃと、絶縁体５５０と、導電体５６０と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
　第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、及び導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０３ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
　また、導電体５６０の上面及び側面と、絶縁体５５０の側面と、酸化物５３０ｃの側面と、を覆うように、絶縁体５４４を設けることが好ましい。なお、絶縁体５４４は、水又は水素などの不純物、及び酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム又は酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム又は酸化タンタルなどの金属酸化物、窒化酸化シリコン又は窒化シリコンなどを用いることができる。
　絶縁体５４４を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体５４４を有することで、絶縁体５８０が有する水、及び水素などの不純物がトランジスタ５００Ｂへ拡散することを抑制することができる。
　また、トランジスタ５００Ｂのコンタクトプラグは、トランジスタ５００Ａのコンタクトプラグの構成と異なっている。トランジスタ５００Ｂでは、コンタクトプラグとして機能する導電体５４６ａ（導電体５４６ｂ）と、絶縁体５８０との間に、バリア性を有する絶縁体５７６ａ（絶縁体５７６ｂ）が配置されている。絶縁体５７６ａ（絶縁体５７６ｂ）を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
　また、バリア性を有する絶縁体５７６ａ（絶縁体５７６ｂ）を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体５４６ａ（導電体５４６ｂ）に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、又は加工がしやすい導電体を用いることができる。
＜＜トランジスタの構造例３＞＞
　図１８（Ａ）、（Ｂ）及び（Ｃ）を用いてトランジスタ５００Ｃの構造例を説明する。図１８（Ａ）はトランジスタ５００Ｃの上面図である。図１８（Ｂ）は、図１８（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１８（Ｃ）は、図１８（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　トランジスタ５００Ｃはトランジスタ５００Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５００Ａと異なる点について説明する。
　図１８（Ａ）、（Ｂ）及び（Ｃ）に示すトランジスタ５００Ｃは、導電体５４２ａと酸化物５３０ｂの間に導電体５４７ａが配置され、導電体５４２ｂと酸化物５３０ｂの間に導電体５４７ｂが配置されている。ここで、導電体５４２ａ（導電体５４２ｂ）は、導電体５４７ａ（導電体５４７ｂ）の上面及び導電体５６０側の側面を越えて延在し、酸化物５３０ｂの上面に接する領域を有する。ここで、導電体５４７ａ、及び導電体５４７ｂは、導電体５４２ａ、及び導電体５４２ｂに用いることができる導電体を用いればよい。さらに、導電体５４７ａ、及び導電体５４７ｂの膜厚は、少なくとも導電体５４２ａ、及び導電体５４２ｂより厚いことが好ましい。
　図１８（Ａ）、（Ｂ）及び（Ｃ）に示すトランジスタ５００Ｃは、上記のような構成を有することにより、トランジスタ５００Ａよりも、導電体５４２ａ、及び導電体５４２ｂを導電体５６０に近づけることができる。又は、導電体５４２ａの端部及び導電体５４２ｂの端部と、導電体５６０を重ねることができる。これにより、トランジスタ５００Ｃの実質的なチャネル長を短くし、オン電流の向上と、周波数特性の向上と、を図ることができる。
　また、導電体５４７ａ（導電体５４７ｂ）は、導電体５４２ａ（導電体５４２ｂ）と重畳して設けられることが好ましい。このような構成にすることで、導電体５４０ａ（導電体５４０ｂ）を埋め込む開口を形成するエッチングにおいて、導電体５４７ａ（導電体５４７ｂ）がストッパとして機能し、酸化物５３０ｂがオーバーエッチングされるのを防ぐことができる。
　また、図１８（Ａ）、（Ｂ）及び（Ｃ）に示すトランジスタ５００Ｃは、絶縁体５４４の上に接して絶縁体５４５を配置する構成にしてもよい。絶縁体５４４としては、水又は水素などの不純物や、過剰な酸素が、絶縁体５８０側からトランジスタ５００Ｃに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体５４５としては、絶縁体５４４に用いることができる絶縁体を用いることができる。また、絶縁体５４４としては、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコン又は窒化酸化シリコンなどの、窒化物絶縁体を用いてもよい。
　また、図１８（Ａ）、（Ｂ）及び（Ｃ）に示すトランジスタ５００Ｃは、図１６（Ａ）、（Ｂ）及び（Ｃ）に示すトランジスタ５００Ａと異なり、導電体５０３を単層構造で設けてもよい。この場合、パターン形成された導電体５０３の上に絶縁体５１６となる絶縁膜を成膜し、当該絶縁膜の上部を、導電体５０３の上面が露出するまでＣＭＰ法などを用いて除去すればよい。ここで、導電体５０３の上面の平坦性を良好にすることが好ましい。例えば、導電体５０３上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体５０３の上に形成される、絶縁層の平坦性を良好にし、酸化物５３０ｂ及び酸化物５３０ｃの結晶性の向上を図ることができる。
＜＜トランジスタの構造例４＞＞
　図１９（Ａ）、（Ｂ）及び（Ｃ）を用いてトランジスタ５００Ｄの構造例を説明する。図１９（Ａ）はトランジスタ５００Ｄの上面図である。図１９（Ｂ）は、図１９（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１９（Ｃ）は、図１９（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　トランジスタ５００Ｄはトランジスタ５００Ａ、トランジスタ５００Ｂ、トランジスタ５００Ｃとは異なる構造となっている。そのため、説明の繰り返しを防ぐため、主にトランジスタ５００Ａ、トランジスタ５００Ｂ、トランジスタ５００Ｃと内容が重複する点については説明を省略し、主に異なる点について説明する。
　図１９（Ａ）乃至（Ｃ）に示すトランジスタ５００Ｄは、図１８（Ａ）、（Ｂ）及び（Ｃ）に示したトランジスタ５００Ｃと同様に、導電体５０５を設けずに、第２のゲートとしての機能を有する導電体５０３を配線としても機能させている。また、酸化物５３０ｃ上に絶縁体５５０を有し、絶縁体５５０上に金属酸化物５５２を有する。また、金属酸化物５５２上に導電体５６０を有し、導電体５６０上に絶縁体５７０を有する。また、絶縁体５７０上に絶縁体５７１を有する。
　金属酸化物５５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体５５０と、導電体５６０との間に、酸素の拡散を抑制する金属酸化物５５２を設けることで、導電体５６０への酸素の拡散が抑制される。つまり、酸化物５３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体５６０の酸化を抑制することができる。
　なお、金属酸化物５５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物５３０として用いることができる酸化物半導体を、金属酸化物５５２として用いることができる。その場合、導電体５６０をスパッタリング法で成膜することで、金属酸化物５５２の電気抵抗値を低下させて導電層とすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
　また、金属酸化物５５２は、ゲート絶縁膜の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物５５２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁膜として機能する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
　トランジスタ５００Ｄにおいて、金属酸化物５５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁膜の一部として機能する金属酸化物とを積層して設けてもよい。
　金属酸化物５５２を有することで、ゲート電極として機能する場合は、導電体５６０からの電界の影響を弱めることなく、トランジスタ５００Ｄのオン電流の向上を図ることができる。又は、ゲート絶縁膜として機能する場合は、絶縁体５５０と、金属酸化物５５２との物理的な厚みにより、導電体５６０と、酸化物５３０との間の距離を保つことで、導電体５６０と酸化物５３０との間のリーク電流を抑制することができる。従って、絶縁体５５０、及び金属酸化物５５２との積層構造を設けることで、導電体５６０と酸化物５３０との間の物理的な距離、及び導電体５６０から酸化物５３０へかかる電界強度を、容易に適宜調整することができる。
　具体的には、酸化物５３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物５５２として用いることができる。又は、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
　特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物５５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
　絶縁体５７０は、水又は水素などの不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム又は酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体５７０よりも上方からの酸素で導電体５６０が酸化するのを抑制することができる。また、絶縁体５７０よりも上方からの水又は水素などの不純物が、導電体５６０、及び絶縁体５５０を介して、酸化物５３０に混入することを抑制することができる。
　絶縁体５７１はハードマスクとして機能する。絶縁体５７１を設けることで、導電体５６０の加工の際、導電体５６０の側面が概略垂直、具体的には、導電体５６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
　なお、絶縁体５７１に、水又は水素などの不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体５７０は設けなくともよい。
　絶縁体５７１をハードマスクとして用いて、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、及び酸化物５３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物５３０ｂ表面の一部を露出させることができる。
　また、トランジスタ５００Ｄは、露出した酸化物５３０ｂ表面の一部に領域５３１ａ及び領域５３１ｂを有する。領域５３１ａ又は領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。
　領域５３１ａ及び領域５３１ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理などを用いて、露出した酸化物５３０ｂ表面にリン又はボロンなどの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
　また、酸化物５３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物５３０ｂに拡散させて領域５３１ａ及び領域５３１ｂを形成することもできる。
　酸化物５３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域５３１ａ及び領域５３１ｂを「不純物領域」又は「低抵抗領域」という場合がある。
　絶縁体５７１及び／又は導電体５６０をマスクとして用いることで、領域５３１ａ及び領域５３１ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域５３１ａ及び／又は領域５３１ｂと、導電体５６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域５３１ａ又は領域５３１ｂ）の間にオフセット領域が形成されない。領域５３１ａ及び領域５３１ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
　なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体５７５の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体５７５も絶縁体５７１などと同様にマスクとして機能する。よって、酸化物５３０ｂの絶縁体５７５と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
　また、トランジスタ５００Ｄは、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、及び酸化物５３０ｃの側面に絶縁体５７５を有する。絶縁体５７５は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体５７５に用いると、後の工程で絶縁体５７５中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体５７５は、酸素を拡散する機能を有することが好ましい。
　また、トランジスタ５００Ｄは、絶縁体５７５、酸化物５３０上に絶縁体５４４を有する。絶縁体５４４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水又は水素などの不純物の少ない絶縁体を成膜することができる。例えば、絶縁体５４４として、酸化アルミニウムを用いるとよい。
　なお、スパッタリング法を用いて形成された酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁体５４４が酸化物５３０及び絶縁体５７５から水素及び水を吸収することで、酸化物５３０及び絶縁体５７５の水素濃度を低減することができる。
＜＜トランジスタの構造例５＞＞
　図２０（Ａ）乃至図２０（Ｃ）を用いてトランジスタ５００Ｅの構造例を説明する。図２０（Ａ）はトランジスタ５００Ｅの上面図である。図２０（Ｂ）は、図２０（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図２０（Ｃ）は、図２０（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図２０（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　トランジスタ５００Ｅはトランジスタ５００Ａ、トランジスタ５００Ｂ、トランジスタ５００Ｃ、トランジスタ５００Ｄ、とは異なる構造となっている。そのため、説明の繰り返しを防ぐため、トランジスタ５００Ａ、トランジスタ５００Ｂ、トランジスタ５００Ｃ、トランジスタ５００Ｄと内容が重複する点については説明を省略し、主に異なる点について説明する。
　図２０（Ａ）、（Ｂ）、及び（Ｃ）では、導電体５４２ａ、及び導電体５４２ｂを設けずに、露出した酸化物５３０ｂ表面の一部に領域５３１ａ及び領域５３１ｂを有する。領域５３１ａ又は領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物５３０ｂと、絶縁体５４４の間に、絶縁体５７３を有する。
　図２０（Ｂ）に示す、領域５３１ａ、及び領域５３１ｂは、酸化物５３０ｂに下記の元素が添加された領域である。領域５３１ａ、及び領域５３１ｂは、例えば、ダミーゲートを用いることで形成することができる。
　具体的には、酸化物５３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、酸化物５３０ｂの一部の領域を低抵抗化する元素を添加するとよい。つまり、酸化物５３０ａ及び酸化物５３０ｂのダミーゲートと重畳していない領域に、当該元素が添加され、領域５３１ａ及び領域５３１ｂが形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
　なお、酸化物５３０ｂの一部の領域を低抵抗化する元素としては、代表的には、ホウ素、又はリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
　特に、アモルファスシリコン、低温ポリシリコンなどが半導体層に含まれるＳｉトランジスタの製造ラインの装置において、ホウ素、及びリンを添加することができるため、当該製造ラインの装置を用いることにより酸化物５３０ｂの一部を低抵抗化することができる。つまり、Ｓｉトランジスタの製造ラインの一部を、トランジスタ５００Ｅの作製工程に用いることができる。
　続いて、酸化物５３０ｂ、及びダミーゲート上に、絶縁体５７３となる絶縁膜、及び絶縁体５４４となる絶縁膜を成膜してもよい。絶縁体５７３となる絶縁膜、及び絶縁体５４４となる絶縁膜を積層して設けることで、領域５３１ａ又は領域５３１ｂと、酸化物５３０ｃと、絶縁体５５０と、が重畳する領域を設けることができる。
　具体的には、絶縁体５４４となる絶縁膜上に絶縁体５８０となる絶縁膜を設けた後、絶縁体５８０となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁体５８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体５７３の一部も除去するとよい。従って、絶縁体５８０に設けられた開口部の側面には、絶縁体５４４、及び絶縁体５７３が露出し、当該開口部の底面には、酸化物５３０ｂに設けられた領域５３１ａ、及び領域５３１ｂのそれぞれの一部が露出する。次に、当該開口部に酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、及び導電体５６０となる導電膜を順に成膜した後、絶縁体５８０が露出するまでＣＭＰ処理などにより、酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、及び導電体５６０となる導電膜の一部を除去することで、図２０（Ａ）、（Ｂ）、及び（Ｃ）に示すトランジスタを形成することができる。
　なお、絶縁体５７３、及び絶縁体５４４は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
　図２０（Ａ）、（Ｂ）、及び（Ｃ）に示すトランジスタは、導電体５４２ａ、及び導電体５４２ｂを設けないため、当該トランジスタを作製するためのコストの低減を図ることができる。
＜＜トランジスタの構造例６＞＞
　また、図１５（Ａ）（Ｂ）では、ゲートとしての機能を機能する導電体５６０が、絶縁体５８０の開口の内部に形成されている構造例について説明したが、例えば、当該導電体の上方に、当該絶縁体が設けられた構造を用いることもできる。このようなトランジスタの構造例を、図２１（Ａ）（Ｂ）、図２２（Ａ）（Ｂ）に示す。
　図２１（Ａ）はトランジスタの上面図であり、図２１（Ｂ）はトランジスタの斜視図である。また、図２１（Ａ）におけるＬ１−Ｌ２の断面図を図２２（Ａ）に示し、Ｗ１−Ｗ２の断面図を図２２（Ｂ）に示す。
　図２１（Ａ）（Ｂ）、図２２（Ａ）（Ｂ）に示すトランジスタは、バックゲートとしての機能を有する導電体ＢＧＥと、ゲート絶縁膜としての機能を有する絶縁体ＢＧＩと、酸化物半導体Ｓと、ゲート絶縁膜としての機能を有する絶縁体ＦＧＩと、フロントゲートとしての機能を有する導電体ＦＧＥと、配線としての機能を有する導電体ＷＥと、を有する。また、導電体ＰＥは、導電体ＷＥと、酸化物Ｓ、導電体ＢＧＥ、又は導電体ＦＧＥと、を接続するためのプラグとしての機能を有する。なお、ここでは、酸化物半導体Ｓが、３層の酸化物Ｓ１、Ｓ２、Ｓ３によって構成されている例を示している。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
　本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物であるＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及びＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の構成について説明する。なお、明細書等において、ＣＡＣは機能、又は材料の構成の一例を表し、ＣＡＡＣは結晶構造の一例を表す。
＜金属酸化物の構成＞
　ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（又はホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
　また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
　すなわち、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
　酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。
　ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
　ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、及び七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　また、ＣＡＡＣ−ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
　ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　また、トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア濃度が８×１０１１ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
　また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
　本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用した製品例について説明する。
＜ノート型パーソナルコンピュータ＞
　本発明の一態様の半導体装置は、情報端末装置に備えられるディスプレイに適用することができる。図２３（Ａ）は、情報端末装置の一種であるノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。
＜スマートウォッチ＞
　本発明の一態様の半導体装置は、ウェアラブル端末に適用することができる。図２３（Ｂ）はウェアラブル端末の一種であるスマートウォッチであり、筐体５９０１、表示部５９０２、操作ボタン５９０３、操作子５９０４、バンド５９０５などを有する。また、表示部５９０２に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン５９０３にスマートウォッチを起動する電源スイッチ、スマートウォッチのアプリケーションを操作するボタン、音量調整ボタン、又は表示部５９０２を点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。また、図２３（Ｂ）に示したスマートウォッチでは、操作ボタン５９０３の数を２個示しているが、スマートウォッチの有する操作ボタンの数は、これに限定されない。また、操作子５９０４は、スマートウォッチの時刻合わせを行うリューズとして機能する。また、操作子５９０４は、時刻合わせ以外に、スマートウォッチのアプリケーションを操作する入力インターフェースとして、用いるようにしてもよい。なお、図２３（Ｂ）に示したスマートウォッチでは、操作子５９０４を有する構成となっているが、これに限定されず、操作子５９０４を有さない構成であってもよい。
＜ビデオカメラ＞
　本発明の一態様の半導体装置は、ビデオカメラに適用することができる。図２３（Ｃ）に示すビデオカメラは、第１筐体５８０１、第２筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により変更が可能である。表示部５８０３における映像を、接続部５８０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って切り替える構成としてもよい。
＜携帯電話＞
　本発明の一態様の半導体装置は、携帯電話に適用することができる。図２３（Ｄ）は、情報端末の機能を有する携帯電話であり、筐体５５０１、表示部５５０２、マイク５５０３、スピーカ５５０４、操作ボタン５５０５を有する。また、表示部５５０２に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン５５０５に携帯電話を起動する電源スイッチ、携帯電話のアプリケーションを操作するボタン、音量調整ボタン、又は表示部５５０２を点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。
　また、図２３（Ｄ）に示した携帯電話では、操作ボタン５５０５の数を２個示しているが、携帯電話の有する操作ボタンの数は、これに限定されない。また、図示していないが、図２３（Ｄ）に示した携帯電話は、フラッシュライト、又は照明の用途として発光装置を有する構成であってもよい。
＜据え置き型ゲーム機＞
　本発明の一態様の半導体装置は、ゲーム機の一例である据え置き型ゲーム機に適用することができる。図２３（Ｅ）では、据え置き型ゲーム機として、ゲーム機本体７５２０と、コントローラ７５２２を示している。なお、ゲーム機本体７５２０には、無線または有線によってコントローラ７５２２を接続することができる。また、図２３（Ｅ）に示していないが、コントローラ７５２２は、ゲームの画像を表示する表示部、ボタン以外の入力インターフェースとなるタッチパネルやスティック、回転式つまみ、スライド式つまみなどを備えることができる。また、コントローラ７５２２は、図２３（Ｅ）に示す形状に限定されず、ゲームのジャンルに応じて、コントローラ７５２２の形状を様々に変更してもよい。例えば、ＦＰＳ（Ｆｉｒｓｔ　Ｐｅｒｓｏｎ　Ｓｈｏｏｔｅｒ）などのシューティングゲームでは、トリガーをボタンとし、銃を模した形状のコントローラを用いることができる。また、例えば、音楽ゲームなどでは、楽器、音楽機器などを模した形状のコントローラを用いることができる。更に、据え置き型ゲーム機は、コントローラを使わず、代わりにカメラ、深度センサ、マイクロフォンなどを備えて、ゲームプレイヤーのジェスチャー、及び／又は音声によって操作する形式としてもよい。
＜携帯型ゲーム機＞
　本発明の一態様の半導体装置は、ゲーム機の一例である携帯ゲーム機に適用することができる。図２３（Ｆ）に示す携帯ゲーム機は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。なお、図２３（Ｆ）に示す携帯ゲーム機は一例であり、本発明の一態様の半導体装置が適用された携帯ゲーム機の表示部、ボタンなどの配置、形状や数、は、図２３（Ｆ）に示す構成に限定されない。また、携帯ゲーム機の筐体の形状は、図２３（Ｆ）に示す構成に限定されない。
　上述では、ゲーム機の一例として、据え置き型ゲーム機、携帯ゲーム機などを挙げたが、本発明の一態様の半導体装置は、上述した以外に業務用ゲーム機（アーケードゲーム機）などにも適用することができる。
＜テレビジョン装置＞
　本発明の一態様の半導体装置は、テレビジョン装置に適用することができる。図２３（Ｇ）に示すテレビジョン装置は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６などを有する。テレビジョン装置は、大画面、例えば、５０インチ以上、又は１００インチ以上の表示部９００１を組み込むことが可能である。
＜移動体＞
　本発明の一態様の半導体装置は、移動体である自動車の運転席周辺に適用することができる。
　例えば、図２３（Ｈ）は、自動車の室内におけるフロントガラス周辺を表す図である。図２３（Ｈ）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
　表示パネル５７０１乃至表示パネル５７０３は、ナビゲーション情報、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することによって、様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
　表示パネル５７０４には、車体に設けられた撮像手段からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像手段からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
＜電子広告用の電子機器＞
　本発明の一態様の半導体装置は、電子広告を用途とするディスプレイに適用することができる。図２４（Ａ）は、壁に取り付けが可能な電子看板（デジタルサイネージ）の例を示している。図２４（Ａ）は、電子看板６２００が壁６２０１に取り付けられている様子を示している。
＜折り畳み式のタブレット型情報端末＞
　本発明の一態様の半導体装置は、タブレット型の情報端末に適用することができる。図２４（Ｂ）には、折り畳むことができる構造を有するタブレット型の情報端末を示している。図２４（Ｂ）に示す情報端末は、筐体５３２１ａと、筐体５３２１ｂと、表示部５３２２と、操作ボタン５３２３と、を有している。特に、表示部５３２２は可撓性を有する基材を有しており、当該基材によって折り畳むことができる構造を実現できる。
　また、筐体５３２１ａと筐体５３２１ｂと、は、ヒンジ部５３２１ｃにより結合されており、ヒンジ部５３２１ｃによって、２つ折りが可能となっている。また、表示部５３２２は、筐体５３２１ａ、筐体５３２１ｂ、及びヒンジ部５３２１ｃに設けられている。
　また、図示していないが、図２３（Ａ）乃至（Ｃ）、（Ｅ）、図２４（Ａ）、（Ｂ）に示した電子機器は、マイク及びスピーカを有する構成であってもよい。この構成により、例えば、上述した電子機器に音声入力機能を付することができる。
　また、図示していないが、図２３（Ａ）、（Ｂ）、（Ｄ）、図２４（Ａ）、（Ｂ）に示した電子機器は、カメラを有する構成であってもよい。
　また、図示していないが、図２３（Ａ）乃至（Ｇ）、図２４（Ａ）、（Ｂ）に示した電子機器は、筐体の内部にセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有する構成であってもよい。特に、図２３（Ｄ）に示す携帯電話に、ジャイロ、加速度センサなどの傾きを検出するセンサを有する検出装置を設けることで、該携帯電話の向き（鉛直方向に対して該携帯電話がどの向きに向いているか）を判断して、表示部５５０２の画面表示を、該携帯電話の向きに応じて自動的に切り替えるようにすることができる。
　また、図示していないが、図２３（Ａ）乃至（Ｇ）、図２４（Ａ）、（Ｂ）に示した電子機器は、指紋、静脈、虹彩、又は声紋など生体情報を取得する装置を有する構成であってもよい。この構成を適用することによって、生体認証機能を有する電子機器を実現することができる。
　また、図２３（Ａ）乃至（Ｇ）、図２４（Ａ）に示した電子機器の表示部として、可撓性を有する基材を用いてもよい。具体的には、該表示部は、可撓性を有する基材上にトランジスタ、容量素子、及び表示素子などを設けた構成としてもよい。この構成を適用することによって、図２３（Ａ）乃至（Ｇ）、図２４（Ａ）に示した電子機器のように平らな面を有する筐体だけでなく、図２３（Ｈ）に示したダッシュボード、ピラーのように、曲面を有するような筐体の電子機器を実現することができる。
　図２３（Ａ）乃至（Ｇ）、図２４（Ａ）、（Ｂ）の表示部に適用できる、可撓性を有する基材としては、可視光に対する透光性を有する材料を例に挙げると、ポリエチレンテレフタレート樹脂（ＰＥＴ）、ポリエチレンナフタレート樹脂（ＰＥＮ）、ポリエーテルサルフォン樹脂（ＰＥＳ）、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリシクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリプロピレン樹脂、ポリエステル樹脂、ポリハロゲン化ビニル樹脂、アラミド樹脂、エポキシ樹脂などを用いることができる。また、これらの材料を混合又は積層して用いてもよい。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
Ｍ１：トランジスタ、Ｍ２：トランジスタ、Ｍ３：トランジスタ、ＣＡ：容量素子、ＣＢ：容量素子、ＣＦ：容量素子、ＢＩＬ：配線、ＲＢＬ：配線、ＷＢＬ：配線、ＷＯＬ：配線、ＳＬ：配線、ＣＡＬ：配線、ＢＧＬ：配線、ＢＧＬ１：配線、ＢＧＬ２：配線、ＢＧＩ：絶縁体、ＦＧＩ：絶縁体、ＢＧＥ：導電体、ＦＧＥ：導電体、ＰＥ：導電体、ＷＥ：導電体、１１：半導体装置、２０：制御回路、２１：制御部、２２［１］：電圧生成回路、２２［Ｐ］：電圧生成回路、２２［ｐ１］：電圧生成回路、２２［ｐ２］：電圧生成回路、２２［ｐ３］：電圧生成回路、２３Ａ：回路、２３Ｂ：回路、２３ＩＮ：内部回路、２５：温度検知回路、２５ａ：温度センサ、２５ｂ：アナログデジタル変換回路、２５ｃ：電圧制御回路、３０：記憶部、４０：メモリセルアレイ、５０：周辺回路、５１：ワード線ドライバ回路、５２：ビット線ドライバ回路、５２ａ：カラムデコーダ、５２ｂ：プリチャージ回路、５２ｃ：センスアンプ、５２ｄ：書き込み回路、５３：ローデコーダ、５４：出力回路、５６：コントロールロジック回路、１１０：第１記憶領域、１２０：第２記憶領域、１２１：キャッシュ、１２２：キャッシュ、１２３：キャッシュ、１３０：第３記憶領域、１４０：第４記憶領域、２００：記憶装置、２１０：記憶回路、２２０：記憶回路、２２０ａ：記憶回路、２２０ｂ：記憶回路、２２１：メモリセル、２３０：記憶回路、２３０ａ：記憶回路、２３０ｂ：記憶回路、２３１：メモリセル、２３２：メモリセル、２４０：記憶回路、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、５００：トランジスタ、５００Ａ：トランジスタ、５００Ｂ：トランジスタ、５００Ｃ：トランジスタ、５００Ｄ：トランジスタ、５００Ｅ：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５０５：導電体、５１０：絶縁体、５１１：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５３１ａ：領域、５３１ｂ：領域、５４０ａ：導電体、５４０ｂ：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４５：絶縁体、５４６：導電体、５４６ａ：導電体、５４６ｂ：導電体、５４７ａ：導電体、５４７ｂ：導電体、５４８：導電体、５５０：絶縁体、５５２：金属酸化物、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７０：絶縁体、５７１：絶縁体、５７３：絶縁体、５７４：絶縁体、５７５：絶縁体、５７６ａ：絶縁体、５７６ｂ：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６００：容量素子、６１０：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６５０：絶縁体、５２０１：筐体、５２０２：表示部、５２０３：ボタン、５３２１ａ：筐体、５３２１ｂ：筐体、５３２１ｃ：ヒンジ部、５３２２：表示部、５３２３：操作ボタン、５４０１：筐体、５４０２：表示部、５４０３：キーボード、５４０４：ポインティングデバイス、５５０１：筐体、５５０２：表示部、５５０３：マイク、５５０４：スピーカ、５５０５：操作ボタン、５７０１：表示パネル、５７０２：表示パネル、５７０３：表示パネル、５７０４：表示パネル、５８０１：第１筐体、５８０２：第２筐体、５８０３：表示部、５８０４：操作キー、５８０５：レンズ、５８０６：接続部、５９０１：筐体、５９０２：表示部、５９０３：操作ボタン、５９０４：操作子、５９０５：バンド、６２００：電子看板、６２０１：壁、７５２０：ゲーム機本体、７５２２：コントローラ、９０００：筐体、９００１：表示部、９００３：スピーカ、９００５：操作キー、９００６：接続端子

Claims (7)

  1. 　記憶装置と、制御回路と、を有し、
    　前記記憶装置は、第１記憶階層で動作する第１記憶回路と、第２記憶階層で動作する前記第２記憶回路を有し、
    　前記第１記憶階層は、前記第２記憶階層よりもアクセス速度が速い階層であって、
    　前記第１記憶回路は、第１容量素子と、前記第１容量素子に保持される電荷を保持する機能を有する第１トランジスタと、を有し、
    　前記第２記憶回路は、第２トランジスタと、前記第２トランジスタのゲートに電気的に接続された第２容量素子と、前記第２容量素子に保持される電荷を保持する機能を有する第３トランジスタと、を有し、
    　前記第１および第３トランジスタは、酸化物半導体を有する半導体層と、第１ゲートと、第２ゲートと、を有し、
    　前記制御回路は、
    　前記第１トランジスタの前記第２ゲートに電圧を入力することによって、前記第１記憶回路を前記第１記憶階層から前記第２記憶階層に変更する機能と、
    　前記第３のトランジスタの前記第２ゲートに電圧を入力することによって、前記第２記憶回路を前記第２記憶階層から前記第１記憶階層に変更する機能と、を有する、
    　半導体装置。
  2. 　請求項１において、
    　前記制御回路は、温度検知回路を有し、
    　前記温度検知回路は、前記記憶装置の周辺の温度に応じた補正電圧を出力する機能を有し、
    　前記制御回路は、前記第１及び前記第３トランジスタのそれぞれの前記第２ゲートに印加する電圧を、前記補正電圧に応じて、変動させる機能を有する、
    　半導体装置。
  3. 　記憶装置と、制御回路と、を有し、
    　前記記憶装置は、第１記憶階層で動作する第１記憶回路と、第２記憶階層で動作する前記第２記憶回路を有し、
    　前記第１記憶階層は、前記第２記憶階層よりもアクセス速度が速い階層であって、
    　前記第１記憶回路は、第１容量素子と、前記第１容量素子に保持される電荷を保持する機能を有する第１トランジスタと、を有し、
    　前記第２記憶回路は、第２トランジスタと、前記第２トランジスタのゲートに電気的に接続された第２容量素子と、前記第２容量素子に保持される電荷を保持する機能を有する第３トランジスタと、を有し、
    　前記第１および第３トランジスタは、酸化物半導体を有する半導体層と、第１ゲートと、第２ゲートと、を有し、
    　前記制御回路は、
    　前記第１トランジスタの前記第２ゲートに電圧を入力することによって、前記第１記憶回路を前記第１記憶階層から前記第２記憶階層に変更する機能と、
    　前記第３のトランジスタの前記第２ゲートに電圧を入力することによって、前記第２記憶回路を前記第２記憶階層から前記第１記憶階層に変更する機能と、を有し、
    　前記制御回路は、コントローラと、複数の電圧生成回路と、切り替え回路と、を有し、
    　前記記憶装置は、前記コントローラに対して、前記記憶装置の記憶容量の使用状況を有する信号を出力する機能を有し、
    　前記コントローラは、前記信号に応じて、複数の前記電圧生成回路のいずれか一から出力される電圧が前記第１および第３のトランジスタの前記第２ゲートに印加されるように、前記切り替え回路を制御する機能を有する、
    　半導体装置。
  4. 　請求項３において、
    　前記制御回路は、温度検知回路を有し、
    　前記温度検知回路は、前記記憶装置の周辺の温度に応じた補正電圧を出力する機能を有し、
    　前記制御回路は、前記第１及び前記第３トランジスタのそれぞれの前記第２ゲートに印加する電圧を、前記補正電圧に応じて、変動させる機能を有する、
    　半導体装置。
  5. 　記憶装置と、制御回路と、を有し、
    　前記記憶装置は、第１記憶階層で動作する第１記憶回路と、第２記憶階層で動作する前記第２記憶回路を有し、
    　前記第１記憶階層は、前記第２記憶階層よりもアクセス速度が速い階層であって、
    　前記第１記憶回路は、第１容量素子と、前記第１容量素子に保持される電荷を保持する機能を有する第１トランジスタと、を有し、
    　前記第２記憶回路は、第２トランジスタと、前記第２トランジスタのゲートに電気的に接続された第２容量素子と、前記第２容量素子に保持される電荷を保持する機能を有する第３トランジスタと、を有し、
    　前記第１および第３トランジスタは、酸化物半導体を有する半導体層と、第１ゲートと、第２ゲートと、を有し、
    　前記制御回路は、
    　前記第１トランジスタの前記第２ゲートに電圧を入力することによって、前記第１記憶回路を前記第１記憶階層から前記第２記憶階層に変更する機能と、
    　前記第３のトランジスタの前記第２ゲートに電圧を入力することによって、前記第２記憶回路を前記第２記憶階層から前記第１記憶階層に変更する機能と、を有し、
    　前記制御回路は、コントローラと、複数の電圧生成回路と、切り替え回路と、を有し、
    　前記記憶装置は、前記コントローラに対して、前記記憶装置の記憶容量の使用状況を有する信号を出力する機能を有し、
    　前記コントローラは、前記信号に応じて、複数の前記電圧生成回路のいずれか一から出力される電圧が前記第１および第３のトランジスタの前記第２ゲートに印加されるように、前記切り替え回路を制御する機能を有し、
    　前記第１記憶回路は、前記第２記憶回路と重畳する領域を有する、
    　半導体装置。
  6. 　請求項５において、
    　前記制御回路は、温度検知回路を有し、
    　前記温度検知回路は、前記記憶装置の周辺の温度に応じた補正電圧を出力する機能を有し、
    　前記制御回路は、前記第１及び前記第３トランジスタのそれぞれの前記第２ゲートに印加する電圧を、前記補正電圧に応じて、変動させる機能を有する、
    　半導体装置。
  7. 　請求項１乃至請求項６のいずれか一において、
    　前記酸化物半導体は、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛から一又は複数選ばれる材料を有する、
    　半導体装置。
PCT/IB2019/053299 2018-05-02 2019-04-22 半導体装置 WO2019211697A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2020516973A JP7241068B2 (ja) 2018-05-02 2019-04-22 半導体装置
US17/048,330 US11355176B2 (en) 2018-05-02 2019-04-22 Semiconductor device
CN201980027282.5A CN112041825A (zh) 2018-05-02 2019-04-22 半导体装置
US17/829,579 US11742014B2 (en) 2018-05-02 2022-06-01 Semiconductor device
JP2023033390A JP7434629B2 (ja) 2018-05-02 2023-03-06 半導体装置
US18/233,349 US20230402084A1 (en) 2018-05-02 2023-08-14 Semiconductor device
JP2024016811A JP2024052754A (ja) 2018-05-02 2024-02-07 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-088846 2018-05-02
JP2018088846 2018-05-02

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/048,330 A-371-Of-International US11355176B2 (en) 2018-05-02 2019-04-22 Semiconductor device
US17/829,579 Continuation US11742014B2 (en) 2018-05-02 2022-06-01 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2019211697A1 true WO2019211697A1 (ja) 2019-11-07

Family

ID=68386448

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/053299 WO2019211697A1 (ja) 2018-05-02 2019-04-22 半導体装置

Country Status (4)

Country Link
US (3) US11355176B2 (ja)
JP (3) JP7241068B2 (ja)
CN (1) CN112041825A (ja)
WO (1) WO2019211697A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023242665A1 (ja) * 2022-06-16 2023-12-21 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102658571B1 (ko) * 2019-06-11 2024-04-19 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그 제조 방법
CN116347889B (zh) * 2023-03-14 2024-01-12 北京超弦存储器研究院 存储单元、存储器、存储器的制备方法及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069932A (ja) * 2010-08-27 2012-04-05 Semiconductor Energy Lab Co Ltd 記憶装置、半導体装置
JP2015180994A (ja) * 2014-03-06 2015-10-15 株式会社半導体エネルギー研究所 半導体装置
JP2016170729A (ja) * 2015-03-13 2016-09-23 株式会社東芝 メモリシステム
JP2016177689A (ja) * 2015-03-20 2016-10-06 株式会社東芝 メモリシステム
JP2018056558A (ja) * 2016-09-23 2018-04-05 株式会社半導体エネルギー研究所 半導体装置
JP2019036280A (ja) * 2017-08-11 2019-03-07 株式会社半導体エネルギー研究所 グラフィックスプロセッシングユニット、コンピュータ、電子機器及び並列計算機

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3666705B2 (ja) * 1996-12-24 2005-06-29 株式会社ルネサステクノロジ 半導体装置
TWI233691B (en) * 2004-05-12 2005-06-01 Powerchip Semiconductor Corp Nonvolatile memory, nonvolatile memory array and manufacturing method thereof
US8341353B2 (en) 2010-01-14 2012-12-25 Qualcomm Incorporated System and method to access a portion of a level two memory and a level one memory
KR101686089B1 (ko) * 2010-02-19 2016-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6013682B2 (ja) * 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
CN103946811B (zh) * 2011-09-30 2017-08-11 英特尔公司 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
KR20130044711A (ko) * 2011-10-24 2013-05-03 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
JP2013109804A (ja) * 2011-11-21 2013-06-06 Toshiba Corp 半導体記憶装置
US8822319B2 (en) * 2012-09-12 2014-09-02 Ememory Technology Inc. Method of manufacturing non-volatile memory
JP2014175348A (ja) * 2013-03-06 2014-09-22 Toshiba Corp 不揮発性半導体記憶装置
JP5492324B1 (ja) 2013-03-15 2014-05-14 株式会社東芝 プロセッサシステム
TWI529724B (zh) * 2013-03-25 2016-04-11 群聯電子股份有限公司 Ｎａｎｄ快閃記憶單元、操作方法與讀取方法
US8778742B1 (en) * 2013-04-26 2014-07-15 Freescale Semiconductor, Inc. Methods and systems for gate dimension control in multi-gate structures for semiconductor devices
US8945997B2 (en) * 2013-06-27 2015-02-03 Globalfoundries Singapore Pte. Ltd. Integrated circuits having improved split-gate nonvolatile memory devices and methods for fabrication of same
US11276088B1 (en) * 2013-08-16 2022-03-15 OpenX Technologies, Inc. System architecture and methods for online real-time auctions of advertising inventory
WO2015053009A1 (ja) * 2013-10-11 2015-04-16 シャープ株式会社 半導体装置
JP6607681B2 (ja) * 2014-03-07 2019-11-20 株式会社半導体エネルギー研究所 半導体装置
WO2016055894A1 (en) * 2014-10-06 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9576673B2 (en) * 2014-10-07 2017-02-21 Sandisk Technologies Llc Sensing multiple reference levels in non-volatile storage elements
JP6384375B2 (ja) * 2015-03-23 2018-09-05 富士通株式会社 情報処理装置、記憶装置制御方法、記憶装置制御プログラム及び情報処理システム
US10061511B2 (en) * 2015-09-23 2018-08-28 Hanan Potash Computing device with frames/bins structure, mentor layer and plural operand processing
US10580798B2 (en) * 2016-01-15 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN108604437A (zh) * 2016-01-28 2018-09-28 夏普株式会社 显示装置
JP2017139336A (ja) * 2016-02-03 2017-08-10 渡辺　浩志 フラッシュメモリの構造とその動作法
KR20180127332A (ko) * 2016-04-01 2018-11-28 인텔 코포레이션 분극 게이트 스택 sram
US10504204B2 (en) * 2016-07-13 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US10034407B2 (en) * 2016-07-22 2018-07-24 Intel Corporation Storage sled for a data center
US11382203B2 (en) * 2016-09-05 2022-07-05 Signify Holding B.V. Systems, methods, and apparatuses for distributing computational resources over a network of luminaires
KR102421299B1 (ko) * 2016-09-12 2022-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 이의 구동 방법, 반도체 장치, 전자 부품, 및 전자 기기
BR112019003016B1 (pt) * 2016-09-20 2022-09-27 Halliburton Energy Services, Inc Ferramenta de perfilagem de ressonância magnética nuclear, e, métodos de perfilagem de ressonância magnética nuclear
US11348973B2 (en) * 2016-09-23 2022-05-31 Intel Corporation Threshold switching selector based memory
WO2018089559A1 (en) * 2016-11-08 2018-05-17 Kilopass Technology, Inc. Vertical thyristor cell and memory array with silicon germanium base regions
CN108288616B (zh) * 2016-12-14 2023-04-07 成真股份有限公司 芯片封装
US20180166460A1 (en) * 2016-12-14 2018-06-14 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
US10319743B2 (en) * 2016-12-16 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display system, and electronic device
US9959932B1 (en) * 2017-02-21 2018-05-01 Sandisk Technologies Llc Grouping memory cells into sub-blocks for program speed uniformity
WO2018231234A1 (en) * 2017-06-15 2018-12-20 Halliburton Energy Services, Inc. Enhanced waveform analysis for target modes of borehole waves
US11423259B1 (en) * 2017-12-12 2022-08-23 Amazon Technologies, Inc. Trained model approximation
US10643672B2 (en) * 2018-03-23 2020-05-05 Micron Technology, Inc. Memory with non-volatile configurations for efficient power management and operation of the same
US10847225B2 (en) * 2018-06-20 2020-11-24 Microchip Technology Incorporated Split-gate flash memory cell with improved read performance
US10998080B2 (en) * 2019-09-24 2021-05-04 Micron Technology, Inc. Imprint recovery for memory cells
KR20220092517A (ko) * 2019-11-01 2022-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11621036B2 (en) * 2020-07-14 2023-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of operating an integrated circuit and integrated circuit
US20220406365A1 (en) * 2021-06-18 2022-12-22 Micron Technology, Inc. Write Timing Compensation
KR20230021199A (ko) * 2021-08-04 2023-02-14 삼성전자주식회사 모드 설정을 지원하는 니어-메모리를 포함하는 전자 장치, 및 이의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069932A (ja) * 2010-08-27 2012-04-05 Semiconductor Energy Lab Co Ltd 記憶装置、半導体装置
JP2015180994A (ja) * 2014-03-06 2015-10-15 株式会社半導体エネルギー研究所 半導体装置
JP2016170729A (ja) * 2015-03-13 2016-09-23 株式会社東芝 メモリシステム
JP2016177689A (ja) * 2015-03-20 2016-10-06 株式会社東芝 メモリシステム
JP2018056558A (ja) * 2016-09-23 2018-04-05 株式会社半導体エネルギー研究所 半導体装置
JP2019036280A (ja) * 2017-08-11 2019-03-07 株式会社半導体エネルギー研究所 グラフィックスプロセッシングユニット、コンピュータ、電子機器及び並列計算機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023242665A1 (ja) * 2022-06-16 2023-12-21 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP7241068B2 (ja) 2023-03-16
JPWO2019211697A1 (ja) 2021-06-17
JP7434629B2 (ja) 2024-02-20
JP2024052754A (ja) 2024-04-12
JP2023067965A (ja) 2023-05-16
CN112041825A (zh) 2020-12-04
US11355176B2 (en) 2022-06-07
US20230402084A1 (en) 2023-12-14
US20220293159A1 (en) 2022-09-15
US11742014B2 (en) 2023-08-29
US20210174857A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
JP7434629B2 (ja) 半導体装置
WO2019220259A1 (ja) 記憶装置、半導体装置、および電子機器
JP7221215B2 (ja) 記憶装置
WO2020201865A1 (ja) 半導体装置
TW201810540A (zh) 半導體裝置、電子構件及電子裝置
WO2020152522A1 (ja) 半導体装置および当該半導体装置を有する電気機器
JP7080231B2 (ja) 半導体装置
WO2019186323A1 (ja) 記憶装置、および電子機器
JP7480113B2 (ja) 半導体装置および当該半導体装置を有する電気機器
US11335813B2 (en) Semiconductor device
WO2018220471A1 (ja) 記憶装置及びその動作方法
JP2018085357A (ja) 記憶装置、及び電子機器
JP7083727B2 (ja) 半導体装置
WO2019145814A1 (ja) 記憶装置、半導体装置、および電子機器
TWI835759B (zh) 記憶體裝置及電子裝置
WO2023199182A1 (ja) 半導体装置
JP7163065B2 (ja) 半導体装置及び電子機器
JP2019185833A (ja) 記憶装置、記憶装置の動作方法、および電子機器
JP2019016681A (ja) 記憶装置
JP2019008855A (ja) 半導体装置
JP2018200933A (ja) 半導体装置、及び半導体装置の動作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19796740

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020516973

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19796740

Country of ref document: EP

Kind code of ref document: A1