WO2020152522A1 - 半導体装置および当該半導体装置を有する電気機器 - Google Patents

半導体装置および当該半導体装置を有する電気機器 Download PDF

Info

Publication number
WO2020152522A1
WO2020152522A1 PCT/IB2019/059906 IB2019059906W WO2020152522A1 WO 2020152522 A1 WO2020152522 A1 WO 2020152522A1 IB 2019059906 W IB2019059906 W IB 2019059906W WO 2020152522 A1 WO2020152522 A1 WO 2020152522A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
oxide
insulator
layer
conductor
Prior art date
Application number
PCT/IB2019/059906
Other languages
English (en)
French (fr)
Inventor
大貫達也
八窪裕人
岡本佑樹
齋藤聖矢
加藤清
山崎舜平
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to KR1020217024567A priority Critical patent/KR20210120003A/ko
Priority to US17/422,312 priority patent/US20220085073A1/en
Priority to CN201980089579.4A priority patent/CN113330552A/zh
Priority to JP2020567657A priority patent/JP7462575B2/ja
Publication of WO2020152522A1 publication Critical patent/WO2020152522A1/ja
Priority to JP2024050247A priority patent/JP2024083377A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Definitions

  • a semiconductor device is a device that utilizes semiconductor characteristics, and includes a circuit including semiconductor elements (transistors, diodes, photodiodes, etc.), a device having the same circuit, and the like. In addition, it refers to all devices that can function by utilizing semiconductor characteristics. For example, an integrated circuit, a chip including the integrated circuit, and an electronic component in which the chip is housed in a package are examples of semiconductor devices.
  • a memory device, a display device, a light-emitting device, a lighting device, an electronic device, or the like is a semiconductor device in its own right and may have a semiconductor device.
  • IGZO In-Ga-Zn oxides called "IGZO” and "Igzo” are typical multi-element metal oxides.
  • CAAC c-axis aligned crystalline
  • nc nanocrystalline
  • a transistor including a metal oxide semiconductor in a channel formation region (hereinafter also referred to as an “oxide semiconductor transistor” or an “OS transistor”) has been reported to have a minimum off-state current (eg, non-electric current).
  • Various semiconductor devices using OS transistors have been manufactured (for example, Non-Patent Documents 3 and 4).
  • Patent Document 1 discloses a configuration in which a plurality of layers of a memory cell array having OS transistors are stacked on a substrate provided with Si transistors.
  • Another object of one embodiment of the present invention is to provide a semiconductor device or the like having a novel structure in which a semiconductor device which functions as a memory device utilizing an extremely low off-state current has small fluctuations in electrical characteristics of a transistor and which is highly reliable.
  • One embodiment of the present invention is a silicon substrate having a first element layer having a first memory cell, a second element layer having a second memory cell, a third element layer having a switching circuit, and a driver circuit. And the first element layer is provided between the silicon substrate and the second element layer, the third element layer is provided between the silicon substrate and the first element layer,
  • the first memory cell has a first transistor and a first capacitor, the second memory cell has a second transistor and a second capacitor, and the switching circuit has a first memory cell or a first capacitor.
  • a second transistor having a function of controlling conduction between the two memory cells and the driver circuit, one of a source and a drain of the first transistor and one of a source and a drain of the second transistor are respectively provided.
  • the third transistor is electrically connected to a wiring for electrically connecting to one of a source and a drain of the third transistor, the other of the source and the drain of the third transistor is electrically connected to a drive circuit, and the wiring is a first wiring.
  • a semiconductor device is provided in contact with a first semiconductor layer of a transistor and a second semiconductor layer of a second transistor, and provided in a direction perpendicular or substantially perpendicular to the surface of a silicon substrate.
  • a semiconductor device in which the first semiconductor layer and the second semiconductor layer each include a metal oxide in a channel formation region is preferable.
  • a semiconductor device in which the first capacitor is provided below the first semiconductor layer and the second capacitor is provided below the second semiconductor layer is preferable.
  • a semiconductor device in which the first capacitor is provided on the upper layer of the first semiconductor layer and the second capacitor is provided on the upper layer of the second semiconductor layer is preferable.
  • one electrode of the first capacitor is provided in the same layer as the first semiconductor layer and one electrode of the second capacitor is provided in the same layer as the second semiconductor layer. preferable.
  • One embodiment of the present invention includes a first element layer having a first memory cell, a second element layer having a second memory cell, a third element layer having a first control circuit, and a driver circuit.
  • a silicon substrate, the first element layer is provided between the silicon substrate and the second element layer, and the third element layer is the silicon substrate and the first element.
  • the first memory cell includes a first transistor and a first capacitor, and the second memory cell includes a second transistor and a second capacitor.
  • the first control circuit has a third transistor for amplifying a signal read from the first memory cell, and one of a source and a drain of the first transistor and one of a source and a drain of the second transistor are Each of them is electrically connected to a first wiring for electrically connecting to the gate of the third transistor, and one of a source and a drain of the third transistor is electrically connected to a second wiring for electrically connecting to the driving circuit. Electrically connected to each other, the first wiring is in contact with the first semiconductor layer of the first transistor and the second semiconductor layer of the second transistor, and is in a vertical direction or a substantially vertical direction with respect to the surface of the silicon substrate. And the second wiring is provided in a direction parallel or substantially parallel to the first wiring.
  • the first control circuit includes a fourth transistor, one of a source and a drain of the fourth transistor is electrically connected to one of a source and a drain of the third transistor, A semiconductor device in which the other of the source and the drain of the fourth transistor is electrically connected to the second wiring is preferable.
  • the first control circuit includes a fifth transistor and a sixth transistor, one of a source and a drain of the fifth transistor is electrically connected to a gate of the third transistor, The other of the source and the drain of the fifth transistor is electrically connected to the second wiring, and the one of the source and the drain of the sixth transistor is electrically connected to the other of the source and the drain of the third transistor. It is preferable that the semiconductor device has the other of the source and the drain of the sixth transistor electrically connected to the ground line.
  • the first semiconductor layer and the second semiconductor layer each include a metal oxide in a channel formation region.
  • the metal oxide is preferably a semiconductor device containing In, Ga, and Zn.
  • the first capacitor is provided in a lower layer of the first semiconductor layer, and the second capacitor is provided in a lower layer of the second semiconductor layer.
  • the first capacitor is provided on an upper layer of the first semiconductor layer, and the second capacitor is provided on an upper layer of the second semiconductor layer.
  • one electrode of the first capacitor is provided in the same layer as the first semiconductor layer, and one electrode of the second capacitor is provided in the same layer as the second semiconductor layer.
  • Semiconductor devices are preferred.
  • One embodiment of the present invention includes a first element layer having a first memory cell and a second element layer having a second memory cell, and the first element layer and the second element layer.
  • the first memory cell has a first transistor and a first capacitor
  • the second memory cell has a second transistor and a third transistor.
  • a second capacitor one of a source and a drain of the first transistor is electrically connected to one electrode of the first capacitor
  • one of a source and a drain of the second transistor is A semiconductor device electrically connected to the gate of the third transistor and one electrode of the second capacitor.
  • a semiconductor device having a substrate and the second element layer provided between the substrate and the first element layer is preferable.
  • the first transistor has a first semiconductor layer
  • the second transistor has a second semiconductor layer
  • the first semiconductor layer and the second semiconductor layer each form a channel.
  • a semiconductor device having a metal oxide in the region is preferable.
  • the metal oxide is preferably a semiconductor device containing In, Ga, and Zn.
  • a semiconductor device or the like having a novel structure can be provided.
  • a semiconductor device or the like having a novel structure which can reduce manufacturing cost can be provided in a semiconductor device which functions as a memory device utilizing a minimum off-state current.
  • a semiconductor device or the like which has a novel structure and is excellent in low power consumption can be provided in a semiconductor device which functions as a memory device utilizing a minimum off-state current.
  • a semiconductor device or the like which has a novel structure and can be downsized in a semiconductor device which functions as a memory device utilizing a minimum off-state current can be provided.
  • a semiconductor device which functions as a memory device utilizing a minimum off-state current
  • a semiconductor device or the like having a novel structure in which variation in electric characteristics of a transistor is small and reliability is excellent can be provided. ..
  • FIG. 1A and 1B are a block diagram and a schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 2 is a schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 3 is a schematic view (A) and a schematic view (B) showing a configuration example of a semiconductor device.
  • FIG. 4 is a circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 5 is a timing chart showing a configuration example of a semiconductor device.
  • FIG. 6 is an (A) block diagram and a (B) schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 7 is a schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 8 is a circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 1A and 1B are a block diagram and a schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 2 is a schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 3 is
  • FIG. 9 is a schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 10 is a schematic view (A) and a schematic view (B) showing a configuration example of a semiconductor device.
  • FIG. 11 is a block diagram (A) and a schematic diagram (B) showing a configuration example of a semiconductor device.
  • FIG. 12 is an (A) block diagram and a (B) circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 13 is a block diagram showing a configuration example of a semiconductor device.
  • FIG. 14 is a schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 15 is a schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 16 is a schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 17 is a schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 18 is an (A) circuit diagram and a (B) circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 19 is an (A) circuit diagram and a (B) circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 20 is a circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 21 is a circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 22 is a circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 23 is a timing chart showing a configuration example of a semiconductor device.
  • FIG. 24 is a circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 24 is a circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 25 is an (A) block diagram and a (B) schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 26 is a schematic diagram showing a configuration example of a semiconductor device.
  • 27A and 27B are a schematic diagram and a schematic diagram, respectively, illustrating a configuration example of a semiconductor device.
  • FIG. 28 is a circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 29 is a timing chart showing a configuration example of a semiconductor device.
  • FIG. 30 is a schematic diagram illustrating a configuration example of a semiconductor device.
  • FIG. 31 is a schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 32 is a schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 33 is a schematic diagram illustrating a configuration example of a semiconductor device.
  • FIG. 34 is a schematic sectional view showing a configuration example of a semiconductor device.
  • FIG. 35 is a schematic sectional view (A) and a schematic sectional view (B) showing a configuration example of a semiconductor device.
  • 36A and 36B are an (A) cross-sectional schematic diagram, a (B) cross-sectional schematic diagram, and a (C) cross-sectional schematic diagram showing a configuration example of a semiconductor device.
  • FIG. 37 is a schematic sectional view showing a configuration example of a semiconductor device.
  • FIG. 38 is a schematic sectional view showing a configuration example of a semiconductor device.
  • 39A is a top view
  • FIG. 39B is a schematic cross-sectional view
  • FIG. 39C is a schematic cross-sectional view.
  • 40A to 40D are top views illustrating a structural example of a semiconductor device.
  • 41A and 41B are diagrams illustrating classification of crystal structures of (A) IGZO, (B) a diagram illustrating an XRD spectrum of a CAAC-IGZO film, and (C) a diagram illustrating a micro electron diffraction pattern of the CAAC-IGZO film.
  • Is. 42 is a block diagram illustrating a structural example of a semiconductor device.
  • FIG. 43 is a conceptual diagram showing a configuration example of a semiconductor device.
  • FIG. 44 is an (A) graph and a (B) graph showing a configuration example of a semiconductor device.
  • FIG. 45 is a schematic diagram (A) and a schematic diagram (B) illustrating an example of an electronic component.
  • FIG. 46 is a diagram illustrating an example of an electronic device.
  • the ordinal numbers “first”, “second”, and “third” are added to avoid confusion among constituent elements. Therefore, the number of components is not limited. Moreover, the order of the components is not limited. Further, for example, a constituent element referred to as “first” in one of the embodiments of the present specification and the like is a constituent element referred to as “second” in another embodiment or in the claims. There is a possibility. Further, for example, the component referred to as “first” in one of the embodiments of the present specification and the like may be omitted in another embodiment or the claims.
  • the power supply potential VDD may be abbreviated as the potentials VDD, VDD, and the like. This also applies to other components (eg, signals, voltages, circuits, elements, electrodes, wirings, etc.).
  • the codes are used for identifying "_1”, “_2”, “[n]”, “[m,n]”, etc. In some cases, the symbol is added.
  • the second wiring GL is described as a wiring GL[2].
  • a semiconductor device is a device that uses semiconductor characteristics, and is a circuit that includes semiconductor elements (transistors, diodes, photodiodes, etc.), and a device that has the same circuit.
  • the semiconductor device described in this embodiment can function as a semiconductor device which functions as a memory device using a transistor with a minimum off-state current.
  • FIG. 1A is a block diagram of a semiconductor device described in this embodiment.
  • the semiconductor device 10 illustrated in FIG. 1A includes a peripheral circuit 20 and a memory cell array 30.
  • the peripheral circuit 20 has a row driver 21 and a column driver 22.
  • the row driver 21 and the column driver 22 may be simply called a drive circuit or a driver.
  • the row driver 21 is a circuit having a function of outputting a signal for driving the memory cell array 30 to the word line WL. Specifically, the row driver 21 has a function of transmitting a word signal to a word line WL (WL_1 and WL_N are illustrated in FIG. 1A; N is a natural number of 2 or more).
  • the row driver 21 may be referred to as a word line side driving circuit.
  • the row driver 21 includes a decoder circuit for selecting the word line WL corresponding to the designated address, a buffer circuit, and the like.
  • the word line WL may be simply referred to as a wiring.
  • the column driver 22 is a circuit having a function of outputting a signal for driving the memory cell array 30 to the bit line BL. Specifically, the column driver 22 has a function of transmitting a data signal to the bit line BL (BL_1 and BL_2 in FIG. 1A).
  • the column driver 22 may be referred to as a bit line side driving circuit.
  • the column driver 22 includes a sense amplifier, a precharge circuit, a decoder circuit for selecting a bit line according to a designated address, and the like.
  • the bit line BL may be simply referred to as a wiring. In the drawings, the bit line BL may be illustrated by a thick line, a thick dotted line, or the like in order to improve visibility.
  • the data signal given to the bit line BL corresponds to a signal written to the memory cell or a signal read from the memory cell.
  • the data signal will be described as a binary signal having a high-level or low-level potential corresponding to data 1 or data 0. It should be noted that the data signal may be multivalued with three or more values.
  • the high-level potential is VDD
  • the low-level potential is VSS
  • the ground potential (GND) As the signal applied to the bit line BL, there are a data signal, a precharge potential for reading data, and the like.
  • the precharge potential can be VDD/2.
  • the memory cell array 30 has a plurality of, for example, N layer (N is a natural number of 2 or more) element layers 34_1 to 34_N.
  • the element layer 34_1 includes one or more memory cells 31_1.
  • the memory cell 31_1 includes the transistor 32_1 and the capacitor 33_1.
  • the element layer 34_N includes one or more memory cells 31_N.
  • the memory cell 31_N includes a transistor 32_N and a capacitor 33_N.
  • the capacitor may be called a capacitive element.
  • the element layer is a layer in which elements such as capacitors and transistors are provided, and is a layer formed of a member such as a conductor, a semiconductor, or an insulator.
  • the transistors 32_1 to 32_N function as switches whose on or off are controlled according to the word signals given to the word lines WL_1 to WL_N.
  • one of a source and a drain is connected to one of the bit lines BL (BL_1 in the drawing).
  • each of the transistors 32_1 to 32_N includes a transistor including an oxide semiconductor in a channel formation region (hereinafter referred to as an OS transistor).
  • an OS transistor a transistor including an oxide semiconductor in a channel formation region
  • a memory cell including an OS transistor is used, so that a desired leakage current (hereinafter referred to as off current) flowing between a source and a drain at the time of off is used, which is desired.
  • off current a desired leakage current flowing between a source and a drain at the time of off
  • the charge depending on the voltage can be held in the capacitors 33_1 to 33_N in the other of the source and the drain. That is, once written data can be held in the memory cells 31_1 to 31_N for a long time. Therefore, it is possible to reduce the frequency of data refresh and reduce power consumption.
  • the memory cells 31_1 to 31_N including the OS transistors data can be rewritten and read by charging or discharging electric charge, so that data can be written and read virtually unlimited times.
  • the memory cells 31_1 to 31_N using the OS transistors have excellent rewriting resistance because they do not involve structural changes at the atomic level unlike magnetic memories or resistance change type memories. Further, in the memory cells 31_1 to 31_N including the OS transistors, instability due to an increase in electron trap centers is not recognized even when a rewriting operation is repeatedly performed like a flash memory.
  • the memory cells 31_1 to 31_N each including an OS transistor can be freely arranged over a silicon substrate having a transistor including silicon (hereinafter referred to as a Si transistor) in a channel formation region, and thus can be easily integrated. it can.
  • the OS transistor can be manufactured at low cost because it can be manufactured using a manufacturing apparatus similar to that of the Si transistor.
  • the OS transistor can be made into a four-terminal semiconductor element by including a back gate electrode in addition to the gate electrode, the source electrode and the drain electrode.
  • the OS transistor can be configured by an electric circuit network in which input/output of a signal flowing between a source and a drain can be independently controlled according to a voltage applied to a gate electrode or a back gate electrode. Therefore, it is possible to design a circuit with the same idea as an LSI.
  • the OS transistor has better electrical characteristics than the Si transistor in a high temperature environment. Specifically, since the ratio of the on-current to the off-current is large even at a high temperature of 125° C. or higher and 150° C. or lower, good switching operation can be performed.
  • the memory cell illustrated in FIG. 1A can be called a DOSRAM (Dynamic Oxide Semiconductor Random Access Memory) that uses an OS transistor as a memory. Since it can be configured with one transistor and one capacitor, high density memory can be realized. Further, by using the OS transistor, the data retention period can be extended.
  • the capacitors 33_1 to 33_N have a structure in which an insulator is sandwiched between conductors serving as electrodes. As the conductor forming the electrodes, a semiconductor layer having conductivity can be used in addition to metal.
  • a part of a semiconductor layer, an electrode, or the like forming the transistors 32_1 to 32_N is provided in one of the capacitors 33_1 to 33_N. Can be used as an electrode.
  • FIG. 1A the element layers 34_1 to 34_N which are one embodiment of the present invention will be described with reference to the schematic diagram illustrated in FIG. 1B.
  • the schematic diagram shown in FIG. 1B corresponds to a perspective view defining the x-axis, y-axis, and z-axis directions in order to explain the arrangement of the components described in FIG. 1A.
  • the x-axis direction may be referred to as the depth direction
  • the y-axis direction may be referred to as the horizontal direction
  • the z-axis direction may be referred to as the vertical direction in the specification.
  • the element layers 34_1 to 34_N are provided by stacking N layers.
  • the element layers 34_1 to 34_N including the memory cells 31_1 to 31_N each have a region overlapping with the column driver 22 provided in the silicon substrate 11. It can be said that the element layer 34_1 is provided between the silicon substrate 11 and the element layer 34_N as illustrated in FIG.
  • the transistor of the memory cell 31_1 included in the element layer 34_1 and the transistor of the memory cell 31_N included in the element layer 34_N are connected to each other through a bit line BL provided in a vertical direction.
  • the bit line BL is connected to the column driver 22 provided on the silicon substrate 11.
  • the bit line BL_1 is provided in contact with the semiconductor layer of the transistor included in the memory cell 31_1 and the semiconductor layer of the transistor included in the memory cell 31_N.
  • the bit line BL_1 is provided in contact with a region functioning as a source or drain of a semiconductor layer of a transistor included in the memory cell 31_1 and a region functioning as a source or drain of a semiconductor layer of a transistor included in the memory cell 31_N.
  • the bit line BL_1 includes a conductor provided in contact with a region functioning as a source or drain of a semiconductor layer of a transistor included in the memory cell 31_1 and a region functioning as a source or drain of a semiconductor layer of a transistor included in the memory cell 31_N.
  • bit line BL is a wiring for electrically connecting one of a source and a drain of a transistor included in the memory cell 31_1, one of a source and a drain of a transistor included in the memory cell 31_N, and the column driver 22 in a vertical direction. You can say that.
  • the bit line BL is provided so as to extend in a vertical direction or a substantially vertical direction on the surface of the silicon substrate 11 on which the column driver 22 is provided. That is, as illustrated in FIG. 1B, the bit line BL is connected to a transistor included in the memory cell 31_1 and a transistor included in the memory cell 31_N and is perpendicular to or substantially perpendicular to the surface (xy plane) of the silicon substrate. It is provided in the vertical direction' (z direction).
  • the term “generally vertical” means a state in which they are arranged at an angle of 85 degrees or more and 95 degrees or less.
  • the row driver 21 provided on the silicon substrate 11 and the word line WL provided extending in the depth direction of the element layers 34_1 to 34_N are provided with the memory cells 31_1 to 31_N in the element layers 34_1 to 34_N.
  • the regions may be connected to each other, for example, via the openings in the outer peripheral portions of the element layers 34_1 to 34_N.
  • the row driver 21 provided in the silicon substrate 11 and the word line WL provided in each element layer may be connected to each other through a wiring provided in an upper layer of the element layers 34_1 to 34_N.
  • an OS transistor with extremely low off-state current is used as a transistor provided in each element layer. Therefore, the frequency of refreshing data held in the memory cell can be reduced, and a semiconductor device with low power consumption can be obtained.
  • the OS transistors can be provided in a stacked structure and can be manufactured by repeating the same manufacturing process in the vertical direction, so that manufacturing cost can be reduced.
  • transistors included in a memory cell are arranged not in a planar direction but in a vertical direction, so that the memory density can be improved and the device can be downsized.
  • the OS transistor since the OS transistor has less variation in electrical characteristics than the Si transistor even in a high temperature environment, the variation in electrical characteristics of the transistor when stacked and integrated is small and a semiconductor device which functions as a highly reliable memory device.
  • a bit line extending from the memory cell array is provided in a vertical direction, whereby the length of the bit line between the memory cell array and the column driver can be shortened. Therefore, the parasitic capacitance of the bit line can be significantly reduced, so that the potential can be read even when the data signal held in the memory cell is multivalued.
  • FIG. 2 shows a schematic view of a cross section of a plane parallel to the vertical direction (z-axis direction) of the semiconductor device 10 described with reference to FIGS. 1A and 1B.
  • the memory cells 31_1 to 31_N provided in the element layers of the respective layers and the column driver 22 provided in the silicon substrate 11 are provided in the bit line provided in the vertical direction which is the shortest distance. It can be configured to be connected via BL.
  • the number of bit lines BL is increased as compared with the configuration in which the bit lines BL are arranged in the plane direction, the number of memory cells 31_1 to 31_N connected to one bit line can be reduced, and thus the bit line BL can be reduced.
  • the parasitic capacitance of can be reduced. Therefore, even if the capacitance of the capacitors 33_1 to 33_N included in the memory cells 31_1 to 31_N is reduced, the potential of the bit line BL can be changed due to the movement of charges.
  • the capacitors 33_1 to 33_N included in the memory cells 31_1 to 31_N can be reduced in capacity, the capacitors 33_1 to 33_N can be provided in the same layer as the transistors 32_1 to 32_N.
  • the element layers 34_1 to 34_N for each layer can be thinned. Therefore, the semiconductor device 10 can be downsized.
  • the capacitors 33_1 to 33_N included in the memory cells 31_1 to 31_N may have a structure provided in the same layer as the transistors 32_1 to 32_N, but may have another structure.
  • the capacitor 33A of the memory cell 31 included in the element layers 34_1 to 34_N is provided above the transistor 32 in the vertical direction.
  • the capacity can be increased, so that reliability of data to be read and data retention time can be improved.
  • the electrode of the capacitor 33A since the electrode of the capacitor 33A, one electrode of which is connected to a fixed potential, can be arranged above the transistor 32, the influence of noise from the outside can be suppressed.
  • the schematic diagram shown in FIG. 3B shows a structure in which the capacitor 33B of the memory cell 31 included in the element layers 34_1 to 34_N is provided below the transistor 32 in the vertical direction.
  • the capacity can be increased, so that reliability of data to be read and data retention time can be improved.
  • the electrode of the capacitor 33B whose one electrode is connected to a fixed potential can be disposed between the transistor 32 and the column driver 22, the noise of the column driver 22 is reduced. The influence on the memory cell 31 can be suppressed.
  • FIG. 4 illustrates a circuit configuration example of the memory cell array 30 including the element layers 34_1 to 34_N described in FIG. 1A and a specific circuit configuration example of the column driver 22 connected to the memory cells.
  • FIG. 4 illustrates a circuit configuration example of the memory cell array 30 including the element layers 34_1 to 34_N described in FIG. 1A and a specific circuit configuration example of the column driver 22 connected to the memory cells.
  • FIG. 4 illustrates the element layers 34_1 to 34_N as the memory cell array 30.
  • a memory cell 31_N_A is illustrated as a memory cell connected to the bit line BL_A.
  • the memory cell 31_N_A includes a transistor 32A whose gate is connected to the word line WL_A and a capacitor 33.
  • a memory cell 31_N_B is illustrated as a memory cell connected to the bit line BL_B.
  • the memory cell 31_N_B has a transistor 32B whose gate is connected to the word line WL_B and a capacitor 33.
  • the capacitor 33 of each element layer is connected to the wiring VL to which a fixed potential, for example, the ground potential is given.
  • FIG. 4 shows, as circuits included in the column driver 22, a precharge circuit 22_1, a sense amplifier 22_2, a selection switch 22_3, and a write/read circuit 29 on the silicon substrate side.
  • Si transistors are used as transistors included in the precharge circuit 22_1 and the sense amplifier 22_2.
  • a Si transistor can also be used for the selection switch 22_3.
  • the precharge circuit 22_1 is composed of n-channel type transistors 24_1 to 24_3.
  • the precharge circuit 22_1 precharges the bit line BL_A and the bit line BL_B to an intermediate potential VPC corresponding to the potential VDD/2 between VDD and VSS in response to a precharge signal applied to the precharge line PCL. Circuit.
  • the sense amplifier 22_2 includes p-channel transistors 25_1 and 25_2 and n-channel transistors 25_3 and 25_4 connected to the wiring VHH or the wiring VLL.
  • the wiring VHH or the wiring VLL is a wiring having a function of supplying VDD or VSS.
  • the transistors 25_1 to 25_4 are transistors that form an inverter loop.
  • the sense amplifier 22_2 sets the potentials of the bit line BL_A and the bit line BL_B which are changed by selecting the memory cells 31_N_A and 31_N_B by setting the word lines WL_A and WL_B at high level to the high power supply potential VDD or the low power supply potential VSS.
  • the potentials of the bit line BL_A and the bit line BL_B can be output to the outside through the writing and reading circuit 29.
  • the bit line BL_A and the bit line BL_B correspond to a bit line pair.
  • FIG. 5 shows a timing chart for explaining the operation of the circuit diagram shown in FIG.
  • the period T1 corresponds to the initialization operation
  • the period T2 corresponds to the writing operation
  • the period T3 corresponds to the non-access operation
  • the period T4 corresponds to the reading operation.
  • description of the switches 23_A and 23_B included in the selection switch 22_3 is omitted in the description of FIG. 5, the switches 23_A and 23_B are selected to be appropriately turned on during the writing operation and the reading operation.
  • the arrows attached between the waveforms are for facilitating the understanding of the operation.
  • the high level (H level) of the wiring PCL is VDD.
  • the high level of WL is VHM (>VDD), but it may be VDD.
  • the wiring VPC, the wiring VHH, and the wiring VLL are set to VDD/2.
  • the bit line BL_A is precharged to VDD/2.
  • the precharge of the bit line BL_A is performed by the precharge circuit 22_1.
  • the precharge circuit 22_1 By setting the wiring PCL to a high level (H level), the bit line BL_A (or the bit line BL_B) is precharged and the potential is smoothed.
  • the bit line BL_A (or the bit line BL_B) is changed from the precharged state to the floating state. This is done by changing the wiring PCL from the H level to the L level.
  • the word line WL_A is set to H level. After WL_A is selected, VHH is set to VDD and VLL is set to GND.
  • the data DA1 is written to the bit line BL_A by turning on the transistor 32A. After the word line WL_A is set to the L level, the precharge operation of the bit line BL_A (or the bit line BL_B) is started and these are precharged to VDD/2.
  • the wiring PCL is at H level and the word line WL_A is at L level.
  • VPC, VHH and VLL are VDD/2.
  • the bit line pair and the local bit line pair are precharged to VDD/2.
  • the bit line BL_A (or the bit line BL_B) is changed from the precharged state to the floating state.
  • the word line WL_A is set to H level to turn on the transistor 32A.
  • the data DA1 will be written to the bit line BL_A.
  • VHH is set to VDD and VLL is set to GND
  • the sense amplifier 22_2 functions as a differential amplifier circuit, and the data DA1 of the bit line BL_A is amplified.
  • the data DA1 on the bit line BL_A is read by the write/read circuit 29.
  • the semiconductor device of one embodiment of the present invention uses an OS transistor with extremely low off-state current as a transistor provided in each element layer.
  • the OS transistor can be provided by being stacked over a silicon substrate provided with a Si transistor. Therefore, the same manufacturing process can be repeated in the vertical direction, and the manufacturing cost can be reduced.
  • transistors included in a memory cell are arranged not in a planar direction but in a vertical direction, so that the memory density can be improved and the device can be downsized.
  • FIG. 6A shows a block diagram of the semiconductor device 10A.
  • the peripheral circuit 20 has an element layer 26 provided with a row driver 21, a column driver 22, and a switching circuit.
  • the switching circuit may be simply referred to as a drive circuit.
  • the switching circuit has a transistor having a function of controlling a conductive state between the memory cell and the column driver.
  • the element layer 26 provided with the switching circuit has a function of selectively connecting the column driver 22 to the bit line BL.
  • the switching circuit has a function as a multiplexer that connects a predetermined bit line to a drive circuit such as a sense amplifier of the column driver 22 in accordance with a selection signal output from the column driver 22.
  • the switching circuit is a circuit having a function of outputting a signal for driving the memory cell array 30 to the bit line BL selected by the switching circuit.
  • the element layer 26 provided with the switching circuit reduces the number of bit lines BL connected to the column driver 22 in the vertical direction, shortens the data writing time, and improves the reading accuracy. It is possible to improve.
  • the transistor forming the switching circuit is an OS transistor. Since the element layer 26 having the switching circuit using the OS transistor can be freely arranged on the circuit using the Si transistor or the like, integration can be easily performed. Further, the OS transistor can be manufactured at low cost because it can be manufactured using a manufacturing apparatus similar to that of the Si transistor.
  • FIG. 6B a schematic diagram illustrated in FIG. 6B is used.
  • the schematic diagram shown in FIG. 6B corresponds to a perspective view defining the x-axis, y-axis, and z-axis directions in order to explain the arrangement of the components described in FIG. 6A.
  • the element layer 26 provided with a transistor included in the switching circuit is a V layer (V is a natural number of 1 or more) and the element layers 34_1 to 34_N are N layers.
  • Layers having a total of (N+V) layers of OS transistors are stacked on the silicon substrate 11.
  • the memory cells 31_1 to 31_N included in the element layers 34_1 to 34_N and the element layer 26 in which transistors included in the switching circuit are provided each have a region overlapping with the column driver 22 provided in the silicon substrate 11. It can be said that the element layer 26 is provided between the silicon substrate 11 and the element layer 34_1 as illustrated in FIG. 6B. It can also be said that the element layer 34_1 is provided between the silicon substrate 11 and the element layer 34_N as illustrated in FIG. 6B.
  • the transistor of the memory cell 31_1 included in the element layer 34_1 and the transistor of the memory cell 31_N included in the element layer 34_N are connected to each other through a bit line BL provided in a vertical direction.
  • the bit line BL is connected to the element layer 26 in which the transistor included in the switching circuit is provided.
  • the element layer 26 is connected to the column driver 22 provided on the silicon substrate 11.
  • the bit line BL_1 is provided in contact with the semiconductor layer of the transistor included in the memory cell 31_1.
  • the bit line BL_1 is provided in contact with a region functioning as a source or a drain of a semiconductor layer of a transistor included in the memory cell 31_1.
  • the bit line BL_1 is provided in contact with a conductor provided in contact with a region functioning as a source or a drain of a semiconductor layer of a transistor included in the memory cell 31_1. That is, the bit line BL is a wiring for electrically connecting one of the source and the drain of the transistor included in the memory cell 31_1, one of the source and the drain of the transistor included in the memory cell 31_N, and the element layer 26 in the vertical direction. You can say that.
  • an OS transistor with extremely low off-state current is used as a transistor provided in each element layer. Therefore, the frequency of refreshing data held in the memory cell can be reduced, and a semiconductor device with low power consumption can be obtained.
  • the OS transistors can be provided in a stacked structure and can be manufactured by repeating the same manufacturing process in the vertical direction, so that manufacturing cost can be reduced.
  • transistors included in a memory cell are arranged not in a planar direction but in a vertical direction, so that the memory density can be improved and the device can be downsized.
  • the OS transistor since the OS transistor has less variation in electrical characteristics than the Si transistor even in a high temperature environment, the variation in electrical characteristics of the transistor when stacked and integrated is small and a semiconductor device which functions as a highly reliable memory device. Can be
  • one embodiment of the present invention includes an element layer having a switching circuit.
  • the switching circuit can reduce the number of bit lines BL connected to the sense amplifier included in the column driver. Therefore, the load on the bit line BL can be reduced.
  • the switching circuit can reduce the number of bit lines BL connected to the column driver in the vertical direction, shorten the data writing time, and improve the reading accuracy. In addition, charging and discharging of unnecessary bit lines can be avoided, and a semiconductor device with low power consumption can be obtained. Since the memory cell can be arranged directly above the circuit such as the sense amplifier, the size of the semiconductor device can be reduced. Further, it becomes possible to operate even if the capacity of the capacitor included in the memory cell is reduced.
  • a bit line extending from the memory cell array is provided in a vertical direction, whereby the length of the bit line between the memory cell array and the column driver can be shortened. Therefore, the parasitic capacitance of the bit line can be significantly reduced, so that the potential can be read even when the data signal held in the memory cell is multivalued.
  • FIG. 7 shows a schematic diagram of a cross section of a plane parallel to the vertical direction (z-axis direction) of the semiconductor device 10A described with reference to FIGS. 6A and 6B.
  • the memory cells 31_1 to 31_N provided in the element layers of the respective layers, the element layer 26, and the column driver 22 provided in the silicon substrate 11 are arranged in the vertical direction which is the shortest distance. Can be connected via the bit line BL provided in the. Although the number of element layers 26 including the switching circuit 27 increases, the number of bit lines BL connected to the sense amplifier included in the column driver 22 can be reduced. Therefore, the load on the bit line BL can be reduced.
  • the transistors 28_1 to 28_n (n is a natural number of 2 or more) included in the switching circuit 27 signal the potential of the bit line BL selected according to the selection signal MUX output from the column driver 22. It can be output to the column driver 22 as BL_OUT.
  • the semiconductor device 10A illustrated in FIG. 7 can be represented as a unit 30_1.
  • FIG. 8 illustrates a circuit diagram in which the element layers 34_1 to 34_N as well as the element layer 26 having the transistors 28_a and 28_b are added as the memory cell array 30.
  • Element layers 34_1 to 34_N are provided over the element layer 26 including the transistors 28_a and 28_b illustrated in FIG. 8 and the bit lines BL_A and BL_B are provided in the vertical direction. That is, the element layer including the switching circuit which forms part of the peripheral circuit can be stacked and provided similarly to the element layers 34_1 to 34_N.
  • the bit lines BL_A and BL_B are connected to one of the sources or drains of the transistors 28_a and 28_b.
  • FIG. 8 shows, as circuits included in the column driver 22, a precharge circuit 22_1, a sense amplifier 22_2, a switch circuit 22_3, and a write/read circuit 29 on the silicon substrate side.
  • Si transistors are used as transistors included in the precharge circuit 22_1 and the sense amplifier 22_2.
  • a Si transistor can also be used for the selection switch 22_3.
  • the other of the sources or drains of the transistors 28_a and 28_b is connected to the transistors included in the precharge circuit 22_1 and the sense amplifier 22_2.
  • the bit line BL_A or BL_B is selected and connected to one of the pair of wirings connected to the precharge circuit 22_1 and the sense amplifier 22_2 and the switch 23_A. Also in the element layer 26 having another pair of switching circuits, the bit line BL is selected and connected to the other of the pair of wirings connected to the precharge circuit 22_1 and the sense amplifier 22_2 and the switch 23_B.
  • the word line of the memory cell connected to the selected bit line as the high level, the potential of the precharged bit line changes, and according to the change, the precharge circuit 22_1 and the sense amplifier 22_2 are connected.
  • the potential of the pair of wirings thus formed becomes the high power supply potential VDD or the low power supply potential VSS. The potential can be output to the outside through the switch circuit 22_3 and the writing/reading circuit 29.
  • any one of the plurality of bit lines BL can be selected and connected to the column driver 22. Therefore, a small number of bit lines BL can be connected to the sense amplifier 22_2, and the load on the bit lines BL can be reduced.
  • FIG. 9 illustrates a semiconductor device 10A having a configuration in which the unit 30_1 described in FIG. 7 is stacked in M stages (units 30_1 to 30_M, M is 2 or more).
  • FIG. 9 corresponds to a schematic view of a cross section of a plane parallel to the vertical direction (z-axis direction) of the semiconductor device. That is, the configuration of the semiconductor device 10A shown in FIG. 9 is a configuration in which the lamination of the element layers shown in FIG. 7 is a total of M ⁇ (N+V) layers.
  • the semiconductor device 10A includes switching circuits 27_1 to 27_M in the units 30_1 to 30_M, respectively.
  • the switching circuits 27_1 to 27_M output the signal BL_OUT when the selection signal MUX is input. Any one of the plurality of wirings through which the signal BL_OUT is output is selected by the switch circuit 98 that can be switched by the selection signal SEL and is connected to the column driver 22 through the wiring GBL different from the bit line BL.
  • the switch circuit 98 can use an OS transistor included in the switching circuits 27_1 to 27_M.
  • the wiring GBL may be illustrated as a thick line, a thick dotted line, or the like in order to increase visibility.
  • the wiring GBL may be called a global bit line.
  • the wiring GBL illustrated in FIG. 9 can be provided after an element layer including an OS transistor is manufactured.
  • an element layer having an OS transistor is formed, an opening is provided in the outer periphery of a sealing layer 70A surrounding each element layer, and wiring is provided in the opening.
  • GBL can be provided.
  • an element layer having an OS transistor is formed, and an opening is provided in the outer periphery of a sealing layer 70B which collectively surrounds each element layer,
  • the wiring GBL can be provided in the opening. Note that details of each element layer provided with the wiring GBL will be described in detail in Embodiment 3.
  • the semiconductor device of one embodiment of the present invention uses an OS transistor with extremely low off-state current as a transistor provided in each element layer.
  • the OS transistor can be provided by being stacked over a silicon substrate provided with a Si transistor. Therefore, the same manufacturing process can be repeated in the vertical direction, and the manufacturing cost can be reduced.
  • transistors included in a memory cell are arranged not in a planar direction but in a vertical direction, so that the memory density can be improved and the device can be downsized.
  • one embodiment of the present invention includes an element layer having a switching circuit.
  • the switching circuit can reduce the number of bit lines BL connected to the column driver in the vertical direction, shorten the data writing time, and improve the reading accuracy. In addition, charging and discharging of unnecessary bit lines can be avoided, and a semiconductor device with low power consumption can be obtained.
  • FIG. 11A shows a block diagram of the semiconductor device 10B.
  • the peripheral circuit 20 has a row driver 21, a column driver 22, and an element layer 40 provided with a control circuit.
  • the control circuit has a circuit which functions as a sense amplifier including an OS transistor.
  • the element layer 40 provided with the control circuit has a circuit functioning as a sense amplifier including an OS transistor.
  • the sense amplifier including an OS transistor functions as a switching circuit for writing or reading a data signal to or from each memory cell and selecting a unit 50_1 to 50_M including the memory cells 31_1 to 31_N.
  • the element layer 40 is supplied with control signals WE, RE, and MUX from the column driver 22 for driving a sense amplifier formed of an OS transistor.
  • a circuit functioning as a sense amplifier has a transistor for controlling reading or writing of a data signal to a memory cell, and thus may be referred to as a control circuit.
  • the control circuit can function as an amplifier. With such a structure, a slight potential difference of the bit line BL can be amplified at the time of reading and a sense amplifier including a Si transistor can be driven.
  • the transistor forming the control circuit is an OS transistor. Since the element layer 40 having the control circuit using the OS transistor can be freely arranged on the circuit using the Si transistor or the like, integration can be easily performed. Further, the OS transistor can be manufactured at low cost because it can be manufactured using a manufacturing apparatus similar to that of the Si transistor.
  • FIG. 11B is used to describe the element layers 34_1 to 34_N and the element layer 40 including a control circuit in one embodiment of the present invention in each structure described in FIG. 11A. explain.
  • the schematic diagram shown in FIG. 11B corresponds to a perspective view defining the x-axis, y-axis, and z-axis directions in order to explain the arrangement of the components described in FIG. 11A.
  • the element layer 40 provided with a transistor included in the control circuit is a V layer (V is a natural number of 1 or more), and the element layers 34_1 to 34_N are N layers.
  • Layers having a total of (N+V) layers of OS transistors are stacked on the silicon substrate 11.
  • the memory cells 31_1 to 31_N included in the element layers 34_1 to 34_N and the element layer 40 in which transistors included in the control circuit are provided each have a region overlapping with the column driver 22 provided in the silicon substrate 11. It can be said that the element layer 40 is provided between the silicon substrate 11 and the element layer 34_1 as illustrated in FIG. It can also be said that the element layer 34_1 is provided between the silicon substrate 11 and the element layer 34_N as illustrated in FIG.
  • the transistor of the memory cell 31_1 included in the element layer 34_1 and the transistor of the memory cell 31_N included in the element layer 34_N are connected to each other through a bit line BL provided in a vertical direction.
  • the bit line BL is connected to the element layer 40 in which the transistor included in the control circuit is provided.
  • the element layer 40 is connected to the column driver 22 provided on the silicon substrate 11 via a wiring GBL (not shown) provided separately from the bit line BL.
  • the wiring GBL may be illustrated as a thick line, a thick dotted line, or the like in order to increase visibility.
  • the bit line BL_1 is provided in contact with the semiconductor layer of the transistor included in the memory cell 31_1.
  • the bit line BL_1 is provided in contact with a region functioning as a source or a drain of a semiconductor layer of a transistor included in the memory cell 31_1.
  • the bit line BL_1 is provided in contact with a conductor provided in contact with a region functioning as a source or a drain of a semiconductor layer of a transistor included in the memory cell 31_1. That is, the bit line BL is a wiring for electrically connecting one of the source and the drain of the transistor included in the memory cell 31_1, the one of the source and the drain of the transistor included in the memory cell 31_N, and the element layer 40 in the vertical direction. You can say that.
  • the semiconductor device 10B has one type of memory cell, but may have two or more types of memory cells.
  • FIG. 12A is a block diagram showing a configuration example of the semiconductor device 10C, which is a modification of the semiconductor device 10B.
  • the semiconductor device 10C differs from the semiconductor device 10B in that the memory cell array 30 is provided with a memory cell 31 and a memory cell 51 having a different configuration from the memory cell 31.
  • the semiconductor device 10C has an element layer 54 composed of one or more memory cells 51.
  • the element layer 54 can be provided between the element layer 34_i (i is an integer of 1 or more and N-1 or less) and the element layer 34_i+1.
  • the element layer 54 may be provided in two or more layers.
  • the element layer 34 may or may not be provided between the first element layer 54 and the second element layer. Good.
  • the row driver 21 is electrically connected to the memory cell 51 via the word line WL2.
  • the row driver 21 included in the semiconductor device 10C has a function of outputting a signal for driving the memory cell array 30 to the word line WL2 in addition to the word line WL.
  • the row driver 21 has a function of transmitting a word signal to the word line WL2 as well as the word line WL.
  • the row driver having the function of transmitting the word signal to the word line WL2 may be provided separately from the row driver having the function of transmitting the word signal to the word line WL.
  • the word line WL2 may be simply referred to as a wiring.
  • FIG. 12B is a circuit diagram showing a configuration example of the memory cell 51.
  • the memory cell 51 includes a transistor 55, a transistor 56, and a capacitor 57.
  • One of the source and the drain of the transistor 55 is electrically connected to the gate of the transistor 56.
  • the gate of the transistor 56 is electrically connected to one electrode of the capacitor 57.
  • the other of the source and the drain of the transistor 55 and the one of the source and the drain of the transistor 56 are electrically connected to the wiring BL.
  • the other of the source and the drain of the transistor 56 is electrically connected to the wiring SL.
  • the other electrode of the capacitor 57 is electrically connected to the wiring CAL.
  • a node where one of the source and the drain of the transistor 55, the gate of the transistor 56, and one electrode of the capacitor 57 is electrically connected is a node N.
  • the wiring CAL has a function as a wiring for applying a predetermined potential to the other electrode of the capacitive element 57.
  • the potential of the wiring CAL at the time of reading data from the memory cell 51 is made different from the potential of the wiring CAL at the time of writing data in the memory cell 51 and while the data is held in the memory cell 51.
  • the apparent threshold voltage of the transistor 56 at the time of reading data from the memory cell 51 is set to the apparent threshold voltage of the transistor 56 at the time of writing data in the memory cell 51 and during holding the data in the memory cell 51. Threshold voltage can be different.
  • the memory cell 51 has the structure illustrated in FIG. 12B
  • data is written to the memory cell 51 at the time of writing data and while the data is held in the memory cell 51. Therefore, no current flows between the wiring SL and the wiring BL.
  • a current corresponding to the data held in the memory cell 51 flows between the wiring SL and the wiring BL.
  • the transistor 55 is preferably an OS transistor.
  • the OS transistor has an extremely low off-state current. Therefore, the charge corresponding to the data written in the memory cell 51 can be held in the node N for a long time. That is, once written data can be held in the memory cell 51 for a long time. Therefore, the frequency of data refresh can be reduced and power consumption of the semiconductor device of one embodiment of the present invention can be reduced.
  • the memory cell 51 using the OS transistor can be freely arranged on a silicon substrate or the like, so that the integration can be easily performed.
  • the transistor 56 is preferably an OS transistor from the viewpoint of integration of the memory cell 51.
  • the transistor 55 preferably has a back gate electrode. By controlling the potential applied to the back gate electrode, the threshold voltage of the transistor 55 can be controlled. Accordingly, for example, the on-state current of the transistor 55 can be increased and the off-state current can be reduced. Note that when the transistor 56 is an OS transistor, the transistor 56 is preferably provided with a back gate electrode.
  • the memory cell 51 having the configuration shown in FIG. 12B can be referred to as a NOSRAM (Nonvolatile Oxide Semiconductor RAM) using an OS transistor as a memory.
  • NOSRAM Nonvolatile Oxide Semiconductor RAM
  • the NOSRAM has a feature that it can perform nondestructive read.
  • the DOSRAM that can be applied to the memory cell 31 performs destructive read when reading the held data.
  • the operation of the semiconductor device 10C will be described.
  • the data written in the memory cell array 30 from the column driver 22 is held in the memory cell 31.
  • the data having a high read frequency is transferred from the memory cell 31 to the memory cell 51.
  • the NOSRAM memory cell 51 can perform nondestructive read, the frequency of data refresh can be reduced. Therefore, power consumption of the semiconductor device of one embodiment of the present invention can be reduced.
  • the potential of the node N varies depending on not only the data written in the memory cell 51 but also the potential of the wiring CAL. Therefore, the data held in the memory cell 51 can be corrected by adjusting the potential of the wiring CAL after writing the data in the memory cell 51. For example, when correcting the data held in the memory cell 51, the potential of the wiring CAL when reading the data from the memory cell 51 is read, and when the data held in the memory cell 51 is not corrected, the data is read from the memory cell 51. The potential of the wiring CAL at that time can be different. Therefore, for example, when the data written in the memory cell is image data, the semiconductor device 10C can perform image processing. Therefore, the semiconductor device 10C can be, for example, an image engine.
  • i is preferably N/2 or a value in the vicinity thereof. Accordingly, for example, the wiring distance from the memory cell 51 to the memory cell 31_1 or the wiring distance from the memory cell 51 to the memory cell 31_N can be shortened. Thus, when data is transferred from the memory cell 51 to, for example, the memory cell 31_1 or the memory cell 31_N, a decrease in data potential due to wiring resistance of the wiring BL or the like can be suppressed.
  • FIG. 13 is a block diagram showing a configuration example of the semiconductor device 10D, which is a modification of the semiconductor device 10C.
  • the configuration of the semiconductor device 10D differs from the configuration of the semiconductor device 10C in that the element layer 54 is provided before the element layer 34_1, that is, between the element layer 34_1 and the element layer 40.
  • the semiconductor device 10D is characterized in that the wiring distance between the element layer 40 provided with a sense amplifier and the like and the element layer 54 is short. This makes it possible to eliminate the difficulty of operation due to the increase in the wiring resistance of the memory cell 51, and it becomes easier to control the operation of the memory cell 51.
  • the element layer 54 may be provided after the element layer 34_N, that is, for example, over the element layer 34_N.
  • FIG. 14 is a perspective view in which the x-axis, y-axis, and z-axis directions are defined in order to explain the arrangement of the components of the semiconductor device 10C shown in FIG. 12(A).
  • FIG. 15 is a perspective view in which x-axis, y-axis, and z-axis directions are defined in order to explain the arrangement of the components of the semiconductor device 10D shown in FIG.
  • the element layer 40 in which the transistors included in the control circuit are provided is a V layer
  • the element layers 34_1 to 34_N are N layers
  • the memory cell 51 included in the element layer 54 has a region overlapping with the column driver 22 provided in the silicon substrate 11.
  • the element layer 54 may be provided in two or more layers.
  • the element layer 54 may be provided as an H layer (H is an integer of 1 or more).
  • the semiconductor device 10C is provided with a layer having a total of (N+V+H) layers of OS transistors.
  • FIG. 16 is a perspective view for explaining a configuration example of the semiconductor device 10E, which defines x-axis, y-axis, and z-axis directions.
  • the element layer 40 having the sense amplifier can be provided between the element layer 34_i that can have the DOSRAM and the element layer 34_i+1.
  • an element layer 541 which can have a NOSRAM can be provided between the element layer 34 — i and the element layer 40 and between the element layer 40 and the element layer 34 — i+1. That is, the element layer 40 and the element layer 54 can be provided between the two element layers 34.
  • only one element layer 54 may be provided, or three or more element layers 54 may be provided.
  • an OS transistor with extremely low off-state current is used as a transistor provided in each element layer. Therefore, the frequency of refreshing data held in the memory cell can be reduced, and a semiconductor device with low power consumption can be obtained.
  • the OS transistors can be provided in a stacked structure and can be manufactured by repeating the same manufacturing process in the vertical direction, so that manufacturing cost can be reduced.
  • transistors included in a memory cell are arranged not in a planar direction but in a vertical direction, so that the memory density can be improved and the device can be downsized.
  • the OS transistor since the OS transistor has less variation in electrical characteristics than the Si transistor even in a high temperature environment, the variation in electrical characteristics of the transistor when stacked and integrated is small and a semiconductor device which functions as a highly reliable memory device. Can be
  • one embodiment of the present invention includes an element layer having a control circuit.
  • the control circuit can function as an amplifier.
  • a slight potential difference of the bit line BL can be amplified at the time of reading and a sense amplifier including a Si transistor can be driven. Since a circuit such as a sense amplifier including a Si transistor can be downsized, a semiconductor device can be downsized. Further, it becomes possible to operate even if the capacity of the capacitor included in the memory cell is reduced.
  • a bit line extending from the memory cell array is provided in a vertical direction, whereby the length of the bit line between the memory cell array and the column driver can be shortened.
  • the parasitic capacitance of the bit line can be significantly reduced, so that the potential can be read even when the data signal held in the memory cell is multivalued.
  • data held in a memory cell can be read as a current; therefore, data can be easily read even when multivalued.
  • FIG. 17 shows a schematic diagram of a cross section of a plane parallel to the vertical direction (z-axis direction) of the semiconductor device 10B described with reference to FIGS. 11A and 11B.
  • the memory cells 31_1 to 31_N provided in the respective element layers, the element layer 40, and the column driver 22 provided in the silicon substrate 11 are arranged in the vertical direction which is the shortest distance. Can be connected through the bit line BL and the wiring GBL provided in the. Although the number of element layers 40 having transistors forming the control circuit is increased, the number of wirings provided in the vertical direction and connected to the column driver 22 can be reduced. By reducing the load on the bit line BL, writing time can be shortened and data can be read easily.
  • the transistors 41 to 44 included in the element layer 40 are controlled according to the control signals WE and RE output from the column driver 22 and the selection signal MUX.
  • Each transistor can output the potential of the bit line BL to the column driver 22 via the wiring GBL in accordance with the control signal and the selection signal.
  • the semiconductor device 10B illustrated in FIG. 17 can be represented as a unit 50_1.
  • FIGS. 18A and 18B and FIGS. 19A and 19B a specific structural example of a circuit which functions as a sense amplifier including an OS transistor included in the element layer 40 is described with reference to FIGS. 18A and 18B and FIGS. 19A and 19B. To do.
  • the element layer 40A includes transistors 41 to 44.
  • Each of the transistors 41 to 44 can be an OS transistor and is illustrated as an n-channel transistor.
  • the transistor 41 is a transistor that constitutes a source follower for amplifying the wiring GBL to a potential corresponding to the potential of the bit line BL in a period in which a data signal is read from the memory cell.
  • the transistor 42 is a transistor that functions as a switch that controls on/off between the source and the drain in accordance with the selection signal MUX input to the gate.
  • the transistor 43 is a transistor that functions as a switch that controls on/off between the source and the drain in accordance with the write control signal WE input to the gate.
  • the transistor 44 is a transistor that functions as a switch that controls ON/OFF between the source and the drain according to the read control signal RE input to the gate. Note that the source side of the transistor 44 is supplied with the ground potential GND which is a fixed potential.
  • the configuration of the element layer 40A shown in FIG. 18A can be applied to the modified examples shown in FIGS. 18B and 19A and 19B.
  • the element layer 40B in FIG. 18B has a structure in which one of a source and a drain of the transistor 43 is switched from the wiring GBL to one of a source and a drain of the transistor 41.
  • the element layer 40C in FIG. 19A corresponds to a structure in which the transistor 42 is omitted by performing the function of the transistor 42 in the column driver 22.
  • the element layer 40D in FIG. 19B corresponds to a structure in which the transistor 44 is omitted.
  • FIG. 20 shows a schematic diagram of a configuration in which the units 50_1 described in FIG. 17 are laminated.
  • the semiconductor device 10B illustrated in FIG. 20 includes memory cells 31_1 to 31_N provided in each element layer.
  • the memory cells 31_1 to 31_N and the element layers 40_1 to 40_M are connected via a bit line BL provided in the vertical direction which is the shortest distance, and the element layer is connected via a wiring GBL. 40 is connected to the column driver 22.
  • the M-stage units 50_1 to 50_M in the semiconductor device 10B illustrated in FIG. 18 can be configured to be stacked in the vertical direction.
  • the semiconductor device 10B includes element layers 40_1 to 40_M each including a circuit functioning as a sense amplifier formed of an OS transistor in each of the units 50_1 to 50_M. That is, the configuration of the semiconductor device 10B illustrated in FIG. 20 is a configuration in which the stack of element layers illustrated in FIG. 17 is a total of M ⁇ (N+V) layers.
  • FIG. 21 shows a schematic diagram of a configuration in which the semiconductor device 10D shown in FIG. 14 is applied as the unit 50.
  • the element layer 40, the element layer 54, and the element layers 34_1 to 34_N are provided in a vertically stacked manner.
  • the semiconductor device 10C and the semiconductor device 10E may be applied as the unit 50.
  • an OS transistor with extremely low off-state current is used as a transistor provided in each element layer. Therefore, the frequency of refreshing data held in the memory cell can be reduced, and a semiconductor device with low power consumption can be obtained.
  • the OS transistors can be provided in a stacked structure and can be manufactured by repeating the same manufacturing process in the vertical direction, so that manufacturing cost can be reduced.
  • transistors included in a memory cell are arranged not in a planar direction but in a vertical direction, so that the memory density can be improved and the device can be downsized.
  • the OS transistor since the OS transistor has less variation in electrical characteristics than the Si transistor even in a high temperature environment, the variation in electrical characteristics of the transistor when stacked and integrated is small and a semiconductor device which functions as a highly reliable memory device. Can be
  • one embodiment of the present invention includes an element layer having a control circuit.
  • the control circuit since the bit line BL is connected to the gate of the transistor 41, the transistor 41 can function as an amplifier. With such a structure, a slight potential difference of the bit line BL can be amplified at the time of reading and a sense amplifier including a Si transistor can be driven. Since a circuit such as a sense amplifier including a Si transistor can be downsized, a semiconductor device can be downsized. Further, it becomes possible to operate even if the capacity of the capacitor included in the memory cell is reduced.
  • FIG. 22 illustrates an element layer 40 including transistors 41_a, 41_b, 42_a, 42_b, 43_a, 43_b, 44_a, and 44_b. Is shown. Element layers 34_1 to 34_N are provided on the element layer 40 having the transistors 41_a, 41_b, 42_a, 42_b, 43_a, 43_b, 44_a, and 44_b illustrated in FIG. 22, and the bit lines BL_A and BL_B are provided in the vertical direction. .. That is, the element layer including the switching circuit which forms part of the peripheral circuit can be stacked and provided similarly to the element layers 34_1 to 34_N. The bit lines BL_A and BL_B are connected to the gates of the transistors 41_a and 41_b.
  • the transistors 42_a, 42_b, 43_a, and 43_b included in the element layer 40 are connected to the wirings GBL_A and GBL_B.
  • the wirings GBL_A and GBL_B are provided in the vertical direction similarly to the bit lines BL_A and BL_B, and are connected to the transistors included in the column driver 22.
  • the control signals WE, RE, and MUX are applied to the gates of the transistors 42_a, 42_b, 43_a, 43_b, 44_a, and 44_b included in the element layer 40.
  • FIG. 22 shows, as circuits included in the column driver 22, a precharge circuit 22_A, a precharge circuit 22_B, a sense amplifier 22_C, a switch circuit 22_D, a switch circuit 22_E, and a write/read circuit 29 on the silicon substrate side.
  • Si transistors are used as transistors included in the precharge circuit 22_A, the precharge circuit 22_B, and the sense amplifier 22_C.
  • the switch circuits 22_D and the switches 23_A to 23_D included in the switch circuit 22_E can also use Si transistors.
  • One of a source and a drain of the transistors 42_a, 42_b, 43_a, and 43_b is connected to transistors included in the precharge circuit 22_A, the precharge circuit 22_B, the sense amplifier 22_C, and the switch circuit 22_D.
  • the precharge circuit 22_A is composed of n-channel type transistors 24_1 to 24_3.
  • the precharge circuit 22_A precharges the bit line BL_A and the bit line BL_B to an intermediate potential VPC corresponding to the potential VDD/2 between VDD and VSS according to the precharge signal applied to the precharge line PCL1. Circuit.
  • the precharge circuit 22_B is composed of n-channel type transistors 24_4 to 24_6.
  • the precharge circuit 22_B is a circuit for precharging the wiring GBL_A and the wiring GBL_B to an intermediate potential VPC corresponding to the potential VDD/2 between VDD and VSS in accordance with a precharge signal applied to the precharge line PCL2. is there.
  • the sense amplifier 22_C includes p-channel transistors 25_1 and 25_2 and n-channel transistors 25_3 and 25_4 connected to the wiring VHH or the wiring VLL.
  • the wiring VHH or the wiring VLL is a wiring having a function of supplying VDD or VSS.
  • the transistors 25_1 to 25_4 are transistors that form an inverter loop.
  • the sense amplifier 22_C sets the potential of the wiring GBL_A and the wiring GBL_B to the high power supply potential VDD in accordance with the potentials of the bit line BL_A and the bit line BL_B which are changed by selecting the memory cells 31_N_A and 31_N_B by setting the word lines WL_A and WL_B at a high level.
  • the low power supply potential VSS is set.
  • the potentials of the wiring GBL_A and the wiring GBL_B can be output to the outside through the switch circuit 22_D and the switch circuit 22_E and the writing/reading circuit 25.
  • the bit line BL_A and the bit line BL_B, and the wiring GBL_A and the wiring GBL_B correspond to a bit line pair.
  • writing of the data signal is controlled according to the signal EN_data.
  • the switch circuit 22_D is a circuit for controlling the conduction state between the sense amplifier 22_C and the wiring GBL_A and the wiring GBL_B.
  • the switch circuit 22_D is switched on or off by the control of the switching signal CSEL1.
  • the switches 23_A and 23_B are n-channel transistors, the switches 23_A and 23_B are turned on when the switching signal CSEL1 is at high level, and the switches 23_A and 23_B are turned off when at low level.
  • the switch circuit 22_E is a circuit for controlling the conduction state between the write/read circuit 29 and the bit line pair connected to the sense amplifier 22_C.
  • the switch circuit 22_D is switched on or off by the control of the switching signal CSEL1.
  • the switches 23_C and 23_D may be turned on or off under the control of the CSEL2, similarly to the switches 23_A and 23_B.
  • FIG. 23 shows a timing chart for explaining the operation of the circuit diagram shown in FIG.
  • a period T11 is a write operation
  • a period T12 is a bit line BL precharge operation
  • a period T13 is a wiring GBL precharge operation
  • a period T14 is a charge sharing operation
  • a period T15 is a read standby.
  • the period T16 corresponds to the period for explaining the read operation.
  • the word line connected to the gate of the transistor included in the memory cell in which the data signal is to be written is set to high level.
  • the control signal WE and the signal EN_data are set to a high level, and the data signal is written into the memory cell through the wiring GBL and the bit line BL.
  • the precharge line PCL1 is set to high level while the control signal WE is set to high level.
  • the bit line BL is precharged to the precharge potential.
  • both the wiring VHH and the wiring VLL which supply a power supply voltage to the sense amplifier 22_C be VDD/2 to suppress power consumption due to a through current.
  • the wiring GBL is precharged, so that the precharge line PCL2 is set to the high level.
  • the wiring GBL is precharged to the precharge potential.
  • the wiring VHH and the wiring VLL are both set to VDD, whereby the wiring GBL having a large load can be precharged in a short time.
  • the control signal WL and the control signal MUX are set to the high level for charge sharing for balancing the charges precharged on the bit line BL and the wiring GBL.
  • the bit line BL and the wiring GBL have the same potential.
  • both the wiring VHH and the wiring VLL which supply the power supply voltage to the sense amplifier 22_C be VDD/2 to suppress power consumption due to a through current.
  • the control signal RE is set to high level.
  • a current flows through the transistor 41 in accordance with the potential of the bit line BL, and the potential of the wiring GBL changes in accordance with the amount of the current.
  • the switching signal CSEL1 is set to a low level so that variation in the potential of the wiring GBL is not influenced by the sense amplifier 22_C.
  • the wiring VHH or the wiring VLL is the same as in the period T14.
  • the switching signal CSEL1 is set to a high level, and the fluctuation of the potential of the wiring GBL is amplified by the bit line pair connected to the sense amplifier 22_C to read the data signal written in the memory cell.
  • the configuration of the semiconductor device 10B shown in FIG. 17 can be rewritten as shown in the circuit diagram of FIG. 24 when the circuit configuration of the element layer 40B of FIG. 18B is adopted.
  • the transistor 42 of the element layers 40_1 to 40_M included in each unit is extracted, and a switching circuit 49 including the transistor 42 is illustrated. That is, the element layers 40_1 to 40_M select one of the memory cells 31_1 to 31_M selected by one of the element layers 40_1 to 40_M selected by the switching circuit 49 to write or read a data signal. be able to.
  • the semiconductor device of one embodiment of the present invention uses an OS transistor with extremely low off-state current as a transistor provided in each element layer.
  • the OS transistor can be provided by being stacked over a silicon substrate provided with a Si transistor. Therefore, the same manufacturing process can be repeated in the vertical direction, and the manufacturing cost can be reduced.
  • transistors included in a memory cell are arranged not in a planar direction but in a vertical direction, so that the memory density can be improved and the device can be downsized.
  • one embodiment of the present invention includes an element layer having a control circuit. Since the control circuit connects the bit line BL to the gate of the transistor 41, the transistor 41 can function as an amplifier. With such a structure, a slight potential difference of the bit line BL can be amplified at the time of reading and a sense amplifier including a Si transistor can be driven. Since a circuit such as a sense amplifier including a Si transistor can be downsized, a semiconductor device can be downsized. Further, it becomes possible to operate even if the capacity of the capacitor included in the memory cell is reduced.
  • FIG. 25A is a block diagram of a semiconductor device described in this embodiment.
  • a semiconductor device 10F illustrated in FIG. 1A includes a peripheral circuit 20 and a memory cell array 30.
  • the memory cell array 30 has a plurality of or single element layers 34.
  • the element layer 34 has one or more memory cells 31_1 to 31_N (N is a natural number of 2 or more).
  • the memory cell 31_1 includes the transistor 32_1 and the capacitor 33_1.
  • the memory cell 31_N includes a transistor 32_N and a capacitor 33_N.
  • the capacitor may be called a capacitive element.
  • the element layer is a layer in which elements such as capacitors and transistors are provided, and is a layer formed of a member such as a conductor, a semiconductor, or an insulator.
  • FIG. 25A the element layer 34 which is one embodiment of the present invention will be described with reference to the schematic diagram illustrated in FIG. 25B.
  • the schematic view shown in FIG. 25B corresponds to a perspective view defining the x-axis, y-axis, and z-axis directions in order to explain the arrangement of the components described in FIG. 25A.
  • the element layer 34 including the memory cells 31_1 to 31_N has a region overlapping with the column driver 22 provided in the silicon substrate 11.
  • the transistor of the memory cell 31_1 included in the element layer 34 is connected to the column driver 22 via the bit line BL_1 provided in the vertical direction.
  • the transistor of the memory cell 31_N included in the element layer 34 is connected to the column driver 22 through the bit line BL_N provided in the vertical direction.
  • the bit lines BL_1 and BL_N and the other bit lines BL are connected to the column driver 22 provided on the silicon substrate 11.
  • an OS transistor with extremely low off-state current is used as a transistor provided in each element layer. Therefore, the frequency of refreshing data held in the memory cell can be reduced, and a semiconductor device with low power consumption can be obtained.
  • the OS transistors can be provided in a stacked structure and can be manufactured by repeating the same manufacturing process in the vertical direction, so that manufacturing cost can be reduced.
  • transistors included in a memory cell are arranged not in a planar direction but in a vertical direction, so that the memory density can be improved and the device can be downsized.
  • the OS transistor since the OS transistor has less variation in electrical characteristics than the Si transistor even in a high temperature environment, the variation in electrical characteristics of the transistor when stacked and integrated is small and a semiconductor device which functions as a highly reliable memory device.
  • a bit line extending from the memory cell array is provided in a vertical direction, whereby the length of the bit line between the memory cell array and the column driver can be shortened. Therefore, the parasitic capacitance of the bit line can be significantly reduced, so that the potential can be read even when the data signal held in the memory cell is multivalued.
  • FIG. 26 shows a schematic diagram of a cross section of a plane parallel to the vertical direction (z-axis direction) of the semiconductor device 10F described with reference to FIGS. 25A and 25B.
  • the memory cells 31_1 to 31_N provided in the element layer 34 and the column driver 22 provided in the silicon substrate 11 are provided in the bit line BL provided in the vertical direction which is the shortest distance. It can be configured to be connected via.
  • the number of bit lines is increased as compared with the configuration in which the bit lines are arranged in the plane direction, the number of memory cells connected to one bit line can be reduced, so that the parasitic capacitance of the bit line can be reduced. .. Therefore, even if the capacitance of the capacitor included in the memory cell is reduced, the potential of the bit line can be changed with the movement of charges.
  • the capacitors 33_1 to 33_N included in the memory cells 31_1 to 31_N can be reduced in capacity, the capacitors 33_1 to 33_N can be provided in the same layer as the transistors 32_1 to 32_N.
  • the element layers 34_1 to 34_N for each layer can be thinned. Therefore, the semiconductor device 10F can be downsized.
  • the capacitors 33_1 to 33_N included in the memory cells 31_1 to 31_N may have a structure provided in the same layer as the transistors 32_1 to 32_N, but may have another structure.
  • the capacitor 33A of the memory cell 31 included in the element layers 34_1 to 34_N is provided above the transistor 32 in the vertical direction. With such a structure, the capacity can be increased, so that reliability of data to be read and data retention time can be improved.
  • the electrode of the capacitor 33A whose one electrode is connected to the fixed potential can be arranged above the transistor 32, the influence of noise from the outside can be suppressed.
  • the schematic diagram in FIG. 27B shows a structure in which the capacitor 33B of the memory cell 31 included in the element layers 34_1 to 34_N is provided below the transistor 32 in the vertical direction.
  • the capacity can be increased, so that reliability of data to be read and data retention time can be improved.
  • the electrode of the capacitor 33B whose one electrode is connected to a fixed potential can be arranged between the transistor 32 and the column driver 22, the noise of the column driver 22 is reduced. The influence on the memory cell 31 can be suppressed.
  • FIG. 28 is a circuit illustrating a circuit configuration example of the memory cell array 30 including the element layer 34 described in FIG. 25A and a specific circuit configuration example of the column driver 22 connected to the memory cell. It is a figure.
  • FIG. 28 shows the element layer 34 as the memory cell array 30.
  • the memory cell 31_N_A is provided as a memory cell connected to the bit line BL_A.
  • the memory cell 31_N_A illustrates the transistor 32A and the capacitor 33 whose gates are connected to the word line WL_A.
  • a memory cell 31_N_B is provided as a memory cell connected to the bit line BL_B.
  • the memory cell 31_N_B shows the transistor 32B and the capacitor 33 whose gates are connected to the word line WL_B.
  • the capacitor 33 of each element layer is connected to the wiring VL to which a fixed potential, for example, the ground potential is given.
  • FIG. 28 shows, as circuits included in the column driver 22, a precharge circuit 22_1, a sense amplifier 22_2, a switch circuit 22_3, and a write/read circuit 29 on the silicon substrate side.
  • Si transistors are used as transistors included in the precharge circuit 22_1 and the sense amplifier 22_2.
  • a Si transistor can also be used for the selection switch 22_3.
  • FIG. 29 shows a timing chart for explaining the operation of the circuit diagram shown in FIG.
  • a period T1 corresponds to a period of initialization operation
  • a period T2 corresponds to a write operation
  • a period T3 corresponds to a non-access operation
  • a period T4 corresponds to a read operation.
  • the semiconductor device of one embodiment of the present invention uses an OS transistor with extremely low off-state current as a transistor provided in each element layer.
  • the OS transistor can be provided by being stacked over a silicon substrate provided with a Si transistor. Therefore, the same manufacturing process can be repeated in the vertical direction, and the manufacturing cost can be reduced.
  • transistors included in a memory cell are arranged not in a planar direction but in a vertical direction, so that the memory density can be improved and the device can be downsized.
  • the transistor is illustrated as a top-gate or bottom-gate transistor without a back gate electrode, but the structure of the transistor 32 is not limited to this.
  • the transistor included in the memory cell 31 may be the transistor 32 including the back gate electrode connected to the back gate electrode line BGL.
  • electrical characteristics such as the threshold voltage of the transistor 32 can be easily controlled from the outside.
  • the transistor that constitutes the switching circuit for the element layer 26 described above is illustrated as a top-gate or bottom-gate transistor without a back gate electrode, but the transistor structure is not limited to this.
  • the transistor forming the switching circuit 27 may be a transistor 28 having a back gate electrode connected to the back gate electrode line BGL. With the structure in FIG. 31, electric characteristics such as the threshold voltage of the transistor 28 can be easily controlled from the outside.
  • the transistor is illustrated as a top-gate or bottom-gate transistor without a back gate electrode, but the structure of the transistor 32 is not limited to this.
  • the transistor included in the memory cell 31 may be the transistor 32 including a back gate electrode connected to the back gate electrode line BGL. With the structure in FIG. 32, electric characteristics such as the threshold voltage of the transistor 32 can be easily controlled from the outside.
  • the transistor is illustrated as a transistor having a top gate structure or a bottom gate structure without a back gate electrode, but the structure of the transistor 32 is not limited to this.
  • the transistor included in the memory cell 31 may be the transistor 32 including the back gate electrode connected to the back gate electrode line BGL. With the structure in FIG. 33, electric characteristics such as the threshold voltage of the transistor 32 can be easily controlled from the outside.
  • FIG. 34 illustrates an example of a semiconductor device in which a memory unit 470 (memory units 470_1 to 470_m:m is a natural number of 2 or more) is stacked over the element layer 411 including a circuit provided in the semiconductor substrate 311.
  • a memory unit 470 memory units 470_1 to 470_m:m is a natural number of 2 or more
  • FIG. 34 an element layer 411 and a plurality of memory units 470 are stacked over the element layer 411.
  • the plurality of memory units 470 include a transistor layer 413 (transistor layers 413_1 to 413_m) and transistor layers 413_m, respectively.
  • An example in which a plurality of memory device layers 415 (memory device layers 415_1 to 415_n: n is a natural number of 2 or more) is provided over 413 is illustrated.
  • each memory unit 470 an example in which the memory device layer 415 is provided over the transistor layer 413 is shown; however, the present embodiment is not limited to this.
  • the transistor layer 413 may be provided over the plurality of memory device layers 415, or the memory device layers 415 may be provided above and below the transistor layer 413.
  • the element layer 411 includes the transistor 300 provided over the semiconductor substrate 311 and can function as a circuit of a semiconductor device (sometimes referred to as a peripheral circuit).
  • Examples of circuits include a column driver, a row driver, a column decoder, a row decoder, a sense amplifier, a precharge circuit, an amplifier circuit, a word line driver circuit, an output circuit, a control logic circuit, and the like.
  • the transistor layer 413 includes the transistor 200T and can function as a circuit which controls each memory unit 470.
  • the memory device layer 415 has a memory device 420.
  • the memory device 420 described in this embodiment includes the transistor 200M and the capacitor 292.
  • m is not particularly limited, but is 2 or more and 100 or less, preferably 2 or more and 50 or less, and more preferably 2 or more and 10 or less.
  • n is not particularly limited, but is 2 or more and 100 or less, preferably 2 or more and 50 or less, and more preferably 2 or more and 10 or less.
  • the product of m and n is 4 or more and 256 or less, preferably 4 or more and 128 or less, and more preferably 4 or more and 64 or less.
  • FIG. 34 shows a cross-sectional view in the channel length direction of the transistor 200T and the transistor 200M included in the memory unit.
  • the transistor 300 is provided over the semiconductor substrate 311, and the transistor layer 413 included in the memory unit 470 and the memory device layer 415 are provided over the transistor 300.
  • the transistor layer 413 is provided in one memory unit 470.
  • the transistor 200T included in the memory device layer 415 and the memory device 420 included in the memory device layer 415 are electrically connected to each other by a plurality of conductors 424.
  • the transistor 300 and the transistor 200T included in the transistor layer 413 in each memory unit 470 include the conductor 426. Are electrically connected by.
  • the conductor 426 is preferably electrically connected to the transistor 200T through a conductor 428 which is electrically connected to any one of a source, a drain, and a gate of the transistor 200T.
  • the conductor 424 is preferably provided in each layer of the memory device layer 415.
  • the conductor 426 is preferably provided in each layer of the transistor layer 413 and the memory device layer 415.
  • an insulator on the side surface of the conductor 424 and the side surface of the conductor 426 to suppress impurities such as water or hydrogen and oxygen permeation.
  • an insulator for example, silicon nitride, aluminum oxide, silicon nitride oxide, or the like may be used.
  • the memory device 420 includes the transistor 200M and the capacitor 292, and the transistor 200M can have a structure similar to that of the transistor 200T included in the transistor layer 413.
  • the transistor 200T and the transistor 200M may be collectively referred to as the transistor 200.
  • a metal oxide functioning as an oxide semiconductor (hereinafter also referred to as an oxide semiconductor) is used for a semiconductor including a region where a channel is formed (hereinafter also referred to as a channel formation region). Is preferred.
  • an In-M-Zn oxide (the element M is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium).
  • the oxide semiconductor for example, an In-M-Zn oxide (the element M is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium).
  • neodymium, hafnium, tantalum, tungsten, magnesium, or the like is preferably used.
  • indium oxide, In—Ga oxide, or In—Zn oxide may be used as the oxide semiconductor. Note that the on-state current, field-effect mobility, or the like of the transistor can be increased by using an oxide semiconductor with a high proportion of indium.
  • the transistor 200 including an oxide semiconductor in a channel formation region has an extremely small leakage current in a non-conduction state, so that a semiconductor device with low power consumption can be provided.
  • the oxide semiconductor can be formed by a sputtering method or the like, it can be used for the transistor 200 included in a highly integrated semiconductor device.
  • a transistor including an oxide semiconductor, impurities and oxygen vacancies in the oxide semiconductor by (V O oxygen vacancy also called), its electrical characteristics are varied, a voltage is applied to normally on (gate electrode Even if it does not exist, there is a channel, and the current tends to flow through the transistor).
  • an oxide semiconductor with reduced impurity concentration and defect level density it is preferable to use an oxide semiconductor with reduced impurity concentration and defect level density. Note that in this specification and the like, low impurity concentration and low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • impurities in the oxide semiconductor include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon, and the like.
  • hydrogen as an impurity contained in the oxide semiconductor might cause oxygen vacancies in the oxide semiconductor.
  • defects containing hydrogen to an oxygen vacancy (hereinafter may be referred to as V O H.) May generate electrons serving as carriers.
  • a part of hydrogen may react with oxygen which is bonded to a metal atom to generate an electron serving as a carrier.
  • a transistor using an oxide semiconductor containing a large amount of hydrogen is likely to have normally-on characteristics. Further, hydrogen in the oxide semiconductor is likely to move due to stress such as heat and an electric field; therefore, when a large amount of hydrogen is contained in the oxide semiconductor, reliability of the transistor might be deteriorated.
  • the oxide semiconductor used for the transistor 200 it is preferable to use a highly purified intrinsic oxide semiconductor in which impurities such as hydrogen and oxygen vacancies are reduced.
  • the transistor 200 may be sealed with a material that suppresses diffusion of impurities (hereinafter also referred to as a barrier material against impurities).
  • the barrier property is a function of suppressing diffusion of a corresponding substance (also referred to as low permeability).
  • the corresponding substance has a function of capturing and fixing (also referred to as gettering).
  • Examples of materials having a function of suppressing diffusion of hydrogen and oxygen include aluminum oxide, hafnium oxide, gallium oxide, indium gallium zinc oxide, silicon nitride, and silicon nitride oxide.
  • silicon nitride or silicon nitride oxide has a high barrier property against hydrogen, it is preferably used as a sealing material.
  • metal oxides such as aluminum oxide, hafnium oxide, gallium oxide, and indium gallium zinc oxide.
  • an insulator 211, an insulator 212, and an insulator 214 are preferably provided as a layer having a barrier property.
  • An impurity such as hydrogen or water contained in the semiconductor substrate 311, the transistor 300, or the like is used for at least one of the insulator 211, the insulator 212, and the insulator 214 by using a material which suppresses diffusion or transmission of impurities such as hydrogen. Can be suppressed from diffusing into the transistor 200.
  • a material which suppresses oxygen permeation for at least one of the insulator 211, the insulator 212, and the insulator 214, oxygen contained in the channel of the transistor 200 or the transistor layer 413 diffuses into the element layer 411.
  • a material that suppresses permeation of impurities such as hydrogen and water as the insulator 211 and the insulator 212 and a material that suppresses permeation of oxygen as the insulator 214. Further, it is more preferable to use a material having a property of absorbing and storing hydrogen as the insulator 214.
  • a nitride such as silicon nitride or silicon nitride oxide can be used.
  • a metal oxide such as aluminum oxide, hafnium oxide, gallium oxide, or indium gallium zinc oxide can be used. In particular, it is preferable to use aluminum oxide as the insulator 214.
  • the insulator 287 is preferably provided on the side surfaces of the transistor layer 413 and the memory device layer 415, that is, the side surface of the memory unit 470, and the insulator 282 is preferably provided on the upper surface of the memory unit 470.
  • the insulator 282 is preferably in contact with the insulator 287, and the insulator 287 is preferably in contact with at least one of the insulator 211, the insulator 212, and the insulator 214.
  • a material that can be used for the insulator 214 is preferably used.
  • an insulator 283 and an insulator 284 are preferably provided so as to cover the insulator 282 and the insulator 287, and the insulator 283 is at least one of the insulator 211, the insulator 212, and the insulator 214. It is preferable to contact them.
  • the insulator 287 is in contact with the side surface of the insulator 214, the side surface of the insulator 212, and the top surface and side surface of the insulator 211, and the insulator 283 is connected to the top surface and side surface of the insulator 287 and the top surface of the insulator 211.
  • the present embodiment is not limited to this.
  • the insulator 287 may be in contact with the side surface of the insulator 214, the upper surface and the side surface of the insulator 212, and the insulator 283 may be in contact with the upper surface and the side surface of the insulator 287 and the upper surface of the insulator 212.
  • a material that can be used for the insulator 211 and the insulator 212 is preferably used.
  • a material that suppresses oxygen permeation as the insulator 287 and the insulator 282.
  • a material having a property of capturing and fixing hydrogen as the insulator 287 and the insulator 282.
  • hydrogen in the transistor 200 or the memory unit 470 is transferred to the insulator 214, the insulator 287, and the insulator 282.
  • the hydrogen concentration in the transistor 200 can be reduced because of being trapped, captured, and fixed.
  • a material that suppresses permeation of impurities such as hydrogen and water as the insulator 283 and the insulator 284.
  • the memory unit 470 is surrounded by the insulator 211, the insulator 212, the insulator 214, the insulator 287, the insulator 282, the insulator 283, and the insulator 284. More specifically, the memory unit 470 is surrounded by the insulator 214, the insulator 287, and the insulator 282 (may be referred to as a first structure), and the memory unit 470 and the first structure may be enclosed.
  • a second structure may be referred to as a second structure.
  • a structure in which the memory unit 470 is surrounded by a plurality of structures having two or more layers as described above may be referred to as a nested structure.
  • enclosing the memory unit 470 with a plurality of structures may be referred to as enclosing the memory unit 470 with a plurality of insulators.
  • the second structure seals the transistor 200 through the first structure. Therefore, hydrogen existing outside the second structure is suppressed from being diffused into the inside of the second structure (on the side of the transistor 200) by the second structure. That is, the first structure body can efficiently capture and fix hydrogen existing in the internal structure of the second structure body.
  • a metal oxide such as aluminum oxide can be used for the first structure
  • a nitride such as silicon nitride can be used for the second structure.
  • an aluminum oxide film may be provided between the transistor 200 and the silicon nitride film.
  • the material used for the structure can reduce the hydrogen concentration in the film by appropriately setting the film forming conditions.
  • the film formed using the CVD method has higher coverage than the film formed using the sputtering method.
  • the compound gas used for the CVD method often contains hydrogen, and the film formed by the CVD method has a higher hydrogen content than the film formed by the sputtering method.
  • a film in which the hydrogen concentration in the film is reduced (specifically, a film formed by a sputtering method) may be used as a film close to the transistor 200.
  • a film having a high film-forming property and a relatively high hydrogen concentration in the film (specifically, a film formed by a CVD method) is used as a film for suppressing diffusion of impurities
  • a film having a function of capturing and fixing hydrogen and having a reduced hydrogen concentration may be arranged between the film having a relatively high hydrogen concentration and a high coating property.
  • a film having a relatively low hydrogen concentration in the film as a film arranged in the vicinity of the transistor 200.
  • a film having a relatively high hydrogen concentration in the film may be placed remotely from the transistor 200.
  • the transistor 200 when the transistor 200 is sealed with silicon nitride formed by a CVD method, the transistor 200 is provided between the transistor 200 and the silicon nitride film formed by a CVD method.
  • An aluminum oxide film formed by a sputtering method may be provided. More preferably, a silicon nitride film formed by a sputtering method may be provided between a silicon nitride film formed by a CVD method and an aluminum oxide film formed by a sputtering method.
  • the concentration of hydrogen contained in the formed film is reduced by forming a film using a compound gas which does not contain hydrogen atoms or has a small content of hydrogen atoms. May be.
  • the insulator 282 and the insulator 214 are provided between each transistor layer 413 and the memory device layer 415 or between each memory device layer 415.
  • an insulator 296 is preferably provided between the insulator 282 and the insulator 214.
  • the insulator 296, a material similar to that of the insulator 283 and the insulator 284 can be used. Alternatively, silicon oxide or silicon oxynitride can be used. Alternatively, a known insulating material may be used.
  • the insulator 282, the insulator 296, and the insulator 214 may be components included in the transistor 200. It is preferable that the insulator 282, the insulator 296, and the insulator 214 also serve as components of the transistor 200 because the number of steps for manufacturing a semiconductor device can be reduced.
  • side surfaces of the insulator 282, the insulator 296, and the insulator 214 provided between the transistor layers 413 and the memory device layers 415 or between the memory device layers 415 are preferably in contact with the insulator 287. ..
  • the transistor layer 413 and the memory device layer 415 are surrounded by the insulator 282, the insulator 296, the insulator 214, the insulator 287, the insulator 283, and the insulator 284, respectively, and are sealed. To be done.
  • the insulator 274 may be provided around the insulator 284. Further, the conductor 430 may be provided so as to be embedded in the insulator 274, the insulator 284, the insulator 283, and the insulator 211. The conductor 430 is electrically connected to the transistor 300, that is, a circuit included in the element layer 411.
  • the height of the memory device 420 can be made approximately the same as that of the transistor 200M, and the height of each memory device layer 415 can be increased. Can be suppressed from becoming excessively large. This makes it possible to increase the number of memory device layers 415 relatively easily.
  • the stack of the transistor layer 413 and the memory device layer 415 may be about 100 layers.
  • Transistor 200 A transistor 200T that can be included in the transistor 200T included in the transistor layer 413 and the transistor 200M included in the memory device 420 will be described with reference to FIG.
  • the transistor 200 includes an insulator 216, a conductor 205 (a conductor 205a and a conductor 205b), an insulator 222, an insulator 224, and an oxide 230 (oxide. 230a, the oxide 230b, and the oxide 230c), the conductor 242 (the conductor 242a, and the conductor 242b), the oxide 243 (the oxide 243a, and the oxide 243b), the insulator 272, and the insulator. 273, the insulator 250, and the conductor 260 (the conductor 260a and the conductor 260b).
  • the insulator 216 and the conductor 205 are provided on the insulator 214, and the insulator 280 and the insulator 282 are provided on the insulator 273.
  • the insulator 214, the insulator 280, and the insulator 282 can be regarded as forming part of the transistor 200.
  • the semiconductor device of one embodiment of the present invention includes the conductor 240 (the conductor 240a and the conductor 240b) which is electrically connected to the transistor 200 and serves as a plug.
  • the insulator 241 (the insulator 241a and the insulator 241b) may be provided in contact with the side surface of the conductor 240 which functions as a plug.
  • a conductor 246 (a conductor 246a and a conductor 246b) which is electrically connected to the conductor 240 and serves as a wiring is provided over the insulator 282 and the conductor 240.
  • a conductive material containing tungsten, copper, or aluminum as a main component for the conductors 240a and 240b.
  • the conductor 240a and the conductor 240b may have a stacked structure.
  • the conductor 240 has a laminated structure, it is preferable to use a conductive material having a function of suppressing the permeation of impurities such as water or hydrogen and oxygen.
  • a conductive material having a function of suppressing the permeation of impurities such as water or hydrogen and oxygen.
  • impurities such as water or hydrogen and oxygen
  • the conductive material having a function of suppressing permeation of impurities such as water or hydrogen and oxygen may be used as a single layer or a stacked layer.
  • impurities such as water or hydrogen diffused from the insulator 280 or the like can be further reduced from entering the oxide 230 through the conductors 240a and 240b. Further, oxygen added to the insulator 280 can be prevented from being absorbed by the conductors 240a and 240b.
  • the insulator 241 provided in contact with the side surface of the conductor 240 for example, silicon nitride, aluminum oxide, silicon nitride oxide, or the like may be used. Since the insulator 241 is provided in contact with the insulator 272, the insulator 273, the insulator 280, and the insulator 282, impurities such as water or hydrogen from the insulator 280 are oxidized through the conductor 240a and the conductor 240b. It is possible to prevent the product 230 from being mixed. In particular, silicon nitride is preferable because it has a high blocking property against hydrogen. In addition, oxygen contained in the insulator 280 can be prevented from being absorbed by the conductor 240a and the conductor 240b.
  • the conductor 246 is preferably made of a conductive material containing tungsten, copper, or aluminum as a main component. Further, the conductor may have a laminated structure, for example, a laminate of titanium or titanium nitride and the above conductive material. Note that the conductor may be formed so as to be embedded in the opening provided in the insulator.
  • the conductor 260 functions as a first gate of the transistor and the conductor 205 functions as a second gate of the transistor.
  • the conductor 242a and the conductor 242b function as a source electrode or a drain electrode.
  • the oxide 230 functions as a semiconductor having a channel formation region.
  • the insulator 250 functions as a first gate insulator, and the insulator 222 and the insulator 224 function as a second gate insulator.
  • the conductor 260 includes the oxide 230c and the insulator 250 in the openings provided in the insulator 280, the insulator 273, the insulator 272, and the conductor 242. Through, it is formed in a self-aligned manner.
  • the conductor 260 is formed so as to fill the opening provided in the insulator 280 and the like with the oxide 230c and the insulator 250 interposed therebetween, the conductor 260 is formed in a region between the conductor 242a and the conductor 242b. Positioning of 260 is unnecessary.
  • the oxide 230c in the opening provided in the insulator 280 or the like. Therefore, the insulator 250 and the conductor 260 have a region which overlaps with the stacked structure of the oxide 230b and the oxide 230a with the oxide 230c interposed therebetween. With such a structure, the oxide 230c and the insulator 250 can be formed by continuous film formation, so that the interface between the oxide 230 and the insulator 250 can be kept clean. Therefore, the influence of interface scattering on carrier conduction is reduced, and the transistor 200 can obtain high on-state current and high frequency characteristics.
  • the bottom surface and the side surface of the conductor 260 are in contact with the insulator 250. Further, the bottom surface and the side surface of the insulator 250 are in contact with the oxide 230c.
  • the transistor 200 has a structure in which the insulator 282 and the oxide 230c are in direct contact with each other, as shown in FIG. With such a structure, diffusion of oxygen contained in the insulator 280 into the conductor 260 can be suppressed.
  • oxygen contained in the insulator 280 can be efficiently supplied to the oxide 230a and the oxide 230b through the oxide 230c, so that oxygen vacancies in the oxide 230a and the oxide 230b are reduced.
  • the electrical characteristics and reliability of the transistor 200 can be improved.
  • a metal oxide functioning as an oxide semiconductor (hereinafter also referred to as an oxide semiconductor) is used for the oxide 230 including the channel formation region (the oxide 230a, the oxide 230b, and the oxide 230c). preferable.
  • the metal oxide functioning as an oxide semiconductor it is preferable to use one having an energy gap of 2 eV or more, preferably 2.5 eV or more.
  • an energy gap of 2 eV or more By using a metal oxide having a large energy gap, leakage current (off current) in the non-conduction state of the transistor 200 can be extremely reduced.
  • a low power consumption semiconductor device By using such a transistor, a low power consumption semiconductor device can be provided.
  • an In-M-Zn oxide (the element M is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, A metal oxide such as lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium) may be used.
  • the element M is preferably aluminum, gallium, yttrium, or tin.
  • an In-M oxide, an In-Zn oxide, or an M-Zn oxide may be used as the oxide 230.
  • the oxide 230 is provided over the oxide 230a over the insulator 224, the oxide 230b over the oxide 230a, and the oxide 230b, and at least a part of the oxide 230b is provided. And an oxide 230c in contact with the upper surface of.
  • the side surface of the oxide 230c is preferably provided in contact with the oxide 243a, the oxide 243b, the conductor 242a, the conductor 242b, the insulator 272, the insulator 273, and the insulator 280.
  • the oxide 230 includes the oxide 230a, the oxide 230b on the oxide 230a, and the oxide 230c on the oxide 230b.
  • the oxide 230a under the oxide 230b, diffusion of impurities into the oxide 230b from a structure formed below the oxide 230a can be suppressed.
  • the oxide 230c over the oxide 230b, diffusion of impurities into the oxide 230b from a structure formed above the oxide 230c can be suppressed.
  • the transistor 200 has a structure in which three layers of the oxide 230a, the oxide 230b, and the oxide 230c are stacked in the channel formation region and the vicinity thereof, the present invention is not limited to this. ..
  • a single layer of the oxide 230b, a two-layer structure of the oxide 230b and the oxide 230a, a two-layer structure of the oxide 230b and the oxide 230c, or a stacked structure of four or more layers may be provided.
  • the oxide 230c may have a two-layer structure and a four-layer stacked structure may be provided.
  • the oxide 230 preferably has a laminated structure due to oxides having different atomic ratios of the respective metal atoms.
  • the atomic ratio of the element M in the constituent elements is higher than the atomic ratio of the element M in the constituent elements in the metal oxide used for the oxide 230b. It is preferable.
  • the atomic ratio of the element M to In is preferably higher than the atomic ratio of the element M to In in the metal oxide used for the oxide 230b.
  • the atomic ratio of In to the element M is preferably higher than the atomic ratio of In to the element M in the metal oxide used for the oxide 230a.
  • a metal oxide that can be used for the oxide 230a or the oxide 230b can be used.
  • the above metal oxide may be used.
  • an In oxide may be used as the oxide 230b.
  • a material that can be used for the oxide 230b may be applied to the oxide 230c and the oxide 230c may be provided as a single layer or a stacked layer.
  • the structure of the OS transistor included in the memory cell array 30 and the structure of the OS transistor included in the element layer 40 described in Embodiment 1 may be different.
  • the oxide 230b and the oxide 230c it is preferable to increase the ratio of indium in the film because the on-state current, the field-effect mobility, or the like of the transistor can be increased. Further, the above-mentioned composition in the vicinity includes a range of ⁇ 30% of a desired atomic number ratio.
  • the oxide 230b may have crystallinity.
  • a CAAC-OS c-axis aligned crystalline oxide semiconductor
  • An oxide having crystallinity such as CAAC-OS has few impurities and defects (such as oxygen vacancies) and has a high crystallinity and a dense structure. Therefore, extraction of oxygen from the oxide 230b by the source electrode or the drain electrode can be suppressed. Further, even if heat treatment is performed, oxygen can be reduced from being extracted from the oxide 230b, so that the transistor 200 is stable against a high temperature (so-called thermal budget) in a manufacturing process.
  • the conductor 205 is arranged so as to overlap with the oxide 230 and the conductor 260.
  • the conductor 205 is preferably embedded in the insulator 216 and provided.
  • the threshold voltage (Vth of the transistor 200 is changed by changing the potential applied to the conductor 205 independently of the potential applied to the conductor 260. ) Can be controlled.
  • Vth of the transistor 200 can be further increased and off-state current can be reduced. Therefore, when a negative potential is applied to the conductor 205, the drain current when the potential applied to the conductor 260 is 0 V can be smaller than when no potential is applied.
  • the conductor 205 is preferably larger than a region of the oxide 230 which does not overlap with the conductors 242a and 242b as illustrated in FIG.
  • the conductor 205 preferably extends to a region outside the oxide 230a and the oxide 230b in the channel width direction of the oxide 230. That is, it is preferable that the conductor 205 and the conductor 260 overlap with each other with the insulator provided outside the side surface of the oxide 230 in the channel width direction.
  • charge-up local charging
  • the conductor 205 may overlap with at least the oxide 230 located between the conductor 242a and the conductor 242b.
  • the height of the bottom surface of the conductor 260 in a region where the oxide 230a and the oxide 230b do not overlap with the conductor 260 is lower than the height of the bottom surface of the oxide 230b.
  • the conductor 260 functioning as a gate in the channel width direction has a structure in which the side surface and the upper surface of the oxide 230b in the channel formation region are covered with the oxide 230c and the insulator 250, whereby the conductor 260 is formed.
  • the electric field generated by V.sub.2 becomes easy to act on the entire channel formation region generated in the oxide 230b. Therefore, the on-state current of the transistor 200 can be increased and the frequency characteristics can be improved.
  • a structure of a transistor that electrically surrounds a channel formation region by an electric field of the conductor 260 and the conductor 205 is referred to as a surrounded channel (S-channel) structure.
  • the conductor 205a is preferably a conductor that suppresses permeation of impurities such as water or hydrogen and oxygen.
  • impurities such as water or hydrogen and oxygen.
  • titanium, titanium nitride, tantalum, or tantalum nitride can be used.
  • the conductor 205b is preferably formed using a conductive material containing tungsten, copper, or aluminum as its main component.
  • the conductor 205 is illustrated as having two layers, it may have a multilayer structure of three or more layers.
  • the oxide semiconductor, the insulator or the conductor located in the lower layer of the oxide semiconductor, and the insulator or the conductor located in the upper layer of the oxide semiconductor are formed into different films without being exposed to the atmosphere. It is preferable to continuously form the seeds because an oxide semiconductor film with substantially high purity and intrinsic concentration in which impurities (especially hydrogen and water) are reduced can be formed.
  • At least one of the insulator 222 and the insulator 272 and the insulator 273 functions as a barrier insulating film which suppresses impurities such as water or hydrogen from entering the transistor 200 from the substrate side or from above. Is preferred. Therefore, at least one of the insulator 222, the insulator 272, and the insulator 273 has at least one of hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitric oxide molecule (N 2 O, NO, NO 2, etc.), It is preferable to use an insulating material having a function of suppressing diffusion of impurities such as copper atoms (the above impurities are less likely to permeate). Alternatively, it is preferable to use an insulating material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules) (the above oxygen is less likely to permeate).
  • oxygen eg, at least one of oxygen atoms and oxygen molecules
  • silicon nitride or silicon nitride oxide as the insulator 273 and aluminum oxide or hafnium oxide as the insulator 222 and the insulator 272.
  • impurities such as water or hydrogen can be suppressed from diffusing to the transistor 200 side through the insulator 222.
  • oxygen contained in the insulator 224 or the like can be suppressed from diffusing to the substrate side through the insulator 222.
  • impurities such as water or hydrogen can be suppressed from diffusing to the transistor 200 side from the insulator 280 and the like which are provided through the insulator 272 and the insulator 273.
  • the transistor 200 is preferably surrounded by the insulator 272 and the insulator 273 which have a function of suppressing diffusion of impurities such as water or hydrogen and oxygen.
  • the insulator 224 in contact with the oxide 230 desorb oxygen by heating.
  • oxygen released by heating may be referred to as excess oxygen.
  • the insulator 224 may be formed using silicon oxide, silicon oxynitride, or the like as appropriate.
  • an oxide material from which part of oxygen is released by heating is preferably used.
  • the oxide that desorbs oxygen by heating means that the desorption amount of oxygen molecules is 1.0 ⁇ 10 18 molecules/cm 3 or more, preferably by thermal desorption gas analysis (TDS (Thermal Desorption Spectroscopy) analysis).
  • TDS Thermal Desorption gas analysis
  • the surface temperature of the film during the TDS analysis is preferably 100° C. or higher and 700° C. or lower, or 100° C. or higher and 400° C. or lower.
  • the insulator 222 preferably functions as a barrier insulating film that suppresses impurities such as water or hydrogen from entering the transistor 200 from the substrate side.
  • the insulator 222 preferably has lower hydrogen permeability than the insulator 224.
  • the insulator 222 has a function of suppressing diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules) (the oxygen is difficult to permeate).
  • the insulator 222 preferably has lower oxygen permeability than the insulator 224. It is preferable that the insulator 222 have a function of suppressing diffusion of oxygen and impurities because oxygen in the oxide 230 can be prevented from diffusing below the insulator 222.
  • the conductor 205 can be prevented from reacting with the insulator 224 and oxygen contained in the oxide 230.
  • an insulator containing an oxide of one or both of aluminum and hafnium which are insulating materials, may be used.
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like.
  • the insulator 222 is formed using such a material, the insulator 222 suppresses release of oxygen from the oxide 230 and mixture of impurities such as hydrogen from the peripheral portion of the transistor 200 into the oxide 230. Functions as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator and used.
  • the insulator 222 is made of, for example, aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or (Ba,Sr)TiO 3 (BST).
  • An insulator including a so-called high-k material may be used in a single layer or a stacked layer.
  • a three-layer stack in which zirconium oxide, aluminum oxide, and zirconium oxide is sequentially formed, zirconium oxide, aluminum oxide, zirconium oxide, and aluminum oxide are formed.
  • a four-layer stack formed in order may be used.
  • the insulator 222 may be a compound containing hafnium and zirconium.
  • problems such as leakage current of transistors and capacitors may occur due to thinning of the gate insulator and the dielectric used for the capacitors.
  • a high-k material for a gate insulator and an insulator functioning as a dielectric used for a capacitor reduction in gate potential during operation of a transistor and securing of capacitance of the capacitor while maintaining a physical film thickness can be achieved. It will be possible.
  • the insulator 222 and the insulator 224 may have a laminated structure of two or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • the oxide 243 (the oxide 243a and the oxide 243b) may be provided between the oxide 230b and the conductor 242 (the conductor 242a and the conductor 242b) which functions as a source electrode or a drain electrode. .. Since the conductor 242 and the oxide 230b are not in contact with each other, the conductor 242 can be prevented from absorbing oxygen in the oxide 230b. That is, by preventing the conductor 242 from being oxidized, it is possible to suppress a decrease in the conductivity of the conductor 242. Therefore, the oxide 243 preferably has a function of suppressing oxidation of the conductor 242.
  • the oxide 243 having a function of suppressing permeation of oxygen between the conductor 242 functioning as a source electrode or a drain electrode and the oxide 230b, electrical conductivity between the conductor 242 and the oxide 230b can be obtained. It is preferable because the resistance is reduced. With such a structure, electric characteristics of the transistor 200 and reliability of the transistor 200 can be improved.
  • the oxide 243 is selected from aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, or the like. You may use the metal oxide which has the element M which consists of 1 type or multiple types. In particular, the element M is preferably aluminum, gallium, yttrium, or tin. The oxide 243 preferably has a higher concentration of the element M than the oxide 230b. Alternatively, gallium oxide may be used as the oxide 243.
  • the oxide 243 a metal oxide such as an In-M-Zn oxide may be used.
  • the atomic ratio of the element M to In is preferably higher than the atomic ratio of the element M to In in the metal oxide used for the oxide 230b.
  • the film thickness of the oxide 243 is preferably 0.5 nm or more and 5 nm or less, and more preferably 1 nm or more and 3 nm or less.
  • the oxide 243 preferably has crystallinity. When the oxide 243 has crystallinity, release of oxygen in the oxide 230 can be preferably suppressed. For example, if the oxide 243 has a hexagonal crystal structure or the like, release of oxygen in the oxide 230 can be suppressed in some cases.
  • the oxide 243 does not necessarily have to be provided. In that case, when the conductor 242 (the conductor 242a and the conductor 242b) is in contact with the oxide 230, oxygen in the oxide 230 may diffuse into the conductor 242 and the conductor 242 may be oxidized. Oxidation of the conductor 242 is likely to reduce the conductivity of the conductor 242. Note that diffusion of oxygen in the oxide 230 to the conductor 242 can be restated as absorption of oxygen in the oxide 230 by the conductor 242.
  • oxygen in the oxide 230 diffuses into the conductor 242 (the conductor 242a and the conductor 242b), so that the conductor 242a and the oxide 230b are separated from each other and the conductor 242b and the oxide 230b are separated from each other.
  • Different layers may be formed between them. Since the different layer contains more oxygen than the conductor 242, it is estimated that the different layer has an insulating property.
  • the three-layer structure of the conductor 242, the different layer, and the oxide 230b can be regarded as a three-layer structure including a metal-insulator-semiconductor and a MIS (Metal-Insulator-Semiconductor) structure. It may be referred to as a diode junction structure mainly including the MIS structure.
  • the different layer is not limited to being formed between the conductor 242 and the oxide 230b.
  • the different layer is formed between the conductor 242 and the oxide 230c, It may be formed between the body 242 and the oxide 230b and between the conductor 242 and the oxide 230c.
  • a conductor 242 (a conductor 242a and a conductor 242b) which functions as a source electrode and a drain electrode is provided over the oxide 243.
  • the film thickness of the conductor 242 may be, for example, 1 nm to 50 nm inclusive, preferably 2 nm to 25 nm inclusive.
  • the conductor 242 aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, It is preferable to use a metal element selected from lanthanum, an alloy containing the above metal element as a component, an alloy in which the above metal elements are combined, or the like.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, or the like is used. It is preferable. Further, tantalum nitride, titanium nitride, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, and oxide containing lanthanum and nickel are difficult to oxidize. A conductive material or a material that maintains conductivity even when absorbing oxygen is preferable.
  • the insulator 272 is provided in contact with the top surface of the conductor 242 and preferably functions as a barrier layer. With such a structure, absorption of excess oxygen in the insulator 280 by the conductor 242 can be suppressed. Further, by suppressing the oxidation of the conductor 242, an increase in contact resistance between the transistor 200 and the wiring can be suppressed. Therefore, the transistor 200 can have favorable electrical characteristics and reliability.
  • the insulator 272 preferably has a function of suppressing oxygen diffusion.
  • the insulator 272 preferably has a function of suppressing diffusion of oxygen as compared with the insulator 280.
  • an insulator containing an oxide of one or both of aluminum and hafnium may be formed.
  • an insulator containing aluminum nitride may be used.
  • the insulator 272 is in contact with part of the top surface of the conductor 242b and the side surface of the conductor 242b. Although not shown, the insulator 272 is in contact with part of the upper surface of the conductor 242a and the side surface of the conductor 242a. Further, the insulator 273 is provided over the insulator 272. By doing so, for example, oxygen added to the insulator 280 can be prevented from being absorbed by the conductor 242.
  • the insulator 250 functions as a gate insulator.
  • the insulator 250 is preferably arranged in contact with the top surface of the oxide 230c.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, fluorine-added silicon oxide, carbon-added silicon oxide, carbon-nitrogen-added silicon oxide, or silicon oxide having holes is used. be able to. In particular, silicon oxide and silicon oxynitride are preferable because they are stable to heat.
  • the insulator 250 is preferably formed using an insulator from which oxygen is released by heating.
  • an insulator from which oxygen is released by heating is provided as the insulator 250 in contact with the top surface of the oxide 230c, oxygen can be effectively supplied to the channel formation region of the oxide 230b.
  • the concentration of impurities such as water or hydrogen in the insulator 250 be reduced.
  • the thickness of the insulator 250 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 250 and the conductor 260.
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 250 to the conductor 260.
  • oxygen diffusion from the insulator 250 to the conductor 260 is suppressed. That is, a decrease in the amount of oxygen supplied to the oxide 230 can be suppressed.
  • oxidation of the conductor 260 due to oxygen in the insulator 250 can be suppressed.
  • the metal oxide may have a function as a part of the gate insulator. Therefore, when silicon oxide, silicon oxynitride, or the like is used for the insulator 250, the metal oxide is preferably a high-k material with a high relative dielectric constant. When the gate insulator has a stacked structure of the insulator 250 and the metal oxide, a stacked structure which is stable to heat and has a high relative dielectric constant can be obtained. Therefore, the gate potential applied during the operation of the transistor can be reduced while maintaining the physical film thickness of the gate insulator. Further, it is possible to reduce the equivalent oxide film thickness (EOT) of the insulator that functions as the gate insulator.
  • EOT equivalent oxide film thickness
  • the metal oxide may have a function as a part of the gate.
  • a conductive material containing oxygen may be provided on the channel formation region side.
  • a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed as a conductor functioning as a gate it is preferable to use a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed as a conductor functioning as a gate.
  • a conductive material containing the above metal element and nitrogen may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, and silicon were added.
  • Indium tin oxide may be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • the conductor 260 is shown as a two-layer structure in FIG. 35A, it may have a single-layer structure or a stacked structure of three or more layers.
  • the conductor 260a has a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitric oxide molecules (N 2 O, NO, NO 2, etc.), and copper atoms. It is preferable to use materials. Alternatively, a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules) is preferably used.
  • the conductor 260a has a function of suppressing diffusion of oxygen, it is possible to prevent the conductivity of the conductor 260b from being reduced due to the oxygen contained in the insulator 250 from oxidizing the conductor 260b.
  • a conductive material having a function of suppressing diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • the conductor 260b is preferably made of a conductive material containing tungsten, copper, or aluminum as a main component. Since the conductor 260 also functions as a wiring, it is preferable to use a conductor having high conductivity. For example, a conductive material containing tungsten, copper, or aluminum as its main component can be used.
  • the conductor 260b may have a stacked structure, for example, a stacked structure of titanium or titanium nitride and the above conductive material.
  • ⁇ metal oxide As the oxide 230, a metal oxide which functions as an oxide semiconductor is preferably used. The metal oxide applicable to the oxide 230 according to the present invention will be described below.
  • the metal oxide preferably contains at least indium or zinc. In particular, it is preferable to contain indium and zinc. In addition to these, it is preferable that gallium, yttrium, tin, and the like are contained. Further, one or more selected from boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium and the like may be contained.
  • the metal oxide is an In-M-Zn oxide containing indium, element M, and zinc
  • the element M is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel,
  • the element M is preferably aluminum, gallium, yttrium, or tin.
  • metal oxides containing nitrogen may be collectively referred to as metal oxides. Further, the metal oxide containing nitrogen may be referred to as a metal oxynitride.
  • the transistor 300 is described with reference to FIG.
  • the transistor 300 is provided over the semiconductor substrate 311 and functions as a conductor 316 functioning as a gate, an insulator 315 functioning as a gate insulator, a semiconductor region 313 which is part of the semiconductor substrate 311, and a source region or a drain region.
  • the transistor 300 may be either a p-channel type or an n-channel type.
  • a semiconductor region 313 (a part of the semiconductor substrate 311) in which a channel is formed has a convex shape. Further, the side surface and the upper surface of the semiconductor region 313 are provided so as to cover the conductor 316 with the insulator 315 interposed therebetween. Note that the conductor 316 may be formed using a material whose work function is adjusted. Such a transistor 300 is also called a FIN-type transistor because it uses a convex portion of the semiconductor substrate 311. Note that an insulator which functions as a mask for forming the protrusion may be provided in contact with the top of the protrusion. Further, although the case where a part of the semiconductor substrate 311 is processed to form the convex portion is shown here, the SOI substrate may be processed to form a semiconductor film having a convex shape.
  • transistor 300 illustrated in FIG. 35B is an example, and the structure thereof is not limited, and an appropriate transistor may be used depending on a circuit structure or a driving method.
  • the conductor 242a of the transistor 200M functions as one of the electrodes of the capacitor 292, and the insulator 272 and the insulator 273 function as a dielectric.
  • the conductor 290 is provided so as to overlap with the conductor 242a with the insulator 272 and the insulator 273 interposed therebetween, and functions as the other electrode of the capacitor 292.
  • the conductor 290 may be used as the other electrode of the capacitor 292 included in the adjacent memory device 420.
  • the conductor 290 may be electrically connected to the conductor 290 included in the adjacent memory device 420.
  • the conductor 290 is also arranged on the upper surface of the conductor 242a and the side surface of the conductor 242a with the insulator 272 and the insulator 273 sandwiched therebetween. At this time, the capacitor 292 is preferable because a capacitance larger than that obtained by the area where the conductor 242a and the conductor 290 overlap with each other can be obtained.
  • the conductor 424 is electrically connected to the conductor 242b and is also electrically connected to the conductor 424 located in the lower layer via the conductor 205.
  • silicon nitride, silicon nitride oxide, aluminum oxide, hafnium oxide, or the like can be used. Moreover, these materials can be laminated and used.
  • the dielectric of the capacitor 292 has a stacked-layer structure, a stack of aluminum oxide and silicon nitride or a stack of hafnium oxide and silicon oxide can be used.
  • the top and bottom of the stack are not limited.
  • silicon nitride may be stacked on aluminum oxide, or aluminum oxide may be stacked on silicon nitride.
  • zirconium oxide having a higher dielectric constant than the above materials may be used as the dielectric of the capacitor 292.
  • zirconium oxide may be used as a single layer or may be used as part of a stack.
  • a stack of zirconium oxide and aluminum oxide can be used.
  • the dielectric of the capacitor 292 may be a stack of three layers, in which zirconium oxide is used for the first layer and the third layer, and the second layer between the first layer and the third layer is used.
  • Aluminum oxide may be used.
  • the area occupied by the capacitor 292 in the memory device 420 can be reduced. Therefore, the area required for the memory device 420 can be reduced, and the bit cost can be improved, which is preferable.
  • the conductor 290 a material which can be used for the conductor 205, the conductor 242, the conductor 260, the conductor 424, or the like can be used.
  • the example in which the transistor 200M and the capacitor 292 are symmetrically arranged with the conductor 424 provided therebetween is shown.
  • the number of conductors 424 electrically connected to the transistor 200M can be reduced. Therefore, the area required for the memory device 420 can be reduced, and the bit cost can be improved, which is preferable.
  • the conductor 424 is connected to at least part of the upper surface of the conductor 242b.
  • the transistor 200T in the memory unit 470 and the memory device 420 can be electrically connected.
  • the memory device 420A includes a transistor 200M and a capacitor 292A electrically connected to the transistor 200M.
  • the capacitor 292A is provided below the transistor 200M.
  • the conductor 242a is disposed in an opening provided in the oxide 243a, the oxide 230b, the oxide 230a, the insulator 224, and the insulator 222, and is electrically connected to the conductor 205 at the bottom of the opening. Connect to.
  • the conductor 205 is electrically connected to the capacitor 292A.
  • the capacitor 292A has a conductor 294 that functions as one of electrodes, an insulator 295 that functions as a dielectric, and a conductor 297 that functions as the other of the electrodes.
  • the conductor 297 overlaps with the conductor 294 with the insulator 295 provided therebetween.
  • the conductor 297 is electrically connected to the conductor 205.
  • the conductor 294 is provided on the bottom and side surfaces of the opening formed in the insulator 298 provided on the insulator 296, and the insulator 295 is provided so as to cover the insulator 298 and the conductor 294. Further, the conductor 297 is provided so as to be embedded in the recessed portion of the insulator 295.
  • a conductor 299 is provided so as to be embedded in the insulator 296, and the conductor 299 is electrically connected to the conductor 294.
  • the conductor 299 may be electrically connected to the conductor 294 of the adjacent memory device 420A.
  • the conductor 297 is also arranged on the upper surface of the conductor 294 and the side surface of the conductor 294 with the insulator 295 interposed therebetween. At this time, the capacitor 292A is preferable because a capacitance larger than that obtained by the area where the conductor 294 and the conductor 297 are overlapped can be obtained.
  • silicon nitride, silicon nitride oxide, aluminum oxide, hafnium oxide, or the like can be used. Moreover, these materials can be laminated and used.
  • the insulator 295 has a stacked-layer structure, a stack of aluminum oxide and silicon nitride and a stack of hafnium oxide and silicon oxide can be used.
  • the top and bottom of the stack are not limited.
  • silicon nitride may be stacked on aluminum oxide, or aluminum oxide may be stacked on silicon nitride.
  • zirconium oxide having a higher dielectric constant than the above materials may be used as the insulator 295.
  • zirconium oxide may be used as a single layer or as part of a stack.
  • a stack of zirconium oxide and aluminum oxide can be used.
  • the insulator 295 may be a stack of three layers, in which zirconium oxide is used for the first layer and the third layer, and aluminum oxide is used for the second layer between the first layer and the third layer. You may use.
  • the area occupied by the capacitor 292A in the memory device 420A can be reduced. Therefore, the area required for the memory device 420A can be reduced, and the bit cost can be improved, which is preferable.
  • a material that can be used for the conductor 205, the conductor 242, the conductor 260, the conductor 424, or the like can be used.
  • insulator 298 a material that can be used for the insulator 214, the insulator 216, the insulator 224, the insulator 280, and the like can be used.
  • the memory device 420B includes the transistor 200M and the capacitor 292B electrically connected to the transistor 200M.
  • the capacitor 292B is provided above the transistor 200M.
  • the capacitor 292B includes a conductor 276 that functions as one of electrodes, an insulator 277 that functions as a dielectric, and a conductor 278 that functions as the other of the electrodes.
  • the conductor 278 overlaps with the conductor 276 with the insulator 277 interposed therebetween.
  • the insulator 275 is provided on the insulator 282, and the conductor 276 is provided on the bottom and side surfaces of the openings formed in the insulator 275, the insulator 282, the insulator 280, the insulator 273, and the insulator 272.
  • the insulator 277 is provided so as to cover the insulator 282 and the conductor 276.
  • the conductor 278 is provided so as to overlap with the conductor 276 in a concave portion of the insulator 277, and at least part of the conductor 278 is provided over the insulator 275 with the insulator 277 interposed therebetween.
  • the conductor 278 may be used as the other electrode of the capacitor 292B included in the adjacent memory device 420B. Alternatively, the conductor 278 may be electrically connected to the conductor 278 included in the adjacent memory device 420B.
  • the conductor 278 is also arranged on the upper surface of the conductor 276 and the side surface of the conductor 276 with the insulator 277 interposed therebetween. At this time, the capacitor 292B is preferable because a capacitance larger than that obtained by the area where the conductor 276 and the conductor 278 are overlapped is obtained.
  • the insulator 279 may be provided so as to fill the recessed portion of the conductor 278.
  • silicon nitride, silicon nitride oxide, aluminum oxide, hafnium oxide, or the like can be used. Moreover, these materials can be laminated and used.
  • the insulator 277 has a stacked-layer structure, a stack of aluminum oxide and silicon nitride and a stack of hafnium oxide and silicon oxide can be used.
  • the top and bottom of the stack are not limited.
  • silicon nitride may be stacked on aluminum oxide, or aluminum oxide may be stacked on silicon nitride.
  • zirconium oxide having a higher dielectric constant than the above materials may be used as the insulator 277.
  • zirconium oxide may be used as a single layer or as part of a stack.
  • a stack of zirconium oxide and aluminum oxide can be used.
  • the insulator 277 may be a stack of three layers, in which zirconium oxide is used for the first layer and the third layer, and aluminum oxide is used for the second layer between the first layer and the third layer. You may use.
  • the area occupied by the capacitor 292B in the memory device 420B can be reduced. Therefore, the area required for the memory device 420B can be reduced, and the bit cost can be improved, which is preferable.
  • the conductor 276 and the conductor 278, a material that can be used for the conductor 205, the conductor 242, the conductor 260, the conductor 424, or the like can be used.
  • insulator 275 and the insulator 279 a material that can be used for the insulator 214, the insulator 216, the insulator 224, the insulator 280, and the like can be used.
  • FIG. 37 illustrates an example in which the memory device 420 is electrically connected to the conductor 242b functioning as one of a source and a drain of the transistor 200T through the conductor 424, the conductor 205, the conductor 246b, and the conductor 240b. Showing.
  • connection method between the memory device 420 and the transistor 200T can be determined according to the function of the circuit included in the transistor layer 413.
  • FIG. 38 shows an example in which the memory unit 470 has a transistor layer 413 having a transistor 200T and four memory device layers 415 (memory device layers 415_1 to 415_4).
  • Each of the memory device layers 415_1 to 415_4 has a plurality of memory devices 420.
  • the memory device 420 is electrically connected to the memory device 420 included in the different memory device layer 415 and the transistor 200T included in the transistor layer 413 through the conductor 424 and the conductor 205.
  • the memory unit 470 is sealed with the insulator 211, the insulator 212, the insulator 214, the insulator 287, the insulator 282, the insulator 283, and the insulator 284.
  • An insulator 274 is provided around the insulator 284.
  • a conductor 430 is provided in the insulator 274, the insulator 284, the insulator 283, and the insulator 211, and is electrically connected to the element layer 411.
  • an insulator 280 is provided inside the sealing structure.
  • the insulator 280 has a function of releasing oxygen by heating.
  • the insulator 280 has an excess oxygen region.
  • the insulator 211, the insulator 283, and the insulator 284 are preferably materials having a function of high blocking property against hydrogen. Further, the insulator 214, the insulator 282, and the insulator 287 are preferably a material having a function of trapping hydrogen or fixing hydrogen.
  • silicon nitride, silicon nitride oxide, or the like can be given as the material having the function of having a high blocking property against hydrogen.
  • silicon nitride, silicon nitride oxide, or the like can be given as the material having the function of having a high blocking property against hydrogen.
  • the material having a function of capturing hydrogen or fixing hydrogen include aluminum oxide, hafnium oxide, and oxides containing aluminum and hafnium (hafnium aluminate).
  • the barrier property is a function of suppressing diffusion of a corresponding substance (also referred to as low permeability).
  • the corresponding substance has a function of capturing and fixing (also referred to as gettering).
  • a crystal structure of a material used for the insulator 211, the insulator 212, the insulator 214, the insulator 287, the insulator 282, the insulator 283, and the insulator 284 may be used.
  • an amorphous aluminum oxide film is preferably used as a material having a function of capturing hydrogen or fixing hydrogen.
  • Amorphous aluminum oxide may have a larger amount of trapping and fixing hydrogen than aluminum oxide having high crystallinity.
  • excess oxygen in the insulator 280 can be modeled as follows with respect to diffusion of hydrogen in the oxide semiconductor in contact with the insulator 280.
  • Hydrogen existing in the oxide semiconductor diffuses to another structure through the insulator 280 which is in contact with the oxide semiconductor. Excess oxygen in the insulator 280 reacts with oxygen in the oxide semiconductor to form an OH bond, and the hydrogen diffuses in the insulator 280.
  • the hydrogen atom having an OH bond reaches a material having a function of trapping hydrogen or fixing hydrogen (typically, the insulator 282)
  • the hydrogen atom is an atom in the insulator 282 (for example, Reacts with an oxygen atom bonded to a metal atom or the like) and is trapped or fixed in the insulator 282.
  • the oxygen atoms of the excess oxygen that had the OH bond are estimated to remain in the insulator 280 as excess oxygen. That is, it is highly possible that excess oxygen in the insulator 280 plays a bridging role in the diffusion of hydrogen.
  • the semiconductor device manufacturing process is one of the important factors.
  • the insulator 280 having excess oxygen is formed in the oxide semiconductor, and then the insulator 282 is formed.
  • heat treatment is preferably performed. Specifically, the heat treatment is performed in an atmosphere containing oxygen, an atmosphere containing nitrogen, or a mixed atmosphere of oxygen and nitrogen at a temperature of 350° C. or higher, preferably 400° C. or higher.
  • the heat treatment time is 1 hour or longer, preferably 4 hours or longer, more preferably 8 hours or longer.
  • hydrogen in the oxide semiconductor can diffuse outward through the insulator 280, the insulator 282, and the insulator 287. That is, the absolute amount of hydrogen existing in the oxide semiconductor and in the vicinity of the oxide semiconductor can be reduced.
  • the insulator 283 and the insulator 284 are formed. Since the insulator 283 and the insulator 284 are materials having a function of high blocking property with respect to hydrogen, hydrogen diffused outward or hydrogen existing outside can be stored inside, specifically, in an oxide semiconductor. Alternatively, it is possible to suppress the entry into the insulator 280 side.
  • the above heat treatment has been described as an example of the structure performed after the insulator 282 is formed; however, the present invention is not limited to this.
  • the heat treatment may be performed after each of the transistor layer 413 and the memory device layers 415_1 to 415_3. Further, when hydrogen is diffused outward by the above heat treatment, hydrogen is diffused above or in the lateral direction of the transistor layer 413. Similarly, in the case where heat treatment is performed after formation of the memory device layers 415_1 to 415_3, hydrogen is diffused upward or laterally.
  • the insulator 211 and the insulator 283 are bonded to each other, whereby the above-described sealing structure is formed.
  • a semiconductor device using an oxide semiconductor with reduced hydrogen concentration can be provided. Therefore, a highly reliable semiconductor device can be provided. Further, according to one embodiment of the present invention, a semiconductor device having favorable electric characteristics can be provided.
  • FIG. 39A to 39C are diagrams showing an example in which the arrangement of the conductors 424 is different from that in FIG. 39A is a layout diagram when the memory device 420 is viewed from above, and FIG. 39B is a cross-sectional view of a portion indicated by dashed-dotted line A1-A2 in FIG. 39C is a cross-sectional view of a portion indicated by dashed-dotted line B1-B2 in FIG. 39A.
  • the conductor 205 is omitted for easy understanding of the drawing.
  • the conductor 205 has a region overlapping with the conductor 260 and the conductor 424.
  • the opening in which the conductor 424 is provided is not limited to a region overlapping with the oxide 230a and the oxide 230b, but also outside the oxide 230a and the oxide 230b. Is also provided.
  • FIG. 39A illustrates an example in which the conductor 424 is provided so as to extend to the B2 side of the oxide 230a and the oxide 230b, this embodiment is not limited to this.
  • the conductor 424 may be provided so as to extend to the B1 side of the oxide 230a and the oxide 230b, or to be provided so as to extend to both the B1 side and the B2 side.
  • 39B and 39C illustrate an example in which the memory device layer 415_p is stacked over the memory device layer 415_p-1 (p is a natural number of 2 or more and n or less).
  • the memory device 420 included in the memory device layer 415_p-1 is electrically connected to the memory device 420 included in the memory device layer 415_p through the conductor 424 and the conductor 205.
  • FIG. 39B illustrates an example in which the conductor 424 in the memory device layer 415_p-1 is connected to the conductor 242 of the memory device layer 415_p-1 and the conductor 205 of the memory device layer 415_p.
  • the conductor 424 is also connected to the conductor 205 of the memory device layer 415_p-1 outside the conductor 242, the oxide 243, the oxide 230b, and the oxide 230a on the B2 side.
  • the conductor 424 is formed along the side surface of the conductor 242, the oxide 243, the oxide 230b, and the oxide 230a on the B2 side, and the insulator 280, the insulator 273, the insulator 272, It can be seen that the conductor 205 is electrically connected to each other through the openings formed in the insulator 224 and the insulator 222.
  • an example in which the conductor 424 is provided along the side surface of the conductor 242, the oxide 243, the oxide 230b, and the oxide 230a on the B2 side is illustrated by a dotted line in FIG.
  • An insulator 241 may be formed between the conductor 242, the oxide 243, the oxide 230b, the oxide 230a, the insulator 224, and the side surface of the insulator 222 on the B2 side and the conductor 424. ..
  • the memory device 420 can be electrically connected to the memory devices 420 provided in different memory device layers 415.
  • the memory device 420 can also be electrically connected to the transistor 200T provided in the transistor layer 413.
  • the conductor 424 is a bit line
  • the conductor 424 is also provided in a region which does not overlap with the conductor 242 or the like, whereby the distance between the bit lines of the memory devices 420 adjacent to each other in the B1-B2 direction can be increased. ..
  • the distance between the conductors 424 on the conductor 242 is d1.
  • the distance between the positioned conductors 424 is d2, and d2 is larger than d1.
  • the parasitic capacitance of the conductor 424 can be reduced. It is preferable to reduce the parasitic capacitance of the conductor 424 because the capacitance required for the capacitor 292 can be reduced.
  • the memory device 420 is provided with a conductor 424 that functions as a common bit line for two memory cells.
  • the cell size of each memory cell can be reduced by appropriately adjusting the dielectric constant of the dielectric used for the capacitance and the parasitic capacitance between the bit lines.
  • the estimation of the cell size of the memory cell, the estimation of the bit density, and the estimation of the bit cost when the channel length is set to 30 nm (also referred to as 30 nm node) will be described. Note that in FIGS. 40A to 40D described below, the conductor 205 is not illustrated for easy understanding of the drawings. When the conductor 205 is provided, the conductor 205 has a region overlapping with the conductor 260 and the conductor 424.
  • hafnium oxide having a thickness of 10 nm and silicon oxide having a thickness of 1 nm are sequentially stacked thereover, and a conductor 242 and an oxide 243 of each memory cell included in the memory device 420 are included.
  • the oxide 230a and the oxide 230b are provided with a slit, and the conductor 242 and the conductor 424 functioning as a bit line so as to overlap with the slit are provided.
  • the memory cell 432 thus obtained is called a cell A.
  • the cell size in cell A is 45.25F 2 .
  • 40B shows, as a dielectric of a capacitor, a first zirconium oxide film, an aluminum oxide film over the first zirconium oxide film, and a second zirconium oxide film over the first zirconium oxide film, which are sequentially stacked.
  • An example is shown in which a slit is provided between the conductor 242, the oxide 243, the oxide 230a, and the oxide 230b, and the conductor 242 and the conductor 424 which functions as a bit line so as to overlap with the slit are provided. ..
  • the memory cell 433 thus obtained is called a cell B.
  • the cell B Since the cell B has a higher dielectric constant of the dielectric material used for the capacitance than the cell A, the area of the capacitance element can be reduced. Therefore, in the cell B, the cell size can be reduced as compared with the cell A.
  • the cell size in cell B is 25.53F 2 .
  • the cell A and the cell B correspond to the memory cells included in the memory device 420, the memory device 420A, or the memory device 420B illustrated in FIGS. 34, 36A to 36C, and 37.
  • FIG. 40C illustrates a conductor 242 included in the memory device 420 in which first zirconium oxide, aluminum oxide over the first zirconium oxide, and second zirconium oxide over the first zirconium oxide are stacked as a dielectric of the capacitor.
  • Each of the memory cells shares the object 243, the oxide 230a, and the oxide 230b, and a conductor 424 which functions as a bit line so as to overlap with a part of the conductor 242 and a part of the outside of the conductor 242.
  • the example in which is provided is shown.
  • the memory cell 434 thus obtained is called a cell C.
  • the distance between the conductors 424 in the cell C is wider in a layer below the oxide 230a than in a portion above the conductor 242. Therefore, the parasitic capacitance of the conductor 424 can be reduced and the area of the capacitor can be reduced. Further, no slit is provided in the conductor 242, the oxide 243, the oxide 230a, and the oxide 230b. As described above, in cell C, the cell size can be reduced as compared with cells A and B. The cell size in cell C is 17.20F 2 .
  • FIG. 40D shows an example in which the conductor 205 and the insulator 216 are not provided in the cell C.
  • Such a memory cell 435 is called a cell D.
  • the memory device 420 By omitting the conductor 205 and the insulator 216 in the cell D, the memory device 420 can be thinned. Therefore, the memory device layer 415 including the memory device 420 can be thinned, and the height of the memory unit 470 in which a plurality of memory device layers 415 are stacked can be reduced.
  • the conductor 424 and the conductor 205 are regarded as bit lines, the bit lines can be shortened in the memory unit 470. Since the bit line can be shortened, the parasitic load on the bit line can be reduced, the parasitic capacitance of the conductor 424 can be further reduced, and the area of the capacitor can be reduced.
  • the cell size in the cell D is 15.12F 2 .
  • the cell C and the cell D correspond to the memory cells included in the memory device 420 illustrated in FIGS. 39A to 39C.
  • bit density and the bit cost C b of the cells A to D and the cell E which has been multi-valued in the cell D were estimated.
  • the obtained estimates were compared with the expected values of bit density and bit cost in currently commercially available DRAMs.
  • the bit cost C b in the semiconductor device of one embodiment of the present invention is estimated by using Expression 1.
  • n is the number of stacked memory device layers
  • P c is the number of patterning of the element layer 411 mainly as a common part
  • P s is the number of patterning per layer of the memory device layer 415 and the transistor layer 413
  • D d is DRAM.
  • D 3d is the bit density of one layer of the memory device layer 415
  • P d is the number of times of patterning of the DRAM.
  • P d an increment due to scaling is included.
  • Table 1 shows estimated bit densities of commercially available DRAMs and estimated bit densities of semiconductor devices of one embodiment of the present invention. Note that there are two types of commercially available DRAMs, the process nodes of which are 18 nm and 1 ⁇ nm. Further, the process node of the semiconductor device of one embodiment of the present invention was set to 30 nm, and the bit density was estimated with the number of stacked memory device layers in the cells A to E being 5, 10, and 20 layers.
  • Table 2 shows the result of estimating the relative bit cost of the semiconductor device of one embodiment of the present invention from the bit cost of commercially available DRAM.
  • a DRAM with a process node of 1 ⁇ nm was used for the bit cost comparison.
  • the process node of the semiconductor device of one embodiment of the present invention was set to 30 nm, and the number of stacked memory device layers in the cells A to D was estimated to be 5, 10, and 20 layers.
  • the metal oxide preferably contains at least indium or zinc. It is particularly preferable to contain indium and zinc. In addition to these, it is preferable that aluminum, gallium, yttrium, tin, and the like are contained. Further, one or more selected from boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt and the like may be contained.
  • FIG. 41A is a diagram illustrating classification of crystal structures of oxide semiconductors, typically IGZO (a metal oxide containing In, Ga, and Zn).
  • IGZO a metal oxide containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “Amorphous” (amorphous), “Crystalline (crystalline)”, and “Crystal”.
  • Amorphous includes completely amorphous.
  • “Crystalline” includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned composition).
  • single crystal, poly crystal, and completely amorphous are excluded.
  • “Crystal” includes single crystal and poly crystal.
  • the structure in the thick frame shown in FIG. 41(A) is an intermediate state between “Amorphous” and “Crystal” and belongs to a new boundary region (New crystalline phase).
  • the structure That is, the structure can be rephrased as a structure that is completely different from “Amorphous (amorphous)” and “Crystal (crystal)” which are energetically unstable.
  • the crystal structure of the film or substrate can be evaluated by using an X-ray diffraction (XRD: X-Ray Diffraction) spectrum.
  • XRD X-ray diffraction
  • FIG. 41B an XRD spectrum obtained by GIXD (Grazing-Incidence XRD) measurement of a CAAC-IGZO film classified as “Crystalline” is shown in FIG. 41B (the vertical axis represents intensity (Intensity) in arbitrary units (a. u.)).
  • the GIXD method is also referred to as a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 41B is simply referred to as an XRD spectrum.
  • thickness of the CAAC-IGZO film illustrated in FIG. 41B is 500 nm.
  • the crystal structure of the film or the substrate can be evaluated by a diffraction pattern (also referred to as a micro electron diffraction pattern) observed by a micro electron diffraction method (NBED: Nano Beam Electron Diffraction).
  • oxide semiconductors are classified into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single-crystal oxide semiconductor include the above CAAC-OS and nc-OS.
  • the non-single-crystal oxide semiconductor includes a polycrystalline oxide semiconductor, a pseudo-amorphous oxide semiconductor (a-like OS: amorphous-like oxide semiconductor), an amorphous oxide semiconductor, and the like.
  • CAAC-OS The CAAC-OS has a plurality of crystal regions, and the plurality of crystal regions is an oxide semiconductor in which the c-axis is aligned in a specific direction.
  • the specific direction is the thickness direction of the CAAC-OS film, the normal direction of the surface where the CAAC-OS film is formed, or the normal direction of the surface of the CAAC-OS film.
  • the crystalline region is a region having a periodic atomic arrangement. When the atomic arrangement is regarded as a lattice arrangement, the crystal region is also an area where the lattice arrangement is uniform.
  • the CAAC-OS has a region where a plurality of crystal regions is connected in the ab plane direction and the region may have distortion.
  • the strain refers to a portion in which the orientation of the lattice arrangement is changed between a region where the lattice arrangement is uniform and another region where the lattice arrangement is uniform in a region where a plurality of crystal regions are connected. That is, the CAAC-OS is an oxide semiconductor which is c-axis aligned and is not clearly aligned in the ab plane direction.
  • each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystal region is less than 10 nm.
  • the size of the crystal region may be about several tens nm.
  • the CAAC-OS has indium (In) and oxygen.
  • In layer a layer having an element M, zinc (Zn), and oxygen
  • (M,Zn) layer a layer having an element M, zinc (Zn), and oxygen
  • (M,Zn) layer a layer having an element M, zinc (Zn), and oxygen
  • (M,Zn) layer a layer having an element M, zinc (Zn), and oxygen
  • (M,Zn) layer stacked.
  • the indium and the element M can be replaced with each other. Therefore, the (M,Zn) layer may contain indium.
  • the element M may be contained in the In layer.
  • the In layer may contain Zn.
  • the layered structure is observed as a lattice image in a high resolution TEM image, for example.
  • the position of the peak indicating the c-axis orientation may vary depending on the type and composition of the metal element forming the CAAC-OS.
  • a plurality of bright spots are observed in the electron beam diffraction pattern of the CAAC-OS film. Note that a certain spot and another spot are observed at positions of point symmetry with respect to a spot (also referred to as a direct spot) of an incident electron beam that has passed through the sample.
  • the lattice arrangement in the crystal region is basically a hexagonal lattice, but the unit cell is not limited to a regular hexagon and may be a non-regular hexagon.
  • the above distortion may have a lattice arrangement such as a pentagon or a heptagon.
  • a clear crystal grain boundary (grain boundary) cannot be confirmed even in the vicinity of strain. That is, it is understood that the formation of crystal grain boundaries is suppressed by the distortion of the lattice arrangement. This is because the CAAC-OS can tolerate strain due to a non-dense arrangement of oxygen atoms in the ab plane direction, a change in bond distance between atoms due to substitution with a metal atom, or the like. It is thought to be because.
  • the crystal structure in which a clear grain boundary is confirmed is called a so-called polycrystal.
  • the crystal grain boundaries serve as recombination centers, and carriers are highly likely to be trapped to cause a decrease in on-current of the transistor and a decrease in field-effect mobility. Therefore, the CAAC-OS in which clear crystal grain boundaries are not confirmed is one of crystalline oxides having a crystal structure suitable for a semiconductor layer of a transistor.
  • a structure containing Zn is preferable for forming the CAAC-OS.
  • In-Zn oxide and In-Ga-Zn oxide are preferable because they can suppress generation of crystal grain boundaries more than In oxide.
  • CAAC-OS is an oxide semiconductor with high crystallinity and no clear crystal grain boundaries are confirmed. Therefore, it can be said that the CAAC-OS is unlikely to cause a decrease in electron mobility due to a crystal grain boundary.
  • the crystallinity of an oxide semiconductor might be lowered due to entry of impurities, generation of defects, and the like; therefore, it can be said that the CAAC-OS is an oxide semiconductor with few impurities and defects (such as oxygen vacancy). Therefore, the oxide semiconductor including the CAAC-OS has stable physical properties. Therefore, the oxide semiconductor including the CAAC-OS is highly heat resistant and has high reliability. Further, the CAAC-OS is stable even at a high temperature (so-called thermal budget) in the manufacturing process. Therefore, when the CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be widened.
  • the nc-OS has a periodic atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less).
  • the nc-OS has minute crystals.
  • the size of the minute crystal is, for example, 1 nm to 10 nm, in particular, 1 nm to 3 nm, and thus the minute crystal is also referred to as a nanocrystal.
  • no regularity is found in the crystal orientation between different nanocrystals. Therefore, no orientation is seen in the entire film.
  • the nc-OS may be indistinguishable from the a-like OS or the amorphous oxide semiconductor depending on the analysis method. For example, when a structural analysis is performed on the nc-OS film using an XRD apparatus, a peak showing crystallinity is not detected in Out-of-plane XRD measurement using a ⁇ /2 ⁇ scan. Further, when electron beam diffraction (also referred to as selected area electron beam diffraction) using an electron beam having a probe diameter (for example, 50 nm or more) larger than that of nanocrystals is performed on the nc-OS film, a diffraction pattern such as a halo pattern is obtained. Is observed.
  • electron beam diffraction also referred to as selected area electron beam diffraction
  • a probe diameter for example, 50 nm or more
  • electron beam diffraction also referred to as nanobeam electron beam diffraction
  • an electron beam having a probe diameter for example, 1 nm or more and 30 nm or less
  • An electron beam diffraction pattern in which a plurality of spots are observed in a ring-shaped region centered on the direct spot may be acquired.
  • the a-like OS is an oxide semiconductor having a structure between the nc-OS and the amorphous oxide semiconductor.
  • the a-like OS has a void or a low density region. That is, the crystallinity of the a-like OS is lower than that of the nc-OS and the CAAC-OS. Further, the a-like OS has a higher hydrogen concentration in the film than the nc-OS and the CAAC-OS.
  • the CAC-OS relates to the material composition.
  • CAC-OS is, for example, one structure of a material in which elements forming a metal oxide are unevenly distributed in a size of 0.5 nm to 10 nm, preferably 1 nm to 3 nm, or in the vicinity thereof. Note that, in the following, in the metal oxide, one or more metal elements are unevenly distributed, and a region having the metal element has a size of 0.5 nm to 10 nm, preferably 1 nm to 3 nm, or a size in the vicinity thereof.
  • the mixed state is also called a mosaic shape or a patch shape.
  • CAC-OS has a mosaic shape due to the material being separated into the first region and the second region, and the first region is distributed in the film (hereinafter, also referred to as cloud-shaped). I say.). That is, CAC-OS is a composite metal oxide having a structure in which the first region and the second region are mixed.
  • the atomic ratios of In, Ga, and Zn with respect to the metal elements forming the CAC-OS in the In-Ga-Zn oxide are expressed as [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region in which [Ga] is larger than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region containing indium oxide, indium zinc oxide, or the like as a main component.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as its main component. That is, the first region can be restated as a region containing In as a main component. Further, the second region can be restated as a region containing Ga as a main component.
  • EDX Energy Dispersive X-ray spectroscopy
  • EDX mapping obtained using Energy Dispersive X-ray spectroscopy
  • the CAC-OS When the CAC-OS is used for a transistor, a function of switching (a function of turning on/off) by conductive action due to the first region and an insulating property due to the second region complementarily act on each other. Can be added to the CAC-OS. That is, the CAC-OS has a conductive function in part of the material and an insulating function in part of the material, and has a function as a semiconductor in the whole material. By separating the conductive function and the insulating function, both functions can be maximized. Therefore, by using the CAC-OS for a transistor, a high on-state current (I on ), high field-effect mobility ( ⁇ ), and favorable switching operation can be realized.
  • I on on-state current
  • ⁇ high field-effect mobility
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor of one embodiment of the present invention includes two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, a-like OS, CAC-OS, nc-OS, and CAAC-OS. May be.
  • an oxide semiconductor having a low carrier concentration is preferably used for the transistor.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm ⁇ 3 or less, preferably 1 ⁇ 10 15 cm ⁇ 3 or less, more preferably 1 ⁇ 10 13 cm ⁇ 3 or less, and more preferably 1 ⁇ 10 11 cm ⁇ . 3 or less, more preferably less than 1 ⁇ 10 10 cm ⁇ 3 , and 1 ⁇ 10 ⁇ 9 cm ⁇ 3 or more.
  • the concentration of impurities in the oxide semiconductor film may be lowered and the density of defect states may be lowered.
  • low impurity concentration and low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • an oxide semiconductor having a low carrier concentration may be referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor.
  • the density of trap states may be low.
  • the charge trapped in the trap level of the oxide semiconductor takes a long time to disappear and may behave as if it were a fixed charge. Therefore, a transistor in which a channel formation region is formed in an oxide semiconductor with a high trap level density might have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon or carbon in the oxide semiconductor and the concentration of silicon or carbon in the vicinity of the interface with the oxide semiconductor are 2 It is not more than ⁇ 10 18 atoms/cm 3 , preferably not more than 2 ⁇ 10 17 atoms/cm 3 .
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • a defect level might be formed and a carrier might be generated. Therefore, a transistor including an oxide semiconductor containing an alkali metal or an alkaline earth metal is likely to have normally-on characteristics. Therefore, the concentration of the alkali metal or the alkaline earth metal in the oxide semiconductor obtained by SIMS is 1 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 16 atoms/cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms/cm 3 , preferably 5 ⁇ 10 18 atoms/cm 3 or less, more preferably 1 ⁇ 10 18 atoms/cm 3 or less. And more preferably 5 ⁇ 10 17 atoms/cm 3 or less.
  • the oxide semiconductor reacts with oxygen which is bonded to a metal atom to be water, which might cause oxygen deficiency.
  • oxygen When hydrogen enters the oxygen vacancies, electrons which are carriers may be generated. Further, part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to have normally-on characteristics. Therefore, it is preferable that hydrogen in the oxide semiconductor be reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms/cm 3 , preferably less than 1 ⁇ 10 19 atoms/cm 3 , and more preferably 5 ⁇ 10 18 atoms/cm 3. It is less than 3 , more preferably less than 1 ⁇ 10 18 atoms/cm 3 .
  • FIG. 42 is a block diagram showing a configuration example of a semiconductor device that functions as a memory device.
  • the semiconductor device 10E has a peripheral circuit 20 and a memory cell array 30.
  • the peripheral circuit 20 has a row decoder 71, a word line driver circuit 72, a column driver 22, an output circuit 73, and a control logic circuit 74.
  • the row decoder 71 and the word line driver circuit 72 can be applied to the row driver described in the first embodiment and the like.
  • the column driver 22 has a column decoder 81, a precharge circuit 82, an amplifier circuit 83, and a write circuit 84.
  • the precharge circuit 82 has a function of precharging the wiring BL and the like.
  • the amplifier circuit 83 has a function of amplifying the data signal read from the wiring BL. The amplified data signal is output to the outside of the semiconductor device 10E as a digital data signal RDATA via the output circuit 73.
  • a low power supply voltage (VSS), a high power supply voltage (VDD) for the peripheral circuit 20, and a high power supply voltage (VIL) for the memory cell array 30 are externally supplied to the semiconductor device 10E as power supply voltages.
  • the control signal (CE, WE, RE), the address signal ADDR, and the data signal WDATA are externally input to the semiconductor device 10E.
  • the address signal ADDR is input to the row decoder 71 and the column decoder 81, and WDATA is input to the write circuit 84.
  • the control logic circuit 74 processes input signals (CE, WE, RE) from the outside and generates control signals for the row decoder 71 and the column decoder 81.
  • CE is a chip enable signal
  • WE is a write enable signal
  • RE is a read enable signal.
  • the signal processed by the control logic circuit 74 is not limited to this, and another control signal may be input as necessary.
  • a control signal for determining a defective bit may be input and a data signal read from an address of a specific memory cell may be specified as a defective bit.
  • FIG. 43 shows various storage devices layer by layer.
  • a storage device located in the upper layer is required to have a high access speed, and a storage device located in the lower layer is required to have a large storage capacity and a high recording density.
  • a memory, an SRAM (Static Random Access Memory), a DRAM (Dynamic Random Access Memory), and a 3D NAND memory that are mixedly mounted as a register in an arithmetic processing unit such as a CPU are shown in order from the top layer.
  • the memory that is embedded as a register in an arithmetic processing unit such as a CPU is used for temporary storage of arithmetic results, and so is frequently accessed by the arithmetic processing unit. Therefore, an operation speed faster than the storage capacity is required.
  • the register also has a function of holding setting information of the arithmetic processing unit.
  • SRAM is used for cache, for example.
  • the cache has a function of copying a part of the information held in the main memory and holding it. By duplicating frequently used data in the cache, the access speed to the data can be increased.
  • the DRAM is used as, for example, a main memory.
  • the main memory has a function of holding programs and data read from the storage.
  • the recording density of DRAM is approximately 0.1 to 0.3 Gbit/mm 2 .
  • the 3D NAND memory is used for storage, for example.
  • the storage has a function of holding data that needs to be stored for a long time, various programs used in the arithmetic processing device, and the like. Therefore, the storage is required to have a storage capacity larger than the operating speed and a high recording density.
  • the storage density of a storage device used for storage is approximately 0.6 to 6.0 Gbit/mm 2 .
  • a semiconductor device that functions as a memory device of one embodiment of the present invention has high operation speed and can hold data for a long time.
  • the semiconductor device of one embodiment of the present invention can be preferably used as a semiconductor device located in the boundary region 901 including both the hierarchy where the cache is located and the hierarchy where the main memory is located. Further, the semiconductor device of one embodiment of the present invention can be favorably used as a semiconductor device located in the boundary region 902 including both the hierarchy where the main memory is located and the hierarchy where the storage is located.
  • 44(A) and 44(B) are diagrams for explaining the power consumption of the DRAM and the DOSRAM.
  • 44A shows the power consumption of the DRAM, DOSRAM1, and DOSRAM2
  • FIG. 44B shows the power consumption of the DRAM, DOSRAM2.
  • FIGS. 44(A) and 44(B) are the results of estimation assuming various usages.
  • a general DRAM and a book assuming that the active mode is 10% (the active mode is assumed to be 10% in one day in the usage state of electronic devices, etc.) and the standby mode is 90%.
  • the result which estimated assuming the electronic device (DOSRAM1, DOSRAM2) of one aspect of invention is shown.
  • the result which estimated assuming the electronic device (DOSRAM2) of 1 aspect of invention is shown.
  • the vertical axis represents power consumption (Power consumption) in arbitrary units (AU).
  • the horizontal axis represents DRAM, DOSRAM1, and DOSRAM2
  • the horizontal axis represents DRAM and DOSRAM2.
  • the lower part of the graph represents the power consumption during Active
  • the middle part represents the power consumption during Standby
  • the upper part represents the power consumption during Refresh.
  • DOSRAM2 is assumed to perform power gating on DOSRAM1 during standby.
  • the electronic devices (DOSRAM1 and DOSRAM2) of one embodiment of the present invention have lower power consumption than a general DRAM.
  • DOSRAM2 is estimated to have a power reduction effect of 75% as compared with a general DRAM.
  • the electronic device (DOSRAM2) of one embodiment of the present invention is estimated to have a power reduction effect of 95% as compared with a general DRAM. ..
  • a semiconductor device or electronic device with reduced power consumption can be provided.
  • FIG. 45A shows a perspective view of the electronic component 700 and a substrate (mounting substrate 704) on which the electronic component 700 is mounted.
  • the electronic component 700 shown in FIG. 45A has the semiconductor device 10 in which the element layer 34 is laminated on the silicon substrate 11 in the mold 711.
  • FIG. 45A shows the inside of the electronic component 700, and a part of it is not reflected in the drawing.
  • the electronic component 700 has a land 712 outside the mold 711.
  • the land 712 is electrically connected to the electrode pad 713, and the electrode pad 713 is electrically connected to the semiconductor device 10 by the wire 714.
  • the electronic component 700 is mounted on the printed board 702, for example.
  • the mounting board 704 is completed by combining a plurality of such electronic components and electrically connecting them to each other on the printed board 702.
  • FIG. 45B shows a perspective view of the electronic component 730.
  • the electronic component 730 is an example of SiP (System in package) or MCM (Multi Chip Module).
  • an interposer 731 is provided on a package board 732 (printed board), and a semiconductor device 735 and a plurality of storage devices 100 are provided on the interposer 731.
  • the electronic component 730 shows an example in which the semiconductor device 10 is used as a wide band memory (HBM: High Bandwidth Memory). Further, as the semiconductor device 735, an integrated circuit (semiconductor device) such as a CPU, a GPU, or an FPGA can be used.
  • HBM High Bandwidth Memory
  • the package substrate 732 a ceramic substrate, a plastic substrate, a glass epoxy substrate, or the like can be used.
  • the interposer 731 a silicon interposer, a resin interposer, or the like can be used.
  • the interposer 731 has a plurality of wirings and has a function of electrically connecting a plurality of integrated circuits having different terminal pitches.
  • the plurality of wirings are provided in a single layer or a multilayer.
  • the interposer 731 has a function of electrically connecting an integrated circuit provided over the interposer 731 to an electrode provided over the package substrate 732.
  • an interposer may be called a "redistribution board" or an "intermediate board.”
  • a through electrode may be provided in the interposer 731, and the integrated circuit and the package substrate 732 may be electrically connected using the through electrode.
  • TSV Three Silicon Via
  • the interposer 731 It is preferable to use a silicon interposer as the interposer 731. Since the silicon interposer does not require an active element, it can be manufactured at a lower cost than an integrated circuit. On the other hand, since the wiring of the silicon interposer can be formed by a semiconductor process, it is easy to form fine wiring, which is difficult with the resin interposer.
  • the interposer on which the HBM is mounted is required to form fine and high-density wiring. Therefore, it is preferable to use the silicon interposer as the interposer for mounting the HBM.
  • a heat sink heat dissipation plate
  • the heights of the integrated circuits provided on the interposer 731 are uniform.
  • the semiconductor device 10 and the semiconductor device 735 have the same height.
  • An electrode 733 may be provided on the bottom of the package substrate 732 to mount the electronic component 730 on another substrate.
  • FIG. 45B an example in which the electrode 733 is formed using a solder ball is shown.
  • BGA All Grid Array
  • the electrode 733 may be formed of a conductive pin.
  • PGA Peripheral Component Interconnect
  • the electronic component 730 can be mounted on another board by using various mounting methods other than BGA and PGA.
  • SPGA Sttaggered Pin Grid Array
  • LGA Land Grid Array
  • QFP Quad Flat Package
  • QFJ Quad Flat J-leaded package
  • QFN Quad-on-adhesive method
  • QFN Quad-on-Flade
  • the robot 7100 includes an illuminance sensor, a microphone, a camera, a speaker, a display, various sensors (infrared sensor, ultrasonic sensor, acceleration sensor, piezo sensor, optical sensor, gyro sensor, etc.), and a moving mechanism.
  • the electronic component 730 has a processor and the like and has a function of controlling these peripheral devices.
  • the electronic component 700 has a function of storing data acquired by the sensor.
  • the microphone has the function of detecting acoustic signals such as the user's voice and environmental sounds. Further, the speaker has a function of emitting an audio signal such as a voice and a warning sound.
  • the robot 7100 can analyze an audio signal input via a microphone and emit a necessary audio signal from a speaker. The robot 7100 can communicate with a user using a microphone and a speaker.
  • the camera has a function of capturing an image around the robot 7100. Further, the robot 7100 has a function of moving using a moving mechanism. The robot 7100 can capture an image of the surroundings using a camera, analyze the image, and detect the presence or absence of an obstacle when moving.
  • the flying body 7120 has a propeller, a camera, a battery, and the like, and has a function of autonomously flying.
  • the electronic component 730 has a function of controlling these peripheral devices.
  • image data taken by a camera is stored in the electronic component 700.
  • the electronic component 730 can analyze the image data and detect the presence or absence of an obstacle when moving.
  • the electronic component 730 can estimate the remaining battery level from the change in the storage capacity of the battery.
  • the cleaning robot 7140 has a display arranged on the upper surface, a plurality of cameras arranged on the side surface, brushes, operation buttons, various sensors, and the like. Although not shown, the cleaning robot 7300 is equipped with tires, a suction port, and the like. The cleaning robot 7300 can be self-propelled, detect dust, and suck the dust from the suction port provided on the lower surface.
  • the electronic component 730 can analyze the image captured by the camera and determine the presence or absence of an obstacle such as a wall, furniture, or a step. Further, when the image analysis detects an object such as wiring that is likely to be entangled with the brush, the rotation of the brush can be stopped.
  • the automobile 7160 has an engine, tires, brakes, a steering device, a camera, and the like.
  • the electronic component 730 performs control for optimizing the running state of the automobile 7160 based on data such as navigation information, speed, engine state, gear selection state, and brake usage frequency.
  • the image data captured by the camera is stored in the electronic component 700.
  • the electronic component 700 and/or the electronic component 730 can be incorporated in the TV device 7200 (television receiver), smartphone 7210, PC (personal computer) 7220, 7230, game machine 7240, game machine 7260, and the like.
  • the electronic component 730 built in the TV device 7200 can function as an image engine.
  • the electronic component 730 performs image processing such as noise removal and resolution up conversion.
  • the smartphone 7210 is an example of a mobile information terminal.
  • the smartphone 7210 has a microphone, a camera, a speaker, various sensors, and a display unit. These peripheral devices are controlled by the electronic component 730.
  • the PC 7220 and PC 7230 are examples of a notebook PC and a stationary PC, respectively.
  • a keyboard 7232 and a monitor device 7233 can be connected to the PC 7230 wirelessly or by wire.
  • the game machine 7240 is an example of a portable game machine.
  • the game machine 7260 is an example of a stationary game machine.
  • a controller 7262 is connected to the game machine 7260 wirelessly or by wire. Electronic component 700 and/or electronic component 730 may also be incorporated into controller 7262.
  • each embodiment can be combined with a structure described in any of the other embodiments or examples as appropriate to be one embodiment of the present invention. Further, in the case where a plurality of configuration examples are shown in one embodiment, the configuration examples can be combined appropriately.
  • contents described in one embodiment are different contents described in the embodiment (may be a part of contents), and/or one or more contents.
  • the contents described in another embodiment can be applied, combined, or replaced.
  • the constituent elements are classified by function and are shown as independent blocks.
  • the blocks in the block diagram are not limited to the components described in the specification, and can be rephrased appropriately according to the situation.
  • the size, the layer thickness, or the region is shown in any size for convenience of description. Therefore, it is not necessarily limited to that scale.
  • the drawings are schematically shown for the sake of clarity, and are not limited to the shapes or values shown in the drawings. For example, it may include a signal, voltage, or current variation due to noise, or a signal, voltage, or current variation due to a timing shift.
  • electrode and “wiring” do not functionally limit these constituent elements.
  • electrode may be used as part of “wiring” and vice versa.
  • electrode and wiring include the case where a plurality of “electrodes” and “wirings” are integrally formed.
  • voltage and potential can be paraphrased as appropriate.
  • the voltage is a potential difference from a reference potential, and for example, when the reference potential is a ground voltage (ground voltage), the voltage can be paraphrased into a potential.
  • the ground potential does not always mean 0V. Note that the potentials are relative, and the potential applied to wiring or the like may be changed depending on the reference potential.
  • a node can be restated as a terminal, a wiring, an electrode, a conductive layer, a conductor, an impurity region, or the like, depending on a circuit configuration, a device structure, or the like. Further, terminals, wirings, etc. can be paraphrased as nodes.
  • the phrase “A and B are connected” means that A and B are electrically connected.
  • a and B are electrically connected refers to an object (a device such as a switch, a transistor element, or a diode, or a circuit including the element and wiring) between A and B. ) Is present, it means a connection capable of transmitting an electric signal between A and B.
  • the case where A and B are electrically connected includes the case where A and B are directly connected.
  • “A and B are directly connected” means that an electric signal is transmitted between A and B through a wiring (or an electrode) between A and B without passing through the object.
  • the direct connection means a connection that can be regarded as the same circuit diagram when represented by an equivalent circuit.
  • a switch refers to a switch that is in a conductive state (on state) or in a non-conductive state (off state) and has a function of controlling whether or not to flow current.
  • the switch has a function of selecting and switching a path through which current flows.
  • the channel length means, for example, in a top view of a transistor, a region where a semiconductor (or a portion of a semiconductor in which a current flows) and a gate overlap with each other, or a channel is formed. It is the distance between the source and the drain in the region.
  • the channel width refers to, for example, a source in a region where a semiconductor (or a portion of a semiconductor in which a current flows) and a gate electrode overlap with each other or a region where a channel is formed.
  • BL_1 bit line
  • DA1 data
  • PCL1 precharge line
  • PCL2 precharge line
  • T1 period
  • T2 period
  • T3 period
  • T4 period
  • T11 period
  • T12 period
  • T13 period
  • T14 period
  • Transistor, 24_6 Transistor, 25: Circuit, 25_1: Transistor, 25_2: Transistor, 25_2: Transistor, 25_4: Transistor, 26: Element layer, 27: Circuit, 27_M: Circuit, 27_1: Circuit, 28: Transistor, 28_a: Transistor , 28_b: transistor, 28_n: transistor, 28_1: transistor, 29: circuit, 30: memory cell array, 30_M: unit, 30_1: unit, 31: memory cell, 31_M: memory cell, 31_N: memory cell, 31_N_A: memory cell, 31_N_B: memory cell, 31_1: memory cell, 31_1_A: memory cell, 31_1_B: memory cell, 32: transistor, 32_N: transistor, 32_1: transistor, 32A: transistor, 32B: transistor, 33: capacitor, 33_N: capacitor, 33_1: Capacitor 33A: Capacitor, 33B: Capacitor, 34: Element layer, 34_
  • _B transistor, 44: transistor, 44_a: transistor, 44_b: transistor, 49: circuit, 50: unit, 50_M: unit, 50_1: unit, 51: memory cell, 54: element layer, 55: transistor, 56: transistor, 57: capacitive element, 70A: sealing layer, 70B: sealing layer, 71: row decoder, 72: word line driver circuit, 73: output circuit, 74: control logic circuit, 81: column decoder, 82: precharge circuit , 83: amplifier circuit, 84: circuit, 98: switch circuit, 100: storage device, 200: transistor, 200M: transistor, 200T: transistor, 205: conductor, 205a: conductor, 205b: conductor, 211: insulation Body, 212: insulator, 214: insulator, 216: insulator, 222: insulator, 224: insulator, 230: oxide, 230a: oxide, 230b: oxide, 230c: oxide, 240: conductive Body, 240a:

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Databases & Information Systems (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

新規な構成の半導体装置を提供すること。 半導体装置は、第１メモリセルを有する第１の素子層と、第２メモリセルを有する第２の素子層と、 駆動回路を有するシリコン基板と、 を有する。 第１の素子層は、 シリコン基板と第２の素子層との間 に設けられる。１メモリセルは、第１トランジスタと、第１キャパシタと、を有する。２メモリセル は、 第２トランジスタと、 第２キャパシタと、 を有する。 第１トランジスタのソースまたはドレイン の一方、 および第２トランジスタのソースまたはドレインの一方は、 それぞれ駆動回路に電気的に接 続するための配線に電気的に接続される。 配線は、 第１トランジスタが有する第１半導体層および第 ２トランジスタが有する第２半導体層に接し、且つシリコン基板の表面に対して垂直方向または概 略垂直方向に設けられる。

Description

半導体装置および当該半導体装置を有する電気機器
　本明細書は、半導体装置等について説明する。
　本明細書において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置および電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
　トランジスタに適用可能な半導体として金属酸化物が注目されている。“ＩＧＺＯ”、“イグゾー”などと呼ばれるＩｎ−Ｇａ−Ｚｎ酸化物は、多元系金属酸化物の代表的なものである。ＩＧＺＯに関する研究において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）構造、およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（例えば、非特許文献１）。
　チャネル形成領域に金属酸化物半導体を有するトランジスタ（以下、「酸化物半導体トランジスタ」、または「ＯＳトランジスタ」と呼ぶ場合がある。）は、極小オフ電流であることが報告されている（例えば、非特許文献１、２）。ＯＳトランジスタが用いられた様々な半導体装置が作製されている（例えば、非特許文献３、４）。
　ＯＳトランジスタの製造プロセスは、従来のＳｉトランジスタとのＣＭＯＳプロセスに組み込むことができ、ＯＳトランジスタはＳｉトランジスタに積層することが可能である。例えば特許文献１では、ＯＳトランジスタを有するメモリセルアレイの層をＳｉトランジスタが設けられた基板上に複数積層した構成について開示している。
米国特許出願公開第２０１２／００６３２０８号明細書
Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"Ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　ｃｒｙｓｔａｌｌｉｎｅ　Ｉｎ−Ｇａ−Ｚｎ−ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ａｎｄ　ｉｔｓ　ｔｒａｎｓｉｓｔｏｒ　ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ，"Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５３，０４ＥＤ１８（２０１４）． Ｋ．Ｋａｔｏ　ｅｔ　ａｌ．，"Ｅｖａｌｕａｔｉｏｎ　ｏｆ　Ｏｆｆ−Ｓｔａｔｅ　Ｃｕｒｒｅｎｔ　Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ　ｏｆ　Ｔｒａｎｓｉｓｔｏｒ　Ｕｓｉｎｇ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｍａｔｅｒｉａｌ，Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ　Ｏｘｉｄｅ，"Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５１，０２１２０１（２０１２）． Ｓ．Ａｍａｎｏ　ｅｔ　ａｌ．，"Ｌｏｗ　Ｐｏｗｅｒ　ＬＣ　Ｄｉｓｐｌａｙ　Ｕｓｉｎｇ　Ｉｎ−Ｇａ−Ｚｎ−Ｏｘｉｄｅ　ＴＦＴｓ　Ｂａｓｅｄ　ｏｎ　Ｖａｒｉａｂｌｅ　Ｆｒａｍｅ　Ｆｒｅｑｕｅｎｃｙ，"ＳＩＤ　Ｓｙｍｐ．Ｄｉｇ．Ｐａｐｅｒｓ，ｖｏｌ．４１，ｐｐ．６２６−６２９（２０１０）． Ｔ．Ｉｓｈｉｚｕ　ｅｔ　ａｌ．，"Ｅｍｂｅｄｄｅｄ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｍｅｍｏｒｉｅｓ：Ａ　Ｋｅｙ　Ｅｎａｂｌｅｒ　ｆｏｒ　Ｌｏｗ−Ｐｏｗｅｒ　ＵＬＳＩ，"ＥＣＳ　Ｔｒａｎ．，ｖｏｌ．７９，ｐｐ．１４９−１５６（２０１７）．
　本発明の一形態は、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、製造コストの低減を図ることができる、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において低消費電力化に優れた、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、装置の小型化を図ることができる、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、トランジスタの電気特性の変動が小さく信頼性に優れた、新規な構成の半導体装置等を提供することを課題の一とする。
　複数の課題の記載は、互いの課題の存在を妨げるものではない。本発明の一形態は、例示した全ての課題を解決する必要はない。また、列記した以外の課題が、本明細書の記載から、自ずと明らかとなり、このような課題も、本発明の一形態の課題となり得る。
　本発明の一態様は、第１メモリセルを有する第１の素子層と、第２メモリセルを有する第２の素子層と、切り替え回路を有する第３の素子層と、駆動回路を有するシリコン基板と、を有し、第１の素子層は、シリコン基板と第２の素子層との間に設けられ、第３の素子層は、シリコン基板と第１の素子層との間に設けられ、第１メモリセルは、第１トランジスタと、第１キャパシタと、を有し、第２メモリセルは、第２トランジスタと、第２キャパシタと、を有し、切り替え回路は、第１メモリセル又は第２メモリセルと、駆動回路と、の間の導通状態を制御する機能を有する第３トランジスタを有し、第１トランジスタのソース又はドレインの一方、および第２トランジスタのソース又はドレインの一方は、それぞれ第３トランジスタのソース又はドレインの一方と電気的に接続するための配線に電気的に接続され、第３トランジスタのソース又はドレインの他方は、駆動回路に電気的に接続され、配線は、第１トランジスタが有する第１半導体層および第２トランジスタが有する第２半導体層に接し、且つシリコン基板の表面に対して垂直方向または概略垂直方向に設けられる、半導体装置である。
　本発明の一態様において、第１半導体層および第２半導体層は、それぞれチャネル形成領域に金属酸化物を有する、半導体装置が好ましい。
　本発明の一態様において、第１キャパシタは、第１半導体層の下層に設けられ、第２キャパシタは、第２半導体層の下層に設けられる、半導体装置が好ましい。
　本発明の一態様において、第１キャパシタは、第１半導体層の上層に設けられ、第２キャパシタは、第２半導体層の上層に設けられる、半導体装置が好ましい。
　本発明の一態様において、第１キャパシタの一方の電極は、第１半導体層と同じ層に設けられ、第２キャパシタの一方の電極は、第２半導体層と同じ層に設けられる、半導体装置が好ましい。
　本発明の一態様は、第１メモリセルを有する第１の素子層と、第２メモリセルを有する第２の素子層と、第１制御回路を有する第３の素子層と、駆動回路を有するシリコン基板と、を有し、前記第１の素子層は、前記シリコン基板と前記第２の素子層との間に設けられ、前記第３の素子層は、前記シリコン基板と前記第１の素子層との間に設けられ、前記第１メモリセルは、第１トランジスタと、第１キャパシタと、を有し、前記第２メモリセルは、第２トランジスタと、第２キャパシタと、を有し、前記第１制御回路は、前記第１メモリセルから読み出される信号を増幅するための第３トランジスタを有し、第１トランジスタのソースまたはドレインの一方、および第２トランジスタのソースまたはドレインの一方は、それぞれ前記第３トランジスタのゲートと電気的にするための第１配線に電気的に接続され、第３トランジスタのソースまたはドレインの一方は、前記駆動回路に電気的にするための第２配線に電気的に接続され、前記第１配線は、前記第１トランジスタが有する第１半導体層および前記第２トランジスタが有する第２半導体層に接し、且つ前記シリコン基板の表面に対して垂直方向または概略垂直方向に設けられ、前記第２配線は、前記第１配線に対して平行な方向または概略平行な方向に設けられる、半導体装置である。
　本発明の一態様において、前記第１制御回路は、第４トランジスタを有し、前記第４トランジスタのソースまたはドレインの一方は、前記第３トランジスタのソースまたはドレインの一方に電気的に接続され、前記第４トランジスタのソースまたはドレインの他方は、前記第２配線に電気的に接続される、半導体装置が好ましい。
　本発明の一態様において、前記第１制御回路は、第５トランジスタおよび第６トランジスタを有し、前記第５トランジスタのソースまたはドレインの一方は、前記第３トランジスタのゲートに電気的に接続され、前記第５トランジスタのソースまたはドレインの他方は、前記第２配線に電気的に接続され、前記第６トランジスタのソースまたはドレインの一方は、前記第３トランジスタのソースまたはドレインの他方に電気的に接続され、前記第６トランジスタのソースまたはドレインの他方は、グラウンド線に電気的に接続される、半導体装置が好ましい。
　本発明の一態様において、前記第１半導体層および第２半導体層は、それぞれチャネル形成領域に金属酸化物を有する、半導体装置が好ましい。
　本発明の一態様において、前記金属酸化物は、Ｉｎと、Ｇａと、Ｚｎと、を含む、半導体装置が好ましい。
　本発明の一態様において、前記第１キャパシタは、前記第１半導体層の下層に設けられ、前記第２キャパシタは、前記第２半導体層の下層に設けられる、半導体装置が好ましい。
　本発明の一態様において、前記第１キャパシタは、前記第１半導体層の上層に設けられ、前記第２キャパシタは、前記第２半導体層の上層に設けられる、半導体装置が好ましい。
　本発明の一態様において、前記第１キャパシタの一方の電極は、前記第１半導体層と同じ層に設けられ、前記第２キャパシタの一方の電極は、前記第２半導体層と同じ層に設けられる、半導体装置が好ましい。
　本発明の一態様は、第１のメモリセルを有する第１の素子層と、第２のメモリセルを有する第２の素子層と、を有し、前記第１の素子層と、前記第２の素子層と、は積層して設けられ、前記第１のメモリセルは、第１トランジスタと、第１キャパシタと、を有し、前記第２のメモリセルは、第２トランジスタと、第３トランジスタと、第２キャパシタと、を有し、前記第１トランジスタのソースまたはドレインの一方は、前記第１キャパシタの一方の電極と電気的に接続され、前記第２トランジスタのソースまたはドレインの一方は、前記第３トランジスタのゲート、および前記第２キャパシタの一方の電極と電気的に接続される、半導体装置である。
　本発明の一態様において、基板を有し、前記第２の素子層は、前記基板と前記第１の素子層との間に設けられる、半導体装置が好ましい。
　本発明の一態様において、前記第１トランジスタは、第１半導体層を有し、前記第２トランジスタは、第２半導体層を有し、前記第１半導体層および第２半導体層は、それぞれチャネル形成領域に金属酸化物を有する、半導体装置が好ましい。
　本発明の一態様において、前記金属酸化物は、Ｉｎと、Ｇａと、Ｚｎと、を含む、半導体装置が好ましい。
　なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。
　本発明の一形態は、新規な構成の半導体装置等を提供することができる。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、製造コストの低減を図ることができる、新規な構成の半導体装置等を提供することができる。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において低消費電力に優れた、新規な構成の半導体装置等を提供することができる。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、装置の小型化を図ることができる、新規な構成の半導体装置等を提供することができる。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、トランジスタの電気特性の変動が小さく信頼性に優れた、新規な構成の半導体装置等を提供することができる。
　複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ずと明らかになるものである。
図１は、半導体装置の構成例を示す（Ａ）ブロック図および（Ｂ）模式図である。 図２は、半導体装置の構成例を示す模式図である。 図３は、半導体装置の構成例を示す（Ａ）模式図および（Ｂ）模式図である。 図４は、半導体装置の構成例を示す回路図である。 図５は、半導体装置の構成例を示すタイミングチャートである。 図６は、半導体装置の構成例を示す（Ａ）ブロック図および（Ｂ）模式図である。 図７は、半導体装置の構成例を示す模式図である。 図８は、半導体装置の構成例を示す回路図である。 図９は、半導体装置の構成例を示す模式図である。 図１０は、半導体装置の構成例を示す（Ａ）模式図および（Ｂ）模式図である。 図１１は、半導体装置の構成例を示す（Ａ）ブロック図および（Ｂ）模式図である。 図１２は、半導体装置の構成例を示す（Ａ）ブロック図および（Ｂ）回路図である。 図１３は、半導体装置の構成例を示すブロック図である。 図１４は、半導体装置の構成例を示す模式図である。 図１５は、半導体装置の構成例を示す模式図である。 図１６は、半導体装置の構成例を示す模式図である。 図１７は、半導体装置の構成例を示す模式図である。 図１８は、半導体装置の構成例を示す（Ａ）回路図および（Ｂ）回路図である。 図１９は、半導体装置の構成例を示す（Ａ）回路図および（Ｂ）回路図である。 図２０は、半導体装置の構成例を示す回路図である。 図２１は、半導体装置の構成例を示す回路図である。 図２２は、半導体装置の構成例を示す回路図である。 図２３は、半導体装置の構成例を示すタイミングチャートである。 図２４は、半導体装置の構成例を示す回路図である。 図２５は、半導体装置の構成例を示す（Ａ）ブロック図および（Ｂ）模式図である。 図２６は、半導体装置の構成例を示す模式図である。 図２７は、半導体装置の構成例を示す（Ａ）模式図および（Ｂ）模式図である。 図２８は、半導体装置の構成例を示す回路図である。 図２９は、半導体装置の構成例を示すタイミングチャートである。 図３０は、半導体装置の構成例を説明する模式図である。 図３１は、半導体装置の構成例を示す模式図である。 図３２は、半導体装置の構成例を示す模式図である。 図３３は、半導体装置の構成例を説明する模式図である。 図３４は、半導体装置の構成例を示す断面模式図である。 図３５は、半導体装置の構成例を示す（Ａ）断面模式図および（Ｂ）断面模式図である。 図３６は、半導体装置の構成例を示す（Ａ）断面模式図、（Ｂ）断面模式図および（Ｃ）断面模式図である。 図３７は、半導体装置の構成例を示す断面模式図である。 図３８は、半導体装置の構成例を示す断面模式図である。 図３９は、半導体装置の構成例を示す（Ａ）上面図、（Ｂ）断面模式図および（Ｃ）断面模式図である。 図４０は、半導体装置の構成例を示す（Ａ）乃至（Ｄ）上面図である。 図４１は、（Ａ）ＩＧＺＯの結晶構造の分類を説明する図、（Ｂ）ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルを説明する図、（Ｃ）ＣＡＡＣ−ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。 図４２は、半導体装置の構成例を説明するブロック図である。 図４３は、半導体装置の構成例を示す概念図である。 図４４は、半導体装置の構成例を示す（Ａ）グラフおよび（Ｂ）グラフである。 図４５は、電子部品の一例を説明する（Ａ）模式図、（Ｂ）模式図である。 図４６は、電子機器の例を示す図である。
　以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
　なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
　図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
　本明細書において、例えば、電源電位ＶＤＤを、電位ＶＤＤ、ＶＤＤ等と省略して記載する場合がある。これは、他の構成要素（例えば、信号、電圧、回路、素子、電極、配線等）についても同様である。
　また、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、”＿２”、”［ｎ］”、”［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。例えば、２番目の配線ＧＬを配線ＧＬ［２］と記載する。
（実施の形態１）
　本発明の一態様である半導体装置、および半導体装置の動作方法の構成例について、図１乃至図５を参照して説明する。
　なお半導体装置は半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置である。本実施の形態で説明する半導体装置は、極小オフ電流のトランジスタを利用した記憶装置として機能する半導体装置として機能させることができる。
　図１（Ａ）は本実施の形態で説明する半導体装置のブロック図である。図１（Ａ）に示す半導体装置１０は、周辺回路２０およびメモリセルアレイ３０を有する。
　周辺回路２０は、ロウドライバ２１およびカラムドライバ２２を有する。ロウドライバ２１およびカラムドライバ２２は、単に駆動回路またはドライバという場合がある。
　ロウドライバ２１は、ワード線ＷＬにメモリセルアレイ３０を駆動するための信号を出力する機能を有する回路である。具体的にロウドライバ２１は、ワード線ＷＬ（図１（Ａ）ではＷＬ＿１およびＷＬ＿Ｎを図示。Ｎは２以上の自然数）にワード信号を伝える機能を有する。ロウドライバ２１は、ワード線側駆動回路という場合がある。なおロウドライバ２１は、指定されたアドレスに応じたワード線ＷＬを選択するためのデコーダ回路、およびバッファ回路等を含む。なおワード線ＷＬは、単に配線と呼ぶ場合がある。
　カラムドライバ２２は、ビット線ＢＬにメモリセルアレイ３０を駆動するための信号を出力する機能を有する回路である。具体的にカラムドライバ２２は、ビット線ＢＬ（図１（Ａ）ではＢＬ＿１およびＢＬ＿２）にデータ信号を伝える機能を有する。カラムドライバ２２は、ビット線側駆動回路という場合がある。なおカラムドライバ２２は、センスアンプ、プリチャージ回路、指定されたアドレスに応じたビット線を選択するためのデコーダ回路等を含む。なおビット線ＢＬは、単に配線と呼ぶ場合がある。なお図面において、ビット線ＢＬは、視認性を高めるため、太線あるいは太い点線等で図示する場合がある。
　ビット線ＢＬに与えられるデータ信号は、メモリセルに書き込まれる信号、またはメモリセルから読み出される信号に相当する。データ信号は、データ１又はデータ０に対応するハイレベル又はローレベルの電位を有する二値の信号として説明する。なおデータ信号は、３値以上の多値でもよい。ハイレベルの電位はＶＤＤ、ローレベルの電位はＶＳＳ、あるいはグラウンド電位（ＧＮＤ）である。ビット線ＢＬに与えられる信号としては、データ信号の他、データを読み出すためのプリチャージ電位等がある。プリチャージ電位はＶＤＤ／２とすることができる。
　メモリセルアレイ３０は、複数、例えばＮ層（Ｎは２以上の自然数）の素子層３４＿１乃至３４＿Ｎを有する。素子層３４＿１は、１以上のメモリセル３１＿１を有する。メモリセル３１＿１は、トランジスタ３２＿１およびキャパシタ３３＿１を有する。素子層３４＿Ｎは、１以上のメモリセル３１＿Ｎを有する。メモリセル３１＿Ｎは、トランジスタ３２＿Ｎおよびキャパシタ３３＿Ｎを有する。なおキャパシタは、容量素子と呼ぶ場合がある。なお素子層は、キャパシタやトランジスタなどの素子が設けられる層であり、導電体、半導体、絶縁体等の部材で構成される層である。
　トランジスタ３２＿１乃至３２＿Ｎは、ワード線ＷＬ＿１乃至ＷＬ＿Ｎに与えられるワード信号に応じてオンまたはオフが制御されるスイッチとして機能する。トランジスタ３２＿１乃至３２＿Ｎは、それぞれ、ソース又はドレインの一方が、ビット線ＢＬのいずれか一（図中、ＢＬ＿１）に接続される。
　トランジスタ３２＿１乃至３２＿Ｎとして、チャネル形成領域に酸化物半導体を有するトランジスタ（以下、ＯＳトランジスタという）で構成されることが好ましい。本発明の一態様の構成では、ＯＳトランジスタを有するメモリセルを用いる構成とすることで、オフ時にソースとドレイン間を流れるリーク電流（以下、オフ電流）が極めて低い特性を利用して、所望の電圧に応じた電荷をソース又はドレインの他方にあるキャパシタ３３＿１乃至３３＿Ｎに保持させることができる。つまり、メモリセル３１＿１乃至３１＿Ｎにおいて、一旦書き込んだデータを長時間保持することができる。そのため、データリフレッシュの頻度を下げ、低消費電力化を図ることができる。
　加えてＯＳトランジスタを用いたメモリセル３１＿１乃至３１＿Ｎでは、電荷の充電又は放電することによってデータの書き換えおよび読み出しが可能となるため、実質的に無制限回のデータの書き込みおよび読み出しが可能である。ＯＳトランジスタを用いたメモリセル３１＿１乃至３１＿Ｎは、磁気メモリあるいは抵抗変化型メモリなどのように原子レベルでの構造変化を伴わないため、書き換え耐性に優れている。またＯＳトランジスタを用いたメモリセル３１＿１乃至３１＿Ｎは、フラッシュメモリのように繰り返し書き換え動作を行っても電子捕獲中心の増加による不安定性が認められない。
　またＯＳトランジスタを用いたメモリセル３１＿１乃至３１＿Ｎは、チャネル形成領域にシリコンを含むトランジスタ（以下、Ｓｉトランジスタ）を有するシリコン基板上などに自由に配置可能であるため、集積化を容易に行うことができる。またＯＳトランジスタは、Ｓｉトランジスタと同様の製造装置を用いて作製することが可能であるため、低コストで作製可能である。
　またＯＳトランジスタは、ゲート電極、ソース電極およびドレイン電極に加えて、バックゲート電極を含むと、４端子の半導体素子とすることができる。ＯＳトランジスタは、ゲート電極またはバックゲート電極に与える電圧に応じて、ソースとドレインとの間を流れる信号の入出力が独立制御可能な電気回路網で構成することができる。そのため、ＬＳＩと同一思考で回路設計を行うことができる。加えてＯＳトランジスタは、高温環境下において、Ｓｉトランジスタよりも優れた電気特性を有する。具体的には、１２５℃以上１５０℃以下といった高温下においてもオン電流とオフ電流の比が大きいため、良好なスイッチング動作を行うことができる。
　なお図１（Ａ）に示すメモリセルは、ＯＳトランジスタをメモリに用いたＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）と呼ぶことができる。一つのトランジスタ、及び一つの容量で構成することができるため、メモリの高密度化を実現できる。また、ＯＳトランジスタを用いることで、データの保持期間を長くすることができる。キャパシタ３３＿１乃至３３＿Ｎは、電極となる導電体の間に絶縁体を挟んだ構成となる。なお電極を構成する導電体としては、金属の他、導電性を付与した半導体層などを用いることができる。また詳細は後述するが、キャパシタ３３＿１乃至３３＿Ｎをトランジスタ３２＿１乃至３２＿Ｎの上方または下方の重なる位置に配置する他、トランジスタ３２＿１乃至３２＿Ｎを構成する半導体層あるいは電極等の一部をキャパシタ３３＿１乃至３３＿Ｎの一方の電極として用いることができる。
　図１（Ａ）で説明した各構成において、本発明の一態様にある素子層３４＿１乃至３４＿Ｎについて説明するため、図１（Ｂ）に図示する模式図を用いて説明する。図１（Ｂ）に示す模式図は、図１（Ａ）で説明した各構成の配置を説明するため、ｘ軸、ｙ軸、ｚ軸方向を規定した斜視図に対応する。なお理解を容易にするため、明細書中、ｘ軸方向を奥行き方向、ｙ軸方向を水平方向、ｚ軸方向を垂直方向と呼ぶ場合がある。
　図１（Ｂ）に図示するように素子層３４＿１乃至３４＿Ｎは、Ｎ層で積層して設けられる。メモリセル３１＿１乃至３１＿Ｎを有する素子層３４＿１乃至３４＿Ｎは、それぞれシリコン基板１１に設けられたカラムドライバ２２と重なる領域を有する。図１（Ｂ）に図示するように素子層３４＿１は、シリコン基板１１と素子層３４＿Ｎとの間に設けられるともいえる。
　また素子層３４＿１が有するメモリセル３１＿１のトランジスタと、素子層３４＿Ｎが有するメモリセル３１＿Ｎのトランジスタと、は、垂直方向に設けられたビット線ＢＬを介して接続される。またビット線ＢＬは、シリコン基板１１に設けられたカラムドライバ２２に接続される。
　ビット線ＢＬ＿１は、メモリセル３１＿１が有するトランジスタの半導体層およびメモリセル３１＿Ｎが有するトランジスタの半導体層に接して設けられる。あるいはビット線ＢＬ＿１は、メモリセル３１＿１が有するトランジスタの半導体層のソースまたはドレインとして機能する領域、およびメモリセル３１＿Ｎが有するトランジスタの半導体層のソースまたはドレインとして機能する領域、に接して設けられる。あるいはビット線ＢＬ＿１は、メモリセル３１＿１が有するトランジスタの半導体層のソースまたはドレインとして機能する領域と接して設けられる導電体、およびメモリセル３１＿Ｎが有するトランジスタの半導体層のソースまたはドレインとして機能する領域と接して設けられる導電体、に接して設けられる。つまりビット線ＢＬは、メモリセル３１＿１が有するトランジスタのソース又はドレインの一方と、メモリセル３１＿Ｎが有するトランジスタのソース又はドレインの一方と、カラムドライバ２２と、を垂直方向で電気的にするための配線であるといえる。
　なおビット線ＢＬは、カラムドライバ２２が設けられるシリコン基板１１の面に垂直方向または概略垂直方向に延びて設けられるということができる。つまり図１（Ｂ）に図示するようにビット線ＢＬは、メモリセル３１＿１が有するトランジスタおよびメモリセル３１＿Ｎが有するトランジスタに接続され、且つ前記シリコン基板の表面（ｘｙ平面）に対して垂直方向または概略垂直方向’（ｚ方向）に設けられる。なお「概略垂直」とは、８５度以上９５度以下の角度で配置されている状態をいう。
　なおシリコン基板１１に設けられたロウドライバ２１と、素子層３４＿１乃至素子層３４＿Ｎの奥行き方向に延びて設けられるワード線ＷＬとは、素子層３４＿１乃至素子層３４＿Ｎにおけるメモリセル３１＿１乃至３１＿Ｎが設けられていない領域、例えば素子層３４＿１乃至素子層３４＿Ｎの外周部における開口部を介して接続する構成とすればよい。シリコン基板１１に設けられたロウドライバ２１と、各素子層に設けられたワード線ＷＬと、の接続は、素子層３４＿１乃至素子層３４＿Ｎの上層に設けられる配線を介して行ってもよい。
　本発明の一形態は、各素子層に設けられるトランジスタとして、オフ電流が極めて低いＯＳトランジスタを用いる。そのため、メモリセルに保持するデータのリフレッシュ頻度を低減することができ、低消費電力化が図られた半導体装置とすることができる。ＯＳトランジスタは、積層して設けることができ、垂直方向に繰り返し同じ製造工程を用いて作製することができ、製造コストの低減を図ることができる。また本発明の一形態は、メモリセルを構成するトランジスタを平面方向でなく、垂直方向に配置してメモリ密度の向上を図ることができ、装置の小型化を図ることができる。またＯＳトランジスタは、高温環境下においてもＳｉトランジスタと比べて電気特性の変動が小さいため、積層且つ集積化した際のトランジスタの電気特性の変動が小さく信頼性に優れた記憶装置として機能する半導体装置とすることができる。また本発明の一態様は、メモリセルアレイから延びて設けられるビット線を垂直方向に設けることで、メモリセルアレイとカラムドライバとのビット線の長さを短くできる。そのため、ビット線の寄生容量を大幅に削減できるため、メモリセルに保持するデータ信号を多値化しても電位を読み出すことができる。
　図２では、図１（Ａ）および図１（Ｂ）を用いて説明した半導体装置１０の垂直方向（ｚ軸方向）に平行な面の断面の模式図について示す。
　図２に図示するように半導体装置１０は、各層の素子層に設けられたメモリセル３１＿１乃至３１＿Ｎと、シリコン基板１１に設けられるカラムドライバ２２と、を最短距離である垂直方向に設けられるビット線ＢＬを介して接続する構成とすることができる。ビット線ＢＬを平面方向に配置する構成と比べて、ビット線ＢＬの本数が増えるものの、１本のビット線に接続されるメモリセル３１＿１乃至３１＿Ｎの数を少なくすることができるため、ビット線ＢＬの寄生容量を小さくできる。そのため、メモリセル３１＿１乃至３１＿Ｎが有するキャパシタ３３＿１乃至３３＿Ｎの容量を小さくしても、電荷の移動に伴うビット線ＢＬの電位を変動させることができる。
　またメモリセル３１＿１乃至３１＿Ｎが有するキャパシタ３３＿１乃至３３＿Ｎの容量を小さくすることができるため、キャパシタ３３＿１乃至３３＿Ｎをトランジスタ３２＿１乃至３２＿Ｎと同じ層に設けることができる。キャパシタ３３＿１乃至３３＿Ｎをトランジスタ３２＿１乃至３２＿Ｎと同じ層に設ける構成とすることで、一層毎の素子層３４＿１乃至３４＿Ｎを薄くすることができる。そのため、半導体装置１０の小型化を図ることができる。
　なおメモリセル３１＿１乃至３１＿Ｎが有するキャパシタ３３＿１乃至３３＿Ｎは、トランジスタ３２＿１乃至３２＿Ｎと同じ層に設ける構成でもよいが、他の構成でもよい。例えば、図３（Ａ）に示す模式図では、素子層３４＿１乃至３４＿Ｎが有するメモリセル３１のキャパシタ３３Ａがトランジスタ３２に対して、垂直方向で上方に設けられる構成を表している。当該構成とすることで、容量を大きくすることができるため、読み出されるデータの信頼性、データの保持時間の向上を図ることができる。加えて図３（Ａ）の構成ではトランジスタ３２の上方に固定電位に一方の電極が接続されたキャパシタ３３Ａの電極を配置することができるため、外部からのノイズの影響を抑制することができる。
　また図３（Ｂ）に示す模式図は、素子層３４＿１乃至３４＿Ｎが有するメモリセル３１のキャパシタ３３Ｂがトランジスタ３２に対して、垂直方向で下方に設けられる構成を表している。当該構成とすることで、容量を大きくすることができるため、読み出されるデータの信頼性、データの保持時間の向上を図ることができる。加えて図３（Ｂ）の構成ではトランジスタ３２と、カラムドライバ２２と、の間に固定電位に一方の電極が接続されたキャパシタ３３Ｂの電極を配置することができるため、カラムドライバ２２のノイズのメモリセル３１への影響を抑制することができる。
　図４は、図１（Ａ）で説明した、素子層３４＿１乃至３４＿Ｎを有するメモリセルアレイ３０の回路構成例と、当該メモリセルに接続されるカラムドライバ２２の具体的な回路構成例と、について説明する回路図である。
　図４にはメモリセルアレイ３０として素子層３４＿１乃至３４＿Ｎを図示している。図４では、ビット線ＢＬ＿Ａに接続されたメモリセルとしてメモリセル３１＿Ｎ＿Ａを図示している。メモリセル３１＿Ｎ＿Ａは、ゲートがワード線ＷＬ＿Ａに接続されたトランジスタ３２Ａとキャパシタ３３を有している。また図４では、ビット線ＢＬ＿Ｂに接続されたメモリセルとしてメモリセル３１＿Ｎ＿Ｂを図示している。メモリセル３１＿Ｎ＿Ｂは、ゲートがワード線ＷＬ＿Ｂに接続されたトランジスタ３２Ｂとキャパシタ３３を有している。各素子層のキャパシタ３３は、固定電位、例えばグラウンド電位が与えられる配線ＶＬに接続される。
　また図４には、カラムドライバ２２が有する回路として、シリコン基板側にあるプリチャージ回路２２＿１、センスアンプ２２＿２、選択スイッチ２２＿３、書き込み読み出し回路２９を示している。プリチャージ回路２２＿１およびセンスアンプ２２＿２を構成するトランジスタは、Ｓｉトランジスタを用いる。選択スイッチ２２＿３についてもＳｉトランジスタを用いることができる。
　プリチャージ回路２２＿１は、ｎチャネル型のトランジスタ２４＿１乃至２４＿３で構成される。プリチャージ回路２２＿１は、プリチャージ線ＰＣＬに与えられるプリチャージ信号に応じて、ビット線ＢＬ＿Ａおよびビット線ＢＬ＿ＢをＶＤＤとＶＳＳの間の電位ＶＤＤ／２に相当する中間電位ＶＰＣにプリチャージするための回路である。
　センスアンプ２２＿２は、配線ＶＨＨまたは配線ＶＬＬに接続された、ｐチャネル型のトランジスタ２５＿１、２５＿２およびｎチャネル型のトランジスタ２５＿３、２５＿４で構成される。配線ＶＨＨまたは配線ＶＬＬは、ＶＤＤ又はＶＳＳを与える機能を有する配線である。トランジスタ２５＿１乃至２５＿４は、インバータループを構成するトランジスタである。センスアンプ２２＿２は、ワード線ＷＬ＿Ａ、ＷＬ＿Ｂをハイレベルとしてメモリセル３１＿Ｎ＿Ａ、３１＿Ｎ＿Ｂを選択することで変化するビット線ＢＬ＿Ａおよびビット線ＢＬ＿Ｂの電位を高電源電位ＶＤＤまたは低電源電位ＶＳＳにする。ビット線ＢＬ＿Ａおよびビット線ＢＬ＿Ｂの電位は、書き込み読み出し回路２９を介して外部に出力することができる。ビット線ＢＬ＿Ａおよびビット線ＢＬ＿Ｂは、ビット線対に相当する。
　また図５では、図４に示す回路図の動作を説明するためのタイミングチャートを示す。図５に示すタイミングチャートにおいて、期間Ｔ１は初期化の動作、期間Ｔ２は書き込みの動作、期間Ｔ３は非アクセス時の動作、期間Ｔ４は読み出しの動作を説明する期間に対応する。なお図５の説明では、選択スイッチ２２＿３が有するスイッチ２３＿Ａ、２３＿Ｂの説明を省略するが、書き込みの動作、および読み出しの動作時において、適宜オンとなるよう選択される。
　図５において、波形間に付された矢印は、動作の理解を容易にするためのものである。信号線のうち、配線ＰＣＬの高レベル（Ｈレベル）はＶＤＤである。ＷＬの高レベルはＶＨＭ（＞ＶＤＤ）であるが、ＶＤＤとしてもよい。
　期間Ｔ１では、配線ＶＰＣ、配線ＶＨＨおよび配線ＶＬＬはＶＤＤ／２とされる。ビット線ＢＬ＿Ａはプリチャージされ、ＶＤＤ／２とする。ビット線ＢＬ＿Ａのプリチャージはプリチャージ回路２２＿１によって行われる。配線ＰＣＬを高レベル（Ｈレベル）にすることで、ビット線ＢＬ＿Ａ（あるいはビット線ＢＬ＿Ｂ）のプリチャージと電位の平滑化が行われる。
　期間Ｔ２では、書き込みアクセスがあると、ビット線ＢＬ＿Ａ（あるいはビット線ＢＬ＿Ｂ）をプリチャージ状態から浮遊状態にする。これは配線ＰＣＬをＨレベルからＬレベルにすることで行われる。ワード線ＷＬ＿ＡをＨレベルにする。ＷＬ＿Ａが選択された後、ＶＨＨはＶＤＤとされ、ＶＬＬはＧＮＤとされる。トランジスタ３２Ａがオンになることで、ビット線ＢＬ＿ＡにデータＤＡ１が書き込まれる。ワード線ＷＬ＿ＡをＬレベルにした後、ビット線ＢＬ＿Ａ（あるいはビット線ＢＬ＿Ｂ）のプリチャージ動作を開始し、これらをＶＤＤ／２にプリチャージしている。
　期間Ｔ３では、配線ＰＣＬはＨレベルであり、ワード線ＷＬ＿ＡはＬレベルである。ＶＰＣ、ＶＨＨおよびＶＬＬはＶＤＤ／２である。ビット線対およびローカルビット線対はＶＤＤ／２にプリチャージされている。ＶＨＨ、ＶＬＬをＶＤＤ／２にしておくことで、センスアンプ２２＿２のリーク電流を低減することができる。
　期間Ｔ４では、読み出しアクセスがあると、ビット線ＢＬ＿Ａ（あるいはビット線ＢＬ＿Ｂ）をプリチャージ状態から浮遊状態にする。次に、ワード線ＷＬ＿ＡをＨレベルにして、トランジスタ３２Ａをオンにする。ビット線ＢＬ＿Ａには、データＤＡ１が書き込まれることとなる。ワード線ＷＬ＿ＡをＨレベルした後、ＶＨＨをＶＤＤにし、かつＶＬＬをＧＮＤにし、センスアンプ２２＿２を差動増幅回路として機能させ、ビット線ＢＬ＿ＡのデータＤＡ１を増幅する。ビット線ＢＬ＿ＡのデータＤＡ１は書き込み読み出し回路２９によって読み出される。
　本発明の一形態の半導体装置は、各素子層に設けられるトランジスタとして、オフ電流が極めて低いＯＳトランジスタを用いる。ＯＳトランジスタは、Ｓｉトランジスタが設けられるシリコン基板上に積層して設けることができる。そのため、垂直方向に繰り返し同じ製造工程を用いて作製することができ、製造コストの低減を図ることができる。また本発明の一形態は、メモリセルを構成するトランジスタを平面方向でなく、垂直方向に配置してメモリ密度の向上を図ることができ、装置の小型化を図ることができる。
（実施の形態２）
　本発明の一態様である半導体装置の構成例について、図６乃至図１０を参照して説明する。実施の形態１と同じ符号を付した構成については、実施の形態１の説明を援用し、説明を省略する場合がある。
　図６（Ａ）には、半導体装置１０Ａのブロック図を示す。
　周辺回路２０は、ロウドライバ２１、カラムドライバ２２および切り替え回路が設けられる素子層２６を有する。切り替え回路は、単に駆動回路という場合がある。切り替え回路は、メモリセルと、カラムドライバと、の間の導通状態を制御する機能を有するトランジスタを有する。
　切り替え回路が設けられる素子層２６は、カラムドライバ２２をビット線ＢＬに選択的に接続する機能を有する。切り替え回路は、カラムドライバ２２から出力される選択信号に応じて、所定のビット線とカラムドライバ２２のセンスアンプなどの駆動回路とを接続するマルチプレクサとしての機能を有する。切り替え回路は、切り替え回路で選択されたビット線ＢＬにメモリセルアレイ３０を駆動するための信号を出力する機能を有する回路である。
　図６（Ａ）の半導体装置において、切り替え回路が設けられる素子層２６は、垂直方向において、カラムドライバ２２に接続されたビット線ＢＬの本数を低減し、データの書き込み時間の短縮、読み出し精度の向上を図ることができる。
　また切り替え回路を構成するトランジスタは、ＯＳトランジスタであることが好ましい。ＯＳトランジスタを用いた切り替え回路を有する素子層２６は、Ｓｉトランジスタを用いた回路上などに自由に配置可能であるため、集積化を容易に行うことができる。またＯＳトランジスタは、Ｓｉトランジスタと同様の製造装置を用いて作製することが可能であるため、低コストで作製可能である。
　図６（Ａ）で説明した各構成において、本発明の一態様にある素子層３４＿１乃至３４＿Ｎおよび切り替え回路を有する素子層２６について説明するため、図６（Ｂ）に図示する模式図を用いて説明する。図６（Ｂ）に示す模式図は、図６（Ａ）で説明した各構成の配置を説明するため、ｘ軸、ｙ軸、ｚ軸方向を規定した斜視図に対応する。
　図６（Ｂ）に図示するように半導体装置１０Ａにおいて、切り替え回路を構成するトランジスタが設けられる素子層２６がＶ層（Ｖは１以上の自然数）、素子層３４＿１乃至素子層３４＿ＮがＮ層あり、合計（Ｎ＋Ｖ）層のＯＳトランジスタを有する層がシリコン基板１１上に積層して設けられる。素子層３４＿１乃至素子層３４＿Ｎが有するメモリセル３１＿１乃至３１＿Ｎ、および切り替え回路を構成するトランジスタが設けられる素子層２６は、それぞれシリコン基板１１に設けられたカラムドライバ２２と重なる領域を有する。図６（Ｂ）に図示するように素子層２６は、シリコン基板１１と素子層３４＿１との間に設けられるともいえる。また図６（Ｂ）に図示するように素子層３４＿１は、シリコン基板１１と素子層３４＿Ｎとの間に設けられるともいえる。
　また素子層３４＿１が有するメモリセル３１＿１のトランジスタと、素子層３４＿Ｎが有するメモリセル３１＿Ｎのトランジスタと、は、垂直方向に設けられたビット線ＢＬを介して接続される。またビット線ＢＬは、切り替え回路を構成するトランジスタが設けられる素子層２６に接続される。素子層２６は、シリコン基板１１に設けられたカラムドライバ２２に接続される。
　ビット線ＢＬ＿１は、メモリセル３１＿１が有するトランジスタの半導体層に接して設けられる。あるいはビット線ＢＬ＿１は、メモリセル３１＿１が有するトランジスタの半導体層のソースまたはドレインとして機能する領域に接して設けられる。あるいはビット線ＢＬ＿１は、メモリセル３１＿１が有するトランジスタの半導体層のソースまたはドレインとして機能する領域と接して設けられる導電体に接して設けられる。つまりビット線ＢＬは、メモリセル３１＿１が有するトランジスタのソース又はドレインの一方と、メモリセル３１＿Ｎが有するトランジスタのソース又はドレインの一方と、素子層２６と、を垂直方向で電気的にするための配線であるといえる。
　本発明の一形態は、各素子層に設けられるトランジスタとして、オフ電流が極めて低いＯＳトランジスタを用いる。そのため、メモリセルに保持するデータのリフレッシュ頻度を低減することができ、低消費電力化が図られた半導体装置とすることができる。ＯＳトランジスタは、積層して設けることができ、垂直方向に繰り返し同じ製造工程を用いて作製することができ、製造コストの低減を図ることができる。また本発明の一形態は、メモリセルを構成するトランジスタを平面方向でなく、垂直方向に配置してメモリ密度の向上を図ることができ、装置の小型化を図ることができる。またＯＳトランジスタは、高温環境下においてもＳｉトランジスタと比べて電気特性の変動が小さいため、積層且つ集積化した際のトランジスタの電気特性の変動が小さく信頼性に優れた記憶装置として機能する半導体装置とすることができる。
　加えて本発明の一形態は切り替え回路を有する素子層を備えている。切り替え回路は、カラムドライバが有するセンスアンプに接続されたビット線ＢＬの本数を低減することができる。そのため、ビット線ＢＬの負荷を低減することができる。切り替え回路は、垂直方向において、カラムドライバに接続されたビット線ＢＬの本数を低減し、データの書き込み時間の短縮、読み出し精度の向上を図ることができる。また、不要なビット線を充放電することを避けることができ、低消費電力化が図られた半導体装置とすることができる。センスアンプ等の回路の直上にメモリセルを配置することが可能なため、半導体装置の小型化を図ることができる。またメモリセルが有するキャパシタの容量を小さくしても動作させることが可能となる。また本発明の一態様は、メモリセルアレイから延びて設けられるビット線を垂直方向に設けることで、メモリセルアレイとカラムドライバとのビット線の長さを短くできる。そのため、ビット線の寄生容量を大幅に削減できるため、メモリセルに保持するデータ信号の多値化しても電位を読み出すことができる。
　図７では、図６（Ａ）および図６（Ｂ）を用いて説明した半導体装置１０Ａの垂直方向（ｚ軸方向）に平行な面の断面の模式図について示す。
　図７に図示するように半導体装置１０Ａは、各層の素子層に設けられたメモリセル３１＿１乃至３１＿Ｎと、素子層２６と、シリコン基板１１に設けられるカラムドライバ２２と、を最短距離である垂直方向に設けられるビット線ＢＬを介して接続する構成とすることができる。切り替え回路２７を有する素子層２６の数が増えるものの、カラムドライバ２２が有するセンスアンプに接続されたビット線ＢＬの本数を低減することができる。そのため、ビット線ＢＬの負荷を低減することができる。
　また図７に図示するように切り替え回路２７が有するトランジスタ２８＿１乃至２８＿ｎ（ｎは２以上の自然数）は、カラムドライバ２２から出力される選択信号ＭＵＸに応じて選択されたビット線ＢＬの電位を信号ＢＬ＿ＯＵＴとしてカラムドライバ２２に出力することができる。なお図７に示す半導体装置１０Ａは、ユニット３０＿１として表すことができる。
　図８には、メモリセルアレイ３０として素子層３４＿１乃至３４＿Ｎの他、トランジスタ２８＿ａ、２８＿ｂを有する素子層２６を加えた回路図を図示している。図８に図示するトランジスタ２８＿ａ、２８＿ｂを有する素子層２６上には、素子層３４＿１乃至３４＿Ｎが設けられ、ビット線ＢＬ＿ＡおよびＢＬ＿Ｂが垂直方向に設けられる。つまり周辺回路の一部を構成する切り替え回路を有する素子層は、素子層３４＿１乃至３４＿Ｎと同様に積層して設けることができる。ビット線ＢＬ＿ＡおよびＢＬ＿Ｂは、トランジスタ２８＿ａ、２８＿ｂのソース又はドレインの一方に接続される。
　また図８には、カラムドライバ２２が有する回路として、シリコン基板側にあるプリチャージ回路２２＿１、センスアンプ２２＿２、スイッチ回路２２＿３、および書き込み読み出し回路２９を示している。プリチャージ回路２２＿１およびセンスアンプ２２＿２を構成するトランジスタは、Ｓｉトランジスタを用いる。選択スイッチ２２＿３についてもＳｉトランジスタを用いることができる。トランジスタ２８＿ａ、２８＿ｂのソース又はドレインの他方は、プリチャージ回路２２＿１およびセンスアンプ２２＿２を構成するトランジスタに接続される。また図８では、スイッチ回路２２＿３が有するスイッチ回路２３＿Ａに接続される配線に接続される素子層３４＿１乃至３４＿Ｎ、および素子層２６を表すブロックの他、スイッチ回路２２＿３が有するスイッチ回路２３＿Ｂに接続される配線に接続される素子層３４＿１乃至３４＿Ｎ、および素子層２６を表すブロックを図示している。
　切り替え回路を有する素子層２６では、ビット線ＢＬ＿ＡまたはＢＬ＿Ｂを選択して、プリチャージ回路２２＿１およびセンスアンプ２２＿２に接続される一対の配線の一方、およびスイッチ２３＿Ａに接続される。またもう一対の切り替え回路を有する素子層２６でも、ビット線ＢＬを選択して、プリチャージ回路２２＿１およびセンスアンプ２２＿２に接続される一対の配線の他方、およびスイッチ２３＿Ｂに接続される。選択されたビット線に接続された、メモリセルのワード線をハイレベルとして選択することでプリチャージされたビット線の電位が変化し、当該変化に応じてプリチャージ回路２２＿１およびセンスアンプ２２＿２に接続された一対の配線の電位が高電源電位ＶＤＤまたは低電源電位ＶＳＳとなる。当該電位は、スイッチ回路２２＿３および書き込み読み出し回路２９を介して外部に出力することができる。
　図８に図示するように半導体装置１０Ａは、切り替え回路を有する素子層２６の数が増えるものの、複数のビット線ＢＬのいずれか一を選択して、カラムドライバ２２に接続することができる。そのため、少ない本数のビット線ＢＬをセンスアンプ２２＿２に接続する構成とすることができ、ビット線ＢＬの負荷を低減することができる。
　なお図７で図示した半導体装置１０Ａにおけるユニット３０＿１は、垂直方向に積層して設ける構成とすることができる。図９には、図７で説明したユニット３０＿１をＭ段（ユニット３０＿１乃至３０＿Ｍ、Ｍは２以上）積層した構成の半導体装置１０Ａを図示する。図９は、半導体装置の垂直方向（ｚ軸方向）に平行な面の断面の模式図に相当する。つまり図９に示す半導体装置１０Ａの構成は、図７で図示した素子層の積層を、合計Ｍ×（Ｎ＋Ｖ）層とした構成である。
　図９に図示するように半導体装置１０Ａは、ユニット３０＿１乃至３０＿Ｍにおいて、それぞれ切り替え回路２７＿１乃至２７＿Ｍを備える。切り替え回路２７＿１乃至２７＿Ｍは、選択信号ＭＵＸが入力されることで信号ＢＬ＿ＯＵＴを出力する。信号ＢＬ＿ＯＵＴが出力される複数の配線のいずれか一は、選択信号ＳＥＬで切り替え可能なスイッチ回路９８で選択され、ビット線ＢＬとは異なる配線ＧＢＬを介してカラムドライバ２２に接続される。なおスイッチ回路９８は、切り替え回路２７＿１乃至２７＿Ｍを構成するＯＳトランジスタを用いることができる。
　当該構成とすることで、ユニット３０＿１乃至３０＿Ｍそれぞれの素子層３４＿１乃至３４＿Ｎの積層数を削減することができる。そのため、ユニット３０＿１乃至３０＿Ｍそれぞれのビット線ＢＬの長さを短くすることができ、ビット線ＢＬの負荷を低減することができる。なお図面において、配線ＧＢＬは、視認性を高めるため、太線あるいは太い点線等で図示する場合がある。配線ＧＢＬは、グローバルビット線と呼ぶ場合がある。
　なお図９に示す配線ＧＢＬは、ＯＳトランジスタを有する素子層を作製した後に、設けることが可能である。例えば、図１０（Ａ）に図示する断面図の模式図のように、ＯＳトランジスタを有する素子層を作製し、各素子層を取り囲む封止層７０Ａの外周に開口を設けて、当該開口に配線ＧＢＬを設けることができる。あるいは、図１０（Ａ）に図示する断面図の模式図のように、ＯＳトランジスタを有する素子層を作製し、各素子層を一括して取り囲む封止層７０Ｂの外周に開口を設けて、当該開口に配線ＧＢＬを設けることができる。なお配線ＧＢＬを備えた各素子層の詳細については、実施の形態３で詳述する。
　本発明の一形態の半導体装置は、各素子層に設けられるトランジスタとして、オフ電流が極めて低いＯＳトランジスタを用いる。ＯＳトランジスタは、Ｓｉトランジスタが設けられるシリコン基板上に積層して設けることができる。そのため、垂直方向に繰り返し同じ製造工程を用いて作製することができ、製造コストの低減を図ることができる。また本発明の一形態は、メモリセルを構成するトランジスタを平面方向でなく、垂直方向に配置してメモリ密度の向上を図ることができ、装置の小型化を図ることができる。
　加えて本発明の一形態は、切り替え回路を有する素子層を備えている。切り替え回路は、垂直方向において、カラムドライバに接続されたビット線ＢＬの本数を低減し、データの書き込み時間の短縮、読み出し精度の向上を図ることができる。また、不要なビット線を充放電することを避けることができ、低消費電力化が図られた半導体装置とすることができる。
（実施の形態３）
　本発明の一態様である半導体装置の構成例について、図１１乃至図２４を参照して説明する。実施の形態１と同じ符号を付した構成については、実施の形態１の説明を援用し、説明を省略する場合がある。
　図１１（Ａ）には、半導体装置１０Ｂのブロック図を示す。
　周辺回路２０は、ロウドライバ２１と、カラムドライバ２２と、制御回路が設けられる素子層４０と、を有する。制御回路は、ＯＳトランジスタで構成されるセンスアンプとして機能する回路を有する。
　制御回路が設けられる素子層４０は、ＯＳトランジスタで構成されるセンスアンプとして機能する回路を有する。ＯＳトランジスタで構成されるセンスアンプは、各メモリセルへのデータ信号の書き込みまたは読み出しの他、メモリセル３１＿１乃至３１＿Ｎを含むユニット５０＿１乃至５０＿Ｍを選択するための切り替え回路として機能する。素子層４０には、カラムドライバ２２からＯＳトランジスタで構成されるセンスアンプを駆動するための制御信号ＷＥ，ＲＥ，ＭＵＸが与えられる。センスアンプとして機能する回路は、メモリセルへのデータ信号の読み出しまたは書き込みを制御するためのトランジスタを有するため、制御回路という場合がある。
　図１１（Ａ）の半導体装置において、制御回路は、増幅器として機能させることができる。当該構成にすることで、読み出し時にビット線ＢＬのわずかな電位差を増幅して、Ｓｉトランジスタを用いたセンスアンプを駆動することができる。
　また制御回路を構成するトランジスタは、ＯＳトランジスタであることが好ましい。ＯＳトランジスタを用いた制御回路を有する素子層４０は、Ｓｉトランジスタを用いた回路上などに自由に配置可能であるため、集積化を容易に行うことができる。またＯＳトランジスタは、Ｓｉトランジスタと同様の製造装置を用いて作製することが可能であるため、低コストで作製可能である。
　図１１（Ａ）で説明した各構成において、本発明の一態様にある素子層３４＿１乃至３４＿Ｎおよび制御回路を有する素子層４０について説明するため、図１１（Ｂ）に図示する模式図を用いて説明する。図１１（Ｂ）に示す模式図は、図１１（Ａ）で説明した各構成の配置を説明するため、ｘ軸、ｙ軸、ｚ軸方向を規定した斜視図に対応する。
　図１１（Ｂ）に図示するように半導体装置１０Ｂにおいて、制御回路を構成するトランジスタが設けられる素子層４０がＶ層（Ｖは１以上の自然数）、素子層３４＿１乃至素子層３４＿ＮがＮ層あり、合計（Ｎ＋Ｖ）層のＯＳトランジスタを有する層がシリコン基板１１上に積層して設けられる。素子層３４＿１乃至素子層３４＿Ｎが有するメモリセル３１＿１乃至３１＿Ｎ、および制御回路を構成するトランジスタが設けられる素子層４０は、それぞれシリコン基板１１に設けられたカラムドライバ２２と重なる領域を有する。図１１（Ｂ）に図示するように素子層４０は、シリコン基板１１と素子層３４＿１との間に設けられるともいえる。また図１１（Ｂ）に図示するように素子層３４＿１は、シリコン基板１１と素子層３４＿Ｎとの間に設けられるともいえる。
　また素子層３４＿１が有するメモリセル３１＿１のトランジスタと、素子層３４＿Ｎが有するメモリセル３１＿Ｎのトランジスタと、は、垂直方向に設けられたビット線ＢＬを介して接続される。またビット線ＢＬは、制御回路を構成するトランジスタが設けられる素子層４０に接続される。素子層４０は、ビット線ＢＬとは別に設けられた配線ＧＢＬ（図示せず）を介して、シリコン基板１１に設けられたカラムドライバ２２に接続される。なお図面において、配線ＧＢＬは、視認性を高めるため、太線あるいは太い点線等で図示する場合がある。
　ビット線ＢＬ＿１は、メモリセル３１＿１が有するトランジスタの半導体層に接して設けられる。あるいはビット線ＢＬ＿１は、メモリセル３１＿１が有するトランジスタの半導体層のソースまたはドレインとして機能する領域に接して設けられる。あるいはビット線ＢＬ＿１は、メモリセル３１＿１が有するトランジスタの半導体層のソースまたはドレインとして機能する領域と接して設けられる導電体に接して設けられる。つまりビット線ＢＬは、メモリセル３１＿１が有するトランジスタのソースまたはドレインの一方と、メモリセル３１＿Ｎが有するトランジスタのソースまたはドレインの一方と、素子層４０と、を垂直方向で電気的にするための配線であるといえる。
　半導体装置１０Ｂは、１種類のメモリセルを有しているが、２種類以上のメモリセルを有していてもよい。図１２（Ａ）は、半導体装置１０Ｃの構成例を示すブロック図であり、半導体装置１０Ｂの変形例である。半導体装置１０Ｃは、メモリセルアレイ３０にメモリセル３１の他、メモリセル３１と異なる構成であるメモリセル５１が設けられる点が半導体装置１０Ｂと異なる。半導体装置１０Ｃは、１以上のメモリセル５１により構成されている素子層５４を有する。
　半導体装置１０Ｃにおいて、素子層５４は素子層３４＿ｉ（ｉは１以上Ｎ−１以下の整数）と素子層３４＿ｉ＋１との間に設けることができる。なお、素子層５４は２層以上設けられていてもよい。半導体装置１０Ｃが素子層５４を２層以上有する場合、例えば第１の素子層５４と第２の素子層との間には素子層３４が設けられていてもよいし、設けられていなくてもよい。
　半導体装置１０Ｃでは、ロウドライバ２１はワード線ＷＬ２を介してメモリセル５１と電気的に接続されている。半導体装置１０Ｃが有するロウドライバ２１は、ワード線ＷＬの他、ワード線ＷＬ２にメモリセルアレイ３０を駆動するための信号を出力する機能を有する。具体的にロウドライバ２１は、ワード線ＷＬだけでなく、ワード線ＷＬ２にワード信号を伝える機能を有する。なお、ワード線ＷＬ２にワード信号を伝える機能を有するロウドライバを、ワード線ＷＬにワード信号を伝える機能を有するロウドライバとは別に設けてもよい。また、ワード線ＷＬ２は、単に配線と呼ぶ場合がある。
　図１２（Ｂ）は、メモリセル５１の構成例を示す回路図である。メモリセル５１は、トランジスタ５５と、トランジスタ５６と、容量素子５７と、を有する。
　トランジスタ５５のソースまたはドレインの一方は、トランジスタ５６のゲートと電気的に接続されている。トランジスタ５６のゲートは、容量素子５７の一方の電極と電気的に接続されている。トランジスタ５５のソースまたはドレインの他方、およびトランジスタ５６のソースまたはドレインの一方は、配線ＢＬと電気的に接続されている。トランジスタ５６のソースまたはドレインの他方は、配線ＳＬと電気的に接続されている。容量素子５７の他方の電極は、配線ＣＡＬと電気的に接続されている。ここで、トランジスタ５５のソースまたはドレインの一方と、トランジスタ５６のゲートと、容量素子５７の一方の電極と、が電気的に接続されるノードをノードＮとする。
　配線ＣＡＬは、容量素子５７の他方の電極に所定の電位を印加するための配線としての機能を有する。メモリセル５１からデータを読み出す際の配線ＣＡＬの電位を、メモリセル５１にデータを書き込む際、およびメモリセル５１にデータを保持している最中の配線ＣＡＬの電位と異ならせる。これにより、メモリセル５１からデータを読み出す際のトランジスタ５６の見かけのしきい値電圧を、メモリセル５１にデータを書き込む際、およびメモリセル５１にデータを保持している最中のトランジスタ５６の見かけのしきい値電圧と異ならせることができる。
　メモリセル５１が図１２（Ｂ）に示す構成である場合、メモリセル５１にデータを書き込む際、およびメモリセル５１にデータを保持している最中は、メモリセル５１に書き込まれたデータによらず、配線ＳＬと配線ＢＬとの間に電流が流れない。一方、メモリセル５１からデータを読み出す際は、配線ＳＬと配線ＢＬとの間に、メモリセル５１に保持されたデータに対応する電流が流れる。
　トランジスタ５５は、ＯＳトランジスタとすることが好ましい。前述のように、ＯＳトランジスタはオフ電流が極めて低い。よって、メモリセル５１に書き込まれたデータに対応する電荷を、ノードＮに長時間保持させることができる。つまり、メモリセル５１において、一旦書き込んだデータを長時間保持することができる。そのため、データリフレッシュの頻度を下げ、本発明の一態様の半導体装置の消費電力を低減させることができる。
　またＯＳトランジスタを用いたメモリセル５１は、シリコン基板上などに自由に配置可能であるため、集積化を容易に行うことができる。なお、メモリセル５１の集積化の観点から、トランジスタ５６をＯＳトランジスタとすることが好ましい。
　トランジスタ５５は、バックゲート電極を有することが好ましい。バックゲート電極に印加する電位を制御することで、トランジスタ５５のしきい値電圧を制御することができる。これにより、例えばトランジスタ５５のオン電流を大きくし、オフ電流を小さくすることができる。なお、トランジスタ５６がＯＳトランジスタである場合は、トランジスタ５６にもバックゲート電極を設けることが好ましい。
　図１２（Ｂ）に示す構成のメモリセル５１は、ＯＳトランジスタをメモリに用いたＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ＲＡＭ）と呼ぶことができる。ＮＯＳＲＡＭは、非破壊読み出しを行うことができるという特徴を有する。一方、メモリセル３１に適用することができるＤＯＳＲＡＭは、保持されたデータを読み出す際は破壊読み出しを行う。
　半導体装置１０Ｃの動作について説明する。カラムドライバ２２からメモリセルアレイ３０に書き込まれるデータは、メモリセル３１に保持される。メモリセル３１に保持されたデータのうち、読み出し頻度が高いデータは、メモリセル３１からメモリセル５１に書き移す。前述のように、ＮＯＳＲＡＭであるメモリセル５１は非破壊読み出しを行うことができるので、データリフレッシュの頻度を下げることができる。よって、本発明の一態様の半導体装置の消費電力を低減させることができる。
　また、ノードＮの電位は、メモリセル５１に書き込まれたデータだけでなく、配線ＣＡＬの電位に応じて変動する。このため、メモリセル５１にデータを書き込んだ後、配線ＣＡＬの電位を調整することにより、メモリセル５１に保持されたデータを補正することができる。例えば、メモリセル５１に保持されたデータを補正する場合、メモリセル５１からデータを読み出す際の配線ＣＡＬの電位を、メモリセル５１に保持されたデータを補正しない場合にメモリセル５１からデータを読み出す際の配線ＣＡＬの電位と異ならせることができる。よって、例えばメモリセルに書き込まれたデータが画像データである場合、半導体装置１０Ｃは画像処理を行うことができる。したがって、半導体装置１０Ｃは、例えば画像エンジンとすることができる。
　なお、半導体装置１０Ｃにおいて、ｉはＮ／２、またはその近傍の値とすることが好ましい。これにより、例えばメモリセル５１からメモリセル３１＿１までの配線距離、またはメモリセル５１からメモリセル３１＿Ｎまでの配線距離を短くすることができる。これにより、メモリセル５１から例えばメモリセル３１＿１、またはメモリセル３１＿Ｎにデータを書き移す際の、配線ＢＬ等の配線抵抗によるデータ電位の低下を抑制することができる。
　図１３は、半導体装置１０Ｄの構成例を示すブロック図であり、半導体装置１０Ｃの変形例である。半導体装置１０Ｄの構成は、素子層３４＿１の前、つまり素子層３４＿１と素子層４０との間に素子層５４が設けられている点が、半導体装置１０Ｃの構成と異なる。
　半導体装置１０Ｄは、センスアンプ等が設けられる素子層４０と、素子層５４と、の間の配線距離が短いという特徴を有する。これにより、メモリセル５１の配線抵抗の増加に起因する動作のし難さを解消することが可能となり、メモリセル５１の動作の制御を行いやすくなる。なお、素子層３４＿Ｎの後、つまり例えば素子層３４＿Ｎの上に素子層５４を設けてもよい。
　図１４は、図１２（Ａ）に示す半導体装置１０Ｃの各構成の配置を説明するため、ｘ軸、ｙ軸、ｚ軸方向を規定した斜視図である。また、図１５は、図１３に示す半導体装置１０Ｄの各構成の配置を説明するため、ｘ軸、ｙ軸、ｚ軸方向を規定した斜視図である。
　図１４に示す構成の半導体装置１０Ｃ、および図１５に示す構成の半導体装置１０Ｄにおいて、制御回路を構成するトランジスタが設けられる素子層４０がでＶ層、素子層３４＿１乃至素子層３４＿ＮがＮ層、素子層５４が１層あり、合計（Ｎ＋Ｖ＋１）層のＯＳトランジスタを有する層がシリコン基板１１上に積層して設けられる。素子層５４が有するメモリセル５１は、シリコン基板１１に設けられたカラムドライバ２２と重なる領域を有する。なお、素子層５４は２層以上設けてもよい。例えば、素子層５４をＨ層（Ｈは１以上の整数）設けてもよい。半導体装置１０Ｃに素子層５４をＨ層設ける場合、半導体装置１０Ｃには、合計（Ｎ＋Ｖ＋Ｈ）層のＯＳトランジスタを有する層が設けられる。
　図１６は、半導体装置１０Ｅの構成例を説明する、ｘ軸、ｙ軸、ｚ軸方向を規定した斜視図である。半導体装置１０Ｅでは、ＤＯＳＲＡＭを有することができる素子層３４＿ｉと素子層３４＿ｉ＋１との間に、センスアンプを有する素子層４０を設けることができる。また、素子層３４＿ｉと素子層４０との間、素子層４０と素子層３４＿ｉ＋１との間にそれぞれＮＯＳＲＡＭを有することができる素子層５４１を設けることができる。つまり、２つの素子層３４の間に素子層４０および素子層５４を設けることができる。なお、半導体装置１０Ｅでは、素子層５４を１層だけ設けてもよいし、３層以上設けてもよい。
　本発明の一形態は、各素子層に設けられるトランジスタとして、オフ電流が極めて低いＯＳトランジスタを用いる。そのため、メモリセルに保持するデータのリフレッシュ頻度を低減することができ、低消費電力化が図られた半導体装置とすることができる。ＯＳトランジスタは、積層して設けることができ、垂直方向に繰り返し同じ製造工程を用いて作製することができ、製造コストの低減を図ることができる。また本発明の一形態は、メモリセルを構成するトランジスタを平面方向でなく、垂直方向に配置してメモリ密度の向上を図ることができ、装置の小型化を図ることができる。またＯＳトランジスタは、高温環境下においてもＳｉトランジスタと比べて電気特性の変動が小さいため、積層且つ集積化した際のトランジスタの電気特性の変動が小さく信頼性に優れた記憶装置として機能する半導体装置とすることができる。
　加えて本発明の一形態は制御回路を有する素子層を備えている。制御回路は、増幅器として機能させることができる。当該構成にすることで、読み出し時にビット線ＢＬのわずかな電位差を増幅して、Ｓｉトランジスタを用いたセンスアンプを駆動することができる。Ｓｉトランジスタを用いたセンスアンプ等の回路を小型化できるため、半導体装置の小型化を図ることができる。またメモリセルが有するキャパシタの容量を小さくしても動作させることが可能となる。また本発明の一態様は、メモリセルアレイから延びて設けられるビット線を垂直方向に設けることで、メモリセルアレイとカラムドライバとのビット線の長さを短くできる。そのため、ビット線の寄生容量を大幅に削減できるため、メモリセルに保持するデータ信号の多値化しても電位を読み出すことができる。また本発明の一態様は、メモリセルに保持されたデータを電流として読み出すことができるため、多値化してもデータの読み出しを容易に行うことができる。
　図１７では、図１１（Ａ）および図１１（Ｂ）を用いて説明した半導体装置１０Ｂの垂直方向（ｚ軸方向）に平行な面の断面の模式図について示す。
　図１７に図示するように半導体装置１０Ｂは、各層の素子層に設けられたメモリセル３１＿１乃至３１＿Ｎと、素子層４０と、シリコン基板１１に設けられるカラムドライバ２２と、を最短距離である垂直方向に設けられるビット線ＢＬおよび配線ＧＢＬを介して接続する構成とすることができる。制御回路を構成するトランジスタを有する素子層４０の数が増えるものの、カラムドライバ２２に接続する垂直方向に設けられた配線の本数を低減することができる。ビット線ＢＬの負荷が低減されることで、書き込み時間の短縮や、データを読み出しやすくすること、ができる。
　また図１７に図示するように素子層４０が有するトランジスタ４１乃至４４は、カラムドライバ２２から出力される制御信号ＷＥ、ＲＥ、および選択信号ＭＵＸに応じて制御される。各トランジスタは、制御信号および選択信号に応じて、配線ＧＢＬを介してビット線ＢＬの電位をカラムドライバ２２に出力することができる。なお図１７に示す半導体装置１０Ｂは、ユニット５０＿１として表すことができる。
　次いで素子層４０が有するＯＳトランジスタで構成されるセンスアンプとして機能する回路の具体的な構成例について、図１８（Ａ）、（Ｂ）および図１９（Ａ）、（Ｂ）を参照して説明する。
　図１８（Ａ）には、図１７で示すユニット５０＿１に相当するユニット５０を示す。図１９（Ａ）に示すユニット５０において、素子層４０Ａは、トランジスタ４１乃至４４を有する。トランジスタ４１乃至４４はそれぞれＯＳトランジスタで構成することができ、ｎチャネル型のトランジスタとして図示している。
　トランジスタ４１は、メモリセルからデータ信号を読み出す期間において、ビット線ＢＬの電位に応じた電位に配線ＧＢＬを増幅するための、ソースフォロワを構成するトランジスタである。トランジスタ４２は、ゲートに入力された選択信号ＭＵＸに応じて、ソースとドレインとの間のオンまたはオフを制御するスイッチとして機能するトランジスタである。トランジスタ４３は、ゲートに入力された書き込み制御信号ＷＥに応じて、ソースとドレインとの間のオンまたはオフを制御するスイッチとして機能するトランジスタである。トランジスタ４４は、ゲートに入力された読出し制御信号ＲＥに応じて、ソースとドレインとの間のオンまたはオフを制御するスイッチとして機能するトランジスタである。なおトランジスタ４４のソース側は、固定電位であるグラウンド電位ＧＮＤが与えられる。
　なお図１８（Ａ）に示す素子層４０Ａの構成は、図１８（Ｂ）および図１９（Ａ）、（Ｂ）に示す変形例を適用可能である。図１８（Ｂ）の素子層４０Ｂは、トランジスタ４３のソースまたはドレインの一方の接続を、配線ＧＢＬからトランジスタ４１のソースまたはドレインの一方に切り替えた構成である。図１９（Ａ）の素子層４０Ｃは、トランジスタ４２の機能をカラムドライバ２２で行うことで、トランジスタ４２を省略した構成に相当する。図１９（Ｂ）の素子層４０Ｄは、トランジスタ４４を省略した構成に相当する。
　図２０には、図１７で説明したユニット５０＿１を積層した構成の模式図を示す。図１７で図示するように、図２０に図示する半導体装置１０Ｂは、各素子層に設けられたメモリセル３１＿１乃至３１＿Ｎを有する。図２０に図示する半導体装置１０Ｂは、メモリセル３１＿１乃至３１＿Ｎと、素子層４０＿１乃至４０＿Ｍと、を最短距離である垂直方向に設けられるビット線ＢＬを介して接続し、配線ＧＢＬを介して素子層４０をカラムドライバ２２に接続する構成とする。
　なお図１８で図示した半導体装置１０ＢにおけるＭ段のユニット５０＿１乃至５０＿Ｍは、垂直方向に積層して設ける構成とすることができる。図１８に図示するように半導体装置１０Ｂは、ユニット５０＿１乃至５０＿Ｍにおいて、それぞれＯＳトランジスタで構成されるセンスアンプとして機能する回路を備える素子層４０＿１乃至４０＿Ｍを有する。つまり図２０に示す半導体装置１０Ｂの構成は、図１７で図示した素子層の積層を、合計Ｍ×（Ｎ＋Ｖ）層とした構成である。
図２１には、ユニット５０として図１４に示す半導体装置１０Ｄを適用した構成の模式図を示す。ユニット５０＿１乃至ユニット５０＿Ｍのそれぞれについて、素子層４０と、素子層５４と、素子層３４＿１乃至素子層３４＿Ｎとが垂直方向に積層して設けられる。なお、ユニット５０として半導体装置１０Ｃおよび半導体装置１０Ｅを適用してもよい。
　本発明の一形態は、各素子層に設けられるトランジスタとして、オフ電流が極めて低いＯＳトランジスタを用いる。そのため、メモリセルに保持するデータのリフレッシュ頻度を低減することができ、低消費電力化が図られた半導体装置とすることができる。ＯＳトランジスタは、積層して設けることができ、垂直方向に繰り返し同じ製造工程を用いて作製することができ、製造コストの低減を図ることができる。また本発明の一形態は、メモリセルを構成するトランジスタを平面方向でなく、垂直方向に配置してメモリ密度の向上を図ることができ、装置の小型化を図ることができる。またＯＳトランジスタは、高温環境下においてもＳｉトランジスタと比べて電気特性の変動が小さいため、積層且つ集積化した際のトランジスタの電気特性の変動が小さく信頼性に優れた記憶装置として機能する半導体装置とすることができる。
　加えて本発明の一形態は制御回路を有する素子層を備えている。制御回路では、ビット線ＢＬをトランジスタ４１のゲートに接続するため、トランジスタ４１を増幅器として機能させることができる。当該構成にすることで、読み出し時にビット線ＢＬのわずかな電位差を増幅して、Ｓｉトランジスタを用いたセンスアンプを駆動することができる。Ｓｉトランジスタを用いたセンスアンプ等の回路を小型化できるため、半導体装置の小型化を図ることができる。またメモリセルが有するキャパシタの容量を小さくしても動作させることが可能となる。
　図２２には、メモリセルアレイ３０として機能する図１７で説明した素子層３４＿１乃至３４＿Ｎを図示している以外に、トランジスタ４１＿ａ、４１＿ｂ、４２＿ａ、４２＿ｂ、４３＿ａ、４３＿ｂ、４４＿ａ、４４＿ｂを有する素子層４０を図示している。図２２に図示するトランジスタ４１＿ａ、４１＿ｂ、４２＿ａ、４２＿ｂ、４３＿ａ、４３＿ｂ、４４＿ａ、４４＿ｂを有する素子層４０上には、素子層３４＿１乃至３４＿Ｎが設けられ、ビット線ＢＬ＿ＡおよびＢＬ＿Ｂが垂直方向に設けられる。つまり周辺回路の一部を構成する切り替え回路を有する素子層は、素子層３４＿１乃至３４＿Ｎと同様に積層して設けることができる。ビット線ＢＬ＿ＡおよびＢＬ＿Ｂは、トランジスタ４１＿ａ、４１＿ｂのゲートに接続される。
　また図２２において、素子層４０が有するトランジスタ４２＿ａ、４２＿ｂ、４３＿ａ、４３＿ｂは、配線ＧＢＬ＿ＡおよびＧＢＬ＿Ｂと接続される。配線ＧＢＬ＿ＡおよびＧＢＬ＿Ｂは、ビット線ＢＬ＿ＡおよびＢＬ＿Ｂと同様に垂直方向に設けられ、カラムドライバ２２が有するトランジスタに接続される。また素子層４０が有するトランジスタ４２＿ａ、４２＿ｂ、４３＿ａ、４３＿ｂ、４４＿ａ、４４＿ｂのゲートには、制御信号ＷＥ，ＲＥ，ＭＵＸが与えられる。
　また図２２には、カラムドライバ２２が有する回路として、シリコン基板側にあるプリチャージ回路２２＿Ａ、プリチャージ回路２２＿Ｂ、センスアンプ２２＿Ｃ、スイッチ回路２２＿Ｄ、スイッチ回路２２＿Ｅおよび書き込み読み出し回路２９を示している。プリチャージ回路２２＿Ａ、プリチャージ回路２２＿Ｂおよびセンスアンプ２２＿Ｃを構成するトランジスタには、Ｓｉトランジスタを用いる。スイッチ回路２２＿Ｄ、スイッチ回路２２＿Ｅを構成するスイッチ２３＿Ａ乃至２３＿ＤもＳｉトランジスタを用いることができる。トランジスタ４２＿ａ、４２＿ｂ、４３＿ａ、４３＿ｂのソースまたはドレインの一方は、プリチャージ回路２２＿Ａ、プリチャージ回路２２＿Ｂ、センスアンプ２２＿Ｃ、スイッチ回路２２＿Ｄを構成するトランジスタに接続される。
　プリチャージ回路２２＿Ａは、ｎチャネル型のトランジスタ２４＿１乃至２４＿３で構成される。プリチャージ回路２２＿Ａは、プリチャージ線ＰＣＬ１に与えられるプリチャージ信号に応じて、ビット線ＢＬ＿Ａおよびビット線ＢＬ＿ＢをＶＤＤとＶＳＳの間の電位ＶＤＤ／２に相当する中間電位ＶＰＣにプリチャージするための回路である。
　プリチャージ回路２２＿Ｂは、ｎチャネル型のトランジスタ２４＿４乃至２４＿６で構成される。プリチャージ回路２２＿Ｂは、プリチャージ線ＰＣＬ２に与えられるプリチャージ信号に応じて、配線ＧＢＬ＿Ａおよび配線ＧＢＬ＿ＢをＶＤＤとＶＳＳの間の電位ＶＤＤ／２に相当する中間電位ＶＰＣにプリチャージするための回路である。
　センスアンプ２２＿Ｃは、配線ＶＨＨまたは配線ＶＬＬに接続された、ｐチャネル型のトランジスタ２５＿１、２５＿２およびｎチャネル型のトランジスタ２５＿３、２５＿４で構成される。配線ＶＨＨまたは配線ＶＬＬは、ＶＤＤまたはＶＳＳを与える機能を有する配線である。トランジスタ２５＿１乃至２５＿４は、インバータループを構成するトランジスタである。センスアンプ２２＿Ｃは、ワード線ＷＬ＿Ａ、ＷＬ＿Ｂをハイレベルとしてメモリセル３１＿Ｎ＿Ａ、３１＿Ｎ＿Ｂを選択することで変化するビット線ＢＬ＿Ａおよびビット線ＢＬ＿Ｂの電位に応じて配線ＧＢＬ＿Ａおよび配線ＧＢＬ＿Ｂの電位を高電源電位ＶＤＤまたは低電源電位ＶＳＳとする。配線ＧＢＬ＿Ａおよび配線ＧＢＬ＿Ｂの電位は、スイッチ回路２２＿Ｄおよびスイッチ回路２２＿Ｅ、および書き込み／読出し回路２５を介して外部に出力することができる。ビット線ＢＬ＿Ａおよびビット線ＢＬ＿Ｂ、ならびに配線ＧＢＬ＿Ａおよび配線ＧＢＬ＿Ｂは、ビット線対に相当する。書き込み／読出し回路２５は、信号ＥＮ＿ｄａｔａに応じて、データ信号の書き込みが制御される。
　スイッチ回路２２＿Ｄは、センスアンプ２２＿Ｃと配線ＧＢＬ＿Ａおよび配線ＧＢＬ＿Ｂとの間の導通状態を制御するための回路である。スイッチ回路２２＿Ｄは、切り替え信号ＣＳＥＬ１の制御によってオンまたはオフが切り替えられる。スイッチ２３＿Ａおよび２３＿Ｂが、ｎチャネルトランジスタの場合、切り替え信号ＣＳＥＬ１がハイレベルのときスイッチ２３＿Ａおよび２３＿Ｂがオン、ローレベルのときスイッチ２３＿Ａおよび２３＿Ｂがオフとなる。スイッチ回路２２＿Ｅは、書き込み読み出し回路２９と、センスアンプ２２＿Ｃに接続されるビット線対と、の間の導通状態を制御するための回路である。スイッチ回路２２＿Ｄは、切り替え信号ＣＳＥＬ１の制御によってオンまたはオフが切り替えられる。スイッチ２３＿Ｃおよび２３＿Ｄは、スイッチ２３＿Ａおよび２３＿Ｂと同様に、ＣＳＥＬ２の制御によってオンまたはオフを切り替えればよい。
　また図２３では、図２２に示す回路図の動作を説明するためのタイミングチャートを示す。図２３に示すタイミングチャートにおいて、期間Ｔ１１は書き込みの動作、期間Ｔ１２はビット線ＢＬのプリチャージ動作、期間Ｔ１３は配線ＧＢＬのプリチャージ動作、期間Ｔ１４はチャージシェアリングの動作、期間Ｔ１５は読み出し待機の動作、期間Ｔ１６は読み出しの動作、を説明する期間に対応する。
　期間Ｔ１１は、データ信号を書き込みたいメモリセルが有するトランジスタのゲートに接続されたワード線をハイレベルとする。このとき、制御信号ＷＥ，および信号ＥＮ＿ｄａｔａをハイレベルとし、データ信号を配線ＧＢＬおよびビット線ＢＬを介してメモリセルに書き込む。
　期間Ｔ１２は、ビット線ＢＬをプリチャージするため、制御信号ＷＥをハイレベルとした状態で、プリチャージ線ＰＣＬ１をハイレベルとする。ビット線ＢＬは、プリチャージ電位にプリチャージされる。期間Ｔ１２において、センスアンプ２２＿Ｃに電源電圧を供給する配線ＶＨＨまたは配線ＶＬＬは、共にＶＤＤ／２として貫通電流による消費電力を抑制することが好ましい。
　期間Ｔ１３は、配線ＧＢＬをプリチャージするため、プリチャージ線ＰＣＬ２をハイレベルとする。配線ＧＢＬは、プリチャージ電位にプリチャージされる。期間Ｔ１３において、配線ＶＨＨおよび配線ＶＬＬは、共にＶＤＤとすることで、負荷の大きい配線ＧＢＬを短時間でプリチャージすることができる。
　期間Ｔ１４は、ビット線ＢＬおよび配線ＧＢＬにプリチャージされた電荷を平衡化するためのチャージシェアリングのため、制御信号ＷＬおよび制御信号ＭＵＸをハイレベルとする。ビット線ＢＬと配線ＧＢＬとが等電位となる。期間Ｔ１４において、センスアンプ２２＿Ｃに電源電圧を供給する配線ＶＨＨまたは配線ＶＬＬは、共にＶＤＤ／２として貫通電流による消費電力を抑制することが好ましい。
　期間Ｔ１５は、制御信号ＲＥをハイレベルとする。ビット線ＢＬの電位に応じて、トランジスタ４１に電流が流れ、当該電流量に応じて配線ＧＢＬの電位が変動する期間である。切り替え信号ＣＳＥＬ１をローレベルとして、配線ＧＢＬの電位の変動がセンスアンプ２２＿Ｃの影響を受けないようにする。配線ＶＨＨまたは配線ＶＬＬは、期間Ｔ１４と同様である。
　期間Ｔ１６は、切り替え信号ＣＳＥＬ１をハイレベルとして、配線ＧＢＬの電位の変動をセンスアンプ２２＿Ｃに接続されたビット線対で増幅することでメモリセルに書き込まれたデータ信号を読み出す。
　なお図１７に図示する半導体装置１０Ｂの構成は、図１８（Ｂ）の素子層４０Ｂの回路構成を採用する場合、図２４に図示する回路図のように書き換えることができる。図２４では、各ユニットが有する素子層４０＿１乃至４０＿Ｍのトランジスタ４２を抜き出して、当該トランジスタ４２で構成される切り替え回路４９を図示している。つまり素子層４０＿１乃至４０＿Ｍは、当該切り替え回路４９で選択された素子層４０＿１乃至４０＿Ｍのいずれか一によって選択されたメモリセル３１＿１乃至３１＿Ｍのいずれか一を選択してデータ信号の書き込みまたは読み出しを行うことができる。
　本発明の一形態の半導体装置は、各素子層に設けられるトランジスタとして、オフ電流が極めて低いＯＳトランジスを用いる。ＯＳトランジスタは、Ｓｉトランジスタが設けられるシリコン基板上に積層して設けることができる。そのため、垂直方向に繰り返し同じ製造工程を用いて作製することができ、製造コストの低減を図ることができる。また本発明の一形態は、メモリセルを構成するトランジスタを平面方向でなく、垂直方向に配置してメモリ密度の向上を図ることができ、装置の小型化を図ることができる。
　加えて本発明の一形態は、制御回路を有する素子層を備えている。制御回路は、ビット線ＢＬをトランジスタ４１のゲートに接続するため、トランジスタ４１を増幅器として機能させることができる。当該構成にすることで、読み出し時にビット線ＢＬのわずかな電位差を増幅して、Ｓｉトランジスタを用いたセンスアンプを駆動することができる。Ｓｉトランジスタを用いたセンスアンプ等の回路を小型化できるため、半導体装置の小型化を図ることができる。またメモリセルが有するキャパシタの容量を小さくしても動作させることが可能となる。
（実施の形態４）
　本発明の一態様である半導体装置、および半導体装置の動作方法の構成例について、図２５乃至図２９を参照して説明する。実施の形態１と同じ符号を付した構成については、実施の形態１の説明を援用し、説明を省略する場合がある。
　図２５（Ａ）は本実施の形態で説明する半導体装置のブロック図である。図１（Ａ）に示す半導体装置１０Ｆは、周辺回路２０およびメモリセルアレイ３０を有する。
　メモリセルアレイ３０は、複数、或いは単層の素子層３４を有する。素子層３４は、１以上のメモリセル３１＿１乃至３１＿Ｎ（Ｎは２以上の自然数）を有する。メモリセル３１＿１は、トランジスタ３２＿１およびキャパシタ３３＿１を有する。メモリセル３１＿Ｎは、トランジスタ３２＿Ｎおよびキャパシタ３３＿Ｎを有する。なおキャパシタは、容量素子と呼ぶ場合がある。なお素子層は、キャパシタやトランジスタなどの素子が設けられる層であり、導電体、半導体、絶縁体等の部材で構成される層である。
　図２５（Ａ）で説明した各構成において、本発明の一態様にある素子層３４について説明するため、図２５（Ｂ）に図示する模式図を用いて説明する。図２５（Ｂ）に示す模式図は、図２５（Ａ）で説明した各構成の配置を説明するため、ｘ軸、ｙ軸、ｚ軸方向を規定した斜視図に対応する。
　図２５（Ｂ）に図示するようにメモリセル３１＿１乃至３１＿Ｎを有する素子層３４は、シリコン基板１１に設けられたカラムドライバ２２と重なる領域を有する。
　素子層３４が有するメモリセル３１＿１のトランジスタは、垂直方向に設けられたビット線ＢＬ＿１を介してカラムドライバ２２と接続される。素子層３４が有するメモリセル３１＿Ｎのトランジスタは、垂直方向に設けられたビット線ＢＬ＿Ｎを介してカラムドライバ２２と接続される。ビット線ＢＬ＿１およびＢＬ＿Ｎ、ならびにその他のビット線ＢＬは、シリコン基板１１に設けられたカラムドライバ２２に接続される。
　本発明の一形態は、各素子層に設けられるトランジスタとして、オフ電流が極めて低いＯＳトランジスタを用いる。そのため、メモリセルに保持するデータのリフレッシュ頻度を低減することができ、低消費電力化が図られた半導体装置とすることができる。ＯＳトランジスタは、積層して設けることができ、垂直方向に繰り返し同じ製造工程を用いて作製することができ、製造コストの低減を図ることができる。また本発明の一形態は、メモリセルを構成するトランジスタを平面方向でなく、垂直方向に配置してメモリ密度の向上を図ることができ、装置の小型化を図ることができる。またＯＳトランジスタは、高温環境下においてもＳｉトランジスタと比べて電気特性の変動が小さいため、積層且つ集積化した際のトランジスタの電気特性の変動が小さく信頼性に優れた記憶装置として機能する半導体装置とすることができる。また本発明の一態様は、メモリセルアレイから延びて設けられるビット線を垂直方向に設けることで、メモリセルアレイとカラムドライバとのビット線の長さを短くできる。そのため、ビット線の寄生容量を大幅に削減できるため、メモリセルに保持するデータ信号を多値化しても電位を読み出すことができる。
　図２６では、図２５（Ａ）および図２５（Ｂ）を用いて説明した半導体装置１０Ｆの垂直方向（ｚ軸方向）に平行な面の断面の模式図について示す。
　図２６に図示するように半導体装置１０Ｆは、素子層３４に設けられたメモリセル３１＿１乃至３１＿Ｎと、シリコン基板１１に設けられるカラムドライバ２２と、を最短距離である垂直方向に設けられるビット線ＢＬを介して接続する構成とすることができる。ビット線を平面方向に配置する構成と比べて、ビット線の本数が増えるものの、１本のビット線に接続されるメモリセルの数を少なくすることができるため、ビット線の寄生容量を小さくできる。そのため、メモリセルが有するキャパシタの容量を小さくしても、電荷の移動に伴うビット線の電位を変動させることができる。
　またメモリセル３１＿１乃至３１＿Ｎが有するキャパシタ３３＿１乃至３３＿Ｎの容量を小さくすることができるため、キャパシタ３３＿１乃至３３＿Ｎをトランジスタ３２＿１乃至３２＿Ｎと同じ層に設けることができる。キャパシタ３３＿１乃至３３＿Ｎをトランジスタ３２＿１乃至３２＿Ｎと同じ層に設ける構成とすることで、一層毎の素子層３４＿１乃至３４＿Ｎを薄くすることができる。そのため、半導体装置１０Ｆの小型化を図ることができる。
　なおメモリセル３１＿１乃至３１＿Ｎが有するキャパシタ３３＿１乃至３３＿Ｎは、トランジスタ３２＿１乃至３２＿Ｎと同じ層に設ける構成でもよいが、他の構成でもよい。例えば、図２７（Ａ）に示す模式図では、素子層３４＿１乃至３４＿Ｎが有するメモリセル３１のキャパシタ３３Ａがトランジスタ３２に対して、垂直方向で上方に設けられる構成を表している。当該構成とすることで、容量を大きくすることができるため、読み出されるデータの信頼性、データの保持時間の向上を図ることができる。加えて図２７（Ａ）の構成ではトランジスタ３２の上方に固定電位に一方の電極が接続されたキャパシタ３３Ａの電極を配置することができるため、外部からのノイズの影響を抑制することができる。
　また図２７（Ｂ）に示す模式図は、素子層３４＿１乃至３４＿Ｎが有するメモリセル３１のキャパシタ３３Ｂがトランジスタ３２に対して、垂直方向で下方に設けられる構成を表している。当該構成とすることで、容量を大きくすることができるため、読み出されるデータの信頼性、データの保持時間の向上を図ることができる。加えて図２７（Ｂ）の構成ではトランジスタ３２と、カラムドライバ２２と、の間に固定電位に一方の電極が接続されたキャパシタ３３Ｂの電極を配置することができるため、カラムドライバ２２のノイズのメモリセル３１への影響を抑制することができる。
　図２８は、図２５（Ａ）で説明した、素子層３４を有するメモリセルアレイ３０の回路構成例と、当該メモリセルに接続されるカラムドライバ２２の具体的な回路構成例と、について説明する回路図である。
　図２８にはメモリセルアレイ３０として素子層３４を図示している。図２８では、ビット線ＢＬ＿Ａに接続されたメモリセルとしてメモリセル３１＿Ｎ＿Ａを有している。メモリセル３１＿Ｎ＿Ａは、ゲートがワード線ＷＬ＿Ａに接続されたトランジスタ３２Ａとキャパシタ３３を図示している。また図２８では、ビット線ＢＬ＿Ｂに接続されたメモリセルとしてメモリセル３１＿Ｎ＿Ｂを有している。メモリセル３１＿Ｎ＿Ｂは、ゲートがワード線ＷＬ＿Ｂに接続されたトランジスタ３２Ｂとキャパシタ３３を図示している。各素子層のキャパシタ３３は、固定電位、例えばグラウンド電位が与えられる配線ＶＬに接続される。
　また図２８には、カラムドライバ２２が有する回路として、シリコン基板側にあるプリチャージ回路２２＿１、センスアンプ２２＿２、スイッチ回路２２＿３、書き込み読み出し回路２９を示している。プリチャージ回路２２＿１およびセンスアンプ２２＿２を構成するトランジスタは、Ｓｉトランジスタを用いる。選択スイッチ２２＿３についてもＳｉトランジスタを用いることができる。
　また図２９では、図２８に示す回路図の動作を説明するためのタイミングチャートを示す。図２９に示すタイミングチャートにおいて、期間Ｔ１は初期化の動作、期間Ｔ２は書き込みの動作、期間Ｔ３は非アクセス時の動作、期間Ｔ４は読み出しの動作を説明する期間に対応する。
　本発明の一形態の半導体装置は、各素子層に設けられるトランジスタとして、オフ電流が極めて低いＯＳトランジスタを用いる。ＯＳトランジスタは、Ｓｉトランジスタが設けられるシリコン基板上に積層して設けることができる。そのため、垂直方向に繰り返し同じ製造工程を用いて作製することができ、製造コストの低減を図ることができる。また本発明の一形態は、メモリセルを構成するトランジスタを平面方向でなく、垂直方向に配置してメモリ密度の向上を図ることができ、装置の小型化を図ることができる。
（実施の形態５）
　本実施の形態では、上記実施の形態１で説明した半導体装置１０に適用可能な回路の変形例について、図３０を参照して説明する。
　上記説明した素子層３４＿１乃至３４＿Ｎが有するメモリセルにおいて、トランジスタはバックゲート電極がないトップゲート構造またはボトムゲート構造のトランジスタとして図示したが、トランジスタ３２の構造はこれに限らない。例えば、図３０に図示するように、メモリセル３１が有するトランジスタは、バックゲート電極線ＢＧＬに接続されたバックゲート電極を有するトランジスタ３２としてもよい。図３０の構成とすることで、トランジスタ３２のしきい値電圧などの電気特性を外部より制御しやすくすることができる。
（実施の形態６）
　本実施の形態では、上記実施の形態２で説明した半導体装置１０Ａに適用可能な回路の変形例について、図３１を参照して説明する。
　上記説明した素子層２６の切り替え回路を構成するトランジスタは、バックゲート電極がないトップゲート構造またはボトムゲート構造のトランジスタとして図示したが、トランジスタの構造はこれに限らない。例えば、図３１に図示するように、切り替え回路２７を構成するトランジスタは、バックゲート電極線ＢＧＬに接続されたバックゲート電極を有するトランジスタ２８としてもよい。図３１の構成とすることで、トランジスタ２８のしきい値電圧などの電気特性を外部より制御しやすくすることができる。
（実施の形態７）
　本実施の形態では、上記実施の形態３で説明した半導体装置１０Ｂに適用可能な回路の変形例について、図３２を参照して説明する。
　上記説明した素子層３４＿１乃至３４＿Ｎが有するメモリセルにおいて、トランジスタはバックゲート電極がないトップゲート構造またはボトムゲート構造のトランジスタとして図示したが、トランジスタ３２の構造はこれに限らない。例えば、図３２に図示するように、メモリセル３１が有するトランジスタは、バックゲート電極線ＢＧＬに接続されたバックゲート電極を有するトランジスタ３２としてもよい。図３２の構成とすることで、トランジスタ３２のしきい値電圧などの電気特性を外部より制御しやすくすることができる。
（実施の形態８）
　本実施の形態では、上記実施の形態４で説明した半導体装置に適用可能な回路の変形例について、図３３を参照して説明する。
　上記説明した素子層３４が有するメモリセルにおいて、トランジスタはバックゲート電極がないトップゲート構造またはボトムゲート構造のトランジスタとして図示したが、トランジスタ３２の構造はこれに限らない。例えば、図３３に図示するように、メモリセル３１が有するトランジスタは、バックゲート電極線ＢＧＬに接続されたバックゲート電極を有するトランジスタ３２としてもよい。図３３の構成とすることで、トランジスタ３２のしきい値電圧などの電気特性を外部より制御しやすくすることができる。
（実施の形態９）
　以下では、本発明の一態様に係る記憶装置として機能する半導体装置の一例について説明する。
　図３４は、半導体基板３１１に設けられた回路を有する素子層４１１上に、メモリユニット４７０（メモリユニット４７０＿１乃至メモリユニット４７０＿ｍ：ｍは２以上の自然数）が積層して設けられた半導体装置の例を示す図である。図３４では、素子層４１１と、素子層４１１上にメモリユニット４７０が複数積層されており、複数のメモリユニット４７０には、それぞれトランジスタ層４１３（トランジスタ層４１３＿１乃至トランジスタ層４１３＿ｍ）と、各トランジスタ層４１３上の、複数のメモリデバイス層４１５（メモリデバイス層４１５＿１乃至メモリデバイス層４１５＿ｎ：ｎは２以上の自然数）が設けられる例を示している。なお、各メモリユニット４７０では、トランジスタ層４１３上にメモリデバイス層４１５が設けられる例を示しているが、本実施の形態ではこれに限定されない。複数のメモリデバイス層４１５上にトランジスタ層４１３を設けてもよいし、トランジスタ層４１３の上下にメモリデバイス層４１５が設けられてもよい。
　素子層４１１は、半導体基板３１１に設けられたトランジスタ３００を有し、半導体装置の回路（周辺回路と呼ぶ場合がある）として機能することができる。回路の例としては、カラムドライバ、ロウドライバ、カラムデコーダ、ロウデコーダ、センスアンプ、プリチャージ回路、増幅回路、ワード線ドライバ回路、出力回路、コントロールロジック回路などが挙げられる。
　トランジスタ層４１３は、トランジスタ２００Ｔを有し、各メモリユニット４７０を制御する回路として機能することができる。メモリデバイス層４１５は、メモリデバイス４２０を有する。本実施の形態に示すメモリデバイス４２０は、トランジスタ２００Ｍと容量素子２９２を有する。
　なお、上記ｍの値については、特に制限は無いが２以上１００以下、好ましくは２以上５０以下、さらに好ましくは、２以上１０以下である。また、上記ｎの値については、特に制限は無いが２以上１００以下、好ましくは２以上５０以下、さらに好ましくは、２以上１０以下である。また、上記ｍとｎの積は、４以上２５６以下、好ましくは４以上１２８以下、さらに好ましくは４以上６４以下である。
　また、図３４は、メモリユニットに含まれるトランジスタ２００Ｔ、およびトランジスタ２００Ｍのチャネル長方向の断面図を示す。
　図３４に示すように、半導体基板３１１にトランジスタ３００が設けられ、トランジスタ３００上には、メモリユニット４７０が有するトランジスタ層４１３とメモリデバイス層４１５が設けられ、一つのメモリユニット４７０内でトランジスタ層４１３が有するトランジスタ２００Ｔと、メモリデバイス層４１５が有するメモリデバイス４２０は、複数の導電体４２４により電気的に接続され、トランジスタ３００と、各メモリユニット４７０におけるトランジスタ層４１３が有するトランジスタ２００Ｔは、導電体４２６により電気的に接続される。また、導電体４２６は、トランジスタ２００Ｔのソース、ドレイン、ゲートのいずれか一と電気的に接続する導電体４２８を介して、トランジスタ２００Ｔと電気的に接続することが好ましい。導電体４２４は、メモリデバイス層４１５の各層に設けられることが好ましい。また、導電体４２６は、トランジスタ層４１３、およびメモリデバイス層４１５の各層に設けられることが好ましい。
　また、詳細は後述するが、導電体４２４の側面、および導電体４２６の側面には、水または水素などの不純物や、酸素の透過を抑制する絶縁体を設けることが好ましい。このような絶縁体として、例えば、窒化シリコン、酸化アルミニウム、または窒化酸化シリコンなどを用いればよい。
　メモリデバイス４２０は、トランジスタ２００Ｍと容量素子２９２を有し、トランジスタ２００Ｍは、トランジスタ層４１３が有するトランジスタ２００Ｔと同様の構造とすることができる。また、トランジスタ２００Ｔとトランジスタ２００Ｍをまとめてトランジスタ２００と称する場合がある。
　ここで、トランジスタ２００は、チャネルが形成される領域（以下、チャネル形成領域ともいう。）を含む半導体に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
　酸化物半導体として、例えば、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物半導体として、酸化インジウム、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。なお、インジウムの比率が高い組成の酸化物半導体とすることで、トランジスタのオン電流、または電界効果移動度などを高めることができる。
　チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。
　一方、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物および酸素欠損（ＶＯ：ｏｘｙｇｅｎ　ｖａｃａｎｃｙともいう）によって、その電気特性が変動し、ノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。
　そこで、不純物濃度、および欠陥準位密度が低減された酸化物半導体を用いるとよい。なお、本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。
　従って、酸化物半導体中の不純物濃度はできる限り低減されていることが好ましい。なお、酸化物半導体中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
　特に、酸化物半導体に含まれる不純物としての水素は、酸化物半導体中に酸素欠損を形成する場合がある。また、酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある。）は、キャリアとなる電子を生成する場合がある。さらに、水素の一部が金属原子と結合する酸素と反応し、キャリアとなる電子を生成する場合がある。
　従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。
　従って、トランジスタ２００に用いる酸化物半導体は、水素などの不純物、および酸素欠損が低減された高純度真性な酸化物半導体を用いることが好ましい。
＜封止構造＞
　そこで、外部からの不純物混入を抑制するために、不純物の拡散を抑制する材料（以下、不純物に対するバリア性材料ともいう）を用いて、トランジスタ２００を封止するとよい。
　なお、本明細書において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう）とする。または、対応する物質を、捕獲、および固着する（ゲッタリングともいう）機能とする。
　例えば、水素、および酸素に対する拡散を抑制する機能を有する材料として、酸化アルミニウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどがある。特に、窒化シリコンまたは窒化酸化シリコンは、水素に対するバリア性が高いため、封止する材質として用いることが好ましい。
　また、例えば、水素を捕獲、および固着する機能を有する材料として、酸化アルミニウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、などの金属酸化物がある。
　トランジスタ３００とトランジスタ２００の間には、バリア性を有する層として、絶縁体２１１、絶縁体２１２、および絶縁体２１４が設けられることが好ましい。絶縁体２１１、絶縁体２１２、および絶縁体２１４の少なくとも一つに水素などの不純物の拡散や透過を抑制する材料を用いることで、半導体基板３１１、トランジスタ３００などに含まれる水素や水等の不純物がトランジスタ２００に拡散することを抑制できる。また、絶縁体２１１、絶縁体２１２、および絶縁体２１４の少なくとも一つに酸素の透過を抑制する材料を用いることで、トランジスタ２００のチャネル、またはトランジスタ層４１３に含まれる酸素が素子層４１１に拡散することを抑制できる。例えば、絶縁体２１１、および絶縁体２１２として水素や水などの不純物の透過を抑制する材料を用い、絶縁体２１４として酸素の透過を抑制する材料を用いることが好ましい。また、絶縁体２１４として水素を吸い取り、吸蔵する特性を有する材料を用いることがさらに好ましい。絶縁体２１１、および絶縁体２１２として、例えば、窒化シリコン、窒化酸化シリコンなどの窒化物を用いることができる。絶縁体２１４として、例えば、酸化アルミニウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、などの金属酸化物を用いることができる。特に、絶縁体２１４として、酸化アルミニウムを用いることが好ましい。
　また、トランジスタ層４１３およびメモリデバイス層４１５の側面、すなわちメモリユニット４７０の側面には絶縁体２８７が設けられることが好ましく、メモリユニット４７０の上面には絶縁体２８２が設けられることが好ましい。このとき絶縁体２８２は、絶縁体２８７と接することが好ましく、絶縁体２８７は、絶縁体２１１、絶縁体２１２、および絶縁体２１４の少なくとも一つと接することが好ましい。絶縁体２８７、および絶縁体２８２として、絶縁体２１４に用いることができる材料を用いることが好ましい。
　また、絶縁体２８２、および絶縁体２８７を覆うように絶縁体２８３、および絶縁体２８４が設けられることが好ましく、絶縁体２８３は、絶縁体２１１、絶縁体２１２、および絶縁体２１４の少なくとも一つと接することが好ましい。図３４では、絶縁体２８７が絶縁体２１４の側面、絶縁体２１２の側面、および絶縁体２１１の上面および側面と接し、絶縁体２８３が絶縁体２８７の上面および側面、および絶縁体２１１の上面と接する例を示しているが、本実施の形態はこれに限らない。絶縁体２８７が絶縁体２１４の側面、および絶縁体２１２の上面および側面と接し、絶縁体２８３が絶縁体２８７の上面および側面、および絶縁体２１２の上面と接していてもよい。絶縁体２８２、および絶縁体２８７として、絶縁体２１１、および絶縁体２１２に用いることができる材料を用いることが好ましい。
　上記構造において、絶縁体２８７、および絶縁体２８２として酸素の透過を抑制する材料を用いることが好ましい。また、絶縁体２８７、および絶縁体２８２として水素を捕獲、および固着する特性を有する材料を用いることがさらに好ましい。トランジスタ２００に近接する側に、水素を捕獲、および固着する機能を有する材料を用いることで、トランジスタ２００中、またはメモリユニット４７０中の水素は、絶縁体２１４、絶縁体２８７、および絶縁体２８２に、捕獲、および固着されるため、トランジスタ２００中の水素濃度を低減することができる。また、絶縁体２８３、および絶縁体２８４として水素や水などの不純物の透過を抑制する材料を用いることが好ましい。
　以上のような構造とすることで、メモリユニット４７０は、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２８２、絶縁体２８３、および絶縁体２８４により囲われる。より具体的には、メモリユニット４７０は、絶縁体２１４、絶縁体２８７、および絶縁体２８２（第１の構造体と表記する場合がある）により囲われ、メモリユニット４７０、および第１の構造体は、絶縁体２１１、絶縁体２１２、絶縁体２８３、および絶縁体２８４（第２の構造体と表記する場合がある）により囲われる。また、このようにメモリユニット４７０を２層以上の複数の構造体により囲う構造を入れ子構造と呼ぶ場合がある。ここで、メモリユニット４７０が複数の構造体により囲われることを、メモリユニット４７０が複数の絶縁体により封止されると表記する場合がある。
　また、第２の構造体は、第１の構造体を介して、トランジスタ２００を封止する。従って、第２の構造体の外方に存在する水素は、第２の構造体により、第２の構造体の内部（トランジスタ２００側）への拡散が、抑制される。つまり、第１の構造体は、第２の構造体の内部構造に存在する水素を、効率よく捕獲し、固着することができる。
　上記構造として、具体的には、第１の構造体には酸化アルミニウムなどの金属酸化物を用い、第２の構造体には窒化シリコンなどの窒化物を用いることができる。より、具体的には、トランジスタ２００と、窒化シリコン膜との間に、酸化アルミニウム膜を配置するとよい。
　さらに、構造体に用いる材料は、成膜条件を適宜設定することにより、膜中の水素濃度を低減することができる。
　一般的に、ＣＶＤ法を用いて成膜した膜は、スパッタリング法を用いて成膜した膜よりも、被覆性が高い。一方で、ＣＶＤ法に用いる化合物ガスは、水素を含む場合が多く、ＣＶＤ法を用いて成膜した膜は、スパッタリング法を用いて成膜した膜よりも、水素の含有量が多い。
　従って、例えば、トランジスタ２００と近接する膜に、膜中の水素濃度が低減された膜（具体的にはスパッタリング法を用いて成膜した膜）を用いるとよい。一方で、不純物の拡散を抑制する膜として、被膜性が高い一方で膜中の水素濃度が比較的高い膜（具体的にはＣＶＤ法を用いて成膜した膜）を用いる場合、トランジスタ２００と、水素濃度が比較的高い一方で被膜性が高い膜との間に、水素を捕獲、および固着する機能を有し、かつ水素濃度が低減された膜を配置するとよい。
　つまり、トランジスタ２００に近接して配置する膜は、膜中の水素濃度が比較的低い膜を用いるとよい。一方で、膜中の水素濃度が比較的高い膜は、トランジスタ２００から遠隔して配置するとよい。
　上記構造として、具体的には、トランジスタ２００を、ＣＶＤ法を用いて成膜した窒化シリコンを用いて封止する場合、トランジスタ２００と、ＣＶＤ法を用いて成膜した窒化シリコン膜との間に、スパッタリング法を用いて成膜した酸化アルミニウム膜を配置するとよい。さらに好ましくは、ＣＶＤ法を用いて成膜した窒化シリコン膜と、スパッタリング法を用いて成膜した酸化アルミニウム膜との間に、スパッタリング法を用いて成膜した窒化シリコン膜を配置するとよい。
　なお、ＣＶＤ法を用いて成膜する場合、水素原子を含まない、または水素原子の含有量が少ない、化合物ガスを用いて成膜することで、成膜した膜に含まれる水素濃度を低減してもよい。
　また、各トランジスタ層４１３とメモリデバイス層４１５の間、または各メモリデバイス層４１５の間にも、絶縁体２８２、および絶縁体２１４が設けられることが好ましい。また、絶縁体２８２、および絶縁体２１４の間に絶縁体２９６が設けられることが好ましい。絶縁体２９６は、絶縁体２８３、および絶縁体２８４と同様の材料を用いることができる。または、酸化シリコン、酸化窒化シリコンを用いることができる。または、公知の絶縁性材料を用いてもよい。ここで、絶縁体２８２、絶縁体２９６、および絶縁体２１４は、トランジスタ２００を構成する要素であってもよい。絶縁体２８２、絶縁体２９６、および絶縁体２１４がトランジスタ２００の構成要素を兼ねることで、半導体装置の作製にかかる工程数を削減できるため好ましい。
　また、各トランジスタ層４１３とメモリデバイス層４１５の間、または各メモリデバイス層４１５の間に設けられる絶縁体２８２、絶縁体２９６、および絶縁体２１４それぞれの側面は、絶縁体２８７と接することが好ましい。このような構造とすることで、トランジスタ層４１３およびメモリデバイス層４１５は、それぞれ絶縁体２８２、絶縁体２９６、絶縁体２１４、絶縁体２８７、絶縁体２８３、および絶縁体２８４により囲われ、封止される。
　また、絶縁体２８４の周囲には、絶縁体２７４を設けてもよい。また、絶縁体２７４、絶縁体２８４、絶縁体２８３、および絶縁体２１１に埋め込むように導電体４３０を設けてもよい。導電体４３０は、トランジスタ３００、すなわち素子層４１１に含まれる回路と電気的に接続する。
　また、メモリデバイス層４１５では、容量素子２９２がトランジスタ２００Ｍと同じ層に形成されているため、メモリデバイス４２０の高さをトランジスタ２００Ｍと同程度にすることができ、各メモリデバイス層４１５の高さが過剰に大きくなるのを抑制することができる。これにより、比較的容易に、メモリデバイス層４１５の数を増やすことができる。例えば、トランジスタ層４１３、およびメモリデバイス層４１５からなる積層を１００層程度にしてもよい。
＜トランジスタ２００＞
　図３５（Ａ）を用いて、トランジスタ層４１３が有するトランジスタ２００Ｔ、およびメモリデバイス４２０が有するトランジスタ２００Ｍに用いることができるトランジスタ２００について説明する。
　図３５（Ａ）に示すように、トランジスタ２００は、絶縁体２１６と、導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、絶縁体２２２と、絶縁体２２４と、酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、導電体２４２（導電体２４２ａ、および導電体２４２ｂ）と、酸化物２４３（酸化物２４３ａ、および酸化物２４３ｂ）と、絶縁体２７２と、絶縁体２７３と、絶縁体２５０と、導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、を有する。
　また、絶縁体２１６、および導電体２０５は、絶縁体２１４上に設けられ、絶縁体２７３上には絶縁体２８０、および絶縁体２８２が設けられる。絶縁体２１４、絶縁体２８０、および絶縁体２８２は、トランジスタ２００の一部を構成しているとみなすことができる。
　また、本発明の一態様の半導体装置は、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、および導電体２４０ｂ）を有する。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）を設けてもよい。また、絶縁体２８２上、および導電体２４０上には、導電体２４０と電気的に接続し、配線として機能する導電体２４６（導電体２４６ａ、および導電体２４６ｂ）が設けられる。
　また、導電体２４０ａおよび導電体２４０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａおよび導電体２４０ｂは積層構造としてもよい。
　また、導電体２４０を積層構造とする場合、水または水素などの不純物、および酸素の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物、および酸素の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０などから拡散する水または水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのをさらに低減することができる。また、絶縁体２８０に添加された酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。
　また、導電体２４０の側面に接して設けられる絶縁体２４１としては、例えば、窒化シリコン、酸化アルミニウム、または窒化酸化シリコンなどを用いればよい。絶縁体２４１は、絶縁体２７２、絶縁体２７３、絶縁体２８０、および絶縁体２８２に接して設けられるので、絶縁体２８０などから水または水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体２８０に含まれる酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。
　導電体２４６は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
　トランジスタ２００において、導電体２６０は、トランジスタの第１のゲートとして機能し、導電体２０５は、トランジスタの第２のゲートとして機能する。また、導電体２４２ａ、および導電体２４２ｂは、ソース電極またはドレイン電極として機能する。
　酸化物２３０は、チャネル形成領域を有する半導体として機能する。
　絶縁体２５０は、第１のゲート絶縁体として機能し、絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁体として機能する。
　ここで、図３５（Ａ）に示すトランジスタ２００は、絶縁体２８０、絶縁体２７３、絶縁体２７２、導電体２４２などに設けた開口部内に、導電体２６０が、酸化物２３０ｃおよび絶縁体２５０を介して、自己整合的に形成される。
　つまり、導電体２６０は、酸化物２３０ｃおよび絶縁体２５０を介して、絶縁体２８０などに設けた開口を埋めるように形成されるため、導電体２４２ａと導電体２４２ｂの間の領域に、導電体２６０の位置合わせが不要となる。
　ここで、絶縁体２８０などに設けた開口内に、酸化物２３０ｃを設けることが好ましい。従って、絶縁体２５０、および導電体２６０は、酸化物２３０ｃを介して、酸化物２３０ｂ、および酸化物２３０ａの積層構造と重畳する領域を有する。当該構造とすることで、酸化物２３０ｃと絶縁体２５０とを連続成膜により形成することが可能となるため、酸化物２３０と絶縁体２５０との界面を清浄に保つことができる。従って、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流、および高い周波数特性を得ることができる。
　また、図３５（Ａ）に示すトランジスタ２００は、導電体２６０の底面、および側面が絶縁体２５０に接する。また、絶縁体２５０の底面、および側面は、酸化物２３０ｃと接する。
　また、トランジスタ２００は、図３５（Ａ）に示すように、絶縁体２８２と、酸化物２３０ｃとが、直接接する構造となっている。当該構造とすることで、絶縁体２８０に含まれる酸素の導電体２６０への拡散を抑制することができる。
　従って、絶縁体２８０に含まれる酸素は、酸化物２３０ｃを介して、酸化物２３０ａおよび酸化物２３０ｂへ効率よく供給することができるので、酸化物２３０ａ中および酸化物２３０ｂ中の酸素欠損を低減し、トランジスタ２００の電気特性および信頼性を向上させることができる。
　以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
　トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。
　例えば、酸化物半導体として機能する金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。エネルギーギャップの大きい金属酸化物を用いることで、トランジスタ２００の非導通状態におけるリーク電流（オフ電流）を極めて小さくすることができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
　具体的には、酸化物２３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物２３０として、Ｉｎ−Ｍ酸化物、Ｉｎ−Ｚｎ酸化物、またはＭ−Ｚｎ酸化物を用いてもよい。
　図３５（Ａ）に示すように、酸化物２３０は、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上に配置され、少なくとも一部が酸化物２３０ｂの上面に接する酸化物２３０ｃと、を有することが好ましい。ここで、酸化物２３０ｃの側面は、酸化物２４３ａ、酸化物２４３ｂ、導電体２４２ａ、導電体２４２ｂ、絶縁体２７２、絶縁体２７３、および絶縁体２８０に接して設けられていることが好ましい。
　つまり、酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
　なお、トランジスタ２００では、チャネル形成領域と、その近傍において、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ｂと酸化物２３０ａの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。例えば、酸化物２３０ｃを２層構造にして、４層の積層構造を設ける構成にしてもよい。
　また、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
　具体的には、酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、または１：１：０．５［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。
　また、酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成、または１：１：１［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３［原子数比］もしくはその近傍の組成、またはＩｎ：Ｇａ：Ｚｎ＝１０：１：３［原子数比］もしくはその近傍の組成の金属酸化物を用いてもよい。また、酸化物２３０ｂとして、Ｉｎ−Ｚｎ酸化物（例えば、Ｉｎ：Ｚｎ＝２：１［原子数比］もしくはその近傍の組成、Ｉｎ：Ｚｎ＝５：１［原子数比］もしくはその近傍の組成、またはＩｎ：Ｚｎ＝１０：１［原子数比］もしくはその近傍の組成）を用いてもよい。また、酸化物２３０ｂとして、Ｉｎ酸化物を用いてもよい。
　また、酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比もしくはその近傍の組成］、Ｇａ：Ｚｎ＝２：１［原子数比］もしくはその近傍の組成、またはＧａ：Ｚｎ＝２：５［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｃに、酸化物２３０ｂに用いることのできる材料を適用し、単層または積層で設けてもよい。例えば、酸化物２３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成と、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成との積層構造、Ｇａ：Ｚｎ＝２：１［原子数比］もしくはその近傍の組成と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成との積層構造、Ｇａ：Ｚｎ＝２：５［原子数比］もしくはその近傍の組成と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成との積層構造、酸化ガリウムと、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成との積層構造などが挙げられる。
　なお、実施の形態１に示す、メモリセルアレイ３０が有するＯＳトランジスタの構成と、素子層４０が有するＯＳトランジスタの構成と、を異ならせてもよい。例えば、メモリセルアレイ３０に設けられるＯＳトランジスタが有する酸化物２３０ｃには、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成の金属酸化物を用い、素子層４０に設けられるＯＳトランジスタが有する酸化物２３０ｃには、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３［原子数比］もしくはその近傍の組成、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３［原子数比］もしくはその近傍の組成、Ｉｎ：Ｚｎ＝１０：１［原子数比］もしくはその近傍の組成、Ｉｎ：Ｚｎ＝５：１［原子数比］もしくはその近傍の組成、Ｉｎ：Ｚｎ＝２：１［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。
　また、酸化物２３０ｂ、酸化物２３０ｃにおいて、膜中のインジウムの比率を高めることで、トランジスタのオン電流、または電界効果移動度などを高めることが出来るため、好適である。また、上述した近傍の組成とは、所望の原子数比の±３０％の範囲を含む。
　また、酸化物２３０ｂは、結晶性を有していてもよい。例えば、後述するＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物は、不純物や欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。また、加熱処理を行っても、酸化物２３０ｂから酸素が、引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
　導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けることが好ましい。
　導電体２０５がゲート電極として機能する場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　なお、導電体２０５は、図３５（Ａ）に示すように、酸化物２３０の導電体２４２ａおよび導電体２４２ｂと重ならない領域の大きさよりも、大きく設けるとよい。ここで図示しないが、導電体２０５は、酸化物２３０のチャネル幅方向において酸化物２３０ａ、および酸化物２３０ｂよりも外側の領域まで延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。導電体２０５を大きく設けることによって、導電体２０５形成以降の作製工程のプラズマを用いた処理において、局所的なチャージング（チャージアップと言う）の緩和ができる場合がある。ただし、本発明の一態様はこれに限定されない。導電体２０５は、少なくとも導電体２４２ａと、導電体２４２ｂとの間に位置する酸化物２３０と重畳すればよい。
　また、絶縁体２２４の底面を基準として、酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さは、酸化物２３０ｂの底面の高さより低い位置に配置されていることが好ましい。
　図示しないが、チャネル幅方向において、ゲートとして機能する導電体２６０は、チャネル形成領域の酸化物２３０ｂの側面および上面を酸化物２３０ｃおよび絶縁体２５０を介して覆う構造とすることにより、導電体２６０から生じる電界を、酸化物２３０ｂに生じるチャネル形成領域全体に作用させやすくなる。従って、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。本明細書において、導電体２６０、および導電体２０５の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　また、導電体２０５ａは、水または水素などの不純物および酸素の透過を抑制する導電体が好ましい。例えば、チタン、窒化チタン、タンタル、または窒化タンタルを用いることができる。また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を２層で図示したが、３層以上の多層構造としてもよい。
　ここで、酸化物半導体と、酸化物半導体の下層に位置する絶縁体、または導電体と、酸化物半導体の上層に位置する絶縁体、または導電体とを、大気開放を行わずに、異なる膜種を連続成膜することで、不純物（特に、水素、水）の濃度が低減された、実質的に高純度真性である酸化物半導体膜を成膜することができるので好ましい。
　絶縁体２２２、および絶縁体２７２および絶縁体２７３の少なくとも一つは、水または水素などの不純物が、基板側から、または、上方からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２２２、絶縁体２７２、および絶縁体２７３の少なくとも一つは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
　例えば、絶縁体２７３として、窒化シリコンまたは窒化酸化シリコンなどを用い、絶縁体２２２および絶縁体２７２として、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。
　これにより、水または水素などの不純物が絶縁体２２２を介して、トランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２２２を介して基板側に、拡散するのを抑制することができる。
　また、水または水素などの不純物が、絶縁体２７２および絶縁体２７３を介して配置されている絶縁体２８０などからトランジスタ２００側に拡散するのを抑制することができる。このように、トランジスタ２００を、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体２７２、および絶縁体２７３で取り囲む構造とすることが好ましい。
　ここで、酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコンまたは酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
　絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、昇温脱離ガス分析（ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析）にて、酸素分子の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
　絶縁体２２２は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、および絶縁体２８３によって、絶縁体２２４および酸化物２３０などを囲むことにより、外方から水または水素などの不純物がトランジスタ２００に侵入することを抑制することができる。
　さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物２３０が有する酸素が、絶縁体２２２より下側へ拡散することを低減できるので、好ましい。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
　絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
　または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
　また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いてもよい。例えば、絶縁体２２２を積層とする場合、酸化ジルコニウムと、酸化アルミニウムと、酸化ジルコニウムと、が順に形成された３層積層や、酸化ジルコニウムと、酸化アルミニウムと、酸化ジルコニウムと、酸化アルミニウムと、が順に形成された４層積層などを用いれば良い。また、絶縁体２２２としては、ハフニウムと、ジルコニウムとが含まれる化合物などを用いても良い。半導体装置の微細化、および高集積化が進むと、ゲート絶縁体、および容量素子に用いる誘電体の薄膜化により、トランジスタや容量素子のリーク電流などの問題が生じる場合がある。ゲート絶縁体、および容量素子に用いる誘電体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減、および容量素子の容量の確保が可能となる。
　なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
　また、酸化物２３０ｂと、ソース電極またはドレイン電極として機能する導電体２４２（導電体２４２ａよび導電体２４２ｂ）と、の間に酸化物２４３（酸化物２４３ａおよび酸化物２４３ｂ）を配置してもよい。導電体２４２と、酸化物２３０ｂとが接しない構成となるので、導電体２４２が、酸化物２３０ｂの酸素を吸収することを抑制できる。つまり、導電体２４２の酸化を防止することで、導電体２４２の導電率の低下を抑制することができる。従って、酸化物２４３は、導電体２４２の酸化を抑制する機能を有することが好ましい。
　ソース電極やドレイン電極として機能する導電体２４２と酸化物２３０ｂとの間に酸素の透過を抑制する機能を有する酸化物２４３を配置することで、導電体２４２と、酸化物２３０ｂとの間の電気抵抗が低減されるので好ましい。このような構成とすることで、トランジスタ２００の電気特性およびトランジスタ２００の信頼性を向上させることができる。
　酸化物２４３として、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種からなる元素Ｍを有する金属酸化物を用いてもよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。酸化物２４３は、酸化物２３０ｂよりも元素Ｍの濃度が高いことが好ましい。また、酸化物２４３として、酸化ガリウムを用いてもよい。また、酸化物２４３として、Ｉｎ−Ｍ−Ｚｎ酸化物等の金属酸化物を用いてもよい。具体的には、酸化物２４３に用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２４３の膜厚は、０．５ｎｍ以上５ｎｍ以下が好ましく、より好ましくは、１ｎｍ以上３ｎｍ以下である。また、酸化物２４３は、結晶性を有すると好ましい。酸化物２４３が結晶性を有する場合、酸化物２３０中の酸素の放出を好適に抑制することが出来る。例えば、酸化物２４３としては、六方晶などの結晶構造であれば、酸化物２３０中の酸素の放出を抑制できる場合がある。
　なお、酸化物２４３は必ずしも設けなくてもよい。その場合、導電体２４２（導電体２４２ａ、および導電体２４２ｂ）と酸化物２３０とが接することで、酸化物２３０中の酸素が導電体２４２へ拡散し、導電体２４２が酸化する場合がある。導電体２４２が酸化することで、導電体２４２の導電率が低下する蓋然性が高い。なお、酸化物２３０中の酸素が導電体２４２へ拡散することを、導電体２４２が酸化物２３０中の酸素を吸収する、と言い換えることができる。
　また、酸化物２３０中の酸素が導電体２４２（導電体２４２ａ、および導電体２４２ｂ）へ拡散することで、導電体２４２ａと酸化物２３０ｂとの間、および、導電体２４２ｂと酸化物２３０ｂとの間に異層が形成される場合がある。当該異層は、導電体２４２よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体２４２と、当該異層と、酸化物２３０ｂとの３層構造は、金属−絶縁体−半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。
　なお、上記異層は、導電体２４２と酸化物２３０ｂとの間に形成されることに限られず、例えば、異層が、導電体２４２と酸化物２３０ｃとの間に形成される場合や、導電体２４２と酸化物２３０ｂとの間、および導電体２４２と酸化物２３０ｃとの間に形成される場合がある。
　酸化物２４３上には、ソース電極、およびドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）が設けられる。導電体２４２の膜厚は、例えば、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上２５ｎｍ以下、とすればよい。
　導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
　絶縁体２７２は、導電体２４２上面に接して設けられており、バリア層として機能することが好ましい。当該構成にすることで、導電体２４２による、絶縁体２８０が有する過剰酸素の吸収を抑制することができる。また、導電体２４２の酸化を抑制することで、トランジスタ２００と配線とのコンタクト抵抗の増加を抑制することができる。よって、トランジスタ２００に良好な電気特性および信頼性を与えることができる。
　従って、絶縁体２７２は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２７２は、絶縁体２８０よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体２７２としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。また、絶縁体２７２としては、例えば、窒化アルミニウムを含む絶縁体を用いればよい。
　図３５（Ａ）に示すように、絶縁体２７２は、導電体２４２ｂの上面の一部、および導電体２４２ｂの側面と接する。また、図示しないが、絶縁体２７２は、導電体２４２ａの上面の一部、および導電体２４２ａの側面と接する。また、絶縁体２７２上に絶縁体２７３が配置されている。このようにすることで、例えば絶縁体２８０に添加された酸素が、導電体２４２吸収されることを抑制することができる。
　絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
　絶縁体２２４と同様に、絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接して設けることにより、酸化物２３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
　また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡散が抑制される。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
　また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
　具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
　または、当該金属酸化物は、ゲートの一部としての機能を有する場合がある。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
　特に、ゲートとして機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
　導電体２６０は、図３５（Ａ）では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
　導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
　また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
＜＜金属酸化物＞＞
　酸化物２３０として、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、ガリウム、イットリウム、錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
　ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）である場合を考える。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。
　なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
＜トランジスタ３００＞
　図３５（Ｂ）を用いてトランジスタ３００を説明する。トランジスタ３００は、半導体基板３１１上に設けられ、ゲートとして機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、半導体基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
　ここで、図３５（Ｂ）に示すトランジスタ３００はチャネルが形成される半導体領域３１３（半導体基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板３１１の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板３１１の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
　なお、図３５（Ｂ）に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
＜メモリデバイス４２０＞
　次に、図３６（Ａ）を用いて、図３４に示すメモリデバイス４２０について説明する。なお、メモリデバイス４２０が有するトランジスタ２００Ｍについて、トランジスタ２００と重複する説明は省略する。
　メモリデバイス４２０において、トランジスタ２００Ｍの導電体２４２ａは、容量素子２９２の電極の一方として機能し、絶縁体２７２、および絶縁体２７３は、誘電体として機能する。絶縁体２７２、および絶縁体２７３を間に挟み、導電体２４２ａと重畳するように導電体２９０が設けられ、容量素子２９２の電極の他方として機能する。導電体２９０は、隣接するメモリデバイス４２０が有する容量素子２９２の電極の他方として用いてもよい。または、導電体２９０は、隣接するメモリデバイス４２０が有する導電体２９０と電気的に接続してもよい。
　導電体２９０は、絶縁体２７２および絶縁体２７３を間に挟み、導電体２４２ａの上面および導電体２４２ａの側面にも配置される。このとき容量素子２９２は、導電体２４２ａと導電体２９０が重畳する面積により得られる容量より大きい容量が得られるため、好ましい。
　導電体４２４は、導電体２４２ｂと電気的に接続し、かつ導電体２０５を介して下層に位置する導電体４２４と電気的に接続する。
　容量素子２９２の誘電体として、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、および酸化ハフニウムなどを用いることができる。また、これらの材料を積層して用いることができる。容量素子２９２の誘電体を積層構造とする場合、酸化アルミニウムと窒化シリコンの積層、酸化ハフニウムと酸化シリコンの積層を用いることができる。ここで、積層の上下は限定されない。例えば、酸化アルミニウムの上に窒化シリコンが積層されてもよいし、窒化シリコンの上に酸化アルミニウムが積層されてもよい。
　また、容量素子２９２の誘電体として、上記材料よりも高い誘電率を有する酸化ジルコニウムを用いてもよい。容量素子２９２の誘電体として、酸化ジルコニウムを単層で用いてもよいし、積層の一部として用いてもよい。例えば、酸化ジルコニウムと酸化アルミニウムの積層を用いることができる。また、容量素子２９２の誘電体を３層の積層としてもよく、第１の層、および第３の層に酸化ジルコニウムを用い、第１の層および第３の層の間の第２の層に酸化アルミニウムを用いてもよい。
　容量素子２９２の誘電体として高い誘電率を有する酸化ジルコニウムを用いることで、容量素子２９２がメモリデバイス４２０に占める面積を削減できる。そのため、メモリデバイス４２０に必要な面積を削減でき、ビットコストを向上させることができ好ましい。
　また、導電体２９０として、導電体２０５、導電体２４２、導電体２６０、導電体４２４などに用いることができる材料を用いることができる。
　本実施の形態では、導電体４２４を間に挟み、トランジスタ２００Ｍおよび容量素子２９２が対称に配置される例を示している。このように一対のトランジスタ２００Ｍおよび容量素子２９２を配置することにより、トランジスタ２００Ｍと電気的に接続する導電体４２４の数を減らすことができる。そのため、メモリデバイス４２０に必要な面積を削減でき、ビットコストを向上させることができ好ましい。
　導電体４２４の側面に絶縁体２４１が設けられている場合、導電体４２４は、導電体２４２ｂの上面の少なくとも一部と接続する。
　導電体４２４および導電体２０５を用いることで、メモリユニット４７０内のトランジスタ２００Ｔとメモリデバイス４２０を電気的に接続することができる。
＜メモリデバイス４２０の変形例１＞
　次に、図３６（Ｂ）を用いて、メモリデバイス４２０の変形例として、メモリデバイス４２０Ａを説明する。メモリデバイス４２０Ａは、トランジスタ２００Ｍと、トランジスタ２００Ｍと電気的に接続する容量素子２９２Ａを有する。容量素子２９２Ａは、トランジスタ２００Ｍの下方に設けられる。
　メモリデバイス４２０Ａでは、導電体２４２ａは、酸化物２４３ａ、酸化物２３０ｂ、酸化物２３０ａ、絶縁体２２４、および絶縁体２２２に設けられた開口内に配置され、該開口底部で導電体２０５と電気的に接続する。導電体２０５は、容量素子２９２Ａと電気的に接続する。
　容量素子２９２Ａは、電極の一方として機能する導電体２９４と、誘電体として機能する絶縁体２９５と、電極の他方として機能する導電体２９７を有する。導電体２９７は、絶縁体２９５を間に挟み、導電体２９４と重畳する。また、導電体２９７は、導電体２０５と電気的に接続する。
　導電体２９４は、絶縁体２９６上に設けられた絶縁体２９８に形成された開口の底部および側面に設けられ、絶縁体２９５は、絶縁体２９８、および導電体２９４を覆うように設けられる。また、導電体２９７は、絶縁体２９５が有する凹部に埋め込まれるように設けられる。
　また、絶縁体２９６に埋め込まれるように導電体２９９が設けられており、導電体２９９は、導電体２９４と電気的に接続する。導電体２９９は、隣接するメモリデバイス４２０Ａの導電体２９４と電気的に接続してもよい。
　導電体２９７は、絶縁体２９５を間に挟み、導電体２９４の上面および導電体２９４の側面にも配置される。このとき容量素子２９２Ａは、導電体２９４と導電体２９７が重畳する面積により得られる容量より大きい容量が得られるため、好ましい。
　容量素子２９２Ａの誘電体として機能する絶縁体２９５として、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、および酸化ハフニウムなどを用いることができる。また、これらの材料を積層して用いることができる。絶縁体２９５を積層構造とする場合、酸化アルミニウムと窒化シリコンの積層、酸化ハフニウムと酸化シリコンの積層を用いることができる。ここで、積層の上下は限定されない。例えば、酸化アルミニウムの上に窒化シリコンが積層されてもよいし、窒化シリコンの上に酸化アルミニウムが積層されてもよい。
　また、絶縁体２９５として、上記材料よりも高い誘電率を有する酸化ジルコニウムを用いてもよい。絶縁体２９５として、酸化ジルコニウムを単層で用いてもよいし、積層の一部として用いてもよい。例えば、酸化ジルコニウムと酸化アルミニウムの積層を用いることができる。また、絶縁体２９５を３層の積層としてもよく、第１の層、および第３の層に酸化ジルコニウムを用い、第１の層および第３の層の間の第２の層に酸化アルミニウムを用いてもよい。
　絶縁体２９５として高い誘電率を有する酸化ジルコニウムを用いることで、容量素子２９２Ａがメモリデバイス４２０Ａに占める面積を削減できる。そのため、メモリデバイス４２０Ａに必要な面積を削減でき、ビットコストを向上させることができ好ましい。
　また、導電体２９７、導電体２９４、および導電体２９９として、導電体２０５、導電体２４２、導電体２６０、導電体４２４などに用いることができる材料を用いることができる。
　また、絶縁体２９８として、絶縁体２１４、絶縁体２１６、絶縁体２２４、および絶縁体２８０などに用いることができる材料を用いることができる。
＜メモリデバイス４２０の変形例２＞
　次に、図３６（Ｃ）を用いて、メモリデバイス４２０の変形例として、メモリデバイス４２０Ｂを説明する。メモリデバイス４２０Ｂは、トランジスタ２００Ｍと、トランジスタ２００Ｍと電気的に接続する容量素子２９２Ｂを有する。容量素子２９２Ｂは、トランジスタ２００Ｍの上方に設けられる。
　容量素子２９２Ｂは、電極の一方として機能する導電体２７６と、誘電体として機能する絶縁体２７７と、電極の他方として機能する導電体２７８を有する。導電体２７８は、絶縁体２７７を間に挟み、導電体２７６と重畳する。
　絶縁体２８２上に絶縁体２７５が設けられ、導電体２７６は、絶縁体２７５、絶縁体２８２、絶縁体２８０、絶縁体２７３、および絶縁体２７２に形成された開口の底部および側面に設けられる。絶縁体２７７は、絶縁体２８２および導電体２７６を覆うように設けられる。また、導電体２７８は、絶縁体２７７が有する凹部内で導電体２７６と重畳するように設けられ、少なくともその一部は、絶縁体２７７を介して絶縁体２７５上に設けられる。導電体２７８は、隣接するメモリデバイス４２０Ｂが有する容量素子２９２Ｂの電極の他方として用いてもよい。または、導電体２７８は、隣接するメモリデバイス４２０Ｂが有する導電体２７８と電気的に接続してもよい。
　導電体２７８は、絶縁体２７７を間に挟み、導電体２７６の上面および導電体２７６の側面にも配置される。このとき容量素子２９２Ｂは、導電体２７６と導電体２７８が重畳する面積により得られる容量より大きい容量が得られるため、好ましい。
　また、導電体２７８が有する凹部を埋め込むように絶縁体２７９を設けてもよい。
　容量素子２９２Ｂの誘電体として機能する絶縁体２７７として、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、および酸化ハフニウムなどを用いることができる。また、これらの材料を積層して用いることができる。絶縁体２７７を積層構造とする場合、酸化アルミニウムと窒化シリコンの積層、酸化ハフニウムと酸化シリコンの積層を用いることができる。ここで、積層の上下は限定されない。例えば、酸化アルミニウムの上に窒化シリコンが積層されてもよいし、窒化シリコンの上に酸化アルミニウムが積層されてもよい。
　また、絶縁体２７７として、上記材料よりも高い誘電率を有する酸化ジルコニウムを用いてもよい。絶縁体２７７として、酸化ジルコニウムを単層で用いてもよいし、積層の一部として用いてもよい。例えば、酸化ジルコニウムと酸化アルミニウムの積層を用いることができる。また、絶縁体２７７を３層の積層としてもよく、第１の層、および第３の層に酸化ジルコニウムを用い、第１の層および第３の層の間の第２の層に酸化アルミニウムを用いてもよい。
　絶縁体２７７として高い誘電率を有する酸化ジルコニウムを用いることで、容量素子２９２Ｂがメモリデバイス４２０Ｂに占める面積を削減できる。そのため、メモリデバイス４２０Ｂに必要な面積を削減でき、ビットコストを向上させることができ好ましい。
　また、導電体２７６、および導電体２７８として、導電体２０５、導電体２４２、導電体２６０、導電体４２４などに用いることができる材料を用いることができる。
　また、絶縁体２７５、および絶縁体２７９として、絶縁体２１４、絶縁体２１６、絶縁体２２４、および絶縁体２８０などに用いることができる材料を用いることができる。
＜メモリデバイス４２０とトランジスタ２００Ｔとの接続＞
　図３４において一点鎖線で囲んだ領域４２２にて、メモリデバイス４２０は、導電体４２４および導電体２０５を介してトランジスタ２００Ｔのゲートと電気的に接続されているが、本実施の形態はこれに限らない。
　図３７は、メモリデバイス４２０が、導電体４２４、導電体２０５、導電体２４６ｂ、および導電体２４０ｂを介してトランジスタ２００Ｔのソースおよびドレインの一方として機能する導電体２４２ｂと電気的に接続する例を示している。
　このように、トランジスタ層４１３が有する回路の機能に応じてメモリデバイス４２０とトランジスタ２００Ｔの接続方法を決定することができる。
　図３８は、メモリユニット４７０がトランジスタ２００Ｔを有するトランジスタ層４１３と、４層のメモリデバイス層４１５（メモリデバイス層４１５＿１乃至メモリデバイス層４１５＿４）を有する例を示す。
　メモリデバイス層４１５＿１乃至メモリデバイス層４１５＿４は、それぞれ複数のメモリデバイス４２０を有する。
　メモリデバイス４２０は、導電体４２４、および導電体２０５を介して異なるメモリデバイス層４１５が有するメモリデバイス４２０、およびトランジスタ層４１３が有するトランジスタ２００Ｔと電気的に接続する。
　メモリユニット４７０は、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２８２、絶縁体２８３、および絶縁体２８４により封止される。絶縁体２８４の周囲には絶縁体２７４が設けられる。また、絶縁体２７４、絶縁体２８４、絶縁体２８３、および絶縁体２１１には導電体４３０が設けられ、素子層４１１と電気的に接続する。
　また、封止構造の内部には、絶縁体２８０が設けられる。絶縁体２８０は、加熱により酸素を放出する機能を有する。または、絶縁体２８０は、過剰酸素領域を有する。
　なお、絶縁体２１１、絶縁体２８３、および絶縁体２８４は、水素に対するブロッキング性が高い機能を有する材料であると好適である。また、絶縁体２１４、絶縁体２８２、および絶縁体２８７は、水素を捕獲、または水素を固着する機能を有する材料であると好適である。
　例えば、上記水素に対するブロッキング性が高い機能を有する材料は、窒化シリコン、または窒化酸化シリコンなどが挙げられる。また、上記水素を捕獲、または水素を固着する機能を有する材料は、酸化アルミニウム、酸化ハフニウム、並びにアルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などが挙げられる。
　なお、本明細書において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう）とする。または、対応する物質を、捕獲、および固着する（ゲッタリングともいう）機能とする。
　なお、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２８２、絶縁体２８３、および絶縁体２８４に用いる材料の結晶構造については、特に限定は無いが、非晶質または結晶性を有する構造とすればよい。例えば、水素を捕獲、または水素を固着する機能を有する材料として、非晶質の酸化アルミニウム膜を用いると好適である。非晶質の酸化アルミニウムは、結晶性の高い酸化アルミニウムよりも、水素の捕獲、および固着する量が大きい場合がある。
　ここで、絶縁体２８０中の過剰酸素は、絶縁体２８０と接する酸化物半導体中の水素の拡散に対し、下記のようなモデルが考えられる。
　酸化物半導体中に存在する水素は、酸化物半導体に接する絶縁体２８０を介して、他の構造体へと拡散する。絶縁体２８０中の過剰酸素が酸化物半導体中の酸素と反応しＯＨ結合となり、当該水素は絶縁体２８０中を拡散する。ＯＨ結合を有した水素原子は、水素を捕獲、または水素を固着する機能を有する材料（代表的には、絶縁体２８２）に到達した際に、水素原子は絶縁体２８２中の原子（例えば、金属原子など）と結合した酸素原子と反応し、絶縁体２８２中に捕獲、または固着する。一方、ＯＨ結合を有していた過剰酸素の酸素原子は、過剰酸素として絶縁体２８０中に残ると推測される。つまり、当該水素の拡散において、絶縁体２８０中の過剰酸素が、橋渡し的な役割を担う蓋然性が高い。
　上記のモデルを満たすためには、半導体装置の作製プロセスが重要な要素の一つとなる。
　一例として、酸化物半導体に、過剰酸素を有する絶縁体２８０を形成し、その後、絶縁体２８２を形成する。そのあとに、加熱処理を行うことが好ましい。当該加熱処理は、具体的には、酸素を含む雰囲気、窒素を含む雰囲気、または酸素と窒素の混合雰囲雰囲気にて、３５０℃以上、好ましくは４００℃以上の温度で行う。加熱処理の時間は、１時間以上、好ましくは４時間以上、さらに好ましくは８時間以上とする。
　上記の加熱処理によって、酸化物半導体中の水素が、絶縁体２８０、絶縁体２８２、および絶縁体２８７を介して、外方に拡散することができる。つまり、酸化物半導体、および当該酸化物半導体近傍に存在する水素の絶対量を低減することができる。
　上記加熱処理のあと、絶縁体２８３、および絶縁体２８４を形成する。絶縁体２８３、および絶縁体２８４は、水素に対するブロッキング性が高い機能を有する材料であるため、外方に拡散させた水素、または外部に存在する水素を、内部、具体的には、酸化物半導体、または絶縁体２８０側に入り込むのを抑制することができる。
　なお、上記の加熱処理については、絶縁体２８２を形成したあとに行う構成について、例示したが、これに限定されない。例えば、トランジスタ層４１３の形成後、またはメモリデバイス層４１５＿１乃至メモリデバイス層４１５＿３の形成後に、それぞれ上記加熱処理を行ってもよい。また、上記加熱処理によって、水素を外方に拡散させる際には、トランジスタ層４１３の上方または横方向に水素が拡散される。同様に、メモリデバイス層４１５＿１乃至メモリデバイス層４１５＿３形成後に加熱処理をする場合においては、水素は上方または横方向に拡散される。
　なお、上記の作製プロセスにおいて、絶縁体２１１と、絶縁体２８３と、が接着することで、上述した封止構造が形成される。
　以上のように、上記の構造、および上記の作製プロセスとすることで、水素濃度が低減された酸化物半導体を用いた半導体装置を提供することができる。従って、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。
　図３９（Ａ）乃至図３９（Ｃ）は、導電体４２４の配置が図３８と異なる例を示す図である。図３９（Ａ）は、メモリデバイス４２０を上面から見たときのレイアウト図を示し、図３９（Ｂ）は、図３９（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、図３９（Ｃ）は、図３９（Ａ）にＢ１−Ｂ２の一点鎖線で示す部位の断面図である。なお、図３９（Ａ）では、図の理解を容易にするため、導電体２０５の図示を省略する。導電体２０５を設ける場合、導電体２０５は、導電体２６０、および導電体４２４と重畳する領域を有する。
　図３９（Ａ）に示すように、導電体４２４が設けられる開口、すなわち導電体４２４は、酸化物２３０ａ、および酸化物２３０ｂと重畳する領域だけでなく、酸化物２３０ａ、および酸化物２３０ｂの外側にも設けられている。図３９（Ａ）では、導電体４２４が酸化物２３０ａ、および酸化物２３０ｂのＢ２側にはみ出すように設けられる例を示しているが、本実施の形態はこれに限定されない。導電体４２４は酸化物２３０ａ、および酸化物２３０ｂのＢ１側にはみ出すように設けられてもよいし、Ｂ１側およびＢ２側の両方ににはみ出すように設けられてもよい。
　図３９（Ｂ）、および図３９（Ｃ）は、メモリデバイス層４１５＿ｐ−１の上にメモリデバイス層４１５＿ｐが積層される例を示す（ｐは、２以上ｎ以下の自然数）。メモリデバイス層４１５＿ｐ−１が有するメモリデバイス４２０は、導電体４２４、および導電体２０５を介して、メモリデバイス層４１５＿ｐが有するメモリデバイス４２０と電気的に接続する。
　図３９（Ｂ）では、メモリデバイス層４１５＿ｐ−１において、導電体４２４は、メモリデバイス層４１５＿ｐ−１の導電体２４２、およびメモリデバイス層４１５＿ｐの導電体２０５と接続する例を示している。ここで、導電体４２４は、導電体２４２、酸化物２４３、酸化物２３０ｂ、および酸化物２３０ａのＢ２側の外側でメモリデバイス層４１５＿ｐ−１の導電体２０５とも接続している。
　図３９（Ｃ）では、導電体４２４が導電体２４２、酸化物２４３、酸化物２３０ｂ、および酸化物２３０ａのＢ２側の側面に沿って形成され、絶縁体２８０、絶縁体２７３、絶縁体２７２、絶縁体２２４、および絶縁体２２２に形成された開口を介して導電体２０５と電気的に接続されていることがわかる。ここで、導電体４２４が導電体２４２、酸化物２４３、酸化物２３０ｂ、および酸化物２３０ａのＢ２側の側面に沿って設けられる例を図３９（Ｂ）では点線で示している。また、導電体２４２、酸化物２４３、酸化物２３０ｂ、酸化物２３０ａ、絶縁体２２４、および絶縁体２２２のＢ２側の側面と導電体４２４の間には、絶縁体２４１が形成される場合がある。
　導電体４２４を導電体２４２などと重ならない領域にも設けることで、メモリデバイス４２０は、異なるメモリデバイス層４１５に設けられたメモリデバイス４２０と電気的に接続することができる。また、メモリデバイス４２０は、トランジスタ層４１３に設けられたトランジスタ２００Ｔとも電気的に接続することができる。
　また、導電体４２４をビット線としたとき、導電体４２４を導電体２４２などと重ならない領域にも設けることで、Ｂ１−Ｂ２方向で隣り合うメモリデバイス４２０のビット線の距離を拡げることができる。図３９（Ａ）に示すように、導電体２４２上における導電体４２４同士の間隔は、ｄ１であるが、酸化物２３０ａより下層、すなわち絶縁体２２４、および絶縁体２２２に形成された開口内に位置する導電体４２４同士の間隔はｄ２となり、ｄ２はｄ１よりも大きくなる。Ｂ１−Ｂ２方向で隣り合う導電体４２４同士の間隔がｄ１である場合に比べ、一部の間隔をｄ２とすることで、導電体４２４の寄生容量を低減することができる。導電体４２４の寄生容量を低減することで、容量素子２９２に必要な容量を低減できるため好ましい。
　メモリデバイス４２０では、２つのメモリセルに対して共通のビット線として機能する導電体４２４を設けている。容量に用いられる誘電体の誘電率や、ビット線間の寄生容量を適宜調整することで、各メモリセルのセルサイズを縮小できる。ここでは、チャネル長を３０ｎｍ（３０ｎｍノードともいう）としたときのメモリセルのセルサイズの見積もり、ビット密度の見積もり、およびビットコストの見積もりについて説明する。なお、以下で説明する図４０（Ａ）乃至図４０（Ｄ）では、図の理解を容易にするため、導電体２０５の図示を省略する。導電体２０５を設ける場合、導電体２０５は、導電体２６０、および導電体４２４と重畳する領域を有する。
　図４０（Ａ）は、容量素子の誘電体として、１０ｎｍの厚さの酸化ハフニウムとその上に１ｎｍの酸化シリコンを順に積層し、メモリデバイス４２０が有する各メモリセルの導電体２４２、酸化物２４３、酸化物２３０ａ、および酸化物２３０ｂの間にはスリットが設けられ、導電体２４２および該スリットと重畳するようにビット線として機能する導電体４２４が設けられる例を示す。このようにして得られたメモリセル４３２をセルＡと呼ぶ。
　セルＡにおけるセルサイズは、４５．２５Ｆ２である。
　図４０（Ｂ）は、容量素子の誘電体として、第１の酸化ジルコニウムと、その上に酸化アルミニウムと、その上に第２の酸化ジルコニウムを順に積層し、メモリデバイス４２０が有する各メモリセルの導電体２４２、酸化物２４３、酸化物２３０ａ、および酸化物２３０ｂの間にはスリットが設けられ、導電体２４２および該スリットと重畳するようにビット線として機能する導電体４２４が設けられる例を示す。このようにして得られたメモリセル４３３をセルＢと呼ぶ。
　セルＢは、セルＡと比較して容量に用いる誘電体の誘電率が高いため、容量素子の面積を縮小できる。よって、セルＢでは、セルＡと比較して、セルサイズを縮小できる。セルＢにおけるセルサイズは、２５．５３Ｆ２である。
　セルＡ、およびセルＢは、図３４、図３６（Ａ）乃至図３６（Ｃ）、および図３７に示すメモリデバイス４２０、メモリデバイス４２０Ａ、またはメモリデバイス４２０Ｂが有するメモリセルに対応する。
　図４０（Ｃ）は、容量素子の誘電体として、第１の酸化ジルコニウムと、その上に酸化アルミニウムと、その上に第２の酸化ジルコニウムを積層し、メモリデバイス４２０が有する導電体２４２、酸化物２４３、酸化物２３０ａ、および酸化物２３０ｂを各メモリセルが共有し、導電体２４２と重畳する一部、および導電体２４２の外側の一部と重畳するようにビット線として機能する導電体４２４が設けられる例を示す。このようにして得られたメモリセル４３４をセルＣと呼ぶ。
　セルＣにおける導電体４２４の間隔は、導電体２４２の上方と比較して、酸化物２３０ａより下層において広くなる。そのため、導電体４２４の寄生容量を低減することができ、容量素子の面積を縮小できる。また、導電体２４２、酸化物２４３、酸化物２３０ａ、および酸化物２３０ｂにスリットを設けない。以上より、セルＣでは、セルＡおよびセルＢと比較して、セルサイズを縮小できる。セルＣにおけるセルサイズは、１７．２０Ｆ２である。
　図４０（Ｄ）は、セルＣにおいて導電体２０５および絶縁体２１６を設けない例を示す。このようなメモリセル４３５をセルＤと呼ぶ。
　セルＤにおいて導電体２０５および絶縁体２１６を設けないことで、メモリデバイス４２０を薄くすることができる。そのため、メモリデバイス４２０を有するメモリデバイス層４１５を薄くすることができ、メモリデバイス層４１５を複数積層したメモリユニット４７０の高さを低くすることができる。導電体４２４および導電体２０５をビット線とみなしたとき、メモリユニット４７０内でビット線を短くすることができる。ビット線を短くできるため、ビット線の寄生負荷が低減され、導電体４２４の寄生容量をさらに低減することができ、容量素子の面積を縮小できる。また、導電体２４２、酸化物２４３、酸化物２３０ａ、および酸化物２３０ｂにスリットを設けない。以上より、セルＤでは、セルＡ、セルＢ、およびセルＣと比較して、セルサイズを縮小できる。セルＤにおけるセルサイズは、１５．１２Ｆ２である。
　セルＣ、およびセルＤは、図３９（Ａ）乃至図３９（Ｃ）に示すメモリデバイス４２０が有するメモリセルに対応する。
　ここで、セルＡ乃至セルＤ、およびセルＤにおいて多値化を行ったセルＥについてビット密度、およびビットコストＣｂの見積もりを行った。また、得られた見積もりについて現在市販されているＤＲＡＭにおけるビット密度、およびビットコストの予想値と比較した。
　本発明の一態様の半導体装置におけるビットコストＣｂは、数式１を用いて見積もった。
Figure JPOXMLDOC01-appb-M000001
　ここで、ｎはメモリデバイス層の積層数、Ｐｃは共通部分として主に素子層４１１のパターニング回数、Ｐｓはメモリデバイス層４１５およびトランジスタ層４１３の１層あたりのパターニング回数、ＤｄはＤＲＡＭのビット密度、Ｄ３ｄはメモリデバイス層４１５の１層のビット密度、ＰｄはＤＲＡＭのパターニング回数を示す。ただし、Ｐｄにおいて、スケーリングに伴う増加分を含む。
　表１に、市販されているＤＲＡＭのビット密度の予想値、および本発明の一態様の半導体装置のビット密度の見積もりを示す。なお、市販されているＤＲＡＭは、プロセスノードが１８ｎｍ、および１Ｘｎｍの２種類である。また、本発明の一態様の半導体装置のプロセスノードは３０ｎｍとし、セルＡ乃至セルＥにおけるメモリデバイス層の積層数を５層、１０層、および２０層としてビット密度の見積もりを行った。
Figure JPOXMLDOC01-appb-T000002
　表２に、市販されているＤＲＡＭのビットコストから、本発明の一態様の半導体装置の相対ビットコストを見積もった結果を示す。なお、ビットコストの比較には、プロセスノードが１ＸｎｍのＤＲＡＭを用いた。また、本発明の一態様の半導体装置のプロセスノードは３０ｎｍとし、セルＡ乃至セルＤにおけるメモリデバイス層の積層数を５層、１０層、および２０層として見積もりを行った。
Figure JPOXMLDOC01-appb-T000003
　本実施の形態に示す構成は、他の実施の形態などに示す構成と適宜組み合わせて用いることができる。
（実施の形態１０）
　本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、スズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
＜結晶構造の分類＞
　まず、酸化物半導体における、結晶構造の分類について、図４１（Ａ）を用いて説明を行う。図４１（Ａ）は、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
　図４１（Ａ）に示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
　なお、図４１（Ａ）に示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」や、「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
　なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図４１（Ｂ）に示す（縦軸は強度（Ｉｎｔｅｎｓｉｔｙ）を任意単位（ａ．ｕ．）で表している）。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図４１（Ｂ）に示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図４１（Ｂ）に示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図４１（Ｂ）に示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
　図４１（Ｂ）に示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図４１（Ｂ）に示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
　また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図４１（Ｃ）に示す。図４１（Ｃ）は、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図４１（Ｃ）に示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
　図４１（Ｃ）に示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
＜＜酸化物半導体の構造＞＞
　なお、酸化物半導体は、結晶構造に着目した場合、図４１（Ａ）とは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ−ＯＳ、及びｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
　ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、及びａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
　ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
　なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
　また、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
　ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
　また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
　上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
　ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
　次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
　ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
　さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
　ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
　具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
　なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
　例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
　ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体を呼ぶ場合がある。
　また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態１１）
　本実施の形態では、実施の形態１乃至４に記載の半導体装置１０、１０Ａ、１０Ｂ、１０Ｆにおける周辺回路２０の詳細について説明する。
　図４２は、メモリ装置として機能する半導体装置の構成例を示すブロック図である。半導体装置１０Ｅは、周辺回路２０、およびメモリセルアレイ３０を有する。周辺回路２０は、ロウデコーダ７１、ワード線ドライバ回路７２、カラムドライバ２２、出力回路７３、コントロールロジック回路７４を有する。なおロウデコーダ７１およびワード線ドライバ回路７２は、実施の形態１等で説明したロウドライバに適用することができる。
　カラムドライバ２２は、カラムデコーダ８１、プリチャージ回路８２、増幅回路８３、および書き込み回路８４を有する。プリチャージ回路８２は、配線ＢＬなどをプリチャージする機能を有する。増幅回路８３は、配線ＢＬから読み出されたデータ信号を増幅する機能を有する。増幅されたデータ信号は、出力回路７３を介して、デジタルのデータ信号ＲＤＡＴＡとして半導体装置１０Ｅの外部に出力される。
　半導体装置１０Ｅには、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路２０用の高電源電圧（ＶＤＤ）、メモリセルアレイ３０用の高電源電圧（ＶＩＬ）が供給される。
　また半導体装置１０Ｅには、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、ロウデコーダ７１およびカラムデコーダ８１に入力され、ＷＤＡＴＡは書き込み回路８４に入力される。
　コントロールロジック回路７４は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、ロウデコーダ７１、カラムデコーダ８１の制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路７４が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。例えば不良ビットを判定するための制御信号を入力し、特定のメモリセルのアドレスから読み出されるデータ信号を不良ビットとして特定してもよい。
　なお、上述の各回路あるいは各信号は、必要に応じて、適宜、取捨することができる。
　一般に、コンピュータなどの半導体装置では、用途に応じて様々な記憶装置（メモリ）が用いられる。図４３に、各種の記憶装置を階層ごとに示す。上層に位置する記憶装置ほど速いアクセス速度が求められ、下層に位置する記憶装置ほど大きな記憶容量と高い記録密度が求められる。図４３では、最上層から順に、ＣＰＵなどの演算処理装置にレジスタとして混載されるメモリ、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、３Ｄ　ＮＡＮＤメモリを示している。
　ＣＰＵなどの演算処理装置にレジスタとして混載されるメモリは、演算結果の一時保存などに用いられるため、演算処理装置からのアクセス頻度が高い。よって、記憶容量よりも速い動作速度が求められる。また、レジスタは演算処理装置の設定情報などを保持する機能も有する。
　ＳＲＡＭは、例えばキャッシュに用いられる。キャッシュは、メインメモリに保持されている情報の一部を複製して保持する機能を有する。使用頻繁が高いデータをキャッシュに複製しておくことで、データへのアクセス速度を高めることができる。
　ＤＲＡＭは、例えばメインメモリに用いられる。メインメモリは、ストレージから読み出されたプログラムやデータを保持する機能を有する。ＤＲＡＭの記録密度は、おおよそ０．１乃至０．３Ｇｂｉｔ／ｍｍ２である。
　３Ｄ　ＮＡＮＤメモリは、例えばストレージに用いられる。ストレージは、長期保存が必要なデータや、演算処理装置で使用する各種のプログラムなどを保持する機能を有する。よって、ストレージには動作速度よりも大きな記憶容量と高い記録密度が求められる。ストレージに用いられる記憶装置の記録密度は、おおよそ０．６乃至６．０Ｇｂｉｔ／ｍｍ２である。
　本発明の一態様の記憶装置として機能する半導体装置は、動作速度が速く、長期間のデータ保持が可能である。本発明の一態様の半導体装置は、キャッシュが位置する階層とメインメモリが位置する階層の双方を含む境界領域９０１に位置する半導体装置として好適に用いることができる。また、本発明の一態様の半導体装置は、メインメモリが位置する階層とストレージが位置する階層の双方を含む境界領域９０２に位置する半導体装置として好適に用いることができる。
（実施の形態１２）
　本実施の形態では、上記実施の形態に示す半導体装置などが組み込まれた電子部品および電子機器の消費電力について説明を行う。
　図４４（Ａ）、（Ｂ）に、ＤＲＡＭ及びＤＯＳＲＡＭの消費電力を説明する図を示す。図４４（Ａ）はＤＲＡＭ、ＤＯＳＲＡＭ１、及びＤＯＳＲＡＭ２の消費電力を、図４４（Ｂ）はＤＲＡＭ、及びＤＯＳＲＡＭ２の消費電力を、それぞれ示す。
　なお、図４４（Ａ）、（Ｂ）は、様々な使用方法を想定し見積もりを行った結果である。なお、図４４（Ａ）では、アクティブモード１０％（電子機器などの使用状況における、アクティブモードが１日の１０％を想定）、スタンバイモード９０％と想定した場合の一般的なＤＲＡＭ、及び本発明の一態様の電子機器（ＤＯＳＲＡＭ１、ＤＯＳＲＡＭ２）を想定し見積もりを行なった結果を示している。また、図４４（Ｂ）では、アクティブモード１％（電子機器などの使用状況における、アクティブモードが１日の１％を想定）、スタンバイモード９９％と想定した場合の一般的なＤＲＡＭ、及び本発明の一態様の電子機器（ＤＯＳＲＡＭ２）を想定し見積もりを行なった結果を示している。
　なお、図４４（Ａ）、（Ｂ）では、縦軸は消費電力（Ｐｏｗｅｒ　ｃｏｎｓｕｍｐｔｉｏｎ）を任意単位（Ａ．Ｕ．）で表している。また、図４４（Ａ）では、横軸はをＤＲＡＭ、ＤＯＳＲＡＭ１、及びＤＯＳＲＡＭ２を示し、図４４（Ｂ）では、横軸はＤＲＡＭ、ＤＯＳＲＡＭ２を示している。
　また、図４４（Ａ）、（Ｂ）において、グラフ中の下段はＡｃｔｉｖｅ時の消費電力を、中段はＳｔａｎｂｙ時の消費電力を、上段はＲｅｆｒｅｓｈ時の消費電力を、それぞれ表している。
　なお、ＤＯＳＲＡＭ２とは、スタンバイ時において、ＤＯＳＲＡＭ１に対しパワーゲーティングを実施することを想定したものである。
　図４４（Ａ）に示すように、一般的なＤＲＡＭに比べて、本発明の一態様の電子機器（ＤＯＳＲＡＭ１、ＤＯＳＲＡＭ２）は消費電力量が低いことが分かる。特に、ＤＯＳＲＡＭ２は、一般的なＤＲＡＭと比較し７５％の電力削減効果が見積もられる。
　また、図４４（Ｂ）に示すように、アクティブモード１％の場合においては、一般的なＤＲＡＭに比べて、本発明の一態様の電子機器（ＤＯＳＲＡＭ２）は９５％の電力削減効果が見積もられる。
　以上のように、本発明の一態様により、消費電力量が削減された半導体装置、または電子機器を提供することができる。
　本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１３）
　本実施の形態は、上記実施の形態に示す半導体装置などが組み込まれた電子部品および電子機器の一例を示す。
＜電子部品＞
　まず、半導体装置１０等が組み込まれた電子部品の例を、図４５（Ａ）および（Ｂ）を用いて説明を行う。
　図４５（Ａ）に電子部品７００および電子部品７００が実装された基板（実装基板７０４）の斜視図を示す。図４５（Ａ）に示す電子部品７００は、モールド７１１内にシリコン基板１１上に素子層３４が積層された半導体装置１０を有している。図４５（Ａ）は、電子部品７００の内部を示すために、一部を図に反映していない。電子部品７００は、モールド７１１の外側にランド７１２を有する。ランド７１２は電極パッド７１３と電気的に接続され、電極パッド７１３は半導体装置１０とワイヤ７１４によって電気的に接続されている。電子部品７００は、例えばプリント基板７０２に実装される。このような電子部品が複数組み合わされて、それぞれがプリント基板７０２上で電気的に接続されることで実装基板７０４が完成する。
　図４５（Ｂ）に電子部品７３０の斜視図を示す。電子部品７３０は、ＳｉＰ（Ｓｙｓｔｅｍ　ｉｎ　ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ）の一例である。電子部品７３０は、パッケージ基板７３２（プリント基板）上にインターポーザ７３１が設けられ、インターポーザ７３１上に半導体装置７３５、および複数の記憶装置１００が設けられている。
　電子部品７３０では、半導体装置１０を広帯域メモリ（ＨＢＭ：Ｈｉｇｈ　Ｂａｎｄｗｉｄｔｈ　Ｍｅｍｏｒｙ）として用いる例を示している。また、半導体装置７３５は、ＣＰＵ、ＧＰＵ、ＦＰＧＡなどの集積回路（半導体装置）を用いることができる。
　パッケージ基板７３２は、セラミック基板、プラスチック基板、またはガラスエポキシ基板などを用いることができる。インターポーザ７３１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
　インターポーザ７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ７３１は、インターポーザ７３１上に設けられた集積回路をパッケージ基板７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）を用いることも出来る。
　インターポーザ７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
　ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
　また、シリコンインターポーザを用いたＳｉＰやＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
　また、電子部品７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品７３０では、半導体装置１０と半導体装置７３５の高さを揃えることが好ましい。
　電子部品７３０を他の基板に実装するため、パッケージ基板７３２の底部に電極７３３を設けてもよい。図４５（Ｂ）では、電極７３３を半田ボールで形成する例を示している。パッケージ基板７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。また、電極７３３を導電性のピンで形成してもよい。パッケージ基板７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。
　電子部品７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ　Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ　Ｆｌａｔ　Ｊ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）などの実装方法を用いることができる。
＜電子機器＞
　次に、上記電子部品を備えた電子機器の例について図４６を用いて説明を行う。
　ロボット７１００は、照度センサ、マイクロフォン、カメラ、スピーカ、ディスプレイ、各種センサ（赤外線センサ、超音波センサ、加速度センサ、ピエゾセンサ、光センサ、ジャイロセンサなど）、および移動機構などを備える。電子部品７３０はプロセッサなどを有し、これら周辺機器を制御する機能を有する。例えば、電子部品７００はセンサで取得されたデータを記憶する機能を有する。
　マイクロフォンは、使用者の音声および環境音などの音響信号を検知する機能を有する。また、スピーカは、音声および警告音などのオーディオ信号を発する機能を有する。ロボット７１００は、マイクロフォンを介して入力されたオーディオ信号を解析し、必要なオーディオ信号をスピーカから発することができる。ロボット７１００において、は、マイクロフォン、およびスピーカを用いて、使用者とコミュニケーションをとることが可能である。
　カメラは、ロボット７１００の周囲を撮像する機能を有する。また、ロボット７１００は、移動機構を用いて移動する機能を有する。ロボット７１００は、カメラを用いて周囲の画像を撮像し、画像を解析して移動する際の障害物の有無などを察知することができる。
　飛行体７１２０は、プロペラ、カメラ、およびバッテリなどを有し、自律して飛行する機能を有する。電子部品７３０はこれら周辺機器を制御する機能を有する。
　例えば、カメラで撮影した画像データは、電子部品７００に記憶される。電子部品７３０は、画像データを解析し、移動する際の障害物の有無などを察知することができる。また、電子部品７３０によってバッテリの蓄電容量の変化から、バッテリ残量を推定することができる。
　掃除ロボット７１４０は、上面に配置されたディスプレイ、側面に配置された複数のカメラ、ブラシ、操作ボタン、各種センサなどを有する。図示されていないが、掃除ロボット７３００には、タイヤ、吸い込み口等が備えられている。掃除ロボット７３００は自走し、ゴミを検知し、下面に設けられた吸い込み口からゴミを吸引することができる。
　例えば、電子部品７３０は、カメラが撮影した画像を解析し、壁、家具または段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラシに絡まりそうな物体を検知した場合は、ブラシの回転を止めることができる。
　自動車７１６０は、エンジン、タイヤ、ブレーキ、操舵装置、カメラなどを有する。例えば、電子部品７３０は、ナビゲーション情報、速度、エンジンの状態、ギアの選択状態、ブレーキの使用頻度などのデータに基づいて、自動車７１６０の走行状態を最適化するための制御を行う。例えば、カメラで撮影した画像データは電子部品７００に記憶される。
　電子部品７００および／または電子部品７３０は、ＴＶ装置７２００（テレビジョン受像装置）、スマートフォン７２１０、ＰＣ（パーソナルコンピュータ）７２２０、７２３０、ゲーム機７２４０、ゲーム機７２６０等に組み込むことができる。
　例えば、ＴＶ装置７２００に内蔵された電子部品７３０は画像エンジンとして機能させることができる。例えば、電子部品７３０は、ノイズ除去、解像度アップコンバージョンなどの画像処理を行う。
　スマートフォン７２１０は、携帯情報端末の一例である。スマートフォン７２１０は、マイクロフォン、カメラ、スピーカ、各種センサ、および表示部を有する。電子部品７３０によってこれら周辺機器が制御される。
　ＰＣ７２２０、ＰＣ７２３０はそれぞれノート型ＰＣ、据え置き型ＰＣの例である。ＰＣ７２３０には、キーボード７２３２、およびモニタ装置７２３３が無線または有線により接続可能である。ゲーム機７２４０は携帯型ゲーム機の例である。ゲーム機７２６０は据え置き型ゲーム機の例である。ゲーム機７２６０には、無線または有線でコントローラ７２６２が接続されている。コントローラ７２６２に、電子部品７００および／または電子部品７３０を組み込むこともできる。
　本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（本明細書等の記載に関する付記）
　以上の実施の形態、および実施の形態における各構成の説明について、以下に付記する。
　各実施の形態に示す構成は、他の実施の形態あるいは実施例に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
　なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、および／または、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことが出来る。
　なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、または明細書に記載される文章を用いて述べる内容のことである。
　なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、および／または、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
　また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
　また、図面において、大きさ、層の厚さ、または領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
　また、図面等において図示する構成要素の位置関係は、相対的である。従って、図面を参照して構成要素を説明する場合、位置関係を示す「上に」、「下に」等の語句は便宜的に用いられる場合がある。構成要素の位置関係は、本明細書の記載内容に限定されず、状況に応じて適切に言い換えることができる。
　本明細書等において、トランジスタの接続関係を説明する際、「ソースまたはドレインの一方」（または第１電極、または第１端子）、「ソースまたはドレインの他方」（または第２電極、または第２端子）という表記を用いる。これは、トランジスタのソースとドレインは、トランジスタの構造または動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
　また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
　また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
　また本明細書等において、ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
　本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが電気的に接続されているものをいう。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で対象物（スイッチ、トランジスタ素子、またはダイオード等の素子、あるいは当該素子および配線を含む回路等を指す）が存在する場合にＡとＢとの電気信号の伝達が可能である接続をいう。なおＡとＢとが電気的に接続されている場合には、ＡとＢとが直接接続されている場合を含む。ここで、ＡとＢとが直接接続されているとは、上記対象物を介することなく、ＡとＢとの間の配線（または電極）等を介してＡとＢとの電気信号の伝達が可能である接続をいう。換言すれば、直接接続とは、等価回路で表した際に同じ回路図として見なせる接続をいう。
　本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
　本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
　本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
　なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
ＢＬ＿１：ビット線、ＤＡ１：データ、ＰＣＬ１：プリチャージ線、ＰＣＬ２：プリチャージ線、Ｔ１：期間、Ｔ２：期間、Ｔ３：期間、Ｔ４：期間、Ｔ１１：期間、Ｔ１２：期間、Ｔ１３：期間、Ｔ１４：期間、Ｔ１５：期間、Ｔ１６：期間、ＷＬ＿Ｎ：ワード線、ＷＬ＿１：ワード線、ＷＬ２：ワード線、１０：半導体装置、１０Ａ：半導体装置、１０Ｂ：半導体装置、１０Ｃ：半導体装置、１０Ｄ：半導体装置、１０Ｅ：半導体装置、１０Ｆ：半導体装置、１１：シリコン基板、２０：周辺回路、２１：ロウドライバ、２２：カラムドライバ、２２＿Ａ：プリチャージ回路、２２＿Ｂ：プリチャージ回路、２２＿Ｃ：センスアンプ、２２＿Ｄ：スイッチ回路、２２＿Ｅ：スイッチ回路、２２＿１：プリチャージ回路、２２＿２：センスアンプ、２２＿３：スイッチ回路、２３＿Ａ：スイッチ、２３＿Ｂ：スイッチ、２３＿Ｃ：スイッチ、２３＿Ｄ：スイッチ、２４＿１：トランジスタ、２４＿３：トランジスタ、２４＿４：トランジスタ、２４＿６：トランジスタ、２５：回路、２５＿１：トランジスタ、２５＿２：トランジスタ、２５＿３：トランジスタ、２５＿４：トランジスタ、２６：素子層、２７：回路、２７＿Ｍ：回路、２７＿１：回路、２８：トランジスタ、２８＿ａ：トランジスタ、２８＿ｂ：トランジスタ、２８＿ｎ：トランジスタ、２８＿１：トランジスタ、２９：回路、３０：メモリセルアレイ、３０＿Ｍ：ユニット、３０＿１：ユニット、３１：メモリセル、３１＿Ｍ：メモリセル、３１＿Ｎ：メモリセル、３１＿Ｎ＿Ａ：メモリセル、３１＿Ｎ＿Ｂ：メモリセル、３１＿１：メモリセル、３１＿１＿Ａ：メモリセル、３１＿１＿Ｂ：メモリセル、３２：トランジスタ、３２＿Ｎ：トランジスタ、３２＿１：トランジスタ、３２Ａ：トランジスタ、３２Ｂ：トランジスタ、３３：キャパシタ、３３＿Ｎ：キャパシタ、３３＿１：キャパシタ、３３Ａ：キャパシタ、３３Ｂ：キャパシタ、３４：素子層、３４＿ｉ：素子層、３４＿Ｎ：素子層、３４＿１：素子層、４０：素子層、４０＿Ｍ：素子層、４０＿１：素子層、４０Ａ：素子層、４０Ｂ：素子層、４０Ｃ：素子層、４０Ｄ：素子層、４１：トランジスタ、４１＿ａ：トランジスタ、４１＿ｂ：トランジスタ、４２：トランジスタ、４２＿ａ：トランジスタ、４２＿ｂ：トランジスタ、４３：トランジスタ、４３＿ａ：トランジスタ、４３＿ｂ：トランジスタ、４４：トランジスタ、４４＿ａ：トランジスタ、４４＿ｂ：トランジスタ、４９：回路、５０：ユニット、５０＿Ｍ：ユニット、５０＿１：ユニット、５１：メモリセル、５４：素子層、５５：トランジスタ、５６：トランジスタ、５７：容量素子、７０Ａ：封止層、７０Ｂ：封止層、７１：ロウデコーダ、７２：ワード線ドライバ回路、７３：出力回路、７４：コントロールロジック回路、８１：カラムデコーダ、８２：プリチャージ回路、８３：増幅回路、８４：回路、９８：スイッチ回路、１００：記憶装置、２００：トランジスタ、２００Ｍ：トランジスタ、２００Ｔ：トランジスタ、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２１１：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０ｂ：酸化物、２３０ｃ：酸化物、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４１ａ：絶縁体、２４１ｂ：絶縁体、２４２：導電体、２４２ａ：導電体、２４２ｂ：導電体、２４３：酸化物、２４３ａ：酸化物、２４３ｂ：酸化物、２４６：導電体、２４６ａ：導電体、２４６ｂ：導電体、２５０：絶縁体、２６０：導電体、２６０ａ：導電体、２６０ｂ：導電体、２７２：絶縁体、２７３：絶縁体、２７４：絶縁体、２７５：絶縁体、２７６：導電体、２７７：絶縁体、２７８：導電体、２７９：絶縁体、２８０：絶縁体、２８２：絶縁体、２８３：絶縁体、２８４：絶縁体、２８７：絶縁体、２９０：導電体、２９２：容量、２９２Ａ：容量、２９２Ｂ：容量、２９４：導電体、２９５：絶縁体、２９６：絶縁体、２９７：導電体、２９８：絶縁体、２９９：導電体、３００：トランジスタ、３１１：半導体基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、４１１：素子層、４１３：トランジスタ層、４１３＿ｍ：トランジスタ層、４１３＿１：トランジスタ層、４１５：メモリデバイス層、４１５＿ｎ：メモリデバイス層、４１５＿ｐ：メモリデバイス層、４１５＿ｐ−１：メモリデバイス層、４１５＿１：メモリデバイス層、４１５＿３：メモリデバイス層、４１５＿４：メモリデバイス層、４２０：メモリデバイス、４２０Ａ：メモリデバイス、４２０Ｂ：メモリデバイス、４２２：領域、４２４：導電体、４２６：導電体、４２８：導電体、４３０：導電体、４３２：メモリセル、４３３：メモリセル、４３４：メモリセル、４３５：メモリセル、４７０：メモリユニット、４７０＿ｍ：メモリユニット、４７０＿１：メモリユニット、７００：電子部品、７０２：プリント基板、７０４：実装基板、７１１：モールド、７１２：ランド、７１３：電極パッド、７１４：ワイヤ、７３０：電子部品、７３１：インターポーザ、７３２：パッケージ基板、７３３：電極、７３５：半導体装置、９０１：境界領域、９０２：境界領域、７１００：ロボット、７１２０：飛行体、７１４０：掃除ロボット、７１６０：自動車、７２００：ＴＶ装置、７２１０：スマートフォン、７２２０：ＰＣ、７２３０：ＰＣ、７２３２：キーボード、７２３３：モニタ装置、７２４０：ゲーム機、７２６０：ゲーム機、７２６２：コントローラ、７３００：掃除ロボット

Claims (17)

  1. 　第１メモリセルを有する第１の素子層と、
    　第２メモリセルを有する第２の素子層と、
    　切り替え回路を有する第３の素子層と、
    　駆動回路を有するシリコン基板と、を有し、
    　前記第１の素子層は、前記シリコン基板と前記第２の素子層との間に設けられ、
    　前記第３の素子層は、前記シリコン基板と前記第１の素子層との間に設けられ、
    　前記第１メモリセルは、第１トランジスタと、第１キャパシタと、を有し、
    　前記第２メモリセルは、第２トランジスタと、第２キャパシタと、を有し、
    　前記切り替え回路は、前記第１メモリセル又は前記第２メモリセルと、前記駆動回路と、の間の導通状態を制御する機能を有する第３トランジスタを有し、
    　第１トランジスタのソース又はドレインの一方、および第２トランジスタのソース又はドレインの一方は、それぞれ前記第３トランジスタのソース又はドレインの一方と電気的に接続するための配線に電気的に接続され、
    　第３トランジスタのソース又はドレインの他方は、前記駆動回路に電気的に接続され、
    　前記配線は、前記第１トランジスタが有する第１半導体層および前記第２トランジスタが有する第２半導体層に接し、且つ前記シリコン基板の表面に対して垂直方向または概略垂直方向に設けられる、半導体装置。
  2. 　請求項１において、
    　前記第１半導体層および第２半導体層は、それぞれチャネル形成領域に金属酸化物を有する、半導体装置。
  3. 　請求項１または２において、
    　前記第１キャパシタは、前記第１半導体層の下層に設けられ、
    　前記第２キャパシタは、前記第２半導体層の下層に設けられる、半導体装置。
  4. 　請求項１または２において、
    　前記第１キャパシタは、前記第１半導体層の上層に設けられ、
    　前記第２キャパシタは、前記第２半導体層の上層に設けられる、半導体装置。
  5. 　請求項１または２において、
    　前記第１キャパシタの一方の電極は、前記第１半導体層と同じ層に設けられ、
    　前記第２キャパシタの一方の電極は、前記第２半導体層と同じ層に設けられる、半導体装置。
  6. 　第１メモリセルを有する第１の素子層と、
    　第２メモリセルを有する第２の素子層と、
    　第１制御回路を有する第３の素子層と、
    　駆動回路を有するシリコン基板と、を有し、
    　前記第１の素子層は、前記シリコン基板と前記第２の素子層との間に設けられ、
    　前記第３の素子層は、前記シリコン基板と前記第１の素子層との間に設けられ、
    　前記第１メモリセルは、第１トランジスタと、第１キャパシタと、を有し、
    　前記第２メモリセルは、第２トランジスタと、第２キャパシタと、を有し、
    　前記第１制御回路は、前記第１メモリセルから読み出される信号を増幅するための第３トランジスタを有し、
    　第１トランジスタのソースまたはドレインの一方、および第２トランジスタのソースまたはドレインの一方は、それぞれ前記第３トランジスタのゲートと電気的に接続するための第１配線に電気的に接続され、
    　第３トランジスタのソースまたはドレインの一方は、前記駆動回路に電気的に接続するための第２配線に電気的に接続され、
    　前記第１配線は、前記第１トランジスタが有する第１半導体層および前記第２トランジスタが有する第２半導体層に接し、且つ前記シリコン基板の表面に対して垂直方向または概略垂直方向に設けられ、
    　前記第２配線は、前記第１配線に対して平行な方向または概略平行な方向に設けられる、半導体装置。
  7. 　請求項６において、
    　前記第１制御回路は、第４トランジスタを有し、
    　前記第４トランジスタのソースまたはドレインの一方は、前記第３トランジスタのソースまたはドレインの一方に電気的に接続され、
    　前記第４トランジスタのソースまたはドレインの他方は、前記第２配線に電気的に接続される、半導体装置。
  8. 　請求項６または７において、
    　前記第１制御回路は、第５トランジスタおよび第６トランジスタを有し、
    　前記第５トランジスタのソースまたはドレインの一方は、前記第３トランジスタのゲートに電気的に接続され、
    　前記第５トランジスタのソースまたはドレインの他方は、前記第２配線に電気的に接続され、
    　前記第６トランジスタのソースまたはドレインの一方は、前記第３トランジスタのソースまたはドレインの他方に電気的に接続され、
    　前記第６トランジスタのソースまたはドレインの他方は、グラウンド線に電気的に接続される、半導体装置。
  9. 　請求項６乃至８のいずれか一において、
    　前記第１半導体層および第２半導体層は、それぞれチャネル形成領域に金属酸化物を有する、半導体装置。
  10. 　請求項９において、
    　前記金属酸化物は、Ｉｎと、Ｇａと、Ｚｎと、を含む、半導体装置。
  11. 　請求項６乃至１０のいずれか一において、
    　前記第１キャパシタは、前記第１半導体層の下層に設けられ、
    　前記第２キャパシタは、前記第２半導体層の下層に設けられる、半導体装置。
  12. 　請求項６乃至１１のいずれか一において、
    　前記第１キャパシタは、前記第１半導体層の上層に設けられ、
    　前記第２キャパシタは、前記第２半導体層の上層に設けられる、半導体装置。
  13. 　請求項６乃至１１のいずれか一において、
    　前記第１キャパシタの一方の電極は、前記第１半導体層と同じ層に設けられ、
    　前記第２キャパシタの一方の電極は、前記第２半導体層と同じ層に設けられる、半導体装置。
  14. 　第１のメモリセルを有する第１の素子層と、
    　第２のメモリセルを有する第２の素子層と、を有し、
    　前記第１の素子層と、前記第２の素子層と、は積層して設けられ、
    　前記第１のメモリセルは、第１トランジスタと、第１キャパシタと、を有し、
    　前記第２のメモリセルは、第２トランジスタと、第３トランジスタと、第２キャパシタと、を有し、
    　前記第１トランジスタのソースまたはドレインの一方は、前記第１キャパシタの一方の電極と電気的に接続され、
    　前記第２トランジスタのソースまたはドレインの一方は、前記第３トランジスタのゲート、および前記第２キャパシタの一方の電極と電気的に接続される、半導体装置。
  15. 　請求項１４において、
    　基板を有し、
    　前記第２の素子層は、前記基板と前記第１の素子層との間に設けられる、半導体装置。
  16. 　請求項１４または１５において、
    　前記第１トランジスタは、第１半導体層を有し、
    　前記第２トランジスタは、第２半導体層を有し、
    　前記第１半導体層および第２半導体層は、それぞれチャネル形成領域に金属酸化物を有する、半導体装置。
  17. 　請求項１６において、
    　前記金属酸化物は、Ｉｎと、Ｇａと、Ｚｎと、を含む、半導体装置。
PCT/IB2019/059906 2019-01-25 2019-11-19 半導体装置および当該半導体装置を有する電気機器 WO2020152522A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020217024567A KR20210120003A (ko) 2019-01-25 2019-11-19 반도체 장치 및 상기 반도체 장치를 가지는 전자 기기
US17/422,312 US20220085073A1 (en) 2019-01-25 2019-11-19 Semiconductor device and electronic device including the semiconductor device
CN201980089579.4A CN113330552A (zh) 2019-01-25 2019-11-19 半导体装置及包括该半导体装置的电子设备
JP2020567657A JP7462575B2 (ja) 2019-01-25 2019-11-19 半導体装置
JP2024050247A JP2024083377A (ja) 2019-01-25 2024-03-26 半導体装置

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2019011690 2019-01-25
JP2019-011688 2019-01-25
JP2019-011690 2019-01-25
JP2019-011692 2019-01-25
JP2019011688 2019-01-25
JP2019011692 2019-01-25
JP2019-011691 2019-01-25
JP2019011691 2019-01-25
JP2019-013505 2019-01-29
JP2019013505 2019-01-29

Publications (1)

Publication Number Publication Date
WO2020152522A1 true WO2020152522A1 (ja) 2020-07-30

Family

ID=71736829

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/059906 WO2020152522A1 (ja) 2019-01-25 2019-11-19 半導体装置および当該半導体装置を有する電気機器

Country Status (6)

Country Link
US (1) US20220085073A1 (ja)
JP (2) JP7462575B2 (ja)
KR (1) KR20210120003A (ja)
CN (1) CN113330552A (ja)
TW (1) TW202105678A (ja)
WO (1) WO2020152522A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022228281A1 (zh) * 2021-04-30 2022-11-03 华为技术有限公司 一种三维存储器、芯片封装结构及电子设备
WO2024052787A1 (ja) * 2022-09-09 2024-03-14 株式会社半導体エネルギー研究所 半導体装置
WO2024089570A1 (ja) * 2022-10-28 2024-05-02 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7330986B2 (ja) * 2018-08-31 2023-08-22 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の動作方法
TWI807494B (zh) * 2021-11-19 2023-07-01 鯨鏈科技股份有限公司 晶圓對晶圓技術之輸入及輸出電路與使用其晶片裝置
US12014796B2 (en) * 2022-02-11 2024-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of operating the same
CN116863974B (zh) * 2023-09-05 2023-11-21 北京超弦存储器研究院 半导体器件及电子设备
CN118314936B (zh) * 2024-06-06 2024-09-06 北京超弦存储器研究院 存储器及访问方法、电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312006A (ja) * 1999-02-26 2000-11-07 Seiko Epson Corp 半導体装置の製造方法及び電気光学装置の製造方法並びに半導体装置及び電気光学装置
JP2013065638A (ja) * 2011-09-15 2013-04-11 Elpida Memory Inc 半導体装置
JP2016192578A (ja) * 2010-11-12 2016-11-10 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687147B2 (en) 2002-04-02 2004-02-03 Hewlett-Packard Development Company, L.P. Cubic memory array with diagonal select lines
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
JP6607681B2 (ja) 2014-03-07 2019-11-20 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312006A (ja) * 1999-02-26 2000-11-07 Seiko Epson Corp 半導体装置の製造方法及び電気光学装置の製造方法並びに半導体装置及び電気光学装置
JP2016192578A (ja) * 2010-11-12 2016-11-10 株式会社半導体エネルギー研究所 半導体装置
JP2013065638A (ja) * 2011-09-15 2013-04-11 Elpida Memory Inc 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022228281A1 (zh) * 2021-04-30 2022-11-03 华为技术有限公司 一种三维存储器、芯片封装结构及电子设备
WO2024052787A1 (ja) * 2022-09-09 2024-03-14 株式会社半導体エネルギー研究所 半導体装置
WO2024089570A1 (ja) * 2022-10-28 2024-05-02 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JPWO2020152522A1 (ja) 2020-07-30
JP2024083377A (ja) 2024-06-21
JP7462575B2 (ja) 2024-04-05
KR20210120003A (ko) 2021-10-06
US20220085073A1 (en) 2022-03-17
CN113330552A (zh) 2021-08-31
TW202105678A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
JP7462575B2 (ja) 半導体装置
US10490258B2 (en) Semiconductor device with stacked structure of memory cells over sensing amplifiers, circuit board and electronic device
WO2020201865A1 (ja) 半導体装置
JP7459079B2 (ja) 半導体装置
US12069846B2 (en) Memory device
US20240268092A1 (en) Semiconductor device and electronic device including the semiconductor device
JP7524175B2 (ja) 半導体装置
WO2020170069A1 (ja) エラー検出機能を有する記憶装置、半導体装置、および、電子機器
JP7467430B2 (ja) 記憶装置
TW202431270A (zh) 半導體裝置
US11996132B2 (en) Three transistor semiconductor device with metal oxide channel region, operation method thereof, and electronic device
JP7434188B2 (ja) 撮像装置および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19911142

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020567657

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19911142

Country of ref document: EP

Kind code of ref document: A1