JP2019185833A - 記憶装置、記憶装置の動作方法、および電子機器 - Google Patents
記憶装置、記憶装置の動作方法、および電子機器 Download PDFInfo
- Publication number
- JP2019185833A JP2019185833A JP2018073049A JP2018073049A JP2019185833A JP 2019185833 A JP2019185833 A JP 2019185833A JP 2018073049 A JP2018073049 A JP 2018073049A JP 2018073049 A JP2018073049 A JP 2018073049A JP 2019185833 A JP2019185833 A JP 2019185833A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- insulator
- oxide
- conductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Dram (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】動作環境温度によらずデータの保持時間が長い、記憶装置を提供する。【解決手段】記憶装置は、ドライバ回路と複数のメモリセルとを有し、メモリセルはトランジスタと容量素子とを有し、トランジスタはチャネル形成領域に金属酸化物を有する。メモリセルがデータを保持している期間において、ドライバ回路は、トランジスタのゲートに、トランジスタのソースおよびドレインよりも低い電位を印加する。【選択図】図2
Description
本発明の一形態は、記憶装置に関する。特に、半導体特性を利用することで機能しうる記憶装置に関する。
なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。
DRAM(Dynamic Random Access Memory)は、各種電子機器に内蔵される記憶装置(メモリともいう)として広く用いられている。また、DRAMのメモリセルに、酸化物半導体を用いたトランジスタ(酸化物半導体トランジスタ、OSトランジスタともいう)を適用した例が提案されている(例えば、特許文献1、非特許文献1)。
酸化物半導体トランジスタは、オフ状態でのリーク電流(オフ電流)が非常に小さいため、酸化物半導体トランジスタをDRAMのメモリセルに適用することで、リフレッシュ頻度が少なく、消費電力の少ないメモリを作製することができる。
本明細書等では、酸化物半導体トランジスタがメモリセルに適用されたDRAMを、「酸化物半導体DRAM」、または、「DOSRAM(登録商標、Dynamic Oxide Semiconductor Random Access Memory、ドスラム)」と呼ぶ。
一方、酸化物半導体は、トランジスタに適用可能な半導体として、近年注目されている。酸化物半導体として、例えば、酸化インジウム、酸化亜鉛など、一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、In−Ga−Zn酸化物(IGZOともいう)に関する研究が盛んに行われている。
IGZOに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、CAAC(c−axis aligned crystalline)構造、およびnc(nanocrystalline)構造が見出された(非特許文献2乃至非特許文献4参照)。
非特許文献2および非特許文献3では、CAAC構造を有する酸化物半導体を用いて、トランジスタを作製する技術が開示されている。さらに、CAAC構造およびnc構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献5および非特許文献6に示されている。
非特許文献7では、酸化物半導体を用いたトランジスタの、オフ電流が非常に小さいことが報告され、非特許文献8および非特許文献9では、オフ電流が非常に小さい性質を利用した、LSIおよびディスプレイが報告されている。
T.Onuki et al.,"DRAM with Storage Capacitance of 3.9fF using CAAC−OS Transistor with L of 60nm and having More Than 1−h Retention Characteristics",Ext.Abstr.SSDM,2014,pp.430−431.
S.Yamazaki et al.,"SID Symposium Digest of Technical Papers",2012,volume 43,issue 1,p.183−186
S.Yamazaki et al.,"Japanese Journal of Applied Physics",2014,volume 53,Number 4S,p.04ED18−1−04ED18−10
S.Ito et al.,"The Proceedings of AM−FPD’13 Digest of Technical Papers",2013,p.151−154
S.Yamazaki et al.,"ECS Journal of Solid State Science and Technology",2014,volume 3,issue 9,p.Q3012−Q3022
S.Yamazaki,"ECS Transactions",2014,volume 64,issue 10,p.155−164
K.Kato et al.,"Japanese Journal of Applied Physics",2012,volume 51,p.021201−1−021201−7
S.Matsuda et al.,"2015 Symposium on VLSI Technology Digest of Technical Papers",2015,p.T216−T217
S.Amano et al.,"SID Symposium Digest of Technical Papers",2010,volume 41,issue 1,p.626−629
OSトランジスタがメモリセルに適用された記憶装置において、OSトランジスタはオフ電流が非常に小さいためメモリセルに書き込んだデータを長時間保持することができる。しかし、OSトランジスタのしきい値電圧は高温になるほどマイナスにシフトし、また、OSトランジスタのサブスレッショルド係数は高温になるほど増大するという性質を有する。その結果、高温になるほど、ソースに対するゲートの電圧が0Vの時のソースとドレインとの間に流れる電流(カットオフ電流ともいう)が増加する。
すなわち、高温の動作環境においては、OSトランジスタのオフ電流が非常に小さいという性質を、十分に利用できないという課題があった。
また、OSトランジスタにバックゲートを設け、バックゲートに負電位を印加することでしきい値電圧をプラスにシフトさせ、カットオフ電流を低減することができるが、トランジスタの電気特性に影響を及ぼすには、比較的大きな電位をトランジスタのバックゲートに印加する必要があり、トランジスタの信頼性を低くしてしまうことがあった。さらに、バックゲートは、トランジスタの作製工程を長くし、コストが上昇するという課題があった。
本発明の一形態は、動作環境温度によらずデータの保持時間が長い、記憶装置を提供することを課題の一つとする。または、本発明の一形態は、データの保持時間が長く、信頼性の高い、記憶装置を提供することを課題の一つとする。または、本発明の一形態は、動作環境温度によらずデータの保持時間が長い記憶装置を有する、電子機器を提供することを課題の一つとする。または、本発明の一形態は、データの保持時間が長く信頼性の高い記憶装置を有する、電子機器を提供することを課題の一つとする。
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
本発明の一形態は、ドライバ回路と、複数のメモリセルとを有する記憶装置である。メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。ドライバ回路は、トランジスタのゲートを駆動する機能を有し、メモリセルがデータを保持している期間において、トランジスタのゲートに印加される電位は、トランジスタのソースに印加される電位、およびトランジスタのドレインに印加される電位より低いことを特徴とする。
また、本発明の一形態は、ドライバ回路と、負電位生成回路と、複数のメモリセルとを有する記憶装置である。メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。ドライバ回路は、トランジスタのゲートを駆動する機能を有し、負電位生成回路は、トランジスタのソースに印加される電位、およびトランジスタのドレインに印加される電位より、低い電位を生成する機能を有する。メモリセルがデータを保持している期間において、トランジスタのゲートには、負電位生成回路が生成した電位が印加されることを特徴とする。
また、上記形態において、金属酸化物は、In(インジウム)またはZn(亜鉛)の一方または双方を含むことを特徴とする。
また、上記形態において、金属酸化物は、Ga(ガリウム)を含むことを特徴とする。
また、本発明の一形態は、上記形態に記載の記憶装置を有する電子機器である。
また、本発明の一形態は、ドライバ回路と、複数のメモリセルとを有する記憶装置の動作方法である。メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。ドライバ回路は、トランジスタのゲートを駆動し、メモリセルがデータを保持している期間において、トランジスタのゲートには、トランジスタのソースに印加される電位、およびトランジスタのドレインに印加される電位より、低い電位が印加されることを特徴とする。
また、本発明の一形態は、ドライバ回路と、負電位生成回路と、複数のメモリセルとを有する記憶装置の動作方法である。メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。ドライバ回路は、トランジスタのゲートを駆動し、負電位生成回路は、トランジスタのソースに印加される電位、およびトランジスタのドレインに印加される電位より、低い電位を生成する。メモリセルがデータを保持している期間において、トランジスタのゲートには、負電位生成回路が生成した電位が印加されることを特徴とする。
本発明の一形態により、動作環境温度によらずデータの保持時間が長い、記憶装置を提供することができる。または、本発明の一形態により、データの保持時間が長く、信頼性の高い、記憶装置を提供することができる。または、本発明の一形態により、動作環境温度によらずデータの保持時間が長い記憶装置を有する、電子機器を提供することができる。または、本発明の一形態により、データの保持時間が長く信頼性の高い記憶装置を有する、電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。また、1つの実施の形態の中に複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
また、本明細書等において、「第1」、「第2」、「第3」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「電圧」とは、ある電位と基準の電位(例えば、グラウンド電位)との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域、またはドレイン電極)とソース(ソース端子、ソース領域、またはソース電極)の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等において、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態(非導通状態、遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、nチャネル型トランジスタでは、ソースに対するゲートの電圧Vgsがしきい値電圧Vthよりも低い状態、pチャネル型トランジスタでは、ソースに対するゲートの電圧Vgsがしきい値電圧Vthよりも高い状態をいう。つまり、nチャネル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Vgsがしきい値電圧Vthよりも低いときのドレイン電流、という場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。また、オフ電流と同じ意味で、リーク電流という場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、金属酸化物(metal oxide)とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductorともいう)などに分類される。
例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも1つを有する場合、当該金属酸化物を、金属酸化物半導体(metal oxide semiconductor)と呼ぶことができる。すなわち、チャネル形成領域に金属酸化物を有するトランジスタを、「酸化物半導体トランジスタ」、「OSトランジスタ」と呼ぶことができる。同様に、上述した、「酸化物半導体を用いたトランジスタ」も、チャネル形成領域に金属酸化物を有するトランジスタである。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と呼称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。金属酸化物の詳細については後述する。
(実施の形態1)
本実施の形態では、本発明の一形態に係わる記憶装置の構成例について説明する。本発明の一形態に係わる記憶装置は、半導体特性を利用することで機能しうる記憶装置であり、メモリとも呼ばれている。
本実施の形態では、本発明の一形態に係わる記憶装置の構成例について説明する。本発明の一形態に係わる記憶装置は、半導体特性を利用することで機能しうる記憶装置であり、メモリとも呼ばれている。
<メモリの構成例>
図1は、本発明の一形態に係わるメモリ100の構成例を示すブロック図である。メモリ100は、周辺回路111、およびメモリセルアレイ201を有する。周辺回路111は、ローデコーダ121、ワード線ドライバ回路122、ビット線ドライバ回路130、出力回路140、負電位生成回路150、コントロールロジック回路160を有する。なお、本明細書等で説明する図面において、主な信号の流れを矢印または線で示しており、電源線等は省略する場合がある。
図1は、本発明の一形態に係わるメモリ100の構成例を示すブロック図である。メモリ100は、周辺回路111、およびメモリセルアレイ201を有する。周辺回路111は、ローデコーダ121、ワード線ドライバ回路122、ビット線ドライバ回路130、出力回路140、負電位生成回路150、コントロールロジック回路160を有する。なお、本明細書等で説明する図面において、主な信号の流れを矢印または線で示しており、電源線等は省略する場合がある。
ビット線ドライバ回路130は、カラムデコーダ131、プリチャージ回路132、センスアンプ133、および入出力回路134を有する。プリチャージ回路132は、配線BLをプリチャージする機能を有する。センスアンプ133は、配線BLから読み出されたデータ信号を増幅する機能を有し、入出力回路134は、配線BLにデータ信号を書き込む機能、および配線BLから読み出したデータ信号を出力回路140へ出力する機能を有する。なお、カラムデコーダ131、プリチャージ回路132、センスアンプ133等の詳細については、実施の形態2で説明する。
配線BLおよび配線WLは、メモリセルアレイ201が有するメモリセル211に接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路140を介して、デジタルのデータ信号RDATAとしてメモリ100の外部に出力される。
メモリ100には、外部から電源として、低電源電位VSS、周辺回路111用の高電源電位VDD、メモリセルアレイ201用の高電源電位VIH、が供給される。ここで、高電源電位VDDは、低電源電位VSSよりも高い電位である。また、例えば、高電源電位VIHは、高電源電位VDDより高い電位、もしくは高電源電位VDDと同電位とすることができる。
また、負電位生成回路150は、外部から供給された電源から、低電源電位VLLを生成する。低電源電位VLLは、低電源電位VSSより低い電位である。なお、メモリ100を、負電位生成回路150を有さない構成とし、低電源電位VLLをメモリ100の外部から供給してもよい。
メモリ100には、制御信号(CE、WE、RE)、アドレス信号ADDR、データ信号WDATAが外部から入力される。アドレス信号ADDRは、ローデコーダ121およびカラムデコーダ131に入力され、WDATAは入出力回路134に入力される。
コントロールロジック回路160は、外部からの入力信号(CE、WE、RE)を処理して、ローデコーダ121、カラムデコーダ131の制御信号を生成する。CEはチップイネーブル信号であり、WEは書き込みイネーブル信号であり、REは読み出しイネーブル信号である。コントロールロジック回路160が処理する信号は、これに限定されるものではなく、必要に応じて他の制御信号を入力してもよい。
なお、メモリ100において、上述の各回路、各信号および各電位は、必要に応じて適宜取捨することができる。あるいは、他の回路、他の信号または他の電位を追加してもよい。
ここで、メモリセル211を構成するトランジスタに、OSトランジスタを適用することができる。OSトランジスタはオフ電流が非常に小さいため、メモリセル211に書き込んだデータを長時間保持することができる。そのため、メモリセル211のリフレッシュ頻度を少なくすることができ、メモリ100を消費電力の少ないメモリとすることができる。なお、OSトランジスタの詳細については、実施の形態3および実施の形態4で説明する。
また、OSトランジスタは、薄膜トランジスタであり、半導体基板上に積層して設けることができる。例えば、周辺回路111を構成するトランジスタに、単結晶シリコン基板に形成されたSiトランジスタを適用することができる。Siトランジスタを適用した周辺回路111は、高速な動作が可能である。そして、OSトランジスタを適用したメモリセル211は、周辺回路111の上方に積層して設けることができる。
図2(A)に、メモリセルアレイ201の詳細を記載する。メモリセルアレイ201は、一列にm(mは1以上の整数)個、一行にn(nは1以上の整数)個、計m×n個のメモリセル211を有し、メモリセル211は行列状に配置されている。図2(A)では、メモリセル211のアドレスも表記しており、[1,1]、[m,1]、[i,j]、[1,n]、[m,n](iは1以上m以下の整数、jは1以上n以下の整数)は、メモリセル211のアドレスである。
また、個々のメモリセル211は、配線BLおよび配線WLと接続されている。メモリセルアレイ201は、n本の配線BL(BL(1)乃至BL(n))、および、m本の配線WL(WL(1)乃至WL(m))を有する。図2(A)に示すように、アドレスが[i,j]のメモリセル211は、配線WL(i)を介してワード線ドライバ回路122と電気的に接続され、配線BL(j)を介してビット線ドライバ回路130と電気的に接続される。
<メモリセルの構成例>
図2(B)は、メモリセル211の構成例を示す回路図である。
図2(B)は、メモリセル211の構成例を示す回路図である。
メモリセル211は、トランジスタM11と、容量素子CAとを有する。トランジスタM11のソースまたはドレインの一方は、容量素子CAの第1端子と電気的に接続され、トランジスタM11のソースまたはドレインの他方は、配線BLと接続され、トランジスタM11のゲートは、配線WLと接続されている。また、容量素子CAの第2端子は、配線CALと接続されている。
配線BLは、ビット線として機能し、配線WLは、ワード線として機能する。配線CALは、容量素子CAの第2端子に所定の電位を印加するための配線として機能する。
トランジスタM11は、容量素子CAの第1端子と配線BLとを、導通または非導通とするスイッチとしての機能を有する。データの書き込みまたは読み出しは、配線WLにハイレベルの電位を印加し、容量素子CAの第1端子と配線BLとを、導通状態とすることによって行われる。つまり、メモリセル211は、容量素子CAに電荷を蓄積することでデータを保持するメモリであり、メモリセル211に保持されるデータは、配線BLおよびトランジスタM11を介して、書き込みまたは読み出しが行われる。
なお、トランジスタM11には、チャネル形成領域に金属酸化物を有するトランジスタ(OSトランジスタ)を用いることができる。例えば、トランジスタM11のチャネル形成領域に、インジウム、元素M(元素Mは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)、亜鉛のいずれか一つを有する金属酸化物を用いることができる。特に、インジウム、ガリウム、亜鉛からなる金属酸化物であることが好ましい。
OSトランジスタはオフ電流が非常に小さいため、トランジスタM11にOSトランジスタを用いることで、メモリセル211に書き込んだデータを長時間保持することができる。そのため、メモリセル211のリフレッシュ頻度を少なくすることができ、メモリ100を消費電力の少ないメモリとすることができる。
または、トランジスタM11にOSトランジスタを用いることで、メモリセル211のリフレッシュ動作を不要にすることができる。または、トランジスタM11にOSトランジスタを用いることで、メモリセル211に多値データまたはアナログデータを保持することができる。
トランジスタM11にOSトランジスタを用いることで、上述のDOSRAMを構成することができる。
<メモリセルの構成例2>
なお、メモリセル211は、上記の構成に限られるものではない。図3(A)に示すメモリセル212は、メモリセル211の別の構成例である。
なお、メモリセル211は、上記の構成に限られるものではない。図3(A)に示すメモリセル212は、メモリセル211の別の構成例である。
メモリセル212は、トランジスタM12と、トランジスタM13と、容量素子CBとを有する。
トランジスタM12のソースまたはドレインの一方は、容量素子CBの第1端子、および、トランジスタM13のゲートと電気的に接続され、トランジスタM12のソースまたはドレインの他方は、配線WBLと接続され、トランジスタM12のゲートは、配線WWLと接続されている。容量素子CBの第2端子は、配線RWLと接続されている。トランジスタM13のソースまたはドレインの一方は、配線SLと接続され、トランジスタM13のソースまたはドレインの他方は、配線RBLと接続されている。
配線WBLは書き込みビット線として機能し、配線RBLは読み出しビット線として機能し、配線WWLは書き込みワード線として機能し、配線RWLは読み出しワード線として機能する。トランジスタM12は、容量素子CBの第1端子と配線WBLとを、導通または非導通とするスイッチとしての機能を有する。
データの書き込みは、配線WWLにハイレベルの電位を印加し、トランジスタM12を導通状態とし、容量素子CBの第1端子と配線WBLとを、電気的に接続することによって行われる。具体的には、トランジスタM12が導通状態のとき、配線WBLに、書き込むデータに対応する電位を印加し、容量素子CBの第1端子、およびトランジスタM13のゲートに該電位を書き込む。その後、配線WWLにローレベルの電位を印加し、トランジスタM12を非導通状態にすることによって、容量素子CBの第1端子の電位、およびトランジスタM13のゲートの電位を保持する。
データの読み出しは、配線RWLの電位を変化させることで、読み出すメモリセル212が配置されている行を選択し、配線SLに所定の電位を印加することによって行われる。
容量素子CBの第2端子は、配線RWLと接続されているため、配線RWLの電位を変化させることで、容量素子CBの第1端子(またはトランジスタM13のゲート)に保持されている電位を変化させることができる。つまり、読み出さないメモリセル212に対しては、書き込まれているデータに対応する電位がハイレベルであってもローレベルであっても、トランジスタM13のソースとドレインとの間に電流が流れないようにすることができる。
読み出すメモリセル212において、トランジスタM13のソースとドレインとの間に流れる電流は、トランジスタM13のゲートの電位、および前記ソースとドレインの間に印加される電圧によって決まる。そのため、トランジスタM13のソースまたはドレインの他方と接続されている配線RBLの電位を読み出すことによって、容量素子CBの第1端子(またはトランジスタM13のゲート)に保持されている電位を読み出すことができる。
つまり、容量素子CBの第1端子(またはトランジスタM13のゲート)に保持されている電位から、メモリセル212に書き込まれているデータを読み出すことができる。
なお、トランジスタM12には、チャネル形成領域に金属酸化物を有するトランジスタ(OSトランジスタ)を用いることができる。OSトランジスタはオフ電流が非常に小さいため、トランジスタM12にOSトランジスタを用いることで、メモリセル212に書き込んだデータを長時間保持することができる。また、トランジスタM13は、特に限定されない。例えば、トランジスタM13にOSトランジスタを用いてもよいし、Siトランジスタを用いてもよい。
メモリセル212は、2トランジスタ1容量素子のゲインセル型のメモリセルである。ゲインセル型のメモリセルは、容量素子の容量が小さい場合でも、蓄積した電荷を直近のトランジスタで増幅することで、メモリとしての動作を行うことができる。また、トランジスタM12に、オフ電流が非常に小さいOSトランジスタを用いることで、電力の供給が停止された期間においても蓄積した電荷を保持することができ、メモリセル212は、不揮発メモリとしての性質を有する。OSトランジスタを用いた、ゲインセル型のメモリセルによって構成されるメモリを、本明細書等では、「NOSRAM(Nonvolatile Oxide Semiconductor Random Access Memory)」と呼ぶ。なお、NOSRAMは、容量素子の充放電によってデータの書き換えを行うため、原理的には書き換え回数に制約はない。
また、メモリセル212は、配線WBLと配線RBLを、一本の配線BLとしてまとめた構成であってもよい。配線WBLと配線RBLを、一本の配線BLとしてまとめた構成例を、図3(B)に示す。
図3(B)に示すメモリセル213は、トランジスタM12のソースまたはドレインの他方、および、トランジスタM13のソースまたはドレインの他方が、配線BLと接続されている。つまり、メモリセル213は、書き込みビット線と、読み出しビット線が、1本の配線BLとして動作する構成となっている。この場合、データを書き込む際は、配線SLを電気的に浮遊状態(フローティング)とすることが好ましい。
<メモリセルの構成例3>
また、メモリセル212を、3ランジスタ1容量素子のゲインセル型のメモリセルとしてもよい。メモリセル212を、3ランジスタ1容量素子のゲインセル型のメモリセルとした場合の構成例を、図3(C)に示す。
また、メモリセル212を、3ランジスタ1容量素子のゲインセル型のメモリセルとしてもよい。メモリセル212を、3ランジスタ1容量素子のゲインセル型のメモリセルとした場合の構成例を、図3(C)に示す。
図3(C)に示すメモリセル214は、トランジスタM14乃至トランジスタM16と、容量素子CCとを有する。
トランジスタM14のソースまたはドレインの一方は、容量素子CCの第1端子、および、トランジスタM15のゲートと電気的に接続され、トランジスタM14のソースまたはドレインの他方は、配線BLと接続され、トランジスタM14のゲートは、配線WWLと接続されている。容量素子CCの第2端子は、配線CAL、および、トランジスタM15のソースまたはドレインの一方と電気的に接続され、トランジスタM15のソースまたはドレインの他方は、トランジスタM16のソースまたはドレインの一方と電気的に接続されている。トランジスタM16のソースまたはドレインの他方は、配線BLと接続され、トランジスタM16のゲートは、配線RWLと接続されている。
配線BLはビット線として機能し、配線WWLは書き込みワード線として機能し、配線RWLは読み出しワード線として機能する。配線CALは、容量素子CCの第2端子に所定の電位を印加するための配線として機能する(例えば、所定の電位としてローレベルの電位を印加する)。
トランジスタM14は、容量素子CCの第1端子と配線BLとを、導通または非導通とするスイッチとしての機能を有し、トランジスタM16は、トランジスタM15のソースまたはドレインの他方と配線BLとを、導通または非導通とするスイッチとしての機能を有する。
データの書き込みは、配線WWLにハイレベルの電位を印加し、トランジスタM14を導通状態とし、容量素子CCの第1端子と配線BLとを、電気的に接続することによって行われる。具体的には、トランジスタM14が導通状態のとき、配線BLに、書き込むデータに対応する電位を印加し、容量素子CCの第1端子、およびトランジスタM15のゲートに該電位を書き込む。その後、配線WWLにローレベルの電位を印加し、トランジスタM14を非導通状態にすることによって、容量素子CCの第1端子の電位、およびトランジスタM15のゲートの電位を保持する。
データの読み出しは、配線BLに所定の電位を印加(プリチャージ)し、その後配線BLを電気的に浮遊状態(フローティング)とし、かつ配線RWLにハイレベルの電位を印加することによって行われる。配線RWLにハイレベルの電位を印加することで、トランジスタM16は導通状態となり、トランジスタM15のソースまたはドレインの他方と配線BLとは、電気的に接続状態となる。このとき、トランジスタM15のソースとドレインの間には、配線BLと配線CALとの電位差に応じた電圧が印加され、トランジスタM15のソースとドレインとの間に流れる電流は、トランジスタM15のゲートの電位、および前記ソースとドレインの間に印加される電圧によって決まる。
ここで、配線BLの電位は、トランジスタM15のソースとドレインとの間に流れる電流によって変化するため、配線BLの電位を読み出すことによって、容量素子CCの第1端子(またはトランジスタM15のゲート)に保持されている電位を読み出すことができる。つまり、容量素子CCの第1端子(またはトランジスタM15のゲート)に保持されている電位から、メモリセル214に書き込まれているデータを読み出すことができる。
トランジスタM14には、チャネル形成領域に金属酸化物を有するトランジスタ(OSトランジスタ)を用いることができる。OSトランジスタはオフ電流が非常に小さいため、トランジスタM14にOSトランジスタを用いることで、メモリセル214に書き込んだデータを長時間保持することができる。また、トランジスタM15およびトランジスタM16は、特に限定されない。例えば、トランジスタM15およびトランジスタM16にOSトランジスタを用いてもよいし、Siトランジスタを用いてもよい。
なお、図3(A)乃至図3(C)を用いて、メモリセル211の別の構成例を説明したが、メモリセル211の構成例はこれらに限定されず、回路の構成を適宜変更することができる。
<ワード線ドライバ回路の構成例>
図4(A)は、ワード線ドライバ回路122の構成例を示すブロック図である。
図4(A)は、ワード線ドライバ回路122の構成例を示すブロック図である。
ワード線ドライバ回路122は、ワード線として機能する配線WLを駆動する機能を有する。ワード線ドライバ回路122は、ローデコーダ121より、配線WLを駆動するための、信号WIおよび信号WIBが入力される。ここで、信号WIおよび信号WIBは、ハイレベルまたはローレベルで表されるデジタル信号であり、信号WIBは、信号WIの論理を反転した反転信号である。
なお、配線WLはm本あるため、信号WIおよび信号WIBの数も、それぞれmである。図4(A)では、WI(1)乃至WI(m)、および、WIB(1)乃至WIB(m)、と表す。
そして、ローデコーダ121には、低電源電位VSSと高電源電位VDDが供給されているため、信号WIおよび信号WIBのハイレベルに対応する電位は高電源電位VDDであり、信号WIおよび信号WIBのローレベルに対応する電位は低電源電位VSSである。
一方、メモリセルアレイ201においては、配線WLのハイレベルに対応する電位として高電源電位VIHが使用され、配線WLのローレベルに対応する電位として低電源電位VLLが使用される。
そのため、ワード線ドライバ回路122は、入力された信号のハイレベルまたはローレベル、もしくはハイレベルおよびローレベルを調整する(レベル調整ともいう)機能と、入力された信号に配線WL(図4(A)ではWL(1)乃至WL(m)と表す)を駆動する能力を付加する(バッファともいう)機能とを有する。ワード線ドライバ回路122は、回路LVBをm個有し、図4(A)では、LVB(1)乃至LVB(m)と表す。
<回路LVBの構成例>
図4(B)は、回路LVBの構成例を示す回路図である。
図4(B)は、回路LVBの構成例を示す回路図である。
回路LVBは、nチャネル型トランジスタ13乃至トランジスタ21、および、pチャネル型トランジスタ33乃至トランジスタ41を有する。また、回路LVBは、入力端子WI_IN、入力端子WIB_IN、配線VIH_IN、配線VSS_IN、配線VLL_IN、および、出力端子WL_OUT、を有する。
回路LVBの、入力端子WI_INには信号WIが入力され、入力端子WIB_INには信号WIBが入力され、配線VIH_INには高電源電位VIHが入力され、配線VSS_INには低電源電位VSSが入力され、配線VLL_INには低電源電位VLLが入力される。そして、回路LVBは、出力端子WL_OUTから配線WLを駆動する信号を出力する。
そして、回路LVBにおいて、トランジスタ13のソースまたはドレインの一方は、配線VSS_INと電気的に接続され、トランジスタ13のソースまたはドレインの他方は、トランジスタ34のソースまたはドレインの一方、およびトランジスタ35のゲートと電気的に接続され、トランジスタ13のゲートは、入力端子WI_IN、およびトランジスタ34のゲートと電気的に接続されている。トランジスタ34のソースまたはドレインの他方は、トランジスタ33のソースまたはドレインの一方と電気的に接続され、トランジスタ33のソースまたはドレインの他方は、配線VIH_INと電気的に接続されている。
トランジスタ14のソースまたはドレインの一方は、配線VSS_INと電気的に接続され、トランジスタ14のソースまたはドレインの他方は、トランジスタ36のソースまたはドレインの一方、およびトランジスタ33のゲートと電気的に接続され、トランジスタ14のゲートは、入力端子WIB_IN、およびトランジスタ36のゲートと電気的に接続されている。トランジスタ36のソースまたはドレインの他方は、トランジスタ35のソースまたはドレインの一方と電気的に接続され、トランジスタ35のソースまたはドレインの他方は、配線VIH_INと電気的に接続されている。ここで、トランジスタ36のソースまたはドレインの他方と、トランジスタ35のソースまたはドレインの一方との接続部を、ノードN11と呼称し、ノードN11と電気的に接続される他の素子等については後述する。
トランジスタ13、トランジスタ14、および、トランジスタ33乃至トランジスタ36は、入力された信号WIおよび信号WIBのハイレベルに対応する電位を、高電源電位VDDから高電源電位VIHに変換するレベル調整の機能を有する。
また、回路LVBにおいて、トランジスタ15のソースまたはドレインの一方は、配線VSS_INと電気的に接続され、トランジスタ15のソースまたはドレインの他方は、トランジスタ37のソースまたはドレインの一方、トランジスタ16のゲート、およびトランジスタ38のゲートと電気的に接続され、トランジスタ15のゲートは、ノードN11、およびトランジスタ37のゲートと電気的に接続されている。トランジスタ37のソースまたはドレインの他方は、配線VIH_INと電気的に接続されている。ここで、トランジスタ15のソースまたはドレインの他方と、トランジスタ37のソースまたはドレインの一方、トランジスタ16のゲート、およびトランジスタ38のゲートとの接続部を、ノードN12と呼称し、ノードN12と電気的に接続される他の素子等については後述する。
トランジスタ16のソースまたはドレインの一方は、配線VSS_INと電気的に接続され、トランジスタ16のソースまたはドレインの他方は、トランジスタ38のソースまたはドレインの一方と電気的に接続され、トランジスタ38のソースまたはドレインの他方は、配線VIH_INと電気的に接続されている。ここで、トランジスタ16のソースまたはドレインの他方と、トランジスタ38のソースまたはドレインの一方との接続部を、ノードN13と呼称し、ノードN13と電気的に接続される他の素子等については後述する。
トランジスタ15、およびトランジスタ37は、ノードN11の信号の反転信号を生成する機能を有する。
また、回路LVBにおいて、トランジスタ18のソースまたはドレインの一方は、配線VLL_INと電気的に接続され、トランジスタ18のソースまたはドレインの他方は、トランジスタ17のソースまたはドレインの一方と電気的に接続され、トランジスタ17のソースまたはドレインの他方は、トランジスタ39のソースまたはドレインの一方、およびトランジスタ20のゲートと電気的に接続され、トランジスタ39のソースまたはドレインの他方は、配線VIH_INと電気的に接続されている。トランジスタ17のゲートは、ノードN12、およびトランジスタ39のゲートと電気的に接続されている。
トランジスタ20のソースまたはドレインの一方は、配線VLL_INと電気的に接続され、トランジスタ20のソースまたはドレインの他方は、トランジスタ19のソースまたはドレインの一方と電気的に接続され、トランジスタ19のソースまたはドレインの他方は、トランジスタ40のソースまたはドレインの一方、およびトランジスタ18のゲートと電気的に接続され、トランジスタ40のソースまたはドレインの他方は、配線VIH_INと電気的に接続されている。トランジスタ19のゲートは、ノードN13、およびトランジスタ40のゲートと電気的に接続されている。ここで、トランジスタ20のソースまたはドレインの他方と、トランジスタ19のソースまたはドレインの一方との接続部を、ノードN14と呼称し、ノードN14と電気的に接続される他の素子等については後述する。
トランジスタ17乃至トランジスタ20、トランジスタ39、およびトランジスタ40は、ノードN12およびノードN13の信号のローレベルに対応する電位を、低電源電位VSSから低電源電位VLLに変換するレベル調整の機能を有する。
また、回路LVBにおいて、トランジスタ21のソースまたはドレインの一方は、配線VLL_INと電気的に接続され、トランジスタ21のソースまたはドレインの他方は、トランジスタ41のソースまたはドレインの一方、および出力端子WL_OUTと電気的に接続され、トランジスタ21のゲートは、ノードN14、およびトランジスタ41のゲートと電気的に接続されている。トランジスタ41のソースまたはドレインの他方は、配線VIH_INと電気的に接続されている。
トランジスタ21、およびトランジスタ41は、ノードN14の信号を、出力端子WL_OUTから出力するバッファの機能を有する。
<ワード線ドライバ回路の入出力例>
図5(A)は、ワード線ドライバ回路122の入出力の一例を示す図である。
図5(A)は、ワード線ドライバ回路122の入出力の一例を示す図である。
図5(A)を用いて、ワード線ドライバ回路122に入力される信号WIおよび信号WIBと、ワード線ドライバ回路122が駆動する配線WLの、電位の関係について説明する。信号WI、信号WIB、および配線WLは、それぞれmあるため、そのうちの一つ(WI(i)、WIB(i)、および配線WL(i))を例にして説明する(iは1以上m以下の整数)。
図5(A)の縦軸は電位を示し、電位は高い方から、高電源電位VIH、高電源電位VDD、低電源電位VSS、低電源電位VLL、である場合を示している。
図5(A)において、T1、T2は時刻を示し、信号WI(i)および信号WIB(i)とほぼ同じ時刻に、配線WL(i)が駆動される様子を示している。なお、実際には、入力される信号WI(i)および信号WIB(i)と、配線WL(i)が駆動されるまでには遅延時間が発生し、また、信号になまりや、ノイズ等を有する場合がある。図5(A)は、理想的な場合の波形を示している。
図5(A)に示すように、信号WI(i)および信号WIB(i)は、高電源電位VDDまたは低電源電位VSSでハイレベルまたはローレベルを表すデジタル信号である。信号WI(i)は、配線WL(i)と電気的に接続されたメモリセル211に対して、データの書き込みまたは読み出しを行う場合、ハイレベルとなる(信号WIBは、信号WIの反転信号であるためローレベルとなる)。
ワード線ドライバ回路122は、信号WI(i)がローレベルの場合、配線WL(i)に低電源電位VLLを出力し、信号WI(i)がハイレベルの場合、配線WL(i)に高電源電位VIHを出力する。
このように、ワード線ドライバ回路122は、信号WI(i)および信号WIB(i)のハイレベルまたはローレベル、もしくはハイレベルおよびローレベルを変えて、配線WL(i)を駆動する。
<負電位生成回路>
次に、負電位生成回路150に適用可能な、回路54および回路55の構成例を、図6(A)および図6(B)に示す。
次に、負電位生成回路150に適用可能な、回路54および回路55の構成例を、図6(A)および図6(B)に示す。
回路54および回路55は、降圧型のチャージポンプであり、入力端子INに低電源電位VSSが入力され、出力端子OUTから低電源電位VLLが出力される。ここでは、一例として、チャージポンプ回路の基本回路の段数は4段としているが、これに限定されず任意の段数でチャージポンプ回路を構成してもよい。
図6(A)に示す回路54は、トランジスタM21乃至トランジスタM24、および、容量素子C21乃至容量素子C24を有する。なお、トランジスタM21乃至トランジスタM24は、nチャネル型のトランジスタである。
トランジスタM21乃至トランジスタM24は、入力端子INと出力端子OUTとの間に、直列に接続されている。トランジスタM21乃至トランジスタM24において、それぞれのゲートと、ソースまたはドレインの一方が電気的に接続されており、トランジスタM21乃至トランジスタM24は、ダイオードとして機能する。また、トランジスタM21乃至トランジスタM24のゲートには、それぞれ、容量素子C21乃至容量素子C24が電気的に接続されている。
奇数段の容量素子C21、C23の一方の電極には、クロック信号CLKが入力され、偶数段の容量素子C22、C24の一方の電極には、クロック信号CLKBが入力されている。クロック信号CLKBは、クロック信号CLKの位相を反転した反転クロック信号である。
回路54は、入力端子INに入力された低電源電位VSSを降圧し、低電源電位VLLを生成する機能を有する。回路54は、クロック信号CLKおよびクロック信号CLKBの供給のみで、低電源電位VSSを降圧した低電源電位VLLを生成することができる。
図6(B)に示す回路55は、pチャネル型のトランジスタであるトランジスタM31乃至トランジスタM34で構成されている。その他の構成要素については、回路54の説明を援用する。
<トランジスタM11>
上述したように、トランジスタM11に、OSトランジスタを用いることができる。OSトランジスタはオフ電流が非常に小さいため、メモリセル211に書き込んだデータを長時間保持することができる。そのため、メモリセル211のリフレッシュ頻度を少なくすることができ、メモリ100を消費電力の少ないメモリとすることができる。
上述したように、トランジスタM11に、OSトランジスタを用いることができる。OSトランジスタはオフ電流が非常に小さいため、メモリセル211に書き込んだデータを長時間保持することができる。そのため、メモリセル211のリフレッシュ頻度を少なくすることができ、メモリ100を消費電力の少ないメモリとすることができる。
また、図5(B)に、OSトランジスタにおいて、ソースとドレインとの間に一定の電圧を印加した場合の、ソースに対するゲートの電圧Vgsと、ソースとドレインとの間に流れる電流Idsとの関係を示す。図5(B)に示すように、OSトランジスタは、高温になるほど、しきい値電圧がマイナスにシフトし、サブスレッショルド係数が増大する。その結果、ソースに対するゲートの電圧が0Vの時のソースとドレインとの間に流れる電流(カットオフ電流ともいう)が増加する。
そこで、トランジスタが非導通時(オフ状態)にゲートに印加する電位を、トランジスタのソースまたはドレインに印加される電位より低い電位とすることで、高温の動作環境においても、ソースとドレインとの間に流れる電流を低い状態とすることができる。本明細書等においては、トランジスタが非導通時(オフ状態)にゲートに印加する電位を、低電源電位VSSより低い、低電源電位VLLとすることで、高温の動作環境においても、ソースとドレインとの間に流れる電流を低い状態としている。
すなわち、OSトランジスタが非導通時(オフ状態)にゲートに印加する電位を、ソースまたはドレインに印加される電位より低い電位とすることで、高温の動作環境においても、OSトランジスタのオフ電流が非常に小さいという性質を利用することができる。動作環境の低温、高温にかかわらず、メモリ100をデータの保持時間が長いメモリとすることができる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態では、メモリ100に含まれるメモリセルアレイ201の構成例と、その動作例について説明する。
本実施の形態では、メモリ100に含まれるメモリセルアレイ201の構成例と、その動作例について説明する。
図7に、図2(A)と異なるメモリセルアレイ201の一例を示す。図7は、折り返しビット線方式(フォールデッドビット線方式)のメモリセルアレイである。なお、メモリセル211は、開放型ビット線方式(オープンビット線方式)のメモリセルアレイに用いることもできる。
図7に示すメモリセルアレイ201は、一列にm個、一行にn個、計m×n個のメモリセル211を有し、メモリセル211は行列状に配置されている。図7では、メモリセル211のアドレスも併せて示している。例えば、[i,j]はi行j列目のメモリセル211を示している。
また、図7に示すメモリセルアレイ201は、ワード線ドライバ回路122と電気的に接続するm本の配線WLを有する。配線WL(1)は1行目のメモリセル211と電気的に接続される。同様に、配線WL(i)はi行目のメモリセル211と電気的に接続される。
また、図7に示すメモリセルアレイ201は、1列に2つの配線BIL(配線BILaおよび配線BILb)を有する。図7などでは1列目の配線BILaを配線BILa(1)と示し、j列目の配線BILbを配線BILb(j)と示している。
奇数行に配置されたメモリセル211は、配線BILaまたは配線BILbの一方と電気的に接続され、偶数行に配置されたメモリセル211は、配線BILaまたは配線BILbの他方と電気的に接続される。
また、配線BILaおよび配線BILbは、列毎に設けられた、プリチャージ回路132、センスアンプ133、および入出力回路134と電気的に接続される。また、入出力回路134は、列毎に配線SALaおよび配線SALbと電気的に接続される。図7などでは1列目のプリチャージ回路132をプリチャージ回路132(1)と示し、j列目のプリチャージ回路132をプリチャージ回路132(j)と示している。センスアンプ133および入出力回路134も同様に表記している。なお、ビット線ドライバ回路130は、カラムデコーダ131(図1参照)を有する。
<回路構成例>
図8に、J列目のメモリセル211、プリチャージ回路132、センスアンプ133、および入出力回路134の回路構成例を示す。
図8に、J列目のメモリセル211、プリチャージ回路132、センスアンプ133、および入出力回路134の回路構成例を示す。
<プリチャージ回路132>
プリチャージ回路132(j)は、nチャネル型のトランジスタTr21乃至トランジスタTr23を有する。なお、トランジスタTr21乃至トランジスタTr23は、pチャネル型であってもよい。トランジスタTr21のソース又はドレインの一方は配線BILa(j)と接続され、ソース又はドレインの他方は配線PREと接続されている。トランジスタTr22のソース又はドレインの一方は配線BILb(j)と接続され、ソース又はドレインの他方は配線PREと接続されている。トランジスタTr23のソース又はドレインの一方は配線BILa(j)と接続され、ソース又はドレインの他方は配線BILb(j)と接続されている。トランジスタTr21のゲート、トランジスタTr22のゲート、及びトランジスタTr23のゲートは、配線PLと接続されている。プリチャージ回路132(j)は、配線BILa(j)及び配線BILb(j)の電位を初期化する機能を有する。
プリチャージ回路132(j)は、nチャネル型のトランジスタTr21乃至トランジスタTr23を有する。なお、トランジスタTr21乃至トランジスタTr23は、pチャネル型であってもよい。トランジスタTr21のソース又はドレインの一方は配線BILa(j)と接続され、ソース又はドレインの他方は配線PREと接続されている。トランジスタTr22のソース又はドレインの一方は配線BILb(j)と接続され、ソース又はドレインの他方は配線PREと接続されている。トランジスタTr23のソース又はドレインの一方は配線BILa(j)と接続され、ソース又はドレインの他方は配線BILb(j)と接続されている。トランジスタTr21のゲート、トランジスタTr22のゲート、及びトランジスタTr23のゲートは、配線PLと接続されている。プリチャージ回路132(j)は、配線BILa(j)及び配線BILb(j)の電位を初期化する機能を有する。
<センスアンプ133>
センスアンプ133(j)は、pチャネル型のトランジスタTr31及びトランジスタTr32と、nチャネル型のトランジスタTr33及びトランジスタTr34を有する。トランジスタTr31のソース又はドレインの一方は配線SPと接続され、ソース又はドレインの他方はトランジスタTr32のゲート、トランジスタTr34のゲート、及び配線BILa(j)と接続されている。トランジスタTr33のソース又はドレインの一方はトランジスタTr32のゲート、トランジスタTr34のゲート、及び配線BILa(j)と接続され、ソース又はドレインの他方は配線SNと接続されている。トランジスタTr32のソース又はドレインの一方は配線SPと接続され、ソース又はドレインの他方はトランジスタTr31のゲート、トランジスタTr33のゲート、及び配線BILb(j)と接続されている。トランジスタTr34のソース又はドレインの一方はトランジスタTr31のゲート、トランジスタTr33のゲート、及び配線BILb(j)と接続され、ソース又はドレインの他方は配線SNと接続されている。センスアンプ133(j)は、配線BILa(j)、BILb(j)の電位を増幅する機能を有する。なお、センスアンプ133(j)は、ラッチ型のセンスアンプとして機能する。
センスアンプ133(j)は、pチャネル型のトランジスタTr31及びトランジスタTr32と、nチャネル型のトランジスタTr33及びトランジスタTr34を有する。トランジスタTr31のソース又はドレインの一方は配線SPと接続され、ソース又はドレインの他方はトランジスタTr32のゲート、トランジスタTr34のゲート、及び配線BILa(j)と接続されている。トランジスタTr33のソース又はドレインの一方はトランジスタTr32のゲート、トランジスタTr34のゲート、及び配線BILa(j)と接続され、ソース又はドレインの他方は配線SNと接続されている。トランジスタTr32のソース又はドレインの一方は配線SPと接続され、ソース又はドレインの他方はトランジスタTr31のゲート、トランジスタTr33のゲート、及び配線BILb(j)と接続されている。トランジスタTr34のソース又はドレインの一方はトランジスタTr31のゲート、トランジスタTr33のゲート、及び配線BILb(j)と接続され、ソース又はドレインの他方は配線SNと接続されている。センスアンプ133(j)は、配線BILa(j)、BILb(j)の電位を増幅する機能を有する。なお、センスアンプ133(j)は、ラッチ型のセンスアンプとして機能する。
<入出力回路134>
入出力回路134(j)は、nチャネル型のトランジスタTr41及びトランジスタTr42を有する。なお、トランジスタTr41及びトランジスタTr42は、pチャネル型であってもよい。トランジスタTr41のソース又はドレインの一方は配線BILa(j)と接続され、ソース又はドレインの他方は配線SALa(j)と接続されている。トランジスタTr42のソース又はドレインの一方は配線BILb(j)と接続され、ソース又はドレインの他方は配線SALb(j)と接続されている。トランジスタTr41のゲート及びトランジスタTr42のゲートは、配線CSELと接続されている。
入出力回路134(j)は、nチャネル型のトランジスタTr41及びトランジスタTr42を有する。なお、トランジスタTr41及びトランジスタTr42は、pチャネル型であってもよい。トランジスタTr41のソース又はドレインの一方は配線BILa(j)と接続され、ソース又はドレインの他方は配線SALa(j)と接続されている。トランジスタTr42のソース又はドレインの一方は配線BILb(j)と接続され、ソース又はドレインの他方は配線SALb(j)と接続されている。トランジスタTr41のゲート及びトランジスタTr42のゲートは、配線CSELと接続されている。
入出力回路134(j)は、配線CSELに供給される電位に基づいて、配線BILa(j)と配線SALa(j)の導通状態、及び配線BILb(j)と配線SALb(j)の導通状態を制御する機能を有する。すなわち、入出力回路134(j)によって、配線SALa(j)、配線SALb(j)に電位を出力するか否かを選択することができる。
配線SP、配線SN、配線CSEL、配線PRE、配線PLは、プリチャージ回路132、センスアンプ133、および入出力回路134の動作を制御するための信号を伝える機能を有する。配線SP、配線SN、配線CSEL、配線PRE、配線PLは、図1に示すコントロールロジック回路160と接続されている。コントロールロジック回路160は、配線SP、配線SN、配線CSEL、配線PRE、配線PLに制御信号を供給する機能を有する。
<動作例>
図8に示すメモリセル211[i,j]、プリチャージ回路132(j)、センスアンプ133(j)、および入出力回路134(j)を用いて、メモリ100の動作モードについて説明する。
図8に示すメモリセル211[i,j]、プリチャージ回路132(j)、センスアンプ133(j)、および入出力回路134(j)を用いて、メモリ100の動作モードについて説明する。
<読み出しモード>
まず、メモリセル211[i,j]からデータを読み出す際のセンスアンプ133(j)の動作例について、図9に示したタイミングチャートを用いて説明する。
まず、メモリセル211[i,j]からデータを読み出す際のセンスアンプ133(j)の動作例について、図9に示したタイミングチャートを用いて説明する。
[期間T11]
期間T11において、プリチャージ回路132(j)を動作させ、配線BILa(j)及び配線BILb(j)の電位を初期化する。具体的には、配線PLの電位をハイレベル(VH_PL)とし、トランジスタTr21乃至トランジスタTr23をオン状態にする。これにより、配線BILa(j)及び配線BILb(j)に、配線PREの電位Vpreが供給される。なお、電位Vpreは、例えば(VH_SP+VL_SN)/2とすることができる。VH_SPは、配線SPに供給されるハイレベル電位であり、VL_SNは、配線SNに供給されるローレベル電位である。
期間T11において、プリチャージ回路132(j)を動作させ、配線BILa(j)及び配線BILb(j)の電位を初期化する。具体的には、配線PLの電位をハイレベル(VH_PL)とし、トランジスタTr21乃至トランジスタTr23をオン状態にする。これにより、配線BILa(j)及び配線BILb(j)に、配線PREの電位Vpreが供給される。なお、電位Vpreは、例えば(VH_SP+VL_SN)/2とすることができる。VH_SPは、配線SPに供給されるハイレベル電位であり、VL_SNは、配線SNに供給されるローレベル電位である。
なお、期間T11において、配線CSELの電位はローレベル(VL_CSEL)であり、入出力回路134(j)においてトランジスタTr41、トランジスタTr42はオフ状態である。また、配線WL(i)の電位はローレベル(VL_WL)であり、メモリセル211[i,j]が有するトランジスタM11はオフ状態である。同様に、図8には図示していないが、配線WL[i+1]の電位はローレベル(VL_WL)であり、メモリセル211[i+1,j]が有するトランジスタM11はオフ状態である。また、配線SP及び配線SNの電位は電位Vpreであり、センスアンプ133(j)は停止状態となっている。
なお、VL_WLは、VL_SNよりも低い電位であることが好ましい。また、VL_WLは、VL_SNからトランジスタM11のVthを減じた電位よりも低い電位であることが好ましい。言い換えると、VL_SNを基準電位(0V)とした場合、VL_WLを負電位(「マイナス電位」、または「負バイアス」ともいう)にすればよい。
配線WL(i)に負バイアスを供給することにより、トランジスタM11をより確実にオフ状態とすることができる。特に、高温動作下においてもデータの保持時間が長い記憶装置を提供することができる。
[期間T12]
期間T12において、配線PLの電位をローレベル(VL_PL)とし、トランジスタTr21乃至トランジスタTr23をオフ状態にする。また、配線WL(i)を選択する。具体的には、配線WL(i)の電位をハイレベル(VH_WL)とすることにより、メモリセル211[i,j]が有するトランジスタM11をオン状態にする。これにより、メモリセル211[i,j]において配線BILa(j)と容量素子CAがトランジスタM11を介して導通状態となり、容量素子CAに保持されている電荷の量に応じて配線BILa(j)の電位が変動する。
期間T12において、配線PLの電位をローレベル(VL_PL)とし、トランジスタTr21乃至トランジスタTr23をオフ状態にする。また、配線WL(i)を選択する。具体的には、配線WL(i)の電位をハイレベル(VH_WL)とすることにより、メモリセル211[i,j]が有するトランジスタM11をオン状態にする。これにより、メモリセル211[i,j]において配線BILa(j)と容量素子CAがトランジスタM11を介して導通状態となり、容量素子CAに保持されている電荷の量に応じて配線BILa(j)の電位が変動する。
ここで、VH_WLは、VH_SPよりも高い電位であることが好ましい。具体的には、VH_WLは、VH_SPにトランジスタM11のVthを加えた電位よりも高い電位であることが好ましい。
図9では、メモリセル211[i,j]にデータ“1”が格納され、容量素子CAに蓄積されている電荷の量が多い場合を例示している。具体的に、容量素子CAに蓄積されている電荷の量が多い場合、容量素子CAから配線BILa(j)へ電荷が放出されることにより、電位VpreからΔV1だけ配線BILa(j)の電位が上昇する。一方、メモリセル211[i,j]にデータ“0”が格納され、容量素子CAに蓄積されている電荷の量が少ない場合は、配線BILa(j)から容量素子CAへ電荷が流入することにより、配線BILa(j)の電位はΔV2だけ下降する(図示せず)。
なお、期間T12において、配線CSELの電位はローレベル(VL_CSEL)であり、入出力回路134(j)においてトランジスタTr41、トランジスタTr42はオフ状態である。また、配線SP及び配線SNの電位は電位Vpreであり、センスアンプ133(j)は停止状態を維持する。
[期間T13]
期間T13において、配線SPの電位をハイレベル(VH_SP)まで変化させ、配線SNの電位をローレベル(VL_SN)まで変化させる。すると、センスアンプ133(j)が動作状態になる。センスアンプ133(j)は、配線BILa(j)と配線BILb(j)の電位差(図9においてはΔV1)を増幅させる機能を有する。センスアンプ133(j)が動作状態になることにより、配線BILa(j)の電位は、Vpre+ΔV1から配線SPの電位(VH_SP)に近づく。また、配線BILb(j)の電位は、Vpreから配線SNの電位(VL_SN)に近づく。
期間T13において、配線SPの電位をハイレベル(VH_SP)まで変化させ、配線SNの電位をローレベル(VL_SN)まで変化させる。すると、センスアンプ133(j)が動作状態になる。センスアンプ133(j)は、配線BILa(j)と配線BILb(j)の電位差(図9においてはΔV1)を増幅させる機能を有する。センスアンプ133(j)が動作状態になることにより、配線BILa(j)の電位は、Vpre+ΔV1から配線SPの電位(VH_SP)に近づく。また、配線BILb(j)の電位は、Vpreから配線SNの電位(VL_SN)に近づく。
なお、期間T13の初期において、配線BILa(j)の電位がVpre−ΔV2である場合は、センスアンプ133(j)が動作状態になることにより、配線BILa(j)の電位は、Vpre−ΔV2から配線SNの電位(VL_SN)に近づく。また、配線BILb(j)の電位は、電位Vpreから配線SPの電位(VH_SP)に近づく。
また、期間T13において配線PLの電位はローレベル(VL_PL)であり、プリチャージ回路132(j)においてトランジスタTr21乃至トランジスタTr23はオフ状態である。また、配線CSELの電位はローレベル(VL_CSEL)であり、入出力回路134(j)においてトランジスタTr41、トランジスタTr42はオフ状態である。また、配線WL(i)の電位はハイレベル(VH_WL)であり、メモリセル211[i,j]が有するトランジスタM11はオン状態である。よって、メモリセル211[i,j]では、配線BILa(j)の電位(VH_SP)に応じた電荷量が、容量素子CAに蓄積される。
[期間T14]
期間T14において、配線CSELの電位を制御することにより、入出力回路134(j)をオン状態にする。具体的には、配線CSELの電位をハイレベル(VH_CSEL)とすることにより、トランジスタTr41とトランジスタTr42をオン状態にする。これにより、配線BILa(j)の電位が配線SALa(j)に供給され、配線BILb(j)の電位が配線SALb(j)に供給される。
期間T14において、配線CSELの電位を制御することにより、入出力回路134(j)をオン状態にする。具体的には、配線CSELの電位をハイレベル(VH_CSEL)とすることにより、トランジスタTr41とトランジスタTr42をオン状態にする。これにより、配線BILa(j)の電位が配線SALa(j)に供給され、配線BILb(j)の電位が配線SALb(j)に供給される。
なお、期間T14において、配線PLの電位はローレベル(VL_PL)であり、プリチャージ回路132(j)においてトランジスタTr21乃至トランジスタTr23はオフ状態である。また、配線WL(i)電位はハイレベル(VH_WL)であり、メモリセル211[i,j]が有するトランジスタM11はオン状態である。また、配線SPの電位はハイレベル(VH_SP)であり、配線SNの電位はローレベル(VL_SN)であり、センスアンプ133(j)は動作状態である。よって、メモリセル211[i,j]では、配線BILa(j)の電位(VH_SP)に応じた電荷が、容量素子CAに蓄積されている。
[期間T15]
期間T15において、配線CSELの電位を制御することにより、入出力回路134(j)をオフ状態にする。具体的には、配線CSELの電位をローレベル(VL_CSEL)とすることにより、トランジスタTr41、トランジスタTr42をオフ状態にする。
期間T15において、配線CSELの電位を制御することにより、入出力回路134(j)をオフ状態にする。具体的には、配線CSELの電位をローレベル(VL_CSEL)とすることにより、トランジスタTr41、トランジスタTr42をオフ状態にする。
また、期間T15において、配線WL(i)にVL_WLを供給して配線WL(i)を非選択の状態とする。具体的には、配線WL(i)の電位をローレベル(VL_WL)とする。すると、メモリセル211[i,j]が有するトランジスタがオフ状態になる。これにより、配線BLaの電位(VH_SP)に応じた電荷量が、メモリセル211[i,j]が有する容量素子CAに保持される。よって、データの読み出しが行われた後も、データがメモリセル211[i,j]に保持される。
配線WL(i)に供給するVL_WLを負電位とすることで、トランジスタM11をより確実にオフ状態とすることができる。特に、高温動作下においてもデータの保持時間が長い記憶装置を提供することができる。
なお、期間T15において入出力回路134(j)をオフ状態にしても、センスアンプ133(j)が動作状態であれば、配線BILa(j)と配線BILb(j)の電位はセンスアンプ133(j)により保持される。そのため、センスアンプ133(j)はメモリセル211[i,j]から読み出したデータを一時的に保持する機能を有する。
上記の動作により、メモリセル211[i,j]からデータを読み出すことができる。読み出されたデータは、配線SALa(j)および/または配線SALb(j)を介して出力回路140(図1参照)に供給される。なお、メモリセル211[i+1,j]からのデータの読み出しも、メモリセル211[i,j]と同様に行うことができる。
<書き込みモード>
次に、メモリセル211[i,j]にデータを書き込む際のセンスアンプ133(j)の動作例について、図10に示したタイミングチャートを用いて説明する。
次に、メモリセル211[i,j]にデータを書き込む際のセンスアンプ133(j)の動作例について、図10に示したタイミングチャートを用いて説明する。
[期間T21]
期間T21において、プリチャージ回路132(j)が有するトランジスタTr21乃至トランジスタTr23をオン状態にして、配線BILa(j)及び配線BILb(j)の電位を初期化する。具体的には、配線PLの電位をハイレベル(VH_PL)とし、トランジスタTr21乃至トランジスタTr23をオン状態にする。これにより、配線BILa(j)及び配線BILb(j)に、配線PREの電位Vpreが供給される。なお、電位Vpreは、例えば(VH_SP+VL_SN)/2とすることができる。
期間T21において、プリチャージ回路132(j)が有するトランジスタTr21乃至トランジスタTr23をオン状態にして、配線BILa(j)及び配線BILb(j)の電位を初期化する。具体的には、配線PLの電位をハイレベル(VH_PL)とし、トランジスタTr21乃至トランジスタTr23をオン状態にする。これにより、配線BILa(j)及び配線BILb(j)に、配線PREの電位Vpreが供給される。なお、電位Vpreは、例えば(VH_SP+VL_SN)/2とすることができる。
[期間T22]
期間T22において、その後、配線PLの電位をローレベル(VL_PL)とし、トランジスタTr21乃至トランジスタTr23をオフ状態にする。また、データの書き込みを行うメモリセル211[i,j]と接続された配線WL(i)を選択する。具体的には、配線WL(i)の電位をハイレベル(VH_WL)とし、メモリセル211[i,j]が有するトランジスタM11をオン状態にする。これにより、メモリセル211[i,j]において配線BILa(j)と容量素子CAがトランジスタM11を介して導通状態になる。
期間T22において、その後、配線PLの電位をローレベル(VL_PL)とし、トランジスタTr21乃至トランジスタTr23をオフ状態にする。また、データの書き込みを行うメモリセル211[i,j]と接続された配線WL(i)を選択する。具体的には、配線WL(i)の電位をハイレベル(VH_WL)とし、メモリセル211[i,j]が有するトランジスタM11をオン状態にする。これにより、メモリセル211[i,j]において配線BILa(j)と容量素子CAがトランジスタM11を介して導通状態になる。
この時、既にメモリセル211[i,j]にデータ“1”が格納されている場合、容量素子CAから配線BILa(j)へ電荷が放出されることにより、電位VpreからΔV1だけ配線BILa(j)の電位が上昇する。
[期間T23]
期間T23において、配線SPの電位をハイレベル(VH_SP)とし、配線SNの電位をローレベル(VL_SN)とし、センスアンプ133(j)を動作状態にする。
期間T23において、配線SPの電位をハイレベル(VH_SP)とし、配線SNの電位をローレベル(VL_SN)とし、センスアンプ133(j)を動作状態にする。
[期間T24]
期間T24において、配線CSELの電位を制御することにより、入出力回路134(j)をオン状態にする。これにより、配線BILa(j)と配線SALa(j)とが導通状態となり、配線BILb(j)と配線SALb(j)とが導通状態となる。
期間T24において、配線CSELの電位を制御することにより、入出力回路134(j)をオン状態にする。これにより、配線BILa(j)と配線SALa(j)とが導通状態となり、配線BILb(j)と配線SALb(j)とが導通状態となる。
データ信号WDATAは、配線SALa(j)および配線SALb(j)を介して入出力回路134(j)に供給される。配線SALa(j)および配線SALb(j)に、データ信号WDATAに相当する書き込み電位を供給することにより、入出力回路134(j)を介して配線BILa(j)および配線BILb(j)に書き込み電位が与えられる。例えば、メモリセル211[i,j]にデータ“0”を格納する場合、配線SALa(j)にローレベル(VL_SN)を供給し、配線SALb(j)にハイレベル(VH_SP)を供給する。
すると、センスアンプ133(j)が有するトランジスタTr31乃至トランジスタTr34のオンオフ状態が反転し、配線BILa(j)に配線SNの電位(VL_SN)が供給され、配線BILb(j)に配線SPの電位(VL_SP)が供給される。よって、データ“0”を示す電位(VL_SN)に応じた電荷量が容量素子CAに蓄積される。このような動作により、メモリセル211[i,j]にデータを書き込むことができる。
[期間T25]
期間T25において、配線WL(i)にVL_WLを供給し、配線WL(i)を非選択の状態とする。これにより、メモリセル211[i,j]に書き込まれた電荷が保持される。
期間T25において、配線WL(i)にVL_WLを供給し、配線WL(i)を非選択の状態とする。これにより、メモリセル211[i,j]に書き込まれた電荷が保持される。
また、配線CSELの電位をローレベル(VL_CSEL)とすることにより、トランジスタTr41、トランジスタTr42をオフ状態にする。
なお、配線BILa(j)に配線SALa(j)の電位が供給された後は、入出力回路134(j)においてトランジスタTr41、トランジスタTr42をオフ状態にしても、センスアンプ133(j)が動作状態であれば、配線BILa(j)と配線BILb(j)の電位はセンスアンプ133(j)により保持される。よって、トランジスタTr41、トランジスタTr42をオン状態からオフ状態に変更するタイミングは、配線WL(i)を選択する前であっても後であってもよい。
上記の動作により、メモリセル211[i,j]にデータを書き込むことができる。なお、メモリセル211[i+1,j]へのデータの書き込みも、メモリセル211[i,j]と同様に行うことができる。
配線WL(i)に供給するVL_WLを負電位とすることで、トランジスタM11をより確実にオフ状態とすることができる。特に、高温動作下においてもデータの保持時間が長い記憶装置を提供することができる。
<リフレッシュモード>
メモリセル211[i,j]に書き込まれたデータを維持するため、一定期間毎にリフレッシュ動作(再書き込み動作)を行なう。リフレッシュ動作時のセンスアンプ133(j)の動作例について、図11に示したタイミングチャートを用いて説明する。なお、リフレッシュ動作も上記と同様の原理で行うことができる。
メモリセル211[i,j]に書き込まれたデータを維持するため、一定期間毎にリフレッシュ動作(再書き込み動作)を行なう。リフレッシュ動作時のセンスアンプ133(j)の動作例について、図11に示したタイミングチャートを用いて説明する。なお、リフレッシュ動作も上記と同様の原理で行うことができる。
[期間T31]
期間T31において、プリチャージ回路132(j)が有するトランジスタTr21乃至トランジスタTr23をオン状態にして、配線BILa(j)及び配線BILb(j)の電位を初期化する。具体的には、配線PLの電位をハイレベル(VH_PL)とし、トランジスタTr21乃至トランジスタTr23をオン状態にする。これにより、配線BILa(j)及び配線BILb(j)に、配線PREの電位Vpreが供給される。
期間T31において、プリチャージ回路132(j)が有するトランジスタTr21乃至トランジスタTr23をオン状態にして、配線BILa(j)及び配線BILb(j)の電位を初期化する。具体的には、配線PLの電位をハイレベル(VH_PL)とし、トランジスタTr21乃至トランジスタTr23をオン状態にする。これにより、配線BILa(j)及び配線BILb(j)に、配線PREの電位Vpreが供給される。
[期間T32]
期間T32において、配線PLの電位をローレベル(VL_PL)とし、トランジスタTr21乃至トランジスタTr23をオフ状態にする。また、データの書き込みを行うメモリセル211[i,j]と接続された配線WL(i)を選択する。具体的には、配線WL(i)の電位をハイレベル(VH_WL)とし、メモリセル211[i,j]が有するトランジスタM11をオン状態にする。これにより、メモリセル211[i,j]において配線BILa(j)と容量素子CAがトランジスタM11を介して導通状態になる。
期間T32において、配線PLの電位をローレベル(VL_PL)とし、トランジスタTr21乃至トランジスタTr23をオフ状態にする。また、データの書き込みを行うメモリセル211[i,j]と接続された配線WL(i)を選択する。具体的には、配線WL(i)の電位をハイレベル(VH_WL)とし、メモリセル211[i,j]が有するトランジスタM11をオン状態にする。これにより、メモリセル211[i,j]において配線BILa(j)と容量素子CAがトランジスタM11を介して導通状態になる。
この時、既にメモリセル211[i,j]にデータ“1”が格納されている場合、容量素子CAから配線BILa(j)へ電荷が放出されることにより、電位VpreからΔV1だけ配線BILa(j)の電位が上昇する。
[期間T33]
期間T33において、配線SPの電位をハイレベル(VH_SP)とし、配線SNの電位をローレベル(VL_SN)とし、センスアンプ133(j)を動作状態にする。センスアンプ133(j)が動作状態になることにより、配線BILa(j)の電位は、Vpre+ΔV1から配線SPの電位(VH_SP)に近づく。また、配線BILb(j)の電位は、Vpreから配線SNの電位(VL_SN)に近づく。
期間T33において、配線SPの電位をハイレベル(VH_SP)とし、配線SNの電位をローレベル(VL_SN)とし、センスアンプ133(j)を動作状態にする。センスアンプ133(j)が動作状態になることにより、配線BILa(j)の電位は、Vpre+ΔV1から配線SPの電位(VH_SP)に近づく。また、配線BILb(j)の電位は、Vpreから配線SNの電位(VL_SN)に近づく。
[期間T34]
期間T34において、配線WL(i)にVL_WLを供給し、配線WL(i)を非選択の状態とする。具体的には、配線WL(i)の電位をローレベル(VL_WL)とすることにより、メモリセル211[i,j]が有するトランジスタをオフ状態にする。これにより、配線BLaの電位(VH_SP)に応じた電荷量がメモリセル211[i,j]が有する容量素子CAに保持される。
期間T34において、配線WL(i)にVL_WLを供給し、配線WL(i)を非選択の状態とする。具体的には、配線WL(i)の電位をローレベル(VL_WL)とすることにより、メモリセル211[i,j]が有するトランジスタをオフ状態にする。これにより、配線BLaの電位(VH_SP)に応じた電荷量がメモリセル211[i,j]が有する容量素子CAに保持される。
また、VL_WLを負電位とすることで、トランジスタM11をより確実にオフ状態にすることができる。特に、高温動作下においてもデータの保持時間が長い記憶装置を提供することができる。
リフレッシュモードでは、データの読み出しまたは書き込みを行なわないため、入出力回路134(j)はオフ状態のままでよい。よって、リフレッシュモードは、読み出しモードおよび書き込みモードよりも短期間で行なうことができる。なお、メモリセル211[i+1,j]のリフレッシュモードも、メモリセル211[i,j]と同様に行うことができる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態3)
本実施の形態では、上記実施の形態で説明した周辺回路111に適用可能なSiトランジスタ、およびメモリセル211に適用可能なOSトランジスタの構成例について説明する。なお、本実施の形態では、前記SiトランジスタおよびOSトランジスタを合わせて、半導体装置と呼ぶ。
本実施の形態では、上記実施の形態で説明した周辺回路111に適用可能なSiトランジスタ、およびメモリセル211に適用可能なOSトランジスタの構成例について説明する。なお、本実施の形態では、前記SiトランジスタおよびOSトランジスタを合わせて、半導体装置と呼ぶ。
<半導体装置の構成例>
図12に示す半導体装置は、トランジスタ300と、トランジスタ500、および容量素子600を有している。図13(A)はトランジスタ500のチャネル長方向の断面図であり、図13(B)はトランジスタ500のチャネル幅方向の断面図であり、図13(C)はトランジスタ300のチャネル幅方向の断面図である。
図12に示す半導体装置は、トランジスタ300と、トランジスタ500、および容量素子600を有している。図13(A)はトランジスタ500のチャネル長方向の断面図であり、図13(B)はトランジスタ500のチャネル幅方向の断面図であり、図13(C)はトランジスタ300のチャネル幅方向の断面図である。
トランジスタ500は、チャネル形成領域に金属酸化物を有するトランジスタ(OSトランジスタ)である。トランジスタ500は、オフ電流が小さいため、これを半導体装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
本実施の形態で説明する半導体装置は、図12に示すようにトランジスタ300、トランジスタ500、容量素子600を有する。トランジスタ500はトランジスタ300の上方に設けられ、容量素子600はトランジスタ300、およびトランジスタ500の上方に設けられている。
トランジスタ300は、基板311上に設けられ、導電体316、絶縁体315、基板311の一部からなる半導体領域313、およびソース領域またはドレイン領域として機能する低抵抗領域314a、および低抵抗領域314bを有する。
トランジスタ300は、図13(C)に示すように、半導体領域313の上面およびチャネル幅方向の側面が絶縁体315を介して導電体316に覆われている。このように、トランジスタ300をFin型とすることにより、実効上のチャネル幅が増大することによりトランジスタ300のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ300のオフ特性を向上させることができる。
なお、トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。
半導体領域313のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域314a、および低抵抗領域314bなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ge(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAs(ガリウムヒ素)、GaAlAs(ガリウムアルミニウムヒ素)などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはGaAsとGaAlAs等を用いることで、トランジスタ300をHEMT(High Electron Mobility Transistor)としてもよい。
低抵抗領域314a、および低抵抗領域314bは、半導体領域313に適用される半導体材料に加え、ヒ素、リンなどのn型の導電性を付与する元素、またはホウ素などのp型の導電性を付与する元素を含む。
ゲート電極として機能する導電体316は、ヒ素、リンなどのn型の導電性を付与する元素、もしくはホウ素などのp型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、トランジスタのVthを調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図12に示すトランジスタ300は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、トランジスタ500と同様に、トランジスタ300に酸化物半導体を用いる構成にしてもよい。
トランジスタ300を覆って、絶縁体320、絶縁体322、絶縁体324、および絶縁体326が順に積層して設けられている。
絶縁体320、絶縁体322、絶縁体324、および絶縁体326として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体322は、その下方に設けられるトランジスタ300などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨(CMP)法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体324には、基板311、またはトランジスタ300などから、トランジスタ500が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ500等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ500と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法(TDS:Thermal Desorption Spectroscopy)などを用いて分析することができる。例えば、絶縁体324の水素の脱離量は、TDS分析において、膜の表面温度が50℃から500℃の範囲において、水素原子に換算した脱離量が、絶縁体324の面積当たりに換算して、10×1015atoms/cm2以下、好ましくは5×1015atoms/cm2以下であればよい。
なお、絶縁体326は、絶縁体324よりも誘電率が低いことが好ましい。例えば、絶縁体326の比誘電率は4未満が好ましく、3未満がより好ましい。また例えば、絶縁体326の比誘電率は、絶縁体324の比誘電率の0.7倍以下が好ましく、0.6倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体320、絶縁体322、絶縁体324、および絶縁体326には容量素子600、またはトランジスタ500と接続する導電体328、および導電体330等が埋め込まれている。なお、導電体328、および導電体330は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線(導電体328、および導電体330等)の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体326、および導電体330上に、配線層を設けてもよい。例えば、図12において、絶縁体350、絶縁体352、および絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、および絶縁体354には、導電体356が形成されている。導電体356は、トランジスタ300と接続するプラグ、または配線としての機能を有する。なお導電体356は、導電体328、および導電体330と同様の材料を用いて設けることができる。
なお、例えば、絶縁体350は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体356は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体350が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ300からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体350と接する構造であることが好ましい。
絶縁体354、および導電体356上に、配線層を設けてもよい。例えば、図12において、絶縁体360、絶縁体362、および絶縁体364が順に積層して設けられている。また、絶縁体360、絶縁体362、および絶縁体364には、導電体366が形成されている。導電体366は、プラグまたは配線としての機能を有する。なお導電体366は、導電体328、および導電体330と同様の材料を用いて設けることができる。
なお、例えば、絶縁体360は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体366は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体360が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
絶縁体364、および導電体366上に、配線層を設けてもよい。例えば、図12において、絶縁体370、絶縁体372、および絶縁体374が順に積層して設けられている。また、絶縁体370、絶縁体372、および絶縁体374には、導電体376が形成されている。導電体376は、プラグまたは配線としての機能を有する。なお導電体376は、導電体328、および導電体330と同様の材料を用いて設けることができる。
なお、例えば、絶縁体370は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体376は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体370が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
絶縁体374、および導電体376上に、配線層を設けてもよい。例えば、図12において、絶縁体380、絶縁体382、および絶縁体384が順に積層して設けられている。また、絶縁体380、絶縁体382、および絶縁体384には、導電体386が形成されている。導電体386は、プラグまたは配線としての機能を有する。なお導電体386は、導電体328、および導電体330と同様の材料を用いて設けることができる。
なお、例えば、絶縁体380は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体386は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体380が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
上記において、導電体356を含む配線層、導電体366を含む配線層、導電体376を含む配線層、および導電体386を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体356を含む配線層と同様の配線層を3層以下にしてもよいし、導電体356を含む配線層と同様の配線層を5層以上にしてもよい。
絶縁体384上には絶縁体510、絶縁体512、絶縁体514、および絶縁体516が、順に積層して設けられている。絶縁体510、絶縁体512、絶縁体514、および絶縁体516のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体510、および絶縁体514には、例えば、基板311、またはトランジスタ300を設ける領域などから、トランジスタ500を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体324と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ500等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ500と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体510、および絶縁体514には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ500への混入を防止することができる。また、トランジスタ500を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ500に対する保護膜として用いることに適している。
また、例えば、絶縁体512、および絶縁体516には、絶縁体320と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体512、および絶縁体516として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体510、絶縁体512、絶縁体514、および絶縁体516には、導電体518等が埋め込まれている。なお、導電体518は、容量素子600、またはトランジスタ300と接続するプラグ、または配線としての機能を有する。導電体518は、導電体328、および導電体330と同様の材料を用いて設けることができる。
特に、絶縁体510、および絶縁体514と接する領域の導電体518は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ300とトランジスタ500とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
絶縁体516の上方には、トランジスタ500が設けられている。
図13(A)、(B)に示すように、トランジスタ500は、絶縁体516の上に配置された絶縁体520と、絶縁体520の上に配置された絶縁体522と、絶縁体522の上に配置された絶縁体524と、絶縁体524の上に配置された酸化物530aと、酸化物530aの上に配置された酸化物530bと、酸化物530b上に、互いに離して配置された導電体542a、および導電体542bと、導電体542aおよび導電体542b上に配置され、導電体542aと導電体542bの間に重畳して開口が形成された絶縁体580と、開口の中に配置された導電体560と、酸化物530b、導電体542a、導電体542b、および絶縁体580と、導電体560と、の間に配置された絶縁体550と、酸化物530b、導電体542a、導電体542b、および絶縁体580と、絶縁体550と、の間に配置された酸化物530cと、を有する。
また、図13(A)、(B)に示すように、酸化物530a、酸化物530b、導電体542a、および導電体542bと、絶縁体580の間に絶縁体544が配置されることが好ましい。また、図13(A)、(B)に示すように、導電体560は、絶縁体550の内側に設けられた導電体560aと、導電体560aの内側に埋め込まれるように設けられた導電体560bと、を有することが好ましい。また、図13(A)、(B)に示すように、絶縁体580、導電体560、および絶縁体550の上に絶縁体574が配置されることが好ましい。
なお、以下において、酸化物530a、酸化物530b、および酸化物530cをまとめて酸化物530という場合がある。また、導電体542aおよび導電体542bをまとめて導電体542という場合がある。
なお、トランジスタ500では、チャネルが形成される領域と、その近傍において、酸化物530a、酸化物530b、および酸化物530cの3層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物530bの単層、酸化物530bと酸化物530aの2層構造、酸化物530bと酸化物530cの2層構造、または4層以上の積層構造を設ける構成にしてもよい。また、トランジスタ500では、導電体560を2層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体560が、単層構造であってもよいし、3層以上の積層構造であってもよい。また、図12、図13(A)(B)に示すトランジスタ500は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体560は、トランジスタのゲート電極として機能し、導電体542aおよび導電体542bは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体560は、絶縁体580の開口、および導電体542aと導電体542bに挟まれた領域に埋め込まれるように形成される。導電体560、導電体542aおよび導電体542bの配置は、絶縁体580の開口に対して、自己整合的に選択される。つまり、トランジスタ500において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体560を位置合わせのマージンを設けることなく形成することができるので、トランジスタ500の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体560が、導電体542aと導電体542bの間の領域に自己整合的に形成されるので、導電体560は、導電体542aまたは導電体542bと重畳する領域を有さない。これにより、導電体560と導電体542aおよび導電体542bとの間に形成される寄生容量を低減することができる。よって、トランジスタ500のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
絶縁体550は、ゲート絶縁膜としての機能を有する。
ここで、酸化物530と接する絶縁体524は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体524には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物530に接して設けることにより、酸化物530中の酸素欠損を低減し、トランジスタ500の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm3以上、好ましくは1.0×1019atoms/cm3以上、さらに好ましくは2.0×1019atoms/cm3、または3.0×1020atoms/cm3以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。
また、絶縁体524が、過剰酸素領域を有する場合、絶縁体522は、酸素(例えば、酸素原子、酸素分子など)の拡散を抑制する機能を有する(上記酸素が透過しにくい)ことが好ましい。
絶縁体522が、酸素や不純物の拡散を抑制する機能を有することで、酸化物530が有する酸素は、絶縁体520側へ拡散することがなく、好ましい。
絶縁体522は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などのいわゆるhigh−k材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にhigh−k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、および酸素などの拡散を抑制する機能を有する(上記酸素が透過しにくい)絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。このような材料を用いて絶縁体522を形成した場合、絶縁体522は、酸化物530からの酸素の放出や、トランジスタ500の周辺部から酸化物530への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体520は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、high−k材料の絶縁体と絶縁体520とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
なお、絶縁体520、絶縁体522、および絶縁体524が、2層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ500は、チャネル形成領域を含む酸化物530に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物530として、In−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)等の金属酸化物を用いるとよい。また、酸化物530として、In−Ga酸化物、In−Zn酸化物を用いてもよい。
酸化物530においてチャネル形成領域にとして機能する金属酸化物は、バンドギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物530は、酸化物530b下に酸化物530aを有することで、酸化物530aよりも下方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。また、酸化物530b上に酸化物530cを有することで、酸化物530cよりも上方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。
なお、酸化物530は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物530aに用いる金属酸化物において、構成元素中の元素Mの原子数比が、酸化物530bに用いる金属酸化物における、構成元素中の元素Mの原子数比より、大きいことが好ましい。また、酸化物530aに用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物530bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物530bに用いる金属酸化物において、元素Mに対するInの原子数比が、酸化物530aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。また、酸化物530cは、酸化物530aまたは酸化物530bに用いることができる金属酸化物を、用いることができる。
また、酸化物530aおよび酸化物530cの伝導帯下端のエネルギーが、酸化物530bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物530aおよび酸化物530cの電子親和力が、酸化物530bの電子親和力より小さいことが好ましい。
ここで、酸化物530a、酸化物530b、および酸化物530cの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物530a、酸化物530b、および酸化物530cの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物530aと酸化物530bとの界面、および酸化物530bと酸化物530cとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物530aと酸化物530b、酸化物530bと酸化物530cが、酸素以外に共通の元素を有する(主成分とする)ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物530bがIn−Ga−Zn酸化物の場合、酸化物530aおよび酸化物530cとして、In−Ga−Zn酸化物、Ga−Zn酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物530bとなる。酸化物530a、酸化物530cを上述の構成とすることで、酸化物530aと酸化物530bとの界面、および酸化物530bと酸化物530cとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ500は高いオン電流を得られる。
酸化物530b上には、ソース電極、およびドレイン電極として機能する導電体542(導電体542a、および導電体542b)が設けられる。導電体542としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
また、図13(A)に示すように、酸化物530の、導電体542との界面とその近傍には、低抵抗領域として、領域543(領域543a、および領域543b)が形成される場合がある。このとき、領域543aはソース領域またはドレイン領域の一方として機能し、領域543bはソース領域またはドレイン領域の他方として機能する。また、領域543aと領域543bに挟まれる領域にチャネル形成領域が形成される。
酸化物530と接するように上記導電体542を設けることで、領域543の酸素濃度が低減する場合がある。また、領域543に導電体542に含まれる金属と、酸化物530の成分とを含む金属化合物層が形成される場合がある。このような場合、領域543のキャリア密度が増加し、領域543は、低抵抗領域となる。
絶縁体544は、導電体542を覆うように設けられ、導電体542の酸化を抑制する。このとき、絶縁体544は、酸化物530の側面を覆い、絶縁体524と接するように設けられてもよい。
絶縁体544として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、絶縁体544として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、導電体542が耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体544は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体550は、ゲート絶縁膜として機能する。絶縁体550は、酸化物530cの内側(上面および側面)接して配置することが好ましい。絶縁体550は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm3以上、好ましくは1.0×1019atoms/cm3以上、さらに好ましくは2.0×1019atoms/cm3、または3.0×1020atoms/cm3である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体550として、酸化物530cの上面に接して設けることにより、絶縁体550から、酸化物530cを通じて、酸化物530bのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体524と同様に、絶縁体550中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体550の膜厚は、1nm以上20nm以下とするのが好ましい。
また、絶縁体550が有する過剰酸素を、効率的に酸化物530へ供給するために、絶縁体550と導電体560との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体550から導電体560への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体550から導電体560への過剰酸素の拡散が抑制される。つまり、酸化物530へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体560の酸化を抑制することができる。当該金属酸化物としては、絶縁体544に用いることができる材料を用いればよい。
ゲート電極として機能する導電体560は、図13(A)、(B)では2層構造として示しているが、単層構造でもよいし、3層以上の積層構造であってもよい。
導電体560aは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体560aが酸素の拡散を抑制する機能を持つことにより、絶縁体550に含まれる酸素により、導電体560bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
また、導電体560bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体560bは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体560bは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体580は、絶縁体544を介して、導電体542上に設けられる。絶縁体580は、過剰酸素領域を有することが好ましい。例えば、絶縁体580として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体580は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体580を、酸化物530cと接して設けることで、絶縁体580中の酸素を、酸化物530cを通じて、酸化物530へと効率良く供給することができる。なお、絶縁体580中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体580の開口は、導電体542aと導電体542bの間の領域に重畳して形成される。これにより、導電体560は、絶縁体580の開口、および導電体542aと導電体542bに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体560の導電性が下がらないようにする必要がある。そのために導電体560の膜厚を大きくすると、導電体560はアスペクト比が高い形状となりうる。本実施の形態では、導電体560を絶縁体580の開口に埋め込むように設けるため、導電体560をアスペクト比の高い形状にしても、工程中に導電体560を倒壊させることなく、形成することができる。
絶縁体574は、絶縁体580の上面、導電体560の上面、および絶縁体550の上面に接して設けられることが好ましい。絶縁体574をスパッタリング法で成膜することで、絶縁体550および絶縁体580へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物530中に酸素を供給することができる。
例えば、絶縁体574として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、0.5nm以上3.0nm以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体574の上に、層間膜として機能する絶縁体581を設けることが好ましい。絶縁体581は、絶縁体524などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体581、絶縁体574、絶縁体580、および絶縁体544に形成された開口に、導電体540aおよび導電体540bを配置する。導電体540aおよび導電体540bは、導電体560を挟んで対向して設ける。導電体540aおよび導電体540bは、後述する導電体546および導電体548と同様の構成である。
絶縁体581上には、絶縁体582が設けられている。絶縁体582は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体582には、絶縁体514と同様の材料を用いることができる。例えば、絶縁体582には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ500への混入を防止することができる。また、トランジスタ500を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ500に対する保護膜として用いることに適している。
また、絶縁体582上には、絶縁体586が設けられている。絶縁体586は、絶縁体320と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体586として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体520、絶縁体522、絶縁体524、絶縁体544、絶縁体580、絶縁体574、絶縁体581、絶縁体582、および絶縁体586には、導電体546、および導電体548等が埋め込まれている。
導電体546、および導電体548は、容量素子600、トランジスタ500、またはトランジスタ300と接続するプラグ、または配線としての機能を有する。導電体546、および導電体548は、導電体328、および導電体330と同様の材料を用いて設けることができる。
続いて、トランジスタ500の上方には、容量素子600が設けられている。容量素子600は、導電体610と、導電体620、絶縁体630とを有する。
また、導電体546、および導電体548上に、導電体612を設けてもよい。導電体612は、トランジスタ500と接続するプラグ、または配線としての機能を有する。導電体610は、容量素子600の電極としての機能を有する。なお、導電体612、および導電体610は、同時に形成することができる。
導電体612、および導電体610には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図12では、導電体612、および導電体610は単層構造を示したが、当該構成に限定されず、2層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体630を介して、導電体610と重畳するように、導電体620を設ける。なお、導電体620は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるCu(銅)やAl(アルミニウム)等を用いればよい。
導電体620、および絶縁体630上には、絶縁体650が設けられている。絶縁体650は、絶縁体320と同様の材料を用いて設けることができる。また、絶縁体650は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
<トランジスタの構造例>
なお、本実施の形態に示す半導体装置のトランジスタ500は、上記の構造に限られるものではない。以下、トランジスタ500に用いることができる構造例について説明する。
なお、本実施の形態に示す半導体装置のトランジスタ500は、上記の構造に限られるものではない。以下、トランジスタ500に用いることができる構造例について説明する。
<トランジスタの構造例1>
図14(A)、(B)および(C)を用いてトランジスタ510Aの構造例を説明する。図14(A)はトランジスタ510Aの上面図である。図14(B)は、図14(A)に一点鎖線L1−L2で示す部位の断面図である。図14(C)は、図14(A)に一点鎖線W1−W2で示す部位の断面図である。なお、図14(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図14(A)、(B)および(C)を用いてトランジスタ510Aの構造例を説明する。図14(A)はトランジスタ510Aの上面図である。図14(B)は、図14(A)に一点鎖線L1−L2で示す部位の断面図である。図14(C)は、図14(A)に一点鎖線W1−W2で示す部位の断面図である。なお、図14(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図14(A)、(B)および(C)では、トランジスタ510Aと、層間膜として機能する絶縁体511、絶縁体512、絶縁体514、絶縁体516、絶縁体580、絶縁体582、および絶縁体584を示している。また、トランジスタ510Aと電気的に接続し、コンタクトプラグとして機能する導電体546(導電体546a、および導電体546b)を示している。
トランジスタ510Aは、ゲート電極として機能する導電体560(導電体560a、および導電体560b)と、ゲート絶縁膜として機能する絶縁体550と、チャネルが形成される領域を有する酸化物530(酸化物530a、酸化物530b、および酸化物530c)と、ソースまたはドレインの一方として機能する導電体542aと、ソースまたはドレインの他方として機能する導電体542bと、絶縁体574とを有する。
また、図14に示すトランジスタ510Aでは、酸化物530c、絶縁体550、および導電体560が、絶縁体580に設けられた開口部内に、絶縁体574を介して配置される。また、酸化物530c、絶縁体550、および導電体560は、導電体542a、および導電体542bとの間に配置される。
絶縁体511、および絶縁体512は、層間膜として機能する。
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
例えば、絶縁体511は、水または水素などの不純物が、基板側からトランジスタ510Aに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体511は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい。)絶縁性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい。)絶縁性材料を用いることが好ましい。また、例えば、絶縁体511として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体511よりも基板側からトランジスタ510A側に拡散するのを抑制することができる。
例えば、絶縁体512は、絶縁体511よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
トランジスタ510Aにおいて、導電体560は、ゲート電極として機能する場合がある。
絶縁体514、および絶縁体516は、絶縁体511または絶縁体512と同様に、層間膜として機能する。例えば、絶縁体514は、水または水素などの不純物が、基板側からトランジスタ510Aに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁体514よりも基板側からトランジスタ510A側に拡散するのを抑制することができる。また、例えば、絶縁体516は、絶縁体514よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体522は、バリア性を有することが好ましい。絶縁体522がバリア性を有することで、トランジスタ510Aの周辺部からトランジスタ510Aへの水素等の不純物の混入を抑制する層として機能する。
絶縁体522は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などのいわゆるhigh−k材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にhigh−k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
例えば、絶縁体521は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、high−k材料の絶縁体と絶縁体522とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
チャネル形成領域として機能する領域を有する酸化物530は、酸化物530aと、酸化物530a上の酸化物530bと、酸化物530b上の酸化物530cと、を有する。酸化物530b下に酸化物530aを有することで、酸化物530aよりも下方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。また、酸化物530b上に酸化物530cを有することで、酸化物530cよりも上方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。酸化物530として、上述した金属酸化物の一種である酸化物半導体を用いることができる。
なお、酸化物530cは、絶縁体580に設けられた開口部内に、絶縁体574を介して設けられることが好ましい。絶縁体574がバリア性を有する場合、絶縁体580からの不純物が酸化物530へと拡散することを抑制することができる。
導電体542は、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電体542aと、導電体542bとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
また、図14では単層構造を示したが、2層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、導電体542上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体574を成膜する際に、導電体542が酸化することを抑制することができる。
バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、CVD法で形成した窒化シリコンを用いてもよい。
バリア層を有することで、導電体542の材料選択の幅を広げることができる。例えば、導電体542に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
絶縁体550は、ゲート絶縁膜として機能する。絶縁体550は、絶縁体580に設けられた開口部内に、酸化物530c、および絶縁体574を介して設けられることが好ましい。
トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体550は、積層構造としてもよい。ゲート絶縁膜として機能する絶縁体を、high−k材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
ゲート電極として機能する導電体560は、導電体560a、および導電体560a上の導電体560bを有する。導電体560aは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
導電体560aが酸素の拡散を抑制する機能を持つことにより、導電体560bの材料選択性を向上することができる。つまり、導電体560aを有することで、導電体560bの酸化が抑制され、導電率が低下することを防止することができる。
酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電体560aとして、酸化物530として用いることができる酸化物半導体を用いることができる。その場合、導電体560bをスパッタリング法で成膜することで、導電体560aの電気抵抗値を低下させて導電体とすることができる。これをOC(Oxide Conductor)電極と呼ぶことができる。
導電体560bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体560は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体560bは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
絶縁体580と、トランジスタ510Aとの間に絶縁体574を配置する。絶縁体574は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体574を有することで、絶縁体580が有する水、および水素などの不純物が酸化物530c、絶縁体550を介して、酸化物530bに拡散することを抑制することができる。また、絶縁体580が有する過剰酸素により、導電体560が酸化するのを抑制することができる。
絶縁体580、絶縁体582、および絶縁体584は、層間膜として機能する。
絶縁体582は、絶縁体514と同様に、水または水素などの不純物が、外部からトランジスタ510Aに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
また、絶縁体580、および絶縁体584は、絶縁体516と同様に、絶縁体582よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、トランジスタ510Aは、絶縁体580、絶縁体582、および絶縁体584に埋め込まれた導電体546などのプラグや配線を介して、他の構造と電気的に接続してもよい。
また、導電体546の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
例えば、導電体546としては、例えば、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
<トランジスタの構造例2>
図15(A)、(B)および(C)を用いてトランジスタ510Bの構造例を説明する。図15(A)はトランジスタ510Bの上面図である。図15(B)は、図15(A)に一点鎖線L1−L2で示す部位の断面図である。図15(C)は、図15(A)に一点鎖線W1−W2で示す部位の断面図である。なお、図15(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図15(A)、(B)および(C)を用いてトランジスタ510Bの構造例を説明する。図15(A)はトランジスタ510Bの上面図である。図15(B)は、図15(A)に一点鎖線L1−L2で示す部位の断面図である。図15(C)は、図15(A)に一点鎖線W1−W2で示す部位の断面図である。なお、図15(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ510Bはトランジスタ510Aの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ510Aと異なる点について説明する。
トランジスタ510Bは、導電体542(導電体542a、および導電体542b)と、酸化物530c、絶縁体550、および導電体560と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
ゲート電極として機能する導電体560は、導電体560a、および導電体560a上の導電体560bを有する。導電体560aは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体560aが酸素の拡散を抑制する機能を持つことにより、導電体560bの材料選択性を向上することができる。つまり、導電体560aを有することで、導電体560bの酸化が抑制され、導電率が低下することを防止することができる。
また、導電体560の上面および側面、絶縁体550の側面、および酸化物530cの側面を覆うように、絶縁体574を設けることが好ましい。なお、絶縁体574は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体574を設けることで、導電体560の酸化を抑制することができる。また、絶縁体574を有することで、絶縁体580が有する水、および水素などの不純物がトランジスタ510Bへ拡散することを抑制することができる。
また、導電体546と、絶縁体580との間に、バリア性を有する絶縁体576(絶縁体576a、および絶縁体576b)を配置してもよい。絶縁体576を設けることで、絶縁体580の酸素が導電体546と反応し、導電体546が酸化することを抑制することができる。
また、バリア性を有する絶縁体576を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体546に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
<トランジスタの構造例3>
図16(A)、(B)および(C)を用いてトランジスタ510Cの構造例を説明する。図16(A)はトランジスタ510Cの上面図である。図16(B)は、図16(A)に一点鎖線L1−L2で示す部位の断面図である。図16(C)は、図16(A)に一点鎖線W1−W2で示す部位の断面図である。なお、図16(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図16(A)、(B)および(C)を用いてトランジスタ510Cの構造例を説明する。図16(A)はトランジスタ510Cの上面図である。図16(B)は、図16(A)に一点鎖線L1−L2で示す部位の断面図である。図16(C)は、図16(A)に一点鎖線W1−W2で示す部位の断面図である。なお、図16(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ510Cはトランジスタ510Aの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ510Aと異なる点について説明する。
図16に示すトランジスタ510Cは、導電体542aと酸化物530bの間に導電体547aが配置され、導電体542bと酸化物530bの間に導電体547bが配置されている。ここで、導電体542a(導電体542b)は、導電体547a(導電体547b)の上面および導電体560側の側面を越えて延在し、酸化物530bの上面に接する領域を有する。ここで、導電体547は、導電体542に用いることができる導電体を用いればよい。さらに、導電体547の膜厚は、少なくとも導電体542より厚いことが好ましい。
図16に示すトランジスタ510Cは、上記のような構成を有することにより、トランジスタ510Aよりも、導電体542を導電体560に近づけることができる。または、導電体542aの端部および導電体542bの端部と、導電体560を重ねることができる。これにより、トランジスタ510Cの実質的なチャネル長を短くし、オン電流および周波数特性の向上を図ることができる。
また、導電体547a(導電体547b)は、導電体542a(導電体542b)と重畳して設けられることが好ましい。このような構成にすることで、導電体546a(導電体546b)を埋め込む開口を形成するエッチングにおいて、導電体547a(導電体547b)がストッパとして機能し、酸化物530bがオーバーエッチングされるのを防ぐことができる。
また、図16に示すトランジスタ510Cは、絶縁体544の上に接して絶縁体545を配置する構成にしてもよい。絶縁体544としては、水または水素などの不純物や、過剰な酸素が、絶縁体580側からトランジスタ510Cに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体545としては、絶縁体544に用いることができる絶縁体を用いることができる。また、絶縁体544としては、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコンまたは窒化酸化シリコンなどの、窒化物絶縁体を用いてもよい。
<トランジスタの構造例4>
図17(A)、(B)および(C)を用いてトランジスタ510Dの構造例を説明する。図17(A)はトランジスタ510Dの上面図である。図17(B)は、図17(A)に一点鎖線L1−L2で示す部位の断面図である。図17(C)は、図17(A)に一点鎖線W1−W2で示す部位の断面図である。なお、図17(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図17(A)、(B)および(C)を用いてトランジスタ510Dの構造例を説明する。図17(A)はトランジスタ510Dの上面図である。図17(B)は、図17(A)に一点鎖線L1−L2で示す部位の断面図である。図17(C)は、図17(A)に一点鎖線W1−W2で示す部位の断面図である。なお、図17(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ510Dは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図17(A)乃至(C)では、酸化物530c上に絶縁体550を有し、絶縁体550上に金属酸化物552を有する。また、金属酸化物552上に導電体560を有し、導電体560上に絶縁体570を有する。また、絶縁体570上に絶縁体571を有する。
金属酸化物552は、酸素拡散を抑制する機能を有することが好ましい。絶縁体550と、導電体560との間に、酸素の拡散を抑制する金属酸化物552を設けることで、導電体560への酸素の拡散が抑制される。つまり、酸化物530へ供給する酸素量の減少を抑制することができる。また、酸素による導電体560の酸化を抑制することができる。
なお、金属酸化物552は、ゲートの一部としての機能を有してもよい。例えば、酸化物530として用いることができる酸化物半導体を、金属酸化物552として用いることができる。その場合、導電体560をスパッタリング法で成膜することで、金属酸化物552の電気抵抗値を低下させて導電層とすることができる。これをOC(Oxide Conductor)電極と呼ぶことができる。
また、金属酸化物552は、ゲート絶縁膜の一部としての機能を有する場合がある。したがって、絶縁体550に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物552は、比誘電率が高いhigh−k材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁膜として機能する絶縁層の等価酸化膜厚(EOT)の薄膜化が可能となる。
トランジスタ510Dにおいて、金属酸化物552を単層で示したが、2層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁膜の一部として機能する金属酸化物とを積層して設けてもよい。
金属酸化物552を有することで、ゲート電極として機能する場合は、導電体560からの電界の影響を弱めることなく、トランジスタ510Dのオン電流の向上を図ることができる。または、ゲート絶縁膜として機能する場合は、絶縁体550と、金属酸化物552との物理的な厚みにより、導電体560と、酸化物530との間の距離を保つことで、導電体560と酸化物530との間のリーク電流を抑制することができる。従って、絶縁体550、および金属酸化物552との積層構造を設けることで、導電体560と酸化物530との間の物理的な距離、および導電体560から酸化物530へかかる電界強度を、容易に適宜調整することができる。
具体的には、金属酸化物552として、酸化物530に用いることができる酸化物半導体を低抵抗化することで、金属酸化物552として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、金属酸化物552は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体570は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体570よりも上方からの酸素で導電体560が酸化するのを抑制することができる。また、絶縁体570よりも上方からの水または水素などの不純物が、導電体560および絶縁体550を介して、酸化物230に混入することを抑制することができる。
絶縁体571はハードマスクとして機能する。絶縁体571を設けることで、導電体560の加工の際、導電体560の側面が概略垂直、具体的には、導電体560の側面と基板表面のなす角を、75度以上100度以下、好ましくは80度以上95度以下とすることができる。
なお、絶縁体571に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体570は設けなくともよい。
絶縁体571をハードマスクとして用いて、絶縁体570、導電体560、金属酸化物552、絶縁体550、および酸化物530cの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物530b表面の一部を露出させることができる。
また、トランジスタ510Dは、露出した酸化物530b表面の一部に領域531aおよび領域531bを有する。領域531aまたは領域531bの一方はソース領域として機能し、他方はドレイン領域として機能する。
領域531aおよび領域531bの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて、露出した酸化物530b表面にリンまたはボロンなどの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
また、酸化物530b表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物530bに拡散させて領域531aおよび領域531bを形成することもできる。
酸化物530bの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域531aおよび領域531bを「不純物領域」または「低抵抗領域」という場合がある。
絶縁体571および/または導電体560をマスクとして用いることで、領域531aおよび領域531bを自己整合(セルフアライメント)的に形成することができる。よって、領域531aおよび/または領域531bと、導電体560が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域(領域531aまたは領域531b)の間にオフセット領域が形成されない。領域531aおよび領域531bを自己整合(セルフアライメント)的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体575の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体575も絶縁体571などと同様にマスクとして機能する。よって、酸化物530bの絶縁体575と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
また、トランジスタ510Dは、絶縁体570、導電体560、金属酸化物552、絶縁体550、および酸化物530cの側面に絶縁体575を有する。絶縁体575は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体575に用いると、後の工程で絶縁体575中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体575は、酸素を拡散する機能を有することが好ましい。
また、トランジスタ510Dは、絶縁体575、酸化物530上に絶縁体574を有する。絶縁体574は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。例えば、絶縁体574として、酸化アルミニウムを用いるとよい。
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁体574が酸化物230および絶縁体575から水素および水を吸収することで、酸化物230および絶縁体575の水素濃度を低減することができる。
<トランジスタの構造例5>
図18(A)乃至図18(C)を用いてトランジスタ510Eの構造例を説明する。図18(A)はトランジスタ510Eの上面図である。図18(B)は、図18(A)に一点鎖線L1−L2で示す部位の断面図である。図18(C)は、図18(A)に一点鎖線W1−W2で示す部位の断面図である。なお、図18(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図18(A)乃至図18(C)を用いてトランジスタ510Eの構造例を説明する。図18(A)はトランジスタ510Eの上面図である。図18(B)は、図18(A)に一点鎖線L1−L2で示す部位の断面図である。図18(C)は、図18(A)に一点鎖線W1−W2で示す部位の断面図である。なお、図18(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ510Eは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図18(A)乃至図18(C)では、導電体542を設けずに、露出した酸化物530b表面の一部に領域531aおよび領域531bを有する。領域531aまたは領域531bの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物530bと、絶縁体574の間に、絶縁体573を有する。
図18に示す、領域531(領域531a、および領域531b)は、酸化物530bに下記の元素が添加された領域である。領域531は、例えば、ダミーゲートを用いることで形成することができる。
具体的には、酸化物530b上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物530bを低抵抗化する元素を添加するとよい。つまり、酸化物530が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域531が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
なお、酸化物530を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)などを用いて測定すればよい。
特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
続いて、酸化物530b、およびダミーゲート上に、絶縁体573となる絶縁膜、および絶縁体574となる絶縁膜を成膜してもよい。絶縁体573となる絶縁膜、および絶縁体574となる絶縁膜を積層して設けることで、領域531と、酸化物530cおよび絶縁体550とが重畳する領域を設けることができる。
具体的には、絶縁体574となる絶縁膜上に絶縁体580となる絶縁膜を設けた後、絶縁体580となる絶縁膜にCMP(Chemical Mechanical Polishing)処理を行うことで、絶縁体580となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体573の一部も除去するとよい。従って、絶縁体580に設けられた開口部の側面には、絶縁体574、および絶縁体573が露出し、当該開口部の底面には、酸化物530bに設けられた領域531の一部が露出する。次に、当該開口部に酸化物530cとなる酸化膜、絶縁体550となる絶縁膜、および導電体560となる導電膜を順に成膜した後、絶縁体580が露出するまでCMP処理などにより、酸化物530cとなる酸化膜、絶縁体550となる絶縁膜、および導電体560となる導電膜の一部を除去することで、図18に示すトランジスタを形成することができる。
なお、絶縁体573、および絶縁体574は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
図18に示すトランジスタは、既存の装置を転用することができ、さらに、導電体542を設けないため、コストの低減を図ることができる。
<トランジスタの構造例6>
また、図12及び図13では、ゲートとしての機能を機能する導電体560が、絶縁体580の開口の内部に形成されている構造例について説明したが、例えば、当該導電体の上方に、当該絶縁体が設けられた構造を用いることもできる。このようなトランジスタの構造例を、図19、図20に示す。
また、図12及び図13では、ゲートとしての機能を機能する導電体560が、絶縁体580の開口の内部に形成されている構造例について説明したが、例えば、当該導電体の上方に、当該絶縁体が設けられた構造を用いることもできる。このようなトランジスタの構造例を、図19、図20に示す。
図19(A)はトランジスタの上面図であり、図19(B)はトランジスタの斜視図である。また、図19(A)におけるX1−X2の断面図を図20(A)に示し、Y1−Y2の断面図を図20(B)に示す。
図19、図20に示すトランジスタは、酸化物半導体Sと、ゲート絶縁膜としての機能を有する絶縁体FGIと、フロントゲートとしての機能を有する導電体FGEと、配線としての機能を有する導電体WEと、を有する。また、導電体PEは、導電体WEと、酸化物S、又は導電体FGEと、を接続するためのプラグとしての機能を有する。なお、ここでは、酸化物半導体Sが、3層の酸化物S1、S2、S3によって構成されている例を示している。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態4)
本実施の形態では、上記実施の形態で説明したOSトランジスタに用いることができる金属酸化物の構成について説明する。
本実施の形態では、上記実施の形態で説明したOSトランジスタに用いることができる金属酸化物の構成について説明する。
<金属酸化物の構成>
本明細書等において、CAAC(c−axis aligned crystal)、及びCAC(Cloud−Aligned Composite)と記載する場合がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一例を表す。
本明細書等において、CAAC(c−axis aligned crystal)、及びCAC(Cloud−Aligned Composite)と記載する場合がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一例を表す。
CAC−OSまたはCAC−metal oxideとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、CAC−OSまたはCAC−metal oxideを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子(またはホール)を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Offさせる機能)をCAC−OSまたはCAC−metal oxideに付与することができる。CAC−OSまたはCAC−metal oxideにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、CAC−OSまたはCAC−metal oxideは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、CAC−OSまたはCAC−metal oxideにおいて、導電性領域と、絶縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm以下のサイズで材料中に分散している場合がある。
また、CAC−OSまたはCAC−metal oxideは、異なるバンドギャップを有する成分により構成される。例えば、CAC−OSまたはCAC−metal oxideは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記CAC−OSまたはCAC−metal oxideをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、CAC−OSまたはCAC−metal oxideは、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)と呼称することもできる。
<金属酸化物の構造>
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC−OS(c−axis aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc−OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)および非晶質酸化物半導体などがある。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC−OS(c−axis aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc−OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)および非晶質酸化物半導体などがある。
トランジスタの半導体に用いる酸化物半導体として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜が挙げられる。しかしながら、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
2009年に、CAAC構造を有するIn−Ga−Zn酸化物(CAAC−IGZOと呼ぶ)が発見されたことが、非特許文献2および非特許文献3で報告されている。ここでは、CAAC−IGZOは、c軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、CAAC−IGZOを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
また、2013年には、nc構造を有するIn−Ga−Zn酸化物(nc−IGZOと呼ぶ)が発見された(非特許文献4参照)。ここでは、nc−IGZOは、微小な領域(例えば、1nm以上3nm以下の領域)において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
非特許文献5および非特許文献6では、上記のCAAC−IGZO、nc−IGZO、および結晶性の低いIGZOのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いIGZOの薄膜において、電子線が照射される前でさえ、1nm程度の結晶性IGZOが観察されている。よって、ここでは、IGZOにおいて、完全な非晶質構造(completely amorphous structure)の存在を確認できなかった、と報告されている。さらに、結晶性の低いIGZOの薄膜と比べて、CAAC−IGZOの薄膜およびnc−IGZOの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、CAAC−IGZOの薄膜またはnc−IGZOの薄膜を用いることが好ましい。
CAAC−OSは、c軸配向性を有し、かつa−b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、CAAC−OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう)を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC−OSが、a−b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、CAAC−OSは、インジウム、および酸素を有する層(以下、In層)と、元素M、亜鉛、および酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M)層と表すこともできる。
CAAC−OSは結晶性の高い酸化物半導体である。一方、CAAC−OSは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC−OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。従って、CAAC−OSを有する酸化物半導体は、物理的性質が安定する。そのため、CAAC−OSを有する酸化物半導体は熱に強く、信頼性が高い。また、CAAC−OSは、製造工程における高い温度(所謂サーマルバジェット)に対しても安定である。したがって、OSトランジスタにCAAC−OSを用いると、製造工程の自由度を広げることが可能となる。
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。a−like OSは、鬆または低密度領域を有する。即ち、a−like OSは、nc−OSおよびCAAC−OSと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一形態の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上を有していてもよい。
<酸化物半導体を有するトランジスタ>
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、上記酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅1μmあたりのオフ電流がyA/μm(10−24A/μm)オーダである、ことが非特許文献7に示されている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のCPUなどが開示されている(非特許文献8参照)。
また、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている(非特許文献9参照)。表示装置では、表示される画像が1秒間に数十回切り換っている。1秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ(IDS)駆動と呼ぶ。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が8×1011/cm3未満、好ましくは1×1011/cm3未満、さらに好ましくは1×1010/cm3未満であり、1×10−9/cm3以上とすればよい。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
<不純物>
ここで、酸化物半導体中における各不純物の影響について説明する。
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度(二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、SIMSにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、SIMSにおいて、5×1019atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、SIMSにより得られる水素濃度を、1×1020atoms/cm3未満、好ましくは1×1019atoms/cm3未満、より好ましくは5×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
CAAC構造およびnc構造の発見は、CAAC構造またはnc構造を有する酸化物半導体を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびLSIへの応用研究が進められている。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態5)
本実施の形態では、上記実施の形態で説明した記憶装置を用いることができる製品イメージ、および電子機器の一例について説明する。
本実施の形態では、上記実施の形態で説明した記憶装置を用いることができる製品イメージ、および電子機器の一例について説明する。
<製品イメージ>
まず、本発明の一形態に係わる記憶装置に用いることができる製品イメージを図21に示す。図21に示す領域701は高い温度特性(High T operate)を表し、領域702は高い周波数特性(High f operate)を表し、領域703は低いオフ特性(Ioff)を表し、領域704は、領域701、領域702、及び領域703が重なった領域を表す。
まず、本発明の一形態に係わる記憶装置に用いることができる製品イメージを図21に示す。図21に示す領域701は高い温度特性(High T operate)を表し、領域702は高い周波数特性(High f operate)を表し、領域703は低いオフ特性(Ioff)を表し、領域704は、領域701、領域702、及び領域703が重なった領域を表す。
なお、領域701を満たそうとする場合、トランジスタのチャネル形成領域として、炭化シリコン、または窒化ガリウムなどの炭化物または窒化物を適用することで、概略満たすことができる。また、領域702を満たそうとする場合、トランジスタのチャネル形成領域として、単結晶シリコン、または結晶性シリコンなどの珪化物を適用することで、概略満たすことができる。また、領域703を満たそうとする場合、トランジスタのチャネル形成領域として、酸化物半導体、または金属酸化物を用いることで、概略満たすことができる。
本発明の一形態に係わる記憶装置は、例えば、領域704に示す範囲の製品に好適に用いることができる。
従来までの製品においては、領域701、領域702、及び領域703を全て満たすことが困難であった。しかしながら、本発明の一形態に係わる記憶装置が有するトランジスタは、チャネル形成領域に結晶性OSを有する。チャネル形成領域に結晶性OSを有する場合、高い温度特性と、高い周波数特性と、低いオフ特性とを満たす記憶装置、および電子機器を提供することができる。
なお、領域704に示す範囲の製品としては、例えば、低消費電力且つ高性能なCPUなどを有する電子機器、高温環境下での高い信頼性が求められる車載用の電子機器などが挙げられる。より具体的には、図22に、本発明の一形態に係わる記憶装置を搭載した電子機器の一例を示す。
<電子機器>
本発明の一形態に係わる記憶装置は、様々な電子機器に搭載することができる。特に、本発明の一形態に係わる記憶装置は、電子機器に内蔵されるメモリとして用いることができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ(Digital Signage:電子看板)、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
本発明の一形態に係わる記憶装置は、様々な電子機器に搭載することができる。特に、本発明の一形態に係わる記憶装置は、電子機器に内蔵されるメモリとして用いることができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ(Digital Signage:電子看板)、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
本発明の一形態の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一形態の電子機器は、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)を有していてもよい。
本発明の一形態の電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図22に、電子機器の例を示す。
図22(A)には、情報端末の一種である携帯電話(スマートフォン)が図示されている。情報端末5500は、筐体5510と、表示部5511と、を有しており、入力用インターフェースとして、タッチパネルが表示部5511に備えられ、ボタンが筐体5510に備えられている。
図22(B)には、デスクトップ型情報端末5300が図示されている。デスクトップ型情報端末5300は、情報端末の本体5301と、ディスプレイ5302と、キーボード5303とを有する。
なお、上述では、電子機器としてスマートフォン、及びデスクトップ用情報端末を例として、それぞれ図22(A)、(B)に図示したが、スマートフォン、及びデスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ用情報端末以外の情報端末としては、例えば、PDA(Personal Digital Assistant)、ノート型情報端末、ワークステーションなどが挙げられる。
図22(C)は、電化製品の一例である電気冷凍冷蔵庫5800を示している。電気冷凍冷蔵庫5800は、筐体5801、冷蔵室用扉5802、冷凍室用扉5803等を有する。
本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、IH調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
図22(D)は、ゲーム機の一例である携帯ゲーム機5200を示している。携帯ゲーム機は、筐体5201、表示部5202、ボタン5203等を有する。
図22(D)では、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一形態に係わる記憶装置を適用できるゲーム機はこれに限定されない。本発明の一形態に係わる記憶装置を適用できるゲーム機としては、例えば、家庭用の据え置き型ゲーム機、娯楽施設(ゲームセンター、遊園地など)に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
図22(E1)は移動体の一例である自動車5700を示し、図22(E2)は、自動車の室内におけるフロントガラス周辺を示す図である。図22(E2)では、ダッシュボードに取り付けられた表示パネル5701、表示パネル5702、表示パネル5703の他、ピラーに取り付けられた表示パネル5704を図示している。
表示パネル5701乃至表示パネル5703は、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル5701乃至表示パネル5703は、照明装置として用いることも可能である。
表示パネル5704には、自動車5700に設けられた撮像装置(図示しない)からの映像を映し出すことによって、ピラーで遮られた視界(死角)を補完することができる。すなわち、自動車5700の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル5704は、照明装置として用いることもできる。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体(ヘリコプター、無人航空機(ドローン)、飛行機、ロケット)なども挙げることができ、これらの移動体に本発明の一形態に係わる記憶装置を適用することができる。
本発明の一形態に係わる記憶装置は、温度の高い環境においてもデータの保持時間が長く、温度の低い環境においても高速動作を行うことができる。上記の各種電子機器に、本発明の一形態に係わる記憶装置を用いることにより、温度の高い環境においても低い環境においても確実に動作することができる、信頼性の高い電子機器を提供することができる。また、電子機器の低消費電力化を図ることができる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、実施の形態1に示したメモリセル211について動作周波数を見積もった。なお、本実施例では、メモリセル211が有するトランジスタM11にOSトランジスタを用いるため、メモリセル211はDOSRAMを構成している。メモリセル211は、高いデータ保持特性と、広い温度範囲で高い動作周波数を実現できる。本実施例では、DOSRAMの動作環境温度と動作周波数の関係について評価した。
DOSRAMの動作周波数の見積もりにあたり、図13に示す、トランジスタ500と同様の構成を有するトランジスタ(以下、試料1と呼ぶ)を作製し、その電気特性から見積もりに必要なパラメータを抽出した。本実施例では、図2(B)のトランジスタM11として、トランジスタ500を想定し、DOSRAMの動作周波数を見積もった。
まず、試料1の構成について説明する。図13に示すように、試料1は、基板(図示せず)の上に配置された絶縁体524と、絶縁体524の上に配置された酸化物530aと、酸化物530aの上に配置された酸化物530bと、酸化物530bの上に配置された酸化物530cと、酸化物530cの上に配置された絶縁体550と、絶縁体550の上に配置された導電体560(導電体560a、および導電体560b)と、を有する。
絶縁体524として、膜厚35nmの酸化窒化シリコンを用いた。
酸化物530aとして、DCスパッタリング法を用いて成膜した、膜厚が5nmのIn−Ga−Zn酸化物を用いた。なお、酸化物530aの成膜には、In:Ga:Zn=1:3:4[原子数比]のターゲットを用い、成膜ガスとして酸素ガス45sccmを用い、成膜圧力を0.7Paとし、成膜電力を500Wとし、基板温度を200℃とし、ターゲットと基板との間隔を60mmとした。
酸化物530bとして、DCスパッタリング法を用いて成膜した、膜厚が20nmのIn−Ga−Zn酸化物を用いた。なお、酸化物530bの成膜には、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用い、成膜ガスとして、アルゴンガス30sccm、酸素ガス15sccmを用い、成膜圧力を0.7Paとし、成膜電力を500Wとし、基板温度を200℃とし、ターゲットと基板との間隔を60mmとした。
酸化物530cとして、DCスパッタリング法を用いて成膜した、膜厚が5nmのIn−Ga−Zn酸化物を用いた。なお、酸化物530cの成膜には、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用い、成膜ガスとして、酸素ガス45sccmを用い、成膜圧力を0.7Paとし、成膜電力を500Wとし、基板温度を130℃とし、ターゲットと基板との間隔を60mmとした。
絶縁体550として、膜厚8nmの酸化窒化シリコンを用いた。また、導電体560aとして、膜厚10nmの窒化チタンを用いた。また、導電体560bとして、タングステンを用いた。
以上のような構成を有する試料1は、チャネル長0.37μm、チャネル幅0.24μmのトランジスタである。なお、試料1は、トランジスタ500と同様に、上記構成に加えて、さらに、絶縁体514、絶縁体516、導電体503、絶縁体522、導電体542、絶縁体554、導電体540、絶縁体580、絶縁体574、絶縁体581等を有する。
次に、試料1において、トランジスタ500のID−VG測定を行った。ID−VG測定は、トランジスタのドレイン電位VDを+1.08Vに、ソース電位VSを0Vに、ゲート電位VGを−1.0Vから+3.3Vまで掃引することで行った。測定温度は、−40℃、27℃、85℃の3水準で行った。具体的には、測定対象となるトランジスタが形成された5インチ角基板を上記各温度に設定したサーモチャック上に固定した状態でトランジスタのID−VG測定を実施した。
得られたID−VGカーブから、トランジスタのシフト電圧(Vsh)およびサブスレッショルドスイング値(Svalue)を算出した。また、Svalueとは、ドレイン電圧一定にてドレイン電流を1桁変化させるサブスレッショルド領域でのゲート電圧の変化量をいう。
トランジスタ500のID−VS測定を行った。
ここで、DOSRAM動作周波数の見積り方法について説明する。DOSRAM動作周波数とは、DOSRAMのデータ書き込みサイクル時間の逆数とする。DOSRAMのデータ書き込みサイクル時間は、DOSRAMが有する容量素子の充電時間などによって設定されるパラメータである。本実施例では、DOSRAMのデータ書き込みサイクル時間(DOSRAM動作周波数の逆数)の40%に相当する時間を、DOSRAMが有する容量素子の充電時間とする設定とした。
DOSRAM動作周波数は、DOSRAMが有する容量素子の充電時間に依存する。したがって、DOSRAM動作周波数を見積るに際して、まずDOSRAMが有する容量素子の充電持間を事前に知る必要がある。本実施例では、DOSRAMが有する容量素子(保持容量3.5fF)に0.52V以上の電位がかかった状態を、当該容量素子が「充電された状態」と定義した。したがって、本実施例では、DOSRAMのデータ書き込み動作を開始してから、当該容量素子にかかる電位が0.52Vに達するまでの時間が、DOSRAMが有する容量素子の充電時間に相当する。
DOSRAMが有する容量素子の充電時間は、DOSRAMデータ書き込み時における、DOSRAMが有するトランジスタのIDの大きさに依存する。そこで本実施例では、DOSRAMデータ書き込み時にDOSRAMが有するトランジスタにかかることが想定される電位(図23(A)参照)を、本発明の一態様に係るトランジスタ(L/W=0.37/0.24μm)に実際に印加することでDOSRAMデータ書き込み動作を再現し、このときのトランジスタのIDを測定した。図23(A)は、図2(B)の容量素子CAにトランジスタM11を介してデータを書き込む場合を想定している。Dはドレインを表し、Gはゲートを表し、Sはソースを表している。トランジスタTr1のソースの電位(容量素子Csに印加される電圧)をVSとする。トランジスタTr1をオンにすることで、電流IDが流れ、容量素子Csが充電される。具体的には、トランジスタのゲート電位Vgを+2.97Vに、ドレイン電位Vdを+1.08Vに、ソース電位VSを0Vから+1.2Vまで掃引することでトランジスタのID測定を行った。測定温度は、−40℃、27℃、85℃の3水準で行った。
なお、DOSRAMは、チャネル長(L)が60nm、チャネル幅(W)が60nmのトランジスタと、保持容量3.5fFの容量素子と、を有する構成を想定した。そこで、トランジスタ500(L/W=0.37μm/0.24μm)から得られたIDの値を、DOSRAMが有すると想定したトランジスタ(L/W=60/60nm)のサイズで補正した。
DOSRAMの充電が開始されてVSが書き込み判定電圧VCSに達した時に充電完了とする。この時の時間を充電時間tWとする(図23(B)参照)。DOSRAMが有する保持容量Cs[F]の容量素子に充電される電荷をQ[C]、充電時間をtW[sec]、充電によって容量素子にかかる電位をVcs(=Vs)[V]、DOSRAMが有するトランジスタのドレイン電流をID[A]とした場合、各パラメータの間には以下の式(1)の関係が成り立つ。
式(1)を変形することで、DOSRAMが有する容量素子の充電時間tWを以下の式(2)で表すことができる(図23(C)参照)。
本実施例では、式(2)のCsに3.5fF、Vcsに+0.52V、前述のID−VS測定で得られたIDを代入し、DOSRAMが有する容量素子の充電時間tWを算出した。
DOSRAMの動作周波数fと充電時間tWの関係を式(3)で表すことができる。
式(3)においてAは係数である。DOSRAMにおいて、1回の動作時間のうち、書き込みに要する時間は4割と想定されることから、本実施例では係数Aを0.4として動作周波数fを算出した。
試料1において、電源電圧を3.3Vとした場合のDOSRAMの動作周波数を図24に示す。図24において、横軸は温度[℃]を示し、縦軸は動作周波数[MHz]を示す。図24に示すように、高温になるほど動作周波数が高くなることを確認できた。また、図24に示すように、85℃における動作周波数が、878MHzと算出された。
以上より、DOSRAMが有するトランジスタのチャネル形成領域に金属酸化物を用いることで、温度が高くなるほど、DOSRAMの動作周波数が高くなることが分かった。
本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
C21 容量素子 、 C22 容量素子 、 C24 容量素子 、 M11 トランジスタ 、 M12 トランジスタ 、 M13 トランジスタ 、 M14 トランジスタ 、 M15 トランジスタ 、 M16 トランジスタ 、 M21 トランジスタ 、 M24 トランジスタ 、 M31 トランジスタ 、 M34 トランジスタ 、 N11 ノード 、 N12 ノード 、 N13 ノード 、 N14 ノード 、 S1 酸化物 、 Tr21 トランジスタ 、 Tr22 トランジスタ 、 Tr23 トランジスタ 、 Tr31 トランジスタ 、 Tr32 トランジスタ 、 Tr33 トランジスタ 、 Tr34 トランジスタ 、 Tr41 トランジスタ 、 Tr42 トランジスタ 、 13 トランジスタ 、 14 トランジスタ 、 15 トランジスタ 、 16 トランジスタ 、 17 トランジスタ 、 18 トランジスタ 、 19 トランジスタ 、 20 トランジスタ 、 21 トランジスタ 、 33 トランジスタ 、 34 トランジスタ 、 35 トランジスタ 、 36 トランジスタ 、 37 トランジスタ 、 38 トランジスタ 、 39 トランジスタ 、 40 トランジスタ 、 41 トランジスタ 、 54 回路 、 55 回路 、 100 メモリ 、 111 周辺回路 、 121 ローデコーダ 、 122 ワード線ドライバ回路 、 130 ビット線ドライバ回路 、 131 カラムデコーダ 、 132 プリチャージ回路 、 133 センスアンプ 、 134 入出力回路 、 140 出力回路 、 150 負電位生成回路 、 160 コントロールロジック回路 、 201 メモリセルアレイ 、 211 メモリセル 、 212 メモリセル 、 213 メモリセル 、 214 メモリセル 、 230 酸化物 、 300 トランジスタ 、 311 基板 、 313 半導体領域 、 314a 低抵抗領域 、 314b 低抵抗領域 、 315 絶縁体 、 316 導電体 、 320 絶縁体 、 322 絶縁体 、 324 絶縁体 、 326 絶縁体 、 328 導電体 、 330 導電体 、 350 絶縁体 、 352 絶縁体 、 354 絶縁体 、 356 導電体 、 360 絶縁体 、 362 絶縁体 、 364 絶縁体 、 366 導電体 、 370 絶縁体 、 372 絶縁体 、 374 絶縁体 、 376 導電体 、 380 絶縁体 、 382 絶縁体 、 384 絶縁体 、 386 導電体 、 500 トランジスタ 、 510 絶縁体 、 510A トランジスタ 、 510B トランジスタ 、 510C トランジスタ 、 510D トランジスタ 、 510E トランジスタ 、 511 絶縁体 、 512 絶縁体 、 514 絶縁体 、 516 絶縁体 、 518 導電体 、 520 絶縁体 、 521 絶縁体 、 522 絶縁体 、 524 絶縁体 、 530 酸化物 、 530a 酸化物 、 530b 酸化物 、 530c 酸化物 、 531 領域 、 531a 領域 、 531b 領域 、 540a 導電体 、 540b 導電体 、 542 導電体 、 542a 導電体 、 542b 導電体 、 543 領域 、 543a 領域 、 543b 領域 、 544 絶縁体 、 545 絶縁体 、 546 導電体 、 546a 導電体 、 546b 導電体 、 547 導電体 、 547a 導電体 、 547b 導電体 、 548 導電体 、 550 絶縁体 、 552 金属酸化物 、 560 導電体 、 560a 導電体 、 560b 導電体 、 570 絶縁体 、 571 絶縁体 、 573 絶縁体 、 574 絶縁体 、 575 絶縁体 、 576 絶縁体 、 576a 絶縁体 、 576b 絶縁体 、 580 絶縁体 、 581 絶縁体 、 582 絶縁体 、 584 絶縁体 、 586 絶縁体 、 600 容量素子 、 610 導電体 、 612 導電体 、 620 導電体 、 630 絶縁体 、 650 絶縁体 、 701 領域 、 702 領域 、 703 領域 、 704 領域 、 5200 携帯ゲーム機 、 5201 筐体 、 5202 表示部 、 5203 ボタン 、 5300 デスクトップ型情報端末 、 5301 本体 、 5302 ディスプレイ 、 5303 キーボード 、 5500 情報端末 、 5510 筐体 、 5511 表示部 、 5700 自動車 、 5701 表示パネル 、 5702 表示パネル 、 5703 表示パネル 、 5704 表示パネル 、 5800 電気冷凍冷蔵庫 、 5801 筐体 、 5802 冷蔵室用扉 、 5803 冷凍室用扉
Claims (7)
- ドライバ回路と、
複数のメモリセルと、を有する記憶装置であって、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記ドライバ回路は、前記トランジスタのゲートを駆動する機能を有し、
前記メモリセルがデータを保持している期間において、前記トランジスタのゲートに印加される電位は、前記トランジスタのソースに印加される電位、および前記トランジスタのドレインに印加される電位より、低いことを特徴とする、記憶装置。 - ドライバ回路と、
負電位生成回路と、
複数のメモリセルと、を有する記憶装置であって、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記ドライバ回路は、前記トランジスタのゲートを駆動する機能を有し、
前記負電位生成回路は、前記トランジスタのソースに印加される電位、および前記トランジスタのドレインに印加される電位より、低い電位を生成する機能を有し、
前記メモリセルがデータを保持している期間において、前記トランジスタのゲートには、前記負電位生成回路が生成した電位が印加されることを特徴とする、記憶装置。 - 請求項1または請求項2において、
前記金属酸化物は、In(インジウム)またはZn(亜鉛)の一方または双方を含むことを特徴とする、記憶装置。 - 請求項1乃至請求項3のいずれか一項において、
前記金属酸化物は、Ga(ガリウム)を含むことを特徴とする、記憶装置。 - 請求項1乃至請求項4のいずれか一項に記載の記憶装置を有する、電子機器。
- ドライバ回路と、
複数のメモリセルと、を有する記憶装置の動作方法であって、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記ドライバ回路は、前記トランジスタのゲートを駆動し、
前記メモリセルがデータを保持している期間において、前記トランジスタのゲートには、前記トランジスタのソースに印加される電位、および前記トランジスタのドレインに印加される電位より、低い電位が印加されることを特徴とする、記憶装置の動作方法。 - ドライバ回路と、
負電位生成回路と、
複数のメモリセルと、を有する記憶装置の動作方法であって、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記ドライバ回路は、前記トランジスタのゲートを駆動し、
前記負電位生成回路は、前記トランジスタのソースに印加される電位、および前記トランジスタのドレインに印加される電位より、低い電位を生成し、
前記メモリセルがデータを保持している期間において、前記トランジスタのゲートには、前記負電位生成回路が生成した電位が印加されることを特徴とする、記憶装置の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018073049A JP2019185833A (ja) | 2018-04-05 | 2018-04-05 | 記憶装置、記憶装置の動作方法、および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018073049A JP2019185833A (ja) | 2018-04-05 | 2018-04-05 | 記憶装置、記憶装置の動作方法、および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019185833A true JP2019185833A (ja) | 2019-10-24 |
Family
ID=68341048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018073049A Withdrawn JP2019185833A (ja) | 2018-04-05 | 2018-04-05 | 記憶装置、記憶装置の動作方法、および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019185833A (ja) |
-
2018
- 2018-04-05 JP JP2018073049A patent/JP2019185833A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2019220259A1 (ja) | 記憶装置、半導体装置、および電子機器 | |
JP7221215B2 (ja) | 記憶装置 | |
JP2015164220A (ja) | 半導体装置 | |
US11705184B2 (en) | Memory device and electronic device | |
JP2020017327A (ja) | 記憶装置、半導体装置、および電子機器 | |
KR20210142695A (ko) | 반도체 장치 | |
KR20200103067A (ko) | 기억 장치 | |
TW202029445A (zh) | 半導體裝置以及半導體裝置的製造方法 | |
WO2019211697A1 (ja) | 半導体装置 | |
WO2020170067A1 (ja) | 半導体装置および当該半導体装置を有する電気機器 | |
JP7297683B2 (ja) | 半導体装置 | |
WO2020225641A1 (ja) | 半導体装置 | |
JP7083727B2 (ja) | 半導体装置 | |
JP2019185833A (ja) | 記憶装置、記憶装置の動作方法、および電子機器 | |
TWI835759B (zh) | 記憶體裝置及電子裝置 | |
JP7467430B2 (ja) | 記憶装置 | |
JP7184480B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20210318 |