JP3644185B2 - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法 Download PDFInfo
- Publication number
- JP3644185B2 JP3644185B2 JP7624297A JP7624297A JP3644185B2 JP 3644185 B2 JP3644185 B2 JP 3644185B2 JP 7624297 A JP7624297 A JP 7624297A JP 7624297 A JP7624297 A JP 7624297A JP 3644185 B2 JP3644185 B2 JP 3644185B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- tft
- storage capacitor
- active matrix
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴという。）を用いたアクティブマトリクス基板、およびその製造方法、並びに液晶表示装置に関するものである。さらに詳しくは、画素領域に画素用のＴＦＴと保持容量とを備えるタイプのアクティブマトリクス基板において各素子を最適な特性に製造するための技術に関するものである。
【０００２】
【従来の技術】
液晶表示装置のアクティブマトリクス基板では、図１に示すように、Ｘ方向に延設された複数の走査線４、および走査線４に対して直交するＹ方向に延設された複数のデータ線３によって画素領域５が区画され、各画素領域５には、データ線３および走査線４に接続するＴＦＴ１０このＴＦＴ１０に接続する液晶容量６、および保持容量５０が構成されている。図２に示すように、保持容量５０は、ＴＦＴ１０の製造工程を援用して形成され、ＴＦＴ１０の能動層と同一の層間に形成された半導体領域を第１の電極層５１とし、ゲート電極１５（走査線４）と同一の層間に形成された電極層を第２の電極層５５とし、これらの第１の電極層５１と第２の電極層５５との間にはゲート絶縁膜１４と同一の層間に形成された誘電体膜５４を有している。
【０００３】
以下、本願明細書では、Ｘ方向およびＹ方向でその向きを特定する必要がある場合には、以下のように±の符合を付す。すなわち、Ｘ方向のうち、図面に向かって右方向および左方向をそれぞれ＋Ｘ方向、−Ｘ方向とし、Ｙ方向のうち、図面に向かって上方向および下方向をそれぞれ＋Ｙ方向、−Ｙ方向とする。
【０００４】
このように構成されたアクティブマトリクス基板２では、図９に示すように、各画素領域５に形成されたシリコン膜３０のうち、図面に向かって画素領域５の隅の部分がＴＦＴ１０を形成するのに用いられる。これに対して、シリコン膜３０のうち、ＴＦＴ１０の形成領域から＋Ｘ方向に延びた後、走査線４から−Ｙ方向に直角に張り出した延設部分４０に沿って折れ曲がって＋Ｙ方向に延び、しかる後に、隣接する画素領域に向けて＋Ｘ方向に延びて、隣接する画素領域５のＴＦＴ１０の形成領域にＸ方向において重なっている部分が保持容量５０の第１の電極層５１として用いられる。
【０００５】
このように構成したアクティブマトリクス基板２においては、基板としてガラス基板を用いることができるよう低温プロセスによってＴＦＴ１０を製造することが望まれている。しかし、ＴＦＴ１０のチャネル領域等を形成するのに必要なシリコン膜は、アモルファスシリコン膜であれば低温プロセスによって成膜できるものの、移動度が低いという欠点がある。
【０００６】
そこで、基板上に形成したアモルファスのシリコン膜３０にレーザ光を照射して溶融結晶化するレーザ溶融結晶化法が検討されており、この方法では、たとえばＹ方向に長い照射領域を有するレーザ光のラインビームＬＢをアモルファスのシリコン膜３０に照射し、それを＋Ｘ方向に走査して、シリコン膜３０全体を結晶化する。ここで、レーザ光のエネルギー強度はアモルファスシリコンが多結晶シリコンに転移するのに十分なレベルに設定されるが、その強度が高いほどシリコン膜３０の結晶性が向上して移動度の高いＴＦＴ１０を製造できる。但し、エネルギー強度が高すぎるとシリコン膜３０が微結晶化してしまうことから、シリコン膜３０が微結晶化するよりわずかに低いレベルにエネルギー強度を設定するのが一般的である。
【０００７】
一方、保持容量５０の第１の電極層５１を構成するためのシリコン膜３０も、ＴＦＴ１０を構成するためのシリコン膜３０と同様な強度でレーザ光が照射され、多結晶シリコンに転移する。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のように、移動度の高いＴＦＴ１０を製造することを目的に、シリコン膜３０に微結晶化が起きる寸前の高い強度でのレーザ光照射を行うと、保持容量５０に耐電圧の低下が生じ、液晶表示装置の信頼性が低下するという問題点がある。その理由としては、シリコン膜３０に高い強度でのレーザ光照射を行うほど、シリコン膜３０の表面に粗れが発生し、それが耐電圧を低下させているものと考えられる。
【０００９】
そこで、本発明の課題は、ＴＦＴの製造工程を援用しながら保持容量を形成していくあたって、これらの素子のレイアウトを改善することによって、各領域毎に最適な条件でエネルギー光を照射し、移動度が高いＴＦＴと耐電圧の高い保持容量を形成することのできるアクティブマトリクス基板、それを用いた液晶表示装置、およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明のアクティブマトリクス基板の製造方法は、複数の走査線、および複数のデータ線の交叉に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続する画素電極と、前記薄膜トランジスタのソース・ドレイン領域と同一の層に形成された半導体領域を第１の電極とし、前記走査線と同一の層に形成された第２の電極を有する保持容量とを備えるアクティブマトリクス基板の製造方法において、前記薄膜トランジスタのソース・ドレイン領域および前記保持容量の前記第１の電極を構成すべき半導体膜を形成した後、該半導体膜のうち、前記薄膜トランジスタを形成すべき領域にはエネルギー強度の高い第１エネルギー光を照射し、前記保持容量の前記第１の電極を形成すべき領域には前記第１エネルギー光に比較してエネルギー強度の低い第２エネルギー光を照射することを特徴とする。
さらに、前記半導体膜に照射するエネルギー光としてレーザ光のラインビームを用い、前記ラインビームの長尺方向において、前記薄膜トランジスタの形成領域と前記保持容量領域が重ならないことを特徴とする。
さらに、前記ラインビームの走査ピッチを該ラインビームの走査方向における幅寸法よりも狭くして該ラインビームを同一の領域に対して重畳しながら照射していくことを特徴とする。
【００１１】
このようにレイアウトしたアクティブマトリクス基板であれば、それを製造する際には、前記ＴＦＴのソース・ドレイン領域および前記保持容量の第１の電極を構成すべき半導体膜を形成した後、該半導体膜に対してＸ方向に沿ってエネルギー光を照射していく際には、前記半導体膜のうち、前記ＴＦＴを形成すべき第１の領域にはエネルギー強度の高いエネルギー光を照射し、前記保持容量を形成すべき第２の領域には前記第１の領域に比較してエネルギー強度の低いエネルギー光を照射することができる。
【００１２】
この場合には、たとえば、前記半導体膜に照射するエネルギー光として照射領域がＹ方向に延びたレーザ光のラインビームを用い、このラインビームをＸ方向に走査していく。
【００１３】
上記形態とは反対に、Ｘ方向に延設された複数の走査線、および該走査線に対して直交するＹ方向に延設された複数のデータ線によって区画された各画素領域に、該データ線および前記走査線に接続するＴＦＴと、該ＴＦＴに接続する画素電極と、前記ＴＦＴのソース・ドレイン領域と同一の層間に形成された半導体領域を第１の電極層とし、前記走査線と同一の層間に形成された電極層を第２の電極層とする保持容量とを有するアクティブマトリクス基板において、前記ＴＦＴの形成領域と前記保持容量の形成領域とはＹ方向にずれている構成でもよい。
【００１４】
このようにレイアウトしたアクティブマトリクス基板であれば、それを製造する際には、前記ＴＦＴのソース・ドレイン領域および前記保持容量の第１の電極を構成すべき半導体膜を形成した後、該半導体膜に対してＹ方向に沿ってエネルギー光を照射していく際には、前記半導体膜のうち、前記ＴＦＴを形成すべき第１の領域にはエネルギー強度の高いエネルギー光を照射し、前記保持容量を形成すべき第２の領域には前記第１の領域に比較してエネルギー強度の低いエネルギー光を照射することができる。
【００１５】
この場合には、たとえば、前記半導体膜に照射するエネルギー光として照射領域がＸ方向に延びたレーザ光のラインビームを用い、このラインビームをＹ方向に走査していく。
【００１６】
このように、本発明では、上記のいずれの形態でも、ＴＦＴの形成領域と保持容量の形成領域とをＸ方向またはＹ方向にずらしてあるので、Ｘ方向またはＹ方向に沿って半導体膜にエネルギー光を照射していく際には、それに最適なエネルギー強度の光を照射できる。すなわち、ＴＦＴを形成するための半導体膜についてはエネルギー強度の高い光を照射して半導体膜の結晶性を最大限にまで高めることによって、高い移動度のＴＦＴを製造することができる。一方、保持容量の第１の電極を形成するための半導体膜についてはそれよりエネルギー強度の低い光を照射し、半導体膜の結晶性をやや抑え気味にして表面が粗れるのを防止することによって、耐電圧の高い保持容量を製造できる。
【００１７】
本発明では、上記のいずれの形態であっても、前記第２の電極層は前段のゲート線の一部、またはゲート線に並列配置された容量線の一部のいずれかが用いられる。
【００１８】
ここで、ラインビームを用いる場合には、走査ピッチをラインビームの走査方向における幅寸法よりも狭くして、該ラインビームを同一の領域に対して重畳しながら照射していくことが好ましい。
【００１９】
このように構成したアクティブマトリクス基板は、移動度が高くて、耐電圧の高い保持容量を有しているので、それを用いて液晶表示装置を製造した場合には、表示の品位が高くて、かつ、信頼性も高いという効果が得られる。
【００２０】
【発明の実施の形態】
本発明の各実施の形態を説明する前に、各形態で共通なアクティブマトリクス基板の基本的な構成、およびそれにＴＦＴと保持容量とを同時に形成していく基本的な工程を説明しておく。
【００２１】
［アクティブマトリクス基板の基本構成］
図１（Ａ）は、液晶表示装置のアクティブマトリクス基板の構成を模式的に示す説明図である。
【００２２】
この図において、液晶表示装置１は、そのアクティブマトリクス基板２上に、Ｘ方向に延びる複数の走査線４、およびこれらの走査線４と直交するＹ方向に延びるデータ線３で区画形成された画素領域５を有し、そこには、画素用のＴＦＴ１０を介して画像信号が入力される液晶セルの液晶容量６が構成されている。データ線３に対しては、シフトレジスタ７１、レベルシフタ７２、ビデオライン７３、アナログスイッチ７４を備えるデータドライバ部７が構成され、走査線４に対しては、シフトレジスタ８１およびレベルシフタ８２を備える走査ドライバ部８が構成されている。なお、画素領域５には、前段の走査線４、またはこの走査線４と並列配置される容量線（図示せず。）との間に保持容量５０が形成されている。この保持容量５０は液晶容量６の保持特性を向上させるためのものである。
【００２３】
データドライバ部７や走査ドライバ部８では、図１（Ｂ）に２段のインバータを例示するように、Ｎ型のＴＦＴｎ１、ｎ２と、Ｐ型のＴＦＴｐ１、ｐ２とによって構成されたＣＭＯＳ回路などが高密度に形成される。但し、アクティブマトリクス部９のＴＦＴ１０と、データドライバ部７のＴＦＴｎ１、ｎ２やＰ型のＴＦＴｐ１、ｐ２とは、基本的な構造が同じであり、基本的には同じ工程中で製造される。また、保持容量５０は、詳しくは後述するが、ＴＦＴ１０の製造工程を最大限援用して製造される。
【００２４】
アクティブマトリクス基板２としては、アクティブマトリクス部９だけが基板上に構成されたもの、アクティブマトリクス部９と同じ基板上にデータドライバ部７が構成されたもの、アクティブマトリクス部９と同じ基板上に走査ドライバ部８が構成されたもの、アクティブマトリクス部９と同じ基板上にデータドライバ部７および走査ドライバ部８の双方が構成されたものがある。また、ドライバ内蔵型のアクティブマトリクス基板２であっても、データドライバ部７に含まれるシフトレジスタ７１、レベルシフタ７２、ビデオライン７３、アナログスイッチ７４等の全てがアクティブマトリクス基板２上に構成された完全ドライバ内蔵タイプと、それらの一部がアクティブマトリクス基板２上に構成された部分ドライバ内蔵タイプとがあるが、いずれに対しても本発明を適用できる。
【００２５】
図２は、アクティブマトリクス基板２の画素領域５に形成されているＴＦＴ１０および保持容量５０を模式的に示す断面図である。
【００２６】
これらの図において、いずれの画素領域５でも、ＴＦＴ１０は、基板２０上において、データ線３に対して層間絶縁膜１６のコンタクトホール１７を介して電気的接続するソース領域１１、画素電極１９に対して層間絶縁膜１６のコンタクトホール１８を介して電気的接続するドレイン領域１２、ドレイン領域１２とソース領域１１との間にチャネルを形成するためのチャネル領域１３、およびチャネル領域１３に対してゲート絶縁膜１４を介して対峙するゲート電極１５から構成されている。ゲート電極１５は走査線４の一部として構成されている。なお、基板２０の表面側には、シリコン酸化膜からなる下地保護膜２１が形成されている。
【００２７】
また、保持容量５０の側では、ＴＦＴ１０の能動層（ソース領域１１、チャネル領域１３、およびドレイン領域１２）を構成する半導体膜と同時形成された半導体膜から形成されて、これらの領域と同一の層間に位置する第１の電極層５１、この表面側にゲート絶縁膜１４と同時形成されて、この絶縁膜と同一の層間に位置する誘電体膜５４と、この表面側にゲート電極１５や走査線４と同時形成されて、これらの電極や配線と同一の層間に位置する第２の電極層５５とが構成されている。
【００２８】
［アクティブマトリクス基板２の製造方法の基本構成］
図３を参照して、ＴＦＴ１０および保持容量５０の製造方法の基本的な工程を説明しておく。
【００２９】
（下地保護膜形成工程）
図３（Ａ）において、まず、３００ｍｍ角の無アルカリガラス板などからなる基板２０の表面に、ＥＣＲ−ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、下地保護膜２１となる膜厚が２００ｎｍのシリコン酸化膜を形成する。シリコン酸化膜は、ＡＰＣＶＤ法でも形成でき、この場合には、基板２０の温度を２５０℃から４５０℃までの範囲に設定した状態で、モノシラン及び酸素を原料ガスとしてシリコン酸化膜を形成する。
【００３０】
（半導体膜堆積工程）
次に、下地保護膜２１の表面に真性のシリコン膜３０（半導体膜）を５０ｎｍ程度堆積する。本例では、高真空型ＬＰＣＶＤ装置を用いて、原料ガスであるジシランを２００ＳＣＣＭ流しながら、４２５℃の堆積温度でアモルファスのシリコン膜３０を堆積する。なお、シリコン膜３０の形成にあたっては、ＰＥＣＶＤ法やスパッタ法を用いてもよく、これらの方法によれば、その成膜温度を室温から３５０℃までの範囲に設定することができる。
【００３１】
（レーザ溶融結晶化法によるアニール工程）
次に、図３（Ｂ）に示すように、アモルファスのシリコン膜３０にレーザ光を照射してアモルファスのシリコン膜３０を多結晶シリコンに改質する。本例では、たとえば、キセノン・クロライド（ＸｅＣｌ）のエキシマ・レーザ（波長が３０８ｎｍ）を照射する。この工程において、レーザ照射は、基板２０を室温（２５℃）とし、真空雰囲気中または不活性ガス雰囲気中で行なう。
【００３２】
本発明では、このアニール工程を行う際に、基板２０の全面に形成したシリコン膜３０のうち、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡとの間で、異なるエネルギー強度でレーザ光の照射を行うが、その詳細な説明は実施の形態毎に後述する。
【００３３】
なお、アニール工程を行うにあたっては、上記の例では基板２０に形成されたシリコン膜３０の全面にレーザ光を照射したが、ＴＦＴ１０の形成領域ＴＡおよび保持容量５０の形成領域ＣＡだけに選択的にレーザ照射を行い、レーザアニール時間を短縮してもよい。
【００３４】
（シリコン膜のパターニング工程）
次に、図３（Ｃ）に示すように、アニール工程を行なったシリコン膜３０を、フォトリソグラフィ技術を用いてパターニングを行い、ＴＦＴ１０の形成領域ＴＡ、および保持容量５０の形成領域ＣＡに島状のシリコン膜３０をそれぞれ形成する。なお、前記のアニール工程をこのパターニング工程を行った後に行ってもよい。
【００３５】
（ゲート絶縁膜の形成工程）
次に、図３（Ｄ）に示すように、ＥＣＲ−ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、シリコン膜３０に対してシリコン酸化膜からなるゲート酸化膜１４および誘電体膜５４を形成する。
【００３６】
（保持容量５０の第１の電極層５１の形成工程）
次に、ＴＦＴ１０の形成領域ＴＡの側のシリコン膜３０をレジストマスク３３で覆い、この状態で保持容量５０の形成領域ＣＡのシリコン膜３０に対して高濃度の不純物を導入してそれを導電化し、第１の電極層５１とする。
【００３７】
（ゲート電極形成工程）
次に、ゲート酸化膜１４の表面側に膜厚が６００ｎｍのタンタル薄膜をスパッタ法により形成した後、図３（Ｅ）に示すように、それをフォトリソグラフィ技術を用いてパターニングし、ゲート電極１５および第２の電極層５５を形成する。本例では、タンタル薄膜を形成する際に、基板温度を１８０℃に設定し、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。このように形成したタンタル薄膜は、結晶構造がα構造であり、その比抵抗が小さい。
【００３８】
（不純物導入工程）
次に、バケット型質量非分離型のイオン注入装置（イオンドーピング装置）を用いて、ゲート電極１５をマスクとしてＴＦＴ１０の形成領域ＴＡの側のシリコン膜３０に不純物イオンを打ち込む。Ｎチャネル型のＴＦＴを形成する場合には、原料ガスとして、水素ガスで濃度が５％となるように希釈したホスフィンなどを用いる。その結果、ゲート電極１５に対してセルフアライン的にソース領域１１およびドレイン領域１２が形成される。このとき、シリコン膜３０のうち、不純物イオンが打ち込まれなかった部分がチャネル領域１３となる。
【００３９】
なお、Ｐチャネル型のＴＦＴを形成する場合には、原料ガスとして、水素ガスで濃度が５％となるように希釈したジボランなどを用いる。
【００４０】
（層間絶縁膜の形成工程）
次に、図３（Ｆ）に示すように、ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、層間絶縁膜１６としての膜厚が５０ｎｍのシリコン酸化膜を形成する。このときの原料ガスは、ＴＥＯＳと酸素とである。基板温度は、２５０℃〜３００℃である。
【００４１】
（活性化工程）
次に、酸素雰囲気下で３００℃、１時間の熱処理を行ない、注入したリンイオンの活性化と、層間絶縁膜１６の改質とを行なう。
【００４２】
（配線工程）
次に、層間絶縁膜１６にコンタクトホール１７、１８を形成する。しかる後に、コンタクトホール１７、１８を介して、図２に示すように、ソース電極（データ線３）をソース領域１１に電気的に接続し、ドレイン電極（画素電極１９）をドレイン領域１２に電気的に接続し、ＴＦＴ１０を形成する。
【００４３】
なお、上記の製造方法は、ＴＦＴ１０をセルフアライン構造として製造する例であったが、ＴＦＴ１０をＬＤＤ構造あるいはオフセットゲート構造で製造する場合でも本発明を適用できる。この場合の構造や製造方法についての説明を省略するが、レジストマスクやサイドウォールを利用して、ソース・ドレイン領域のうち、ゲート電極１５の端部に対峙する部分には低濃度ソース・ドレイン領域（ＬＤＤ領域）、あるいはオフセット領域を形成する。
【００４４】
［レーザ照射時のエネルギー強度と膜質］
本発明の実施の形態を説明する前に、図３（Ｃ）を参照して説明したアニール工程において、アモルファスのシリコン膜３０に照射したレーザ光のエネルギー密度（エネルギー強度）と、レーザ照射後の膜質との関係を、図４ないし図６を参照して説明しておく。
【００４５】
本発明のいずれの形態でも、後述するように、アモルファスのシリコン膜をレーザ溶融結晶化法により多結晶化させるが、このレーザ溶融結晶化法では、図４に示すように、エネルギー密度Ｅを増加させていくと、「▲」および一点鎖線Ｌ１で示すＥc 以上でシリコン膜に溶融凝固が起きて多結晶化する。ここで、エネルギー密度Ｅを増加させるほど、その多結晶化が進むが、エネルギー密度Ｅが「□」および点線Ｌ２で示すＥa を越えるとシリコン膜は微結晶化し、移動度の低下が起きてしまう。また、シリコン膜の膜厚が薄い場合には、エネルギー密度ＥがＥa を越えなくても、エネルギー密度Ｅが「○」および二点鎖線Ｌ３で示すＥｂを越えると、アモルファスシリコン膜に戻ってしまう。なお、エネルギー密度Ｅが「□」および実線Ｌ４で示すＥｄを越えると、シリコン膜は蒸発してしまう。
【００４６】
また、パルス発振レーザ光のエネルギー密度Ｅを変えたときのシリコン膜の結晶性を図５に「○」および実線Ｌ１３で示す。図５の縦軸は、ラマンピークの半値幅であるから、その値が小さいほど、結晶性が高いことを表す。これらの結果を比較してわかるように、レーザ溶融結晶化では、エネルギー密度Ｅの最高値を上限値Ｅa にかなり近い値に設定すれば、その結晶性を高めることができる。なお、ラマンピークの半値幅が上限値Ｅa をわずかに越えた付近で跳ね上がっているのは、シリコン膜に微結晶化が起きているためである。
【００４７】
同じく、エネルギー密度Ｅを変化させたときのシリコン膜表面の粗さを、図６に「○」および実線Ｌ２３で示す。ここで、図６の縦軸は、測定領域内の平均面における最大値と最小値の差であるから、その値が大きいほど、表面が粗れていることを表す。これらの結果を比較してわかるように、エネルギー密度を高めるほど、シリコン膜の表面に粗れが発生する。そして、微結晶化を起こすと、表面の粗れはおさまるが、シリコン膜は一度、溶融しており、その間に一部、蒸発したシリコンがアニール装置の光学部品に悪影響を及ぼす。
【００４８】
ここで、アモルファスのシリコン膜からＴＦＴ１０および保持容量５０（図２および図３を参照。）を形成するには、ＴＦＴ１０の方では、シリコン膜３０の表面に粗れが発生しても、結晶性を可能な限り高め、高い移動度を得たい。これに対して、保持容量５０の方では、結晶性が多少低くても、表面の粗れを抑えて、高い耐電圧を得たい。しかるに、図９に示した従来のレイアウトでは、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡがＸ方向およびＹ方向のいずれの方向においても重なっているため、各領域毎にレーザ光照射時のエネルギー強度を変えることができない。
【００４９】
そこで、本発明では、以下に各形態を説明するように、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡをＸ方向またはＹ方向にずらすことよって、各領域毎に最適なエネルギー強度でレーザ光を照射できるようにしてある。
【００５０】
［実施の形態１］
図７は、本形態のアクティブマトリクス基板２において画素領域５が形成されているアクティブマトリクス部の一部を拡大して示す平面図であり、この図では、シリコン膜３０（半導体膜）および走査線４の形成領域を分かりやすくするため、データ線や画素電極を省略してある。
【００５１】
図７において、本形態のアクティブマトリクス基板２では、Ｘ方向に延設された複数の走査線４、および該走査線４に対して直交するＹ方向に延設された複数のデータ線（図示せず。）によって区画された各画素領域５には、データ線および走査線４に接続するＴＦＴ１０と、このＴＦＴ１０に接続する画素電極（図示せず。）とが形成されている。
【００５２】
また、各画素領域５には、ＴＦＴ１０のソース領域１１およびドレイン領域１２と同一の層間に形成されたシリコン膜からなる第１の電極層５１と、走査線４から−Ｙ方向に張り出した延設部分４０からなる第２の電極層５５との重なり部分によって保持容量５０が形成されている。
【００５３】
ここで、ソース領域１１、チャネル領域１３、ドレイン領域１２、および第１の電極層５１を構成するシリコン膜３０は、ＴＦＴ１０の形成領域ＴＡから＋Ｘ方向に延びた後、走査線４から直角に張り出した第２の電極層５５（延設部分４０）に沿って直角に折れ曲がって＋Ｙ方向に延び、しかる後に、隣接する画素領域５に向かって＋Ｘ方向に延びている。但し、シリコン膜３０は、隣接する画素領域５に向かって＋Ｘ方向に延びているといっても、隣接する画素領域５のＴＦＴ１０のソース領域１１とはＸ方向において重なっていない。
【００５４】
すなわち、Ｘ方向におけるＴＦＴ１０の形成領域ＴＡの範囲は矢印ＴＸで表され、Ｘ方向における保持容量５０の形成領域ＣＡの範囲は矢印ＣＸで表され、これらの形成領域ＴＡ、ＣＡはＸ方向において完全にずれている。
【００５５】
そこで、本形態のアクティブマトリクス基板２では、図３（Ａ）を参照して説明した半導体膜堆積工程において、ＴＦＴ１０のソース領域１１、チャネル領域１３、ドレイン領域１２、および保持容量５０の第１の電極層５１を構成すべきアモルファスのシリコン膜３０を形成した後、このアモルファスのシリコン膜３０に対して、図３（Ｂ）を参照して説明したアニール工程を行う際には、まず、アモルファスのシリコン膜３０に対して＋Ｘ方向に沿って順次、レーザ光を照射していく。このとき、シリコン膜３０のうち、ＴＦＴ３０の形成領域ＴＡにはエネルギー強度の高いレーザ光を照射し、保持容量５０の形成領域ＣＡにはＴＦＴ３０の形成領域ＴＡに比較してエネルギー強度の低いレーザ光を照射する。
【００５６】
ここで照射するレーザ光はいずれのエネルギー強度であっても、図４に示す関係において、アモルファスのシリコン膜３０を多結晶シリコンに転移可能なエネルギー強度であって、かつ、ＴＦＴ３０の形成領域ＴＡには図４中（Ｈ）と記した高エネルギーレベルのレーザ光を照射し、保持容量５０の形成領域ＣＡには図４中（Ｌ）と記した低エネルギーレベルのレーザ光を照射する。
【００５７】
このようにしてレーザ光の照射を行うにあたっては、たとえば、図７に示すように、アモルファスのシリコン膜３０に対してＹ方向に延びたレーザ光のラインビームＬＢを照射し、それを＋Ｘ方向に走査していく際に、ＴＦＴ３０の形成領域ＴＡを照射する際にはレーザ光源の出力を高め、保持容量５０の形成領域ＣＡを照射する際にはレーザ光源の出力を低くする。ここで、ラインビームＬＢの走査ピッチを該ラインビームＬＢの走査方向における幅寸法（Ｘ方向における幅）よりも狭くして該ラインビームを同一の領域に対して重畳しながら照射していく。このように照射すると、アモルファスのシリコン膜３０は隙間なく均一に多結晶シリコンとなる。
【００５８】
このように、本形態では、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡとをＸ方向にずらしてあるため、各領域に最適なエネルギー強度のレーザ光を照射できるので、ＴＦＴ１０を形成するためのアモルファスのシリコン膜３０についてはエネルギー強度の高いレーザ光を照射してシリコン膜３０の結晶性を最大限にまで高めることにより、高い移動度のＴＦＴ１０を製造することができる。一方、保持容量５０の第１の電極層５１を形成するためのアモルファスのシリコン膜３０についてはそれよりエネルギー強度の低いレーザ光を照射してシリコン膜３０の結晶性をやや抑え気味にし、表面が粗れるのを防止することにより、耐電圧の高い保持容量５０を製造できる。それ故、本形態に係るアクティブマトリクス基板２は、移動度が高いＴＦＴ１０と、耐電圧の高い保持容量５０とが構成されているので、それを用いて液晶表示装置１を製造した場合には表示の品位が高く、かつ、信頼性も高い。
【００５９】
［実施の形態２］
図８は、本形態のアクティブマトリクス基板において画素領域が形成されているアクティブマトリクス部の一部を拡大して示す平面図であり、この図でも、シリコン膜３０（半導体膜）、走査線４、および容量線の形成領域を分かりやすくするため、データ線や画素電極を省略してある。なお、本形態では、実施の形態１と基本的な構造が同一であるため、対応する部分には同一の符合を付して、それらの説明を省略する。
【００６０】
図８において、本形態のアクティブマトリクス基板２でも、各画素領域５に、データ線および走査線４に接続するＴＦＴ１０と、このＴＦＴ１０に接続する画素電極（図示せず。）とが形成されている。また、各画素領域５には、ＴＦＴ１０のソース領域１１およびドレイン領域１２と同一の層間に形成されたシリコン膜（半導体膜）からなる第１の電極層５１と、容量線４ＡおよびそれからＹ方向に張り出した延設部分４０Ａからなる第２の電極層５５との重なり部分によって保持容量５０が形成されている。ここで、容量線４Ａは、走査線４と全く同一の方法で形成され、走査線４に対して並列配置されている。
【００６１】
本形態では、各画素領域５において、ソース領域１１、チャネル領域１３、ドレイン領域１２、および第１の電極層５１を構成するシリコン膜３０は、ＴＦＴ１０の形成領域ＴＡから＋Ｙ方向にわずかに延びた後、容量線４に沿って＋Ｘ方向に延び、しかる後に、容量線４から直角に張り出した延設部分４Ａに沿って直角に折れ曲がって＋Ｙ方向に延びている。ここで、容量線４およびその延設部分４Ａのうち、シリコン膜３０と重なっている部分が保持容量５０の第２の電極層５５に相当する。
【００６２】
このように形成した画素領域５において、Ｙ方向におけるＴＦＴ１０の形成領域ＴＡの範囲は矢印ＴＹで表され、Ｙ方向における保持容量５０の形成領域ＣＡの範囲は矢印ＣＹで表され、これらの形成領域ＴＡ、ＣＡはＹ方向において完全にずれている。
【００６３】
そこで、本形態のアクティブマトリクス基板２では、図３（Ａ）を参照して説明した半導体膜堆積工程において、ＴＦＴ１０のソース領域１１、チャネル領域１３、ドレイン領域１２、および保持容量５０の第１の電極層５１を構成すべきアモルファスのシリコン膜３０を形成した後、このアモルファスのシリコン膜３０に対して、図３（Ｂ）を参照して説明したアニール工程を行う際には、アモルファスのシリコン膜３０に対して−Ｙ方向に沿って順次、レーザ光を照射していく。このとき、シリコン膜３０のうち、ＴＦＴ３０の形成領域ＴＡにはエネルギー強度の高いレーザ光を照射し、保持容量５０の形成領域ＣＡにはＴＦＴ３０の形成領域ＴＡに比較してエネルギー強度の低いレーザ光を照射する。
【００６４】
ここで照射するレーザ光はいずれのエネルギー強度であっても、図４に示す関係において、アモルファスのシリコン膜３０を多結晶シリコンに転移可能なエネルギー強度であって、かつ、ＴＦＴ３０の形成領域ＴＡには図４中（Ｈ）と記した高エネルギーレベルのレーザ光を照射し、保持容量５０の形成領域ＣＡには図４中（Ｌ）と記した低エネルギーレベルのレーザ光を照射する。
【００６５】
このようにしてレーザ光の照射を行うにあたっては、たとえば、図８に示すように、アモルファスのシリコン膜３０に対してＸ方向に延びたレーザ光のラインビームＬＢを照射し、それを−Ｙ方向に走査していく際に、ＴＦＴ３０の形成領域ＴＡを照射する際にはレーザ光源の出力を高め、保持容量５０の形成領域ＣＡを照射する際にはレーザ光源の出力を低くする。ここで、ラインビームＬＢの走査ピッチを該ラインビームＬＢの走査方向における幅寸法（Ｙ方向における幅）よりも狭くして該ラインビームを同一の領域に対して重畳しながら照射していく。このように照射すると、アモルファスのシリコン膜３０は隙間なく均一に多結晶シリコンとなる。
【００６６】
このように、本形態では、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡとをＹ方向にずらしてあるため、各領域に最適なエネルギー強度のレーザ光を照射できるので、実施の形態１と同様、高い移動度のＴＦＴ１０と耐電圧の高い保持容量５０とを製造できる。それ故、本形態に係るアクティブマトリクス基板２は、移動度が高いＴＦＴ１０と、耐電圧の高い保持容量５０とが構成されているので、それを用いて液晶表示装置１を製造した場合には表示の品位が高く、かつ、信頼性も高い。
【００６７】
［その他の実施の形態］
なお、上記のように各画素領域が完全な格子状に配置されていなくても、あくまでＴＦＴの形成領域と保持容量の形成領域とがＸ方向またはＹ方向にずれておれば、本発明を適用できる。また、エネルギー光を照射する半導体膜としてはアモルファスのシリコン膜に限らず、結晶化シリコン膜にエネルギー光を照射して再結晶化させ、その結晶性を高めるのに本発明を適用してもよい。エネルギー光としてはレーザ光に限らず、急速熱処理用のランプ光を用いる場合に本発明を適用してもよい。
【００６８】
【発明の効果】
以上説明したように、本発明に係るアクティブマトリクス基板では、各画素領域においてＴＦＴの形成領域と保持容量の形成領域とをＸ方向またはＹ方向にずらしてあるので、Ｘ方向またはＹ方向に沿って半導体膜にエネルギー光を照射していく際には、それに最適なエネルギー強度の光を照射できる。すなわち、ＴＦＴを形成するための半導体膜についてはエネルギー強度の高い光を照射して半導体膜の結晶性を最大限にまで高めることによって、高い移動度のＴＦＴを製造することができる。一方、保持容量の第１の電極を形成するための半導体膜についてはそれよりエネルギー強度の低い光を照射し、半導体膜の結晶性をやや抑え気味にして表面が粗れるのを防止することによって、耐電圧の高い保持容量を製造できる。
【図面の簡単な説明】
【図１】（Ａ）は、液晶表示装置のアクティブマトリクス基板を模式的に示す説明図、（Ｂ）は、その駆動回路に用いたＣＭＯＳ回路の説明図である。
【図２】アクティブマトリクス基板の画素領域に形成したＴＦＴおよび保持容量の断面図である。
【図３】図２に示すＴＦＴおよび保持容量の製造方法を示す工程断面図である。
【図４】レーザ溶融結晶化におけるエネルギー密度とシリコン膜に起きる変化との関係を示す説明図である。
【図５】レーザ溶融結晶化におけるエネルギー密度と結晶性の関係を示すグラフである。
【図６】レーザ溶融結晶化におけるエネルギー密度と表面粗さの関係を示すグラフである。
【図７】本発明の実施の形態１に係るアクティブマトリクス基板上の画素領域を拡大して、ＴＦＴと保持容量の配置関係を模式的に示す平面図である。
【図８】本発明の実施の形態２に係るアクティブマトリクス基板上の画素領域を拡大して、ＴＦＴと保持容量の配置関係を模式的に示す平面図である。
【図９】従来のアクティブマトリクス基板上の画素領域を拡大して、ＴＦＴと保持容量の配置関係を模式的に示す平面図である。
【符号の説明】
１ 液晶表示装置
２ アクティブマトリクス基板
３ データ線
４ 走査線
４Ａ 容量線
５ 画素領域
６ 液晶容量
９ アクティブマトリクス部
１０ ＴＦＴ
１１ ソース領域
１２ ドレイン領域
１３ チャネル領域
１４ ゲート絶縁膜
１５ ゲート電極
３０ シリコン膜（半導体膜）
５０ 保持容量
５１ 第１の電極層
５４ 誘電体膜
５５ 第２の電極層
ＴＡ ＴＦＴの形成領域
ＣＡ 保持容量の形成領域
ＬＢ ラインビーム（レーザ光）
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴという。）を用いたアクティブマトリクス基板、およびその製造方法、並びに液晶表示装置に関するものである。さらに詳しくは、画素領域に画素用のＴＦＴと保持容量とを備えるタイプのアクティブマトリクス基板において各素子を最適な特性に製造するための技術に関するものである。
【０００２】
【従来の技術】
液晶表示装置のアクティブマトリクス基板では、図１に示すように、Ｘ方向に延設された複数の走査線４、および走査線４に対して直交するＹ方向に延設された複数のデータ線３によって画素領域５が区画され、各画素領域５には、データ線３および走査線４に接続するＴＦＴ１０このＴＦＴ１０に接続する液晶容量６、および保持容量５０が構成されている。図２に示すように、保持容量５０は、ＴＦＴ１０の製造工程を援用して形成され、ＴＦＴ１０の能動層と同一の層間に形成された半導体領域を第１の電極層５１とし、ゲート電極１５（走査線４）と同一の層間に形成された電極層を第２の電極層５５とし、これらの第１の電極層５１と第２の電極層５５との間にはゲート絶縁膜１４と同一の層間に形成された誘電体膜５４を有している。
【０００３】
以下、本願明細書では、Ｘ方向およびＹ方向でその向きを特定する必要がある場合には、以下のように±の符合を付す。すなわち、Ｘ方向のうち、図面に向かって右方向および左方向をそれぞれ＋Ｘ方向、−Ｘ方向とし、Ｙ方向のうち、図面に向かって上方向および下方向をそれぞれ＋Ｙ方向、−Ｙ方向とする。
【０００４】
このように構成されたアクティブマトリクス基板２では、図９に示すように、各画素領域５に形成されたシリコン膜３０のうち、図面に向かって画素領域５の隅の部分がＴＦＴ１０を形成するのに用いられる。これに対して、シリコン膜３０のうち、ＴＦＴ１０の形成領域から＋Ｘ方向に延びた後、走査線４から−Ｙ方向に直角に張り出した延設部分４０に沿って折れ曲がって＋Ｙ方向に延び、しかる後に、隣接する画素領域に向けて＋Ｘ方向に延びて、隣接する画素領域５のＴＦＴ１０の形成領域にＸ方向において重なっている部分が保持容量５０の第１の電極層５１として用いられる。
【０００５】
このように構成したアクティブマトリクス基板２においては、基板としてガラス基板を用いることができるよう低温プロセスによってＴＦＴ１０を製造することが望まれている。しかし、ＴＦＴ１０のチャネル領域等を形成するのに必要なシリコン膜は、アモルファスシリコン膜であれば低温プロセスによって成膜できるものの、移動度が低いという欠点がある。
【０００６】
そこで、基板上に形成したアモルファスのシリコン膜３０にレーザ光を照射して溶融結晶化するレーザ溶融結晶化法が検討されており、この方法では、たとえばＹ方向に長い照射領域を有するレーザ光のラインビームＬＢをアモルファスのシリコン膜３０に照射し、それを＋Ｘ方向に走査して、シリコン膜３０全体を結晶化する。ここで、レーザ光のエネルギー強度はアモルファスシリコンが多結晶シリコンに転移するのに十分なレベルに設定されるが、その強度が高いほどシリコン膜３０の結晶性が向上して移動度の高いＴＦＴ１０を製造できる。但し、エネルギー強度が高すぎるとシリコン膜３０が微結晶化してしまうことから、シリコン膜３０が微結晶化するよりわずかに低いレベルにエネルギー強度を設定するのが一般的である。
【０００７】
一方、保持容量５０の第１の電極層５１を構成するためのシリコン膜３０も、ＴＦＴ１０を構成するためのシリコン膜３０と同様な強度でレーザ光が照射され、多結晶シリコンに転移する。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のように、移動度の高いＴＦＴ１０を製造することを目的に、シリコン膜３０に微結晶化が起きる寸前の高い強度でのレーザ光照射を行うと、保持容量５０に耐電圧の低下が生じ、液晶表示装置の信頼性が低下するという問題点がある。その理由としては、シリコン膜３０に高い強度でのレーザ光照射を行うほど、シリコン膜３０の表面に粗れが発生し、それが耐電圧を低下させているものと考えられる。
【０００９】
そこで、本発明の課題は、ＴＦＴの製造工程を援用しながら保持容量を形成していくあたって、これらの素子のレイアウトを改善することによって、各領域毎に最適な条件でエネルギー光を照射し、移動度が高いＴＦＴと耐電圧の高い保持容量を形成することのできるアクティブマトリクス基板、それを用いた液晶表示装置、およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明のアクティブマトリクス基板の製造方法は、複数の走査線、および複数のデータ線の交叉に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続する画素電極と、前記薄膜トランジスタのソース・ドレイン領域と同一の層に形成された半導体領域を第１の電極とし、前記走査線と同一の層に形成された第２の電極を有する保持容量とを備えるアクティブマトリクス基板の製造方法において、前記薄膜トランジスタのソース・ドレイン領域および前記保持容量の前記第１の電極を構成すべき半導体膜を形成した後、該半導体膜のうち、前記薄膜トランジスタを形成すべき領域にはエネルギー強度の高い第１エネルギー光を照射し、前記保持容量の前記第１の電極を形成すべき領域には前記第１エネルギー光に比較してエネルギー強度の低い第２エネルギー光を照射することを特徴とする。
さらに、前記半導体膜に照射するエネルギー光としてレーザ光のラインビームを用い、前記ラインビームの長尺方向において、前記薄膜トランジスタの形成領域と前記保持容量領域が重ならないことを特徴とする。
さらに、前記ラインビームの走査ピッチを該ラインビームの走査方向における幅寸法よりも狭くして該ラインビームを同一の領域に対して重畳しながら照射していくことを特徴とする。
【００１１】
このようにレイアウトしたアクティブマトリクス基板であれば、それを製造する際には、前記ＴＦＴのソース・ドレイン領域および前記保持容量の第１の電極を構成すべき半導体膜を形成した後、該半導体膜に対してＸ方向に沿ってエネルギー光を照射していく際には、前記半導体膜のうち、前記ＴＦＴを形成すべき第１の領域にはエネルギー強度の高いエネルギー光を照射し、前記保持容量を形成すべき第２の領域には前記第１の領域に比較してエネルギー強度の低いエネルギー光を照射することができる。
【００１２】
この場合には、たとえば、前記半導体膜に照射するエネルギー光として照射領域がＹ方向に延びたレーザ光のラインビームを用い、このラインビームをＸ方向に走査していく。
【００１３】
上記形態とは反対に、Ｘ方向に延設された複数の走査線、および該走査線に対して直交するＹ方向に延設された複数のデータ線によって区画された各画素領域に、該データ線および前記走査線に接続するＴＦＴと、該ＴＦＴに接続する画素電極と、前記ＴＦＴのソース・ドレイン領域と同一の層間に形成された半導体領域を第１の電極層とし、前記走査線と同一の層間に形成された電極層を第２の電極層とする保持容量とを有するアクティブマトリクス基板において、前記ＴＦＴの形成領域と前記保持容量の形成領域とはＹ方向にずれている構成でもよい。
【００１４】
このようにレイアウトしたアクティブマトリクス基板であれば、それを製造する際には、前記ＴＦＴのソース・ドレイン領域および前記保持容量の第１の電極を構成すべき半導体膜を形成した後、該半導体膜に対してＹ方向に沿ってエネルギー光を照射していく際には、前記半導体膜のうち、前記ＴＦＴを形成すべき第１の領域にはエネルギー強度の高いエネルギー光を照射し、前記保持容量を形成すべき第２の領域には前記第１の領域に比較してエネルギー強度の低いエネルギー光を照射することができる。
【００１５】
この場合には、たとえば、前記半導体膜に照射するエネルギー光として照射領域がＸ方向に延びたレーザ光のラインビームを用い、このラインビームをＹ方向に走査していく。
【００１６】
このように、本発明では、上記のいずれの形態でも、ＴＦＴの形成領域と保持容量の形成領域とをＸ方向またはＹ方向にずらしてあるので、Ｘ方向またはＹ方向に沿って半導体膜にエネルギー光を照射していく際には、それに最適なエネルギー強度の光を照射できる。すなわち、ＴＦＴを形成するための半導体膜についてはエネルギー強度の高い光を照射して半導体膜の結晶性を最大限にまで高めることによって、高い移動度のＴＦＴを製造することができる。一方、保持容量の第１の電極を形成するための半導体膜についてはそれよりエネルギー強度の低い光を照射し、半導体膜の結晶性をやや抑え気味にして表面が粗れるのを防止することによって、耐電圧の高い保持容量を製造できる。
【００１７】
本発明では、上記のいずれの形態であっても、前記第２の電極層は前段のゲート線の一部、またはゲート線に並列配置された容量線の一部のいずれかが用いられる。
【００１８】
ここで、ラインビームを用いる場合には、走査ピッチをラインビームの走査方向における幅寸法よりも狭くして、該ラインビームを同一の領域に対して重畳しながら照射していくことが好ましい。
【００１９】
このように構成したアクティブマトリクス基板は、移動度が高くて、耐電圧の高い保持容量を有しているので、それを用いて液晶表示装置を製造した場合には、表示の品位が高くて、かつ、信頼性も高いという効果が得られる。
【００２０】
【発明の実施の形態】
本発明の各実施の形態を説明する前に、各形態で共通なアクティブマトリクス基板の基本的な構成、およびそれにＴＦＴと保持容量とを同時に形成していく基本的な工程を説明しておく。
【００２１】
［アクティブマトリクス基板の基本構成］
図１（Ａ）は、液晶表示装置のアクティブマトリクス基板の構成を模式的に示す説明図である。
【００２２】
この図において、液晶表示装置１は、そのアクティブマトリクス基板２上に、Ｘ方向に延びる複数の走査線４、およびこれらの走査線４と直交するＹ方向に延びるデータ線３で区画形成された画素領域５を有し、そこには、画素用のＴＦＴ１０を介して画像信号が入力される液晶セルの液晶容量６が構成されている。データ線３に対しては、シフトレジスタ７１、レベルシフタ７２、ビデオライン７３、アナログスイッチ７４を備えるデータドライバ部７が構成され、走査線４に対しては、シフトレジスタ８１およびレベルシフタ８２を備える走査ドライバ部８が構成されている。なお、画素領域５には、前段の走査線４、またはこの走査線４と並列配置される容量線（図示せず。）との間に保持容量５０が形成されている。この保持容量５０は液晶容量６の保持特性を向上させるためのものである。
【００２３】
データドライバ部７や走査ドライバ部８では、図１（Ｂ）に２段のインバータを例示するように、Ｎ型のＴＦＴｎ１、ｎ２と、Ｐ型のＴＦＴｐ１、ｐ２とによって構成されたＣＭＯＳ回路などが高密度に形成される。但し、アクティブマトリクス部９のＴＦＴ１０と、データドライバ部７のＴＦＴｎ１、ｎ２やＰ型のＴＦＴｐ１、ｐ２とは、基本的な構造が同じであり、基本的には同じ工程中で製造される。また、保持容量５０は、詳しくは後述するが、ＴＦＴ１０の製造工程を最大限援用して製造される。
【００２４】
アクティブマトリクス基板２としては、アクティブマトリクス部９だけが基板上に構成されたもの、アクティブマトリクス部９と同じ基板上にデータドライバ部７が構成されたもの、アクティブマトリクス部９と同じ基板上に走査ドライバ部８が構成されたもの、アクティブマトリクス部９と同じ基板上にデータドライバ部７および走査ドライバ部８の双方が構成されたものがある。また、ドライバ内蔵型のアクティブマトリクス基板２であっても、データドライバ部７に含まれるシフトレジスタ７１、レベルシフタ７２、ビデオライン７３、アナログスイッチ７４等の全てがアクティブマトリクス基板２上に構成された完全ドライバ内蔵タイプと、それらの一部がアクティブマトリクス基板２上に構成された部分ドライバ内蔵タイプとがあるが、いずれに対しても本発明を適用できる。
【００２５】
図２は、アクティブマトリクス基板２の画素領域５に形成されているＴＦＴ１０および保持容量５０を模式的に示す断面図である。
【００２６】
これらの図において、いずれの画素領域５でも、ＴＦＴ１０は、基板２０上において、データ線３に対して層間絶縁膜１６のコンタクトホール１７を介して電気的接続するソース領域１１、画素電極１９に対して層間絶縁膜１６のコンタクトホール１８を介して電気的接続するドレイン領域１２、ドレイン領域１２とソース領域１１との間にチャネルを形成するためのチャネル領域１３、およびチャネル領域１３に対してゲート絶縁膜１４を介して対峙するゲート電極１５から構成されている。ゲート電極１５は走査線４の一部として構成されている。なお、基板２０の表面側には、シリコン酸化膜からなる下地保護膜２１が形成されている。
【００２７】
また、保持容量５０の側では、ＴＦＴ１０の能動層（ソース領域１１、チャネル領域１３、およびドレイン領域１２）を構成する半導体膜と同時形成された半導体膜から形成されて、これらの領域と同一の層間に位置する第１の電極層５１、この表面側にゲート絶縁膜１４と同時形成されて、この絶縁膜と同一の層間に位置する誘電体膜５４と、この表面側にゲート電極１５や走査線４と同時形成されて、これらの電極や配線と同一の層間に位置する第２の電極層５５とが構成されている。
【００２８】
［アクティブマトリクス基板２の製造方法の基本構成］
図３を参照して、ＴＦＴ１０および保持容量５０の製造方法の基本的な工程を説明しておく。
【００２９】
（下地保護膜形成工程）
図３（Ａ）において、まず、３００ｍｍ角の無アルカリガラス板などからなる基板２０の表面に、ＥＣＲ−ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、下地保護膜２１となる膜厚が２００ｎｍのシリコン酸化膜を形成する。シリコン酸化膜は、ＡＰＣＶＤ法でも形成でき、この場合には、基板２０の温度を２５０℃から４５０℃までの範囲に設定した状態で、モノシラン及び酸素を原料ガスとしてシリコン酸化膜を形成する。
【００３０】
（半導体膜堆積工程）
次に、下地保護膜２１の表面に真性のシリコン膜３０（半導体膜）を５０ｎｍ程度堆積する。本例では、高真空型ＬＰＣＶＤ装置を用いて、原料ガスであるジシランを２００ＳＣＣＭ流しながら、４２５℃の堆積温度でアモルファスのシリコン膜３０を堆積する。なお、シリコン膜３０の形成にあたっては、ＰＥＣＶＤ法やスパッタ法を用いてもよく、これらの方法によれば、その成膜温度を室温から３５０℃までの範囲に設定することができる。
【００３１】
（レーザ溶融結晶化法によるアニール工程）
次に、図３（Ｂ）に示すように、アモルファスのシリコン膜３０にレーザ光を照射してアモルファスのシリコン膜３０を多結晶シリコンに改質する。本例では、たとえば、キセノン・クロライド（ＸｅＣｌ）のエキシマ・レーザ（波長が３０８ｎｍ）を照射する。この工程において、レーザ照射は、基板２０を室温（２５℃）とし、真空雰囲気中または不活性ガス雰囲気中で行なう。
【００３２】
本発明では、このアニール工程を行う際に、基板２０の全面に形成したシリコン膜３０のうち、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡとの間で、異なるエネルギー強度でレーザ光の照射を行うが、その詳細な説明は実施の形態毎に後述する。
【００３３】
なお、アニール工程を行うにあたっては、上記の例では基板２０に形成されたシリコン膜３０の全面にレーザ光を照射したが、ＴＦＴ１０の形成領域ＴＡおよび保持容量５０の形成領域ＣＡだけに選択的にレーザ照射を行い、レーザアニール時間を短縮してもよい。
【００３４】
（シリコン膜のパターニング工程）
次に、図３（Ｃ）に示すように、アニール工程を行なったシリコン膜３０を、フォトリソグラフィ技術を用いてパターニングを行い、ＴＦＴ１０の形成領域ＴＡ、および保持容量５０の形成領域ＣＡに島状のシリコン膜３０をそれぞれ形成する。なお、前記のアニール工程をこのパターニング工程を行った後に行ってもよい。
【００３５】
（ゲート絶縁膜の形成工程）
次に、図３（Ｄ）に示すように、ＥＣＲ−ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、シリコン膜３０に対してシリコン酸化膜からなるゲート酸化膜１４および誘電体膜５４を形成する。
【００３６】
（保持容量５０の第１の電極層５１の形成工程）
次に、ＴＦＴ１０の形成領域ＴＡの側のシリコン膜３０をレジストマスク３３で覆い、この状態で保持容量５０の形成領域ＣＡのシリコン膜３０に対して高濃度の不純物を導入してそれを導電化し、第１の電極層５１とする。
【００３７】
（ゲート電極形成工程）
次に、ゲート酸化膜１４の表面側に膜厚が６００ｎｍのタンタル薄膜をスパッタ法により形成した後、図３（Ｅ）に示すように、それをフォトリソグラフィ技術を用いてパターニングし、ゲート電極１５および第２の電極層５５を形成する。本例では、タンタル薄膜を形成する際に、基板温度を１８０℃に設定し、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。このように形成したタンタル薄膜は、結晶構造がα構造であり、その比抵抗が小さい。
【００３８】
（不純物導入工程）
次に、バケット型質量非分離型のイオン注入装置（イオンドーピング装置）を用いて、ゲート電極１５をマスクとしてＴＦＴ１０の形成領域ＴＡの側のシリコン膜３０に不純物イオンを打ち込む。Ｎチャネル型のＴＦＴを形成する場合には、原料ガスとして、水素ガスで濃度が５％となるように希釈したホスフィンなどを用いる。その結果、ゲート電極１５に対してセルフアライン的にソース領域１１およびドレイン領域１２が形成される。このとき、シリコン膜３０のうち、不純物イオンが打ち込まれなかった部分がチャネル領域１３となる。
【００３９】
なお、Ｐチャネル型のＴＦＴを形成する場合には、原料ガスとして、水素ガスで濃度が５％となるように希釈したジボランなどを用いる。
【００４０】
（層間絶縁膜の形成工程）
次に、図３（Ｆ）に示すように、ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、層間絶縁膜１６としての膜厚が５０ｎｍのシリコン酸化膜を形成する。このときの原料ガスは、ＴＥＯＳと酸素とである。基板温度は、２５０℃〜３００℃である。
【００４１】
（活性化工程）
次に、酸素雰囲気下で３００℃、１時間の熱処理を行ない、注入したリンイオンの活性化と、層間絶縁膜１６の改質とを行なう。
【００４２】
（配線工程）
次に、層間絶縁膜１６にコンタクトホール１７、１８を形成する。しかる後に、コンタクトホール１７、１８を介して、図２に示すように、ソース電極（データ線３）をソース領域１１に電気的に接続し、ドレイン電極（画素電極１９）をドレイン領域１２に電気的に接続し、ＴＦＴ１０を形成する。
【００４３】
なお、上記の製造方法は、ＴＦＴ１０をセルフアライン構造として製造する例であったが、ＴＦＴ１０をＬＤＤ構造あるいはオフセットゲート構造で製造する場合でも本発明を適用できる。この場合の構造や製造方法についての説明を省略するが、レジストマスクやサイドウォールを利用して、ソース・ドレイン領域のうち、ゲート電極１５の端部に対峙する部分には低濃度ソース・ドレイン領域（ＬＤＤ領域）、あるいはオフセット領域を形成する。
【００４４】
［レーザ照射時のエネルギー強度と膜質］
本発明の実施の形態を説明する前に、図３（Ｃ）を参照して説明したアニール工程において、アモルファスのシリコン膜３０に照射したレーザ光のエネルギー密度（エネルギー強度）と、レーザ照射後の膜質との関係を、図４ないし図６を参照して説明しておく。
【００４５】
本発明のいずれの形態でも、後述するように、アモルファスのシリコン膜をレーザ溶融結晶化法により多結晶化させるが、このレーザ溶融結晶化法では、図４に示すように、エネルギー密度Ｅを増加させていくと、「▲」および一点鎖線Ｌ１で示すＥc 以上でシリコン膜に溶融凝固が起きて多結晶化する。ここで、エネルギー密度Ｅを増加させるほど、その多結晶化が進むが、エネルギー密度Ｅが「□」および点線Ｌ２で示すＥa を越えるとシリコン膜は微結晶化し、移動度の低下が起きてしまう。また、シリコン膜の膜厚が薄い場合には、エネルギー密度ＥがＥa を越えなくても、エネルギー密度Ｅが「○」および二点鎖線Ｌ３で示すＥｂを越えると、アモルファスシリコン膜に戻ってしまう。なお、エネルギー密度Ｅが「□」および実線Ｌ４で示すＥｄを越えると、シリコン膜は蒸発してしまう。
【００４６】
また、パルス発振レーザ光のエネルギー密度Ｅを変えたときのシリコン膜の結晶性を図５に「○」および実線Ｌ１３で示す。図５の縦軸は、ラマンピークの半値幅であるから、その値が小さいほど、結晶性が高いことを表す。これらの結果を比較してわかるように、レーザ溶融結晶化では、エネルギー密度Ｅの最高値を上限値Ｅa にかなり近い値に設定すれば、その結晶性を高めることができる。なお、ラマンピークの半値幅が上限値Ｅa をわずかに越えた付近で跳ね上がっているのは、シリコン膜に微結晶化が起きているためである。
【００４７】
同じく、エネルギー密度Ｅを変化させたときのシリコン膜表面の粗さを、図６に「○」および実線Ｌ２３で示す。ここで、図６の縦軸は、測定領域内の平均面における最大値と最小値の差であるから、その値が大きいほど、表面が粗れていることを表す。これらの結果を比較してわかるように、エネルギー密度を高めるほど、シリコン膜の表面に粗れが発生する。そして、微結晶化を起こすと、表面の粗れはおさまるが、シリコン膜は一度、溶融しており、その間に一部、蒸発したシリコンがアニール装置の光学部品に悪影響を及ぼす。
【００４８】
ここで、アモルファスのシリコン膜からＴＦＴ１０および保持容量５０（図２および図３を参照。）を形成するには、ＴＦＴ１０の方では、シリコン膜３０の表面に粗れが発生しても、結晶性を可能な限り高め、高い移動度を得たい。これに対して、保持容量５０の方では、結晶性が多少低くても、表面の粗れを抑えて、高い耐電圧を得たい。しかるに、図９に示した従来のレイアウトでは、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡがＸ方向およびＹ方向のいずれの方向においても重なっているため、各領域毎にレーザ光照射時のエネルギー強度を変えることができない。
【００４９】
そこで、本発明では、以下に各形態を説明するように、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡをＸ方向またはＹ方向にずらすことよって、各領域毎に最適なエネルギー強度でレーザ光を照射できるようにしてある。
【００５０】
［実施の形態１］
図７は、本形態のアクティブマトリクス基板２において画素領域５が形成されているアクティブマトリクス部の一部を拡大して示す平面図であり、この図では、シリコン膜３０（半導体膜）および走査線４の形成領域を分かりやすくするため、データ線や画素電極を省略してある。
【００５１】
図７において、本形態のアクティブマトリクス基板２では、Ｘ方向に延設された複数の走査線４、および該走査線４に対して直交するＹ方向に延設された複数のデータ線（図示せず。）によって区画された各画素領域５には、データ線および走査線４に接続するＴＦＴ１０と、このＴＦＴ１０に接続する画素電極（図示せず。）とが形成されている。
【００５２】
また、各画素領域５には、ＴＦＴ１０のソース領域１１およびドレイン領域１２と同一の層間に形成されたシリコン膜からなる第１の電極層５１と、走査線４から−Ｙ方向に張り出した延設部分４０からなる第２の電極層５５との重なり部分によって保持容量５０が形成されている。
【００５３】
ここで、ソース領域１１、チャネル領域１３、ドレイン領域１２、および第１の電極層５１を構成するシリコン膜３０は、ＴＦＴ１０の形成領域ＴＡから＋Ｘ方向に延びた後、走査線４から直角に張り出した第２の電極層５５（延設部分４０）に沿って直角に折れ曲がって＋Ｙ方向に延び、しかる後に、隣接する画素領域５に向かって＋Ｘ方向に延びている。但し、シリコン膜３０は、隣接する画素領域５に向かって＋Ｘ方向に延びているといっても、隣接する画素領域５のＴＦＴ１０のソース領域１１とはＸ方向において重なっていない。
【００５４】
すなわち、Ｘ方向におけるＴＦＴ１０の形成領域ＴＡの範囲は矢印ＴＸで表され、Ｘ方向における保持容量５０の形成領域ＣＡの範囲は矢印ＣＸで表され、これらの形成領域ＴＡ、ＣＡはＸ方向において完全にずれている。
【００５５】
そこで、本形態のアクティブマトリクス基板２では、図３（Ａ）を参照して説明した半導体膜堆積工程において、ＴＦＴ１０のソース領域１１、チャネル領域１３、ドレイン領域１２、および保持容量５０の第１の電極層５１を構成すべきアモルファスのシリコン膜３０を形成した後、このアモルファスのシリコン膜３０に対して、図３（Ｂ）を参照して説明したアニール工程を行う際には、まず、アモルファスのシリコン膜３０に対して＋Ｘ方向に沿って順次、レーザ光を照射していく。このとき、シリコン膜３０のうち、ＴＦＴ３０の形成領域ＴＡにはエネルギー強度の高いレーザ光を照射し、保持容量５０の形成領域ＣＡにはＴＦＴ３０の形成領域ＴＡに比較してエネルギー強度の低いレーザ光を照射する。
【００５６】
ここで照射するレーザ光はいずれのエネルギー強度であっても、図４に示す関係において、アモルファスのシリコン膜３０を多結晶シリコンに転移可能なエネルギー強度であって、かつ、ＴＦＴ３０の形成領域ＴＡには図４中（Ｈ）と記した高エネルギーレベルのレーザ光を照射し、保持容量５０の形成領域ＣＡには図４中（Ｌ）と記した低エネルギーレベルのレーザ光を照射する。
【００５７】
このようにしてレーザ光の照射を行うにあたっては、たとえば、図７に示すように、アモルファスのシリコン膜３０に対してＹ方向に延びたレーザ光のラインビームＬＢを照射し、それを＋Ｘ方向に走査していく際に、ＴＦＴ３０の形成領域ＴＡを照射する際にはレーザ光源の出力を高め、保持容量５０の形成領域ＣＡを照射する際にはレーザ光源の出力を低くする。ここで、ラインビームＬＢの走査ピッチを該ラインビームＬＢの走査方向における幅寸法（Ｘ方向における幅）よりも狭くして該ラインビームを同一の領域に対して重畳しながら照射していく。このように照射すると、アモルファスのシリコン膜３０は隙間なく均一に多結晶シリコンとなる。
【００５８】
このように、本形態では、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡとをＸ方向にずらしてあるため、各領域に最適なエネルギー強度のレーザ光を照射できるので、ＴＦＴ１０を形成するためのアモルファスのシリコン膜３０についてはエネルギー強度の高いレーザ光を照射してシリコン膜３０の結晶性を最大限にまで高めることにより、高い移動度のＴＦＴ１０を製造することができる。一方、保持容量５０の第１の電極層５１を形成するためのアモルファスのシリコン膜３０についてはそれよりエネルギー強度の低いレーザ光を照射してシリコン膜３０の結晶性をやや抑え気味にし、表面が粗れるのを防止することにより、耐電圧の高い保持容量５０を製造できる。それ故、本形態に係るアクティブマトリクス基板２は、移動度が高いＴＦＴ１０と、耐電圧の高い保持容量５０とが構成されているので、それを用いて液晶表示装置１を製造した場合には表示の品位が高く、かつ、信頼性も高い。
【００５９】
［実施の形態２］
図８は、本形態のアクティブマトリクス基板において画素領域が形成されているアクティブマトリクス部の一部を拡大して示す平面図であり、この図でも、シリコン膜３０（半導体膜）、走査線４、および容量線の形成領域を分かりやすくするため、データ線や画素電極を省略してある。なお、本形態では、実施の形態１と基本的な構造が同一であるため、対応する部分には同一の符合を付して、それらの説明を省略する。
【００６０】
図８において、本形態のアクティブマトリクス基板２でも、各画素領域５に、データ線および走査線４に接続するＴＦＴ１０と、このＴＦＴ１０に接続する画素電極（図示せず。）とが形成されている。また、各画素領域５には、ＴＦＴ１０のソース領域１１およびドレイン領域１２と同一の層間に形成されたシリコン膜（半導体膜）からなる第１の電極層５１と、容量線４ＡおよびそれからＹ方向に張り出した延設部分４０Ａからなる第２の電極層５５との重なり部分によって保持容量５０が形成されている。ここで、容量線４Ａは、走査線４と全く同一の方法で形成され、走査線４に対して並列配置されている。
【００６１】
本形態では、各画素領域５において、ソース領域１１、チャネル領域１３、ドレイン領域１２、および第１の電極層５１を構成するシリコン膜３０は、ＴＦＴ１０の形成領域ＴＡから＋Ｙ方向にわずかに延びた後、容量線４に沿って＋Ｘ方向に延び、しかる後に、容量線４から直角に張り出した延設部分４Ａに沿って直角に折れ曲がって＋Ｙ方向に延びている。ここで、容量線４およびその延設部分４Ａのうち、シリコン膜３０と重なっている部分が保持容量５０の第２の電極層５５に相当する。
【００６２】
このように形成した画素領域５において、Ｙ方向におけるＴＦＴ１０の形成領域ＴＡの範囲は矢印ＴＹで表され、Ｙ方向における保持容量５０の形成領域ＣＡの範囲は矢印ＣＹで表され、これらの形成領域ＴＡ、ＣＡはＹ方向において完全にずれている。
【００６３】
そこで、本形態のアクティブマトリクス基板２では、図３（Ａ）を参照して説明した半導体膜堆積工程において、ＴＦＴ１０のソース領域１１、チャネル領域１３、ドレイン領域１２、および保持容量５０の第１の電極層５１を構成すべきアモルファスのシリコン膜３０を形成した後、このアモルファスのシリコン膜３０に対して、図３（Ｂ）を参照して説明したアニール工程を行う際には、アモルファスのシリコン膜３０に対して−Ｙ方向に沿って順次、レーザ光を照射していく。このとき、シリコン膜３０のうち、ＴＦＴ３０の形成領域ＴＡにはエネルギー強度の高いレーザ光を照射し、保持容量５０の形成領域ＣＡにはＴＦＴ３０の形成領域ＴＡに比較してエネルギー強度の低いレーザ光を照射する。
【００６４】
ここで照射するレーザ光はいずれのエネルギー強度であっても、図４に示す関係において、アモルファスのシリコン膜３０を多結晶シリコンに転移可能なエネルギー強度であって、かつ、ＴＦＴ３０の形成領域ＴＡには図４中（Ｈ）と記した高エネルギーレベルのレーザ光を照射し、保持容量５０の形成領域ＣＡには図４中（Ｌ）と記した低エネルギーレベルのレーザ光を照射する。
【００６５】
このようにしてレーザ光の照射を行うにあたっては、たとえば、図８に示すように、アモルファスのシリコン膜３０に対してＸ方向に延びたレーザ光のラインビームＬＢを照射し、それを−Ｙ方向に走査していく際に、ＴＦＴ３０の形成領域ＴＡを照射する際にはレーザ光源の出力を高め、保持容量５０の形成領域ＣＡを照射する際にはレーザ光源の出力を低くする。ここで、ラインビームＬＢの走査ピッチを該ラインビームＬＢの走査方向における幅寸法（Ｙ方向における幅）よりも狭くして該ラインビームを同一の領域に対して重畳しながら照射していく。このように照射すると、アモルファスのシリコン膜３０は隙間なく均一に多結晶シリコンとなる。
【００６６】
このように、本形態では、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡとをＹ方向にずらしてあるため、各領域に最適なエネルギー強度のレーザ光を照射できるので、実施の形態１と同様、高い移動度のＴＦＴ１０と耐電圧の高い保持容量５０とを製造できる。それ故、本形態に係るアクティブマトリクス基板２は、移動度が高いＴＦＴ１０と、耐電圧の高い保持容量５０とが構成されているので、それを用いて液晶表示装置１を製造した場合には表示の品位が高く、かつ、信頼性も高い。
【００６７】
［その他の実施の形態］
なお、上記のように各画素領域が完全な格子状に配置されていなくても、あくまでＴＦＴの形成領域と保持容量の形成領域とがＸ方向またはＹ方向にずれておれば、本発明を適用できる。また、エネルギー光を照射する半導体膜としてはアモルファスのシリコン膜に限らず、結晶化シリコン膜にエネルギー光を照射して再結晶化させ、その結晶性を高めるのに本発明を適用してもよい。エネルギー光としてはレーザ光に限らず、急速熱処理用のランプ光を用いる場合に本発明を適用してもよい。
【００６８】
【発明の効果】
以上説明したように、本発明に係るアクティブマトリクス基板では、各画素領域においてＴＦＴの形成領域と保持容量の形成領域とをＸ方向またはＹ方向にずらしてあるので、Ｘ方向またはＹ方向に沿って半導体膜にエネルギー光を照射していく際には、それに最適なエネルギー強度の光を照射できる。すなわち、ＴＦＴを形成するための半導体膜についてはエネルギー強度の高い光を照射して半導体膜の結晶性を最大限にまで高めることによって、高い移動度のＴＦＴを製造することができる。一方、保持容量の第１の電極を形成するための半導体膜についてはそれよりエネルギー強度の低い光を照射し、半導体膜の結晶性をやや抑え気味にして表面が粗れるのを防止することによって、耐電圧の高い保持容量を製造できる。
【図面の簡単な説明】
【図１】（Ａ）は、液晶表示装置のアクティブマトリクス基板を模式的に示す説明図、（Ｂ）は、その駆動回路に用いたＣＭＯＳ回路の説明図である。
【図２】アクティブマトリクス基板の画素領域に形成したＴＦＴおよび保持容量の断面図である。
【図３】図２に示すＴＦＴおよび保持容量の製造方法を示す工程断面図である。
【図４】レーザ溶融結晶化におけるエネルギー密度とシリコン膜に起きる変化との関係を示す説明図である。
【図５】レーザ溶融結晶化におけるエネルギー密度と結晶性の関係を示すグラフである。
【図６】レーザ溶融結晶化におけるエネルギー密度と表面粗さの関係を示すグラフである。
【図７】本発明の実施の形態１に係るアクティブマトリクス基板上の画素領域を拡大して、ＴＦＴと保持容量の配置関係を模式的に示す平面図である。
【図８】本発明の実施の形態２に係るアクティブマトリクス基板上の画素領域を拡大して、ＴＦＴと保持容量の配置関係を模式的に示す平面図である。
【図９】従来のアクティブマトリクス基板上の画素領域を拡大して、ＴＦＴと保持容量の配置関係を模式的に示す平面図である。
【符号の説明】
１ 液晶表示装置
２ アクティブマトリクス基板
３ データ線
４ 走査線
４Ａ 容量線
５ 画素領域
６ 液晶容量
９ アクティブマトリクス部
１０ ＴＦＴ
１１ ソース領域
１２ ドレイン領域
１３ チャネル領域
１４ ゲート絶縁膜
１５ ゲート電極
３０ シリコン膜（半導体膜）
５０ 保持容量
５１ 第１の電極層
５４ 誘電体膜
５５ 第２の電極層
ＴＡ ＴＦＴの形成領域
ＣＡ 保持容量の形成領域
ＬＢ ラインビーム（レーザ光）
Claims (3)
- 複数の走査線、および複数のデータ線の交叉に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続する画素電極と、前記薄膜トランジスタのソース・ドレイン領域と同一の層に形成された半導体領域を第１の電極とし、前記走査線と同一の層に形成された第２の電極を有する保持容量とを備えるアクティブマトリクス基板の製造方法において、
前記薄膜トランジスタのソース・ドレイン領域および前記保持容量の前記第１の電極を構成すべき半導体膜を形成した後、該半導体膜のうち、前記薄膜トランジスタを形成すべき領域にはエネルギー強度の高い第１エネルギー光を照射し、前記保持容量の前記第１の電極を形成すべき領域には前記第１エネルギー光に比較してエネルギー強度の低い第２エネルギー光を照射することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１において、前記半導体膜に照射するエネルギー光としてレーザ光のラインビームを用い、
前記ラインビームの長尺方向において、前記薄膜トランジスタの形成領域と前記保持容量領域が重ならないことを特徴とするアクティブマトリクス基板の製造方法。 - 請求項２において、前記ラインビームの走査ピッチを該ラインビームの走査方向における幅寸法よりも狭くして該ラインビームを同一の領域に対して重畳しながら照射していくことを特徴とするアクティブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7624297A JP3644185B2 (ja) | 1997-03-27 | 1997-03-27 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7624297A JP3644185B2 (ja) | 1997-03-27 | 1997-03-27 | アクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10268341A JPH10268341A (ja) | 1998-10-09 |
| JP3644185B2 true JP3644185B2 (ja) | 2005-04-27 |
Family
ID=13599722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7624297A Expired - Fee Related JP3644185B2 (ja) | 1997-03-27 | 1997-03-27 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3644185B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1058310A3 (en) * | 1999-06-02 | 2009-11-18 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101820776B1 (ko) | 2010-02-19 | 2018-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
-
1997
- 1997-03-27 JP JP7624297A patent/JP3644185B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10268341A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492213B1 (en) | Semiconductor device, thin film transistor and method for producing the same, and liquid crystal display apparatus and method for producing the same | |
| US5508216A (en) | Thin film transistor, solid device, display device and manufacturing method of a thin film transistor | |
| JP3870420B2 (ja) | アクティブマトリクス基板の製造方法、エレクトロルミネッセンス装置の製造方法、表示装置の製造方法、及び電子機器の製造方法 | |
| JP4032443B2 (ja) | 薄膜トランジスタ、回路、アクティブマトリクス基板、液晶表示装置 | |
| JP4436469B2 (ja) | 半導体装置 | |
| US20010052598A1 (en) | Display device and semiconductor device having laser annealed semiconductor elements | |
| US7011911B2 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| US7223504B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
| JPH09107102A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US20030143377A1 (en) | Display apparatus having a light shielding layer | |
| JP3477969B2 (ja) | アクティブマトリクス基板の製造方法及び液晶表示装置 | |
| JP3644185B2 (ja) | アクティブマトリクス基板の製造方法 | |
| US20020158248A1 (en) | Thin-film transistor and its manufacturing method | |
| US20050148119A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
| JP3580104B2 (ja) | アクティブマトリクス基板およびその製造方法、並びに液晶表示装置 | |
| JP3528577B2 (ja) | 半導体装置の製造方法及びアニール装置 | |
| JP2000340503A (ja) | 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板 | |
| JP3861997B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0927624A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法及び液晶ディスプレイ | |
| JPH0974201A (ja) | 薄膜トランジスタの製造方法及び液晶ディスプレイ | |
| JP3645100B2 (ja) | 相補型回路、周辺回路、アクティブマトリックス基板及び電子機器 | |
| JPH09199417A (ja) | 半導体膜の結晶化方法、アクティブマトリクス基板、液晶表示装置及びアニール装置 | |
| JPH11160736A (ja) | アクティブマトリクス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040318 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041026 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |