JP2015181081A5 - - Google Patents

Claims (7)

1. 第１のメモリ回路と、
   前記第１のメモリ回路と電気的に接続する第１の回路と、
   前記第１の回路と電気的に接続する第２のメモリ回路と、を有し、
   前記第１の回路は、前記第２のメモリ回路から入力されるデジタル信号をアナログ信号に変換する機能を有し、
   前記第１のメモリ回路は、出力ノード、第１のトランジスタ、および第１の容量素子を有し、
   前記第１の容量素子は、前記出力ノードと電気的に接続され、
   前記第１のトランジスタは、前記第１の回路と出力ノードとの間の導通状態を制御することができる機能を有し、
   前記第１のメモリ回路には、前記アナログ信号が入力され、
   前記第１のトランジスタは、チャネルとして酸化物半導体を有することを特徴とする半導体装置。
2. 請求項１において、
   前記第２のメモリ回路は、メモリセルと、配線と、を有し
   前記メモリセルは、第２のトランジスタと、第３のトランジスタと、第２の容量素子と、第１のノードと、を有し、
   前記第２のトランジスタは、前記配線と前記第１のノードとの間の導通状態を制御することができる機能を有し、
   前記第１のノードには、前記第３のトランジスタのゲートおよび前記第２の容量素子が電気的に接続され
   前記第２のトランジスタは、チャネルとして酸化物半導体を有することを特徴とする半導体装置。
3. 請求項１において、
   前記第２のメモリ回路は、メモリセルと、配線と、を有し
   前記メモリセルは、第２乃至第４のトランジスタと、第１のノードと、を有し、
   前記第２のトランジスタは、前記配線と前記第１のノードとの間の導通状態を制御することができる機能を有し、
   前記第３のトランジスタと前記第４のトランジスタとは電気的に直列に接続され、
   前記第１のノードには、前記第３のトランジスタのゲートが電気的に接続され、
   前記第２のトランジスタは、チャネルとして酸化物半導体を有することを特徴とする半導体装置。
4. 請求項１乃至３のいずれか１項において、
   前記出力ノードと電気的に接続されているオペアンプと、を有することを特徴とする半導体装置。
5. 請求項１乃至３のいずれか１項において、
   前記出力ノードと電気的に接続されているオペアンプと、
   前記オペアンプの入力ノードと電気的に接続されているセンサ回路と、を有することを特徴とする半導体装置。
6. 請求項１乃至３のいずれか１項において、
   前記出力ノードと電気的に接続されているオペアンプと、
   前記オペアンプと電気的に接続されているセンサ回路と、
   アンテナと、を有することを特徴とする半導体装置。
7. 請求項１乃至６のいずれか１項に記載の半導体装置と、
   表示部、筐体、マイクロホン、スピーカー、または、操作キーの少なくとも１つと、を有することを特徴とする電子機器。