JP2013232898A5 - - Google Patents

Claims (4)

1. 第１及び第２のトランジスタと、第１乃至第７のスイッチと、第１及び第２の容量素子と、を有し、
   前記第１のスイッチは、前記第１のトランジスタのゲートと電気的に接続され、
   前記第１の容量素子の第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
   前記第２のスイッチの第１の端子は、入力端子と接続され、
   前記第２のスイッチの第２の端子は、前記第１の容量素子の第２の端子と電気的に接続され、
   前記第３のスイッチの第１の端子は、前記第１の容量素子の第２の端子と電気的に接続され、
   前記第３のスイッチの第２の端子は、前記第１のトランジスタのソースと電気的に接続され、
   前記第４のスイッチの第１の端子は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第４のスイッチの第２の端子は、前記第２のトランジスタのドレインと電気的に接続され、
   前記第２の容量素子は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第１のトランジスタと前記第５のスイッチと前記第２のトランジスタとは、第１の配線と第２の配線との間に電気的に直列接続され、
   前記第６のスイッチの第１の端子は、前記第１のトランジスタのソース又は前記第２のトランジスタのドレインと電気的に接続され、
   前記第６のスイッチの第２の端子は、出力端子と電気的に接続され、
   前記第７のスイッチの第１の端子は、前記第１のトランジスタのドレインと電気的に接続され、
   前記第７のスイッチの第２の端子は、前記第１のトランジスタのソースと電気的に接続されることを特徴とする半導体装置。
2. 請求項１において、
   前記第２のスイッチは、信号に依存してオン又はオフが制御され、
   前記第６のスイッチは、前記信号に依存してオン又はオフが制御されることを特徴とする半導体装置。
3. 請求項１又は請求項２において、
   前記第１のトランジスタのゲート長は、前記第２のトランジスタのゲート長と異なる値であることを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一項において、
   前記第１のトランジスタのゲート幅は、前記第２のトランジスタのゲート幅と異なる値であることを特徴とする半導体装置。