JP2016219845A5 - - Google Patents

Claims (3)

1. 奇数段の第１の回路と、
   偶数段の第２の回路と、を有し、
   前記第１の回路は、第１乃至第３のトランジスタを有し、
   前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第１のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第３のトランジスタのゲートは、第２の配線と電気的に接続され、
   前記第２の回路は、第４乃至第６のトランジスタを有し、
   前記第４のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、
   前記第５のトランジスタのソース又はドレインの一方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第５のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第４のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第５のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第６のトランジスタのゲートは、第４の配線と電気的に接続され、
   前記第１の配線には、第１のクロック信号が入力され、
   前記第２の配線には、第２のクロック信号が入力され、
   前記第３の配線には、第３のクロック信号が入力され、
   前記第４の配線には、第４のクロック信号が入力されることを特徴とする半導体装置。
2. 請求項１において、
   奇数段の第３の回路を有し、
   前記第３の回路は、第７乃至第９のトランジスタを有し、
   前記第７のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
   前記第８のトランジスタのソース又はドレインの一方は、前記第９のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第８のトランジスタのソース又はドレインの他方は、前記第９のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第７のトランジスタのゲートは、前記第８のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第８のトランジスタのゲートは、前記第８のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第９のトランジスタのゲートは、前記第２の配線と電気的に接続されることを特徴とする半導体装置。
3. 請求項１又は請求項２において、
   偶数段の第４の回路を有し、
   前記第４の回路は、第１０乃至第１２のトランジスタを有し、
   前記第１０のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
   前記第１１のトランジスタのソース又はドレインの一方は、前記第１２のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第１１のトランジスタのソース又はドレインの他方は、前記第１２のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第１０のトランジスタのゲートは、前記第１１のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第１１のトランジスタのゲートは、前記第１１のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第１２のトランジスタのゲートは、前記第４の配線と電気的に接続されることを特徴とする半導体装置。