JP2011180587A5 - 半導体装置 - Google Patents

Claims (7)

1. シフトレジスタを有し、
   前記シフトレジスタは、第１及び第２のトランジスタと、を有し、
   前記第１のトランジスタのソース又はドレインの一方には、第１のクロック信号が入力され、
   前記第２のトランジスタのソース又はドレインの一方には、第２のクロック信号又は第１の電圧が選択的に入力され、
   前記第２のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続されることを特徴とする半導体装置。
2. 前記第２のトランジスタのチャネル幅は、前記第１のトランジスタのチャネル幅よりも大きいことを特徴とする請求項１に記載の半導体装置。
3. 前記第２のクロック信号又は前記第１の電圧を伝達する配線の配線幅は、前記第１のクロック信号を伝達する配線の配線幅よりも大きいことを特徴とする請求項１又は請求項２に記載の半導体装置。
4. シフトレジスタを有し、
   前記シフトレジスタは、第１及び第２の回路を有し、
   前記第１の回路は、第１及び第２のトランジスタを有し、
   前記第２の回路は、第３乃至第５のトランジスタを有し、
   前記第１のトランジスタのソース又はドレインの一方には、第１のクロック信号が入力され、
   前記第２のトランジスタのソース又はドレインの一方には、第２のクロック信号又は第１の電圧が選択的に入力され、
   前記第２のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され
   前記第３のトランジスタのソース又はドレインの一方には、第３のクロック信号が入力され、
   前記第４のトランジスタのソース又はドレインの一方には、第４のクロック信号又は第２の電圧が選択的に入力され、
   前記第４のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
   前記第５のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
   前記第５のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続されることを特徴とする半導体装置。
5. 前記第１の回路は、第６のトランジスタを有し、
   前記第６のトランジスタのソース又はドレインの一方には、第３の電圧が入力され、
   前記第６のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
   前記第６のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインの他方と電気的に接続されることを特徴とする請求項４に記載の半導体装置。
6. 前記第２のトランジスタのチャネル幅は、前記第１のトランジスタのチャネル幅よりも大きいことを特徴とする請求項４又は請求項５に記載の半導体装置。
7. 前記第２のクロック信号又は前記第１の電圧を伝達する配線の配線幅は、前記第１のクロック信号を伝達する配線の配線幅よりも大きいことを特徴とする請求項４乃至請求項６のいずれか一項に記載の半導体装置。