JP7203073B2 - 表示装置 - Google Patents

Description

本発明の一形態は表示装置に関する。例えば液晶表示装置が例示され、その他にゲート
信号線とソース信号線若しくはビデオ信号線によって画素が選択され画像が表示されるよ
うな表示装置を技術分野の一つとして含む。

部分的に画像を書き換えることにより、消費電力を削減することができる表示装置が開
発されている。このような表示装置には、部分的に画像を書き換えるために、一部のゲー
ト信号線のみを駆動すること（部分駆動ともいう）ができるゲートドライバ回路が備えら
れている。

特許文献１には、部分駆動を実現することができるゲートドライバ回路が開示されてい
る。特許文献１では、ゲートドライバ回路は、複数の群に分割される。そして、複数の群
に、それぞれ異なるスタートパルスが入力される。各群に入力されるスタートパルスを制
御することにより、特許文献１のゲートドライバ回路は、部分駆動を実現している。

特開２００７－００４１７６号公報

しかしながら、従来の技術では、ゲート信号線のどの部分を選択するのかは、あらかじ
め分割される群と、各群に入力されるスタートパルスとにより決定される。そのため、ゲ
ート信号線の任意の部分のみを選択することができなかった。また、複数の群のそれぞれ
に互いに異なるスタートパルスを入力する必要があるため、ゲートドライバ回路を駆動す
るために必要な信号の数が増加していた。そのため、ゲートドライバ回路が画素部と同じ
基板に形成される場合、画素部が形成される基板と外部回路との接続点数が増加していた
。

本発明の一形態は、配線を含めた回路の構成を簡略化しつつ部分駆動も可能な表示装置
を提供することを課題とする。

本発明の一形態は、画素領域のゲート信号線に対応して信号処理回路を複数段設け、該
信号処理回路においてゲート信号線の電位を制御する第１トランジスタに、ゲート信号線
のアクティブ状態（選択信号が出力される状態）、非アクティブ状態（選択信号が出力さ
れない状態、又は非選択信号が出力され続ける状態）を制御する信号が入力され、次の段
へのスタート信号及び前の段へのリセット信号を出力する第２トランジスタにクロック信
号が入力されるように構成することで、装置の動作に必要な配線の本数を削減する。

画素がマトリクス状に配設された領域に延伸する複数のゲート信号線のそれぞれに対応
して設けられた信号処理回路部が複数段設けられた表示装置である場合、この駆動回路に
画素領域内の特定のゲート信号線を選択するための回路構成を設ける。
特定のゲート信号線を選択するための信号処理回路部は、第１の端子にアクティブ状態
と非アクティブ状態を制御する信号が入力され、第２の端子がゲート信号線に接続する第
１トランジスタと、第１の端子にクロック信号が入力され、第２の端子は次段の信号処理
回路部へのスタート信号及び前段の信号処理回路部へのリセット信号を出力する第２トラ
ンジスタとによって構成されるものが含まれる。さらに第１トランジスタ及び第２トラン
ジスタのゲート電位を制御する回路部が含まれる。
信号処理回路部を複数段設け、上記構成により順次信号処理回路部が選択されると共に
、ゲート信号線に出力する信号又は電位を選択可能とすることで、特定のゲート信号線に
画素を駆動する信号を供給するように動作させることができる。

画素がマトリクス状に配設された領域に延伸する複数のゲート信号線のそれぞれに対応
して設けられた信号処理回路部がｍ段設けられた表示装置には、クロック信号が入力され
る第１配線、クロック信号が入力されるアクティブ状態と一定電位が入力される非アクテ
ィブ状態とを選択する信号が入力される第２配線、第１配線と逆位相のクロック信号が入
力される第３配線、第２配線の信号と同期して逆位相のクロック信号が入力されるアクテ
ィブ状態と一定電位が入力される非アクティブ状態とを選択する信号が入力される第４配
線と、画素領域内の特定のゲート信号線を選択するための回路構成を設ける。
第ｎ段（１＜ｎ＜ｍ）の信号処理回路部は、第１の端子が第２配線に接続し、第２の端
子が第ｎ番目のゲート信号線に接続する第１トランジスタと、第１の端子が第１配線に接
続し、第２の端子は第ｎ－１段の信号処理回路部のリセット信号入力端子及び第ｎ＋１段
の信号処理回路部へスタート信号入力端子と接続する第２トランジスタと、第１トランジ
スタ及び第２トランジスタのゲート電位を制御する回路部とを設ける。
第ｎ＋１段（１＜ｎ＜ｍ）の信号処理回路部は、第１の端子が第４配線に接続し、第２
の端子が第ｎ＋１番目のゲート信号線に接続する第３トランジスタと、第１の端子が第３
配線に接続し、第２の端子は第ｎ段の信号処理回路部のリセット信号入力端子及び第ｎ＋
２段の信号処理回路部へスタート信号入力端子と接続する第４トランジスタと、第３トラ
ンジスタ及び第４トランジスタのゲート電位を制御する回路部とを設ける。
信号処理回路部をｍ段設けた場合において、第１乃至第４の配線が伝送する信号により
、順次信号処理回路部が選択されると共に、ゲート信号線に出力する信号又は電位を選択
可能とすることで、特定のゲート信号線に画素を駆動する信号を供給するように動作させ
ることができる。

ゲート信号線を選択する信号処理回路部に設けられる第１乃至第４のトランジスタは、
換言すれば以下のような構成を有する。
第ｎ段（１＜ｎ＜ｍ）の信号処理回路部の第１トランジスタは、クロック信号が入力さ
れるアクティブ状態と一定電位が入力される非アクティブ状態とを選択する信号が入力さ
れる第１の端子と、第ｎ番目のゲート信号線に信号を出力する第２の端子とを備えている
。第２トランジスタは、クロック信号が入力される第１の端子と、第ｎ－１段の信号処理
回路部のリセット信号及び第ｎ＋１段の信号処理回路部へスタート信号を出力する第２の
端子とを備えている。
第ｎ＋１段（１＜ｎ＜ｍ）の信号処理回路部の第３トランジスタは、クロック信号と同
期して、逆位相のクロック信号が入力されるアクティブ状態と一定電位が入力される非ア
クティブ状態とを選択する信号が入力される第１の端子と、第ｎ＋１番目のゲート信号線
に信号を出力する第２の端子とを備えている。第４トランジスタは、クロック信号と逆位
相のクロック信号が入力される第１の端子と、第ｎ段の信号処理回路部のリセット信号及
び第ｎ＋２段の信号処理回路部へスタート信号を出力する第２の端子とを備えている。
第１トランジスタ及び第３トランジスタが、ゲート信号線のアクティブ状態（選択信号
が出力される状態）又は非アクティブ状態（選択信号が出力されない状態、又は非選択信
号が出力され続ける状態）を制御するように動作し、第２トランジスタ及び第４トランジ
スタが、前段及び後段の信号処理回路部の動作を制御することで、特定のゲート信号線に
画素を駆動する信号を供給するように動作させることができる。

本発明の一態様は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ及
び第１の回路部を有する第１の信号処理回路と、第４のトランジスタ、第５のトランジス
タ、第６のトランジスタ及び第２の回路部を有する第２の信号処理回路と、第７のトラン
ジスタ及び第２の回路部を有する第３の信号処理回路と、を有する表示装置である。第１
の回路部の第１の出力端子は、第１のトランジスタのゲート及び第２のトランジスタのゲ
ートと電気的に接続される。第１の回路部の第２の出力端子は、第３のトランジスタのゲ
ートと電気的に接続される。第１の回路部の第１の入力端子は、第４のトランジスタの第
１の端子と電気的に接続される。第２の回路部の第１の出力端子は、第４のトランジスタ
のゲート及び第５のトランジスタのゲートと電気的に接続される。第２の回路部の第２の
出力端子は、第６のトランジスタのゲートと電気的に接続される。第２の回路部の第１の
入力端子は、第１のトランジスタの第１の端子と電気的に接続される。第２の回路部の第
２の入力端子は、第７のトランジスタの第１の端子と電気的に接続される。第３の回路部
の第１の出力端子は、第７のトランジスタのゲートと電気的に接続される。第３の回路部
の第１の入力端子は、第４のトランジスタの第１の端子と電気的に接続される。第１のト
ランジスタの第２の端子は、第７のトランジスタの第２の端子と電気的に接続される。第
３のトランジスタの第１の端子は、第６のトランジスタの第１の端子と電気的に接続され
る。第２のトランジスタの第１の端子及び第３のトランジスタの第２の端子は、第１のゲ
ート信号線と電気的に接続される。第５のトランジスタの第１の端子及び第６のトランジ
スタの第２の端子は、第２のゲート信号線と電気的に接続される。

なお、上記発明の一態様において、第１のトランジスタの第２の端子は、第１のクロッ
ク信号が入力される第１の配線と電気的に接続され、第２のトランジスタの第２の端子は
、第２のクロック信号又は第１の電圧が選択的に入力される第２の配線と電気的に接続さ
れ、第４のトランジスタの第２の端子は、第３のクロック信号が入力される第３の配線と
電気的に接続され、第５のトランジスタの第２の端子は、第４のクロック信号又は第２の
電圧が選択的に入力される第４の配線と電気的に接続されてもよい。

なお、上記発明の一態様において、第２のトランジスタのチャネル幅は、第１のトラン
ジスタのチャネル幅よりも大きく、第５のトランジスタのチャネル幅は、第４のトランジ
スタのチャネル幅よりも大きくてもよい。

なお、上記発明の一態様において、第１乃至第７のトランジスタは、同じ導電型である
であることを特徴とする表示装置。

なお、上記発明の一態様において、第１乃至第７のトランジスタは、チャネル形成領域
に酸化物半導体を含んでいてもよい。

なお、上記発明の一態様において、第２の回路部は、第８のトランジスタと、第９のト
ランジスタと、第１０のトランジスタと、インバータ回路と、を有していてもよい。第２
の回路部の第１の出力端子は、インバータ回路の入力端子、第８のトランジスタの第１の
端子、第９のトランジスタの第１の端子、及び第１０のトランジスタの第１の端子と電気
的に接続される。第２の回路部の第２の出力端子は、インバータ回路の出力端子、及び第
８のトランジスタのゲートと電気的に接続される。第２の回路部の第１の入力端子は、第
１０のトランジスタの第２の端子、及び第１０のトランジスタのゲートと電気的に接続さ
れる。第２の回路部の第２の入力端子は、第９のトランジスタのゲートと電気的に接続さ
れる。

本明細書等において、明示的に単数として記載されているものについては、単数である
ことが望ましい。ただし、これに限定されず、複数であることも可能である。同様に、明
示的に複数として記載されているものについては、複数であることが望ましい。ただし、
これに限定されず、単数であることも可能である。

本明細書等において、第１、第２、第３などの語句は、様々な要素、部材、領域、層、
区域を他のものと区別して記述するために用いられる。よって、第１、第２、第３などの
語句は、要素、部材、領域、層、区域などの数を限定するものではない。さらに、例えば
、「第１の」を「第２の」又は「第３の」などと置き換えることが可能である。

本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「
直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の
表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない
。また、「上」「下」の用語は説明の便宜のために用いる表現に過ぎない。

本明細書等において「電極」、「配線」及び「端子」の用語は、これらの構成要素を機
能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられること
があり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極
」や「配線」が一体となって形成されている場合などをも含む。また、「端子」は特定の
部位を指す場合に限定されず、例えば「第１の端子」というときは、それがトランジスタ
のソース電極又はドレイン電極に相当するものを含む場合、トランジスタのソース領域又
はドレイン領域として実質的に機能する領域と電気的に接続される導体を含む場合もある
。

本発明の一形態によれば、表示装置の駆動回路の構成において、配線を含めた回路の構
成を簡略化することが可能となる。すなわち、アクティブ状態（選択信号が出力される状
態）と非アクティブ状態（選択信号が出力されない状態、又は非選択信号が出力され続け
る状態）を制御する信号が入力される配線（クロック信号線など）を設けることで、部分
駆動可能な表示装置を提供することができる。

一実施形態に係る回路の構成を説明する図。 図１（Ａ）に示す回路の動作を説明するための真理値表の一例と、その動作を説明するための論理回路の一例。 図１（Ａ）に示す回路の動作を説明するための模式図の一例。 一実施形態に係る回路の構成を説明する図。 一実施形態に係る回路の構成を説明する図。 一実施形態に係る信号処理回路の構成を説明する図。 図６で示す信号処理回路の動作を説明するためのタイミングチャートの一例。 図６で示す信号処理回路の動作を説明するための模式図の一例。 図６で示す信号処理回路の動作を説明するための模式図の一例。 図６で示す信号処理回路の動作を説明するための模式図の一例。 図６で示す信号処理回路の動作を説明するためのタイミングチャートの一例。 図６で示す信号処理回路の動作を説明するためのタイミングチャートの一例。 一実施形態に係る信号処理回路の構成を説明する図。 一実施形態に係る信号処理回路の構成を説明する図。 一実施形態に係る信号処理回路の構成を説明する図。 一実施形態に係る信号処理回路の構成を説明する図。 信号処理回路に含まれる回路の一部の構成を説明する一例。 信号処理回路に含まれる回路の一部の構成を説明する一例。 一実施形態に係るシフトレジスタ回路の構成を説明する一例。 図１９で示すシフトレジスタ回路の動作を説明するためのタイミングチャートの一例。 一実施形態に係る表示装置の構成を説明する一例。 一実施形態に係る表示装置の画素の構成を説明する一例。 一実施形態に係る表示装置の画素の回路図と画素の構成を説明する一例。 一実施形態に係る表示装置の画素の構成を説明する一例。 一実施形態に係る表示装置の画素の動作を説明するためのタイミングチャートの一例。 一実施形態に係る表示装置の画素の構成を説明する一例。 本発明の技術的思想を具現化した機器の態様を例示する図。 本発明の技術的思想を具現化した機器の態様を例示する図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って実施の形態
の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同
一部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分
又は同様な機能を有する部分の詳細な説明は省略する。参照する図面において、大きさ、
層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそ
のスケールに限定されない。

（一実施形態に係る回路の構成について）
図１（Ａ）にトランジスタ１０１とトランジスタ１０２によって入力信号に対する出力
信号が制御される回路の一構成例を示す。

また、図１（Ａ）に示す回路を構成するトランジスタ１０１とトランジスタ１０２はｎ
チャネル型である場合を説明する。ｎチャネル型トランジスタは、ゲートとソースとの間
の電位差（Ｖｇｓ）が閾値電圧よりも大きくなるとオン状態となるトランジスタである。
なお、図１（Ａ）の回路はｐチャネル型のトランジスタに代替することも可能である。

図１（Ａ）に示す回路の接続関係は以下の通りである。トランジスタ１０１の第１の端
子（例えばソース電極とドレイン電極との一方）は、配線１１１と接続される。トランジ
スタ１０１の第２の端子（例えばソース電極とドレイン電極との他方）は、配線１１２と
接続される。トランジスタ１０２の第１の端子は、配線１１３と接続される。トランジス
タ１０２の第２の端子は、配線１１４と接続される。トランジスタ１０２のゲートは、ト
ランジスタ１０１のゲートと接続される。なお、トランジスタ１０１のゲートとトランジ
スタ１０２のゲートとの接続箇所をノードＮ１と示す。

配線１１１乃至１１４について以下に説明する。

配線１１１及び配線１１３には、クロック信号のようなデジタル信号が入力される。す
なわち、配線１１１及び配線１１３は、トランジスタ１０１などの回路を構成する素子に
クロック信号等の信号を伝達するための配線である。よって、配線１１１及び配線１１３
は、信号線又はクロック信号線としての機能を有する。

なお、配線１１１及び配線１１３に入力される信号のＨレベルの電位を便宜上電位Ｖ１
とし、配線１１１及び配線１１３に入力される信号のＬレベルの電位を便宜上電位Ｖ２と
する。

なお、配線１１１に入力される信号と、配線１１３に入力される信号との一方は、アク
ティブ状態と非アクティブ状態とのいずれかの状態になる。そして、配線１１１に入力さ
れる信号と、配線１１３に入力される信号との他方は、アクティブ状態になる。本明細書
等において、「信号が非アクティブ状態になる」とは、該信号が、一定の値（例えば電位
Ｖ１と等しい値、電位Ｖ２と等しい値又はグランド電位と等しい値など）になることをい
う。なお、本明細書等において、「信号がアクティブ状態になる」とは、「信号が非アク
ティブ状態になる」こと以外のことをいう。

配線１１２はトランジスタ１０１の出力側の端子（第２の端子）と接続されている。よ
って、配線１１２からは、トランジスタ１０１によって制御される信号が出力される。す
なわち、配線１１２は、トランジスタ１０１によって制御される出力信号を配線１１２と
接続される負荷等に伝達するための配線である。よって、配線１１２は、信号線又は出力
信号線としての機能を有する。

なお、配線１１１にデジタル信号が入力される場合は、配線１１２から出力される信号
もデジタル信号となる。そして、配線１１２から出力される信号のＨレベルの電位は、配
線１１１に入力される信号のＨレベルの電位（例えば電位Ｖ１）と概略等しいものとなる
。また、配線１１２から出力される信号のＬレベルの電位は、配線１１１に入力される信
号のＬレベルの電位（例えば電位Ｖ２）と概略等しいものとなる。

配線１１４はトランジスタ１０２の出力側の端子（第２の端子）と接続されている。よ
って、配線１１４からは、トランジスタ１０２によって制御される信号が出力される。す
なわち、配線１１４は、トランジスタ１０２によって制御される出力信号を配線１１４と
接続される負荷等に伝達するための配線である。よって、配線１１４は、信号線又は出力
信号線としての機能を有する。

なお、配線１１３にデジタル信号が入力される場合は、配線１１４から出力される信号
もデジタル信号となる。そして、配線１１４から出力される信号のＨレベルの電位は、配
線１１３に入力される信号のＨレベルの電位（例えば電位Ｖ１）と概略等しいものとなる
。配線１１４から出力される信号のＬレベルの電位は、配線１１３に入力される信号のＬ
レベルの電位（例えば電位Ｖ２）と概略等しいものとなる。

なお、図１（Ａ）で示す回路は表示装置のゲート信号線の駆動回路の一部として用いる
ことができる。その場合、配線１１２及び配線１１４との一方の配線は、画素部に延伸す
るように配設され、各画素に設けられるトランジスタ（例えば選択用トランジスタ）のゲ
ートと接続されるゲート信号線（ゲート線、走査線、選択線ともいう）としての機能を有
することとなる。また、配線１１２及び配線１１４の他方の配線は、転送信号（スタート
信号又はリセット信号）を伝達するための配線として用いることができる。

トランジスタ１０１とトランジスタ１０２が有する機能の例について説明する。

トランジスタ１０１は、配線１１１と配線１１２との間の導通状態を制御するスイッチ
としての機能を有する。または、トランジスタ１０１は、配線１１２の電位を上昇又は下
降させるタイミングを制御する機能を有する。または、トランジスタ１０１は、ノードＮ
１の電位を上昇させるタイミングを制御する機能を有する。

トランジスタ１０２は、配線１１３と配線１１４との間の導通状態を制御するスイッチ
としての機能を有する。または、トランジスタ１０２は、配線１１４の電位を上昇又は下
降させるタイミングを制御する機能を有する。または、トランジスタ１０２は、ノードＮ
１の電位を上昇させるタイミングを制御する機能を有する。

図２は、図１（Ａ）で示す回路の配線１１１の電位、配線１１４の電位、トランジスタ
１０１及びトランジスタ１０２の導通状態との組み合わせによって、少なくとも８つの動
作（動作ＤＲ１乃至ＤＲ８と示す）があることを示す図である。図２（Ａ）は、これらの
８つの動作を説明するための真理値表の例を示す。図２（Ｂ）は、これらの８つの動作を
実現するための論理回路の例を示す。

動作ＤＲ１では、配線１１１の電位は電位Ｖ１と等しくなり、配線１１３の電位は電位
Ｖ１と等しくなる。トランジスタ１０１はオン状態になり、配線１１１と配線１１２とは
導通状態になる。トランジスタ１０２はオン状態になり、配線１１３と配線１１４とは導
通状態になる。よって、配線１１１の電位は配線１１２に供給され、配線１１２の電位は
電位Ｖ１と等しくなる。配線１１３の電位は配線１１４に供給され、配線１１４の電位は
電位Ｖ１と等しくなる（図３（Ａ）参照）。

動作ＤＲ２では、配線１１１の電位は電位Ｖ１と等しくなり、配線１１３の電位は電位
Ｖ２と等しくなる。トランジスタ１０１はオン状態になり、配線１１１と配線１１２とは
導通状態になる。トランジスタ１０２はオン状態になり、配線１１３と配線１１４とは導
通状態になる。よって、配線１１１の電位は配線１１２に供給され、配線１１２の電位は
電位Ｖ１と等しくなる。配線１１３の電位は配線１１４に供給され、配線１１４の電位は
電位Ｖ２と等しくなる（図３（Ｂ）参照）。

動作ＤＲ３では、配線１１１の電位は電位Ｖ２と等しくなり、配線１１３の電位は電位
Ｖ１と等しくなる。トランジスタ１０１はオン状態になり、配線１１１と配線１１２とは
導通状態になる。トランジスタ１０２はオン状態になり、配線１１３と配線１１４とは導
通状態になる。よって、配線１１１の電位は配線１１２に供給され、配線１１２の電位は
電位Ｖ２と等しくなる。配線１１３の電位は配線１１４に供給され、配線１１４の電位は
電位Ｖ１と等しくなる（図３（Ｃ）参照）。

動作ＤＲ４では、配線１１１の電位は電位Ｖ２と等しくなり、配線１１３の電位は電位
Ｖ２と等しくなる。トランジスタ１０１はオン状態になり、配線１１１と配線１１２とは
導通状態になる。トランジスタ１０２はオン状態になり、配線１１３と配線１１４とは導
通状態になる。よって、配線１１１の電位は配線１１２に供給され、配線１１２の電位は
電位Ｖ２と等しくなる。配線１１３の電位は配線１１４に供給され、配線１１４の電位は
電位Ｖ２と等しくなる（図３（Ｄ）参照）。

動作ＤＲ５乃至ＤＲ８では、トランジスタ１０１はオフ状態になり、配線１１１と配線
１１２とは非導通状態になる。トランジスタ１０２はオフ状態になり、配線１１３と配線
１１４とは非導通状態になる。よって、配線１１２は、ハイインピーダンス状態（Ｚと示
す）になり、配線１１２の電位は動作ＤＲ５乃至ＤＲ８を行う前の値のままになる。配線
１１４は、ハイインピーダンス状態（Ｚと示す）になり、配線１１４の電位は動作ＤＲ５
乃至ＤＲ８を行う前の値のままになる（図３（Ｅ）、（Ｆ）、（Ｇ）、（Ｈ）参照）。

例えば、図１（Ａ）で示す回路が動作ＤＲ１を行った後に、動作ＤＲ５乃至ＤＲ８のい
ずれか１つの動作を行う場合、配線１１２の電位は電位Ｖ１と等しい状態となり、配線１
１４の電位は電位Ｖ１と等しい状態となる。また、図１（Ａ）で示す回路が動作ＤＲ２を
行った後に、動作ＤＲ５乃至ＤＲ８のいずれか１つの動作を行う場合、配線１１２の電位
は電位Ｖ１と等しい状態となり、配線１１４の電位は電位Ｖ２と等しい状態となる。また
、図１（Ａ）で示す回路が動作ＤＲ３を行った後に、動作ＤＲ５乃至ＤＲ８のいずれか１
つの動作を行う場合、配線１１２の電位は電位Ｖ２と等しい状態となり、配線１１４の電
位は電位Ｖ１と等しい状態となる。また、図１（Ａ）で示す回路が動作ＤＲ４を行った後
に、動作ＤＲ５乃至ＤＲ８のいずれか１つの動作を行う場合、配線１１２の電位は電位Ｖ
２と等しい状態となり、配線１１４の電位は電位Ｖ２と等しい状態となる。

なお、動作ＤＲ１、動作ＤＲ２又は動作ＤＲ３などのように、トランジスタ１０１及び
トランジスタ１０２がオン状態となり、且つ配線１１２の電位と配線１１４の電位との少
なくとも一方が電位Ｖ１と等しくなる場合、ノードＮ１の電位は、Ｖ１＋Ｖｔｈ１０１（
Ｖｔｈ１０１はトランジスタ１０１の閾値電圧）よりも高く、且つＶ１＋Ｖｔｈ１０２（
Ｖｔｈ１０２はトランジスタ１０２の閾値電圧）よりも高い値になる。また、動作ＤＲ４
などのように、トランジスタ１０１及びトランジスタ１０２がオン状態になり、且つ配線
１１２の電位と配線１１４の電位との両方が電位Ｖ２と等しくなる場合、ノードＮ１の電
位は、Ｖ２＋Ｖｔｈ１０１よりも高く、且つＶ２＋Ｖｔｈ１０２よりも高い値になる。ま
た、動作ＤＲ５、動作ＤＲ６、動作ＤＲ７又は動作ＤＲ８などのように、トランジスタ１
０１及びトランジスタ１０２がオフ状態になる場合、ノードＮ１の電位は、Ｖ２＋Ｖｔｈ
１０１よりも低く、且つＶ２＋Ｖｔｈ１０２よりも低い値（好ましくはＶ２と等しい値）
になる。

以上のように、図１（Ａ）で示す回路は、配線１１１の電位及び配線１１３の電位を制
御することにより、配線１１２の電位と配線１１４の電位とを等しくすることができるし
、異ならせることもできる。

配線１１１及び配線１１３には、上記の信号に限定されず、他にも様々な信号又は様々
な電圧を入力することができる。その一例について以下に説明する。

配線１１１に入力される信号のＨレベルの電位と、配線１１３に入力される信号のＨレ
ベルの電位とは、異ならせることが可能である。配線１１４にトランジスタ等の負荷が接
続される場合、配線１１４から出力される信号の振幅電圧は、トランジスタ等の負荷を駆
動するために大きくした方が好ましい場合がある。そのような場合、配線１１３に入力さ
れる信号のＨレベルの電位は、配線１１１に入力される信号のＨレベルの電位よりも高く
してもよい。このような措置により、消費電力の削減を図りつつ、大きい負荷を駆動する
ことが可能となる。

配線１１１と配線１１３の一方又は双方には、所定の電圧（例えば電圧Ｖ１又は電圧Ｖ
２）が供給されることが可能である。そのため、配線１１１又は配線１１３は、電源線と
しての機能を有することが可能である。なお、電圧Ｖ１とは、基準の電位（例えばグラン
ド電位）と電位Ｖ１との差と等しいものとする。電圧Ｖ２は、基準の電位（例えばグラン
ド電位）と電位Ｖ２との差と等しいものとする。

図１（Ａ）で示す回路は、図２（Ａ）の真理値表に示す動作（例えば動作ＤＲ１乃至Ｄ
Ｒ８）に限定されず、他にも様々な動作を行うことができる。その一例について以下に説
明する。

動作ＤＲ１乃至ＤＲ８において、トランジスタ１０１とトランジスタ１０２との一方が
オン状態となり、他方がオフ状態となることが可能である。この場合、トランジスタ１０
１のゲートと、トランジスタ１０２のゲートとは、異なる配線又は異なるノードと接続さ
れることが想定される。

また、配線１１１と配線１１３との一方又は双方を浮遊状態にすることが可能である。
すなわち、配線１１１と配線１１３との一方又は双方への信号又は電圧等の供給を止める
ことが可能である。例えば、動作ＤＲ５乃至ＤＲ８において、配線１１１及び配線１１３
との一方又は双方が浮遊状態になることが可能である。動作ＤＲ５乃至ＤＲ８では、トラ
ンジスタ１０１及びトランジスタ１０２はオフ状態になるため、配線１１１及び配線１１
３の電位は動作に影響しない。そのため、消費電力の削減を図るために、配線１１１及び
配線１１３の一方又は双方を浮遊状態にするとよいことになる。

別の例として、配線１１２と配線１１４との一方又は双方に、配線１１１又は配線１１
３とは異なる配線から、電位Ｖ２を供給することが可能である。特に、動作ＤＲ３、動作
ＤＲ４、動作ＤＲ５、動作ＤＲ６、動作ＤＲ７及び動作ＤＲ８の中の１つ以上において、
配線１１２に電位Ｖ２を供給するとよい。このような動作を実現するために、電位Ｖ２が
供給される配線と、配線１１２とをスイッチ（例えばトランジスタ）を介して接続すると
よい。また、動作ＤＲ２、動作ＤＲ４、動作ＤＲ５、動作ＤＲ６、動作ＤＲ７及び動作Ｄ
Ｒ８の中の１つ以上において、配線１１４に電位Ｖ２を供給するとよい。このような動作
を実現するために、電位Ｖ２が供給される配線と、配線１１４とをスイッチ（例えばトラ
ンジスタ）を介して接続するとよい。動作ＤＲ５乃至ＤＲ８では、配線１１２及び配線１
１４は浮遊状態になるため、配線１１２及び配線１１４の電位は、前の動作に依存する。
そこで、配線１１２及び配線１１４に、電位Ｖ２を供給することにより、前の動作に関係
なく、配線１１２及び配線１１４を電位Ｖ２に設定することができる。また、配線１１２
及び配線１１４は浮遊状態であるため、配線１１２及び配線１１４にはノイズが生じやす
くなる。そこで、配線１１２及び配線１１４に、電位Ｖ２を供給することにより、ノイズ
の低減を図ることができる。

なお、図１（Ａ）ではトランジスタが２つ設けられた回路の例を示すが、このような回
路に限定されず、同様な機能を発現する回路として様々な回路構成をとることができる。
その一例を図４に示す。

図４（Ａ）は、Ｎ（Ｎは自然数）個のトランジスタ３１（トランジスタ３１＿１乃至３
１＿Ｎと示す）を有する回路の例を示す。Ｎ個のトランジスタ３１の第１の端子は、各々
、Ｎ本の配線３２（配線３２＿１乃至３２＿Ｎと示す）と接続される。Ｎ個のトランジス
タ３１の第２の端子は、各々、Ｎ本の配線３３（配線３３＿１乃至３３＿Ｎと示す）と接
続される。Ｎ個のトランジスタ３１のゲートは、互いに接続される。例えば、トランジス
タ３１＿ｉ（ｉは１～Ｎのいずれか一）の第１の端子は、配線３２＿ｉと接続される。ト
ランジスタ３１＿ｉの第２の端子は、配線３３＿ｉと接続される。なお、トランジスタ３
１は、トランジスタ１０１又はトランジスタ１０２と同様の機能を有する。配線３２は、
配線１１１又は配線１１３と同様の機能を有する。配線３３は、配線１１２又は配線１１
４と同様の機能を有する。なお、トランジスタ３１の数が多すぎると、回路規模が大きく
なってしまう。そのため、Ｎは、２以上、５以下であることが好ましい。より好ましくは
、２又は３であることが好ましい。図４（Ｂ）は、３つのトランジスタを有する回路の例
を示す。

また、トランジスタ１０１とトランジスタ１０２との一方又は両方において、ゲートと
第２の端子との間に容量素子を接続することが可能である。図４（Ｃ）は、トランジスタ
１０１のゲートと第２の端子との間に容量素子１２１を接続し、トランジスタ１０２のゲ
ートと第２の端子との間に容量素子１２２を接続する例を示す。図４（Ｃ）で示す回路に
おいて、トランジスタ１０１のゲートと第２の端子との間の寄生容量、又はトランジスタ
１０２のゲートと第２の端子との間の寄生容量を用いて、ノードＮ１の電位を上昇させる
動作（ブートストラップ動作）を行う場合がある。この場合、トランジスタ１０１とトラ
ンジスタ１０２との一方又は両方において、ゲートと第２の端子との間に容量素子を接続
することにより、ノードＮ１の電位の上昇幅を大きくすることができる。

図１（Ａ）及び図４（Ａ）乃至（Ｃ）の各トランジスタのサイズの一例及び各配線幅の
一例などについて以下に説明する。

配線やノードの負荷が大きいほど、その負荷を充放電する時間が長くなる。つまり、配
線やノードの負荷が大きいほど、信号のなまりや遅延などが大きくなる。そこで、トラン
ジスタと接続される負荷が大きいほど、そのトランジスタのＷ／Ｌ（Ｗ：チャネル幅、Ｌ
：チャネル長）比を大きくすることが好ましい。これにより、信号のなまりや遅延を低減
することができる。したがって、配線１１４に画素等の負荷が接続される場合、配線１１
４の負荷は、配線１１２の負荷よりも大きくなる。よって、トランジスタ１０２のチャネ
ル幅は、トランジスタ１０１のチャネル幅よりも大きいことが好ましい。好ましくは、ト
ランジスタ１０２のチャネル幅は、トランジスタ１０１のチャネル幅の２倍以上、３０倍
未満である。より好ましくは、５倍以上２０倍以下である。さらに好ましくは８倍以上１
５倍未満である。

また、配線１１４に画素等の負荷が接続されると、配線１１４の負荷は、配線１１２の
負荷よりも大きくなる。そのため、配線１１３と配線１１４とが導通状態になるときの配
線１１３の電流値は、配線１１１と配線１１２とが導通状態になるときの配線１１１の電
流値よりも大きくなる。この結果、電圧降下による配線１１３の電位の減少幅は、電圧降
下による配線１１１の電位の減少幅よりも大きくなる。よって、配線１１３の一部の配線
幅は、配線１１１の一部の配線幅よりも大きいことが好ましい。これにより、配線１１３
の抵抗値を小さくすることができるため、電圧降下による配線１１３の電位の減少幅を小
さくすることができる。

また、配線１１４に画素等の負荷が接続されると、配線１１４の負荷は、配線１１２の
負荷よりも大きくなる。そのため、配線１１４の信号は、配線１１２よりも、なまりや遅
延が大きくなる。そこで、配線１１４の一部の配線幅を配線１１２の一部の配線幅よりも
大きくするとよい。これにより、配線１１４の抵抗値を小さくすることができるため、配
線１１４の信号のなまりや遅延を小さくすることができる。

配線１１２又は配線１１４には、表示装置の画素に設けられるトランジスタ等の負荷が
接続される場合がある。図１（Ｂ）は、配線１１４に液晶素子を含む画素が接続される場
合の例を示す。画素１０は、トランジスタ１１と、液晶素子１２と、容量素子１３（例え
ば保持容量）とを有する。トランジスタ１１の第１の端子は、配線２１（例えばソース信
号線、ビデオ信号線）と接続される。トランジスタ１１の第２の端子は、液晶素子１２の
第１の電極（例えば画素電極）と接続される。トランジスタ１１のゲートは、配線１１４
と接続される。容量素子１３の第１の電極は、配線２３（例えば容量線）と接続される。
容量素子１３の第２の電極は、液晶素子１２の第１の電極と接続される。液晶素子１２の
第２の電極（例えば共通電極）は、配線２２と接続される。

ただし、配線１１４には、図１（Ｂ）に示す画素１０に限定されず、他にも様々な負荷
を接続されることが可能である。例えば、配線１１４には、発光素子（例えばＥＬ素子）
、メモリ性を有する表示素子（例えば電気泳動表示素子）、電気泳動により階調を変化さ
せる表示素子、エレクトロデポジションにより階調を変化させる表示素子、エレクトロク
ロミック方式により階調を変化させる表示素子、ツイストボール方式により階調を変化さ
せる表示素子、電子インクを含む表示素子、及び色の付いた粒子を含む表示素子等の中の
いずれか１つを有する画素と接続されることが可能である。別の例として、配線１１４に
は、保護ダイオードが接続されることが可能である。別の例として、配線１１４には、デ
マルチプレクサ等の回路が接続されることが可能である。

配線１１４にトランジスタ等の負荷が接続される場合、配線１１４は配線１１２よりも
長くなる場合がある。または、配線１１４の面積は、配線１１２の面積よりも大きくなる
場合がある。そのため、図５（Ａ）に示すように、配線１１４に負荷が接続される場合、
配線１１４に保護回路１３０を設けるとよい。これにより、トランジスタ等の負荷を構成
する素子等が静電破壊により破壊されることを防止できる。

図５（Ｂ）は、保護回路１３０の例を示す。図５（Ｂ）に示す保護回路１３０は、Ｎ（
Ｎは自然数）個のトランジスタ１３１（トランジスタ１３１＿１乃至１３１＿Ｎと示す）
を有する。トランジスタ１３１＿ｉ（ｉは２乃至Ｎ－１のいずれか一）の第１の端子は、
トランジスタ１３１＿ｉ－１の第２の端子と接続される。トランジスタ１３１＿ｉの第２
の端子は、トランジスタ１３１＿ｉ＋１の第１の端子と接続される。トランジスタ１３１
＿ｉのゲートは、トランジスタ１３１＿ｉの第２の端子と接続される。なお、トランジス
タ１３１＿１は、第１の端子が配線１１４と接続されるところが、トランジスタ１３１＿
ｉと異なる。トランジスタ１３１＿Ｎは、第２の端子が配線１４１と接続されるところが
、トランジスタ１３１＿ｉと異なる。配線１４１には、所定の電圧（例えば電圧Ｖ２）が
供給される。

なお、図５（Ｂ）に示す保護回路１３０において、図５（Ｃ）に示すように、トランジ
スタ１３１＿１乃至１３１＿Ｎのゲートは、配線１４１と接続されることが可能である。

なお、配線１４１に電圧Ｖ１が供給される場合、図５（Ｂ）に示す保護回路において、
トランジスタ１３１＿ｉのゲートは、トランジスタ１３１＿ｉの第１の端子と接続され、
トランジスタ１３１＿１のゲートは、配線１１４と接続され、トランジスタ１３１＿Ｎの
ゲートは、トランジスタ１３１＿Ｎの第１の端子と接続されることが可能である。

なお、配線１４１に電圧Ｖ１が供給される場合、図５（Ｃ）に示す保護回路において、
トランジスタ１３１＿１乃至１３１＿Ｎのゲートは、配線１１４と接続されることが可能
である。

図１乃至図５で説明される回路の構成は、シリコンウエハなどの半導体基板、ＳＯＩ（
Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを使って作製される集積回路の全
部又は一部の構成として用いることができる。他の形態として、ガラスなどの絶縁基板上
に設けられた多結晶シリコン、非晶質シリコンなどの半導体膜にチャネル領域が形成され
るトランジスタを用いて、上記回路構成を実現することができる。半導体膜の材料として
、酸化物半導体を用いることもできる。

（一実施形態に係る信号処理回路について）
図６は、図１（Ａ）で示す回路構成を含む他の回路の一例を示す。図６は、表示装置に
おけるゲート信号線駆動回路、ソース信号線（ビデオ信号線）駆動回路などに用いること
ができる信号処理回路の一例である。

図６に示す信号処理回路は、トランジスタ１０１とトランジスタ１０２とに加え、トラ
ンジスタ２０１と、トランジスタ２０２と、トランジスタ２０３と、トランジスタ２０４
と、トランジスタ２０５と、回路３００とを有する。

トランジスタ２０１乃至２０５の極性は、トランジスタ１０１及びトランジスタ１０２
と同じ極性（例えばｎチャネル型）であると好ましい。シリコン半導体や酸化物半導体な
どを使ってトランジスタを作製できるからである。

回路３００は、１つ以上のトランジスタにより構成される。回路３００が有する１つ以
上のトランジスタの極性は、トランジスタ１０１及びトランジスタ１０２と同じ極性（例
えばｎチャネル型）であると好ましい。上記と同様に、シリコン半導体や酸化物半導体な
どを使ってトランジスタを作製できるからである。

図６に示す信号処理回路の接続関係について以下に説明する。トランジスタ２０１の第
１の端子は、配線１１５と接続される。トランジスタ２０１の第２の端子は、配線１１２
と接続される。トランジスタ２０２の第１の端子は、配線１１５と接続される。トランジ
スタ２０２の第２の端子は、配線１１４と接続される。トランジスタ２０２のゲートは、
トランジスタ２０１のゲートと接続される。トランジスタ２０３の第１の端子は、配線１
１５と接続される。トランジスタ２０３の第２の端子は、ノードＮ１と接続される。トラ
ンジスタ２０３のゲートは、トランジスタ２０１のゲートと接続される。トランジスタ２
０４の第１の端子は、配線１１６と接続される。トランジスタ２０４の第２の端子は、ノ
ードＮ１と接続される。トランジスタ２０４のゲートは、配線１１６と接続される。トラ
ンジスタ２０５の第１の端子は、配線１１５と接続される。トランジスタ２０５の第２の
端子は、ノードＮ１と接続される。トランジスタ２０５のゲートは、配線１１７と接続さ
れる。回路３００は、その構成に応じて、様々な配線（例えば配線１１１乃至１１７の中
の１つ以上の配線）と接続されるとよい。図６の例では、回路３００は、ノードＮ１とト
ランジスタ２０１のゲートと接続される。

なお、トランジスタ２０１のゲートと、トランジスタ２０２のゲートと、トランジスタ
２０３のゲートと、回路３００との接続箇所をノードＮ２とする。

配線１１５、配線１１６、配線１１７について以下に説明する。

配線１１５には、所定の電圧（例えば電圧Ｖ２）が供給される。すなわち、配線１１５
は、電源回路等の外部回路から図６で示す信号処理回路に電圧（例えば電圧Ｖ２）を伝達
するための配線である。よって、配線１１５は、電源線、負電源線又はグランド線などと
しての機能を有する。

配線１１６には、信号（例えばスタート信号）が入力される。すなわち、配線１１６は
、タイミングコントローラ等の外部回路、又は別の回路から図６で示す信号処理回路に信
号（例えばスタート信号）を伝達するための配線である。よって、配線１１６は、信号線
、又はスタート信号線としての機能を有する。また、配線１１６に入力されるＨレベルの
信号の電位は、電位Ｖ１と略等しいものとなり、配線１１６に入力される信号のＬレベル
の電位は、電位Ｖ２と略等しいものとなる。

配線１１７には、信号（例えばリセット信号）が入力される。すなわち、配線１１７は
、タイミングコントローラ等の外部回路、又は別の回路から図６で示す信号処理回路に信
号（例えばリセット信号）を伝達するための配線である。よって、配線１１７は、信号線
、又はリセット信号線としての機能を有する。また、配線１１７に入力されるＨレベルの
信号の電位は、電位Ｖ１と略等しいものとなり、配線１１７に入力される信号のＬレベル
の電位は、電位Ｖ２と略等しいものとなる。

なお、配線１１５には、電源回路等の外部回路から電圧が供給されることが可能である
。また、配線１１６及び配線１１７には、タイミングコントローラ等の外部回路、又は信
号処理回路と同じ基板に形成された別の回路から信号が入力されることが可能である。

トランジスタ２０１乃至２０５が有する機能の例について以下に説明する。

トランジスタ２０１は、配線１１５と配線１１２との導通状態を制御するスイッチとし
ての機能を有する。または、トランジスタ２０１は、配線１１２の電位を一定の電位（例
えば配線１１５の電位）に維持する機能を有する。

トランジスタ２０２は、配線１１５と配線１１４との間の導通状態を制御するスイッチ
としての機能を有する。または、トランジスタ２０２は、配線１１４の電位を一定の電位
（例えば配線１１５の電位）に維持する機能を有する。

トランジスタ２０３は、配線１１５とノードＮ１との間の導通状態を制御するスイッチ
としての機能を有する。または、トランジスタ２０３は、ノードＮ１の電位を一定の電位
（例えば配線１１５の電位）に維持する機能を有する。

トランジスタ２０４は、配線１１６とノードＮ１との導通状態を制御するスイッチとし
ての機能を有する。または、トランジスタ２０４は、入力端子が配線１１６と接続され、
出力端子がノードＮ１と接続されるダイオードとしての機能を有する。または、トランジ
スタ２０４は、ノードＮ１の電位を上昇させるタイミングを制御する機能を有する。また
は、トランジスタ２０４は、ノードＮ１を浮遊状態にするタイミングを制御する機能を有
する。または、トランジスタ２０４は、信号処理回路のセット動作のタイミングを制御す
る機能を有する。

トランジスタ２０５は、配線１１５とノードＮ１との間の導通状態を制御するスイッチ
としての機能を有する。トランジスタ２０５は、ノードＮ１の電位を下降させるタイミン
グを制御するスイッチとしての機能を有する。または、トランジスタ２０５は、信号処理
回路のリセット動作のタイミングを制御する機能を有する。

回路３００が有する機能の一例について以下に説明する。

回路３００は、ノードＮ２の電位を制御する制御回路としての機能を有する。または、
回路３００は、トランジスタ２０１乃至２０３の導通状態を制御する機能を有する。また
は、回路３００は、ノードＮ１の電位を反転してノードＮ２に出力するインバータ回路と
しての機能を有する。

図６に示す信号処理回路の動作の一例について、配線１１１に入力される信号と配線１
１３に入力される信号との双方がアクティブ状態である場合と、配線１１１に入力される
信号がアクティブ状態であり、且つ配線１１３に入力される信号が非アクティブ状態であ
る場合とに分けて以下に説明する。なお、配線１１１には、クロック信号が入力されるも
のとし、配線１１２には、アクティブ状態の場合に、配線１１１に入力されるクロック信
号と位相が同じであるクロック信号が入力され、非アクティブ状態の場合に、電圧Ｖ２又
はＬレベルの信号が入力されるものとする。

まず、配線１１１に入力される信号と配線１１３に入力される信号との双方がアクティ
ブ状態である場合の動作の例について、図７（Ａ）に示すタイミングチャートを参照して
説明する。図７（Ａ）に示すタイミングチャートは、期間Ａ１乃至Ｅ１（各期間を１ゲー
ト選択期間ともいう）を有する。

期間Ａ１では、配線１１１の電位（Ｖ１１１と示す）は電位Ｖ２と等しくなる。配線１
１３の電位（Ｖ１１３と示す）は電位Ｖ２と等しくなる。配線１１６の電位（Ｖ１１６と
示す）は電位Ｖ１と等しくなる。配線１１７の電位（Ｖ１１７と示す）は電位Ｖ２と等し
くなる。これにより、トランジスタ２０４はオン状態になり、配線１１６とノードＮ１と
は導通状態になる。トランジスタ２０５はオフ状態になり、配線１１５とノードＮ１とは
非導通状態になる。よって、ノードＮ１には配線１１６の電位が供給され、ノードＮ１の
電位（ＶＮ１と示す）は上昇し始める。

その後、ノードＮ１の電位は、Ｖ２＋Ｖｔｈ１０１（Ｖｔｈ１０１はトランジスタ１０
１の閾値電圧）よりも高く、且つＶ２＋Ｖｔｈ１０２（Ｖｔｈ１０２はトランジスタ１０
２の閾値電圧）よりも高い値まで上昇する。このとき、回路３００は、電位（例えば電位
Ｖ２）をノードＮ２に供給し、ノードＮ２の電位（ＶＮ２と示す）は、Ｖ２となる。ただ
し、ノードＮ２の電位は、Ｖ２＋Ｖｔｈ２０１（Ｖｔｈ２０１はトランジスタ２０１の閾
値電圧）未満、Ｖ２＋Ｖｔｈ２０２（Ｖｔｈ２０２はトランジスタ２０２の閾値電圧）未
満、及びＶ２＋Ｖｔｈ２０３（Ｖｔｈ２０３はトランジスタ２０３の閾値電圧）未満であ
ればよい。これにより、トランジスタ１０１はオン状態になり、配線１１１と配線１１２
とは導通状態になる。トランジスタ１０２はオン状態になり、配線１１３と配線１１４と
は導通状態になる。トランジスタ２０１はオフ状態になり、配線１１５と配線１１２とは
非導通状態になる。トランジスタ２０２はオフ状態になり、配線１１５と配線１１４とは
非導通状態になる。トランジスタ２０３はオフ状態になり、配線１１５とノードＮ１とは
非導通状態になる。よって、配線１１２には配線１１１の電位が供給され、配線１１２の
電位（Ｖ１１２と示す）は電位Ｖ２と等しくなる。配線１１４には配線１１３の電位が供
給され、配線１１４の電位（Ｖ１１４と示す）は電位Ｖ２と等しくなる。

その後、ノードＮ１の電位は、Ｖ１－Ｖｔｈ２０４（Ｖｔｈ２０４はトランジスタ２０
４の閾値電圧）に到達する。これにより、トランジスタ２０４はオフ状態になり、配線１
１６とノードＮ１とは非導通状態になる。よって、ノードＮ１は浮遊状態になり、ノード
Ｎ１の電位はＶ１－Ｖｔｈ２０４に維持される（図８（Ａ）参照）。すなわち、期間Ａ１
では、トランジスタ１０１及びトランジスタ１０２によって構成される回路は、図２（Ａ
）に示した動作ＤＲ４を行う。

期間Ｂ１では、配線１１１の電位は電位Ｖ１と等しくなる。配線１１３の電位は電位Ｖ
１と等しくなる。配線１１６の電位は電位Ｖ２と等しくなる。配線１１７の電位は電位Ｖ
２と等しいままになる。ノードＮ１は浮遊状態のままになり、ノードＮ１の電位はＶ１－
Ｖｔｈ２０４のままになる。ノードＮ２の電位は、Ｖ２のままになる。

これにより、トランジスタ２０１はオフ状態のままになり、配線１１５と配線１１２と
は非導通状態のままになる。トランジスタ２０２はオフ状態のままになり、配線１１５と
配線１１４とは非導通状態のままになる。トランジスタ２０３はオフ状態のままになり、
配線１１５とノードＮ１とは非導通状態のままになる。トランジスタ２０４はオフ状態の
ままになり、配線１１６とノードＮ１とは非導通状態のままになる。トランジスタ２０５
はオフ状態のままになり、配線１１５とノードＮ１とは非導通状態のままになる。トラン
ジスタ１０１はオン状態のままになり、配線１１１と配線１１２とは導通状態のままにな
る。トランジスタ１０２はオン状態のままになり、配線１１３と配線１１４とは導通状態
のままになる。

よって、配線１１１の電位は配線１１２に供給され、配線１１２の電位は上昇し始める
。配線１１３の電位は配線１１４に供給され、配線１１４の電位は上昇し始める。このと
き、ノードＮ１は浮遊状態のままになっている。そのため、ノードＮ１の電位は、トラン
ジスタ１０１のゲートと第２の端子との間の寄生容量、及びトランジスタ１０２のゲート
と第２の端子との間の寄生容量により、上昇する。

最終的には、ノードＮ１の電位は、Ｖ１＋Ｖｔｈ１０１よりも高く、且つＶ１＋Ｖｔｈ
１０２よりも高い値にまで到達する。したがって、配線１１２の電位は電位Ｖ１と等しい
値にまで上昇することができる。配線１１４の電位は電位Ｖ１と等しい値にまで上昇する
ことができる（図８（Ｂ）参照）。すなわち、期間Ｂ１では、トランジスタ１０１及びト
ランジスタ１０２によって構成される回路は、図２（Ａ）に示した動作ＤＲ１を行う。

期間Ｃ１では、配線１１１の電位は電位Ｖ２と等しくなる。配線１１３の電位は電位Ｖ
２と等しくなる。配線１１６の電位は電位Ｖ２と等しいままになる。配線１１７の電位は
電位Ｖ１と等しくなる。これにより、トランジスタ２０４はオフ状態のままになり、配線
１１６とノードＮ１とは非導通状態のままになる。トランジスタ２０５はオン状態になり
、配線１１５とノードＮ１とは導通状態になる。よって、配線１１５の電位はノードＮ１
に供給され、ノードＮ１の電位は電位Ｖ２と等しくなる。

これにより、トランジスタ１０１はオフ状態になり、配線１１１と配線１１２とは非導
通状態になる。トランジスタ１０２はオフ状態になり、配線１１３と配線１１４とは非導
通状態になる。このとき、回路３００は電位（例えば電位Ｖ１）をノードＮ２に供給し、
ノードＮ２の電位は、Ｖ２＋Ｖｔｈ２０１よりも高く、Ｖ２＋Ｖｔｈ２０２よりも高く、
且つＶ２＋Ｖｔｈ２０３よりも高い値になる。

これにより、トランジスタ２０１はオン状態になり、配線１１５と配線１１２とは導通
状態になる。トランジスタ２０２はオン状態になり、配線１１５と配線１１４とは導通状
態になる。トランジスタ２０３はオン状態になり、配線１１５とノードＮ１とは導通状態
になる。よって、配線１１２には配線１１５の電位が供給され、配線１１２の電位は電位
Ｖ２と等しくなる。配線１１４には配線１１５の電位が供給され、配線１１４の電位は電
位Ｖ２と等しくなる（図９（Ａ）参照）。すなわち、期間Ｃ１では、トランジスタ１０１
及びトランジスタ１０２によって構成される回路は、図２（Ａ）に示した動作ＤＲ８を行
う。

期間Ｄ１及び期間Ｅ１では、配線１１１の電位は電位Ｖ１と電位Ｖ２との一方（期間Ｄ
１では電位Ｖ１、期間Ｅ１では電位Ｖ２）と等しくなる。配線１１３の電位は電位Ｖ１と
電位Ｖ２との一方（期間Ｄ１では電位Ｖ１、期間Ｅ１では電位Ｖ２）と等しくなる。配線
１１６の電位は電位Ｖ２と等しいままになる。配線１１７の電位は電位Ｖ２と等しくなる
。このとき、回路３００は電位（例えば電位Ｖ１）をノードＮ２に供給したままになり、
ノードＮ２の電位は、Ｖ２＋Ｖｔｈ２０１よりも高く、Ｖ２＋Ｖｔｈ２０２よりも高く、
且つＶ２＋Ｖｔｈ２０３よりも高い値のままになる。

これにより、トランジスタ２０４はオフ状態のままになり、配線１１６とノードＮ１と
は非導通状態のままになる。トランジスタ２０５はオフ状態になる。トランジスタ２０３
はオン状態のままになり、配線１１５とノードＮ１とは導通状態のままになる。よって、
ノードＮ１には配線１１５の電位が供給されたままになり、ノードＮ１の電位は電位Ｖ２
と等しいままになる。これにより、トランジスタ１０１はオフ状態のままになり、配線１
１１と配線１１２とは非導通状態のままになる。トランジスタ１０２はオフ状態のままに
なり、配線１１３と配線１１４とは非導通状態のままになる。トランジスタ２０１はオン
状態のままになり、配線１１５と配線１１２とは導通状態のままになる。トランジスタ２
０２はオン状態のままになり、配線１１５と配線１１４とは導通状態のままになる。よっ
て、配線１１２には配線１１５の電位が供給されたままになり、配線１１２の電位は電位
Ｖ２と等しいままになる。配線１１４には配線１１５の電位が供給されたままになり、配
線１１４の電位は電位Ｖ２と等しいままになる（図９（Ｂ）参照）。すなわち、期間Ｄ１
では、トランジスタ１０１及びトランジスタ１０２によって構成される回路は、図２（Ａ
）に示した動作ＤＲ５を行う。また、期間Ｅ１では、トランジスタ１０１及びトランジス
タ１０２によって構成される回路は、図２（Ａ）に示した動作ＤＲ８を行う。

次に、配線１１１に入力される信号がアクティブ状態であり、且つ配線１１３に入力さ
れる信号が非アクティブ状態である場合の動作の例について、図７（Ｂ）に示すタイミン
グチャートを参照して説明する。図７（Ｂ）に示すタイミングチャートは、期間Ａ２乃至
Ｅ２（各期間を１ゲート選択期間ともいう）を有する。

期間Ａ２では、図６で示す信号処理回路は、期間Ａ１と同様の動作を行う。そのため、
期間Ａ２における動作の説明を省略する。すなわち、期間Ａ２では、トランジスタ１０１
及びトランジスタ１０２によって構成される回路は、図２（Ａ）に示した動作ＤＲ４を行
う。

期間Ｂ２では、配線１１３の電位が電位Ｖ２と等しいままであるところが、期間Ｂ１と
異なる。そのため、期間Ｂ２では、配線１１４の電位は電位Ｖ２と等しいままとなる（図
１０（Ａ）参照）。すなわち、期間Ｂ２では、トランジスタ１０１及びトランジスタ１０
２によって構成される回路は、図２（Ａ）に示した動作ＤＲ２を行う。

期間Ｃ２では、図６で示す信号処理回路は、期間Ｃ１と同様の動作を行う。そのため、
期間Ｃ２における動作の説明を省略する。すなわち、期間Ｃ２では、トランジスタ１０１
及びトランジスタ１０２によって構成される回路は、図２（Ａ）に示した動作ＤＲ８を行
う。

期間Ｄ２及び期間Ｅ２では、配線１１３の電位が電位Ｖ２と等しいままであるところが
、期間Ｄ１及び期間Ｅ１と異なる（図１０（Ｂ）参照）。すなわち、期間Ｄ２では、トラ
ンジスタ１０１及びトランジスタ１０２によって構成される回路は、図２（Ａ）に示した
動作ＤＲ６を行う。また、期間Ｅ２では、トランジスタ１０１及びトランジスタ１０２に
よって構成される回路は、図２（Ａ）に示した動作ＤＲ８を行う。

以上のように、図６で示す信号処理回路は、配線１１３に入力する信号をアクティブ状
態とするのか、非アクティブ状態とするのかを制御することによって、配線１１２の電位
と配線１１４の電位との双方を電位Ｖ１と等しくするのか、配線１１２の電位と配線１１
４の電位との一方を電位Ｖ１と等しくし、他方を電位Ｖ２と等しくするのかを制御するこ
とができる。

配線１１５乃至１１７は、上述した信号又は電圧に限定されず、他にも様々な信号又は
様々な電圧を入力することが可能である。その一例について説明する。

配線１１５に、信号（例えば配線１１１に入力される信号の反転信号等）を入力するこ
とが可能である。すなわち、配線１１５は、配線１１１に入力される信号の反転信号等の
信号を図６に示す信号処理回路に伝達する配線であることが可能である。よって、配線１
１５は、信号線、クロック信号線又は反転クロック信号線としての機能を有することが可
能である。配線１１５に信号が入力されることにより、配線１１５と接続されるトランジ
スタ（例えばトランジスタ２０１、トランジスタ２０２又はトランジスタ２０３など）に
逆バイアスを印加することができるので、トランジスタの劣化を抑制することができる。

なお、配線１１５に信号を入力する場合、配線１１５にはタイミングコントローラ等の
外部回路、又は信号処理回路と同じ基板に形成された別の回路から信号が入力されること
が可能である。

図６で示す信号処理回路は、図７（Ａ）及び図７（Ｂ）に示すタイミングチャートに限
定されず、他にも様々なタイミングチャートを用いることが可能である。その一例につい
て以下に説明する。

図７（Ａ）に示すタイミングチャートにおいて、配線１１１に入力される信号と配線１
１３に入力される信号との双方を非平衡にすることができる。同様に、図７（Ｂ）に示す
タイミングチャートにおいて、配線１１１に入力される信号を非平衡にすることができる
。平衡の信号とは、Ｈレベルの時間とＬレベルの時間とが概略等しいことをいう。非平衡
の信号とは、平衡の信号ではない信号のことをいう。図１１（Ａ）は、図７（Ａ）に示す
タイミングチャートにおいて、配線１１１に入力される信号と配線１１３に入力される信
号との双方を非平衡にした場合のタイミングチャートを示す。また、図１１（Ａ）では、
配線１１１に入力される信号と配線１１３に入力される信号とにおいて、Ｈレベルの時間
がＬレベルの時間よりも短い例を示す。

図７（Ａ）に示すタイミングチャートにおいて、配線１１１に入力される信号を非平衡
とすることができる。同様に、図７（Ｂ）に示すタイミングチャートにおいて、配線１１
１に入力される信号を非平衡とすることができる。図１１（Ｂ）は、図７（Ａ）に示すタ
イミングチャートにおいて、配線１１１に入力される信号を非平衡とした場合のタイミン
グチャートを示す。

図７（Ａ）、（Ｂ）、図１１（Ａ）、（Ｂ）に示すタイミングチャートにおいて、配線
１１１に入力される信号及び／又は配線１１３に入力される信号を多相のクロック信号に
することができる。なお、配線１１１に入力される信号と配線１１３に入力される信号と
は、３相、４相、６相又は８相のクロック信号であるとよい。これにより、消費電力を削
減しつつ、信号の数の増加を抑制することができる。図１２（Ａ）は、図７（Ａ）に示す
タイミングチャートにおいて、配線１１１に入力される信号と配線１１３に入力される信
号とを、３相のクロック信号にした例を示す。

図７（Ａ）、（Ｂ）、図１１（Ａ）、（Ｂ）、図１２（Ａ）に示すタイミングチャート
において、期間Ｅ１において、ノードＮ２の電位は、Ｖ２＋Ｖｔｈ２０１未満、Ｖ２＋Ｖ
ｔｈ２０２未満、及びＶ２＋Ｖｔｈ２０３未満となることができる。より好ましくは、ノ
ードＮ２の電位は、Ｖ２となることが可能である。これにより、トランジスタ２０１乃至
２０３がオン状態になる時間を短くすることができるので、トランジスタ２０１乃至２０
３の劣化（例えば閾値電圧のシフト又は移動度の低下など）を低減することができる。図
１２（Ｂ）は、図７（Ａ）に示すタイミングチャートにおいて、期間Ｅ１におけるノード
Ｎ２の電位がＶ２となる場合のタイミングチャートを示す。

上記のような動作をすることができる信号処理回路は図６で示すものに限定されず、他
にも様々な構成とすることができる。その一例について説明する。

図６に示す信号処理回路において、トランジスタ２０４の第１の端子は、配線１１８と
接続されることができる。または、図６に示す信号処理回路に、第１の端子が配線１１８
と接続され、第２の端子がノードＮ１と接続され、ゲートが配線１１６と接続されたトラ
ンジスタを新たに設けることができる。配線１１８は、所定の電圧（例えば電圧Ｖ１）が
供給される配線であり、電源線又は正電源線としての機能を有する。ただし、配線１１８
には、少なくとも期間Ａ１及び期間Ａ２においてＨレベルとなる信号（例えば配線１１１
に入力される信号の反転信号）が入力されることも可能である。なお、図１３（Ａ）は、
図６に示す信号処理回路において、トランジスタ２０４の第１の端子が配線１１８と接続
された回路を示す。

図６、図１３（Ａ）に示す信号処理回路において、トランジスタ２０１とトランジスタ
２０２との一方を省略することができる。こうすれば、トランジスタ数の削減を図ること
ができるため、歩留まりの向上、信頼性の向上を図ることができる。図１３（Ｂ）は、図
６に示す信号処理回路において、トランジスタ２０１を省略した場合の回路を示す。なお
、配線１１４に画素等の負荷が接続される場合、トランジスタ２０１を省略することが好
ましい。なお、配線１１３に入力される信号が非アクティブ状態になる場合、トランジス
タ２０１を省略することが好ましい。

図６、図１３（Ａ）、（Ｂ）に示す信号処理回路において、トランジスタ２２１とトラ
ンジスタ２２２とを設けることができる。トランジスタ２２１の第１の端子は配線１１５
と接続される。トランジスタ２２１の第２の端子は配線１１２と接続される。トランジス
タ２２１のゲートは配線１１７と接続される。トランジスタ２２２の第１の端子は配線１
１５と接続される。トランジスタ２２２の第２の端子は配線１１４と接続される。トラン
ジスタ２２２のゲートは配線１１７と接続される。期間Ｃ１及び期間Ｃ２において、トラ
ンジスタ２２１はオン状態になり、配線１１５と配線１１２とは導通状態になる。そのた
め、期間Ｃ１及び期間Ｃ２において、配線１１２の電位の立ち下がり時間を短くすること
ができる。期間Ｃ１及び期間Ｃ２において、トランジスタ２２２はオン状態になり、配線
１１５と配線１１４とは導通状態になる。そのため、期間Ｃ１及び期間Ｃ２において、配
線１１４の電位の立ち下がり時間を短くすることができる。なお、図１４（Ａ）は、図６
に示す信号処理回路において、トランジスタ２２１とトランジスタ２２２とを設けた場合
の回路を示す。

なお、図６、図１３（Ａ）、（Ｂ）に示す信号処理回路において、トランジスタ２２１
とトランジスタ２２２との一方のみを設けることが可能である。特に、配線１１４に画素
等の負荷が接続される場合、トランジスタ２２２のみを設けることが好ましい。特に、配
線１１３に入力される信号が非アクティブ状態になる場合、トランジスタ２２２のみを設
けることが好ましい。

図６、図１３（Ａ）、（Ｂ）、図１４（Ａ）に示す信号処理回路において、トランジス
タ２２３を設けることができる。トランジスタ２２３の第１の端子は配線１１５と接続さ
れる。トランジスタ２２３の第２の端子はノードＮ２と接続される。トランジスタ２２３
のゲートは配線１１６と接続される。期間Ａ１及び期間Ａ２において、トランジスタ２２
３はオン状態になり、配線１１５とノードＮ２とは導通状態になる。そのため、期間Ａ１
及び期間Ａ２において、ノードＮ２の電位の立ち下がり時間を短くすることができる。な
お、図１４（Ｂ）は、図６に示す信号処理回路において、トランジスタ２２３を設けた場
合の回路を示す。

図６、図１３（Ａ）、（Ｂ）、図１４（Ａ）、（Ｂ）に示す信号処理回路において、ト
ランジスタ２２４を設けることができる。トランジスタ２２４の第１の端子は配線１１８
と接続される。トランジスタ２２４の第２の端子はノードＮ２と接続される。トランジス
タ２２４のゲートは配線１１７と接続される。期間Ｃ１及び期間Ｃ２において、トランジ
スタ２２４はオン状態になり、配線１１８とノードＮ２とは導通状態になる。そのため、
期間Ｃ１及び期間Ｃ２において、ノードＮ２の電位の立ち上がり時間を短くすることがで
きる。なお、図１５（Ａ）は、図６に示す信号処理回路において、トランジスタ２２４を
設けた場合の回路を示す。

図６、図１３（Ａ）、（Ｂ）、図１４（Ａ）、（Ｂ）、図１５（Ａ）に示す信号処理回
路において、トランジスタ２２５とトランジスタ２２６とを設けることができる。トラン
ジスタ２２５の第１の端子は配線１１２と接続される。トランジスタ２２５の第２の端子
は、ノードＮ１と接続される。トランジスタ２２５のゲートは配線１１１と接続される。
トランジスタ２２６の第１の端子は配線１１４と接続される。トランジスタ２２６の第２
の端子はノードＮ１と接続される。トランジスタ２２６のゲートは配線１１１と接続され
る。期間Ｄ１及び期間Ｄ２において、トランジスタ２２５はオン状態になり、配線１１２
とノードＮ１とは導通状態になる。期間Ｄ１及び期間Ｄ２において、トランジスタ２２６
はオン状態になり、配線１１４とノードＮ１とは導通状態になる。なお、図１５（Ｂ）は
、図６に示す信号処理回路において、トランジスタ２２５とトランジスタ２２６とを設け
た場合の回路を示す。

なお、図６、図１３（Ａ）、（Ｂ）、図１４（Ａ）、（Ｂ）、図１５（Ａ）に示す信号
処理回路において、トランジスタ２２５とトランジスタ２２６との一方のみを設けること
が可能である。特に、配線１１４に画素等の負荷が接続される場合、トランジスタ２２６
のみを設けることが好ましい。特に、配線１１３に入力される信号が非アクティブ状態に
なる場合、トランジスタ２２６のみを設けることが好ましい。

なお、トランジスタ２２５のゲートは、配線１１３と接続されることが可能である。ま
た、トランジスタ２２６のゲートは、配線１１３と接続されることが可能である。

なお、トランジスタ２２５又はトランジスタ２２６を設ける場合、トランジスタ２０３
を省略することが可能である。

図６、図１３（Ａ）、（Ｂ）、図１４（Ａ）、（Ｂ）、図１５（Ａ）、（Ｂ）に示す信
号処理回路において、トランジスタ２２７を設けることができる。トランジスタ２２７の
第１の端子は配線１１６と接続される。トランジスタ２２７の第２の端子はノードＮ１と
接続される。トランジスタ２２７のゲートは配線１１９と接続される。配線１１９は、信
号（例えば配線１１１に入力される信号の反転信号、又は配線１１１に入力される信号か
ら位相がずれた信号）が入力される配線であり、信号線、クロック信号線又は反転クロッ
ク信号線などとしての機能を有する。また、配線１１９に入力される信号は、デジタル信
号である。そして、配線１１９に入力される信号のＨレベルの電位は、配線１１１に入力
される信号のＨレベルの電位（例えば電位Ｖ１）と略等しいものとなる。配線１１９に入
力される信号のＬレベルの電位は、配線１１１に入力される信号のＬレベルの電位（例え
ば電位Ｖ２）と略等しいものとなる。例えば、期間Ａ１、期間Ｃ１、期間Ｅ１、期間Ａ２
、期間Ｃ２及び期間Ｄ２において、トランジスタ２２７はオン状態になり、配線１１６と
ノードＮ１とは導通状態になる。なお、図１６（Ａ）は、図６に示す信号処理回路におい
て、トランジスタ２２７を設けた場合の回路を示す。

図６、図１３（Ａ）、（Ｂ）、図１４（Ａ）、（Ｂ）、図１５（Ａ）、（Ｂ）、図１６
（Ａ）に示す信号処理回路において、トランジスタ２２８とトランジスタ２２９とを設け
ることができる。トランジスタ２２８の第１の端子は配線１１５と接続される。トランジ
スタ２２８の第２の端子は配線１１２と接続される。トランジスタ２２８のゲートは配線
１１９と接続される。トランジスタ２２９の第１の端子は配線１１５と接続される。トラ
ンジスタ２２９の第２の端子は配線１１４と接続される。トランジスタ２２９のゲートは
配線１１９と接続される。例えば、期間Ａ１、期間Ｃ１、期間Ｅ１、期間Ａ２、期間Ｃ２
及び期間Ｅ２において、トランジスタ２２８はオン状態になり、配線１１５と配線１１２
とは導通状態になる。期間Ａ１、期間Ｃ１、期間Ｅ１、期間Ａ２、期間Ｃ２及び期間Ｅ２
において、トランジスタ２２９はオン状態になり、配線１１５と配線１１４とは導通状態
になる。なお、図１６（Ｂ）は、図６に示す信号処理回路において、トランジスタ２２８
及びトランジスタ２２９を設けた場合の回路を示す。

なお、図６、図１３（Ａ）、（Ｂ）、図１４（Ａ）、（Ｂ）、図１５（Ａ）、（Ｂ）、
図１６（Ａ）に示す信号処理回路において、トランジスタ２２８とトランジスタ２２９と
の一方のみを設けることが可能である。特に、配線１１４に画素等の負荷が接続される場
合、トランジスタ２２９のみを設けることが好ましい。特に、配線１１３に入力される信
号が非アクティブ状態になる場合、トランジスタ２２９のみを設けることが好ましい。

回路３００としては様々な構成とすることができる。その一例について以下に説明する
。

図１７（Ａ）は、回路３００として、インバータ回路３０１を用いる例を示す。インバ
ータ回路３０１の入力端子は、ノードＮ１と接続される。インバータ回路３０１の出力端
子は、ノードＮ２と接続される。ただし、インバータ回路３０１の入力端子は、ノードＮ
１に限定されず、配線１１２、配線１１４又は配線１１１等と接続されることが可能であ
る。

図１７（Ｂ）は、トランジスタ３０２とトランジスタ３０３とを有する回路３００の例
を示す。図１７（Ｂ）に示す回路３００は、インバータ回路としての機能を有する。トラ
ンジスタ３０２の第１の端子は配線１１８と接続される。トランジスタ３０２の第２の端
子はノードＮ２と接続される。トランジスタ３０２のゲートは配線１１８と接続される。
トランジスタ３０３の第１の端子は配線１１５と接続される。トランジスタ３０３の第２
の端子はノードＮ２と接続される。トランジスタ３０３のゲートはノードＮ１と接続され
る。なお、図１７（Ｃ）に示すように、図１７（Ｂ）に示す回路３００において、トラン
ジスタ３０２のゲートはノードＮ２と接続されることが可能である。なお、図１７（Ｄ）
に示すように、図１７（Ｂ）に示す回路３００において、トランジスタ３０２を抵抗素子
３０４に置き換えることが可能である。抵抗素子３０４は、配線１１８とノードＮ２との
間に接続される。なお、図１７（Ｂ）、図１７（Ｃ）及び図１７（Ｄ）に示す回路３００
において、トランジスタ３０３のゲートは、配線１１２又は配線１１４と接続されること
が可能である。

図１７（Ｅ）は、トランジスタ３０５とトランジスタ３０６とトランジスタ３０７とト
ランジスタ３０８とを有する回路３００の例を示す。図１７（Ｅ）に示す回路３００は、
インバータ回路としての機能を有する。トランジスタ３０５の第１の端子は配線１１８と
接続される。トランジスタ３０５の第２の端子はノードＮ２と接続される。トランジスタ
３０６の第１の端子は配線１１５と接続される。トランジスタ３０６の第２の端子はノー
ドＮ２と接続される。トランジスタ３０６のゲートはノードＮ１と接続される。トランジ
スタ３０７の第１の端子は配線１１８と接続される。トランジスタ３０７の第２の端子は
トランジスタ３０５のゲートと接続される。トランジスタ３０７のゲートは配線１１８と
接続される。トランジスタ３０８の第１の端子は配線１１５と接続される。トランジスタ
３０８の第２の端子はトランジスタ３０５のゲートと接続される。トランジスタ３０８の
ゲートはノードＮ１と接続される。なお、図１７（Ｅ）に示す回路３００において、トラ
ンジスタ３０６のゲートは、配線１１２又は配線１１４と接続されることが可能である。
なお、図１７（Ｅ）に示す回路３００において、トランジスタ３０８のゲートは、配線１
１２又は配線１１４と接続されることが可能である。

図１８（Ａ）は、トランジスタ３１１とトランジスタ３１２とトランジスタ３１３とト
ランジスタ３１４とを有する回路３００の例を示す。回路３００として図１８（Ａ）に示
す構成を用いることにより、図１２（Ｂ）に示すタイミングチャートを実現することがで
きる。トランジスタ３１１の第１の端子は配線１１１と接続される。トランジスタ３１１
の第２の端子はノードＮ２と接続される。トランジスタ３１２の第１の端子は配線１１５
と接続される。トランジスタ３１２の第２の端子はノードＮ２と接続される。トランジス
タ３１２のゲートはノードＮ１と接続される。トランジスタ３１３の第１の端子は配線１
１１と接続される。トランジスタ３１３の第２の端子はトランジスタ３１１のゲートと接
続される。トランジスタ３１３のゲートは配線１１１と接続される。トランジスタ３１４
の第１の端子は配線１１５と接続される。トランジスタ３１４の第２の端子はトランジス
タ３１１のゲートと接続される。トランジスタ３１４のゲートはノードＮ２と接続される
。なお、図１８（Ｂ）に示すように、図１８（Ａ）に示す回路３００において、トランジ
スタ３１５を設けることが可能である。トランジスタ３１５の第１の端子は配線１１５と
接続される。トランジスタ３１５の第２の端子はトランジスタ３１１のゲートと接続され
る。トランジスタ３１５のゲートは配線１１９と接続される。なお、図１８（Ｃ）に示す
ように、図１８（Ａ）に示す回路３００において、トランジスタ３１５とトランジスタ３
１６を設けることが可能である。トランジスタ３１６の第１の端子は配線１１５と接続さ
れる。トランジスタ３１６の第２の端子はノードＮ２と接続される。トランジスタ３１６
のゲートは配線１１９と接続される。なお、図１８（Ａ）、図１８（Ｂ）及び図１８（Ｃ
）に示す回路３００において、トランジスタ３１２のゲートは、配線１１２又は配線１１
４と接続されることが可能である。なお、図１８（Ａ）、図１８（Ｂ）及び図１８（Ｃ）
に示す回路３００において、トランジスタ３１４のゲートは、配線１１２又は配線１１４
と接続されることが可能である。

各トランジスタのサイズの比率の一例について以下に説明する。

配線１１４に画素等の負荷が接続される場合、配線１１４の負荷は、配線１１２の負荷
よりも大きくなる。よって、トランジスタ２０２のＷ／Ｌ比は、トランジスタ２０１のＷ
／Ｌ比よりも大きいことが好ましい。これにより、配線１１４の信号の立ち下がり時間を
短くしつつ、レイアウト面積の縮小を図ることができる。好ましくは、１倍を超え、１０
倍以下である。より好ましくは、１．２倍以上、７倍以下である。さらに好ましくは、２
倍以上、５倍以下である。

配線１１４に画素等の負荷が接続される場合、配線１１４の負荷は、配線１１２の負荷
よりも大きくなる。一方で、トランジスタ１０１及びトランジスタ１０２のチャネル幅が
大きいため、ノードＮ１の負荷は、配線１１４の負荷よりも小さく、配線１１２の負荷よ
りも大きくなる。よって、トランジスタ２０３のＷ／Ｌ比は、トランジスタ２０１のＷ／
Ｌ比よりも大きいことが好ましい。トランジスタ２０３のＷ／Ｌ比は、トランジスタ２０
２のＷ／Ｌ比よりも小さいことが好ましい。

配線１１４に画素等の負荷が接続される場合、配線１１４の負荷は、配線１１２の負荷
よりも大きくなる。一方で、ノードＮ１の負荷は、配線１１４の負荷よりも小さく、配線
１１２の負荷よりも大きくなる。よって、トランジスタ２０４のＷ／Ｌ比は、トランジス
タ１０１のＷ／Ｌ比よりも大きいことが好ましい。トランジスタ２０４のＷ／Ｌ比は、ト
ランジスタ１０２のＷ／Ｌ比よりも小さいことが好ましい。

配線１１４に画素等の負荷が接続される場合、配線１１４の負荷は、配線１１２の負荷
よりも大きくなる。よって、トランジスタ２２２のＷ／Ｌ比は、トランジスタ２２１のＷ
／Ｌ比よりも大きいことが好ましい。これにより、配線１１４の信号の立ち下がり時間を
短くしつつ、レイアウト面積の縮小を図ることができる。

配線１１４に画素等の負荷が接続される場合、配線１１４の負荷は、配線１１２の負荷
よりも大きくなる。一方で、ノードＮ２の負荷は、配線１１４の負荷よりも小さく、配線
１１２の負荷よりも大きくなる。よって、トランジスタ２２３のＷ／Ｌ比は、トランジス
タ２０１のＷ／Ｌ比よりも大きいことが好ましい。トランジスタ２２３のＷ／Ｌ比は、ト
ランジスタ２０２のＷ／Ｌ比よりも小さいことが好ましい。

期間Ｃ１又は期間Ｃ２において、ノードＮ２の電位が上昇するタイミングを早くするこ
とにより、トランジスタ２０１及びトランジスタ２０２がオン状態になるタイミングを早
くすることができる。そのため、トランジスタ２２４のＷ／Ｌ比は大きいことが好ましい
。一方で、期間Ｃ１又は期間Ｃ２において、ノードＮ１の電位が減少するタイミングを遅
くすることにより、トランジスタ１０１及びトランジスタ１０２がオフ状態になるタイミ
ングが遅くなる。これにより、配線１１１の電位Ｖ２及び配線１１３の電位Ｖ２を配線１
１２及び配線１１４にそれぞれ供給することができるので、配線１１２の信号及び配線１
１４の信号の立ち下がり時間を短くすることができる。以上のことから、トランジスタ２
２４のＷ／Ｌ比は、トランジスタ２０５のＷ／Ｌ比よりも大きいことが好ましい。

配線１１４に画素等の負荷が接続される場合、配線１１４の負荷は、配線１１２の負荷
よりも大きくなる。よって、トランジスタ２２６のＷ／Ｌ比は、トランジスタ２２５のＷ
／Ｌ比よりも大きいことが好ましい。

トランジスタ２２５とトランジスタ２０１とは、配線１１２の電位又はノードＮ１の電
位を電位Ｖ２に維持する役割を持つ。ただし、トランジスタ２２５のＷ／Ｌ比が大きすぎ
ると、期間Ｂ１及び期間Ｂ２において、ノードＮ１の電位が減少し、誤動作を起こす場合
がある。そのため、トランジスタ２２５のＷ／Ｌ比は、トランジスタ２０１のＷ／Ｌ比よ
りも小さいことが好ましい。

トランジスタ２２６とトランジスタ２０２とは、配線１１４の電位又はノードＮ１の電
位を電位Ｖ２に維持する役割を持つ。ただし、トランジスタ２２６のＷ／Ｌ比が大きすぎ
ると、期間Ｂ１及び期間Ｂ２において、ノードＮ１の電位が減少し、誤動作を起こす場合
がある。そのため、トランジスタ２２６のＷ／Ｌ比は、トランジスタ２０２のＷ／Ｌ比よ
りも小さいことが好ましい。

配線１１４に画素等の負荷が接続される場合、配線１１４の負荷は、配線１１２の負荷
よりも大きくなる。よって、トランジスタ２２９のＷ／Ｌ比は、トランジスタ２２８のＷ
／Ｌ比よりも大きいことが好ましい。

上記のようなトランジスタを有する表示装置として、以下の構成を本発明の一態様とし
て含む。

駆動回路と画素とを有し、駆動回路は、第１のトランジスタと、第２のトランジスタと
を有し、画素は、第３のトランジスタと、液晶素子とを有し、第１のトランジスタの第１
の端子は、第１の配線と電気的に接続され、第１のトランジスタの第２の端子は、第２の
配線と電気的に接続され、第２のトランジスタの第１の端子は、第３の配線と電気的に接
続され、第２のトランジスタの第２の端子は、第４の配線と電気的に接続され、第２のト
ランジスタのゲートは、第１のトランジスタのゲートと電気的に接続され、第３のトラン
ジスタの第１の端子は、第５の配線と電気的に接続され、第３のトランジスタの第２の端
子は、液晶素子の一方の電極と電気的に接続され、第３のトランジスタのゲートは、第４
の配線と電気的に接続され、第１のトランジスタのチャネル幅は、第２のトランジスタの
チャネル幅よりも小さいものである表示装置。

駆動回路と画素と保護回路とを有し、駆動回路は、第１のトランジスタと、第２のトラ
ンジスタとを有し、画素は、第３のトランジスタと、液晶素子とを有し、第１のトランジ
スタの第１の端子は、第１の配線と電気的に接続され、第１のトランジスタの第２の端子
は、第２の配線と電気的に接続され、第２のトランジスタの第１の端子は、第３の配線と
電気的に接続され、第２のトランジスタの第２の端子は、第４の配線と電気的に接続され
、第２のトランジスタのゲートは、第１のトランジスタのゲートと電気的に接続され、第
３のトランジスタの第１の端子は、第５の配線と電気的に接続され、第３のトランジスタ
の第２の端子は、液晶素子の一方の電極と電気的に接続され、第３のトランジスタのゲー
トは、第４の配線と電気的に接続され、第４の配線には、保護回路が電気的に接続される
ものである表示装置。

駆動回路と画素とを有し、駆動回路は、第１のトランジスタと、第２のトランジスタと
、第３のトランジスタと、インバータ回路とを有し、画素は、第４のトランジスタと、液
晶素子とを有し、第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、
第１のトランジスタの第２の端子は、第２の配線と電気的に接続され、第２のトランジス
タの第１の端子は、第３の配線と電気的に接続され、第２のトランジスタの第２の端子は
、第４の配線と電気的に接続され、第２のトランジスタのゲートは、第１のトランジスタ
のゲートと電気的に接続され、第３のトランジスタの第１の端子は、第５の配線と電気的
に接続され、第３のトランジスタの第２の端子は、第１のトランジスタのゲートと電気的
に接続され、インバータ回路の入力端子は、第１のトランジスタのゲートと電気的に接続
され、インバータ回路の出力端子は、第３のトランジスタのゲートと電気的に接続され、
第４のトランジスタの第１の端子は、第６の配線と電気的に接続され、第４のトランジス
タの第２の端子は、液晶素子の一方の電極と電気的に接続され、第４のトランジスタのゲ
ートは、第４の配線と電気的に接続されるものである表示装置。

（一実施形態に係るシフトレジスタの構成について）
図１９は、シフトレジスタ回路の一例を示す。このシフトレジスタ回路は図６で示す信
号処理回路を含んで構成される。なお、図６で示す信号処理回路に代えて、図１３乃至図
１６で示す信号処理回路を適用することもできる。

図１９に示すシフトレジスタ回路は、ｍ（ｍは自然数）個の回路４０１（回路４０１＿
１乃至４０１＿ｍと示す）と、回路４０２とを有する。図１９は回路４０１として、図６
に示す信号処理回路が用いられる例を示す。

なお、回路４０２は、ダミー回路としての機能を有する。回路４０２としては、回路４
０１と同じ構成とすることが可能であるし、回路４０１と異なる構成とすることが可能で
ある。例えば、回路４０２において、トランジスタ１０１、トランジスタ２０１及びトラ
ンジスタ２０５の中の１つ以上を省略することが可能である。または、回路４０２を省略
することが可能である。

図１９に示すシフトレジスタ回路は、ｍ本の配線４１１（配線４１１＿１乃至４１１＿
ｍと示す）と、ｍ本の配線４１２（配線４１２＿１乃至４１２＿ｍと示す）と、配線４１
３と、配線４１４と、配線４１５と、配線４１６と、配線４１７と、配線４１８と、配線
４１９と、配線４２０と接続される。ただし、ダミー回路が省略される場合、配線４１９
と配線４２０を省略することが可能である。

回路４０１の接続関係について以下に説明する。ここでは、回路４０１＿ｉ（ｉは２以
上ｍ未満の自然数）の接続関係を例にして説明する。回路４０１＿ｉは、配線４１１＿ｉ
－１と、配線４１１＿ｉと、配線４１１＿ｉ＋１と、配線４１２＿ｉと、配線４１３と配
線４１５との一方と、配線４１４と配線４１６との一方と、配線４１７と接続される。具
体的には、回路４０１＿ｉにおいて、配線１１１は、配線４１３と配線４１５との一方と
接続される。配線１１２は、配線４１１＿ｉと接続される。配線１１３は、配線４１４と
配線４１６との一方と接続される。配線１１４は、配線４１２＿ｉと接続される。配線１
１５は、配線４１７と接続される。配線１１６は、配線４１１＿ｉ－１と接続される。配
線１１７は、配線４１１＿ｉ＋１と接続される。なお、回路４０１＿１では、配線１１６
が配線４１８と接続されるところが、回路４０１＿ｉと異なる。回路４０１＿ｍでは、配
線１１７が配線４２０と接続されるところが、回路４０１＿ｉと異なる。

回路４０２の接続関係について以下に説明する。回路４０２は、配線４１９と、配線４
２０と、配線４１１＿ｍと、配線４１３と配線４１５との一方と、配線４１４と配線４１
６との一方と、配線４１７と接続される。具体的には、回路４０２において、配線１１１
は、配線４１３と配線４１５との一方と接続される。配線１１２は、配線４１９と接続さ
れる。配線１１３は、配線４１４と配線４１６との一方と接続される。配線１１４は、配
線４２０と接続される。配線１１５は、配線４１７と接続される。配線１１６は、配線４
１１＿ｍと接続される。配線１１７は、配線４１７と接続される。

配線４１１乃至４１８の一例について以下に説明する。

配線４１１からは、回路４０１の出力信号が出力される。すなわち、配線４１１は、回
路４０１の出力信号を配線４１１が接続される回路に伝達するための配線であり、信号線
としての機能を有する。例えば、配線４１１＿ｉは、回路４０１＿ｉの出力信号を回路４
０１＿ｉ－１及び回路４０１＿ｉ＋１に伝達するための配線である。特に、配線４１１か
ら出力される出力信号は、次の段の回路４０１の配線１１６に入力される。また、配線４
１１から出力される出力信号は、前の段の回路４０１の配線１１７に入力される。すなわ
ち、配線４１１から出力される出力信号は、スタート信号及び／又はリセット信号として
の機能を有する。

配線４１２からは、回路４０１の出力信号が出力される。すなわち、配線４１２は、回
路４０１の出力信号を配線４１２と接続される負荷に伝達するための配線であり、信号線
としての機能を有する。特に、配線４１２に画素が接続される場合、配線４１２によって
伝達される回路４０１の出力信号は、画素を選択するタイミングを制御する信号となり、
ゲート信号又は走査信号としての機能を有する。また、配線４１２は、ゲート信号線又は
走査線としての機能を有する。

配線４１３には、クロック信号等の信号が入力される。すなわち、配線４１３は、クロ
ック信号等の信号をシフトレジスタ回路に伝達する配線であり、信号線又はクロック信号
線としての機能を有する。

配線４１４には、アクティブ状態と非アクティブ状態とのいずれか状態となる信号が入
力される。配線４１４に入力される信号がアクティブ状態である場合には、配線４１４に
は配線４１３に入力される信号と同じ位相の信号が入力される。また、配線４１４に入力
される信号が非アクティブ状態である場合には、配線４１４にはＬレベルの信号又は電位
Ｖ２が入力される。すなわち、配線４１４は、アクティブ状態と非アクティブ状態とのい
ずれか状態となる信号をシフトレジスタ回路に伝達する配線であり、信号線又はクロック
信号線としての機能を有する。

配線４１５には、配線４１３に入力される信号の反転信号（例えば反転クロック信号）
又は配線４１３に入力される信号から位相がずれた信号等の信号が入力される。すなわち
、配線４１５は、配線４１３に入力される信号の反転信号（例えば反転クロック信号）又
は配線４１３に入力される信号から位相がずれた信号等の信号をシフトレジスタ回路に伝
達する配線であり、信号線、クロック信号線又は反転クロック信号線としての機能を有す
る。

配線４１６には、アクティブ状態と非アクティブ状態とのいずれか状態となる信号が入
力される。配線４１６に入力される信号がアクティブ状態である場合には、配線４１６に
は配線４１５に入力される信号と同じ位相の信号が入力される。また、配線４１６に入力
される信号が非アクティブ状態である場合には、配線４１６にはＬレベルの信号又は電位
Ｖ２が入力される。すなわち、配線４１６は、アクティブ状態と非アクティブ状態とのい
ずれか状態となる信号をシフトレジスタ回路に伝達する配線であり、信号線又はクロック
信号線としての機能を有する。

配線４１７には、電圧Ｖ２等の所定の電圧が供給される。すなわち、配線４１７は、電
圧Ｖ２等の所定の電圧をシフトレジスタ回路に供給するための配線であり、電源線、負電
源線又はグランド線としての機能を有する。

配線４１８には、スタート信号等の信号が入力される。すなわち、配線４１８は、スタ
ート信号等の信号をシフトレジスタ回路（特に回路４０１＿１）に伝達するための配線で
あり、信号線としての機能を有する。

なお、配線４１３、配線４１４、配線４１５、配線４１６、及び配線４１８には、タイ
ミングコントローラ等の外部回路から信号が入力されることが可能である。ただし、配線
４１４には、配線４１３に入力された信号に基づいて生成された信号を入力してもよい。
また、配線４１６には、配線４１５に入力された信号に基づいて生成された信号を入力し
てもよい。

なお、配線４１７には、電源回路等の外部回路から電圧が供給されることが可能である
。

図１９で示すシフトレジスタ回路の動作の一例について説明する。図２０には、シフト
レジスタ回路の動作を説明するためのタイミングチャートの一例を示す。図２０に示すタ
イミングチャートは、配線４１２＿１乃至４１２＿ｍのうち、配線４１２＿ｉ乃至４１２
＿ｉ＋３のみを部分的に選択する例を示す。図２０には、配線４１３の電位（Ｖ４１３と
示す）と、配線４１４の電位（Ｖ４１４と示す）と、配線４１５の電位（Ｖ４１５と示す
）と、配線４１６の電位（Ｖ４１６と示す）と、配線４１７の電位（Ｖ４１７と示す）と
、配線４１１＿１乃至４１１＿ｍの電位（Ｖ４１１＿１乃至Ｖ４１１＿ｍと示す）と、配
線４１２＿１乃至４１２＿ｍの電位（Ｖ４１２＿１乃至Ｖ４１２＿ｍと示す）とを示す。

配線４１１＿１乃至４１１＿ｍは、配線４１７に入力される信号がシフトすることによ
り、配線４１１＿１から順番にＨレベルになる。

例えば、配線４１１＿ｉ－１の電位がＨレベルになる場合、回路４０１＿ｉは、図７で
説明した期間Ａ１又は期間Ａ２における動作を行う。よって、配線４１１＿ｉの電位はＬ
レベルになる。

その後、配線４１３に入力される信号及び配線４１５に入力される信号が反転する。す
ると、回路４０１＿ｉは、図７で説明した期間Ｂ１又は期間Ｂ２における動作を行う。よ
って、配線４１１＿ｉの電位はＨレベルになる。

その後、配線４１３に入力される信号及び配線４１５に入力される信号が反転し、配線
４１１＿ｉ＋１の電位はＨレベルになる。すると、回路４０１＿ｉは、図７で説明した期
間Ｃ１又は期間Ｃ２における動作を行う。よって、配線４１１＿ｉの電位はＬレベルにな
る。

その後、配線４１３に入力される信号及び配線４１５に入力される信号が反転するたび
に、回路４０１＿ｉは、図７で説明した期間Ｄ１又は期間Ｄ２における動作と、図７で説
明した期間Ｅ１又は期間Ｅ２における動作とを交互に行う。よって、配線４１１＿ｉの電
位はＬレベルのままになる。

ここで、配線４１２＿１乃至４１２＿ｍのうち、配線４１２＿ｉ乃至４１２＿ｉ＋３の
みを部分的に選択するためには、配線４１１＿１乃至４１１＿ｉ－１が順にＨレベルにな
る期間において、配線４１４に入力される信号及び配線４１６に入力される信号を非アク
ティブ状態（例えば一定の電位（電位Ｖ２））とする。

その後、配線４１１＿ｉ乃至４１１＿ｉ＋３が順にＨレベルになる期間において、配線
４１４に入力される信号及び配線４１６に入力される信号をアクティブ状態とする。

その後、配線４１１＿ｉ＋３乃至４１１＿ｍが順にＨレベルになる期間において、配線
４１４に入力される信号及び配線４１６に入力される信号を非アクティブ状態（例えば一
定の電位（電位Ｖ２））とする。

上記のように配線４１４に入力される信号及び配線４１６に入力される信号のアクティ
ブ状態及び非アクティブ状態を制御することにより、配線４１２＿１乃至４１２＿ｉ－１
、及び配線４１２＿ｉ＋４乃至４１２＿ｍは、Ｌレベルのままにでき、配線４１２＿ｉ乃
至４１２＿ｉ＋３を順にＨレベルにすることができる。

以上のように、配線４１４に入力される信号及び配線４１６に入力される信号をアクテ
ィブ状態にするか、非アクティブ状態にするかを選択することにより、配線４１２＿１乃
至４１２＿ｍを部分的に選択することができる。すなわち、部分駆動を実現することがで
きる。

従来の技術では、部分駆動を実現するために、複数のスタート信号を必要としていた。
つまり、信号の数が増加していた。そのため、ゲートドライバ回路が画素部と同じ基板に
形成される場合、画素部が形成される基板と外部回路との接続点数が増加していた。これ
により、歩留まりが低下していた。または、信頼性が低下していた。または、コストが増
加していた。これに対し、本実施の形態の半導体装置は、信号の数の増加を抑制すること
ができる。または、画素部が形成される基板と、外部回路との接続点数の増加を抑制する
ことができる。または、歩留まりの向上を図ることができる。または、信頼性の向上を図
ることができる。コストの削減を図ることができる。

また、従来の技術では、複数のスタート信号を異なるタイミングで制御する必要があっ
た。そのため、タイミングコントローラの回路規模が増大していた。または、タイミング
コントローラの消費電力が増加していた。または、タイミングコントローラのコストが増
加していた。これに対し、上述したシフトレジスタ回路を用いた半導体装置又は表示装置
等は、タイミングコントローラの回路規模の増大を抑制することができる。または、タイ
ミングコントローラの消費電力の増大を抑制することができる。または、タイミングコン
トローラのコストの増加を抑制することができる。

また、従来の技術では、ゲートドライバ回路を複数の群に分割し、複数の群にそれぞれ
入力されるスタート信号を制御することにより、部分駆動を実現していた。そのため、部
分的に選択できる画素又は行は制限されており、任意の画素又は行のみを選択することは
できなかった。その結果、画像によっては、選択する必要がない画素又は行まで、選択す
る必要があった。そのため、消費電力を十分に削減することができなかった。これに対し
、上述したシフトレジスタ回路を用いた表示装置は、信号（例えばクロック信号又は反転
クロック信号）をアクティブ状態にするか、非アクティブ状態にするかにより、選択する
画素又は行を決定することができる。そのため、任意の画素又は行のみを選択することが
できる。または、選択する必要がある画素又は行のみを選択することができる。または、
消費電力を十分に削減することができる。

また、従来の技術では、複数のスタート信号の遅延等により、群が切り替わるときに、
出力信号にずれが生じていた。そのため、不正なビデオ信号が画素に入力されていた。ま
たは、表示品位が低下していた。これに対し、上述したシフトレジスタ回路を用いた表示
装置では、出力信号のずれは生じない。または、不正なビデオ信号の画素への入力を防止
することができる。または、表示品位の低下を防止することができる。

（一実施形態に係る表示装置の構成について）
図２１（Ａ）は、上記シフトレジスタ回路が用いられる表示装置の一例を示す。図２１
（Ａ）に示す表示装置は、回路５５０１（例えばタイミングコントローラ）と、回路５５
０２（例えば駆動回路）と、画素部５５０３とを有する。回路５５０２は、回路５５０４
（例えばソースドライバ回路）と、回路５５０５（例えばゲートドライバ回路）とを有す
る。画素部５５０３には、回路５５０４から複数の配線５５０７（例えば信号線、ソース
信号線、ビデオ信号線）が延伸して配置され、回路５５０５から複数の配線５５０８（例
えば信号線、ゲート信号線又は走査線）が延伸して配置される。複数の配線５５０７と、
複数の配線５５０８との交差領域には、各々、画素５５０６がマトリクス状に配置される
。そして、画素５５０６は、配線５５０７と配線５５０８と接続される。なお、回路５５
０１は、回路５５０４と回路５５０５と接続される。

画素部５５０３には、画素５５０６の構成に応じて様々な配線を設けるとよい。その一
例について説明する。例えば、画素５５０６が液晶素子又はメモリ性を有する表示素子な
どを有する場合、画素部５５０３には容量線を設けるとよい。別の例として、画素５５０
６がＥＬ素子等の発光素子を有する場合、画素部５５０３にはアノード線などの電源線を
設けるとよい。別の例として、画素５５０６が複数のスイッチ又はトランジスタなどを有
する場合、画素部５５０３には配線５５０８と同様の機能を有する配線（例えば信号線、
ゲート信号線又は走査線）を形成することが可能である。この場合、回路５５０５と同様
の機能を有する回路（例えばゲートドライバ回路）を新たに設けるとよい。

回路５５０１、回路５５０４及び回路５５０５の全て又は一部は、画素部５５０３と同
じ基板に形成されるとよい。または、回路５５０１、回路５５０４及び回路５５０５の全
ては、画素部５５０３とは異なる基板に形成されるとよい。その一例について、図２１（
Ｂ）、図２１（Ｃ）、図２１（Ｄ）及び図２１（Ｅ）を参照して説明する。

図２１（Ｂ）は、画素部５５０３と同じ基板（基板５５０９と示す）に、回路５５０４
と回路５５０５とが形成され、画素部５５０３とは異なる基板（例えばシリコン基板、Ｓ
ＯＩ基板など）に回路５５０１が形成される例を示す。これにより、画素部５５０３が形
成される基板と、外部回路との接続点数を減らすことができる。よって、信頼性の向上、
歩留まりの向上、製造コストの削減などを図ることができる。

画素部５５０３が形成される基板と、外部回路とは、ＦＰＣパットなどを介して接続さ
れるとよい。そして、外部回路は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）方式によって、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）に
実装されるとよい。または、外部回路は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式に
よって基板５５０９に実装されるとよい。

図２１（Ｃ）は、画素部５５０３と同じ基板に、回路５５０５が形成され、画素部５５
０３とは異なる基板（例えばシリコン基板、ＳＯＩ基板など）に回路５５０１と回路５５
０４が形成される例を示す。これにより、画素部５５０３と同じ基板には、回路５５０５
を形成することができる。回路５５０５の駆動周波数は、回路５５０４の駆動周波数より
も低いものとなり得る。そのため、非晶質シリコン、微結晶シリコン、酸化物半導体又は
有機半導体を用いたトランジスタにより、画素部５５０３及び回路５５０５を構成するこ
とができる。よって、製造工程の削減、製造コストの削減、信頼性の向上、歩留まりの向
上などを図ることができる。さらに、画素部５５０３を大きくすることができ、表示装置
の表示部を大きくすることができる。

図２１（Ｄ）は、画素部５５０３と同じ基板に、回路５５０４の一部（回路５５０４ａ
と示す）と回路５５０５とが形成され、画素部５５０３とは異なる基板に回路５５０１と
回路５５０４の別の一部（回路５５０４ｂと示す）が形成される例を示す。回路５５０４
ａの駆動周波数は、回路５５０４ｂの駆動周波数よりも低いものとなる。よって、図２１
（Ｂ）に示す表示装置と同様に、非晶質シリコン、微結晶シリコン、酸化物半導体又は有
機半導体を用いたトランジスタにより、画素部５５０３、回路５５０４ａ及び回路５５０
５を構成することができる。なお、回路５５０４ａは、スイッチ、インバータ回路、セレ
クタ回路、デマルチプレクサ回路、シフトレジスタ回路、デコーダ回路及びバッファ回路
などの中の１つ以上により構成されるとよい。回路５５０４ｂは、シフトレジスタ回路、
デコーダ回路、ラッチ回路、Ｄ／Ａ変換回路、レベルシフタ回路、バッファ回路などの中
の１つ以上により構成されるとよい。

図２１（Ｅ）は、画素部５５０３とは異なる基板に、回路５５０１と回路５５０４と回
路５５０５とが形成される例を示す。

このような表示装置のゲートドライバ回路として、図１９で説明したシフトレジスタ回
路を用いることにより、表示部を部分的に走査することができる。そのため、表示部に表
示する画像を書き換える部分を減らすことができるので、消費電力の削減を図ることがで
きる。

（一実施形態に係る画素の回路構成について）
図２２（Ａ）は、液晶素子を有する画素の回路構成を示す。図２２（Ａ）に示す画素は
、トランジスタ８０１、容量素子８０２及び液晶素子８０３を有する。トランジスタ８０
１の第１の端子は、配線８１１と接続される。トランジスタ８０１の第２の端子は、容量
素子８０２の一方の電極及び液晶素子８０３の一方の電極（例えば画素電極）と接続され
る。トランジスタ８０１のゲートは、配線８１２と接続される。容量素子８０２の他方の
電極は、配線８１３と接続される。液晶素子８０３の他方の電極は、コモン電極８１４（
共通電極、陰極、対向電極ともいう）と接続される。ただし、本実施の形態の画素は、図
２２（Ａ）に示す構成に限定されず、他にも様々な構成とすることが可能である。

配線８１１には、液晶素子８０３に印加する電圧又は階調を制御するための信号（例え
ばビデオ信号）が入力される。そのため、配線８１１は、ビデオ信号線としての機能を有
する。配線８１２には、トランジスタ８０１の導通状態を制御するための信号（例えばゲ
ート信号）が入力される。そのため、配線８１２は、ゲート信号線としての機能を有する
。配線８１３には、所定の電圧が供給される。そのため、配線８１３は、電源線又は容量
線としての機能を有する。コモン電極８１４には、所定の電圧（例えばコモン電圧）が供
給される。ただし、配線８１１、配線８１２、配線８１３及びコモン電極８１４は、前述
したものに限定されず、他にも様々な信号又は電圧等を入力することが可能である。例え
ば、配線８１３に供給する電圧を変化させることが可能である。これにより、液晶素子８
０３に印加される電圧を制御することができる。別の例として、コモン電極８１４に供給
される電圧を変化させることができる。これにより、コモン反転駆動を実現することがで
きる。

トランジスタ８０１は、配線８１１と液晶素子８０３の一方の電極との間の導通状態を
制御するスイッチとしての機能を有する。トランジスタ８０１により、配線８１１の電位
を画素に入力するタイミングを制御することができる。容量素子８０２は、液晶素子８０
３の一方の電極と配線８１３との電位差を保持する保持容量としての機能を有する。容量
素子８０２により、トランジスタ８０１がオフ状態になる期間においても、液晶素子８０
３の一方の電極の電位を一定の値に維持することができる。つまり、液晶素子８０３に電
圧を印加し続けることができる。ただし、トランジスタ８０１及び容量素子８０２は、前
述する機能に限定されず、他にも様々な機能を有することが可能である。

図２２（Ａ）に示す画素の動作の概略について説明する。液晶素子８０３の階調の制御
は、液晶素子８０３に電圧を印加し、液晶素子８０３に電界を発生させることにより行わ
れる。液晶素子８０３に印加される電圧の制御は、液晶素子８０３の一方の電極の電位を
制御することにより行われる。具体的には、液晶素子８０３の一方の電極の電位の制御は
、配線８１１に入力される信号を制御することにより行われる。なお、配線８１１に入力
される信号は、トランジスタ８０１がオン状態になることにより、液晶素子８０３の一方
の電極に供給される。なお、トランジスタ８０１がオフ状態になっても、容量素子８０２
により、液晶素子８０３には電圧が印加され続ける。

次に、エレクトロルミネセンス素子（ＥＬ素子）等の発光素子を有する画素について説
明する。図２２（Ｂ）は、発光素子を有する画素の回路構成を示す。図２２（Ｂ）に示す
画素は、トランジスタ９０１、トランジスタ９０２、容量素子９０３及び発光素子９０４
を有する。トランジスタ９０１の第１の端子は、配線９１１と接続される。トランジスタ
９０１の第２の端子は、トランジスタ９０２のゲートと接続される。トランジスタ９０１
のゲートは、配線９１２と接続される。トランジスタ９０２の第１の端子は、配線９１３
と接続される。トランジスタ９０２の第２の端子は、発光素子９０４の一方の電極と接続
される。容量素子９０３の一方の電極は、トランジスタ９０２のゲートと接続される。容
量素子９０３の他方の電極は、配線９１３と接続される。発光素子９０４の他方の電極は
、共通電極９１４と接続される。ただし、本実施の形態の画素は、図２２（Ｂ）に示す構
成に限定されず、他にも様々な構成とすることが可能である。

配線９１１には、発光素子９０４の階調又は発光素子９０４に供給される電流を制御す
るための信号（例えばビデオ信号）が入力される。そのため、配線９１１は、ビデオ信号
線としての機能を有する。配線９１２には、トランジスタ９０１の導通状態を制御するた
めの信号（例えばゲート信号）が入力される。そのため、配線９１２は、ゲート信号線と
しての機能を有する。配線９１３には、所定の電圧（例えばアノード電圧）が供給される
。そのため、配線９１３は、電源線又はアノード線としての機能を有する。共通電極９１
４には、所定の電圧（例えばカソード電圧）が供給される。ただし、配線９１１、配線９
１２、配線９１３及び共通電極９１４には、前述したものに限定されず、他にも様々な信
号又は電圧等を入力することが可能である。

トランジスタ９０１は、配線９１１とトランジスタ９０２のゲートとの間の導通状態を
制御するスイッチとしての機能を有する。トランジスタ９０１により、配線９１１の電位
を画素に入力するタイミングを制御することができる。トランジスタ９０２は、発光素子
９０４に供給する電流を制御する駆動トランジスタとしての機能を有する。容量素子９０
３は、トランジスタ９０２のゲートと配線９１３との間の電位差を保持する保持容量とし
ての機能を有する。容量素子９０３により、トランジスタ９０１がオフ状態になる期間に
おいても、トランジスタ９０２のゲートの電位を一定の値に維持することができる。つま
り、トランジスタ９０２のゲートとソースとの間の電位差を一定の値に維持することがで
きるので、発光素子９０４に電流を供給し続けることができる。ただし、トランジスタ９
０１、トランジスタ９０２及び容量素子９０３は、前述する機能に限定されず、他にも様
々な機能を有することが可能である。

図２２（Ｂ）に示す画素の動作の概略について説明する。発光素子９０４の階調の制御
は、トランジスタ９０２のゲートの電位を制御することにより、発光素子９０４に供給さ
れる電流を制御することによって行われる。トランジスタ９０２のゲートの電位は、配線
９１１に入力される信号を制御することにより行われる。なお、配線９１１に入力される
信号は、トランジスタ９０１がオン状態になることにより、トランジスタ９０２のゲート
に供給される。なお、トランジスタ９０１がオフ状態になっても、容量素子９０３により
、トランジスタ９０２のゲートの電位は一定の値に維持される。そのため、トランジスタ
９０１がオフ状態になっても、発光素子９０４には電流が供給され続ける。

なお、図２２（Ｂ）に示す画素に、トランジスタ及び容量素子の少なくとも１つを設け
、トランジスタ９０２の閾値電圧の補正又はトランジスタ９０２の移動度の補正を行うこ
とが可能である。

図２２（Ａ）及び図２２（Ｂ）で示す画素の構成は、図２１で示す表示装置に用いるこ
とができる。そして、これらの画素は、図１（Ａ）又は図６等で説明する回路に接続され
る負荷として、用いることができる。

（一実施形態に係る画素の構成について）
図２３（Ａ）は、上記表示装置に適用可能な画素の回路図の一例を示す。画素５４５０
は、トランジスタ５４５１、容量素子５４５２及び表示素子５４５３を有する。トランジ
スタ５４５１の第１の端子は、配線５４６１と接続される。トランジスタ５４５１の第２
の端子は、容量素子５４５２の一方の電極及び表示素子５４５３の一方の電極（画素電極
ともいう）と接続される。トランジスタ５４５１のゲートは、配線５４６２と接続される
。容量素子５４５２の他方の電極は、配線５４６３と接続される。表示素子５４５３の他
方の電極は、電極５４５４（コモン電極、共通電極、対向電極、カソード電極ともいう）
と接続される。なお、表示素子５４５３の一方の電極を、電極５４５５と示す。

表示素子５４５３は、メモリ性を有することが好ましい。表示素子５４５３又は表示素
子５４５３の駆動方式としては、マイクロカプセル型電気泳動方式、マイクロカップ型電
気泳動方式、水平移動型電気泳動方式、垂直移動型電気泳動方式、ツイストボール方式、
粉体移動方式、電子粉流体（登録商標）方式、コレステリック液晶素子、カイラルネマチ
ック液晶、反強誘電性液晶、高分子分散型液晶、帯電トナー、エレクトロウェッティング
方式、エレクトロクロミズム方式、エレクトロデポジション方式などがある。

図２３（Ｂ）は、マイクロカプセル型の電気泳動方式を用いた画素の断面図を示す。電
極５４５４と電極５４５５との間に、複数のマイクロカプセル５４８０が配置される。複
数のマイクロカプセル５４８０は、樹脂５４８１により固定される。樹脂５４８１は、バ
インダとしての機能を有する。樹脂５４８１は、透光性を有するとよい。ただし、電極５
４５４と電極５４５５とマイクロカプセル５４８０とによって形成される空間には、空気
又は不活性ガスなどの気体が充填されることが可能である。このような場合、電極５４５
４と電極５４５５との一方又は両方に、粘着剤又は接着剤等を含む層を形成して、マイク
ロカプセル５４８０を固定するとよい。マイクロカプセル５４８０内には、顔料により構
成される少なくとも２種類の粒子が含まれている。２種類の粒子は互いに異なる色である
ことが好ましい。例えば、黒色の顔料により構成される粒子と、白色の顔料により構成さ
れる粒子がマイクロカプセル５４８０に含まれる。

図２４（Ａ）は、表示素子５４５３の方式として、ツイストボール方式を用いる場合の
画素の断面図を示す。ツイストボール方式は、表示素子の回転により、反射率を変化させ
、階調を制御するものである。図２３（Ｂ）との違いは、電極５４５４と電極５４５５と
の間に、マイクロカプセル５４８０の代わりに、ツイストボール５４８６が配置されてい
るところである。ツイストボール５４８６は、粒子５４８７と、粒子５４８７の周りに形
成されるキャビティ５４８８とにより構成される。粒子５４８７は、半球面をそれぞれあ
る色と該ある色とは異なる色とに塗り分けた球状粒子である。ここでは、粒子５４８７は
、半球面をそれぞれ白色と黒色とに塗り分けられているとする。なお、２つの半球面には
電荷密度差が設けられている。そのため、電極５４５４と電極５４５５との間に電位差を
生じさせることにより、粒子５４８７を電界方向に応じて回転させることができる。キャ
ビティ５４８８は、液体で満たされている。該液体は、液体５４８３と同様なものを用い
ることができる。ただし、ツイストボール５４８６は、図２４（Ａ）に示す構造に限定さ
れない。例えば、ツイストボール５４８６の構造は、円柱又は楕円などとすることが可能
である。

図２４（Ｂ）は、表示素子５４５３の方式として、マイクロカップ型の電気泳動方式を
用いる場合の画素の断面図を示す。マイクロカップアレイは、ＵＶ硬化樹脂等からなり複
数の凹部を有するマイクロカップ５４９１に、誘電性溶媒５４９２に分散させた帯電色素
粒子５４９３を充填し、封止層５４９４で封止することにより作製できる。封止層５４９
４と電極５４５５との間には、粘着層５４９５を形成するとよい。誘電性溶媒５４９２と
しては、無着色溶媒を用いることが可能であるし、赤や青などの着色溶媒を用いることも
可能である。ここでは、帯電色素粒子を１種類有する場合を図示したが、帯電色素粒子を
２種類以上有していてもよい。マイクロカップはセルを区切る壁構造を有するため、衝撃
や圧力にも十分な耐久性がある。または、マイクロカップの内容物は密閉されているため
、環境変化の影響を低減することができる。

図２４（Ｃ）は、表示素子５４５３として、電子粉流体（登録商標）方式を用いる場合
の画素の断面図を示す。ここで用いる粉流体は流動性を示し、流体と粒子の特性を兼ね備
えた物質である。この方式では、隔壁５４５６でセルを区切り、セル内に粉流体５４５７
及び粉流体５４５８を配置する。粉流体５４５７及び粉流体５４５８として、白色粒子と
黒色粒子とを用いるとよい。ただし、粉流体５４５７及び粉流体５４５８の種類は、これ
に限定されない。例えば、粉流体５４５７及び粉流体５４５８としては、白及び黒以外の
２色の有色粒子を用いることが可能である。別の例として、粉流体５４５７と粉流体５４
５８との一方を省略することが可能である。

図２３（Ａ）に示すように、配線５４６１には、信号が入力される。特に、配線５４６
１には、表示素子５４５３の階調を制御するための信号（例えばビデオ信号）が入力され
る。このように、配線５４６１は、信号線又はソース信号線（ビデオ信号線又はソース線
ともいう）としての機能を有する。配線５４６２には、信号が入力される。特に、配線５
４６２には、トランジスタ５４５１の導通状態を制御するための信号（例えばゲート信号
、走査信号、選択信号など）が入力される。このように、配線５４６２は、信号線又はゲ
ート信号線（走査信号線又はゲート線ともいう）としての機能を有する。配線５４６３に
は、所定の電圧が供給される。配線５４６３は、容量素子５４５２と接続されている。そ
のため、配線５４６３は、電源線又は容量線としての機能を有する。電極５４５４には、
所定の電圧が供給されている。電極５４５４は、複数の画素又は全ての画素間において、
共通である。そのため、電極５４５４は、コモン電極（共通電極、対向電極又はカソード
電極ともいう）としての機能を有する。

なお、配線５４６１、配線５４６２、配線５４６３及び電極５４５４に入力される信号
又は電圧は、上述したものに限定されず、他にも様々な信号又は様々な電圧などを入力す
ることが可能である。例えば、配線５４６３に、信号を入力することが可能である。これ
により、電極５４５５の電位を制御することができるので、配線５４６１に入力される信
号の振幅電圧を小さくすることができる。そのため、配線５４６３は、信号線としての機
能を有することが可能である。別の例として、電極５４５４に供給する電圧を変化させる
ことにより、表示素子５４５３に印加される電圧を調整することができる。これにより、
配線５４６１に入力される信号の振幅電圧を小さくすることができる。

トランジスタ５４５１は、配線５４６１と電極５４５５との間の導通状態を制御する機
能を有する。または、トランジスタ５４５１は、配線５４６１の電位を、電極５４５５に
供給するタイミングを制御する機能を有する。または、トランジスタ５４５１は、画素５
４５０を選択するタイミングを制御する機能を有する。このように、トランジスタ５４５
１は、スイッチ又は選択用トランジスタとしての機能を有する。なお、トランジスタ５４
５１は、Ｎチャネル型とする。そのため、トランジスタ５４５１は、配線５４６２にＨ信
号が入力されるとオン状態になり、配線５４６２にＬ信号が入力されるとオフ状態になる
。ただし、トランジスタ５４５１の極性は、Ｎチャネル型に限定されず、トランジスタ５
４５１は、Ｐチャネル型であることが可能である。この場合、トランジスタ５４５１は、
配線５４６２にＬ信号が入力されるとオン状態になり、配線５４６２にＨ信号が入力され
るとオフ状態になる。容量素子５４５２は、電極５４５５と、配線５４６３との間の電位
差を保持する機能を有する。または、容量素子５４５２は、電極５４５５の電位を所定の
値に維持する機能を有する。これにより、トランジスタ５４５１がオフ状態になっても、
表示素子５４５３に電圧が印加し続けることができる。このように、容量素子５４５２は
、保持容量としての機能を有する。ただし、トランジスタ５４５１及び容量素子５４５２
が有する機能は、前述したものに限定されず、他にも様々な機能を有することが可能であ
る。

次に、図２３（Ａ）で示す画素の動作の概略について説明する。表示素子５４５３の階
調の制御は、表示素子５４５３に電圧を印加し、表示素子５４５３に電界を発生させるこ
とにより行われる。表示素子５４５３に印加される電圧の制御は、電極５４５４の電位及
び電極５４５５の電位を制御することにより行われる。具体的には、電極５４５４の電位
の制御は、電極５４５４に供給する電圧を制御することにより行われる。電極５４５５の
電位の制御は、配線５４６１に入力される信号を制御することにより行われる。なお、配
線５４６１に入力される信号は、トランジスタ５４５１がオン状態になることにより、電
極５４５５に供給される。

なお、表示素子５４５３にかかる電界の強度、表示素子５４５３にかかる電界の向き、
及び表示素子５４５３に電界をかける時間などの中の１つ以上を制御することにより、表
示素子５４５３の階調を制御することができる。なお、電極５４５４と電極５４５５との
間に、電位差を生じさせないことにより、表示素子５４５３の階調を保持することができ
る。

次に、この画素の動作の一例について説明する。図２５（Ａ）に示すタイミングチャー
トは、選択期間と非選択期間とを有する期間Ｔについて示す。期間Ｔは、選択期間の開始
時刻から、次の選択期間の開始時刻までの間の期間のことをいう。

選択期間では、配線５４６２にＨ信号が入力されるので、配線５４６２の電位（電位Ｖ
５４６２と示す）は、Ｈレベルとなる。そのため、トランジスタ５４５１はオン状態にな
るので、配線５４６１と電極５４５５とは導通状態になる。これにより、配線５４６１に
入力される信号は、トランジスタ５４５１を介して、電極５４５５に供給される。そして
、電極５４５５の電位（電位Ｖ５４５５と示す）は、配線５４６１に入力される信号と等
しい値となる。このとき、容量素子５４５２は、電極５４５５と、配線５４６３との間の
電位差を保持する。非選択期間では、配線５４６２にＬ信号が入力されるため、配線５４
６２の電位は、Ｌレベルになる。そのため、トランジスタ５４５１はオフ状態になるので
、配線５４６１と電極５４５５とは非導通状態になる。すると、電極５４５５は浮遊状態
になる。このとき、容量素子５４５２は、選択期間における、電極５４５５と配線５４６
３との間の電位差を保持している。そのため、電極５４５５の電位は、選択期間における
配線５４６１に入力される信号と等しい値のままとなる。こうして、非選択期間において
、トランジスタ５４５１がオフ状態になっても、表示素子５４５３に電圧を印加し続ける
ことができる。以上のように、選択期間における配線５４６１に入力される信号を制御す
ることにより、表示素子５４５３に印加される電圧を制御することができる。つまり、表
示素子５４５３の階調の制御は、選択期間における配線５４６１に入力される信号を制御
することにより行うことができる。

非選択期間における電極５４５５の電位は、トランジスタ５４５１のオフ電流、トラン
ジスタ５４５１のフィードスルー及びトランジスタ５４５１のチャージインジェクション
などの中の１つ以上の影響により、選択期間における配線５４６１に入力される信号と異
なることがある。

図２５（Ｂ）に示すように、選択期間の一部において、電極５４５５の電位を、電極５
４５４と等しい値とすることが可能である。これにより、画素５４５０が選択される毎に
、同じ信号が画素５４５０に入力され続けても、選択期間の一部において電極５４５５の
電位を変化させることにより、表示素子５４５３の電界強度を変化させることができる。
そのため、残像を低減することができる。または、応答速度を早くすることができる。ま
たは、画素間の応答速度のばらつきを小さくすることができ、ムラ又は残像を防止するこ
とができる。このような駆動方法を実現するためには、選択期間を、期間Ｔ１と期間Ｔ２
とに分割するとよい。そして、期間Ｔ１において、配線５４６１に入力される信号を、電
極５４５４と等しい値とするとよい。なお、期間Ｔ２においては、配線５４６１に入力さ
れる信号は、表示素子５４５３の階調を制御するために様々な値とするとよい。なお、期
間Ｔ１の時間が長すぎると、表示素子５４５３の階調を制御するための信号を、画素５４
５０に書き込む時間が短くなってしまう。したがって、期間Ｔ１は、期間Ｔ２よりも短い
ことが好ましい。特に、期間Ｔ１は、選択期間の１％以上２０％以下であることが好まし
い。より好ましくは、３％以上１５％以下である。さらに好ましくは５％以上１０％以下
である。

次に、表示素子５４５３に電圧を印加する時間により、表示素子５４５３の階調を制御
する、本実施の形態の画素の動作の一例について説明する。図２５（Ｃ）に示すタイミン
グチャートは、期間Ｔａと期間Ｔｂとを有する。そして、期間Ｔａは、Ｎ（Ｎは自然数）
個の期間Ｔを有する。Ｎ個の期間Ｔは、各々、図２５（Ａ）～（Ｂ）に示す期間Ｔと同様
である。期間Ｔａは、表示素子５４５３の階調を変化させるための期間（例えば、アドレ
ス期間、書込期間、画像書き換え期間など）である。期間Ｔｂは、期間Ｔａにおける表示
素子５４５３の階調を保持する期間（保持期間）である。

電極５４５４には、電圧Ｖ０が供給される。そのため、電極５４５４は、電位Ｖ０とな
る。配線５４６１には、少なくとも３つの値を有する信号が入力される。該信号の３つの
値の電位は、各々、電位ＶＨ（ＶＨ＞Ｖ０）と、電位Ｖ０と、電位ＶＬ（ＶＬ＜Ｖ０）と
する。そのため、電極５４５５には、電位ＶＨと電位Ｖ０と電位ＶＬとが選択的に与えら
れる。

期間Ｔａが有するＮ個の期間Ｔにおいて、各々、電極５４５５に与える電位を制御する
ことにより、表示素子５４５３に印加される電圧を制御することができる。例えば、電極
５４５５に電位ＶＨが与えられることにより、電極５４５４と電極５４５５との電位差は
、ＶＨ－Ｖ０となる。これにより、表示素子５４５３に、正の電圧を印加することができ
る。電極５４５５に電位Ｖ０が与えられることにより、電極５４５４と電極５４５５との
電位差は、ゼロとなる。これにより、表示素子５４５３に、電圧ゼロを印加することがで
きる。電極５４５５に電位ＶＬが与えられることにより、電極５４５４と電極５４５５と
の電位差は、ＶＬ－Ｖ０となる。これにより、表示素子５４５３に、負の電圧を印加する
ことができる。以上のように、期間Ｔａでは、表示素子５４５３に、正の電圧（ＶＨ－Ｖ
０）と負の電圧（ＶＬ－Ｖ０）とゼロとを様々な順番で印加することができる。これによ
り、表示素子５４５３の階調を細かく制御することができる。または、残像を低減するこ
とができる。または、応答速度を早くすることができる。

なお、表示素子５４５３に正の電圧が印加されると、表示素子５４５３の階調は、黒（
第１の階調ともいう）に近づくことになる。表示素子５４５３に負の電圧が印加されると
、表示素子５４５３の階調は、白（第２の階調ともいう）に近づくことになる。表示素子
５４５３に電圧ゼロが印加されると、表示素子５４５３の階調は、保持される。

期間Ｔｂでは、配線５４６１に入力される信号は、画素５４５０に書き込まれない。そ
のため、期間Ｔｂでは、期間ＴａのＮ番目の期間Ｔにおいて電極５４５５に与えられる電
位が、電極５４５５に与えられ続ける。特に、期間Ｔｂでは、表示素子５４５３に電界を
生じさせないことにより、表示素子５４５３の階調を保持することが好ましい。そのため
に、期間ＴａのＮ番目の期間Ｔにおいて、電極５４５５に電位Ｖ０が与えられることが好
ましい。これにより、期間Ｔｂにおいても、電極５４５５には電位Ｖ０が与えられるので
、表示素子５４５３には電圧ゼロが印加される。そのため、表示素子５４５３の階調を保
持することができる。

表示素子５４５３が次に表示する階調が、第１の階調に近いほど、期間Ｔａのうち、電
位ＶＨが電極５４５５に与えられる時間を長くするとよい。または、Ｎ個の期間Ｔのうち
、電位ＶＨが電極５４５５に与えられる回数を多くするとよい。または、期間Ｔａのうち
、電位ＶＨが電極５４５５に与えられる時間から電位ＶＬが電極５４５５に与えられる時
間を引いた時間を長くするとよい。または、Ｎ個の期間Ｔのうち、電位ＶＨが電極５４５
５に与えられる回数から電位ＶＬが電極５４５５に与えられる回数を引いた回数を、多く
するとよい。

表示素子５４５３が次に表示する階調が、第２の階調に近いほど、期間Ｔａのうち、電
位ＶＬが電極５４５５に与えられる時間を長くするとよい。または、Ｎ個の期間Ｔのうち
、電位ＶＬが電極５４５５に与えられる回数を多くするとよい。または、期間Ｔａのうち
、電位ＶＬが電極５４５５に与えられる時間から電位ＶＨが電極５４５５に与えられる時
間を引いた時間を長くするとよい。または、Ｎ個の期間Ｔのうち、電位ＶＬが電極５４５
５に与えられる回数から電位ＶＨが電極５４５５に与えられる回数を引いた回数を、多く
するとよい。

期間Ｔａにおいて、電極５４５５に与えられる電位（電位ＶＨ、電位Ｖ０、電位ＶＬ）
の組み合わせは、表示素子５４５３が次に表示する階調に依存するだけでなく、表示素子
５４５３が既に表示している階調に依存することが可能である。そのため、次に表示素子
５４５３が表示する階調が同じ場合でも、既に表示素子５４５３が表示している階調が異
なると、電極５４５５に与えられる電位の組み合わせが異なることがある。

例えば、表示素子５４５３が既に表示している階調を、表示するための期間Ｔａにおい
て、電位ＶＨが電極５４５５に与えられる時間が長いほど、電位ＶＨが電極５４５５に与
えられる時間から電位ＶＬが電極５４５５に与えられる時間を引いた時間が長いほど、Ｎ
個の期間Ｔのうち、電位ＶＨが電極５４５５に与えられる回数が多いほど、又はＮ個の期
間Ｔのうち、電位ＶＨが電極５４５５に与えられる回数から電位ＶＬが電極５４５５に与
えられる回数を引いた値が多いほど、期間Ｔａのうち、電位ＶＬが電極５４５５に与えら
れる時間を長くするとよい。または、Ｎ個の期間Ｔのうち、電位ＶＬが電極５４５５に与
えられる回数を多くするとよい。または、期間Ｔａのうち、電位ＶＬが電極５４５５に与
えられる時間から電位ＶＨが電極５４５５に与えられる時間を引いた時間を長くするとよ
い。または、Ｎ個の期間Ｔのうち、電位ＶＬが電極５４５５に与えられる回数から電位Ｖ
Ｈが電極５４５５に与えられる回数を引いた回数を、多くするとよい。これにより、残像
を低減することができる。

別の例として、表示素子５４５３が既に表示している階調を、表示するための期間Ｔａ
において、電位ＶＬが電極５４５５に与えられる時間が長いほど、電位ＶＬが電極５４５
５に与えられる時間から電位ＶＨが電極５４５５に与えられる時間を引いた時間が長いほ
ど、Ｎ個の期間Ｔのうち、電位ＶＬが電極５４５５に与えられる回数が多いほど、又はＮ
個の期間Ｔのうち、電位ＶＬが電極５４５５に与えられる回数から電位ＶＨが電極５４５
５に与えられる回数を引いた値が多いほど、期間Ｔａのうち、電位ＶＨが電極５４５５に
与えられる時間を長くするとよい。または、Ｎ個の期間Ｔのうち、電位ＶＨが電極５４５
５に与えられる回数を多くするとよい。または、期間Ｔａのうち、電位ＶＨが電極５４５
５に与えられる時間から電位ＶＬが電極５４５５に与えられる時間を引いた時間を長くす
るとよい。または、Ｎ個の期間Ｔのうち、電位ＶＨが電極５４５５に与えられる回数から
電位ＶＬが電極５４５５に与えられる回数を引いた回数を、多くするとよい。これにより
、残像を低減することができる。

Ｎ個の期間Ｔは、各々、等しい長さである。ただし、Ｎ個の期間Ｔの長さは、これに限
定されない。例えば、Ｎ個の期間Ｔのうちの少なくとも２つは、互いに異なる長さである
ことが可能である。特に、Ｎ個の期間Ｔの長さを重み付けするとよい。例えば、Ｎ＝４で
ある場合、１番目の期間Ｔの長さを時間ｈとすると、２番目の期間Ｔの長さを時間ｈ×２
とするとよい。３番目の期間Ｔの長さを時間ｈ×４とするとよい。４番目の期間Ｔの長さ
を時間ｈ×８とするとよい。このように、Ｎ個の期間Ｔの長さに重み付けを行うことによ
り、画素５４５０を選択する回数を減らすことができ、且つ表示素子５４５３に電圧を印
加する時間を細かく制御することができる。よって、消費電力の削減を図ることができる
。

電極５４５４には、電位ＶＨと電位ＶＬと選択的に与えることが可能である。この場合
、電極５４５５にも、電位ＶＨと電位ＶＬとを選択的に与えることが好ましい。例えば、
電極５４５４に電位ＶＨが与えられる場合、電極５４５５に電位ＶＨが与えられると、表
示素子５４５３には電圧ゼロが印加される。電極５４５５に電位ＶＬが与えられると、表
示素子５４５３には負の電圧が印加される。一方で、電極５４５４に電位ＶＬが与えられ
る場合、電極５４５５に電位ＶＨが与えられると、表示素子５４５３には正の電圧が印加
される。電極５４５５に電位ＶＬが与えられると、表示素子５４５３には電圧ゼロが印加
される。このようにして、配線５４６１に入力される信号を２値（デジタル信号）とする
ことができる。そのため、配線５４６１に信号を出力する回路を簡単にすることができる
。

期間Ｔｂ又は期間Ｔｂの一部において、配線５４６１及び配線５４６２には、信号を入
力しないことが可能である。つまり、配線５４６１及び配線５４６２を浮遊状態にするこ
とが可能である。なお、期間Ｔｂ又は期間Ｔｂの一部において、配線５４６３には、信号
を入力しないことが可能である。つまり、配線５４６３を浮遊状態にすることが可能であ
る。なお、期間Ｔｂ又は期間Ｔｂの一部において、電極５４５４には、電圧を供給しない
ことが可能である。つまり、電極５４５４を浮遊状態にすることが可能である。

図２３（Ａ）で例示する画素は、図２１で例示する表示装置に用いることができる。図
２３（Ａ）で例示する画素は、図１（Ａ）、図６などで説明した回路と接続される負荷と
して、用いることができる。図２３（Ａ）で例示する画素は、メモリ性を有する表示素子
により構成される。そのため、図２３（Ａ）で例示する画素と、図１９で説明したシフト
レジスタ回路とを組み合わせることは好適である。図２３（Ａ）で例示する画素を図１９
で説明したシフトレジスタ回路により駆動することにより、階調を変化させる場合のみビ
デオ信号を画素に入力することができる。一方で、階調を変化させない場合は、ビデオ信
号を画素に入力しなくても、表示素子がメモリ性を有するため、階調を長時間維持するこ
とができる。

（一実施形態に係る画素の構成について）
図２６（Ａ）は、上記画素の構成として、トップゲート型のトランジスタの一例と、そ
の上に形成される表示素子の一例とを示す。図２６（Ａ）に示すトランジスタの構造につ
いて以下に説明する。図２６（Ａ）に示すトランジスタは、基板５２６０と、絶縁層５２
６１（例えば下地膜）と、半導体層５２６２と、絶縁層５２６３（例えばゲート絶縁膜）
と、導電層５２６４（例えばゲート電極又は配線など）と、開口部を有する絶縁層５２６
５（例えば層間膜又は平坦化膜など）と、導電層５２６６（例えばトランジスタのソース
電極、トランジスタのドレイン電極、容量素子の電極、又は配線など）とを有する。絶縁
層５２６１は、基板５２６０の上に形成される。半導体層５２６２は、絶縁層５２６１の
上に形成される。絶縁層５２６３は、半導体層５２６２を覆うように形成される。導電層
５２６４は、半導体層５２６２の上及び絶縁層５２６３の上に形成される。絶縁層５２６
５は、絶縁層５２６３の上及び導電層５２６４の上に形成される。導電層５２６６は、絶
縁層５２６５の上及び絶縁層５２６５の開口部に形成される。

半導体層５２６２は、領域５２６２ａと、領域５２６２ｂと、領域５２６２ｃとを有す
る。領域５２６２ａは、不純物が添加される領域とし、ソース領域又はドレイン領域とし
ての機能を有する。領域５２６２ｂは、領域５２６２ａよりも低い濃度の不純物が添加さ
れる領域とし、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域としての機能を
有する。領域５２６２ｃは、不純物が添加されていない領域とし、チャネル領域としての
機能を有する。なお、領域５２６２ｃに不純物を添加することが可能である。これにより
、トランジスタの特性の向上を図ったり、閾値電圧を制御することができる。ただし、領
域５２６２ｃに添加される不純物の濃度は、領域５２６２ａ及び領域５２６２ｂの不純物
の濃度よりも低いとよい。これにより、オフ電流を小さくすることができる。なお、領域
５２６２ｂを省略することが可能である。

図２６（Ｂ）は、ボトムゲート型のトランジスタの一例と、その上に形成される表示素
子の一例とを示す。図２６（Ｂ）に示すトランジスタの構造について以下に説明する。図
２６（Ｂ）に示すトランジスタは、基板５２８０と、導電層５２８１（例えばゲート電極
又は配線など）と、絶縁層５２８２（例えばゲート絶縁膜）と、半導体層５２８３と、半
導体層５２８４と、導電層５２８５（例えばトランジスタのソース電極、トランジスタの
ドレイン電極、容量素子の電極、又は配線など）とを有する。導電層５２８１は、基板５
２８０の上に形成される。絶縁層５２８２は、導電層５２８１を覆うように形成される。
半導体層５２８３は、導電層５２８１の上及び絶縁層５２８２の上に形成される。半導体
層５２８４は、半導体層５２８３の上に形成される。導電層５２８５は、半導体層５２８
４の上及び絶縁層５２８２の上に形成される。

半導体層５２８４には、不純物（例えばリンなど）が添加される。そして、半導体層５
２８４は、Ｎ型の導電型を有する。半導体層５２８３は、真性又は真性に近いものが好ま
しい。または、半導体層５２８３は、半導体層５２８４よりも不純物濃度が低いものが好
ましい。

半導体層５２８３として、酸化物半導体又は化合物半導体が用いられる場合、半導体層
５２８４を省略するとよい（図２６（Ｃ）参照）。

ここで、図２６（Ａ）、図２６（Ｂ）及び図２６（Ｃ）に示すトランジスタの上には、
様々な層を設けることができる。その一例について以下に説明する。

例えば、図２６（Ａ）、図２６（Ｂ）及び図２６（Ｃ）に示すトランジスタの上に、開
口部を有する絶縁層５２６７（例えば層間膜又は隔壁など）と、導電層５２６８（例えば
画素電極、反射電極又は配線など）と、開口部を有する絶縁層５２６９（例えば隔壁）と
、発光層５２７０と、導電層５２７１（例えば共通電極又は対向電極など）とを設けるこ
とができる（図２６（Ａ）参照）。絶縁層５２６７は、導電層５２６６の上及び絶縁層５
２６５の上に形成される。導電層５２６８は、絶縁層５２６７の上及び絶縁層５２６７の
開口部に形成される。絶縁層５２６９は、絶縁層５２６７の上及び導電層５２６８の上に
形成される。発光層５２７０は、絶縁層５２６９の上及び絶縁層５２６９の開口部に形成
される。導電層５２７１は、絶縁層５２６９の上及び発光層５２７０の上に形成される。

別の例として、図２６（Ａ）、図２６（Ｂ）及び図２６（Ｃ）に示すトランジスタの上
に、開口部を有する絶縁層５２８６（例えば層間膜又は平坦化膜など）と、導電層５２８
７（例えば画素電極、反射電極又は配線など）と、液晶層５２８８と、導電層５２８９（
例えば共通電極又は対向電極など）とを設けることができる。絶縁層５２８６は、絶縁層
５２８２の上及び導電層５２８５の上に形成される。導電層５２８７は、絶縁層５２８６
の上及び絶縁層５２８６の開口部に形成される。液晶層５２８８は、絶縁層５２８６の上
及び導電層５２８７の上に形成される。導電層５２８９は、液晶層５２８８の上に形成さ
れる。なお、絶縁層５２８６の上及び導電層５２８７の上には、配向膜及び突起部の中の
１つ以上を設けることが可能である。なお、導電層５２８９の上には、突起部、カラーフ
ィルタ及びブラックマトリクスの中の１つ以上を設けることが可能である。なお、導電層
５２８９の下には、配向膜を設けることが可能である。

半導体層としては、非単結晶半導体（例えば、非晶質（アモルファス）シリコン、多結
晶シリコン、微結晶シリコンなど）、単結晶半導体（例えば単結晶シリコンなど）、化合
物半導体（例えば、ＳｉＧｅ、ＧａＡｓなど）、酸化物半導体（例えば、ＺｎＯ、ＩｎＧ
ａＺｎＯ、ＩＺＯ（インジウム亜鉛酸化物）、ＩＴＯ（インジウム錫酸化物）、ＳｎＯ、
ＴｉＯ、ＡｌＺｎＳｎＯ（ＡＺＴＯ）など）、有機半導体、又はカーボンナノチューブな
どがある。

酸化物半導体の材料について詳細に説明する。酸化物半導体としては、四元系金属酸化
物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系や、三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－
Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａ
ｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系や、二元系金属酸化物であるＩｎ－Ｚｎ
－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｚｎ－Ｍｇ－Ｏ系、Ｓｎ－Ｍｇ－Ｏ系、
Ｉｎ－Ｍｇ－Ｏ系や、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系などがある。特に、Ｉｎ－Ｇ
ａ－Ｚｎ－Ｏ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオフ電流を十分に小
さくすることが可能であり、また、電界効果移動度も高いため、トランジスタに用いる半
導体材料としては好適である。

なお、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体材料の代表例としては、ＩｎＧａＯ_３（
ＺｎＯ）_ｍ（ｍ＞０、且つｍは自然数でない）で表記されるものがある。また、Ｇａに代
えてＭを用い、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つｍは自然数でない）のように表記
される酸化物半導体材料がある。ここで、Ｍは、ガリウム（Ｇａ）、アルミニウム（Ａｌ
）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）などから選ば
れた一の金属元素または複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、Ｇａおよび
Ａｌ、ＧａおよびＦｅ、ＧａおよびＮｉ、ＧａおよびＭｎ、ＧａおよびＣｏなどを適用す
ることができる。なお、上述の組成は結晶構造から導き出されるものであり、あくまでも
一例に過ぎないことを付記する。なお、酸化物半導体層の水素濃度は、５×１０^１９（ａ
ｔｏｍｓ／ｃｍ^３）以下とすることが好ましい。

上記のような酸化物半導体で構成されるトランジスタは電界効果移動度が１ｃｍ^２／Ｖ
ｓｅｃ以上、好ましくは１０ｃｍ^２／Ｖｓｅｃ以上が得られるので、表示画面を高精細化
する場合にも画素回路を動作させることができる。さらに、このようなトランジスタを用
いて、一実施形態における信号処理回路を構成することができる。

（一実施形態に係る各種機器について）
図２７（Ａ）乃至図２７（Ｈ）、図２８（Ａ）乃至図２８（Ｄ）は、電子機器を示す図
である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥ
Ｄランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続
端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離
、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線
、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフ
ォン５００８、等を有することができる。

図２７（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９
、赤外線ポート５０１０、等を有することができる。図２７（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表
示部５００２、記録媒体読込部５０１１、等を有することができる。図２７（Ｃ）はゴー
グル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２
、イヤホン５０１３、等を有することができる。図２７（Ｄ）は携帯型遊技機であり、上
述したものの他に、記録媒体読込部５０１１、等を有することができる。図２７（Ｅ）は
プロジェクタであり、上述したものの他に、光源５０３３、投射レンズ５０３４、等を有
することができる。図２７（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図２７（Ｇ）はテレビ
受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。
図２７（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可
能な充電器５０１７、等を有することができる。図２８（Ａ）はディスプレイであり、上
述したものの他に、支持台５０１８、等を有することができる。図２８（Ｂ）はカメラで
あり、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像
部５０１６、等を有することができる。図２８（Ｃ）はコンピュータであり、上述したも
のの他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ
５０２１、等を有することができる。図２８（Ｄ）は携帯電話機であり、上述したものの
他に、アンテナ５０１４、携帯電話・移動端末向けの１セグメント部分受信サービス用チ
ューナ、等を有することができる。

図２７（Ａ）乃至図２７（Ｈ）、図２８（Ａ）乃至図２８（Ｄ）に示す電子機器は、様
々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など
）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示す
る機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能
、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能
を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム
又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数
の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の
一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮し
た画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに
、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮
影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラ
に内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができ
る。なお、図２７（Ａ）乃至図２７（Ｈ）、図２８（Ａ）乃至図２８（Ｄ）に示す電子機
器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

上述の電子機器は、何らかの情報を表示するための表示部を有する。表示部を駆動する
ための回路として、一実施形態に係る構成を用いることにより、部分的に画像を書き換え
ることができる。よって、消費電力の削減を図ることができる。

図２８（Ｅ）に、表示装置を、建造物と一体にして設けた例について示す。図２８（Ｅ
）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５
０２５等を含む。表示装置は、壁かけ型として建物と一体となっており、設置するスペー
スを広く必要とすることなく設置可能である。

図２８（Ｆ）に、建造物内に表示装置を、建造物と一体にして設けた別の例について示
す。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者
は表示パネル５０２６の視聴が可能になる。

なお、建造物として壁、ユニットバスを例としたが、本実施の形態はこれに限定されず
、様々な建造物に表示装置を設置することができる。

次に、表示装置を、移動体と一体にして設けた例について示す。図２８（Ｇ）は、表示
装置を、自動車に設けた例について示した図である。表示パネル５０２８は、自動車の車
体５０２９に取り付けられており、車体の動作又は車体内外から入力される情報をオンデ
マンドに表示することができる。なお、ナビゲーション機能を有していてもよい。

図２８（Ｈ）は、表示装置を、旅客用飛行機と一体にして設けた例について示した図で
ある。図２８（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を
設けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０
３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮に
より乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作す
ることで情報を表示する機能を有する。

なお、移動体としては自動車車体、飛行機機体について例示したがこれに限定されず、
自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）
、船舶等、様々なものに設置することができる。

１０ 画素
１１ トランジスタ
１２ 液晶素子
１３ 容量素子
２１ 配線
２２ 配線
２３ 配線
３１ トランジスタ
３２ 配線
３３ 配線
１０１ トランジスタ
１０２ トランジスタ
１１１ 配線
１１２ 配線
１１３ 配線
１１４ 配線
１１５ 配線
１１６ 配線
１１７ 配線
１１８ 配線
１１９ 配線
１２１ 容量素子
１２２ 容量素子
１３０ 保護回路
１３１ トランジスタ
１４１ 配線
２０１ トランジスタ
２０２ トランジスタ
２０３ トランジスタ
２０４ トランジスタ
２０５ トランジスタ
２２１ トランジスタ
２２２ トランジスタ
２２３ トランジスタ
２２４ トランジスタ
２２５ トランジスタ
２２６ トランジスタ
２２７ トランジスタ
２２８ トランジスタ
２２９ トランジスタ
３００ 回路
３０１ インバータ回路
３０２ トランジスタ
３０３ トランジスタ
３０４ 抵抗素子
３０５ トランジスタ
３０６ トランジスタ
３０７ トランジスタ
３０８ トランジスタ
３１１ トランジスタ
３１２ トランジスタ
３１３ トランジスタ
３１４ トランジスタ
３１５ トランジスタ
３１６ トランジスタ
４０１ 回路
４０２ 回路
４１１ 配線
４１２ 配線
４１３ 配線
４１４ 配線
４１５ 配線
４１６ 配線
４１７ 配線
４１８ 配線
４１９ 配線
４２０ 配線
８０１ トランジスタ
８０２ 容量素子
８０３ 液晶素子
８１１ 配線
８１２ 配線
８１３ 配線
８１４ コモン電極
９０１ トランジスタ
９０２ トランジスタ
９０３ 容量素子
９０４ 発光素子
９１１ 配線
９１２ 配線
９１３ 配線
９１４ 共通電極
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ 支持台
５０１９ 外部接続ポート
５０２０ ポインティングデバイス
５０２１ リーダ／ライタ
５０２２ 筐体
５０２３ 表示部
５０２４ リモコン装置
５０２５ スピーカ
５０２６ 表示パネル
５０２７ ユニットバス
５０２８ 表示パネル
５０２９ 車体
５０３０ 天井
５０３１ 表示パネル
５０３２ ヒンジ部
５０３３ 光源
５０３４ 投射レンズ
５２６０ 基板
５２６１ 絶縁層
５２６２ 半導体層
５２６３ 絶縁層
５２６４ 導電層
５２６５ 絶縁層
５２６６ 導電層
５２６７ 絶縁層
５２６８ 導電層
５２６９ 絶縁層
５２７０ 発光層
５２７１ 導電層
５２８０ 基板
５２８１ 導電層
５２８２ 絶縁層
５２８３ 半導体層
５２８４ 半導体層
５２８５ 導電層
５２８６ 絶縁層
５２８７ 導電層
５２８８ 液晶層
５２８９ 導電層
５４５０ 画素
５４５１ トランジスタ
５４５２ 容量素子
５４５３ 表示素子
５４５４ 電極
５４５５ 電極
５４５６ 隔壁
５４５７ 粉流体
５４５８ 粉流体
５４６１ 配線
５４６２ 配線
５４６３ 配線
５４８０ マイクロカプセル
５４８１ 樹脂
５４８３ 液体
５４８６ ツイストボール
５４８７ 粒子
５４８８ キャビティ
５４９１ マイクロカップ
５４９２ 誘電性溶媒
５４９３ 帯電色素粒子
５４９４ 封止層
５４９５ 粘着層
５５０１ 回路
５５０２ 回路
５５０３ 画素部
５５０４ 回路
５５０５ 回路
５５０６ 画素
５５０７ 配線
５５０８ 配線
５５０９ 基板
５２６２ａ 領域
５２６２ｂ 領域
５２６２ｃ 領域
５５０４ａ 回路
５５０４ｂ 回路

Claims (1)

1. ゲートドライバと、画素と、を有し、
   前記ゲートドライバは、信号処理回路を有し、
   前記信号処理回路は、
   ソース又はドレインの一方が第１の配線と直接接続される第１のトランジスタと、
   ソース又はドレインの一方が前記第１の配線と直接接続される第２のトランジスタと、を有し、
   前記第２のトランジスタのゲートは、第３のトランジスタのゲートと直接接続され、
   前記第２のトランジスタのゲートは、第４のトランジスタのソース又はドレインの一方と直接接続され、
   前記第２のトランジスタのゲートは、第５のトランジスタのソース又はドレインの一方と直接接続され、
   前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと直接接続され、
   前記第４のトランジスタのゲートは、第６のトランジスタのソース又はドレインの一方と直接接続され、
   前記第４のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの他方と直接接続され、
   前記第４のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのゲートと直接接続され、
   前記第４のトランジスタのゲートは、第７のトランジスタのソース又はドレインの一方と直接接続され、
   前記第５のトランジスタのゲートは、前記第１のトランジスタのゲートと直接接続され、
   前記第５のトランジスタのゲートは、前記第７のトランジスタのゲートと直接接続され、
   前記第１の配線は、前記画素と電気的に接続される表示装置。

Images