以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。
(第1の実施形態)
本実施形態では、本発明の基本原理について、図1(a)を参照して説明する。
図1(a)は、本発明の基本原理に基づく基本回路である。図1(a)の基本回路は、トランジスタ101、トランジスタ102、トランジスタ103、及びトランジスタ104を有している。
図1(a)の基本回路の接続関係について説明する。トランジスタ101のゲートが配線105に接続され、第1端子が配線105に接続され、第2端子がトランジスタ104のゲートに接続されている。トランジスタ102のゲートが配線107に接続され、第1端子が配線106に接続され、第2端子がトランジスタ104のゲートに接続されている。トランジスタ103のゲートが配線108に接続され、第1端子が配線106に接続され、第2端子がトランジスタ104のゲートに接続されている。トランジスタ104の第1端子が配線106に接続され、第2端子が配線109に接続されている。なお、トランジスタ101の第2端子とトランジスタ102の第2端子とトランジスタ103の第2端子とトランジスタ104のゲートとの節点を節点N11とする。
また、トランジスタ101〜トランジスタ104は、それぞれNチャネル型である。
したがって、図1(a)の基本回路はすべてNチャネル型のトランジスタで構成することができるため、図1(a)の基本回路は、半導体層にアモルファスシリコンを用いることができ、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。さらに、大型の表示パネルなどの半導体装置を作製することも可能となる。また、図1(a)の基本回路は、半導体層にポリシリコンや単結晶シリコンを用いても製造工程の簡略化を図ることができる。
また、配線105には電源電位VDDが供給され、配線106には電源電位VSSが供給されている。なお、電源電位VDDは、電源電位VSSよりも高い電位である。ただし、配線105、及び配線106には、デジタル信号、アナログ信号などが供給されていてもよいし、他の電源電位が供給されていてもよい。
また、配線107、及び配線108には、それぞれ信号が供給されている。なお、配線107、及び配線108に供給されている信号は、それぞれ2値の値を持つデジタル信号である。このデジタル信号は、H信号のときには電源電位VDDと同電位(以下、電位VDD、又はHレベルともいう)となり、L信号のときには電源電位VSSと同電位(以下、電位VSS、又はLレベルともいう)となる。ただし、配線107、及び配線108には、それぞれ電源電位VDD、電源電位VSS、又は他の電源電位が供給されていてもよい。また、配線107、及び配線108には、それぞれアナログ信号が供給されていてもよい。
次に、図1(a)に示した基本回路の動作について、図1(b)を参照して説明する。
図1(b)は、図1(a)に示した基本回路のタイミングチャートの一例である。図1(b)のタイミングチャートは、配線107の電位、配線108の電位、節点N11の電位、配線109の電位、及びトランジスタ104のオン・オフを示している。
図1(b)のタイミングチャートを期間T1〜期間T4に分割して説明する。また、図2(a)、図2(b)、図3(a)、及び図3(b)は、期間T1、期間T2、期間T3、及び期間T4における図1(a)の基本回路の動作を示している。
まず、期間T1の動作について、図2(a)を参照して説明する。期間T1は、配線107にL信号が供給され、配線108にL信号が供給されている。したがって、トランジスタ102がオフし、トランジスタ103がオフしている。
また、トランジスタ101は、ダイオード接続されているので、節点N11の電位が上昇し始める。この節点N11の電位の上昇は、トランジスタ101がオフするまで続く。トランジスタ101は、節点N11の電位が電源電位VDDからトランジスタ101のしきい値電圧Vth101を引いた値(VDD−Vth101)になるとオフする。よって、節点N11の電位はVDD−Vth101となる。
したがって、トランジスタ104がオンして、配線109の電位が電源電位VSSと等しい値になる。
続いて、期間T2の動作について、図2(b)を参照して説明する。期間T2は、配線107にH信号が供給され、配線108にL信号が供給されている。したがって、トランジスタ102がオンし、トランジスタ103がオフしている。
また、節点N11の電位は、トランジスタ101とトランジスタ102との動作点によって決定される。なお、トランジスタ102のW/L比(Wはチャネル領域のチャネル幅、Lはチャネル領域のチャネル長)を、トランジスタ101のW/L比よりも十分大きくしておけば、節点N11の電位は電源電位VSSよりも少しだけ高い値になる。
したがって、トランジスタ104がオフして、配線109はフローティング(浮遊)状態となる。配線109の電位は、期間T1のときの電位を維持するため、電源電位VSSと等しい値のままである。
続いて、期間T3の動作について、図3(a)を参照して説明する。期間T3は、配線107にL信号が供給され、配線108にH信号が供給されている。したがって、トランジスタ102がオフし、トランジスタ103がオンしている。
また、節点N11の電位は、トランジスタ101とトランジスタ103との動作点によって決定される。なお、トランジスタ103のW/L比を、トランジスタ101のW/L比よりも十分大きくしておけば、節点N11の電位は電源電位VSSよりも少しだけ高い値になる。
したがって、トランジスタ104がオフして、配線109はフローティング(浮遊)状態となる。配線109の電位は、期間T1、期間T2のときの電位を維持するため、電源電位VSSと等しい値のままである。
続いて、期間T4の動作について、図3(b)を参照して説明する。期間T4は、配線107にH信号が供給され、配線108にはH信号が供給されている。したがって、トランジスタ102がオンし、トランジスタ104がオンしている。
また、節点N11の電位は、トランジスタ101とトランジスタ102とトランジスタ103との動作点によって決定されるため、節点N11の電位は電源電位VSSよりも少しだけ高い値になる。
したがって、トランジスタ104がオフして、配線109はフローティング(浮遊)状態となる。配線109の電位は、期間T1、期間T2、期間T3のときの電位を維持するため、電源電位VSSと等しい値のままである。
以上の動作によって、期間T1では、図1(a)の基本回路は配線109に電源電位VSSを供給し、配線109の電位を電源電位VSSと等しい値にする。期間T2〜期間4では、図1(a)の基本回路は、配線109をフローティング状態にし、配線109の電位を電源電位VSSと等しい値に維持する。
また、図1(a)の基本回路は、期間T1〜期間T4すべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又はほぼ定常的にオン状態であるトランジスタは有していない。したがって、図1(a)の基本回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
また、トランジスタの特性は、トランジスタがアモルファスシリコンで形成されている場合に劣化しやすい。したがって、図1(a)の基本回路は、トランジスタをアモルファスシリコンで形成することによって、製造コストの削減や歩留まりの向上などのメリットが得られるだけでなく、トランジスタの特性劣化の問題も解決できる。
ここで、トランジスタ101〜トランジスタ104の機能を説明する。トランジスタ101は、入力端子を第1端子、及びゲートとし、出力端子を第2端子としているダイオードとしての機能を有する。トランジスタ102は、配線107の電位に応じて、配線106と節点N11とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ103は、配線108の電位に応じて、配線106と節点N11とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ104は、節点N11の電位に応じて、配線106と配線109とを接続するかしないかを選択するスイッチとしての機能を有する。
なお、トランジスタ101は、抵抗成分を持つ素子であればよい。例えば、図4(a)に示すように、抵抗素子401をトランジスタ101の代わりに用いることができる。抵抗素子401を用いることによって、節点N11の電位を期間T1において電源電位VDDと等しい値とすることができる。また、図4(a)のタイミングチャートを図4(b)に示す。
次に、図1(a)に示した基本回路をPチャネル型トランジスタで構成した場合について、図13(a)を参照して説明する。
図13(a)は、本発明の基本原理に基づく基本回路である。図13(a)の基本回路は、トランジスタ1301、トランジスタ1302、トランジスタ1303、及びトランジスタ1304を有している。
図13(a)の基本回路の接続関係について説明する。トランジスタ1301のゲートが配線1306に接続され、第1端子が配線1306に接続され、第2端子がトランジスタ1304のゲートに接続されている。トランジスタ1302のゲートが配線1307に接続され、第1端子が配線1305に接続され、第2端子がトランジスタ1304のゲートに接続されている。トランジスタ1303のゲートが配線1308に接続され、第1端子が配線1305に接続され、第2端子がトランジスタ1304のゲートに接続されている。トランジスタ1304の第1端子が配線1305に接続され、第2端子が配線1309に接続されている。なお、トランジスタ1301の第2端子とトランジスタ1302の第2端子とトランジスタ1303の第2端子とトランジスタ1304のゲートとの節点を節点N131とする。
また、トランジスタ1301〜トランジスタ1304は、それぞれPチャネル型である。
したがって、図13(a)の基本回路はすべてPチャネル型のトランジスタで構成することができるため、Nチャネル型のトランジスタを形成するための工程が必要ない。したがって、図13(a)の基本回路は、製造工程の簡略化を図ることができ、製造コストの削減や歩留まりの向上を図ることができる。
また、配線1305には電源電位VDDが供給され、配線1306には電源電位VSSが供給されている。
また、配線1307、及び配線1308には、それぞれ信号が供給されている。なお、配線1307、及び配線1308に供給されている信号は、それぞれ2値の値を持つデジタル信号である。
次に、図13(a)に示した基本回路の動作について、図13(b)を参照して説明する。
図13(b)は、図13(a)に示した基本回路のタイミングチャートの一例である。図13(b)のタイミングチャートは、配線1307の電位、配線1308の電位、節点N131の電位、配線1309の電位、及びトランジスタ1304のオン・オフを示している。
図13(b)のタイミングチャートを期間T1〜期間T4に分割して説明する。また、図14(a)、図14(b)、図15(a)、及び図15(b)は、期間T1、期間T2、期間T3、及び期間T4における図13(a)の基本回路の動作を示している。
まず、期間T1の動作について、図14(a)を参照して説明する。期間T1は、配線1307にH信号が供給され、配線1308にH信号が供給されている。したがって、トランジスタ1302がオフし、トランジスタ1303がオフしている。
また、トランジスタ1301は、ダイオード接続されているので、節点N131の電位が減少し始める。この節点N131の電位の減少は、トランジスタ1301がオフするまで続く。トランジスタ1301は、節点N131の電位が電源電位VSSとトランジスタ1301のしきい値電圧Vth1301の絶対値との和(VSS+|Vth1301|)になるとオフする。よって、節点N131の電位はVSS+|Vth1301|となる。
したがって、トランジスタ1304がオンして、配線1309の電位が電源電位VDDと等しい値になる。
続いて、期間T2の動作について、図14(b)を参照して説明する。期間T2は、配線1307にL信号が供給され、配線1308にH信号が供給されている。したがって、トランジスタ1302がオンし、トランジスタ1303がオフしている。
また、節点N131の電位は、トランジスタ1301とトランジスタ1302との動作点によって決定される。なお、トランジスタ1302のW/L比(Wはチャネル領域のチャネル幅、Lはチャネル領域のチャネル長)を、トランジスタ1301のW/L比よりも十分大きくしておけば、節点N131の電位は電源電位VDDよりも少しだけ低い値になる。
したがって、トランジスタ1304がオフして、配線1309はフローティング(浮遊)状態となる。配線1309の電位は、期間T1のときの電位を維持するため、電源電位VDDと等しい値のままである。
続いて、期間T3の動作について、図15(a)を参照して説明する。期間T3は、配線1307にH信号が供給され、配線1308にL信号が供給されている。したがって、トランジスタ1302がオフし、トランジスタ1303がオンしている。
また、節点N131の電位は、トランジスタ1301とトランジスタ1303との動作点によって決定される。なお、トランジスタ1303のW/L比を、トランジスタ1301のW/L比よりも十分大きくしておけば、節点N131の電位は電源電位VDDよりも少しだけ低い値になる。
したがって、トランジスタ1304がオフして、配線1309はフローティング(浮遊)状態となる。配線1309の電位は、期間T1、期間T2のときの電位を維持するため、電源電位VDDと等しい値のままである。
続いて、期間T4の動作について、図15(b)を参照して説明する。期間T4は、配線1307にL信号が供給され、配線1308にはL信号が供給されている。したがって、トランジスタ1302がオンし、トランジスタ1304がオンしている。
また、節点N131の電位は、トランジスタ1301とトランジスタ1302とトランジスタ1303との動作点によって決定されるため、節点N131の電位は電源電位VDDよりも少しだけ低い値になる。
したがって、トランジスタ1304がオフして、配線1309はフローティング(浮遊)状態となる。配線1309の電位は、期間T1、期間T2、期間T3のときの電位を維持するため、電源電位VDDと等しい値のままである。
以上の動作によって、期間T1では、図13(a)の基本回路は配線1309に電源電位VDDを供給し、配線1309の電位を電源電位VDDと等しい値にする。期間T2〜期間4では、図13(a)の基本回路は、配線1309をフローティング状態にし、配線1309の電位を電源電位VDDと等しい値に維持する。
また、図13(a)の基本回路は、期間T1〜期間T4すべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又はほぼ定常的にオン状態であるトランジスタは有していない。したがって、図13(a)の基本回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
なお、トランジスタ1301〜トランジスタ1304は、トランジスタ101〜トランジスタ104と同様な機能を有する。
なお、トランジスタ1301は、抵抗成分を持つ素子であればよい。例えば、図16(a)に示すように、抵抗素子1601をトランジスタ1301の代わりに用いることができる。抵抗素子1601を用いることによって、節点N131の電位を期間T1において電源電位VSSと等しい値とすることができる。また、図16(a)のタイミングチャートを図16(b)に示す。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第2の実施形態)
本実施形態では、第1の実施形態とは別の本発明の基本原理について、図5(a)を参照して説明する。
図5(a)は、本発明の基本原理に基づく基本回路である。図5(a)の基本回路は、トランジスタ501、トランジスタ502、トランジスタ503、トランジスタ504、トランジスタ505、トランジスタ506、及びトランジスタ507を有している。
図5(a)の基本回路の接続関係について説明する。トランジスタ501のゲートが配線508に接続され、第1端子が配線508に接続され、第2端子がトランジスタ504のゲートに接続されている。トランジスタ502のゲートが配線510に接続され、第1端子が配線509に接続され、第2端子がトランジスタ504のゲートに接続されている。トランジスタ503のゲートが配線511に接続され、第1端子が配線509に接続され、第2端子がトランジスタ504のゲートに接続されている。なお、トランジスタ501の第2端子とトランジスタ502の第2端子とトランジスタ503の第2端子とトランジスタ504のゲートとの節点を節点N51とする。トランジスタ504の第1端子が配線508に接続され、第2端子がトランジスタ507のゲートに接続されている。トランジスタ505のゲートが配線510に接続され、第1端子が配線509に接続され、第2端子がトランジスタ507のゲートに接続されている。トランジスタ506のゲートが配線511に接続され、第1端子が配線509に接続され、第2端子がトランジスタ507のゲートに接続されている。トランジスタ507の第1端子が配線509に接続され、第2端子が配線512に接続されている。なお、トランジスタ504の第2端子とトランジスタ505の第2端子とトランジスタ506の第2端子とトランジスタ507のゲートとの節点を節点N52とする。
また、トランジスタ501〜トランジスタ507は、それぞれNチャネル型である。
したがって、図5(a)の基本回路はすべてNチャネル型のトランジスタで構成することができるため、図5(a)の基本回路は、半導体層にアモルファスシリコンを用いることができ、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。さらに、大型の表示パネルなどの半導体装置を作製することも可能となる。また、図5(a)の基本回路は、半導体層にポリシリコンや単結晶シリコンを用いても製造工程の簡略化を図ることができる。
また、配線508には電源電位VDDが供給され、配線509には電源電位VSSが供給されている。なお、電源電位VDDは、電源電位VSSよりも高い電位である。ただし、配線508、及び配線509には、デジタル信号、アナログ信号などが供給されていてもよいし、他の電源電位が供給されていてもよい。
また、配線510、及び配線511には、それぞれ信号が供給されている。なお、配線510、及び配線511に供給されている信号は、それぞれ2値の値を持つデジタル信号である。このデジタル信号は、H信号のときには電源電位VDDと同電位(以下、電位VDD、又はHレベルともいう)となり、L信号のときには電源電位VSSと同電位(以下、電位VSS、又はLレベルともいう)となる。ただし、配線510、及び配線511には、それぞれ電源電位VDD、電源電位VSS、又は他の電源電位が供給されていてもよい。また、配線510、及び配線511には、それぞれアナログ信号が供給されていてもよい。
次に、図5(a)に示した基本回路の動作について、図5(b)を参照して説明する。
図5(b)は、図5(a)に示した基本回路のタイミングチャートの一例である。図5(b)のタイミングチャートは、配線510の電位、配線511の電位、節点N51の電位、節点N52の電位、配線512の電位、及びトランジスタ507のオン・オフを示している。
図5(b)のタイミングチャートを期間T1〜期間T4に分割して説明する。また、図6(a)、図6(b)、図7(a)、及び図7(b)は、期間T1、期間T2、期間T3、及び期間T4における図5(a)の基本回路の動作を示している。
まず、期間T1の動作について、図6(a)を参照して説明する。期間T1は、配線510にL信号が供給され、トランジスタ502、及びトランジスタ505がオフしている。また、配線511にL信号が供給され、トランジスタ503、及びトランジスタ506がオフしている。
また、トランジスタ501は、ダイオード接続されているので、節点N51の電位が上昇し始める。節点N51の電位が電源電位VDDからトランジスタ501のしきい値電圧Vth501を引いた値(VDD−Vth501)になると、トランジスタ501がオフする。したがって、節点N51がフローティング状態になる。
このとき、トランジスタ504はオンしており、節点N52の電位も上昇している。したがって、フローティング状態になっている節点N51の電位は、トランジスタ504のゲート(節点N51)と第2端子(節点N52)との間の寄生容量によって、節点N52の電位と一緒に上昇する。この節点N51の電位の上昇は節点N52の電位の上昇が止まるまで続き、節点N51の電位が電源電位VDDとトランジスタ504のしきい値電圧Vth504との和(VDD+Vth504)以上になる。つまり、節点N51の電位の上昇は、節点N52の電位が電源電位VDDと等しくなるまで続く。いわゆるブートストラップ動作によって、節点N52の電位を電源電位VDDと等しくできる。
したがって、トランジスタ507がオンして、配線509の電位が電源電位VSSと等しい値になる。ここで、節点N52の電位を電源電位VDDと等しくすることによって、トランジスタ507のゲートとソースとの間の電位差を大きくすることができる。よって、トランジスタ507をオンしやすくすることができ、広い動作条件で基本回路を動作させることができる。
続いて、期間T2の動作について、図6(b)を参照して説明する。期間T2は、配線510にH信号が供給され、トランジスタ502、及びトランジスタ505がオンしている。また、配線511にL信号が供給され、トランジスタ503、及びトランジスタ506がオフしている。
また、節点N51の電位は、トランジスタ501とトランジスタ502との動作点によって決定される。なお、トランジスタ502のW/L比を、トランジスタ501のW/L比よりも十分大きくしておけば、節点N51の電位は電源電位VSSよりも少しだけ高い電位になる。
したがって、トランジスタ504はオフして、トランジスタ505がオンしているため、節点N52の電位が電源電位VSSと等しい値になる。よって、トランジスタ507がオフして、配線512はフローティング(浮遊)状態となる。配線512の電位は、期間T1のときの電位を維持するため、電源電位VSSと等しい値のままである。
続いて、期間T3の動作について、図7(a)を参照して説明する。期間T3は、配線510にL信号が供給され、トランジスタ502、及びトランジスタ505がオフしている。また、配線511にH信号が供給され、トランジスタ503、及びトランジスタ506がオンしている。
また、節点N51の電位は、トランジスタ501とトランジスタ503との動作点によって決定される。なお、トランジスタ503のW/L比を、トランジスタ501のW/L比よりも十分大きくしておけば、節点N51の電位は電源電位VSSよりも少しだけ高い電位になる。
したがって、トランジスタ504はオフして、トランジスタ506がオンしているため、節点N52の電位が電源電位VSSと等しい値になる。よって、トランジスタ507がオフして、配線512はフローティング(浮遊)状態となる。配線512の電位は、期間T1、期間T2のときの電位を維持するため、電源電位VSSと等しい値のままである。
続いて、期間T4の動作について、図7(b)を参照して説明する。期間T4は、配線510にH信号が供給され、トランジスタ502、及びトランジスタ505がオンしている。また、配線511にH信号が供給され、トランジスタ503、及びトランジスタ506がオンしている。
また、節点N51の電位は、トランジスタ501とトランジスタ502とトランジスタ503との動作点によって決定されるため、節点N51の電位は電源電位VSSよりも少しだけ高い電位になる。
したがって、トランジスタ504はオフして、トランジスタ505、及びトランジスタ506がオンしているため、節点N52の電位が電源電位VSSと等しい値になる。よって、トランジスタ507がオフして、配線512はフローティング(浮遊)状態となる。配線512の電位は、期間T1、期間T2、期間T3のときの電位を維持するため、電源電位VSSと等しい値のままである。
以上の動作によって、期間T1では、図5(a)の基本回路は配線512に電源電位VSSを供給し、配線512の電位を電源電位VSSと等しい値にする。期間T2〜期間T4では、図5(a)の基本回路は、配線512をフローティング状態にし、配線512の電位を電源電位VSSと等しい値に維持する。
なお、期間T1では、図5(a)の基本回路の節点N52の電位を電源電位VDDと等しい値にすることができる。したがって、広い動作条件で、図5(a)の基本回路を動作させることができる。
また、図5(a)の基本回路は、期間T1〜期間T4すべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又はほぼ定常的にオン状態であるトランジスタは有していない。したがって、図5(a)の基本回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
また、トランジスタの特性は、トランジスタがアモルファスシリコンで形成されている場合に劣化しやすい。したがって、図5(a)の基本回路は、トランジスタをアモルファスシリコンで形成することによって、製造コストの削減や歩留まりの向上などのメリットが得られるだけでなく、トランジスタの特性劣化の問題も解決できる。
ここで、トランジスタ501〜トランジスタ507の機能を説明する。トランジスタ501は、入力端子を第1端子、及びゲートとし、出力端子を第2端子としているダイオードとしての機能を有する。トランジスタ502は、配線510の電位に応じて、配線509と節点N51とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ503は、配線511の電位に応じて、配線509と節点N51とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ504は、節点N51の電位に応じて、配線508と節点N52とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ505は、配線510の電位に応じて、配線509と節点N52とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ506は、配線511の電位に応じて、配線509と節点N52とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ507は、節点N52の電位に応じて、配線509と配線512とを接続するかしないかを選択するスイッチとしての機能を有する。
なお、トランジスタ501〜トランジスタ506によって、配線510、及び配線511を入力端子とし、出力端子を節点N52とする、2入力NOR回路を構成している。
なお、図8(a)に示すように、トランジスタ504のゲート(節点N51)と、第2端子(節点N52)との間に、容量素子801を配置してもよい。なぜなら、節点N51の電位、及び節点N52の電位はブートストラップ動作によって上昇するため、容量素子801を配置することで、基本回路がブートストラップ動作しやすくなるからである。
なお、図8(b)に示すように、トランジスタ503は、必ずしも必要ではない。なぜなら、配線510にH信号が供給されるときは、節点N52の電位が減少し、トランジスタ507がオフすればよいからである。
次に、図5(a)に示した基本回路をPチャネル型トランジスタで構成した場合について、図17(a)を参照して説明する。
図17(a)は、本発明の基本原理に基づく基本回路である。図17(a)の基本回路は、トランジスタ1701、トランジスタ1702、トランジスタ1703、トランジスタ1704、トランジスタ1705、トランジスタ1706、及びトランジスタ1707を有している。
図17(a)の基本回路の接続関係について説明する。トランジスタ1701のゲートが配線1709に接続され、第1端子が配線1709に接続され、第2端子がトランジスタ1704のゲートに接続されている。トランジスタ1702のゲートが配線1710に接続され、第1端子が配線1708に接続され、第2端子がトランジスタ1704のゲートに接続されている。トランジスタ1703のゲートが配線1711に接続され、第1端子が配線1708に接続され、第2端子がトランジスタ1704のゲートに接続されている。なお、トランジスタ1701の第2端子とトランジスタ1702の第2端子とトランジスタ1703の第2端子とトランジスタ1704のゲートとの節点を節点N171とする。トランジスタ1704の第1端子が配線1709に接続され、第2端子がトランジスタ1707のゲートに接続されている。トランジスタ1705のゲートが配線1710に接続され、第1端子が配線1708に接続され、第2端子がトランジスタ1707のゲートに接続されている。トランジスタ1706のゲートが配線1711に接続され、第1端子が配線1708に接続され、第2端子がトランジスタ1707のゲートに接続されている。トランジスタ1707の第1端子が配線1708に接続され、第2端子が配線1712に接続されている。なお、トランジスタ1704の第2端子とトランジスタ1705の第2端子とトランジスタ1706の第2端子とトランジスタ1707のゲートとの節点を節点N172とする。
また、トランジスタ1701〜トランジスタ1707は、それぞれPチャネル型である。
したがって、図17(a)の基本回路はすべてPチャネル型のトランジスタで構成することができるため、Nチャネル型のトランジスタを形成するための工程が必要ない。したがって、図17(a)の基本回路は、製造工程の簡略化を図ることができ、製造コストの削減や歩留まりの向上を図ることができる。
また、配線1708には電源電位VDDが供給され、配線1709には電源電位VSSが供給されている。なお、電源電位VDDは、電源電位VSSよりも高い電位である。ただし、配線1708、及び配線1709には、デジタル信号、アナログ信号などが供給されていてもよいし、他の電源電位が供給されていてもよい。
また、配線1710、及び配線1711には、それぞれ信号が供給されている。なお、配線1710、及び配線1711に供給されている信号は、それぞれ2値の値を持つデジタル信号である。ただし、配線1710、及び配線1711には、それぞれ電源電位VDD、電源電位VSS、又は他の電源電位が供給されていてもよい。また、配線1710、及び配線1711には、それぞれアナログ信号が供給されていてもよい。
次に、図17(a)に示した基本回路の動作について、図17(b)を参照して説明する。
図17(b)は、図17(a)に示した基本回路のタイミングチャートの一例である。図17(b)のタイミングチャートは、配線1710の電位、配線1711の電位、節点N171の電位、節点N172の電位、配線1712の電位、及びトランジスタ1707のオン・オフを示している。
図17(b)のタイミングチャートを期間T1〜期間T4に分割して説明する。また、図18(a)、図18(b)、図19(a)、及び図19(b)は、期間T1、期間T2、期間T3、及び期間T4における図17(a)の基本回路の動作を示している。
まず、期間T1の動作について、図18(a)を参照して説明する。期間T1は、配線1710にH信号が供給され、トランジスタ1702、及びトランジスタ1705がオフしている。また、配線1711にH信号が供給され、トランジスタ1703、及びトランジスタ1706がオフしている。
また、トランジスタ1701は、ダイオード接続されているので、節点N171の電位が減少し始める。節点N171の電位が電源電位VSSとトランジスタ1701のしきい値電圧Vth1701の絶対値との和(VSS+|Vth1701|)になると、トランジスタ1701がオフする。したがって、節点N171がフローティング状態になる。
このとき、トランジスタ1704はオンしており、節点N172の電位も減少している。したがって、フローティング状態になっている節点N171の電位は、トランジスタ1704のゲート(節点N171)と第2端子(節点N172)との間の寄生容量によって、節点N172の電位と一緒に減少する。この節点N171の電位の減少は節点N172の電位の減少が止まるまで続き、節点N171の電位が電源電位VSSからトランジスタ1704のしきい値電圧Vth1704の絶対値を引いた値(VSS−|Vth1704|)以下になる。つまり、節点N171の電位の減少は、節点N172の電位が電源電位VSSと等しくなるまで続く。いわゆるブートストラップ動作によって、節点N172の電位を電源電位VSSと等しくできる。
したがって、トランジスタ1707がオンして、配線1712の電位が電源電位VDDと等しい値になる。ここで、節点N172の電位を電源電位VSSと等しくすることによって、トランジスタ1707のゲートとソースとの間の電位差を大きくすることができる。よって、トランジスタ1707をオンしやすくすることができ、広い動作条件で基本回路を動作させることが可能になる。
続いて、期間T2の動作について、図18(b)を参照して説明する。期間T2は、配線1710にL信号が供給され、トランジスタ1702、及びトランジスタ1705がオンしている。また、配線1711にH信号が供給され、トランジスタ1703、及びトランジスタ1706がオフしている。
また、節点N171の電位は、トランジスタ1701とトランジスタ1702との動作点によって決定される。なお、トランジスタ1702のW/L比を、トランジスタ1701のW/L比よりも十分大きくしておけば、節点N171の電位は電源電位VDDよりも少しだけ低い電位になる。
したがって、トランジスタ1704はオフして、トランジスタ1705がオンしているため、節点N172の電位が電源電位VDDと等しい値になる。よって、トランジスタ1707がオフして、配線1712はフローティング(浮遊)状態となる。配線1712の電位は、期間T1のときの電位を維持するため、電源電位VDDと等しい値のままである。
続いて、期間T3の動作について、図19(a)を参照して説明する。期間T3は、配線1710にH信号が供給され、トランジスタ1702、及びトランジスタ1705がオフしている。また、配線1711にL信号が供給され、トランジスタ1703、及びトランジスタ1706がオンしている。
また、節点N171の電位は、トランジスタ1701とトランジスタ1703との動作点によって決定される。なお、トランジスタ1703のW/L比を、トランジスタ1701のW/L比よりも十分大きくしておけば、節点N171の電位は電源電位VDDよりも少しだけ低い電位になる。
したがって、トランジスタ1704はオフして、トランジスタ1706がオンしているため、節点N172の電位が電源電位VDDと等しい値になる。よって、トランジスタ1707がオフして、配線1712はフローティング(浮遊)状態となる。配線1712の電位は、期間T1、期間T2のときの電位を維持するため、電源電位VDDと等しい値のままである。
続いて、期間T4の動作について、図19(b)を参照して説明する。期間T4は、配線1710にL信号が供給され、トランジスタ1702、及びトランジスタ1705がオンしている。また、配線1711にL信号が供給され、トランジスタ1703、及びトランジスタ1706がオンしている。
また、節点N171の電位は、トランジスタ1701とトランジスタ1702とトランジスタ1703との動作点によって決定されるため、節点N171の電位は電源電位VDDよりも少しだけ低い電位になる。
したがって、トランジスタ1704はオフして、トランジスタ1705、及びトランジスタ1706がオンしているため、節点N172の電位が電源電位VDDと等しい値になる。よって、トランジスタ1707がオフして、配線1712はフローティング(浮遊)状態となる。配線1712の電位は、期間T1、期間T2、期間T3のときの電位を維持するため、電源電位VDDのままである。
以上の動作によって、期間T1では、図17(a)の基本回路は配線1712に電源電位VDDを供給し、配線1712の電位を電源電位VDDと等しい値にする。期間T2〜期間4では、図17(a)の基本回路は、配線1712をフローティング状態にし、配線1712の電位を電源電位VDDと等しい値に維持する。
なお、期間T1では、図17(a)の基本回路の節点N172の電位を電源電位VSSと等しい値にすることができる。したがって、広い動作条件で、図17(a)の基本回路を動作させることができる。
また、図17(a)の基本回路は、期間T1〜期間T4すべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又はほぼ定常的にオン状態であるトランジスタは有していない。したがって、図17(a)の基本回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
なお、トランジスタ1701〜トランジスタ1707は、トランジスタ501〜トランジスタ507と同様な機能を有する。
なお、トランジスタ1701〜トランジスタ1706によって、配線1710、及び配線1711を入力端子とし、出力端子を節点N172とする、2入力NAND回路を構成している。
なお、図20(a)に示すように、トランジスタ1704のゲート(節点N171)と、第2端子(節点N172)との間に、容量素子2001を配置してもよい。なぜなら、節点N171の電位、及び節点N172の電位はブートストラップ動作によって減少するため、容量素子2001を配置することで、基本回路がブートストラップ動作しやすくなるからである。
なお、図20(b)に示すように、トランジスタ1703は、必ずしも必要ではない。なぜなら、配線1710にL信号が供給されるときは、節点N172の電位が上昇し、トランジスタ1707がオフすればよいからである。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第3の実施形態)
本実施形態では、第1の実施形態、及び第2の実施形態とは別の本発明の基本原理について、図9(a)を参照して説明する。
図9(a)は、本発明の基本原理に基づく基本回路である。図9(a)の基本回路は、トランジスタ901、トランジスタ902、トランジスタ903、及びトランジスタ904を有している。
図9(a)の基本回路の接続関係について説明する。トランジスタ901のゲートがトランジスタ904のゲートに接続され、第1端子が配線906に接続され、第2端子がトランジスタ904のゲートに接続されている。トランジスタ902のゲートが配線907に接続され、第1端子が配線905に接続され、第2端子がトランジスタ904のゲートに接続されている。トランジスタ903のゲートが配線908に接続され、第1端子が配線906に接続され、第2端子がトランジスタ904のゲートに接続されている。トランジスタ904の第1端子が配線906に接続され、第2端子が配線909に接続されている。なお、トランジスタ901の第2端子とトランジスタ901のゲートとトランジスタ902の第2端子とトランジスタ903の第2端子とトランジスタ904のゲートとの節点を節点N91とする。
また、トランジスタ901〜トランジスタ904は、それぞれNチャネル型である。
したがって、図9(a)の基本回路はすべてNチャネル型のトランジスタで構成することができるため、図9(a)の基本回路は、半導体層にアモルファスシリコンを用いることができ、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。さらに、大型の表示パネルなどの半導体装置を作製することも可能となる。また、図9(a)の基本回路は、半導体層にポリシリコンや単結晶シリコンを用いても製造工程の簡略化を図ることができる。
また、配線905には電源電位VDDが供給され、配線906には電源電位VSSが供給されている。なお、電源電位VDDは、電源電位VSSよりも高い電位である。ただし、配線905、及び配線906には、デジタル信号、アナログ信号などが供給されていてもよいし、他の電源電位が供給されていてもよい。
また、配線907、及び配線908には、それぞれ信号が供給されている。なお、配線907、及び配線908に供給されている信号は、それぞれ2値の値を持つデジタル信号である。ただし、配線907、及び配線908には、それぞれ電源電位VDD、電源電位VVSS、及び他の電源電位が供給されていてもよい。また、配線907、及び配線908には、それぞれアナログ信号が供給されていてもよい。
次に、図9(a)に示した基本回路の動作について、図9(b)を参照して説明する。
図9(b)は、図9(a)に示した基本回路のタイミングチャートの一例である。図9(b)のタイミングチャートは、配線907の電位、配線908の電位、節点N91の電位、配線909の電位、及びトランジスタ904のオン・オフを示している。
図9(b)のタイミングチャートを期間T1〜期間T4に分割して説明する。また、図10(a)、図10(b)、図11(a)、及び図11(b)は、期間T1、期間T2、期間T3、及び期間T4における図9(a)の基本回路の動作を示している。
まず、期間T1の動作について、図10(a)を参照して説明する。期間T1は、配線907にL信号が供給され、配線908にL信号が供給されている。したがって、トランジスタ902がオフし、トランジスタ903がオフしている。
また、トランジスタ901は、ダイオード接続されているので、節点N91の電位が減少し始める。この節点N91の電位の減少は、トランジスタ901がオフするまで続く。トランジスタ901は、節点N91の電位が電源電位VSSとトランジスタ901のしきい値電圧Vth901の絶対値との和(VSS+|Vth901|)になるとオフする。したがって、節点N91の電位はVSS+|Vth901|となる。
したがって、トランジスタ904がオフして、配線909の電位は、期間T2の電位を維持するため、電源電位VSSと等しい値のままである。なお、期間T2の動作は次に説明する。
続いて、期間T2の動作について、図10(b)を参照して説明する。期間T2は、配線907にH信号が供給され、配線908にL信号が供給されている。したがって、トランジスタ902がオンし、トランジスタ903がオフしている。
また、節点N91の電位は、トランジスタ901とトランジスタ902との動作点によって決定される。なお、トランジスタ902のW/L比をトランジスタ901のW/L比よりも十分大きくしておけば、節点N91の電位は電源電位VDDよりも少しだけ低い値になる。
したがって、トランジスタ904がオンして、配線909の電位が電源電位VSSと等しい値になる。
続いて、期間T3の動作について、図11(a)を参照して説明する。期間T3は、配線907にL信号が供給され、配線908にH信号が供給されている。したがって、トランジスタ902がオフし、トランジスタ903がオンしている。
また、節点N91の電位は、トランジスタ902がオフしているため、電源電位VSSと等しい値になる。
したがって、トランジスタ904がオフして、配線909はフローティング(浮遊)状態となる。配線909の電位は、期間T1、期間T2のときの電位を維持するため、電源電位VSSと等しい値のままである。
続いて、期間T4の動作について、図11(b)を参照して説明する。期間T4は、配線907にH信号が供給され、配線908にはH信号が供給されている。したがって、トランジスタ902がオンし、トランジスタ904がオンしている。
また、節点N91の電位は、トランジスタ901とトランジスタ902とトランジスタ903との動作点によって決定されるため、節点N91の電位は電源電位VSSよりも少しだけ高い値になる。
したがって、トランジスタ904がオフして、配線909はフローティング(浮遊)状態となる。配線909の電位は、期間T1、期間T2、期間T3のときの電位を維持するため、電源電位VSSと等しい値のままである。
以上の動作によって、期間T2では、図9(a)の基本回路は配線909に電源電位VSSを供給し、配線909の電位を電源電位VSSと等しい値にする。期間T1、期間T3、及び期間4では、図9(a)の基本回路は、配線909をフローティング状態にし、配線909の電位を電源電位VSSと等しい値に維持する。
また、図9(a)の基本回路は、期間T1〜期間T4すべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又はほぼ定常的にオン状態であるトランジスタは有していない。したがって、図9(a)の基本回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
また、トランジスタの特性は、トランジスタがアモルファスシリコンで形成されている場合に劣化しやすい。したがって、図9(a)の基本回路は、トランジスタをアモルファスシリコンで形成することによって、製造コストの削減や歩留まりの向上などのメリットが得られるだけでなく、トランジスタの特性劣化の問題も解決できる。
ここで、トランジスタ901〜トランジスタ904の機能を説明する。トランジスタ901は、入力端子を第2端子、及びゲートとし、出力端子を第1端子としているダイオードとしての機能を有する。トランジスタ902は、配線907の電位に応じて、配線905と節点N91とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ903は、配線908の電位に応じて、配線906と節点N91とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ904は、節点N91の電位に応じて、配線906と配線909とを接続するかしないかを選択するスイッチとしての機能を有する。
なお、トランジスタ901〜トランジスタ904によって、配線907、及び配線908を入力端子とし、出力端子を節点N91とする、2入力の論理回路を構成している。
なお、トランジスタ901は、抵抗成分を持つ素子であればよい。例えば、図12(a)に示すように、抵抗素子1201をトランジスタ901の代わりに用いることができる。また、図12(a)のタイミングチャートを図12(b)に示す。
次に、図9(a)に示した基本回路をPチャネル型トランジスタで構成した場合について、図21(a)を参照して説明する。
図21(a)は、本発明の基本原理に基づく基本回路である。図21(a)の基本回路は、トランジスタ2101、トランジスタ2102、トランジスタ2103、及びトランジスタ2104を有している。
図21(a)の基本回路の接続関係について説明する。トランジスタ2101のゲートがトランジスタ2104のゲートに接続され、第1端子が配線2105に接続され、第2端子がトランジスタ2104のゲートに接続されている。トランジスタ2102のゲートが配線2107に接続され、第1端子が配線2106に接続され、第2端子がトランジスタ2104のゲートに接続されている。トランジスタ2103のゲートが配線2108に接続され、第1端子が配線2105に接続され、第2端子がトランジスタ2104のゲートに接続されている。トランジスタ2104の第1端子が配線2105に接続され、第2端子が配線2109に接続されている。なお、トランジスタ2101のゲートとトランジスタ2101の第2端子とトランジスタ2102の第2端子とトランジスタ2103の第2端子とトランジスタ2104のゲートとの節点を節点N211とする。
また、トランジスタ2101〜トランジスタ2104は、それぞれPチャネル型である。
したがって、図21(a)の基本回路はすべてPチャネル型のトランジスタで構成することができるため、Nチャネル型のトランジスタを形成するための工程が必要ない。したがって、図21(a)の基本回路は、製造工程の簡略化を図ることができ、製造コストの削減や歩留まりの向上を図ることができる。
また、配線2105には電源電位VDDが供給され、配線2106には電源電位VSSが供給されている。なお、電源電位VDDは、電源電位VSSよりも高い電位である。ただし、配線2105、及び配線2106には、デジタル信号、アナログ信号などが供給されていてもよいし、他の電源電位が供給されていてもよい。
また、配線2107、及び配線2108には、それぞれ信号が供給されている。なお、配線2107、及び配線2108に供給されている信号は、それぞれ2値の値を持つデジタル信号である。ただし、配線2107、及び配線2108には、それぞれ電源電位VDD、電源電位VSS、又は他の電源電位が供給されていてもよい。また、配線2107、及び配線2108には、それぞれアナログ信号が供給されていてもよい。
次に、図21(a)に示した基本回路の動作について、図21(b)を参照して説明する。
図21(b)は、図21(a)に示し基本回路のタイミングチャートの一例である。図21(b)のタイミングチャートは、配線2107の電位、配線2108の電位、節点N211の電位、配線2109の電位、及びトランジスタ2104のオン・オフを示している。
図21(b)のタイミングチャートを期間T1〜期間T4に分割して説明する。また、図22(a)、図22(b)、図23(a)、及び図23(b)は、期間T1、期間T2、期間T3、及び期間T4における図21(a)の基本回路の動作を示している。
まず、期間T1の動作について、図22(a)を参照して説明する。期間T1は、配線2107にH信号が供給され、配線2108にH信号が供給されている。したがって、トランジスタ2102がオフし、トランジスタ2103がオフしている。
また、トランジスタ2101は、ダイオード接続されているので、節点N211の電位が上昇し始める。この節点N211の電位の上昇は、トランジスタ2101がオフするまで続く。トランジスタ2101は、節点N211の電位が電源電位VDDからトランジスタ2101のしきい値電位Vth2101の絶対値を引いた値(VDD−|Vth2101|)となるとオフする。よって、節点N211の電位はVDD−|Vth2101|となる。
したがって、トランジスタ2104がオフして、配線2109の電位は、期間T2の電位を維持するため、電源電位VDDよりも少しだけ低い値のままである。また、期間T2の動作は次に説明する。
続いて、期間T2の動作について、図22(b)を参照して説明する。期間T2は、配線2107にL信号が供給され、配線2108にH信号が供給されている。したがって、トランジスタ2102がオンし、トランジスタ2103がオフしている。
また、節点N211の電位は、トランジスタ2101とトランジスタ2102との動作点によって決定される。なお、トランジスタ2102のW/L比をトランジスタ2101のW/L比よりも十分大きくしておけば、節点N211の電位は電源電位VSSよりも少しだけ高い値になる。
したがって、トランジスタ2104がオンして、配線2109の電位が電源電位VDDと等しい値になる。
続いて、期間T3の動作について、図23(a)を参照して説明する。期間T3は、配線2107にH信号が供給され、配線2108にL信号が供給されている。したがって、トランジスタ2102がオフし、トランジスタ2103がオンしている。
また、節点N211の電位は、トランジスタ2102がオフしているため、電源電位VDDと等しい値になる。
したがって、トランジスタ2104がオフして、配線2109はフローティング(浮遊)状態となる。配線2109の電位は、期間T1、期間T2のときの電位を維持するため、電源電位VSSと等しい値のままである。
続いて、期間T4の動作について、図23(b)を参照して説明する。期間T4は、配線2107にL信号が供給され、配線2108にはL信号が供給されている。したがって、トランジスタ2102がオンし、トランジスタ2104がオンしている。
また、節点N211の電位は、トランジスタ2101とトランジスタ2102とトランジスタ2103との動作点によって決定されるため、節点N211の電位は電源電位VDDよりも少しだけ低い値になる。
したがって、トランジスタ2104がオフして、配線2109はフローティング(浮遊)状態となる。配線2109の電位は、期間T1、期間T2、期間T3のときの電位を維持するため、電源電位VSSと等しい値のままである。
以上の動作によって、期間T2では、図21(a)の基本回路は配線2109に電源電位VDDを供給し、配線2109の電位を電源電位VDDと等しい値にする。期間T1、期間T3、及び期間4では、図21(a)の基本回路は、配線2109をフローティング状態にし、配線2109の電位を電源電位VDDと等しい値に維持する。
また、図21(a)の基本回路は、期間T1〜期間T4すべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又はほぼ定常的にオン状態であるトランジスタは有していない。したがって、図21(a)の基本回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
なお、トランジスタ2101〜トランジスタ2104は、トランジスタ901〜トランジスタ904と同様な機能を有する。
なお、トランジスタ2101〜トランジスタ2104によって、配線2107、及び配線2108を入力端子とし、出力端子を節点N211とする、2入力の論理回路を構成している。
なお、トランジスタ2101は、抵抗成分を持つ素子であればよい。例えば、図24(a)に示すように、抵抗素子2401をトランジスタ2101の代わりに用いることができる。また、図24(a)のタイミングチャートを図24(b)に示す。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第4の実施形態)
本実施形態では、第1の実施形態乃至第3の実施形態とは別の本発明の基本原理について、図25(a)を参照して説明する。
図25(a)は、本発明の基本原理に基づく基本回路である。図25(a)の基本回路は、回路2501、及び回路2502を有している。
なお、回路2501、及び回路2502として、図1(a)、図4(a)、図5(a)、図8(a)、図8(b)、図9(a)、図12(a)に示した基本回路を用いることができる。
したがって、配線2503、及び配線2504は、図1(a)の配線107、図4(a)の配線107、図5(a)の配線510、図8(a)の配線510、図8(b)の配線510、図9(a)の配線907、図12(a)の配線907に相当する。
また、配線2505は、図1(a)の配線108、図4(a)の配線108、図5(a)の配線511、図8(a)の配線511、図8(b)の配線511、図9(a)の配線908、図12(a)の配線908に相当する。
また、配線2506は、図1(a)の配線109、図4(a)の配線109、図5(a)の配線512、図8(a)の配線512、図8(b)の配線512、図9(a)の配線909、図12(a)の配線909に相当する。
また、図25(a)の基本回路は、すべてNチャネル型のトランジスタで構成することができるため、図9(a)の基本回路は、半導体層にアモルファスシリコンを用いることができ、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。さらに、大型の表示パネルなどの半導体装置を作製することも可能となる。また、図25(a)の基本回路は、半導体層にポリシリコンや単結晶シリコンを用いても製造工程の簡略化を図ることができる。
また、電源電位が供給されている配線は、省略する。
また、配線2503、配線2504、及び配線2505には、それぞれ信号が供給されている。なお、配線2503、配線2504、及び配線2505に供給されている信号は、それぞれ2値の値を持つデジタル信号である。
ただし、配線2503、配線2504、及び配線2505には、それぞれ電源電位VDD、電源電位VSS、又は他の電源電位が供給されていてもよい。また、配線2503、配線2504、及び配線2505には、それぞれアナログ信号が供給されていてもよい。
次に、図25(a)に示した基本回路の動作について、図25(b)を参照して説明する。なお、図25(b)は、回路2501、回路2502として、図1(a)、図4(a)、図5(a)、図8(a)、図8(b)に示した基本回路を用いた場合について示す。
図25(b)は、図25(a)に示した基本回路のタイミングチャートの一例である。図25(b)のタイミングチャートは、配線2503の電位、配線2504の電位、配線2505の電位、回路2501の出力が浮遊(OFFで表記)か電源電位VSS(ONで表記)か、回路2502の出力が浮遊(OFFで表記)か電源電位VSS(ONで表記)か、配線2506の電位を示している。
図25(b)のタイミングチャートを期間T1〜期間T8に分割して説明する。
まず、期間T1の動作について説明する。期間T1は、配線2505にL信号が供給され、配線2503にL信号が供給され、配線2504にL信号が供給されている。回路2501は配線2506に電源電位VSSを供給し、回路2502は配線2506に電源電位VSSを供給する。したがって、配線2506の電位は電源電位VSSと等しい値となる。
続いて、期間T2の動作について説明する。期間T2は、配線2505にL信号が供給され、配線2503にH信号が供給され、配線2504にL信号が供給されている。回路2501は配線2506になにも供給せず、回路2502は配線2506に電源電位VSSを供給する。したがって、配線2506の電位は電源電位VSSと等しい値となる。
続いて、期間T3の動作について説明する。期間T3では、配線2505にL信号が供給され、配線2503にL信号が供給され、配線2504にH信号が供給されている。回路2501は配線2506に電源電位VSSを供給し、回路2502は配線2506になにも供給しない。したがって、配線2506の電位は電源電位VSSと等しい値となる。
続いて、期間T4の動作について説明する。期間T4では、配線2505にL信号が供給され、配線2503にH信号が供給され、配線2504にH信号が供給されている。回路2501は配線2506になにも供給せず、回路2502は配線2506になにも供給しない。したがって、配線2506の電位は、期間T3の電位を維持するため、電源電位VSSと等しい値のままである。
続いて、期間T5の動作について説明する。期間T5では、配線2505にH信号が供給され、配線2503にL信号が供給され、配線2504にL信号が供給されている。回路2501は配線2506になにも供給せず、回路2502は配線2506になにも供給しない。したがって、配線2506の電位は、期間T3の電位を維持するため、電源電位VSSと等しい値のままである。
続いて、期間T6の動作について説明する。期間T6では、配線2505にH信号が供給され、配線2503にH信号が供給され、配線2504にL信号が供給されている。回路2501は配線2506になにも供給せず、回路2502は配線2506になにも供給しない。したがって、配線2506の電位は、期間T3の電位を維持するため、電源電位VSSと等しい値のままである。
続いて、期間T7の動作について説明する。期間T7では、配線2505にH信号が供給され、配線2503にL信号が供給され、配線2504にH信号が供給されている。回路2501は配線2506になにも供給せず、回路2502は配線2506になにも供給しない。したがって、配線2506の電位は、期間T3の電位を維持するため、電源電位VSSと等しい値のままである。
続いて、期間T8の動作について説明する。期間T8では、配線2505にH信号が供給され、配線2503にH信号が供給され、配線2504にH信号が供給されている。回路2501は配線2506になにも供給せず、回路2502は配線2506になにも供給しない。したがって、配線2506の電位は、期間T3の電位を維持するため、電源電位VSSと等しい値のままである。
以上の動作によって、期間T1では、回路2501が電源電位VSSを配線2506に供給し、回路2502が電源電位VSSを配線2506に供給し、配線2506の電位を電源電位VSSと等しい値にする。期間T2では、回路2502が電源電位VSSを配線2506に供給し、配線2506の電位を電源電位VSSと等しい値にする。期間T3では、回路2501が電源電位VSSを配線2506に供給し、配線2506の電位を電源電位VSSと等しい値にする。期間T4〜期間T8では、配線2506をフローティング状態にし、配線2506の電位を電源電位VSSと等しい値に維持する。
また、図25(a)の基本回路は、期間T1〜期間T8にすべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又は定常的にオン状態であるトランジスタは有していない。したがって、図25(a)の基本回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
また、トランジスタの特性は、トランジスタがアモルファスシリコンで形成されている場合に劣化しやすい。したがって、図25(a)の基本回路は、トランジスタをアモルファスシリコンで形成することによって、製造コストの削減や歩留まりの向上などのメリットが得られるだけでなく、トランジスタの特性劣化の問題も解決できる。
次に、図25(a)に示した基本回路をPチャネル型トランジスタで構成した場合について、図26(a)を参照して説明する。
図26(a)は、本発明の基本原理に基づく基本回路である。図26(a)の基本回路は、回路2601、及び回路2602を有している。
なお、回路2601、及び回路2602として、図13(a)、図16(a)、図17(a)、図20(a)、図20(b)、図21(a)、図24(a)に示した基本回路を用いることができる。
したがって、配線2603、および配線2604は、図13(a)の配線1307、図16(a)の配線1307、図17(a)の配線1710、図20(a)の配線1710、図20(b)の配線1710、図21(a)の配線2108、図24(a)の配線2108に相当する。
また、配線2605は、図13(a)の配線1308、図16(a)の配線1308、図17(a)の配線1711、図20(a)の配線1711、図20(b)の配線1711、図21(a)の配線2107、図24(a)の配線2107に相当する。
また、配線2606は、図13(a)の配線1309、図16(a)の配線1309、図17(a)の配線1712、図20(a)の配線1712、図20(b)の配線1712、図21(a)の配線2109、図24(a)の配線2109に相当する。
したがって、図26(a)の基本回路はすべてPチャネル型のトランジスタで構成することができるため、Nチャネル型のトランジスタを形成するための工程が必要ない。したがって、図26(a)の基本回路は、製造工程の簡略化を図ることができ、製造コストの削減や歩留まりの向上を図ることができる。
また、電源電位が供給されている配線は、省略する。
また、配線2603、配線2604、及び配線2605には、それぞれ信号が供給されている。なお、配線2603、配線2604、及び配線2605に供給されている信号は、それぞれ2値の値を持つデジタル信号である。
ただし、配線2603、配線2604、及び配線2605には、それぞれ電源電位VDD、電源電位VSS、又は他の電源電位が供給されていてもよい。また、配線2603、配線2604、及び配線2605には、それぞれアナログ信号が供給されていてもよい。
次に、図26(a)に示した基本回路の動作について、図26(b)を参照して説明する。なお、図26(b)は、回路2601、回路2602として、図13(a)、図16(a)、図17(a)、図20(a)、図20(b)に示した基本回路を用いた場合について示す。
図26(b)は、図26(a)に示した基本回路のタイミングチャートの一例である。図26(b)のタイミングチャートは、配線2603の電位、配線2604の電位、配線2605の電位、回路2601の出力が浮遊(OFFで表記)か電源電位VSS(ONで表記)か、回路2602の出力が浮遊(OFFで表記)か電源電位VSS(ONで表記)か、配線2606の電位を示している。
図26(b)のタイミングチャートを期間T1〜期間T8に分割して説明する。
まず、期間T1の動作について説明する。期間T1では、配線2605にH信号が供給され、配線2603にH信号が供給され、配線2604にH信号が供給されている。回路2601は配線2606に電源電位VDDを供給し、回路2602は配線2606に電源電位VDDを供給する。したがって、配線2606の電位は電源電位VDDと等しい値となる。
続いて、期間T2の動作について説明する。期間T2では、配線2605にH信号が供給され、配線2603にL信号が供給され、配線2604にH信号が供給されている。回路2601は配線2606になにも供給せず、回路2602は配線2606に電源電位VDDを供給する。したがって、配線2606の電位は電源電位VDDと等しい値となる。
続いて、期間T3の動作について説明する。期間T3では、配線2605にH信号が供給され、配線2603にH信号が供給され、配線2604にL信号が供給されている。回路2601は配線2606に電源電位VDDを供給し、回路2602は配線2606になにも供給しない。したがって、配線2606の電位は電源電位VDDと等しい値となる。
続いて、期間T4の動作について説明する。期間T4では、配線2605にH信号が供給され、配線2603にL信号が供給され、配線2604にL信号が供給されている。回路2601は配線2606になにも供給せず、回路2602は配線2606になにも供給しない。したがって、配線2606の電位は、期間T3の電位を維持するため、電源電位VDDと等しい値のままである。
続いて、期間T5の動作について説明する。期間T5では、配線2605にL信号が供給され、配線2603にH信号が供給され、配線2604にH信号が供給されている。回路2601は配線2606になにも供給せず、回路2602は配線2606になにも供給しない。したがって、配線2606の電位は、期間T3の電位を維持するため、電源電位VDDと等しい値のままである。
続いて、期間T6の動作について説明する。期間T6では、配線2605にL信号が供給され、配線2603にL信号が供給され、配線2604にH信号が供給されている。回路2601は配線2606になにも供給せず、回路2602は配線2606になにも供給しない。したがって、配線2606の電位は、期間T3の電位を維持するため、電源電位VDDと等しい値のままである。
続いて、期間T7の動作について説明する。期間7では、配線2605にL信号が供給され、配線2603にH信号が供給され、配線2604にL信号が供給されている。回路2601は配線2606になにも供給せず、回路2602は配線2606になにも供給しない。したがって、配線2606の電位は、期間T3の電位を維持するため、電源電位VDDと等しい値のままである。
続いて、期間T8の動作について説明する。期間T8では、配線2605にL信号が供給され、配線2603にL信号が供給され、配線2604にL信号が供給されている。回路2601は配線2606になにも供給せず、回路2602は配線2606になにも供給しない。したがって、配線2606の電位は、期間T3の電位を維持するため、電源電位VDDと等しい値のままである。
以上の動作によって、期間T1では、回路2601が電源電位VDDを配線2606に供給し、回路2602が電源電位VDDを配線2606に供給し、配線2606の電位を電源電位VDDと等しい値にする。期間T2では、回路2602が電源電位VDDを配線2606に供給し、配線2606の電位を電源電位VDDと等しい値にする。期間T3では、回路2601が電源電位VDDを配線2606に供給し、配線2606の電位を電源電位VDDと等しい値にする。期間T4〜期間T8では、配線2606をフローティング状態にし、配線2606の電位を電源電位VDDと等しい値に維持する。
また、図26(a)の基本回路は、期間T1〜期間T8すべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又はほぼ定常的にオン状態であるトランジスタは有していない。したがって、図26(a)の基本回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第5の実施形態)
本実施形態では、第1の実施形態で説明した基本回路をフリップフロップ回路に適用した場合について、図27を参照して説明する。
図27は、第1の実施の形態で説明した図1(a)の基本回路を適用したフリップフロップ回路の一例である。図27のフリップフロップ回路は、トランジスタ2701、トランジスタ2702、トランジスタ2703、トランジスタ2704、トランジスタ2705、トランジスタ2706、トランジスタ2707、及びトランジスタ2708を有している。
なお、トランジスタ2705が図1(a)のトランジスタ101、トランジスタ2707が図1(a)のトランジスタ103、トランジスタ2706が図1(a)のトランジスタ102に、それぞれ相当する。また、トランジスタ2703、及びトランジスタ2704が図1(a)のトランジスタ104に相当する。
図27のフリップフロップ回路の接続関係について説明する。なお、トランジスタ2701の第2端子とトランジスタ2708の第2端子とトランジスタ2706のゲートとトランジスタ2704の第2端子とトランジスタ2702のゲートとの節点を節点N271とする。また、トランジスタ2705の第2端子とトランジスタ2706の第2端子とトランジスタ2707の第2端子とトランジスタ2703のゲートとトランジスタ2704のゲートとの節点を節点N272とする。
トランジスタ2701のゲートが配線2712に接続され、第1端子が配線2709に接続され、第2端子が節点N271に接続されている。トランジスタ2708のゲートが配線2713に接続され、第1端子が配線2710に接続され、第2端子が節点N271に接続されている。トランジスタ2705のゲートが配線2709に接続され、第1端子が配線2709に接続され、第2端子が節点N272に接続されている。トランジスタ2706のゲートが節点N271に接続され、第1端子が配線2710に接続され、第2端子が節点N272に接続されている。トランジスタ2707のゲートが配線2711に接続され、第1端子が配線2710に接続され、第2端子が節点N272に接続されている。トランジスタ2704のゲートが節点N272に接続され、第1端子が配線2710に接続され、第2端子が節点N271に接続されている。トランジスタ2703のゲートが節点N272に接続され、第1端子が配線2710に接続され、第2端子が配線2714に接続されている。トランジスタ2702のゲートが節点N271に接続され、第1端子が配線2711に接続され、第2端子が配線2714に接続されている。
また、トランジスタ2701〜トランジスタ2708は、それぞれNチャネル型である。
したがって、図27のフリップフロップ回路はすべてNチャネル型のトランジスタで構成することができため、図27のフリップフロップ回路は、半導体層にアモルファスシリコンを用いることができ、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。さらに、大型の表示パネルなどの半導体装置を作製することも可能となる。また、図27のフリップフロップ回路は、半導体層にポリシリコンや単結晶シリコンを用いても製造工程の簡略化を図ることができる。
また、配線2709には電源電位VDDが供給され、配線2710には電源電位VSSが供給されている。なお、電源電位VDDは、電源電位VSSよりも高い電位である。ただし、配線2709、及び配線2710には、デジタル信号、アナログ信号などが供給されていてもよいし、他の電源電位が供給されていてもよい。
また、配線2711、配線2712、及び配線2713には、それぞれ信号が供給されている。なお、配線2711、配線2712、及び配線2713に供給されている信号は、それぞれ2値の値を持つデジタル信号である。ただし、配線2711、配線2712、及び配線2713には、それぞれ電源電位VDD、電源電位VSS、又は他の電源電位が供給されていてもよい。また、配線2711、配線2712、及び配線2713には、それぞれアナログ信号が供給されていてもよい。
次に、図27に示したフリップフロップ回路の動作について、図28を参照して説明する。
図28は、図27に示したフリップフロップ回路のタイミングチャートの一例である。図28のタイミングチャートは、配線2711の電位、配線2712の電位、節点N271の電位、節点N272の電位、配線2714の電位、トランジスタ2703、及びトランジスタ2704のオン、オフの関係、配線2713の電位を示している。
図28のタイミングチャートを期間T1〜期間T4に分割して説明する。また、期間T3は、期間T3aと期間T3bとに分割して説明する。また、図29、図30、図31、図32、図33は、それぞれ、期間T1、期間T2、期間T3b、期間T4、期間T3aにおける図27のフリップフロップ回路の動作を示している。
なお、期間T1、期間T2、期間T3b以外の期間は、期間T3aと期間T4とを順に繰り返している。
まず、期間T1の動作について、図29を参照して説明する。期間T1では、配線2711にL信号が供給され、配線2712にH信号が供給され、配線2713にL信号が供給されている。
したがって、トランジスタ2701がオンになり、トランジスタ2708がオフになり、トランジスタ2707がオフになる。このとき、節点N271にトランジスタ2701を介して電源電位VDDが供給され、節点N271の電位が上昇する。また、トランジスタ2706が節点N271の電位の上昇によってオンして、節点N272の電位が減少する。また、トランジスタ2703、及びトランジスタ2704が節点N272の電位の減少によってオフする。
ここで、節点N271の電位の上昇は、トランジスタ2701がオフするまで続く。トランジスタ2701は、節点N271の電位が電源電位VDDからトランジスタ2701のしきい値電圧Vth2701を引いた値(VDD−Vth2701)になるとオフする。したがって、節点N271の電位は、VDD−Vth2701となる。また、節点N271は、フローティング状態となる。
したがって、トランジスタ2702がオンする。また、配線2714には、配線2711のL信号が供給されるため、配線2714の電位は電源電位VSSと等しい値となる。
続いて、期間T2の動作について、図30を参照して説明する。期間T2では、配線2711にH信号が供給され、配線2712にL信号が供給され、配線2713にL信号が供給されている。
したがって、トランジスタ2701がオフになり、トランジスタ2708がオフのままであり、トランジスタ2707がオンになる。このとき、節点N271はフローティング状態であり、節点N271の電位はVDD−Vth2701を維持している。また、節点N272の電位は、トランジスタ2706、及びトランジスタ2707がオンしているため、Lレベルのままである。よって、節点N272がLレベルであるため、トランジスタ2703、及びトランジスタ2704がオフのままである。
ここで、節点N271はフローティング状態であり、Hレベルを維持している。また、トランジスタ2702は節点N271がHレベルを維持しているため、オンのままである。また、配線2714には配線2711のH信号が供給されるため、配線2714の電位が上昇している。したがって、ブートストラップ動作によって、節点N271の電位は電源電位VDDとトランジスタ2702のしきい値電圧Vth2702との和(VDD+Vth2702)以上になり、配線2714の電位は電源電位VDDと等しい値になる。
続いて、期間T3bの動作について、図31を参照して説明する。期間T3bでは、配線2711にL信号供給され、配線2712にL信号が供給され、配線2713にH信号が供給されている。
したがって、トランジスタ2701がオフのままであり、トランジスタ2708がオンになり、トランジスタ2707がオフになる。このとき、節点N271にトランジスタ2708を介して電源電位VSSが供給され、節点N271の電位が減少する。また、トランジスタ2706が節点N271の電位の減少によってオフして、節点N272の電位が上昇する。また、トランジスタ2703、及びトランジスタ2704が節点N272の電位の上昇によってオンする。
また、トランジスタ2702は節点N271の電位の減少によってオフする。したがって、配線2714には、トランジスタ2703を介して電源電位VSSが供給されるため、配線2714の電位は電源電位VSSと等しい値になる。
続いて、期間T4の動作について、図32を参照して説明する。期間T4では、配線2711にH信号が供給され、配線2712にL信号が供給され、配線2713にL信号が供給されている。
したがって、トランジスタ2701がオフのままであり、トランジスタ2708がオフになり、トランジスタ2707がオンになる。このとき、節点N271はフローティング状態になり、節点N271の電位は電源電位VSSを維持する。したがって、トランジスタ2706、及びトランジスタ2702がオフする。また、節点N272の電位はトランジスタ2707を介して電源電位VSSが供給されるため、Lレベルになる。したがって、トランジスタ2703、及びトランジスタ2704がオフする。
したがって、配線2714はフローティング状態になり、配線2714の電位は電源電位VSSと等しい値を維持する。
続いて、期間T3aの動作について、図33を参照して説明する。期間T3aでは、配線2711にL信号が供給され、配線2712にL信号が供給され、配線2713にL信号が供給されている。
したがって、トランジスタ2701がオフのままであり、トランジスタ2708がオフのままであり、トランジスタ2707がオフになる。このとき、節点N272の電位はトランジスタ2707がオフするため上昇する。したがって、トランジスタ2703、及びトランジスタ2704がオンする。また、節点N271にトランジスタ2704を介して電源電位VSSが供給され、節点N271の電位は電源電位VSSと等しい値になる。したがって、トランジスタ2702、及びトランジスタ2706はオフのままである。
また、配線2714にはトランジスタ2703を介して電源電位VSSが供給され、配線2714の電位は電源電位VSSと等しい値を維持する。
以上の動作によって、期間T1では、図27のフリップフロップ回路は、節点N271をHレベルのまま、フローティング状態にする。期間T2では、図27のフリップフロップ回路は、ブートストラップ動作によって、節点N271の電位をVDD+Vth2702以上にし、配線2714の電位を電源電位VDDと等しい値にできる。
また、期間T3aにおいて、図27のフリップフロップ回路は、トランジスタ2703、及びトランジスタ2704がオンして、電源電位VSSを配線2714、及び節点N271に供給する。また、期間T4において、図27のフリップフロップ回路は、トランジスタ2703、及びトランジスタ2704をオフする。したがって、図27のフリップフロップ回路は、トランジスタ2703、及びトランジスタ2704が順にオンするため、トランジスタ2703、及びトランジスタ2704の特性劣化を抑制でき、節点N271、及び配線2714の電位を安定して電源電位VSSと等しい値に維持することができる。
また、図27のフリップフロップ回路は、期間T1〜期間T4すべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又はほぼ定常的にオン状態であるトランジスタは有していない。したがって、図27のフリップ回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
また、トランジスタの特性は、トランジスタがアモルファスシリコンで形成されている場合に劣化しやすい。したがって、図27のフリップフロップ回路は、トランジスタをアモルファスシリコンで形成することによって、製造コストの削減や歩留まりの向上などのメリットが得られるだけでなく、トランジスタの特性劣化の問題も解決できる。
ここで、トランジスタ2701〜トランジスタ2708の機能を説明する。トランジスタ2701は、配線2712の電位に応じて、配線2709と節点N271とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ2702は、節点N271の電位に応じて、配線2711と配線2714とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ2703は、節点N272の電位に応じて、配線2710と配線2714とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ2704は、節点N272の電位に応じて、配線2710と節点N271とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ2705は、入力端子を第1端子、及びゲートとし、出力端子を第2端子としているダイオードとしての機能を有する。トランジスタ2706は、節点N271の電位に応じて、配線2710と節点N272とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ2707は、配線2711の電位に応じて、配線2710と節点N272とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ2708は、配線2713の電位に応じて、配線2710と節点N271とを接続するかしないかを選択するスイッチとしての機能を有する。
なお、トランジスタ2705、トランジスタ2706、及びトランジスタ2707によって、節点N271、及び配線2711を入力端子とし、出力端子を節点N272とする2入力NOR回路2715を構成している。
なお、トランジスタ2705は、抵抗成分を持つ素子であればよい。例えば、図34に示すように、抵抗素子3401をトランジスタ2705の代わりに用いることができる。抵抗素子3401を用いることによって、節点N272の電位において電源電位VDDと等しい値とすることができる。
なお、図35に示すように、トランジスタ2702のゲート(節点N271)と、第2端子(配線2714)との間に、容量素子3501を配置していてもよい。なぜなら、期間T2において、節点N271の電位、及び配線2714の電位はブートストラップ動作によって、上昇させるため、容量素子3501を配置することで、フリップフロップ回路がブートストラップ動作しやすくなるからである。
なお、トランジスタ2701は、期間T1において、節点N271をフローティング状態にして、節点N271の電位をHレベルにできればよい。したがって、トランジスタ2701の第1端子を配線2712に接続しても、節点N271をフローティング状態にして、節点N271の電位をHレベルにできる。
次に、図27に示したフリップフロップ回路をPチャネル型トランジスタで構成した場合について、図44を参照して説明する。
図44は、第1の実施の形態で説明した図13(a)の基本回路を適用したフリップフロップ回路の一例である。図44のフリップフロップ回路は、トランジスタ4401、トランジスタ4402、トランジスタ4403、トランジスタ4404、トランジスタ4405、トランジスタ4406、トランジスタ4407、及びトランジスタ4408を有している。
なお、トランジスタ4405が図13(a)のトランジスタ1301、トランジスタ4407が図13(a)のトランジスタ1302、トランジスタ4406が図13(a)のトランジスタ1303に、それぞれ相当する。また、トランジスタ4403、及びトランジスタ4404が図13(a)のトランジスタ1304に相当する。
図44のフリップフロップ回路の接続関係について説明する。なお、トランジスタ4401の第2端子とトランジスタ4408の第2端子とトランジスタ4406のゲートとトランジスタ4404の第2端子とトランジスタ4402のゲートとの節点を節点N441とする。また、トランジスタ4405の第2端子とトランジスタ4406の第2端子とトランジスタ4407の第2端子とトランジスタ4403のゲートとトランジスタ4404のゲートとの節点を節点N442とする。
トランジスタ4401のゲートが配線4412に接続され、第1端子が配線4409に接続され、第2端子が節点N441に接続されている。トランジスタ4408のゲートが配線4413に接続され、第1端子が配線4410に接続され、第2端子が節点N441に接続されている。トランジスタ4405のゲートが配線4409に接続され、第1端子が配線4409に接続され、第2端子が節点N442に接続されている。トランジスタ4406のゲートが節点N441に接続され、第1端子が配線4410に接続され、第2端子が節点N442に接続されている。トランジスタ4407のゲートが配線4411に接続され、第1端子が配線4410に接続され、第2端子が節点N442に接続されている。トランジスタ4404のゲートが節点N442に接続され、第1端子が配線4410に接続され、第2端子が節点N441に接続されている。トランジスタ4403のゲートが節点N442に接続され、第1端子が配線4410に接続され、第2端子が配線4414に接続されている。トランジスタ4402のゲートが節点N441に接続され、第1端子が配線4411に接続され、第2端子が配線4414に接続されている。
また、トランジスタ4401〜トランジスタ4408は、それぞれPチャネル型である。
したがって、図44のフリップフロップ回路はすべてPチャネル型のトランジスタで構成することができるため、Nチャネル型のトランジスタを形成するための工程が必要ない。したがって、図44のフリップフロップ回路は、製造工程の簡略化を図ることができ、製造コストの削減や歩留まりの向上を図ることができる。
また、配線4410には電源電位VDDが供給され、配線4409には電源電位VSSが供給されている。なお、電源電位VDDは、電源電位VSSよりも高い電位である。ただし、配線4409、及び配線4410には、デジタル信号、アナログ信号などが供給されていてもよいし、他の電源電位が供給されていてもよい。
また、配線4411、配線4412、及び配線4413には、それぞれ信号が供給されている。なお、配線4411、配線4412、及び配線4413に供給されている信号は、それぞれ2値の値を持つデジタル信号である。ただし、配線4411、配線4412、及び配線4413には、それぞれ電源電位VDD、電源電位VSS、又は他の電源電位が供給されていてもよい。また、配線4411、配線4412、及び配線4413には、それぞれアナログ信号が供給されていてもよい。
次に、図44に示したフリップフロップ回路の動作について、図45を参照して説明する。
図45は、図44に示したフリップフロップ回路のタイミングチャートの一例である。図45のタイミングチャートは、配線4411の電位、配線4412の電位、節点N441の電位、節点N442の電位、配線4414の電位、トランジスタ4403、及びトランジスタ4404のオン、オフの関係、配線4413の電位を示している。
図44のタイミングチャートを期間T1〜期間T4に分割して説明する。また、期間T3は、期間T3aと期間T3bとに分割して説明する。
なお、期間T1、期間T2、期間T3b以外の期間は、期間T3aと期間T4とを順に繰り返している。
まず、期間T1の動作について説明する。期間T1では、配線4411にH信号が供給され、配線4412にL信号が供給され、配線4413にH信号が供給されている。
したがって、トランジスタ4401がオンになり、トランジスタ4408がオフになり、トランジスタ4407がオフになる。このとき、節点N441にトランジスタ4401を介して電源電位VSSが供給され、節点N441の電位が減少する。また、トランジスタ4406が節点N441の電位の減少によってオンして、節点N442の電位が上昇する。また、トランジスタ4403、及びトランジスタ4404が節点N442の電位の上昇によってオフする。
ここで、節点N441の電位の減少は、トランジスタ4401がオフするまで続く。トランジスタ4401は、節点N441の電位が電源電位VSSとトランジスタ4401のしきい値電圧Vth4401の絶対値との和(VSS+|Vth4401|)になるとオフする。したがって、節点N441の電位は、VSS+|Vth4401|となる。また、節点N441は、フローティング状態となる。
したがって、トランジスタ4402がオンする。また、配線4414には、配線4411のH信号が供給されるため、配線4414の電位は電源電位VDDと等しい値となる。
続いて、期間T2の動作について説明する。期間T2では、配線4411にL信号が供給され、配線4412にH信号が供給され、配線4413にH信号が供給されている。
したがって、トランジスタ4401がオフになり、トランジスタ4408がオフのままであり、トランジスタ4407がオンになる。このとき、節点N441はフローティング状態であり、節点N441の電位はVSS+|Vth4401|を維持している。また、節点N442の電位は、トランジスタ4406、及びトランジスタ4407がオンしているため、Hレベルのままである。よって、節点N442がHレベルであるため、トランジスタ4403、及びトランジスタ4404がオフのままである。
ここで、節点N441はフローティング状態であり、Lレベルを維持している。また、トランジスタ4402は節点N441がLレベルを維持しているため、オンのままである。また、配線4414には配線4411のL信号が供給されるため、配線4414の電位が減少している。したがって、ブートストラップ動作によって、節点N441の電位は電源電位VSSからトランジスタ4402のしきい値電圧Vth4402の絶対値を引いた値(VSS−|Vth4402|)以下になり、配線4414の電位は電源電位VSSと等しい値になる。
続いて、期間T3bの動作について説明する。期間T3bでは、配線4411にH信号が供給され、配線4412にH信号が供給され、配線4413にL信号が供給されている。
したがって、トランジスタ4401がオフのままであり、トランジスタ4408がオンになり、トランジスタ4407がオフになる。このとき、節点N441にトランジスタ4408を介して電源電位VDDが供給され、節点N441の電位が上昇する。また、トランジスタ4406が節点N441の電位の上昇によってオフして、節点N442の電位が減少する。また、トランジスタ4403、及びトランジスタ4404が節点N442の電位の減少によってオンする。
また、トランジスタ4402は節点N441の電位の上昇によってオフする。したがって、配線4414には、トランジスタ4403を介して電源電位VDDが供給されるため、配線4414の電位は電源電位VDDと等しい値になる。
続いて、期間T4の動作について説明する。期間T4では、配線4411にL信号が供給され、配線4412にH信号が供給され、配線4413にH信号が供給されている。
したがって、トランジスタ4401がオフのままであり、トランジスタ4408がオフになり、トランジスタ4407がオンになる。このとき、節点N441はフローティング状態になり、節点N441の電位は電源電位VDDを維持する。したがって、トランジスタ4406、及びトランジスタ4402がオフする。また、節点N442の電位はトランジスタ4407を介して電源電位VDDが供給されるため、Hレベルになる。したがって、トランジスタ4403、及びトランジスタ4404がオフする。
したがって、配線4414はフローティング状態になり、配線4414の電位は電源電位VDDと等しい値を維持する。
続いて、期間T3aの動作について説明する。期間T3aでは、配線4411にH信号供給され、配線4412にH信号が供給され、配線4413にH信号が供給されている。
したがって、トランジスタ4401がオフのままであり、トランジスタ4408がオフのままであり、トランジスタ4407がオフになる。このとき、節点N442の電位はトランジスタ4407がオフするため減少する。したがって、トランジスタ4403、及びトランジスタ4404がオンする。また、節点N441にトランジスタ4404を介して電源電位VDDが供給され、節点N441の電位は電源電位VDDと等しい値になる。したがって、トランジスタ4402、及びトランジスタ4406はオフのままである。
また、配線4414にはトランジスタ4403を介して電源電位VDDが供給され、配線4414の電位は電源電位VDDと等しい値を維持する。
以上の動作によって、期間T1では、図44のフリップフロップ回路は、節点N441をLレベルのまま、フローティング状態にする。期間T2では、図44のフリップフロップ回路は、ブートストラップ動作によって、節点N441の電位をVSS−|Vth4402|以下にし、配線4414の電位を電源電位VSSと等しい値にできる。
また、期間T3aにおいて、図44のフリップフロップ回路は、トランジスタ4403、及びトランジスタ4404がオンして、電源電位VDDを配線4414、及び節点N441に供給する。また、期間T4において、図44のフリップフロップ回路は、トランジスタ4403、及びトランジスタ4404をオフする。したがって、図44のフリップフロップ回路は、トランジスタ4403、及びトランジスタ4404が順にオンするため、トランジスタ4403、及びトランジスタ4404の特性劣化を抑制でき、節点N441、及び配線4414の電位を安定して電源電位VDDと等しい値に維持することができる。
また、図44のフリップフロップ回路は、期間T1〜期間T4すべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又はほぼ定常的にオン状態であるトランジスタは有していない。したがって、図44のフリップ回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
なお、トランジスタ4401〜トランジスタ4408は、トランジスタ2701〜トランジスタ2708と同様な機能を有する。
なお、トランジスタ4405、トランジスタ4406、及びトランジスタ4407によって、節点N441、及び配線4411を入力端子とし、出力端子を節点N442とする2入力NAND回路4415を構成している。
なお、トランジスタ4405は、抵抗成分を持つ素子であればよい。例えば、図46に示すように、抵抗素子4601をトランジスタ4405の代わりに用いることができる。抵抗素子4601を用いることによって、節点N442の電位において電源電位VSSと等しい値とすることができる。
なお、図47に示すように、トランジスタ4402のゲート(節点N441)と、第2端子(配線4414)との間に、容量素子4701を配置していてもよい。なぜなら、期間T2において、節点N441の電位、及び配線4414の電位はブートストラップ動作によって、上昇させるため、容量素子4701を配置することで、フリップフロップ回路がブートストラップ動作しやすくなるからである。
なお、トランジスタ4401は、期間T1において、節点N441をフローティング状態にして、節点N441の電位をLレベルにできればよい。したがって、トランジスタ4401の第1端子を配線4412に接続しても、節点N441をフローティング状態にして、節点N441の電位をLレベルにできる。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第6の実施形態)
本実施形態では、第2の実施形態で説明した基本回路をフリップフロップ回路に適用した場合について、図36を参照して説明する。
図36は、第2の実施の形態で説明した図5(a)の基本回路を適用したフリップフロップ回路の一例である。図36のフリップフロップ回路は、トランジスタ3600、トランジスタ3601、トランジスタ3602、トランジスタ3603、トランジスタ3604、トランジスタ3605、トランジスタ3606、トランジスタ3607、トランジスタ3608、トランジスタ3609、およびトランジスタ3610を有している。
なお、トランジスタ3605が図5(a)のトランジスタ501、トランジスタ3607が図5(a)のトランジスタ502、トランジスタ3606が図5(a)のトランジスタ503、トランジスタ3608が図5(a)のトランジスタ504、トランジスタ3610が図5(a)のトランジスタ505、トランジスタ3609が図5(a)のトランジスタ506に、それぞれ相当する。また、トランジスタ3603、及びトランジスタ3604が図5(a)のトランジスタ507に相当する。
図36のフリップフロップ回路の接続関係について説明する。なお、トランジスタ3601の第2端子とトランジスタ3600の第2端子とトランジスタ3606のゲートとトランジスタ3604の第2端子とトランジスタ3602のゲートとの節点を節点N361とする。また、トランジスタ3605の第2端子とトランジスタ3606の第2端子とトランジスタ3607の第2端子とトランジスタ3608のゲートとの節点を節点N362とする。また、トランジスタ3609の第2端子とトランジスタ3608の第2端子とトランジスタ3610の第2端子とトランジスタ3603のゲートとトランジスタ3604のゲートとの節点を節点N363とする。
トランジスタ3601のゲートが配線3614に接続され、第1端子が配線3611に接続され、第2端子が節点N361に接続されている。トランジスタ3600のゲートは配線3615に接続され、第1端子が配線3612に接続され、第2端子が節点N361と接続されている。トランジスタ3606のゲートが節点N361に接続され、第1端子が配線3612に接続され、第2端子が節点N362に接続されている。トランジスタ3605のゲートが配線3611に接続され、第1端子が配線3611に接続され、第2端子が節点N362に接続されている。トランジスタ3607のゲートが配線3613に接続され、第1端子が配線3612に接続され、第2端子が節点N362に接続されている。トランジスタ3608のゲートが節点N362に接続され、第1端子が配線3611に接続され、第2端子が節点N363に接続されている。トランジスタ3609のゲートが節点N361に接続され、第1端子が配線3612に接続され、第2端子が節点N363に接続されている。トランジスタ3610のゲートが配線3613に接続され、第1端子が配線3612に接続され、第2端子が節点N363に接続されている。トランジスタ3604のゲートが節点N363に接続され、第1端子が配線3612に接続され、第2端子が節点N361に接続されている。トランジスタ3603のゲートが節点N363に接続され、第1端子が配線3612に接続され、第2端子が配線3616に接続されている。トランジスタ3602のゲートが節点N361に接続され、第1端子が配線3613に接続され、第2端子が配線3616に接続されている。
また、トランジスタ3600〜トランジスタ3610は、それぞれNチャネル型である。
したがって、図36のフリップフロップ回路はすべてNチャネル型のトランジスタで構成することができるため、図36のフリップフロップ回路は、半導体層にアモルファスシリコンを用いることができ、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。さらに、大型の表示パネルなどの半導体装置を作製することも可能となる。また、図36のフリップフロップ回路は、半導体層にポリシリコンや単結晶シリコンを用いても製造工程の簡略化を図ることができる。
また、配線3611には電源電位VDDが供給され、配線3612には電源電位VSSが供給されている。なお、電源電位VDDは、電源電位VSSよりも高い電位である。ただし、配線3611、及び配線3612には、デジタル信号、アナログ信号などが供給されていてもよいし、他の電源電位が供給されていてもよい。
また、配線3613、配線3614、及び配線3615には、それぞれ信号が供給されている。なお、配線3613、配線3614、及び配線3615に供給されている信号は、それぞれ2値の値を持つデジタル信号である。ただし、配線3613、配線3614、及び配線3615には、それぞれ電源電位VDD、電源電位VSS、又は他の電源電位が供給されていてもよい。また、配線3613、配線3614、及び配線3615には、それぞれアナログ信号が供給されていてもよい。
次に、図36に示したフリップフロップ回路の動作について、図37を参照して説明する。
図37は、図36に示したフリップフロップ回路のタイミングチャートの一例である。図37のタイミングチャートは、配線3613の電位、配線3614の電位、節点N361の電位、節点N362の電位、節点N363、配線3616の電位、トランジスタ3603、及びトランジスタ3604のオン、オフの関係、配線3615の電位を示している。
図37のタイミングチャートを期間T1〜期間T4に分割して説明する。また、期間T3は、期間T3aと期間T3bとに分割して説明する。
なお、期間T1、期間T2、期間T3b以外の期間は、期間T3aと期間T4とを順に繰り返している。
まず、期間T1の動作について説明する。期間T1では、配線3613にL信号が供給され、配線3614にH信号が供給され、配線3615にL信号が供給されている。
したがって、トランジスタ3601がオンになり、トランジスタ3600がオフになり、トランジスタ3607、及びトランジスタ3610がオフになる。このとき、節点N361にトランジスタ3601を介して電源電位VDDが供給され、節点N361の電位が上昇する。また、トランジスタ3606、及びトランジスタ3609が節点N361の電位の上昇によってオンして、節点N362、及び節点N363の電位が減少する。また、トランジスタ3608が節点N362の電位の減少によってオフする。また、トランジスタ3603、及びトランジスタ3604が節点N363の電位の減少によってオフする。
ここで、節点N361の電位の上昇は、トランジスタ3601がオフするまで続く。トランジスタ3601は、節点N361の電位が電源電位VDDからトランジスタ3601のしきい値電圧Vth3601を引いた値(VDD−Vth3601)になるとオフする。したがって、節点N361の電位は、VDD−Vth3601となる。また、節点N361はフローティング状態となる。
したがって、トランジスタ3602がオンする。また、配線3616には、配線3613のL信号が供給されているため、配線3616の電位は電源電位VSSと等しい値となる。
続いて、期間T2の動作について説明する。期間T2では、配線3613にH信号が供給され、配線3614にL信号が供給され、配線3615にL信号が供給されている。
したがって、トランジスタ3601がオフになり、トランジスタ3600がオフのままであり、トランジスタ3607、及びトランジスタ3610がオンになる。このとき、節点N361はフローティング状態であり、節点N361の電位はVDD−Vth3601を維持している。また、節点N362の電位は、トランジスタ3606、及びトランジスタ3607がオンしているため、Lレベルのままである。また、節点N363の電位は、トランジスタ3609、及びトランジスタ3610がオンしているため、Lレベルのままである。よって、節点N363がLレベルであるため、トランジスタ3603、及びトランジスタ3604がオフのままである。
ここで、節点N361はフローティング状態であり、Hレベルを維持している。また、トランジスタ3602は、節点N361がHレベルを維持しているため、オンのままである。また、配線3616には、配線3613のH信号が供給されているため、配線3616の電位が上昇している。したがって、ブートストラップ動作によって、節点N361の電位は電源電位VDDとトランジスタ3602のしきい値電圧Vth3602との和(VDD+Vth3602)以上になり、配線3616の電位は電源電位VDDと等しい値になる。
続いて、期間T3bの動作について説明する。期間T3bでは、配線3613にL信号が供給され、配線3614にL信号が供給され、配線3615にH信号が供給されている。
したがって、トランジスタ3601がオフのままであり、トランジスタ3600がオンになり、トランジスタ3607、及びトランジスタ3610がオフになる。このとき、節点N361にトランジスタ3600を介して電源電位VSSが供給され、節点N361の電位が減少する。また、トランジスタ3606、及びトランジスタ3607が、節点N361の電位の減少によって、オフする。したがって、節点N362、及び節点N363の電位は、ブートストラップ動作によって、上昇する。節点N362の電位は、電源電位VDDとトランジスタ3608のしきい値電圧Vth3608との和(VDD+Vth3608)以上まで上昇する。節点N363の電位は、電源電位VDDまで上昇する。したがって、トランジスタ3603、及びトランジスタ3604は、節点N363の電位の上昇によって、オンする。
また、トランジスタ3602は、節点N361の電位の減少によってオフする。したがって、配線3616には、トランジスタ3603を介して電源電位VSSが供給されるため、配線3616の電位は電源電位VSSと等しい値となる。
続いて、期間T4の動作について説明する。期間T4では、配線3613にH号が供給され、配線3614にL信号が供給され、配線3615にL信号が供給されている。
したがって、トランジスタ3601がオフのままであり、トランジスタ3600がオフになり、トランジスタ3607、及びトランジスタ3610がオンになる。このとき、節点N361はフローティング状態であり、節点N361の電位は電源電位VSSを維持する。したがって、トランジスタ3602、トランジスタ3606、及びトランジスタ3609はオフのままである。また、節点N362の電位はトランジスタ3607を介して電源電位VSSが供給されるため、Lレベルになる。よって、トランジスタ3608がオフする。また、節点N363の電位はトランジスタ3610を介して電源電位VSSが供給されるため、Lレベルになる。よって、トランジスタ3603、及びトランジスタ3604がオフする。
したがって、配線3616はフローティング状態になり、配線3616の電位は電源電位VSSと等しい値を維持する。
続いて、期間T3aの動作について説明する。期間T3aでは、配線3613にL信号が供給され、配線3614にL信号が供給され、配線3615にL信号が供給されている。
したがって、トランジスタ3601がオフのままであり、トランジスタ3600がオフのままであり、トランジスタ3607、及びトランジスタ3610がオフになる。このとき、節点N361はフローティング状態であり、節点N361の電位はLレベルのままである。したがって、トランジスタ3602、トランジスタ3606、及びトランジスタ3609がオフのままである。また、節点N362の電位、及び節点N363の電位は、ブートストラップ動作によって、上昇する。節点N362の電位は、電源電位VDDとトランジスタ3608のしきい値電圧Vth3608との和(VDD+Vth3608)以上まで上昇する。節点N363の電位は、電源電位VDDまで上昇する。したがって、トランジスタ3603、及びトランジスタ3604は、節点N363の電位の上昇によって、オンする。
したがって、配線3616には、トランジスタ3603を介して電源電位VSSが供給されるため、配線3616の電位は電源電位VSSと等しい値を維持する。
以上の動作によって、期間T1では、図36のフリップフロップ回路は、節点N361をHレベルのまま、フローティング状態にする。期間T2では、図36のフリップフロップ回路は、ブートストラップ動作によって、節点N361の電位をVDD+Vth3602以上にし、配線3616の電位を電源電位VDDと等しい値にできる。
また、期間T3aにおいて、図36のフリップフロップ回路は、トランジスタ3603、及びトランジスタ3604がオンして、電源電位VSSを配線3616、及び節点N361に供給する。また、期間T4において、図36のフリップフロップ回路は、トランジスタ3603、及びトランジスタ3604をオフする。したがって、図36のフリップフロップ回路は、トランジスタ3603、及びトランジスタ3604が順にオンするため、トランジスタ3603、及びトランジスタ3604の特性劣化を抑制でき、節点N361、及び配線3616の電位を安定して電源電位VSSと等しい値に維持することができる。
また、図36のフリップフロップ回路は、期間T3a、及び期間T3bにおいて、節点N363の電位を電源電位VDDと等しい値にすることができる。したがって、トランジスタ3603、及びトランジスタ3604の特性が劣化しても、広い動作条件で、図36のフリップフロップ回路を動作させることができる。
また、図36のフリップフロップ回路は、期間T1〜期間T4すべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又はほぼ定常的にオン状態であるトランジスタは有していない。したがって、図36のフリップ回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
また、トランジスタの特性は、トランジスタがアモルファスシリコンで形成されている場合に劣化しやすい。したがって、図36のフリップフロップ回路は、トランジスタをアモルファスシリコンで形成することによって、製造コストの削減や歩留まりの向上などのメリットが得られるだけでなく、トランジスタの特性劣化の問題も解決できる。
ここで、トランジスタ3600〜トランジスタ3610の機能を説明する。トランジスタ3600は、配線3615の電位に応じて、配線3612と節点N361とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ3601は、配線3614の電位に応じて、配線3611と節点N361とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ3602は、節点N361の電位に応じて、配線3613と配線3616とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ3603は、節点N363の電位に応じて、配線3612と配線3616とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ3604は、節点N363の電位に応じて、配線3612と節点N361とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ3605は、入力端子を第1端子、及びゲートとし、出力端子を第2端子としているダイオードとしての機能を有する。トランジスタ3606は、節点N361の電位に応じて、配線3612と節点N362とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ3607は、配線3613の電位に応じて、配線3612と節点N362とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ3608は、節点N362の電位に応じて、配線3611と節点N363とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ3609は、節点N361の電位に応じて、配線3612と節点N363とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ3610は、配線3613の電位に応じて、配線3612と節点N363とを接続するかしないかを選択するスイッチとしての機能を有する。
なお、トランジスタ3605、トランジスタ3606、トランジスタ3607、トランジスタ3608、トランジスタ3609、及びトランジスタ3610によって、節点N361、及び配線3613を入力端子とし、出力端子を節点N363とする2入力NOR回路3617を構成している。
なお、図38に示すように、トランジスタ3608のゲート(節点N362)と、第2端子(節点N363)との間に、容量素子3801を配置していてもよい。なぜなら、期間T3a、及び期間T3bにおいて、節点N362の電位、及び節点N363の電位はブートストラップ動作によって、上昇させるため、容量素子3801を配置することで、フリップフロップ回路がブートストラップ動作しやすくなるからである。
なお、図39に示すように、トランジスタ3607は必ずしも必要ではない。
なお、図40に示すように、トランジスタ3602のゲート(節点N361)と、第2端子(配線3616)との間に、容量素子4111を配置していてもよい。なぜなら、期間T2において、節点N361の電位、及び配線3616の電位はブートストラップ動作によって、上昇させるため、容量素子4111を配置することで、フリップフロップ回路がブートストラップ動作しやすくなるからである。
なお、トランジスタ3601は、期間T1において、節点N361をフローティング状態にして、節点N361の電位をHレベルにできればよい。したがって、トランジスタ3601の第1端子を配線3614に接続しても、節点N361をフローティング状態にして、節点N361の電位をHレベルにできる。
次に、図36に示したフリップフロップ回路をPチャネル型トランジスタで構成した場合について、図48を参照して説明する。
図48は、第2の実施の形態で説明した図17(a)の基本回路を適用したフリップフロップ回路の一例である。図48のフリップフロップ回路は、トランジスタ4800、トランジスタ4801、トランジスタ4802、トランジスタ4803、トランジスタ4804、トランジスタ4805、トランジスタ4806、トランジスタ4807、トランジスタ4808、トランジスタ4809、およびトランジスタ4810を有している。
なお、トランジスタ4805が図17(a)のトランジスタ1701、トランジスタ4807が図17(a)のトランジスタ1702、トランジスタ4806が図17(a)のトランジスタ1703、トランジスタ4808が図17(a)のトランジスタ1704、トランジスタ4810が図17(a)のトランジスタ1705、トランジスタ4809が図17(a)のトランジスタ1706に、それぞれ相当する。また、トランジスタ4803、及びトランジスタ4804が図17(a)のトランジスタ1707に相当する。
図48のフリップフロップ回路の接続関係について説明する。なお、トランジスタ4801の第2端子とトランジスタ4800の第2端子とトランジスタ4806のゲートとトランジスタ4804の第2端子とトランジスタ4802のゲートとの節点を節点N481とする。また、トランジスタ4805の第2端子とトランジスタ4806の第2端子とトランジスタ4807の第2端子とトランジスタ4808のゲートとの節点を節点N482とする。また、トランジスタ4809の第2端子とトランジスタ4808の第2端子とトランジスタ4810の第2端子とトランジスタ4803のゲートとトランジスタ4804のゲートとの節点を節点N483とする。
トランジスタ4801のゲートが配線4814に接続され、第1端子が配線4811に接続され、第2端子が節点N481に接続されている。トランジスタ4800のゲートは配線4815に接続され、第1端子が配線4812に接続され、第2端子が節点N481と接続されている。トランジスタ4806のゲートが節点N481に接続され、第1端子が配線4812に接続され、第2端子が節点N482に接続されている。トランジスタ4805のゲートが配線4811に接続され、第1端子が配線4811に接続され、第2端子が節点N482に接続されている。トランジスタ4807のゲートが配線4813に接続され、第1端子が配線4812に接続され、第2端子が節点N482に接続されている。トランジスタ4808のゲートが節点N482に接続され、第1端子が配線4811に接続され、第2端子が節点483に接続されている。トランジスタ4809のゲートが節点N481に接続され、第1端子が配線4812に接続され、第2端子が節点N483に接続されている。トランジスタ4810のゲートが配線4813に接続され、第1端子が配線4812に接続され、第2端子が節点N483に接続されている。トランジスタ4804のゲートが節点N483に接続され、第1端子が配線4812に接続され、第2端子が節点N481に接続されている。トランジスタ4803のゲートが節点N483に接続され、第1端子が配線4812に接続され、第2端子が配線4816に接続されている。トランジスタ4802のゲートが節点N481に接続され、第1端子が配線4813に接続され、第2端子が配線4816に接続されている。
また、トランジスタ4800〜トランジスタ4810は、それぞれPチャネル型である。
したがって、図48のフリップフロップ回路はすべてPチャネル型のトランジスタで構成することができるため、Nチャネル型のトランジスタを形成するための工程が必要ない。したがって、図48のフリップフロップ回路は、製造工程の簡略化を図ることができ、製造コストの削減や歩留まりの向上を図ることができる。
また、配線4812には電源電位VDDが供給され、配線4811には電源電位VSSが供給されている。なお、電源電位VDDは、電源電位VSSよりも高い電位である。ただし、配線4811、及び配線4812には、デジタル信号、アナログ信号などが供給されていてもよいし、他の電源電位が供給されていてもよい。
また、配線4813、配線4814、及び配線4815には、それぞれ信号が供給されている。なお、配線4813、配線4814、及び配線4815に供給されている信号は、それぞれ2値の値を持つデジタル信号である。ただし、配線4813、配線4814、及び配線4815には、それぞれ電源電位VDD、電源電位VSS、又は他の電源電位が供給されていてもよい。また、配線4813、配線4814、及び配線4815には、それぞれアナログ信号が供給されていてもよい。
次に、図48に示したフリップフロップ回路の動作について、図49を参照して説明する。
図49は、図48に示したフリップフロップ回路のタイミングチャートの一例である。図49のタイミングチャートは、配線4813の電位、配線4814の電位、節点N481の電位、節点N482の電位、節点N483、配線4816の電位、トランジスタ4803、及びトランジスタ4804のオン、オフの関係、配線4815の電位を示している。
図48のタイミングチャートを期間T1〜期間T4に分割して説明する。また、期間T3は、期間T3aと期間T3bとに分割して説明する。
なお、期間T1、期間T2、期間T3b以外の期間は、期間T3aと期間T4とを順に繰り返している。
まず、期間T1の動作について説明する。期間T1では、配線4813にH信号が供給され、配線4814にL信号が供給され、配線4815にH信号が供給されている。
したがって、トランジスタ4801がオンになり、トランジスタ4800がオフになり、トランジスタ4807、及びトランジスタ4810がオフになる。このとき、節点N481にトランジスタ4801を介して電源電位VSSが供給され、節点N481の電位が減少する。また、トランジスタ4806、及びトランジスタ4809が節点N481の電位の減少によってオンして、節点N482、及び節点N483の電位が上昇する。また、トランジスタ4808が節点N482の電位の上昇によってオフする。また、トランジスタ4803、及びトランジスタ4804が節点N483の電位の上昇によってオフする。
ここで、節点N481の電位の減少は、トランジスタ4801がオフするまで続く。トランジスタ4801は、節点N481の電位が電源電位VSSとトランジスタ4801のしきい値電圧Vth4801の絶対値との和(VSS+|Vth4801|)になるとオフする。したがって、節点N481の電位は、VSS+|Vth4801|となる。また、節点N481はフローティング状態となる。
したがって、トランジスタ4802がオンする。また、配線4816には、配線4813のH信号が供給されているため、配線4816の電位は電源電位VDDと等しい値となる。
続いて、期間T2の動作について説明する。期間T2では、配線4813にL信号が供給され、配線4814にH信号が供給され、配線4815にH信号が供給されている。
したがって、トランジスタ4801がオフになり、トランジスタ4800がオフのままであり、トランジスタ4807、及びトランジスタ4810がオンになる。このとき、節点N481はフローティング状態であり、節点N481の電位はVSS+|Vth4801|を維持している。また、節点N482の電位は、トランジスタ4806、及びトランジスタ4807がオンしているため、Hレベルのままである。また、節点N483の電位は、トランジスタ4809、及びトランジスタ4810がオンしているため、Hレベルのままである。よって、節点N483がHレベルであるため、トランジスタ4803、及びトランジスタ4804がオフのままである。
ここで、節点N481はフローティング状態であり、Lレベルを維持している。また、トランジスタ4802は、節点N481がLレベルを維持しているため、オンのままである。また、配線4816には、配線4813のL信号が供給されているため、配線4816の電位が減少している。したがって、ブートストラップ動作によって、節点N481の電位は電源電位VSSからトランジスタ4802のしきい値電圧Vth4802の絶対値を引いた値(VSS−|Vth4802|)以下になり、配線4816の電位は電源電位VSSと等しい値になる。
続いて、期間T3bの動作について説明する。期間T3bでは、配線4813にH信号が供給され、配線4814にH信号が供給され、配線4815にL信号が供給されている。
したがって、トランジスタ4801がオフのままであり、トランジスタ4800がオンになり、トランジスタ4807、及びトランジスタ4810がオフなる。このとき、節点N481にトランジスタ4800を介して電源電位VDDが供給され、節点N481の電位が上昇する。また、トランジスタ4806、及びトランジスタ4809が、節点N481の電位の上昇によって、オフする。したがって、節点N482、及び節点N483の電位は、ブートストラップ動作によって、減少する。節点N482の電位は、電源電位VSSからトランジスタ4808のしきい値電圧Vth4808の絶対値を引いた値(VSS−|Vth4808|)以下まで減少する。節点N483の電位は、電源電位VSSまで減少する。したがって、トランジスタ4803、及びトランジスタ4804は、節点N483の電位の減少によって、オンする。
また、トランジスタ4802は、節点N481の電位の上昇によってオフする。したがって、配線4816には、トランジスタ4803を介して電源電位VDDが供給されるため、配線4816の電位は電源電位VDDと等しい値となる。
続いて、期間T4の動作について説明する。期間T4では、配線4813にL信号が供給され、配線4814にH信号が供給され、配線4815にH信号が供給されている。
したがって、トランジスタ4801がオフのままであり、トランジスタ4800がオフになり、トランジスタ4807、及びトランジスタ4810がオンになる。このとき、節点N481はフローティング状態であり、節点N481の電位は電源電位VDDを維持する。したがって、トランジスタ4802、トランジスタ4806、及びトランジスタ4809はオフのままである。また、節点N482の電位はトランジスタ4807を介して電源電位VDDが供給されるため、Hレベルになる。よって、トランジスタ4808がオフする。また、節点N483の電位はトランジスタ4810を介して電源電位VDDが供給されるため、Hレベルになる。よって、トランジスタ4803、及びトランジスタ4804がオフする。
したがって、配線4816はフローティング状態になり、配線4816の電位は電源電位VDDと等しい値を維持する。
続いて、期間T3aの動作について説明する。期間T3aでは、配線4813にH号が供給され、配線4814にH信号が供給され、配線4815にH信号が供給されている。
したがって、トランジスタ4801がオフのままであり、トランジスタ4800がオフのままであり、トランジスタ4807、及びトランジスタ4810がオフになる。このとき、節点N481はフローティング状態であり、節点N481の電位はHレベルのままである。したがって、トランジスタ4802、トランジスタ4806、及びトランジスタ4809がオフのままである。また、節点N482の電位、及び節点N483の電位は、ブートストラップ動作によって、減少する。節点N482の電位は、電源電位VSSからトランジスタ4808のしきい値電圧Vth4808の絶対値を引いた値(VSS−|Vth4808|)以下まで減少する。節点N483の電位は、電源電位VSSまで減少する。したがって、トランジスタ4803、及びトランジスタ4804は、節点N483の電位の減少によって、オンする。
したがって、配線4816には、トランジスタ4803を介して電源電位VDDが供給されるため、配線4816の電位は電源電位VDDと等しい値を維持する。
以上の動作によって、期間T1では、図48のフリップフロップ回路は、節点N481をLレベルのまま、フローティング状態にする。期間T2では、図48のフリップフロップ回路は、ブートストラップ動作によって、節点N481の電位をVSS−|Vth4802|以下にし、配線4816の電位を電源電位VSSと等しい値にできる。
また、期間T3aにおいて、図48のフリップフロップ回路は、トランジスタ4803、及びトランジスタ4804がオンして、電源電位VDDを配線4816、及び節点N481に供給する。また、期間T4において、図48のフリップフロップ回路は、トランジスタ4803、及びトランジスタ4804をオフする。したがって、図48のフリップフロップ回路は、トランジスタ4803、及びトランジスタ4804が順にオンするため、トランジスタ4803、及びトランジスタ4804の特性劣化を抑制でき、節点N481、及び配線4816の電位を安定して電源電位VDDと等しい値に維持することができる。
また、図48のフリップフロップ回路は、期間T3a、及び期間T3bにおいて、節点N483の電位を電源電位VSSと等しい値にすることができる。したがって、トランジスタ4803、及びトランジスタ4804の特性が劣化しても、広い動作条件で、図48のフリップフロップ回路を動作させることができる。
また、図48のフリップフロップ回路は、期間T1〜期間T4すべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又はほぼ定常的にオン状態であるトランジスタは有していない。したがって、図48のフリップ回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
なお、トランジスタ4800〜トランジスタ4810は、トランジスタ3600〜トランジスタ3610と同様な機能を有する。
なお、トランジスタ4805、トランジスタ4806、トランジスタ4807、トランジスタ4808、トランジスタ4809、及びトランジスタ4810によって、節点N481、及び配線4813を入力端子とし、出力端子を節点N483とする2入力NAND回路4817を構成している。
なお、図50に示すように、トランジスタ4808のゲート(節点N482)と、第2端子(節点N483)との間に、容量素子5001を配置していてもよい。なぜなら、期間T3a、及び期間T3bにおいて、節点N482の電位、及び節点N483の電位はブートストラップ動作によって、減少させるため、容量素子5001を配置することで、フリップフロップ回路がブートストラップ動作しやすくなるからである。
なお、図51に示すように、トランジスタ4807は必ずしも必要ではない。
なお、図52に示すように、トランジスタ4802のゲート(節点N481)と、第2端子(配線4816)との間に、容量素子5201を配置していてもよい。なぜなら、期間T2において、節点N481の電位、及び配線4816の電位はブートストラップ動作によって、上昇させるため、容量素子5201を配置することで、フリップフロップ回路がブートストラップ動作しやすくなるからである。
なお、トランジスタ4801は、期間T1において、節点N481をフローティング状態にして、節点N481の電位をLレベルにできればよい。したがって、トランジスタ4801の第1端子を配線4814に接続しても、節点N481をフローティング状態にして、節点N481の電位をLレベルにできる。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第7の実施形態)
本実施形態では、第4の実施形態で説明した基本回路をフリップフロップ回路に適用した場合について、図56を参照して説明する。
図56は、第4の実施形態で説明した図25(a)の基本回路を適用したフリップフロップ回路の一例である。図56のフリップフロップ回路は、トランジスタ5601、トランジスタ5602、トランジスタ5603、トランジスタ5604、トランジスタ5605、トランジスタ5606、トランジスタ5607、回路5608、及び回路5609を有している。
なお、回路5608、及び回路5609として、図27のNOR回路2715、図36のNOR回路3617を用いることができる。
図56のフリップフロップ回路の接続関係について説明する。なお、トランジスタ5601の第2端子とトランジスタ5607の第2端子とトランジスタ5605の第2端子とトランジスタ5606の第2端子とトランジスタ5602のゲートとの節点N561とする。また、トランジスタ5604のゲートとトランジスタ5606のゲートとの節点を節点N562とする。また、トランジスタ5603のゲートとトランジスタ5605のゲートとの節点を節点N563とする。
トランジスタ5601のゲートが配線5614に接続され、第1端子が配線5610に接続され、第2端子が節点N561に接続されている。トランジスタ5607のゲートが配線5615に接続され、第1端子が配線5611に接続され、第2端子が節点N561に接続されている。回路5608の2つの入力端子は節点N561と配線5612とにそれぞれ接続され、出力端子は節点N562に接続されている。回路5609の2つの入力端子は節点N561と配線5613とにそれぞれ接続され、出力端子は節点N563に接続されている。トランジスタ5606のゲートが節点N562に接続され、第1端子が配線5611に接続され、第2端子が節点N561に接続されている。トランジスタ5605のゲートが節点N563に接続され、第1端子が配線5611に接続され、第2端子が節点N561に接続されている。トランジスタ5604のゲートが節点N562に接続され、第1端子が配線5611に接続され、第2端子が配線5616に接続されている。トランジスタ5603のゲートが節点N563に接続され、第1端子が配線5611に接続され、第2端子が配線5616に接続されている。トランジスタ5602のゲートが節点N561に接続され、第1端子が配線5613に接続され、第2端子が配線5616に接続されている。
また、トランジスタ5601〜トランジスタ5607は、それぞれNチャネル型である。また、回路5608、及び回路5609が有するトランジスタも、それぞれNチャネル型である。
したがって、図56のフリップフロップ回路はすべてNチャネル型のトランジスタで構成することができるため、図56のフリップフロップ回路は、半導体層にアモルファスシリコンを用いることができ、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。さらに、大型の表示パネルなどの半導体装置を作製することも可能となる。また、図56のフリップフロップ回路は、半導体層にポリシリコンや単結晶シリコンを用いても製造工程の簡略化を図ることができる。
また、配線5610には電源電位VDDが供給され、配線5611には電源電位VSSが供給されている。なお、電源電位VDDは、電源電位VSSよりも高い電位である。ただし、配線5610、及び配線5611には、デジタル信号、アナログ信号などが供給されていてもよいし、他の電源電位が供給されていてもよい。
また、配線5612、配線5613、配線5614、及び配線5615には、それぞれ信号が供給されている。なお、配線5612、配線5613、配線5614、及び配線5615に供給されている信号は、それぞれ2値の値を持つデジタル信号である。ただし、配線5612、配線5613、配線5614、及び配線5615には、それぞれ電源電位VDD、電源電位VSS、又は他の電源電位が供給されていてもよい。また、配線5612、配線5613、配線5614、及び配線5615には、それぞれアナログ信号が供給されていてもよい。
次に、図56に示したフリップフロップ回路の動作について、図57を参照して説明する。
図57は、図56に示したフリップフロップ回路のタイミングチャートの一例である。図57のタイミングチャートは、配線5612の電位、配線5613の電位、配線5614の電位、節点N561の電位、節点N562の電位、節点N563の電位、配線5616の電位、トランジスタ5604、及びトランジスタ5606のオン、オフの関係、トランジスタ5603、及びトランジスタ5605のオン、オフの関係、配線5615の電位を示している。
図57のタイミングチャートを期間T1〜期間T4に分割して説明する。また、期間T3は、期間T3aと期間T3bとに分割して説明する。
なお、期間T1、期間T2、期間T3b以外の期間は、期間T3aと期間T4とを順に繰り返している。
まず、期間T1の動作について説明する。期間T1では、配線5612にH信号が供給され、配線5613にL信号が供給され、配線5614にH信号が供給され、配線5615にL信号が供給されている。
したがって、トランジスタ5601がオンになり、トランジスタ5607がオフになる。このとき、節点N561の電位は、トランジスタ5601を介して電源電位VDDが供給されるため、上昇する。よって、回路5608はL信号を節点N562に出力し、トランジスタ5604、及びトランジスタ5606がオフする。また、回路5609はL信号を節点N563に出力し、トランジスタ5603、及びトランジスタ5605がオフする。
なお、節点N561の電位の上昇は、トランジスタ5601がオフするまで続く。トランジスタ5601は、節点N561の電位が電源電位VDDからトランジスタ5601のしきい値電圧Vth5601を引いた値(VDD−Vth5601)になると、オフする。したがって、節点N561の電位はVDD−Vth5601となり、節点N561はフローティング状態になる。
したがって、トランジスタ5602がオンする。配線5616にはトランジスタ5602を介して配線5613のL信号が供給されるため、配線5616の電位は電源電位VSSと等しい値になる。
続いて、期間T2の動作について説明する。期間T2では、配線5612にL信号が供給され、配線5613にH信号が供給され、配線5614にL信号が供給され、配線5615にL信号が供給されている。
したがって、トランジスタ5601がオフになり、トランジスタ5607がオフのままである。このとき、節点N561の電位は、VDD−Vth5601を維持している。よって、回路5608はL信号を節点N562に出力し、トランジスタ5604、及びトランジスタ5606がオフのままである。また、回路5609はL信号を節点N563に出力し、トランジスタ5603、及びトランジスタ5605がオフのままである。
なお、配線5613にはH信号が供給されるため、配線5616の電位が上昇し始める。したがって、節点N561の電位は、ブートストラップ動作によって、電源電位VDDとトランジスタ5602のしきい値電圧Vth5602との和(VDD+Vth5602)以上になる。よって、配線5616の電位は、電源電位VDDと等しい値まで上昇する。
続いて、期間T3bの動作について説明する。期間T3bでは、配線5612にH信号が供給され、配線5613にL信号が供給され、配線5614にL信号が供給され、配線5615にH信号が供給されている。
したがって、トランジスタ5601がオフになり、トランジスタ5607がオンになる。節点N561にはトランジスタ5607を介して電源電位VSSが供給されるため、節点N561の電位が減少する。よって、回路5608はL信号を節点N562に出力し、トランジスタ5604、及びトランジスタ5606がオフのままである。また、回路5609はH信号を節点N563に出力し、トランジスタ5603、及びトランジスタ5605がオンになる。
なお、節点N561がLレベルになるため、トランジスタ5602がオフする。配線5616にはトランジスタ5603を介して電源電位VSSが供給されるため、配線5616の電位は電源電位VSSと等しい値のままである。
続いて、期間T4の動作について説明する。期間T4では、配線5612にL信号が供給され、配線5613にH信号が供給され、配線5614にL信号が供給され、配線5615にL信号が供給されている。
したがって、トランジスタ5601がオフのままであり、トランジスタ5607がオフになる。節点N561の電位は、Lレベルを維持する。よって、回路5608はH信号を節点N562に出力し、トランジスタ5604、及びトランジスタ5606がオンになる。また、回路5609はL信号を節点N563に出力し、トランジスタ5603、及びトランジスタ5605がオフになる。
なお、節点N561がLレベルを維持するため、トランジスタ5602がオフする。配線5616にはトランジスタ5604を介して電源電位VSSが供給されるため、配線5616の電位は電源電位VSSと等しい値のままである。
続いて、期間T3aの動作について説明する。期間T3aでは、配線5612にH信号が供給され、配線5613にL信号が供給され、配線5614にL信号が供給され、配線5615にH信号が供給されている。
したがって、トランジスタ5601がオフになり、トランジスタ5607がオンになる。節点N561の電位は、Lレベルを維持する。よって、回路5608はL信号を節点N562に出力し、トランジスタ5604、及びトランジスタ5606がオフになる。また、回路5609はH信号を節点N563に出力し、トランジスタ5603、及びトランジスタ5605がオンになる。
なお、節点N561がLレベルを維持するため、トランジスタ5602がオフする。配線5616にはトランジスタ5603を介して電源電位VSSが供給されるため、配線5616の電位は電源電位VSSと等しい値のままである。
以上の動作によって、期間T1では、図56のフリップフロップ回路は、節点N561をHレベルのまま、フローティング状態にする。期間T2では、図56のフリップフロップ回路は、ブートストラップ動作によって、節点N561の電位をVDD+Vth5602以上にし、配線5616の電位を電源電位VDDと等しい値にできる。
また、期間T3aにおいて、トランジスタ5603がオンして、配線5616に電源電位VSSを供給する。また、期間T4において、トランジスタ5604がオンして配線5616に電源電位VSSを供給する。したがって、図56のフリップフロップ回路は、期間T3a、及び期間T4において、配線5616に常に電源電位VSSを供給することができる。
また、期間T3bにおいて、トランジスタ5605がオンして、節点N561に電源電位VSSを供給する。また、期間T4において、トランジスタ5606がオンして節点N561に電源電位VSSを供給する。したがって、図56のフリップフロップ回路は、期間T3b、及び期間T4において、節点N561に常に電源電位VSSを供給することができる。
また、図56のフリップフロップ回路は、期間T1〜期間T4すべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又はほぼ定常的にオン状態であるトランジスタは有していない。したがって、図56のフリップ回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
また、トランジスタの特性は、トランジスタがアモルファスシリコンで形成されている場合に劣化しやすい。したがって、図56のフリップフロップ回路は、トランジスタをアモルファスシリコンで形成することによって、製造コストの削減や歩留まりの向上などのメリットが得られるだけでなく、トランジスタの特性劣化の問題も解決できる。
ここで、トランジスタ5601〜トランジスタ5607の機能を説明する。トランジスタ5601は、配線5614の電位に応じて、配線5610と節点N561とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ5602は、節点N561の電位に応じて、配線5613と配線5616とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ5603は、節点N563の電位に応じて、配線5611と配線5616とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ5604は、節点N562の電位に応じて、配線5611と配線5616とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ5605は、節点N563の電位に応じて、配線5611と節点N561とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ5606は、節点N562の電位に応じて、配線5611と節点N561とを接続するかしないかを選択するスイッチとしての機能を有する。トランジスタ5607は、配線5615の電位に応じて、配線5611と節点N561とを接続するかしないかを選択するスイッチとしての機能を有する。
次に、図56に示した基本回路をPチャネル型トランジスタで構成した場合について、図58を参照して説明する。
図58は、第4の実施形態で説明した図26(a)の基本回路を適用したフリップフロップ回路の一例である。図58のフリップフロップ回路は、トランジスタ5801、トランジスタ5802、トランジスタ5803、トランジスタ5804、トランジスタ5805、トランジスタ5806、トランジスタ5807、回路5808、及び回路5809を有している。
なお、回路5808、及び回路5809として、図44のNAND回路4415、図48のNAND回路4817を用いることができる。
図58のフリップフロップ回路の接続関係について説明する。なお、トランジスタ5801の第2端子とトランジスタ5807の第2端子とトランジスタ5805の第2端子とトランジスタ5806の第2端子とトランジスタ5802のゲートとの節点N581とする。また、トランジスタ5804のゲートとトランジスタ5806のゲートとの節点を節点N582とする。また、トランジスタ5803のゲートとトランジスタ5805のゲートとの節点を節点N583とする。
トランジスタ5801のゲートが配線5814に接続され、第1端子が配線5810に接続され、第2端子が節点N581に接続されている。トランジスタ5807のゲートが配線5815に接続され、第1端子が配線5811に接続され、第2端子が節点N581に接続されている。回路5808の2つの入力端子は節点N581と配線5812とにそれぞれ接続され、出力端子は節点N582に接続されている。回路5809の2つの入力端子は節点N581と配線5813とにそれぞれ接続され、出力端子は節点N583に接続されている。トランジスタ5806のゲートが節点N582に接続され、第1端子が配線5811に接続され、第2端子が節点N581に接続されている。トランジスタ5805のゲートが節点N583に接続され、第1端子が配線5811に接続され、第2端子が節点N581に接続されている。トランジスタ5804のゲートが節点N582に接続され、第1端子が配線5811に接続され、第2端子が配線5816に接続されている。トランジスタ5803のゲートが節点N583に接続され、第1端子が配線5811に接続され、第2端子が配線5816に接続されている。トランジスタ5802のゲートが節点N581に接続され、第1端子が配線5813に接続され、第2端子が配線5816に接続されている。
また、トランジスタ5801〜トランジスタ5807は、それぞれPチャネル型である。また、回路5808、及び回路5809が有するトランジスタも、それぞれPチャネル型である。
したがって、図58のフリップフロップ回路はすべてPチャネル型のトランジスタで構成することができるため、Nチャネル型のトランジスタを形成するための工程が必要ない。したがって、図58のフリップフロップ回路は、製造工程の簡略化を図ることができ、製造コストの削減や歩留まりの向上を図ることができる。
また、配線5811には電源電位VDDが供給され、配線5810には電源電位VSSが供給されている。なお、電源電位VDDは、電源電位VSSよりも高い電位である。ただし、配線5810、及び配線5811には、デジタル信号、アナログ信号などが供給されていてもよいし、他の電源電位が供給されていてもよい。
また、配線5812、配線5813、配線5814、及び配線5815には、それぞれ信号が供給されている。なお、配線5812、配線5813、配線5814、及び配線5815に供給されている信号は、それぞれ2値の値を持つデジタル信号である。ただし、配線5812、配線5813、配線5814、及び配線5815には、それぞれ電源電位VDD、電源電位VSS、又は他の電源電位が供給されていてもよい。また、配線5812、配線5813、配線5814、及び配線5815には、それぞれアナログ信号が供給されていてもよい。
次に、図58に示したフリップフロップ回路の動作について、図59を参照して説明する。
図59は、図58に示したフリップフロップ回路のタイミングチャートの一例である。図59のタイミングチャートは、配線5812の電位、配線5813の電位、配線5814の電位、節点N581の電位、節点N582の電位、節点N583の電位、配線5816の電位、トランジスタ5804、及びトランジスタ5806のオン、オフの関係、トランジスタ5803、及びトランジスタ5805のオン、オフの関係、配線5815の電位を示している。
図59のタイミングチャートを期間T1〜期間T4に分割して説明する。また、期間T3は、期間T3aと期間T3bとに分割して説明する。
なお、期間T1、期間T2、期間T3b以外の期間は、期間T3aと期間T4とを順に繰り返している。
まず、期間T1の動作について説明する。期間T1では、配線5812にL信号が供給され、配線5813にH信号が供給され、配線5814にL信号が供給され、配線5815にH信号が供給されている。
したがって、トランジスタ5801がオンになり、トランジスタ5807がオフになる。このとき、節点N581の電位は、トランジスタ5801を介して電源電位VSSが供給されるため、減少する。よって、回路5808はH信号を節点N582に出力し、トランジスタ5804、及びトランジスタ5806がオフする。また、回路5809はH信号を節点N583に出力し、トランジスタ5803、及びトランジスタ5805がオフする。
なお、節点N581の電位の減少は、トランジスタ5801がオフするまで続く。トランジスタ5801は、節点N581の電位が電源電位VSSとトランジスタ5801のしきい値電圧Vth5801の絶対値との和(VSS+|Vth5801|)になると、オフする。したがって、節点N581の電位はVSS+|Vth5801|となり、節点N581はフローティング状態になる。
したがって、トランジスタ5802がオンする。配線5816にはトランジスタ5802を介して配線5813のH信号が供給されるため、配線5816の電位は電源電位VDDと等しい値になる。
続いて、期間T2の動作について説明する。期間T2では、配線5812にH信号が供給され、配線5813にL信号が供給され、配線5814にH信号が供給され、配線5815にH信号が供給されている。
したがって、トランジスタ5801がオフになり、トランジスタ5807がオフのままである。このとき、節点N581の電位は、VSS+|Vth5801|を維持している。よって、回路5808はH信号を節点N582に出力し、トランジスタ5804、及びトランジスタ5806がオフのままである。また、回路5809はH信号を節点N583に出力し、トランジスタ5803、及びトランジスタ5805がオフのままである。
なお、配線5813にはL信号が供給されるため、配線5816の電位が減少し始める。したがって、節点N581の電位は、ブートストラップ動作によって、電源電位VSSからトランジスタ5802のしきい値電圧Vth5802の絶対値を引いた値(VSS−|Vth5802|)以下になる。よって、配線5816の電位は、電源電位VSSと等しい値まで減少する。
続いて、期間T3bの動作について説明する。期間T3bでは、配線5812にL信号が供給され、配線5813にH信号が供給され、配線5814にH信号が供給され、配線5815にL信号が供給されている。
したがって、トランジスタ5801がオフになり、トランジスタ5807がオンになる。節点N581にはトランジスタ5807を介して電源電位VDDが供給されるため、節点N581の電位が上昇する。よって、回路5808はH信号を節点N582に出力し、トランジスタ5804、及びトランジスタ5806がオフのままである。また、回路5809はL信号を節点N583に出力し、トランジスタ5803、及びトランジスタ5805がオンになる。
なお、節点N581がHレベルになるため、トランジスタ5802がオフする。配線5816にはトランジスタ5803を介して電源電位VDDが供給されるため、配線5816の電位は電源電位VDDと等しい値になる。
続いて、期間T4の動作について説明する。期間T4では、配線5812にH信号が供給され、配線5813にL信号が供給され、配線5814にH信号が供給され、配線5815にH信号が供給されている。
したがって、トランジスタ5801がオフのままであり、トランジスタ5807がオフになる。節点N581の電位は、Hレベルを維持する。よって、回路5808はL信号を節点N582に出力し、トランジスタ5804、及びトランジスタ5806がオンになる。また、回路5809はH信号を節点N583に出力し、トランジスタ5803、及びトランジスタ5805がオフになる。
なお、節点N581がHレベルを維持するため、トランジスタ5802がオフする。配線5816にはトランジスタ5804を介して電源電位VDDが供給されるため、配線5816の電位は電源電位VDDと等しい値のままである。
続いて、期間T3aの動作について説明する。期間T3aでは、配線5812にL信号が供給され、配線5813にH信号が供給され、配線5814にH信号が供給され、配線5815にH信号が供給されている。
したがって、トランジスタ5801がオフになり、トランジスタ5807がオフになる。節点N581の電位は、Hレベルを維持する。よって、回路5808はH信号を節点N582に出力し、トランジスタ5804、及びトランジスタ5806がオフになる。また、回路5809はL信号を節点N583に出力し、トランジスタ5803、及びトランジスタ5805がオンになる。
なお、節点N581がHレベルを維持するため、トランジスタ5802がオフする。配線5816にはトランジスタ5803を介して電源電位VDDが供給されるため、配線5816の電位は電源電位VDDと等しい値のままである。
以上の動作によって、期間T1では、図58のフリップフロップ回路は、節点N581をLレベルのまま、フローティング状態にする。期間T2では、図58のフリップフロップ回路は、ブートストラップ動作によって、節点N581の電位をVSS−|Vth5802|以下にし、配線5816の電位を電源電位VSSと等しい値にできる。
また、期間T3aにおいて、トランジスタ5803がオンして、配線5816に電源電位VDDを供給する。また、期間T4において、トランジスタ5804がオンして配線5816に電源電位VDDを供給する。したがって、図58のフリップフロップ回路は、期間T3a、及び期間T4において、配線5816に常に電源電位VDDを供給することができる。
また、期間T3bにおいて、トランジスタ5805がオンして、節点N581に電源電位VDDを供給する。また、期間T4において、トランジスタ5806がオンして節点N581に電源電位VDDを供給する。したがって、図58のフリップフロップ回路は、期間T3b、及び期間T4において、節点N581に常に電源電位VDDを供給することができる。
また、図58のフリップフロップ回路は、期間T1〜期間T4すべての期間でオン状態であるトランジスタは有していない。つまり、定常的、又はほぼ定常的にオン状態であるトランジスタは有していない。したがって、図58のフリップ回路は、トランジスタの特性劣化、及び特性劣化によるしきい値電圧のシフトを抑制することができる。
なお、トランジスタ5801〜トランジスタ5807は、トランジスタ5601〜トランジスタ5607と同様な機能を有する。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第8の実施形態)
本実施形態では、第5の実施形態、及び第6の実施形態で説明したフリップフロップ回路を適用したシフトレジスタについて、図60を参照して説明する。
図60は、第5の実施形態、及び第6の実施形態で説明したフリップフロップ回路を適用したシフトレジスタの一例である。図60のシフトレジスタには、複数のフリップフロップ回路6001が配置されている。
なお、フリップフロップ回路6001は、第5の実施形態、及び第6の実施形態に示したものと同様である。
なお、図60では、n−1段目のフリップフロップ回路6001(n−1)、n段目のフリップフロップ回路6001(n)、及びn+1段目のフリップフロップ回路6001(n+1)を示している。なお、nは偶数である。なお、偶数段目のフリップフロップ回路6001の入力端子IN601は配線6005に接続され、奇数段目の入力端子IN601は配線6004に接続されている。
なお、入力端子IN601は、図27の配線2711、図36の配線3613、図44の配線4411、図48の配線4813に、それぞれ接続されている。入力端子IN602は、図27の配線2712、図36の配線3614、図44の配線4412、図48の配線4814に、それぞれ接続されている。入力端子IN603は、図27の配線2713、図36の配線3615、図44の配線4413、図48の配線4815に、それぞれ接続されている。入力端子IN604は、図27の配線2709、図36の配線3611、図44の配線4410、図48の配線4812に、それぞれ接続されている。入力端子IN605は、図27の配線2710、図36の配線3612、図44の配線4409、図48の配線4811に、それぞれ接続されている。出力端子OUT606は、図27の配線2714、図36の配線3616、図44の配線4414、図48の配線4816に、それぞれ接続されている。
また、配線6002には電源電位VDDが供給され、配線6003には電源電位VSSが供給されている。なお、電源電位VDDは、電源電位VSSよりも高い電位である。ただし、配線6002、及び配線6003は、デジタル信号、アナログ信号などが供給されていてもよいし、他の電源電位が供給されていてもよい。
また、配線6004、配線6005、及び配線6006には、それぞれ信号が供給されている。なお、配線6004、配線6005、及び配線6006に供給されている信号は、それぞれ2値の値を持つデジタル信号である。ただし、配線6004、配線6005、及び配線6006には、それぞれ電源電位VDD、電源電位VSS、又は他の電源電位が供給されていてもよい。また、配線6004、配線6005、及び配線6006には、それぞれアナログ信号が供給されていてもよい。
なお、配線6006には、n−2段目のフリップフロップ回路6001の出力信号が供給されている。
次に、図60に示したシフトレジスタの動作について、図61のタイミングチャートを参照して説明する。
図61は、図60に示したシフトレジスタのタイミングチャートの一例である。図61のタイミングチャートは、配線6004の電位、配線6005の電位、出力端子OUT606(n−2)の電位、出力端子OUT606(n−1)の電位、出力端子OUT606(n)の電位、出力端子OUT606(n+1)の電位を示している。
なお、図61のタイミングチャートは、フリップフロップ回路6001をNチャネル型トランジスタで構成した場合について示している。フリップフロップ回路6001をPチャネル型トランジスタで構成した場合は、それぞれHレベルとLレベルとを反転すればよい。
なお、図61のタイミングチャートを期間T1〜期間T8に分割して説明する。
まず、期間T1の動作について説明する。期間T1において、フリップフロップ回路6001(n−1)は、第5の実施形態、及び第6の実施形態における期間T1の動作をする。フリップフロップ回路6001(n)は、第5の実施形態、及び第6の実施形態における期間T4の動作をする。フリップフロップ回路6001(n+1)は、第5の実施形態、及び第6の実施形態における期間T3aの動作をする。
続いて、期間T2の動作について説明する。期間T2において、フリップフロップ回路6001(n−1)は、第5の実施形態、及び第6の実施形態における期間T2の動作をする。フリップフロップ回路6001(n)は、第5の実施形態、及び第6の実施形態における期間T1の動作をする。フリップフロップ回路6001(n+1)は、第5の実施形態、及び第6の実施形態における期間T4の動作をする。
したがって、フリップフロップ回路6001(n−1)の出力端子OUT606から、H信号が出力される。
続いて、期間T3の動作について説明する。期間T3において、フリップフロップ回路6001(n−1)は、第5の実施形態、及び第6の実施形態における期間T3bの動作をする。フリップフロップ回路6001(n)は、第5の実施形態、及び第6の実施形態における期間T2の動作をする。フリップフロップ回路6001(n+1)は、第5の実施形態、及び第6の実施形態における期間T1の動作をする。
したがって、フリップフロップ回路6001(n)の出力端子OUT606から、H信号が出力される。
続いて、期間T4の動作について説明する。期間T4において、フリップフロップ回路6001(n−1)は、第5の実施形態、及び第6の実施形態における期間T4の動作をする。フリップフロップ回路6001(n)は、第5の実施形態、及び第6の実施形態における期間T3bの動作をする。フリップフロップ回路6001(n+1)は、第5の実施形態、及び第6の実施形態における期間T2の動作をする。
したがって、フリップフロップ回路6001(n+1)の出力端子OUT606から、H信号が出力される。
続いて、期間T5の動作について説明する。期間T5において、フリップフロップ回路6001(n−1)は、第5の実施形態、及び第6の実施形態における期間T3aの動作をする。フリップフロップ回路6001(n)は、第5の実施形態、及び第6の実施形態における期間T4の動作をする。フリップフロップ回路6001(n+1)は、第5の実施形態、及び第6の実施形態における期間T3bの動作をする。
続いて、期間T6の動作について説明する。期間T6において、フリップフロップ回路6001(n−1)は、第5の実施形態、及び第6の実施形態における期間T4の動作をする。フリップフロップ回路6001(n)は、第5の実施形態、及び第6の実施形態における期間T3aの動作をする。フリップフロップ回路6001(n+1)は、第5の実施形態、及び第6の実施形態における期間T4の動作をする。
続いて、期間T7の動作について説明する。期間T7において、フリップフロップ回路6001(n−1)は、第5の実施形態、及び第6の実施形態における期間T3aの動作をする。フリップフロップ回路6001(n)は、第5の実施形態、及び第6の実施形態における期間T4の動作をする。フリップフロップ回路6001(n+1)は、第5の実施形態、及び第6の実施形態における期間T3aの動作をする。
続いて、期間T8の動作について説明する。期間T8において、フリップフロップ回路6001(n−1)は、第5の実施形態、及び第6の実施形態における期間T4の動作をする。フリップフロップ回路6001(n)は、第5の実施形態、及び第6の実施形態における期間T3aの動作をする。フリップフロップ回路6001(n+1)は、第5の実施形態、及び第6の実施形態における期間T4の動作をする。
このように、図60に示すシフトレジスタは、第5の実施形態、及び第6の実施形態に示したフリップフロップ回路を用いることによって、全てのトランジスタをNチャネル型、若しくはPチャネル型にすることができる。
また、すべてNチャネル型のトランジスタで構成することができるため、図60に示すシフトレジスタは、半導体層にアモルファスシリコンを用いることができ、製造工程の簡略化を図ることができる。したがって、製造コストの削減や歩留まりの向上を図ることができる。さらに、大型の表示パネルを作製することも可能となる。また、図60に示すシフトレジスタを用いることによって、特性が劣化しやすいアモルファスシリコンのトランジスタを用いても、半導体装置の寿命を長くすることができる。
トランジスタの特性は、トランジスタがアモルファスシリコンで形成されている場合に劣化しやすい。したがって、図60のシフトレジスタは、トランジスタをアモルファスシリコンで形成することによって、製造コストの削減や歩留まりの向上などのメリットが得られるだけでなく、トランジスタの特性劣化の問題も解決できる。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第9の実施形態)
本実施形態では、第8の実施形態で説明したシフトレジスタを適用したソースドライバについて、図62を参照して説明する。
図62に示す回路は、第8の実施形態に示したシフトレジスタを適用した回路構成の一例である。
図62に示す回路は、シフトレジスタ6501、及び複数のスイッチ6503を有している。また、シフトレジスタ6501は、複数の出力端子OUTを有している。
また、図62には、1段目、2段目、3段目、そしてn段目の、スイッチ6503、負荷6504、及び出力端子OUTを、それぞれ示す。また、nは2以上の自然数である。
また、シフトレジスタ6501は、第8の実施の形態で説明したものと同様である。
図62の回路に示すように、配線6502がスイッチ6503を介して負荷6504と接続されている。また、スイッチ6503がシフトレジスタ6501によって制御されている。
また、配線6502には、伝達信号が供給されている。また、伝達信号は、電流でもよいし、電圧でもよい。
なお、図示しないが、シフトレジスタ6501には複数の制御信号、及び各種電源電位が供給されている。
次に、図62に示す回路の動作について説明する。
シフトレジスタ6501は、1段目の出力端子OUT(1)からH信号、若しくはL信号を順に出力する。同時に、スイッチ6503が1段目から順にオンする。そして、伝達信号が1段目から順にスイッチ6503を介して負荷6504に供給される。
なお、1段目の出力端子OUT(1)からH信号が順に出力するときは、スイッチ6503としてNチャネル型のトランジスタを用いる。また、1段目の出力端子OUT(1)からL信号が順に出力するときは、スイッチ6503としてPチャネル型のトランジスタを用いる。
また、図62の回路は、スイッチ6503のオン・オフの切り替わりのタイミングごとに、伝達信号を変化させることで、複数の負荷6504には、それぞれ異なる電圧、若しくは電流を供給できる。
ここで、シフトレジスタ6501、スイッチ6503が有する機能について説明する。
まず、シフトレジスタ6501は、スイッチ6503をオンするかオフするかを選択するための信号を出力する機能を有する。また、シフトレジスタ6501は、第8の実施形態で示したものと同様である。
また、スイッチ6503は、配線6502と負荷6504とを接続するかしないかを選択する機能を有する。
このように、図62に示す回路は、すでに述べたように、第8の実施形態のシフトレジスタを用いることによって、全てのトランジスタをNチャネル型のみ、若しくはPチャネル型のみで構成することができる。
なお、図62の回路は、シフトレジスタの1つの出力信号によって、1つのスイッチのオン・オフを制御していた。しかし、シフトレジスタの1つの出力信号によって、複数のスイッチのオン・オフを制御してもよい。したがって、シフトレジスタの1つの出力信号によって、3つのスイッチのオン・オフを制御する場合の構成について、図63を参照して説明する。
図63に示す回路は、シフトレジスタ6601、及び複数のスイッチ群6605を有している。また、シフトレジスタ6601は、複数の出力端子OUTを有している。また、スイッチ群6605は、3つのスイッチを有する。また、負荷群6606は、3つの負荷を有する。
また、図63には、1段目、2段目、3段目、そしてn段目の、スイッチ群6605、負荷群6606、及び出力端子OUTを、それぞれ示す。また、nは2以上の自然数である。
また、シフトレジスタ6601は、第8の実施形態で説明したものと同様である。
図63の回路に示すように、配線6602、配線6603、及び配線6604が、スイッチ群6605が有する3つのスイッチを介して、負荷群6606が有する3つの負荷に、それぞれ接続されている。また、スイッチ群6605が有する3つのスイッチは、シフトレジスタ6601によって制御されている。
また、配線6602には伝達信号1が供給され、配線6603には伝達信号2が供給され、配線6604には伝達信号3が供給されている。また、伝達信号1、伝達信号2、及び伝達信号3は、電流でもよいし、電圧でもよい。
なお、図示はしないが、シフトレジスタ6601には複数の制御信号、及び各種電源電位が供給されている。
次に、図63に示す回路の動作について説明する。
シフトレジスタ6601は、1段目の出力端子OUT(1)からH信号、若しくはL信号を順に出力する。同時に、スイッチ群6605が有する3つのスイッチが1段目から順に同じタイミングでオンする。そして、伝達信号1、伝達信号2、及び伝達信号3が1段目から順にスイッチ群6605を介して負荷群6606が有する負荷に、それぞれ供給される。
なお、シフトレジスタ6601の1段目の出力端子OUT(1)からH信号が順に出力するときは、スイッチ群6605が有するスイッチとしてNチャネル型のトランジスタを用いる。また、シフトレジスタ6601の1段目の出力端子OUT(1)からL信号が順に出力するときは、スイッチ群6605が有するスイッチとしてPチャネル型のトランジスタを用いる。
また、図63の回路は、スイッチ群6605が有するスイッチのオン・オフの切り替わりのタイミングごとに、伝達信号1、伝達信号2、及び伝達信号3を、それぞれ変化させることで、負荷群6606が有する負荷には、それぞれ異なる電圧、若しくは電流を供給できる。
ここで、シフトレジスタ6601、スイッチ群6605が有する機能について説明する。
まず、シフトレジスタ6601は、スイッチ群6605が有するスイッチを同時にオンするかオフするかを選択するための信号を出力する機能を有する。また、シフトレジスタ6601は、第8の実施形態で示したものと同様である。
また、スイッチ群6605は、配線6602、配線6603、及び配線6604と負荷群6606とを、それぞれ接続するかしないかを選択する機能を有する。
このように、図63に示す回路は、シフトレジスタ6601の1つの出力信号によって、複数のスイッチのオン・オフを制御できる。また、すでに述べたように、第8の実施形態のシフトレジスタを用いることによって、全てのトランジスタをNチャネル型のみ、若しくはPチャネル型のみで構成することができる。
ここで、図62、及び図63とは別の、第8の実施形態に示したシフトレジスタを適用できる構成について、図64を参照して説明する。
図64に示す回路は、シフトレジスタ6701、及び複数のスイッチ群6705を有している。また、シフトレジスタ6701は、3つの出力端子OUTを有している。また、スイッチ群6705は、3つのスイッチを有している。また、負荷群6706は3つの負荷を有する。
また、図64には、1段目、2段目、3段目の、スイッチ群6705、負荷群6706を示す。
また、シフトレジスタ6701は、第8の実施形態で説明したものと同様である。
図64の回路に示すように、複数の配線6707が、スイッチ群6705が有する3つのスイッチを介して、負荷群6706が有する3つの負荷に、接続されている。また、スイッチ群6705が有する3つのスイッチは、シフトレジスタ6701によって、それぞれ制御されている。
また、配線6702には、シフトレジスタ6701の1段目の出力端子OUT(1)からの出力信号が供給されている。配線6703には、シフトレジスタ6701の2段目の出力端子OUT(2)からの出力信号が供給されている。配線6704には、シフトレジスタ6701の3段目の出力端子OUT(3)からの出力信号が供給されている。
また、1段目の配線6707(1)には伝達信号1が供給され、2段目の配線6707(2)には伝達信号2が供給され、3段目の配線6707(3)には伝達信号3が供給されている。また、伝達信号1、伝達信号2、及び伝達信号3は、電流でもよいし、電圧でもよい。
なお、図示はしないが、シフトレジスタ6701には複数の制御信号、及び各種電源電位が供給されている。
次に、図64に示す回路の動作について説明する。
シフトレジスタ6701は、1段目の出力端子OUT(1)からH信号、若しくはL信号を順に出力する。同時に、スイッチ群6705が有するスイッチが1つずつ順にオンする。したがって、1つの伝達信号は、順に負荷群6706が有する負荷に供給される。
なお、シフトレジスタ6701の1段目の出力端子OUT(1)からH信号が順に出力するときは、スイッチ群6705が有するスイッチとしてNチャネル型のトランジスタを用いる。また、シフトレジスタ6701の1段目の出力端子OUT(1)からL信号が順に出力するときは、スイッチ群6705が有するスイッチとしてPチャネル型のトランジスタを用いる。
また、図64の回路は、スイッチ群6705が有するスイッチのオン・オフの切り替わりのタイミングごとに、各伝達信号を、それぞれ変化させることで、負荷群6706が有する負荷に、それぞれ異なる電圧、若しくは電流を供給できる。
このように、図64に示す回路は、1つの伝達信号をそれぞれ複数の負荷に供給することによって、伝達信号を減らすことができる。図64では、各スイッチ群において3つのスイッチを用いているため、伝達信号の数を1/3にすることができる。
また、すでに述べたように、第8の実施形態のシフトレジスタを用いることによって、全てのトランジスタをNチャネル型のみ、若しくはPチャネル型のみで構成することができる。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第10の実施形態)
本実施形態では、第3の実施形態で説明したフリップフロップ回路のレイアウト図について、図65を参照して説明する。
図65は、図27に示したフリップフロップ回路のレイアウト図である。なお、図65のフリップフロップ回路のレイアウト図は、トランジスタの半導体層として、多結晶半導体(ポリシリコン)を用いた場合について示している。また、図65において、半導体層6801、ゲート電極層6802、及び配線層6803が形成されている場合について説明する。
図65のフリップフロップ回路のレイアウト図には、トランジスタ2701〜トランジスタ2708が配置されている。
なお、図65のフリップフロップ回路のレイアウト図において、トランジスタ2705がデュアルゲート構造になっていることを特徴とする。
また、各トランジスタと、配線2711a、配線2711bとの間に、配線2709が配置されていることを特徴とする。なぜなら、配線2711a、及び配線2711bに供給されている信号がノイズとなって、各トランジスタの動作に影響してしまう。したがって、各トランジスタと、配線2711a、配線2711bとの間に、配線2709が配置されていることによって、配線2709がこのノイズを抑制することができるからである。
次に、図66に示すフリップフロップ回路のレイアウト図は、非結晶半導体(アモルファスシリコン)を用いた場合について示している。
なお、各トランジスタと、配線2711a、配線2711bとの間に、配線2709が配置されていることを特徴とする。なぜなら、配線2711a、及び配線2711bに供給されている信号がノイズとなって、各トランジスタの動作に影響してしまう。したがって、各トランジスタと、配線2711a、配線2711bとの間に、配線2709が配置されていることによって、配線2709がこのノイズを抑制することができるからである。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第11の実施形態)
第11の実施形態では、複数の画素が形成されたパネルの例について図75を用いて説明する。図75(A)において、パネル191は、マトリクス状に配置された複数の画素590よりなる画素部591を有する。画素部591は、画素590毎に薄膜トランジスタ等のスイッチング素子を配置したアクティブマトリクス方式の構成とすることができる。画素590の表示媒体として、エレクトロルミネッセンス素子等の発光素子を設けても良いし、液晶素子を設けても良い。
なお、図75(B)に示すように、画素部591が形成された基板と同じ基板上に画素部591を駆動する駆動回路を設けても良い。図75(B)において図75(A)と同じ部分は同じ符号を用いて示し説明は省略する。図75(B)では、駆動回路としてソースドライバ593及びゲートドライバ594を示した。なおこれに限定されず、ソースドライバ593、ゲートドライバ594の他に更に駆動回路を設けても良い。駆動回路は、別基板上に形成され画素部591が形成された基板上に実装されていても良い。例えば、画素部591はガラス基板上に薄膜トランジスタを用いて形成し、駆動回路は単結晶基板を用いてそのICチップをCOG(Chip On Glass)によって当該ガラス基板上に接続してもよい。あるいは、そのICチップをTAB(Tape Automated Bonding)によって当該ガラス基板上に接続してもよいし、プリント基板を用いて当該ガラス基板と接続してもよい。
また、駆動回路は、画素部591が形成された基板と同一基板上に画素590の有する薄膜トランジスタと同じ工程で形成された薄膜トランジスタを用いて形成されていても良い。薄膜トランジスタのチャネル形成領域は、多結晶半導体で形成されていてもよいし非晶質半導体で形成されていても良い。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第12の実施形態)
図76(A)に、図75(A)や図75(B)で示した画素部591の構成例(以下、第1の画素構成という)を示す。画素部591は、複数のソース信号線S1乃至Sp(pは自然数)と、複数のソース信号線S1乃至Spと交差するように設けられた複数の走査線G1乃至Gq(qは自然数)と、ソース信号線S1乃至Spと走査線G1乃至Gqの交差部毎に設けられた画素690とを有する。
図76(A)の画素690の構成を図76(B)に示す。図76(B)では、複数のソース信号線S1乃至Spのうちの1本Sx(xはp以下の自然数)と、複数の走査線G1乃至Gqのうちの1本Gy(yはq以下の自然数)との交差部に形成された画素690を示す。画素690は、第1のトランジスタ691と、第2のトランジスタ692と、容量素子693と、発光素子694とを有する。なお、本実施形態では、発光素子694として一対の電極を有し、当該一対の電極間に電流が流れることによって発光する素子を用いた例を示す。また、容量素子693として、第2のトランジスタ692の寄生容量等を積極的に利用してもよい。第1のトランジスタ691及び第2のトランジスタ692は、nチャネル型のトランジスタであってもpチャネル型のトランジスタであっても良い。画素690を構成するトランジスタとして、薄膜トランジスタを用いることができる。
第1のトランジスタ691のゲートは走査線Gyに接続され、第1のトランジスタ691のソース及びドレインの一方はソース信号線Sxに接続され、他方は第2のトランジスタ692のゲート及び容量素子693の一方の電極に接続される。容量素子693の他方の電極は、電位V3が与えられる端子695に接続される。第2のトランジスタ692のソース及びドレインの一方は発光素子694の一方の電極に接続され、他方は電位V2が与えられる端子696に接続される。発光素子694の他方の電極は、電位V1が与えられる端子697に接続される。
図76(A)及び図76(B)に示した画素部591の表示方法について説明する。
複数の走査線G1乃至Gqのうち1本を選択し、当該走査線が選択されている間に複数のソース信号線S1乃至Sp全てに画像信号を入力する。こうして、画素部591の1行の画素に画像信号を入力する。複数の走査線G1乃至Gqを順に選択し同様の動作を行って、画素部591の全ての画素690に画像信号を入力する。
複数の走査線G1乃至Gqのうちの1本Gyが選択され、複数のソース信号線S1乃至Spのうちの1本Sxから画像信号が入力された画素690の動作について説明する。走査線Gyが選択されると、第1のトランジスタ691がオン状態となる。トランジスタのオン状態とはソースとドレインが導通状態であることを言い、トランジスタのオフ状態とはソースとドレインが非導通状態であることを言うものとする。第1のトランジスタ691がオン状態となると、ソース信号線Sxに入力された画像信号は、第1のトランジスタ691を介して第2のトランジスタ692のゲートに入力される。第2のトランジスタ692は入力された画像信号に応じてオン状態またはオフ状態を選択される。第2のトランジスタ692のオン状態が選択されると、第2のトランジスタ692のドレイン電流が発光素子694に流れ、発光素子694は発光する。
電位V2と電位V3とは、第2のトランジスタ692がオン状態となった際に電位差が常に一定となるように保たれる。電位V2と電位V3とを同じ電位としてもよい。電位V2と電位V3とを同じ電位とする場合は、端子695と端子696とを同じ配線に接続しても良い。電位V1と電位V2とは、発光素子694の発光を選択された際に所定の電位差を有するように設定される。こうして、発光素子694に電流を流し、発光素子694を発光させる。
なお、配線や電極は、アルミニウム(Al)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、ネオジウム(Nd)、クロム(Cr)、ニッケル(Ni)、白金(Pt)、金(Au)、銀(Ag)、銅(Cu)、マグネシウム(Mg)、スカンジウム (Sc)、コバルト(Co)、亜鉛(Zn)、ニオブ(Nb)、シリコン(Si)、リン(P)、ボロン(B)、ヒ素(As)、ガリウム(Ga)、インジウム(In)、錫(Sn)、酸素(O)で構成された群から選ばれた一つ又は複数の元素、もしくは、群から選ばれた一つ又は複数の元素を成分とする化合物や合金材料(例えば、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を添加したインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、アルミネオジウム(Al−Nd)、マグネシウム銀(Mg−Ag)など)、もしくは、これらの化合物を組み合わせた物質などを有して形成される。もしくは、それらとシリコンの化合物(シリサイド)(例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど)や、それらと窒素の化合物(例えば、窒化チタン、窒化タンタル、窒化モリブデン等)を有して形成される。なお、シリコン(Si)には、n型不純物(リンなど)やp型不純物(ボロンなど)を多く含んでいてもよい。これらの不純物を含むことにより、導電率が向上する、又は通常の導体と同様な振る舞いをするので、配線や電極として利用しやすくなったりする。なお、シリコンは、単結晶でもよいし、多結晶(ポリシリコン)でもよいし、非晶質(アモルファスシリコン)でもよい。単結晶シリコンや多結晶シリコンを用いることにより、抵抗を小さくすることが出来る。非晶質シリコンを用いることにより、簡単な製造工程で作ることが出来る。なお、アルミニウムや銀は、導電率が高いため、信号遅延を低減することができ、エッチングしやすいので、パターニングしやすく、微細加工を行うことが出来る。なお、銅は、導電率が高いため、信号遅延を低減することが出来る。なお、モリブデンは、ITOやIZOなどの酸化物半導体や、シリコンと接触しても、材料が不良を起こすなどの問題が生じることなく製造できたり、パターニングやエッチングがしやすかったり、耐熱性が高いため、望ましい。なお、チタンは、ITOやIZOなどの酸化物半導体や、シリコンと接触しても、材料が不良を起こすなどの問題が生じることなく製造でき、また、耐熱性が高いため、望ましい。なお、タングステンは、耐熱性が高いため、望ましい。なお、ネオジウムは、耐熱性が高いため、望ましい。特に、ネオジウムとアルミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこしにくくなるため、望ましい。なお、シリコンは、トランジスタが有する半導体層と同時に形成でき、また、耐熱性が高いため、望ましい。なお、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を添加したインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、シリコン(Si)は、透光性を有しているため、光を透過させるような部分に用いることができるため、望ましい。たとえば、画素電極や共通電極として用いることができる。
なお、配線や電極は単層で形成していてもよいし、多層構造になっていてもよい。単層構造で形成することにより、製造工程を簡略化することができ、工程日数を少なくでき、コストを低減することが出来る。また、多層構造にすることにより、それぞれの材料のメリットを生かし、デメリットを低減させ、性能の良い配線や電極を形成することが出来る。たとえば、抵抗の低い材料(アルミニウムなど)を多層構造の中に含むようにすることにより、配線の低抵抗化を図ることができる。また、耐熱性が高い材料を含むようにすれば、例えば、耐熱性が弱いが、別のメリットを有する材料を、耐熱性が高い材料で挟むような積層構造にすることにより、配線や電極全体として、耐熱性を高くすることが出来る。例えば、アルミニウムを含む層を、モリブデンやチタンを含む層で挟んだような形にした積層構造にすると望ましい。また、別の材料の配線や電極などと直接接するような部分がある場合、お互いに悪影響を及ぼすことがある。例えば、一方の材料が他方の材料の中に入っていって、性質を変えてしまい、本来の目的を果たせなくなったり、製造するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場合、ある層を別の層で挟んだり、覆ったりすることにより、問題を解決することが出来る。例えば、インジウム錫酸化物(ITO)と、アルミニウムを接触させたい場合は、間に、チタンやモリブデンを挟むことが望ましい。また、シリコンとアルミニウムを接触させたい場合は、間に、チタンやモリブデンを挟むことが望ましい。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第13の実施形態)
図77(A)に、図75(A)や図75(B)で示した画素部591の構成例を示す。図77(A)では、第12の実施形態で示した第1の画素構成とは異なる例(以下、第2の画素構成という)を示す。画素部591は、複数のソース信号線S1乃至Sp(pは自然数)と、複数のソース信号線S1乃至Spと交差するように設けられた複数の走査線G1乃至Gq(qは自然数)及び複数の走査線R1乃至Rqと、ソース信号線S1乃至Spと走査線G1乃至Gq及び走査線R1乃至Rqの交差部毎に設けられた画素790とを有する。
図77(A)の画素790の構成を図77(B)に示す。図77(B)では、複数のソース信号線S1乃至Spのうちの1本Sx(xはp以下の自然数)と、複数の走査線G1乃至Gqのうちの1本Gy(yはq以下の自然数)及び複数の走査線R1乃至Rqのうちの1本Ryとの交差部に形成された画素790を示す。なお、図77(B)に示す構成の画素において、図76(B)と同じ部分は同じ符号を用いて示し、説明は省略する。図77(B)では、図76(B)で示した画素690において、第3のトランジスタ791とを有する点で異なる。第3のトランジスタ791は、nチャネル型のトランジスタであってもpチャネル型のトランジスタであっても良い。画素790を構成するトランジスタとして、薄膜トランジスタを用いることができる。
第3のトランジスタ791のゲートは走査線Ryに接続され、第3のトランジスタ791のソース及びドレインの一方は第2のトランジスタ692のゲート及び容量素子693の一方の電極に接続され、他方は電位V4が与えられる端子792に接続される。
図77(A)及び図77(B)に示した画素部591の表示方法について説明する。
発光素子694を発光させる方法は、第12の実施形態で説明した方法と同じである。図77(A)及び図77(B)で示す構成の画素では、走査線Ry及び第3のトランジスタ791を有することによって、ソース信号線Sxから入力される画像信号に関わらず、画素790の発光素子694を非発光とすることができる点に特徴がある。走査線Ryに入力される信号によって、画素790の発光素子694が発光する時間を設定することができる。こうして、全ての走査線G1乃至Gqが順に選択される期間よりも短い発光期間を設定することができる。こうして、時分割階調方式で表示を行う場合に、短いサブフレーム期間を設定することができるので、高階調を表現することができる。
電位V4は、第3のトランジスタ791がオン状態となった際に第2のトランジスタ692がオフ状態となるように設定すれば良い。例えば、第3のトランジスタ791がオン状態となった際に、電位V3と同じ電位になるように電位V4を設定することができる。電位V3と電位V4とを同じ電位とすることによって、容量素子693に保持された電荷を放電し、第2のトランジスタ692のソースとゲート間の電圧をゼロとして第2のトランジスタ692をオフ状態とすることができる。なお、電位V3と電位V4とを同じ電位とする場合は、端子695と端子792とを同じ配線に接続しても良い。
なお、第3のトランジスタ791は、図77(B)に示した配置に限定されない。例えば、第2のトランジスタ692と直列に第3のトランジスタ791を配置してもよい。この構成では、走査線Ryに入力される信号により、第3のトランジスタ791をオフ状態にすることによって、発光素子694に流れる電流を遮断し、発光素子694を非発光とすることができる。
図77(B)で示した第3のトランジスタ791の代わりにダイオードを用いることもできる。第3のトランジスタ791の代わりにダイオードを用いた画素の構成を図77(C)に示す。なお、図77(C)において図77(B)と同じ部分は同じ符号を用いて示し説明は省略する。ダイオード781の一方の電極は走査線Ryに接続され、他方の電極は第2のトランジスタ692のゲート及び容量素子693の一方の電極に接続されている。
ダイオード781は一方の電極から他方の電極に電流を流す。第2のトランジスタ692をpチャネル型のトランジスタとする。ダイオード781の一方の電極の電位を上昇させることによって、第2のトランジスタ692のゲートの電位を上昇させ、第2のトランジスタ692をオフ状態とすることができる。
図77(C)では、ダイオード781は、走査線Ryに接続された一方の電極から第2のトランジスタ692のゲートに接続された他方の電極に電流を流すとし、第2のトランジスタ692をpチャネル型のトランジスタとした構成を示したがこれに限定されない。ダイオード781は、第2のトランジスタ692のゲートに接続された他方の電極から走査線Ryに接続された一方の電極に電流を流すとし、第2のトランジスタ692をnチャネル型のトランジスタとした構成としてもよい。第2のトランジスタ692がnチャネル型のトランジスタのときは、ダイオード781の一方の電極の電位を下降させることによって、第2のトランジスタ692のゲートの電位を下降させ、第2のトランジスタ692をオフ状態とすることができる。
ダイオード781としては、ダイオード接続されたトランジスタを用いてもよい。ダイオード接続されたトランジスタとは、ドレインとゲートが接続されたトランジスタを示すものとする。ダイオード接続されたトランジスタとしては、pチャネル型のトランジスタを用いても良いしnチャネル型のトランジスタを用いても良い。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第14の実施形態)
図78(A)に、図75(A)や図75(B)で示した画素部591の構成例(以下、第3の画素構成という)を示す。画素部591は、複数のソース信号線S1乃至Sp(pは自然数)と、複数のソース信号線S1乃至Spと交差するように設けられた複数の走査線G1乃至Gq(qは自然数)と、ソース信号線S1乃至Spと走査線G1乃至Gqの交差部毎に設けられた画素690とを有する。
図78(A)の画素690の構成を図78(B)に示す。図78(B)では、複数のソース信号線S1乃至Spのうちの1本Sx(xはp以下の自然数)と、複数の走査線G1乃至Gqのうちの1本Gy(yはq以下の自然数)との交差部に形成された画素690を示す。また、各行に対応して容量線C0が設けられている。画素690は、トランジスタ4691と、液晶素子4692と、容量素子4693とを有する。トランジスタ4691は、nチャネル型のトランジスタであってもpチャネル型のトランジスタであっても良い。画素690を構成するトランジスタとして、薄膜トランジスタを用いることができる。
トランジスタ4691のゲートは走査線Gyに接続され、トランジスタ4691のソース及びドレインの一方はソース信号線Sxに接続され、他方は液晶素子4692の一方の電極及び容量素子4693の一方の電極に接続される。液晶素子4692の他方の電極は、電位V0が与えられる端子4694に接続される。容量素子4693の他方の電極は、容量線C0に接続される。容量線C0には、端子4694に与えられる電位V0と同じ電位が与えられる。
図78(A)及び図78(B)に示した画素部591の表示方法について説明する。
複数の走査線G1乃至Gqのうち1本を選択し、当該走査線が選択されている間に複数のソース信号線S1乃至Sp全てに画像信号を入力する。こうして、画素部591の1行の画素に画像信号を入力する。複数の走査線G1乃至Gqを順に選択し同様の動作を行って、画素部591の全ての画素690に画像信号を入力する。
複数の走査線G1乃至Gqのうちの1本Gyが選択され、複数のソース信号線S1乃至Spのうちの1本Sxから画像信号が入力された画素690の動作について説明する。走査線Gyが選択されると、トランジスタ4691がオン状態となる。トランジスタのオン状態とはソースとドレインが導通状態であることを言い、トランジスタのオフ状態とはソースとドレインが非導通状態であることを言うものとする。トランジスタ4691がオン状態となると、ソース信号線Sxに入力された画像信号は、トランジスタ4691を介して液晶素子4692の一方の電極及び容量素子4693の一方の電極に入力される。こうして、液晶素子4692の一対の電極間に電圧(入力された画像信号の電位と端子4694の電位V0の電位差に相当)が印加され、液晶素子4692の透過率が変化する。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第15の実施形態)
本実施形態では、画素を実際に作製した例について説明する。図67(A)及び図67(B)は、第12の実施形態乃至第13の実施形態で説明したパネルの画素の断面図である。画素に配置されるスイッチング素子としてTFTを用い、画素に配置される表示媒体として発光素子を用いた例を示す。
図67(A)及び図67(B)において、1000は基板、1001は下地膜、1002は半導体層、1102は半導体層、1003は第1の絶縁膜、1004はゲート電極、1104は電極、1005は第2の絶縁膜、1006は電極、1007は第1の電極、1008は第3の絶縁膜、1009は発光層、1010は第2の電極である。1100はTFT、1011は発光素子、1101は容量素子である。図67では、画素を構成する素子として、TFT1100と、容量素子1101とを代表で示した。図67(A)の構成について説明する。
基板1000としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板1000の表面を、CMP法などの研磨により平坦化しておいても良い。
下地膜1001としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地膜1001によって、基板1000に含まれるNaなどのアルカリ金属やアルカリ土類金属が半導体層1002に拡散しTFT1100の特性に悪影響をおよぼすのを防ぐことができる。図67では、下地膜1001を単層の構造としているが、2層あるいはそれ以上の複数層で形成してもよい。なお、石英基板など不純物の拡散がさして問題とならない場合は、下地膜1001を必ずしも設ける必要はない。
半導体層1002及び半導体層1102としては、所定の形状に加工された結晶性半導体膜や非晶質半導体膜を用いることができる。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層1002は、チャネル形成領域と、導電型を付与する不純物元素が添加された一対の不純物領域とを有する。なお、チャネル形成領域と一対の不純物領域との間に、不純物元素が低濃度で添加された不純物領域(LDD領域)を有していてもよい。半導体層1102には、全体に導電型を付与する不純物元素が添加された構成とすることができる。
第1の絶縁膜1003としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。
なお、第1の絶縁膜1003として水素を含む膜を用い、半導体層1002を水素化してもよい。
ゲート電極1004及び電極1104としては、Ta、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた一種の元素または該元素を複数含む合金若しくは化合物を用いることができる。更に、これらの単層または積層構造を用いることができる。
TFT1100は、半導体層1002と、ゲート電極1004と、半導体層1002とゲート電極1004との間の第1の絶縁膜1003とによって構成される。図67では、画素を構成するTFTとして、発光素子1011の第1の電極1007に接続されたTFT1100のみを示したが、複数のTFTを有する構成としてもよい。また、本実施形態では、TFT1100をトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。
容量素子1101は、第1の絶縁膜1003を誘電体とし、第1の絶縁膜1003を挟んで対向する半導体層1102と電極1104とを一対の電極として構成される。なお、図67では、画素の有する容量素子として、一対の電極の一方をTFT1100の半導体層1002と同時に形成される半導体層1102とし、他方の電極をTFT1100のゲート電極1004と同時に形成される電極1104とした例を示したが、この構成に限定されない。
第2の絶縁膜1005としては、無機絶縁膜や有機絶縁膜の単層または積層を用いることができる。無機絶縁膜としては、CVD法により形成された酸化シリコン膜や、SOG(Spin On Glass)法により形成された酸化シリコン膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
また、第2の絶縁膜1005として、シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料を用いることができる。この材料の置換基として、少なくとも水素を含む有機基(例えばアルキル基、アリール基)が用いられる。置換基としてフルオロ基を用いてもよい。または置換基として少なくとも水素を含む有機基とフルオロ基とを用いてもよい。
なお、第2の絶縁膜1005の表面を高密度プラズマによって処理し、窒化させてもよい。高密度プラズマは、高い周波数のマイクロ波、例えば2.45GHzを使うことによって生成される。なお、高密度プラズマとしては電子密度が1011cm−3以上かつ電子温度が0.2eV以上2.0eV以下(より好ましくは0.5eV以上1.5eV以下)であるものを用いる。このように低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく欠陥が少ない膜を形成することができる。高密度プラズマ処理の際、基板1000は350℃から450℃の温度とする。また、高密度プラズマを発生させる装置において、マイクロ波を発生するアンテナから基板1000までの距離を20mm以上80mm以下(好ましくは20mm以上60mm以下)とする。
窒素(N2)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下、または窒素と水素(H2)と希ガス雰囲気下、またはNH3と希ガス雰囲気下において、上記高密度プラズマ処理を行い第2の絶縁膜1005表面を窒化する。高密度プラズマによる窒化処理により形成された第2の絶縁膜1005表面にはHや、He、Ne、Ar、Kr、Xeの元素が混入している。例えば、第2の絶縁膜1005として酸化シリコン膜や酸化窒化シリコン膜を用い、当該膜の表面を高密度プラズマで処理することによって窒化シリコン膜を形成する。こうして形成した窒化シリコン膜に含まれる水素を用いて、TFT1100の半導体層1002の水素化を行ってもよい。なお当該水素化処理は、前述した第1の絶縁膜1003中の水素を用いた水素化処理と組み合わせてもよい。
なお、上記高密度プラズマ処理によって形成された窒化膜の上に更に絶縁膜を形成して、第2の絶縁膜1005としてもよい。
電極1006としては、Al、W、Mo、Ti、Pt、Cu、Ta、Au、Mnから選ばれた一種の元素、またはAl、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、Mnから選ばれた一種の元素を複数含む合金を用いることができる。更に、これらの単層または積層構造を用いることができる。
第1の電極1007及び第2の電極1010の一方もしくは両方を透明電極とすることができる。透明電極としては、酸化タングステンを含むインジウム酸化物(IWO)、酸化タングステンと酸化亜鉛を含む酸化インジウム(IWZO)、酸化チタンを含むインジウム酸化物(ITiO)、酸化チタンを含むインジウム錫酸化物(ITTiO)などを用いることができる。勿論、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(ITSO)なども用いることができる。
また、発光素子は、直流電圧を印加することによって発光する発光素子(以下、直流駆動発光素子という)と、交流電圧を印加することによって発光する発光素子(以下、交流駆動発光素子という)に分けられる。
直流駆動発光素子では、発光層は、正孔注入輸送層、発光層、電子注入輸送層など、機能の異なる複数の層を用いて構成することが好ましい。
正孔注入輸送層は、ホール輸送性の有機化合物材料と、その有機化合物材料に対して電子受容性を示す無機化合物材料とを含む複合材料で形成することが好ましい。このような構成とすることで、本来内在的なキャリアをほとんど有さない有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性・輸送性が得られる。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく正孔注入輸送層を厚くすることができるため、ゴミ等に起因する発光素子の短絡も抑制することができる。
ホール輸送性の有機化合物材料としては、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、N,N’−ジフェニル−N,N’−ビス(3−メチルフェニル)−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)などが挙げられるが、これらに限定されることはない。
電子受容性を示す無機化合物材料としては、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。
電子注入輸送層は、電子輸送性の有機化合物材料を用いて形成する。具体的には、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)などが挙げられるが、これらに限定されることはない。
直流駆動発光素子では、発光層は、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、クマリン30、クマリン6、クマリン545、クマリン545T、ペリレン、ルブレン、ペリフランテン、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)、9,10−ジフェニルアントラセン(略称:DPA)、5,12−ジフェニルテトラセン、4−(ジシアノメチレン)−2−メチル−[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:DCM1)、4−(ジシアノメチレン)−2−メチル−6−[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCM2)、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:BisDCM)等が挙げられる。また、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C2’]イリジウム(ピコリナート)(略称:FIrpic)、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピリジナト−N,C2’}イリジウム(ピコリナート)(略称:Ir(CF3ppy)2(pic))、トリス(2−フェニルピリジナト−N,C2’)イリジウム(略称:Ir(ppy)3)、ビス(2−フェニルピリジナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(ppy)2(acac))、ビス[2−(2’−チエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(thp)2(acac))、ビス(2−フェニルキノリナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(pq)2(acac))、ビス[2−(2’−ベンゾチエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(btp)2(acac))などの燐光を放出できる化合物を用いることもできる。
その他に、発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
第1の電極1007及び第2の電極1010の他方は、透光性を有さない材料で形成されていてもよい。例えば、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、窒化カルシウム)の他、YbやEr等の希土類金属を用いることができる。
第3の絶縁膜1008としては、第2の絶縁膜1005と同様の材料を用いて形成することができる。第3の絶縁膜1008は、第1の電極1007の端部を覆うように第1の電極1007の周辺に形成され、隣り合う画素において発光層1009を分離する機能を有する。
発光層1009は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、低分子系のいずれの材料も用いることが可能である。
発光素子1011は、発光層1009と、発光層1009を介して重なる第1の電極1007及び第2の電極1010とによって構成される。第1の電極1007及び第2の電極1010の一方が陽極に相当し、他方が陰極に相当する。発光素子1011は、陽極と陰極の間にしきい値電圧より大きい電圧が順バイアスで印加されると、陽極から陰極に電流が流れて発光する。
一方、交流駆動発光素子は、一対の電極間に2つの絶縁膜で挟まれた発光層を有する絶縁二重構造を有しており、一対の電極の間に交流電圧を印加することにより発光が得られる。交流駆動発光素子において、発光層は、ZnS、SrS、BaAl2S4などを用いることができる。発光層を挟む絶縁膜は、Ta2O5、SiO2、Y2O3、BaTiO3、SrTiO3、窒化珪素などを用いることができる。
図67(B)の構成について説明する。なお、図67(A)と同じ部分は同じ符号を用いて示し、説明は省略する。
図67(B)は、図67(A)において、第2の絶縁膜1005と第3の絶縁膜1008の間に絶縁膜1108を有する構成である。電極1006と第1の電極1007とは、絶縁膜1108に設けられたコンタクトホールにおいて、電極1106によって接続されている。
なお、電極1106は、必ずしも必要ではない。つまり、第1の電極1007は、電極1106を介さずに電極1006に直接接続されていてもよい。こうして、電極1106を形成するための工程を省くことができ、コストを低減することができる。
また、電極1106を介さず第1の電極1007を電極1006に直接接続する場合、第1の電極1007の材料や作製方法によっては、第1の電極1007の被覆性が悪化し断線することがある。このような場合は、図67(B)のように、絶縁膜1108に設けられたコンタクトホールにおいて、電極1106によって電極1006と第1の電極1007とを接続したほうが有利である。
絶縁膜1108は、第2の絶縁膜1005と同様の構成とすることができる。電極1106は、電極1006と同様の構成とすることができる。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第16の実施形態)
本実施形態では、画素を実際に作製した例について説明する。図68は、第11の実施形態乃至第14の実施形態で説明したパネルの画素の断面図である。画素に配置されるスイッチング素子としてTFTを用い、画素に配置される表示媒体として発光素子を用いた例を示す。なお、第15の実施形態に示した図67と同じ部分は同じ符号を用いて示し、説明は省略する。
図68で示した画素は、第15の実施形態において図67(A)で示した構成において、TFT1100と容量素子1101の構成が異なる。TFT1100としてボトムゲート型のTFTを用いた例である。TFT1100は、ゲート電極2803と、チャネル形成領域2806、LDD領域2807及び不純物領域2808を有する半導体層と、ゲート電極2803と、当該半導体層との間の第1の絶縁膜2805とによって構成される。第1の絶縁膜2805はTFT1100のゲート絶縁膜として機能する。不純物領域2808はTFT1100のソース領域及びドレイン領域となる。
容量素子1101は、第1の絶縁膜2805を誘電体とし、第1の絶縁膜2805を挟んで対向する半導体層と電極2804とを一対の電極として構成される。当該半導体層は、チャネル形成領域2809、LDD領域2810及び不純物領域2811を有する。なお、図68では、画素の有する容量素子として、一対の電極の一方をTFT1100の活性層となる半導体層と同時に形成される半導体層とし、他方の電極をTFT1100のゲート電極2803と同時に形成される電極2804とした例を示したが、この構成に限定されない。
チャネル形成領域2806、LDD領域2807及び不純物領域2808を有する半導体層や、チャネル形成領域2809、LDD領域2810及び不純物領域2811を有する半導体層としては、図67における半導体層1002や半導体層1102と同様の材料を用いることができる。第1の絶縁膜2805としては、図67における第1の絶縁膜1003と同様の材料を用いることができる。ゲート電極2803や電極2804としては、図67におけるゲート電極1004と同様の材料を用いることができる。
チャネル形成領域2806及びチャネル形成領域2809は導電型を付与する不純物元素が添加されていてもよい。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第17の実施形態)
本実施形態では、画素を実際に作製した例について説明する。図69は、第13の実施形態及び第14の実施形態で説明したパネルの画素の断面図である。画素に配置されるスイッチング素子としてTFTを用い、画素に配置される表示媒体として発光素子を用いた例を示す。なお、第15の実施形態に示した図67と同じ部分は同じ符号を用いて示し、説明は省略する。
図69(A)及び図69(B)で示した画素は、第15の実施形態において図67(A)で示した構成において、TFT1100と容量素子1101の構成が異なる。図69(A)は、TFT1100としてボトムゲート型でチャネルエッチ構造のTFTを用いた例である。図69(B)は、TFT1100としてボトムゲート型でチャネル保護構造のTFTを用いた例である。図69(B)に示したチャネル保護構造のTFT1100は、図69(A)に示したチャネルエッチ構造のTFT1100において半導体層2906のチャネルが形成される領域上にエッチングのマスクとなる絶縁物3001が設けられている点が異なる。
図69(A)及び図69(B)において、TFT1100は、ゲート電極2993と、ゲート電極2993上の第1の絶縁膜2905と、第1の絶縁膜2905上の半導体層2906と、半導体層2906上のN型半導体層2908及びN型半導体層2909とによって構成される。第1の絶縁膜2905はTFT1100のゲート絶縁膜として機能する。N型半導体層2908及びN型半導体層2909がTFT1100のソース及びドレインとなる。N型半導体層2908及びN型半導体層2909の上にはそれぞれ電極2911、電極2912が形成される。電極2911の一方の端部は半導体層2906が無い領域まで延びて存在し、半導体層2906が無い領域において電極2911の上部に接して電極1006が形成されている。
容量素子1101は、第1の絶縁膜2905を誘電体とし、電極2904を一方の電極とし、第1の絶縁膜2905を挟んで電極2904と対向する半導体層2907、半導体層2907上のN型半導体層2910、及びN型半導体層2910上の電極2913とを他方の電極として構成される。電極2904はゲート電極2993と同時に形成することができる。半導体層2907は半導体層2906と同時に形成することができる。N型半導体層2910はN型半導体層2908及びN型半導体層2909と同時に形成することができる。電極2913は電極2911及び電極2912と同時に形成することができる。
ゲート電極2993や電極2904としては、図67におけるゲート電極1004と同様の材料を用いることができる。半導体層2906や半導体層2907としては、非晶質半導体膜を用いることができる。第1の絶縁膜2905としては、図67における第1の絶縁膜1003と同様の材料を用いることができる。電極2911、電極2912及び電極2913としては、電極1006と同様の材料を用いることができる。N型半導体層2910、N型半導体層2908及びN型半導体層2909としては、N型の不純物元素を含む半導体膜を用いることができる。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第18の実施形態)
本実施形態では、画素を実際に作製した例について説明する。図70は、第14の実施形態で説明したパネルの画素の断面図である。画素に配置されるスイッチング素子としてTFTを用い、画素に配置される表示媒体として液晶素子を用いた例を示す。
図70(A)、図70(B)及び図70(C)で示した画素は、第15の実施形態において図67(A)及び図67(B)で示した構成、第16の実施形態において図68で示した構成において、発光素子1011の代わりに液晶素子を設けた例である。図67、図68と同じ部分は同じ符号を用いて示し、説明は省略する。
液晶素子は、第1の電極4000と、第1の電極4000上に形成された配向膜4001と、液晶層4002と、配向膜4003と、第2の電極4004とによって構成される。第1の電極4000と第2の電極4004の間に電圧が印加されることによって、液晶の配向状態が変化し、液晶素子の透過率が変化する。第2の電極4004及び配向膜4003は、対向基板4005に形成されている。
第1の電極4000及び第2の電極4004の一方もしくは両方を透明電極とすることができる。透明電極としては、酸化タングステンを含むインジウム酸化物(IWO)、酸化タングステンと酸化亜鉛を含む酸化インジウム(IWZO)、酸化チタンを含むインジウム酸化物(ITiO)、酸化チタンを含むインジウム錫酸化物(ITTiO)などを用いることができる。勿論、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(ITSO)なども用いることができる。第1の電極4000及び第2の電極4004の他方は、透光性を有さない材料で形成されていてもよい。例えば、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、窒化カルシウム)の他、YbやEr等の希土類金属を用いることができる。
液晶層4002としては公知の液晶を自由に用いることができる。例えば、液晶層4002として強誘電性の液晶を用いてもよいし反強誘電性の液晶を用いてもよい。また、液晶の駆動方式は、TN(Twisted Nematic)モード、MVA(Multi−domain Vertical Alignment)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Bend)モード等を自由に用いることができる。
本実施形態では、液晶層4002に電圧を印加する一対の電極(第1の電極4000及び第2の電極4004)を異なる基板上に形成した例を示したがこれに限定されない。第2の電極4004を基板1000上に設けてもよい。こうして、液晶の駆動方式として、IPS(In−Plane−Switching)モードを用いてもよい。また、液晶層4002の材料によっては、配向膜4001及び配向膜4003の一方または両方が無くともよい。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第19の実施形態)
本実施形態では、画素を実際に作製した例について説明する。図71は、第14の実施形態で説明したパネルの画素の断面図である。画素に配置されるスイッチング素子としてTFTを用い、画素に配置される表示媒体として液晶素子を用いた例を示す。
図71(A)及び図71(B)で示した画素は、第17の実施形態において図69(A)及び図69(B)で示した構成において、発光素子1011の代わりに液晶素子を設けた例である。図69と同じ部分は同じ符号を用いて示し、説明は省略する。また、液晶素子の構成等については、第18の実施形態において図70で示した構成と同様であるので説明は省略する。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第20の実施形態)
本実施形態では、画素の形成された基板の封止を行った構成について、図72を用いて説明する。図72(A)は、画素の形成された基板を封止することによって形成されたパネルの上面図であり、図72(B)、図72(C)はそれぞれ図72(A)のA−A’における断面図である。図72(B)と図72(C)とは、異なる方法で封止を行った例である。
図72(A)乃至図72(C)において、基板1401上には、複数の画素を有する画素部1402が配置され、画素部1402を囲むようにしてシール材1406が設けられシーリング材1407が基板1401に貼り付けられている。画素の構造については、上述の第16の実施形態、第17の実施形態、第18の実施形態で示した構成を用いることができる。
図72(B)の表示パネルでは、図72(A)のシーリング材1407は、対向基板1421に相当する。シール材1406を接着層として用いて透明な対向基板1421が基板1401に貼り付けられ、基板1401、対向基板1421及びシール材1406によって密閉空間1422が形成される。対向基板1421には、カラーフィルタ1420と該カラーフィルタを保護する保護膜1423が設けられる。画素部1402に配置された発光素子から発せられる光は、該カラーフィルタ1420を介して外部に放出される。密閉空間1422は、不活性な樹脂もしくは液体などで充填される。なお、密閉空間1422に充填する樹脂として、吸湿材を分散させた透光性を有する樹脂を用いても良い。また、シール材1406と密閉空間1422に充填される材料とを同一の材料として、対向基板1421の接着と画素部1402の封止とを同時に行っても良い。
図72(C)に示した表示パネルでは、図72(A)のシーリング材1407は、シーリング材1424に相当する。シール材1406を接着層として用いてシーリング材1424が基板1401に貼り付けられ、基板1401、シール材1406及びシーリング材1424によって密閉空間1408が形成される。シーリング材1424には予め凹部の中に吸湿剤1409が設けられ、上記密閉空間1408の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、発光素子の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材1410で覆われている。カバー材1410は空気や水分は通すが、吸湿剤1409は通さない。なお、密閉空間1408は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
基板1401上には、画素部1402等に信号を伝達するための入力端子部1411が設けられ、該入力端子部1411へはFPC(フレキシブルプリントサーキット)1412を介して映像信号等の信号が伝達される。入力端子部1411では、基板1401上に形成された配線とFPC(フレキシブルプリントサーキット)1412に設けられた配線とを、導電体を分散させた樹脂(異方性導電樹脂:ACF)を用いて電気的に接続してある。
画素部1402が形成された基板1401上に、画素部1402に信号を入力する駆動回路が一体形成されていても良い。画素部1402に信号を入力する駆動回路をICチップで形成し、基板1401上にCOG(Chip On Glass)で接続しても良いし、ICチップをTAB(Tape Automated Bonding)やプリント基板を用いて基板1401上に配置しても良い。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第21の実施形態)
本発明は、パネルに、パネルに信号を入力する回路を実装した表示モジュールに適用することができる。
図73はパネル980と回路基板984を組み合わせた表示モジュールを示している。図73では、回路基板984上にコントローラ985や信号分割回路986などが形成されている例を示した。回路基板984上に形成される回路はこれに限定されない。パネルを制御する信号を生成する回路であればどのような回路が形成されていてもよい。
回路基板984上に形成されたこれらの回路から出力された信号は、接続配線987によってパネル980に入力される。
パネル980は、画素部981と、ソースドライバ982と、ゲートドライバ983とを有する。パネル980の構成は、第11の実施形態乃至第14の実施形態で示した構成と同様とすることができる。図73では、画素部981が形成された基板と同一基板上に、ソースドライバ982及びゲートドライバ983が形成されている例を示した。しかし、本発明の表示モジュールはこれに限定されない。画素部981が形成された基板と同一基板上にゲートドライバ983のみが形成され、ソースドライバ982は回路基板上に形成されていても良い。ソースドライバ982及びゲートドライバ983の両方が回路基板上に形成されていても良い。
このような表示モジュールを組み込んで、様々な電子機器の表示部を形成することができる。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第22の実施形態)
本発明は、様々な電子機器に適用することができる。電子機器としては、カメラ(ビデオカメラ、デジタルカメラ等)、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、ナビゲーションシステム、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)、記録媒体を備えた画像再生装置などが挙げられる。記録媒体を備えた画像再生装置としては、具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置などが挙げられる。電子機器の例を図74に示す。
図74(A)は、ノート型パーソナルコンピュータであり、本体911、筐体912、表示部913、キーボード914、外部接続ポート915、ポインティングデバイス916等を含む。本発明は、表示部913に適用される。本発明を用いることによって、表示部の消費電力を低減することができる。
図74(B)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体921、筐体922、第1の表示部923、第2の表示部924、記録媒体(DVD等)読み込み部925、操作キー926、スピーカー部927等を含む。第1の表示部923は主として画像情報を表示し、第2の表示部924は主として文字情報を表示する。本発明は、第1の表示部923、第2の表示部924に適用される。本発明を用いることによって、表示部の消費電力を低減することができる。
図74(C)は携帯電話であり、本体931、音声出力部932、音声入力部933、表示部934、操作スイッチ935、アンテナ936等を含む。本発明は、表示部934に適用される。本発明を用いることによって、表示部の消費電力を低減することができる。
図74(D)はカメラであり、本体941、表示部942、筐体943、外部接続ポート944、リモコン受信部945、受像部946、バッテリー947、音声入力部948、操作キー949等を含む。本発明は、表示部942に適用される。本発明を用いることによって、表示部の消費電力を低減することができる。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。
(第23の実施形態)
本実施形態については、本発明の画素構成を用いた表示装置を表示部に用いた表示パネルを用いた応用例について、応用形態を図示し説明する。本発明の画素構成を用いた表示装置を表示部に用いた表示パネルは、移動体や建造物等と一体に設けられた構成をとることもできる。
本発明の画素構成を用いた表示装置を表示部に有する表示パネルの例について、表示装置一体型の移動体をその一例として、図41に示す。図41(a)は、表示装置一体型の移動体の例として電車車両本体9701におけるドアのガラス戸のガラスに表示パネル9702を用いた例について示す。図41(a)に示す本発明の画素構成を用いた表示装置を表示部に有する表示パネル9702は、外部からの信号により表示部で表示される画像の切り替えが容易である。そのため、電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替え、より効果的な広告効果が期待できる。
なお、本発明の画素構成を用いた表示装置を表示部に有する表示パネルは、図41(a)で示した電車車両本体におけるドアのガラスにのみ適用可能であることに限定されることなく、その形状を異ならせることにより、ありとあらゆる場所に適用可能である。図41(b)にその一例について説明する。
図41(b)は、電車車両本体における車内の様子について図示したものである。図41(b)において、図41(a)で示したドアのガラス戸の表示パネル9702の他に、ガラス窓に設けられた表示パネル9703、及び天井より吊り下げられた表示パネル9704を示す。本発明の画素構成を具備する表示パネル9703は、自発光型の表示素子を具備するため、混雑時には広告用の画像を表示し、混雑時以外には表示を行わないことで、電車からの外観をも見ることもできる。また、本発明の画素構成を具備する表示パネル9704はフィルム状の基板に自発光型の表示素子及び有機トランジスタなどのスイッチング素子を設け、該自発光型の表示素子を駆動することで、表示パネル自体を湾曲させて表示を行うことも可能である。
また、本発明の画素構成を用いた表示装置を表示部に有する表示パネルを用いた表示装置一体型の移動体の応用例について、別の応用形態を図42にて説明する。
本発明の画素構成を用いた表示装置を表示部に有する表示パネルの例について、表示装置一体型の移動体をその一例として、図42に示す。図42は、表示装置一体型の移動体の例として自動車の車体9902に一体に取り付けられた表示パネル9901の例について示す。図42に示す本発明の画素構成を用いた表示装置を表示部に有する表示パネル9901は、自動車の車体と一体に取り付けられており、車体の動作や車体内外から入力される情報をオンデマンドに表示する、或いは自動車の目的地までのナビゲーション機能をも有する。
なお、本発明の画素構成を用いた表示装置を表示部に有する表示パネルは、図42で示した車体のフロント部にのみ適用可能であることに限定されることなく、その形状を異ならせることにより、ガラス窓、ドアなどありとあらゆる場所に適用可能である。
また、本発明の画素構成を用いた表示装置を表示部に有する表示パネルを用いた表示装置一体型の移動体の応用例について、別の応用形態を図43にて説明する。
本発明の画素構成を用いた表示装置を表示部に有する表示パネルの例について、表示装置一体型の移動体をその一例として、図43に示す。図43(a)は、表示装置一体型の移動体の例として飛行機車体10101内の客席天井部に一体に取り付けられた表示パネル10102の例について示す。図43(a)に示す本発明の画素構成を用いた表示装置を表示部に有する表示パネル10102は、飛行機車体10101とヒンジ部10103を介して一体に取り付けられており、ヒンジ部10103の伸縮により乗客は表示パネル10102の視聴が可能になる。表示パネル10102は乗客が操作することで情報を表示するなど、広告や娯楽手段として利用できる機能を有する。また、図43(b)に示すように、ヒンジ部10103を折り曲げて飛行機車体10101に格納することにより、離着陸時の安全に配慮することができる。なお、緊急時に表示パネルの表示素子を点灯させることで、飛行機車体10101の誘導灯としても利用可能である。
なお、本発明の画素構成を用いた表示装置を表示部に有する表示パネルは、図43で示した飛行機車体10101の天井部にのみ適用可能であることに限定されることなく、その形状を異ならせることにより、座席やドアなどありとあらゆる場所に適用可能である。例えば座席前の座席後方に表示パネルを設け、操作・視聴を行う構成であってもよい。
なお、本実施形態において、移動体としては電車車両本体、自動車車体、飛行機車体について例示したがこれに限定されず、自動二輪車、自動四輪車(自動車、バス等を含む)、電車(モノレール、鉄道等を含む)、船舶等、多岐に渡る。本発明の画素構成を用いた表示部を有する表示パネルを適用することにより、表示パネルの小型化、低消費電力化を達成し、且つ動作が良好である表示媒体を具備する移動体を提供することができる。また特に、外部からの信号により、移動体内における複数の表示パネルの表示を一斉に切り替えることが容易であるため、不特定多数の顧客を対象といた広告表示盤、また緊急災害時の情報表示板としても極めて有用であるといえる。
また、本発明の画素構成を用いた表示装置を表示部に有する表示パネルを用いた応用例について、建造物に用いた応用形態を図53にて用いて説明する。
図53は本発明の画素構成を用いた表示装置を表示部に有する表示パネルとして、フィルム状の基板に自発光型の表示素子及び有機トランジスタなどのスイッチング素子を設け、該自発光型の表示素子を駆動することにより表示パネル自身を湾曲させて表示可能な表示パネルとし、その応用例について説明する。図53においては、建造物として電柱等の屋外に設けられた柱状体の有する曲面に表示パネルを具備し、ここでは柱状体として電柱9801に表示パネル9802を具備する構成について示す。
図53に示す表示パネル9802は、電柱の高さの真ん中あたりに位置させ、人間の視点より高い位置に設ける。そして移動体9803から表示パネルを視認することにより、表示パネル9802における画像を認識することができる。電柱のように屋外で繰り返し林立し、林立した電柱に設けた表示パネル9802において同じ映像を表示させることにより、視認者は情報表示、広告表示を視認することができる。図53において電柱9801に設けられた表示パネル9802は、外部からの信号により同じ画像を表示させることが容易であるため、極めて効率的な情報表示、及び広告効果が期待できる。また、本発明の表示パネルには、表示素子として自発光型の表示素子を設けることで、夜間であっても、視認性の高い表示媒体として有用であるといえる。
また、本発明の画素構成を用いた表示装置を表示部に有する表示パネルを用いた応用例について、図53とは別の建造物の応用形態を図54にて説明する。
本発明の画素構成を用いた表示装置を表示部に有する表示パネルの応用例として、図54に示す。図54は、表示装置一体型の例としてユニットバス10002内の側壁に一体に取り付けられた表示パネル10001の例について示す。図54に示す本発明の画素構成を用いた表示装置を表示部に有する表示パネル10001は、ユニットバス10002と一体に取り付けられており、入浴者は表示パネル10001の視聴が可能になる。表示パネル10001は入浴者が操作することで情報を表示するなど、広告や娯楽手段として利用できる機能を有する。
なお、本発明の画素構成を用いた表示装置を表示部に有する表示パネルは、図54で示したユニットバス10002の側壁にのみ適用可能であることに限定されることなく、その形状を異ならせることにより、鏡面の一部や浴槽自体と一体にするなどありとあらゆる場所に適用可能である。
また図55に建造物内に大型の表示部を有するテレビジョン装置を設けた例について示す。図55は、筐体8010、表示部8011、操作部であるリモコン装置8012、スピーカー部8013等を含む。本発明の画素構成を用いた表示装置を表示部に有する表示パネルは、表示部8011の作製に適用される。図55のテレビジョン装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。
なお、本実施形態において、建造物として、柱状体として電柱、ユニットバス等を例としたが、本発明はこれに限定されず、表示パネルを備えることのできる建造物であればよい。本発明の画素構成を用いた表示部を有する表示装置を適用することにより、表示装置の小型化、低消費電力化を達成し、且つ動作が良好である表示媒体を具備する移動体や建造物を提供することができる。
なお、本実施形態は、本明細書中の他の実施形態のいかなる記載とも自由に組み合わせて実施することができる。また、本実施形態中のいかなる記載も自由に組み合わせて実施することができる。