JP2013235564A5 - - Google Patents

Claims (5)

1. 電源電圧が供給される期間において、第１の電位と、第２の電位と、を生成することができる機能を有する第１の回路と、
   第１のトランジスタと、
   第２のトランジスタと、
   第１の容量素子と、
   第２の容量素子と、
   第２の回路と、
   を有し、
   前記第２の回路は、差動回路と、バイアス回路と、を有し、
   前記第１の電位は、前記第１のトランジスタのソース又はドレインの一方に入力され、
   前記第１のトランジスタのソース又はドレインの他方は、前記差動回路と電気的に接続され、
   前記第１の容量素子は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第２の電位は、前記第２のトランジスタのソース又はドレインの一方に入力され、
   前記第２のトランジスタのソース又はドレインの他方は、前記バイアス回路と電気的に接続され、
   前記第２の容量素子は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第１のトランジスタのチャネルと、前記第２のトランジスタのチャネルとは、酸化物半導体に形成され、
   前記第１のトランジスタを非導通状態とし、前記第２のトランジスタを非導通状態とした後、前記第１の回路は、前記第１のトランジスタのソース又はドレインの一方への前記第１の電位の供給と、前記第２のトランジスタのソース又はドレインの一方への前記第２の電位の供給と、を停止することができる機能を有することを特徴とする半導体装置。
2. 電源電圧が供給される期間において、第１の電位と、第２の電位と、を生成することができる機能を有する第１の回路と、
   第１のトランジスタと、
   第２のトランジスタと、
   第１の容量素子と、
   第２の容量素子と、
   第２の回路と、
   を有し、
   前記第２の回路は、差動回路と、バイアス回路と、を有し、
   前記差動回路は、第３のトランジスタを有し、
   前記バイアス回路は、第４のトランジスタを有し、
   前記第１の電位は、前記第１のトランジスタのソース又はドレインの一方に入力され、
   前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
   前記第１の容量素子は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第２の電位は、前記第２のトランジスタのソース又はドレインの一方に入力され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのゲートと電気的に接続され、
   前記第２の容量素子は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第１のトランジスタのチャネルと、前記第２のトランジスタのチャネルとは、酸化物半導体に形成され、
   前記第１のトランジスタを非導通状態とし、前記第２のトランジスタを非導通状態とした後、前記第１の回路は、前記第１のトランジスタのソース又はドレインの一方への前記第１の電位の供給と、前記第２のトランジスタのソース又はドレインの一方への前記第２の電位の供給と、を停止することができる機能を有することを特徴とする半導体装置。
3. 電源電圧が供給される期間において、第１の電位と、第２の電位と、を生成することができる機能を有する第１の回路と、
   第１のトランジスタと、
   第２のトランジスタと、
   第１の容量素子と、
   第２の容量素子と、
   第２の回路と、
   を有し、
   前記第２の回路は、差動回路と、バイアス回路と、カレントミラー回路と、を有し、
   前記第１の電位は、前記第１のトランジスタのソース又はドレインの一方に入力され、
   前記第１のトランジスタのソース又はドレインの他方は、前記差動回路と電気的に接続され、
   前記第１の容量素子は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第２の電位は、前記第２のトランジスタのソース又はドレインの一方に入力され、
   前記第２のトランジスタのソース又はドレインの他方は、前記バイアス回路と電気的に接続され、
   前記第２の容量素子は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第１のトランジスタのチャネルと、前記第２のトランジスタのチャネルとは、酸化物半導体に形成され、
   前記第１のトランジスタを非導通状態とし、前記第２のトランジスタを非導通状態とした後、前記第１の回路は、前記第１のトランジスタのソース又はドレインの一方への前記第１の電位の供給と、前記第２のトランジスタのソース又はドレインの一方への前記第２の電位の供給と、を停止することができる機能を有することを特徴とする半導体装置。
4. 電源電圧が供給される期間において、第１の電位と、第２の電位と、を生成することができる機能を有する第１の回路と、
   第１のトランジスタと、
   第２のトランジスタと、
   第１の容量素子と、
   第２の容量素子と、
   第２の回路と、
   を有し、
   前記第２の回路は、差動回路と、バイアス回路と、カレントミラー回路と、を有し、
   前記差動回路は、第３のトランジスタを有し、
   前記バイアス回路は、第４のトランジスタを有し、
   前記第１の電位は、前記第１のトランジスタのソース又はドレインの一方に入力され、
   前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
   前記第１の容量素子は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第２の電位は、前記第２のトランジスタのソース又はドレインの一方に入力され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのゲートと電気的に接続され、
   前記第２の容量素子は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
   前記第１のトランジスタのチャネルと、前記第２のトランジスタのチャネルとは、酸化物半導体に形成され、
   前記第１のトランジスタを非導通状態とし、前記第２のトランジスタを非導通状態とした後、前記第１の回路は、前記第１のトランジスタのソース又はドレインの一方への前記第１の電位の供給と、前記第２のトランジスタのソース又はドレインの一方への前記第２の電位の供給と、を停止することができる機能を有することを特徴とする半導体装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートには、同じ信号が入力されることを特徴とする半導体装置。