JP5326628B2

JP5326628B2 - 電子回路装置

Info

Publication number: JP5326628B2
Application number: JP2009030286A
Authority: JP
Inventors: 健一川▲崎▼
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2008-03-03
Filing date: 2009-02-12
Publication date: 2013-10-30
Anticipated expiration: 2029-02-12
Also published as: US7847622B2; JP2009240153A; US20090219083A1

Description

本発明は、半導体回路内の負荷回路に電力を供給する電子回路装置に関するものである。

電子機器に用いられている半導体集積回路の消費電力を減らす機能のひとつとして、パワーゲーティング機能がある。パワーゲーティング機能とは、待機状態にある負荷回路の特定ブロックへの電源供給を必要に応じて止めるというものである。これにより、特定ブロックの待機状態での不要な電力消費を減らし、電子機器の連続動作時間を長くすることができる。

半導体集積回路における負荷回路は通常ロジック回路であり、ロジック回路を構成するトランジスタ等が有する寄生容量や、ロジック回路の電源電圧を安定させるための容量素子などの容量成分を有する。負荷回路と電源との接続を遮断した場合、負荷回路の容量成分に充電されていた電荷は負荷回路等の漏れ電流によって放電する。このため、負荷回路と電源とを再度接続した場合には、負荷回路に付随する容量成分への充電が必要となる。このとき容量成分へ流れ込む電流が急激に変化するため、電源電圧が低下し、負荷回路の動作が不安定になる。
電源電圧の低下を抑えるための構成として、以下のものが開示されている。このような回路構成によれば、回路内部と電源との接続において、電源電圧の急激な低下を抑制することができる。

Y.Kanno et al., "Hierarchical Power Distribution with 20 Power Domains in 90-nm Low-Power Multi-CPU Processor", ISSCC Dig. Tech. Papers, pp.540-541, Feb., 2006 P. Royannez et al., "90nm Low Leakage SoC Design Techniques for Wireless Applications", ISSCC Dig. Tech. Papers, pp.138-139, Feb., 2005

本発明の目的は、半導体集積回路の負荷回路に電流供給を行うときに、電源電圧変動をあらかじめ定められた範囲内に抑えるように制御する電子回路装置を提供することである。

上記の課題を解決するため、電子回路装置は、電源供給線と、負荷回路と、該電源供給線の電圧値と閾値との比較結果を出力する電流供給制御部と、該電源供給線から該負荷回路へ電流を供給し、該負荷回路への電流供給中に該電流供給制御部の比較結果に応じて電流量を変化させる電流供給回路とを有する。

本発明によれば、半導体集積回路の負荷回路に電流供給を行うときに、電源電圧変動をあらかじめ定められた範囲内に抑えることができる。

電子回路装置の構成図である。電子回路装置の具体例およびその動作波形図である。図２Ａは電子回路装置の具体的な回路図である。図２Ｂは電子回路装置の動作波形図である。電子回路装置の一の改良例である。電子回路装置の他の改良例である。電子回路装置による負荷回路の制御波形図である。検知部の回路図である。図６における検知部の動作波形図である。図６における検知部の動作波形図である。図６における検知部の動作波形図である。検知部の回路図である。図１０における検知部の動作波形図である。図１０における検知部の動作波形図である。図１０における検知部の動作波形図である。電子回路装置の回路図である。電圧変動量が閾値を超えない場合のタイミングチャート図である。電圧変動量が閾値を超えた場合のタイミングチャート図である。

以下、本発明の実施の形態について説明する。

図１は半導体集積回路に実装された本実施の形態における電子回路装置１０１ａの構成図である。電子回路装置１０１ａは、電流供給制御部１１、負荷回路１０３１、１０３２、トランジスタ１０２１、１０２２、電源供給線１０４、電源供給線１０６および電源供給線１１９１、１１９２を有する。電流供給制御部１１は電源供給線１０４の電圧値を監視し、電源供給線１０４の電圧値とあらかじめ設定した閾値との比較結果を出力する。電流供給制御部１１は、検知部１０８、トランジスタ制御部１１４、駆動部１１２１〜１１２４を有する。また、トランジスタ１０２１、１０２２は電源供給線１０４から負荷回路１０３１、１０３２へ電流を供給し、負荷回路１０３１、１０３２への電流供給中に電流供給制御部１１の比較結果に応じて電流量を変化させる電流供給回路として機能する。なお、電子回路装置１０１ａは半導体集積回路に実装される回路に限定されるものではなく、プリント基板上に実装される回路であってもよい。

電源供給線１０４および１０６は電子回路装置１０１ａに電源電圧を供給するためのものである。電源供給線１０４には電源供給線１０６を基準とした電源１０が接続されている。電源供給線１０６は低電圧電源であり、たとえばグランドである。

負荷回路１０３１、１０３２は電子回路装置１０１ａに実装された複数ある負荷回路の一部である。負荷回路１０３１、１０３２は独立した電源ドメインに属し、パワーゲーティング制御により電源１０の供給および停止が行われる。電源供給の対象は電子回路装置内に実装された負荷回路に限定されるものではなく、プリント回路基板上に実装された負荷回路であってもよい。容量素子１１８１、１１８２は、各負荷回路１０３１、１０３２と同一の電源ドメイン内にあり、負荷回路１０３１、１０３２に並列接続されている。容量素子１１８１、１１８２は負荷回路１０３１、１０３２に印加される電圧を安定させるためのものであるが、本発明に必須のものではなく、負荷回路１０３１、１０３２の寄生容量であってもよい。

本実施例においてトランジスタ１０２１、１０２２は、電源供給線１１９１、１１９２から負荷回路１０３１、１０３２へ流れる電流量が駆動信号１１６１、１１６２の電圧値に応じて変化し、駆動信号１１６１、１１６２が停止している間駆動信号１１６１，１１６２の電圧変動を制限する容量成分を有する。本実施例においてトランジスタ１０２１、１０２２は例えばトランジスタである。トランジスタ１０２１、１０２２は、電源供給線１０４と各電源供給線１１９１、１１９２との間に接続される。トランジスタ１０２１、１０２２を流れる電流量の許容値は、負荷回路１０３１、１０３２の回路規模により異なる。トランジスタ１０２１、１０２２をＭＯＳトランジスタとした場合のゲート容量値はＭＯＳトランジスタの電流量の許容値により異なる値となる。なお、トランジスタ１０２１、１０２２は各負荷回路１０３１、１０３２への電流供給量を後述する駆動信号１１６に応じて制御する電流制御回路の１つであればよい。よってトランジスタ１０２１、１０２２は例えば駆動信号１１６１、１１６２に応じて電源供給線１０４から負荷回路１０３１、１０３２に流れる電流量が変化するスイッチであってもよい。

検知部１０８は電源供給線１０４に供給される電源電圧の変動を検知する。検知部１０８は電源供給線１０４および１０６に接続され、電源電圧の変動に応じて検知信号１１０を出力する。検知部１０８は、トランジスタ制御部１１４から出力される活性化信号１２２を受けて、動作または停止する。

負荷回路１０３１へ電源供給を開始する場合の動作について説明する。負荷回路１０３２へ電源供給を開始する場合の動作も同様であるため、その説明を省略する。駆動部１１２１は電源供給線１０４の電圧値と閾値との比較結果に基づき、電圧値が連続的に変化する駆動信号１１６１を出力または停止する。駆動部１１２１はトランジスタ制御部１１４ａから信号１１５１を受けてトランジスタ１０２１を駆動する駆動信号１１６１を出力する。

トランジスタ制御部１１４ａは電子回路装置１０１ａの動作状況に応じて、負荷回路１０３１の駆動または停止を制御する信号１１５１を出力する。また、トランジスタ制御部１１４ａは、検知部１０８を駆動または停止する活性化信号１２２を出力する。これにより待機状態での検知部１０８による電力消費を抑えることができる。ここで待機状態とは、負荷回路と電源との接続状態が変化しない状態をいう。トランジスタ制御部１１４ａは電子回路装置１０１ａの消費電力を管理するための演算部であり、一般的にＰＭＵ（ＰｏｗｅｒＭａｎａｇｅｍｅｎｔＵｎｉｔ）と呼ばれる。

トランジスタ制御部１１４ａから信号１１５１が出力されると、駆動部１１２１は駆動信号１１６１を出力する。駆動信号１１６１に応じてトランジスタ１０２１がオンし始めると、電源供給線１０４から容量素子１１８１を充電するための電流が流れ込む。トランジスタ１０２１のゲート容量により、駆動信号１１６１の電圧値は急激に変化せず、連続的に変化する。トランジスタ１０２１のソース・ドレイン間を流れる電流量はゲート電圧である駆動信号により変化するため、電源供給線１０４から容量素子１１８１に流れ込む電流量も連続的に変化する。

電源供給線１０４を流れる電流量が時間的に変化すると、電源供給線１０４などの電流経路に存在するインダクタンス成分および容量成分による過渡現象のため電源電圧値が変動する。電圧変動により電源供給線１０４の電圧値が検知部１０８に設定された閾値以下に下がると、検知部１０８はそれに応じた検知信号１１０を出力する。駆動部１１２１は検知信号１１０を受けて駆動信号１１６１の出力を停止する。駆動信号１１６１の出力が停止されても、再び駆動信号１１６１が出力されるまでトランジスタ１０２１はそのゲート容量等の容量成分によりゲート電圧値の変動を制限する。この結果、トランジスタ１０２１の抵抗値の変動も制限される。

トランジスタ１０２１の抵抗値の変動が制限されることにより電源供給線１０４から負荷回路１０３１に供給される電流量がほぼ一定になると、過渡現象による電圧変動量は小さくなる。電源供給線１０４の電圧値が検知部１０８の閾値以上に回復すると、検知部１０８はそれに応じた検知信号１１０を出力する。駆動部１１２１は検知信号１１０を受けて駆動信号１１６１を再び出力する。トランジスタ１０２１の抵抗値は駆動信号１１６１に応じて小さくなり、さらに大きな電流値で容量素子１１８１を充電する。

以上の動作を繰り返すことにより、負荷回路に電流供給を行うときに、電源電圧変動をあらかじめ定められた範囲内に抑えることができる。

図２は電子回路装置１０１ａの具体例および電子回路装置の動作波形図である。図２Ａは検知部１０８、駆動部１１２１の詳細を説明するための回路図である。図２Ａには負荷回路１０３１およびそれに付随する回路のみ図示しているが、他の負荷回路も同様の構成となる。図２Ａにおいて、図１の構成と同一部材には同一番号を付し、その説明を省略する。

検知部１０８ａはコンパレータ２００、Ｐ型ＭＯＳトランジスタ２０２およびＮ型ＭＯＳトランジスタ２０４を有する。コンパレータ２００の正帰還入力端子は電源供給線１０４に接続され、負帰還入力端子は閾値電圧を供給する電源２０に接続される。コンパレータ２００は検知信号１１０を出力する。検知信号１１０の論理は、電源供給線１０４の電圧値に応じて変化する。正確な電源変動検知のため、電源供給線２０６および負帰還入力端子は電圧の変動がない電源に接続することが望ましい。コンパレータ２００は、正帰還入力電圧が負帰還入力電圧以下となった場合に検知信号１１０として“０”を出力する。

検知部１０８を動作させたくない場合、トランジスタ制御部１１４ａは活性化信号１２２として“０”を出力する。これによりＰ型ＭＯＳトランジスタ２０２はオンとなり、常に“１”の信号が検知信号１１０として出力される。一方Ｎ型ＭＯＳトランジスタ２０４はオフとなり、コンパレータ２００への電源供給が停止する。これにより、待機状態でコンパレータ２００の電源経路に流れるリーク電流をカットすることができる。

駆動部１１２１はＰ型ＭＯＳトランジスタ２１０１、Ｎ型ＭＯＳトランジスタ２１２１、２１４１を有する。容量素子２２０１はトランジスタ１０２１のゲート容量であってもよいし、別途容量素子を接続してもよい。ここでは容量素子２２０１は電源供給線１０４に接続されているが、電源供給線１０６に接続してもよいし、電源供給線１１９１に接続してもよい。容量素子２２０１は、駆動信号１１６１の出力が停止している間、その電圧値の低下を制限できるだけの容量値を有することが必要である。Ｐ型ＭＯＳトランジスタ２１０１およびＮ型ＭＯＳトランジスタ２１２１のゲート端子は、トランジスタ制御部１１４に接続され、インバータを構成する。Ｎ型ＭＯＳトランジスタ２１４１のゲート端子には検知信号１１０が入力される。以下、図２Ｂの動作波形図に基づいて電子回路装置の動作について説明する。

図２Ｂは図２Ａに示す電子回路装置の動作を表す動作波形図である。図２Ｂにおいて、波形２５０１はトランジスタ制御部１１４ａが出力する信号１１５１の電圧波形である。波形２５１１は駆動信号１１６１の電圧波形である。波形２５０１に示すように、時刻Ｔ２０からＴ２１の期間信号１１５１が“１”となると、駆動部１１２１は波形２５１１に示すように駆動信号１１６１の電圧を低下させる。このとき、電源供給線１０４の電圧低下はなく、コンパレータ２００が出力する検知信号１１０の論理は“１”である。また、信号１１５１の論理は“１”となるため、トランジスタ１０２１であるＰ型ＭＯＳトランジスタのゲート電圧は下がり始める。駆動信号１１６１の電圧低下に応じて電源供給線１０４からトランジスタ１０２１を介して負荷回路１０３１および容量素子１１８１に流れ込む電流量は徐々に増加する。

波形２５２は検知信号１１０の電圧波形である。波形２５３は活性化信号１２２の電圧波形である。波形２５４は電源供給線１０４に供給される電源の電圧波形である。電源供給線１０４を流れる電流量が時間的に変化すると、電源供給線１０４などの電流経路に存在するインダクタンス成分および容量成分による過渡現象により電源電圧値が変動する。検知部１０８において、正帰還入力の電源電圧値が波形２５４の通り負帰還入力電圧値よりも小さくなると、波形２５２の通りコンパレータ２００は検知信号１１０として“０”を出力する。波形２５５はコンパレータ２００の負帰還入力端子に入力される閾値電圧をあらわしている。

駆動部１１２１のＮ型ＭＯＳトランジスタ２１４１は“０”論理となった検知信号１１０がゲートに入力されてオフする。信号１１５１の論理は“１”であるため、Ｐ型ＭＯＳトランジスタ２１０１もオフなので、トランジスタ１０２１の駆動信号１１６１はフローティング状態となる。トランジスタ１０２１はゲート容量等の容量成分を有している。フローティング状態ではこの容量成分に充電された電荷の放電経路が無いため、Ｎ型ＭＯＳトランジスタ２１４１がオフする直前の駆動信号１１６１の電圧変動は制限される。駆動信号１１６１の電圧変動をさらに制限するため、駆動信号１１６１を伝送する配線に容量素子２２０１が別途接続されていてもよい。

トランジスタ１０２１のオン抵抗の変動はゲートの容量成分の電圧により制限される。そうすると、容量素子１１８１および負荷回路１０３１に流れ込む電流量はほぼ一定となる。この結果、過渡現象による電圧変動量は小さくなり、電源供給線１０４の電圧値は徐々に回復する。電源電圧値が波形２５４のように閾値電圧よりも大きくなると、波形２５２の通りコンパレータ２００は検知信号１１０として “１”を出力する。

検知信号１１０が“１”となりＮ型ＭＯＳトランジスタ２１４１がオンすると、駆動部１１２１からの駆動信号１１６１の電圧は波形２５１１の通り再び下がり始める。これにより容量素子１１８１へ流れ込む電流量が増加し、電源供給線１０４の電源電圧が低下すると、再び上記の動作を繰り返す。すなわち、駆動部１１２１から出力される駆動信号１１６１の電圧の低下のレートを、電源供給線１０４の電圧低下に応じて自動的に調整することができる。これにより、半導体集積回路の負荷回路に電流供給を行うときに、電源電圧変動をあらかじめ定められた範囲内に抑えることができる。

図３は図２の電子回路装置の１つの改良例である電子回路装置１０１ｂの回路図である。図３において、図２の構成と同一部材には同一番号を付し、その説明を省略する。

動作許可信号３００１は負荷回路１０３１の動作を許可する信号である。動作許可信号は負荷回路ごとに存在し、トランジスタ制御部１１４ｂから各負荷回路に出力されている。

図３の駆動部１１２１は図２の駆動部１１２１に対してさらにＯＲ回路３０２１を有する。ＯＲ回路３０２１は一方の入力を検知信号１１０とし、他方を動作許可信号３００１としている。動作許可信号３００１が“１”であれば、Ｎ型ＭＯＳトランジスタ２１４１は検知信号１１０にかかわらずオンとなり、検知信号１１０の論理を無視する。

これにより、負荷回路１０３１が動作状態にある間はトランジスタ１０２１に“０”を供給している駆動部１１２１の電源供給が遮断されることを防止することができ、動作許可中の負荷回路１０３１の動作を安定させることができる。

図４は図２の電子回路装置の他の改良例である電子回路装置１０１ｃの回路図である。電子回路装置１０１ｃは、検知部１０８ａ、トランジスタ制御部１１４ａ、駆動部１１２１、トランジスタ１０２１、負荷回路１０３１および容量素子１１８１を有する。図４について、図２の構成と同一部材には同一番号を付し、その説明を省略する。

図４の駆動部１１２１は図２の駆動部１１２１に加えてさらにＰ型ＭＯＳトランジスタ４００１およびＮＯＴ回路４０２１を有する。Ｐ型ＭＯＳトランジスタ４００１は電源供給線１０４とＰ型ＭＯＳトランジスタ２１０１との間に接続されている。ＮＯＴ回路４０２１は検知信号１１０を入力とし、Ｐ型ＭＯＳトランジスタ４００１のゲートへ反転信号を出力する。

電源供給線１０４の電圧値が閾値以下に低下すると、検知信号１１０が“１”となり、駆動部１１２１のトランジスタ４００１および２１４１がオフする。これにより、トランジスタ１０２１がオフからオンに遷移する場合であっても、オンからオフに遷移する場合であっても、検知信号１１０が“１”の期間は、トランジスタ１０２１の駆動信号１１６１を一定値に保持することができる。

図５は電子回路装置１０１ｃによる負荷回路１０３１〜１０３４の制御波形図である。なお負荷回路１０３２、１０３３、１０３４は図４に図示していないが、負荷回路１０３１と同様の構成を有する。本実施の形態において、負荷回路１０３２の回路規模は負荷回路１０３１の回路規模よりも大きい。負荷回路１０３３の回路規模は負荷回路１０３１の回路規模よりも小さい。負荷回路１０３４の回路規模は負荷回路１０３１の回路規模と同程度である。また、負荷回路の回路規模に比例してトランジスタ１０２１および図示しないトランジスタ１０２２〜１０２４のゲート容量も大きくなる。

波形５００１〜５００４はトランジスタ制御部１１４ａから出力される信号１１５１〜１１５４の電圧波形である。信号１１５１〜１１５４がそれぞれ“０”から“１”になると、電子回路装置１０１ｃは負荷回路１０３１〜１０３４をオンする動作を開始する。

波形５０２１〜５０２４は駆動信号１１６１〜１１６４の電圧波形である。波形５０４は検知信号１１０の電圧波形である。波形５０６は検知部１０８で検知される電源電圧波形である。波形５０８は検知部１０８の閾値電圧である。時刻Ｔ１においてトランジスタ制御部１１４ａから出力される信号１１５１、１１５２は、波形５００１、５００２のとおり同時に“１”となる。駆動信号１１６１、１１６２の電圧値は、波形５０２１、５０２２のとおり徐々に下がる。上述の通りトランジスタ１０２１〜１０２４のゲート容量がそれぞれ異なるため、電圧低下速度もそれぞれ異なる。波形５０４に示すように、検知部１０８は電源電圧が閾値５０８以下となる期間“０”となる検知信号１１０を出力する。検知信号１１０はすべての駆動部１１２１〜１１２４に共通かつ同時に入力される。検知信号１１０が“０”となっている間、波形５０２１、５０２２は検知信号１１０が“０”となる直前の電圧値を保持する。Ｎ型トランジスタ２１４１〜２１４４およびＰ型トランジスタ４００１〜４００４がそれぞれオフするため、駆動信号１１６を出力する駆動部１１２１〜１１２４のノードがフローティング状態となり、トランジスタ１０２１〜１０２４の寄生容量により電圧が保持されるからである。

時刻Ｔ２においてトランジスタ制御部１１４ａから出力される信号１１５３、１１５４は、波形５００３、５００４の通り“１”となる。検知部１０８は、波形５０４の通り電源電圧の低下を検知する。駆動部１１２１〜１１２４は、波形５０２１〜５０２４の通り検知信号１１０が“０”となる直前の駆動信号１１６１〜１１６４の電圧値を保持する。これにより、複数の負荷回路が同時にオン動作を開始しても、負荷回路１０３１〜１０３４の回路規模に応じた最適な駆動信号１１６１〜１１６４の電圧の低下のレートとなるように自動的に調整する。その結果、電源電圧が閾値電圧から急激に下がるのを防止することができる。

また、負荷回路１０３２がオンからオフに遷移する際に、電源電圧の低下に応じて５０２２のように駆動信号１１６２の電圧値を保持する。これにより、負荷回路１０３２がオンに遷移する場合と同様に、オフに遷移する際の電源変動を防止することができる。

図６は検知部１０８ｂおよびトランジスタ制御部１１４ｃを示す回路図である。トランジスタ制御部１１４ｂは、信号１１５１〜１１５４の論理和を出力するＯＲ回路６１１をさらに有する。検知部１０８ｂは、リングオシレータ６００、カウンタ６０２、レジスタ６０４、記憶部６０６、および比較部６０８を有する。

リングオシレータ６００は奇数個のＮＯＴ回路を直列接続した発振回路である。トランジスタ制御部１１４ｃから出力される活性化信号１２２を受け、一定周期の信号を出力する。リングオシレータ６００から発振される信号の周期は、電源供給線１０４の電源電圧の変動に応じて変化する。

カウンタ６０２はクロック回路６２０から出力される基準クロック６１０のクロック周期ごとに、リングオシレータ６００から出力されるクロックのクロック数をカウントする。これによりリングオシレータ６００の発振周期をカウント値で表現することができる。レジスタ６０４はカウンタ６０２でカウントされたカウント値を保持し、基準クロック６１０に同期してカウント値を比較部６０８に出力する。記憶部６０６は不揮発性の記憶領域であり、電源電圧低下を検知するための判定基準値となるカウント値を記憶している。比較部６０８はレジスタ６０４のカウント値と記憶部６０６に記憶されたカウント値とを比較し、比較結果を検知信号１１０として出力する。その結果、電源供給線１０４の電圧が低下し、クロックのクロック数のカウント値が判定基準値未満となった場合に、検知部１０８ｂは論理“０”を有する検知信号１１０を出力する。

検知部１０８ａは電源供給線１０４の電圧変動を正確に検知するため、電源供給線１０４から独立した電源変動の小さい電源供給線２０６を別途設ける必要がある。半導体装置は基板面積が非常に小さいため電源変動の小さい電源供給線を設けることは非常に困難である。これに対し検知部１０８ｂは検知部１０８ａのように別途電源供給線を設ける必要が無い。このため半導体装置への実装が容易であり、かつ正確な電源変動の検知が可能となる。

図７は図６における検知部１０８ｂの動作波形図である。波形７００は電源供給線１０４の電源電圧である。波形７０４は活性化信号１２２の信号電圧の変化を示す。波形７０６は、リングオシレータ６００から出力されるクロック波形である。波形７０８はカウンタ６０２およびレジスタ６０４に供給される基準クロック６１０のクロック波形である。基準クロック６１０の周期は、リングオシレータ６００の発振周期よりも大きい。波形７１０は記憶部６０６に保持されるカウント数を表している。波形７１２は比較部６０８から出力される検知信号１１０である。本実施例において、記憶部６０６にはカウント値“１２”が記憶されている。

波形７００に示すように電源供給線１０４の電源電圧が変動しない場合、検知部１０８ｂは以下の通り動作する。信号１１５１〜１１５４のいずれかが“１”となるとトランジスタ制御部１１４ｃは論理“１”を有する活性化信号１２２を出力する。リングオシレータ６００は活性化信号１２２をうけて波形７０６の通り発振動作を開始する。波形７０６のクロック数は、波形７０８の立上りのタイミングごとにカウントされ、波形７１０の通りレジスタ６０４に記録される。時刻Ｔ５において、レジスタ６０４に記憶されたカウント値が、波形７１０の通り記憶部６０６に記憶されたカウント値“１２”以上になると、比較部６０８は波形７１２の通り検知信号１１０として“１”を出力する。

図８は図６における検知部１０８ｂの動作波形図である。図８は電源供給線１０４の電源電圧値が閾値以下に下がった場合の動作を説明するためのものである。図８は図７の動作説明の続きであり、同一信号の波形には同一の符号を付し、その説明を省略する。

電源供給線１０４の電源電圧が波形７００の通り下がると、リングオシレータ６００の発振周期は、波形７０６の通り大きくなる。発振周期が大きくなると、基準クロック周期でカウントされレジスタ６０４に記憶されるカウント値は小さくなる。時刻Ｔ６において、レジスタ６０４に記憶されたカウント値が記憶部６０６に記憶されたカウント値“１２”よりも小さくなると、比較部６０８は波形７１２の通り“０”を出力する。その結果、図６に示す検知部１０８ｂを適用した場合であっても、電子回路装置１０１ａ、１０１ｂ、および１０１ｃは、これまで説明した動作と同様に動作する。

図９は図６における検知部１０８ｂの動作波形図であり、電源供給線１０４の電源電圧値が閾値以下に下がった状態から閾値以上の電圧に回復した場合の動作を説明するためのものである。図９は図８の動作説明の続きであり、同一信号の波形には同一の符号を付し、その説明を省略する。

電源供給線１０４の電源電圧が波形７００の通り回復すると、リングオシレータ６００の発振周期は、波形７０６の通り小さくなる。発振周期が小さくなると、基準クロック周期でカウントされレジスタ６０４に記憶されるカウント値は大きくなる。時刻Ｔ７において、レジスタ６０４に記憶されたカウント値が記憶部６０６に記憶されたカウント値“１２”よりも大きくなると、比較部６０８は波形７１２の通り“１”を出力する。以上の動作により、電源電圧の低下に応じて検知信号１１０を出力する検知部１０８としての機能を実現することができる。これにより、電源電圧が低下した場合のみ負荷回路へより多くの電流が流れ込むことを防止し、電源電圧が急激に下がるのを防止することができる。

図１０は検知部１０８ｃを表す回路図である。図６の構成と同一部材には同一符号を付し、その説明を省略する。レジスタ１０００は、カウンタ６０２から出力されたカウント値を保持する。レジスタ１０００は、クロック回路６２０から出力される基準クロック６１０の立上りに応じて、保持したカウント値をレジスタ１００２および比較部１００４に出力する。レジスタ１００２は、レジスタ１０００から出力されたカウント値を保持し、次の基準クロック６１０の立上りに応じて、保持したカウント値を比較部１００４に出力する。比較部１００４は、レジスタ１０００から出力されたカウント値に“１”を足した値と、レジスタ１００２から出力されたカウント値とを比較する。すなわち比較部１００４は、1周期前の基準クロックに対応するカウント値を判定基準値として保持する。比較部１００４は、レジスタ１００２に保持したカウント値が、レジスタ１０００に保持したカウント値に“１”を加算した値よりも大きい場合に“０”を出力し、それ以外の場合は“１”を出力する。カウント値に加算する値は“１”以上であってもよい。また、1周期前の基準クロックに対応するカウント値を判定基準値としているが、２周期以上前の基準クロックに対応するカウント値を判定基準値としてもよい。

検知部１０８ｂと同様に、検知部１０８ｃは検知部１０８ａのように別途電源供給線を設ける必要が無い。このため半導体装置への実装が容易であり、かつ正確な電源変動の検知が可能となる。さらに検知部１０８ｂの記憶部６０６をレジスタ１００２に変更することにより検知部１０８ｃの回路規模を小さくすることができる。また、検知部１０８ｂように記憶部６０６に記憶する閾値をリングオシレータ６００の発振周期に応じて設定する必要がないので、設計負荷を軽くすることができる。

図１１は図１０における検知部１０８ｃの動作波形図である。図１１において、電源供給線１０４の電源電圧値は変動しない。波形７００は、電源供給線１０４の電源電圧である。波形７０４は活性化信号１２２である。波形７０６は、リングオシレータ６００から出力されるクロック波形である。波形７０８はカウンタ６０２およびレジスタ６０４に供給される基準クロック６１０のクロック波形である。基準クロック６１０の周期は、リングオシレータ６００の発振周期よりも大きい。波形１１００はレジスタ１０００に保持されるカウント数を表している。波形１１０２はレジスタ１００２に保持されるカウント数を表している。波形１１０４は比較部１００４から出力される検知信号１１０である。

トランジスタ制御部１１４ｃから“１”が出力されると同時に活性化信号１２２として“１”が出力されると、リングオシレータ６００は波形７０６の通り発振動作を開始する。波形７０６のクロック数は、波形７０８の立上りのタイミングごとにカウントされ、波形１１００の通りレジスタ１０００に保持される。レジスタ１０００に保持されたカウント値は、次の波形７０８の立上りのタイミングでレジスタ１００２に出力され保持される。

電源電圧が波形７００の通り一定だと、レジスタ１０００、１００２に保持されるカウント値は“１３”または“１４”となる。カウント値が完全に一定とならないのは、基準クロック６１０やリングオシレータ６００の周期において、現実には誤差が発生するためである。レジスタ１０００が保持する値に“１”を加算してレジスタ１００２に保持された値と比較することにより、比較部１００４から出力される検知信号１１０が不要に変動するのを防ぐことができる。

図１２は図１０における検知部１０８の動作波形図である。図１２は電源供給線１０４の電源電圧が低下した場合の動作波形図であり、図１１と同一信号の波形には同一の符号を付し、その説明を省略する。

電源供給線１０４の電源電圧が波形７００の通り下がると、リングオシレータ６００の発振周期は、波形７０６の通り大きくなる。発振周期が大きくなると、基準クロック周期でカウントされレジスタ１０００に記憶されるカウント値が小さくなる。時刻Ｔ１０において、レジスタ１０００に保持されたカウント値に“１”を加算した値がレジスタ１００２に保持されたカウント値よりも小さくなると、比較部６０８は波形１１０４の通り“０”を出力する。

図１３は図１０における検知部１０８の動作波形図であり、電源供給線１０４の電源電圧値が閾値以下に下がった状態から閾値以上の電圧に回復した場合の動作を説明するためのものである。図１３は図１２の動作の続きであり、同一信号の波形には同一の符号を付し、その説明を省略する。

電源供給線１０４の電源電圧が波形７００の通り回復すると、リングオシレータ６００の発振周期は、波形７０６の通り小さくなる。発振周期が小さくなると、基準クロック周期でカウントされレジスタ１０００に保持されるカウント値が大きくなる。時刻Ｔ１１において、レジスタ１０００に保持されたカウント値に“１”を加算した値がレジスタ１００２に保持されたカウント値よりも大きくなると、比較部１００４は波形１１０４の通り“１”を出力する。以上の動作により、負荷回路に電流供給を行うときに、電源電圧変動をあらかじめ定められた範囲内に抑えることができる。

図１４は電子回路装置の他の実施例である電子回路装置１０１ｄの回路図である。図１４には負荷回路１０３１およびそれに付随する回路のみ図示しているが、電子回路装置１０１ｄは他の負荷回路を複数有していてもよい。この場合、負荷回路１０３１に付随する回路と同様の回路が他の負荷回路にも付随する。図１４において、図２の構成と同一部材には同一番号を付し、その説明を省略する。

電子回路装置１０１ｄは電源供給線１０４、１０６、１１９１、負荷回路１０３１、容量素子１１８１、電流供給制御部１１ａ、電流供給回路１０２１ａを有する。電流供給制御部１１ａは電源供給線１０４の電圧値を監視し、電源供給線１０４の電圧値とあらかじめ設定した閾値との比較結果を出力する。電流供給回路１０２１ａは電源供給線１０４から負荷回路１０３１へ電流を供給し、負荷回路１０３１への電流供給中に電流供給制御部１１ａの比較結果に応じて電流量を変化させる。

電流供給制御部１１ａは、電流供給回路１０２１ａの電流供給動作を制御する信号１１５１を出力するトランジスタ制御部１１４ａと、電源供給線１０４の電圧値と閾値との比較結果に基づいた論理を有する検知信号１１０を出力する検知部１０８ａを有する。本実施例においてトランジスタ制御部１１４ａは駆動部として機能する。また本実施例において、信号１１５１は電流供給回路１０２１ａを駆動する駆動信号として機能する。

電流供給回路１０２１ａは複数のスイッチ３０１、３３１、３６１、３９１と、スイッチ３０１、３３１、３６１、３９１の間に挿入され、信号１１５１を遅延させる遅延回路３１１、３４１、３７１と、遅延回路３１１、３４１、３７１とスイッチ３０１、３３１、３６１、３９１との間に挿入され検知信号１１０の論理に応じて出力信号の論理を保持するラッチ回路３２１、３５１、３８１を有する。本実施例においてスイッチ３０１、３３１、３６１、３９１はＰ型ＭＯＳトランジスタであるがこれに限定するものではない。

信号１１５１はスイッチ３０１を駆動し、遅延回路３１１によって遅延し、信号１２０１として出力される。信号１２０１はラッチ回路３２１に入力され、ラッチ回路３２１の端子Ｃに入力される検知信号１１０の論理に応じて信号１２１１として出力される。信号１２１１はスイッチ３３１を駆動し、遅延回路３４１によって遅延し、信号１２２１として出力される。信号１２２１はラッチ回路３５１に入力され、ラッチ回路３５１の端子Ｃに入力される検知信号１１０の論理に応じて信号１２３１として出力される。信号１２３１はスイッチ３６１を駆動し、遅延回路３７１によって遅延し、信号１２４１として出力される。信号１２４１はラッチ回路３８１に入力され、ラッチ回路３８１の端子Ｃに入力される検知信号１１０の論理に応じて信号１２５１として出力される。信号１２５１はスイッチ３９１を駆動する。以上の通り、スイッチ３０１、３３１、３６１、３９１は信号１１５１と、信号１１５１に対してそれぞれ位相の異なる信号１２１１、１２３１、１２５１によって順次駆動される。これにより電源供給開始時に負荷回路１０３１へ流れ込む電流量を制限し、電源供給線１０４の電圧値が大きく変動するのを防ぐことが出来る。

論理“０”の信号１１５１がスイッチ３０１のゲート端子に入力されると、スイッチ３０１はオン状態となり電源供給線１０４から負荷回路１０３１へ電流を供給開始する。信号１１５１は遅延回路３１１で一定時間遅延されラッチ回路３２１に入力される。遅延回路３１１による遅延時間は、スイッチ３０１がオンしてから検知部１０８ａが電源供給線１０４の電圧レベルを検出し検知信号１１０をラッチ回路３２１に入力する時間よりも長くする。これにより検知部１０８ａが電源供給線１０４の電圧レベルを検出するよりも早く次のスイッチ３３１がオンするのを防ぐことが出来る。

スイッチ３０１がオンした場合の電源供給線１０４の電圧変動量が閾値以下の場合、ラッチ回路３２１の端子Ｃに入力される検知信号１１０の論理は“１”である。検知信号１１０の論理が“１”の場合、ラッチ回路３２１は端子Ｄに入力された信号１２０１の論理と同一の論理を有する信号１２１１を端子Ｑから出力する。端子Ｑから出力された信号１２１１はスイッチ３３１のゲート端子に入力され、スイッチ３３１はオン状態となる。一方、スイッチ３０１がオンした場合の電源供給線１０４の電圧変動量が閾値を超えた場合、ラッチ回路３２１の端子Ｃに入力される検知信号１１０の論理は“０”になる。検知信号１１０の論理が“０”の間、ラッチ回路３２１は端子Ｄに入力された信号１２０１の論理に関係なく、信号１２１１の論理を保持し、端子Ｑから出力し続ける。端子Ｑから出力された信号１２１１はスイッチ３３１のゲート端子に入力され、スイッチ３３１はオフ状態を保持し続ける。信号１１５１に接続されたスイッチ３３１以降のスイッチ３６１、３９１、遅延回路３４１、３７１およびラッチ回路３５１，３８１も上記のスイッチ３０１、遅延回路３１１、ラッチ回路３２１と同様に動作する。

一方、負荷回路１０３１への電源供給を止めたい場合には、論理“１”の信号１１５１を電流供給回路１０２１ａに入力する。入力された信号１１５１は遅延回路３１１、３４１、３７１により遅延しながらスイッチ３０１、３３１、３６１、３９１を順にオフ状態にする。各スイッチ３０１、３３１、３６１、３９１をオフしたときに電源供給線１０４で閾値を越える電圧変動が発生した場合には、ラッチ回路３２１、３５１、３８１によりスイッチのオフ動作が制限される。

以上の動作により、負荷回路１０３１への電源供給開始時において、電源供給線１０４から負荷回路１０３１へ供給される電流量を電源供給線１０４の電圧変動量に応じて徐々に変化させ、電圧変動量をあらかじめ定められた範囲内に抑えることができる。

図１５は電源供給線１０４の電圧変動量が閾値を超えない場合の電流供給回路１０２１ａの動作を表すタイミングチャート図である。図１５において符号を付したそれぞれの波形は、図１４において同一符号を有する信号の波形を表す。波形１３００は図１４において検知部１０８ａに設定された閾値の電圧波形である。波形１３０１は電源供給線１０４に発生した電圧ノイズである。波形１３０２は電源供給線１１９１の電圧波形である。

信号１１５１が時刻ｔ２１に論理“０”になると、電源供給線１０４において電圧ノイズ１３０１が発生する。電圧ノイズ１３０１の変動量が閾値１３００以下であれば検知信号１１０は論理“１”のままなので、ラッチ回路３２１に入力された信号１２０１はそのまま信号１２１１として時刻ｔ２２に出力される。時刻ｔ２２、ｔ２３、ｔ２４でも電圧ノイズ１３０１の変動量が閾値１３００以下の場合、スイッチ３０１、３３１、３６１、３９１は遅延回路３１１、３４１、３７１に設定された遅延時間ずつ遅れて順番にオン状態となる。スイッチ３０１、３３１、３６１、３９１がオンするタイミングを一定時間ずらすことにより、電源供給線１０４から負荷回路１０３１へ供給される電流量を電源供給線１０４の電圧変動量に応じて徐々に変化させ、電圧変動量をあらかじめ定められた範囲内に抑えることができる。

図１６は電源供給線１０４の電圧変動量が閾値を超えた場合の電流供給回路１０２１ａの動作を表すタイミングチャート図である。図１５において符号を付したそれぞれの波形は、図１４において同一符号を有する信号の波形を表す。波形１３００は図１４において検知部１０８ａに設定された閾値の電圧波形である。波形１３０１は電源供給線１０４に発生した電圧ノイズである。波形１３０２は電源供給線１１９１の電圧波形である。

信号１１５１が時刻ｔ２５に論理“０”になると、電源供給線１０４において電圧ノイズ１３０１が発生する。時刻ｔ２６において発生した電圧ノイズ１３０１の変動量が閾値１３００を超えると、検知部１０８ａがこれを検知して論理“０”の検知信号１１０をｔ２５から一定時間経過後に出力する。時刻ｔ２７において遅延回路３１１により遅延した論理“０”の信号１２０１がラッチ回路３２１の端子Ｄに入力された場合に、ラッチ回路３２１の端子Ｃに入力されている検知信号１１０の論理は“０”である。検知信号１１０の論理が“０”の間、ラッチ回路３２１は信号１２０１の論理にかかわらず論理“１”の信号１２１１を出力し続ける。

電圧ノイズ１３０１の変動量が閾値１３００以下になると、一定時間経過後の時刻ｔ２８において論理“１”の検知信号１１０がラッチ回路３２１に入力される。これによりラッチ回路３２１は時刻ｔ２８において論理“０”の信号１２１１を出力する。信号１２１１によりスイッチ３３１はオン状態となる。スイッチ３３１がオンすることにより、電圧ノイズ１３０１の変動量は再び大きくなる。スイッチ３３１以降のスイッチ３６１、３９１、遅延回路３４１、３７１およびラッチ回路３５１，３８１もスイッチ３０１、遅延回路３１１、ラッチ回路３２１と同様の動作を行う。以上の動作により、負荷回路１０３１への電源供給開始時において、電源供給線１０４から負荷回路１０３１へ供給される電流量を電源供給線１０４の電圧変動量に応じて徐々に変化させ、電圧変動量をあらかじめ定められた範囲内に抑えることができる。

以上の実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
電源供給線と、
負荷回路と、
該電源供給線の電圧値と閾値との比較結果を出力する電流供給制御部と、
該電源供給線から該負荷回路へ電流を供給し、該負荷回路への電流供給中に該電流供給制御部の比較結果に応じて電流量を変化させる電流供給回路と
を有する電子回路装置。
（付記２）
該電流供給制御部は、該電源供給線の電圧値と該閾値との比較結果に基づき、電圧値が連続的に変化する駆動信号を出力または停止し、
該電流供給回路は該電源供給線から該負荷回路へ流れる該電流量を該駆動信号の電圧値に応じて変化させ、該駆動信号の出力が停止している間該駆動信号の電圧変動を制限する容量成分を有することを特徴とする、付記１に記載の電子回路装置。
（付記３）
該電流供給制御部は、該電源供給線の電圧値と該閾値との比較結果に基づいた論理を有する検知信号を出力する検知部と、該検知信号の論理に応じて該駆動信号の出力を停止する駆動部とを有することを特徴とする、付記２に記載の電子回路装置。
（付記４）
該電流供給制御部は、該検知部へ活性化信号を出力する制御部をさらに有し、
該検知部は、該活性化信号の論理に応じて動作または停止することを特徴とする、付記３に記載の電子回路装置。
（付記５）
該検知部は該活性化信号の論理に応じて停止している間該検知信号の論理を固定することを特徴とする、付記４に記載の電子回路装置。
（付記６）
該電流制御部は、該負荷回路の動作を許可する動作許可信号を出力する制御部をさらに有し、
該駆動部は、該動作許可信号を受信している場合には、該検知信号の論理を無視することを特徴とする、付記３に記載の電子回路装置。
（付記７）
該検知部は、該電源供給線の電圧値に応じて発振周期が変化する発振回路と該発振周期と判定基準値との比較により該電圧値と該閾値との比較結果を出し、該比較結果に応じた論理を有する検知信号を出力することを特徴とする、付記３に記載の電子回路装置。
（付記８）
該検知部は記憶部をさらに有し、
該判定基準値は該記憶部に記憶されていることを特徴とする、付記７に記載の電子回路装置。
（付記９）
該検知部は、該電源供給線の電圧値に応じた周期の発振信号を出力する発振回路と、基準クロックを出力するクロック回路と、該発振信号に同期してカウントアップするカウンタと、該基準クロックの第一エッジに同期して該カウンタの出力値を第一カウント値として記憶する第一レジスタと、該第一エッジより後に現れる該基準クロックの第二エッジに同期して該カウンタの出力値を第二カウント値として記憶する第二レジスタと、該第一カウント値と該第二カウント値との比較により該電圧値と該閾値との比較結果を出し、該比較結果に応じた論理を有する検知信号を出力することを特徴とする、付記３に記載の電子回路装置。
（付記１０）
該検知部は、該第二カウント値に1以上の値を加算し、該第一カウント値と比較することを特徴とする、付記９に記載の電子回路装置。
（付記１１）
該電流供給制御部は、該電流供給回路を制御する駆動信号を出力する駆動部と、該電源供給線の電圧値と該閾値との比較結果に基づいた論理を有する検知信号を出力する検知部を有し、
該電流供給回路は、該駆動信号を遅延させた第一信号を出力する遅延回路と、該第一信号に応じて第二信号を出力し、該検知信号の論理に応じて該該第二信号の論理を保持するラッチ回路と、該駆動信号によって駆動される第一スイッチと、該第二信号によって駆動される第二スイッチを有することを特徴とする、付記１に記載の電子回路装置。

１０電源
１１、１１ａ電流供給制御部
１０３１、１０３２負荷回路
１０１ａ電子回路装置
１０２１ａ電流供給回路
１０２１、１０２２トランジスタ
１０４、１０６電源供給線
１１９１、１１９２電源供給線
１０８検知部
１１０検知信号
１１２１〜１１２４駆動部
１１４ａトランジスタ制御部
１１６１駆動信号
１２２活性化信号
６００リングオシレータ
６０２カウンタ
６０４レジスタ
６０６記憶部
６０８比較部
６１０基準クロック
１０００、１００２レジスタ
１００４比較部

Claims

電源供給線と、
負荷回路と、
該電源供給線の電圧値と閾値との比較結果を出力する電流供給制御部と、
該電源供給線から該負荷回路へ電流を供給し、該負荷回路への電流供給中に該電流供給制御部の比較結果に応じて電流量を変化させる電流供給回路と、
を有し、
該電流供給制御部は、該負荷回路の動作を許可する動作許可信号を出力する制御部と、該電源供給線の電圧値と該閾値との比較結果に基づき、該比較結果に基づいた論理を有する検知信号を出力する検知部と、電圧値が連続的に変化する駆動信号を出力または該検知信号の論理に応じて該駆動信号の出力を停止し、該動作許可信号を受信している場合には、該検知信号の論理を無視する駆動部とを有し、
該電流供給回路は、該電源供給線から該負荷回路へ流れる該電流量を該駆動信号の電圧値に応じて変化させ、該駆動信号の出力が停止している間該駆動信号の電圧変動を制限する容量成分を有することを特徴とする電子回路装置。
電源供給線と、
負荷回路と、
該電源供給線の電圧値と閾値との比較結果を出力する電流供給制御部と、
該電源供給線から該負荷回路へ電流を供給し、該負荷回路への電流供給中に該電流供給制御部の比較結果に応じて電流量を変化させる電流供給回路と、
を有し、
該電流供給制御部は、該電源供給線の電圧値と該閾値との比較結果に基づき、該比較結果に基づいた論理を有する検知信号を出力し、該電源供給線の電圧値に応じて発信周期が変化する発信回路と該発信周期と判定基準値との比較により該電圧値と該閾値との比較結果を出し、該比較結果に応じた論理を有する検知信号を出力する検知部と、電圧値が連続的に変化する駆動信号を出力または該検知信号の論理に応じて該駆動信号の出力を停止する駆動部とを有し、
該電流供給回路は、該電源供給線から該負荷回路へ流れる該電流量を該駆動信号の電圧値に応じて変化させ、該駆動信号の出力が停止している間該駆動信号の電圧変動を制限する容量成分を有することを特徴とする電子回路装置。
電源供給線と、
負荷回路と、
該電源供給線の電圧値と閾値との比較結果を出力する電流供給制御部と、
該電源供給線から該負荷回路へ電流を供給し、該負荷回路への電流供給中に該電流供給制御部の比較結果に応じて電流量を変化させる電流供給回路と、
を有し、
該電流供給制御部は、該電源供給線の電圧値と該閾値との比較結果に基づき、該比較結果に基づいた論理を有する検知信号を出力する検知部と、
電圧値が連続的に変化する駆動信号を出力または該検知信号の論理に応じて該駆動信号の出力を停止する駆動部とを有し、
該検知部は、該電源供給線の電圧値に応じた周期の発振信号を出力する発振回路と、基準クロックを出力するクロック回路と、該発振信号に同期してカウントアップするカウンタと、該基準クロックの第一エッジに同期して該カウンタの出力値を第一カウント値として記憶する第一レジスタと、該第一エッジより後に現れる該基準クロックの第二エッジに同期して該カウンタの出力値を第二カウント値として記憶する第二レジスタとを有し、
該電源供給線の電圧値と該閾値との比較結果は、該第一カウント値と該第二カウント値との比較により与えられ、
該電流供給回路は、該電源供給線から該負荷回路へ流れる該電流量を該駆動信号の電圧値に応じて変化させ、該駆動信号の出力が停止している間該駆動信号の電圧変動を制限する容量成分を有することを特徴とする電子回路装置。
該検知部は、該第二カウント値に1以上の値を加算し、該第一カウント値と比較することを特徴とする請求項３に記載の電子回路装置。
電源供給線と、
負荷回路と、
該電源供給線の電圧値と閾値との比較結果を出力する電流供給制御部と、
該電源供給線から該負荷回路へ電流を供給し、該負荷回路への電流供給中に該電流供給制御部の比較結果に応じて電流量を変化させる電流供給回路と
を有し、
該電流供給制御部は、該電流供給回路を制御する駆動信号を出力する駆動部と、該電源供給線の電圧値と該閾値との比較結果に基づいた論理を有する検知信号を出力する検知部を有し、
該電流供給回路は、該駆動信号を遅延させた第一信号を出力する遅延回路と、該第一信号に応じて第二信号を出力し、該検知信号の論理に応じて該第二信号の論理を保持するラッチ回路と、該駆動信号によって駆動される第一スイッチと、該第二信号によって駆動される第二スイッチを有することを特徴とする電子回路装置。