JP6938604B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6938604B2 JP6938604B2 JP2019227042A JP2019227042A JP6938604B2 JP 6938604 B2 JP6938604 B2 JP 6938604B2 JP 2019227042 A JP2019227042 A JP 2019227042A JP 2019227042 A JP2019227042 A JP 2019227042A JP 6938604 B2 JP6938604 B2 JP 6938604B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- reference voltage
- switch
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45506—Indexing scheme relating to differential amplifiers the CSC comprising only one switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体装置に関する。特に、信号処理回路に対して電源電圧の供給を停止する
ことが可能な半導体装置に関する。なお、本明細書等において半導体装置とは、半導体特
性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回
路及び電子機器は全て半導体装置である。
ことが可能な半導体装置に関する。なお、本明細書等において半導体装置とは、半導体特
性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回
路及び電子機器は全て半導体装置である。
近年、電子機器においては、動作時の低消費電力化が強く求められている。電子機器の消
費電力対策として、信号処理回路における動作状態に応じて、個々の論理回路の動作を制
御することが行われている。
費電力対策として、信号処理回路における動作状態に応じて、個々の論理回路の動作を制
御することが行われている。
信号処理回路として、例えば、ボルテージレギュレータにおいては、高電源電圧変動除去
比で良好な過渡応答特性が得られる第１の差動増幅回路、第２の差動増幅回路、及び出力
トランジスタの３段構成動作と、低消費電流に適した第２の差動増幅回路及び出力トラン
ジスタの２段構成動作と、を自動で切り替えるということが行われている。（特許文献１
参照）。
比で良好な過渡応答特性が得られる第１の差動増幅回路、第２の差動増幅回路、及び出力
トランジスタの３段構成動作と、低消費電流に適した第２の差動増幅回路及び出力トラン
ジスタの２段構成動作と、を自動で切り替えるということが行われている。（特許文献１
参照）。
しかし、特許文献１に記載されたボルテージレギュレータでは、微少電流での動作状態で
あっても、基準電圧生成回路に電源から電流が供給されている限り、基準電圧生成回路に
おける電力は消費し続けている。そのため、信号処理回路において消費される電力は、十
分に低減されているとはいえなかった。
あっても、基準電圧生成回路に電源から電流が供給されている限り、基準電圧生成回路に
おける電力は消費し続けている。そのため、信号処理回路において消費される電力は、十
分に低減されているとはいえなかった。
上記問題に鑑み、本発明の一態様では、信号処理回路の消費電力を低減することを目的の
一とする。また、該信号処理回路を備えることで、半導体装置の消費電力を低減すること
を目的の一とする。
一とする。また、該信号処理回路を備えることで、半導体装置の消費電力を低減すること
を目的の一とする。
本発明の一態様に係る半導体装置は、基準電圧生成回路と、分圧回路と、オペアンプと、
該オペアンプにバイアス電流を供給するバイアス回路と、第１及び第２の保持回路と、を
有し、基準電圧生成回路と、バイアス回路との間に、第１の保持回路が接続されており、
分圧回路と、オペアンプの非反転入力端子との間に、第２の保持回路が接続されている。
該オペアンプにバイアス電流を供給するバイアス回路と、第１及び第２の保持回路と、を
有し、基準電圧生成回路と、バイアス回路との間に、第１の保持回路が接続されており、
分圧回路と、オペアンプの非反転入力端子との間に、第２の保持回路が接続されている。
第１及び第２の保持回路は、それぞれスイッチ及び容量素子を有する。第１の保持回路に
おけるスイッチの一端が、基準電圧生成回路と接続され、他端が容量素子の一対の電極の
一方と、バイアス回路と、に接続される。また、第２の保持回路におけるスイッチの一端
が、分圧回路と接続され、他端が、容量素子の一対の電極の一方と、オペアンプと、に接
続される。スイッチとしては、オフ電流が著しく小さいトランジスタを用いる。
おけるスイッチの一端が、基準電圧生成回路と接続され、他端が容量素子の一対の電極の
一方と、バイアス回路と、に接続される。また、第２の保持回路におけるスイッチの一端
が、分圧回路と接続され、他端が、容量素子の一対の電極の一方と、オペアンプと、に接
続される。スイッチとしては、オフ電流が著しく小さいトランジスタを用いる。
オフ電流が著しく小さいトランジスタとしては、シリコンよりも広いバンドギャップを有
する半導体でなる膜や基板中にチャネルが形成されるトランジスタを用いることができる
。シリコンよりも広いバンドギャップを有する半導体としては化合物半導体があり、例え
ば、酸化物半導体、窒化物半導体などがある。例えば、オフ電流が著しく小さいトランジ
スタとして、チャネルが酸化物半導体膜に形成されるトランジスタを用いることができる
。
する半導体でなる膜や基板中にチャネルが形成されるトランジスタを用いることができる
。シリコンよりも広いバンドギャップを有する半導体としては化合物半導体があり、例え
ば、酸化物半導体、窒化物半導体などがある。例えば、オフ電流が著しく小さいトランジ
スタとして、チャネルが酸化物半導体膜に形成されるトランジスタを用いることができる
。
なお、本明細書等において、オフ電流とは、トランジスタがオフ状態のときに、ソースと
ドレインとの間に流れる電流をいう。ｎチャネル型のトランジスタ（例えば、しきい値電
圧が０乃至２Ｖ程度）では、ゲートとソースとの間に印加される電圧が負の電圧の場合に
、ソースとドレインとの間を流れる電流のことをいう。
ドレインとの間に流れる電流をいう。ｎチャネル型のトランジスタ（例えば、しきい値電
圧が０乃至２Ｖ程度）では、ゲートとソースとの間に印加される電圧が負の電圧の場合に
、ソースとドレインとの間を流れる電流のことをいう。
スイッチとして、チャネルが酸化物半導体膜に形成されるトランジスタを用いることによ
り、スイッチと、容量素子とが接続されたノードの電位が一定に保たれた後、スイッチを
非導通状態としても、スイッチを介してリークする電荷量を、著しく小さく抑えることが
できる。
り、スイッチと、容量素子とが接続されたノードの電位が一定に保たれた後、スイッチを
非導通状態としても、スイッチを介してリークする電荷量を、著しく小さく抑えることが
できる。
そのため、第１の保持回路が有するスイッチを非導通状態とすることにより、基準電圧生
成回路から出力された電圧を、スイッチと容量素子とが接続されたノードに保持すること
ができる。また、第２の保持回路が有するスイッチを非導通状態とすることにより、分圧
回路から出力された電圧を、スイッチと容量素子とが接続されたノードに保持することが
できる。
成回路から出力された電圧を、スイッチと容量素子とが接続されたノードに保持すること
ができる。また、第２の保持回路が有するスイッチを非導通状態とすることにより、分圧
回路から出力された電圧を、スイッチと容量素子とが接続されたノードに保持することが
できる。
したがって、基準電圧生成回路から、バイアス回路やオペアンプへ電圧を出力し続ける必
要がなくなるため、基準電圧生成回路を常時動作させる必要がなくなる。これにより、基
準電圧生成回路へ電源の供給を停止することができるため、基準電圧生成回路で消費され
る電力を削減することができる。
要がなくなるため、基準電圧生成回路を常時動作させる必要がなくなる。これにより、基
準電圧生成回路へ電源の供給を停止することができるため、基準電圧生成回路で消費され
る電力を削減することができる。
本発明の一態様に係る半導体装置は、第１の電源電圧が供給される第１の端子と、第２の
電源電圧が供給される第２の端子との間に接続され、第１及び第２の基準電圧を出力する
基準電圧生成回路と、第１の端子と第２の端子との間に接続され、第２の基準電圧を分圧
して、参照電圧を出力する分圧回路と、第１の端子と、基準電圧生成回路との間に接続さ
れ、第１の信号に応じて、導通状態または非導通状態となる第１のスイッチと、参照電圧
が非反転入力端子に与えられ、出力電圧が反転入力端子に与えられるオペアンプと、オペ
アンプに、バイアス電流を供給するバイアス回路と、基準電圧生成回路と、バイアス回路
との間に接続され、第２の信号に応じて、第１の基準電圧の保持を行う第１の保持回路と
、分圧回路と、オペアンプの非反転入力端子との間に接続され、第２の信号に応じて、参
照電圧の保持を行う第２の保持回路と、を有する。
電源電圧が供給される第２の端子との間に接続され、第１及び第２の基準電圧を出力する
基準電圧生成回路と、第１の端子と第２の端子との間に接続され、第２の基準電圧を分圧
して、参照電圧を出力する分圧回路と、第１の端子と、基準電圧生成回路との間に接続さ
れ、第１の信号に応じて、導通状態または非導通状態となる第１のスイッチと、参照電圧
が非反転入力端子に与えられ、出力電圧が反転入力端子に与えられるオペアンプと、オペ
アンプに、バイアス電流を供給するバイアス回路と、基準電圧生成回路と、バイアス回路
との間に接続され、第２の信号に応じて、第１の基準電圧の保持を行う第１の保持回路と
、分圧回路と、オペアンプの非反転入力端子との間に接続され、第２の信号に応じて、参
照電圧の保持を行う第２の保持回路と、を有する。
本発明の一態様に係る半導体装置は、第１の電源電圧が供給される第１の端子と、第２の
電源電圧が供給される第２の端子との間に接続され、第１及び第２の基準電圧を出力する
基準電圧生成回路と、第１の端子と第２の端子との間に接続され、第２の基準電圧を分圧
して、参照電圧を出力する分圧回路と、第１の端子と、基準電圧生成回路との間に接続さ
れ、第１の信号に応じて、導通状態または非導通状態となる第１のスイッチと、参照電圧
が非反転入力端子に与えられ、出力電圧が反転入力端子に与えられるオペアンプと、オペ
アンプと、第２の端子との間に接続され、オペアンプに、バイアス電流を供給するバイア
ス回路と、基準電圧生成回路と、バイアス回路との間に接続され、第２の信号に応じて、
第１の基準電圧の保持を行う第１の保持回路と、分圧回路と、オペアンプの非反転入力端
子との間に接続され、第２の信号に応じて、参照電圧の保持を行う第２の保持回路と、を
有する。
電源電圧が供給される第２の端子との間に接続され、第１及び第２の基準電圧を出力する
基準電圧生成回路と、第１の端子と第２の端子との間に接続され、第２の基準電圧を分圧
して、参照電圧を出力する分圧回路と、第１の端子と、基準電圧生成回路との間に接続さ
れ、第１の信号に応じて、導通状態または非導通状態となる第１のスイッチと、参照電圧
が非反転入力端子に与えられ、出力電圧が反転入力端子に与えられるオペアンプと、オペ
アンプと、第２の端子との間に接続され、オペアンプに、バイアス電流を供給するバイア
ス回路と、基準電圧生成回路と、バイアス回路との間に接続され、第２の信号に応じて、
第１の基準電圧の保持を行う第１の保持回路と、分圧回路と、オペアンプの非反転入力端
子との間に接続され、第２の信号に応じて、参照電圧の保持を行う第２の保持回路と、を
有する。
本発明の一態様に係る半導体装置は、第１の電源電圧が供給される第１の端子と、第２の
電源電圧が供給される第２の端子との間に接続され、基準電圧を出力する基準電圧生成回
路と、第１の端子と第２の端子との間に接続され、基準電圧を分圧して、参照電圧を出力
する分圧回路と、第１の端子と、基準電圧生成回路との間に接続され、第１の信号に応じ
て、導通状態または非導通状態となる第１のスイッチと、参照電圧が非反転入力端子に与
えられ、出力電圧が反転入力端子に与えられるオペアンプと、オペアンプと、第１の端子
の間に接続され、オペアンプに、バイアス電流を供給するバイアス回路と、基準電圧生成
回路と、バイアス回路との間に接続され、第２の信号に応じて、基準電圧の保持を行う第
１の保持回路と、分圧回路と、オペアンプの非反転入力端子との間に接続され、第２の信
号に応じて、参照電圧の保持を行う第２の保持回路と、を有する。
電源電圧が供給される第２の端子との間に接続され、基準電圧を出力する基準電圧生成回
路と、第１の端子と第２の端子との間に接続され、基準電圧を分圧して、参照電圧を出力
する分圧回路と、第１の端子と、基準電圧生成回路との間に接続され、第１の信号に応じ
て、導通状態または非導通状態となる第１のスイッチと、参照電圧が非反転入力端子に与
えられ、出力電圧が反転入力端子に与えられるオペアンプと、オペアンプと、第１の端子
の間に接続され、オペアンプに、バイアス電流を供給するバイアス回路と、基準電圧生成
回路と、バイアス回路との間に接続され、第２の信号に応じて、基準電圧の保持を行う第
１の保持回路と、分圧回路と、オペアンプの非反転入力端子との間に接続され、第２の信
号に応じて、参照電圧の保持を行う第２の保持回路と、を有する。
上記各半導体装置において、第１及び第２の保持回路は、第２のスイッチおよび容量素子
を有し、第２のスイッチは、第２の信号に応じて、導通状態または非導通状態となる。ま
た、第２のスイッチは、チャネルが酸化物半導体に形成されるトランジスタである。
を有し、第２のスイッチは、第２の信号に応じて、導通状態または非導通状態となる。ま
た、第２のスイッチは、チャネルが酸化物半導体に形成されるトランジスタである。
また、本発明の一態様に係る半導体装置は、第１の電源電圧が供給される第１の端子と、
第２の電源電圧が供給される第２の端子との間に接続され、第１及び第２の基準電圧を出
力する基準電圧生成回路と、第１の端子と、基準電圧生成回路との間に接続され、第１の
信号に応じて、導通状態または非導通状態となる第１のスイッチと、第１の端子と第２の
端子との間に接続され、第２の基準電圧を分圧して、参照電圧を出力する分圧回路と、参
照電圧が非反転入力端子に与えられ、出力電圧が反転入力端子に与えられるオペアンプと
、オペアンプと、第１の端子の間に接続され、オペアンプに、バイアス電流を供給する第
１のバイアス回路と、オペアンプと、第２の端子との間に接続され、オペアンプに、バイ
アス電流を供給する第２のバイアス回路と、基準電圧生成回路と、第１のバイアス回路と
の間に接続され、第２の信号に応じて、第１の基準電圧の保持を行う第１の保持回路と、
基準電圧生成回路と、第２のバイアス回路との間に接続され、第２の信号に応じて、第２
の基準電圧の保持を行う第２の保持回路と、分圧回路と、オペアンプの非反転入力端子と
の間に接続され、第２の信号に応じて、参照電圧の保持を行う第３の保持回路と、を有す
る。
第２の電源電圧が供給される第２の端子との間に接続され、第１及び第２の基準電圧を出
力する基準電圧生成回路と、第１の端子と、基準電圧生成回路との間に接続され、第１の
信号に応じて、導通状態または非導通状態となる第１のスイッチと、第１の端子と第２の
端子との間に接続され、第２の基準電圧を分圧して、参照電圧を出力する分圧回路と、参
照電圧が非反転入力端子に与えられ、出力電圧が反転入力端子に与えられるオペアンプと
、オペアンプと、第１の端子の間に接続され、オペアンプに、バイアス電流を供給する第
１のバイアス回路と、オペアンプと、第２の端子との間に接続され、オペアンプに、バイ
アス電流を供給する第２のバイアス回路と、基準電圧生成回路と、第１のバイアス回路と
の間に接続され、第２の信号に応じて、第１の基準電圧の保持を行う第１の保持回路と、
基準電圧生成回路と、第２のバイアス回路との間に接続され、第２の信号に応じて、第２
の基準電圧の保持を行う第２の保持回路と、分圧回路と、オペアンプの非反転入力端子と
の間に接続され、第２の信号に応じて、参照電圧の保持を行う第３の保持回路と、を有す
る。
上記半導体装置において、第１乃至第３の保持回路は、それぞれ第２のスイッチおよび容
量素子を有し、第２のスイッチは、第２の信号に応じて、導通状態または非導通状態とな
る。また、第２のスイッチは、チャネルが酸化物半導体に形成されるトランジスタである
。
量素子を有し、第２のスイッチは、第２の信号に応じて、導通状態または非導通状態とな
る。また、第２のスイッチは、チャネルが酸化物半導体に形成されるトランジスタである
。
上記各半導体装置において、第１のスイッチは、チャネルが酸化物半導体に形成される。
なお、トランジスタに用いる酸化物半導体は、電子供与体（ドナー）となる水分または水
素などの不純物が低減され、なおかつ酸素欠損が低減されることにより、高純度化された
酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であるこ
とが好ましい。高純度化された酸化物半導体は、ｉ型（真性半導体）又はｉ型に限りなく
近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく小さいと
いう特性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２
．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十
分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜
を用いることにより、トランジスタのオフ電流を著しく小さくすることができる。
素などの不純物が低減され、なおかつ酸素欠損が低減されることにより、高純度化された
酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であるこ
とが好ましい。高純度化された酸化物半導体は、ｉ型（真性半導体）又はｉ型に限りなく
近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく小さいと
いう特性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２
．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十
分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜
を用いることにより、トランジスタのオフ電流を著しく小さくすることができる。
具体的に、高純度化された酸化物半導体を半導体膜に用いたトランジスタのオフ電流が小
さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍで
チャネル長が１０μｍの素子であっても、ソース端子とドレイン端子間の電圧（ドレイン
電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測
定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、
オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚ
Ａ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素
子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、
オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物
半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該
トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース端子とドレイ
ン端子間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得ら
れることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用い
たトランジスタは、シリコンを用いたトランジスタに比べてオフ電流が著しく小さいとい
える。
さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍで
チャネル長が１０μｍの素子であっても、ソース端子とドレイン端子間の電圧（ドレイン
電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測
定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、
オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚ
Ａ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素
子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、
オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物
半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該
トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース端子とドレイ
ン端子間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得ら
れることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用い
たトランジスタは、シリコンを用いたトランジスタに比べてオフ電流が著しく小さいとい
える。
上記問題に鑑み、本発明の一態様では、信号処理回路の消費電力を十分に低減することが
できる。また、該信号処理回路を備えることで、半導体装置の消費電力を十分に低減する
ことができる。
できる。また、該信号処理回路を備えることで、半導体装置の消費電力を十分に低減する
ことができる。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様に係る信号処理回路について、図１乃至図３を参照し
て説明する。
本実施の形態では、本発明の一態様に係る信号処理回路について、図１乃至図３を参照し
て説明する。
図１に、信号処理回路のブロック図を示す。図１に示す信号処理回路は、基準電圧生成回
路１０１と、分圧回路１０２と、スイッチ１０３と、オペアンプ１０４と、バイアス回路
１０５と、保持回路１０６と、保持回路１０７で構成されている。
路１０１と、分圧回路１０２と、スイッチ１０３と、オペアンプ１０４と、バイアス回路
１０５と、保持回路１０６と、保持回路１０７で構成されている。
基準電圧生成回路１０１は、第１の電源電圧Ｖ１が供給される第１の端子と、第２の電源
電圧Ｖ２が供給される第２の端子との間に接続され、バイアス回路１０５に基準電圧Ｖａ
及び分圧回路１０２に基準電圧Ｖｂを出力する。第１の電源電圧Ｖ１は、例えばＶＤＤと
し、第２の電源電圧Ｖ２は、ＧＮＤとする。
電圧Ｖ２が供給される第２の端子との間に接続され、バイアス回路１０５に基準電圧Ｖａ
及び分圧回路１０２に基準電圧Ｖｂを出力する。第１の電源電圧Ｖ１は、例えばＶＤＤと
し、第２の電源電圧Ｖ２は、ＧＮＤとする。
分圧回路１０２は、第１の端子と、第２の端子との間に接続され、基準電圧Ｖｂを分圧し
て、オペアンプ１０４の非反転入力端子に参照電圧Ｖｒｅｆを出力する。
て、オペアンプ１０４の非反転入力端子に参照電圧Ｖｒｅｆを出力する。
スイッチ１０３は、第１の端子と、基準電圧生成回路１０１との間に接続され、制御信号
ＳＥＬ１に応じて、導通状態または非導通状態となる。スイッチ１０３が導通状態の場合
は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１に供給し、非導通状態
の場合は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１に供給すること
を停止する。
ＳＥＬ１に応じて、導通状態または非導通状態となる。スイッチ１０３が導通状態の場合
は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１に供給し、非導通状態
の場合は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１に供給すること
を停止する。
オペアンプ１０４は、非反転入力端子に参照電圧Ｖｒｅｆが入力され、出力端子から出力
電圧Ｖｏｕｔを出力し、また、出力電圧Ｖｏｕｔの一部を、反転入力端子に帰還させてい
る。
電圧Ｖｏｕｔを出力し、また、出力電圧Ｖｏｕｔの一部を、反転入力端子に帰還させてい
る。
バイアス回路１０５は、第２の端子と、オペアンプ１０４との間に接続され、オペアンプ
１０４に、バイアス電流を供給する。
１０４に、バイアス電流を供給する。
保持回路１０６は、基準電圧生成回路１０１と、バイアス回路１０５との間に接続される
。また、保持回路１０６は、スイッチ１１１及び容量素子１１２を有し、スイッチ１１１
の一端は、基準電圧生成回路１０１に接続され、他端は、容量素子１１２の一対の電極の
一方と、バイアス回路１０５と、に接続される。容量素子１１２の一対の電極の他方は、
第２の端子と接続される。ここで、スイッチ１１１の他端と、容量素子１１２の一対の電
極の一方と、バイアス回路１０５と、が接続された接続点をノードＡとする。
。また、保持回路１０６は、スイッチ１１１及び容量素子１１２を有し、スイッチ１１１
の一端は、基準電圧生成回路１０１に接続され、他端は、容量素子１１２の一対の電極の
一方と、バイアス回路１０５と、に接続される。容量素子１１２の一対の電極の他方は、
第２の端子と接続される。ここで、スイッチ１１１の他端と、容量素子１１２の一対の電
極の一方と、バイアス回路１０５と、が接続された接続点をノードＡとする。
スイッチ１１１は、制御信号ＳＥＬ２に応じて、導通状態または非導通状態となる。スイ
ッチ１１１が導通状態の場合は、基準電圧生成回路１０１から出力された基準電圧Ｖａを
、バイアス回路１０５に供給し、スイッチ１１１が非導通状態の場合は、基準電圧生成回
路１０１から出力された基準電圧ＶａをノードＡにおいて保持する。
ッチ１１１が導通状態の場合は、基準電圧生成回路１０１から出力された基準電圧Ｖａを
、バイアス回路１０５に供給し、スイッチ１１１が非導通状態の場合は、基準電圧生成回
路１０１から出力された基準電圧ＶａをノードＡにおいて保持する。
保持回路１０７は、分圧回路１０２と、オペアンプ１０４の非反転入力端子との間に接続
される。また、保持回路１０７は、スイッチ１１３及び容量素子１１４を有し、スイッチ
１１３の一端は、分圧回路１０２に接続され、他端は、容量素子１１４の一対の電極の一
方と、オペアンプ１０４の非反転入力端子と、に接続される。容量素子１１４の一対の電
極の他方は、第２の端子と接続される。ここで、スイッチ１１３の他端と、容量素子１１
４の一対の電極の一方と、オペアンプ１０４の非反転入力端子と、が接続された接続点を
ノードＢとする。
される。また、保持回路１０７は、スイッチ１１３及び容量素子１１４を有し、スイッチ
１１３の一端は、分圧回路１０２に接続され、他端は、容量素子１１４の一対の電極の一
方と、オペアンプ１０４の非反転入力端子と、に接続される。容量素子１１４の一対の電
極の他方は、第２の端子と接続される。ここで、スイッチ１１３の他端と、容量素子１１
４の一対の電極の一方と、オペアンプ１０４の非反転入力端子と、が接続された接続点を
ノードＢとする。
スイッチ１１３は、制御信号ＳＥＬ２に応じて、導通状態または非導通状態となる。スイ
ッチ１１３が導通状態の場合は、分圧回路１０２から出力された参照電圧Ｖｒｅｆを、オ
ペアンプ１０４の非反転入力端子に供給し、スイッチ１１３が非導通状態の場合は、分圧
回路１０２から出力された参照電圧ＶｒｅｆをノードＢにおいて保持する。
ッチ１１３が導通状態の場合は、分圧回路１０２から出力された参照電圧Ｖｒｅｆを、オ
ペアンプ１０４の非反転入力端子に供給し、スイッチ１１３が非導通状態の場合は、分圧
回路１０２から出力された参照電圧ＶｒｅｆをノードＢにおいて保持する。
図２に、図１に示す信号処理回路におけるスイッチ１０３、バイアス回路１０５、保持回
路１０６、保持回路１０７の一例を示す。
路１０６、保持回路１０７の一例を示す。
スイッチ１０３としては、例えば、制御信号ＳＥＬ１に応じて、オン状態またはオフ状態
となるトランジスタ１１５を用いる。
となるトランジスタ１１５を用いる。
バイアス回路１０５としては、例えば、基準電圧生成回路１０１から出力された基準電圧
Ｖａに応じて、オン状態またはオフ状態となるトランジスタ１１６を用いる。トランジス
タ１１６は、ノードＡにおける電圧がトランジスタ１１６のしきい値電圧以上であれば、
オン状態となり、オペアンプ１０４に、バイアス電流を供給し、ノードＡにおける電圧が
トランジスタ１１６のしきい値電圧より低ければ、オフ状態となり、オペアンプ１０４に
、バイアス電流を供給することを停止する。なお、図２においては、トランジスタ１１６
は、ｎチャネル型トランジスタとする。
Ｖａに応じて、オン状態またはオフ状態となるトランジスタ１１６を用いる。トランジス
タ１１６は、ノードＡにおける電圧がトランジスタ１１６のしきい値電圧以上であれば、
オン状態となり、オペアンプ１０４に、バイアス電流を供給し、ノードＡにおける電圧が
トランジスタ１１６のしきい値電圧より低ければ、オフ状態となり、オペアンプ１０４に
、バイアス電流を供給することを停止する。なお、図２においては、トランジスタ１１６
は、ｎチャネル型トランジスタとする。
保持回路１０６において、スイッチ１１１は、例えば、制御信号ＳＥＬ２に応じて、オン
状態またはオフ状態となるトランジスタ１１７を用いる。また、トランジスタ１１７とし
て、オフ電流が著しく小さいトランジスタを用いる。
状態またはオフ状態となるトランジスタ１１７を用いる。また、トランジスタ１１７とし
て、オフ電流が著しく小さいトランジスタを用いる。
また、保持回路１０７において、スイッチ１１３は、例えば、制御信号ＳＥＬ２に応じて
、オン状態またはオフ状態となるトランジスタ１１８を用いる。また、トランジスタ１１
８として、オフ電流が著しく小さいトランジスタを用いる。
、オン状態またはオフ状態となるトランジスタ１１８を用いる。また、トランジスタ１１
８として、オフ電流が著しく小さいトランジスタを用いる。
オフ電流が著しく小さいトランジスタとしては、シリコンよりも広いバンドギャップを有
する半導体でなる膜や基板中にチャネルが形成されるトランジスタを用いることができる
。シリコンよりも広いバンドギャップを有する半導体としては化合物半導体があり、例え
ば、酸化物半導体、窒化物半導体などがある。例えば、オフ電流が著しく小さいトランジ
スタとして、チャネルが酸化物半導体膜に形成されるトランジスタを用いることができる
。
する半導体でなる膜や基板中にチャネルが形成されるトランジスタを用いることができる
。シリコンよりも広いバンドギャップを有する半導体としては化合物半導体があり、例え
ば、酸化物半導体、窒化物半導体などがある。例えば、オフ電流が著しく小さいトランジ
スタとして、チャネルが酸化物半導体膜に形成されるトランジスタを用いることができる
。
保持回路１０６におけるスイッチ１１１として、オフ電流が著しく小さいトランジスタ１
１７を用い、該トランジスタ１１７をオフ状態とすることで、容量素子１１２の一対の電
極のうちの一方の電圧を長期間にわたって保持することができる。すなわち、スイッチ１
１１が非導通状態の場合に、保持回路１０６におけるノードＡの電圧を長期間にわたって
保持することができる。
１７を用い、該トランジスタ１１７をオフ状態とすることで、容量素子１１２の一対の電
極のうちの一方の電圧を長期間にわたって保持することができる。すなわち、スイッチ１
１１が非導通状態の場合に、保持回路１０６におけるノードＡの電圧を長期間にわたって
保持することができる。
また、保持回路１０７におけるスイッチ１１３として、オフ電流が著しく小さいトランジ
スタ１１８を用い、該トランジスタ１１８をオフ状態とすることで、容量素子１１４の一
対の電極のうちの一方の電圧を長期間にわたって保持することができる。すなわち、スイ
ッチ１１３が非導通状態の場合に、保持回路１０７におけるノードＢの電圧を長期間にわ
たって保持することができる。
スタ１１８を用い、該トランジスタ１１８をオフ状態とすることで、容量素子１１４の一
対の電極のうちの一方の電圧を長期間にわたって保持することができる。すなわち、スイ
ッチ１１３が非導通状態の場合に、保持回路１０７におけるノードＢの電圧を長期間にわ
たって保持することができる。
次に、図２に示す信号処理回路の動作について説明する。
まず、トランジスタ１１５に制御信号ＳＥＬ１を入力することにより、トランジスタ１１
５をオン状態として、第１の端子から第１の電源電圧Ｖ１を、基準電圧生成回路１０１に
供給する。トランジスタ１１５がｎｃｈ型トランジスタの場合は、制御信号ＳＥＬ１とし
てハイレベルを入力すればよく、ｐｃｈ型トランジスタの場合は、制御信号ＳＥＬ１とし
てローレベルを入力すればよい。なお、以下において、トランジスタ１１５、トランジス
タ１１７、及びトランジスタ１１８は、ｎｃｈ型トランジスタである場合について説明す
る。基準電圧生成回路１０１に第１の電源電圧Ｖ１が供給されることで、基準電圧生成回
路１０１が動作し、基準電圧Ｖｂを分圧回路１０２に、基準電圧Ｖａを保持回路１０６に
出力する。
５をオン状態として、第１の端子から第１の電源電圧Ｖ１を、基準電圧生成回路１０１に
供給する。トランジスタ１１５がｎｃｈ型トランジスタの場合は、制御信号ＳＥＬ１とし
てハイレベルを入力すればよく、ｐｃｈ型トランジスタの場合は、制御信号ＳＥＬ１とし
てローレベルを入力すればよい。なお、以下において、トランジスタ１１５、トランジス
タ１１７、及びトランジスタ１１８は、ｎｃｈ型トランジスタである場合について説明す
る。基準電圧生成回路１０１に第１の電源電圧Ｖ１が供給されることで、基準電圧生成回
路１０１が動作し、基準電圧Ｖｂを分圧回路１０２に、基準電圧Ｖａを保持回路１０６に
出力する。
また、分圧回路１０２では、基準電圧Ｖｂを分圧した参照電圧Ｖｒｅｆを保持回路１０７
に出力する。
に出力する。
制御信号ＳＥＬ２をハイレベルとして、トランジスタ１１７及びトランジスタ１１８をオ
ン状態とする。トランジスタ１１７がオン状態となることで、基準電圧生成回路１０１か
ら出力された基準電圧Ｖａを、トランジスタ１１６に供給する。これにより、トランジス
タ１１６がオン状態となり、第２の端子から、第２の電源電圧Ｖ２を、オペアンプ１０４
に供給する。また、トランジスタ１１８がオン状態となることで、分圧回路１０２から出
力された参照電圧Ｖｒｅｆを、オペアンプ１０４の非反転入力端子に出力する。これによ
り、オペアンプ１０４が動作するため、出力端子から出力電圧Ｖｏｕｔを出力するととも
に、一部の出力電圧Ｖｏｕｔをオペアンプ１０４の反転入力端子に出力する。
ン状態とする。トランジスタ１１７がオン状態となることで、基準電圧生成回路１０１か
ら出力された基準電圧Ｖａを、トランジスタ１１６に供給する。これにより、トランジス
タ１１６がオン状態となり、第２の端子から、第２の電源電圧Ｖ２を、オペアンプ１０４
に供給する。また、トランジスタ１１８がオン状態となることで、分圧回路１０２から出
力された参照電圧Ｖｒｅｆを、オペアンプ１０４の非反転入力端子に出力する。これによ
り、オペアンプ１０４が動作するため、出力端子から出力電圧Ｖｏｕｔを出力するととも
に、一部の出力電圧Ｖｏｕｔをオペアンプ１０４の反転入力端子に出力する。
図２に示す信号処理回路が定常状態（基準電圧Ｖａがバイアス回路１０５に正常に供給さ
れている状態、参照電圧Ｖｒｅｆがオペアンプ１０４の非反転入力端子に正常に供給され
ている状態）となった後、制御信号ＳＥＬ２をローレベルとして、トランジスタ１１７及
びトランジスタ１１８をオフ状態とする。トランジスタ１１７及びトランジスタ１１８は
、オフ電流が著しく小さいトランジスタであるため、ノードＡにおける電圧（基準電圧Ｖ
ａ）及びノードＢにおける電圧（参照電圧Ｖｒｅｆ）を、長期間にわたって保持すること
ができる。
れている状態、参照電圧Ｖｒｅｆがオペアンプ１０４の非反転入力端子に正常に供給され
ている状態）となった後、制御信号ＳＥＬ２をローレベルとして、トランジスタ１１７及
びトランジスタ１１８をオフ状態とする。トランジスタ１１７及びトランジスタ１１８は
、オフ電流が著しく小さいトランジスタであるため、ノードＡにおける電圧（基準電圧Ｖ
ａ）及びノードＢにおける電圧（参照電圧Ｖｒｅｆ）を、長期間にわたって保持すること
ができる。
次に、制御信号ＳＥＬ１をローレベルとして、トランジスタ１１５をオフ状態とする。こ
れにより、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１へ供給すること
を停止する。基準電圧生成回路１０１に第１の電源電圧Ｖ１の供給が停止するため、基準
電圧生成回路１０１の動作が停止する。
れにより、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１へ供給すること
を停止する。基準電圧生成回路１０１に第１の電源電圧Ｖ１の供給が停止するため、基準
電圧生成回路１０１の動作が停止する。
図２に示す信号処理回路では、保持回路１０６に、オフ電流が著しく小さいトランジスタ
１１７を用いている。そのため、トランジスタ１１７をオフ状態とすることにより、ノー
ドＡにおける電圧（基準電圧Ｖａ）を、長期間にわたって保持することができる。これに
より、基準電圧生成回路１０１の動作が停止ししても、基準電圧Ｖａを、トランジスタ１
１６に供給し続けることができる。同様に、保持回路１０７に、オフ電流が著しく小さい
トランジスタ１１８を用いている。そのため、トランジスタ１１８をオフ状態とすること
により、ノードＢにおける電圧（参照電圧Ｖｒｅｆ）を、長期間にわたって保持すること
ができる。これにより、基準電圧生成回路１０１の動作が停止しても、参照電圧Ｖｒｅｆ
を、オペアンプ１０４の非反転入力端子に供給し続けることができる。
１１７を用いている。そのため、トランジスタ１１７をオフ状態とすることにより、ノー
ドＡにおける電圧（基準電圧Ｖａ）を、長期間にわたって保持することができる。これに
より、基準電圧生成回路１０１の動作が停止ししても、基準電圧Ｖａを、トランジスタ１
１６に供給し続けることができる。同様に、保持回路１０７に、オフ電流が著しく小さい
トランジスタ１１８を用いている。そのため、トランジスタ１１８をオフ状態とすること
により、ノードＢにおける電圧（参照電圧Ｖｒｅｆ）を、長期間にわたって保持すること
ができる。これにより、基準電圧生成回路１０１の動作が停止しても、参照電圧Ｖｒｅｆ
を、オペアンプ１０４の非反転入力端子に供給し続けることができる。
例えば、スイッチ１１１として、シリコンを用いたトランジスタを用いた場合、オフ電流
は１ｐＡとなる。また、容量素子１１２の容量を例えば１ｐＦとすると、ノードＡで基準
電圧Ｖａを変化量１ｍＶ未満で保持できる期間は１ｍｓｅｃとなる。したがって、基準電
圧生成回路１０１の動作を停止させると、バイアス回路１０５の動作が停止してしまうの
で、信号処理回路が定常状態となっても基準電圧生成回路１０１の動作を停止することは
できない。
は１ｐＡとなる。また、容量素子１１２の容量を例えば１ｐＦとすると、ノードＡで基準
電圧Ｖａを変化量１ｍＶ未満で保持できる期間は１ｍｓｅｃとなる。したがって、基準電
圧生成回路１０１の動作を停止させると、バイアス回路１０５の動作が停止してしまうの
で、信号処理回路が定常状態となっても基準電圧生成回路１０１の動作を停止することは
できない。
しかし、本発明の一態様では、スイッチ１１１として、酸化物半導体を用いたトランジス
タ１１７を用いているため、オフ電流を、１００ｙＡとすることができる。また、容量素
子１１２の容量を例えば１ｐＦとすると、ノードＡで基準電圧Ｖａを変化量１ｍＶ未満で
保持できる期間は、１０７ｓｅｃ（約１１５日）となる。
タ１１７を用いているため、オフ電流を、１００ｙＡとすることができる。また、容量素
子１１２の容量を例えば１ｐＦとすると、ノードＡで基準電圧Ｖａを変化量１ｍＶ未満で
保持できる期間は、１０７ｓｅｃ（約１１５日）となる。
また、スイッチ１１３についても同様に、酸化物半導体を用いたトランジスタ１１８を用
いているため、オフ電流を、１００ｙＡとすることができる。また、容量素子１１４の容
量を例えば１ｐＦとすると、ノードＢで参照電圧Ｖｒｅｆを変化量１ｍＶ未満で保持でき
る期間は１０７ｓｅｃ（約１１５日）となる。
いているため、オフ電流を、１００ｙＡとすることができる。また、容量素子１１４の容
量を例えば１ｐＦとすると、ノードＢで参照電圧Ｖｒｅｆを変化量１ｍＶ未満で保持でき
る期間は１０７ｓｅｃ（約１１５日）となる。
したがって、１０７ｓｅｃ（約１１５日）の期間は、基準電圧生成回路１０１の動作を停
止することができる。また、１０７ｓｅｃ（約１１５日）の期間が経過するまえに、スイ
ッチ１０３を導通状態とし、基準電圧生成回路１０１に第１の電源電圧Ｖ１を供給し、基
準電圧生成回路１０１を動作させ、基準電圧Ｖａを保持回路１０６、及び参照電圧Ｖｒｅ
ｆを保持回路１０７に出力すればよい。
止することができる。また、１０７ｓｅｃ（約１１５日）の期間が経過するまえに、スイ
ッチ１０３を導通状態とし、基準電圧生成回路１０１に第１の電源電圧Ｖ１を供給し、基
準電圧生成回路１０１を動作させ、基準電圧Ｖａを保持回路１０６、及び参照電圧Ｖｒｅ
ｆを保持回路１０７に出力すればよい。
従来の基準電圧生成回路では、電圧を出力している間は、常時電源電圧が供給される必要
があった。これにより、従来の基準電圧生成回路においては、常時電力が消費されていた
。
があった。これにより、従来の基準電圧生成回路においては、常時電力が消費されていた
。
これに対し、本発明の一態様では、スイッチ１１１、１１３として、チャネルが酸化物半
導体膜に形成されるトランジスタを用いている。例えば、スイッチ１１３と、容量素子１
１４とが接続されたノードＢの電位が一定に保たれた後、スイッチ１１３を非導通状態と
しても、スイッチ１１３を介してリークする電荷量を、著しく小さく抑えることができる
。
導体膜に形成されるトランジスタを用いている。例えば、スイッチ１１３と、容量素子１
１４とが接続されたノードＢの電位が一定に保たれた後、スイッチ１１３を非導通状態と
しても、スイッチ１１３を介してリークする電荷量を、著しく小さく抑えることができる
。
そのため、保持回路１０６が有するスイッチ１１１を非導通状態とすることにより、基準
電圧生成回路１０１から出力された電圧を、スイッチ１１１と容量素子１１２とが接続さ
れたノードＡに保持することができる。また、保持回路１０７が有するスイッチ１１３を
非導通状態とすることにより、分圧回路１０２から出力された電圧を、スイッチ１１３と
容量素子１１４とが接続されたノードＢに保持することができる。
電圧生成回路１０１から出力された電圧を、スイッチ１１１と容量素子１１２とが接続さ
れたノードＡに保持することができる。また、保持回路１０７が有するスイッチ１１３を
非導通状態とすることにより、分圧回路１０２から出力された電圧を、スイッチ１１３と
容量素子１１４とが接続されたノードＢに保持することができる。
したがって、基準電圧生成回路１０１から、バイアス回路１０５やオペアンプ１０４へ電
圧を出力し続ける必要がなくなるため、基準電圧生成回路１０１を常時動作させる必要が
なくなる。これにより、スイッチ１０３を非導通状態とし、基準電圧生成回路１０１へ電
源の供給を停止することができるため、基準電圧生成回路１０１で消費される電力を削減
することができる。
圧を出力し続ける必要がなくなるため、基準電圧生成回路１０１を常時動作させる必要が
なくなる。これにより、スイッチ１０３を非導通状態とし、基準電圧生成回路１０１へ電
源の供給を停止することができるため、基準電圧生成回路１０１で消費される電力を削減
することができる。
本実施の形態では、スイッチ１１１及びスイッチ１１３が、酸化物半導体を用いたトラン
ジスタである場合について説明したが、スイッチ１０３が、酸化物半導体を用いたトラン
ジスタであってもよい。
ジスタである場合について説明したが、スイッチ１０３が、酸化物半導体を用いたトラン
ジスタであってもよい。
また、スイッチ１０３、スイッチ１１１、及びスイッチ１１３として用いるトランジスタ
は、酸化物半導体層を挟んで上下に２つのゲートを有するトランジスタとしてもよい。ス
イッチ１０３の場合は、一方のゲートに制御信号ＳＥＬ１を入力し、他方のゲートには、
別の制御信号を入力することができる。また、スイッチ１１１及びスイッチ１１３の場合
は、一方のゲートに制御信号ＳＥＬ２を入力し、他方のゲートには、別の制御信号を入力
することができる。別の制御信号は、一定の電位の信号であってもよい。一定の電位は、
低電源電位や高電源電位であってもよい。なお、２つのゲートを電気的に接続し、制御信
号を入力してもよい。他方のゲートに入力する信号によって、トランジスタのしきい値電
圧等を制御することが可能である。また、トランジスタのオフ電流を更に低減することも
可能である。
は、酸化物半導体層を挟んで上下に２つのゲートを有するトランジスタとしてもよい。ス
イッチ１０３の場合は、一方のゲートに制御信号ＳＥＬ１を入力し、他方のゲートには、
別の制御信号を入力することができる。また、スイッチ１１１及びスイッチ１１３の場合
は、一方のゲートに制御信号ＳＥＬ２を入力し、他方のゲートには、別の制御信号を入力
することができる。別の制御信号は、一定の電位の信号であってもよい。一定の電位は、
低電源電位や高電源電位であってもよい。なお、２つのゲートを電気的に接続し、制御信
号を入力してもよい。他方のゲートに入力する信号によって、トランジスタのしきい値電
圧等を制御することが可能である。また、トランジスタのオフ電流を更に低減することも
可能である。
また、本実施の形態では、制御信号ＳＥＬ１および制御信号ＳＥＬ２が異なる信号である
場合について説明したが、制御信号ＳＥＬ１および制御信号ＳＥＬ２を同じ信号としても
よい。
場合について説明したが、制御信号ＳＥＬ１および制御信号ＳＥＬ２を同じ信号としても
よい。
基準電圧生成回路１０１、分圧回路１０２、オペアンプ１０４をトランジスタを用いて構
成する場合に、当該トランジスタは、酸化物半導体以外の半導体でなる層または基板にチ
ャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコ
ン基板にチャネルが形成されるトランジスタとすることができる。
成する場合に、当該トランジスタは、酸化物半導体以外の半導体でなる層または基板にチ
ャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコ
ン基板にチャネルが形成されるトランジスタとすることができる。
図３に、図１に示す信号処理回路をより詳細に示す。
基準電圧生成回路１０１は、トランジスタ１３１〜１３４、及び抵抗素子１３５で構成さ
れる。トランジスタ１３１およびトランジスタ１３２は、ｐチャネル型トランジスタであ
り、トランジスタ１３３およびトランジスタ１３４は、ｎチャネル型トランジスタである
。ノードａは、保持回路１０６におけるトランジスタ１１５のソースまたはドレインの一
方と接続されており、ノードｂは、分圧回路１０２におけるトランジスタ１３６のゲート
と接続されている。また、基準電圧Ｖａは、ノードａにおける電圧であり、基準電圧Ｖｂ
は、ノードｂにおける電圧である。
れる。トランジスタ１３１およびトランジスタ１３２は、ｐチャネル型トランジスタであ
り、トランジスタ１３３およびトランジスタ１３４は、ｎチャネル型トランジスタである
。ノードａは、保持回路１０６におけるトランジスタ１１５のソースまたはドレインの一
方と接続されており、ノードｂは、分圧回路１０２におけるトランジスタ１３６のゲート
と接続されている。また、基準電圧Ｖａは、ノードａにおける電圧であり、基準電圧Ｖｂ
は、ノードｂにおける電圧である。
分圧回路１０２は、トランジスタ１３６および抵抗素子１３７で構成される。トランジス
タ１３６は、ｐチャネル型トランジスタである。トランジスタ１３６のソースまたはドレ
インの一方は、保持回路１０７におけるトランジスタ１１８のソースまたはドレインの一
方と接続されている。
タ１３６は、ｐチャネル型トランジスタである。トランジスタ１３６のソースまたはドレ
インの一方は、保持回路１０７におけるトランジスタ１１８のソースまたはドレインの一
方と接続されている。
オペアンプ１０４は、トランジスタ１３８〜１４１、トランジスタ１４３及び容量素子１
４４で構成される。トランジスタ１３８、トランジスタ１３９及びトランジスタ１４３は
、ｐチャネル型トランジスタである。また、トランジスタ１３８及びトランジスタ１３９
は、カレントミラー回路を構成する。また、トランジスタ１４０およびトランジスタ１４
１は、ｎチャネル型トランジスタであり、差動回路を構成する。また、トランジスタ１４
３及び容量素子１４４により、バッファ回路が構成される。
４４で構成される。トランジスタ１３８、トランジスタ１３９及びトランジスタ１４３は
、ｐチャネル型トランジスタである。また、トランジスタ１３８及びトランジスタ１３９
は、カレントミラー回路を構成する。また、トランジスタ１４０およびトランジスタ１４
１は、ｎチャネル型トランジスタであり、差動回路を構成する。また、トランジスタ１４
３及び容量素子１４４により、バッファ回路が構成される。
なお、本実施の形態では、オペアンプを用いて信号処理回路を構成する例について示すが
、オペアンプに換えてコンパレータを用いて信号処理回路を構成しても良い。
、オペアンプに換えてコンパレータを用いて信号処理回路を構成しても良い。
バイアス回路１０５は、トランジスタ１１６及びトランジスタ１４２を有する。トランジ
スタ１１６及びトランジスタ１４２は、ｎチャネル型トランジスタである。
スタ１１６及びトランジスタ１４２は、ｎチャネル型トランジスタである。
本実施の形態に示す信号処理回路では、基準電圧生成回路１０１と、バイアス回路１０５
との間に、保持回路１０６を接続することにより、保持回路１０６において、基準電圧生
成回路１０１から出力された基準電圧Ｖａを保持することができる。また、分圧回路１０
２と、オペアンプ１０４との間に、保持回路１０７を接続することにより、保持回路１０
７において、分圧回路１０２から出力された参照電圧Ｖｒｅｆを保持することができる。
これにより、保持回路１０６で基準電圧Ｖａが保持され、保持回路１０７で参照電圧Ｖｒ
ｅｆが保持されている期間においては、基準電圧生成回路１０１の動作を停止することが
できるため、基準電圧生成回路１０１で消費される電力を削減することができる。よって
、信号処理回路で消費される電力を低減することができる。
との間に、保持回路１０６を接続することにより、保持回路１０６において、基準電圧生
成回路１０１から出力された基準電圧Ｖａを保持することができる。また、分圧回路１０
２と、オペアンプ１０４との間に、保持回路１０７を接続することにより、保持回路１０
７において、分圧回路１０２から出力された参照電圧Ｖｒｅｆを保持することができる。
これにより、保持回路１０６で基準電圧Ｖａが保持され、保持回路１０７で参照電圧Ｖｒ
ｅｆが保持されている期間においては、基準電圧生成回路１０１の動作を停止することが
できるため、基準電圧生成回路１０１で消費される電力を削減することができる。よって
、信号処理回路で消費される電力を低減することができる。
本実施の形態に示す信号処理回路は、例えば、ＡＣ−ＤＣコンバータ、センサ等に適用す
ることができる。オペアンプやコンパレータ等のアナログ回路を用いて、一定の電圧や、
信号を出力し続ける必要がある回路においては、特に有用である。
ることができる。オペアンプやコンパレータ等のアナログ回路を用いて、一定の電圧や、
信号を出力し続ける必要がある回路においては、特に有用である。
本実施の形態は、他の実施の形態と適宜組み合わせて適用することができる。
（実施の形態２）
本実施の形態では、本発明の一態様に係る信号処理回路の他の一形態について、図４乃至
図６を参照して説明する。
本実施の形態では、本発明の一態様に係る信号処理回路の他の一形態について、図４乃至
図６を参照して説明する。
図４に、信号処理回路のブロック図を示す。図４に示す信号処理回路は、基準電圧生成回
路１０１と、分圧回路１０２と、スイッチ１０３と、オペアンプ１０４と、保持回路１０
７と、バイアス回路１０９と、保持回路１０８と、で構成されている。
路１０１と、分圧回路１０２と、スイッチ１０３と、オペアンプ１０４と、保持回路１０
７と、バイアス回路１０９と、保持回路１０８と、で構成されている。
基準電圧生成回路１０１は、第１の電源電圧Ｖ１が供給される第１の端子と、第２の電源
電圧Ｖ２が供給される第２の端子との間に接続され、バイアス回路１０９及び分圧回路１
０２に基準電圧Ｖｂを出力する。第１の電源電圧Ｖ１は、例えばＶＤＤとし、第２の電源
電圧Ｖ２は、ＧＮＤとする。
電圧Ｖ２が供給される第２の端子との間に接続され、バイアス回路１０９及び分圧回路１
０２に基準電圧Ｖｂを出力する。第１の電源電圧Ｖ１は、例えばＶＤＤとし、第２の電源
電圧Ｖ２は、ＧＮＤとする。
分圧回路１０２は、第１の端子と、第２の端子との間に接続され、基準電圧Ｖｂを分圧し
て、オペアンプ１０４の非反転入力端子に参照電圧Ｖｒｅｆを出力する。
て、オペアンプ１０４の非反転入力端子に参照電圧Ｖｒｅｆを出力する。
スイッチ１０３は、第１の端子と、基準電圧生成回路１０１との間に接続され、制御信号
ＳＥＬ１に応じて、導通状態または非導通状態となる。スイッチ１０３が導通状態の場合
は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１に供給し、非導通状態
の場合は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１に供給すること
を停止する。
ＳＥＬ１に応じて、導通状態または非導通状態となる。スイッチ１０３が導通状態の場合
は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１に供給し、非導通状態
の場合は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１に供給すること
を停止する。
オペアンプ１０４は、非反転入力端子に参照電圧Ｖｒｅｆが入力され、出力端子から出力
電圧Ｖｏｕｔを出力し、また、出力電圧Ｖｏｕｔの一部を、反転入力端子に帰還させてい
る。
電圧Ｖｏｕｔを出力し、また、出力電圧Ｖｏｕｔの一部を、反転入力端子に帰還させてい
る。
バイアス回路１０９は、第１の端子と、オペアンプ１０４との間に接続され、オペアンプ
１０４にバイアス電流を供給する。
１０４にバイアス電流を供給する。
保持回路１０８は、基準電圧生成回路１０１と、バイアス回路１０９との間に接続される
。また、保持回路１０８は、スイッチ１１９および容量素子１２０を有し、スイッチ１１
９の一端は、基準電圧生成回路１０１に接続され、他端は、容量素子１２０の一対の電極
の一方と、バイアス回路１０９と、に接続される。容量素子１２０の一対の電極の他方は
、第１の端子と接続される。ここで、スイッチ１１９の他端と、容量素子１２０の一対の
電極の一方と、バイアス回路１０９と、が接続された接続点をノードＣとする。
。また、保持回路１０８は、スイッチ１１９および容量素子１２０を有し、スイッチ１１
９の一端は、基準電圧生成回路１０１に接続され、他端は、容量素子１２０の一対の電極
の一方と、バイアス回路１０９と、に接続される。容量素子１２０の一対の電極の他方は
、第１の端子と接続される。ここで、スイッチ１１９の他端と、容量素子１２０の一対の
電極の一方と、バイアス回路１０９と、が接続された接続点をノードＣとする。
スイッチ１１９は、制御信号ＳＥＬ２に応じて、導通状態または非導通状態となる。スイ
ッチ１１９が導通状態の場合は、基準電圧生成回路１０１から出力された基準電圧Ｖｂを
、バイアス回路１０９に供給し、スイッチ１１９が非導通状態の場合は、基準電圧生成回
路１０１から出力された基準電圧ＶｂをノードＣにおいて保持する。
ッチ１１９が導通状態の場合は、基準電圧生成回路１０１から出力された基準電圧Ｖｂを
、バイアス回路１０９に供給し、スイッチ１１９が非導通状態の場合は、基準電圧生成回
路１０１から出力された基準電圧ＶｂをノードＣにおいて保持する。
保持回路１０７の構成については、実施の形態１と同様であるため、詳細な説明は省略す
る。
る。
図５に、図４に示す信号処理回路におけるバイアス回路１０９、及び保持回路１０８の一
例を示す。
例を示す。
バイアス回路１０９は、例えば、基準電圧生成回路１０１から出力された基準電圧Ｖｂに
応じて、オン状態またはオフ状態となるトランジスタ１２１を用いる。トランジスタ１２
１は、ノードＣにおける電圧がトランジスタ１２１のしきい値電圧以上であれば、オン状
態となり、オペアンプ１０４に、バイアス電流を供給し、ノードＣにおける電圧がトラン
ジスタ１２１のしきい値電圧より低ければ、オフ状態となり、オペアンプ１０４に、バイ
アス電流を供給することを停止する。なお、図５においては、トランジスタ１２１は、ｐ
チャネル型トランジスタとする。
応じて、オン状態またはオフ状態となるトランジスタ１２１を用いる。トランジスタ１２
１は、ノードＣにおける電圧がトランジスタ１２１のしきい値電圧以上であれば、オン状
態となり、オペアンプ１０４に、バイアス電流を供給し、ノードＣにおける電圧がトラン
ジスタ１２１のしきい値電圧より低ければ、オフ状態となり、オペアンプ１０４に、バイ
アス電流を供給することを停止する。なお、図５においては、トランジスタ１２１は、ｐ
チャネル型トランジスタとする。
保持回路１０８において、スイッチ１１９は、例えば、制御信号ＳＥＬ２に応じて、オン
状態またはオフ状態となるトランジスタ１２２を用いる。また、トランジスタ１２２とし
て、オフ電流が著しく小さいトランジスタを用いる。なお、オフ電流が著しく小さいトラ
ンジスタとしては、図２に示すトランジスタ１１８と同様のトランジスタを用いることが
できる。
状態またはオフ状態となるトランジスタ１２２を用いる。また、トランジスタ１２２とし
て、オフ電流が著しく小さいトランジスタを用いる。なお、オフ電流が著しく小さいトラ
ンジスタとしては、図２に示すトランジスタ１１８と同様のトランジスタを用いることが
できる。
保持回路１０８におけるスイッチ１１９として、オフ電流が著しく小さいトランジスタ１
２２を用い、該トランジスタ１２２をオフ状態とすることで、容量素子１２０の一対の電
極のうちの一方の電圧を長期間にわたって保持することができる。すなわち、スイッチ１
１９が非導通状態の場合に、保持回路１０８におけるノードＣの電圧を長期間にわたって
保持することができる。
２２を用い、該トランジスタ１２２をオフ状態とすることで、容量素子１２０の一対の電
極のうちの一方の電圧を長期間にわたって保持することができる。すなわち、スイッチ１
１９が非導通状態の場合に、保持回路１０８におけるノードＣの電圧を長期間にわたって
保持することができる。
次に、図５に示す信号処理回路の動作について説明する。
まず、トランジスタ１１５に制御信号ＳＥＬ１を入力することにより、トランジスタ１１
５をオン状態として、第１の端子から第１の電源電圧Ｖ１を、基準電圧生成回路１０１に
供給する。トランジスタ１１５がｎｃｈ型トランジスタの場合は、制御信号ＳＥＬ１とし
てハイレベルを入力すればよく、ｐｃｈ型トランジスタの場合は、制御信号ＳＥＬ１とし
てローレベルを入力すればよい。なお、以下において、トランジスタ１１５、トランジス
タ１１８、及びトランジスタ１２２は、ｎｃｈ型トランジスタである場合について説明す
る。基準電圧生成回路１０１に第１の電源電圧Ｖ１が供給されることで、基準電圧生成回
路１０１が動作し、基準電圧Ｖｂを保持回路１０８と、分圧回路１０２に出力する。
５をオン状態として、第１の端子から第１の電源電圧Ｖ１を、基準電圧生成回路１０１に
供給する。トランジスタ１１５がｎｃｈ型トランジスタの場合は、制御信号ＳＥＬ１とし
てハイレベルを入力すればよく、ｐｃｈ型トランジスタの場合は、制御信号ＳＥＬ１とし
てローレベルを入力すればよい。なお、以下において、トランジスタ１１５、トランジス
タ１１８、及びトランジスタ１２２は、ｎｃｈ型トランジスタである場合について説明す
る。基準電圧生成回路１０１に第１の電源電圧Ｖ１が供給されることで、基準電圧生成回
路１０１が動作し、基準電圧Ｖｂを保持回路１０８と、分圧回路１０２に出力する。
また、分圧回路１０２では、基準電圧Ｖｂを分圧した参照電圧Ｖｒｅｆを保持回路１０７
に出力する。
に出力する。
また、制御信号ＳＥＬ２をハイレベルとして、トランジスタ１１８及びトランジスタ１２
２をオン状態とする。トランジスタ１２２がオン状態となることで、基準電圧生成回路１
０１から出力された基準電圧Ｖｂを、トランジスタ１２１に供給する。これにより、トラ
ンジスタ１２１がオン状態となり、第１の端子から、第１の電源電圧Ｖ１を、オペアンプ
１０４に供給する。また、トランジスタ１１８がオン状態となることで、分圧回路１０２
から出力された参照電圧Ｖｒｅｆを、オペアンプ１０４の非反転入力端子に出力する。こ
れにより、オペアンプ１０４が動作するため、出力端子から出力電圧Ｖｏｕｔを出力する
とともに、一部の出力電圧Ｖｏｕｔをオペアンプ１０４の反転入力端子に出力する。
２をオン状態とする。トランジスタ１２２がオン状態となることで、基準電圧生成回路１
０１から出力された基準電圧Ｖｂを、トランジスタ１２１に供給する。これにより、トラ
ンジスタ１２１がオン状態となり、第１の端子から、第１の電源電圧Ｖ１を、オペアンプ
１０４に供給する。また、トランジスタ１１８がオン状態となることで、分圧回路１０２
から出力された参照電圧Ｖｒｅｆを、オペアンプ１０４の非反転入力端子に出力する。こ
れにより、オペアンプ１０４が動作するため、出力端子から出力電圧Ｖｏｕｔを出力する
とともに、一部の出力電圧Ｖｏｕｔをオペアンプ１０４の反転入力端子に出力する。
図５に示す信号処理回路が定常状態（基準電圧Ｖｂがトランジスタ１２１に正常に供給さ
れている状態、参照電圧Ｖｒｅｆがオペアンプ１０４の非反転入力端子に正常に供給され
ている状態）となった後、制御信号ＳＥＬ２をローレベルとして、トランジスタ１１８及
びトランジスタ１２２をオフ状態とする。トランジスタ１１８及びトランジスタ１２２は
、オフ電流が著しく小さいトランジスタであるため、ノードＢにおける電圧（参照電圧Ｖ
ｒｅｆ）及びノードＣにおける電圧（基準電圧Ｖｂ）を、長期間にわたって保持すること
ができる。
れている状態、参照電圧Ｖｒｅｆがオペアンプ１０４の非反転入力端子に正常に供給され
ている状態）となった後、制御信号ＳＥＬ２をローレベルとして、トランジスタ１１８及
びトランジスタ１２２をオフ状態とする。トランジスタ１１８及びトランジスタ１２２は
、オフ電流が著しく小さいトランジスタであるため、ノードＢにおける電圧（参照電圧Ｖ
ｒｅｆ）及びノードＣにおける電圧（基準電圧Ｖｂ）を、長期間にわたって保持すること
ができる。
次に、制御信号ＳＥＬ１をローレベルとして、トランジスタ１１５をオフ状態とする。こ
れにより、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１へ供給すること
を停止する。基準電圧生成回路１０１に第１の電源電圧Ｖ１の供給が停止するため、基準
電圧生成回路１０１の動作が停止する。
れにより、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１へ供給すること
を停止する。基準電圧生成回路１０１に第１の電源電圧Ｖ１の供給が停止するため、基準
電圧生成回路１０１の動作が停止する。
図５に示す信号処理回路では、保持回路１０８に、オフ電流が著しく小さいトランジスタ
１２２を用いている。そのため、トランジスタ１２２をオフ状態とすることにより、ノー
ドＣにおける電圧（基準電圧Ｖｂ）を、長期間にわたって保持することができる。これに
より、基準電圧生成回路１０１の動作が停止しても、基準電圧Ｖｂを、トランジスタ１２
１に供給し続けることができる。同様に、保持回路１０７に、オフ電流が著しく小さいト
ランジスタ１１８を用いている。そのため、トランジスタ１１８をオフ状態とすることに
より、ノードＢにおける電圧（参照電圧Ｖｒｅｆ）を、長期間にわたって保持することが
できる。これにより、基準電圧生成回路１０１の動作が停止しても、参照電圧Ｖｒｅｆを
、オペアンプ１０４の非反転入力端子に供給し続けることができる。
１２２を用いている。そのため、トランジスタ１２２をオフ状態とすることにより、ノー
ドＣにおける電圧（基準電圧Ｖｂ）を、長期間にわたって保持することができる。これに
より、基準電圧生成回路１０１の動作が停止しても、基準電圧Ｖｂを、トランジスタ１２
１に供給し続けることができる。同様に、保持回路１０７に、オフ電流が著しく小さいト
ランジスタ１１８を用いている。そのため、トランジスタ１１８をオフ状態とすることに
より、ノードＢにおける電圧（参照電圧Ｖｒｅｆ）を、長期間にわたって保持することが
できる。これにより、基準電圧生成回路１０１の動作が停止しても、参照電圧Ｖｒｅｆを
、オペアンプ１０４の非反転入力端子に供給し続けることができる。
本発明の一態様では、スイッチ１１９として、酸化物半導体を用いたトランジスタ１２２
を用いているため、オフ電流を、１００ｙＡとすることができる。また、容量素子１２０
の容量を例えば１ｐＦとすると、ノードＣで基準電圧Ｖｂを保持できる期間は、１０７ｓ
ｅｃ（約１１５日）となる。
を用いているため、オフ電流を、１００ｙＡとすることができる。また、容量素子１２０
の容量を例えば１ｐＦとすると、ノードＣで基準電圧Ｖｂを保持できる期間は、１０７ｓ
ｅｃ（約１１５日）となる。
また、スイッチ１１３についても同様に、酸化物半導体を用いたトランジスタ１１８を用
いているため、オフ電流を１００ｙＡとすることができる。また、容量素子１１４の容量
を例えば、１ｐＦとすると、ノードＢで参照電圧Ｖｒｅｆを保持できる期間は１０７ｓｅ
ｃ（約１１５日）となる。
いているため、オフ電流を１００ｙＡとすることができる。また、容量素子１１４の容量
を例えば、１ｐＦとすると、ノードＢで参照電圧Ｖｒｅｆを保持できる期間は１０７ｓｅ
ｃ（約１１５日）となる。
したがって、１０７ｓｅｃ（約１１５日）の期間は、基準電圧生成回路１０１の動作を停
止することができる。また、１０７ｓｅｃ（約１１５日）の期間が経過するまえに、トラ
ンジスタ１１５を導通状態とし、基準電圧生成回路１０１に第１の電源電圧Ｖ１を供給し
、基準電圧生成回路１０１を動作させ、基準電圧Ｖｂを保持回路１０８、参照電圧Ｖｒｅ
ｆを保持回路１０７に出力すればよい。
止することができる。また、１０７ｓｅｃ（約１１５日）の期間が経過するまえに、トラ
ンジスタ１１５を導通状態とし、基準電圧生成回路１０１に第１の電源電圧Ｖ１を供給し
、基準電圧生成回路１０１を動作させ、基準電圧Ｖｂを保持回路１０８、参照電圧Ｖｒｅ
ｆを保持回路１０７に出力すればよい。
本発明の一態様では、スイッチ１１３、１１９として、チャネルが酸化物半導体膜に形成
されるトランジスタを用いている。例えば、スイッチ１１３と、容量素子１１４とが接続
されたノードＢの電位が一定に保たれた後、スイッチ１１３を非導通状態としても、スイ
ッチ１１３を介してリークする電荷量を、著しく小さく抑えることができる。
されるトランジスタを用いている。例えば、スイッチ１１３と、容量素子１１４とが接続
されたノードＢの電位が一定に保たれた後、スイッチ１１３を非導通状態としても、スイ
ッチ１１３を介してリークする電荷量を、著しく小さく抑えることができる。
そのため、保持回路１０８が有するスイッチ１１９を非導通状態とすることにより、基準
電圧生成回路１０１から出力された電圧を、スイッチ１１９と容量素子１２０とが接続さ
れたノードＣに保持することができる。また、保持回路１０７が有するスイッチ１１３を
非導通状態とすることにより、分圧回路１０２から出力された電圧を、スイッチ１１３と
容量素子１１４とが接続されたノードＢに保持することができる。
電圧生成回路１０１から出力された電圧を、スイッチ１１９と容量素子１２０とが接続さ
れたノードＣに保持することができる。また、保持回路１０７が有するスイッチ１１３を
非導通状態とすることにより、分圧回路１０２から出力された電圧を、スイッチ１１３と
容量素子１１４とが接続されたノードＢに保持することができる。
したがって、基準電圧生成回路１０１から、バイアス回路１０９やオペアンプ１０４へ電
圧を出力し続ける必要がなくなるため、基準電圧生成回路１０１を常時動作させる必要が
なくなる。これにより、トランジスタ１１５を非導通状態とし、基準電圧生成回路１０１
へ電源の供給を停止することができるため、基準電圧生成回路１０１で消費される電力を
削減することができる。
圧を出力し続ける必要がなくなるため、基準電圧生成回路１０１を常時動作させる必要が
なくなる。これにより、トランジスタ１１５を非導通状態とし、基準電圧生成回路１０１
へ電源の供給を停止することができるため、基準電圧生成回路１０１で消費される電力を
削減することができる。
本実施の形態では、スイッチ１１３及びスイッチ１１９が、酸化物半導体を用いたトラン
ジスタである場合について説明したが、スイッチ１０３が酸化物半導体を用いたトランジ
スタであってもよい。
ジスタである場合について説明したが、スイッチ１０３が酸化物半導体を用いたトランジ
スタであってもよい。
また、スイッチ１０３、スイッチ１１３、及びスイッチ１１９として用いるトランジスタ
は、酸化物半導体層を挟んで上下に２つのゲートを有するトランジスタとしてもよい。ス
イッチ１０３の場合は、一方のゲートに制御信号ＳＥＬ１を入力し、他方のゲートには、
別の制御信号を入力することができる。また、スイッチ１１３及びスイッチ１１９の場合
は、一方のゲートに制御信号ＳＥＬ２を入力し、他方のゲートには、別の制御信号を入力
することができる。別の制御信号は、一定の電位の信号であってもよい。一定の電位は、
低電源電位や高電源電位であってもよい。なお、２つのゲートを電気的に接続し、制御信
号を入力してもよい。他方のゲートに入力する信号によって、トランジスタのしきい値電
圧等を制御することが可能である。また、トランジスタのオフ電流を更に低減することも
可能である。
は、酸化物半導体層を挟んで上下に２つのゲートを有するトランジスタとしてもよい。ス
イッチ１０３の場合は、一方のゲートに制御信号ＳＥＬ１を入力し、他方のゲートには、
別の制御信号を入力することができる。また、スイッチ１１３及びスイッチ１１９の場合
は、一方のゲートに制御信号ＳＥＬ２を入力し、他方のゲートには、別の制御信号を入力
することができる。別の制御信号は、一定の電位の信号であってもよい。一定の電位は、
低電源電位や高電源電位であってもよい。なお、２つのゲートを電気的に接続し、制御信
号を入力してもよい。他方のゲートに入力する信号によって、トランジスタのしきい値電
圧等を制御することが可能である。また、トランジスタのオフ電流を更に低減することも
可能である。
また、本実施の形態では、制御信号ＳＥＬ１及び制御信号ＳＥＬ２が異なる信号である場
合について説明したが、制御信号ＳＥＬ１および制御信号ＳＥＬ２を同じ信号としてもよ
い。
合について説明したが、制御信号ＳＥＬ１および制御信号ＳＥＬ２を同じ信号としてもよ
い。
基準電圧生成回路１０１、分圧回路１０２、オペアンプ１０４をトランジスタを用いて構
成する場合に、当該トランジスタは、酸化物半導体以外の半導体でなる層または基板にチ
ャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコ
ン基板にチャネルが形成されるトランジスタとすることができる。
成する場合に、当該トランジスタは、酸化物半導体以外の半導体でなる層または基板にチ
ャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコ
ン基板にチャネルが形成されるトランジスタとすることができる。
図６に、図４に示す信号処理回路をより詳細に示す。
基準電圧生成回路１０１は、トランジスタ１３１〜１３４、及び抵抗素子１３５で構成さ
れる。ノードｂは、分圧回路１０２におけるトランジスタ１３６のゲートと、保持回路１
０８におけるトランジスタ１２２のソースまたはドレインの一方と接続されている。また
、基準電圧Ｖｂは、ノードｂにおける電圧である。
れる。ノードｂは、分圧回路１０２におけるトランジスタ１３６のゲートと、保持回路１
０８におけるトランジスタ１２２のソースまたはドレインの一方と接続されている。また
、基準電圧Ｖｂは、ノードｂにおける電圧である。
分圧回路１０２は、トランジスタ１３６および抵抗素子１３７で構成される。トランジス
タ１３６のソースまたはドレインの一方は、保持回路１０７におけるトランジスタ１１８
のソースまたはドレインの一方と接続されている。
タ１３６のソースまたはドレインの一方は、保持回路１０７におけるトランジスタ１１８
のソースまたはドレインの一方と接続されている。
オペアンプ１０４は、トランジスタ１３８〜１４１、トランジスタ１４３、及び容量素子
１４４で構成される。トランジスタ１３８及びトランジスタ１３９は、差動回路を構成す
る。また、トランジスタ１４０及びトランジスタ１４１は、カレントミラー回路を構成す
る。また、トランジスタ１４３及び容量素子１４４により、バッファ回路が構成される。
１４４で構成される。トランジスタ１３８及びトランジスタ１３９は、差動回路を構成す
る。また、トランジスタ１４０及びトランジスタ１４１は、カレントミラー回路を構成す
る。また、トランジスタ１４３及び容量素子１４４により、バッファ回路が構成される。
なお、本実施の形態では、オペアンプを用いて信号処理回路を構成する例について示すが
、オペアンプに換えてコンパレータを用いて信号処理回路を構成してもよい。
、オペアンプに換えてコンパレータを用いて信号処理回路を構成してもよい。
バイアス回路１０９は、トランジスタ１２１及びトランジスタ１４５を有する。トランジ
スタ１２１及びトランジスタ１４５は、ｐチャネル型トランジスタである。
スタ１２１及びトランジスタ１４５は、ｐチャネル型トランジスタである。
図４乃至図６に示す信号処理回路では、基準電圧生成回路１０１と、バイアス回路１０９
との間に、保持回路１０８を接続することにより、保持回路１０８において、基準電圧生
成回路１０１から出力された基準電圧Ｖｂを保持することができる。また、分圧回路１０
２と、オペアンプ１０４との間に、保持回路１０７を接続することにより、保持回路１０
７において、分圧回路１０２から出力された参照電圧Ｖｒｅｆを保持することができる。
これにより、保持回路１０８で基準電圧Ｖｂが保持され、保持回路１０７で参照電圧Ｖｒ
ｅｆが保持されている期間においては、基準電圧生成回路１０１の動作を停止することが
できるため、基準電圧生成回路１０１で消費される電力を削減することができる。よって
、信号処理回路で消費される電力を低減することができる。
との間に、保持回路１０８を接続することにより、保持回路１０８において、基準電圧生
成回路１０１から出力された基準電圧Ｖｂを保持することができる。また、分圧回路１０
２と、オペアンプ１０４との間に、保持回路１０７を接続することにより、保持回路１０
７において、分圧回路１０２から出力された参照電圧Ｖｒｅｆを保持することができる。
これにより、保持回路１０８で基準電圧Ｖｂが保持され、保持回路１０７で参照電圧Ｖｒ
ｅｆが保持されている期間においては、基準電圧生成回路１０１の動作を停止することが
できるため、基準電圧生成回路１０１で消費される電力を削減することができる。よって
、信号処理回路で消費される電力を低減することができる。
次に、本発明の一態様に係る信号処理回路の他の一形態について、図７および図８を参照
して説明する。
して説明する。
図７に、信号処理回路のブロック図を示す。図７に示す信号処理回路は、基準電圧生成回
路１０１と、分圧回路１０２と、スイッチ１０３と、オペアンプ１０４と、バイアス回路
１０５と、保持回路１０６、保持回路１０７、保持回路１０８と、バイアス回路１０９と
、で構成されている。
路１０１と、分圧回路１０２と、スイッチ１０３と、オペアンプ１０４と、バイアス回路
１０５と、保持回路１０６、保持回路１０７、保持回路１０８と、バイアス回路１０９と
、で構成されている。
基準電圧生成回路１０１は、第１の電源電圧Ｖ１が供給される第１の端子と、第２の電源
電圧Ｖ２が供給される第２の端子との間に接続され、バイアス回路１０５に基準電圧Ｖａ
、並びに分圧回路１０２及び保持回路１０８に基準電圧Ｖｂを出力する。第１の電源電圧
Ｖ１は、例えばＶＤＤとし、第２の電源電圧Ｖ２は、ＧＮＤとする。
電圧Ｖ２が供給される第２の端子との間に接続され、バイアス回路１０５に基準電圧Ｖａ
、並びに分圧回路１０２及び保持回路１０８に基準電圧Ｖｂを出力する。第１の電源電圧
Ｖ１は、例えばＶＤＤとし、第２の電源電圧Ｖ２は、ＧＮＤとする。
分圧回路１０２は、第１の端子と、第２の端子との間に接続され、基準電圧Ｖｂを分圧し
て、オペアンプ１０４の非反転入力端子に参照電圧Ｖｒｅｆを出力する。
て、オペアンプ１０４の非反転入力端子に参照電圧Ｖｒｅｆを出力する。
スイッチ１０３は、第１の端子と、基準電圧生成回路１０１との間に接続され、制御信号
ＳＥＬ１に応じて、導通状態または非導通状態となる。スイッチ１０３が導通状態の場合
は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１に供給し、非導通状態
の場合は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１に供給すること
を停止する。
ＳＥＬ１に応じて、導通状態または非導通状態となる。スイッチ１０３が導通状態の場合
は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１に供給し、非導通状態
の場合は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１０１に供給すること
を停止する。
オペアンプ１０４は、非反転入力端子に参照電圧Ｖｒｅｆが入力され、出力端子から出力
電圧Ｖｏｕｔを出力し、また、出力電圧Ｖｏｕｔの一部を、反転入力端子に帰還させてい
る。
電圧Ｖｏｕｔを出力し、また、出力電圧Ｖｏｕｔの一部を、反転入力端子に帰還させてい
る。
第１の端子と、オペアンプ１０４との間に、バイアス回路１０９が接続され、第２の端子
と、オペアンプ１０４との間にバイアス回路１０５が接続されている。バイアス回路１０
９及びバイアス回路１０５のそれぞれは、オペアンプ１０４にバイアス電流を供給する。
と、オペアンプ１０４との間にバイアス回路１０５が接続されている。バイアス回路１０
９及びバイアス回路１０５のそれぞれは、オペアンプ１０４にバイアス電流を供給する。
保持回路１０６は、図１に示す信号処理回路と同様に、基準電圧生成回路１０１と、バイ
アス回路１０５との間に接続され、保持回路１０７は、図１に示す信号処理回路と同様に
、分圧回路１０２と、オペアンプ１０４の非反転入力端子との間に接続され、保持回路１
０８は、図４に示す信号処理回路と同様に、基準電圧生成回路１０１と、バイアス回路１
０９との間に接続される。
アス回路１０５との間に接続され、保持回路１０７は、図１に示す信号処理回路と同様に
、分圧回路１０２と、オペアンプ１０４の非反転入力端子との間に接続され、保持回路１
０８は、図４に示す信号処理回路と同様に、基準電圧生成回路１０１と、バイアス回路１
０９との間に接続される。
保持回路１０６、保持回路１０７、及び保持回路１０８は、それぞれスイッチ及び容量素
子を有する。保持回路１０６、保持回路１０７、及び保持回路１０８が有するスイッチは
、制御信号ＳＥＬ２に応じて、導通状態または非導通状態となる。
子を有する。保持回路１０６、保持回路１０７、及び保持回路１０８が有するスイッチは
、制御信号ＳＥＬ２に応じて、導通状態または非導通状態となる。
保持回路１０６、保持回路１０７、及び保持回路１０８の詳細については、図１乃至図７
の記載を参酌できる。
の記載を参酌できる。
図８に、図７に示す信号処理回路におけるオペアンプ１０４、バイアス回路１０５、及び
バイアス回路１０９の一例を示す。
バイアス回路１０９の一例を示す。
オペアンプ１０４は、トランジスタ１５１〜トランジスタ１６２、抵抗素子１６３、及び
容量素子１６４で構成される。トランジスタ１５１〜１５６は、ｐチャネル型トランジス
タであり、１５７〜１６２は、ｎチャネル型トランジスタである。
容量素子１６４で構成される。トランジスタ１５１〜１５６は、ｐチャネル型トランジス
タであり、１５７〜１６２は、ｎチャネル型トランジスタである。
バイアス回路１０５ａは、トランジスタ１６５を有し、バイアス回路１０５ｂは、トラン
ジスタ１６６及びトランジスタ１６７を有する。トランジスタ１６５〜トランジスタ１６
７は、ｎチャネル型トランジスタである。
ジスタ１６６及びトランジスタ１６７を有する。トランジスタ１６５〜トランジスタ１６
７は、ｎチャネル型トランジスタである。
バイアス回路１０９は、トランジスタ１６８及びトランジスタ１６９を有する。トランジ
スタ１６８及びトランジスタ１６９は、ｐチャネル型トランジスタである。
スタ１６８及びトランジスタ１６９は、ｐチャネル型トランジスタである。
端子Ａは、図７に示す信号処理回路における保持回路１０６のノードＡに相当し、端子Ｂ
は、図７に示す信号処理回路における保持回路１０７のノードＢに相当し、端子Ｃは、図
７に示す信号処理回路における保持回路１０８のノードＣに相当する。
は、図７に示す信号処理回路における保持回路１０７のノードＢに相当し、端子Ｃは、図
７に示す信号処理回路における保持回路１０８のノードＣに相当する。
図７及び図８に示す信号処理回路では、基準電圧生成回路１０１と、バイアス回路１０５
ａとの間に、保持回路１０６を接続することにより、保持回路１０６において、基準電圧
生成回路１０１から出力された基準電圧Ｖａを保持することができる。また、分圧回路１
０２と、オペアンプ１０４との間に、保持回路１０７を接続することにより、保持回路１
０７において、分圧回路１０２から出力された参照電圧Ｖｒｅｆを保持することができる
。また、基準電圧生成回路１０１と、バイアス回路１０９との間に、保持回路１０８を接
続することにより、保持回路１０８において、基準電圧生成回路１０１から出力された基
準電圧Ｖｂを保持することができる。
ａとの間に、保持回路１０６を接続することにより、保持回路１０６において、基準電圧
生成回路１０１から出力された基準電圧Ｖａを保持することができる。また、分圧回路１
０２と、オペアンプ１０４との間に、保持回路１０７を接続することにより、保持回路１
０７において、分圧回路１０２から出力された参照電圧Ｖｒｅｆを保持することができる
。また、基準電圧生成回路１０１と、バイアス回路１０９との間に、保持回路１０８を接
続することにより、保持回路１０８において、基準電圧生成回路１０１から出力された基
準電圧Ｖｂを保持することができる。
これにより、保持回路１０６で基準電圧Ｖａが保持され、保持回路１０７で参照電圧Ｖｒ
ｅｆが保持され、保持回路１０８で基準電圧Ｖｂが保持されている期間においては、基準
電圧生成回路１０１の動作を停止することができるため、基準電圧生成回路１０１で消費
される電力を削減することができる。よって、信号処理回路で消費される電力を低減する
ことができる。
ｅｆが保持され、保持回路１０８で基準電圧Ｖｂが保持されている期間においては、基準
電圧生成回路１０１の動作を停止することができるため、基準電圧生成回路１０１で消費
される電力を削減することができる。よって、信号処理回路で消費される電力を低減する
ことができる。
本実施の形態に示す信号処理回路は、例えば、ＡＣ−ＤＣコンバータ、センサ等に適用す
ることができる。オペアンプやコンパレータ等のアナログ回路を用いて、一定の電圧や、
信号を出力し続ける必要がある回路においては、特に有用である。
ることができる。オペアンプやコンパレータ等のアナログ回路を用いて、一定の電圧や、
信号を出力し続ける必要がある回路においては、特に有用である。
本実施の形態は、他の実施の形態と適宜組み合わせて適用することができる。
（実施の形態３）
本実施の形態では、本発明の一態様に係る信号処理回路の他の一形態について、図１１を
参照して説明する。
本実施の形態では、本発明の一態様に係る信号処理回路の他の一形態について、図１１を
参照して説明する。
図１１に、信号処理回路の回路図を示す。図１１に示す信号処理回路は、基準電圧生成回
路１９０と、オペアンプ１０４と、保持回路１０７と、保持回路１７１と、トランジスタ
１７２と、抵抗素子１７３、１７４と、で構成されている。
路１９０と、オペアンプ１０４と、保持回路１０７と、保持回路１７１と、トランジスタ
１７２と、抵抗素子１７３、１７４と、で構成されている。
本実施の形態では、図１１に示す基準電圧生成回路１９０の構成が、他の実施の形態に示
す基準電圧生成回路１０１の構成と一部異なる。図１１に示す基準電圧生成回路１９０は
、保持回路１７５と、スイッチ１７６と、抵抗素子１７７と、トランジスタ１７８、１７
９と、を有する。保持回路１７５は、スイッチ１８０と、容量素子１８１と、を有する。
また、基準電圧生成回路１９０は、第１の電源電圧Ｖ１が供給される第１の端子と、第２
の電源電圧Ｖ２が供給される第２の端子との間に接続され、保持回路１０７に参照電圧Ｖ
ｒｅｆを出力する。
す基準電圧生成回路１０１の構成と一部異なる。図１１に示す基準電圧生成回路１９０は
、保持回路１７５と、スイッチ１７６と、抵抗素子１７７と、トランジスタ１７８、１７
９と、を有する。保持回路１７５は、スイッチ１８０と、容量素子１８１と、を有する。
また、基準電圧生成回路１９０は、第１の電源電圧Ｖ１が供給される第１の端子と、第２
の電源電圧Ｖ２が供給される第２の端子との間に接続され、保持回路１０７に参照電圧Ｖ
ｒｅｆを出力する。
スイッチ１７６は、第１の端子と、抵抗素子１７７の端子の一方との間に接続され、制御
信号ＳＥＬ３に応じて、導通状態または非導通状態となる。スイッチ１７６が導通状態の
場合は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１９０に供給し、非導通
状態の場合は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１９０に供給する
ことを停止する。
信号ＳＥＬ３に応じて、導通状態または非導通状態となる。スイッチ１７６が導通状態の
場合は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１９０に供給し、非導通
状態の場合は、第１の端子から第１の電源電圧Ｖ１を基準電圧生成回路１９０に供給する
ことを停止する。
抵抗素子１７７の端子の他方は、トランジスタ１７８のソース又はドレインの一方と、ゲ
ートと、スイッチ１８０の一端と電気的に接続される。また、スイッチ１８０の他端は、
容量素子１８１の一対の電極のうちの一方と、トランジスタ１７９のゲートと、電気的に
接続される。トランジスタ１７９のソースまたはドレインの一方は、第１の端子に電気的
に接続される。また、トランジスタ１７８のソース又はドレインの他方と、容量素子１８
１の一対の電極のうちの他方と、トランジスタ１７９のソース又はドレインの他方は、第
２の端子と電気的に接続される。
ートと、スイッチ１８０の一端と電気的に接続される。また、スイッチ１８０の他端は、
容量素子１８１の一対の電極のうちの一方と、トランジスタ１７９のゲートと、電気的に
接続される。トランジスタ１７９のソースまたはドレインの一方は、第１の端子に電気的
に接続される。また、トランジスタ１７８のソース又はドレインの他方と、容量素子１８
１の一対の電極のうちの他方と、トランジスタ１７９のソース又はドレインの他方は、第
２の端子と電気的に接続される。
保持回路１７５は、スイッチ１８０及び容量素子１８１を有する。保持回路１７５におい
て、スイッチ１８０は、例えば、制御信号ＳＥＬ４に応じて、オン状態またはオフ状態と
なるトランジスタを用いる。また、当該トランジスタとして、オフ電流が著しく小さいト
ランジスタを用いる。
て、スイッチ１８０は、例えば、制御信号ＳＥＬ４に応じて、オン状態またはオフ状態と
なるトランジスタを用いる。また、当該トランジスタとして、オフ電流が著しく小さいト
ランジスタを用いる。
保持回路１７５におけるスイッチ１８０として、オフ電流が著しく小さいトランジスタを
用い、該トランジスタをオフ状態とすることで、容量素子１８１の一対の電極のうち一方
の電圧を長期間にわたって保持することができる。すなわち、スイッチ１８０が非導通状
態の場合に、保持回路１７５における参照電圧Ｖｒｅｆを長期間にわたって保持すること
ができる。
用い、該トランジスタをオフ状態とすることで、容量素子１８１の一対の電極のうち一方
の電圧を長期間にわたって保持することができる。すなわち、スイッチ１８０が非導通状
態の場合に、保持回路１７５における参照電圧Ｖｒｅｆを長期間にわたって保持すること
ができる。
オペアンプ１０４は、反転入力端子に参照電圧Ｖｒｅｆが入力され、非反転入力端子は、
保持回路１７１と接続され、出力端子は、トランジスタ１７２のゲートと接続される。
保持回路１７１と接続され、出力端子は、トランジスタ１７２のゲートと接続される。
また、トランジスタ１７２のソース又はドレインの一方は、第１の端子と接続され、ソー
ス又はドレインの他方は、抵抗素子１７３の端子の一方と、出力端子と接続される。出力
端子から出力電圧Ｖｏｕｔが出力される。また、抵抗素子１７３の端子の他方は、抵抗素
子１７４の端子の一方と接続され、抵抗素子１７４の端子の他方は、第２の端子と接続さ
れる。
ス又はドレインの他方は、抵抗素子１７３の端子の一方と、出力端子と接続される。出力
端子から出力電圧Ｖｏｕｔが出力される。また、抵抗素子１７３の端子の他方は、抵抗素
子１７４の端子の一方と接続され、抵抗素子１７４の端子の他方は、第２の端子と接続さ
れる。
保持回路１７１は、スイッチ１８２及び容量素子１８３を有する。保持回路１７１におい
て、スイッチ１８２は、例えば、制御信号ＳＥＬ５に応じて、オン状態またはオフ状態と
なるトランジスタを用いる。また、当該トランジスタとして、オフ電流が著しく小さいト
ランジスタを用いる。
て、スイッチ１８２は、例えば、制御信号ＳＥＬ５に応じて、オン状態またはオフ状態と
なるトランジスタを用いる。また、当該トランジスタとして、オフ電流が著しく小さいト
ランジスタを用いる。
保持回路１７１におけるスイッチ１８２として、オフ電流が著しく小さいトランジスタを
用い、該トランジスタをオフ状態とすることで、容量素子１８３の一対の電極のうち一方
の電圧を長期間にわたって保持することができる。すなわち、スイッチ１８２が非導通状
態の場合に、保持回路１７１におけるノードＤの電圧を長期間にわたって保持することが
できる。
用い、該トランジスタをオフ状態とすることで、容量素子１８３の一対の電極のうち一方
の電圧を長期間にわたって保持することができる。すなわち、スイッチ１８２が非導通状
態の場合に、保持回路１７１におけるノードＤの電圧を長期間にわたって保持することが
できる。
次に、図１１に示す信号処理回路の動作について説明する。
まず、スイッチ１７６に制御信号ＳＥＬ３を入力することにより、スイッチ１７６を導通
状態として、第１の端子から第１の電源電圧Ｖ１を、基準電圧生成回路１９０に供給する
。スイッチ１７６が、ｎｃｈ型トランジスタの場合は、制御信号ＳＥＬ３としてハイレベ
ルを入力すればよく、ｐｃｈ型トランジスタの場合は、制御信号ＳＥＬ３としてローレベ
ルを入力すればよい。なお、以下において、スイッチ１１３、スイッチ１８２、スイッチ
１７６、及びスイッチ１８０は、ｎｃｈ型トランジスタである場合について説明する。こ
のとき、制御信号ＳＥＬ４をハイレベルとして、スイッチ１８０を導通状態とすることに
より、参照電圧Ｖｒｅｆを保持回路１０７に出力する。
状態として、第１の端子から第１の電源電圧Ｖ１を、基準電圧生成回路１９０に供給する
。スイッチ１７６が、ｎｃｈ型トランジスタの場合は、制御信号ＳＥＬ３としてハイレベ
ルを入力すればよく、ｐｃｈ型トランジスタの場合は、制御信号ＳＥＬ３としてローレベ
ルを入力すればよい。なお、以下において、スイッチ１１３、スイッチ１８２、スイッチ
１７６、及びスイッチ１８０は、ｎｃｈ型トランジスタである場合について説明する。こ
のとき、制御信号ＳＥＬ４をハイレベルとして、スイッチ１８０を導通状態とすることに
より、参照電圧Ｖｒｅｆを保持回路１０７に出力する。
制御信号ＳＥＬ２をハイレベルとして、スイッチ１１３を導通状態とすることで、基準電
圧生成回路１９０から出力された参照電圧Ｖｒｅｆを、オペアンプ１０４の反転入力端子
に出力する。これにより、オペアンプ１０４が動作するため、出力端子から出力した電圧
をトランジスタ１７２のゲートに入力する。
圧生成回路１９０から出力された参照電圧Ｖｒｅｆを、オペアンプ１０４の反転入力端子
に出力する。これにより、オペアンプ１０４が動作するため、出力端子から出力した電圧
をトランジスタ１７２のゲートに入力する。
図１１に示す信号処理回路が定常状態（参照電圧Ｖｒｅｆがオペアンプの反転入力端子に
正常に供給されている状態）となった後、制御信号ＳＥＬ４をローレベルとして、スイッ
チ１８０を非導通状態とする。スイッチ１８０として、オフ電流が著しく小さいトランジ
スタを用いることにより、参照電圧Ｖｒｅｆを、長期間にわたって保持することができる
。
正常に供給されている状態）となった後、制御信号ＳＥＬ４をローレベルとして、スイッ
チ１８０を非導通状態とする。スイッチ１８０として、オフ電流が著しく小さいトランジ
スタを用いることにより、参照電圧Ｖｒｅｆを、長期間にわたって保持することができる
。
参照電圧Ｖｒｅｆを、長期間にわたって保持することができるため、基準電圧生成回路１
９０に、第１の端子から第１の電源電圧Ｖ１を供給する必要はなくなる。そのため、制御
信号ＳＥＬ３をローレベルとすることにより、スイッチ１７６を非導通状態とすることが
できる。
９０に、第１の端子から第１の電源電圧Ｖ１を供給する必要はなくなる。そのため、制御
信号ＳＥＬ３をローレベルとすることにより、スイッチ１７６を非導通状態とすることが
できる。
また、図１１に示す信号処理回路においては、出力（ＶＯＵＴ）側の負荷変動が生じても
、ＶＯＵＴノードの電位が一定となるように、オペアンプ１０４に帰還部を設けてフィー
ドバック制御を行う場合がある。しかしながら、オペアンプ１０４も定常的に電流を消費
するため、フィードバックが不要な場合（例えば、出力側で生じる負荷変動が小さい場合
）には、帰還入力部の電圧を固定するように、保持回路１７１におけるスイッチ１８２を
非導通状態とする。また、保持回路１７１におけるスイッチ１８２を非導通状態とする場
合には、保持回路１０７におけるスイッチ１１３を非導通状態とする必要がある。これに
より、フィードバックが不要な場合に、オペアンプ１０４において消費される電力をさら
に低減することができる。
、ＶＯＵＴノードの電位が一定となるように、オペアンプ１０４に帰還部を設けてフィー
ドバック制御を行う場合がある。しかしながら、オペアンプ１０４も定常的に電流を消費
するため、フィードバックが不要な場合（例えば、出力側で生じる負荷変動が小さい場合
）には、帰還入力部の電圧を固定するように、保持回路１７１におけるスイッチ１８２を
非導通状態とする。また、保持回路１７１におけるスイッチ１８２を非導通状態とする場
合には、保持回路１０７におけるスイッチ１１３を非導通状態とする必要がある。これに
より、フィードバックが不要な場合に、オペアンプ１０４において消費される電力をさら
に低減することができる。
本実施の形態では、信号処理回路に分圧回路を設けない構成としたが、他の実施の形態で
示した信号処理回路と同様に、分圧回路を設ける構成としてもよい。例えば、図１１にお
いて、第１の端子と第２の端子との間に分圧回路を接続し、基準電圧生成回路１９０の参
照電圧Ｖｒｅｆが分圧回路に入力される構成とすればよい。このとき、分圧回路の出力は
、保持回路１０７と、オペアンプ１０４の出力端子に入力されるようにすればよい。
示した信号処理回路と同様に、分圧回路を設ける構成としてもよい。例えば、図１１にお
いて、第１の端子と第２の端子との間に分圧回路を接続し、基準電圧生成回路１９０の参
照電圧Ｖｒｅｆが分圧回路に入力される構成とすればよい。このとき、分圧回路の出力は
、保持回路１０７と、オペアンプ１０４の出力端子に入力されるようにすればよい。
本実施の形態は、他の実施の形態と適宜組み合わせて適用することができる。
（実施の形態４）
本実施の形態では、先の実施の形態に示す信号処理回路を適用することができる電源制御
装置の一例について、図９を参照して説明する。図９に示す電源制御装置３００は、端子
ＡＣ＿ＩＮ及び端子ＡＣ＿ＩＮＢより入力される交流信号を、端子ＡＣ＿ＯＵＴ及び端子
ＡＣ＿ＯＵＴＢから出力することで、外部装置へ電源の供給を行う。
本実施の形態では、先の実施の形態に示す信号処理回路を適用することができる電源制御
装置の一例について、図９を参照して説明する。図９に示す電源制御装置３００は、端子
ＡＣ＿ＩＮ及び端子ＡＣ＿ＩＮＢより入力される交流信号を、端子ＡＣ＿ＯＵＴ及び端子
ＡＣ＿ＯＵＴＢから出力することで、外部装置へ電源の供給を行う。
電源制御装置３００は、メインスイッチ３０１、サブスイッチ３０２、及びデータ処理装
置３０３を有する。電源制御装置３００は、他にも、整流回路３０４、ＡＣ／ＤＣコンバ
ータ３０５、ＤＣ／ＤＣコンバータ３０６、容量素子３０７、及び不揮発性メモリ３０８
を有する。データ処理装置３０３は、揮発性記憶部３０９、不揮発性記憶部３１０、及び
センサ３１１を有する。
置３０３を有する。電源制御装置３００は、他にも、整流回路３０４、ＡＣ／ＤＣコンバ
ータ３０５、ＤＣ／ＤＣコンバータ３０６、容量素子３０７、及び不揮発性メモリ３０８
を有する。データ処理装置３０３は、揮発性記憶部３０９、不揮発性記憶部３１０、及び
センサ３１１を有する。
メインスイッチ３０１は、導通状態となることで、端子ＡＣ＿ＩＮ及び端子ＡＣ＿ＩＮＢ
より入力される交流信号を、端子ＡＣ＿ＯＵＴ及び端子ＡＣ＿ＯＵＴＢから外部装置に出
力する。また、メインスイッチ３０１は、非導通状態となることで、端子ＡＣ＿ＩＮ及び
端子ＡＣ＿ＩＮＢより入力される交流信号を、端子ＡＣ＿ＯＵＴ及び端子ＡＣ＿ＯＵＴＢ
から外部装置に出力することを停止する。メインスイッチ３０１は、データ処理装置３０
３の制御により、外部装置の使用状況に応じて、導通状態または非導通状態を切り替える
。メインスイッチ３０１を非導通状態とすることで、外部装置の待機電力を削減すること
ができる。
より入力される交流信号を、端子ＡＣ＿ＯＵＴ及び端子ＡＣ＿ＯＵＴＢから外部装置に出
力する。また、メインスイッチ３０１は、非導通状態となることで、端子ＡＣ＿ＩＮ及び
端子ＡＣ＿ＩＮＢより入力される交流信号を、端子ＡＣ＿ＯＵＴ及び端子ＡＣ＿ＯＵＴＢ
から外部装置に出力することを停止する。メインスイッチ３０１は、データ処理装置３０
３の制御により、外部装置の使用状況に応じて、導通状態または非導通状態を切り替える
。メインスイッチ３０１を非導通状態とすることで、外部装置の待機電力を削減すること
ができる。
サブスイッチ３０２は、導通状態になることで端子ＡＣ＿ＩＮ及び端子ＡＣ＿ＩＮＢより
入力される交流信号を、整流回路３０４に出力する。また、サブスイッチ３０２は、非導
通状態になることで端子ＡＣ＿ＩＮ及び端子ＡＣ＿ＩＮＢより入力される交流信号を、整
流回路３０４に出力することを停止する。サブスイッチ３０２は、データ処理装置３０３
の制御により、導通状態または非導通状態が切り替えられる。
入力される交流信号を、整流回路３０４に出力する。また、サブスイッチ３０２は、非導
通状態になることで端子ＡＣ＿ＩＮ及び端子ＡＣ＿ＩＮＢより入力される交流信号を、整
流回路３０４に出力することを停止する。サブスイッチ３０２は、データ処理装置３０３
の制御により、導通状態または非導通状態が切り替えられる。
なお、本明細書で説明するメインスイッチ及びサブスイッチとしては、リレー回路のよう
に機械的に動作可能なスイッチや、サイリスタまたはパワートランジスタのように電気的
に動作可能なスイッチを用いることができる。
に機械的に動作可能なスイッチや、サイリスタまたはパワートランジスタのように電気的
に動作可能なスイッチを用いることができる。
整流回路３０４は、入力される交流信号を整流化するための回路である。
ＡＣ／ＤＣコンバータ３０５は、整流回路３０４で整流化されたリップルを含む信号を平
滑化して直流信号にし、力率を調整するための回路である。
滑化して直流信号にし、力率を調整するための回路である。
ＤＣ／ＤＣコンバータ３０６は、ＡＣ／ＤＣコンバータ３０５で変換された直流信号を、
データ処理装置３０３が動作可能な電圧の直流信号にするための回路である。
データ処理装置３０３が動作可能な電圧の直流信号にするための回路である。
容量素子３０７は、ＤＣ／ＤＣコンバータ３０６で得られるデータ処理装置３０３が動作
可能な電圧を保持するために設けられる。
可能な電圧を保持するために設けられる。
不揮発性メモリ３０８は、データ処理装置３０３で処理するデータまたはプログラムを記
憶するための回路である。なお不揮発性メモリ３０８が有するメモリ素子としては、フラ
ッシュメモリの他、強誘電体メモリ（ＦｅＲＡＭ）、磁気メモリ（ＭＲＡＭ）、相変化メ
モリ（ＰＲＡＭ）、電界誘起巨大抵抗変化を利用した抵抗変化型メモリ（ＲｅＲＡＭ）を
用いればよい。または電源の供給が停止してもデータの保持が可能なメモリ素子であれば
、他のメモリ素子でもよい。
憶するための回路である。なお不揮発性メモリ３０８が有するメモリ素子としては、フラ
ッシュメモリの他、強誘電体メモリ（ＦｅＲＡＭ）、磁気メモリ（ＭＲＡＭ）、相変化メ
モリ（ＰＲＡＭ）、電界誘起巨大抵抗変化を利用した抵抗変化型メモリ（ＲｅＲＡＭ）を
用いればよい。または電源の供給が停止してもデータの保持が可能なメモリ素子であれば
、他のメモリ素子でもよい。
データ処理装置３０３が有する揮発性記憶部３０９は、電源の供給が行われている際にデ
ータ処理装置３０３で演算を行い、該演算の結果または演算に用いるデータ、もしくはプ
ログラムを記憶する記憶回路である。該記憶回路は、データ処理装置３０３内の一時的な
データを記憶する機能を有するレジスタに相当する回路である。揮発性記憶部３０９は、
一例としては、フリップフロップで構成することができる。揮発性記憶部３０９での記憶
は、不揮発性記憶部３１０でのデータの記憶よりも高速に行う構成とすることが好ましい
。揮発性記憶部３０９でのデータの記憶を高速で行わせることで、データ処理装置３０３
の性能を向上させることができる。
ータ処理装置３０３で演算を行い、該演算の結果または演算に用いるデータ、もしくはプ
ログラムを記憶する記憶回路である。該記憶回路は、データ処理装置３０３内の一時的な
データを記憶する機能を有するレジスタに相当する回路である。揮発性記憶部３０９は、
一例としては、フリップフロップで構成することができる。揮発性記憶部３０９での記憶
は、不揮発性記憶部３１０でのデータの記憶よりも高速に行う構成とすることが好ましい
。揮発性記憶部３０９でのデータの記憶を高速で行わせることで、データ処理装置３０３
の性能を向上させることができる。
データ処理装置３０３が有する不揮発性記憶部３１０は、電源の供給が行われない際にデ
ータ処理装置３０３内に記憶された、演算の結果または演算に用いるデータ、もしくはプ
ログラムを記憶するための回路である。不揮発性記憶部３１０は、一例としては、不揮発
性を有するメモリ素子を用いて構成することができる。
ータ処理装置３０３内に記憶された、演算の結果または演算に用いるデータ、もしくはプ
ログラムを記憶するための回路である。不揮発性記憶部３１０は、一例としては、不揮発
性を有するメモリ素子を用いて構成することができる。
データ処理装置３０３は、メインスイッチ３０１の導通状態または非導通状態の制御、サ
ブスイッチ３０２の導通状態または非導通状態の制御、及び電源制御装置３００内に設け
られる装置を動作させる際に必要な演算処理を行う。
ブスイッチ３０２の導通状態または非導通状態の制御、及び電源制御装置３００内に設け
られる装置を動作させる際に必要な演算処理を行う。
例えば、データ処理装置３０３は、一定期間毎に演算処理中のデータを揮発性記憶部３０
９から不揮発性記憶部３１０に退避させて、サブスイッチ３０２を非導通状態にする動作
を行う。またデータ処理装置３０３は、サブスイッチ３０２を導通状態にし、不揮発性記
憶部３１０に退避させたデータを揮発性記憶部３０９に復帰させて再び演算処理を行う動
作を行う。
９から不揮発性記憶部３１０に退避させて、サブスイッチ３０２を非導通状態にする動作
を行う。またデータ処理装置３０３は、サブスイッチ３０２を導通状態にし、不揮発性記
憶部３１０に退避させたデータを揮発性記憶部３０９に復帰させて再び演算処理を行う動
作を行う。
また、データ処理装置３０３は、センサ３１１を有する。センサ３１１を有することで、
センサ３１１からの信号をもとに演算処理を行い、必要に応じてメインスイッチ３０１の
導通状態または非導通状態の制御を行う構成とすることができる。
センサ３１１からの信号をもとに演算処理を行い、必要に応じてメインスイッチ３０１の
導通状態または非導通状態の制御を行う構成とすることができる。
また、データ処理装置が有するセンサ３１１として、先の実施の形態に示す信号処理回路
を適用することができる。センサ３１１として、先の実施の形態に示す信号処理回路を適
用することにより、信号処理回路において、基準電圧生成回路から出力された基準電圧を
保持回路において保持することが可能である。そのため、保持回路で基準電圧が保持され
ている期間においては、基準電圧生成回路の動作を停止することができる。よって、基準
電圧生成回路で消費される電力を削減することができるため、信号処理回路で消費される
電力を低減することができる。さらに、該信号処理回路を含む電源制御装置で消費される
電力を低減することができる。
を適用することができる。センサ３１１として、先の実施の形態に示す信号処理回路を適
用することにより、信号処理回路において、基準電圧生成回路から出力された基準電圧を
保持回路において保持することが可能である。そのため、保持回路で基準電圧が保持され
ている期間においては、基準電圧生成回路の動作を停止することができる。よって、基準
電圧生成回路で消費される電力を削減することができるため、信号処理回路で消費される
電力を低減することができる。さらに、該信号処理回路を含む電源制御装置で消費される
電力を低減することができる。
（実施の形態５）
本実施の形態では、本発明の一態様に係る信号処理回路の断面構造の一例について、図１
０を参照して説明する。
本実施の形態では、本発明の一態様に係る信号処理回路の断面構造の一例について、図１
０を参照して説明する。
先の実施の形態に示す信号処理回路は、基準電圧生成回路１０１、分圧回路１０２、及び
オペアンプ１０４を、シリコンなどを用いたトランジスタで形成され、これらの回路に積
層して、保持回路１０６、保持回路１０７、及び保持回路１０８等を、酸化物半導体を用
いたトランジスタで形成される。
オペアンプ１０４を、シリコンなどを用いたトランジスタで形成され、これらの回路に積
層して、保持回路１０６、保持回路１０７、及び保持回路１０８等を、酸化物半導体を用
いたトランジスタで形成される。
図１０には、本発明の一態様に係る信号処理回路の一部の断面を示す。図１０に示す信号
処理回路は、下部に第１の半導体材料（例えば、シリコン）を用いたｎ型のトランジスタ
及びｐ型のトランジスタを有し、上部に第２の半導体材料（例えば、酸化物半導体）を用
いたトランジスタ及び容量素子を有する。
処理回路は、下部に第１の半導体材料（例えば、シリコン）を用いたｎ型のトランジスタ
及びｐ型のトランジスタを有し、上部に第２の半導体材料（例えば、酸化物半導体）を用
いたトランジスタ及び容量素子を有する。
〈下部のトランジスタの構成〉
ｎ型のトランジスタ５１０は、半導体材料を含む基板５００に設けられたチャネル形成領
域５０１と、チャネル形成領域５０１を挟むように設けられた低濃度不純物領域５０２及
び高濃度不純物領域５０３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領
域に接して設けられた金属間化合物領域５０７と、チャネル形成領域５０１上に設けられ
たゲート絶縁膜５０４ａと、ゲート絶縁膜５０４ａ上に設けられたゲート電極層５０５ａ
と、金属間化合物領域５０７と接して設けられたソース電極層５０６ａ及びドレイン電極
層５０６ｂと、を有する。ゲート電極層５０５ａの側面には、サイドウォール絶縁膜５０
８ａが設けられている。トランジスタ５１０を覆うように層間絶縁膜５２１及び層間絶縁
膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を
通じて、ソース電極層５０６ａ及びドレイン電極層５０６ｂと、金属間化合物領域５０７
とが接続されている。
ｎ型のトランジスタ５１０は、半導体材料を含む基板５００に設けられたチャネル形成領
域５０１と、チャネル形成領域５０１を挟むように設けられた低濃度不純物領域５０２及
び高濃度不純物領域５０３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領
域に接して設けられた金属間化合物領域５０７と、チャネル形成領域５０１上に設けられ
たゲート絶縁膜５０４ａと、ゲート絶縁膜５０４ａ上に設けられたゲート電極層５０５ａ
と、金属間化合物領域５０７と接して設けられたソース電極層５０６ａ及びドレイン電極
層５０６ｂと、を有する。ゲート電極層５０５ａの側面には、サイドウォール絶縁膜５０
８ａが設けられている。トランジスタ５１０を覆うように層間絶縁膜５２１及び層間絶縁
膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を
通じて、ソース電極層５０６ａ及びドレイン電極層５０６ｂと、金属間化合物領域５０７
とが接続されている。
ｐ型のトランジスタ５２０は、半導体材料を含む基板５００に設けられたチャネル形成領
域５１１と、チャネル形成領域５１１を挟むように設けられた低濃度不純物領域５１２及
び高濃度不純物領域５１３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領
域に接して設けられた金属間化合物領域５１７と、チャネル形成領域５１１上に設けられ
たゲート絶縁膜５０４ｂと、ゲート絶縁膜５０４ｂ上に設けられたゲート電極層５０５ｂ
と、金属間化合物領域５１７と接して設けられたソース電極層５０６ｃ及びドレイン電極
層５０６ｄと、を有する。ゲート電極層５０５ｂの側面には、サイドウォール絶縁膜５０
８ｂが設けられている。トランジスタ５２０を覆うように層間絶縁膜５２１及び層間絶縁
膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を
通じて、ソース電極層５０６ｃ及びドレイン電極層５０６ｄと、金属間化合物領域５１７
とが接続している。
域５１１と、チャネル形成領域５１１を挟むように設けられた低濃度不純物領域５１２及
び高濃度不純物領域５１３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領
域に接して設けられた金属間化合物領域５１７と、チャネル形成領域５１１上に設けられ
たゲート絶縁膜５０４ｂと、ゲート絶縁膜５０４ｂ上に設けられたゲート電極層５０５ｂ
と、金属間化合物領域５１７と接して設けられたソース電極層５０６ｃ及びドレイン電極
層５０６ｄと、を有する。ゲート電極層５０５ｂの側面には、サイドウォール絶縁膜５０
８ｂが設けられている。トランジスタ５２０を覆うように層間絶縁膜５２１及び層間絶縁
膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を
通じて、ソース電極層５０６ｃ及びドレイン電極層５０６ｄと、金属間化合物領域５１７
とが接続している。
また、基板５００には、トランジスタ５１０と、トランジスタ５２０のそれぞれを囲むよ
うに素子分離絶縁膜５０９が設けられている。
うに素子分離絶縁膜５０９が設けられている。
なお、図１０では、トランジスタ５１０及びトランジスタ５２０が、半導体基板にチャネ
ルが形成されるトランジスタである場合について示すが、トランジスタ５１０及びトラン
ジスタ５２０が、絶縁表面上に形成された非晶質半導体膜、多結晶半導体膜にチャネルが
形成されるトランジスタであってもよい。また、ＳＯＩ基板のように、単結晶半導体膜に
チャネルが形成されるトランジスタであってもよい。
ルが形成されるトランジスタである場合について示すが、トランジスタ５１０及びトラン
ジスタ５２０が、絶縁表面上に形成された非晶質半導体膜、多結晶半導体膜にチャネルが
形成されるトランジスタであってもよい。また、ＳＯＩ基板のように、単結晶半導体膜に
チャネルが形成されるトランジスタであってもよい。
半導体基板として、単結晶半導体基板を用いることにより、トランジスタ５１０及びトラ
ンジスタ５２０を、高速動作させることができる。よって、先の実施の形態に示す信号処
理回路における基準電圧生成回路、分圧回路、及びオペアンプ等を、単結晶半導体基板に
形成することが好ましい。
ンジスタ５２０を、高速動作させることができる。よって、先の実施の形態に示す信号処
理回路における基準電圧生成回路、分圧回路、及びオペアンプ等を、単結晶半導体基板に
形成することが好ましい。
また、トランジスタ５１０と、トランジスタ５２０とは、配線５２３によって、それぞれ
接続されており、配線５２３上には、絶縁膜５２４が設けられている。また、絶縁膜５２
４上には、導電層５２５ａ、５２５ｂ、絶縁膜５２６が設けられている。絶縁膜５２６は
、絶縁膜５２４上に、導電層５２５ａ、５２５ｂを形成した後、導電層５２５ａ、５２５
ｂ上に、絶縁膜を形成し、当該絶縁膜を、導電層５２５ａ、５２５ｂの上面が露出するま
で、研磨処理を行ったものであることが好ましい。
接続されており、配線５２３上には、絶縁膜５２４が設けられている。また、絶縁膜５２
４上には、導電層５２５ａ、５２５ｂ、絶縁膜５２６が設けられている。絶縁膜５２６は
、絶縁膜５２４上に、導電層５２５ａ、５２５ｂを形成した後、導電層５２５ａ、５２５
ｂ上に、絶縁膜を形成し、当該絶縁膜を、導電層５２５ａ、５２５ｂの上面が露出するま
で、研磨処理を行ったものであることが好ましい。
〈上部のトランジスタの構成〉
上部のトランジスタ５３０は、シリコンよりもバンドギャップが広い半導体膜にチャネル
が形成されるトランジスタである。トランジスタ５３０は、絶縁膜５２４上に設けられた
導電層５２５ｂと、導電層５２５ｂ上に設けられた絶縁膜５３１及び絶縁膜５３２と、絶
縁膜５３２上に設けられた半導体膜５３３と、半導体膜５３３に接して設けられたソース
電極層５３４ａ、ドレイン電極層５３４ｂと、半導体膜５３３、ソース電極層５３４ａ、
ドレイン電極層５３４ｂ上に設けられたゲート絶縁膜５３５と、ゲート絶縁膜５３５上に
設けられたゲート電極層５３６ａと、を有する。なお、導電層５２５ｂは、ゲート電極層
として機能する。
上部のトランジスタ５３０は、シリコンよりもバンドギャップが広い半導体膜にチャネル
が形成されるトランジスタである。トランジスタ５３０は、絶縁膜５２４上に設けられた
導電層５２５ｂと、導電層５２５ｂ上に設けられた絶縁膜５３１及び絶縁膜５３２と、絶
縁膜５３２上に設けられた半導体膜５３３と、半導体膜５３３に接して設けられたソース
電極層５３４ａ、ドレイン電極層５３４ｂと、半導体膜５３３、ソース電極層５３４ａ、
ドレイン電極層５３４ｂ上に設けられたゲート絶縁膜５３５と、ゲート絶縁膜５３５上に
設けられたゲート電極層５３６ａと、を有する。なお、導電層５２５ｂは、ゲート電極層
として機能する。
図１０では、半導体膜を挟んで上下に２つのゲート電極層を有する場合について示してい
る。一方のゲート電極層には、オン状態またはオフ状態を制御するための信号が与えられ
、他方のゲート電極層は、電気的に絶縁しているフローティングの状態であっても良いし
、電位が他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ高
さの電位が与えられていても良いし、他方のゲート電極層にのみ接地電位などの固定の電
位が与えられていても良い。他方のゲート電極層に与える電位の高さを制御することで、
トランジスタの閾値電圧を制御することができる。
る。一方のゲート電極層には、オン状態またはオフ状態を制御するための信号が与えられ
、他方のゲート電極層は、電気的に絶縁しているフローティングの状態であっても良いし
、電位が他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ高
さの電位が与えられていても良いし、他方のゲート電極層にのみ接地電位などの固定の電
位が与えられていても良い。他方のゲート電極層に与える電位の高さを制御することで、
トランジスタの閾値電圧を制御することができる。
また、絶縁膜５３２上には、導電層５３４ｃが設けられ、導電層５３４ｃ上には、ゲート
絶縁膜５３５が設けられ、ゲート絶縁膜５３５上には、導電層５３６ｂが設けられている
。導電層５３４ｃ、ゲート絶縁膜５３５、導電層５３６ｂによって、容量素子５４０が構
成される。
絶縁膜５３５が設けられ、ゲート絶縁膜５３５上には、導電層５３６ｂが設けられている
。導電層５３４ｃ、ゲート絶縁膜５３５、導電層５３６ｂによって、容量素子５４０が構
成される。
また、トランジスタ５３０及び容量素子５４０を覆うように、層間絶縁膜５３７、層間絶
縁膜５３８が設けられている。また、層間絶縁膜５３７及び層間絶縁膜５３８に形成され
た開口を通じて、ソース電極層５３４ａと、配線５３９とが接続されている。
縁膜５３８が設けられている。また、層間絶縁膜５３７及び層間絶縁膜５３８に形成され
た開口を通じて、ソース電極層５３４ａと、配線５３９とが接続されている。
シリコンよりも広いバンドギャップを有する半導体膜としては化合物半導体があり、例え
ば、酸化物半導体、窒化物半導体などがある。本実施の形態では、半導体膜５３３として
、酸化物半導体を用いる場合について説明する。
ば、酸化物半導体、窒化物半導体などがある。本実施の形態では、半導体膜５３３として
、酸化物半導体を用いる場合について説明する。
トランジスタ５３０に用いる酸化物半導体は、電子供与体（ドナー）となる水分または水
素などの不純物が低減され、なおかつ酸素欠損が低減されることにより、高純度化された
酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であるこ
とが好ましい。高純度化された酸化物半導体は、ｉ型（真性半導体）又はｉ型に限りなく
近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく小さいと
いう特性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２
．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十
分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜
を用いることにより、トランジスタのオフ電流を著しく小さくすることができる。
素などの不純物が低減され、なおかつ酸素欠損が低減されることにより、高純度化された
酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であるこ
とが好ましい。高純度化された酸化物半導体は、ｉ型（真性半導体）又はｉ型に限りなく
近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく小さいと
いう特性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２
．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十
分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜
を用いることにより、トランジスタのオフ電流を著しく小さくすることができる。
具体的に、高純度化された酸化物半導体を半導体膜に用いたトランジスタのオフ電流が小
さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍで
チャネル長が１０μｍの素子であっても、ソース端子とドレイン端子間の電圧（ドレイン
電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測
定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、
オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚ
Ａ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素
子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、
オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物
半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該
トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース端子とドレイ
ン端子間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得ら
れることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用い
たトランジスタは、シリコンを用いたトランジスタに比べてオフ電流が著しく小さいとい
える。
さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍで
チャネル長が１０μｍの素子であっても、ソース端子とドレイン端子間の電圧（ドレイン
電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測
定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、
オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚ
Ａ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素
子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、
オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物
半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該
トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース端子とドレイ
ン端子間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得ら
れることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用い
たトランジスタは、シリコンを用いたトランジスタに比べてオフ電流が著しく小さいとい
える。
また、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含
むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつき
を減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）
、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）のいずれか一種ま
たは複数種を含むことが好ましい。
むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつき
を減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）
、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）のいずれか一種ま
たは複数種を含むことが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物
、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、
Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉ
ｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元
系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化
物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−
Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物
、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、
Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉ
ｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元
系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化
物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−
Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意
味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素
を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高い。
味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素
を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高い。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
酸化物半導体膜は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。
非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよ
りも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）と呼ぶ。
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。
非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよ
りも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）と呼ぶ。
酸化物半導体膜は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、
ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。
ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。
酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を
、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未
満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。
、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未
満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。
酸化物半導体膜は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導
体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序
であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質
であり、結晶部を有さない。
体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序
であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質
であり、結晶部を有さない。
なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の
混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物
半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質
酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層
構造を有してもよい。
混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物
半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質
酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層
構造を有してもよい。
なお、酸化物半導体膜は、例えば、単結晶を有してもよい。
酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルま
たは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部
間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜
の一例としては、ＣＡＡＣ−ＯＳ膜がある。
たは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部
間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜
の一例としては、ＣＡＡＣ−ＯＳ膜がある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさ
であることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌ
ｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる
結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明
確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−Ｏ
Ｓ膜は、粒界に起因する電子移動度の低下が抑制される。
であることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌ
ｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる
結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明
確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−Ｏ
Ｓ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法
線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直
な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て
金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部
間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂
直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も
含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好まし
くは−５°以上５°以下の範囲も含まれることとする。
線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直
な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て
金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部
間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂
直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も
含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好まし
くは−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶
性が低下することもある。
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶
性が低下することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形
状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くこと
がある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行
ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの
被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
ルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形
状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くこと
がある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行
ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの
被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
が小さい。よって、当該トランジスタは、信頼性が高い。
が小さい。よって、当該トランジスタは、信頼性が高い。
また、トランジスタのしきい値電圧のシフト量は、一方のゲート絶縁膜および他方のゲー
ト絶縁膜の材料が同じである場合には、膜厚比によって制御することが可能である。一方
のゲート絶縁膜および他方のゲート絶縁膜の膜厚比が１：１０の場合は、膜厚比が１：１
の場合と比較して、トランジスタのしきい値電圧のシフト量が大きくなる傾向がある。
ト絶縁膜の材料が同じである場合には、膜厚比によって制御することが可能である。一方
のゲート絶縁膜および他方のゲート絶縁膜の膜厚比が１：１０の場合は、膜厚比が１：１
の場合と比較して、トランジスタのしきい値電圧のシフト量が大きくなる傾向がある。
半導体膜５３３は、成膜前、成膜時、成膜後において、水素が含まれないようにすること
が好ましい。例えば、半導体膜５３３の成膜時に、水素が極力含まれないように成膜する
、及び半導体膜５３３の成膜後に脱水化または脱水素化のための加熱処理を行うことが好
ましい。また、半導体膜５３３と接する絶縁膜の成膜時に、水素が極力含まれないように
成膜する、及び絶縁膜の成膜後に脱水化または脱水素化のための加熱処理を行うことが好
ましい。
が好ましい。例えば、半導体膜５３３の成膜時に、水素が極力含まれないように成膜する
、及び半導体膜５３３の成膜後に脱水化または脱水素化のための加熱処理を行うことが好
ましい。また、半導体膜５３３と接する絶縁膜の成膜時に、水素が極力含まれないように
成膜する、及び絶縁膜の成膜後に脱水化または脱水素化のための加熱処理を行うことが好
ましい。
さらに、絶縁膜５３１として、水素が透過することを防止する膜を用いることにより、下
部のトランジスタや、絶縁膜５２４、層間絶縁膜５２２等に含まれる水素が、半導体膜５
３３に到達することを防止することができる。水素が透過することを防止する膜として、
窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム等を
用いることが好ましい。また、層間絶縁膜５３７として、水素が透過することを防止する
膜を用いることにより、層間絶縁膜５３８に含まれる水素が、半導体膜５３３に到達する
ことを防止することができる。
部のトランジスタや、絶縁膜５２４、層間絶縁膜５２２等に含まれる水素が、半導体膜５
３３に到達することを防止することができる。水素が透過することを防止する膜として、
窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム等を
用いることが好ましい。また、層間絶縁膜５３７として、水素が透過することを防止する
膜を用いることにより、層間絶縁膜５３８に含まれる水素が、半導体膜５３３に到達する
ことを防止することができる。
また、半導体膜５３３に含まれる酸素欠損を低減するために、半導体膜５３３に酸素を供
給する処理を行うことが好ましい。例えば、半導体膜５３３と、酸素が過剰に含まれる絶
縁膜とを接して設け、加熱処理を行うことで、酸素が過剰に含まれる絶縁膜から半導体膜
５３３に、酸素を供給することができる。半導体膜５３３に酸素が供給されることにより
、半導体膜５３３に含まれる酸素欠損を低減することができる。また、半導体膜５３３に
脱水化または脱水素化処理を行った後、半導体膜５３３に酸素を添加する処理を行っても
良い。酸素を添加する処理としては、例えば、イオン注入法、イオンドーピング法、プラ
ズマ処理等により、酸素ラジカル、オゾン、酸素原子、酸素イオン等を、半導体膜５３３
に添加して行う。
給する処理を行うことが好ましい。例えば、半導体膜５３３と、酸素が過剰に含まれる絶
縁膜とを接して設け、加熱処理を行うことで、酸素が過剰に含まれる絶縁膜から半導体膜
５３３に、酸素を供給することができる。半導体膜５３３に酸素が供給されることにより
、半導体膜５３３に含まれる酸素欠損を低減することができる。また、半導体膜５３３に
脱水化または脱水素化処理を行った後、半導体膜５３３に酸素を添加する処理を行っても
良い。酸素を添加する処理としては、例えば、イオン注入法、イオンドーピング法、プラ
ズマ処理等により、酸素ラジカル、オゾン、酸素原子、酸素イオン等を、半導体膜５３３
に添加して行う。
このように、半導体膜５３３において、不純物や酸素欠損が低減されることにより、キャ
リアの発生を抑制することができる。キャリア密度が高まることを抑制することで、キャ
リア密度に起因して、トランジスタのしきい値電圧がマイナス方向にシフトしてしまうこ
とを抑制することができる。そのため、トランジスタの他方のゲート電極に印加する電位
によって、トランジスタのしきい値電圧を容易に制御することが可能となる。
リアの発生を抑制することができる。キャリア密度が高まることを抑制することで、キャ
リア密度に起因して、トランジスタのしきい値電圧がマイナス方向にシフトしてしまうこ
とを抑制することができる。そのため、トランジスタの他方のゲート電極に印加する電位
によって、トランジスタのしきい値電圧を容易に制御することが可能となる。
本実施の形態は、他の実施の形態と適宜組み合わせて適用することができる。
１０１ 基準電圧生成回路
１０２ 分圧回路
１０３ スイッチ
１０４ オペアンプ
１０５ バイアス回路
１０５ａ バイアス回路
１０５ｂ バイアス回路
１０６ 保持回路
１０７ 保持回路
１０８ 保持回路
１０９ バイアス回路
１１１ スイッチ
１１２ 容量素子
１１３ スイッチ
１１４ 容量素子
１１５ トランジスタ
１１６ トランジスタ
１１７ トランジスタ
１１８ トランジスタ
１１９ スイッチ
１２０ 容量素子
１２１ トランジスタ
１２２ トランジスタ
１３１ トランジスタ
１３２ トランジスタ
１３３ トランジスタ
１３４ トランジスタ
１３５ 抵抗素子
１３６ トランジスタ
１３７ 抵抗素子
１３８ トランジスタ
１３９ トランジスタ
１４０ トランジスタ
１４１ トランジスタ
１４２ トランジスタ
１４３ トランジスタ
１４４ 容量素子
１４５ トランジスタ
１５１ トランジスタ
１５６ トランジスタ
１６２ トランジスタ
１６３ 抵抗素子
１６４ 容量素子
１６５ トランジスタ
１６６ トランジスタ
１６７ トランジスタ
１６８ トランジスタ
１６９ トランジスタ
１７１ 保持回路
１７２ トランジスタ
１７３ 抵抗素子
１７４ 抵抗素子
１７５ 保持回路
１７６ スイッチ
１７７ 抵抗素子
１７８ トランジスタ
１７９ トランジスタ
１８０ スイッチ
１８１ 容量素子
１８２ スイッチ
１８３ 容量素子
１９０ 基準電圧生成回路
３００ 電源制御装置
３０１ メインスイッチ
３０２ サブスイッチ
３０３ データ処理装置
３０４ 整流回路
３０５ ＡＣ／ＤＣコンバータ
３０６ ＤＣ／ＤＣコンバータ
３０７ 容量素子
３０８ 不揮発性メモリ
３０９ 揮発性記憶部
３１０ 不揮発性記憶部
３１１ センサ
５００ 基板
５０１ チャネル形成領域
５０２ 低濃度不純物領域
５０３ 高濃度不純物領域
５０４ａ ゲート絶縁膜
５０４ｂ ゲート絶縁膜
５０５ａ ゲート電極層
５０５ｂ ゲート電極層
５０６ａ ソース電極層
５０６ｂ ドレイン電極層
５０６ｃ ソース電極層
５０６ｄ ドレイン電極層
５０７ 金属間化合物領域
５０８ａ サイドウォール絶縁膜
５０８ｂ サイドウォール絶縁膜
５０９ 素子分離絶縁膜
５１０ トランジスタ
５１１ チャネル形成領域
５１２ 低濃度不純物領域
５１３ 高濃度不純物領域
５１７ 金属間化合物領域
５２０ トランジスタ
５２１ 層間絶縁膜
５２２ 層間絶縁膜
５２３ 配線
５２４ 絶縁膜
５２５ａ 導電層
５２５ｂ 導電層
５２６ 絶縁膜
５３０ トランジスタ
５３１ 絶縁膜
５３２ 絶縁膜
５３３ 半導体膜
５３４ａ ソース電極層
５３４ｂ ドレイン電極層
５３４ｃ 導電層
５３５ ゲート絶縁膜
５３６ａ ゲート電極層
５３６ｂ 導電層
５３７ 層間絶縁膜
５３８ 層間絶縁膜
５３９ 配線
５４０ 容量素子
１０２ 分圧回路
１０３ スイッチ
１０４ オペアンプ
１０５ バイアス回路
１０５ａ バイアス回路
１０５ｂ バイアス回路
１０６ 保持回路
１０７ 保持回路
１０８ 保持回路
１０９ バイアス回路
１１１ スイッチ
１１２ 容量素子
１１３ スイッチ
１１４ 容量素子
１１５ トランジスタ
１１６ トランジスタ
１１７ トランジスタ
１１８ トランジスタ
１１９ スイッチ
１２０ 容量素子
１２１ トランジスタ
１２２ トランジスタ
１３１ トランジスタ
１３２ トランジスタ
１３３ トランジスタ
１３４ トランジスタ
１３５ 抵抗素子
１３６ トランジスタ
１３７ 抵抗素子
１３８ トランジスタ
１３９ トランジスタ
１４０ トランジスタ
１４１ トランジスタ
１４２ トランジスタ
１４３ トランジスタ
１４４ 容量素子
１４５ トランジスタ
１５１ トランジスタ
１５６ トランジスタ
１６２ トランジスタ
１６３ 抵抗素子
１６４ 容量素子
１６５ トランジスタ
１６６ トランジスタ
１６７ トランジスタ
１６８ トランジスタ
１６９ トランジスタ
１７１ 保持回路
１７２ トランジスタ
１７３ 抵抗素子
１７４ 抵抗素子
１７５ 保持回路
１７６ スイッチ
１７７ 抵抗素子
１７８ トランジスタ
１７９ トランジスタ
１８０ スイッチ
１８１ 容量素子
１８２ スイッチ
１８３ 容量素子
１９０ 基準電圧生成回路
３００ 電源制御装置
３０１ メインスイッチ
３０２ サブスイッチ
３０３ データ処理装置
３０４ 整流回路
３０５ ＡＣ／ＤＣコンバータ
３０６ ＤＣ／ＤＣコンバータ
３０７ 容量素子
３０８ 不揮発性メモリ
３０９ 揮発性記憶部
３１０ 不揮発性記憶部
３１１ センサ
５００ 基板
５０１ チャネル形成領域
５０２ 低濃度不純物領域
５０３ 高濃度不純物領域
５０４ａ ゲート絶縁膜
５０４ｂ ゲート絶縁膜
５０５ａ ゲート電極層
５０５ｂ ゲート電極層
５０６ａ ソース電極層
５０６ｂ ドレイン電極層
５０６ｃ ソース電極層
５０６ｄ ドレイン電極層
５０７ 金属間化合物領域
５０８ａ サイドウォール絶縁膜
５０８ｂ サイドウォール絶縁膜
５０９ 素子分離絶縁膜
５１０ トランジスタ
５１１ チャネル形成領域
５１２ 低濃度不純物領域
５１３ 高濃度不純物領域
５１７ 金属間化合物領域
５２０ トランジスタ
５２１ 層間絶縁膜
５２２ 層間絶縁膜
５２３ 配線
５２４ 絶縁膜
５２５ａ 導電層
５２５ｂ 導電層
５２６ 絶縁膜
５３０ トランジスタ
５３１ 絶縁膜
５３２ 絶縁膜
５３３ 半導体膜
５３４ａ ソース電極層
５３４ｂ ドレイン電極層
５３４ｃ 導電層
５３５ ゲート絶縁膜
５３６ａ ゲート電極層
５３６ｂ 導電層
５３７ 層間絶縁膜
５３８ 層間絶縁膜
５３９ 配線
５４０ 容量素子
Claims (1)
- 参照電位を生成する機能を有する第１の回路と、
前記参照電位に応じた電位を保持する機能を有する第２の回路と、
前記参照電位に応じた電位が供給され、かつ、差動回路を有する第３の回路と、
を有する半導体装置であって、
前記第１の回路は、
第１のスイッチと、
第１の電源電位が供給される第１の端子に前記第１のスイッチを介してゲート及びドレインが電気的に接続され、かつ、第２の電源電位が供給される第２の端子にソースが電気的に接続される第１のトランジスタと、
第２のスイッチと、
前記第１の端子にドレインが電気的に接続され、前記第２の端子にソースが電気的に接続され、前記第１のトランジスタのゲートに前記第２のスイッチを介してゲートが電気的に接続される第２のトランジスタと、
前記第２のトランジスタのゲートと電気的に接続される第１の容量素子と、を有し、
前記第２のトランジスタのゲートの電位が前記参照電位として前記第１の回路から出力され、
前記第２の回路は、
第３のスイッチと、
前記第３のスイッチを介して前記参照電位に応じた電位が一方の電極に供給され、かつ、前記一方の電極が前記第３の回路の入力端子と電気的に接続される第３の容量素子と、
を有し、
前記第１のスイッチ乃至前記第３のスイッチを導通状態にすることで、前記第３の回路を動作させた後、前記第１のスイッチ乃至前記第３のスイッチを非導通状態にすることで前記第３の回路の入力端子への前記参照電位に応じた電位の供給を保持し、前記第３の回路の動作を維持する半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012090058 | 2012-04-11 | ||
| JP2012090058 | 2012-04-11 | ||
| JP2018039368A JP6636073B2 (ja) | 2012-04-11 | 2018-03-06 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018039368A Division JP6636073B2 (ja) | 2012-04-11 | 2018-03-06 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020067574A Division JP2020109707A (ja) | 2012-04-11 | 2020-04-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020057421A JP2020057421A (ja) | 2020-04-09 |
| JP6938604B2 true JP6938604B2 (ja) | 2021-09-22 |
Family
ID=49232387
Family Applications (6)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013047516A Active JP5975907B2 (ja) | 2012-04-11 | 2013-03-11 | 半導体装置 |
| JP2016141101A Withdrawn JP2016219028A (ja) | 2012-04-11 | 2016-07-19 | 半導体装置 |
| JP2018039368A Active JP6636073B2 (ja) | 2012-04-11 | 2018-03-06 | 半導体装置 |
| JP2019227042A Active JP6938604B2 (ja) | 2012-04-11 | 2019-12-17 | 半導体装置 |
| JP2020067574A Withdrawn JP2020109707A (ja) | 2012-04-11 | 2020-04-03 | 半導体装置 |
| JP2022075577A Withdrawn JP2022103243A (ja) | 2012-04-11 | 2022-04-29 | 半導体装置 |
Family Applications Before (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013047516A Active JP5975907B2 (ja) | 2012-04-11 | 2013-03-11 | 半導体装置 |
| JP2016141101A Withdrawn JP2016219028A (ja) | 2012-04-11 | 2016-07-19 | 半導体装置 |
| JP2018039368A Active JP6636073B2 (ja) | 2012-04-11 | 2018-03-06 | 半導体装置 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020067574A Withdrawn JP2020109707A (ja) | 2012-04-11 | 2020-04-03 | 半導体装置 |
| JP2022075577A Withdrawn JP2022103243A (ja) | 2012-04-11 | 2022-04-29 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US9742356B2 (ja) |
| JP (6) | JP5975907B2 (ja) |
| KR (3) | KR20130115131A (ja) |
| DE (1) | DE102013206284B4 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5981157B2 (ja) | 2012-02-09 | 2016-08-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5975907B2 (ja) | 2012-04-11 | 2016-08-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6243136B2 (ja) | 2012-05-02 | 2017-12-06 | 株式会社半導体エネルギー研究所 | スイッチングコンバータ |
| TWI641208B (zh) | 2013-07-26 | 2018-11-11 | 日商半導體能源研究所股份有限公司 | 直流對直流轉換器 |
| JP6460592B2 (ja) | 2013-07-31 | 2019-01-30 | 株式会社半導体エネルギー研究所 | Ｄｃｄｃコンバータ、及び半導体装置 |
| US9378844B2 (en) | 2013-07-31 | 2016-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistor whose gate is electrically connected to capacitor |
| US9343288B2 (en) | 2013-07-31 | 2016-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9374048B2 (en) * | 2013-08-20 | 2016-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing device, and driving method and program thereof |
| KR102267237B1 (ko) | 2014-03-07 | 2021-06-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 전자 기기 |
| US10359794B2 (en) | 2014-10-13 | 2019-07-23 | Qorvo Us, Inc. | Switched capacitor biasing circuit |
| US20170063112A1 (en) | 2015-08-31 | 2017-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device with monitoring ic |
| KR20180095836A (ko) * | 2015-12-18 | 2018-08-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 상기 반도체 장치를 포함한 표시 장치 |
| TWI739796B (zh) * | 2016-02-12 | 2021-09-21 | 日商半導體能源硏究所股份有限公司 | 半導體裝置及電子裝置及半導體晶圓 |
| JP6906978B2 (ja) | 2016-02-25 | 2021-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体ウェハ、および電子機器 |
| WO2019145803A1 (ja) * | 2018-01-24 | 2019-08-01 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品、及び電子機器 |
| US11817698B2 (en) | 2018-07-06 | 2023-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Battery management circuit, power storage device, and electric device |
| JP7273043B2 (ja) | 2018-08-10 | 2023-05-12 | 株式会社半導体エネルギー研究所 | アンプ回路 |
| JP7330986B2 (ja) * | 2018-08-31 | 2023-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の動作方法 |
| JP7402811B2 (ja) * | 2018-10-11 | 2023-12-21 | 株式会社半導体エネルギー研究所 | 車両警報装置 |
| KR20210080425A (ko) * | 2018-10-25 | 2021-06-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 축전 장치 및 축전 장치의 동작 방법 |
| WO2020128673A1 (ja) * | 2018-12-21 | 2020-06-25 | 株式会社半導体エネルギー研究所 | 半導体装置、並びに電子機器及び人工衛星 |
| WO2020240331A1 (ja) | 2019-05-31 | 2020-12-03 | 株式会社半導体エネルギー研究所 | 半導体装置、および当該半導体装置を備えた無線通信装置 |
| JPWO2020245693A1 (ja) * | 2019-06-07 | 2020-12-10 | ||
| JPWO2021009591A1 (ja) | 2019-07-12 | 2021-01-21 | ||
| US11243244B2 (en) * | 2019-10-10 | 2022-02-08 | Infineon Technologies Ag | Switched bypass capacitor for component characterization |
Family Cites Families (129)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159260A (en) | 1978-03-08 | 1992-10-27 | Hitachi, Ltd. | Reference voltage generator device |
| JPS5539412A (en) | 1978-09-13 | 1980-03-19 | Hitachi Ltd | Insulating gate field effect transistor integrated circuit and its manufacture |
| US4553098A (en) | 1978-04-05 | 1985-11-12 | Hitachi, Ltd. | Battery checker |
| US4559694A (en) | 1978-09-13 | 1985-12-24 | Hitachi, Ltd. | Method of manufacturing a reference voltage generator device |
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| KR940017214A (ko) | 1992-12-24 | 1994-07-26 | 가나이 쓰토무 | 기준전압 발생회로 |
| JPH06242847A (ja) * | 1992-12-24 | 1994-09-02 | Hitachi Ltd | 基準電圧発生回路 |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
| JP3550450B2 (ja) * | 1995-09-01 | 2004-08-04 | 株式会社日立製作所 | 半導体装置 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| US6114907A (en) | 1998-12-08 | 2000-09-05 | National Semiconductor Corporation | Amplifier with dynamic compensation and method |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| JP2003283271A (ja) * | 2002-01-17 | 2003-10-03 | Semiconductor Energy Lab Co Ltd | 電気回路 |
| JP3866579B2 (ja) * | 2002-01-25 | 2007-01-10 | 富士フイルムホールディングス株式会社 | 薄層金属膜 |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| JP4445780B2 (ja) * | 2004-03-02 | 2010-04-07 | Ｏｋｉセミコンダクタ株式会社 | 電圧レギュレータ |
| EP1737044B1 (en) | 2004-03-12 | 2014-12-10 | Japan Science and Technology Agency | Amorphous oxide and thin film transistor |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| US7531852B2 (en) * | 2004-06-14 | 2009-05-12 | Denso Corporation | Electronic unit with a substrate where an electronic circuit is fabricated |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| EP1810335B1 (en) | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
| CA2708335A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| AU2005302964B2 (en) | 2004-11-10 | 2010-11-04 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| US20110106614A1 (en) * | 2005-11-01 | 2011-05-05 | Jumptap, Inc. | Mobile User Characteristics Influenced Search Results |
| EP1998375A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| KR101112652B1 (ko) | 2005-11-15 | 2012-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| JP4804975B2 (ja) * | 2006-03-22 | 2011-11-02 | エルピーダメモリ株式会社 | 基準電位発生回路及びそれを備えた半導体記憶装置 |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP4912037B2 (ja) * | 2006-05-29 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| JP4906093B2 (ja) | 2006-12-27 | 2012-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| US8502519B2 (en) * | 2007-11-30 | 2013-08-06 | Nxp B.V. | Arrangement and approach for providing a reference voltage |
| US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
| JP2009171548A (ja) | 2007-12-20 | 2009-07-30 | Nec Electronics Corp | 差動増幅回路 |
| JP5326628B2 (ja) | 2008-03-03 | 2013-10-30 | 富士通株式会社 | 電子回路装置 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| WO2010038602A1 (en) | 2008-10-02 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and rfid tag using the semiconductor device |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| KR101585958B1 (ko) * | 2008-12-29 | 2016-01-18 | 주식회사 동부하이텍 | 기준전압 발생회로 |
| JP5467845B2 (ja) | 2009-09-29 | 2014-04-09 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| KR101773641B1 (ko) | 2010-01-22 | 2017-09-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US8508276B2 (en) * | 2010-08-25 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including latch circuit |
| JP5727892B2 (ja) | 2010-08-26 | 2015-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5674107B2 (ja) | 2010-10-19 | 2015-02-25 | 日本電気株式会社 | 通信システム、制御装置、処理規則の設定方法およびプログラム |
| JP5908263B2 (ja) * | 2010-12-03 | 2016-04-26 | 株式会社半導体エネルギー研究所 | Ｄｃ−ｄｃコンバータ |
| US8542066B2 (en) * | 2012-02-09 | 2013-09-24 | Analog Devices, Inc. | Apparatus and methods for reducing output noise of a signal channel |
| JP5975907B2 (ja) * | 2012-04-11 | 2016-08-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2013
- 2013-03-11 JP JP2013047516A patent/JP5975907B2/ja active Active
- 2013-03-14 US US13/802,945 patent/US9742356B2/en active Active
- 2013-04-01 KR KR1020130034960A patent/KR20130115131A/ko active Application Filing
- 2013-04-10 DE DE102013206284.2A patent/DE102013206284B4/de active Active
-
2016
- 2016-07-19 JP JP2016141101A patent/JP2016219028A/ja not_active Withdrawn
-
2017
- 2017-08-17 US US15/679,203 patent/US10560056B2/en not_active Expired - Fee Related
-
2018
- 2018-03-06 JP JP2018039368A patent/JP6636073B2/ja active Active
-
2019
- 2019-12-17 JP JP2019227042A patent/JP6938604B2/ja active Active
-
2020
- 2020-02-06 US US16/783,306 patent/US11316478B2/en active Active
- 2020-03-17 KR KR1020200032655A patent/KR102127089B1/ko active Application Filing
- 2020-04-03 JP JP2020067574A patent/JP2020109707A/ja not_active Withdrawn
- 2020-06-17 KR KR1020200073489A patent/KR102243974B1/ko active IP Right Grant
-
2022
- 2022-04-29 JP JP2022075577A patent/JP2022103243A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018092668A (ja) | 2018-06-14 |
| KR20200074075A (ko) | 2020-06-24 |
| DE102013206284A1 (de) | 2013-10-17 |
| JP2016219028A (ja) | 2016-12-22 |
| US20130271220A1 (en) | 2013-10-17 |
| JP2022103243A (ja) | 2022-07-07 |
| KR20200033246A (ko) | 2020-03-27 |
| KR20130115131A (ko) | 2013-10-21 |
| DE102013206284B4 (de) | 2023-07-06 |
| JP2020057421A (ja) | 2020-04-09 |
| US10560056B2 (en) | 2020-02-11 |
| US11316478B2 (en) | 2022-04-26 |
| JP2013235564A (ja) | 2013-11-21 |
| KR102127089B1 (ko) | 2020-06-25 |
| KR102243974B1 (ko) | 2021-04-22 |
| JP2020109707A (ja) | 2020-07-16 |
| JP5975907B2 (ja) | 2016-08-23 |
| US9742356B2 (en) | 2017-08-22 |
| US20180102741A1 (en) | 2018-04-12 |
| JP6636073B2 (ja) | 2020-01-29 |
| US20200177132A1 (en) | 2020-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6938604B2 (ja) | 半導体装置 | |
| TWI714344B (zh) | 半導體裝置、電子構件及電子裝置 | |
| US9112460B2 (en) | Signal processing device | |
| JP6619476B2 (ja) | 半導体装置 | |
| US9304523B2 (en) | Power supply circuit and method for driving the same | |
| US20170310215A1 (en) | Control circuit having signal processing circuit and method for driving the control circuit | |
| TWI641208B (zh) | 直流對直流轉換器 | |
| US9286953B2 (en) | Semiconductor device and electronic device | |
| JP5830157B2 (ja) | 半導体装置 | |
| US9343288B2 (en) | Semiconductor device | |
| KR20140044818A (ko) | 반도체 장치 | |
| TH121583A (th) | วงจรตรรกะและอุปกรณ์กึ่งตัวนำ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210901 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6938604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |