JP2013047805A5

JP2013047805A5 - 半導体装置、表示装置及び電子機器

Info

Publication number: JP2013047805A5
Application number: JP2012194646A
Authority: JP
Filing date: 2012-09-05
Publication date: 2014-01-16
Anticipated expiration: 2022-10-10

Claims

第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１のスイッチと、第２のスイッチと、容量素子と、を有し、
前記第１のトランジスタは、多結晶半導体を有し、
前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第１のスイッチの第１の端子は、第３の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のスイッチの第１の端子は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第２のスイッチの第２の端子は、負荷と電気的に接続され、
前記容量素子の第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の端子は、前記第３の配線と電気的に接続されることを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１のスイッチと、第２のスイッチと、第３のスイッチと、容量素子と、を有し、
前記第１のトランジスタは、多結晶半導体を有し、
前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第１のスイッチの第１の端子は、第３の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のスイッチの第１の端子は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第２のスイッチの第２の端子は、負荷と電気的に接続され、
前記第３のスイッチの第１の端子は、第４の配線と電気的に接続され、
前記第３のスイッチの第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記容量素子の第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の端子は、前記第３の配線と電気的に接続されることを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１のスイッチと、第２のスイッチと、容量素子と、を有し、
前記第１のトランジスタは、多結晶半導体を有し、
前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第１のスイッチの第１の端子は、第３の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のスイッチの第１の端子は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第２のスイッチの第２の端子は、画素電極と電気的に接続され、
前記容量素子の第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の端子は、前記第３の配線と電気的に接続されることを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１のスイッチと、第２のスイッチと、第３のスイッチと、容量素子と、を有し、
前記第１のトランジスタは、多結晶半導体を有し、
前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第１のスイッチの第１の端子は、第３の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のスイッチの第１の端子は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第２のスイッチの第２の端子は、画素電極と電気的に接続され、
前記第３のスイッチの第１の端子は、第４の配線と電気的に接続され、
前記第３のスイッチの第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記容量素子の第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の端子は、前記第３の配線と電気的に接続されることを特徴とする半導体装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１のスイッチと、第２のスイッチと、容量素子と、を有し、
前記第１のトランジスタは、多結晶半導体を有し、
前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第１のスイッチの第１の端子は、第３の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のスイッチの第１の端子は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第２のスイッチの第２の端子は、表示素子と電気的に接続され、
前記容量素子の第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の端子は、前記第３の配線と電気的に接続されることを特徴とする表示装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１のスイッチと、第２のスイッチと、第３のスイッチと、容量素子と、を有し、
前記第１のトランジスタは、多結晶半導体を有し、
前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第１のスイッチの第１の端子は、第３の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のスイッチの第１の端子は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第２のスイッチの第２の端子は、表示素子と電気的に接続され、
前記第３のスイッチの第１の端子は、第４の配線と電気的に接続され、
前記第３のスイッチの第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記容量素子の第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の端子は、前記第３の配線と電気的に接続されることを特徴とする表示装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１のスイッチと、第２のスイッチと、容量素子と、を有し、
前記第１のトランジスタは、多結晶半導体を有し、
前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第１のスイッチの第１の端子は、第３の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のスイッチの第１の端子は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第２のスイッチの第２の端子は、発光素子と電気的に接続され、
前記容量素子の第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の端子は、前記第３の配線と電気的に接続されることを特徴とする表示装置。
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１のスイッチと、第２のスイッチと、第３のスイッチと、容量素子と、を有し、
前記第１のトランジスタは、多結晶半導体を有し、
前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第１のスイッチの第１の端子は、第３の配線と電気的に接続され、
前記第１のスイッチの第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のスイッチの第１の端子は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第２のスイッチの第２の端子は、発光素子と電気的に接続され、
前記第３のスイッチの第１の端子は、第４の配線と電気的に接続され、
前記第３のスイッチの第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記容量素子の第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の端子は、前記第３の配線と電気的に接続されることを特徴とする表示装置。
半導体装置又は表示装置を有する電子機器であって、
前記半導体装置は、請求項１乃至請求項４のいずれか一項に記載の半導体装置であり、
前記表示装置は、請求項５乃至請求項８のいずれか一項に記載の表示装置であることを特徴とする電子機器。
半導体装置又は表示装置と、
アンテナ、音声出力部、筐体、キーボード、操作キー又は受像部と、を有する電子機器であって、
前記半導体装置は、請求項１乃至請求項４のいずれか一項に記載の半導体装置であり、
前記表示装置は、請求項５乃至請求項８のいずれか一項に記載の表示装置であることを特徴とする電子機器。