JP2010525585A5 - - Google Patents

Claims (17)

1. 電磁放射を発生させるに適している活性層を有する半導体積層体と、第１の電気接続層および第２の電気接続層と、を備えているオプトエレクトロニクス半導体ボディであって、
   − 前記半導体ボディが、前側から電磁放射を放出するように設けられ、
   − 前記第１の電気接続層および前記第２の電気接続層が、前記前側とは反対の後側に配置され、分離層によって互いに電気的に絶縁され、
   − 前記第１の電気接続層と、前記第２の電気接続層と、前記分離層とが、横方向に重なり合い、
   − 前記第２の電気接続層の部分領域が、前記後側から貫通開口を通じて前記前側の方向に前記活性層を貫いており、
   − 前記第１の電気接続層が、前記半導体ボディをその前側から電気的に接触させるのに適している電気的接触領域を有する、および／または、前記第２の電気接続層が、前記半導体ボディをその前側から電気的に接触させるのに適している電気的接触領域を有する、
   オプトエレクトロニクス半導体ボディ。
2. 前側から前記半導体ボディを電気的に接触させるのに適している前記電気的接触領域は、前記半導体積層体の側面に配置されている、請求項１に記載のオプトエレクトロニクス半導体ボディ。
3. 前側から前記半導体ボディを電気的に接触させるのに適している前記電気的接触領域を露出させる目的で、前記半導体積層体は部分的に除去される、請求項１または２のいずれか１項に記載のオプトエレクトロニクス半導体ボディ。
4. 前記第１の電気接続層もしくは前記第２の電気接続層またはその両方が、前記活性ゾーンによって前記後側の方向に放出される前記電磁放射の一部を前記前側の方向に反射する、請求項１〜３のいずれか１項に記載のオプトエレクトロニクス半導体ボディ。
5. 前記第１の電気接続層もしくは前記第２の電気接続層またはその両方と、前記半導体積層体との間に、少なくとも部分的に、半導電性ミラー層または電気絶縁性ミラー層が配置され、前記半導電性ミラー層または前記電気絶縁性ミラー層が複数の開口を有し、前記第１の電気接続層もしくは前記第２の電気接続層またはその両方が、前記半導体積層体まで前記開口の内部に延在している、請求項１〜４のいずれか１項に記載のオプトエレクトロニクス半導体ボディ。
6. 前記第１の電気接続層もしくは前記第２の電気接続層またはその両方が、接着促進層、反射体層、電流分散層のうちの少なくとも１層を有する多層構造を備えている、請求項１〜５のいずれか１項に記載のオプトエレクトロニクス半導体ボディ。
7. 前記半導体積層体に成長基板が存在しない、請求項１〜６のいずれか１項に記載のオプトエレクトロニクス半導体ボディ。
8. キャリア基板を自身の後側に有する、請求項１〜７のいずれか１項に記載のオプトエレクトロニクス半導体ボディ。
9. 前記半導体積層体が、前記後側の近傍に電流拡散層を有し、前記電流拡散層が透明導電性酸化物を含んでいる、請求項１〜８のいずれか１項に記載のオプトエレクトロニクス半導体ボディ。
10. 前記第１の電気接続層または前記第２の電気接続層が、前記半導体ボディをその後側から電気的に接触させるに適している電気的接触領域を有する、請求項１〜９のいずれか１項に記載のオプトエレクトロニクス半導体ボディ。
11. 前記半導体積層体が、前記前側に配置されている緩衝層を有し、前記緩衝層が、低い導電率を有し、かつ、非ドープでありまたはｎ型弱ドープされている、請求項１〜１０のいずれか１項に記載のオプトエレクトロニクス半導体ボディ。
12. オプトエレクトロニクス半導体ボディを製造する方法であって、
    − 電磁放射を発生させるに適している活性層を有し、前側から電磁放射を放出するように設けられている半導体積層体を、成長基板上にエピタキシャル成長させるステップと、
    − 前記半導体積層体の後側に第１の電気接続層を堆積させるステップと、
    − 前記活性層に貫通開口を形成するステップと、
    − 前記半導体積層体の前記後側に分離層を形成するステップと、
    − 前記半導体積層体の前記後側に、第２の電気接続層を堆積させるステップと、
    を含み、
    − 前記第１の電気接続層、前記分離層、および前記第２の電気接続層が、横方向に重なり合うように形成され、
    − 前記第２の電気接続層の部分領域が前記貫通開口の内部に形成され、
    − 前記第２の電気接続層が、前記分離層によって前記第１の電気接続層から電気的に絶縁されており、
    − 前記第１の電気接続層の電気的接触領域が、前記半導体ボディをその前側から電気的に接触させるのに適するように形成されている、および／または、前記第２の電気接続層の電気的接触領域が、前記半導体ボディをその前側から電気的に接触させるのに適するように形成されている、
    方法。
13. 前側から前記半導体ボディを電気的に接触させるのに適している前記電気的接触領域は、前記半導体積層体の側面に配置されるように形成されている、請求項１２に記載の方法。
14. 前側から前記半導体ボディを電気的に接触させるの適している前記電気的接触領域を露出させる目的で、前記半導体積層体は部分的に除去される、請求項１２または１３のいずれか１項に記載の方法。
15. 前記成長基板の少なくとも一部が除去され、前記後側にキャリア基板が配置または形成されている、請求項１２〜１４のいずれか１項に記載の方法。
16. − 前記半導体積層体の前記後側に、半導電性ミラー層または電気絶縁性ミラー層が部分的に形成され、
    − 前記半導電性ミラー層または前記電気絶縁性ミラー層に複数の開口が形成され、
    − 前記第１の電気接続層もしくは前記第２の電気接続層またはその両方が、これらが前記開口の内部に延在するように、堆積されている、
    請求項１２〜１５のいずれか１項に記載の方法。
17. 前記半導体積層体をエピタキシャル成長させる前記ステップが、低い導電率を有する緩衝層を成長させるステップを含み、前記成長基板の少なくとも一部が除去され、前記成長基板が除去されるときに前記緩衝層が露出する、請求項１２〜１６のいずれか１項に記載の方法。