JP5284472B2 - 発光ダイオード - Google Patents

Description

本発明は発光ダイオードに関し、特に、非極性面発光ダイオードに関する。

Ｖ族元素として窒素（Ｎ）を有する窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体（ＧａＮ系半導体）の研究は盛んに行われ、青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤ、ならびに、ＧａＮ系半導体を材料とする半導体レーザも実用化されている（例えば、特許文献１、２参照）。

窒化ガリウム系半導体は、ウルツ鉱型結晶構造を有している。図１は、ＧａＮの単位格子を模式的に示している。Ａｌ_aＧａ_bＩｎ_cＮ（０≦ａ，ｂ，ｃ≦１、ａ＋ｂ＋ｃ＝１）半導体の結晶では、図１に示すＧａの一部がＡｌおよび／またはＩｎに置換され得る。

図２は、ウルツ鉱型結晶構造の面を４指数表記（六方晶指数）で表すために一般的に用いられている４つの基本ベクトルａ₁、ａ₂、ａ₃、ｃを示している。基本ベクトルｃは、［０００１］方向に延びており、この方向は「ｃ軸」と呼ばれる。ｃ軸に垂直な面（ｐｌａｎｅ）は「ｃ面」または「（０００１）面」と呼ばれている。なお、「ｃ軸」および「ｃ面」は、それぞれ、「Ｃ軸」および「Ｃ面」と表記される場合もある。

ウルツ鉱型結晶構造には、図３に示すように、ｃ面以外にも代表的な結晶面方位が存在する。図３（ａ）は、（０００１）面、図３（ｂ）は（１０−１０）面、図３（ｃ）は（１１−２０）面、図３（ｄ）は（１０−１２）面を示している。ここで、ミラー指数を表すカッコ内の数字の左に付された「−」は、「バー」を意味する。（０００１）面、（１０−１０）面、（１１−２０）面、および（１０−１２）面は、それぞれ、ｃ面、ｍ面、ａ面、およびｒ面である。ｍ面およびａ面はｃ軸（基本ベクトルｃ）に平行な「非極性面」であるが、ｒ面は「半極性面」である。

長年、窒化ガリウム系化合物半導体を利用した発光素子は、「ｃ面成長（ｃ−ｐｌａｎｅ ｇｒｏｗｔｈ）」によって作製されてきた。本明細書において、「Ｘ面成長」とは、六方晶ウルツ鉱構造のＸ面（Ｘ＝ｃ、ｍ、ａ、ｒなど）に垂直な方向にエピタキシャル成長が生じることを意味するものとする。Ｘ面成長において、Ｘ面を「成長面」と称する場合がある。また、Ｘ面成長によって形成された半導体の層を「Ｘ面半導体層」と称する場合もある。

ｃ面成長によって形成された半導体積層構造を用いて発光素子を製造すると、ｃ面が極性面であるため、ｃ面に垂直な方向（ｃ軸方向）に強い内部分極が生じる。分極が生じる理由は、ｃ面において、Ｇａ原子とＮ原子の位置がｃ軸方向にずれているからである。このような分極が発光部に生じると、キャリアの量子閉じ込めシュタルク効果が発生する。この効果により、発光部内におけるキャリアの発光再結合確率が下がるため、発光効率が低下してしまう。

このため、近年、ｍ面やａ面などの非極性面、またはｒ面などの半極性面上に窒化ガリウム系化合物半導体を成長させることが活発に研究されている。非極性面を成長面として選択できれば、発光部の層厚方向（結晶成長方向）に分極が発生しないため、量子閉じ込めシュタルク効果も生じず、潜在的に高効率の発光素子を作製できる。半極性面を成長面に選択した場合でも、量子閉じ込めシュタルク効果の寄与を大幅に軽減できる。

現在、製品として販売されている発光ダイオードは、ｃ面基板上にＧａＮ、ＩｎＧａＮ、ＡｌＧａＮなどのＧａＮ系半導体層をエピタキシャル成長して作製され発光ダイオード素子（ＬＥＤチップ）をサブマウント上に実装することにより作製される。発光ダイオード素子の平面サイズ（基板主面の平面的なサイズ：以下、単に「チップサイズ」と称する）は、発光ダイオード素子の用途に応じて異なるが、典型的なチップサイズは、例えば３００μｍ×３００μｍ、あるいは１ｍｍ×１ｍｍである。

発光ダイオード素子の電極の配置には、大きく分けて２つのタイプがある。一つは、ｐ型電極およびｎ型電極を、それぞれ、発光ダイオード素子の表面および裏面に形成する「両面電極タイプ」である。もう一つは、ｐ型電極およびｎ型電極の両方を、発光ダイオード素子の表面側に形成する「表面電極タイプ」である。以下、これらの電極配置を有する従来の発光ダイオード素子の構成を説明する。

図４（ａ）は、両面電極タイプの発光ダイオード素子を示す断面図、図４（ｂ）は、その斜視図である。図４（ｃ）は、両面電極タイプの発光ダイオード素子が実装基板１２に搭載された状態を示す断面図である。図５（ａ）は、表面電極タイプの発光ダイオード素子が実装基板１２に搭載された状態を示す断面図、図５（ｂ）は、表面電極タイプの発光ダイオード素子をｐ型電極５およびｎ型表面電極６側から見た図である。

図４（ａ）および図４（ｂ）に示す例では、ＧａＮからなるｎ型基板１上に、ＧａＮからなるｎ型導電層２、ＩｎＧａＮおよびＧａＮの量子井戸からなる活性層３、ＧａＮからなるｐ型導電層４が積層されている。ｐ型導電層４上にｐ型電極５が形成され、ｎ型基板１の裏面にｎ型裏面電極７が形成されている。この例では、活性層３から出た光がｎ型基板１の裏面から取り出されるため、ｎ型裏面電極７は透明電極材料から形成されている。ｎ型裏面電極７を不透明な導電材料から形成する場合は、ｎ型裏面電極７は、光を遮蔽しないようにｎ型基板１の裏面の一部領域に形成される。ｎ型裏面電極７が透明な両面電極タイプの発光ダイオード素子を実装する場合、図４（ｃ）に示すように、ｐ型電極５が実装基板１２側に位置するように配置させる。ｎ型裏面電極７上にはボンディングパッド１５が設けられ、ボンディングパッド１５は、ワイヤ１６によって実装基板１２と電気的に接続される。

図５（ａ）および図５（ｂ）に示す例では、ｐ型導電層４、活性層３、およびｎ型導電層２の一部が除去されて露出したｎ型導電層２上にｎ型表面電極６が形成されている。ｐ型電極５は、ｐ型導電層４上に形成されている。この例では、活性層３で発生した光は基板１の裏面から取り出される。そのため、このタイプの発光ダイオード素子を実装する場合、ｐ型電極５およびｎ型表面電極６が実装基板１２側に位置するようにして実装する。

両面電極タイプの場合、ｐ型電極５とｎ型裏面電極７との間における電気抵抗は、ＧａＮ基板１の抵抗成分によって大きな影響を受けるため、ＧａＮ基板１の抵抗は可能な限り低く抑えることが好ましい。ＧａＮ半導体は、ｐ型不純物よりもｎ型不純物が相対的に高い濃度でドープされるため、一般に、ｎ型の方が低抵抗を実現しやすい。このため、通常、ＧａＮ基板１の導電型はｎ型に設定される。

また、表面電極タイプの場合でも、ｐ型電極５とｎ型表面電極６との間における電気抵抗がＧａＮ基板１の抵抗成分によって影響を受けるため、通常、ＧａＮ基板１の導電型はｎ型に設定される。

上述の電極配置はｃ面の発光ダイオード素子で採用されてきたものであるが、ｍ面の発光ダイオード素子でもそのまま適用されている。

特開２００１−３０８４６２号公報 特開２００３−３３２６９７号公報

しかしながら、前記従来の構成では、入力パワーが増加するにつれてコンタクト抵抗や導電層の抵抗が増加するため、活性層にかかる電圧が低下し、電力効率が低下する。また、活性層からキャリアがあふれるために発生する暗電流や、導電層やコンタクト部分の抵抗に起因するチップの温度の上昇のために、内部量子効率が低下するという課題がある。

特に、ｍ面ＧａＮ層を用いた場合は、ｃ面ＧａＮ層を用いた場合に比べてｎ型導電層の不純物濃度が低く、ｎ型導電層内の抵抗が高くなる。さらに、ｍ面ＧａＮ層では、その結晶構造に起因して、ｃ面ＧａＮよりもｎ型電極のコンタクト抵抗が高くなる傾向がある。これらの抵抗が高くなる結果、電力効率が低下し、発熱も起こりやすくなる。

本発明は、上記の課題を解決するためになされたものであり、その目的は、コンタクト抵抗を低下させ、チップ温度の上昇を抑制することにより、電力効率および内部量子効率の高い発光ダイオード素子を提供することにある。

本発明の発光ダイオード素子は、主面および裏面を有し、前記主面がｍ面である窒化ガリウム系化合物からなる第１導電型の第１の半導体層と、前記第１の半導体層の前記主面における第１の領域に設けられ、第２導電型の第２の半導体層、および、前記第１の半導体層と前記第２の半導体層との間に位置する活性層を含む半導体積層構造と、前記第２の半導体層上に設けられた第１の電極と、前記第１の半導体層の前記主面における第２の領域に設けられ、前記第１の半導体層を貫通するスルーホールの内壁と接する導電体部と、前記第１の半導体層の前記主面における前記第２の領域に設けられ、前記導電体部と接する第２の電極とを備える。

ある実施形態において、前記スルーホールの前記内壁の側面はｃ面またはａ面を含んでいる。

ある実施形態において、前記第１の半導体層の前記裏面に設けられた第３の電極をさらに備え、前記導電体部と前記第３の電極とは接している。

ある実施形態において、前記第１の半導体層は、第１導電型の半導体基板を含んでいる。

ある実施形態において、前記スルーホールの前記内壁の側面における一部は＋ｃ面であり、前記スルーホールの前記内壁の側面における他の一部は−ｃ面であり、前記内壁の側面における前記＋ｃ面は、前記内壁の側面における前記−ｃ面よりも前記活性層に近い位置に配置される。

ある実施形態において、前記スルーホールは、前記第１の半導体層の前記主面の中央部に設けられている。

ある実施形態において、前記スルーホールの前記内壁の側面は相対する２つのａ面、相対する＋ｃ面と−ｃ面とを含み、前記第１の半導体層の前記主面に垂直な方向から見たとき、前記活性層は、前記２つのａ面のうちの一方によって規定される辺に対向する辺と、前記２つのａ面のうちの他方によって規定される辺に対向する辺と、前記＋ｃ面によって規定される辺に対向する辺とを有し、前記−ｃ面によって規定される辺に対向する辺は有していない。

ある実施形態において、前記第１の半導体層の前記主面に垂直な方向から見たとき、前記スルーホールは正方形または長方形の形状を有し、前記活性層はコの字形状を有している。

ある実施形態において、前記第２の電極、前記第３の電極および前記導電体部は同一の金属材料から一体的に形成されている。

ある実施形態において、前記第１の半導体層の前記主面に垂直な方向から見たとき、前記第３の電極は前記第１の電極と重なる領域に設けられている。

ある実施形態において、前記第１の半導体層の前記主面に垂直な方向から見たとき、前記第３の電極は、前記第１の電極と重なる領域に、互いに間隔をおいて配置されている。

本発明の発光ダイオード装置は、本発明の発光ダイオード素子と、実装基板とを備える発光ダイオード装置であって、前記第１の電極および前記第２の電極が配置されている側が前記実装基板に対向するように前記発光ダイオード素子は前記実装基板上に配置される。

本発明によると、ｍ面を主面とする第１の半導体層にスルーホールを設けることにより、スルーホールの内壁に導電体部に対するコンタクト抵抗がｍ面よりも低い面（＋ｃ面、ａ面）を現すことができる。このスルーホールの内壁に電極を構成する導電体部を接触させることにより、第１導電型の第１の半導体層と電極との間のコンタクト抵抗を全体として低下させることができる。これにより、活性層に印加される電圧を十分な大きさに維持し、電力効率を高めることができる。また、コンタクト抵抗に起因する発熱も起こりにくくなる。

さらに、導電体部によってチップ内の熱の放出が促進される。これにより、活性層の温度の上昇が抑制されるため、発光効率および内部量子効率を向上させることができる。

また、スルーホール内にも導電体部を設けることによって第１の半導体層と電極との接触面積が増えるため、第１導電型の第１の半導体層と電極との間のコンタクト抵抗を全体として低下させることができ、コンタクト部分でのバイアスの低下が抑えられ、電力効率の低下を防ぐことができる。また、スルーホールを介して、電流を均一に、放熱性の良い状態で流すことができる。その結果、発光ダイオード素子の効率を高めることや、電極端への電流の集中を防いで信頼性を向上させることができる。

ＧａＮの単位格子を模式的に示す図である。 ウルツ鉱型結晶構造の面を４指数表記（六方晶指数）で表すために一般的に用いられている４つの基本ベクトルａ₁、ａ₂、ａ₃、ｃを示す図である。 （ａ）は、（０００１）面、（ｂ）は（１０−１０）面、（ｃ）は（１１−２０）面、（ｄ）は（１０−１２）面を示す図である。 （ａ）は、両面電極タイプの発光ダイオード素子を示す断面図、（ｂ）は、その斜視図であり、（ｃ）は、両面電極タイプの発光ダイオード素子が実装基板１２に搭載された状態を示す断面図である。 （ａ）は、表面電極タイプの発光ダイオード素子が実装基板１２に搭載された状態を示す断面図であり、（ｂ）は、表面電極タイプの発光ダイオード素子をｐ型電極５およびｎ型表面電極６側から見た図である。 （ａ）は、本発明による発光ダイオード装置の実施の形態１を示す断面図であり、（ｂ）は、発光ダイオード素子１４のｎ型ＧａＮ基板１の裏面１ｂを示す図であり、（ｃ）は、発光ダイオード素子１４の主面側の表面を示す図である。 （ａ）は、スルーホール８の代わりに凹部８'を形成した構成を示す断面図であり、（ｂ）は、スルーホール８の内壁を覆い、中央部が空洞になるような導電体部９'を形成した構成を示す断面図である。 ＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。 （ａ）は、本発明による発光ダイオード装置の実施の形態２を示す断面図であり、（ｂ）は、図９（ａ）に示すｎ型ＧａＮ基板１の裏面１ｂを示す図であり、（ｃ）は、図９（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。 ＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。 （ａ）は、本発明による発光ダイオード装置の実施の形態３を示す断面図であり、（ｂ）は、図１１（ａ）に示すｎ型ＧａＮ基板１の裏面１ｂを示す図である。（ｃ）は、図１１（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。 ＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。 （ａ）は、本発明による発光ダイオード装置の実施の形態４を示す断面図であり、（ｂ）は、図１３（ａ）に示すｎ型ＧａＮ基板１の裏面１ｂを示す図であり、（ｃ）は、図１３（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。 （ａ）は、本発明による発光ダイオード装置の実施の形態５を示す断面図であり、（ｂ）は、図１４（ａ）に示すｎ型ＧａＮ基板１の裏面を示す図であり、（ｃ）は、図１４（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。 ＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。 （ａ）は、本発明による発光ダイオード装置の実施の形態６を示す断面図であり、（ｂ）は、図１６（ａ）に示すｎ型ＧａＮ基板１の裏面１ｂを示す図であり、（ｃ）は、図１６（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。 ＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。 （ａ）は、本発明による発光ダイオード装置の実施の形態７を示す断面図であり、（ｂ）は、図１８（ａ）に示すｎ型ＧａＮ基板１の裏面１ｂを示す図であり、（ｃ）は、図１８（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。 ＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。 （ａ）は、本発明による発光ダイオード装置の実施の形態８を示す断面図であり、（ｂ）は、図２０（ａ）に示すｎ型導電層２の裏面２ｃを示す図であり、（ｃ）は、図２０（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。 ＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。

以下、図面を参照しながら本発明の実施形態を説明する。

（実施の形態１）
図６（ａ）は、本発明による発光ダイオード装置の実施の形態１を示す断面図であり、図６（ｂ）は、発光ダイオード素子１４のｎ型ＧａＮ基板１の裏面１ｂを示す図である。図６（ｃ）は、発光ダイオード素子１４の主面側の表面を示す図である。図６（ａ）から（ｃ）では、図４（ａ）から（ｃ）、図５（ａ）、（ｂ）と同じ構成要素には同じ符号を用いて示している。

図６（ａ）に示すように、本実施形態の発光ダイオード装置２０は、実装基板１２の上に発光ダイオード素子（チップ）１４が搭載された構成を有する。発光ダイオード素子１４は、実装基板１２の上に、バンプ１０、１１を介して配置されている。バンプ１０は、発光ダイオード素子１４のｐ型電極５と実装基板１２とを接続し、バンプ１１は、発光ダイオード素子１４のｎ型表面電極６と実装基板１２とを接続している。

発光ダイオード素子１４は、主面１ａがｍ面であるｎ型ＧａＮ基板１と、ｎ型ＧａＮ基板１の主面１ａ上に設けられ、ｎ型のＧａＮからなるｎ型導電層２と、ｎ型導電層２の主面の第１の領域２ａに設けられた半導体積層構造２１とを備える。半導体積層構造２１は、ｎ型導電層２の主面上に設けられた活性層３と、活性層３の主面上に設けられ、ｐ型のＧａＮからなるｐ型導電層４とを有する。活性層３は、例えば、ＩｎＧａＮおよびＧａＮの積層から構成される量子井戸構造を有する。ｎ型導電層２、活性層３、ｐ型導電層４は、いずれもｍ面成長によって形成されたエピタキシャル成長層である。ｎ型ＧａＮ基板１およびｎ型導電層２におけるｎ型不純物濃度は、例えば１×１０¹⁷ｃｍ^-3以上１×１０¹⁸ｃｍ^-3以下である。

図６（ｃ）に示すように、ｐ型導電層４の主面上にはｐ型電極５が設けられ、ｎ型導電層２の主面の第２の領域２ｂにはｎ型表面電極６が設けられている。本実施形態において、ｐ型電極５は例えばＰｄ／Ｐｔ層からなり、ｎ型表面電極６は例えばＴｉ／Ａｌ層からなる。ただし、ｐ型電極５およびｎ型表面電極６の構成はこれらに限定されない。

ｎ型ＧａＮ基板１およびｎ型導電層２には、これらを貫通するスルーホール８が設けられている。スルーホール８内には、Ｔｉ／Ａｌからなる導電体部（ｎ型貫通電極）９が埋め込まれている。導電体部９は、ｎ型導電層２の主面の第２の領域２ｂにおいて、ｎ型表面電極６に接している。一方、ｎ型ＧａＮ基板１の裏面１ｂには、導電体部９に接するようにＴｉ／Ａｌ層からなるｎ型裏面電極７が形成されている。図６（ｂ）に示すように、ｎ型ＧａＮ基板１の裏面１ｂにおいて、ｎ型裏面電極７は導電体部９を覆っている。なお、図６（ａ）は、図６（ｃ）のＡ−Ａ’に沿った断面図である。

スルーホール８の内壁は、ｍ面とは異なる面を含む。具体的には、スルーホール８の内壁の側面は、ｃ面、ａ面を含んでいる。＋ｃ面やａ面と導電体部９との間のコンタクト抵抗は、ｍ面がｎ型表面電極６に接する場合のコンタクト抵抗よりも低い。本実施形態では、スルーホール８の内壁に電極を構成する導電体部９を接触させることにより、ｎ型の半導体層と電極との間のコンタクト抵抗を全体として低下させることができる。これにより、活性層に印加される電圧を十分な大きさに維持し、電力効率を高めることができる。さらに、コンタクト抵抗の低い領域で熱が発生しにくくなることによってチップ内の熱の放出が促進される。これにより、活性層３の温度の上昇が抑制されるため、発光効率および内部量子効率を向上させることができる。なお、＋ｃ面とは、最表面にＧａが配置されるｃ面であり、−ｃ面とは、最表面にＮが配置されるｃ面である。

発光ダイオード素子１４は、主面を下にして実装基板１２上に搭載されている。

ｎ型ＧａＮ基板１は、エピタキシャル成長や電極形成の工程が完了した後、裏面から研磨やエッチングによって薄くされる場合がある。ｎ型ＧａＮ基板１の最終的な厚さは、例えば５０μｍから２５０μｍまでの範囲内にある。活性層３で発生した光は、ｎ型ＧａＮ基板１の裏面１ｂから取り出される。この場合、光取り出し効率を向上させるためには、ｎ型ＧａＮ基板１をできるだけ薄くしてｎ型ＧａＮ基板１による吸収損失を低減することが好ましい。発光ダイオード素子１４の機械的強度も考慮すると、ｎ型ＧａＮ基板１の標準的な厚さは、例えば１００μｍ程度に設定される。

ｎ型導電層２の厚さは基板にエピタキシャル成長する際のバッファ層の厚さに相当し、例えばおよそ５μｍである。

実際の発光ダイオードでは、キャリアのあふれ出し（オーバーフロー）を防いで発光効率を向上させる効果のあるオーバーフローストッパー層が活性層３とｐ型導電層４との間に挿入される場合がある。オーバーフローストッパー層は、例えばＡｌＧａＮ層からなる。また、より多くの光がｎ型導電層２の裏面から取り出せるように、ｐ型電極５の表面に例えば銀からなる反射電極を設けたり、Ｓｉ基板をパッド電極の表面に貼り付けてチップのワレを防ぐなどの構造上の工夫がなされることがしばしばある。ここではその図示および詳細な説明は省略するが、本実施形態ではこれらを必要に応じて構成に取り込むことができるものとする。

本実施形態では、ｎ型導電層２およびｎ型ＧａＮ基板１を貫通するスルーホール８の代わりに、図７（ａ）に示すような凹部８'を設けてもよい。また、導電体部９は、スルーホール８を全体的に埋めていなくてもよい。例えば、図７（ｂ）に示すように、スルーホール８の内壁を覆う導電体部９'を形成してもよい。図７（ｂ）では、スルーホール８の内部は空洞になっている。

以下、図６を参照しながら、本実施形態の発光ダイオード素子を製造する方法の好ましい一例を説明する。

まず、主面１ａがｍ面のｎ型ＧａＮ基板１を用意する。このｎ型ＧａＮ基板１は、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法を用いて作製され得る。例えば、まずｃ面サファイア基板上に厚さ数ｍｍオーダの厚膜ＧａＮを成長する。その後、厚膜ＧａＮをｃ面に垂直なｍ面で切り出すことにより、ｍ面ＧａＮ基板が得られる。ＧａＮ基板の作製方法は、上記に限らず、例えばナトリウムフラックス法などの液相成長やアモノサーマル法などの融液成長方法を用いてバルクＧａＮのインゴットを作製し、それをｍ面で切り出す方法でも良い。

本実施形態では、基板の上に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により結晶層を順次形成していく。まず、ｎ型ＧａＮ基板１上に、ｎ型導電層２として厚さ３μｍのＧａＮ層を形成する。具体的には、ｎ型ＧａＮ基板１上に、例えば１１００℃でＴＭＧ（Ｇａ（ＣＨ₃）₃）、ＴＭＡ（Ａｌ（ＣＨ₃）₃）およびＮＨ₃を供給することによってＧａＮ層を堆積する。このとき、ｎ型導電層２として、ＧａＮ層ではなく、Ａｌ_uＧａ_vＩｎ_wＮ層（ｕ≧０、ｖ≧０、ｗ≧０）を形成してもよい。なお、ｎ型ＧａＮ基板１ではなく、他の基板を用いてもよい。

次に、ｎ型導電層２の上に、活性層３を形成する。活性層３は、例えば厚さ９ｎｍのＧａ_0.9Ｉｎ_0.1Ｎ井戸層と厚さ９ｎｍのＧａＮバリア層とが交互に積層された厚さ８１ｎｍのＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造を有している。Ｇａ_0.9Ｉｎ_0.1Ｎ井戸層を形成する際には、Ｉｎの取り込みを行うために、成長温度を８００℃に下げることが好ましい。

活性層３の上に、ＴＭＧ、ＴＭＡ、ＮＨ₃およびｐ型不純物としてＣｐ₂Ｍｇ（シクロペンタジエニルマグネシウム）を供給することにより、厚さ７０ｎｍのＧａＮからなるｐ型導電層４を形成する。ｐ型導電層４は、表面に不図示のｐ−ＧａＮコンタクト層を有していることが好ましい。ｐ型導電層４としては、ＧａＮ層ではなく例えばｐ−Ａｌ_0.14Ｇａ_0.86Ｎ層を形成してもよい。

上記のＭＯＣＶＤ法によるエピタキシャル成長工程が終了した後、塩素系ドライエッチングを行うことによりｐ型導電層４および活性層３の一部を除去して凹部を形成し、ｎ型導電層２における第２の領域２ｂを露出させる。

次に、例えばドライエッチングプロセスを用いて、スルーホール８を形成する。具体的には、ｐ型導電層４およびｎ型導電層２の主面にレジストマスクを形成した後、レジストマスクのうちスルーホール８を形成する部分に開口を形成する。このレジストマスクを用いてドライエッチングを行うことにより、ｎ型導電層２およびｎ型ＧａＮ基板１にスルーホール８となる穴を形成することができる。例えば、穴の深さが１００μｍになったときに、穴がｎ型ＧａＮ基板１を貫通する前にドライエッチングを停止する。図６（ｂ）に示すように、スルーホール８は、ｎ型導電層２の主面に垂直な方向から見て長方形の形状を有するように形成される。このとき、長方形の各辺の方向を調整することにより、スルーホール８の内壁に、ｍ面に垂直な＋ｃ面、−ｃ面、ａ面を現すことができる。スルーホール８の寸法（主面と平行な面における寸法）は、例えば１００μｍ×２７０μｍとすることが好ましい。

次に、蒸着法やスパッタ法によって、スルーホール８となる前述の穴の側壁および底面に、厚さ１０ｎｍのＴｉ層および厚さ１００ｎｍのＡｌ層を形成し、その上からメッキ法によってＡｌ層をさらに積んで導電体部９を形成する。このとき、スルーホール８の内部を全体的に充填する導電体部９を形成してもよいし、図７（ｂ）に示すように、スルーホール８の内壁を覆い、中央部が空洞になるように導電体部９'を形成してもよい。内壁に前述のＴｉ/Ａｌが均等に形成できるように、スルーホール８の主面と平行な面における寸法がスルーホール８の垂直な面における寸法と同等以上になるように設定することが望ましい。

次いで、ｎ型導電層２の第２の領域２ｂに、例えば厚さ１０ｎｍのＴｉ層と厚さ１００ｎｍのＡｌ層からなるｎ型表面電極６を形成する。ｎ型表面電極６は、導電体部９に接するように形成する。一方、ｐ型導電層４上にはｐ型電極５を形成する。

次に、ｎ型ＧａＮ基板１を裏面から導体部９が露出するように研磨し、その後、蒸着法等によって、ｎ型ＧａＮ基板１の裏面１ｂに、厚さ１０ｎｍのＴｉ層と厚さ１００ｎｍのＡｌ層とからなるｎ型裏面電極７を形成する。スルーホール８ではなく図７（ａ）に示す凹部８'を形成する場合には、穴の深さを浅くする、研磨後の基板を厚くするなどの調整を行うとよい。

次に、４５０℃で１５分程度の熱処理を行う。この熱処理により、半導体層と電極との間のコンタクト抵抗を低減することができる。この熱処理は、４５０℃から６５０℃程度の温度で５分から２０分程度行えばよい。

上記の記載は、好ましい実施形態の一例を説明するものに過ぎない。

図８は、ＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。図８において、横軸はアノード電極に流れる単位面積あたりの電流値Ｉａ（Ａ/ｍｍ²）を、縦軸は単位面積あたりに生じる光出力（Ｗ/ｍｍ²）を示している。図８に示す従来構造のシミュレーション結果は、図５（ａ）、（ｂ）に示す表面電極構造を有する発光ダイオードを用いて得た。図８に示すように、本実施形態では、同じ電流で従来よりも大きな光出力が得られ、効率が上がっている。

本実施形態では、ｍ面を主面とするｎ型ＧａＮ基板１およびｎ型導電層２にスルーホール８を設けることにより、スルーホール８の内壁に、ｍ面とは異なる面を現すことができる。具体的には、スルーホール８の内壁に、ｃ面やａ面を現すことができる。＋ｃ面やａ面と導電体部９との間のコンタクト抵抗は、ｍ面窒化物半導体層がｎ型表面電極６に接する場合のコンタクト抵抗よりも低い。スルーホール８の内壁に電極を構成する導電体部９を接触させることにより、ｎ型の半導体層と電極との間のコンタクト抵抗を全体として低下させることができる。さらに、スルーホール８の内壁およびｎ型ＧａＮ基板１の裏面においてｎ型の半導体層と電極とを接触させることにより、ｎ型の半導体層と電極との接触面積を従来よりも大きくすることができる。このように接触面積を大きくすることによっても、ｎ型の半導体層と電極との間のコンタクト抵抗を全体として低下させることができる。これにより、活性層に印加される電圧を十分な大きさに維持し、電力効率を高めることができる。さらに、コンタクト抵抗の低い領域で熱が発生しにくくなると共に、ｎ型の半導体層と電極との接触面積を大きくすることによってチップ内の熱の放出が促進される。これにより、活性層３の温度の上昇が抑制されるため、発光効率および内部量子効率を向上させることができる。さらに、スルーホール８の内壁に接触する導電体部９やｎ型裏面電極７があることで、活性層との間の電流経路に広がりができる。従来構造では、ｎ型表面電極６の端部に電流が集中して電極が破壊される問題が発生することがあったが、均一な電流経路によって信頼性を向上させることができる。

＋ｃ面は、熱処理を行う前（ａｓ−ｄｅｐｏ）には高いコンタクト抵抗を示すが、４５０℃程度の温度で１５分の熱処理を行うと、５×１０^-5Ω・ｃｍ²（＋ｃ面の上に電極としてＴｉ／Ａｌ／Ｐｔを形成した場合）の低いコンタクト抵抗を示すようになる。＋ｃ面のコンタクト抵抗は、ｍ面の場合の約１０分の１から約５分の１である。また、＋ｃ面はｍ面に対して垂直に配置しておりエッチングによって現れやすいため、ｍ面を主面とするＧａＮ系半導体層において＋ｃ面を内壁に現すのは容易である。そのため、スルーホール８の内壁の側面が＋ｃ面を含むようにすることが特に望ましい。

一方、−ｃ面は、熱処理を行う前（ａｓ−ｄｅｐｏ）には、７×１０^-4Ω／ｃｍ²（−ｃ面の上に電極としてＴｉ／Ａｌを形成した場合）の比較的低いコンタクト抵抗を示す。しかしながら、熱処理を行うと、−ｃ面のコンタクト抵抗は上昇し、１×１０^-3〜１×１０^-2Ω／ｃｍ²となる。−ｃ面が現れている半導体層に対してドライエッチングやＳｉＯ₂の堆積を行って表面を改質すればコンタクト抵抗の上昇をやや抑制することは可能である。しかしながら、たとえ表面処理を行っても、−ｃ面のコンタクト抵抗は＋ｃ面のコンタクト抵抗の１０倍以上となってしまう。ただし、スルーホール８の内壁に−ｃ面が現れても、スルーホール８を形成しない従来の構成よりもｎ型の半導体層と電極との接触面積を大きくすることによって、全体としてのコンタクト抵抗を低下させることは可能である。

熱処理によってコンタクト抵抗が上昇または低下するメカニズムは次のように考えられる。＋ｃ面においては最表面の原子がＧａであるにもかかわらずＮ原子が熱処理によって拡散しやすい。ドナーとして働く窒素空孔が形成されやすいため、熱処理によってｎ型のコンタクト抵抗が得られやすい。一方、−ｃ面においては逆に最表面の原子がＮであるにもかかわらずＧａ原子が熱処理によって抜けやすい。アクセプターであるＧａ空孔が形成されるため、熱処理によってコンタクト抵抗が上昇してしまうと考えられる。−ｃ面に対してドライエッチングなどの表面処理を行うと、窒素空孔が形成されるため、コンタクト抵抗が低下すると考えられる。

ａ面のＴｉ／Ａｌに対するコンタクト抵抗はｍ面の場合の２分の１から３分の１である。

（実施の形態２）
図９（ａ）は、本発明による発光ダイオード装置の実施の形態２を示す断面図であり、図９（ｂ）は、図９（ａ）に示すｎ型ＧａＮ基板１の裏面１ｂを示す図である。図９（ｃ）は、図９（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。図９（ａ）から（ｃ）では、図６（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。

図９（ａ）に示すように、本実施の形態では、スルーホール８の内壁の側面に、＋ｃ面８ａと−ｃ面８ｂとが現れており、−ｃ面８ｂよりも＋ｃ面８ａのほうが活性層３に近い側に配置されている。上述したように、＋ｃ面は、熱処理を行うことによってｍ面の場合の１０分の１から５分の１の低いコンタクト抵抗を示す。このように、より多くの電流が流れる側に＋ｃ面を配置させることによって、全体としてのコンタクト抵抗がさらに低くなる。なお、スルーホール８の内壁の側面において、＋ｃ面、−ｃ面以外の部分には、ａ面が現れている。

本実施形態は、スルーホール８と活性層３との配置以外は実施の形態１と同様の構成を有する。その構成についての説明は省略する。

図１０は、ＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。図１０は、本実施形態のシミュレーション結果と、本実施形態よりもｎ型電極のコンタクト抵抗が５倍高い発光ダイオード（比較例）のシミュレーション結果とを示す。本実施形態では、比較例と比較して、同じ電流で大きな光出力が得られ、効率が上がっている。

本実施形態では、実施の形態１の場合と同様の効果を得ることができる。特に、本実施形態では、コンタクト抵抗の最も低い＋ｃ面を活性層３に近づけているため、実施の形態１と比較して、全体としてのコンタクト抵抗がさらに低くなる。

なお、ａ面のコンタクト抵抗は、−ｃ面のコンタクト抵抗よりも小さい。よって、スルーホール８の側壁において、ａ面を活性層３の近傍に配置させ、−ｃ面を活性層３から遠ざけるように配置させてもよい。

（実施の形態３）
図１１（ａ）は、本発明による発光ダイオード装置の実施の形態３を示す断面図であり、図１１（ｂ）は、図１１（ａ）に示すｎ型ＧａＮ基板１の裏面１ｂを示す図である。図１１（ｃ）は、図１１（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。図１１（ａ）から（ｃ）では、図６（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。

図１１（ａ）から（ｃ）に示すように、本実施の形態では、スルーホール８がチップの中央部（ｘ方向の中央部）に設けられている。スルーホール８が設けられている領域の両側（チップのｘ方向の両側）には、活性層３およびｐ型導電層４が配置されている。図１１（ｂ）に示すように、スルーホール８は、ｚ方向に３つ配列され、３つのスルーホール８の上（裏面上）はｎ型裏面電極７によって覆われている。本実施形態は、スルーホール８の数および配置以外は実施の形態１と同様の構成を有する。その構成についての説明は省略する。

本実施形態において、「スルーホール８がチップの中央部に設けられている」とは、スルーホール８のｘ方向の両側またはｚ方向（図１１（ｂ）に示す）の両側に、活性層３やｐ型導電層４が設けられていることをいう。

図５において、ｎ型導電層２のｎ型不純物濃度は例えば１×１０¹⁷ｃｍ^-3以上２×１０¹⁸ｃｍ^-3以下であり、ｎ型ＧａＮ基板１の厚さはおよそ１００μｍ、ｎ型導電層２の厚さは例えばおよそ５μｍである。スルーホール８はドライエッチングプロセスを用いて形成することができる。

本実施形態では、実施の形態１の場合と同様の効果を得ることができる。さらに、本実施形態では、ＧａＮよりも高い熱伝導率を有する導電体部９がチップの中央部に設けられている。そのため、チップの中央部にこもりやすい熱を、導電体部９によって積極的にチップの外部に放出させることができる。

ｍ面を主面とするＧａＮ系のＬＥＤでは、ｎ型導電層およびｎ型ＧａＮ基板の不純物濃度を高めることが難しく、これらの層の抵抗が高くなりやすい。そのため、ｎ型電極から遠く離れた活性層へ電圧を十分に印加できないという問題があった。本実施形態では、貫通電極９をチップの中央部に配置させることによって、同一のチップ面積で考えた場合、導電体部９から活性層３までの距離を短くすることができる。これにより、活性層３へ電圧を十分に印加することができる。その結果、活性層３への電流注入が場所によらず均一になるため、同一電流における光出力が高くなり、効率がよくなる。

図１２はＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。図１２に示す従来構造のシミュレーション結果は、図５（ａ）、（ｂ）に示す表面電極構造を有する発光ダイオードを用いて得た。図１２に示すように、本実施形態では、同じ電流で従来よりも大きな光出力が得られ、効率が上がっている。また、図８に示す実施の形態１のシミュレーション結果と比較すると、横軸の値が大きいときに、本実施形態のほうが光出力の値が大きくなっている。例えば、横軸の値が３（Ａ／ｍｍ²）のときの光出力の値は、実施形態１では５Ｗ／ｍｍ²であるのに対し、本実施形態では、６Ｗ／ｍｍ²に近い値である。これは、導電体部９をチップの中心部に配置させることによって、放熱性が向上し、かつ活性層３に印加される電圧が均一になることに起因していると考えられる。本実施形態では、放熱性が高まり、活性層３への電流注入が場所によらず均一になることにより、同一電流における光出力が高くなり、効率がよくなる。

（実施の形態４）
図１３（ａ）は、本発明による発光ダイオード装置の実施の形態４を示す断面図であり、図１３（ｂ）は、図１３（ａ）に示すｎ型ＧａＮ基板１の裏面１ｂを示す図である。図１３（ｃ）は、図１３（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。図１３（ａ）から（ｃ）では、図６（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。

図１３（ａ）から（ｃ）に示すように、本実施の形態では、スルーホール８がチップの中央部（ｘ方向の中央部）に配置されている。ｎ型導電層２の主面に垂直な方向（ｙ方向）から見たとき、スルーホール８およびｎ型表面電極６は、ｚ方向に沿った長辺とｘ方向に沿った短辺とを有する長方形の平面形状を有している。スルーホール８の長方形の４つの角部は丸まっていてもよい。図１３（ｂ）に示すように、スルーホール８の内壁は、ａ面８ｃ、８ｄと、＋ｃ面８ａと、−ｃ面８ｂとを含む。一方、ｐ型電極５、ｐ型導電層４および活性層３はコの字（ｃ字）形状を有している。なお、スルーホール８およびｎ型表面電極６は正方形の形状を有していてもよい。また、ｘ方向に沿った長辺とｚ方向に沿った短辺とを有する長方形の平面形状を有していてもよい。

また、ｎ型導電層２の主面に垂直な方向（ｙ方向）から見たとき、図１３（ｃ）に示すように、ｐ型電極５は、スルーホール８の内壁の側面におけるａ面８ｃによって規定される辺に対向する辺５ｃと、ａ面８ｄによって規定される辺に対向する辺５ｄと、＋ｃ面８ａによって規定される辺に対向する辺５ａとを有する。一方、スルーホール８の内壁の側面における−ｃ面８ｂはチップの端に設けられ、ｐ型電極５は、−ｃ面８ｂによって規定される辺に対向する辺は有していない。活性層３はｐ型電極５と同様の平面形状を有するため、活性層３も、ａ面８ｃ、８ｄ、＋ｃ面８ａのそれぞれによって規定される辺に対向する辺を有し、−ｃ面８ｂによって規定される辺に対向する辺を有さない。本実施形態は、スルーホール８の設けられる場所およびスルーホール８の内壁の面方位以外は実施の形態１と同様の構成を有する。その構成についての説明は省略する。

−ｃ面は、＋ｃ面およびａ面と比較してコンタクト抵抗が大きい。したがって＋ｃ面およびａ面の側面を活性層３の近傍に配置させ、−ｃ面の側面を活性層３から離して配置させることによって、より多くの電流が＋ｃ面およびａ面の側面を流れるようになる。その結果、全体としてのコンタクト抵抗がさらに低くなる。

図１３において、ｎ型導電層２の不純物濃度は例えば１×１０¹⁷ｃｍ^-3以上２×１０¹⁸ｃｍ^-3以下であり、ｎ型ＧａＮ基板１の厚さはおよそ１００μｍ、ｎ型導電層２の厚さは例えばおよそ５μｍである。

スルーホール８は、ドライエッチングプロセスを用いて形成することができる。このとき、スルーホール８の内壁がｃ軸方向（図１３（ｂ）のｚ方向）およびａ軸方向（図１３（ｂ）のｘ方向）に沿うように、ドライエッチングを行う。スルーホール８の内壁において互いに対向する側面の一方に＋ｃ面が現れると、もう一方には−ｃ面が現れる。本実施形態では、−ｃ面の側面を活性層３から遠ざける必要があるため、−ｃ面の側面がチップの端に向くようにスルーホール８を配置させる。

本実施形態では、実施の形態３の場合と同様の効果を得ることができる。さらに、本実施形態では、＋ｃ面およびａ面の側面を活性層３の近傍に配置させ、−ｃ面の側面を活性層３から離して配置させることによって、実施の形態３と比較して、全体としてのコンタクト抵抗がさらに低くなる。

また、実施の形態３では、チップの中央部にスルーホール８を設け、その両側に活性層３を配置させているのに対して、本実施形態では、スルーホール８をコの字状に囲む活性層３を形成している。このように、本実施形態では、実施の形態３と比較して、活性層３の面積を大きくすることができるため、光出力をより多くすることができる。

（実施の形態５）
図１４（ａ）は、本発明による発光ダイオード装置の実施の形態５を示す断面図であり、図１４（ｂ）は、図１４（ａ）に示すｎ型ＧａＮ基板１の裏面を示す図である。図１４（ｃ）は、図１４（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。図１４（ａ）から（ｃ）では、図６（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。

図１４（ａ）から（ｃ）に示すように、本実施の形態では、図６（ａ）から（ｃ）に示すｎ型表面電極６およびｎ型裏面電極７が設けられていない。本実施形態では、スルーホール８内に設けられた導電体部９ａがｎ型表面電極６およびｎ型裏面電極７の役割を兼ねている。言い換えれば、導電体部９、ｎ型表面電極６およびｎ型裏面電極７が、同一の金属材料から一体的に形成されている。

図１４（ａ）に示す構成では、導電体部９ａが、ｎ型ＧａＮ基板１の裏面および第２導電層２の第２の領域２ｂよりも突出している。ただし、導電体部９が突出していなくてもよい。

本実施形態は、導電体部９ａ、ｎ型表面電極６およびｎ型裏面電極７の構成以外は実施の形態１と同様の構成を有する。その構成についての説明は省略する。

スルーホール８はドライエッチングプロセスを用いて形成することができる。本実施形態では、スルーホール８の開口面積がｎ型表面電極６およびｎ型裏面電極７の面積となる。スルーホール８の寸法（主面と平行な面における寸法）は、例えば１００μｍ×３００μｍとすることが好ましい。導電体部９は、蒸着法やスパッタ法、メッキ法を用いてＴｉ／Ａｌを堆積することによって形成することができる。

ｎ型ＧａＮ基板１およびｎ型導電層２の不純物濃度は１×１０¹⁷ｃｍ^-3以上２×１０¹⁸ｃｍ^-3以下であり、ｎ型ＧａＮ基板１の厚さは例えばおよそ１００μｍである。ｎ型導電層２の厚さはｎ型ＧａＮ基板１にエピタキシャル成長する際のバッファ層の厚さに相当し、例えばおよそ５μｍである。

本実施形態では、ｍ面を主面とするｎ型ＧａＮ基板１およびｎ型導電層２にスルーホール８を設けることにより、スルーホール８の内壁に、ｃ面、ａ面を現すことができる。＋ｃ面やａ面と導電体部９との間のコンタクト抵抗は、ｍ面がｎ型表面電極６に接する場合のコンタクト抵抗よりも低い。スルーホール８の内壁に電極を構成する導電体部９を接触させることにより、ｎ型の半導体層と電極との間のコンタクト抵抗を全体として低下させることができる。これにより、活性層に印加される電圧を十分な大きさに維持し、電力効率を高めることができる。さらに、コンタクト抵抗の低い領域で熱が発生しにくくなる。これにより、活性層３の温度の上昇が抑制されるため、発光効率および内部量子効率を向上させることができる。さらに、スルーホール８の内壁に接触する導電体部９があることで、活性層との間の電流経路に広がりができる。従来構造では、ｎ型表面電極６の端部に電流が集中して電極が破壊される問題が発生することがあったが、均一な電流経路によって信頼性を向上させることができる。

なお、本実施形態では、実施の形態１のようなｎ型表面電極６やｎ型裏面電極７が設けられていないため、ｎ型の半導体層と電極との接触面積が実施の形態１と比較して小さい。そのため、ｍ面よりもコンタクト抵抗の高い−ｃ面を活性層３に近い側に配置させると、放熱性と低抵抗化の効果が十分に得られない。したがって、スルーホール８の内壁における−ｃ面を活性層３から遠い側に配置させることが好ましい。

図１５はＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。図１２に示す従来のシミュレーション結果は、図５（ａ）、（ｂ）に示す表面電極構造を有する発光ダイオードを用いて得た。図１５に示すように、本実施形態では、同じ電流で従来よりも大きな光出力が得られ、効率が上がっていることがわかる。

（実施の形態６）
図１６（ａ）は、本発明による発光ダイオード装置の実施の形態６を示す断面図であり、図１６（ｂ）は、図１６（ａ）に示すｎ型ＧａＮ基板１の裏面１ｂを示す図である。図１６（ｃ）は、図１６（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。図１６（ａ）から（ｃ）では、図６（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。

図１６（ａ）から（ｃ）に示すように、本実施の形態では、ｎ型導電層２の主面に垂直な方向（ｙ方向）から見たとき、スルーホール８が、四角形の平面形状を有するチップの角部に設けられている。ｐ型電極５、ｐ型導電層４および活性層３は、スルーホール８の設けられた角部以外の領域に設けられている。また、本実施形態では、ｎ型ＧａＮ基板１の裏面１ｂ上に、ＩＴＯ（Indium Tin Oxide）等の透明な材料からなるｎ型裏面電極７が形成されている。ｎ型裏面電極７は、活性層３を挟んでｐ型電極５に対向する位置に、ｐ型電極５とほぼ同じ形状、ほぼ同じ面積で配置されている。導電体部９とスルーホール８の内壁との間は電気的に接続されている。スルーホール８はｍ面ＧａＮ基板１に形成するので、その内壁に、ｃ面やａ面などの側面を形成することができる。

ｎ型導電層２の不純物濃度は例えば１×１０¹⁷ｃｍ^-3以上２×１０¹⁸ｃｍ^-3以下であり、ｎ型ＧａＮ基板１の厚さはおよそ１００μｍ、ｎ型導電層２の厚さは例えばおよそ５μｍである。

本実施形態のｎ型裏面電極７は必ずしも図１６（ａ）、（ｂ）に示すような構成を有していなくてもよく、ｎ型導電層２の主面に垂直な方向から見たとき、ｎ型裏面電極７がｐ型電極５と重なる領域に設けられていればよい。ただし、ｎ型裏面電極７が設けられている面積が大きいほど、放熱性が高まり、抵抗も低くなる。本実施形態は、ｎ型裏面電極７の構成以外は実施の形態１と同様の構成を有する。その構成についての説明は省略する。

本実施形態では、実施の形態１の場合と同様の効果を得ることができる。さらに、本実施形態では、ｎ型の半導体層と電極との接触面積が実施の形態１よりも広いため、コンタクト抵抗がさらに低下する。また、裏面１ｂの全体から活性層３に電圧を印加することができるため、活性層３への電流注入をより均一に、さらに多量にすることができる。これにより、光出力を大きくすることができる。また、電流集中が緩和されるので、電極の信頼性が向上する。

さらに、ｎ型導電層２の主面にｎ型表面電極６を設けることによってフリップチップ実装が可能となる。これにより、チップの熱が実装基板１２に伝わりやすくなり、放熱性および信頼性をさらに高めることができる。

図１７は、ＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。図１７に示す従来のシミュレーション結果は、図５（ａ）、（ｂ）に示す表面電極構造を有する発光ダイオードを用いて得た。図１７に示すように、本実施形態では、同じ電流で従来よりも大きな光出力が得られ、効率が上がっている。また、図８に示す実施の形態１のシミュレーション結果と比較すると、横軸の値が大きいときに、本実施の形態のほうが光出力の値が大きくなっている。例えば、横軸の値が３（Ａ/ｍｍ²）のときの光出力の値は、実施の形態１では５Ｗ/ｍｍ²であるのに対し、本実施形態では、６Ｗ/ｍｍ²を超えている。実施の形態１と比較すると、本実施形態では、裏面１ｂにおけるｎ型裏面電極７の面積がより広くなるため、放熱性が高まり抵抗もより低くなっていると考えられる。また、裏面１ｂの全体から活性層３に電圧を印加することができるため、活性層３への電流注入が均一であり、さらに多量の電流を流すことができる。

（実施の形態７）
図１８（ａ）は、本発明による発光ダイオード装置の実施の形態７を示す断面図であり、図１８（ｂ）は、図１８（ａ）に示すｎ型ＧａＮ基板１の裏面１ｂを示す図である。図１８（ｃ）は、図１８（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。図１８（ａ）から（ｃ）では、図６（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。

図１８（ａ）から（ｃ）に示すように、本実施の形態では、ｎ型ＧａＮ基板１の裏面１ｂにｎ型裏面電極７が形成されている。ｎ型導電層２の主面に垂直な方向（ｙ方向）から見たとき、ｎ型裏面電極７は、ｎ型表面電極６に重なる部分だけではなく、活性層３を挟んでｐ型電極５に重なる部分にも設けられている。ｎ型裏面電極７は、ｎ型貫通電極９を覆う主部７ａと、主部７ａからｘ方向に延びる線状のｘ方向延長部７ｂと、ｚ方向に延びる複数の線状のｚ方向延長部７ｃとを有する。それぞれのｚ方向延長部７ｃの両端部にはｘ方向延長部７ｂが接続されており、これによって、主部７ａ、ｘ方向延長部７ｂおよびｚ方向延長部７ｃは全て電気的に接続されている。このように、ｎ型裏面電極７が裏面１ｂに均一に近い密度で設けられることにより、活性層３に均一に電圧を印加することができる。活性層３において発生した光は、ｎ型ＧａＮ基板１の裏面において、ｘ方向延長部７ｂおよびｚ方向延長部７ｃの隙間から取り出される。

なお、ｎ型裏面電極７は必ずしも図１８（ｂ）に示すような形状を有していなくてもよい。裏面１ｂに均一に近い密度で配置され、裏面１ｂから光を取り出すための隙間が設けられていれば、格子形状などの他の形状を有していてもよい。本実施形態は、ｎ型裏面電極７の構成以外は実施の形態１と同様の構成を有する。その構成についての説明は省略する。

ｎ型基板１およびｎ型導電層２の不純物濃度は例えば１×１０¹⁷ｃｍ^-3以上２×１０¹⁸ｃｍ^-3以下であり、ｎ型ＧａＮ基板１の厚さはおよそ１００μｍ、ｎ型導電層２の厚さは例えばおよそ５μｍである。

本実施形態では、実施の形態１の場合と同様の効果を得ることができる。さらに、本実施形態では、ｎ型の半導体層と電極との接触面積が実施の形態１よりも広いため、コンタクト抵抗がさらに低下する。また、裏面１ｂから全体的に活性層３に電圧を印加することができるため、活性層３への電流注入をより均一に、さらに多量にすることができる。これにより、光出力を大きくすることができる。また、電流集中が緩和されるので、電極の信頼性が向上する。

実施の形態６では、ｎ型裏面電極７を、ｐ型電極５に対向する位置に、ｐ型電極５とほぼ同じ面積で形成している。それに対して、本実施形態では、ｎ型裏面電極７を、裏面１ｂの全体には形成していない。そのため、本実施形態では、実施の形態６と比較して、活性層３へ印加される電圧の均一性は低い。しかしながら、本実施形態では、透明電極材料にありがちな接触抵抗の増大や密着性の悪さなどの課題を回避することができる。また、安価な電極材料を用いることができるという利点もある。

さらに、ｎ型導電層２の主面にｎ型表面電極６を設けることによってフリップチップ実装が可能となる。これにより、チップの熱が実装基板１２に伝わりやすくなり、放熱性および信頼性をさらに高めることができる。

図１９は、ＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。図１９に示す従来のシミュレーション結果は、図５（ａ）、（ｂ）に示す表面電極構造を有する発光ダイオードを用いて得た。図１９に示すように、本実施形態では、同じ電流で従来よりも大きな光出力が得られ、効率が上がっている。また、図８に示す実施の形態１のシミュレーション結果と比較すると、横軸の値が大きいときに、本実施の形態のほうが光出力の値が大きくなっている。例えば、横軸の値が３（Ａ/ｍｍ²）のときの光出力の値は、実施形態１では５Ｗ/ｍｍ²であるのに対し、本実施形態では、５．５Ｗ/ｍｍ²程度である。実施の形態１と比較すると、本実施形態では、裏面１ｂにおけるｎ型裏面電極７の面積がより広くなるので、放熱性が高まり抵抗もより低くなっていると考えられる。また、裏面１ｂから活性層３に均一に電圧を印加することができるため、活性層３への電流注入が均一であり、更に多量の電流を流すことができる。

（実施の形態８）
図２０（ａ）は、本発明による発光ダイオード装置の実施の形態８を示す断面図であり、図２０（ｂ）は、図２０（ａ）に示すｎ型導電層２の裏面２ｃを示す図である。図２０（ｃ）は、図２０（ａ）に示す発光ダイオード素子１４の主面側の表面を示す図である。図２０（ａ）から（ｃ）では、図６（ａ）から（ｃ）と同じ構成要素には同じ符号を用いて示している。

図２０（ａ）から（ｃ）に示すように、本実施の形態の発光ダイオード素子１４は、ｎ型ＧａＮ基板１を有していない。スルーホール８および導電体部９はｎ型導電層２に設けられ、ｎ型導電層２の裏面２ｃには、ＩＴＯ（Indium Tin Oxide）等の透明な材料からなるｎ型裏面電極７が設けられている。ｎ型裏面電極７は、活性層３を挟んでｐ型電極５に対向する位置に、ｐ型電極５とほぼ同じ形状、ほぼ同じ面積で配置されている。本実施形態は、基板が除去されている点とｎ型裏面電極７の構成以外は実施の形態１と同様の構成を有する。その構成についての説明は省略する。

ｎ型導電層２の不純物濃度は例えば１×１０¹⁷ｃｍ^-3以上２×１０¹⁸ｃｍ^-3以下であり、ｎ型導電層２の厚さは例えばおよそ５μｍである。

ｎ型導電層２は、例えばサファイア基板などの基板上に結晶成長されたものを用いることができる。発光ダイオード素子１４を形成した後に基板を除去することによって、薄いチップを得ることができる。基板を除去する方法としては、剥離させたり、エッチングやＣＭＰが考えられる。エッチング等を行う場合には、基板を完全に除去せず、一部のみを残してもよい。

本実施形態では、実施の形態６の場合と同様の効果を得ることができる。さらに、本実施形態では、ｎ型の半導体層が薄いため、光取り出し効率が良くなると共に、装置を小型化することができる。従来の表面電極タイプの発光ダイオードでは、ｎ型の半導体層を薄くすると、横方向のｎ型の半導体層の抵抗が高くなるという問題があった。本実施形態では、裏面２ｃにもｎ型裏面電極７を形成しているため、キャリアが縦方向へ移動できる。そのため、ｎ型の半導体層の抵抗が高くなるという問題を回避することができる。また、電流集中が緩和されるので、電極の信頼性が向上する。

図２１は、ＧａＮ系発光ダイオードによる光出力の電流依存性のシミュレーション結果を示すグラフである。図２１に示す従来のシミュレーション結果は、図５（ａ）、（ｂ）に示す表面電極構造を有する発光ダイオードを用いて得た。図２１に示すように、本実施形態では、同じ電流で従来よりも大きな光出力が得られ、効率が上がっている。本実施形態では、裏面２ｃにおけるｎ型裏面電極７の面積がより広くなるので、放熱性が高まり抵抗もより低くなっていると考えられる。また、裏面２ｃの全体から活性層３に電圧を印加することができるため、活性層３への電流注入が均一であり、更に多量の電流を流すことができる。これにより、光出力が大きくなる。また、ｎ型導電層２の主面にｎ型表面電極６を設けることによってフリップチップ実装が可能となる。これにより、チップの熱が実装基板１２に伝わりやすく、放熱性および信頼性をさらに高めることができる。

なお、図２０には、ｎ型裏面電極７が裏面２ｃの全体に配置する構造を示したが、本実施形態のｎ型裏面電極７は、実施の形態７のように、裏面２ｃに線状に配置する構造を有していてもよい。

本発明の半導体発光素子は、表示装置、照明装置、ＬＣＤバックライトの光源として好適に用いられる。

１ ｎ型基板
１ａ 主面
１ｂ 裏面
２ ｎ型導電層
２ａ 第１の領域
２ｂ 第２の領域
２ｃ 裏面
３ 活性層
４ ｐ型導電層
５ ｐ型電極
６ ｎ型表面電極
７ ｎ型裏面電極
７ａ 主部
７ｂ ｘ方向延長部
７ｃ ｚ方向延長部
８ スルーホール
８' 凹部
８ａ ＋ｃ面
８ｂ −ｃ面
８ｃ、８ｄ ａ面
９ 導電体部
９' 導電体部
９ａ 導電体部
１０ バンプ
１１ バンプ
１２ 実装基板
１３ バンプ位置
１４ 発光ダイオードチップ
１５ ボンディングパッド
１６ ワイヤ
２０ 発光ダイオード装置
２１ 半導体積層構造

Claims (11)

1. 主面および裏面を有し、前記主面がｍ面である窒化ガリウム系化合物からなる第１導電型の第１の半導体層と、
   前記第１の半導体層の前記主面における第１の領域に設けられ、第２導電型の第２の半導体層、および、前記第１の半導体層と前記第２の半導体層との間に位置する活性層を含む半導体積層構造と、
   前記第２の半導体層上に設けられた第１の電極と、
   前記第１の半導体層の前記主面における第２の領域に設けられ、前記第１の半導体層を貫通するスルーホールの内壁と接する導電体部と、
   前記第１の半導体層の前記主面における前記第２の領域に設けられ、前記導電体部と接する第２の電極とを備え、前記スルーホールの前記内壁の側面はｃ面またはａ面を含んでおり、
   前記第１導電型はｎ型であり、かつ
   前記第２導電型はｐ型である、発光ダイオード素子。
2. 前記第１の半導体層の前記裏面に設けられた第３の電極をさらに備え、
   前記導電体部と前記第３の電極とは接している請求項１に記載の発光ダイオード素子。
3. 前記第１の半導体層は、第１導電型の半導体基板を含んでいる請求項１または２に記載の発光ダイオード素子。
4. 前記スルーホールの前記内壁の側面における一部は＋ｃ面であり、前記スルーホールの前記内壁の側面における他の一部は−ｃ面であり、
   前記内壁の側面における前記＋ｃ面は、前記内壁の側面における前記−ｃ面よりも前記活性層に近い位置に配置される請求項１、２および３のいずれかに記載の発光ダイオード素子。
5. 前記スルーホールは、前記第１の半導体層の前記主面の中央部に設けられている、請求項１および２から４のいずれかに記載の発光ダイオード素子。
6. 前記スルーホールの前記内壁の側面は相対する２つのａ面、相対する＋ｃ面と−ｃ面とを含み、
   前記第１の半導体層の前記主面に垂直な方向から見たとき、前記活性層は、前記２つのａ面のうちの一方によって規定される辺に対向する辺と、前記２つのａ面のうちの他方によって規定される辺に対向する辺と、前記＋ｃ面によって規定される辺に対向する辺とを有し、前記−ｃ面によって規定される辺に対向する辺は有していない請求項１および２から５のいずれかに記載の発光ダイオード素子。
7. 前記第１の半導体層の前記主面に垂直な方向から見たとき、前記スルーホールは正方形または長方形の形状を有し、前記活性層はコの字形状を有している請求項６に記載の発光ダイオード素子。
8. 前記第２の電極、前記第３の電極および前記導電体部は同一の金属材料から一体的に形成されている請求項２に記載の発光ダイオード素子。
9. 前記第１の半導体層の前記主面に垂直な方向から見たとき、前記第３の電極は前記第１の電極と重なる領域に設けられている請求項２に記載の発光ダイオード素子。
10. 前記第１の半導体層の前記主面に垂直な方向から見たとき、前記第３の電極は、前記第１の電極と重なる領域に、互いに間隔をおいて配置されている請求項２に記載の発光ダイオード素子。
11. 請求項１および２から１０のいずれかに記載の発光ダイオード素子と、
    実装基板とを備える発光ダイオード装置であって、
    前記第１の電極および前記第２の電極が配置されている側が前記実装基板に対向するように前記発光ダイオード素子は前記実装基板上に配置される発光ダイオード装置。

Images