CN102473806A - 发光二极管 - Google Patents

发光二极管 Download PDF

Info

Publication number
CN102473806A
CN102473806A CN2010800323046A CN201080032304A CN102473806A CN 102473806 A CN102473806 A CN 102473806A CN 2010800323046 A CN2010800323046 A CN 2010800323046A CN 201080032304 A CN201080032304 A CN 201080032304A CN 102473806 A CN102473806 A CN 102473806A
Authority
CN
China
Prior art keywords
mentioned
face
type
emitting diode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800323046A
Other languages
English (en)
Other versions
CN102473806B (zh
Inventor
岩永顺子
横川俊哉
山田笃志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102473806A publication Critical patent/CN102473806A/zh
Application granted granted Critical
Publication of CN102473806B publication Critical patent/CN102473806B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明的发光二极管元件具备：n型导电层(2)，其具有主面以及背面，并由氮化镓类化合物构成，主面是m面；半导体层叠构造(21)，其设置在n型导电层(2)的主面的第1区域(2a)，且包括p型导电层(4)、以及位于n型导电层(2)和p型导电层(4)之间的活性层(3)；p型电极(5)，其设置在p型导电层(4)上；导电体部(9)，其设置在n型导电层(2)的主面的第2区域(2b)，并与通孔(8)的内壁相接；以及n型表面电极(6)，其设置在n型导电层(2)的主面的第2区域(2b)，并与导电体部(9)相接。

Description

发光二极管
技术领域
本发明涉及发光二极管，特别是涉及非极性面发光二极管。
背景技术
具有作为V族元素的氮(N)的氮化物半导体，其根据能隙(bandgap)的大小，有希望用作为短波长发光元件的材料。其中，氮化镓类化合物半导体(GaN类半导体)的研究正积极进行，蓝色发光二极管(LED)、绿色LED、以及以GaN类半导体作为材料的半导体激光器也正在被实用化(例如，参照专利文献1、2)。
氮化镓类半导体具有纤维锌矿(wurtzite)型结晶构造。图1示意性表示GaN的晶胞(unit cell)。在AlaGabIncN(0≤a、b、c≤1，a+b+c＝1)半导体的结晶中，将图1所示的Ga的一部分置换为Al以及/或者In而得到。
图2表示为了按照4指数记法(六方晶指数)来表示纤维锌矿型结晶构造而一般使用的4个基本向量a1、a2、a3、c。基本向量c在“0001”方向上延伸，将该方向称为“c轴”。将与c轴垂直的面(plane)称为“c面”或“(0001)面”。另外，“c轴”以及“c面”有时也分别记为“C轴”以及“C面”。
在纤维锌矿型结晶构造中，如图3所示，在c面以外也存在代表性的结晶面方位。图3(a)表示(0001)面，图3(b)表示(10-10)面，图3(c)表示(11-20)面，图3(d)表示(10-12)面。这里，在表示米勒指数(miller indices)的括号内的数字左边附加的“-”含义是“杆(bar)”。(0001)面、(10-10)面、(11-20)面、以及(10-12)面分别是c面、m面、a面、以及r面。m面以及a面是与c轴(基本向量c)平行的“非极性面”，但是r面是“半极性面”。
多年以来，利用了氮化镓类化合物半导体的发光元件能够通过“c面生长(c-plane growth)”来制作。在本说明书中，所谓“X面生长”意思是，在与六方晶纤维锌矿构造的X面(X＝c、m、a、r等)垂直的方向上产生外延生长(epitaxial growth)。在X面生长中，有时将X面称为“生长面”。此外，有时也将通过X面生长而形成的半导体的层称为“X面半导体层”。
如果使用通过c面生长而形成的半导体层叠构造来制造发光元件，则由于c面是极性面，所以在与c面垂直的方向(c轴方向)上产生较强的内部极化。产生极化的理由是，在c面中，Ga原子和N原子的位置在c轴方向上有偏差。如果在发光部中产生这样的极化，则发生载流子(carrier)的量子约束斯塔克效应(Quantum Confined Stark Effect)。通过该效应，由于发光部内的载流子的发光再结合概率降低，所以发光效率也降低。
由此，近年来，正在积极研究在m面和a面等非极性面、或者r面等半极性面上使氮化镓类化合物半导体生长的技术。如果能够将非极性面选择作为生长面，则由于在发光部的层厚方向(结晶生长方向)上不产生极化，所以也不会发生量子约束斯塔克效应，能够潜在地制作高效率的发光元件。即使在将半极性面选择为生长面的情况下，也能够大幅减轻量子约束斯塔克效应的参与。
现在，作为产品来售卖的发光二极管通过以下方法来制作，即，在c面基板上外延生长GaN、InGaN、AlGaN等GaN类半导体层来进行制作，并在副安装板(submount)上安装发光二极管元件(LED芯片)。发光二极管元件的平面尺寸(基板主面的平面尺寸：以下，仅仅称为“芯片尺寸”)根据发光二极管元件的用途而不同，但是典型的芯片尺寸例如是300μm×300μm，或者1mm×1mm。
发光二极管元件的电极的配置大致分为2个类型。一种类型是，分别在发光二极管元件的表面以及背面形成p型电极以及n型电极的“两面电极类型”。另外一种类型是，在发光二极管元件的表面侧形成p型电极以及n型电极双方的“表面电极类型”。以下，说明具有这些电极配置的现有的发光二极管元件的构成。
图4(a)是表示两面电极类型的发光二极管元件的剖面图，图4(b)是其立体图。图4(c)是表示在安装基板12上安装两面电极类型的发光二极管元件的状态的剖面图。图5(a)是表示在安装基板12上搭载表面电极类型的发光二极管元件的状态的剖面图，图5(b)是从p型电极5以及n型表面电极6侧观察表面电极类型的发光二极管元件的图。
在图4(a)以及图4(b)所示的例子中，在由GaN构成的n型基板1上，层叠由GaN构成的n型导电层2、由InGaN以及GaN的量子阱构成的活性层3、由GaN构成的p型导电层4。在p型导电层4上形成p型电极5，在n型基板1的背面形成n型背面电极7。在该例子中，为了从n型基板1的背面放出从活性层3发出的光，而由透明电极材料形成n型背面电极7。在由不透明的导电材料形成n型背面电极7的情况下，按照不遮蔽光的方式在n型基板1的背面的一部分区域中形成n型背面电极7。在安装n型背面电极7为透明的两面电极类型的发光二极管元件时，如图4(c)所示，按照p型电极5位于安装基板12侧的方式来进行配置。在n型背面电极7上设置焊盘(bonding pad)15，焊盘15通过电线16与安装基板12电连接。
在图5(a)以及图5(b)所示的例子中，在去除p型导电层4、活性层3、以及n型导电层2的一部分后露出的n型导电层2上形成n型表面电极6。在p型导电层4上形成p型电极5。在该例子中，在活性层3中产生的光从基板1的背面放出。由此，在安装该类型的发光二极管元件时，按照p型电极5以及n型表面电极6位于安装基板12侧的方式来进行安装。
在两面电极类型的情况下，p型电极5和n型背面电极7之间的电阻由于因GaN基板1的电阻成分而受到较大影响，所以优选尽可能低地抑制GaN基板1的电阻。GaN半导体，由于相比p型杂质，采用相对高的浓度掺杂了n型杂质，所以，一般n型电极易于实现低电阻。由此，通常GaN基板1的导电型设定为n型。
此外，在表面电极类型的情况下，由于p型电极5和n型表面电极6之间的电阻因GaN基板1的电阻成分而受到影响，所以，通常GaN基板1的导电型设定为n型。
上述电极配置虽然采用c面的发光二极管元件来形成，但是即使是m面发光二极管元件也照样适用。
在先技术文献
专利文献
专利文献1：JP特开2001-308462号公报
专利文献2：JP特开2003-332697号公报
发明的概要
发明要解决的课题
但是，在上述现有的构成中，由于伴随输入功率的增加，接触电阻和导电层的电阻增加，所以活性层中的电压降低，功率效率降低。此外，由于因载流子从活性层溢出而产生的暗电流、起因于导电层和接触部分的电阻的芯片温度的上升，存在内部量子效率降低的课题。
特别地，与使用c面GaN层的情况相比，使用m面GaN层的情况下，n型导电层的杂质浓度变低，n型导电层内的电阻变高。进一步地，在m面GaN层中，起因于其结晶构造，具有相比c面GaN，n型电极的接触电阻变高的倾向。这些电阻变高的结果是，功率效率降低，也易于引起发热。
发明内容
本发明为了解决上述课题而形成，其目的在于，通过使接触电阻降低，抑制芯片温度的上升，从而提供一种功率效率以及内部量子效率高的发光二极管元件。
用于解决课题的手段
本发明的发光二极管元件，具备：第1导电型的第1半导体层，其具有主面以及背面，并由氮化镓类化合物构成，上述主面是m面；半导体层叠构造，其设置在上述第1半导体层的上述主面的第1区域，且包括第2导电型的第2半导体层、以及位于上述第1半导体层和上述第2半导体层之间的活性层；第1电极，其设置在上述第2半导体层上；导电体部，其设置在上述第1半导体层的上述主面的第2区域，并与贯通上述第1半导体层的通孔(through hole)的内壁相接；以及第2电极，其设置在上述第1半导体层的上述主面的上述第2区域，并与上述导电体部相接。
在某实施方式中，上述通孔的上述内壁的侧面包括c面或a面。
在某实施方式中，还具备第3电极，该第3电极设置在上述第1半导体层的上述背面，上述导电体部和上述第3电极相接。
在某实施方式中，上述第1半导体层包括第1导电型的半导体基板。
在某实施方式中，上述通孔的上述内壁的侧面中的一部分是+c面，上述通孔的上述内壁的侧面中的另外一部分是-c面，上述内壁的侧面中的上述+c面配置在比上述内壁的侧面中的上述-c面更接近上述活性层的位置。
在某实施方式中，上述通孔设置在上述第1半导体层的上述主面的中央部。
在某实施方式中，上述通孔的上述内壁的侧面包括相对的2个a面、相对的+c面和-c面，在从与上述第1半导体层的上述主面垂直的方向观察时，上述活性层具有：与由上述2个a面中的一个a面所规定的边相对的边；与由上述2个a面中的另一个a面所规定的边相对的边；和与由上述+c面所规定的边相对的边；不具有与由上述-c面所规定的边相对的边。
在某实施方式中，在从与上述第1半导体层的上述主面垂直的方向观察时，上述通孔具有正方形或长方形的形状，上述活性层具有“コ”字形状。
在某实施方式中，上述第2电极、上述第3电极、以及上述导电体部由相同的金属材料一体形成。
在某实施方式中，在从与上述第1半导体层的上述主面垂直的方向观察时，上述第3电极设置在与上述第1电极相重合的区域。
在某实施方式中，在从与上述第1半导体层的上述主面垂直的方向观察时，上述第3电极相互隔开间隔地配置在与上述第1电极相重合的区域。
本发明的发光二极管装置是具备本发明的发光二极管元件和安装基板的发光二极管装置，上述发光二极管元件按照配置有上述第1电极以及上述第2电极的一侧与上述安装基板相对的方式而配置在上述安装基板上。
发明效果
根据本发明，通过在以m面作为主面的第1半导体层中设置通孔，从而能够在通孔的内壁中呈现相对于导电体部的接触电阻比m面低的面(+c面、a面)。通过使构成电极的导电体部接触该通孔的内壁，从而能够使第1导电型的第1半导体层和电极之间的接触电阻整体性降低。由此，能够将施加在活性层上的电压维持在足够大的大小，提高功率效率。此外，也难以引起由于接触电阻而造成的发热。
进一步地，通过导电体部来促进芯片内的热的释放。由此，由于活性层的温度上升得到抑制，因此能够提高发光效率以及内部量子效率。
此外，通过在通孔内也设置导电体部，第1半导体层和电极的接触面积增加，所以能够使第1导电型的第1半导体层和电极之间的接触电阻整体性降低，能够抑制接触部分的偏压的降低，防止功率效率降低。此外，经由通孔，能够使电流均一地且以放热性良好的状态流过。其结果，能够提高发光二极管元件的效率，防止电流向电极端集中，提高可靠性。
附图说明
图1是示意性表示GaN的晶胞的图。
图2是表示为了按照4指数记法(六方晶指数)来表示纤维锌矿型结晶构造而一般使用的4个基本向量a1、a2、a3、c的图。
图3(a)是表示(0001)面的图，(b)是表示(10-10)面的图，(c)是表示(11-20)面的图，(d)是表示(10-12)面的图。
图4(a)是表示两面电极类型的发光二极管元件的剖面图，(b)是其立体图，(c)是表示在安装基板12上搭载两面电极类型的发光二极管元件的状态的剖面图。
图5(a)是表示在安装基板12上搭载表面电极类型的发光二极管元件的状态的剖面图，(b)是从p型电极5以及n型表面电极6侧观察表面电极类型的发光二极管元件的图。
图6(a)是表示本发明的发光二极管装置的实施方式1的剖面图，(b)是表示发光二极管元件14的n型GaN基板1的背面1b的图，(c)是表示发光二极管元件14的主面侧的表面的图。
图7(a)是表示取代通孔8而形成凹部8’的构成的剖面图，(b)是表示按照覆盖通孔8的内壁且中央部成为空洞的方式来形成的导电体部9’的构成的剖面图。
图8是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。
图9(a)是表示本发明的发光二极管装置的实施方式2的剖面图，(b)是表示图9(a)所示的n型GaN基板1的背面1b的图，(c)是表示图9(a)所示的发光二极管元件14的主面侧的表面的图。
图10是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。
图11(a)是表示本发明的发光二极管装置的实施方式3的剖面图，(b)是表示图11(a)所示的n型GaN基板1的背面1b的图，(c)是表示图11(a)所示的发光二极管元件14的主面侧的表面的图。
图12是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。
图13(a)是表示本发明的发光二极管装置的实施方式4的剖面图，(b)是表示图13(a)所示的n型GaN基板1的背面1b的图，(c)是表示图13(a)所示的发光二极管元件14的主面侧的表面的图。
图14(a)是表示本发明的发光二极管装置的实施方式5的剖面图，(b)是表示图14(a)所示的n型GaN基板1的背面的图，(c)是表示图14(a)所示的发光二极管元件14的主面侧的表面的图。
图15是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。
图16(a)是表示本发明的发光二极管装置的实施方式6的剖面图，(b)是表示图16(a)所示的n型GaN基板1的背面1b的图，(c)是表示图16(a)所示的发光二极管元件14的主面侧的表面的图。
图17是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。
图18(a)是表示本发明的发光二极管装置的实施方式7的剖面图，(b)是表示图18(a)所示的n型GaN基板1的背面1b的图，(c)是表示图18(a)所示的发光二极管元件14的主面侧的表面的图。
图19是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。
图20(a)是表示本发明的发光二极管装置的实施方式8的剖面图，(b)是表示图20(a)所示的n型导电层2的背面2c的图，(c)是表示图20(a)所示的发光二极管元件14的主面侧的表面的图。
图21是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。
具体实施方式
以下，参照附图，说明本发明的实施方式。
(实施方式1)
图6(a)是表示本发明的发光二极管装置的实施方式1的剖面图，图6(b)是表示发光二极管元件14的n型GaN基板1的背面1b的图。图6(c)是表示发光二极管元件14的主面侧的表面的图。在图6(a)至(c)中，对于与图4(a)至(c)、图5(a)、(b)相同的构成要素，使用相同的符号来表示。
如图6(a)所示，本实施方式的发光二极管装置20具有在安装基板12之上搭载发光二极管元件(芯片)14的构成。发光二极管元件14在安装基板12之上，隔着凸块10、11来配置。凸块10连接发光二极管元件14的p型电极5和安装基板12，凸块11连接发光二极管元件14的n型表面电极6和安装基板12。
发光二极管元件14具备：主面1a为m面的n型GaN基板1；设置在n型GaN基板1的主面1a上并由n型GaN构成的n型导电层2；以及设置在n型导电层2的主面的第1区域2a中的半导体层叠构造21。半导体层叠构造21具有：设置在n型导电层2的主面上的活性层3；以及设置在活性层3的主面上并由p型的GaN构成的p型导电层4。活性层3例如具有由InGaN以及GaN的叠层构成的量子阱构造。n型导电层2、活性层3、p型导电层4任一个都是通过m面生长而形成的外延生长层。n型GaN基板1以及n型导电层2中的n型杂质浓度例如为1×1017cm-3以上且1×1018cm-3以下。
如图6(c)所示，在p型导电层4的主面上设置p型电极5，在n型导电层2的主面的第2区域2b中设置n型表面电极6。在本实施方式中，p型电极5例如由Pd/Pt层构成，n型表面电极6例如由Ti/Al层构成。其中，p型电极5以及n型表面电极6的构成并不限定于此。
在n型GaN基板1以及n型导电层2中，设置贯通它们的通孔8。在通孔8内，埋入由Ti/Al构成的导电体部(n型贯通电极)9。导电体部9在n型导电层2的主面的第2区域2b中，与n型表面电极6相接。另一方面，在n型GaN基板1的背面1b中，按照与导电体部9相接的方式形成由Ti/Al层构成的n型背面电极7。如图6(b)所示，在n型GaN基板1的背面1b中，n型背面电极7覆盖导电体部9。另外，图6(a)是沿着图6(c)的A-A’的剖面图。
通孔8的内壁包括与m面不同的面。具体来说，通孔8的内壁的侧面包括c面、a面。+c面或a面和导电体部9之间的接触电阻比m面与n型表面电极6相接时的接触电阻低。在本实施方式中，通过使构成电极的导电体部9与通孔8的内壁相接触，能够使n型半导体层和电极之间的接触电阻整体性降低。由此，能够将施加在活性层上的电压维持在足够大的大小，提高功率效率。进一步地，由于在接触电阻较低的区域中难以产生热，所以促进芯片内的热的释放。由此，由于活性层3的温度上升得到抑制，所以能够提高发光效率以及内部量子效率。另外，所谓+c面，是在最表面配置Ga的c面，所谓-c面，是在最表面配置N的c面。
发光二极管元件14将主面放在下面而搭载在安装基板12上。
n型GaN基板1在外延生长和电极形成的工序完成之后，有时会通过研磨或蚀刻使其从背面开始变薄。n型GaN基板1的最终厚度处于例如50μm至250μm的范围内。在活性层3中产生的光从n型GaN基板1的背面1b放出。此时，为了提高光放出效率，优选尽可能使n型GaN基板1变薄，从而降低n型GaN基板1的吸收损失。如果也考虑发光二极管元件14的机械强度，则n型GaN基板1的标准厚度例如设定为100μm左右。
n型导电层2的厚度相当于在基板上进行外延生长时的缓冲层的厚度，例如为大约5μm。
在实际的发光二极管中，有时在活性层3和p型导电层4之间插入具有用于防止载流子的溢出(overflow)并提高发光效率的效果的溢出阻止层。溢出阻止层例如由AlGaN层构成。此外，为了使更多的光从n型导电层2的背面放出，常常会采用如下方式在防止芯片的裂痕等的构造上花费工夫，即，在p型电极5的表面设置例如由银构成的反射电极，或者在衬垫电极的表面粘贴Si基板。这里，省略其图示以及详细说明，在本实施方式中，根据需要，能够将这些内容加入构成中。
在本实施方式中，也可以取代贯通n型导电层2以及n型GaN基板1的通孔8，而设置如图7(a)所示的凹部8’。此外，导电体部9也可以不整个地埋入通孔8中。例如，如图7(b)所示，也可以形成覆盖通孔8的内壁的导电体部9’。在图7(b)中，通孔8的内部形成空洞。
以下，参照图6，说明制造本实施方式的发光二极管元件的方法的优选例。
首先，准备主面1a是m面的n型GaN基板1。该n型GaN基板1能够使用HVPE(Hydride Vapor Phase Epitaxy：氢化物气相生长)法来制作。例如，首先，在c面蓝宝石基板上生长厚度为数mm级的厚膜GaN。之后，通过以与c面垂直的m面切出厚膜GaN，得到m面GaN基板。GaN基板的制作方法不限定为上述方法，例如也可以使用钠助溶剂法(sodium flux method)等液相生长或氨热法(ammonothermal：ァモノサ一マル)等熔体结晶生长方法(crystal growth from melt)来制作大量GaN的铸锭，以m面切出厚膜GaN。
在本实施方式中，在基板之上，通过MOCVD(Metal Organic ChemicalVapor Deposition)法来依次形成结晶层。首先，在n型GaN基板1上，形成厚度3μm的GaN层作为n型导电层2。具体来说，在n型GaN基板1上，例如通过在1100℃下提供TMG(Ga(CH3)3)、TMA(Al(CH3)3)、以及NH3来堆积GaN层。此时，作为n型导电层2，也可以不形成GaN层，而形成AluGavInwN层(u≥0，v≥0，w≥0)。另外，也可以不使用n型GaN基板1，而使用其他基板。
接着，在n型导电层2之上，形成活性层3。活性层3例如具有交替层叠厚度9nm的Ga0.9In0.1N阱层和厚度9nm的GaN阻挡层而形成的厚度8lnm的GaInN/GaN多重量子阱(MQW：multiple quantum well)构造。在形成Ga0.9In0.1N阱层时，为了进行In的取入，优选将生长温度降低至800℃以下。
在活性层3之上，通过提供TMG、TMA、NH3、以及作为p型杂质的Cp2Mg(cyclopentadienyl magnesium)，来形成由厚度70nm的GaN构成的p型导电层4。p型导电层4优选在表面具有未图示的p-GaN接触层。作为p型导电层4，可以不形成GaN层，而形成例如p-Al0.14Ga0.86N层。
在基于上述MOCVD法的外延生长工序结束后，通过进行氯类干法蚀刻，去除p型导电层4以及活性层3的一部分，形成凹部，露出n型导电层2中的第2区域2b。
接着，使用例如干法蚀刻工艺形成通孔8。具体来说，在p型导电层4以及n型导电层2的主面上形成抗蚀剂掩模(resist mask)后，在抗蚀剂掩模中的形成通孔8的部分形成开口。通过使用该抗蚀剂掩模进行干法蚀刻，能够在n型导电层2以及n型GaN基板1中形成成为通孔8的孔穴。例如，当孔穴的深度为100μm时，在孔穴贯通n型GaN基板1之前停止干法蚀刻。如图6(b)所示，通孔8形成为从与n型导电层2的主面垂直的方向观察具有长方形的形状。此时，通过调整长方形的各边的方向，能够在通孔8的内壁上呈现与m面垂直的+c面、-c面、a面。通孔8的尺寸(与主面平行的面的尺寸)例如优选为100μm×270μm。
接着，通过蒸镀法或溅射法，在构成通孔8的上述孔穴的侧壁以及底面上形成厚度10nm的Ti层以及厚度100nm的Al层，并从上开始通过电镀法来进一步堆积Al层而形成导电体部9。此时，也可以形成整体性填充通孔8的内部的导电体部9，也可以如图7(b)所示，按照覆盖通孔8的内壁且中央部成为空洞的方式来形成导电体部9’。为了能够在内壁上均等地形成上述的Ti/Al，优选设定为与通孔8的主面平行的面中的尺寸和通孔8的垂直的面中的尺寸为相等以上。
接着，在n型导电层2的第2区域2b中，形成由例如厚度10nm的Ti层和厚度100nm的Al层构成的n型表面电极6。n型表面电极6按照与导电体部9相接的方式来形成。另一方面，在p型导电层4上形成p型电极5。
接着，对n型GaN基板1进行研磨，以使从其背面露出导体部9，之后，通过蒸镀法等，在n型GaN基板1的背面1b上形成由厚度10nm的Ti层和厚度100nm的Al层构成的n型背面电极7。在不是形成通孔8而是形成图7(a)所示的凹部8’的情况下，可以进行使孔穴的深度变浅、使研磨后的基板变厚等的调整。
接着，在450℃下进行15分钟左右的热处理。通过该热处理，能够降低半导体层和电极之间的接触电阻。该热处理可以在450℃至650℃左右的温度下进行5分钟至20分钟左右。
上述记载只不过是说明优选实施方式的一个例子。
图8是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。在图8中，横轴表示流过正电极的每单位面积的电流值Ia(A/mm2)，纵轴表示每单位面积产生的光输出(W/mm2)。图8所示的现有构造的模拟结果使用具有图5(a)、(b)所示的表面电极构造的发光二极管来得到。如图8所示，在本实施方式中，按照相同电流得到比现有技术更大的光输出，效率得到提高。
在本实施方式中，通过在将m面作为主面的n型GaN基板1以及n型导电层2中设置通孔8，能够在通孔8的内壁上呈现与m面不同的面。具体来说，在通孔8的内壁上，能够呈现c面或a面。+c面或a面和导电体部9之间的接触电阻比m面氮化物半导体层与n型表面电极6相接时的接触电阻低。通过使构成电极的导电体部9与通孔8的内壁相接触，能够使n型半导体层和电极之间的接触电阻整体性降低。进一步地，通过在通孔8的内壁以及n型GaN基板1的背面中使n型半导体层和电极相接触，能够使n型半导体层和电极之间的接触面积比现有技术更大。通过这样增大接触面积，也能够使n型半导体层和电极之间的接触电阻整体性降低。由此，能够将施加在活性层上的电压维持在足够大的大小，提高功率效率。进一步地，在接触电阻较低的区域中难以产生热，并且通过增大n型半导体层和电极之间的接触面积来促进芯片内的热的释放。由此，由于活性层3的温度上升得到抑制，所以能够提高发光效率以及内部量子效率。进一步地，由于具有与通孔8的内壁相接触的导电体部9和n型背面电极7，所以能够在与活性层之间的电流路径中变广。在现有构造中，电流在n型表面电极6的端部集中，会产生电极被破坏的问题，但是通过均匀的电流路径能够提高可靠性。
+c面在进行热处理之前(as-depo)示出较高的接触电阻，但是如果在450℃左右的温度下进行15分钟的热处理，则示出5×10-5Ω·cm2(在+c面之上形成Ti/Al/Pt作为电极的情况下)的较低的接触电阻。+c面的接触电阻成为m面时的大约十分之一至大约五分之一。此外，由于相对m面垂直配置并通过蚀刻易于呈现+c面，所以在以m面作为主面的GaN类半导体层中，在内壁上呈现+c面是容易的。由此，特别优选通孔8的内壁的侧面包含+c面。
另一方面，-c面在进行热处理之前(as-depo)，示出7×10-4Ω/cm2(在-c面之上形成Ti/Al作为电极的情况下)的较低的接触电阻。但是，在进行热处理之后，-c面的接触电阻上升，成为1×10-3～1×10-2Ω/cm2。如果对于呈现-c面的半导体层进行干法蚀刻或SiO2的堆积来改善表面，则能够稍稍抑制接触电阻的上升。但是，即使进行例如表面处理，-c面的接触电阻也会成为+c面的接触电阻的10倍以上。其中，即使在通孔8的内壁上呈现-c面，通过使n型半导体层和电极之间的接触面积比未形成通孔8的现有构成大，也能够降低作为整体的接触电阻。
如下考虑通过热处理而使接触电阻上升或降低的机制。在+c面中，不管最表面的原子是否是Ga，N原子都易于通过热处理而进行扩散。由于容易形成运动的氮空穴作为施主(donor)，所以通过热处理易于得到n型的接触电阻。另一方面，在-c面中，相反，不管最表面的原子是否是N，Ga原子都易于通过热处理而脱落。由于形成作为受主(accepter)的Ga空穴，因此认为通过热处理而接触电阻上升。如果对-c面进行干法蚀刻等表面处理，则由于形成氮空穴，所以认为接触电阻降低。
相对于a面的Ti/Al的接触电阻成为m面时的二分之一至三分之一。
(实施方式2)
图9(a)是表示本发明的发光二极管装置的实施方式2的剖面图，图9(b)是表示图9(a)所示的n型GaN基板1的背面1b的图。图9(c)是表示图9(a)所示的发光二极管元件14的主面侧的表面的图。在图9(a)至(c)中，对于与图6(a)至(c)相同的构成要素，使用相同的符号来表示。
如图9(a)所示，在本实施方式中，在通孔8的内壁的侧面，呈现+c面8a和-c面8b，与-c面8b相比，+c面8a配置在更接近活性层3的一侧。如上所述，+c面通过进行热处理示出m面时的十分之一至五分之一的接触电阻。这样，通过在更多电流流过的一侧配置+c面，作为整体的接触电阻进一步降低。另外，在通孔8的内壁的侧面中，在+c面、-c面以外的部分呈现a面。
本实施方式除通孔8和活性层3的配置以外，具有与实施方式1相同的构成。省略该构成的说明。
图10是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。图10表示本实施方式的模拟结果、和n型电极的接触电阻与本实施方式相比为5倍高的发光二极管(比较例)的模拟结果。在本实施方式中，与比较例相比较，按照相同的电流而得到较大的光输出，效率得到提高。
在本实施方式中，能够得到与实施方式1的情况相同的效果。特别地，在本实施方式中，由于使接触电阻最低的+c面接近活性层3，所以与实施方式1相比较，作为整体的接触电阻进一步降低。
另外，a面的接触电阻比-c面的接触电阻更小。于是，可以在通孔8的侧壁中，将a面配置在活性层3的附近，并按照使-c面从活性层3远离的方式来配置。
(实施方式3)
图11(a)是表示本发明的发光二极管装置的实施方式3的剖面图，图11(b)是表示图11(a)所示的n型GaN基板1的背面1b的图。图11(c)是表示图11(a)所示的发光二极管元件14的主面侧的表面的图。在图11(a)至(c)中，对于与图6(a)至(c)相同的构成要素，使用相同的符号来表示。
如图11(a)至(c)所示，在本实施方式中，将通孔8设置在芯片的中央部(x方向的中央部)。在设置有通孔8的区域的两侧(芯片的x方向的两侧)配置活性层3以及p型导电层4。如图11(b)所示，通孔8在z方向上排列3个，3个通孔8之上(背面上)由n型背面电极7覆盖。本实施方式除通孔8的数目以及配置以外，具有与实施方式1相同的构成。省略该构成的说明。
在本实施方式中，所谓“将通孔8设置在芯片的中央部”是指，在通孔8的x方向的两侧或z方向(图11(b)所示)的两侧，设置活性层3或p型导电层4。
在图5中，n型导电层2的n型杂质浓度例如为1×1017cm-3以上且2×1018cm-3以下，n型GaN基板1的厚度为大约100μm，n型导电层2的厚度例如为大约5μm。通孔8能够使用干法蚀刻工艺来形成。
在本实施方式中，能够得到与实施方式1的情况相同的效果。进一步地，在本实施方式中，将具有比GaN更高的热传导率的导电体部9设置在芯片的中央部。由此，易于蓄积在芯片的中央部的热能够通过导电体部9而积极地释放到芯片的外部。
在以m面作为主面的GaN类的LED中，难以提高n型导电层以及n型GaN基板的杂质浓度，这些层的电阻易于变高。由此，存在不能向远离n型电极的活性层充分施加电压的问题。在本实施方式中，通过将贯通电极9配置在芯片的中央部，在按照相同的芯片面积来考虑的情况下，能够缩短从导电体部9至活性层3的距离。由此，能够向活性层3充分施加电压。其结果，由于对活性层3的电流注入不依赖于部位而成为均一，所以同一电流中的光输出变高，效率更好。
图12是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。图12所示的现有构造的模拟结果是使用具有图5(a)、(b)所示的表面电极构造的发光二极管而得到的。如图12所示，在本实施方式中，按照相同的电流而得到比现有技术更大的光输出，效率得到提高。此外，如果与图8所示的实施方式1的模拟结果进行比较，则在横轴的值较大时，本实施方式的光输出的值变大。例如，横轴的值为3(A/mm2)时的光输出的值，相对于在实施方式1中为5W/mm2，在本实施方式中为接近6W/mm2的值。认为这是起因于，通过将导电体部9配置在芯片的中心部，放热性提高，且施加给活性层3的电压成为均一。在本实施方式中，放热性变高，对活性层3的电流注入不依赖于部位而成为均一，所以同一电流中的光输出变高，效率更好。
(实施方式4)
图13(a)是表示本发明的发光二极管装置的实施方式4的剖面图，图13(b)是表示图13(a)所示的n型GaN基板1的背面1b的图。图13(c)是表示图13(a)所示的发光二极管元件14的主面侧的表面的图。在图13(a)至(c)中，对于与图6(a)至(c)相同的构成要素，使用相同的符号来表示。
如图13(a)至(c)所示，在本实施方式中，将通孔8配置在芯片的中央部(x方向的中央部)。在从与n型导电层2的主面垂直的方向(y方向)观察时，通孔8以及n型表面电极6具有长方形的平面形状，其中，该长方形具有沿着z方向的长边和沿着x方向的短边。通孔8的长方形的4个角也可以是圆形。如图13(b)所示，通孔8的内壁包括a面8c、8d、+c面8a、和-c面8b。另一方面，p型电极5、p型导电层4、以及活性层3具有“コ”字(c字)形状。另外，通孔8以及n型表面电极6也可以具有正方形的形状。此外，也可以具有长方形的平面形状，其中，该长方形具有沿着x方向的长边和沿着z方向的短边。
此外，在从与n型导电层2的主面垂直的方向(y方向)观察时，如图13(c)所示，p型电极5具有：与由通孔8的内壁的侧面中的a面8c所规定的边相对的边5c；与由a面8d所规定的边相对的边5d；和与由+c面8a所规定的边相对的边5a。另一方面，将通孔8的内壁的侧面中的-c面8b设置在芯片的一端，p型电极5不具有与由-c面8b所规定的边相对的边。由于活性层3具有与p型电极5相同的平面形状，所以活性层3也具有分别与由a面8c、8d、+c面8a所规定的边相对的边，而不具有与由-c面8b规定的边相对的边。本实施方式除设置通孔8的部位以及通孔8的内壁的面方位以外，具有与实施方式1相同的构成。省略该构成的说明。
-c面与+c面以及a面相比较，接触电阻较大。因此，将+c面以及a面的侧面配置在活性层3的附近，将-c面的侧面与活性层3远离而配置，由此，更多的电流流过+c面以及a面的侧面。其结果，作为整体的接触电阻进一步降低。
在图13中，n型导电层2的杂质浓度例如为1×1017cm-3以上且2×1018cm-3以下，n型GaN基板1的厚度大约为100μm，n型导电层2的厚度例如大约为5μm。
通孔8能够使用干法蚀刻工艺来形成。此时，按照通孔8的内壁沿着c轴方向(图13(b)的z方向)以及a轴方向(图13(b)的x方向)的方式进行干法蚀刻。如果在通孔8的内壁中，在相互相对的侧面的一方中呈现+c面，则在相互相对的侧面的另一方中呈现-c面。在本实施方式中，由于需要使-c面的侧面远离活性层3，所以按照-c面的侧面朝向芯片的一端的方式来配置通孔8。
在本实施方式中，能够得到与实施方式3的情况相同的效果。进一步地，在本实施方式中，将+c面以及a面的侧面配置在活性层3的附近，使-c面的侧面与活性层3远离而配置，由此，与实施方式3相比较，作为整体的接触电阻进一步降低。
此外，在本实施方式3中，在芯片的中央部设置通孔8，在其两侧配置活性层3，相对于此，在本实施方式中，形成按照“コ”字状来包围通孔8的活性层3。这样，在本实施方式中，与实施方式3相比较，由于能够增大活性层3的面积，所以能够使光输出更大。
(实施方式5)
图14(a)是表示本发明的发光二极管装置的实施方式5的剖面图，图14(b)是表示图14(a)所示的n型GaN基板1的背面的图。图14(c)是表示图14(a)所示的发光二极管元件14的主面侧的表面的图。在图14(a)至(c)中，对于与图6(a)至(c)相同的构成要素，使用相同的符号来表示。
如图14(a)至(c)所示，在本实施方式中，不设置图6(a)至(c)所示的n型表面电极6以及n型背面电极7。在本实施方式中，设置在通孔8内的导电体部9a兼有n型表面电极6以及n型背面电极7的作用。换言之，导电体部9、n型表面电极6、以及n型背面电极7由同一金属材料一体形成。
在图14(a)所示的构成中，导电体部9a与n型GaN基板1的背面以及第2导电层2的第2区域2b相比而突出。其中，导电体部9也可以不突出。
本实施方式除导电体部9a、n型表面电极6、以及n型背面电极7的构成以外，具有与实施方式1相同的构成。省略该构成的说明。
通孔8能够使用干法蚀刻工艺来形成。在本实施方式中，通孔8的开口面积为n型表面电极6以及n型背面电极7的面积。通孔8的尺寸(与主面平行的面中的尺寸)优选设为例如100μm×300μm。导电体部9能够通过使用蒸镀法或溅射法、电镀法来堆积Ti/Al来形成。
n型GaN基板1以及n型导电层2的杂质浓度为1×1017cm-3以上且2×1018cm-3以下，n型GaN基板1的厚度例如为大约100μm。n型导电层2的厚度与n型GaN基板1上进行外延生长时缓冲层的厚度相当，例如为大约5μm。
在本实施方式中，通过在将m面作为主面的n型GaN基板1以及n型导电层2上设置通孔8，能够在通孔8的内壁上呈现c面、a面。+c面或a面和导电体部9之间的接触电阻比m面与n型表面电极6相接时的接触电阻低。通过使构成电极的导电体部9与通孔8的内壁相接触，能够整体性降低n型半导体层和电极之间的接触电阻。由此，能够将施加在活性层上的电压维持在充分大的大小，并提高功率效率。进一步地，在接触电阻低的区域中，难以产生热。由此，由于活性层3的温度上升得到抑制，因此能够提高发光效率以及内部量子效率。进一步地，由于存在与通孔8的内壁相接触的导电体部9，所以能够在与活性层之间的电流路径上变广。在现有构造中，存在电流集中在n型表面电极6的端部从而电极被破坏的问题，但是通过均一的电流路径则能够提高可靠性。
另外，在本实施方式中，由于没有设置如实施方式1这样的n型表面电极6或n型背面电极7，所以n型半导体层和电极之间的接触面积与实施方式1相比较小。由此，如果将与m面相比接触电阻更高的-c面配置在接近活性层3的一侧，则不能充分得到放热性和低电阻化的效果。因此，优选将通孔8的内壁中的-c面配置在与活性层3远离的一侧。
图15是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。图12所示的现有技术的模拟结果是使用具有图5(a)、(b)所示的表面电极构造的发光二极管得到的。如图15所示，可知，在本实施方式中，按照相同的电流而得到比现有技术更大的光输出，效率得到提高。
(实施方式6)
图16(a)是表示本发明的发光二极管装置的实施方式6的剖面图，图16(b)是表示图16(a)所示的n型GaN基板1的背面1b的图。图16(c)是表示图16(a)所示的发光二极管元件14的主面侧的表面的图。在图16(a)至(c)中，对于与图6(a)至(c)相同的构成要素，使用相同的符号来表示。
如图16(a)至(c)所示，在本实施方式中，在从与n型导电层2的主面垂直的方向(y方向)观察时，通孔8设置在芯片的角部，该芯片具有四边形的平面形状。p型电极5、p型导电层4、以及活性层3设置在设置有通孔8的角部以外的区域中。此外，在本实施方式中，在n型GaN基板1的背面1b上，形成由ITO(Indium Tin Oxide)等透明材料构成的n型背面电极7。n型背面电极7按照与p型电极5大致相同的形状、大致相同的面积而配置在夹着活性层3与p型电极5相对的位置。导电体部9和通孔8的内壁之间进行电连接。由于通孔8形成在m面GaN基板1中，因此能够在其内壁上形成c面或a面等侧面。
n型导电层2的杂质浓度例如为1×1017cm-3以上且2×1018cm-3以下，n型GaN基板1的厚度为大约100μm，n型导电层2的厚度例如为大约5μm。
本实施方式的n型背面电极7可以不必具有图16(a)、(b)所示的构成，在从与n型导电层2的主面垂直的方向观察时，可以将n型背面电极7设置在与p型电极5相重合的区域中。其中，设置有n型背面电极7的面积越大，放热性越高，电阻越低。本实施方式除n型背面电极7的构成以外，具有与实施方式1相同的构成。省略该构成的说明。
在本实施方式中，能够得到与实施方式1的情况相同的效果。进一步地，在本实施方式中，由于n型半导体层和电极的接触面积比实施方式1更广，所以接触电阻进一步降低。此外，由于能够从整个背面1b对活性层3施加电压，所以对活性层3的电流注入能够更均一，并进一步增大。由此，能够增大光输出。此外，由于电流集中缓和，所以电极的可靠性得到提高。
进一步地，通过在n型导电层2的主面上设置n型表面电极6，能够进行倒装芯片(flip chip)的安装。由此，芯片的热易于传导至安装基板12，能够进一步提高放热性以及可靠性。
图17是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。图17所示的现有的模拟结果是使用具有图5(a)、(b)所示的表面电极构造的发光二极管而得到的。如图17所示，在本实施方式中，按照相同的电流的情况下，能够得到比现有技术更大的光输出，效率得到提高。此外，如果与图8所示的实施方式1的模拟结果相比较，在横轴的值较大时，本实施方式的光输出的值变大。例如，横轴的值为3(A/mm2)时的光输出的值，在实施方式1中为5W/mm2，相对于此，在本实施方式中，超出6W/mm2。如果与实施方式1相比较，则在本实施方式中，由于背面1b中的n型背面电极7的面积更广，所以认为放热性提高，电阻也更低。此外，由于能够从整个背面1b对活性层3施加电压，所以对活性层3的电流注入变得均一，进一步能够流过大量的电流。
(实施方式7)
图18(a)是表示本发明的发光二极管装置的实施方式7的剖面图，图18(b)是表示图18(a)所示的n型GaN基板1的背面1b的图。图18(c)是表示图18(a)所示的发光二极管元件14的主面侧的表面的图。在图18(a)至(c)中，对于与图6(a)至(c)相同的构成要素，使用相同的符号来表示。
如图18(a)至(c)所示，在本实施方式中，在n型GaN基板1的背面1b中形成n型背面电极7。在从与n型导电层2的主面垂直的方向(y方向)观察时，n型背面电极7不仅仅设置在与n型表面电极6相重合的部分中，也设置在夹着活性层3与p型电极5相重合的部分中。n型背面电极7具有：覆盖n型贯通电极9的主部7a；从主部7a在x方向上延伸的线状的x方向延长部7b；和在z方向上延伸的多个线状的z方向延长部7c。将x方向延长部7b与各个z方向延长部7c的两端部连接，由此，主部7a、x方向延长部7b、以及z方向延长部7c全都电连接。这样，通过在背面1b中按照接近均一的密度来设置n型表面电极7，能够对活性层3均一地施加电压。在活性层3中产生的光在n型GaN基板1的背面中，从x方向延长部7b以及z方向延长部7c的间隙中放出。
另外，n型背面电极7也可不必具有图18(b)所示的形状。如果在背面1b中按照接近均一的密度进行配置，并设置用于从背面1b放出光的间隙，则可以具有格子形状等其他的形状。本实施方式除n型背面电极7的构成以外，具有与实施方式1相同的构成。省略该构成的说明。
n型基板1以及n型导电层2的杂质浓度例如为1×1017cm-3以上且2×1018cm-3以下，n型GaN基板1的厚度为大约100μm，n型导电层2的厚度例如为大约5μm。
在本实施方式中，能够得到与实施方式1的情况相同的效果。进一步地，在本实施方式中，由于n型半导体层和电极的接触面积比实施方式1更广，所以接触电阻进一步降低。此外，由于能够从整个背面1b对活性层3施加电压，所以对活性层3的电流注入能够更均一，并进一步增大。由此，能够增大光输出。此外，由于电流集中缓和，所以电极的可靠性得到提高。
在实施方式6中，按照与p型电极5大致相同的面积在与p型电极5相对的位置形成n型背面电极7。相对于此，在本实施方式中，不是将n型背面电极7形成在整个背面1b上。由此，在本实施方式中，与实施方式6相比较，对活性层3施加的电压的均一性较低。但是，在本实施方式中，能够避免透明电极材料中常见的接触电阻增大或密接性较差等课题。此外，也具有能够使用价廉的电极材料的优点。
进一步地，通过在n型导电层2的主面上设置n型表面电极6，能够进行倒装芯片(flip chip)安装。由此，芯片的热易于传导至安装基板12，能够进一步提高放热性以及可靠性。
图19是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。图19所示的现有技术的模拟结果是使用具有图5(a)、(b)所示的表面电极构造的发光二极管而得到的。如图19所示，在本实施方式中，按照相同的电流的情况下，能够得到比现有技术更大的光输出，效率得到提高。此外，如果与图8所示的实施方式1的模拟结果相比较，在横轴的值较大时，本实施方式的光输出的值变大。例如，横轴的值为3(A/mm2)时的光输出的值，在实施方式1中为5W/mm2，相对于此，在本实施方式中，为5.5W/mm2左右。如果与实施方式1相比较，则在本实施方式中，由于背面1b中的n型背面电极7的面积更广，所以认为放热性提高，电阻也更低。此外，由于能够从背面1b对活性层3均一地施加电压，所以对活性层3的电流注入变得均一，进一步能够流过大量的电流。
(实施方式8)
图20(a)是表示本发明的发光二极管装置的实施方式8的剖面图，图20(b)是表示图20(a)所示的n型导电层2的背面2c的图。图20(c)是表示图20(a)所示的发光二极管元件14的主面侧的表面的图。在图20(a)至(c)中，对于与图6(a)至(c)相同的构成要素，使用相同的符号来表示。
如图20(a)至(c)所示，本实施方式的发光二极管元件14不具有n型GaN基板1。在n型导电层2中设置通孔8以及导电体部9，在n型导电层2的背面2c上设置由ITO(Indium Tin Oxide)等透明材料构成的n型背面电极7。n型背面电极7按照与p型电极5大致相同的形状、大致相同的面积而配置在夹着活性层3与p型电极5相对的位置。本实施方式除去没有基板以及n型背面电极7的构成以外，具有与实施方式1相同的构成。省略该构成的说明。
n型导电层2的杂质浓度例如为1×1017cm-3以上且2×1018cm-3以下，n型导电层2的厚度例如为大约5μm。
n型导电层2能够使用例如在蓝宝石基板等基板上进行结晶生长而形成的层。在形成发光二极管元件14后，去除基板，由此能够得到薄的芯片。作为去除基板的方法，可考虑剥离或者蚀刻或CMP。在进行蚀刻等的情况下，也可以不完全去除基板，而保留一部分。
在本实施方式中，能够得到与实施方式6的情况相同的效果。进一步地，在本实施方式中，由于n型的半导体层较薄，光放出效率好，并且能够使装置小型化。在现有的表面电极类型的发光二极管中，如果使n型半导体层变薄，则存在横方向的n型半导体层的电阻变高的问题。在本实施方式中，由于在背面2c中也形成n型背面电极7，所以载流子能够向纵方向移动。由此，能够避免n型半导体层的电阻变高的问题。此外，由于电流集中缓和，所以电极的可靠性提高。
图21是表示GaN类发光二极管的光输出的电流依存性的模拟结果的曲线图。图21所示的现有技术的模拟结果是使用具有图5(a)、(b)所示的表面电极构造的发光二极管而得到的。如图21所示，在本实施方式中，按照相同的电流的情况下，能够得到比现有技术更大的光输出，效率得到提高。在本实施方式中，由于背面2c中的n型背面电极7的面积变得更广，所以认为放热性提高，电阻也更低。此外，由于能够从整个背面2c对活性层3施加电压，所以对活性层3的电流注入变得均一，进一步能够流过大量的电流。由此，光输出变大。此外，通过在n型导电层2的主面上设置n型表面电极6，能够进行倒装芯片(flip chip)安装。由此，芯片的热易于传导至安装基板12，能够进一步提高放热性以及可靠性。
另外，在图20中，示出了将n型背面电极7配置在整个背面2c上的构造，但是本实施方式的n型背面电极7也可以如实施方式7那样具有在背面2c中配置为线状的构造。
工业可利用性
本发明的半导体发光元件适于作为显示装置、照明装置、LCD背光的光源来使用。
符号说明：
1   n型基板
1a  主面
1b  背面
2   n型导电层
2a  第1区域
2b  第2区域
2c  背面
3   活性层
4   p型导电层
5   p型电极
6   n型表面电极
7   n型背面电极
7   a主部
7b  x方向延长部
7c  z方向延长部
8   通孔
8’ 凹部
8a  +c面
8b  -c面
8c、8d  a面
9  导电体部
9’ 导电体部
9a  导电体部
10  凸块
11  凸块
12  安装基板
13  凸块位置
14  发光二极管芯片
15  焊盘
16  电线
20  发光二极管装置
21  半导体层叠构造
权利要求书(按照条约第19条的修改)
1.(修改后)一种发光二极管元件，具备：
第1导电型的第1半导体层，其具有主面以及背面，并由氮化镓类化合物构成，上述主面是m面；
半导体层叠构造，其设置在上述第1半导体层的上述主面的第1区域，且包括第2导电型的第2半导体层、以及位于上述第1半导体层和上述第2半导体层之间的活性层；
第1电极，其设置在上述第2半导体层上；
导电体部，其设置在上述第1半导体层的上述主面的第2区域，并与贯通上述第1半导体层的通孔的内壁相接；以及
第2电极，其设置在上述第1半导体层的上述主面的上述第2区域，并与上述导电体部相接，
上述通孔的上述内壁的侧面包括c面或a面。
2.(删除)
3.(修改后)根据权利要求1所述的发光二极管元件，其中，
该发光二极管元件还具备第3电极，该第3电极设置在上述第1半导体层的上述背面，
上述导电体部和上述第3电极相接。
4.(修改后)根据权利要求1或3所述的发光二极管元件，其中，
上述第1半导体层包括第1导电型的半导体基板。
5.(修改后)根据权利要求1、3、4中任一项所述的发光二极管元件，其中，
上述通孔的上述内壁的侧面中的一部分是+c面，上述通孔的上述内壁的侧面中的另外一部分是-c面，
上述内壁的侧面中的上述+c面配置在比上述内壁的侧面中的上述-c面更接近上述活性层的位置。
6.(修改后)根据权利要求1、以及3～5中任一项所述的发光二极管元件，其中，
上述通孔设置在上述第1半导体层的上述主面的中央部。
7.(修改后)根据权利要求1、以及3～6中任一项所述的发光二极管元件，其中，
上述通孔的上述内壁的侧面包括相对的2个a面、相对的+c面和-c面，
在从与上述第1半导体层的上述主面垂直的方向观察时，上述活性层具有：
与由上述2个a面中的一个a面所规定的边相对的边；
与由上述2个a面中的另一个a面所规定的边相对的边；和
与由上述+c面所规定的边相对的边，
上述活性层不具有与由上述-c面所规定的边相对的边。
8.根据权利要求7所述的发光二极管元件，其中，
在从与上述第1半导体层的上述主面垂直的方向观察时，上述通孔具有正方形或长方形的形状，上述活性层具有“コ”字形状。
9.根据权利要求3所述的发光二极管元件，其中，
上述第2电极、上述第3电极、以及上述导电体部由相同的金属材料一体形成。
10.根据权利要求3所述的发光二极管元件，其中，
在从与上述第1半导体层的上述主面垂直的方向观察时，上述第3电极设置在与上述第1电极相重合的区域。
11.根据权利要求3所述的发光二极管元件，其中，
在从与上述第1半导体层的上述主面垂直的方向观察时，上述第3电极相互隔开间隔地配置在与上述第1电极相重合的区域。
12.(修改后)一种发光二极管装置，具备：
权利要求1、以及3～11中任一项所述的发光二极管元件；和
安装基板，
上述发光二极管元件按照配置有上述第1电极以及上述第2电极的一侧与上述安装基板相对的方式而配置在上述安装基板上。

Claims (12)

1.一种发光二极管元件，具备：
第1导电型的第1半导体层，其具有主面以及背面，并由氮化镓类化合物构成，上述主面是m面；
半导体层叠构造，其设置在上述第1半导体层的上述主面的第1区域，且包括第2导电型的第2半导体层、以及位于上述第1半导体层和上述第2半导体层之间的活性层；
第1电极，其设置在上述第2半导体层上；
导电体部，其设置在上述第1半导体层的上述主面的第2区域，并与贯通上述第1半导体层的通孔的内壁相接；以及
第2电极，其设置在上述第1半导体层的上述主面的上述第2区域，并与上述导电体部相接。
2.根据权利要求1所述的发光二极管元件，其中，
上述通孔的上述内壁的侧面包括c面或a面。
3.根据权利要求1或2所述的发光二极管元件，其中，
该发光二极管元件还具备第3电极，该第3电极设置在上述第1半导体层的上述背面，
上述导电体部和上述第3电极相接。
4.根据权利要求1～3中任一项所述的发光二极管元件，其中，
上述第1半导体层包括第1导电型的半导体基板。
5.根据权利要求1～4中任一项所述的发光二极管元件，其中，
上述通孔的上述内壁的侧面中的一部分是+c面，上述通孔的上述内壁的侧面中的另外一部分是-c面，
上述内壁的侧面中的上述+c面配置在比上述内壁的侧面中的上述-c面更接近上述活性层的位置。
6.根据权利要求1～5中任一项所述的发光二极管元件，其中，
上述通孔设置在上述第1半导体层的上述主面的中央部。
7.根据权利要求1～6中任一项所述的发光二极管元件，其中，
上述通孔的上述内壁的侧面包括相对的2个a面、相对的+c面和-c面，
在从与上述第1半导体层的上述主面垂直的方向观察时，上述活性层具有：
与由上述2个a面中的一个a面所规定的边相对的边；
与由上述2个a面中的另一个a面所规定的边相对的边；和
与由上述+c面所规定的边相对的边，
上述活性层不具有与由上述-c面所规定的边相对的边。
8.根据权利要求7所述的发光二极管元件，其中，
在从与上述第1半导体层的上述主面垂直的方向观察时，上述通孔具有正方形或长方形的形状，上述活性层具有“コ”字形状。
9.根据权利要求3所述的发光二极管元件，其中，
上述第2电极、上述第3电极、以及上述导电体部由相同的金属材料一体形成。
10.根据权利要求3所述的发光二极管元件，其中，
在从与上述第1半导体层的上述主面垂直的方向观察时，上述第3电极设置在与上述第1电极相重合的区域。
11.根据权利要求3所述的发光二极管元件，其中，
在从与上述第1半导体层的上述主面垂直的方向观察时，上述第3电极相互隔开间隔地配置在与上述第1电极相重合的区域。
12.一种发光二极管装置，具备：
权利要求1～11中任一项所述的发光二极管元件；和
安装基板，
上述发光二极管元件按照配置有上述第1电极以及上述第2电极的一侧与上述安装基板相对的方式而配置在上述安装基板上。
CN201080032304.6A 2009-07-22 2010-07-12 发光二极管 Expired - Fee Related CN102473806B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-171499 2009-07-22
JP2009171499 2009-07-22
PCT/JP2010/004509 WO2011010436A1 (ja) 2009-07-22 2010-07-12 発光ダイオード

Publications (2)

Publication Number Publication Date
CN102473806A true CN102473806A (zh) 2012-05-23
CN102473806B CN102473806B (zh) 2014-09-10

Family

ID=43498918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080032304.6A Expired - Fee Related CN102473806B (zh) 2009-07-22 2010-07-12 发光二极管

Country Status (5)

Country Link
US (1) US8421054B2 (zh)
EP (1) EP2458654B1 (zh)
JP (1) JP5284472B2 (zh)
CN (1) CN102473806B (zh)
WO (1) WO2011010436A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935671A (zh) * 2017-12-19 2019-06-25 晶元光电股份有限公司 发光元件

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473806B (zh) 2009-07-22 2014-09-10 松下电器产业株式会社 发光二极管
CN102792471A (zh) 2010-04-01 2012-11-21 松下电器产业株式会社 发光二极管元件及发光二极管装置
KR101690508B1 (ko) * 2010-10-11 2016-12-28 엘지이노텍 주식회사 발광소자
US20130146928A1 (en) * 2011-04-06 2013-06-13 Panasonic Corporation Semiconductor light-emitting device
WO2012176369A1 (ja) * 2011-06-24 2012-12-27 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法
EP2752894A3 (en) * 2011-08-09 2014-10-22 Panasonic Corporation Semiconductor light-emitting device and light source device including the same
KR20140048071A (ko) * 2011-09-12 2014-04-23 미쓰비시 가가꾸 가부시키가이샤 발광 다이오드 소자
JP2013125816A (ja) 2011-12-14 2013-06-24 Toshiba Corp 半導体発光素子
WO2013124924A1 (ja) * 2012-02-23 2013-08-29 パナソニック株式会社 窒化物半導体発光チップ、窒化物半導体発光装置及び窒化物半導体チップの製造方法
KR101283444B1 (ko) * 2012-03-22 2013-07-08 배정운 수평형 파워 ｌｅｄ 소자 및 그 제조방법
US9343623B2 (en) 2012-03-22 2016-05-17 Jeong Woon Bae Horizontal power LED device and method for manufacturing same
CN103474531B (zh) * 2012-06-07 2016-04-13 清华大学 发光二极管
CN103474535B (zh) * 2012-06-07 2016-12-14 清华大学 发光二极管
CN103474543B (zh) * 2012-06-07 2016-06-08 清华大学 发光二极管
CN103474532B (zh) * 2012-06-07 2016-04-13 清华大学 发光二极管的制备方法
CN103474534B (zh) * 2012-06-07 2016-04-27 清华大学 发光二极管
TWI478385B (zh) * 2012-06-07 2015-03-21 Hon Hai Prec Ind Co Ltd 半導體結構
CN103474521B (zh) * 2012-06-07 2016-08-10 清华大学 发光二极管的制备方法
CN103474520B (zh) * 2012-06-07 2016-04-13 清华大学 发光二极管的制备方法
CN103474530B (zh) * 2012-06-07 2016-06-08 清华大学 发光二极管
CN103474547B (zh) * 2012-06-07 2016-06-29 清华大学 发光二极管
CN103474548B (zh) * 2012-06-07 2016-12-07 清华大学 半导体结构
CN103474546B (zh) * 2012-06-07 2016-12-07 清华大学 半导体结构
CN103474519B (zh) * 2012-06-07 2016-12-07 清华大学 发光二极管的制备方法
CN103474523B (zh) * 2012-06-07 2016-06-08 清华大学 发光二极管的制备方法
WO2014041769A1 (ja) 2012-09-14 2014-03-20 パナソニック株式会社 発光ダイオード素子および発光ダイオード装置
KR101340322B1 (ko) * 2013-03-11 2013-12-11 배정운 수평형 파워 led 소자
DE102013212294A1 (de) * 2013-06-26 2014-12-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
US11175447B1 (en) 2019-08-13 2021-11-16 Facebook Technologies, Llc Waveguide in-coupling using polarized light emitting diodes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1618133A (zh) * 2001-11-19 2005-05-18 三洋电机株式会社 化合物半导体发光元件及其制造方法
CN101308896A (zh) * 2007-05-17 2008-11-19 住友电气工业株式会社 GaN衬底以及采用该衬底的外延衬底和半导体发光器件
CN101355131A (zh) * 2007-07-27 2009-01-28 丰田合成株式会社 第ⅲ族氮化物基化合物半导体器件
CN101473457A (zh) * 2006-07-05 2009-07-01 松下电器产业株式会社 半导体发光元件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308462A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP4507358B2 (ja) 2000-06-16 2010-07-21 日亜化学工業株式会社 光半導体素子
JP2002164617A (ja) 2000-09-18 2002-06-07 Fuji Photo Film Co Ltd 半導体レーザ素子
JP2004343138A (ja) * 2001-11-19 2004-12-02 Sanyo Electric Co Ltd 化合物半導体発光素子の製造方法
JP4072351B2 (ja) 2002-02-05 2008-04-09 住友電気工業株式会社 窒化物系化合物半導体発光素子
JP2003332697A (ja) 2002-05-09 2003-11-21 Sony Corp 窒化物半導体素子及びその製造方法
EP1700344B1 (en) 2003-12-24 2016-03-02 Panasonic Intellectual Property Management Co., Ltd. Semiconductor light emitting device and lighting module
TWI347022B (en) 2004-02-20 2011-08-11 Osram Opto Semiconductors Gmbh Optoelectronic component, device with several optoelectronic components and method to produce an optoelectronic component
JP4140606B2 (ja) * 2005-01-11 2008-08-27 ソニー株式会社 ＧａＮ系半導体発光素子の製造方法
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
CN100446288C (zh) 2006-08-01 2008-12-24 金芃 通孔垂直结构的半导体芯片及其制造方法
JP5113446B2 (ja) 2006-08-11 2013-01-09 三洋電機株式会社 半導体素子およびその製造方法
US20080315240A1 (en) * 2006-08-31 2008-12-25 Epivalley Co., Ltd. III-Nitride Semiconductor light Emitting Device
JP5119463B2 (ja) * 2006-09-22 2013-01-16 Ｄｏｗａエレクトロニクス株式会社 発光素子及びその製造方法
JP2008235792A (ja) 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP2009043832A (ja) * 2007-08-07 2009-02-26 Rohm Co Ltd 半導体発光素子
JP2010062245A (ja) 2008-09-02 2010-03-18 Sanyo Electric Co Ltd 半導体レーザ装置
CN102473806B (zh) 2009-07-22 2014-09-10 松下电器产业株式会社 发光二极管
CN102792471A (zh) 2010-04-01 2012-11-21 松下电器产业株式会社 发光二极管元件及发光二极管装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1618133A (zh) * 2001-11-19 2005-05-18 三洋电机株式会社 化合物半导体发光元件及其制造方法
CN101473457A (zh) * 2006-07-05 2009-07-01 松下电器产业株式会社 半导体发光元件及其制造方法
CN101308896A (zh) * 2007-05-17 2008-11-19 住友电气工业株式会社 GaN衬底以及采用该衬底的外延衬底和半导体发光器件
CN101355131A (zh) * 2007-07-27 2009-01-28 丰田合成株式会社 第ⅲ族氮化物基化合物半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935671A (zh) * 2017-12-19 2019-06-25 晶元光电股份有限公司 发光元件

Also Published As

Publication number Publication date
CN102473806B (zh) 2014-09-10
EP2458654A4 (en) 2016-01-20
WO2011010436A1 (ja) 2011-01-27
US20120113656A1 (en) 2012-05-10
JP5284472B2 (ja) 2013-09-11
US8421054B2 (en) 2013-04-16
EP2458654B1 (en) 2018-10-03
JPWO2011010436A1 (ja) 2012-12-27
EP2458654A1 (en) 2012-05-30

Similar Documents

Publication Publication Date Title
CN102473806B (zh) 发光二极管
US8354663B2 (en) Micro-pixel ultraviolet light emitting diode
KR100631975B1 (ko) 질화물 반도체 발광소자
US20110121259A1 (en) Nitride semiconductor light emitting device
KR101646664B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101813935B1 (ko) 발광소자
CN102792471A (zh) 发光二极管元件及发光二极管装置
WO2012091311A2 (en) High efficiency light emitting diode
KR20130042784A (ko) 질화물 반도체 발광소자
KR100700529B1 (ko) 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법
KR20140061827A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
WO2012058535A1 (en) Method for fabrication of (al, in, ga) nitride based vertical light emitting diodes with enhanced current spreading of n-type electrode
KR101729268B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101068863B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR20120111758A (ko) 발광소자 및 그 제조방법
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
JP4058592B2 (ja) 半導体発光素子及びその製造方法
KR101068864B1 (ko) 반도체 발광소자 및 그 제조방법
KR100946102B1 (ko) 질화물 반도체 발광소자
KR102015908B1 (ko) 반도체 발광소자
KR101026059B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
WO2022255252A1 (ja) 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
KR101681573B1 (ko) 발광소자의 제조방법
KR102432224B1 (ko) 발광소자 및 발광소자 패키지
JP2011138842A (ja) 発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140910

Termination date: 20200712

CF01 Termination of patent right due to non-payment of annual fee