DE69333100T2 - Leistungsanordnungsstruktur hoher dichte und verfahren zur herstellung. - Google Patents

Leistungsanordnungsstruktur hoher dichte und verfahren zur herstellung. Download PDF

Info

Publication number
DE69333100T2
DE69333100T2 DE69333100T DE69333100T DE69333100T2 DE 69333100 T2 DE69333100 T2 DE 69333100T2 DE 69333100 T DE69333100 T DE 69333100T DE 69333100 T DE69333100 T DE 69333100T DE 69333100 T2 DE69333100 T2 DE 69333100T2
Authority
DE
Germany
Prior art keywords
layer
trench
substrate
gate
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69333100T
Other languages
English (en)
Other versions
DE69333100D1 (de
Inventor
Wen Dah TSANG
W. John MOSIER
A. Douglas PIKE
O. Theodore MEYER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Corp Power Products Group
Original Assignee
Advanced Power Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Power Technology Inc filed Critical Advanced Power Technology Inc
Publication of DE69333100D1 publication Critical patent/DE69333100D1/de
Application granted granted Critical
Publication of DE69333100T2 publication Critical patent/DE69333100T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)

Description

  • DER ERFINDUNG ZUGRUNDELIEGENDER ALLGEMEINER STAND DER TECHNIK Die vorliegende Erfindung betrifft im allgemeinen Leistungs-MOS-Feldeffekt-Vorrichtungen einschließlich MOSFET-Leistungsvorrichtungen, Bipolar-Transistoren mit isoliertem Gate (IGBT-Insulated Gate Bipolar Transistor), MOS-gesteuerte Thyristoren und dergl. und genauer gesagt, MOSFET-Leistungsvorrichtungen mit versenktem Gate, rechteckig genutet oder U-genutet, allgemein bezeichnet als RMOSFET oder UMOSFET.
  • Bekanntlich haben MOSFET-Leistungsvorrichtungen eine Anzahl Vorteile gegenüber Leistungs-Bipolar-Transistoren, insbesondere hinsichtlich einer schnellen Schaltreaktion, hoher Eingangsimpedanz und hoher thermischer Stabilität. Ein Hauptvorteil der MOSFET-Leistungsvorrichtungen ist ihr hoher ON-Widerstand und Vorwärtsspannungsabfall im Vergleich zu bipolaren Transistoren. Beträchtliche Bemühungen haben zu einer Reduktion des ON-Widerstands per Einheitsfläche geführt. Diese Bemühungen beinhalten die Verringerung der Zellengröße der Vorrichtungen zum Erhöhen der Zellendichte, aber diese Möglichkeit, das bei herkömmlichen VDMOS-Vorrichtungen auszuführen, ist beschränkt durch das Auftreten eines parasitären Sperrschicht-FET zwischen nebeneinanderliegenden Zellen, der den ON-Widerstand erhöht, wenn die Vorrichtungsstruktur mit kleineren Zellen ausgeführt wird. K. Shenai, "Optimally Scaled Low-Voltage Vertical Power MOSFET's for High Frequency Power Conversion", IEEE Trans. on Electron Devices, Bd. 37, Nr. 2, April 1990, beschreibt, wie die VDMOS-Vorrichtungsstruktur, mit sich waagrecht entlang der oberen Flächen des Halbleiter-Substrats erstreckenden Gate und Kanal inhärent in ihrer Dichte beschränkt ist und andere Maßnahmen zur Reduktion des ON-Widerstandes erforderlich macht.
  • Zwecks Vermeidung dieser inhärenten Beschränkung wurde eine andere Klasse MOSFET-Leistungsvorrichtungen entwickelt, die ein versenktes Gate benutzt, in dem das Gate und der Kanal entlang einer Seitenwand eines Kanals oder Grabens vertikal ausgebildet sind, der in das Halbleitersubstrat eingeätzt ist. Diese Vorrichtungen beinhalten rechteckig genutete oder U-förmig genutete MOSFET-Leistungsvorrichtungen, die im allgemeinen RMOSFETs oder UMOSFETs genannt werden. Eine frühe Vorrichtung dieses Typs erscheint in US-Pat. Nr. 4,070,690 von Wickstrom. Source, Kanal und Drain werden durch aufeinanderfolgende Schichten gebildet, die auf ein Substrat aufgebracht werden und als durchgehender Graben zur Gate-Oxid-Bildung und Gate-Metall-Ablage auf den Seitenwänden der Gräben ausgebildet werden. Eine Variation zu dieser Ausführung, genannt VMOS, wird gezeigt in US Pat. Nr. 4,145,703 von Blanchard et al. Anschließend wurde erkannt, daß die vertikale Kanalausrichtung in diesem Vorrichtungstyp kleiner gemacht werden konnte, um die Zellendichte ohne parasitäre Verbindungs-FET-Auswirkungen zu erhöhen und damit den ON-Widerstand unter den inhärenten Einschränkungen der VDMOS-Vorrichtungen zu reduzieren (siehe D. Ueda et al., "A New Vertical Power MOSFET Structure with Extremely Reduced On-Resistance" IEEE Trans. on Electron Devices, Bd. 32, Nr. 1, Jan 1985). Weitere Entwicklung der Versenkte-Gatter-Technologie ist nachstehend zusammengefaßt in Querverweisen, die am Ende der detaillierten Beschreibung zusammengefaßt sind.
  • Auch eine herkömmliche Vorrichtung wird geoffenbart in Electronics Letters, 29th Aug. 1991, Bd. 27, No. 18, S. 1640– 1642.
  • Das übliche Ausgangsmaterial ist ein N+ Wafer mit einer <100> orientierten N-Epitaxialschicht eines spez. Widerstands und einer Dicke in Bereichen von 0,1–1,0 Ω-cm und 5–10 μm für Niederspannungs-MOSFETs, um eine Durchschlagsspannung von 15–55 V zu erzielen, unter Verwendung von rechtwinkligen Nuten in Streifen. Dieser Spannungsbereich kann verändert werden durch Justieren von P-Basisbreite ohne Graben, Grabentiefe und – breite und Dotieren der Epi-Schicht. Das N+ Substrat kann ersetzt werden durch ein P+ Substrat, um IGBTs zu bilden, wie in DMOS-Technologie.
  • Ein Abdeckungseinsatz vom P-Typ in die obere Fläche der Epitaxialschicht wird auf 1,5–2,0 μm Tiefe diffundiert, um einen Body-Bereich vom P-Typ zu bilden. Auf dieser Stufe kann eine erste Maske benutzt werden, um N+ Source-Bereiche zu definieren.
  • Eine Oxidschicht wird thermisch gezogen und eine Grabenschutzschicht aus Siliziumnitrid (oder LPCVD-Oxid, Poly-Si/SiNi/Oxid oder eine andere Schicht, die gegen Si-Ätzen resistent ist) wird aufgebracht, um P-Body/N-Source-Bereiche gegen Grabenbildung zu schützen.
  • Mit Gräben zu versehende Bereiche werden rechtwinklig zu den Source-Bereichen photomaskiert, wenn sie vorher definiert wurden, und die Grabenschutzschicht wird geätzt. Reaktives Ionenätzen (RIE – reactive ion etching) wird dann zum Bilden der Gate-Graben benutzt, in der Regel auf eine Tiefe von 2 μm, jedoch variabel, wie nachstehend besprochen wird. Reaktives Ionenätzen kann die Substratoberfläche beschädigen, bewirkt dabei eine hohe Oberflächenladung und geringe Oberflächenbeweglichkeit. Chemisches Ätzen und Opferoxidation/Ätzschritte werden in der Regel durchgeführt, um die Oberflächenbeweglichkeit und Kanalleitfähigkeit wiederherzustellen.
  • Gate-Oxid von 500–2000 Å (10 Å = 1 nm) wird im Graben wieder gezogen, und 6000 Å dickes Polysilizium wird im Graben aufgebracht und dotiert auf einen Schichtwiderstand von etwa 20 Ω/. Eine zweite Polysiliziumschicht wird aufgebracht, um die Oberfläche zu glätten, und wird zurückgeätzt zum Freimachen der Grabenschutzschicht. Die Grabenschutzschicht kann in einem selbstjustierenden LOCOS-Schritt (LOCalized Oxidation of Silicon – örtliche Silizium-Oxidation) benutzt werden, um die Polysilizium-Gate-Strukturen von P-Body/N-Source-Bereichen selektiv zu oxidieren und zu isolieren. Die Maxium-LOCOS-Dünnschichtdicke ist beschränkt durch minimale Strichbreiten wegen des "Vogelschnabel"-Seitenwandoxidations-Übergriffs. Mit einer 2 μm/2 μm Mindest-Gate/Source Konstruktionsregel kann die Schicht nicht viel größer sein als 1 μm dick, oder der Source-Bereich wird durch den LOCOS-Übergriff komplett abgedeckt. Der LOCOS-Prozeß ruft unmittelbar um die selektive Oxidationszone eine Anspannung hervor, in der der MOS-Kanal gebildet wird, und vermindert die Oberflächenbeweglichkeit und erhöht den Kanalwiderstand.
  • Wenn der Source-Bereich noch nicht definiert wurde, wird ein anderer Photomaskierungsschritt ausgeführt, um die Source-Bereiche von den N-Typ-Source-Bereichen in die P-Body-Kontaktbereiche einzuführen, üblicherweise mit einer Streifengeometrie, die rechtwinklig zu den Grabenseitenwänden steht, um kennzeichnende P- und N-Dotierungen auf der oberen Fläche des Siliziums durchzuführen, um den P-Body mit den N+ Sourcebereichen (10) kurzzuschließen. Diese Technik erzeugt gepreßte P-Basisbereiche mit breiten Dimensionen, in der Regel 2 μm oder mehr, und muß im photolithographischen Prozeß genau kontrolliert werden. Dieser Schritt bewirkt einen Verlust der Kanalbreite, wo die N+ Source fehlt, und reduziert die Stabilität der Vorrichtung.
  • Bei einer Methode (2, 5, 10 - 10) zur Verbesserung der Packungsdichte und zur genaueren Kontrolle der seitlichen Ausdehnung der gepreßten P-Basis und zur Vermeidung der photolithographischen Kontrolle werden seitliche N+ Diffusionen aus den Fenstern gemacht, die in der Graben-Schutzschicht vor dem Formen der Gräben gemacht werden. Bei dieser Methode sind die P und N+ Diffusionen vor der Gate-Oxidation voll diffundiert ohne Verteilen der entsprechenden Diffusionszeiten, damit ein Teil der Diffusionszyklen zum Entspannen einer RIE- und LOCOS-verursachten Oberflächenspannung und Störungen benutzt werden kann. Auch bei dieser Lösung werden Kontakte auf leichter-dotierten N+ Diffusionen gemacht, die den Reihenwiderstand der Vorrichtung verstärken. Eine Abwägung ist erforderlich zwischen dem gepreßten Basis-Widerstand und Source-Kontakt-Widerstand. Es gibt eine untere Grenze, wie klein die seitlichen Diffusionen nach der LOCOS-Gate-Polysiliziumoxidation infolge der "Vogelschnabel"-Bildung gemacht und ständig geöffnet werden können. Eine Dimension irgendwo zwischen 50% und 80% der Polysilizium-LOGOS-Oxiddicke steht möglicherweise nicht für einen Source-Kontakt der höchsten Dotierung zur Verfügung.
  • Eine weitere Methode ist, einen zweiten Graben durch die N-Source-Schicht hinunter zum P-Body zur Aufnahme von Source-Metall auszubilden. Dieser Graben kann durch einen gesonderten Photomaskierungsschritt (1) bemustert werden, aber diese Lösung hängt ab von kritischen Justier- und Größenbedingungen. Eine selbstjustierende Methode (11) hängt ab von der Fähigkeit zur Steuerung sowohl der Bildung der LOCOS-Oxidschicht, die zum Selbstjustieren dieses Grabenschritts benutzt wird, als auch zur Steuerung des Ätzprozesses selbst. Wie oben gesagt, kann eine "Vogelschnabel"-Formation den mit Gräben zu versehenden Bereich abdichten.
  • Sobald die in der Basis versenkte Gate-Struktur gebildet ist, werden die Gate-Durchkontaktierungslöcher geöffnet, um Metallverbindungen zur Gate-Elektrode in einem selbstjustierenden Prozeß zu ermöglichen. Vorderseitenmetall wird aufgebracht und bemustert, um das Gate und die Source-(Kathoden- )Elektroden anzureißen. Passivierungsablagerung und Füllungsbemusterung versiegeln die Vorrichtungsoberfläche und öffnen die Kontaktflecken. Die Rückseite des Silizium-Wafers wird metallisiert, um die Drain-(Anoden-)Elektrode zu bilden.
  • Ueda et al. haben gezeigt, daß der niedrigste ON-Widerstand (RON) in einer Vorrichtung erreichbar ist, in der das Gate ganz durch die N-Epitaxialschicht bis zum Substrat (2) gegraben ist. Leider zeigt diese Methode auch eine monotone Abnahme der Durchbruchspannung mit der Zunahme der Grabentiefe. Diese Abnahme wird verursacht durch die Verringerung der Epi-Schichtdicke unter dem Graben und das höhere elektrische Feld an den Kanten des Grabens (7). Ein weiteres Problem mit dem tiefen Graben ist, daß das Gate-Oxid an der Grabenkante infolge der hohen Feldintensität (7) brechen kann. Die Durchbruchspannung verteilt sich im allgemeinen auf Gate-Oxide und abgereichertes Silizium. Mit der Zunahme der Grabentiefe wird die Siliziumdicke unter dem Graben kleiner, verschiebt mehr Gate-Drain-Spannung auf das Gate-Oxid und erhöht die Wahrscheinlichkeit, daß die Oberflächenschicht birst. Das Verdicken des Gate-Oxids verbessert die Gate-Bruchfestigkeit der Oxidschicht, erhöht aber auch den Kanalwiderstand.
  • Dementsprechend bleibt ein Bedarf nach einer verbesserten Herstellungsmethode und Struktur einer MOSFET-Leistungsvorrichtung mit vertikalen Kanälen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Aufgabe der Erfindung ist die Vermeidung der Unsicherheiten und Schwierigkeiten der Photolithographie und LOCOS-Schichtbildung beim Ausformen der funktionellen Bereiche der MOSFET-Leistungsvorrichtung mit versenktem Gate.
  • Eine weitere Aufgabe ist das Ermöglichen des Kurzschließens von P-Body- mit N-Source-Bereichen ohne den Serien-Source- Widerstand gegen den Vertikalkanalwiderstand in der MOSFET-Leistungsvorrichtung mit versenktem Gate abwägen zu müssen.
  • Eine weitere Aufgabe der Erfindung ist die Vermeidung der LOCOS-induzierten Beanspruchung im Silizium, um die Ausbeute der funktionellen MOSFET-Leistungsvorrichtung mit versenktem Gate zu erhöhen.
  • Die Erfindung betrifft eine Leistungs-MOS-Feldeffekt-Vorrichtungsstruktur mit versenktem Gate mit Herstellungsprozeß, die in verschiedenen Aspekten verbessert sind.
  • Ein Aspekt ist die Verwendung einer Seitenwand-Zwischenschicht in der Grabenschutzschicht in einem selbstjustierenden Prozeß zum Steuern des seitlichen Ausmaßes der gepreßten P-Basisbreite. Eine verbesserte Robustheit der Vorrichtung und eine effektive Verdoppelung der Kanalbreite gegenüber dem Stand der Technik werden erzielt. Die seitliche Zwischenschicht wird gebildet durch Aufbringen und Ätzen zur Definition der Zwischenschichtbreite, um auf diese Weise die Ungewißheiten und Schwierigkeiten der Photolithographie und der LOCOS-Schichtbildung durch Definieren des N+ Source-Bereichs zu vermeiden.
  • Ein weiterer Aspekt der Erfindung ist, daß die Grabenschutzschicht durch Verwendung einer Oxidschicht (oder Oxynitridschicht) auf einer Polysiliziumschicht auf dünnem thermischen Oxid anstatt SiNi auf Oxid gebildet wird. Bei dieser Methode ist kein LOCOS-Schritt erforderlich. Die obere Oxidschicht liefert einen selektiven Schutz gegen Siliziumgrabenätzen und Polysilizium-Gate-Ätzen, vorzugsweise durch SF6-O2 Plasma-Ätzen. In einer Ausführungsform ist die Oxidschicht vorzugs weise 5000 Å dick, kann aber auch 2000–8000 Å dick sein, je nach Grabentiefe, Gate-Polysilizium-Dicke und Ätzraten-Selektivität zwischen Silizium und Oxid. Der 5000 Å Oxidfilm ist ausreichend zum Blocken von 2–5 μm Silizium-Graben plus zusätzlichem Rand zum Gate-Polysilizium-Ätzen. Die Polysilizium-Schicht in dieser Ausführungsform ist vorzugsweise 1000–3000 Å dick und wird zum Schutz der künftigen Source-Zone benutzt, um die seitlichen Zwischenschichten zu tragen, und die Aufbringung und vollständige Isolierung des Gate-Polysiliziums zu ermöglichen. Die untere Oxidschicht ist vorzugsweise 500 Å dick (Bereich 500 bis 1000 Å dick) und dient als ein Ätzstop unter der Polysiliziumschicht. Eine zweite Ausführungsform benutzt eine Polysiliziumschicht, vorzugsweise ausgebildet in einer Doppelschicht dazwischenliegender Ätzstop-Oxidschicht unter einer oberen Opfer-Polysiliziumschicht. In dieser Ausführungsform ist die untere Polysiliziumschicht dicker (z. B. 15000–16000 Å), die Zwischen-Ätzstop-Oxidschicht ist dünner (z. B. 1000–2000 Å) und ist mit einer Polysiliziumschicht von etwa 5000 Å abgedeckt.
  • Ein weiterer Aspekt der Erfindung ist die Einführung eines zweiten Grabens in der Body-Zone zum Erstellen von Source-Kontakten auf den Grabenseitenwänden und Body-Kontakten auf den Grabenseitenwänden und auf dem Grabenboden. Die Durchführung mit Seitenwandzwischenschichten bewirkt die Selbstadjustierung ohne die Nachteile der LOCOS-Ausbildung. Diese Methode erzeugt eine Feldeffekt-MOS-Leistungsvorrichtung mit einer versenkten Source sowie auch einem versenkten Gate. Diese Struktur ist sehr vorteilhaft beim Schalten induktiver Lasten, weil sie starke Gegenströme direkt auf die Source-Kontakte schaltet, die vorzugsweise Metalleiter sind. Die Struktur kann auch einen stark niederohmigen Kurzschluß zwischen dem Body und der Source (Basis und Emitter) bewirken zum Verhindern der umgekehrten Vorspannung der Body/Source-Verbindung und Minimieren des Potentials zum Verklinken des parasitären NPN Bipolar-Transistors, der durch Source-, Body- und Drain-Zonen gebildet wird. Das ist besonders vorteilhaft, wenn die Vorrichtung auf einem Substrat vom P-Typ hergestellt ist zum Ausbilden eines IGBT oder einer sonstigen MOS-Gate-gesteuerten Vierschichtenvorrichtung.
  • Die obigen und noch weitere Aufgaben, Merkmale und Vorteile der Erfindung werden leichter verständlich aus der nachstehenden Beschreibung bevorzugter Ausführungsformen, die unter Hinweis auf die begleitenden Zeichnungen vorgenommen wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1–12 sind Querschnittsansichten eines Teils eines Silizium-Substrats, die die Herstellung einer MOSFET-Leistungsvorrichtung mit versenktem Gate gemäß einer ersten Ausführungsform der Erfindung zeigen.
  • 13 ist eine perspektivische Ansicht einer Vorrichtung, die mit dem Verfahren der 1–12 hergestellt wurde.
  • 14–20 sind Querschnittansichten, ungefähr den 5– 12 entsprechend, und zeigen die Herstellung eines MOSFET-Leistungsvorrichtung mit versenktem Gate gemäß einer zweiten Ausführungsform der Erfindung mit einer doppelten Polysilizium-Gate-Struktur, die nach unten innerhalb des N+ Substrats endet.
  • 21 ist eine Querschnittsansicht entsprechend den 12 und 20 und zeigt die Herstellung einer Vorrichtung gemäß einer dritten Ausführungsform der Erfindung mit einer doppelten Polysilizium-Gate-Struktur, die nach unten in der Epitaxialschicht vom N-Typ über einer N+ Pufferschicht endet, die auf einem P+ Substrat ausgebildet ist, um als IGBT zu wirken.
  • 22 und 23 sind Querschnittansichten, die ungefähr den 16 und 17 entsprechen und die Herstellung einer MOSFET-Leistungsvorrichtung mit versenktem Gate gemäß einer vierten Ausführungsform der Erfindung zeigen.
  • 24 ist eine Querschnittsansicht entsprechend der 3, die eine alternative Form der Masken-Surrogat-Musterdefinitionsschicht zeigen.
  • DETAILLIERTE BESCHREIBUNG
  • 1 ist eine Querschnittsansicht eines Teils eines Silizium-Substrats 20, von dem aus dotierte Schichten einchließlich Body- und Drain-Zonen ausgebildet werden als Anfang der Herstellung einer MOSFET-Leistungsvorrichtung mit versenktem Gate gemäß einer ersten Ausführungsform der Erfindung. Das Verfahren beginnt mit dem Ausbilden einer <100> ausgerichteten Epitaxialschicht 24 vom N-Typ auf einem P+ Wafer 22. Dieses Substrat wird benutzt zum Aufbau einer Vier-Schichten-Vorrichtung vom IGBT-Typ. Ein N+ Wafer kann substituiert werden zum Aufbau einer Dreischicht-MOSFET-Leistungsvorrichtung. Dann wird eine Body-Schicht 26 vom P-Typ ausgebildet entweder durch Implantierung (z. B. Bor) und Diffusion auf eine Tiefe von 2–3 μm in die N-Epitaxialschicht oder durch Auftragen einer 2–3 μm P-Epitaxialschicht oben auf die N-Epitaxialschicht. Die Epitaxialschicht vom N-Typ ist dotiert auf eine Konzentration von etwa 1016 cm–3 (spezifischer Widerstand im Bereich 0,1 bis 1,0 Ω-cm) und weist eine Dicke von 2 bis 3 μm auf, und die P-Epitaxialschicht ist dotiert auf eine Konzentration von etwa 1017 cm–3 und hat eine Dicke von 2 bis 3 μm für Niederspannungs-MOSFETs (z. B. 60 V). Die Epitaxialschicht 24 vom N-Typ beinhaltet bekanntlich eine N+ Pufferschicht an der Schnittstelle mit dem Substrat von P-Typ. Für Vorrichtungen mit höherer Spannung werden die Schichten 24, 26 im allgemeinen geringer dotiert und sind dicker, wie in US Nr. 07/852,932, beantragt 13. März 1992 (PCT/US92/07305), beschrieben. Zum Beispiel hat die Schicht 24 vom N-Typ eine Dotierungskonzentration von etwa 1014 cm–3 und eine Dicke von 85 μm, und Schicht 26 vom P-Typ hat eine Dotierungskonzentration von etwa 5·1016 cm–3 für 1000 V Vorrichtungen). Spannungen können auch justiert werden durch Variieren der Nichtgraben-P-Basisbreite, Grabentiefe und -breite und epitaxiale Dotierungskonzentration.
  • 2 zeigt die weiteren Schritte zum Ausformen einer Grabenschutzschicht bzw. einer Maskensurrogat-Musterdefinitionsschicht 30 auf der oberen Oberfläche 28 des Substrats 20. Wie in 2 gezeigt wird, ist Schicht 30 eine Dünnoxid/Poly-Si/Dickoxid-Dreilagenstruktur. 24 zeigt eine alternative Vierschichtenstruktur, die nachstehend näher beschrieben wird. Schicht 30 wird gebildet aus einer dünnen thermischen Oxidschicht 32 auf der Oberfläche 28, einer PECVD-Polysiliziumschicht 34 und einer LPCVD dicken Oxidschicht 36. Die obere Oxidschicht 36 bewirkt selektiv Schutz gegen Siliziumgrabenätzen und Polysilizium-Gate-Ätzen, vorzugsweise durch SF6-O2 Plasma-Ätzen. In einer Ausführungsform ist die Oxidschicht 36 vorzugsweise 5000 Å dick, kann aber auch 1000– 8000 Å dick sein, in Abhängigkeit von der Ätztiefe, der Gate-Polysiliziumdicke und der Ätzrate-Selektivität zwischen Silizium und Oxid. Die 5000 Å Oxid-Dünnschicht reicht aus zum Blocken von 2–5 μm Siliziumgraben plus zusätzlich einen Rand zum Gate-Polysilizium-Ätzen. Die Polysilizium-Schicht 34 dieser Ausführungsform ist vorzugsweise 1000–3000 Å dick und wird benutzt zum Schutz der künftigen Source-Zone, zum Stützen der seitlichen Zwischenschichten, und um das Auftragen und die vollständige Isolierung des Gate-Polysiliziums zu bewirken. Die untere Oxidschicht 32 ist vorzugsweise 1000 Å dick (Bereich zwischen 500 und 2000 Å Dicke) und dient als Ätzstop unter der Polysilizium-Schicht.
  • 3 zeigt die Schritte des Maskierens und Bemusterns der Grabenschutzschicht. Eine Photoresist-Schicht 38 wird auf die Schicht 30 aufgetragen und wird bemustert zum Definieren der Schutzzonen 40 und der Abätzzonen 42 in der Schicht 30 in aufeinanderfolgenden Ätzschritten der Schichten 36 und 34. Zonen 42 und 40 können Streifen, eine rechtwinklige oder sechseckige Matrix oder auch anders konstruierte Geometrien sein. In einer zellenförmige Konstruktion können die Zonen 40 diskrete Blöcke oder Inseln sein, die durch Verbindungsleitungszonen 42 voneinander getrennt sind.
  • 4 zeigt das Entfernen er Photoresistschicht 38 und das Bilden der seitlichen Zwischenschichten 44 entlang einander gegenüberliegender senkrechter Seiten der Muster-definierenden Dreischichten-Zonen 40. Die seitlichen Zwischenschichten 44 werden gebildet unter Verwendung bekannter Verfahren durch eine konforme LPCVD-Oxidschicht, vorzugsweise mit einer Dicke von 0,5–1 μm, die anisotrop reaktiv-ionen-geätzt ist. Das Zwischenschichtätzen wird bis zum Ende gesteuert, wenn das Substratsilizium in den Bereichen 46 aus Siliziumsubstrat zwischen den seitlichen Zwischenschichten 44 in den Zonen 42 freigelegt ist, so daß die obere Oxidschicht 36 nur leicht erodiert wird. Die Zwischenschichten haben eine seitlich freigelegte d. i. eine Außenfläche 47 und eine Innenfläche 48, die die Seiten der musterdefinierenden Zonen 40 in diesem Stadium des Verfahrens kontaktieren.
  • 5 zeigt das Ausbilden eines Grabens 50 im Siliziumsubstrat in jedem der freigelegten Bereiche 46. Der erste anisotrope Ätzschritt wird begleitet vom kontrollierten Reaktiv-Ionenätzen, vorzugsweise durch SF6O2-Plasmaätzen, wie im freigegebenen US-Pat. 4,895,810 beschrieben ist (siehe 13E), um eine Reihe von beabstandeten Gräben 50 im Substrat 20 auszubilden, mit geringfügiger Beschädigung der Siliziumoberfläche, und geraden vertikalen Seiten, ausgerichtet nach den Außenflächen 47 der seitlichen Zwischenschichten. Der Abstand zwischen den äußeren Flächen 47 der Zwischenschichten 44 legt die Breite 54 des Grabens 50 als Funktion der seitlichen Dicke 52 der Zwischenschichten fest. Dicke 52 bestimmt auch teilweise die letztliche seitliche Dicke der Source-Zonen, wie in 11 ausgebildet. In dieser Ausführungsform ist die Tiefe 56 des Grabens ausreichend (z. B. 2 μm), um durch die Schicht 26 vom P-Typ genau in den oberen Teil der Schicht 24 vom N-Typ durchzudringen. Dieser Schritt isoliert seitlich die Zonen 26' der Schicht vom P-Typ, die bedeckt ist von den musterdefinierenden Dreischichtenzonen 40. Bereiche 64 können Streifen in einem verkämmten Entwurf oder einem Verbindungsnetz in einer Zellenkonstruktion sein.
  • Nach dem Grabenziehen wird eine thermische Gate-Oxidschicht 60 auf der Grabenseite und den Bodenwänden unter den seitlichen Zwischenschichten gezogen wie in 6 dargestellt ist. Die Gate-Oxidschicht hat eine Dicke 66, die so gewählt wird, wie es erforderlich ist, ein Durchgriffswiderstand-Gate-Dielektrikum zu erzeugen, z. B. 500 Å. Dann wird der Graben wieder mit LPCVD Polysilizium-Gate-Material 62 gefüllt, das sich in die Gräben 50 und über die Grabenschutzstrukturen 40 erstreckt. Das Polysilizium-Gate-Material 62 wird auf ungefähr 20 Ω/ dotiert.
  • Nehmen wir Bezug auf 7; anschließend wird eine zweite anisotrope Ätzung durchgeführt zum Rückätzen des Polysilizium-Materials 62 auf etwa die Höhe der ursprünglichen Substratoberfläche, wiederum zum Freilegen der Grabenschutzstrukturen. Dieser Schritt hinterläßt senkrechte Gräben 70 zwischen den seitlichen Zwischenschichten 44, wie die Gräben 50, endend jedoch an der oberen Fläche 64 des restlichen Polysilizium-Materials 62. Im verbleibenden Polysilizium-Material kann bei diesem Schritt ein Silicid ausgebildet werden, um den Gate-Widerstand weiter zu reduzieren, zum Beispiel durch Aufbringen von feuerbeständigem Metall und Bildung von Silicid. Dann wird eine CVD-Oxid- (oder Oxynitrid)-Isolierschicht 68 in den Gräben 50 über das bleibende Polysilizium-Material 64 und über die Grabenschutzstrukturen 40 gelegt.
  • 8 zeigt die Vorrichtung nach dem anisotropen Abätzen des oberen Teils des Isolieroxids 68 und der oberen dicken Oxidschicht 36 der Grabenschutzschicht 30. Das Ätzen stoppt, wenn die obere Fläche 70 der ursprünglichen Polysiliziumschicht freiliegt, und hinterläßt Oxidpfropfen 68 auf der Oberfläche 64 des Polysilizium-Materials 62 zwischen den verkürzten seitlichen Zwischenschichten 44'. In diesem Zustand erscheint die obere Oberfläche der Zwischenvorrichtung in Draufsicht als eine Reihe abwechselnder Oxid- und Polysilizium-Streifen 68, 70, oder als eine zusammengeschaltete Zone 68 mit isolierten Zonen 70, wie in 13 gezeigt wird.
  • 9 zeigt die weiteren Schritte zum Abätzen der ursprünglichen Polysiliziumschicht 34, gefolgt vom Abätzen der dünnen unteren Oxidschicht 32 der Grabenschutzschicht 30 zum Freilegen der ursprünglichen Substratoberfläche 28, die jetzt in Streifen 28', d. i. in isolierten Zonen erscheint, die zwischen den seitlichen Zwischenschichten 44' freiliegen, die jetzt auf einander gegenüberliegenden Oxidpfropfen 68 auftreten.
  • 10 zeigt das Diffundieren von N+ Source-Zonen 72 in eine obere Schicht freigelegter Streifen. im Substrat, direkt unter der ursprünglichen Substratoberfläche 28'. Das geschieht vorzugsweise durch flaches Implantieren einer Dosis von etwa 5·1015 cm–2 Arsen- oder Phosphor-Atomen und Wärmebehandlung zum Aktivieren der Implantation. Die sich ergebende Source-Zone 72 muß mit etwa 1 μm oder etwas weniger auf eine Tiefe 74 diffundiert werden. Dieser Schritt könnte alternativ auch durch Gasdiffusion ausgeführt werden. Er könnte auch früher in dem Prozeß ausgeführt werden, z. B. nach Ausbilden der Body-Schicht vom P-Typ in 1. Die oben beschriebene Sequenz und Methode werden jedoch bevorzugt, weil sie mehr Kontrolle über die MOFET-Kanallänge geben, wie später noch beschrieben wird.
  • Als nächstes nehmen wir Bezug auf 11; ein zweites anisotropes Ätzen des Substrat-Siliziums wird durchgeführt, um einen zweiten Graben 80 im Substratmaterial zwischen den Seitenwänden 44' und den Gate-Isolierungs-Oxidpfropfen 68 zum Einschließen des Gate-Polysiliziummaterials 62 und der Gate-Oxidschichten 60 auszuführen. Die benutzte Ätztechnik ist vorzugsweise SF6-O2 Plasmaätzen, wie oben angegebenen, zum Ausbilden der Gräben mit geraden senkrechten Seiten, ausgerichtet nach den jetzt freiliegenden Innenflächen 48 der seitlichen Zwischenschichten. Die Grabentiefe 82 beträgt mindestens 1 μm, damit sie mindestens die N+ Diffusion und einen Teil der P-Schicht 26 durchdringt, jedoch weniger als die ursprüngliche Dicke der Schicht 26, so daß eine P+ Schicht mit Dicke 84 von etwa 1 μm auf der Sohle des Grabens 80 verbleibt. Als Ergebnis dieses Schrittes wird die N+ Zone reduziert auf vertikal ausgerichtete N+ Source-Schichten 86 mit einer seitlichen Dicke 88, die in etwa gleich ist dem Unterschied zwischen der Dicke 52 der seitlichen Zwischenschichten (siehe 5) und etwa der halben Dicke 66 der Gate-Oxid-Schicht (siehe 6). Für eine seitliche Zwischenschicht-Dicke 52 von etwa 1 μm und eine Gate-Oxid-Dicke von 500 Å hat die N+ Schicht eine seitliche Dicke von ≤1 μm, z. B. ~9750 Å. Für eine seitliche Zwischenschicht-Dicke 52 von etwa 0,5 μm und eine Gate-Oxid-Dicke von 500 Å, hat die N+ Schicht eine seitliche Dicke von ≤0,5 μm, z. B. 4750 Å.
  • Die N+ Source-Schichten 86 sitzen jeweils oben auf einer dünnen, senkrecht ausgerichteten Schicht 90 aus P-Substratmaterial, das die aktive Body-Zone bildet, in der ein vertikaler Kanal der MOSFET-Vorrichtung ausgebildet ist, wenn das Gate hinreichend vorgespannt wird. Dieser Kanal existiert auf allen Seiten der Gate-Struktur. Die Tiefe 74 der N+ Implantation (10) und die Tiefe der P Diffusion 26 bestimmen die endgültige Länge des senkrechten MOSFET-Kanals der Vorrichtung. Eine typische Kanallänge von etwa 1–2 μm wird durch Verwendung der hier geoffenbarten Dimension erzeugt, kann aber leicht verändert werden, soweit nötig, um die Schaltmerkmale der MOSFET-Vorrichtung zu definieren. Die vertikale Gesamthöhe 83 der P-Schicht muß ausreichen, einen Durchschlag zu verhindern, geeignet ist 1–2 μm an den hier vorgesehenen P-Dotierungskonzentrationen. Die seitliche Dicke der P-Schicht 90 sieht eine sehr kurze seitliche gepreßte P- Basis vor, die durch seitliche Zwischenschicht-Dicke gesteuert wird. Wenn die Seitenwände des Grabens streng senkrecht stehen, hat die aktive Body-Zone 90 eine ähnliche seitliche Dicke wie die N+ Schicht, 5000 Å. In der Praxis kann die seitliche Dicke der Body-Zone 90 von der der N+ Schicht geringfügig abweichen. Der Schlüsselpunkt ist, daß die seitliche Dicke von beiden Schichten 86, 90 gesteuert werden kann durch Steuern der seitlichen Dicke entweder der Gate-Oxid-Schicht oder der seitlichen Zwischenschichten 44, oder beider Schichten. Ein weiterer Schlüsselpunkt ist, daß durch Anwenden dieser Methode die gepreßte Basis viel enger gemacht werden kann als bei herkömmlichen Seitenkanal-VBDMOS-Vorrichtungen, die in der Regel eine gepreßte Basisbreite von 3–4 μm aufweisen.
  • Wahlfrei, wenn auch bevorzugt, kann in diesem Schritt eine zweite, geringfügige Implantation vom P-Typ eingesetzt werden und Glühen kann auf dieser Stufe durchgeführt werden, um eine verstärkte P+ Leiterzone 93 (siehe 13) in der restlichen Schicht 26'' vom P-Typ auf der Sohle des Grabens 80 auszubilden, wie in US-Pat. 4,895,810 beschrieben (siehe 13D und 14). Das kann ferner den Source-Metallkontakt mit dem P-Body verbessern und den Widerstand der gepreßten Basis in einer vollständig selbstjustierten Art reduzieren, ohne das Schwellendotieren der aktiven Kanalzone materiell zu beeinflussen, der nach Ausbilden der Gate-Oxidschicht 60 in Schicht 90 verbleibt.
  • Der Rest des Verfahrens folgt im allgemeinen den Methoden auf dem Stand der Technik und ist daher nur allgemein beschrieben. 12 ist eine Querschnittsansicht und zeigt vorderseitige und die rückseitige Metallisierung 94, 98. Das vordere Metall 94 erstreckt sich nach unten in die Gräben 80, um leitende Source-Kontakte, d. i. Finger, 96 zu bilden, die die Source- und Bodyschichten 86, 90 zusammen vertikal kurzschließen, sowie die obere Fläche der restlichen Schicht 26'' vom P-Typ an der Grabensohle kontaktieren. Das hintere Metall 98 bildet den Drain-Kontakt d. i. die Kathode. Die Ergänzungsschritte beinhalten auch das Öffnen der Gate-Kontaktlöcher an einzelnen Orten, was in diesem Verfahren ohne kritisches Justieren gemacht werden kann, sowie das Passivieren der Oberfläche.
  • Die obige Methode weist einige Vorteile gegenüber den Methoden auf dem Stand der Technik auf. Die Kontaktflächen von N- und P-Typ werden ohne Maske erzeugt. Der Kanalbereich ist erweitert. Die Seitenbreite des gepreßten P-Bodys ist reduziert. Die gesamte Vorrichtung hat eine höhere Packungsdichte aufgrund des Einsparens des Oberflächenbereichs infolge des Ausbildens der Source-Kontakte auf den Grabenseitenwänden. Die Vorrichtung hat einen geringeren Widerstand infolge einer höheren Oberflächenmobilität, die sich aus dem geringeren Anspannungsprozeß ergibt.
  • 13 ist eine perspektivische Teilschnittansicht einer Vorrichtung 100, die durch das Verfahren der 1–12 jedoch unter Verwendung eines N+ Wafers 22' entsteht, zur Herstellung einer Dreischichten-MOSFET-Leistungsvorrichtung anstatt einer Vierschichten-Vorrichtung. Da die Fertigungsmethode bereits detailliert beschrieben wurde, wird die sich ergebende Vorrichtung nur allgemein beschrieben, unter Verwendung der gleichen Bezugszahlen soweit anwendbar. In der perspektivischen Ansicht sind die isolierten Source- und P-Body-Strukturen auf die einzelnen Inseln begrenzt, getrennt durch ein kreuz und quer verbundenes Muster d. i. eine Matrix-Gate-Struktur. Andere Gruppierungsanordnungen, wie z. B. Anordnung in Source-Blöcken in einer Sechseck-Geometrie, können ebenfalls ausgeführt werden. Eine Zellenkonstruktion mit isolierten Source-Inseln, die von einem Gate-Netz in einem Graben umgeben sind, können den Gate-Widerstand signifikant vermindern, ein wichtiger Faktor in großflächigen Vorrichtungen. Das Ergebnis ist eine burgartige, mit Zinnen versehene Struktur rechtwinkliger Vorrichtungszellen 102, deren jede einen nach unten vorstehenden Finger 96 aus Source-Metall aufnimmt, getrennt voneinander durch eine zusammenhängende Matrix mit versenkter Gate-Struktur 60, 62, 68, wie in 13 gezeigt wird.
  • Die Vorrichtung 100 weist ein Silizium-Substrat 20 einschließlich eines Silizium-Wafers 22 (P+ wie in 1–12) oder 22' (N+ in 13) auf, mit, der Reihe nach, einer Epitaxialschicht 24 vom N-Typ, die eine Drain- oder Drift-Zone, und einer Schicht 26'' vom P-Typ, die eine Body- oder Grundzone bildet. Die Zone vom P-Typ umfaßt burgähnliche, senkrechte Schichten 90 vom P-Typ, in denen die aktiven Kanäle ausgebildet sind. Oben auf den senkrechten schichten 90 von P-Typ sind vertikal ausgerichtete Senkrechtschichten 86 vom N-Typ, die die Source-Zonen der MOSFET-Vorrichtung bilden. Oben auf den senkrechten Schichten 86 vom N-Typ sind vertikal ausgerichtete seitliche Zwischenschichten 44', die zusammen mit Oxidpfropfen 68 in der Endvorrichtung dazu dienen, das Source-Metall 94 vom Gate-Polysilizium 62 zu isolieren. Das Gate-Polysiliziummaterial 62 ist senkrecht von der oberen Fläche der Substratschicht 24 durch einen waagrechten Teil 60A der Gate-Oxidschicht 60 isoliert, die sich unter das Gate-Polysilizium, und seitwärts von den senkrecht ausgerichteten vertikalen Schichten 86, 90 vom N-Typ und von P-Typ durch einen senkrechten Teil 60B der Gate-Oxidschicht 60 erstreckt.
  • Die 14–20 zeigen eine zweite Ausführungsform der Erfindung, in der eine MOSFET-Leistungsvorrichtung mit versenktem Gate mit einer Gate-Struktur gefertigt wird, die durch eine mit Oxid getrennte Doppel-Polysiliziumstruktur gebildet wird, die nach unten in Substrat 120 innerhalb einer N+ Wafer-Schicht 122 endet. Der Zweck dieser Modifikation ist das Erreichen des niedrigstmöglichen Widerstands im eingeschalteten Zustand in einer MOSFET-Leistungsvorrichtung ohne die Spannungsblockierungskapazität zu verlieren. Diese Modifikation des Prozesses verwendet die gleichen Schritte, wie in den 1–4 gezeigt wird, mit einem N+ Substrat 122, und die gleichen Merkmale werden jeweils durch die gleichen Bezugszahlen identifiziert. Abgesehen davon, wie nachstehend ausgeführt wird, sind die Verfahrenseinzelheiten die gleichen, wie sie oben in der ersten Ausführungsform beschrieben sind.
  • 14 ist eine Querschnittansicht entsprechend 5 mit dem Unterschied, daß die seitlichen Zwischenschichten 144 eine größer Dicke 152 aufweisen, z. B. 0,8 bis 1,0 μm, anstatt ≤0,5 μm in der ersten Ausführungsform, oder aus Oxynitrid oder einem anderen Silizium-Ätzwiderstandsfähigem Material gemacht sind, um längerdauerndes Ätzen zu tolerieren, und die Gräben 150A zwischen den seitlichen Zwischenschichten werden anisotrop auf eine Tiefe von 156A (z. B. 5–6 μm für eine 60 V Vorrichtung) durch die Epitaxialschicht 24 zur N+ Silizium-Wafer-Schicht 122 geätzt.
  • 15 entspricht 6 und zeigt die Ausbildung einer dicken Oxidschicht 160A auf den Flächen im tiefen Graben, und eine tiefe LPCDV-Polysilizium-Füllmasse 162A in den Gräben 150A und über den Grabenschutzstrukturen 30. Die Oxidschicht 160A in diesem Beispiel hat eine Dicke 166A von 2000 bis 3000 Å. Diese erste Gate-Polysiliziumschicht 162 kann, muß aber nicht dotiert sein.
  • 16 zeigt die weiteren Schritte beim Ätzen der Polysiliziumschicht 162A und der dicken Oxidschicht 160A abwärts bis auf eine Höhe von etwas unter der P-Body-Zone 26, wie durch Pfeil 156B gezeigt wird. Was bleibt, ist ein flacherer Graben 150B mit einer Tiefe 156B, die vergleichbar mit der Tiefe 56 in Graben 50 in 5 ist. Die Polysiliziumschicht 162A wird anisotrop auf eine Höhe von etwas unter der schließlichen P-Body-Verbindungstiefe geätzt, was einen Graben 150B einer Tiefe 156B über dem ersten Polysilizium, in etwa gleich der Polysilizium-Dicke in der Dreischichten-Dünnschicht 30 und der P-Body-Dicke ergibt. Das dicke Oxid wird dann von den Seitenwänden des Grabens 150B weggeätzt wo immer es nicht durch das bleibende Polysilizium 162A geschützt ist.
  • Als nächstes wird, wie in 17 gezeigt wird, eine dünne Oxidschicht 160B auf die reduzierten tiefen Grabenseitenwände und die obere Fläche der tiefen Polysiliziumfüllmasse auf eine Dicke 66, wie in der ersten Ausführungsform, wieder thermisch gezogen. Dann wird dotierte Silizium-Füllmasse 162B in die Gräben 150B oben auf die Oxidschicht 160B und über die Grabenschutzstrukturen 30 gelegt.
  • 18 ist eine Querschnittansicht entsprechend der 7, die die ferneren Schritte des Polysilizium-Ätzens auf eine Ebene um die Ebene der ursprünglichen Substratoberfläche und Ablage von Isolierungsoxid 68 in die Gräben 150B und über die Grabenschutzstrukturen zeigt. Auf diese Schritte folgen Schritte wie sie vorstehend in 8–10 gezeigt werden.
  • 19 und 20 sind Querschnittansichten entsprechend den 11 und 12 und zeigen die weiteren Schritte des Ausbildens des zweiten Grabens und der Metallisierung in einer Vorrichtung mit der Doppel-Polysilizium-Gate-Struktur an, die in den 14– 18 entwickelt wurde. Gräben 180 werden in N+ Source-Zonen zwischen den Seitenwänden 144' und Gate-Isolierungs-Oxidpfropfen 168 gebildet, die das Gate-Siliziummaterial 162B und Gate-Oxidschichten 160B einschließt. Die N+ Region ist zu vertikal-orientierten N+ Source-Schichten 86 reduziert mit einer seitlichen Dicke 88 oben auf vertikalen P-Typ-Lagen 90, wie in 11 beschrieben ist.
  • Das Problem auf dem Stand der Technik, nämlich der Verlust des Durchbruchsspannungsbereichs wenn die Grabentiefe das Substrat erreicht, wird ausgeschlossen durch das Vorkommen des dickeren ersten Gate-Oxids 160A. Die dickere Gate-Oxidschicht schiebt den Gate-Drain-Spannungsabfall vom Silizium zum Oxid. Gleichzeitig sieht das dünnere Gate-Oxid den Verstärkungsmodus der MOSFET-Kanalleitungsfähigkeit vor.
  • 21 ist eine Querschnittsansicht entsprechend den 12 und 20 und zeigt eine dritte Ausführungsform des Herstellungsverfahrens für eine Vorrichtung mit einer Doppel-Polysilizium-Gate-Struktur zum Schutz gegen einen Gate-Oxidbruch der Hochspannungsvorrichtungen, während ein dünnes Seitenwandoxid die Kanalleitfähigkeit sichert. In diesem Beispiel hat die Doppel-Polysilizium-Gate-Struktur eine erste dicke Oxidschicht 260A und eine Polysiliziumschicht 262A in einem Graben mit einer Tiefe 256 (z. B. 3 μm) mehr als Tiefe 56 des Grabens 50, jedoch flacher als Tiefe 156 des Grabens 150 ausgebildet. Der Graben endet in diesem Fall in Substrat 20 innerhalb der Epitaxialschicht 24 vom N-Typ über einem N+ Puffer, gebildet auf einer P+ Wafer-Schicht 22, um als IGBT oder als eine sonstige Gate-gesteuerte Vier-Schichten-Vorrichtung zu wirken. In dieser Ausführungsform, wie auch in der ersten Ausführungsform, wird die engste seitliche Dimension der Zone 40 (3), die von der Photolithographie gesteuert werden kann, benutzt, um das Grabenkantenfeld zu minimieren und die Durchschlagsspannung zu optimieren.
  • 22 und 23 sind Querschnittsansichten, entsprechend in etwa den 16 und 17, die die Herstellung einer MOSFET-Leistungsvorrichtung mit versenktem Gate gemäß einer vierten Ausführungsform der Erfindung zeigen. In dieser Ausführungsform, wie auch in der zweiten und dritten, wird zunächst eine dicke (2500 Å) Schicht 160A aus thermischem Oxid auf den Seitenwänden und dem Boden des Grabens 150 ausgebildet. Dann wird, anstatt Benutzen eines eingefüllten und zurückgeätzen Polysiliziums, Photoresist 138 wie ein Pool auf den Boden des Grabens 150 eingebracht und wird nach dem Aushärten benutzt, um die anfängliche dicke Oxidschicht um unteren Teil des Grabens zu schützen, während die Seitenwandteile der Schicht 160A abgeätzt werden. Dann wird nach Anwenden bekannter Lösungsmittel zum Abziehen des Photoresists 138, Gate-Oxid 160B auf den Grabenseitenwänden über dem Oxid 160A auf eine geeignete Dicke (500–1000 Å) gezogen, wie bei 17 bereits beschrieben wurde. Dann wird dotiertes Polysilizium-Gate-Material 62 aufgebracht wie vorstehend bei 6 beschrieben, und der Rest der Vorrichtung wird durch die in 18–21 gezeigten Schritte fertiggestellt. Die in 22 und 23 gezeigte Methode ist einfacher als die Doppel-Polysiliziumstruktur der 14–17 und führt im wesentlichen zu dem gleichen Ergebnis.
  • 24 ist eine Querschnittansicht entsprechend 3 und zeigt eine alternative Form der Maskensurrogat-Musterdefinitionsschicht 330. Die Schutzschicht 330 hat oben auf der anfänglichen Oxidschicht 32 eine Polysilizium-Mehrschichtenstruktur vorzugsweise beinhaltend zwei Polysiliziumschichten mit einer zwischenliegenden Ätzstop-Oxidschicht. In dieser Ausführungsform ist die untere Polysiliziumschicht 334 dicker (z. B. 15000–16000 Å) als die Schicht 34, die zwischenliegende Ätzstop-Oxidschicht 336 ist dünner (z. B. 1000–2000 Å) als die Schicht 36 und ist abgedeckt durch eine Polysiliziumschicht 338 von etwa 5000 Å. Die obere Polysiliziumschicht 338 ist eine Opferschicht, die beim Ausbilden des Grabens 50 abgezogen wird, durch Verwenden der Oxidschicht 336 als Ätzstop. Die obere Fläche der unteren Polysiliziumschicht 334 zeigt einen Endpunkt für das Ätzen der Isolierungsoxidschicht an (7 und 8) zum Erzeugen der Pfropfen 68. Die Dicke der Polysiliziumschicht 334 bestimmt die Höhe, bis zu welcher der Pfropfen 68 nach unten geätzt wird. Die Schicht 334 wird entfernt durch Benutzen der Oxidschicht 32 als Ätz-Endpunkterkennung, und dann wird Schicht 32 vor der N+ Implantierung und dem zweiten Grabenöffnungsschritt entfernt.
  • Die erfindungsgemäßen Vorrichtungen sind in den Ansprüchen definiert. Zusätzlich zu den in den Ansprüchen definierten Vorrichtungsstrukturen kann die Vorrichtung auch noch weitere Vorrichtungsstrukturen enthalten. Zum Beispiel ist es nicht erforderlich, den zweiten Graben und vertikale Kanalstrukturen durch die Vorrichtung auszubilden. In einem Teil der oberen Fläche der Vorrichtung könnte bei geeigneten Schritten (z. B. bei 1 und nach 4) die Maske abgezogen werden, und dieser Teil kann auf die in den freigegebenen Patenten beschriebenen Weise benutzt werden, um eine doppelt-diffun dierte seitliche MOS-Vorrichtung auf einen Teil der gleichen Matrize wie die oben beschriebene Vertikalkanal-Vorrichtung mit versenktem Gate auszubilden. Diese Variation wäre nützlich zum Herstellen von MOS-gesteuerten Thyristoren (MCT – MOS Controlled Thyristor).
  • QUERVERWEISE
    • 1) D. Ueda, H. Takagi, und G. Kano, "A New Vertical Power MOSFET Structure with Extremely Reduced On-Resistance," IEEE Trans. Electron Dev. ED-32, No. 1, S. 2–6, Jan 1985.
    • 2) D. Ueda, H. Takagi, und G. Kano, "Deep-Trench Power MOSFET with An Ron Area Product of 160 mΩ-mm2," IEEE IEDM Tech. Digest, S. 638–641, 1986.
    • 3) D. Ueda, H. Takagi, und G. Kano, "An Ultra-Low On-Resistance Power MOSFET Fabricated by Using a Fully Self-Aligned Process", IEEE Trans. Electron Dev. ED-34, No. 4, S. 926–930. Apr. 1987.
    • 4) H. R. CHANG, R. D. Black, V. A. K. Temple, W. Tantraporn, and B. J. Baliga, "Self-Aligned UMOFET's with a Specific On-Resistance of 1 mΩ-cm2," IEEE Trans. Electron Dev. ED-34, No. 11, S. 2329–2334, Nov. 1987.
    • 5) H. R. Chang, B. J. Baliga, J. W. Kretchmer, and P. A. Piacente, "Insulated Gate Bipolar Transistor (IGBT) with a Trench Gate Structure," IEEE IEDM Tech. Digest S. 674–677, 1987.
    • 6) S. Mukherjee, M. Kim, L. Tsou, and M. Simpson, "TDMOS-An Ultra-Low On-Resistance Power Transistor," IEEE Trans. Electron Dev. Ed-35, No. 12, S. 2459, Dez. 1988.
    • 7) C. Bulucea, M. R. Kump, and K. Amberiadis, "Field Distribution and Avalanche Breakdown of Trench MOS Capacitor Operated in Deep Depletion," IEEE Trans. Electron Dev. ED-36, No. 11, S. 2521–2529, Nov. 1989.
    • 8) K. Shenai, W. Hennessy, M. Ghezzo, D. Korman, H. Chang, V. Temple, and M. Adler, "Optimum Low-Voltage Silicon Power Switches Fabricated Using Scaled Trench MOS Technologies," IEEE IEDM Tech. Digest S. 793–797, 1991.
    • 9) K. Shenai, "A 55-V, 0.2-mΩ-cm2 Vertical Trench Power MOSFET," IEEE Electron Dev. Lett. EDL-12, No. 3, S. 108– 110, März 1991.
    • 10) U.S. Patent No. 4,944,871, Feb. 19, 1991, H. R. Chang et al., "Insulated Gate Bipolar Transistor with Improved Latch-up Current Level and Safe Operating Area."

Claims (19)

  1. Verfahren zur Herstellung eines Leistungs-MOSFET mit versenktem Gate, gekennzeichnet durch nachfolgende Verfahrensschritte: – Ausbilden eines Substrats (20) mit ersten und zweiten dotierten Schichten mit ersten und zweiten gegensätzlich dotierten Leitfähigkeiten zur Festlegung eines an einer oberen Hauptfläche des Substrats angrenzenden Body-Bereichs (26) sowie eines tieferliegenden Drain-Bereichs (24); – Ausbilden einer Grabenschutzschicht (30) auf der oberen Hauptfläche (28) des Substrats; – Maskieren und Versehen der Grabenschutzschicht mit einem Muster, um zumindest zwei freiliegende erste Bereiche (46) und einen geschätzten zweiten Bereich der Hauptfläche des Substrats zu schaffen, die durch gegenüberliegende Seitenwände der Grabenschutzschicht begrenzt sind; – Ausbilden von seitlichen Zwischenschichten (44) mit inneren, gegenüberliegende Seitenwände der Grabenschutzschicht (30) kontaktierenden Oberflächen (48) und äußeren in einem vorgegebenen Abstand (52) von den Seitenwänden der Grabenschutzschicht verlaufenden Oberflächen; – Ausbilden eines ersten Grabens (50) zwischen der äußeren Oberfläche (47) der Zwischenschichten (44) in jedem ersten Bereich (46) des Substrats, wobei der erste Graben (50) relativ zur äußeren Oberfläche (47) ausgerichtete Seitenwände hat und sich zumindest durch die Schicht (26) erstreckt und mit einer zumindest von der oberen Hauptfläche (28) des Substrats vorgegebenen Tiefe (56) verlaufenden Bodenwand den Body-Bereich definiert; – Ausbilden einer Gateoxidschicht (60) auf Seitenwänden des ersten Grabens; – Ausfüllen eines jeden Grabens (50) mit einem leitenden Gatematerial (62) bis auf ein Niveau zwischen der oberen Hauptfläche des Substrats und einer oben liegenden Fläche der Grabenschutzschicht (30); – Selektives Aufbringen einer Schutzschicht (68) über dem leitenden Gatematerial (62), welches in jeden ersten Graben zwischen den Zwischenschichten (44) in Kontakt mit den äußeren Oberflächen (47) der Zwischenschichten eingebracht wird; – Entfernen der Grabenschutzschicht, um die zweiten Bereiche (28') der oberen Hauptfläche des. Substrats zwischen der inneren Oberfläche (48) der Zwischenschichten benachbarter erster Gräben (50) freizulegen; – Dotieren der zweiten Bereiche (28') der oberen Hauptfläche des Substrats zwischen der Gateoxidschicht (60) an den angrenzenden ersten Seitenwänden des Grabens mit einem Dotierstoff der zweiten Leitfähigkeit, um einen Source-Bereich (72) auf dem Body-Bereich (26) zu schaffen; – Ausbilden eines zweiten Grabens (80) in dem zweiten Bereich (28') des Substrats zwischen der inneren Oberfläche (48) der Zwischenschichten (44'), wobei die Seitenwände relativ zur inneren Oberfläche der Zwischenschichten (44') ausgerichtet sind und sich durch eine den Source-Bereich definierende Schicht (72) bis zu einer Bodenwand im Body-Bereich (26) des Substrats erstrecken; und – Abscheiden einer Source-Leiterschicht (94) im zweiten Graben (80), welche in Kontakt mit dem Source-Bereich (72) und dem Body-Bereich (26) steht, wobei der zweite Graben über den Source-Bereich und den Body-Bereich vertikal ausgerichtet ist, auf beiden Seiten des zweiten Grabens (80) entlang der Gateoxidschicht (60) übereinander angeordnete Source-Schichten (86) und Body-Schichten (90) definiert, welche eine durch den vorgegebenen Abstand der inneren und äußeren Oberflächen der seitlichen Zwischenschichten bestimmte seitliche Dicke (88) haben.
  2. Verfahren zur Herstellung eines Leistungs-MOSFET mit versenktem Gate, gekennzeichnet durch nachfolgende Verfahrensschritte: – Ausbildung eines Substrats (20) mit ersten und zweiten dotierten Schichten mit ersten und zweiten gegensätzlich dotierten Leitfähigkeiten zur Festlegung eines an eine obere Hauptfläche des Substrats angrenzenden Body-Bereiches (26) sowie eines tieferliegenden Drain-Bereiches (24), – Ausbilden einer Grabenschutzschicht (30) auf der oberen Hauptfläche (28) des Substrats; – Maskieren und Versehen der Grabenschutzschicht mit einem Muster, um zumindest zwei freiliegende erste Bereiche und einen geschätzten zweiten Bereich der Hauptfläche des Substrats zu schaffen, die durch gegenüberliegende Seitenwände der Grabenschutzschicht (30) begrenzt sind; – Ausbilden von seitlichen Zwischenschichten (144) mit inneren, gegenüberliegende Seitenwände der Grabenschutzschicht (30) kontaktierenden Oberflächen und äußeren, in einem gegebenen Abstand (152) von den Seitenwänden der Grabenschutzschicht verlaufenden Oberflächen; – Ausbilden eines ersten Grabens (150A) zwischen der äußeren Oberfläche der Zwischenschichten (144) in jedem ersten Bereich des Substrats, wobei der erste Graben relativ zu äußeren Oberflächen ausgerichtete Seitenwände hat und sich durch die Schicht (26) erstreckt und mit einer in zumindest einer von der oberen Oberfläche des Substrats vorgegebenen ersten Tiefe (156A) verlaufenden Bodenwand den Body-Bereich definiert; – Ausbilden einer Gateoxidschicht (160A; 260A) mit einer ersten Dicke (166A) auf den ersten Seitenwänden des Grabens; – Auffüllen eines jeden ersten Grabens (150A) mit einem Füllstoff (162A, 262A) bis auf eine zweite Tiefe (156B) und Entfernen eines Teils der ersten Gateoxidschicht (160A, 260B) bis auf eine zweite Tiefe (156B); – Ausbilden einer zweiten Gateoxidschicht (160B, 260B) mit einer zweiten Dicke (66) auf den Wänden des ersten Grabens; – Auffüllen jedes ersten Grabens (150B) mit einem leitenden Gatematerial (162B, 262B) bis auf ein Niveau zwischen der oberen Hauptfläche des Substrats und der oberen Fläche der Grabenschutzschicht (30); – selektives Anbringen einer Schutzschicht (68) über dem leitenden Gatematerial (162A, 262A), welches in jeden ersten Graben (150B) zwischen den Zwischenschichten (144) in Kontakt mit den äußeren Oberflächen der Zwischenschichten (144) eingebracht wird; – Entfernen der Grabenschutzschicht (30), um die zweiten Bereiche der oberen Hauptfläche des Substrats zwischen der inneren Oberfläche der Zwischenschichten (144') benachbarter erster Gräben (150B) freizulegen; – Dotieren der zweiten Bereiche der oberen Hauptfläche des Substrats zwischen den zweiten Gateoxidschichten (160B, 260B) an den angrenzenden Seitenwänden des ersten Grabens mit einem Dotierstoff der zweiten Leitfähigkeit, um einen Source-Bereich auf dem Body-Bereich (26) zu schaffen; – Ausbilden eines zweiten Grabens (180) in dem zweiten Bereich des Substrats zwischen der inneren Oberfläche, der Zwischenschichten (144'), wobei die Seitenwände relativ zur inneren Oberfläche der Zwischenschichten (144') ausgerichtet sind und sich durch eine, den Source-Bereich definierenden Schicht bis zu einer Bodenwand im Body-Bereich (26) des Substrats erstrecken; und – Abscheiden einer Source-Leiterschicht (94) im zweiten Graben (180), welche in Kontakt mit dem Source-Bereich und dem Body-Bereich (26) steht, wobei der zweite Graben (180) über den Source-Bereich und den Body-Bereich vertikal ausgerichtet auf beiden Seiten des zweiten Grabens (180) entlang der Gateoxidschicht (16OB, 260B) übereinander angeordnete Source-Schichten (86) und Body-Schichten (90) definiert, welche eine durch den vorgegebenen Abstand der inneren und äußeren Oberflächen der seitlichen Zwischenschichten (144) bestimmte seitliche Dicke haben.
  3. Verfahren nach Anspruch 2, bei welchem das Füllmaterial (162A, 262A) Polysilizium umfaßt und bei welchem die zweite Gateoxidschicht (160B, 260B) über dem Polysilizium ausgebildet ist.
  4. Verfahren nach Anspruch 2, bei welchem das Füllmaterial Photoresist-Material (138) enthält und dieses Photoresist-Material vor der Ausbildung der zweiten Gateoxidschicht (160B) entfernt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei welchem die Grabenschutzschicht eine dünne Oxidschicht (32) umfaßt, die auf der oberen Hauptfläche des Substrats angebracht ist und bei welchem eine Polysiliziumschicht (34) auf der dünnen Oxidschicht und ferner eine dicke Oxidschicht (36) auf der Polysiliziumschicht ausgebildet ist.
  6. Verfahren nach einem der Ansprüche 1 bis 4, bei welchem die Grabenschutzschicht (330) aus einer ersten Oxidschicht (32) auf der oberen Hauptfläche des Substrats, einer ersten auf der ersten Oxidschicht ausgebildeten Polysiliziumschicht (334), einer zweiten auf der ersten Polysiliziumschicht ausgebildeten zweiten Oxidschicht (336) besteht und eine zweite Polysiliziumschicht (338) auf der zweiten Oxidschicht ausgebildet ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die seitliche Dicke (88) der vertikal ausgerichteten Source-Schicht und der Body-Schicht (86, 90) mit einer Dicke von ≤1 μm ausgebildet ist.
  8. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die seitliche Dicke (88) der vertikal ausgerichteten Source- und Body-Schichten (86, 90) mit einer Dicke von ≤5 μm ausgebildet ist.
  9. Verfahren nach einem der vorausgehenden Ansprüche, bei welchem der Verfahrensschritt der Ausbildung der Gateoxidschicht (60) das Absenken der Gateoxidschicht relativ zur äußeren Oberfläche (47) der seitlichen Zwischenschichten umfaßt.
  10. Leistungs-MOSFET mit versenktem Gate und einem vertikal ausgerichteten Kanal bestehend aus: – einem Halbleitersubstrat (20) mit einer sich seitlich erstreckenden ersten und zweiten Schicht einer ersten und zweiten gegensätzlich dotierten Leitfähigkeit zur Festlegung einer Body-Schicht (26'') und einer darunterliegenden Drain-Schicht (24); – einer auf dem Substrat angeordneten Source-Leiterschicht (94); – einem ersten Graben (50), dessen Seitenwände sich von der oberen Hauptfläche des Substrats in die Tiefe zumindest durch die Body-Schicht (26'') bis zu einer Bodenwand in einer ersten vorgegebenen Tiefe von der oberen Hauptfläche des Substrats erstrecken, wobei sich die Seitenwände des ersten Grabens auch nach oben bis zu einer vorgegebenen Höhe über der oberen Hauptfläche des Substrats erstrecken; – einer Gateoxidschicht (60, 160, 260) auf den Seitenwänden und der Bodenwand des ersten Grabens; – einem leitenden Gatematerial (62, 162, 262), welches den ersten Graben (50) bis zu einer Höhe von weniger als die vorgegebene Höhe ausfüllt und mit der Gateoxidschicht (60, 160, 260) an den Seitenwänden des Grabens in leitender Verbindung steht sowie von einer isolierenden Schicht (68) bedeckt ist, wobei sich die isolierende Schicht vom oberen Ende des Gatematerials bis zu der vorgegebenen Höhe erstreckt; – einem an jeder Seite des ersten Grabens (50) angeordneten zweiten Graben (80), dessen Seitenwände sich von der vorgegebenen Höhe in die Tiefe bis zu einer Bodenwand in einer zweiten vorgegebenen Tiefe (82) innerhalb der Body-Schicht (2611) erstrecken, wobei jeder zweite Graben (80) vom ersten Graben (50) in einem von einer vertikal ausgerichteten Halbleiterschicht (86, 90) bestimmten Abstand vorgegebener Dicke (88) angeordnet ist und sich die Halbleiterschicht entlang der Gateoxidschicht (60, 160, 260) auf beiden Seiten des ersten Grabens von der oberen Hauptfläche des Substrats nach oben erstreckt; – einer aus der Source-Leiterschicht (94) bestehenden Füllung jedes zweiten Grabens, welche mit der vertikal ausgerichteten Halbleiterschicht (86, 90) auf einer der Gateoxidschicht (60) und dem leitenden Gatematerial (62, 162, 262) gegenüberliegenden Seite in Kontaktverbindung steht; – wobei die vertikal ausgerichtete Halbleiterschicht einen ersten vertikal verlaufenden und an die Body-Schicht (26'') angrenzenden Schichtabschnitt (90) umfaßt, der mit einem Dotierstoff erster Polarität in einer ersten Konzentration dotiert ist, um einen einen vertikalen Kanal umfassenden aktiven Body-Bereich zu definieren, und einen zweiten vertikal verlaufenden sowie oben auf dem ersten vertikalen Schichtabschnitt (90) angeordneten Schichtabschnitt (86) umfaßt, – wobei der zweite vertikal verlaufende Schichtabschnitt (86) mit einem Dotierstoff zweiter Polarität dotiert ist, um einen den aktiven Body-Bereich (90) kontaktierenden Source-Bereich und einen PN-Übergang zu schaffen, und die Source-Leiterschicht (94) den Source-Bereich über den PN-Übergang mit dem aktiven Body-Bereich kurzschließt; – einen angereicherten Leitungsbereich (93) der Body-Schicht (26''), der sich horizontal erstreckt, auf den Boden des zweiten Grabens (80) begrenzt ist, sich gänzlich innerhalb der Body-Schicht (26") befindet und sich unterhalb dem PN-Übergang sowie oberhalb dem Niveau der Bodenwand des ersten Grabens (50) erstreckt, wobei er mit der Source-Leiterschicht (94) entlang der Bodenwand in Kontaktverbindung steht und mit einem Dotierstoff erster Polarität mit einer zweiten Konzentration größer als die erste Konzentration dotiert ist.
  11. Leistungs-MOSFET nach Anspruch 10, bei welchem der erste vertikal verlaufende Schichtabschnitt seitlich eine Dicke (88) kleiner als die vertikale Höhe (83) hat.
  12. Leistungs-MOSFET nach Anspruch 10 oder 11, bei welchem der erste vertikal verlaufende Schichtabschnitt eine seitlich sich erstreckende Dicke (88) ≤1 μm hat.
  13. Leistungs-MOSFET nach einem der Ansprüche 10 bis 12, bei welchem oben auf dem vertikal verlaufenden Schichtabschnitt (86, 90) eine vertikal ausgerichtete seitliche Zwischenschicht (44', 144') angeordnet ist.
  14. Leistungs-MOSFET nach Anspruch 13, welcher auf jeder Seite des ersten Grabens (50) vertikal verlaufende Schichtabschnitte (86, 90) hat, auf welchen jeweils eine vertikal ausgerichtete Zwischenschicht (44', 144') angeordnet ist.
  15. Leistungs-MOSFET nach einem der Ansprüche 10 bis 14, bei welchem der erste Graben (50) und die Gateoxidschicht (60, 160, 260) sowie das leitende Gatematerial (62, 162, 262) innerhalb des Grabens eine Gatestruktur bilden, welche in zwei Dimensionen seitlich gemustert ist, um eine untereinander verbundene Matrix zu bilden, welche eine Vielzahl von Inseln umfaßt, von denen jede einen nach unten sich ersteckenden Finger des Source-Leiters (96) hat, der von einem Teil des aktiven Body-Bereichs einschließlich dem vertikalen Kanal (90) umgeben ist, wobei der Kanal einen in jeder Insel durch den Umfang der Insel definierten Bereich hat.
  16. Leistungs-MOSFET nach einem der Ansprüche 10 bis 15, bei welchem das Substrat eine mit der ersten Polarität derart dotierte Basisschicht (22) hat, daß eine alternierende PNPN- vierschichtstruktur gebildet wird, in der die Body-Schicht (26'') eine Basis eines oberen bipolaren Transistors und einen Kollektor eines unteren bipolaren Transistors definiert.
  17. Leistungs-MOSFET nach einem der Ansprüche 10 bis 15, bei welchem das Substrat (20) eine Basisschicht (122) unter der Drain-Schicht (24) hat und mit einem Dotierstoff der zweiten Polarität auf eine Konzentration dotiert ist, die größer als die Dotierungskonzentration der Drain-Schicht (24) ist, um einen Dreischichtleistungs-MOSFET zu schaffen.
  18. Leistungs-MOSFET nach einem der Ansprüche 10 bis 17, bei welchem die Gateoxidschicht einen ersten Abschnitt (160A, 260A) mit einer ersten Dicke in einem unteren Teil des ersten Grabens sowie einen zweiten Abschnitt (160B, 260B) mit einer zweiten Dicke in einem oberen Teil des ersten Grabens hat, wobei die erste Dicke größer als die zweite Dicke ist.
  19. Leistungs-MOSFET nach einem der Ansprüche 10 bis 14, bei welchem der erste Graben (50) und die Gateoxidschicht (60, 160, 260) und das leitende Gatematerial (62, 162, 262) innerhalb des Grabens derart gemustert sind, daß ein vertikaler Kanal (90) definiert wird, der kontinuierlich längs einer Seite des Source-Leiters (96) verläuft.
DE69333100T 1992-08-07 1993-05-17 Leistungsanordnungsstruktur hoher dichte und verfahren zur herstellung. Expired - Fee Related DE69333100T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US927169 1992-08-07
US07/927,169 US5283201A (en) 1988-05-17 1992-08-07 High density power device fabrication process
PCT/US1993/004714 WO1994003922A1 (en) 1992-08-07 1993-05-17 High density power device structure and fabrication process

Publications (2)

Publication Number Publication Date
DE69333100D1 DE69333100D1 (de) 2003-08-21
DE69333100T2 true DE69333100T2 (de) 2004-04-22

Family

ID=25454319

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69333100T Expired - Fee Related DE69333100T2 (de) 1992-08-07 1993-05-17 Leistungsanordnungsstruktur hoher dichte und verfahren zur herstellung.

Country Status (4)

Country Link
US (3) US5283201A (de)
EP (1) EP0654173B1 (de)
DE (1) DE69333100T2 (de)
WO (1) WO1994003922A1 (de)

Families Citing this family (231)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JP3333560B2 (ja) * 1992-10-23 2002-10-15 リコーエレメックス株式会社 シリコン基板のエッチング方法
US5391505A (en) * 1993-11-01 1995-02-21 Lsi Logic Corporation Active device constructed in opening formed in insulation layer and process for making same
JP3481287B2 (ja) * 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
EP0697728B1 (de) * 1994-08-02 1999-04-21 STMicroelectronics S.r.l. Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau
EP0709894B1 (de) * 1994-10-28 2001-08-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Bipolarer Hochfrequenztransistor und Verfahren zur Herstellung
US5455190A (en) * 1994-12-07 1995-10-03 United Microelectronics Corporation Method of making a vertical channel device using buried source techniques
GB9512089D0 (en) * 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
JP2751909B2 (ja) * 1996-02-26 1998-05-18 日本電気株式会社 半導体装置の製造方法
US6750091B1 (en) * 1996-03-01 2004-06-15 Micron Technology Diode formation method
KR100325383B1 (ko) * 1996-07-12 2002-04-17 니시무로 타이죠 반도체 장치 및 그 제조 방법
US5972741A (en) * 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device
KR100218261B1 (ko) * 1996-11-19 1999-09-01 김덕중 모스 제어형 사이리스터 및 그 제조방법
US5932911A (en) * 1996-12-13 1999-08-03 Advanced Micro Devices, Inc. Bar field effect transistor
US5998266A (en) * 1996-12-19 1999-12-07 Magepower Semiconductor Corp. Method of forming a semiconductor structure having laterally merged body layer
DE19832329A1 (de) * 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3431467B2 (ja) * 1997-09-17 2003-07-28 株式会社東芝 高耐圧半導体装置
US6890546B2 (en) 1998-09-24 2005-05-10 Abbott Laboratories Medical devices containing rapamycin analogs
US20030129215A1 (en) * 1998-09-24 2003-07-10 T-Ram, Inc. Medical devices containing rapamycin analogs
US6043120A (en) * 1998-03-03 2000-03-28 Advanced Micro Devices, Inc. Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation
US6074954A (en) * 1998-08-31 2000-06-13 Applied Materials, Inc Process for control of the shape of the etch front in the etching of polysilicon
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
KR100275500B1 (ko) 1998-10-28 2000-12-15 정선종 집적화된 고전압 전력 소자 제조방법
US6190970B1 (en) * 1999-01-04 2001-02-20 Industrial Technology Research Institute Method of making power MOSFET and IGBT with optimized on-resistance and breakdown voltage
JP3924975B2 (ja) * 1999-02-05 2007-06-06 富士電機デバイステクノロジー株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ
DE19908809B4 (de) * 1999-03-01 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung
US6268260B1 (en) 1999-03-31 2001-07-31 Lam Research Corporation Methods of forming memory cell capacitor plates in memory cell capacitor structures
US6248643B1 (en) 1999-04-02 2001-06-19 Vanguard International Semiconductor Corporation Method of fabricating a self-aligned contact
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6373098B1 (en) * 1999-05-25 2002-04-16 Fairchild Semiconductor Corporation Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
DE19935442C1 (de) 1999-07-28 2000-12-21 Siemens Ag Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors
TW411553B (en) * 1999-08-04 2000-11-11 Mosel Vitelic Inc Method for forming curved oxide on bottom of trench
US6211018B1 (en) * 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
US6365932B1 (en) 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
GB9922764D0 (en) * 1999-09-28 1999-11-24 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
TW442972B (en) * 1999-10-01 2001-06-23 Anpec Electronics Corp Fabricating method of trench-type gate power metal oxide semiconductor field effect transistor
KR100399583B1 (ko) * 1999-11-29 2003-09-26 한국전자통신연구원 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법
TW439157B (en) * 1999-12-09 2001-06-07 Mosel Vitelic Inc Method for forming trench gate oxide layer
US6271080B1 (en) 1999-12-16 2001-08-07 International Business Machines Corporation Structure and method for planar MOSFET DRAM cell free of wordline gate conductor to storage trench overlay sensitivity
US6312993B1 (en) 2000-02-29 2001-11-06 General Semiconductor, Inc. High speed trench DMOS
CN101800243B (zh) * 2000-03-17 2012-11-07 通用半导体公司 双栅极结构沟槽型dmos晶体管制造方法
JP2001284584A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
EP1162665A3 (de) * 2000-06-08 2002-10-09 Siliconix Incorporated MIS-Anordnung mit Graben-Gateelektrode und Verfahren zu deren Herstellung
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6921939B2 (en) * 2000-07-20 2005-07-26 Fairchild Semiconductor Corporation Power MOSFET and method for forming same using a self-aligned body implant
DE10038177A1 (de) * 2000-08-04 2002-02-21 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US6437386B1 (en) 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6444528B1 (en) 2000-08-16 2002-09-03 Fairchild Semiconductor Corporation Selective oxide deposition in the bottom of a trench
US6399998B1 (en) * 2000-09-29 2002-06-04 Rockwell Technologies, Llc High voltage insulated-gate bipolar switch
US6916745B2 (en) * 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
TW543146B (en) * 2001-03-09 2003-07-21 Fairchild Semiconductor Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge
US7374974B1 (en) * 2001-03-22 2008-05-20 T-Ram Semiconductor, Inc. Thyristor-based device with trench dielectric material
JP4852792B2 (ja) * 2001-03-30 2012-01-11 株式会社デンソー 半導体装置の製造方法
CN1520616A (zh) * 2001-04-11 2004-08-11 ��˹�������뵼�幫˾ 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
US6498062B2 (en) 2001-04-27 2002-12-24 Micron Technology, Inc. DRAM access transistor
EP1393362B1 (de) * 2001-04-28 2011-12-14 Nxp B.V. Verfahren zur Herstellung einer Halbleiteranordnung mit Graben-Gate
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US6825514B2 (en) * 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6674124B2 (en) * 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
US6977203B2 (en) * 2001-11-20 2005-12-20 General Semiconductor, Inc. Method of forming narrow trenches in semiconductor substrates
US7102182B2 (en) * 2001-11-30 2006-09-05 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
DE10162065A1 (de) * 2001-12-17 2003-06-26 Infineon Technologies Ag Verfahren zum Grabenätzen
DE10203164B4 (de) * 2002-01-28 2005-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
DE10212144B4 (de) 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE10212149B4 (de) 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
US7091573B2 (en) * 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
WO2003085722A2 (en) * 2002-03-29 2003-10-16 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6841825B2 (en) * 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
CN100514672C (zh) * 2002-08-23 2009-07-15 快捷半导体有限公司 用于改进mos栅控从而降低米勒电容和开关损失的方法和装置
DE10239312B4 (de) * 2002-08-27 2006-08-17 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Driftzone und einer Feldstoppzone und Halbleiterbauelement mit einer Driftzone und einer Feldstoppzone
US7135745B1 (en) 2002-09-09 2006-11-14 T-Ram, Inc. Fin thyristor-based semiconductor device
US6790713B1 (en) 2002-09-09 2004-09-14 T-Ram, Inc. Method for making an inlayed thyristor-based device
JP2004111547A (ja) * 2002-09-17 2004-04-08 Toshiba Corp 半導体装置、半導体装置の製造方法
US8080459B2 (en) * 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
US8629019B2 (en) * 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
DE10245249B4 (de) * 2002-09-27 2008-05-08 Infineon Technologies Ag Verfahren zum Herstellen eines Trenchtransistors
US6818482B1 (en) * 2002-10-01 2004-11-16 T-Ram, Inc. Method for trench isolation for thyristor-based device
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
JP3931138B2 (ja) * 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
JP4202149B2 (ja) * 2003-01-28 2008-12-24 ローム株式会社 半導体装置およびその製造方法
US8133789B1 (en) 2003-04-11 2012-03-13 Purdue Research Foundation Short-channel silicon carbide power mosfet
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7714384B2 (en) * 2003-09-15 2010-05-11 Seliskar John J Castellated gate MOSFET device capable of fully-depleted operation
US7368353B2 (en) * 2003-11-04 2008-05-06 International Rectifier Corporation Trench power MOSFET with reduced gate resistance
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7279743B2 (en) 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
US7259411B1 (en) * 2003-12-04 2007-08-21 National Semiconductor Corporation Vertical MOS transistor
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
JP2005302925A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 半導体装置
JP2005322723A (ja) * 2004-05-07 2005-11-17 Nec Electronics Corp 半導体装置およびその製造方法
US6906380B1 (en) * 2004-05-13 2005-06-14 Vishay-Siliconix Drain side gate trench metal-oxide-semiconductor field effect transistor
US8183629B2 (en) * 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
JP5259920B2 (ja) * 2004-08-04 2013-08-07 ローム株式会社 半導体装置およびその製造方法
JP2006093506A (ja) * 2004-09-27 2006-04-06 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
DE102005046480B4 (de) * 2004-09-30 2009-12-10 Infineon Technologies Ag Verfahren zur Herstellung eines vertikalen Transistorbauelements und vertikales Transistorbauelement
US7767527B2 (en) * 2004-09-30 2010-08-03 Infineon Technologies Ag Method for producing a vertical transistor component
DE102004057237B4 (de) * 2004-11-26 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
US8378382B2 (en) * 2004-12-30 2013-02-19 Macronix International Co., Ltd. High aspect-ratio PN-junction and method for manufacturing the same
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
US7494876B1 (en) * 2005-04-21 2009-02-24 Vishay Siliconix Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same
DE602005023125D1 (de) * 2005-04-27 2010-10-07 St Microelectronics Srl Vertikaler MOSFET Transistor als Auswahltransistor für nichtflüchtige Speichereinrichtung betrieben
US7402908B2 (en) * 2005-05-05 2008-07-22 Micron Technology, Inc. Intermediate semiconductor device structures
JP2008546189A (ja) 2005-05-26 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタ及びその製造方法
US7316953B2 (en) * 2005-05-31 2008-01-08 Nanya Technology Corporation Method for forming a recessed gate with word lines
US7393749B2 (en) 2005-06-10 2008-07-01 Fairchild Semiconductor Corporation Charge balance field effect transistor
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
DE102005041108B3 (de) * 2005-08-30 2007-05-31 Infineon Technologies Ag Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
US7655977B2 (en) * 2005-10-18 2010-02-02 International Rectifier Corporation Trench IGBT for highly capacitive loads
DE102005055838B4 (de) * 2005-11-23 2007-10-04 Infineon Technologies Ag Verfahren und Vorrichtung zum ermöglichen tiefliegender Halbleiterkontakte
US7544545B2 (en) 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode
CN101361193B (zh) * 2006-01-18 2013-07-10 维西埃-硅化物公司 具有高静电放电性能的浮动栅极结构
JP4284689B2 (ja) * 2006-03-24 2009-06-24 富士フイルム株式会社 絶縁ゲート型サイリスタ
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US20070238251A1 (en) * 2006-04-05 2007-10-11 M-Mos Semiconductor Sdn. Bhd. Method of forming sub-100nm narrow trenches in semiconductor substrates
US8471390B2 (en) 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP4560820B2 (ja) * 2006-06-20 2010-10-13 エルピーダメモリ株式会社 半導体装置の製造方法
KR100791773B1 (ko) * 2006-12-27 2008-01-04 동부일렉트로닉스 주식회사 트랜치 게이트 모스 소자 제조 방법
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US20080217716A1 (en) * 2007-03-09 2008-09-11 Mauritzson Richard A Imaging apparatus, method, and system having reduced dark current
US7521332B2 (en) * 2007-03-23 2009-04-21 Alpha & Omega Semiconductor, Ltd Resistance-based etch depth determination for SGT technology
US8021563B2 (en) 2007-03-23 2011-09-20 Alpha & Omega Semiconductor, Ltd Etch depth determination for SGT technology
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US8368126B2 (en) * 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
US8421148B2 (en) * 2007-09-14 2013-04-16 Cree, Inc. Grid-UMOSFET with electric field shielding of gate oxide
CN103762243B (zh) 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7994005B2 (en) * 2007-11-01 2011-08-09 Alpha & Omega Semiconductor, Ltd High-mobility trench MOSFETs
TW200921912A (en) * 2007-11-05 2009-05-16 Anpec Electronics Corp Power transistor capable of decreasing capacitance between gate and drain
US8084813B2 (en) * 2007-12-03 2011-12-27 Cree, Inc. Short gate high power MOSFET and method of manufacture
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US10600902B2 (en) 2008-02-13 2020-03-24 Vishay SIliconix, LLC Self-repairing field effect transisitor
US8035112B1 (en) 2008-04-23 2011-10-11 Purdue Research Foundation SIC power DMOSFET with self-aligned source contact
DE102008024949B3 (de) * 2008-05-23 2009-12-10 Infineon Technologies Ag Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors
AU2015203498B2 (en) * 2008-06-12 2017-06-29 Maxeon Solar Pte. Ltd. Trench process and structure for backside contact solar cells with polysilicon doped regions
FR2935067B1 (fr) * 2008-08-14 2011-02-25 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice plan de masse enterre
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
TWI387105B (zh) * 2008-11-10 2013-02-21 Anpec Electronics Corp 降低切換轉換器中電壓耦合效應之功率元件
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8143125B2 (en) * 2009-03-27 2012-03-27 Fairchild Semiconductor Corporation Structure and method for forming a salicide on the gate electrode of a trench-gate FET
CN101924104B (zh) * 2009-06-12 2012-07-25 尼克森微电子股份有限公司 金属氧化物半导体的结构及其制造方法
US8264033B2 (en) 2009-07-21 2012-09-11 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
US9425306B2 (en) * 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9443974B2 (en) * 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
US9230810B2 (en) 2009-09-03 2016-01-05 Vishay-Siliconix System and method for substrate wafer back side and edge cross section seals
TWI380448B (en) * 2009-09-16 2012-12-21 Anpec Electronics Corp Overlapping trench gate semiconductor device and manufacturing method thereof
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US9306056B2 (en) * 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
US8604525B2 (en) 2009-11-02 2013-12-10 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
DE102009060072B4 (de) * 2009-12-22 2017-05-11 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
US9577089B2 (en) 2010-03-02 2017-02-21 Vishay-Siliconix Structures and methods of fabricating dual gate devices
WO2011133158A1 (en) * 2010-04-22 2011-10-27 Hewlett-Packard Development Company, L.P. Switchable two-terminal devices with diffusion/drift species
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
US8823090B2 (en) 2011-02-17 2014-09-02 International Business Machines Corporation Field-effect transistor and method of creating same
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN103688363B (zh) 2011-05-18 2017-08-04 威世硅尼克斯公司 半导体器件
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
US8633539B2 (en) 2011-06-27 2014-01-21 Infineon Technologies Austria Ag Trench transistor and manufacturing method of the trench transistor
US8492903B2 (en) 2011-06-29 2013-07-23 International Business Machines Corporation Through silicon via direct FET signal gating
US8604542B2 (en) * 2011-08-23 2013-12-10 Nan Ya Technology Corporation Circuit structure with conductive and depletion regions to form tunable capacitors and resistors
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
EP2885074B1 (de) * 2012-08-17 2022-01-05 Idev Technologies, Inc. Oberflächenoxidentfernungsverfahren
KR101772309B1 (ko) 2013-06-04 2017-08-28 도쿄엘렉트론가부시키가이샤 자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화
US9166027B2 (en) 2013-09-30 2015-10-20 Infineon Technologies Ag IGBT with reduced feedback capacitance
US9184281B2 (en) * 2013-10-30 2015-11-10 Infineon Technologies Ag Method for manufacturing a vertical semiconductor device and vertical semiconductor device
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
CN104779164B (zh) * 2014-01-15 2017-11-14 北大方正集团有限公司 一种提高沟槽型vdmos栅氧层击穿电压的方法
US9373710B2 (en) 2014-05-15 2016-06-21 Infineon Technologies Ag Insulated gate bipolar transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN107078161A (zh) 2014-08-19 2017-08-18 维西埃-硅化物公司 电子电路
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
US10026477B2 (en) 2015-01-28 2018-07-17 Hewlett Packard Enterprise Development Lp Selector relaxation time reduction
DE102015117469A1 (de) * 2015-10-14 2017-04-20 Infineon Technologies Austria Ag Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
US9837522B2 (en) 2015-11-02 2017-12-05 Infineon Technologies Austria Ag III-nitride bidirectional device
US9716155B2 (en) 2015-12-09 2017-07-25 International Business Machines Corporation Vertical field-effect-transistors having multiple threshold voltages
DE102015122938B4 (de) 2015-12-30 2021-11-11 Infineon Technologies Austria Ag Transistor mit feldelektrode und verfahren zu dessen herstellung
TWI646604B (zh) * 2016-08-12 2019-01-01 聯華電子股份有限公司 半導體元件及其製造方法
US10297684B2 (en) 2017-09-29 2019-05-21 Nxp Usa, Inc. Bidirectional power MOSFET structure with a cathode short structure
US10629701B1 (en) 2018-10-10 2020-04-21 Globalfoundries Inc. Self-aligned gate cut method and multilayer gate-cut pillar structure
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
CN111243952B (zh) * 2020-01-19 2021-06-15 珠海格力电器股份有限公司 一种igbt的制作方法
TWI746007B (zh) * 2020-06-12 2021-11-11 新唐科技股份有限公司 功率元件
FR3112421B1 (fr) * 2020-07-10 2022-11-11 Commissariat Energie Atomique Procédé de réalisation d’une structure d’isolation
CN114038743A (zh) * 2022-01-07 2022-02-11 绍兴中芯集成电路制造股份有限公司 沟槽栅器件的制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070690A (en) * 1976-08-17 1978-01-24 Westinghouse Electric Corporation VMOS transistor
US4145703A (en) * 1977-04-15 1979-03-20 Supertex, Inc. High power MOS device and fabrication method therefor
GB1602498A (en) * 1978-05-31 1981-11-11 Secr Defence Fet devices and their fabrication
US4587712A (en) * 1981-11-23 1986-05-13 General Electric Company Method for making vertical channel field controlled device employing a recessed gate structure
US4656076A (en) * 1985-04-26 1987-04-07 Triquint Semiconductors, Inc. Self-aligned recessed gate process
US5089434A (en) * 1986-03-21 1992-02-18 Advanced Power Technology, Inc. Mask surrogate semiconductor process employing dopant-opaque region
US4895810A (en) * 1986-03-21 1990-01-23 Advanced Power Technology, Inc. Iopographic pattern delineated power mosfet with profile tailored recessed source
US5019522A (en) * 1986-03-21 1991-05-28 Advanced Power Technology, Inc. Method of making topographic pattern delineated power MOSFET with profile tailored recessed source
US4713358A (en) * 1986-05-02 1987-12-15 Gte Laboratories Incorporated Method of fabricating recessed gate static induction transistors
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
JPH01198076A (ja) * 1988-02-02 1989-08-09 Mitsubishi Electric Corp 半導体装置
US4967245A (en) * 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US4994871A (en) * 1988-12-02 1991-02-19 General Electric Company Insulated gate bipolar transistor with improved latch-up current level and safe operating area
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JPH03109775A (ja) * 1989-09-25 1991-05-09 Hitachi Ltd 絶縁ゲート型半導体装置
JP2606404B2 (ja) * 1990-04-06 1997-05-07 日産自動車株式会社 半導体装置
US5108937A (en) * 1991-02-01 1992-04-28 Taiwan Semiconductor Manufacturing Company Method of making a recessed gate MOSFET device structure
KR940002400B1 (ko) * 1991-05-15 1994-03-24 금성일렉트론 주식회사 리세스 게이트를 갖는 반도체장치의 제조방법
US5260227A (en) * 1992-11-24 1993-11-09 Hughes Aircraft Company Method of making a self aligned static induction transistor
GB9306895D0 (en) * 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5430315A (en) * 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current
US5405794A (en) * 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density

Also Published As

Publication number Publication date
EP0654173B1 (de) 2003-07-16
EP0654173A4 (de) 1996-08-14
US5801417A (en) 1998-09-01
US5648283A (en) 1997-07-15
WO1994003922A1 (en) 1994-02-17
US5283201A (en) 1994-02-01
DE69333100D1 (de) 2003-08-21
EP0654173A1 (de) 1995-05-24

Similar Documents

Publication Publication Date Title
DE69333100T2 (de) Leistungsanordnungsstruktur hoher dichte und verfahren zur herstellung.
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE112007000700B4 (de) Trench-FET mit hoher Dichte und integrierter Schottky-Diode und Herstellungsverfahren
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE4405682C2 (de) Struktur einer Halbleiteranordnung
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE112005003584B4 (de) Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE112005001434B4 (de) MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode
DE112006001697T5 (de) Strukturen und Verfahren zum Bilden von Feldeffekttransistoren mit abgeschirmtem Gate
DE10041344A1 (de) SJ-Halbleitervorrichtung
EP1204992B1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE102009025601A1 (de) Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
DE10296457T5 (de) Leistungshalbleitervorrichtung mit einer Grabengateelektrode und Verfahren zum Herstellen derselben
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE112013001287T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee