CN111243952B - 一种igbt的制作方法 - Google Patents
一种igbt的制作方法 Download PDFInfo
- Publication number
- CN111243952B CN111243952B CN202010062843.XA CN202010062843A CN111243952B CN 111243952 B CN111243952 B CN 111243952B CN 202010062843 A CN202010062843 A CN 202010062843A CN 111243952 B CN111243952 B CN 111243952B
- Authority
- CN
- China
- Prior art keywords
- wafer substrate
- gate structure
- hard mask
- trench gate
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 238000002513 implantation Methods 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 21
- 230000000694 effects Effects 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims abstract description 10
- 230000001154 acute effect Effects 0.000 claims abstract description 8
- 238000012545 processing Methods 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 238000000137 annealing Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- -1 phosphorus ions Chemical class 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 10
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种IGBT的制作方法。该制作方法包括：步骤S1，在晶圆基片的正面上设置硬掩膜层；步骤S2，在硬掩膜层的保护下对晶圆基片进行图形化处理，得到多个沿第一方向排列的沟槽；步骤S3，在沟槽中设置沟槽栅结构，沟槽栅结构的裸露表面与硬掩膜层的顶表面在同一平面上；步骤S4，去除硬掩膜层，使沟槽栅结构突出于晶圆基片的表面；步骤S5，在沟槽栅结构周围的晶圆基片中形成P阱区；步骤S6，对晶圆基片进行单边或双边的N型离子倾斜注入，利用沟槽栅结构的遮挡效应在P阱区中形成位于沟槽栅结构一侧或两侧的N+发射极，N型离子倾斜注入的注入方向与第一方向的夹角θ为锐角或钝角。避免了改版、简化了工艺、节约了成本。
Description
技术领域
本发明涉及IGBT制作技术领域，具体而言，涉及一种IGBT的制作方法。
背景技术
沟槽型绝缘栅双极型晶体管(IGBT)由于开关速度快、导通损耗低的优点被广泛应用。传统IGBT的电流密度大，存在抗短路能力差的缺点，而在某些场合(比如模块里)的应用时，对IGBT的短路能力要求比较高。为了改善短路能力，很多设计公司会选择使用伪沟槽(dummy trench)，牺牲一部分导通能力，来降低IGBT的电流密度，以提升其短路能力。具有伪沟槽的IGBT可以控制器件沟道中的一部分栅极沟道正常工作，其它部分无法进行导电，仅作为维持耐压的作用。但是伪沟槽的设计一般需要沟槽(trench)、N+注入、引线孔(contact)等版图的修改，工作量较大且有设计失败的风险，改版的成本也较大。
发明内容
本发明的主要目的在于提供一种IGBT的制作方法，以解决现有技术中沟槽栅制作时需要改版的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种IGBT的制作方法，包括：步骤S1，在晶圆基片的正面上设置硬掩膜层；步骤S2，在硬掩膜层的保护下对晶圆基片进行图形化处理，得到多个沿第一方向排列的沟槽；步骤S3，在沟槽中设置沟槽栅结构，沟槽栅结构的裸露表面与硬掩膜层的顶表面在同一平面上；步骤S4，去除硬掩膜层，使沟槽栅结构突出于晶圆基片的表面；步骤S5，在沟槽栅结构周围的晶圆基片中形成P阱区；步骤S6，对晶圆基片进行单边或双边的N型离子倾斜注入，利用沟槽栅结构的遮挡效应在P阱区中形成位于沟槽栅结构一侧或两侧的N+发射极，N型离子倾斜注入的注入方向与第一方向的夹角θ为锐角或钝角。
进一步地，上述步骤S3包括：在沟槽内壁上生长氧化层；在氧化层上沉积多晶硅并刻蚀多晶硅至多晶硅的裸露表面与硬掩膜层的顶表面在同一平面上，得到沟槽栅结构。
进一步地，上述步骤S6包括：对晶圆基片进行第一次N型离子倾斜注入，在P阱区中形成位于沟槽栅结构一侧的第一N+发射极，N型离子倾斜注入的注入方向与第一方向的夹角为锐角。
进一步地，上述步骤S6还包括：对晶圆基片进行第二次N型离子倾斜注入，在P阱区中形成位于沟槽栅结构另一侧的第二N+发射极，N型离子倾斜注入的注入方向与第一方向的夹角为钝角。
进一步地，在完成N型离子倾斜注入后，上述步骤S6还包括退火的过程。
进一步地，上述退火的温度为850～950℃，时间为30～60min。
进一步地，上述N型离子倾斜注入的能量为80～120KeV。
进一步地，相邻上述沟槽的间距为L，硬掩膜层的厚度为D，且D≤L*|tanθ|。
进一步地，上述N型离子倾斜注入所注入的离子为磷离子或砷离子。
进一步地，上述制作方法还包括：在完成步骤S6的晶圆基片上设置介质层；对介质层进行图形化处理，得到与至少部分N+发射极相连的通孔；在介质层以及通孔中设置金属，形成顶层金属层；对晶圆基片进行减薄处理，并在晶圆基片的背面设置集电极和底层金属层。
应用本发明的技术方案，本申请的制作方法在制作沟槽栅结构时，使沟槽栅结构的裸露表面与硬掩膜层的顶表面在同一平面上，从而在去除硬掩膜层后沟槽栅结构会突出于晶圆基片。通过N型离子倾斜注入时，沟槽栅结构会对部分P阱区形成遮挡效应，在此基础上通过调整N型离子倾斜注入的方向调整N+发射极的区域大小，进而在不设置掩膜版的基础上也可以形成N+发射极，从而避免了改版、简化了工艺、节约了成本。
附图说明
构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了根据本发明的一种实施例的IGBT制作的流程示意图；
图2示出了在晶圆基片的正面上设置硬掩膜层后的剖面结构示意图；
图3示出了对图2所示的硬掩膜层进行图形化后的剖面结构示意图；
图4示出了以图3所示的硬掩膜层为掩膜对晶圆基片进行刻蚀，形成多个沿第一方向排列的沟槽后的剖面结构示意图；
图5示出了在图4所示的氧化层上沉积多晶硅并刻蚀多晶硅至多晶硅的裸露表面与硬掩膜层的顶表面在同一平面上得到沟槽栅结构后的剖面结构示意图；
图6示出了去除图5所示的硬掩膜层后的剖面结构示意图；
图7示出了在图6所示的沟槽栅结构周围的晶圆基片中形成P阱区后的剖面结构示意图；
图8示出了对图7所示的晶圆基片进行N型离子倾斜注入，利用沟槽栅结构的遮挡效应在P阱区中形成位于沟槽栅结构右侧的N+发射极后的剖面结构示意图；
图9示出了对图8所示的晶圆基片进行N型离子倾斜注入，利用沟槽栅结构的遮挡效应在P阱区中形成位于沟槽栅结构左侧的N+发射极后的剖面结构示意图；
图10示出了在图9所示的晶圆基片上设置介质层后的剖面结构示意图；
图11示出了对图10所示的介质层进行图形化处理得到与至少部分N+发射极相连的通孔后的剖面结构示意图；
图12示出了在图11所示的介质层以及通孔中设置金属形成顶层金属层后的剖面结构示意图；
图13示出了对图12所示的晶圆基片的背面进行减薄处理，并在晶圆基片的背面设置集电极和底层金属层后的剖面结构示意图。
其中，上述附图包括以下附图标记：
1、晶圆基片；2、硬掩膜；3、沟槽；4、沟槽栅结构；5、P阱区；6、N+发射极；7、介质层；8、通孔；9、顶层金属层；10、集电极；11、底层金属层。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
如本申请背景技术所分析的，现有技术的伪沟槽的设计一般需要沟槽(trench)、N+注入、引线孔(contact)等版图的修改，工作量较大且有设计失败的风险，改版的成本也较大。为了解决该问题，本申请提供了一种IGBT的制作方法，如图1所示，该制作方法包括：步骤S1，在晶圆基片1的正面上设置硬掩膜层2；步骤S2，在硬掩膜层2的保护下对晶圆基片1进行图形化处理，得到多个沿第一方向排列的沟槽3；步骤S3，在沟槽3中设置沟槽栅结构4；步骤S4，去除硬掩膜层2；步骤S5，在沟槽栅结构4周围的晶圆基片1中形成P阱区5；步骤S6，在P阱区5中形成位于沟槽栅结构4一侧或两侧的N+发射极6，步骤S3中设置的沟槽栅结构4的裸露表面与硬掩膜层2的顶表面在同一平面上，步骤S4完成后沟槽栅结构4突出于晶圆基片1的表面，步骤S6中对晶圆基片1进行单边或双边的N型离子倾斜注入，利用沟槽栅结构4的遮挡效应在P阱区5中形成位于沟槽栅结构4一侧或两侧的N+发射极6，N型离子倾斜注入的注入方向与第一方向的夹角θ为锐角或钝角。
本申请的制作方法在制作沟槽栅结构4时，使沟槽栅结构4的裸露表面与硬掩膜层2的顶表面在同一平面上，从而在去除硬掩膜层2后沟槽栅结构4会突出于晶圆基片1。通过N型离子倾斜注入时，沟槽栅结构4会对部分P阱区5形成遮挡效应，在此基础上通过调整N型离子倾斜注入的方向调整N+发射极6的区域大小，进而在不设置掩膜版的基础上也可以形成N+发射极6，从而避免了改版、简化了工艺、节约了成本。
现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
本申请的晶圆基片1为已经形成了环ring结构的晶圆基片1，具体的形成方法可以参考现有技术，在此不再赘述。
首先，执行步骤S1，在晶圆基片1的正面上设置图2所示的硬掩膜层2，可以采用沉积的方式设置硅氧化物或氮氧化物等常用的硬掩膜材料，其厚度也可以灵活调节。
然后，执行步骤S2，在硬掩膜层2的保护下对晶圆晶圆基片1进行图形化处理，图形化处理的过程可以参考以下操作方式：
在图2所示的硬掩膜层2上设置光刻胶层，对光刻胶层进行光刻处理，以光刻后的光刻胶层为掩膜对硬掩膜层2进行刻蚀，得到图3所示的具有多个开口的硬掩膜层2；以图3所示的硬掩膜层2为掩膜对晶圆基片1进行刻蚀，形成图4中多个沿第一方向排列的沟槽3，上述硬掩膜层2的刻蚀和晶圆基片1的刻蚀均可参考现有技术，采用常规的湿法刻蚀或者干法刻蚀，在此不再赘述。
形成沟槽3之后，执行步骤S3，在沟槽3中设置图5所示的沟槽栅结构4，优选步骤S3包括：在沟槽3内壁上生长氧化层(图中未示出)；在氧化层上沉积多晶硅并刻蚀多晶硅至多晶硅的裸露表面与硬掩膜层2的顶表面在同一平面上，得到图5所示的沟槽栅结构4。换句话说，在晶圆基片1之上的沟槽栅结构4为多晶硅结构，为了精确控制多晶硅的裸露表面与硬掩膜层2的定表面在同一平面上，通过终点(endpoint)监控方式使刻蚀后的多晶硅与硬掩膜层2表面齐平。所形成的沟槽栅结构中的真沟槽栅结构以及伪沟槽栅结构的数量可以根据电流密度和短路能力的要求不同而进行调整。
接着执行步骤S4，去除硬掩膜层2，使所述沟槽栅结构4突出于所述晶圆基片1的表面，可参考图6，在沟槽栅结构4形成之后去除硬掩膜层2，可以利用硬掩膜层2的厚度对沟槽栅结构4的高度进行灵活调整，硬掩膜层2的和多晶硅的材质不同，因此其去除可以采用本领域常规的刻蚀方式即可，在此不再赘述。
然后，执行步骤S5，在图6所示的沟槽栅结构4周围的晶圆基片1中形成图7所示的P阱区5，该步骤可以采用本领域常用的离子注入方式，离子注入的能量和剂量均可参考现有技术，在此不再赘述。
在形成P阱区5之后，执行步骤S6，对晶圆基片1进行单边或双边的N型离子倾斜注入，利用沟槽栅结构4的遮挡效应在P阱区5中形成位于沟槽栅结构4一侧或两侧的N+发射极6，N型离子倾斜注入的注入方向与第一方向的夹角为锐角或钝角。在该步骤中，可以进行一次N型离子倾斜注入，比如步骤S6包括：对晶圆基片1进行第一次N型离子倾斜注入，在P阱区5中形成位于沟槽栅结构4一侧的第一N+发射极，N型离子倾斜注入的注入方向与第一方向的夹角为锐角，可参考图8。当然，为了进一步改善短路能力，上述步骤S6还可以包括：对晶圆基片1进行第二次N型离子倾斜注入，在P阱区5中形成位于沟槽栅结构4另一侧的第二N+发射极，N型离子倾斜注入的注入方向与第一方向的夹角为钝角，可参考图9。
为了减少离子注入后的掺杂区的晶格缺陷，优选在完成N型离子倾斜注入后，步骤S6还包括退火的过程。进一步优选退火的温度为850～950℃，时间为30～60min。
在一种实施例，为了提高N+发射极6的深度，优选上述N型离子倾斜注入的能量为80～120KeV。
如前所述，在去除硬掩膜层2后沟槽栅结构4会突出于晶圆基片1，通过N型离子倾斜注入时，沟槽栅结构4会对部分P阱区5形成遮挡效应，在此基础上通过调整N型离子倾斜注入的方向调整N+发射极6的区域大小，进而在不设置掩膜版的基础上也可以形成N+发射极6，为了更精确地控制N+发射极6的位置和大小，优选上述相邻沟槽3的间距为L，硬掩膜层2的厚度为D，且D≤L*|tanθ|。D越低，θ越大，N+型离子倾斜注入的注入面积越大。
本申请上述N型离子倾斜注入所注入的离子可以为现有技术中常用的N型离子，优选为磷离子或砷离子。
在完成了N+型发射极的制作后，优选上述制作方法还包括：
在完成步骤S6的晶圆基片1上设置图10所示的介质层7，可以采用沉积和平坦化结合的方式，介质层7可以为硅氧化物或硅氮化物，具体可以参考现有技术，在此不再赘述。
对介质层7进行图形化处理，得到图11的与至少部分N+发射极6相连的通孔8，该图形化处理的过程可以为光刻。
在介质层7以及通孔8中设置金属，形成图12所示的顶层金属层9，该金属可以为铜金属或铝金属；
在完成正面结构的制作后，对晶圆基片1的背面进行减薄处理，并在晶圆基片1的背面设置图13所示的集电极10和底层金属层11，比如采用离子注入的方式形成集电极10，然后采用沉积的方式形成底层金属层11，具体的操作可以参考现有技术，在此不再赘述。
以下将结合实施例和对比例进一步说明本申请的有益效果。
实施例1
在晶圆基片1的正面上设置图2所示的硬掩膜层2，硬掩膜层2为厚度为1μm的氧化硅层。在图2所示的硬掩膜层2上设置光刻胶层，对光刻胶层进行光刻处理，以光刻后的光刻胶层为掩膜对硬掩膜层2进行刻蚀，得到图3所示的具有多个开口的硬掩膜层2；以图3所示的硬掩膜层2为掩膜对晶圆基片1进行刻蚀，形成图4中多个沿第一方向排列的沟槽3，沟槽3的间距为3μm。在沟槽3内壁上生长氧化层图中未示出；在氧化层上沉积多晶硅并刻蚀多晶硅至多晶硅的裸露表面与硬掩膜层2的顶表面在同一平面上，得到图5所示的沟槽栅结构4。去除硬掩膜层2得到图6所示结构。在图6所示的沟槽栅结构4周围的晶圆基片1中注入硼离子形成图7所示的P阱区5。按照图8对晶圆基片1进行N型离子倾斜注入(所注入的离子为砷离子)，利用沟槽栅结构4的遮挡效应在P阱区5中形成位于沟槽栅结构4右侧的N+发射极6，N型离子倾斜注入的注入方向与第一方向的夹角为45°、N型离子倾斜注入的能量为120KeV、剂量为1E15，注入完成后进行退火，退火的温度为900℃，时间为30min，检测所得到的N+发射极6的注入深度为0.3μm，宽度为2μm。在完成步骤S6的晶圆基片1上设置图10所示的介质层7。介质层7为氧化硅层，对介质层7进行图形化处理，得到图11的与至少部分N+发射极6相连的通孔8。在介质层7以及通孔8中设置铜金属，形成图12所示的顶层金属层9。在完成正面结构的制作后，对晶圆基片1的背面进行减薄处理，并在晶圆基片1的背面设置图13所示的集电极10和底层金属层11。
实施例2
在晶圆基片1的正面上设置图2所示的硬掩膜层2，硬掩膜层2为厚度为0.5μm的氧化硅层。在图2所示的硬掩膜层2上设置光刻胶层，对光刻胶层进行光刻处理，以光刻后的光刻胶层为掩膜对硬掩膜层2进行刻蚀，得到图3所示的具有多个开口的硬掩膜层2；以图3所示的硬掩膜层2为掩膜对晶圆基片1进行刻蚀，形成图4中多个沿第一方向排列的沟槽3，沟槽3的间距为2μm。在沟槽3内壁上生长氧化层图中未示出；在氧化层上沉积多晶硅并刻蚀多晶硅至多晶硅的裸露表面与硬掩膜层2的顶表面在同一平面上，得到图5所示的沟槽栅结构4。去除硬掩膜层2得到图6所示结构。在图6所示的沟槽栅结构4周围的晶圆基片1中注入硼离子形成图7所示的P阱区5。按照图8对晶圆基片1进行N型离子倾斜注入(所注入的离子为砷离子)，利用沟槽栅结构4的遮挡效应在P阱区5中形成位于沟槽栅结构4右侧的N+发射极6，N型离子倾斜注入的注入方向与第一方向的夹角为30°、N型离子倾斜注入的能量为120KeV、剂量为1E15，注入完成后进行退火，退火的温度为900℃，时间为30min，检测所得到的N+发射极6的注入深度为0.3μm，宽度为1.13μm。在完成步骤S6的晶圆基片1上设置图10所示的介质层7。介质层7为氧化硅层，对介质层7进行图形化处理，得到图11的与至少部分N+发射极6相连的通孔8。在介质层7以及通孔8中设置铜金属，形成图12所示的顶层金属层9。在完成正面结构的制作后，对晶圆基片1的背面进行减薄处理，并在晶圆基片1的背面设置集电极10和底层金属层11。
实施例3
在晶圆基片1的正面上设置图2所示的硬掩膜层2，硬掩膜层2为厚度为0.5μm的氧化硅层。在图2所示的硬掩膜层2上设置光刻胶层，对光刻胶层进行光刻处理，以光刻后的光刻胶层为掩膜对硬掩膜层2进行刻蚀，得到图3所示的具有多个开口的硬掩膜层2；以图3所示的硬掩膜层2为掩膜对晶圆基片1进行刻蚀，形成图4中多个沿第一方向排列的沟槽3，沟槽3的间距为2μm。在沟槽3内壁上生长氧化层图中未示出；在氧化层上沉积多晶硅并刻蚀多晶硅至多晶硅的裸露表面与硬掩膜层2的顶表面在同一平面上，得到图5所示的沟槽栅结构4。去除硬掩膜层2得到图6所示结构。在图6所示的沟槽栅结构4周围的晶圆基片1中注入硼离子形成图7所示的P阱区5。按照图8对晶圆基片1进行N型离子倾斜注入(所注入的离子为砷离子)，利用沟槽栅结构4的遮挡效应在P阱区5中形成位于沟槽栅结构4右侧的N+发射极6，N型离子倾斜注入的注入方向与第一方向的夹角为30°、N型离子倾斜注入的能量为80KeV、剂量为1E15，注入完成后进行退火，退火的温度为850℃，时间为60min，检测所得到的N+发射极6的注入深度为0.2μm，宽度为1.13μm。在完成步骤S6的晶圆基片1上设置图10所示的介质层7。介质层7为氧化硅层，对介质层7进行图形化处理，得到图11的与至少部分N+发射极6相连的通孔8。在介质层7以及通孔8中设置铜金属，形成图12所示的顶层金属层9。在完成正面结构的制作后，对晶圆基片1的背面进行减薄处理，并在晶圆基片1的背面设置集电极10和底层金属层11。
实施例4
在晶圆基片1的正面上设置图2所示的硬掩膜层2，硬掩膜层2为厚度为0.5μm的氧化硅层。在图2所示的硬掩膜层2上设置光刻胶层，对光刻胶层进行光刻处理，以光刻后的光刻胶层为掩膜对硬掩膜层2进行刻蚀，得到图3所示的具有多个开口的硬掩膜层2；以图3所示的硬掩膜层2为掩膜对晶圆基片1进行刻蚀，形成图4中多个沿第一方向排列的沟槽3，沟槽3的间距为2μm。在沟槽3内壁上生长氧化层图中未示出；在氧化层上沉积多晶硅并刻蚀多晶硅至多晶硅的裸露表面与硬掩膜层2的顶表面在同一平面上，得到图5所示的沟槽栅结构4。去除硬掩膜层2得到图6所示结构。在图6所示的沟槽栅结构4周围的晶圆基片1中注入硼离子形成图7所示的P阱区5。按照图8对晶圆基片1进行N型离子倾斜注入(所注入的离子为砷离子)，利用沟槽栅结构4的遮挡效应在P阱区5中形成位于沟槽栅结构4右侧的N+发射极6，N型离子倾斜注入的注入方向与第一方向的夹角为30°、N型离子倾斜注入的能量为80KeV、剂量为1E15，注入完成后进行退火，退火的温度为950℃，时间为20min，检测所得到的N+发射极6的注入深度为0.2μm，宽度为1.13μm。在完成步骤S6的晶圆基片1上设置图10所示的介质层7。介质层7为氧化硅层，对介质层7进行图形化处理，得到图11的与至少部分N+发射极6相连的通孔8。在介质层7以及通孔8中设置铜金属，形成图12所示的顶层金属层9。在完成正面结构的制作后，对晶圆基片1的背面进行减薄处理，并在晶圆基片1的背面设置集电极10和底层金属层11。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
本申请的制作方法在制作沟槽栅结构时，使沟槽栅结构的裸露表面与硬掩膜层的顶表面在同一平面上，从而在去除硬掩膜层后沟槽栅结构会突出于晶圆基片。通过N型离子倾斜注入时，沟槽栅结构会对部分P阱区形成遮挡效应，在此基础上通过调整N型离子倾斜注入的方向调整N+发射极的区域大小，进而在不设置掩膜版的基础上也可以形成N+发射极，从而避免了改版、简化了工艺、节约了成本。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种IGBT的制作方法，其特征在于，包括：
步骤S1，在晶圆基片(1)的正面上设置硬掩膜层(2)；
步骤S2，在所述硬掩膜层(2)的保护下对所述晶圆基片(1)进行图形化处理，得到多个沿第一方向排列的沟槽(3)；
步骤S3，在所述沟槽(3)中设置沟槽栅结构(4)，所述沟槽栅结构(4)的裸露表面与所述硬掩膜层(2)的顶表面在同一平面上；
步骤S4，去除所述硬掩膜层(2)，使所述沟槽栅结构(4)突出于所述晶圆基片(1)的表面；
步骤S5，在所述沟槽栅结构(4)周围的所述晶圆基片(1)中形成P阱区(5)；
步骤S6，对所述晶圆基片(1)进行单边或双边的N型离子倾斜注入，利用所述沟槽栅结构(4)的遮挡效应在所述P阱区(5)中形成位于所述沟槽栅结构(4)一侧或两侧的N+发射极(6)，所述N型离子倾斜注入的注入方向与所述第一方向的夹角θ为锐角或钝角，
所述步骤S6包括：
对所述晶圆基片(1)进行第一次N型离子倾斜注入，在所述P阱区(5)中形成位于所述沟槽栅结构(4)一侧的第一N+发射极，所述N型离子倾斜注入的注入方向与所述第一方向的夹角为锐角；
对所述晶圆基片(1)进行第二次N型离子倾斜注入，在所述P阱区(5)中形成位于所述沟槽栅结构(4)另一侧的第二N+发射极，所述N型离子倾斜注入的注入方向与所述第一方向的夹角为钝角。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤S3包括：
在所述沟槽(3)内壁上生长氧化层；
在所述氧化层上沉积多晶硅并刻蚀所述多晶硅至所述多晶硅的裸露表面与所述硬掩膜层(2)的顶表面在同一平面上，得到所述沟槽栅结构(4)。
3.根据权利要求1所述的制作方法，其特征在于，在完成所述N型离子倾斜注入后，所述步骤S6还包括退火的过程。
4.根据权利要求3所述的制作方法，其特征在于，所述退火的温度为850～950℃，时间为30～60min。
5.根据权利要求1所述的制作方法，其特征在于，所述N型离子倾斜注入的能量为80～120KeV。
6.根据权利要求1所述的制作方法，其特征在于，相邻所述沟槽(3)的间距为L，所述硬掩膜层(2)的厚度为D，且D≤L*|tanθ|。
7.根据权利要求1所述的制作方法，其特征在于，所述N型离子倾斜注入所注入的离子为磷离子或砷离子。
8.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括：
在完成所述步骤S6的晶圆基片(1)上设置介质层(7)；
对所述介质层(7)进行图形化处理，得到与至少部分所述N+发射极(6)相连的通孔(8)；
在所述介质层(7)以及所述通孔(8)中设置金属，形成顶层金属层(9)；
对所述晶圆基片(1)进行减薄处理，并在所述晶圆基片(1)的背面设置集电极(10)和底层金属层(11)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010062843.XA CN111243952B (zh) | 2020-01-19 | 2020-01-19 | 一种igbt的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010062843.XA CN111243952B (zh) | 2020-01-19 | 2020-01-19 | 一种igbt的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111243952A CN111243952A (zh) | 2020-06-05 |
| CN111243952B true CN111243952B (zh) | 2021-06-15 |
Family
ID=70869523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010062843.XA Active CN111243952B (zh) | 2020-01-19 | 2020-01-19 | 一种igbt的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111243952B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115911118B (zh) * | 2022-11-10 | 2023-07-18 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
| CN115566060B (zh) * | 2022-11-10 | 2023-06-13 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648283A (en) * | 1992-08-07 | 1997-07-15 | Advanced Power Technology, Inc. | High density power device fabrication process using undercut oxide sidewalls |
| CN105448712A (zh) * | 2014-09-18 | 2016-03-30 | 富士电机株式会社 | 半导体装置的制造方法 |
| US10269953B2 (en) * | 2015-10-14 | 2019-04-23 | Infineon Technologies Austria Ag | Semiconductor device having a trench gate |
| CN110858546A (zh) * | 2018-08-22 | 2020-03-03 | 英飞凌科技股份有限公司 | 具有自对准源区的功率半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5222466B2 (ja) * | 2006-08-09 | 2013-06-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2020
- 2020-01-19 CN CN202010062843.XA patent/CN111243952B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648283A (en) * | 1992-08-07 | 1997-07-15 | Advanced Power Technology, Inc. | High density power device fabrication process using undercut oxide sidewalls |
| CN105448712A (zh) * | 2014-09-18 | 2016-03-30 | 富士电机株式会社 | 半导体装置的制造方法 |
| US10269953B2 (en) * | 2015-10-14 | 2019-04-23 | Infineon Technologies Austria Ag | Semiconductor device having a trench gate |
| CN110858546A (zh) * | 2018-08-22 | 2020-03-03 | 英飞凌科技股份有限公司 | 具有自对准源区的功率半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111243952A (zh) | 2020-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9911840B2 (en) | Self aligned trench MOSFET with integrated diode | |
| CN101371343B (zh) | 自对准沟槽mosfet结构和制造方法 | |
| US6737704B1 (en) | Transistor and method of manufacturing the same | |
| US6281547B1 (en) | Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask | |
| TWI404205B (zh) | 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法 | |
| WO2012124784A1 (ja) | 半導体装置およびその製造方法 | |
| KR100304716B1 (ko) | 모스컨트롤다이오드및그제조방법 | |
| CN111243952B (zh) | 一种igbt的制作方法 | |
| CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| AU2014294820B2 (en) | Mos-bipolar device | |
| JP4607266B2 (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN114242596A (zh) | 一种mosfet器件及其制造方法 | |
| CN111524969A (zh) | 断栅极金属氧化物半导体场效应晶体管的栅极结构及其制造方法 | |
| WO2024037274A1 (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| CN110364568B (zh) | Igbt器件及其形成方法 | |
| CN111261701A (zh) | 功率器件、功率器件的制作方法 | |
| CN113284953B (zh) | 一种屏蔽栅沟槽型mosfet结构及其制造方法 | |
| CN217182189U (zh) | 一种新型igbt器件结构 | |
| WO2024017136A1 (zh) | 一种半导体器件结构及其制备方法 | |
| CN114628248B (zh) | 碳化硅器件及其制备方法 | |
| TWI815412B (zh) | 碳化矽金屬氧化物半導體場效應電晶體的製造方法 | |
| WO2024012455A1 (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN116504809A (zh) | 半导体装置 | |
| CN113097288A (zh) | 功率器件的终端结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |