CN111261701A - 功率器件、功率器件的制作方法 - Google Patents

功率器件、功率器件的制作方法 Download PDF

Info

Publication number
CN111261701A
CN111261701A CN202010158139.4A CN202010158139A CN111261701A CN 111261701 A CN111261701 A CN 111261701A CN 202010158139 A CN202010158139 A CN 202010158139A CN 111261701 A CN111261701 A CN 111261701A
Authority
CN
China
Prior art keywords
region
heavily doped
power device
doped region
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010158139.4A
Other languages
English (en)
Inventor
李东升
章剑锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruineng Semiconductor Technology Co ltd
Original Assignee
Ruineng Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruineng Semiconductor Technology Co ltd filed Critical Ruineng Semiconductor Technology Co ltd
Priority to CN202010158139.4A priority Critical patent/CN111261701A/zh
Publication of CN111261701A publication Critical patent/CN111261701A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种功率器件、功率器件的制作方法，功率器件包括：衬底，包括相对的第一表面和第二表面；以及原胞结构，位于衬底的第一表面，其中原胞结构包括：沟槽，沟槽在第一表面上呈多边形延伸，从而具有拐角区域以及非拐角区域；栅绝缘层，覆盖沟槽内壁；栅极，填充于沟槽；阱区，阱区位于沟槽延伸围合的区域内，并且阱区的周边与沟槽邻接；以及第一重掺杂区，第一重掺杂区位于阱区且与沟槽邻接，栅极具有预设电压能使第一重掺杂区与漂移层之间的阱区形成沟道，其中，沟道避位沟槽的拐角区域设置。根据本发明实施例的功率器件，保证原胞结构中剩余的与沟槽的非拐角区域邻接的各处沟道的开启一致，提高功率器件的可靠性。

Description

功率器件、功率器件的制作方法
技术领域
本发明涉及半导体器件领域，具体涉及一种功率器件、功率器件的制作方法。
背景技术
半导体功率器件是电力电子系统进行能量控制和转换的基本电子元器件，电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域。以功率金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)为标志的半导体功率器件是当今电力电子领域器件的主流。
为了进一步优化MOSFET及IGBT的性能，通常改进MOSFET及IGBT的原胞(pitch)结构。在传统MOSFET及IGBT的原胞结构设计中，多边形(例如方形)原胞结构的设计是常采用的原胞结构设计方式。在多边形原胞结构中，通常包括呈多边形延伸的沟槽，该沟槽用于容纳栅极。此时，沟槽具有拐角区域，现有技术的原胞结构设计中，沟槽的拐角区域处的沟道和沟槽的非拐角区域的沟道往往开启不一致，从而影响器件的可靠性。
发明内容
本发明提供一种功率器件、功率器件的制作方法，提高功率器件的可靠性。
一方面，本发明实施例提供一种功率器件，其包括：衬底，包括相对的第一表面和第二表面，衬底包括位于第一表面所在侧的漂移层，漂移层配置为第一导电类型；以及原胞结构，位于衬底的第一表面，其中原胞结构包括：沟槽，位于第一表面，沟槽在第一表面上呈多边形延伸，从而具有拐角区域以及非拐角区域；栅绝缘层，覆盖沟槽内壁；栅极，填充于沟槽；阱区，配置为第二导电类型，阱区位于漂移层上，阱区位于沟槽延伸围合的区域内，并且阱区的周边与沟槽邻接；以及第一重掺杂区，配置为第一导电类型的重掺杂区，第一重掺杂区位于阱区且与沟槽邻接，栅极具有预设电压能使第一重掺杂区与漂移层之间的阱区形成沟道，其中，沟道避位沟槽的拐角区域设置。
根据本发明一方面的前述任一实施方式，第一重掺杂区与沟槽的非拐角区域邻接且避开拐角区域设置。
根据本发明一方面的前述任一实施方式，原胞结构还包括：第二重掺杂区，配置为第二导电类型的重掺杂区，第二重掺杂区位于阱区，第二重掺杂区包括中心子区和周边子区，中心子区位于第一重掺杂区的背离沟槽侧，周边子区与中心子区连接且与沟槽的拐角区域邻接设置。
根据本发明一方面的前述任一实施方式，第一重掺杂区与沟槽的拐角区域、非拐角区域均邻接，第二重掺杂区的周边子区位于第一重掺杂区的朝向漂移层的一侧表面。
根据本发明一方面的前述任一实施方式，第一重掺杂区与沟槽的非拐角区域邻接且在拐角区域断开，以形成邻接于拐角区域的间隔区域，第二重掺杂区的周边子区填充于间隔区域。
根据本发明一方面的前述任一实施方式，功率器件还包括：层间介质层，覆盖衬底的第一表面，层间介质层上设有将第二重掺杂区的至少部分暴露的接触开口；以及第一电极互连，位于层间介质层的背离衬底的一侧，并且通过接触开口与第二重掺杂区以及第一重掺杂区耦合。
根据本发明一方面的前述任一实施方式，接触开口包括中心子开口和周边子开口，中心子开口对应暴露第二重掺杂区的中心子区，周边子开口与中心子开口连通，并对应暴露第二重掺杂区的周边子区，其中，周边子开口与沟槽之间的间距小于述中心子开口与沟槽之间的间距。
根据本发明一方面的前述任一实施方式，周边子开口与沟槽之间的间距为0.1微米至0.8微米。
根据本发明一方面的前述任一实施方式，功率器件为绝缘栅双极型晶体管，功率器件还包括：集电区，设置于衬底的第二表面；以及第二电极互连，与衬底的第二表面耦合。
根据本发明一方面的前述任一实施方式，功率器件为功率金属氧化物半导体场效应管，功率器件还包括：第三电极互连，与衬底的第二表面耦合。
根据本发明一方面的前述任一实施方式，功率器件中原胞结构的数量为多个，多个原胞结构在平行于第一表面的平面阵列排布，其中相邻原胞结构的沟槽之间相互间隔设置。
根据本发明一方面的前述任一实施方式，功率器件中原胞结构的数量为多个，多个原胞结构在平行于第一表面的平面阵列排布，其中相邻原胞结构的沟槽的一部分相互共用。
另一方面，本发明实施例提供一种功率器件的制作方法，其包括：提供衬底，衬底包括相对的第一表面和第二表面，衬底包括位于第一表面所在侧的漂移层，漂移层配置为第一导电类型；自第一表面图案化衬底，形成沟槽，沟槽在第一表面上呈多边形延伸，从而具有拐角区域以及非拐角区域；在沟槽的内壁形成栅绝缘层；在沟槽内形成栅极；在第一表面、沟槽延伸围合的区域内进行第二导电类型的掺杂，形成阱区，阱区的周边与沟槽邻接；以及在阱区的背离漂移层的表面、阱区的至少部分与沟槽邻接的区域进行第一导电类型的重掺杂，形成第一重掺杂区，栅极具有预设电压能使第一重掺杂区与漂移层之间的阱区形成沟道，其中，沟道避位沟槽的拐角区域设置。
根据本发明另一方面的前述任一实施方式，形成第一重掺杂区的步骤包括：在第一表面形成图案化的第一掩膜，其中第一掩膜覆盖阱区的与沟槽的拐角区域邻接的区域；通过第一掩膜进行第一导电类型的粒子注入，形成与沟槽的非拐角区域邻接且避开拐角区域设置的第一重掺杂区。
根据本发明另一方面的前述任一实施方式，制作方法还包括：在阱区的背离漂移层的表面进行第二导电类型的重掺杂，形成第二重掺杂区，第二重掺杂区包括中心子区和周边子区，中心子区形成于第一重掺杂区的背离沟槽侧，周边子区与中心子区连接且与沟槽的拐角区域邻接设置。
根据本发明另一方面的前述任一实施方式，形成第二重掺杂区的步骤包括：在第一表面形成图案化的第二掩膜，其中第二掩膜包括中心掩膜开口和周边掩膜开口，中心掩膜开口暴露第一重掺杂区背离沟槽侧的阱区，周边掩膜开口与中心掩膜开口连通并暴露与沟槽的拐角区域邻接的阱区；通过第二掩膜进行第二导电类型的粒子注入，得到第二重掺杂区。
根据本发明另一方面的前述任一实施方式，制作方法还包括：形成覆盖衬底的第一表面的层间介质层，层间介质层包括接触开口；通过层间介质层的接触开口进行第二导电类型的粒子注入，得到第二重掺杂区，第二重掺杂区包括中心子区和周边子区，中心子区形成于第一重掺杂区的背离沟槽侧，周边子区与中心子区连接且与沟槽的拐角区域邻接设置；在层间介质层的背离衬底一侧形成第一电极互连，第一电极互连通过接触开口与第二重掺杂区以及第一重掺杂区耦合。
根据本发明另一方面的前述任一实施方式，接触开口包括中心子开口和周边子开口，中心子开口对应暴露第一重掺杂区背离沟槽侧的阱区，周边子开口与中心子开口连通并朝向沟槽的拐角区域延伸设置，其中，周边子开口与沟槽之间的间距小于述中心子开口与沟槽之间的间距。
根据本发明另一方面的前述任一实施方式，周边子开口与沟槽之间的间距为0.1微米至0.8微米。
根据本发明实施例的功率器件及其制作方法，将沟道与沟槽的拐角区域避位设置，保证原胞结构中剩余的与沟槽的非拐角区域邻接的各处沟道的开启一致，提高功率器件的可靠性，同时，使得功率器件的多项静态参数和动态参数得到优化。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1是本发明实施例提供的功率器件的俯视示意图；
图2是本发明第一实施例提供的功率器件的一个原胞结构所占区域的俯视示意图；
图3是图2中A-A向的剖面示意图；
图4是图2中B-B向的剖面示意图；
图5是本发明第二实施例提供的功率器件的一个原胞结构所占区域的俯视示意图；
图6是图5中C-C向的剖面示意图；
图7是图5中D-D向的剖面示意图；
图8是本发明第二实施例提供的功率器件中第二重掺杂区的俯视示意图；
图9是本发明第三实施例提供的功率器件的一个原胞结构所占区域的俯视示意图；
图10是图9中E-E向的剖面示意图；
图11是图9中F-F向的剖面示意图；
图12是本发明第四实施例提供的功率器件的一个原胞结构所占区域的俯视示意图；
图13是图12中G-G向的剖面示意图；
图14是图12中H-H向的剖面示意图；
图15是本发明第四实施例提供的功率器件中第二重掺杂区与沟槽的俯视示意图；
图16是本发明第四实施例提供的功率器件中接触开口与沟槽的俯视示意图；
图17是本发明一种替代实施例提供的功率器件的俯视示意图；
图18是本发明实施例提供的功率器件的制作方法的流程框图。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
本发明实施例提供一种功率器件。在本申请中，术语“功率器件”指在制造功率器件的各个步骤中形成的整个功率器件的统称，包括已经形成的所有层或区域。
本发明实施例的功率器件可以是功率金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)、绝缘栅双极型晶体管(InsulatedGate Bipolar Transistor，IGBT)等，在下文中将主要以IGBT的结构为例说明该功率器件。可以理解，本发明实施例的功率器件还可以是其它与IGBT类似结构的各种类型的半导体功率器件。
图1是本发明实施例提供的功率器件的俯视示意图，该功率器件可以包括有源区域和围绕至少部分有源区域外周的终端区域，图1中示出该功率器件有源区域的部分结构。本申请中的结构示意图均为在结构原理上的示意，功率器件包含的各部件的实际尺寸、细节位置等可依据实际情况调整。功率器件包括衬底110以及位于衬底上的原胞(pitch)结构PC。本文中，原胞结构指功率器件有源区域的导电结构的最小重复单元。
图2是本发明第一实施例提供的功率器件的一个原胞结构所占区域的俯视示意图，图2为清楚示出原胞结构PC的主要功能结构，将部分层结构透明化绘示。图3是图2中A-A向的剖面示意图，图4是图2中B-B向的剖面示意图。
衬底110包括相对的第一表面S1和第二表面S2，衬底110包括位于第一表面S1所在侧的漂移层111。漂移层111配置为第一导电类型，例如是N型。在一些实施例中，漂移层111为N型轻掺杂。
原胞结构PC位于衬底110的第一表面S1。其中原胞结构PC包括沟槽TC、栅绝缘层GI、栅极120、阱区130以及第一重掺杂区140。
沟槽TC位于第一表面S1，沟槽TC在第一表面S1上呈多边形延伸，从而具有拐角区域CA以及非拐角区域SA。栅绝缘层GI覆盖沟槽TC内壁。栅极120填充于沟槽TC。
本实施例中，以沟槽TC在第一表面S1上呈方形延伸为例进行说明，在其它一些实施例中，沟槽TC在第一表面S1上可以呈六边形等其它多边形延伸。多边形通常包括多个直边部和多个角部，例如本实施例中，方形包括四个等长的直边部以及四个角度为直角的角部，其中，拐角区域CA对应于多边形的角部所在位置，非拐角区域SA对应于多边形的直角部所在位置。
阱区130配置为第二导电类型，例如是P型。阱区130位于漂移层111上，阱区130位于沟槽TC延伸围合的区域内，并且阱区130的周边与沟槽TC邻接。
第一导电类型、第二导电类型中的一者为N型，另一者为P型。本文中，以第一导电类型是N型、第二导电类型是P型为例进行说明，本领域技术人员应当理解，这里的教导可同等地应用于导电类型与上述示例相反的器件中。
第一重掺杂区140配置为第一导电类型的重掺杂区，例如是N型重掺杂。第一重掺杂区140位于阱区130且与沟槽TC邻接。
栅极120具有预设电压能使第一重掺杂区140与漂移层111之间的阱区130形成沟道，其中，沟道避位沟槽TC的拐角区域CA设置。
根据本发明实施例的功率器件及其制作方法，将沟道与沟槽TC的拐角区域CA避位设置，保证原胞结构PC中剩余的与沟槽TC的非拐角区域SA邻接的各处沟道的开启一致，提高功率器件的可靠性，同时，使得功率器件的多项静态参数和动态参数得到优化。
在本实施例中，第一重掺杂区140与沟槽TC的非拐角区域SA邻接且避开拐角区域CA设置。即第一重掺杂区140在第一表面S1上的正投影与沟槽TC的非拐角区域SA在第一表面S1上的正投影邻接，且沟槽TC的拐角区域CA在第一表面S1上的正投影不邻接。根据上述原胞结构PC，沟槽TC的拐角区域CA附近不邻接有第一重掺杂区140，使得沟槽TC的拐角区域CA附近不存在沟道，从而保证沟槽TC剩余区域附近的沟道的开启一致性。
原胞结构PC还可以包括第二重掺杂区150，第二重掺杂区150配置为第二导电类型的重掺杂区，例如是P型重掺杂。第二重掺杂区150位于阱区130。通过设置第二重掺杂区150，能够改善闩锁效应。
功率器件还可以包括层间介质层ID以及第一电极互连161。层间介质层ID覆盖衬底110的第一表面S1。层间介质层ID上设有将第二重掺杂区150的至少部分暴露的接触开口CT。第一电极互连161位于层间介质层ID的背离衬底110的一侧，并且通过接触开口CT与第二重掺杂区150以及第一重掺杂区140耦合。
本实施例中，功率器件例如是IGBT，其中，第一重掺杂区140为IGBT的发射区。功率器件还包括集电区170以及第二电极互连162。集电区170设置于衬底110的第二表面S2。第二电极互连162与衬底110的第二表面S2耦合。
在一些实施例中，功率器件的衬底110还包括场截止层112，截止层112设置在漂移层111与集电区170之间。
图5是本发明第二实施例提供的功率器件的一个原胞结构所占区域的俯视示意图，图5为清楚示出原胞结构PC的主要功能结构，将部分层结构透明化绘示。图6是图5中C-C向的剖面示意图，图7是图5中D-D向的剖面示意图。第二实施例提供的功率器件的部分结构与第一实施例相同，以下将对第二实施例与第一实施例的不同之处进行说明，相同之处不再详述。
在第二实施例中，原胞结构PC包括第二重掺杂区150。该第二重掺杂区150配置为第二导电类型的重掺杂区，例如是P型重掺杂。第二重掺杂区150位于阱区130。
图8是本发明第二实施例提供的功率器件中第二重掺杂区的俯视示意图。本实施例中，第二重掺杂区150包括中心子区151和周边子区152，中心子区151位于第一重掺杂区140的背离沟槽TC侧，周边子区152与中心子区151连接且与沟槽TC的拐角区域CA邻接设置。
如图5，在本实施例中，第一重掺杂区140与沟槽TC的拐角区域CA、非拐角区域SA均邻接。如图7，第二重掺杂区150的周边子区152位于第一重掺杂区140的朝向漂移层111的一侧表面，从而将拐角区域CA附近的沟道屏蔽。
图9是本发明第三实施例提供的功率器件的一个原胞结构所占区域的俯视示意图，图9为清楚示出原胞结构PC的主要功能结构，将部分层结构透明化绘示。图10是图9中E-E向的剖面示意图，图11是图9中F-F向的剖面示意图。第三实施例提供的功率器件的部分结构与第一实施例相同，以下将对第三实施例与第一实施例的不同之处进行说明，相同之处不再详述。
在第三实施例中，原胞结构PC包括第二重掺杂区150。该第二重掺杂区150配置为第二导电类型的重掺杂区，例如是P型重掺杂。第二重掺杂区150位于阱区130。
如图9至图11，在本实施例中，第一重掺杂区140与沟槽TC的非拐角区域SA邻接且在拐角区域CA断开，以形成邻接于拐角区域CA的间隔区域，第二重掺杂区150的周边子区152填充于间隔区域。根据上述原胞结构PC，沟槽TC的拐角区域CA附近不邻接有第一重掺杂区140，使得沟槽TC的拐角区域CA附近不存在沟道，从而保证沟槽TC剩余区域附近的沟道的开启一致性。
图12是本发明第四实施例提供的功率器件的一个原胞结构所占区域的俯视示意图，图12为清楚示出原胞结构PC的主要功能结构，将部分层结构透明化绘示。图13是图12中G-G向的剖面示意图，图14是图12中H-H向的剖面示意图。第三实施例提供的功率器件的部分结构与第一实施例相同，以下将对第三实施例与第一实施例的不同之处进行说明，相同之处不再详述。
本实施例中，功率器件包括层间介质层ID以及第一电极互连161。层间介质层ID覆盖衬底110的第一表面S1。层间介质层ID上设有将第二重掺杂区150的至少部分暴露的接触开口CT。图12中以虚线示出接触开口CT的轮廓。第一电极互连161位于层间介质层ID的背离衬底110的一侧，并且通过接触开口CT与第二重掺杂区150以及第一重掺杂区140耦合。
图15是本发明第四实施例提供的功率器件中第二重掺杂区与沟槽的俯视示意图。本实施例中，第二重掺杂区150包括中心子区151和周边子区152，中心子区151位于第一重掺杂区140的背离沟槽TC侧，周边子区152与中心子区151连接且与沟槽TC的拐角区域CA邻接设置。
图16是本发明第四实施例提供的功率器件中接触开口与沟槽的俯视示意图。本实施例中，接触开口CT包括中心子开口CT1和周边子开口CT2，中心子开口CT1对应暴露第二重掺杂区150的中心子区151，周边子开口CT2与中心子开口CT1连通，并对应暴露第二重掺杂区150的周边子区152。
第四实施例提供的功率器件在制作过程中，可以通过接触开口CT进行第二导电类型的粒子注入，从而形成与接触开口CT形状对应的第二重掺杂区150。其中，周边子开口CT2与沟槽TC之间的间距小于述中心子开口CT1与沟槽TC之间的间距，使得粒子注入时，高浓度的第二导电类型粒子在沟槽TC的拐角区域CA附近扩散至与沟槽TC邻接，形成上述的第二重掺杂区150的周边子区152，使得拐角区域CA附近的沟道不被开启。在实际工艺中，接触开口CT可以贯穿层间介质层ID，也可以贯穿层间介质层ID且通过刻蚀部分衬底110形成。如果接触开口CT贯穿层间介质层ID而不刻蚀衬底110，更高浓度的第二导电类型的粒子注入还可以把拐角区域CA附近的第一重掺杂区140反型，使拐角区域CA附近处沟道不但不能开启，同时拐角区域CA附近处也没有第一重掺杂区140，这样可减小器件输入电容。
在一些实施例中，周边子开口CT2与沟槽TC之间的间距为0.1微米至0.8微米，并可以根据实际需要及工艺进行调整。
在上述结构中，形成第一电极互连161的工艺可以包括钨填孔工艺以及铝工艺。
根据上述实施例的功率器件，以功率器件是IGBT为例，经过对原胞结构PC优化设计，IGBT可以实现栅极平台电压(Vplate)降低，栅极-集电极电荷(Qgc)优化明显。由于消除拐角区域CA附近处第一重掺杂区140，输入电容(Cies)得到优化。由于栅极平台电压(Vplate)、栅极-集电极电荷(Qgc)、输入电容(Cies)的优化，IGBT开启时间得到极大优化，开启损耗(Eon)可以比传统工艺减小一半。
在上述实施例中，以功率器件是IGBT为例进行了说明。请继续参考图1，在一些实施例中，功率器件中原胞结构PC的数量为多个，多个原胞结构PC在平行于第一表面S1的平面阵列排布，其中相邻原胞结构PC的沟槽TC之间相互间隔设置。
在上述实施例中，原胞结构PC中沟槽TC呈方形延伸。在其它一些实施例中，原胞结构PC中沟槽TC可以呈例如六边形的其它多边形延伸。
根据功率器件类型的不同，功率器件的层结构以及原胞结构PC的平面排布结构可以调整。
图17是本发明一种替代实施例提供的功率器件的俯视示意图，图17中示出该功率器件有源区域的部分结构。在一些实施例中，功率器件中原胞结构PC的数量为多个，多个原胞结构PC在平行于第一表面S1的平面阵列排布，原胞结构PC中沟槽TC例如呈方形延伸，其中相邻原胞结构PC的沟槽TC的一部分相互共用。本实施例中，多个原胞结构PC排布为多行及多列，其中相邻行的原胞结构PC、相邻列的原胞结构PC对齐设置。在其它一些实施例中，相邻行的原胞结构PC和/或相邻列的原胞结构PC相互错位设置。
功率器件可以是功率MOSFET，其中功率MOSFET的部分层结构与前述实施例提供的功率器件相同。与前述实施例不同的是，功率MOSFET的衬底110的第二表面S2不设有集电区170以及第二电极互连162，而包括第三电极互连，该第三电极互连与衬底110的第二表面S2耦合。此时，第一重掺杂区140为功率MOSFET的源极区，第三电极互连为功率MOSFET的漏极。
本发明实施例还提供一种功率器件的制作方法，该功率器件的制作方法例如是应用于形成上述本发明各实施例的功率器件的过程中，以下将以若干实施例对该功率器件的制作方法进行说明。
图18是本发明实施例提供的功率器件的制作方法的流程框图。该制作方法包括步骤S101至步骤S113。
在步骤S101中，提供衬底，衬底包括相对的第一表面和第二表面，衬底包括位于第一表面所在侧的漂移层，漂移层配置为第一导电类型。
功率器件可以包括有源区域和围绕至少部分有源区域外周的终端区域，在提供衬底后，可以进行场氧化层的生长，形成场氧化层。场氧化层的厚度例如是1微米至2微米。
之后，可以在衬底终端区域的第一表面的形成深场限环，深场限环的形成可以是通过第二导电类型的粒子注入形成，该过程中，可以同时在有源区域形成体区，体区配置为第二导电类型。
第一导电类型、第二导电类型中的一者为N型，另一者为P型。本文中，以第一导电类型是N型、第二导电类型是P型为例进行说明，本领域技术人员应当理解，这里的教导可同等地应用于导电类型与上述示例相反的器件中。
之后，图案化场氧化层，以在有源区域定义原胞结构的区域。
以下将主要描述针对功率器件的有源区域的加工过程，终端区域的加工方式可以是本领域常见的方式。
在步骤S102中，自第一表面图案化衬底，形成沟槽，沟槽在第一表面上呈多边形延伸，从而具有拐角区域以及非拐角区域。步骤S102具体可以包括沟槽的光刻及沟槽的刻蚀，得到沟槽后，可以进行沟槽牺牲氧化及圆角刻蚀等工艺。沟槽可以是在第一表面上呈方形、六边形等形状延伸。
在步骤S103中，在沟槽的内壁形成栅绝缘层。栅绝缘层可以是氧化层，其厚度可以是200埃米至1500埃米。
在步骤S104中，在沟槽内形成栅极。形成栅极的步骤可以包括多晶硅的沉积以及回刻工艺。
在步骤S105中，在第一表面、沟槽延伸围合的区域内进行第二导电类型的掺杂，形成阱区，阱区的周边与沟槽邻接。阱区的形成可以通过离子注入工艺。
在步骤S106中，在阱区的背离漂移层的表面、阱区的至少部分与沟槽邻接的区域进行第一导电类型的重掺杂，形成第一重掺杂区。
在一些实施例中，制作方法还包括步骤S107，即在阱区的背离漂移层的表面进行第二导电类型的重掺杂，形成第二重掺杂区。
之后，可以进行步骤S108，即形成覆盖衬底的第一表面的层间介质层，该层间介质层包括接触开口。
接着，可以进行步骤S109，即在层间介质层的背离衬底一侧形成第一电极互连，第一电极互连通过接触开口与第二重掺杂区以及第一重掺杂区耦合。
之后在一些实施例中，可以在第一电极互连的背离衬底的一侧形成钝化层。
以功率器件使IGBT为例，该功率器件的制作方法还可以包括以下步骤：
在步骤S110中，对衬底的第二表面减薄。
在步骤S111中，在衬底的第二表面形成场截止层，该步骤可以通过在第二表面进行第一导电类型的粒子注入工艺。
在步骤S112中，在衬底的第二表面形成集电区，该步骤可以通过在第二表面进行第二导电类型的粒子注入工艺。
在步骤S113中，形成与集电区耦合的第二电极互连。
至此，形成功率器件的有源区域。对于该功率器件，栅极具有预设电压能使第一重掺杂区与漂移层之间的阱区形成沟道，其中，本实施例中，沟道避位沟槽的拐角区域设置，保证原胞结构中剩余的与沟槽的非拐角区域邻接的各处沟道的开启一致，提高功率器件的可靠性，同时，使得功率器件的多项静态参数和动态参数得到优化。
需要说明的是，当功率器件为功率MOSFET时，可以不包括上述的步骤S111至步骤S113，而是在衬底的第二表面形成与衬底耦合的第三电极互连。此时，第一重掺杂区为功率MOSFET的源极区，第三电极互连为功率MOSFET的漏极。
在一些实施例中，在上述实施例的步骤S106中，形成第一重掺杂区的步骤可以包括：在第一表面形成图案化的第一掩膜，其中第一掩膜覆盖阱区的与沟槽的拐角区域邻接的区域；通过第一掩膜进行第一导电类型的粒子注入，形成与沟槽的非拐角区域邻接且避开拐角区域设置的第一重掺杂区。
在步骤S106中，采用第一掩膜作为第一重掺杂区的粒子注入掩膜，最终制得的功率器件可以包括前述第一实施例提供的功率器件的结构。即第一重掺杂区在第一表面上的正投影与沟槽的非拐角区域在第一表面上的正投影邻接，且沟槽的拐角区域在第一表面上的正投影不邻接。根据上述原胞结构，沟槽的拐角区域附近不邻接有第一重掺杂区，使得沟槽的拐角区域附近不存在沟道，从而保证沟槽剩余区域附近的沟道的开启一致性。
在一些实施例中，在上述实施例的步骤S107中，形成的第二重掺杂区包括中心子区和周边子区，中心子区形成于第一重掺杂区的背离沟槽侧，周边子区与中心子区连接且与沟槽的拐角区域邻接设置。
具体的，例如，形成第二重掺杂区的步骤包括：在第一表面形成图案化的第二掩膜，其中第二掩膜包括中心掩膜开口和周边掩膜开口，中心掩膜开口暴露第一重掺杂区背离沟槽侧的阱区，周边掩膜开口与中心掩膜开口连通并暴露与沟槽的拐角区域邻接的阱区；通过第二掩膜进行第二导电类型的粒子注入，得到第二重掺杂区。
在步骤S107中，采用第二掩膜作为第二重掺杂区的粒子注入掩膜，最终制得的功率器件可以包括前述第二实施例提供的功率器件的结构。
此外，在一些实施例的功率器件的制作方法中，在步骤S106中，采用第一掩膜作为第一重掺杂区的粒子注入掩膜，并且在步骤S107中，采用第二掩膜作为第二重掺杂区的粒子注入掩膜，最终制得的功率器件可以包括前述第三实施例提供的功率器件的结构。
在一些实施例中，进行步骤S108后，即形成覆盖衬底的第一表面的层间介质层后，还可以进行以下步骤：通过层间介质层的接触开口进行第二导电类型的粒子注入，得到第二重掺杂区，第二重掺杂区包括中心子区和周边子区，中心子区形成于第一重掺杂区的背离沟槽侧，周边子区与中心子区连接且与沟槽的拐角区域邻接设置。即以接触开口作为第二重掺杂区的粒子注入掩膜。
具体地，接触开口包括中心子开口和周边子开口，中心子开口对应暴露第一重掺杂区背离沟槽侧的阱区，周边子开口与中心子开口连通并朝向沟槽的拐角区域延伸设置，其中，周边子开口与沟槽之间的间距小于述中心子开口与沟槽之间的间距，使得粒子注入时，高浓度的第二导电类型粒子在沟槽的拐角区域附近扩散至与沟槽邻接，形成上述的第二重掺杂区的周边子区，使得拐角区域附近的沟道不被开启。在实际工艺中，接触开口可以贯穿层间介质层，也可以贯穿层间介质层且通过刻蚀部分衬底形成。如果接触开口贯穿层间介质层而不刻蚀衬底，更高浓度的第二导电类型的粒子注入还可以把拐角区域附近的第一重掺杂区反型，使拐角区域附近处沟道不但不能开启，同时拐角区域附近处也没有第一重掺杂区，这样可减小器件输入电容。
在一些实施例中，周边子开口与沟槽之间的间距为0.1微米至0.8微米，并可以根据实际需要及工艺进行调整。
在上述以接触开口作为第二重掺杂区的粒子注入掩膜的方法中，通过调整接触开口的周边子开口的大小，可以实现对原胞结构的沟道总长度的调整，从而方便实现对功率器件短路电流的调整。
在上述以接触开口作为第二重掺杂区的粒子注入掩膜的方法中，可以省去前述步骤S106中的第一掩膜以及前述步骤S107中的第二掩膜，从而相对节省成本。
依照本发明如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (19)

1.一种功率器件，其特征在于，包括：
衬底，包括相对的第一表面和第二表面，所述衬底包括位于所述第一表面所在侧的漂移层，所述漂移层配置为第一导电类型；以及
原胞结构，位于所述衬底的第一表面，其中所述原胞结构包括：
沟槽，位于所述第一表面，所述沟槽在所述第一表面上呈多边形延伸，从而具有拐角区域以及非拐角区域；
栅绝缘层，覆盖所述沟槽内壁；
栅极，填充于所述沟槽；
阱区，配置为第二导电类型，所述阱区位于所述漂移层上，所述阱区位于所述沟槽延伸围合的区域内，并且所述阱区的周边与所述沟槽邻接；以及
第一重掺杂区，配置为所述第一导电类型的重掺杂区，所述第一重掺杂区位于所述阱区且与所述沟槽邻接，
所述栅极具有预设电压能使所述第一重掺杂区与所述漂移层之间的所述阱区形成沟道，其中，所述沟道避位所述沟槽的拐角区域设置。
2.根据权利要求1所述的功率器件，其特征在于，所述第一重掺杂区与所述沟槽的所述非拐角区域邻接且避开所述拐角区域设置。
3.根据权利要求1所述的功率器件，其特征在于，所述原胞结构还包括：
第二重掺杂区，配置为所述第二导电类型的重掺杂区，所述第二重掺杂区位于所述阱区，所述第二重掺杂区包括中心子区和周边子区，所述中心子区位于所述第一重掺杂区的背离所述沟槽侧，所述周边子区与所述中心子区连接且与所述沟槽的拐角区域邻接设置。
4.根据权利要求3所述的功率器件，其特征在于，所述第一重掺杂区与所述沟槽的所述拐角区域、所述非拐角区域均邻接，所述第二重掺杂区的周边子区位于所述第一重掺杂区的朝向所述漂移层的一侧表面。
5.根据权利要求3所述的功率器件，其特征在于，所述第一重掺杂区与所述沟槽的所述非拐角区域邻接且在所述拐角区域断开，以形成邻接于所述拐角区域的间隔区域，所述第二重掺杂区的周边子区填充于所述间隔区域。
6.根据权利要求3所述的功率器件，其特征在于，还包括：
层间介质层，覆盖所述衬底的第一表面，所述层间介质层上设有将所述第二重掺杂区的至少部分暴露的接触开口；以及
第一电极互连，位于所述层间介质层的背离所述衬底的一侧，并且通过所述接触开口与所述第二重掺杂区以及所述第一重掺杂区耦合。
7.根据权利要求6所述的功率器件，其特征在于，所述接触开口包括中心子开口和周边子开口，所述中心子开口对应暴露所述第二重掺杂区的中心子区，所述周边子开口与所述中心子开口连通，并对应暴露所述第二重掺杂区的周边子区，
其中，所述周边子开口与所述沟槽之间的间距小于所述中心子开口与所述沟槽之间的间距。
8.根据权利要求7所述的功率器件，其特征在于，所述周边子开口与所述沟槽之间的间距为0.1微米至0.8微米。
9.根据权利要求1所述的功率器件，其特征在于，所述功率器件为绝缘栅双极型晶体管，所述功率器件还包括：
集电区，设置于所述衬底的第二表面；以及
第二电极互连，与所述衬底的第二表面耦合。
10.根据权利要求1所述的功率器件，其特征在于，所述功率器件为功率金属氧化物半导体场效应管，所述功率器件还包括：
第三电极互连，与所述衬底的第二表面耦合。
11.根据权利要求1所述的功率器件，其特征在于，所述功率器件中所述原胞结构的数量为多个，多个所述原胞结构在平行于所述第一表面的平面阵列排布，其中相邻所述原胞结构的所述沟槽之间相互间隔设置。
12.根据权利要求1所述的功率器件，其特征在于，所述功率器件中所述原胞结构的数量为多个，多个所述原胞结构在平行于所述第一表面的平面阵列排布，其中相邻所述原胞结构的所述沟槽的一部分相互共用。
13.一种功率器件的制作方法，其特征在于，包括：
提供衬底，所述衬底包括相对的第一表面和第二表面，所述衬底包括位于所述第一表面所在侧的漂移层，所述漂移层配置为第一导电类型；
自所述第一表面图案化所述衬底，形成沟槽，所述沟槽在所述第一表面上呈多边形延伸，从而具有拐角区域以及非拐角区域；
在所述沟槽的内壁形成栅绝缘层；
在所述沟槽内形成栅极；
在所述第一表面、所述沟槽延伸围合的区域内进行第二导电类型的掺杂，形成阱区，所述阱区的周边与所述沟槽邻接；以及
在所述阱区的背离所述漂移层的表面、所述阱区的至少部分与所述沟槽邻接的区域进行所述第一导电类型的重掺杂，形成第一重掺杂区，
所述栅极具有预设电压能使所述第一重掺杂区与所述漂移层之间的所述阱区形成沟道，其中，所述沟道避位所述沟槽的拐角区域设置。
14.根据权利要求13所述的功率器件的制作方法，其特征在于，所述形成第一重掺杂区的步骤包括：
在所述第一表面形成图案化的第一掩膜，其中所述第一掩膜覆盖所述阱区的与所述沟槽的拐角区域邻接的区域；
通过所述第一掩膜进行所述第一导电类型的粒子注入，形成与所述沟槽的所述非拐角区域邻接且避开所述拐角区域设置的所述第一重掺杂区。
15.根据权利要求13或14所述的功率器件的制作方法，其特征在于，还包括：
在所述阱区的背离所述漂移层的表面进行所述第二导电类型的重掺杂，形成第二重掺杂区，所述第二重掺杂区包括中心子区和周边子区，所述中心子区形成于所述第一重掺杂区的背离所述沟槽侧，所述周边子区与所述中心子区连接且与所述沟槽的拐角区域邻接设置。
16.根据权利要求15所述的功率器件的制作方法，其特征在于，所述形成第二重掺杂区的步骤包括：
在所述第一表面形成图案化的第二掩膜，其中所述第二掩膜包括中心掩膜开口和周边掩膜开口，所述中心掩膜开口暴露所述第一重掺杂区背离所述沟槽侧的所述阱区，所述周边掩膜开口与所述中心掩膜开口连通并暴露与所述沟槽的拐角区域邻接的所述阱区；
通过所述第二掩膜进行所述第二导电类型的粒子注入，得到所述第二重掺杂区。
17.根据权利要求13所述的功率器件的制作方法，其特征在于，还包括：
形成覆盖所述衬底的第一表面的层间介质层，所述层间介质层包括接触开口；
通过所述层间介质层的接触开口进行所述第二导电类型的粒子注入，得到第二重掺杂区，所述第二重掺杂区包括中心子区和周边子区，所述中心子区形成于所述第一重掺杂区的背离所述沟槽侧，所述周边子区与所述中心子区连接且与所述沟槽的拐角区域邻接设置；
在所述层间介质层的背离所述衬底一侧形成第一电极互连，所述第一电极互连通过所述接触开口与所述第二重掺杂区以及所述第一重掺杂区耦合。
18.根据权利要求17所述的功率器件的制作方法，其特征在于，所述接触开口包括中心子开口和周边子开口，所述中心子开口对应暴露所述第一重掺杂区背离所述沟槽侧的所述阱区，所述周边子开口与所述中心子开口连通并朝向所述沟槽的拐角区域延伸设置，
其中，所述周边子开口与所述沟槽之间的间距小于述中心子开口与所述沟槽之间的间距。
19.根据权利要求18所述的功率器件的制作方法，其特征在于，所述周边子开口与所述沟槽之间的间距为0.1微米至0.8微米。
CN202010158139.4A 2020-03-09 2020-03-09 功率器件、功率器件的制作方法 Pending CN111261701A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010158139.4A CN111261701A (zh) 2020-03-09 2020-03-09 功率器件、功率器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010158139.4A CN111261701A (zh) 2020-03-09 2020-03-09 功率器件、功率器件的制作方法

Publications (1)

Publication Number Publication Date
CN111261701A true CN111261701A (zh) 2020-06-09

Family

ID=70955333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010158139.4A Pending CN111261701A (zh) 2020-03-09 2020-03-09 功率器件、功率器件的制作方法

Country Status (1)

Country Link
CN (1) CN111261701A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103346A (zh) * 2020-10-22 2020-12-18 东南大学 一种高击穿电压的沟槽功率器件及其制造方法
CN117855281A (zh) * 2024-02-02 2024-04-09 深圳天狼芯半导体有限公司 一种沟槽栅mos管及其制备方法
CN117855281B (zh) * 2024-02-02 2024-06-07 深圳天狼芯半导体有限公司 一种沟槽栅mos管及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103346A (zh) * 2020-10-22 2020-12-18 东南大学 一种高击穿电压的沟槽功率器件及其制造方法
CN112103346B (zh) * 2020-10-22 2024-04-19 东南大学 一种高击穿电压的沟槽功率器件及其制造方法
CN117855281A (zh) * 2024-02-02 2024-04-09 深圳天狼芯半导体有限公司 一种沟槽栅mos管及其制备方法
CN117855281B (zh) * 2024-02-02 2024-06-07 深圳天狼芯半导体有限公司 一种沟槽栅mos管及其制备方法

Similar Documents

Publication Publication Date Title
US6566690B2 (en) Single feature size MOS technology power device
KR100306342B1 (ko) 고밀도트렌치dmos트랜지스터
JP3904648B2 (ja) 半導体装置
US6737704B1 (en) Transistor and method of manufacturing the same
KR101840903B1 (ko) 절연 게이트 바이폴라 트랜지스터
JP4417962B2 (ja) 超接合デバイスの製造での平坦化方法
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
US20040124464A1 (en) Power semiconductor device having semiconductor-layer-forming position controlled by ion implantation without using photoresist pattern, and method of manufacturing such power semiconductor device
KR101444081B1 (ko) 종형 트렌치 ｉｇｂｔ 및 그 제조방법
EP0772241B1 (en) High density MOS technology power device
JP2009246225A (ja) 半導体装置
US5763914A (en) Cell topology for power transistors with increased packing density
JP4992211B2 (ja) 半導体素子の製造方法
CN211350657U (zh) 功率器件
KR20020083672A (ko) 고전압 소자 및 그 제조방법
CN111261701A (zh) 功率器件、功率器件的制作方法
US6451645B1 (en) Method for manufacturing semiconductor device with power semiconductor element and diode
US20200251590A1 (en) Semiconductor structure and fabrication method thereof
CN113764525A (zh) 一种mosfet器件及制备方法
US6459128B1 (en) Field-effect transistor
KR102359373B1 (ko) 고전압 반도체소자의 제조방법
JP2007059722A (ja) 半導体装置及びその製造方法
CN117594639A (zh) Sgt器件的源极场板引出结构及其制造方法
KR20000050396A (ko) 트렌치 게이트형 전력 반도체 소자 및 그 제조방법
CN116978953A (zh) 沟槽型半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination