CN117594639A - Sgt器件的源极场板引出结构及其制造方法 - Google Patents

Sgt器件的源极场板引出结构及其制造方法 Download PDF

Info

Publication number
CN117594639A
CN117594639A CN202311559686.3A CN202311559686A CN117594639A CN 117594639 A CN117594639 A CN 117594639A CN 202311559686 A CN202311559686 A CN 202311559686A CN 117594639 A CN117594639 A CN 117594639A
Authority
CN
China
Prior art keywords
groove
region
field plate
source field
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311559686.3A
Other languages
English (en)
Inventor
曾大杰
许天赐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Shangyangtong Integrated Circuit Co ltd
Original Assignee
Nantong Shangyangtong Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Shangyangtong Integrated Circuit Co ltd filed Critical Nantong Shangyangtong Integrated Circuit Co ltd
Priority to CN202311559686.3A priority Critical patent/CN117594639A/zh
Publication of CN117594639A publication Critical patent/CN117594639A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种SGT器件的源极场板引出结构，第一沟槽平行排列于原胞区中，第二至五沟槽连接形成沟槽环并环绕在原胞区周侧。和沟槽中的源极场板连接的第一接触孔位于终端区中，各原胞区中平台区的宽度均匀。在沿各平台区的长度方向上，形成于平台区中的漂移区分成主体漂移区和位于主体漂移区两侧的端部漂移区。端部漂移区被沟槽从3个侧面覆盖，端部漂移区的掺杂浓度大于主体漂移区的掺杂浓度，使反偏时源极场板对端部漂移区的耗尽能力和对主体漂移区的耗尽能力相同。本发明还公开了一种SGT器件的源极场板引出结构的制造方法。本发明能使原胞区中源极场板对各平台区中的漂移区的耗尽能力均匀，避免出现弱点区域并改善器件的击穿电压。

Description

SGT器件的源极场板引出结构及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种屏蔽栅沟槽(SGT)器件的源极场板引出结构；本发明还涉及一种SGT器件的源极场板引出结构的制造方法。
背景技术
沟槽(trench)MOSFET，跟平面MOSFET相比，降低了器件的JFET效应，器件的步进(Pⅰtch)可以大幅降低，增加了沟道密度，降低了沟道电阻。而SGT MOSFET是在沟槽MOSFET的基础上，通过在漂移区中引入源极场板，利用源极场板对漂移区的横向耗尽，从而在不降低击穿电压的情况下，大幅提高漂移区的掺杂浓度，降低漂移区的电阻。SGT MOSFET的源极场板需要引出。目前引出源极场板主要有如下几个方式在原胞区采用Trench加宽的方式实现：
第一种为：
如图1所示，源极场板形成于沟槽1中，故沟槽1也称为源极沟槽(Source Trench)，多个沟槽1会平行排列在原胞区中。为了Source Trench里面的金属跟源极相连，需要在上面打接触孔2。这就需要增加其Source trench的宽度，需要Source Trench里面的源极场板如源极多晶硅(Source Poly)的宽度可以更宽。增加Source Trench的宽度会导致Source-Trench和Source-Trench之间的距离发生变化，如图1中，在未设置接触孔2处的宽度为d1，而设置了接触孔2处的宽度为d2。
以一个典型的30V SGT器件为例：通常30V的SGT器件的Pitch在0.8μm附近，Sourcetrench的宽度在没有加宽的时候是0.4μm，如果需要将Source Trench引出，需要将宽度增加为0.55μm；这样平台区(Mesa)即沟槽1之间的区域的宽度有0.4μm降为0.25μm；Mesa的宽度降低，Source-Trench对漂移区的耗尽能力为增强，从而产生过耗尽，这会降低器件的击穿电压。
针对上面描述的图1所示结构的问题，在图2所示的第二种现有结构中，在版图上做了相应的补偿，包括：
将打接触孔2的地方是错开排列的，这样没有接触孔2的地方Mesa宽度还是0.4μm；有接触孔2的地方Mesa的宽度d3从原来的d2的0.25μm提高至0.325μm；Mesa的宽度增加，过耗尽的效应依然存在，但是得到了部分的缓解。这种方式，也会降低有源区的尺寸，增加芯片面积。
如图3所示的现有第三种结构中，不是在原胞区，而是在终端将Source-Trench引出即将沟槽中的源极场板引出。这种结构中，、Source-Trench会采用闭环的版图设计，包括：
原胞区的沟槽1是采用条形结构，终端区的沟槽3的宽度会增加且呈环形环绕在原胞区周侧。接触孔2设置在沟槽1两端的沟槽3的顶部。这样，原胞区的沟槽1中的源极场板会和沟槽3中的源极场板，并通过顶部的接触孔2连接到源极金属。这种结构的一个问题是在沟槽1和3的交界处即区域4a处，区域4a的漂移区会被3个沟槽包围即两侧的沟槽1和一侧的沟槽3从三个侧面包围区域4a的漂移区，故漂移区会被三面耗尽；而平台区4的中间区域宽度d1均匀，这些区域的漂移区仅会被两侧的沟槽1侧面包围，故漂移区会被二面耗尽，图3中，标注了宽度d1两侧的沟槽还单独采用1a和1b标出。所以，区域4a处的漂移区会出现过耗尽，也即中间区域的漂移区正好耗尽时，区域4a处的漂移区会过耗尽，如反偏时会加相同的漏极电压，漏极电压需要保证将中间区域的漂移区正好耗尽，但是这时就会出现区域4a处的漂移区的过耗尽，从而会在区域4a处形成一个弱(weak)点即击穿弱点，这也会降低器件的击穿电压。
如图4所示的现有第四种结构为在图3所示的基础上的一种变换结构，图4的结构是一种半开半闭环结构。
如图4所示，它跟图3所示结构的最大的区别是每个原胞区的沟槽1跟终端大的Source-Trench即沟槽3，只有一端相连，另外一端有一个间隔(Space)；这个Space的宽度对器件的击穿电压(BV)有很大的影响。如果Space的宽度选的过小，器件容易实现过耗尽；如果Space的宽度过大，则会导致这部分漂移区的耗尽能力不足，也会降低器件的击穿电压这种方式，跟闭环设计相比，可以避免过耗尽，提升器件的击穿电压。但是这也会带来一个缺点，因为沟槽1只在一端跟沟槽3相连；这会导致沟槽1中的源极场板的寄生电阻增加3倍。沟槽1中的源极场板的寄生电阻大，会导致SGT MOSFET在开关过程中，漏极的电压会耦合到源极场板；这个电阻值越大，耦合的电压会变得越高。源极场板的电位增加，会导致器件的击穿电压降低，导致器件更容易发生动态雪崩。
发明内容
本发明所要解决的技术问题是提供一种SGT器件的源极场板引出结构，能对原胞区的沟槽中源极场板进行原胞区外部引出，且能使原胞区中源极场板对各平台区中的漂移区的耗尽能力均匀，避免出现弱点区域并改善器件的击穿电压；还能降低原胞区的沟槽中源极场板的引出电阻。为此，本发明还公开了一种SGT器件的源极场板引出结构的制造方法。
为解决上述技术问题，本发明提供的SGT器件的源极场板引出结构中，在半导体衬底中形成有沟槽，所述沟槽中形成有源极场板，所述沟槽包括连通在一起的多个第一沟槽、第二沟槽、第三沟槽、第四沟槽和第五沟槽。
各所述第一沟槽平行排列且位于SGT器件的原胞区中。
终端区环绕在所述原胞区的周侧。
由所述第二沟槽、所述第三沟槽、所述第四沟槽和所述第五沟槽连接形成沟槽环，所述沟槽环位于所述终端区中且环绕在所述原胞区的周侧。
所述第二沟槽和所述第三沟槽都和所述第一沟槽平行，各所述第一沟槽位于所述第二沟槽和所述第三沟槽之间。
所述第四沟槽的第一端连接所述第二沟槽的第一端，所述第四沟槽的第二端连接所述第三沟槽的第一端，所述第五沟槽的第一端连接所述第二沟槽的第二端，所述第五沟槽的第二端连接所述第三沟槽的第二端。
各所述第一沟槽的第一端都连接到所述第四沟槽的内侧面上，各所述第一沟槽的第二端都连接到所述第五沟槽的内侧面上。
所述第一沟槽之间、所述第二沟槽和所述第一沟槽之间以及所述第三沟槽和所述第一沟槽之间的所述半导体衬底形成平台区。
和所述源极场板连接的第一接触孔位于所述终端区中，各所述平台区的宽度均匀。所述第一接触孔连接到源极。
所述平台区中形成有第一导电类型掺杂的漂移区，在沿各所述平台区的长度方向上，所述漂移区分成主体漂移区和位于所述主体漂移区两侧的端部漂移区。
所述主体漂移区被所述沟槽从两个侧面覆盖，所述端部漂移区被所述沟槽从3个侧面覆盖。
在反偏时，所述源极场板从两个侧面对所述主体漂移区进行耗尽，所述源极场板从3个侧面对所述端部漂移区进行耗尽；所述端部漂移区的掺杂浓度大于所述主体漂移区的掺杂浓度，使反偏时所述源极场板对所述端部漂移区的耗尽能力和对所述主体漂移区的耗尽能力相同。
进一步的改进是，在所述第四沟槽的所述源极场板的顶部形成有所述第一接触孔。
进一步的改进是，在所述第五沟槽的所述源极场板的顶部也形成有所述第一接触孔。
进一步的改进是，所述第四沟槽和所述第五沟槽的宽度相等，各所述第一沟槽的宽度相等，所述第四沟槽的宽度大于所述第一沟槽的宽度，所述第四沟槽的宽度大于等于所述第一接触孔的宽度。
进一步的改进是，所述第二沟槽和所述第三沟槽的宽度相等；所述第二沟槽的宽度等于所述第四沟槽的宽度，或者所述第二沟槽的宽度等于所述第一沟槽的宽度。
进一步的改进是，所述沟槽还包括多个形成于所述终端区中的第六沟槽。
所述源极场板也填充在各所述第六沟槽中。
各所述第六沟槽平行排列且所述第六沟槽的长度方向和所述第一沟槽的长度方向相同。
各所述第六沟槽的内侧端都连接到所述第四沟槽的外侧面上，各所述第六沟槽的外侧端延伸到所述第四沟槽的外侧面外部中。
在所述第六沟槽中的所述源极场板的顶部形成有所述第一接触孔。
进一步的改进是，所述沟槽还包括多个形成于所述终端区中的第七沟槽。
所述源极场板也填充在各所述第七沟槽中。
各所述第七沟槽平行排列且所述第七沟槽的长度方向和所述第一沟槽的长度方向相同。
各所述第七沟槽的内侧端都连接到所述第五沟槽的外侧面上，各所述第七沟槽的外侧端延伸到所述第五沟槽的外侧面外部。
在所述第七沟槽中的所述源极场板的顶部形成也形成有所述第一接触孔。
进一步的改进是，在所述第四沟槽和所述第五沟槽中的所述源极场板的顶部未形成所述第一接触孔时，各所述第一沟槽、所述第二沟槽、所述第三沟槽、所述第四沟槽和所述第五沟槽的宽度相等。
所述第六沟槽和所述第七沟槽的宽度相等，所述第六沟槽之间的间距和所述第七沟槽之间的间距相等。
所述第六沟槽的宽度大于等于所述第一沟槽的宽度，所述第六沟槽之间的间距大于等于或小于所述第一接触孔之间的间距。
进一步的改进是，在所述半导体衬底上还形成有第一导电类型掺杂的第一外延层，各所述沟槽形成于所述第一外延层中，所述第一外延层的掺杂浓度按照所述主体漂移区的掺杂浓度设置，各所述端部漂移区的第一导电类型掺杂杂质是在所述主体漂移区的第一导电类型掺杂杂质的基础上增加了第一导电类型的第一注入区的掺杂杂质，所述第一注入区通过第一导电类型的离子注入同时形成于各所述端部漂移区中，所述第一注入区的注入区域通过光刻定义。
进一步的改进是，在所述沟槽中还形成有栅极导电材料层。
在所述源极场板和所述沟槽的内侧表面隔离有屏蔽栅介质层。
在所述栅极导电材料层和所述源极场板之间间隔有栅极间介质层。
在所述栅极导电材料层和所述沟槽的内侧表面之间隔离有栅介质层。
进一步的改进是，SGT器件的栅极结构为上下结构，所述栅极导电材料层位于所述源极场板的顶部。
或者，SGT器件的栅极结构为左右结构，所述栅极导电材料层位于所述源极场板的左右两侧。
为解决上述技术问题，本发明提供的制造如权利要求1所述的SGT器件的源极场板引出结构的方法包括如下步骤：
提供所述半导体衬底，在形成所述沟槽之前或者之后，采用如下步骤形成所述端部漂移区：
采用光刻工艺定义第一注入区的形成区域，所述第一注入区的形成区域覆盖位于各所述第一沟槽的两端处的所述原胞区并延伸到所述原胞区外侧的所述终端区中；在俯视面上，在所述原胞区中，所述第一注入区和各所述平台区的交叠区域为所述端部漂移区的形成区域。
进行第一导电类型的离子注入形成所述第一注入区；在所述第一注入区和各所述平台区的交叠区域中形成所述端部漂移区；所述主体漂移区的第一导电类型掺杂杂质由组成所述平台区的所述半导体衬底的第一导电类型掺杂杂质组成；各所述端部漂移区的第一导电类型掺杂杂质由组成所述平台区的所述半导体衬底的第一导电类型掺杂杂质的基础上和所述第一注入区的掺杂杂质叠加形成。
进一步的改进是，在所述半导体衬底上还形成有第一导电类型掺杂的第一外延层，各所述沟槽形成于所述第一外延层中。
所述平台区由所述第一沟槽之间、所述第二沟槽和所述第一沟槽之间以及所述第三沟槽和所述第一沟槽之间的所述第一外延层组成。
所述第一外延层的掺杂浓度按照所述主体漂移区的掺杂浓度设置。
各所述端部漂移区的第一导电类型掺杂杂质是在所述主体漂移区的第一导电类型掺杂杂质的基础上增加了第一导电类型的第一注入区的掺杂杂质。
进一步的改进是，所述第一注入区的离子注入的工艺参数包括：
注入能量包括1MeV～4MeV。
注入剂量包括5e11cm-2～3e12cm-2。
注入次数为一次或者多次。
进一步的改进是，SGT器件为N型器件，第一导电类型为N型，所述第一注入区的离子注入的杂质包括磷。
本发明采用了沟槽环结构，故原胞区中第一沟槽内的源极场板能和终端区中的沟槽环的沟槽中的源极场板接触，并从而能实现将和源极场板连接的第一接触孔设置在终端区中，这样原胞区中的第一沟槽的宽度不需要为了设置第一接触孔而增加，故能实现第一沟槽的宽度均匀分布，这样第一沟槽之间的平台区的宽度也就能均匀分布，所以，消除第一沟槽的宽度不均匀所产生的对平台区中的漂移区的非均匀耗尽，特别是避免对宽度较窄处的平台区中的漂移区的过耗尽，从而能消除由此产生的弱点。
同时，为了消除第一沟槽和沟槽环的相交区域处的平台区中的漂移区会被三面耗尽而产生过耗尽的缺陷，本发明增加被三面耗尽区域的漂移区部分即端部漂移区的掺杂浓度，端部漂移区的掺杂浓度的增加会降低源极场板对端部漂移区的耗尽能力，且本发明能通过增加端部漂移区的掺杂浓度使得反偏时源极场板对端部漂移区的耗尽能力和对主体漂移区的耗尽能力相同，故本发明能通过增加端部漂移区的掺杂浓度来消除由于端部漂移区的三面耗尽所产生的耗尽弱点。
所以，本发明的沟槽环结构和端部漂移区的设置能同时消除平台区中间区域的耗尽弱点和端部区域的耗尽弱点，最后能避免出现弱点区域并改善器件的击穿电压。
另外，由于第一接触孔是设置在终端区中，使得本发明的第一接触孔的设置方便，能根据实际需要进行设置，例如：能设置在沟槽环中的第一沟槽的两侧中的单侧，也能设置在第一沟槽的两侧的双侧都设置，能第一沟槽两侧的沟槽环外再设置位于终端区中的沟槽即第六沟槽或第七沟槽并在第六沟槽或第七沟槽中实现单侧或双侧第一接触孔的设置。分别能得到不同的技术效果，例如：
双侧第一接触孔的设置能使得源极电压从两端进入到第一沟槽的源极场板中，从而能降低源极场板的引出电阻即引出结构的寄生电阻。
引入第六沟槽或第七沟槽，则能取消沟槽环中设置的第一接触孔，从而使得沟槽环的各沟槽的宽度能和第一沟槽的宽度相同，防止沟槽环的沟槽宽度过大所带来的沟槽深度增加，从而能防止由于沟槽深度增加所带来的对器件性能的不利影响。
第六沟槽或第七沟槽中耐压主要靠屏蔽介质层如二氧化硅组成的屏蔽氧化层的承受，耐压较大，使得第六沟槽或第七沟槽的宽度和间距能自由选择；而且通过第六沟槽或第七沟槽的设置，能增加输出电容(Coss)，而且Coss的线性度更好，也能在开关中起到R-C吸收电路(snubber)的作用，能降低开关过程中的尖峰(spike)。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有第一种SGT器件的源极场板引出结构的俯视面结构示意图；
图2是现有第二种SGT器件的源极场板引出结构的俯视面结构示意图；
图3是现有第三种SGT器件的源极场板引出结构的俯视面结构示意图；
图4是现有第四种SGT器件的源极场板引出结构的俯视面结构示意图；
图5是本发明第一实施例SGT器件的源极场板引出结构的俯视面结构示意图；
图6是本发明第二实施例SGT器件的源极场板引出结构的俯视面结构示意图。
具体实施方式
如图5所示，是本发明第一实施例SGT器件的源极场板引出结构的俯视面结构示意图；本发明实施例SGT器件的源极场板引出结构中，在半导体衬底中形成有沟槽，沟槽中形成有源极场板，沟槽包括连通在一起的多个第一沟槽101、第二沟槽102、第三沟槽103、第四沟槽104和第五沟槽105。
各第一沟槽101平行排列且位于SGT器件的原胞区中。
终端区环绕在原胞区的周侧。
由第二沟槽102、第三沟槽103、第四沟槽104和第五沟槽105连接形成沟槽环，沟槽环位于终端区中且环绕在原胞区的周侧。
第二沟槽102和第三沟槽103都和第一沟槽101平行，各第一沟槽101位于第二沟槽102和第三沟槽103之间。
第四沟槽104的第一端连接第二沟槽102的第一端，第四沟槽104的第二端连接第三沟槽103的第一端，第五沟槽105的第一端连接第二沟槽102的第二端，第五沟槽105的第二端连接第三沟槽103的第二端。图5中，各沟槽环的各顶角处，也即组成沟槽环的各沟槽的连接位置处具有弧形结构。
各第一沟槽101的第一端都连接到第四沟槽104的内侧面上，各第一沟槽101的第二端都连接到第五沟槽105的内侧面上。
第一沟槽101之间、第二沟槽102和第一沟槽101之间以及第三沟槽103和第一沟槽101之间的半导体衬底形成平台区201。
和源极场板连接的第一接触孔202位于终端区中，各平台区201的宽度均匀。图5中，采用d101表示平台区201的宽度。由于不需要在原胞区中形成第一接触孔202，故宽度d101均匀，即沿平台区201的长度方向上的各位置处的宽度d101相等。
第一接触孔202连接到源极。
平台区201中形成有第一导电类型掺杂的漂移区，在沿各平台区201的长度方向上，漂移区分成主体漂移区和位于主体漂移区两侧的端部漂移区203。图5中，在各平台区201中，主体漂移区为位于两个端部漂移区203之间的漂移区。图5中仅显示了俯视面结构，在剖面结构上，在平台区201中还形成有第二导电类型的沟道区，沟道区位于漂移区的顶部；漂移区在平台区201中的俯视面结构和平台区201的俯视面结构相同。
主体漂移区被沟槽从两个侧面覆盖，端部漂移区203被沟槽从3个侧面覆盖。
在反偏时，源极场板从两个侧面对主体漂移区进行耗尽，源极场板从3个侧面对端部漂移区203进行耗尽；端部漂移区203的掺杂浓度大于主体漂移区的掺杂浓度，使反偏时源极场板对端部漂移区203的耗尽能力和对主体漂移区的耗尽能力相同。
在本发明第一实施例中，在第四沟槽104的源极场板的顶部形成有第一接触孔202。
在第五沟槽105的源极场板的顶部也形成有第一接触孔202。
这样，在各第一沟槽101中的源极场板的左右两侧都有第一接触孔202，这样能降低第一沟槽101中的源极场板的引出电阻，防止一侧引出时出现有一端距离第一接触孔202较远而使引出电阻较大。
当然，在其他实施例中也能为：仅在第四沟槽104和第五沟槽105中的一个沟槽中的源极场板的顶部形成第一接触孔202。
本发明第一实施例中，第四沟槽104和第五沟槽105的宽度相等，各第一沟槽101的宽度相等，第四沟槽104的宽度大于第一沟槽101的宽度，第四沟槽104的宽度大于等于第一接触孔202的宽度。
第二沟槽102和第三沟槽103的宽度相等；第二沟槽102的宽度等于第四沟槽104的宽度，这样能使沟槽环的各沟槽连接位置处的连接较好。在其他实施例中也能为：第二沟槽102的宽度等于第一沟槽101的宽度，这样避免第二沟槽102和第三沟槽103的深度由于宽度增加而增加，从而对原胞区的器件单元的性能造成不利影响。
本发明第一实施例中，在半导体衬底上还形成有第一导电类型掺杂的第一外延层，各沟槽形成于第一外延层中。第一外延层会比半导体衬底的质量更好。
第一外延层的掺杂浓度按照主体漂移区的掺杂浓度设置，
各端部漂移区203的第一导电类型掺杂杂质是在主体漂移区的第一导电类型掺杂杂质的基础上增加了第一导电类型的第一注入区204的掺杂杂质，第一注入区204通过第一导电类型的离子注入同时形成于各端部漂移区203中，第一注入区204的注入区域通过光刻定义。由图5所示，第一注入区204的范围大于各端部漂移区203的范围，各端部漂移区203的区域范围位于第一注入区204和各平台区201的交叠区域中。
图5中仅显示了沟槽的俯视面结构。在剖面结构上，还包括：
在沟槽中还形成有栅极导电材料层。栅极导电材料层的深度会大于等于沟道区的深度，从而会侧面覆盖沟道区。
在源极场板和沟槽的内侧表面隔离有屏蔽栅介质层。
在栅极导电材料层和源极场板之间间隔有栅极间介质层。
在栅极导电材料层和沟槽的内侧表面之间隔离有栅介质层。
在一些实施例中，栅极导电材料层和源极场板都采用多晶硅组成。
屏蔽栅介质层、栅极间介质层和栅介质层都采用氧化层。
半导体衬底采用硅衬底，第一外延层采用硅外延层。
在一些实施例中，SGT器件的栅极结构为上下结构，栅极导电材料层位于源极场板的顶部。
在一些实施例中，也能为：SGT器件的栅极结构为左右结构，栅极导电材料层位于源极场板的左右两侧。
在一些实施例中，SGT器件为N型器件，第一导电类型为N型，第二导电类型为P型。在一些实施例中，也能为：SGT器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明第一实施例采用了沟槽环结构，故原胞区中第一沟槽101内的源极场板能和终端区中的沟槽环的沟槽中的源极场板接触，并从而能实现将和源极场板连接的第一接触孔202设置在终端区中，这样原胞区中的第一沟槽101的宽度不需要为了设置第一接触孔202而增加，故能实现第一沟槽101的宽度均匀分布，这样第一沟槽101之间的平台区201的宽度也就能均匀分布，所以，消除第一沟槽101的宽度不均匀所产生的对平台区201中的漂移区的非均匀耗尽，特别是避免对宽度较窄处的平台区201中的漂移区的过耗尽，从而能消除由此产生的弱点。
同时，为了消除第一沟槽101和沟槽环的相交区域处的平台区201中的漂移区会被三面耗尽而产生过耗尽的缺陷，本发明第一实施例增加被三面耗尽区域的漂移区部分即端部漂移区203的掺杂浓度，端部漂移区203的掺杂浓度的增加会降低源极场板对端部漂移区203的耗尽能力，且本发明能通过增加端部漂移区203的掺杂浓度使得反偏时源极场板对端部漂移区203的耗尽能力和对主体漂移区的耗尽能力相同，故本发明能通过增加端部漂移区203的掺杂浓度来消除由于端部漂移区203的三面耗尽所产生的耗尽弱点。
所以，本发明第一实施例的沟槽环结构和端部漂移区203的设置能同时消除平台区201中间区域的耗尽弱点和端部区域的耗尽弱点，最后能避免出现弱点区域并改善器件的击穿电压。
本发明第一实施例中，采用了闭环的结构，在终端处，单元(Cell)区即原胞区的沟槽即源极沟槽(Source-Trench)和终端的交界处，因为漂移区会被3个沟槽所包围，沟槽对漂移区的耗尽能力增加，对漂移区容易产生过耗尽，造成击穿电压的降低；基于此，在交界处，增加一次高能量的N型注入即形成第一注入区204。
在交界处，增加一层N型注入，能在此区域増加漂移区的掺杂浓度，防止漂移区产生过耗尽在工艺上，增加一层N型注入，需要增加一张光刻版。它可以在沟槽刻蚀之前，也可以在沟槽刻蚀之后。通常注入的杂质是磷，注入的能量在1Mev～4MeV之间，注入的剂量在5e11/cm2～3e12/cm2之间。注入的次数可以是一次也可以是多次注入，多次注入可以使得漂移区的掺杂浓度在体内的分布更加均匀。本发明第一实施例中，终端大的沟槽即沟槽环的沟槽104和105需要加宽，加宽的Source-Trench会导致工艺上沟槽刻蚀的深度增加，导致设计和仿真的值有差异。这样能后续描述的本发明第二实施例结构。
如图6所示，是本发明第二实施例SGT器件的源极场板引出结构的俯视面结构示意图；本发明第二实施例SGT器件的源极场板引出结构和本发明第一实施例SGT器件的源极场板引出结构的区别之处为，本发明第二实施例SGT器件的源极场板引出结构中还具有如下特征：
沟槽还包括多个形成于终端区中的第六沟槽106。
源极场板也填充在各第六沟槽106中。
各第六沟槽106平行排列且第六沟槽106的长度方向和第一沟槽101的长度方向相同。
各第六沟槽106的内侧端都连接到第四沟槽104的外侧面上，各第六沟槽106的外侧端延伸到第四沟槽104的外侧面外部中。
在第六沟槽106中的源极场板的顶部形成有第一接触孔202。
沟槽还包括多个形成于终端区中的第七沟槽107。
源极场板也填充在各第七沟槽107中。
各第七沟槽107平行排列且第七沟槽107的长度方向和第一沟槽101的长度方向相同。
各第七沟槽107的内侧端都连接到第五沟槽105的外侧面上，各第七沟槽107的外侧端延伸到第五沟槽105的外侧面外部。
在第七沟槽107中的源极场板的顶部形成也形成有第一接触孔202。
本发明第二实施例中，在第六沟槽106和第七沟槽107的源极场板的顶部形成都形成有第一接触孔202，这样第一沟槽101中的源极场板能从两端获得源极电压，故减小了获得源极电压的路径长度，从而能减少引出电阻。当然，在其他实施例中也能为：仅在第六沟槽106和第七沟槽107中的一个沟槽中的源极场板的顶部形成都形成有第一接触孔202；这样，没有设置第一接触孔202的沟槽可以省略，这能节约面积。
本发明第二实施例中，第六沟槽106和第七沟槽107的宽度相等，第六沟槽106之间的间距和第七沟槽107之间的间距相等。
第六沟槽106的宽度大于等于第一沟槽101的宽度，第六沟槽106之间的间距大于等于或小于第一接触孔202之间的间距。
本发明第二实施例中，在第四沟槽104和第五沟槽105中的源极场板的顶部都未形成第一接触孔202，此时，各第一沟槽101、第二沟槽102、第三沟槽103、第四沟槽104和第五沟槽105的宽度相等。在其他实施例中，也能为：在第四沟槽104或第五沟槽105中的源极场板的顶部也形成有第一接触孔202，这种情形第一接触孔202的接触面积会增加，会降低引出电阻，可以根据实际需要进行选择设置。
本发明第二实施例主要是对第一接触孔202的设置位置做了进一步的改进，由于第一接触孔202是设置在终端区中，使得本发明第二实施例的第一接触孔202的设置方便，能根据实际需要进行设置，例如：能设置在沟槽环中的第一沟槽101的两侧中的单侧，也能设置在第一沟槽101的两侧的双侧都设置，能第一沟槽101两侧的沟槽环外再设置位于终端区中的沟槽即第六沟槽106或第七沟槽107并在第六沟槽106或第七沟槽107中实现单侧或双侧第一接触孔202的设置。分别能得到不同的技术效果，例如：
双侧第一接触孔202的设置能使得源极电压从两端进入到第一沟槽101的源极场板中，从而能降低源极场板的引出电阻即引出结构的寄生电阻。
引入第六沟槽106或第七沟槽107，则能取消沟槽环中设置的第一接触孔202，从而使得沟槽环的各沟槽的宽度能和第一沟槽101的宽度相同，防止沟槽环的沟槽宽度过大所带来的沟槽深度增加，从而能防止由于沟槽深度增加所带来的对器件性能的不利影响。
第六沟槽106或第七沟槽107中耐压主要靠屏蔽介质层如二氧化硅组成的屏蔽氧化层的承受，耐压较大，使得第六沟槽106或第七沟槽107的宽度和间距能自由选择；而且通过第六沟槽106或第七沟槽107的设置，能增加输出电容(Coss)，而且Coss的线性度更好，也能在开关中起到R-C吸收电路(snubber)的作用，能降低开关过程中的尖峰(spike)。
在本发明第二实施例中，终端的即沟槽环的沟槽104和105没有加宽，也没有打源极沟槽的引出结构(Source-trench link up)即没有形成第一接触孔202；第一接触孔202是通过设置在沟槽106和107顶部实现的；因为沟槽106和107中的源极场板承受耐压主要靠沟槽106和107里面的厚的氧化层。氧化层通常是SiO2；氧化层可以承受的临界击穿场强高，不容易成为弱(Weak)点；所以沟槽106和107的宽度可以自由的选择，(不需要考虑沟槽106和107的深度对耐压的影响)；所以，图6中的上图中沟槽106和107之间的平台区的宽度，也可以比ce11区的平台区201的更宽。下面结合一些具体参数对沟槽106和107的宽度和间距进行说明：
A、沟槽106的宽度是0.55μm，沟槽106之间间距即平台区(mesa)的宽度是0.4μm；这组参数跟原胞区一样。
B、沟槽106的宽度是0.8μm，沟槽106之间间距是0.4μm；这组参数中的间距跟原胞区一样。
C、沟槽106的宽度是0.8μm，沟槽106之间间距是0.8μm。
D、沟槽106的宽度是0.8μm，沟槽106之间间距是0.25μm；这组参数中的间距比原胞区的还小。
图6所示的本发明第二实施例器件，还有如下好处:它可以增加输出电容(Coss)的电容值；这个Coss电容跟原胞区的电容相比，其电容的线性度更好；可以让器件整体的输出电容随偏压的变化更小，这样器件的线性度会更好此外，增加Coss电容，也可以在开关中，起到R-C Snubber的作用，这个也可以起到降低开关过程中Spike的作用。
本发明实施例SGT器件的源极场板引出结构的制造方法用于制造如图5所示的本发明第一实施例结构或如图6所示的本发明第二实施例结构，包括如下步骤：
提供半导体衬底，在形成沟槽之前或者之后，采用如下步骤形成端部漂移区203：
采用光刻工艺定义第一注入区204的形成区域，第一注入区204的形成区域覆盖位于各第一沟槽101的两端处的原胞区并延伸到原胞区外侧的终端区中；在俯视面上，在原胞区中，第一注入区204和各平台区201的交叠区域为端部漂移区203的形成区域。
进行第一导电类型的离子注入形成第一注入区204；在第一注入区204和各平台区201的交叠区域中形成端部漂移区203；主体漂移区的第一导电类型掺杂杂质由组成平台区201的半导体衬底的第一导电类型掺杂杂质组成；各端部漂移区203的第一导电类型掺杂杂质由组成平台区201的半导体衬底的第一导电类型掺杂杂质的基础上和第一注入区204的掺杂杂质叠加形成。
在一些实施例方法中，在半导体衬底上还形成有第一导电类型掺杂的第一外延层，各沟槽形成于第一外延层中。
平台区201由第一沟槽101之间、第二沟槽102和第一沟槽101之间以及第三沟槽103和第一沟槽101之间的第一外延层组成。
第一外延层的掺杂浓度按照主体漂移区的掺杂浓度设置。
各端部漂移区203的第一导电类型掺杂杂质是在主体漂移区的第一导电类型掺杂杂质的基础上增加了第一导电类型的第一注入区204的掺杂杂质。
在一些实施例方法中，第一注入区204的离子注入的工艺参数包括：
注入能量包括1MeV～4MeV。
注入剂量包括5e11cm-2～3e12cm-2。
注入次数为一次或者多次。
SGT器件为N型器件，第一导电类型为N型，第一注入区204的离子注入的杂质包括磷。
在其他实施例方法中也能为：SGT器件为P型器件，第一导电类型为P型，第一注入区204的离子注入的杂质包括硼或氟化硼。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种SGT器件的源极场板引出结构，其特征在于：在半导体衬底中形成有沟槽，所述沟槽中形成有源极场板，所述沟槽包括连通在一起的多个第一沟槽、第二沟槽、第三沟槽、第四沟槽和第五沟槽；
各所述第一沟槽平行排列且位于SGT器件的原胞区中；
终端区环绕在所述原胞区的周侧；
由所述第二沟槽、所述第三沟槽、所述第四沟槽和所述第五沟槽连接形成沟槽环，所述沟槽环位于所述终端区中且环绕在所述原胞区的周侧；
所述第二沟槽和所述第三沟槽都和所述第一沟槽平行，各所述第一沟槽位于所述第二沟槽和所述第三沟槽之间；
所述第四沟槽的第一端连接所述第二沟槽的第一端，所述第四沟槽的第二端连接所述第三沟槽的第一端，所述第五沟槽的第一端连接所述第二沟槽的第二端，所述第五沟槽的第二端连接所述第三沟槽的第二端；
各所述第一沟槽的第一端都连接到所述第四沟槽的内侧面上，各所述第一沟槽的第二端都连接到所述第五沟槽的内侧面上；
所述第一沟槽之间、所述第二沟槽和所述第一沟槽之间以及所述第三沟槽和所述第一沟槽之间的所述半导体衬底形成平台区；
和所述源极场板连接的第一接触孔位于所述终端区中，各所述平台区的宽度均匀；所述第一接触孔连接到源极；
所述平台区中形成有第一导电类型掺杂的漂移区，在沿各所述平台区的长度方向上，所述漂移区分成主体漂移区和位于所述主体漂移区两侧的端部漂移区；
所述主体漂移区被所述沟槽从两个侧面覆盖，所述端部漂移区被所述沟槽从3个侧面覆盖；
在反偏时，所述源极场板从两个侧面对所述主体漂移区进行耗尽，所述源极场板从3个侧面对所述端部漂移区进行耗尽；所述端部漂移区的掺杂浓度大于所述主体漂移区的掺杂浓度，使反偏时所述源极场板对所述端部漂移区的耗尽能力和对所述主体漂移区的耗尽能力相同。
2.如权利要求1所述的SGT器件的源极场板引出结构，其特征在于：在所述第四沟槽的所述源极场板的顶部形成有所述第一接触孔。
3.如权利要求2所述的SGT器件的源极场板引出结构，其特征在于：在所述第五沟槽的所述源极场板的顶部也形成有所述第一接触孔。
4.如权利要求3所述的SGT器件的源极场板引出结构，其特征在于：所述第四沟槽和所述第五沟槽的宽度相等，各所述第一沟槽的宽度相等，所述第四沟槽的宽度大于所述第一沟槽的宽度，所述第四沟槽的宽度大于等于所述第一接触孔的宽度。
5.如权利要求4所述的SGT器件的源极场板引出结构，其特征在于：所述第二沟槽和所述第三沟槽的宽度相等；所述第二沟槽的宽度等于所述第四沟槽的宽度，或者所述第二沟槽的宽度等于所述第一沟槽的宽度。
6.如权利要求1或2或3所述的SGT器件的源极场板引出结构，其特征在于：
所述沟槽还包括多个形成于所述终端区中的第六沟槽；
所述源极场板也填充在各所述第六沟槽中；
各所述第六沟槽平行排列且所述第六沟槽的长度方向和所述第一沟槽的长度方向相同；
各所述第六沟槽的内侧端都连接到所述第四沟槽的外侧面上，各所述第六沟槽的外侧端延伸到所述第四沟槽的外侧面外部中；
在所述第六沟槽中的所述源极场板的顶部形成有所述第一接触孔。
7.如权利要求6所述的SGT器件的源极场板引出结构，其特征在于：所述沟槽还包括多个形成于所述终端区中的第七沟槽；
所述源极场板也填充在各所述第七沟槽中；
各所述第七沟槽平行排列且所述第七沟槽的长度方向和所述第一沟槽的长度方向相同；
各所述第七沟槽的内侧端都连接到所述第五沟槽的外侧面上，各所述第七沟槽的外侧端延伸到所述第五沟槽的外侧面外部；
在所述第七沟槽中的所述源极场板的顶部形成也形成有所述第一接触孔。
8.如权利要求7所述的SGT器件的源极场板引出结构，其特征在于：在所述第四沟槽和所述第五沟槽中的所述源极场板的顶部未形成所述第一接触孔时，各所述第一沟槽、所述第二沟槽、所述第三沟槽、所述第四沟槽和所述第五沟槽的宽度相等；
所述第六沟槽和所述第七沟槽的宽度相等，所述第六沟槽之间的间距和所述第七沟槽之间的间距相等；
所述第六沟槽的宽度大于等于所述第一沟槽的宽度，所述第六沟槽之间的间距大于等于或小于所述第一接触孔之间的间距。
9.如权利要求1所述的SGT器件的源极场板引出结构，其特征在于：在所述半导体衬底上还形成有第一导电类型掺杂的第一外延层，各所述沟槽形成于所述第一外延层中；
所述第一外延层的掺杂浓度按照所述主体漂移区的掺杂浓度设置；
各所述端部漂移区的第一导电类型掺杂杂质是在所述主体漂移区的第一导电类型掺杂杂质的基础上增加了第一导电类型的第一注入区的掺杂杂质，所述第一注入区通过第一导电类型的离子注入同时形成于各所述端部漂移区中，所述第一注入区的注入区域通过光刻定义。
10.如权利要求1所述的SGT器件的源极场板引出结构，其特征在于：在所述沟槽中还形成有栅极导电材料层；
在所述源极场板和所述沟槽的内侧表面隔离有屏蔽栅介质层；
在所述栅极导电材料层和所述源极场板之间间隔有栅极间介质层；
在所述栅极导电材料层和所述沟槽的内侧表面之间隔离有栅介质层。
11.如权利要求10所述的SGT器件的源极场板引出结构，其特征在于：SGT器件的栅极结构为上下结构，所述栅极导电材料层位于所述源极场板的顶部；
或者，SGT器件的栅极结构为左右结构，所述栅极导电材料层位于所述源极场板的左右两侧。
12.一种制造如权利要求1所述的SGT器件的源极场板引出结构的方法，其特征在于，包括如下步骤：
提供所述半导体衬底，在形成所述沟槽之前或者之后，采用如下步骤形成所述端部漂移区：
采用光刻工艺定义第一注入区的形成区域，所述第一注入区的形成区域覆盖位于各所述第一沟槽的两端处的所述原胞区并延伸到所述原胞区外侧的所述终端区中；在俯视面上，在所述原胞区中，所述第一注入区和各所述平台区的交叠区域为所述端部漂移区的形成区域；
进行第一导电类型的离子注入形成所述第一注入区；在所述第一注入区和各所述平台区的交叠区域中形成所述端部漂移区；所述主体漂移区的第一导电类型掺杂杂质由组成所述平台区的所述半导体衬底的第一导电类型掺杂杂质组成；各所述端部漂移区的第一导电类型掺杂杂质由组成所述平台区的所述半导体衬底的第一导电类型掺杂杂质的基础上和所述第一注入区的掺杂杂质叠加形成。
13.如权利要求12所述的SGT器件的源极场板引出结构的制造方法，其特征在于：在所述半导体衬底上还形成有第一导电类型掺杂的第一外延层，各所述沟槽形成于所述第一外延层中；
所述平台区由所述第一沟槽之间、所述第二沟槽和所述第一沟槽之间以及所述第三沟槽和所述第一沟槽之间的所述第一外延层组成；
所述第一外延层的掺杂浓度按照所述主体漂移区的掺杂浓度设置；
各所述端部漂移区的第一导电类型掺杂杂质是在所述主体漂移区的第一导电类型掺杂杂质的基础上增加了第一导电类型的第一注入区的掺杂杂质。
14.如权利要求11所述的SGT器件的源极场板引出结构的制造方法，其特征在于：所述第一注入区的离子注入的工艺参数包括：
注入能量包括1MeV～4MeV；
注入剂量包括5e11cm-2～3e12cm-2；
注入次数为一次或者多次。
15.如权利要求14所述的SGT器件的源极场板引出结构的制造方法，其特征在于：SGT器件为N型器件，第一导电类型为N型，所述第一注入区的离子注入的杂质包括磷。
CN202311559686.3A 2023-11-22 2023-11-22 Sgt器件的源极场板引出结构及其制造方法 Pending CN117594639A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311559686.3A CN117594639A (zh) 2023-11-22 2023-11-22 Sgt器件的源极场板引出结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311559686.3A CN117594639A (zh) 2023-11-22 2023-11-22 Sgt器件的源极场板引出结构及其制造方法

Publications (1)

Publication Number Publication Date
CN117594639A true CN117594639A (zh) 2024-02-23

Family

ID=89922577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311559686.3A Pending CN117594639A (zh) 2023-11-22 2023-11-22 Sgt器件的源极场板引出结构及其制造方法

Country Status (1)

Country Link
CN (1) CN117594639A (zh)

Similar Documents

Publication Publication Date Title
KR101745776B1 (ko) 전력용 반도체 소자
US8232593B2 (en) Power semiconductor device
KR101764618B1 (ko) 반도체장치 및 그 제조방법
KR101864889B1 (ko) 수평형 디모스 트랜지스터 및 그 제조방법
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
JPH08167711A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2008085189A (ja) 絶縁ゲート型半導体装置
US20210242342A1 (en) Semiconductor device and method for manufacturing same
KR101701667B1 (ko) 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
SE1850824A1 (en) MOSFET in SiC with self-aligned lateral MOS channel
US8552492B2 (en) Semiconductor device
KR101589904B1 (ko) 반도체장치
US11652167B2 (en) Semiconductor device having junction termination structure and method of formation
US12057482B2 (en) MOSFET with distributed doped P-shield zones under trenches
US20160149029A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR20210009005A (ko) 반도체 소자 및 그 제조 방법
CN112397506A (zh) 沟槽栅功率器件及其制造方法
US20240063267A1 (en) Semiconductor device and method for producing same
CN108091683B (zh) 半导体功率器件的超结结构及其制作方法
US20220352315A1 (en) Semiconductor device and method for producing same
US12027619B2 (en) Semi-SGT MOSFET device and method for making the same
CN117594639A (zh) Sgt器件的源极场板引出结构及其制造方法
CN114388612A (zh) 半导体装置及半导体装置的制造方法
KR102159418B1 (ko) 슈퍼 정션 mosfet 및 그 제조 방법
CN117577691B (zh) 一种具有终端结构的半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination