DE102009032446A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102009032446A1
DE102009032446A1 DE102009032446A DE102009032446A DE102009032446A1 DE 102009032446 A1 DE102009032446 A1 DE 102009032446A1 DE 102009032446 A DE102009032446 A DE 102009032446A DE 102009032446 A DE102009032446 A DE 102009032446A DE 102009032446 A1 DE102009032446 A1 DE 102009032446A1
Authority
DE
Germany
Prior art keywords
electrode
gate
voltage
semiconductor device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102009032446A
Other languages
English (en)
Inventor
Shigeru Kusunoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102009032446A1 publication Critical patent/DE102009032446A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung (10) beinhaltet ein Halbleitersubstrat, welches eine Halbleiterschicht (18) beinhaltet, eine Leistungsvorrichtung, die in dem Halbleitersubstrat ausgebildet ist, eine Mehrzahl von konzentrischen Guardringen (22), die in dem Halbleitersubstrat ausgebildet ist und die Leistungsvorrichtung umgibt, und ein Spannungszuführungsmittel zum Zuführen von sukzessive höheren Spannungen an die Mehrzahl von konzentrischen Guardringen (22), wobei dem äußersten konzentrischen Guardring die höchste Spannung zugeführt wird.

Description

  • Die vorliegende Erfindung bezieht sich auf Halbleitervorrichtungen, welche eine Leistungshalbleitervorrichtung, wie z. B. einen IGBT (Bipolartransistor mit isoliertem Gate) oder einen Leistungs-MOSFET beinhalten. Spezieller bezieht sie sich auf Halbleitervorrichtungen mit erhöhter Spannungsfestigkeit bzw. Durchschlagsfestigkeit und der Fähigkeit eines erhöhten Schutzes gegenüber Kurzschlüssen.
  • Eine erhöhte Spannungsfestigkeit und die Fähigkeit eines erhöhten Schutzes gegenüber Kurzschlüssen sind erforderlich für Halbleitervorrichtungen, welche eine Leistungs-Halbleitervorrichtung (oder einfach ”Leistungsvorrichtung”) beinhalten, bei welcher eine hohe Spannung zwischen ihren Hauptelektroden anliegt. Spezieller müssen solche Halbleitervorrichtungen eine hohe Spannungsfestigkeit und eine hinreichende Kurzschlussfähigkeit dergestalt aufweisen, dass sogar beim Kurzschließen der Lastschaltung, die zwischen die Hauptelektroden geschaltet ist, die Leistungsvorrichtung sich nicht innerhalb eines spezifizierten Zeitraums verschlechtert.
  • Allgemein werden für diese Halbleitervorrichtungen Strukturen wie zum Beispiel Guardringe oder Feldplatten vorgesehen zum Erhöhen der Spannungsfestigkeit der Leistungsvorrichtung. Ein Guardring ist beispielsweise eine P-Typ-Region einer ringförmigen Gestalt, welche innerhalb eines N-Typ-Substrates ausgebildet ist und die Vorrichtungsregion des Substrates umgibt, in welcher die Leistungsvorrichtung ausgebildet ist. (Somit bildet der Guardring einen PN-Übergang mit dem Substrat.) Eine Mehrzahl von Guardringen ist konzentrisch so angeordnet, dass sie eine Spannungsfestigkeitserhöhungsregion bzw. Durchschlagsfestigkeitserhöhungsregion bilden. Die Guardringe funktionieren dabei so, dass sie das elektrische Feld in der Halbleiterschicht der Halbleitervorrichtung in einer bekannten Weise verringern.
  • Eine Feldplatte ist eine Elektrode, die in einer isolierenden Schicht auf der Substratoberfläche einer Leistungsvorrichtung zwischen ihrer Gate- und Drainelektrode angeordnet ist. Allgemein wird eine Spannung, welche ungefähr gleich der Gatespannung ist, an die Feldplatten der Leistungsvorrichtung angelegt. Damit funktionieren die Feldplatten so, dass sie das elektrische Feld in der Halbleiterschicht der Halbleitervorrichtung in einer bekannten Weise verringern. Somit werden Guardringe und Feldplatten verwendet zum Erhöhen der Spannungsfestigkeit der Halbleitervorrichtungen.
  • Zum Erhöhen der Kurzschlussfähigkeit einer Leistungsvorrichtung kann auf der anderen Seite ihr Widerstand im eingeschalteten Zustand erhöht werden zum Verhindern des Fließens eines großen Stroms, wenn eine Hochspannung zwischen den Hauptelektroden der Vorrichtung angelegt ist. Andere Techniken des Standes der Technik zum Erhöhen der Spannungsfestigkeit und des Kurzschluss schutzes sind in den folgenden Patentveröffentlichungen offenbart.
  • Gewöhnlich sind Guardringe, wie sie oben beschrieben wurden, nicht mit irgendeiner Potentialquelle verbunden, d. h. sie befinden sich auf einem schwebenden Potential. Deshalb neigt das elektrische Feld in der Vorrichtung auf der Seite der Vorrichtungsregion (oder Innenseite) der Vorrichtung dazu, stärker zu sein und auf der Seite ihres Randes schwächer zu sein. Es wurde gefunden, dass dies in dem Nachteil resultieren kann, dass die in der Halbleiterschicht in der Vorrichtungsregion ausgebildete Verarmungsschicht sich nicht über eine hinreichende Entfernung erstreckt, was verhindert, dass die Vorrichtung die gewünschte Spannungsfestigkeit aufweist. In solch einem Fall ist es notwendig, die Fläche der Spannungsfestigkeits-Erhöhungsregion zu vergrößern zum Erhöhen der Spannungsfestigkeit. Es wurde auch gefunden, dass die Verwendung von Feldplatten in der Hinsicht nachteilig ist, dass sie die Spannungsfestigkeit der Vorrichtung nicht hinreichend erhöhen kann und eine Miniaturisierung des Chips verhindern kann.
  • Andererseits wird die Erhöhung des Widerstandes im eingeschalteten Zustand der Leistungsvorrichtung zum Erhöhen ihrer Kurzschlussfähigkeit begleitet durch eine Verschlechterung der elektrischen Eigenschaften und der Leistungsfähigkeit der Vorrichtung. Dies bedeutet, die Erhöhung des Widerstandes im eingeschalteten Zustand macht es schwierig, den Leistungsverbrauch zu verringern und die Ausgangsleistung der Leistungsvorrichtung zu erhöhen.
  • Die vorliegende Erfindung wurde durchgeführt zum Lösen der obigen Probleme. Dies bedeutet deshalb, dass eine Aufgabe der vor liegenden Erfindung die Bereitstellung einer Halbleitervorrichtung ist, welche eine hinreichende Spannungsfestigkeit und eine verbesserte Kurzschlussfähigkeit aufweist, ohne die Fläche der Spannungsfestigkeitserhöhungsregion zu vergrößern.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1, 9, 12, 15, 18 oder 22.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Gemäß einem Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat, welches eine Halbleiterschicht beinhaltet, eine in dem Halbleitersubstrat ausgebildete Leistungsvorrichtung, eine Mehrzahl von konzentrischen Guardringen, die in dem Halbleitersubstrat ausgebildet sind und die Leistungsvorrichtung umgibt, und Mittel zum Anlegen einer Spannung zum entsprechenden Anlegen von sukzessive höheren Spannungen an die Mehrzahl der konzentrischen Guardringe, wobei an den äußersten konzentrischen Guardring die höchste Spannung angelegt wird.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung eine Halbleiterschicht, eine auf der Halbleiterschicht ausgebildete Gateelektrode, eine auf der Halbleiterschicht ausgebildete Drainelektrode, eine auf der Halbleiterschicht ausgebildete Sourceelektrode, eine auf der Halbleiterschicht zwischen der Gateelektrode und der Drainelektrode ausgebildete Isolationsschicht, eine Mehrzahl von Intra-Isolationsschicht-Elektroden, die in der Isolationsschicht ausgebildet sind, und Spannungsanlegemittel zum entsprechenden Anlegen von sukzessive höheren Spannungen an die Mehrzahl der Intra-Isolationsschicht-Elektroden je näher die Intra-Isolationsschicht-Elektroden an der Drainelektrode angeordnet sind.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung eine Leistungsvorrichtung, welche eine Halbleiterschicht beinhaltet, eine Gateelektrode, eine Drainelektrode, und eine Sourceelektrode, welche alle auf einer Oberfläche der Leistungsvorrichtung ausgebildet sind, eine Bedeckungsisolationsschicht, welche in der Halbleiterschicht ausgebildet ist, eine Mehrzahl von Intra-Isolationsschicht-Elektroden, welche in der Bedeckungsisolationsschicht zwischen der Drainelektrode und der Gateelektrode ausgebildet sind, und ein Spannungsanlegemittel zum entsprechenden Anlegen von sukzessive höheren Spannungen an die Mehrzahl von Intra-Isolationsschicht-Elektroden je näher die Intra-Isolationsschicht-Elektroden zu der Drainelektrode sind.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung eine Halbleiterschicht, eine in einer Deckfläche der Halbleiterschicht ausgebildete Gateelektrode, eine auf der Deckfläche der Halbleiterschicht ausgebildete Emitterelektrode, eine auf einer Bodenfläche der Halbleiterschicht ausgebildete Kollektorelektrode, eine Gatezuleitung zum Zuführen eines Gateansteuersignals zu der Gateelektrode, eine Verzögerungsschaltung zum Verzögern des Gateansteuersignals und Erdungsmittel zum Empfangen einer Ausgangsspannung der Verzögerungsschaltung und einer Spannung auf der Halbleiterschicht und zum Legen der Gatezuleitung auf Masse, falls die Ausgangsspannung der Verzögerungsschaltung und die Spannung auf der Kollektorelektrode beide auf einem hohen Niveau sind.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung eine Halbleiterschicht, eine Gateelektrode, eine Drainelektrode und eine Sourceelektrode, welche alle auf einer Oberfläche der Halbleiterschicht ausgebildet sind, eine Gateverdrahtung zum Zuführen eines Gateansteuersignals zu der Gateelektrode, eine Verzögerungsschaltung zum Verzögern des Gateansteuersignals und Erdungsmittel zum Entgegennehmen einer Ausgangsspannung der Verzögerungsschaltung und der Spannung an der Drainelektrode und zum Legen der Gatezuleitung auf Masse, falls die Ausgangsspannung der Verzögerungsschaltung und die Spannung an der Drainelektrode beide auf einem hohen Pegel sind.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung eine Halbleiterschicht, eine Leistungsvorrichtung, welche eine erste Gateelektrode, eine zweite Gateelektrode, eine Emitterelektrode und eine Kollektorelektrode beinhaltet, wobei die erste und die zweite Gateelektrode und die Emitterelektrode auf einer Deckfläche der Halbleiterschicht ausgebildet sind, die Kollektorelektrode auf einer Bodenfläche der Halbleiterschicht ausgebildet ist, und eine Gatezuleitung zum Zuführen eines Gateansteuersignals zu der ersten Gateelektrode, und Zuführungsmittel zum Zuführen des Gateansteuersignals zu der zweiten Gateelektrode, wenn das Gateansteuersignal sich auf einem hohen Pegel bzw. Niveau befindet und eine Spannung an der Halbleiterschicht auf einem niedrigen Pegel bzw. Niveau ist.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Von den Figuren zeigen:
  • 1 eine Halbleitervorrichtung der ersten Ausführungsform,
  • 2 eine Draufsicht auf das Hochwiderstandselement,
  • 3 eine vergrößerte Querschnittsansicht eines Abschnitts der Halbleitervorrichtung,
  • 4 ein lineares Widerstandselement,
  • 5 ein Stufenwiderstandselement,
  • 6 ein Widerstandselement, welches über Kondensatoren mit den Guardringen verbunden ist,
  • 7 eine Querschnittsansicht entlang einer Linie A-A in 4,
  • 8 eine Querschnittsansicht mit einer schematischen Teildarstellung der Halbleitervorrichtung der zweiten Ausführungsform,
  • 9 eine Draufsicht der Halbleitervorrichtung der zweiten Ausführungsform,
  • 10 eine vergrößerte Querschnittsansicht eines Abschnitts der Halbleitervorrichtung,
  • 11 ein Hochwiderstandselement, das mit den Intra-Isolationsschicht-Elektroden über Kondensatoren verbunden ist,
  • 12 eine Querschnittsansicht mit einer schematischen Teildarstellung,
  • 13 ein Widerstandselement, dass mit der Drainelektrode über einen Leiter verbunden ist und mit der Sourceelektrode verbunden ist,
  • 14 eine Halbleitervorrichtung gemäß der vierten Ausführungsform,
  • 15 Signalverläufe, die während des Normalbetriebs erzeugt werden,
  • 16 eine typische Lastschaltung,
  • 17 Signalverläufe, die beim Betrieb des in 16 gezeigten IGBT erzeugt werden,
  • 18 Signalverläufe, die beim Betrieb des IGBT der vorliegenden Ausführungsform erzeugt werden, nachdem die Lastschaltung kurzgeschlossen ist,
  • 19 ein Schaltdiagramm, dass die Halbleitervorrichtung der vierten Ausführungsform in einer vereinfachten Weise zeigt,
  • 20 eine Abwandlung der Halbleitervorrichtung der zweiten Ausführungsform,
  • 21 einen Einzelspiralstreifen,
  • 22 ein lineares Widerstandselement,
  • 23 ein Stufenwiderstandselement,
  • 24A eine vergrößerte Draufsicht des Abschnitts von 22, welcher durch die gestrichelte Linie C umschlossen ist,
  • 24B eine Querschnittsansicht entlang der gestrichelten Linie D-D von 24A,
  • 25 eine Halbleitervorrichtung, die eine Flip-Flop-Schaltung aufweist,
  • 26 eine Isolationsschicht, die unmittelbar unter einer NMOS-Drain und einer PMOS-Drain ausgebildet ist,
  • 27 eine T-förmige Isolationsschicht,
  • 28 eine Halbleitervorrichtung gemäß der fünften Ausführungsform und
  • 29 eine Halbleitervorrichtung, welche eine ODER-Schaltung, einen PMOS-Transistor und einen NMOS-Transistor aufweist.
  • Erste Ausführungsform
  • Eine erste Ausführungsform der vorliegenden Erfindung bezieht sich auf eine Halbleitervorrichtung mit darin ausgebildeten Guardringen. Diese Ausführungsform wird unter Bezugnahme auf 1 bis 6 im Detail beschrieben. 6 ist eine Querschnittsansicht mit einer partiellen schematischen Darstellung, welche eine Halbleitervorrichtung 10 der vorliegenden Ausführungsform zeigt. Diese Halbleitervorrichtung 10 ist ausgebildet aus einem einzelnen Halbleitersubstrat oder Chip und beinhaltet eine Vorrichtungsregion 12, in der eine Leistungsvorrichtung ausgebildet ist, und eine Spannungsfestigkeitserhöhungsregion 14, welche um die Vorrichtungsregion 12 herum angeordnet ist. Gemäß der vorliegenden Ausführungsform ist die Leistungsvorrichtung ein vertikaler IGBT, welcher eine Mehrzahl von integrierten Zellen enthält. In diesem Beispiel sind die IGBT-Zellen von einem Grabentyp. Sie können jedoch auch von einem planaren Typ sein.
  • Die Vorrichtungsregion 12 und die Spannungsfestigkeitserhöhungsregion 14 sind in der gleichen Halbleiterschicht 18 ausgebildet, welche eine n–-Schicht ist. Wenn der IGBT in der Vorrichtungsregion 12 angeschaltet ist, empfängt die Halbleiterschicht 18 Ladungsträger von der Kollektor- und der Emitterseite (später beschrieben) und wird dadurch einer Leitfähigkeitsmodulation unterzogen.
  • Die folgende Beschreibung ist auf die in der Halbleiterschicht 18 ausgebildete Vorrichtungsregion 12 gerichtet. Eine p-Basisschicht 19 ist in der Oberfläche der Halbleiterschicht 18 in der Vorrichtungsregion 12 ausgebildet und eine Mehrzahl von Gräben erstreckt sich von der Deckfläche der p-Basisschicht 19 in die n–-Schicht (d. h. die Halbleiterschicht 18). Jeder Graben ist auf seinen Innenwänden mit einer Gateisolationsschicht 15 bedeckt und mit einem Polysiliziumpfropfen ausgefüllt, welcher eine Gateelektrode 20 bildet. Eine Isolationsschicht 23 bedeckt die Deckfläche jeder Gateelektrode 20. Diese Gateelektroden 20 sind mit einem Gateanschluss (oder einer Gate-Bond-Anschlussfläche) 32 über eine Gatezuleitung 31 so verbunden, dass ein Gateansteuersignal über den Gateanschluss 32 an die Gateelektroden 20 angelegt werden kann.
  • Weiterhin sind n+-Emitterregionen 21 in den Oberflächen der p-Basisschicht 19 in Kontakt zu den Gateisolationsschichten 15 (diese berührend) ausgebildet. Eine Emitterelektrode 30 aus Aluminium, etc. bedeckt die Oberfläche der Vorrichtungsregion 12. Sie bedeckt und ist in Kontakt zu den Deckflächen der n+-Emitterregionen 21 und der p-Basisschicht 19. Wie anhand von 1 gesehen werden kann, wird der Leitfähigkeitstyp der Oberflächen der p-Basisschicht 19 in Kontakt zu den Gateisolationsschichten umgekehrt, wenn ein Gateansteuersignal zum Anschalten des IGBT an die Gateelektroden 20 angelegt wird, wodurch ein Ladungsträgerpfad oder -kanal zwischen der Halbleiterschicht 18 und der Emitterelektrode 30 (oder den Emitterregionen 21) ausgebildet wird. Dieser Betrieb ist der gleiche wie jener eines herkömmlichen IGBT.
  • Weiterhin ist eine p+-Kollektorschicht 17, welche als ein Kollektor dient, auf der Bodenfläche der Halbleiterschicht 18 ausgebildet und eine Kollektorelektrode 16 ist auf der p+-Kollektorschicht 17 ausgebildet. Gemäß der vorliegenden Ausführungsform erstreckt sich die Kollektorelektrode 16 über die Spannungsfestigkeitserhöhungsregion 14 sowie über die Vorrichtungsregion 12.
  • Die folgende Beschreibung ist auf die Spannungsfestigkeitserhöhungsregion 14 in der Halbleitervorrichtung 10 der vorliegenden Erfindung gerichtet. Eine Mehrzahl von Guardringen 22 ist in der Spannungsfestigkeitserhöhungsregion 14 ausgebildet. Diese Guardringe sind Regionen eines Leitungstyps, der entgegengesetzt zu jenem der Halbleiterschicht 18 ist. In der vorliegenden Ausführungsform sind die Guardringe p+-Regionen. Diese Guardringe 22 sind konzentrisch um die Vorrichtungsregion 12 angeordnet.
  • Die Emitterelektrode 30 ist mit einem Randabschnitt 34 der Halbleiterschicht 18 außerhalb der Guardringe 22 über ein Hochwiderstandselement (Draht oder Streifen) 28 verbunden. Typischerweise weist der Randabschnitt 34 eine n+-Kanalstoppregion 29 (des gleichen Leitungstyps wie die Halbleiterschicht 18) auf, die darin ausgebildet ist, und das Hochwiderstandselement 28 ist mit dieser Region 29 verbunden.
  • Das Hochwiderstandselement 28 ist elektrisch in eine Mehrzahl von Abschnitten oder Widerstandselementen unterteilt zum Liefern der gewünschten Spannungen. Speziell besteht in diesem Beispiel das Hochwiderstandselement 28 aus einem Widerstandselement 25, einem Widerstandselement 26 und einem Widerstandselement 27, die hintereinander geschaltet sind. Das Widerstandselement 27, welches das Äußerste der drei ist, ist an einem Ende mit dem Randabschnitt 34 verbunden und an dem anderen Ende mit einem Ende des Widerstandselements 26 verbunden. Das andere Ende des Widerstandselements 26 ist mit einem Ende des Widerstandselements 25 verbunden und das andere Ende des Widerstandselements 25 ist mit der Emitterelektrode 30 verbunden. Der Widerstandswert des Hochwiderstandselements 28 kann über den Nennwert der maximalen Kollektor-Emitterspannung und den Nennwert des Leckstroms der Halbleitervorrichtung festgelegt werden. Wenn der Nennwert für die maximale Kollektor-Emitterspannung beispielsweise 600 V beträgt, ist ein geeigneter Wert für das Hochwiderstandselement 28 ungefähr 600 MΩ.
  • Gemäß der vorliegenden Ausführungsform ist der Verbindungspunkt zwischen den Widerstandselementen 27 und 26 mit dem äußersten Guardring (jenem, der dem Randabschnitt 34 am Nächsten gelegen ist) über eine elektrische Verbindung wie z. B. einen Draht verbunden. Weiterhin ist der Verbindungspunkt zwischen den Wider standselementen 26 und 25 mit dem mittleren Guardring (von dem Randabschnitt 34 beabstandet) über eine elektrische Leitung wie z. B. einen Draht verbunden.
  • Es wird bemerkt, dass die Halbleiterschicht 18 auf ungefähr dem gleichen Potential ist wie jenem, dass an die Kollektorelektrode 16 angelegt ist. Dies bedeutet beispielsweise, wenn die Spannung an der Emitterelektrode 30 0 V beträgt und die Spannung an der Kollektorelektrode 16 600 V beträgt, dann liegt eine Hochspannung von ungefähr 600 V an dem Randabschnitt 34 an. Diese Spannung (ungefähr 600 V) wird durch die Widerstandselemente 25 bis 27 des Hochwiderstandselementes 28, welche zwischen die Emitterelektrode 30 und die Kanalstoppregion 29 in dem Randabschnitt 34 wie oben beschrieben geschaltet sind, unterteilt. Als ein Ergebnis wachsen die Spannungen der Guardringe 22, welche mit diesen Widerstandselementen verbunden sind, an, wenn sie näher an dem Randabschnitt 34 gelegen sind. Dies bedeutet, die Guardringe 22, welche näher zu dem Randabschnitt 34 gelegen sind, weisen eine höhere an ihnen anliegende Spannung auf. Dadurch dient das Hochwiderstandselement 28 als Spannungszufuhrmittel (oder Spannungsteiler) zum Anlegen von Spannungen an die Guardringe 22. Es sollte bemerkt werden, dass der Begriff ”Spannungsanlegemittel”, wie er hier verwendet wird, nicht auf Mittel zum Anlegen von Spannungen an Guardringe beschränkt ist, sondern irgendein Mittel zum Anlegen von Spannungen zum Erhöhen der Spannungsfestigkeit einer Halbleitervorrichtung beinhaltet.
  • Die Halbleitervorrichtung 10 wird weiter beschrieben unter Bezugnahme auf 2, welches eine Draufsicht derselben ist. In 2 behalten jene Komponenten, die gleich denen von 1 sind, die gleichen Bezugszeichen und werden nicht weiter beschrieben. Obwohl in 1 das Hochwiderstandselement 28 durch ein Schaltdiagramm dargestellt ist, ist es weiterhin in 2 in der Draufsicht gezeigt. Es sollte bemerkt werden, dass allgemein Leitungsmuster aus Aluminium, etc. über den Deckflächen der Guardringe 22 und der Kanalstoppregion 29 ausgebildet werden und elektrisch damit verbunden werden zum Stabilisieren von deren Potentialen. Diese Leitungsmuster sind in 2 aus Gründen der besseren Veranschaulichung weggelassen.
  • Das Hochwiderstandselement 28 der vorliegenden Ausführungsform ist ein einzelner Spiralstreifen aus Polysilizium, welcher an einem Ende mit dem Randabschnitt 34 verbunden ist und an dem anderen Ende mit der Emitterelektrode 30 verbunden ist, wie in 2 gezeigt. Spezieller ist das Hochwiderstandselement 28 über einen Kontakt 33 mit der Kanalstoppregion 29 des Randabschnitts 34 verbunden und über Kontakte 35 mit den Guardringen 22 verbunden. Zum besseren Verständnis der Strukturen des Kontaktes 33 und der Kontakte 35 wird es hilfreich sein, sich der 3 zuzuwenden, welche eine vergrößerte Querschnittsansicht eines Abschnitts der Halbleitervorrichtung ist. Ein Leitungsmuster 42 aus Aluminium, etc. bedeckt die Kanalstoppregion 29 und ist über den Kontakt 33 elektrisch mit ihr verbunden zum Stabilisieren des Potentials der Region. In gleicher Weise bedecken Leitungsmuster 40 aus Aluminium, etc. ihre entsprechenden Guardringe und sind über die entsprechenden Kontakte 35 elektrisch mit ihnen verbunden zum Stabilisieren der Potentiale der Guardringe. Obwohl in 2 das Hochwiderstandselement 28 über die Leitungsmuster 40 und 42 elektrisch mit den Guardringen 22 bzw. der Kanalstoppregion 29 verbunden ist, kann genauso das Element 28 direkt mit diesen Komponenten verbunden sein. Es sollte bemerkt werden, dass der in 2 gezeigte Kontakt 37 zwischen das Hochwiderstandselement 28 und die Emitterelektrode 30 geschaltet ist.
  • Dies vervollständigt die Beschreibung des Aufbaus der Halbleitervorrichtung 10 der vorliegenden Ausführungsform. Wie oben beschrieben, wird bei der Halbleitervorrichtung der vorliegenden Ausführungsform eine von der Spannung an der Kollektorelektrode 16 abgeleitete Spannung durch die Widerstandselemente des Hochwiderstandselementes 28 unterteilt zum Erzeugen einer Mehrzahl von Spannungen, welche dann an die Guardringe 22 so angelegt werden, dass die äußeren Guardringe 22 eine höhere Spannung empfangen als die inneren Guardringe 22. Dies verursacht die Ausdehnung der Verarmungsschicht, die in der Vorrichtungsregion 12 der Halbleiterschicht 18 aus gebildet wird, zu den Außenseiten der Guardringe hin (bzw. zu den äußeren Guardringen hin), was in einer verbesserten Gleichförmigkeit der elektrischen Feldstärke in der Halbleiterschicht 18 resultiert und in einer erhöhten Spannungsfestigkeit der Vorrichtung resultiert.
  • Weiterhin können die an die Guardringe 22 angelegten Spannungen durch Variieren des Widerstandswertes und des Unterteilungsverhältnisses des Hochwiderstandselements 28 (welches als ein Spannungsteiler dient) eingestellt werden. (Die an die Guardringe 22 angelegten Spannungen oder Potentiale werden hier im Folgenden als ”Mittelpunktspotentiale” bzw. ”Mittelpotentiale” bezeichnet, da sie zwischen dem Potential der Kollektorelektrode 16 und jenem der Emitterelektrode 30 liegen.) Der Wert des Hochwiderstandselementes 28 kann so eingestellt werden, dass die in der Vorrichtungsregion 12 ausgebildete Verarmungsschicht sich zu den Außenseiten der Guardringe 22 hin (bzw. zu den äußeren Guardringen 22 hin) erstreckt und geeignete Mittelpotentiale können an die Guardringe 22 angelegt werden zum Gleichförmigmachen des elektrischen Feldes in der Spannungsfestigkeitserhöhungsregion. Dies vergrößert die Durchschlagsfestigkeit bzw. Spannungsfestig keit der Halbleitervorrichtung 10 und beseitigt die Notwendigkeit zum Vergrößern der Fläche der Spannungsfestigkeitserhöhungsregion 14 für eine Erhöhung der Durchschlagsfestigkeit.
  • Das Hochwiderstandselement 28 ist relativ lang, da es einen Spiralaufbau hat, wie oben unter Bezugnahme auf 2 beschrieben wurde. Deshalb kann das Hochwiderstandselement 28 aus einem Material mit einem niedrigen spezifischen Widerstand hergestellt werden, was bedeutet, dass es möglich ist, die Verunreinigungskonzentration des Polysiliziummaterials, welches zum Ausbilden des Elementes verwendet wird, zu vergrößern. Dies reduziert Variationen in dem Widerstand des Hochwiderstandselementes 28, was genaue und stabile Spannungen, die den Guardringen 22 zugeführt werden, gestattet. Da das Hochwiderstandselement 28 eine Spiralgestalt aufweist, kann weiterhin jeder Guardring 22 an irgendeiner gewünschten Position daran angeschlossen werden, was somit die Einstellung der Spannung an dem Guardring über einen weiten Bereich gestattet.
  • Obwohl bei der vorliegenden Ausführungsform das Hochwiderstandselement 28, wie in 2 gezeigt, eine Spiralgestalt aufweist, kann es bei anderen Ausführungsformen eine unterschiedliche Gestalt aufweisen. Beispielsweise kann das Hochwiderstandselement 28 einen Aufbau gleich jenem haben, wie er in 4 oder 5 gezeigt ist. Die Widerstandselemente 50, die in 4 gezeigt sind, sind lineare Streifen, welche zwischen die Emitterelektrode 30 und den Randabschnitt 34 der Halbleiterschicht geschaltet sind. Die Guardringe 22 und die Kontakte 52 sind so zwischen der Emitterelektrode 30 und dem Randabschnitt 34 ausgebildet, dass die Länge jedes Widerstandselementes 50 in gleiche Teile unterteilt ist. Als ein Ergebnis nehmen die an die Guardringe 22 angelegten Spannungen als eine Funktion des Abstandes von dem Randabschnitt 34 linear ab, was das elektrische Feld in der Halbleiterschicht gleichförmig macht. Weiterhin können geeignete Spannungen an die Guardringe 22 angelegt werden zum Erhöhen der Durchschlagsfestigkeit der Halbleitervorrichtung. Dies erlaubt eine Verringerung der Fläche der Durchschlagsfestigkeitserhöhungsregion 14 bzw. Spannungsfestigkeitserhöhungsregion 14.
  • Die Widerstandselemente 60, die in 5 gezeigt sind, sind gestufte Streifen (bzw. Zickzackstreifen), welche zwischen die Emitterelektrode 30 und den Randabschnitt 34 geschaltet sind. Der Aufbau jedes Widerstandselements 60 ist dergestalt, dass die an die Guardringe 22 angelegten Spannungen als eine Funktion des Abstands von dem Randabschnitt 34 linear abnehmen. Da jedes Widerstandselement 60 einen Stufenaufbau (oder Zickzackaufbau) aufweist, ist es länger als die Widerstandselemente 50 von 5. Dies bedeutet, dass die Widerstandselemente 60 aus einem Polysilizium mit einem verhältnismäßig niedrigen spezifischen Widerstand hergestellt sein können zum Stabilisieren der an die Guardringe 22 angelegten Spannungen.
  • Obwohl bei der vorliegenden Ausführungsform das Hochwiderstandselement 28 (einschließlich der Widerstandselemente 25 bis 27) über die Kontakte 35 elektrisch mit den Guardringen 22 verbunden ist, ist die vorliegende Erfindung nicht auf diese spezielle Anordnung beschränkt. In anderen Ausführungsformen können beispielsweise die Widerstandselemente (25 bis 27) an die Guardringe über Kondensatoren 24 angeschlossen sein, wie in 6 gezeigt. Diese Anordnung gewährleistet ebenfalls, dass die äußeren Guardringe 22 eine höhere Spannung empfangen wie die inneren Guardringe 22, was in den gleichen Vorteilen resultiert, die oben in Zusammenhang mit der vorliegenden Ausführungsform beschrieben wurden. Es sollte weiterhin bemerkt werden, dass die Widerstandselemente (25 bis 27) mit den Guardringen 22 über parasitäre Kapazitäten anstelle der Kondensatoren 24 verbunden sein können, welche um die Kontakte herum ausgebildet sind.
  • Somit können die Gestalt und die Position des Hochwiderstandselementes 28 und des Materials, aus dem es gefertigt ist, in verschiedener Weise geändert werden ohne von dem Gedanken der vorliegenden Erfindung abzuweichen. Eine andere Abwandlung der vorliegenden Ausführungsform wird unter Bezugnahme auf 7 beschrieben. 7 ist eine Querschnittsansicht entlang einer Linie A-A in 4. Bei dieser Abwandlung beinhaltet das Hochwiderstandselement 28 eine Mehrzahl von sich abwechselnden N-Typ-Halbleiterregionen 54 und P-Typ-Halbleiterregionen 56, welche in der Längsrichtung des Elementes 28 angeordnet sind. Die N-Typ-Halbleiterregionen 54 und die P-Typ-Halbleiterregionen 56 bilden Dioden mit einer verhältnismäßig niedrigen Durchbruchsspannung. Der Rasterabstand oder die Stufung oder die Durchbruchsspannung dieser Dioden kann zum Einstellen der an die Guardringe 22 angelegten Spannungen verändert werden. Dies bedeutet, da das Hochwiderstandselement 28 diese Dioden beinhaltet, können die an die Guardringe 22 angelegten Spannungen eingestellt werden durch Variieren des Rasterabstandes der Dioden sowie durch Variieren der Länge des Elementes 28 (wie oben beschrieben), d. h. die Spannungen können über einen weiten Bereich variiert werden.
  • Obwohl bei der vorliegenden Ausführungsform das Hochwiderstandselement 28 eine Spannung von dem Randabschnitt 34 entgegennimmt, ist es möglich, dass in anderen Ausführungsformen das Hochwiderstandselement 28 mit einer externen Spannungsversorgung verbunden ist.
  • Zweite Ausführungsform
  • Eine zweite Ausführungsform der vorliegenden Erfindung bezieht sich auf eine Halbleitervorrichtung mit einem lateralen MOSFET (eine Leistungsvorrichtung) darin. Diese Ausführungsform wird unter Bezugnahme auf 8 bis 11 im Detail beschrieben. 8 ist eine Querschnittsansicht mit einer teilweise schematischen Darstellung, welche eine Halbleitervorrichtung 70 der vorliegenden Ausführungsform zeigt. Diese Halbleitervorrichtung 70, welche einen lateralen MOSFET beinhaltet, ist aus einem Halbleitersubstrat ausgebildet und beinhaltet eine Halbleiterschicht 72. Die Halbleiterschicht 72 ist eine n–-Schicht und hat in ihrer Oberfläche eine darin ausgebildete n+-Drain 74. Eine Drainelektrode 76 aus Aluminium, etc. bedeckt die Drain 74 und ist in elektrischem Kontakt zu ihr. Weiterhin ist eine p-Basisregion 80 in der Oberfläche der Halbleiterschicht 72 ausgebildet und von der n+-Drain 74 beabstandet. In der Oberfläche der p-Basisregion 80 sind eine n+-Source 91 und eine p+-Region 93 ausgebildet und eine geerdete Sourceelektrode 78 aus Aluminium, etc. bedeckt die Source 91 und die p+-Region 93 und ist in elektrischem Kontakt zu ihnen.
  • Eine Isolationsschicht 84 ist auf der Oberfläche des Halbleitersubstrates zwischen der Sourceelektrode 78 (oder der n+-Source 91) und der Drainelektrode 76 (oder der n+-Drain 74) ausgebildet. Es sollte bemerkt werden, dass, obwohl die Isolationsschicht 84 aus einer Mehrzahl von Isolationsfilmschichten zusammengesetzt ist, diese Schichten in 8 aus Gründen einer besseren Darstellung nicht gezeigt sind. Eine Gateelektrode 82 aus Polysilizium ist in der Isolationsschicht 84 über der p-Basisregion 80 ausgebildet. Die Gateelektrode 82 ist mit einem Gateanschluss 100 über eine Gatezuleitung (einen Gatedraht) 81 verbunden und empfängt ein Gateansteuersignal von dem Gateanschluss 100. Wenn ein Gateansteuersignal zum Anschalten des MOSFET an die Gateelektrode 82 angelegt wird, wird in dem Oberflächenabschnitt der p-Basisregion 80, welcher der Gateelektrode 82 gegenüberliegt, ein Kanal ausgebildet.
  • Da laterale MOSFETs eine hohe Durchschlagsfestigkeit aufweisen müssen, beinhaltet die Halbleitervorrichtung 70 der vorliegenden Ausführungsform weiterhin eine Mehrzahl von Intra-Isolationsschicht-Elektroden 86, welche in der Isolationsschicht 84 ausgebildet sind. Die Intra-Isolationsschicht-Elektroden 86 sind aus dem gleichen Polysiliziummaterial gefertigt wie die Gateelektrode 82. Solche Elektroden werden manchmal als ”Feldplatten” bezeichnet. Die Intra-Isolationsschicht-Elektroden 86 dienen zur Verringerung des elektrischen Feldes in der Halbleiterschicht 72 des lateralen MOSFET, was bekannt ist. Die Halbleitervorrichtung 70 der vorliegenden Ausführungsform beinhaltet ebenfalls ein Hochwiderstandselement 98, welches an einem Ende mit der Drainelektrode 76 verbunden ist und an dem anderen Ende mit der Sourceelektrode 78 verbunden ist. Das Hochwiderstandselement 98 ist elektrisch in eine Mehrzahl von Abschnitten oder Widerstandselementen unterteilt. Speziell besteht in diesem Beispiel das Hochwiderstandselement 98 aus Widerstandselementen 90, 92, 94 und 96, welche in Reihe geschaltet sind. Ein Ende des Widerstandselementes 90 ist mit der Drainelektrode 76 verbunden und das andere Ende des Widerstandselementes 90 ist mit dem einen Ende des Widerstandselementes 92 verbunden. Das andere Ende des Widerstandselementes 92 ist mit dem einen Ende des Widerstandselementes 94 verbunden. Das andere Ende des Widerstandselementes 94 ist mit dem einen Ende des Widerstandselementes 96 verbunden und das andere Ende des Widerstandselementes 96 ist mit der Sourceelektrode 78 verbunden. Jedes Widertandselement ist mit einer entsprechenden Intra-Isolationsschicht-Elektrode 86 verbunden. Speziell ist das Widerstandselement, welches der Drainelektrode 76 am nächsten gelegen ist, mit der Intra-Isolationsschicht-Elektrode 86 verbunden, welches der Drainelektrode 76 am nächsten gelegen ist, das Widerstandselement, welches der Drainelektrode 76 am zweitnächsten gelegen ist, ist mit der Intra-Isolationsschicht-Elektrode 86 verbunden, welche der Drainelektrode 76 am zweitnächsten ist, und so weiter.
  • Die Halbleitervorrichtung 70 wird weiter mit Bezugnahme auf 9 beschrieben, welches eine Draufsicht auf dieselbe ist. In 9 behalten jene Komponenten, die gleich zu denen von 8 sind, die gleichen Bezugszeichen und werden nicht weiter beschrieben. Es wird bemerkt, dass die oben beschriebene 8 eine Querschnittsansicht entlang der Linie B-B von 9 ist. Obwohl in 8 das Hochwiderstandselement 98 durch ein Schaltungsdiagramm dargestellt ist, ist es weiterhin in 9 in der Draufsicht gezeigt. In dem lateralen MOSFET von 8 sind die Intra-Isolationsschicht-Elektroden 86, die Gateelektrode 82 und die Sourceelektrode 78 konzentrisch um die Drainelektrode 76 herum angeordnet, wie in 9 gezeigt.
  • Das Hochwiderstandselement 98 der vorliegenden Ausführungsform ist ein einzelner Spiralstreifen aus Polysilizium, welcher an einem Ende mit der Sourceelektrode 78 verbunden ist und an dem anderen Ende mit der Drainelektrode 76 verbunden ist, wie in 9 gezeigt. Spezieller ist das Hochwiderstandselement 98 über einen Kontakt 99 mit der Sourceelektrode 78 verbunden und über Kontakte 97 mit den Intra-Isolationsschicht-Elektroden 86 verbunden. Zum besseren Verständnis der Strukturen des Kontaktes 99 und der Kontakte 97 ist es hilfreich, die 10 zu be trachten, welche eine vergrößerte Querschnittsansicht eines Abschnitts der Halbleitervorrichtung ist. Es sollte bemerkt werden, dass der Kontakt 95 zwischen das Hochwiderstandselement 98 und die Drainelektrode 76 geschaltet ist.
  • Bei der Halbleitervorrichtung 70, die so aufgebaut ist, wie es oben beschrieben wurde, wird die an die Drainelektrode 76 angelegte Spannung durch das Hochwiderstandselement 98 unterteilt zum Erzeugen einer Mehrzahl von unterschiedlichen Spannungen, welche dann an die Intra-Isolationsschicht-Elektroden 86 angelegt werden. Spezieller haben jene Intra-Isolationsschicht-Elektroden 86, welche näher zu der Drainelektrode 76 gelegen sind, eine höhere an sie angelegte Spannung. Dies bewirkt, dass eine Spannung an die Halbleiterschicht 72 unter der Isolationsschicht 84 so angelegt ist, dass sich die um die Gateelektrode 82 herum ausgebildete Verarmungsschicht ausdehnt, was in einer erhöhten Durchschlagsfestigkeit der Halbleitervorrichtung 70 resultiert.
  • Die laterale Leistungsvorrichtung (nämlich der laterale MOSFET) der vorliegenden Ausführungsform basiert auf derselben Technik, wie sie oben in Zusammenhang mit der ersten Ausführungsform beschrieben wurde. Deshalb können wie bei der ersten Ausführungsform der Aufbau des Hochwiderstandselementes 98 und das Material desselben verändert werden, ohne von dem Gedanken (dem Umfang) der vorliegenden Erfindung abzuweichen. Obwohl das Hochwiderstandselement 98 dergestalt beschrieben wurde, dass es zum Empfang einer Spannung an die Drainelektrode 76 angeschlossen ist, ist es weiterhin möglich, dass es stattdessen eine Spannung auf andere Weise empfängt.
  • Obwohl bei der vorliegenden Ausführungsform das Hochwiderstandselement 98 elektrisch direkt mit den Intra-Isolationsschicht-Elektroden 86 verbunden ist, ist es selbstverständlich, dass die vorliegende Erfindung nicht auf diese spezielle Anordnung beschränkt ist. Bei anderen Ausführungsformen kann beispielsweise das Hochwiderstandselement 98 mit den Intra-Isolationsschicht-Elektroden 86 über Kondensatoren 88 verbunden sein, wie in 11 gezeigt, mit derselben Wirkung.
  • Dritte Ausführungsform
  • Eine dritte Ausführungsform der vorliegenden Erfindung bezieht sich auf eine Halbleitervorrichtung, welche Mittel zum Verringern des elektrischen Feldes in ihrer Halbleiterschicht beinhaltet. Diese Ausführungsform wird unter Bezugnahme auf 12 beschrieben. 12 ist eine Querschnittsansicht mit einer schematischen Teildarstellung, welche eine Halbleitervorrichtung 110 der vorliegenden Ausführungsform zeigt. Diese Halbleitervorrichtung 110 unterscheidet sich von der Halbleitervorrichtung 70 der zweiten Ausführungsform, die in 8 gezeigt ist, in folgender Hinsicht.
  • Die Halbleitervorrichtung 110 beinhaltet eine vergrabene Isolationsschicht 112, welche innerhalb der Halbleiterschicht 72 und beabstandet von den Deck- und Bodenflächen der Halbleiterschicht 72 ausgebildet ist. Die vergrabene Isolationsschicht 112 weist eine Mehrzahl von Intra-Isolationsschicht-Elektroden 114 auf, die darin ausgebildet sind. Die Halbleitervorrichtung beinhaltet ebenfalls ein Widerstandselement 120, welches kapazitiv an ein Ende der Drain 74 und an das andere Ende der p-Basisregion 80 angekoppelt ist, wie entsprechend durch einen Kondensator 116 bzw. einen Kondensator 118 (welche mit den entsprechenden Enden des Elementes 120 verbunden sind) in 12 dargestellt ist. Das Widerstandselement 120 ist in eine Mehrzahl von Abschnitten oder Widerstandselementen unterteilt zum Liefern der gewünschten Spannungen. Speziell besteht das Widerstandselement 120 aus in Reihe geschalteten Widerstandselementen 122, 124, 126 und 128. Jede Intra-Isolationsschicht-Elektrode 114 ist mit einem entsprechenden der Widerstandselemente 122, 124, 126 und 128 (oder einem entsprechenden Anschlusspunkt zwischen ihnen) verbunden. Speziell ist die Intra-Isolationsschicht-Elektrode 114, welche der Drain 74 am nächsten gelegen ist, mit dem Widerstandselement (122) verbunden, welches der Drain 74 am nächsten gelegen ist, die Intra-Isolationsschicht-Elektrode 114, welche der Drain 74 am zweitnächsten gelegen ist, ist mit dem Widerstandselement (124) verbunden, welches der Drain 74 am zweitnächsten gelegen ist, und so weiter. Mit dieser Anordnung wird die an die Drainelektrode 76 angelegte Spannung durch diese Widerstandselemente so unterteilt, dass näher zu der Drain 74 gelegene Intra-Isolationssschicht-Elektroden 114 eine höhere an sie angelegte Spannung aufweisen.
  • Mit Ausnahme dieser Merkmale ist die dritte Ausführungsform im wesentlichen ähnlich zu der zweiten Ausführungsform und deshalb wird sie nicht weiter beschrieben. Es sollte bemerkt werden, dass in 12 jene Komponenten, die gleich denen von 8 sind, die gleichen Bezugszeichen behalten.
  • Somit wachsen gemäß der vorliegenden Ausführungsform die an die Intra-Isolationsschicht-Elektroden 114 zwischen der Gateelektrode 82 und der Drainelektrode 76 angelegten Spannungen allmählich (insbesondere stufenweise) an, je näher die Intra-Isolationsschicht-Elektroden 114 zu der Drainelektrode 76 gele gen sind. Dadurch wird das elektrische Feld in der Halbleiterschicht 72 verringert.
  • Die Halbleitervorrichtung der vorliegenden Ausführungsform, die in 12 gezeigt ist, unterscheidet sich von jener der zweiten Ausführungsform, die in 8 gezeigt ist, darin, dass sie zusätzlich die Intra-Isolationsschicht-Elektroden 114 etc. beinhaltet, wie es oben beschrieben wurde. Dies bedeutet, die Halbleitervorrichtung der vorliegenden Ausführungsform beinhaltet ebenfalls die Intra-Isolationsschicht-Elektroden 86 die in Zusammenhang mit der zweiten Ausführungsform beschrieben wurden. Bei einer Abwandlung dieser Halbleitervorrichtung können jedoch die Intra-Isolationsschicht-Elektroden 86 weggelassen werden, während dennoch die Vorteile der vorliegenden Ausführungsform beibehalten werden. Obwohl bei der vorliegenden Ausführungsform das Widerstandselement 120 kapazitiv an die Drain 74, etc. angekoppelt ist, ist es selbstverständlich, dass die vorliegende Erfindung nicht auf diese spezielle Anordnung begrenzt ist. Beispielsweise können Halbleitervorrichtungen anderer Ausführungsformen einen Aufbau wie jenen haben, der in 13 gezeigt ist. Speziell ist in 13 ein Widerstandselement 134 mit der Drainelektrode 76 über einen Leiter 136 verbunden und mit der Sourceelektrode 78 über einen Leiter 138 verbunden. Dies resultiert in den gleichen Vorteilen, wie sie oben beschrieben wurden.
  • Somit ist in 13 das Widerstandselement 134 direkt (d. h. nicht kapazitiv) an die Drain- und Sourceelektroden über die Leiter angekoppelt bzw. angeschlossen. In solch einem Fall ist der Widerstand des Widerstandselementes 134 typischerweise ungefähr 600 MΩ, jedoch ist er nicht hierauf beschränkt. In 13 bezeichnet das Bezugszeichen 130 eine vergrabene Isolationsschicht und das Bezugszeichen 132 bezeichnet eine Mehrzahl von Intra-Isolationsschicht-Elektroden, die innerhalb der vergrabenen Isolationsschicht 130 ausgebildet sind. In dem Falle der Halbleitervorrichtung von 12, bei der das Widerstandselement 120 kapazitiv an die Drain, etc. angekoppelt war, ist andererseits der Widerstand des Widerstandselementes 120 typischerweise ungefähr 1 kΩ, jedoch ist er nicht hierauf beschränkt.
  • Vierte Ausführungsform
  • Eine vierte Ausführungsform der vorliegenden Erfindung bezieht sich auf eine Halbleitervorrichtung, welche sich von jenen der vorhergehenden Ausführungsformen im wesentlichen darin unterscheidet, dass sie zusätzlich eine Kurzschlussschutzfähigkeit aufweist unter Verwendung eines Hochwiderstandselementes, welches ähnlich oder gleich jenen ist, die kennzeichnend für die vorhergehenden Ausführungsformen waren. Diese Halbleitervorrichtung 210 wird unter Bezugnahme auf 14 bis 27 im Detail beschrieben. Die Halbleitervorrichtung 210 hat die gleichen Merkmale wie die Halbleitervorrichtungen der vorhergehenden Ausführungsformen und ist weiterhin gekennzeichnet durch ihre speziellen Mittel zum Steuern der Gateelektrode. Die Halbleitervorrichtung 210 ist dergestalt gezeigt, dass sie einen vertikalen IGBT beinhaltet, obwohl die vorliegende Ausführungsform auf jede geeignete Art von Leistungsvorrichtung, die eine Gateelektrode aufweist, angewendet werden kann. Wie in 14 gezeigt ist die Halbleitervorrichtung 210 der vorliegenden Ausführungsform im wesentlichen gleich oder ähnlich jener der ersten Ausführungsform mit der Ausnahme, dass sie eine Kurzschlussschutzschaltung 501 beinhaltet. Die folgende Beschreibung ist hauptsächlich auf diese Kurzschlussschutzschaltung 501 gerichtet. Die Halbleitervorrichtung 210 beinhaltet ebenfalls eine Halbleiterschicht 218, Gateisolationsschichten 215, Gateelektroden 220, Isolationsschichten 223, eine p-Basisschicht 219, n+-Emitterschichten 221, eine Emitterelektrode 230, eine Kollektorelektrode 216, eine p+-Kollektorschicht 217, eine n+-Kanalstoppregion 229 eines Randabschnitts 234, Guardringe 222, Hochwiderstandselemente 530 und 532, eine Gatezuleitung 231 bzw. einen Gatedraht 231 und einen Gateanschluss (oder Gate-Bondanschluss) 232.
  • Die Kurzschlussschutzschaltung 501 beinhaltet einen Gatewiderstand 505, welcher zwischen den Gateanschluss 232 und die Gatezuleitung 231 geschaltet ist, eine Verzögerungsschaltung 510, eine Kurzschlusserfassungsschaltung 520 und eine Abschaltschaltung 550. Die Halbleitervorrichtung 210 beinhaltet ebenfalls Hochwiderstandselemente 530 und 532, die ähnlich oder gleich dem Hochwiderstandselement 28 sind, welches in Zusammenhang mit der ersten Ausführungsform beschrieben wurde. Diese Widerstandselemente bilden eine Kollektor-Emitter-Spannungserfassungsschaltung 528 (welche als ein Pegelumsetzer oder Spannungsteiler dient), welche durch die Kurzschlussschutzschaltung 501 verwendet wird.
  • Die Verzögerungsschaltung 510 empfängt das Gateansteuersignal, welches dem Gateanschluss 232 eingegeben wird, und gibt es nach einer vorbestimmten Zeitverzögerung (später beschrieben) aus. Die Verzögerungsschaltung 510 ist über eine Kombination von zwei NICHT-Schaltungen (oder Invertern), einen Widerstand und einen Kondensator (siehe 14) realisiert, wie es bekannt ist. Die Ausgabe der Verzögerungsschaltung 501 wird an einen Eingang der Kurzschlusserfassungsschaltung 520 angelegt. Die Kollektor-Emitter-Spannungserfassungsschaltung 528 gibt ein Signal aus, welches proportional zu der Kollektor-Emitter-Spannung des IGBT ist. Speziell ist die Kollektor-Emitterspannungserfassungsschaltung 528 ein Spannungsteiler, welcher die in Reihe geschalteten Hochwiderstandselemente 530 und 532 beinhaltet, die zwischen die Emitterelektrode 230 und die Kanalstoppregion 229 des Randabschnitts 234 geschaltet sind. Er unterteilt die Kollektor-Emitter-Spannung zum Erzeugen einer geeigneten Ausgangsspannung (oder Erfassungsspannung), welche proportional zu der Kollektor-Emitter-Spannung ist.
  • Das Spannungsteilerverhältnis der Kollektor-Emitter-Spannungserfassungsschaltung 528 (ein Spannungsteiler) muss so beschaffen sein, dass deren Ausgangsspannung den logischen Pegeln der Signale in der Kurzschlussschutzschaltung entspricht. Speziell ist beispielsweise die Kollektor-Emitter-Spannungserfassungsschaltung 528 so ausgelegt, dass sie eine Spannung von 15 V (ungefähr gleich dem Gateansteuersignal) ausgibt, wenn eine Hochspannung von 600 V an den in Reihe geschalteten Hochwiderstandselementen 530 und 532 anliegt.
  • Die Ausgabe der Kollektor-Emitter-Spannungserfassungsschaltung 528 wird dem anderen Eingang der Kurzschlusserfassungsschaltung 520 zugeführt. Die Kurzschlusserfassungsschaltung 520 nimmt das Ausgangssignal der Verzögerungsschaltung 510 und das Ausgangssignal der Kollektor-Emitter-Spannungserfassungsschaltung 528 entgegen und gibt, basierend auf den Pegeln dieser Signale ein Steuersignal aus, das anzeigt, ob die Lastschaltung, die mit dem IGBT verbunden ist, kurzgeschlossen ist oder nicht.
  • Spezieller gibt die Kurzschlusserfassungsschaltung 520 ein Signal eines hohen Pegels aus, wenn die Ausgabe der Verzögerungsschaltung 510 und die Ausgabe der Kollektor-Emitter-Spannungserfassungsschaltung 528 auf einem hohen Pegel sind. (Es sollte bemerkt werden, dass die Ausgabe der Verzögerungsschaltung 510 ein verzögertes Gateansteuersignal ist und die Ausgabe der Kollektor-Emitter-Spannungserfassungsschaltung 528 ein Signal ist, das proportional zu der Kollektor-Emitter-Spannung ist und von dieser abgeleitet ist.) Somit ist die Kurzschlusserfassungsschaltung 520 eine UND-Logikschaltung mit zwei Eingängen und sie ist realisiert durch Verwenden einer NICHT-Schaltung 540 und einer NAND-Schaltung 541. In Abhängigkeit von der Ausgabe der Kurzschlusserfassungsschaltung 520 verbindet die Abschaltschaltung 550 die Gatezuleitung 231 (oder die Gateelektroden 220) mit der Emitterelektrode 230 oder tut dies nicht. Dadurch wird der IGBT an- und abgeschaltet. Bei diesem Beispiel enthält die Abschaltschaltung 550 einen N-Typ-MOS-Transistor. Wenn die Ausgabe der Kurzschlusserfassungsschaltung 520 sich auf einem hohen Pegel befindet, verbindet die Abschaltschaltung 550 die Gatezuleitung 231 (oder die Gateelektroden 220) mit der Emitterelektrode 230. Dies macht das Potential der Gateelektroden 220 gleich dem Potential der Emitterelektrode 230 (d. h. 0 V).
  • Der Gatewiderstand 505, der zwischen den Gateanschluss 232 und die Gatezuleitung 231 (oder die Gateelektroden 220) geschaltet ist, dient zur Verhinderung des Abfallens des Signalpegels an dem Gateanschluss 232, d. h. an dem Eingang der Verzögerungsschaltung 510, auf einen niedrigen Pegel, wenn die Gatespannung durch die Abschaltschaltung 550 auf 0 V heruntergezogen wird.
  • Der Betrieb der Halbleitervorrichtung 210 der vorliegenden Ausführungsform wird nun beschrieben. Das Gateansteuersignal an dem Gateanschluss 232 wird den Gateelektroden 220 über den Gatewiderstand 505 zugeführt. Das gleiche Gateansteuersignal wird ebenfalls der Verzögerungsschaltung 510 eingegeben. Die Verzögerungsschaltung 510 gibt das empfangene Gateansteuersignal an die NAND-Schaltung 541 nach einer vorbestimmten Zeitverzögerung aus.
  • Die NAND-Schaltung 541 empfängt das verzögerte Gateansteuersignal von der Verzögerungsschaltung 510 und gibt ein Signal eines niedrigen Pegels (0) an die NICHT-Schaltung 540 aus, falls sowohl das verzögerte Gateansteuersignal und das von dem Randabschnitt 234 empfangene Signal auf einem hohen Pegel sind. Die NICHT-Schaltung 540 wandelt das Signal eines niedrigen Pegels in ein Signal eines hohen Pegels um und gibt es an die Abschaltschaltung 550 aus. Dadurch wird die Abschaltschaltung 550 angeschaltet. Als ein Ergebnis werden die Gateelektroden 220 (oder die Gatezuleitung 231) mit Masse verbunden, wodurch ein Anschalten des IGBT verhindert wird.
  • Es sollte bemerkt werden, dass, wenn eine Spannung, die hoch genug ist zum Anschalten der Leistungsvorrichtung (d. h. des IGBT) dem Gate der Vorrichtung zugeführt wird, dies als ein Signal eines hohen Pegels (oder logisch hohen Pegels) durch die NAND-Schaltung 541 interpretiert wird. Dies bedeutet, dass Gateansteuersignal zum Anschalten des IGBT wird als ein hoher Pegel interpretiert. Weiterhin ist die Kollektor-Emitter-Spannungserfassungsschaltung 528 so ausgelegt, dass sie solch eine Spannung (z. B. 15 V) ausgibt, wenn eine Hochspannung von z. B. einigen Hundert Volt an der n+-Kanalstoppregion 229 des Randabschnittes 234 anliegt (d. h. zwischen dem Kollektor und dem Emitter der Vorrichtung anliegt). Die Kurzschlusserfassungsschaltung 520 gibt ein Signal zum Anschalten der Abschaltschaltung 550 (N-Typ-MOS-Transistor) aus und verbindet dadurch die Gatezuleitung 231 (oder die Gateelektroden 220) mit Masse, wenn beide Eingänge der NAND-Schaltung 541 auf einem hohen Pegel sind, d. h. wenn sowohl die Spannung des verzögerten Gateansteuersignals (das von der Verzögerungsschaltung 510 ausgegeben wird) als auch die Kollektor-Emitter-Spannung hoch sind. Auf diese Weise schützen die Kurzschlusserfassungsschaltung 520 und die Abschaltschaltung 550 zusammen den IGBT, wenn die Lastschaltung kurzgeschlossen wird, wie später im Detail beschrieben wird. Dadurch sind die Kurzschlusserfassungsschaltung 520 und die Abschaltschaltung 550 Mittel zum Erden (mit Masse verbinden) der Gatezuleitung 231 (oder der Gateelektroden 220). Es sollte bemerkt werden, dass bei anderen Ausführungsformen andere Mittel zum Schutz des IGBT vor einem Kurzschluss durch Erden seiner Gatezuleitung (oder seines Gates) basierend auf dem Zustand des Gateansteuersignals und der Spannung der Halbleiterschicht verwendet werden können.
  • Die folgende Beschreibung ist auf die optimale Zeitspanne gerichtet, um welche das Gateansteuersignal bevorzugt durch die Verzögerungsschaltung 510 der vorliegenden Ausführungsform verzögert wird. 15 zeigt Signalformen, welche während des Normalbetriebs des IGBT erzeugt werden und durch die in 16 gezeigte Messschaltung gemessen werden. Die Anschaltzeit t1 des IGBT wird zunächst unter Bezugnahme auf 15 beschrieben. In dem Falle, in dem ein weithin verwendeter üblicher IGBT mit einer typischen Lastschaltung verbunden wird, wie in 16 gezeigt, entsteht eine Gleichspannung von einigen Hundert Volt zwischen dem Kollektor und dem Emitter des IGBT, wenn dieser ausgeschaltet wird. (Die Spannung zwischen dem Kollektor und dem Emitter wird hier im Folgenden als die ”Kollektorspannung” bezeichnet und mit Vce bezeichnet.) Wenn dann eine Spannung oder ein Hochpegelsignal von etwa 10 V (typischerweise ungefähr 15 V) zwischen das Gate und den Emitter des IGBT angelegt wird, fließt ein Strom von dem Kollektor zu dem Emitter und der IGBT wird angeschaltet. (Die Spannung zwischen dem Gate und den Emitter wird hier im folgenden als die ”Gatespannung” bezeichnet und mit Vge bezeichnet und der Strom, der von dem Kollektor zu dem Emitter fließt, wird hier im Folgenden als der ”Kollektorstrom” bezeich net und mit Ic bezeichnet.) Wenn dann die Gatespannung auf eine Erdspannung (Masse) von 0 V oder eine negative Spannung von einigen Volt (ein Niedrigpegelsignal) verringert wird, wird der Kollektorstrom abgeschaltet. Die Anschaltzeit t1 ist der Zeitraum von dem Zeitpunkt, wenn die Gatespannung Vge anfängt anzusteigen (ausgehend von 0 V) bis zum Abfall der Kollektorspannung Vce auf ihr Minimum.
  • 17 zeigt Signalformen, die beim in 16 gezeigten Betrieb des IGBT erzeugt werden, nachdem die Last L in der Messschaltung kurzgeschlossen wurde durch Einschalten des Schalters SW. Mit Bezugnahme auf 17 wird im folgenden die Zeit t2 beschrieben, die der IGBT benötigt zum Erleiden einer thermischen Zerstörung oder einer anderen Verschlechterung, nachdem die Lastschaltung kurzgeschlossen wurde. Es werde angenommen, dass die mit dem IGBT verbundene Last zufällig oder aufgrund eines Fehlers, etc. kurzgeschlossen werde. In diesem Fall bleibt die Kollektorspannung Vce hoch, sogar wenn die Gatespannung Vge auf einen hohen Pegel gesetzt ist. In solch einem Fall steigt der Kollektorstrom Ic übermäßig an, was in der thermischen Zerstörung oder einer anderen Verschlechterung (Beschädigung) des IGBT resultiert, wie in 17 gezeigt. Das Symbol t2 repräsentiert den Zeitraum von dem Zeitpunkt, wenn die Gatespannung Vge anfängt anzusteigen (von 0 V an, nachdem die Lastschaltung kurzgeschlossen wurde) bis zu einer thermischen Zerstörung oder einer anderen Schädigung, die der IGBT erleidet als ein Ergebnis einer hohen Kollektorspannung Vce für einen ausgedehnten Zeitraum.
  • Angesichts des Obigen wird der Zeitraum oder die Verzögerung t3, um welchen das Gateansteuersignal durch die Verzögerungsschaltung 510 verzögert wird, so eingestellt, dass er länger als die Anschaltzeit t1 und kürzer als der Zeitraum t2 ist. Diese Verzö gerung t3 wird unter Bezugnahme auf 18 weiter beschrieben. 18 zeigt Signalformen, die beim Betrieb des IGBT der vorliegenden Ausführungsform nach dem Kurzschluss der Lastschaltung erzeugt werden. Da die Verzögerung t3 länger ist als die Anschaltzeit t1, setzt die Abschaltschaltung 550 nicht das Potential der Gatezuleitung 231 (oder der Gateelektroden 220) auf jenes der Emitterelektrode 230 (d. h. 0 V) während des normalen Anschaltbetriebs des IGBT, wie anhand der Signalformen von 18 zu sehen ist. Da andererseits die Verzögerung t3 kürzer ist als der Zeitraum t2, wenn die Lastschaltung der Leistungsvorrichtung kurzgeschlossen ist und als ein Ergebnis der Kollektorstrom IC stark erhöht ist, setzt die Abschaltschaltung 550 das Potential der Gatezuleitung 231 (oder der Gateelektroden 220) gleich jenem der Emitterelektrode 230 (d. h. 0 V) zum Abschalten des IGBT bevor der IGBT eine Verschlechterung (thermische Zerstörung) erleidet. Dadurch wird eine Schädigung des IGBT während des Kurzschlusses verhindert.
  • Es sollte bemerkt werden, dass 19 ein Schaltdiagramm ist, welches die Halbleitervorrichtung 210 der vorliegenden Ausführungsform in einer vereinfachten Weise zeigt.
  • Verschiedene Abwandlungen können an der Kurzschlussschutzschaltung 501 der vorliegenden Ausführungsform durchgeführt werden. Obwohl beispielsweise in der vorliegenden Ausführungsform die Kurzschlusserfassungsschaltung 520 die Spannung von dem Randabschnitt 234 über das Widerstandselement 530 entgegennimmt, erfordert die vorliegende Erfindung lediglich, dass die Kurzschlusserfassungsschaltung 520 eine zu der Kollektorspannung Vce proportionale Spannung entgegennimmt. Obwohl weiterhin in der vorliegenden Ausführungsform die Kurzschlusserfassungsschaltung 520 und die Abschaltschaltung 550 die Gatezuleitung 231 durch Verbinden der Gatezuleitung 231 mit der Emitterelektrode 230 auf Masse legen, ist es selbstverständlich, dass in anderen Ausführungsformen andere Verfahren verwendet werden können zum Erden (auf Masse legen) der Gatezuleitung 231.
  • Weiterhin können die Verzögerungsschaltung 510, die Kurzschlusserfassungsschaltung 520, etc. in der Kurzschlussschutzschaltung 501 durch eine Spannung von einem zugewiesenen Spannungsversorgungsanschluss versorgt werden. Alternativ können sie durch eine Gateansteuerspannung von dem Gateanschluss 232 oder eine Spannungsausgabe von dem Spannungsteiler (528), der aus den Hochwiderstandselementen 530 und 532 besteht, versorgt werden. Dies beseitigt die Notwendigkeit eines Spannungsversorgungs-Bondpad (Spannungsversorgungs-Bondanschlussfläche), was die Verringerung der Größe der Halbleitervorrichtung erlaubt im Vergleich zu dem Fall, wenn eine eigene (zugewiesene) Spannungsversorgungsquelle für die Kurzschlussschutzschaltung 501 verwendet wird.
  • Die technische Idee der vorliegenden Ausführungsform kann beispielsweise angewendet werden auf laterale Leistungsvorrichtungen, bei denen ein Gate, eine Source und eine Drain in der Oberfläche der Halbleiterschicht ausgebildet sind. 20 zeigt solch eine Leistungsvorrichtung. Speziell zeigt 20 eine Abwandlung der Halbleitervorrichtung der zweiten Ausführungsform, bei der diese zusätzlich eine Kurzschlussschutzeigenschaft aufweist unter Verwendung eines Hochwiderstandselementes ähnlich oder gleich jenem, welches charakteristisch für die in 8 gezeigte zweite Ausführungsform ist. Diese Halbleitervorrichtung ist im wesentlichen ähnlich oder gleich jener der zweiten Ausführungsform mit der Ausnahme, dass sie zusätzlich eine Kurzschlussschutzschaltung 501 aufweist, die ähnlich oder gleich zu jener ist, welche oben in Zusammenhang mit der vorliegenden Ausführungsform beschrieben wurde.
  • Die in 20 gezeigte Leistungsvorrichtung beinhaltet eine Halbleiterschicht 272 (eine n–-Schicht), eine n+-Drain 274, eine Drainelektrode 276, eine p-Basisregion 280, eine n+-Source 291, eine p+-Region 293, eine Sourceelektrode 278, eine Isolationsschicht 284, eine Gateelektrode 282, Intra-Isolationsschicht-Elektroden 286, ein Hochwiderstandselement 530, ein Hochwiderstandselement 532, eine Gatezuleitung (Gatedraht) 281 und einen Gateanschluss 283, wie bei der zweiten Ausführungsform. Die Leistungsvorrichtung beinhaltet ebenfalls einen Gatewiderstand 505, welcher zwischen den Gateanschluss 283 und die Gatezuleitung 281 geschaltet ist, eine Verzögerungsschaltung 510, eine Kurzschlusserfassungsschaltung 520, eine Abschaltschaltung 550 und eine Drain-Source-Spannungserfassungsschaltung 598 (welche als ein Pegelumsetzer oder Spannungsteiler dient), die die Hochwiderstandselemente 530 und 532 enthält. Diese Komponenten (einschließlich der Erdungsmittel) sind ähnlich oder gleich den entsprechenden Komponenten, die oben beschrieben wurden, und deshalb werden sie hier nicht beschrieben.
  • Die in Verbindung mit der vorliegenden Ausführungsform beschriebene Kurzschlussschutzmethode kann mit der Durchschlagsfestigkeitserhöhungsmethode, die in Zusammenhang mit der ersten und zweiten Ausführungsform beschrieben wurde, kombiniert werden zum Bereitstellen einer Halbleitervorrichtung mit verbessertem Leistungsvermögen. Speziell kann ein Widerstandselement zum Erhöhen der Spannungsfestigkeit einer Leistungsvorrichtung (wie z. B. das in 1 gezeigte Hochwiderstandselement 28) so ausgelegt werden, dass es ebenfalls als ein Widerstandselement dient, welches zum Schutz der Vorrichtung vor einem Kurzschluss dient (wie z. B. die Widerstandselemente 530 und 532, die in 14 gezeigt sind) und umgekehrt. 21 ist eine Draufsicht auf solch eine Halbleitervorrichtung. In 21 behalten jene Komponenten, die gleich denen in 14 sind, die gleichen Bezugszeichen und werden nicht weiter beschrieben. 21 steht in Beziehung zur 14 in der gleichen Weise wie 2 in Beziehung mit 1 steht. Wie in 21 gezeigt, ist die Kollektor-Emitter-Spannungserfassungsschaltung 528 (welche als ein Pegelumsetzer oder Spannungsteiler dient) ein einzelner Spiralstreifen, der an einem Ende mit der Kanalstoppregion 229 verbunden ist und an dem anderen Ende mit der Emitterelektrode 230 verbunden ist. Die Kurzschlussschutzschaltung 501 ist nahe dem Gateanschluss (oder der Gate-Bondanschlussfläche) 232 ausgebildet, um den Entwurfserfordernissen zu genügen.
  • Die Kollektor-Emitter-Spannungserfassungsschaltung 528 ist an Zwischenpunkten über Kontakte 258 mit den Guardringen 22 verbunden und bildet ein Widerstandselement entsprechend dem in 1 gezeigten Hochwiderstandselement 28. Damit kann die Kollektor-Emitter-Spannungserfassungsschaltung 528 als ein Spannungsteiler dienen und beinhaltet die Widerstandselemente 530 und 532, wie in 14 gezeigt. Der Verbindungspunkt zwischen den Widerstandselementen 530 und 532 ist mit einem Eingang der Kurzschlusserfassungsschaltung 520 in der Kurzschlussschutzschaltung 501 verbunden. Somit ist die Kollektor-Emitter-Spannungserfassungsschaltung 528 einfach im Aufbau, kann jedoch verwendet werden zum Schutze der Halbleitervorrichtung vor einem Kurzschluss, während gleichzeitig die Durchschlagsfestigkeit erhöht ist.
  • Die Kollektor-Emitter-Spannungserfassungsschaltung 528 in Spiralgestalt (welche ein Hochwiderstandselement ist, das als ein Pegelumsetzer oder Spannungsteiler dient) kann durch Hochwiderstandselemente verschiedener Gestalt ersetzt werden. Beispielsweise kann die Halbleitervorrichtung Hochwiderstandselemente 270 einer Lineargestalt, wie in 22 gezeigt, oder Hochwiderstandselemente 279 einer Stufengestalt, wie in 23 gezeigt, aufweisen. Die Vorteile der Widerstandselemente dieser Gestalten sind die gleichen, die in Zusammenhang mit der ersten Ausführungsform beschrieben wurden. In dem Falle der in 22 und 23 gezeigten Konfigurationen, welche eine Mehrzahl von Hochwiderstandselementen (d. h. Spannungsteilern) beinhalten, können jedem Guardring oder der Kurzschlussfassungsschaltung 520 (für die Erfassung der Kollektorspannung Vce) von diesen Hochwiderstandselementen leicht unterschiedliche Spannungen zugeführt werden. Wenn das Design es erfordert, dass das Potential jedes Guardrings, etc. über seine Oberfläche hinweg gleichförmig ist, kann ein Aluminiumleiter, etc. ausgebildet werden zum Verbinden der Anschlüsse, wie in 24A und 24B gezeigt. 24A ist eine vergrößerte Draufsicht des Abschnitts von 22, der durch die gestrichelte Linie C umschlossen ist. 24B ist eine Querschnittsansicht entlang der gestrichelten Linie D-D von 24A. In 24A und 24B bezeichnen Bezugszeichen 601 und 602 Leitungsmuster (oder Verdrahtungen) aus Aluminium etc., 603 bezeichnet einen Kontakt, welcher ein Hochwiderstandselement mit einem Leitungsmuster verbindet, und 604 bezeichnet einen Kontakt, welcher einen Guardring mit einem Leitungsmuster verbindet.
  • Allgemein ist es in dem Falle von vertikalen Leistungsvorrichtungen wünschenswert, dass in Zusammenhang mit der vorliegenden Ausführungsform beschriebene Komponenten der Kurzschlussschutzschaltung 501 auf einem SOI-Aufbau ausgebildet werden. Weiterhin ist es vorteilhaft, dass die Kurzschlussschutzschaltung 501 auf einem unterschiedlichen Chip ausgebildet wird wie die Leistungsvorrichtung zum Erleichtern der Einstellung der Zeitkonstante, etc. der Verzögerungsschaltung 510.
  • Beispielsweise können die Verzögerungsschaltung 510 und die Kurzschlusserfassungsschaltung 520 auf einem unterschiedlichen Substrat oder unterschiedlichen Substraten wie die Leistungsvorrichtung ausgebildet sein. 25 zeigt solch eine Konfiguration. In 25 wird die Ausgabe der NICHT-Schaltung 540 (siehe 14) der Abschaltschaltung über eine Flip-Flop-Schaltung (mit zwei stabilen Zuständen) zugeführt. Die Verwendung einer Flip-Flop-Schaltung erlaubt eine Wahlfreiheit, ob ein Gatewiderstand verwendet wird und falls ja, welchen Wert und welche Position der Gatewiderstand hat.
  • Bezugnehmend auf 25 ist auf der Emitterelektrode 230 eine leitende Haftschicht 318 (Lot, etc.) ausgebildet und ein Halbleitersubstrat 320 ist auf der leitenden Haftschicht 318 ausgebildet. Eine P-Wannenregion 322 und eine N-Wannenregion 324 sind auf dem Halbleitersubstrat 320 ausgebildet. Diese Regionen 322 und 324 bilden einen CMOS-Aufbau zum Ausbilden der Flip-Flop-Schaltung. Die Verzögerungsschaltung 510 und die Kurzschlusserfassungsschaltung 520 sind ebenfalls auf dem Halbleitersubstrat 320 ausgebildet. Somit sind die Flip-Flop-Schaltung, die Verzögerungsschaltung 510 und die Kurzschlusserfassungsschaltung 520 auf einem unterschiedlichen Substrat (d. h. dem Halbleitersubstrat 320) wie die Leistungsvorrichtung ausgebildet. Dies beseitigt die Notwendigkeit zum Verändern des gesamten Aufbaus der Halbleitervorrichtung, falls die Leistungsvorrichtung einer Designänderung unterzogen wird.
  • Ein CMOS-Aufbau, wie er in 25 gezeigt ist, weist bevorzugt eine hinreichende Widerstandsfähigkeit gegenüber einem latch-up (Einklinken) aufgrund der Ausbildung einer parasitären Vorrichtung auf. Zum Verwenden solch eines latch-ups beinhaltet die Halbleitervorrichtung deshalb eine Isolationsschicht 356, die unmittelbar unter einer Drain 352 des NMOS-Aufbaus 350 und einer Drain 354 des PMOS-Aufbaus 351 ausgebildet ist, wie in 26 gezeigt. Es sollte bemerkt werden, dass die Halbleitervorrichtung den in 27 gezeigten T-förmigen Isolationsfilm 340 enthalten kann zum Trennen der P-Wannenregion 322 und der N-Wannenregion 324 voneinander zum wirkungsvolleren Verhindern eines latch-up. Das Verhindern eines latch-up unter Verwendung von Isolationsfilmen in der oben beschriebenen Weise resultiert in einer verringerten Größe des Chip.
  • Fünfte Ausführungsform
  • Eine fünfte Ausführungsform der vorliegenden Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer Kurzschlussschutzfähigkeit, bei der spezielle Gateelektroden ein Gateansteuersignal nur dann empfangen, wenn die Vorrichtung in ihrem normalen AN-Zustand ist. Die Konfiguration dieser Halbleitervorrichtung wird mit Bezugnahme auf 28 beschrieben. Diese Halbleitervorrichtung beinhaltet eine Leistungsvorrichtung mit Guardringen, die ähnlich oder gleich dem in Zusammenhang mit der ersten Ausführungsform beschriebenen IGBT ist. Von dieser Halbleitervorrichtung wird nur so viel beschrieben, wie notwendig ist zum Verstehen ihrer Merkmale im Vergleich zu jenen der Halbleitervorrichtung der ersten Ausführungsform. Bezugnehmend auf 28 ist eine Gateelektrode 409 mit einem Ende eines Gatewiderstandes 430 über eine Gatezuleitung (Gatedraht) 431 verbunden und das andere Ende des Gatewiderstandes 430 ist mit einem Gateanschluss 432 verbunden. Andererseits sind die Gateelektroden 408 und 411 mit dem Gateanschluss 432 über eine NICHT-Schaltung 428 und eine NOR-Schaltung 420 verbunden.
  • Die NOR-Schaltung 420 empfängt die Ausgabe der NICHT-Schaltung 428 und empfängt ebenfalls über ein Widerstandselement 418 eine Spannung, welche von der Spannung an dem Randabschnitt 34 abgeleitet ist. Spezieller gibt die NOR-Schaltung 420 ein Gateansteuersignal an die Gateelektroden 408 und 411 aus, wenn sowohl die Ausgabe der NICHT-Schaltung als auch die von der Spannung an dem Randabschnitt 34 abgeleitete Spannung auf einem niedrigen Pegel (0) sind, d. h. wenn die Halbleiterleistungsvorrichtung angeschaltet ist und die Kollektorspannung Vce niedrig ist (d. h. niedriger ist als wie wenn die Lastschaltung kurzgeschlossen ist).
  • Dies bedeutet, ein Gateansteuersignal zum Anschalten der Leistungsvorrichtung wird den Gateelektroden 408 und 411 lediglich dann zugeführt, wenn das von dem Gateanschluss 432 zugeführte Gateansteuersignal auf einem hohen Pegel ist (d. h. hoch genug zum Anschalten der Leistungsvorrichtung ist) und die Kollektorspannung Vce niedrig genug ist zum Anzeigen, dass die Leistungsvorrichtung in ihrem normalen AN-Zustand ist. Deshalb wird beispielsweise ein Gateansteuersignal zum Anschalten der Leistungsvorrichtung nicht den Gateelektroden 408 und 411 zugeführt, wenn die Leistungsvorrichtung abgeschaltet ist oder wenn die mit der Vorrichtung verbundene Lastschaltung kurzgeschlossen ist. Das obige Mittel (die obige Maßnahme) zum Zuführen eines Gateansteuersignals zu speziellen Elektroden lediglich dann, wenn spezielle Bedingungen erfüllt sind, wird hier im folgenden als ”Gateansteuersignalzuführungsmittel” bezeichnet.
  • Somit führt dieses Gateansteuersignalzuführungsmittel den Gateelektroden 408 und 411 kein Gateansteuersignal (zum Anschalten der Leistungsvorrichtung) zu wenn die Kollektorspannung Vce hoch ist, sogar dann, wenn die Vorrichtung in ihrem AN-Zustand ist. Dies bedeutet, dass den Gateelektroden 408 und 411 kein Gateansteuersignal zugeführt wird, wenn die mit der Vorrichtung verbundene Lastschaltung kurzgeschlossen ist, wodurch die Kurzschlussfähigkeit der Halbleitervorrichtung 400 erhöht wird. Andererseits wird den Gateelektroden 408 und 411 ein Gateansteuersignal zum Anschalten der Leistungsvorrichtung zugeführt, wenn die Kollektorspannung Vce niedrig ist, d. h. wenn die Vorrichtung in ihrem normalen AN-Zustand ist, wodurch der Vorrichtungswiderstand verringert wird und dadurch der kontinuierliche Verlust (steady state loss) der Halbleitervorrichtung 400 in ihrem AN-Zustand verringert wird. Es wird bemerkt, dass die Widerstandselemente 416 und 418 mit den Guardringen 22 in solch einer Weise verbunden sein können, dass die Durchschlagsfestigkeit der Halbleitervorrichtung erhöht wird, wie oben beschrieben.
  • Die vorliegende Ausführungsform ist dadurch gekennzeichnet, dass sie zwei Arten von Gateelektroden enthält: solche, denen ein Gateansteuersignal zugeführt wird zum Anschalten der Vorrichtung, und solche, denen ein Gateansteuersignal nur dann zugeführt wird, wenn die Vorrichtung in ihrem normalen AN-Zustand ist. Deshalb können verschiedene Abwandlungen der oben beschriebenen Halbleitervorrichtung vorgenommen werden ohne von dem Gedanken (Umfang) der vorliegenden Erfindung abzuweichen. Beispielsweise kann die Halbleitervorrichtung eine ODER-Schaltung 450, einen PMOS-Transistor 460 und einen NMOS-Transistor 462 anstelle der NOR-Schaltung 420 enthalten, wie in 29 gezeigt. Die ODER-Schaltung 450 nimmt die Ausgabe der NICHT-Schaltung 428 entgegen und nimmt ebenfalls eine Spannung entgegen, die von der Spannung an dem Randabschnitt 34 abgeleitet ist. Der PMOS-Transistor 460 wird angeschaltet, wenn die Ausgabe der ODER-Schaltung 450 auf einem niedrigen Pegel (0) ist. Der NMOS-Transistor 462 wird angeschaltet, wenn die Ausgabe der ODER-Schaltung auf einem hohen Pegel (1) ist, wodurch eine Gatezuleitung 465 geerdet (auf Masse gelegt) wird. Diese Anordnung hat die gleichen Vorteile, die oben in Zusammenhang mit der vorliegenden Erfindung beschrieben wurden.
  • Somit ermöglicht die vorliegende Erfindung Halbleitervorrichtungen mit einer erhöhten Leistungsfähigkeit.

Claims (23)

  1. Halbleitervorrichtung (10) mit: einem Halbleitersubstrat, das eine Halbleiterschicht (18) enthält; einer Leistungsvorrichtung, die in dem Halbleitersubstrat ausgebildet ist; einer Mehrzahl von konzentrischen Guardringen (22), die in dem Halbleitersubstrat ausgebildet sind und die Leistungsvorrichtung umgeben; und einem Spannungszuführungsmittel zum Zuführen von entsprechend sukzessive höheren Spannungen an die Mehrzahl der konzentrischen Guardringe (22), wobei der äußerste konzentrische Guardring die höchste zugeführte Spannung aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der: die Leistungsvorrichtung eine auf Masse gelegte Emitterelektrode (30) enthält, welche auf einer Deckfläche des Halbleitersubstrates ausgebildet ist, eine Gateelektrode (20), die in der Deckfläche des Halbleitersubstrates ausgebildet ist, und eine Kollektorelektrode (16), die auf einer Bodenfläche des Halbleitersubstrates ausgebildet ist, wobei die Bodenfläche der Deckfläche gegenüberliegt; das Spannungszuführungsmittel eine Mehrzahl von hintereinander geschalteten Widerstandselementen (28) aufweist, die zwischen die Halbleiterschicht und die Emitterelektrode (30) geschaltet sind; und die Mehrzahl von konzentrischen Guardringen (22) sukzessive an unterschiedliche Widerstandselemente (28) der Mehrzahl von hintereinander geschalteten Widerstandselementen angeschlossen ist, wobei der äußerste konzentrische Guardring mit jenem Widerstandselement (28) der aufeinander folgenden hintereinander geschalteten Widerstandselemente verbunden ist, welches der Halbleiterschicht (18) am nächsten gelegen ist.
  3. Halbleitervorrichtung nach Anspruch 2, bei der jeder der Mehrzahl von konzentrischen Guardringen mit einem entsprechenden Widerstandselement der Mehrzahl von hintereinander geschalteten Widerstandselementen (28) über einen Kondensator (24) verbunden ist.
  4. Halbleitervorrichtung nach Anspruch 2, bei der die Mehrzahl von hintereinander geschalteten Widerstandselementen (28) mit einem Randabschnitt der Halbleiterschicht (18) verbunden ist, welcher außerhalb der Mehrzahl von konzentrischen Guardringen (22) liegt.
  5. Halbleitervorrichtung nach Anspruch 4, bei der die Mehrzahl von hintereinander geschalteten Widerstandselementen (28) aus Polysilizium besteht und die Widerstandselemente (28) zusammen eine Spirale ausbilden, welche sich über die Mehrzahl von konzentrischen Guardringen (22) erstreckt.
  6. Halbleitervorrichtung nach Anspruch 4, bei der die Mehrzahl von hintereinander geschalteten Widerstandselementen aus Polsilizium besteht und die Widerstandselemente zusammen eine gerade Linie (50) ausbilden, welche sich über die Mehrzahl von konzentrischen Guardringen (22) erstreckt.
  7. Halbleitervorrichtung nach Anspruch 4, bei der die Mehrzahl von hintereinander geschalteten Widerstandselementen aus Polysilizium besteht und die Widerstandselemente zusammen eine Zick- zack-Linie (172) ausbilden, welche sich über die Mehrzahl von konzentrischen Guardringen (22) erstreckt.
  8. Halbleitervorrichtung nach Anspruch 2 oder 3, bei der die Mehrzahl von hintereinander geschalteten Widerstandselementen eine Mehrzahl von hintereinander geschalteten Dioden (54, 56) enthält, die mit einer Kathode an die Halbleiterschicht angeschlossen ist und mit einer Anode an die Emitterelektrode angeschlossen ist.
  9. Halbleitervorrichtung mit: einer Halbleiterschicht (72); einer Gateelektrode (82), die auf der Halbleiterschicht (72) ausgebildet ist; einer Drainelektrode (76), die auf der Halbleiterschicht (72) ausgebildet ist; einer Sourceelektrode (78), die auf der Halbleiterschicht (72) ausgebildet ist; einer Isolationsschicht (84), die auf der Halbleiterschicht (72) zwischen der Gateelektrode (82) und der Drainelektrode (76) ausgebildet ist; einer Mehrzahl von Intra-Isolationsschicht-Elektroden (86), die in der Isolationsschicht (84) ausgebildet ist; und einem Spannungszuführungsmittel zum Zuführen von sukzessive höheren Spannungen an die Mehrzahl von Intra-Isolationsschicht-Elektroden (86), je näher die Intra-Isolationsschicht-Elektroden (86) an der Drainelektrode (76) angeordnet sind.
  10. Halbleitervorrichtung nach Anspruch 9, bei der das Spannungszuführungsmittel eine Mehrzahl von hintereinander geschalteten Widerstandselementen (98) aufweist, die zwischen die Drai nelektrode (76) und die Sourceelektrode (78) geschaltet sind; und die Mehrzahl von Intra-Isolationsschicht-Elektroden (86) mit verschiedenen sukzessiven Widerstandselementen (98) der hintereinander geschalteten Widerstandselemente verbunden ist, wenn die Mehrzahl von Intra-Isolationsschicht-Elektroden (86) sukzessive näher zu der Drainelektrode (76) hin angeordnet ist, wobei die am nächsten der Drainelektrode (76) gelegene Intra-Isolationsschicht-Elektrode (86) mit jenem der sukzessive hintereinander geschalteten Widerstandselemente (98) verbunden ist, dass am nächsten zu der Drainelektrode (76) ist.
  11. Halbleitervorrichtung nach Anspruch 10, bei der jede der Intra-Isolationsschicht-Elektroden (86) mit einem entsprechenden der hintereinander geschalteten Widerstandselemente (98) über einen Kondensator (88) verbunden ist.
  12. Halbleitervorrichtung mit: einer Leistungsvorrichtung, welche eine Halbleiterschicht (72) enthält; einer Gateelektrode (82), einer Drainelektrode (76) und einer Sourceelektrode (78), die alle auf einer Oberfläche der Leistungsvorrichtung ausgebildet sind; einer vergrabenen Isolationsschicht (112), die in der Halbleiterschicht (72) ausgebildet ist; einer Mehrzahl von Intra-Isolationsschicht-Elektroden (114), die in der vergrabenen Isolationsschicht (112) zwischen der Drainelektrode (76) und der Gateelektrode (82) ausgebildet sind; und einem Spannungszuführungsmittel zum Zuführen von sukzessive höheren Spannungen zu der Mehrzahl von Intra-Isolationsschicht- Elektroden (114), je näher die Intra-Isolationsschicht-Elektroden (114) an der Drainelektrode (76) angeordnet sind.
  13. Halbleitervorrichtung nach Anspruch 12, bei der das Spannungszuführungsmittel eine Mehrzahl von hintereinander geschalteten Widerstandselementen (134) enthält, die an einem Ende direkt mit der Drainelektrode (76) und an dem anderen Ende direkt mit der Sourceelektrode (78) verbunden ist; und bei der die Mehrzahl von Intra-Isolationsschicht-Elektroden (132) sukzessive mit unterschiedlichen Widerstandselementen (134) der hintereinander geschalteten Widerstandselemente verbunden ist, wenn die Mehrzahl von Intra-Isolationsschicht-Elektroden (132) sukzessive näher an der Drainelektrode angeordnet ist, wobei die der Drainelektrode (76) am nächsten gelegene Intra-Isolationsschicht-Elektrode mit jenem Widerstandselement (134) der hintereinander geschalteten Widerstandselemente verbunden ist, welches der Drainelektrode (76) am nächsten gelegen ist.
  14. Halbleitervorrichtung nach Anspruch 12, bei der das Spannungszuführungsmittel eine Mehrzahl von hintereinander geschalteten Widerstandselementen (120) aufweist, welche an dem einen Ende kapazitiv an die Drainelektrode (76) angekoppelt ist und an dem anderen Ende an die Sourceelektrode (78); und bei der die Mehrzahl von Intra-Isolationsschicht-Elektroden (114) sukzessive mit unterschiedlichen sukzessiven Widerstandselementen (120) der hintereinander geschalteten Widerstandselemente verbunden ist, wenn die Mehrzahl von Intra-Isolationsschicht-Elektroden (114) sukzessive näher an der Drainelektrode (76) angeordnet ist, wobei die der Drainelektrode (76) am nächsten gelegene Intra-Isolationsschicht-Elektrode mit jenem Widerstandselement der hintereinander geschalteten Wider standselemente verbunden ist, welches der Drainelektrode (76) am nächsten gelegen ist.
  15. Halbleitervorrichtung mit: einer Halbleiterschicht (218); einer Gateelektrode (220), die in einer Deckfläche der Halbleiterschicht (218) ausgebildet ist; einer Emitterelektrode (230), die auf der Deckfläche der Halbleiterschicht (218) ausgebildet ist; einer Kollektorelektrode (216), die auf einer Bodenfläche der Halbleiterschicht (218) ausgebildet ist; einer Gatezuleitung (231) zum Zuführen eines Gateansteuersignals zu der Gateelektrode (220); einer Verzögerungsschaltung (510) zum Verzögern des Gateansteuersignals; und einem Erdungsmittel zum Entgegennehmen einer Ausgangsspannung der Verzögerungsschaltung (510) und einer Spannung an der Halbleiterschicht (218) und zum Erden der Gatezuleitung (231), wenn die Ausgangsspannung der Verzögerungsschaltung (510) und die Spannung an der Kollektorelektrode (216) beide auf einem hohen Pegel sind.
  16. Halbleitervorrichtung nach Anspruch 15, bei der das Erdungsmittel beinhaltet: eine NAND-Schaltung (541) zum Entgegennehmen der Ausgangsspannung der Verzögerungsschaltung (510) und der Spannung der Halbleiterschicht (218); eine NICHT-Schaltung (540) zum Invertieren des Ausgangs der NAND-Schaltung (541); und einen Transistor (550) zum Verbinden der Gatezuleitung (231) mit Masse beim Einschalten, wenn der Ausgang der (NICHT)-Schaltung (540) auf einem hohen Pegel ist.
  17. Halbleitervorrichtung nach Anspruch 15, bei der die Zeit, um welche das Gateansteuersignal durch die Verzögerungsschaltung (510) verzögert wird, länger ist als der Zeitraum von dem Zeitpunkt, zu dem die Leistungsvorrichtung anfängt, anzugehen bis dem Zeitpunkt zu dem die Spannung an der Halbleiterschicht (218) unter den hohen Pegel fällt, und kürzer ist als der Zeitraum von dem Zeitpunkt, zu dem zumindest eine vorbestimmte Spannung an der Halbleiterschicht (218) anliegt, bis zu dem Zeitpunkt, zu dem die Leistungsvorrichtung eine Schädigung erleidet.
  18. Halbleitervorrichtung mit: einer Halbleiterschicht (272); einer Gateelektrode (282), einer Drainelektrode (276) und einer Sourceelektrode (278), die alle auf einer Oberfläche der Halbleiterschicht (272) ausgebildet sind; einer Gatezuleitung (281) zum Zuführen eines Gateansteuersignals zu der Gateelektrode (282); einer Verzögerungsschaltung (510) zum Verzögern des Gateansteuersignals; und einem Erdungsmittel zum Entgegennehmen einer Ausgangsspannung der Verzögerungsschaltung (510) und der Spannung an der Drainelektrode (276) und zum Erden der Gatezuleitung (281), wenn die Ausgangsspannung der Verzögerungsschaltung (510) und die Spannung an der Drainelektrode (276) beide auf einem hohen Pegel sind.
  19. Halbleitervorrichtung nach Anspruch 18, bei der das Erdungsmittel beinhaltet: eine NAND-Schaltung (541) zum Entgegennehmen der Ausgangsspannung der Verzögerungsschaltung (510) und der Drainspannung (276); eine NICHT-Schaltung (540) zum Invertieren des Ausgangs der NAND-Schaltung (541); und einen Transistor (550) zum Erden der Gatezuleitung (281) wenn er angeschaltet ist, wenn die Ausgabe der NICHT-Schaltung (540) auf einem hohen Pegel ist.
  20. Halbleitervorrichtung nach Anspruch 15 oder 19, bei der: das Erdungsmittel weiterhin eine Flip-Flop-Schaltung zum Halten des Ausgangs der NICHT-Schaltung enthält; die Flip-Flop-Schaltung auf einem unterschiedlichen Substrat ausgebildet ist wie die Halbleiterschicht (218, 272) und einen N-Kanal-MOSFET (350) und einen P-Kanal-MOSFET (351) aufweist; und eine Isolationsschicht (356) unmittelbar unterhalb einer Drainregion (352) des N-Kanal-MOSFET (350) und einer Drainregion (354) des P-Kanal-MOSFET (351) angeordnet ist.
  21. Halbleitervorrichtung nach Anspruch 20, bei der die Isolationsschicht (340) eine Wannenregion des N-Kanal-MOSFET (322) und eine Wannenregion des P-Kanal-MOSFET (324) voneinander trennt.
  22. Halbleitervorrichtung mit: einer Halbleiterschicht (18); einer Leistungsvorrichtung, die eine erste Gateelektrode (409), eine zweite Gateelektrode (408, 411), eine Emitterelektrode (30), und eine Kollektorelektrode (16) aufweist, wobei die erste und die zweite Gateelektrode und die Emitterelektrode (30) auf einer Deckfläche der Halbleiterschicht (18) ausgebildet sind, die Kollektorelektrode (16) auf einer Bodenfläche der Halbleiterschicht (18) ausgebildet ist; einer Gatezuleitung (431) zum Zuführen eines Gateansteuersignals zu der ersten Gateelektrode (409); und einem Zuführungsmittel zum Zuführen des Gateansteuersignals zu der zweiten Gateelektrode (408, 411), wenn das Gateansteuersignal auf einem hohen Pegel ist und eine Spannung an der Halbleiterschicht (18) auf einem niedrigen Pegel ist.
  23. Halbleitervorrichtung nach Anspruch 22, bei der das Zuführungsmittel aufweist: eine NICHT-Schaltung (428), welche mit der Gatezuleitung (431) verbunden ist; und eine NOR-Schaltung (420) zum Durchführen einer NOR-Operation an der Ausgabe der NICHT-Schaltung (428) und der Spannung an der Halbleiterschicht (18) und zum Ausgeben des Resultats an die zweite Gateelektrode (408, 411).
DE102009032446A 2008-11-13 2009-07-09 Halbleitervorrichtung Ceased DE102009032446A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-291327 2008-11-13
JP2008291327A JP2010118548A (ja) 2008-11-13 2008-11-13 半導体装置

Publications (1)

Publication Number Publication Date
DE102009032446A1 true DE102009032446A1 (de) 2010-05-27

Family

ID=42114755

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102009032446A Ceased DE102009032446A1 (de) 2008-11-13 2009-07-09 Halbleitervorrichtung
DE102009061257.2A Expired - Fee Related DE102009061257B3 (de) 2008-11-13 2009-07-09 Halbleitervorrichtung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102009061257.2A Expired - Fee Related DE102009061257B3 (de) 2008-11-13 2009-07-09 Halbleitervorrichtung

Country Status (4)

Country Link
US (3) US8390069B2 (de)
JP (1) JP2010118548A (de)
CN (2) CN102629603B (de)
DE (2) DE102009032446A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879348B2 (en) 2017-03-09 2020-12-29 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188538B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5588670B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置
GB2479372B (en) * 2010-04-07 2013-07-24 Ge Aviat Systems Ltd Power switches for aircraft
WO2011152253A1 (ja) * 2010-06-04 2011-12-08 富士電機株式会社 半導体装置および駆動回路
JP5636827B2 (ja) * 2010-08-31 2014-12-10 株式会社デンソー 半導体装置
JP5565309B2 (ja) * 2010-12-29 2014-08-06 三菱電機株式会社 半導体装置
JP5556799B2 (ja) * 2011-01-12 2014-07-23 株式会社デンソー 半導体装置
DE102012200056A1 (de) 2011-01-12 2012-07-12 Denso Corporation Halbleitervorrichtung und Verfahren zur Herstellung hiervon
JP5287893B2 (ja) * 2011-02-08 2013-09-11 株式会社デンソー 半導体装置およびその製造方法
US8482029B2 (en) * 2011-05-27 2013-07-09 Infineon Technologies Austria Ag Semiconductor device and integrated circuit including the semiconductor device
US9780738B2 (en) * 2011-08-22 2017-10-03 Renesas Electronics Corporation Semiconductor device
JP5765143B2 (ja) * 2011-08-30 2015-08-19 株式会社豊田中央研究所 高電子移動度トランジスタとその製造方法
JP5618963B2 (ja) * 2011-10-26 2014-11-05 三菱電機株式会社 半導体装置
US9245879B2 (en) * 2012-06-29 2016-01-26 Power Integrations, Inc. Static discharge system
JP6102140B2 (ja) 2012-09-20 2017-03-29 三菱電機株式会社 半導体装置
JP6075003B2 (ja) * 2012-10-22 2017-02-08 富士通株式会社 トランジスタの制御回路及び電源装置
CN103839991B (zh) * 2012-11-23 2018-06-15 中国科学院微电子研究所 一种终端与有源区形成弱电连接的结构及其设计方法
CN103022015B (zh) * 2012-12-27 2015-07-01 成都芯源系统有限公司 静电放电保护单元及半导体器件
KR101999407B1 (ko) * 2013-05-23 2019-10-02 매그나칩 반도체 유한회사 쇼트키 다이오드 내장 반도체 소자 및 그 제조 방법
JP6079456B2 (ja) * 2013-06-07 2017-02-15 三菱電機株式会社 半導体装置の検査方法
CN104600103A (zh) * 2013-10-30 2015-05-06 无锡华润上华半导体有限公司 高压半导体器件、高压半导体器件终端及其制造方法
JP6119577B2 (ja) 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
US9899477B2 (en) 2014-07-18 2018-02-20 Infineon Technologies Americas Corp. Edge termination structure having a termination charge region below a recessed field oxide region
US9761675B1 (en) * 2015-01-08 2017-09-12 National Technology & Engineering Solutions Of Sandia, Llc Resistive field structures for semiconductor devices and uses therof
US10396167B2 (en) * 2015-12-15 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device
US9698214B1 (en) * 2016-03-31 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor structure of integrated circuit chip and method of fabricating the same
WO2017212622A1 (ja) * 2016-06-10 2017-12-14 三菱電機株式会社 半導体回路及び半導体装置
DE102016117264B4 (de) * 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
JP6638662B2 (ja) * 2017-01-24 2020-01-29 トヨタ自動車株式会社 半導体装置
CN108461541A (zh) * 2017-02-17 2018-08-28 中芯国际集成电路制造(上海)有限公司 Igbt的终端结构、igbt器件及其制造方法
JP2018170457A (ja) * 2017-03-30 2018-11-01 エイブリック株式会社 抵抗分圧回路を有する半導体装置
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
CN109817617B (zh) * 2019-01-15 2021-08-24 上海华虹宏力半导体制造有限公司 Igbt复合元胞结构及其构成的可编程igbt
JP7269483B2 (ja) * 2019-08-08 2023-05-09 富士通株式会社 半導体装置及び電子機器
CN115602722B (zh) * 2022-11-24 2023-03-31 深圳市威兆半导体股份有限公司 绝缘栅双极型晶体管的终端耐压调整方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3940785A (en) * 1974-05-06 1976-02-24 Sprague Electric Company Semiconductor I.C. with protection against reversed power supply
US4329705A (en) * 1979-05-21 1982-05-11 Exxon Research & Engineering Co. VMOS/Bipolar power switching device
JPS61265859A (ja) 1985-05-20 1986-11-25 Toshiba Corp 相補型ｍｏｓ半導体装置
US4989127A (en) 1989-05-09 1991-01-29 North American Philips Corporation Driver for high voltage half-bridge circuits
JP2689703B2 (ja) 1989-08-03 1997-12-10 富士電機株式会社 Ｍｏｓ型半導体装置
JP2908818B2 (ja) * 1989-09-18 1999-06-21 株式会社日立製作所 半導体装置の製造方法
EP0483744A3 (en) 1990-11-02 1993-03-17 Hitachi, Ltd. Current detection circuit of power semiconductor device and power converter using the circuit
JP2892815B2 (ja) 1990-11-02 1999-05-17 株式会社日立製作所 Ｉｇｂｔの駆動回路
JP2870553B2 (ja) 1990-11-08 1999-03-17 富士電機株式会社 高耐圧半導体装置
JP3117023B2 (ja) 1991-05-07 2000-12-11 富士電機株式会社 プレーナ型半導体装置及びその製造方法
DE4120394A1 (de) * 1991-06-20 1992-12-24 Bosch Gmbh Robert Monolithisch integrierte schaltungsanordnung
US5257155A (en) * 1991-08-23 1993-10-26 Motorola, Inc. Short-circuit proof field effect transistor
JPH06120788A (ja) 1992-10-06 1994-04-28 Mitsubishi Electric Corp トランジスタ保護装置
US5418185A (en) * 1993-01-21 1995-05-23 Texas Instruments Incorporated Method of making schottky diode with guard ring
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
JPH06338514A (ja) 1993-05-31 1994-12-06 Sanyo Electric Co Ltd 半導体装置
JPH06338512A (ja) 1993-05-31 1994-12-06 Sanyo Electric Co Ltd 半導体装置
US5723882A (en) * 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
JPH07326743A (ja) 1994-05-31 1995-12-12 Fuji Electric Co Ltd プレーナ型半導体素子
EP0718893A3 (de) * 1994-11-25 1999-07-14 Fuji Electric Co., Ltd. MOS-gesteuerter Thyristor mit zwei Gates und Verfahren zur Herstellung desselben
JP3331846B2 (ja) * 1995-12-28 2002-10-07 株式会社日立製作所 半導体装置
JP3906504B2 (ja) * 1996-11-27 2007-04-18 株式会社デンソー 絶縁分離型半導体装置
JP3191747B2 (ja) 1997-11-13 2001-07-23 富士電機株式会社 Ｍｏｓ型半導体素子
JPH11243200A (ja) 1998-02-26 1999-09-07 Toshiba Corp 半導体装置
US6028341A (en) * 1998-03-09 2000-02-22 United Microelectronics Corp. Latch up protection and yield improvement device for IC array
JP3591301B2 (ja) 1998-05-07 2004-11-17 富士電機デバイステクノロジー株式会社 半導体装置
JP4960540B2 (ja) * 1998-11-05 2012-06-27 富士電機株式会社 半導体装置
US6603185B1 (en) * 1999-02-01 2003-08-05 Fuji Electric Co., Ltd. Voltage withstanding structure for a semiconductor device
JP2000269520A (ja) 1999-03-15 2000-09-29 Toshiba Corp 高耐圧型半導体装置
JP4797225B2 (ja) * 1999-05-27 2011-10-19 富士電機株式会社 半導体装置
US6525390B2 (en) * 2000-05-18 2003-02-25 Fuji Electric Co., Ltd. MIS semiconductor device with low on resistance and high breakdown voltage
JP2002043916A (ja) 2000-07-28 2002-02-08 Matsushita Electric Ind Co Ltd 電圧検出回路および半導体装置
JP2002094063A (ja) 2000-09-11 2002-03-29 Toshiba Corp 半導体装置
JP3793012B2 (ja) * 2000-09-21 2006-07-05 松下電器産業株式会社 負荷駆動装置
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
NL1018793C2 (nl) 2001-06-11 2002-12-12 Sjoerd Meijer Vorkheftruck met beladingssysteem.
JP2003197913A (ja) * 2001-12-26 2003-07-11 Nec Electronics Corp 半導体集積回路
US6956771B2 (en) * 2002-08-26 2005-10-18 Tower Semiconductor Ltd. Voltage control circuit for high voltage supply
CN100421182C (zh) * 2003-02-26 2008-09-24 旺宏电子股份有限公司 高压输入垫的静电放电保护装置及方法
JP4757449B2 (ja) 2004-01-29 2011-08-24 三菱電機株式会社 半導体装置
JP2005218068A (ja) 2004-02-02 2005-08-11 Nippon Precision Circuits Inc 半導体スイッチング回路
JP2006173437A (ja) 2004-12-17 2006-06-29 Toshiba Corp 半導体装置
JP2006269633A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 電力用半導体装置
JP5050329B2 (ja) * 2005-08-26 2012-10-17 サンケン電気株式会社 トレンチ構造半導体装置及びその製造方法
US20070072332A1 (en) * 2005-09-26 2007-03-29 Josef Kemmer Semiconductor radiation detectors and method for fabrication thereof
JP5044950B2 (ja) * 2006-03-14 2012-10-10 株式会社デンソー 半導体装置
JP4935192B2 (ja) * 2006-05-31 2012-05-23 三菱電機株式会社 半導体装置
JP4332173B2 (ja) 2006-11-13 2009-09-16 京セラ株式会社 情報通信端末、メール既読化方法、及びメール既読化プログラム
JP2007123926A (ja) 2006-12-18 2007-05-17 Renesas Technology Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879348B2 (en) 2017-03-09 2020-12-29 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus

Also Published As

Publication number Publication date
US8390069B2 (en) 2013-03-05
US8853737B2 (en) 2014-10-07
JP2010118548A (ja) 2010-05-27
CN101740567A (zh) 2010-06-16
US9276094B2 (en) 2016-03-01
CN102629603A (zh) 2012-08-08
CN102629603B (zh) 2015-01-21
CN101740567B (zh) 2012-06-20
US20120248499A1 (en) 2012-10-04
DE102009061257B3 (de) 2017-07-13
US20100118455A1 (en) 2010-05-13
US20150054024A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
DE102009061257B3 (de) Halbleitervorrichtung
DE102007063721B4 (de) Schaltkreis mit einem Transistor und einer Ansteuerschaltung zur Ansteuerung des Transistors
DE102013022360B3 (de) Halbbrückenschaltung
DE102009005914B4 (de) Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
DE102004019886B4 (de) Integrierte Hochspannungsschaltung
DE19817767C2 (de) Halbleiter-Leistungsschaltung
DE102004059620B4 (de) Halbleitervorrichtung
DE102004014744B4 (de) Halbleiterbaugruppe mit einem Graben zum Treiben eines Schaltselement und Vermeiden eines Latch-up Durchbruchs
EP1175700B1 (de) Halbleiter-bauelement
DE102006029499B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014106695B4 (de) Leistungstransistor mit integriertem temperatursensorelement, leistungstransistorschaltkreis, verfahren zum betrieb eines leistungstransistors und verfahren zum betrieb eines leistungstransistorschaltkreises
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102009049051A1 (de) Halbleitervorrichtung mit IGBT und FWD auf demselben Substrat
DE112012004579T5 (de) Halbleitervorrichtung
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102008055052A1 (de) Schaltungseinrichtung mit einer Freilaufdiode, Schaltungseinrichtung und Leistungswandler unter Verwendung von Dioden
DE102011081589A1 (de) Depletion-transistor und ladeanordnung
EP2269193A1 (de) Programmierbarer antifuse-transistor und verfahren zum programmieren desselben
DE4318205C2 (de) Halbleitervorrichtungen
DE102019213509A1 (de) Halbleitervorrichtung
DE102016216993A1 (de) Bootstrap-Kompensierungsschaltung und Leistungsmodul
EP1284019B1 (de) Halbleiter-leistungsbauelement
DE10301693B4 (de) MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang
DE112013006639T5 (de) Halbleitervorrichtung, Treibervorrichtung für eine Halbleiterschaltung und Leistungswandlungsvorrichtung
DE10207134A1 (de) Spannungserhöhungsschaltkreis für eine negative Spannung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R130 Divisional application to

Ref document number: 102009061257

Country of ref document: DE

Effective date: 20121018

R084 Declaration of willingness to licence
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final