CN103839991B - 一种终端与有源区形成弱电连接的结构及其设计方法 - Google Patents
一种终端与有源区形成弱电连接的结构及其设计方法 Download PDFInfo
- Publication number
- CN103839991B CN103839991B CN201310086213.6A CN201310086213A CN103839991B CN 103839991 B CN103839991 B CN 103839991B CN 201310086213 A CN201310086213 A CN 201310086213A CN 103839991 B CN103839991 B CN 103839991B
- Authority
- CN
- China
- Prior art keywords
- active area
- layer
- terminal
- limiting ring
- connect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 230000000873 masking effect Effects 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000005611 electricity Effects 0.000 description 6
- 239000000243 solution Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种终端与有源区形成弱电连接的结构，包括衬底结构、场限环结构、钝化层、基区结构、发射区结构、多晶硅栅结构、覆盖有源区的金属电极、通过氧化层开孔与主结和第一级场限环连接的金属电极、及与多晶硅栅结构连接的栅极电极，本发明提供的一种终端与有源区形成弱电连接的结构，是在传统终端结构的形成终端钝化层的基础上，在终端主结和第一级场限环之间刻蚀钝化层形成金属接触窗口，使得该位置与有源区的金属形成电学连接。本发明提供的一种终端与有源区形成弱电连接的结构，可以防止高压器件在动态过程中发生闩锁，同时可以保证器件在有源区和终端区的可靠性，降低器件在HTRB过程中的漏电流。
Description
技术领域
本发明涉及半导体器件的终端结构，特别涉及一种终端与有源区形成弱电连接的结构及其设计方法。
背景技术
绝缘栅双极晶体管IGBT(Insulated Gate Bipolar Transistor)是新型的大功率器件，它集MOSFET栅极电压控制特性和双极型晶体管低导通电阻特性于一身，改善了器件耐压和导通电阻相互牵制的情况，具有高电压、大电流、高频率、功率集成密度高、输入阻抗大、导通电阻小、开关损耗低等优点。在变频家电、工业控制、电动及混合动力汽车、新能源、智能电网等诸多领域获得了广泛的应用空间。IGBT终端是围绕器件有源区外围的保护结构。优良的终端保护结构是功率器件(诸如功率二极管、功率MOS管、IGBT等)实现预定耐压的重要保障。在主结边缘处设置延伸结构，将主结耗尽区向外展宽，降低内部电场强度提高击穿电压，用于平面工艺，如场板(FP)、阻性场板(SIPOS)、场限环(FGR)、结终端延伸(JTE)、横向变掺杂(VLD)、RESURF等。
图1所示的是IGBT芯片终端和最靠近IGBT终端的有源区最外延的一圈元包的结构示意图。101为衬底结构，102为背面集电极，其掺杂类型与衬底区相反，103为IGBT元包的基区其掺杂类型与衬底区的相反，104为IGBT元包的发射极，其掺杂类型与衬底区的相同，105为IGBT芯片场限环终端的场限环，其掺杂类型与衬底相反,106为覆盖终端区域的氧化层或称为钝化层，107为连接背面集电极的金属电极，108为连接正面发射极的金属电极。
以N型沟道的IGBT元包为例，图2为其所示的等效结构图。IGBT在集电极与发射极之间有一个寄生NPNP晶闸管，可以等效成NPN晶体管和PNP晶体管组成的正反馈电路，其等效电路如下：当N+层与P型层接触面上存在横向流动的空穴电流时，NPN晶闸管就很容易导通；NPN晶体管导通时，NPN管和PNP管会形成一个互相反馈的回路，使集电极与发射极之间的电流增加；最终导致栅极对器件电流的控制能力下降甚至消失，通常还会引起器件击穿问题。这种晶闸管导通现象被称为IGBT闩锁，这一特殊现象严重地限制了IGBT的安全工作区。
仙童的专利US7276405-B2，其版图设计图3所示，其中图4是a-a’的截面示意图，图5是b-b’的截面示意图。该专利的核心部分是通过改进版图中间位置的布局在主结形成金属接触孔，如图3中所示的123，该位置与源金属连接，形成了一个电流泄放的通路。同时，在主结远离有源区的位置形成一个金属场板即图3和图4中的111a部分。在整个芯片版图的拐角位置，在主结靠近有源区最外沿的位置形成一个电流的泄放通路；但该电流泄放通路由于太靠近有源区最外沿的元包，因此该技术方案对提高器件在过渡区的抗动态闩锁能力的改善作用不是特别的强烈，器件仍然存在一定的动态闩锁风险；同时器件处于截止状态由于漏电流引起的热电正反馈过程在这个位置也没有得到明显的改善。
发明内容
本发明所要解决的技术问题是提供一种与有源区形成弱电连接、可以防止高压器件在动态过程中发生闩锁的终端及其设计方法。
为解决上述技术问题，本发明提供了一种终端与有源区形成弱电连接的结构，包括衬底结构、与主结同步形成的掺杂类型与衬底相反的场限环结构、覆盖终端的钝化层、与衬底掺杂类型相反的基区结构、与衬底掺杂类型相同的发射区结构、在过渡区充当栅极总线(gatebus)的多晶硅栅结构、覆盖有源区的金属电极、通过钝化层开孔与主结和第一级场限环连接的电极、及与多晶硅栅结构连接的栅极电极。
进一步地，所述主结的掺杂类型与所述衬底结构的掺杂类型相反。
进一步地，所述通过钝化层开孔与主结和第一级场限环连接的电极与所述覆盖有源区的金属电极相连。
进一步地，所述覆盖有源区的金属电极、通过钝化层开孔与主结和第一级场限环连接的电极和与多晶硅栅结构连接的栅极电极同时形成，三者通过刻蚀金属进行电学隔离。
本发明还提供了一种终端与有源区形成弱电连接的结构的设计方法，包括：
在衬底区域覆盖一层充当注入掩蔽层的氧化层，在氧化层上刻蚀主结和场限环结构的注入窗口；
通过氧化层上的注入窗口在衬底区域表面形成主结和场限环结构；
在衬底表面生长一层较厚的场氧化层；
刻蚀掉有源区的场氧化层，在有源区衬底表面生长栅氧化层和多晶硅栅结构，刻蚀掉有源区和终端区的栅氧化层和多晶硅，并进一步通过离子注入和退火在有源区形成基区结构；
生长充当掩蔽层的氧化层，进一步刻蚀形成发射极注入窗口，并进一步通过离子注入和退火形成发射区结构；
在芯片表面覆盖钝化层；
刻蚀掉元包区发射极表面的钝化层以及终端区主结和第一级场限环之间的钝化层；
刻蚀掉包围有源区一圈栅极总线(gatebus)中多晶硅上方的部分钝化层；
在芯片表面淀积一层金属层；
刻蚀掉不需要的金属，形成有源区的金属电极、与多晶硅栅结构连接的栅极电极，并在芯片的拐角位置形成与主结和第一级场限环连接的电极。
本发明提供的一种终端与有源区形成弱电连接的结构，可以防止高压器件在动态过程中发生闩锁，同时可以保证器件在有源区和终端区的可靠性，降低器件在HTRB过程中的漏电流。
附图说明
图1为现有IGBT芯片终端和最靠近IGBT终端的有源区的最外沿的一圈元包的结构示意图。
图2为现有IGBT芯片终端和最靠近IGBT终端的有源区的最外沿的一圈元包的结构的等效结构图。
图3为仙童专利US7276405-B2的版图设计图。
图4为仙童专利US7276405-B2的版图设计图的a-a’的截面示意图。
图5为仙童专利US7276405-B2的版图设计图的b-b’的截面示意图。
图6为本发明实施例提供的在衬底的氧化层上刻蚀有主结和场限环注入窗口的结构示意图。
图7为本发明实施例提供的在衬底上形成有主结和场限环的结构示意图。
图8为本发明实施例提供的在衬底表面生长有一层较厚场氧化层的结构示意图。
图9为本发明实施例提供的在有源区部分利用栅极多晶硅的窗口，自对准形成基区结构的结构示意图。
图10为本发明实施例提供的在衬底表面形成发射区结构的结构示意图。
图11为本发明实施例提供的在芯片表面覆盖钝化层的结构示意图。
图12为本发明实施例提供的刻蚀掉有源区发射极位置的钝化层以及芯片拐角位置主结与第一级场限环之间的钝化层的结构示意图。
图13为本发明实施例提供的在芯片表面淀积金属层的结构示意图。
图14为本发明实施例提供的与有源区形成弱电连接的终端的结构示意图。
具体实施方式
参见图14，本发明实施例提供的一种与有源区形成弱电连接的终端，包括功率器件的衬底结构1、终端结构中的主结2a、与主结2a同步形成的场限环结构2、覆盖终端的钝化层或氧化层3、靠近终端的第一圈有源区元包的基区结构4、靠近终端的第一圈有源区元包的发射区结构5、在过渡区充当栅极总线(gatebus)的多晶硅栅结构6、覆盖有源区的金属电极7、与主结和第一级场限环连接的金属电极7a、及与多晶硅栅结构6连接的栅极电极8。
其中，衬底结构1为第一种掺杂类型，为单晶硅衬底或外延结构；主结2a的掺杂类型与衬底结构1相反为第二种掺杂类型；基区结构4的掺杂类型与衬底结构1相反为第二种掺杂类型；发射区结构5的掺杂类型与衬底结构1相同为第一种掺杂类型；多晶硅栅结构6在有源区为栅多晶硅，在有源区与终端的过渡区为栅极总线(gatebus)。
本发明实施例提供的一种与有源区形成弱电连接的终端的设计方法如下：
参见图6，在衬底结构1上覆盖一层氧化层1’，充当注入的掩蔽层，通过光刻胶2’，在氧化层上刻蚀主结2a和场限环结构2的注入窗口3’和注入窗口4’；
参见图7，通过上述的氧化层1’掩蔽层的注入窗口3’和注入窗口4’，通过离子注入或者扩散的方法在衬底结构1表面形成掺杂类型与衬底结构1相反的阱，该结构分别可以充当主结2a和场限环2；
参见图8，在衬底结构1表面生长一层较厚的场氧化层3；
刻蚀掉有源区的场氧化层3，并进一步在有源区的衬底1表面生长栅氧化层和多晶硅6；刻蚀掉有源区部分和终端区的栅氧化层，在有源区部分通过刻蚀掉的栅氧化层和多晶硅窗口形成有源区的基区结构4，其掺杂类型与衬底结构1相反，在有源区和终端区域过渡的区域形成器件的栅极总线(gatebus)区域，也即图9所示的台阶结构；
再次生长掩蔽氧化3，并刻蚀特定的窗口以形成发射极结构5,发射极结构5的掺杂类型与衬底结构1相同，并且其掺杂浓度远大于衬底结构1的掺杂浓度，最终形成的结构见图10所示；
参见图11，再次在芯片表面覆盖一层厚的钝化层结构3；
在图11所示结构的基础上，刻蚀掉有源区发射极5位置的钝化层3以及终端区主结2a和第一级场限环2之间的钝化层和氧化层3，形成的结构如图12所示；
在图12所示结构的基础上，在芯片表面淀积一层金属层，形成的结构参见图13；
在图13所形成的结构基础上，刻蚀掉不需要的金属层，形成有源区的源金属电极7，栅极电极8，以及与主结2a和第一级场限环2中间区域相连接的电极7a，该电极7a与有源区的源金属电极7存在电连接，得到如图14所示的与有源区形成弱电连接的终端结构。
本发明提供的一种终端与有源区形成弱电连接的结构，提供了一个终端位置的电流泄放通路。在器件开通和关断过程中，也即在器件的动态过程中，电流不再通过如图1所示的箭头标注的电流，流向有源区的第一圈元包，而是通过本发明所述的电连接形成的电流泄放通路流过，避免了在靠近终端区的元包区发生闩锁和由于闩锁造成的失效。
本发明提供的一种终端与有源区形成弱电连接的结构，提供了一个终端位置的电流泄放通路，在器件在截止状态所形成的漏电流电流不再通过如图1所示的箭头标注的电流，流向有源区的第一圈元包，而是通过本发明所述的电连接形成的电流泄放通路流过，形成有源区第一圈元包由于热电正反馈所导致器件的失效，提高了器件通过HTRB的比例。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (4)
1.一种终端与有源区形成弱电连接的结构，其特征在于：包括衬底结构、设置在终端结构中的主结、与主结同步形成的掺杂类型与衬底相反的场限环结构、覆盖终端的钝化层、与衬底掺杂类型相反的基区结构、与衬底掺杂类型相同的发射区结构、在过渡区充当栅极总线的多晶硅栅结构、覆盖有源区的金属电极、通过钝化层开孔与主结和场限环结构之间的中间区域的衬底结构连接的电极、及与多晶硅栅结构连接的栅极电极，所述通过钝化层开孔与主结和场限环结构之间的中间区域的衬底结构连接的电极与所述覆盖有源区的金属电极相连。
2.根据权利要求1所述的终端与有源区形成弱电连接的结构，其特征在于：所述主结的掺杂类型与所述衬底结构的掺杂类型相反。
3.根据权利要求1所述的终端与有源区形成弱电连接的结构，其特征在于：所述覆盖有源区的金属电极、通过钝化层开孔与主结和场限环结构之间的中间区域的衬底结构连接的电极和与多晶硅栅结构连接的栅极电极同时形成，三者通过刻蚀金属进行电学隔离。
4.一种权利要求1所述的终端与有源区形成弱电连接的结构的设计方法，其特征在于，包括：
在衬底区域覆盖一层充当注入掩蔽层的氧化层，在氧化层上刻蚀主结和场限环结构的注入窗口；
通过氧化层上的注入窗口在衬底区域表面形成主结和场限环结构；
在衬底表面生长一层场氧化层；
刻蚀掉有源区的场氧化层，在有源区衬底表面生长栅氧化层和多晶硅栅结构，刻蚀掉有源区的栅氧化层和多晶硅栅结构，并进一步通过离子注入和退火在有源区形成基区结构；
生长充当掩蔽层的氧化层，进一步刻蚀形成发射极注入窗口，并进一步通过离子注入和退火形成发射区结构；
在芯片表面覆盖钝化层；
刻蚀掉元包区发射极表面的钝化层以及终端区主结和场限环结构之间的钝化层和氧化层；
刻蚀掉包围有源区一圈栅极总线上方的部分钝化层；
在芯片表面淀积一层金属层；
刻蚀掉不需要的金属层，形成有源区的金属电极、与多晶硅栅结构连接的栅极电极，并在芯片的拐角位置形成与主结和场限环结构之间的中间区域的衬底结构连接的电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310086213.6A CN103839991B (zh) | 2012-11-23 | 2013-03-18 | 一种终端与有源区形成弱电连接的结构及其设计方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210483702.0 | 2012-11-23 | ||
| CN201210483702 | 2012-11-23 | ||
| CN2012104837020 | 2012-11-23 | ||
| CN201310086213.6A CN103839991B (zh) | 2012-11-23 | 2013-03-18 | 一种终端与有源区形成弱电连接的结构及其设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103839991A CN103839991A (zh) | 2014-06-04 |
| CN103839991B true CN103839991B (zh) | 2018-06-15 |
Family
ID=50803311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310086213.6A Active CN103839991B (zh) | 2012-11-23 | 2013-03-18 | 一种终端与有源区形成弱电连接的结构及其设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103839991B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113540222B (zh) * | 2021-07-13 | 2022-10-21 | 弘大芯源(深圳)半导体有限公司 | 一种高压双极晶体管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003197913A (ja) * | 2001-12-26 | 2003-07-11 | Nec Electronics Corp | 半導体集積回路 |
| JP4231387B2 (ja) * | 2003-11-05 | 2009-02-25 | 本田技研工業株式会社 | 半導体装置とその製造方法 |
| JP2010118548A (ja) * | 2008-11-13 | 2010-05-27 | Mitsubishi Electric Corp | 半導体装置 |
-
2013
- 2013-03-18 CN CN201310086213.6A patent/CN103839991B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103839991A (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN105322002B (zh) | 反向传导igbt | |
| CN114122139B (zh) | 具有集成二极管的碳化硅mosfet器件及制造方法 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| US8853827B2 (en) | Silicon carbide bipolar junction transistor (BJT) having a surface electrode disposed on a surface passivation layer formed at a region between emitter contact and base contact | |
| CN106067480B (zh) | 一种双通道rc-ligbt器件及其制备方法 | |
| CN102569297B (zh) | 制备准谐振变换器的单片igbt和二极管结构及方法 | |
| CN102437187A (zh) | 带有mosfet和低正向电压的等效二极管增强型jfet的半导体器件及其制备方法 | |
| CN105206656A (zh) | 一种逆导型igbt器件 | |
| CN112234095B (zh) | 含有增强元胞设计的功率mosfet器件 | |
| CN109755293A (zh) | 半导体装置 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN213459736U (zh) | 一种SiC IGBT器件 | |
| CN108258039A (zh) | 电导率调制漏极延伸mosfet | |
| CN109065609A (zh) | 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN106098764B (zh) | 一种双通道rc-ligbt器件及其制备方法 | |
| CN104009087A (zh) | 一种静电屏蔽效应晶体管及其设计方法 | |
| CN113948578A (zh) | 一种集成了mps二极管的碳化硅mosfet | |
| CN116153992B (zh) | 一种逆导型绝缘栅双极型晶体管 | |
| CN103531620B (zh) | 一种基于n型注入层的igbt芯片及其制造方法 | |
| CN112768532A (zh) | 一种单片集成续流二极管的SiC MOSFET器件及其制备方法 | |
| CN103839991B (zh) | 一种终端与有源区形成弱电连接的结构及其设计方法 | |
| CN103022114B (zh) | 一种基于截止环的高压大功率igbt芯片及其设计方法 | |
| CN208797006U (zh) | 一种用于半导体功率器件的终端 | |
| TWI668864B (zh) | 具有電流路徑方向控制的半導體結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |