CN104269388A - 垂直集成系统 - Google Patents

垂直集成系统 Download PDF

Info

Publication number
CN104269388A
CN104269388A CN201410454353.9A CN201410454353A CN104269388A CN 104269388 A CN104269388 A CN 104269388A CN 201410454353 A CN201410454353 A CN 201410454353A CN 104269388 A CN104269388 A CN 104269388A
Authority
CN
China
Prior art keywords
layer
integrated system
integrated circuit
semiconductor element
passive component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410454353.9A
Other languages
English (en)
Other versions
CN104269388B (zh
Inventor
A·奥都奈尔
S·艾瑞阿尔特
M·J·姆菲
C·莱登
G·卡塞
E·E·恩格利什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN104269388A publication Critical patent/CN104269388A/zh
Application granted granted Critical
Publication of CN104269388B publication Critical patent/CN104269388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
    • G01N27/226—Construction of measuring vessels; Electrodes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4148—Integrated circuits therefor, e.g. fabricated by CMOS processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/0547—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means comprising light concentrating means of the reflecting type, e.g. parabolic mirrors, concentrators using total internal reflection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S40/00—Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
    • H02S40/30—Electrical components
    • H02S40/38—Energy storage means, e.g. batteries, structurally associated with PV modules
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0214—Biosensors; Chemical sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/13—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the heat-exchanging means at the junction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E70/00—Other energy conversion or management systems reducing GHG emissions
    • Y02E70/30—Systems combining energy storage with energy generation of non-fossil origin

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Molecular Biology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及垂直集成系统。本发明的实施方式提供了一种集成电路系统，包括：在半导体管芯的前侧制造的有源层；在所述半导体管芯的背侧的能量收集层，所述能量收集层配置为将非电形式的能量转换为电荷；以及至少一条电气路径，配置为分配所述电荷以向所述集成电路系统中的部件供电。

Description

垂直集成系统
本申请是2011年12月22日提交的题为“垂直集成系统”的发明专利申请201110433902.0的分案申请。
技术领域
本发明涉及集成电路系统。本发明尤其涉及多层垂直集成系统，其中部件位于半导体管芯的背侧，远离该管芯的有源部件。
背景技术
例如蜂窝电话、PDA和游戏装置的移动电子装置近来广泛地流行。如今，这些装置已经更多地变成了必需品，而不是奢侈品。因此，电子装置的尺寸越来越小，以满足消费者对小型易携带装置的需求。此外，装置变得更加复杂并且向消费者提供多种功能性。但是，不同的功能性需要电子装置中更多的部件并且增加了装置的尺寸(在Z轴以及X和Y轴)。因此，工程师通常必须对更多功能性相对于更小装置尺寸的选择进行权衡。因此，工程师一直在寻找最小化构成电子装置的电气部件尺寸的途径。
电子装置通常包括在电路板上耦合到一起的各种集成电路。每个集成电路与电子装置中的其它集成电路联合起来执行功能。材料科学的进展导致集成电路中晶体管尺寸的减小，这导致更小且更复杂的电子装置进入市场。对于电子装置来说，在集成电路芯片中提供所有的电路系统以最小化空间是理想的。遗憾的是，现在的制造技术并没有提供这种能力。相应地，电子装置常常包括多个芯片和附加的“分立”装置。分立装置是与半导体管芯分开制造的部件，例如电阻器、电容器、电感器等。分立部件常常在芯片的外面提供，但电连接到芯片中的某个电路。分立部件常常安装到与芯片相邻的印制电路板(PCB)上，这增加了电子装置的尺寸。
相应地，在本领域中需要在电气部件中结合分立的无源部件但该分立的无源部件不占用宝贵的空间。
附图说明
图1是根据本发明的实施方式的集成系统的框图。
图2是根据本发明的实施方式的集成系统的框图。
图3是根据本发明的实施方式的集成系统的框图。
图4(a)示出了根据本发明的实施方式的部件层。
图4(b)示出了根据本发明的实施方式的电阻器调整。
图4(c)示出了根据本发明的实施方式的电阻器调整。
图4(d)示出了根据本发明的实施方式的电阻器调整。
图4(e)示出了根据本发明的实施方式的电容器调整。
图5是根据本发明的实施方式的集成系统的框图。
图6是根据本发明的实施方式的集成系统的框图。
图7(a)是根据本发明的实施方式的集成系统的框图。
图7(b)是根据本发明的实施方式的集成系统的框图。
图8(a)是根据本发明的实施方式的集成系统的框图。
图8(b)是根据本发明的实施方式的集成系统的框图。
图8(c)是根据本发明的实施方式的集成系统的框图。
图9是根据本发明的实施方式的集成系统的框图。
图10是根据本发明的实施方式的集成系统的框图。
图11是根据本发明的实施方式的集成系统的框图。
图12(a)是根据本发明的实施方式的集成系统的框图。
图12(b)-(d)是根据本发明的实施方式、包括电感器的集成系统的框图。
图12(e)-(f)是根据本发明的实施方式、包括变压器的集成系统的框图。
图13是根据本发明的实施方式的集成系统的框图。
图14是根据本发明的实施方式的集成系统的框图。
图15(a)是根据本发明的实施方式的集成系统的框图。
图15(b)是根据本发明的实施方式的集成系统的框图。
图15(c)是根据本发明的实施方式的集成系统的框图。
图16是根据本发明的实施方式的集成系统的框图。
图17(a)示出了根据本发明的实施方式的集成系统的平面图和截面图。
图17(b)示出了根据本发明的实施方式的集成系统的平面图和截面图。
图17(c)示出了根据本发明的实施方式的集成系统的平面图和截面图。
图17(d)示出了根据本发明的实施方式的集成系统的平面图和截面图。
图18示出了根据本发明的实施方式的集成系统的边缘的截面图。
图19示出了根据本发明的实施方式的集成系统的平面图和截面图。
图20示出了根据本发明的实施方式的集成系统的划线道(scribestreet)。
图21是根据本发明的实施方式的集成系统的框图。
图22示出了根据本发明的实施方式的锁定机制。
图23示出了根据本发明的实施方式的锁定机制。
图24是根据本发明的实施方式的集成系统的框图。
图25示出了根据本发明的实施方式的有源侧的平面图。
图26(a)-(d)示出了根据本发明的实施方式的硅穿越通路。
图27示出了根据本发明的实施方式的集成系统的平面图和截面图。
图28是根据本发明的实施方式的集成系统的框图。
图29是根据本发明的实施方式的集成系统的框图。
图30(a)是根据本发明的实施方式的集成系统的框图。
图30(b)示出了根据本发明的实施方式的冷却层。
图31(a)示出了根据本发明的实施方式的冷却层。
图31(b)示出了根据本发明的实施方式的热电发电层。
图32示出了根据本发明的实施方式的集成系统的平面图和截面图。
图33(a)是根据本发明的实施方式的集成系统的框图。
图33(b)示出了根据本发明的实施方式的冷却层。
图34(a)是根据本发明的实施方式的集成系统的框图。
图34(b)示出了根据本发明的实施方式的冷却层。
图35(a)是根据本发明的实施方式的集成系统的框图。
图35(b)示出了根据本发明的实施方式的测量层。
图36是根据本发明的实施方式的集成系统、冷却层和测量层的框图。
图37是根据本发明的实施方式的集成系统的框图。
图38是根据本发明的实施方式的集成系统的框图。
图39是根据本发明的实施方式的集成系统的框图。
图40(a)是根据本发明的实施方式的集成系统的框图。
图40(b)是根据本发明的实施方式的集成系统的框图。
图41是根据本发明的实施方式的集成系统的框图。
图42是根据本发明的实施方式的集成系统的框图。
图43是根据本发明的实施方式的集成系统的框图。
图44是根据本发明的实施方式的集成系统的框图。
图45是根据本发明的实施方式的电子装置的框图。
具体实施方式
本发明的实施方式提供了集成电路系统，包括在半导体管芯的前侧上制造的第一有源层和在半导体管芯的背侧上并且具有包含在其中的电气部件的第二预制层，其中所述电气部件包括至少一个分立的无源部件。该集成电路系统还包括至少一条耦合所述第一有源层和所述第二预制层的电气路径。
本发明的实施方式提供了包括电路板和垂直集成电路的电子装置。所述垂直集成电路位于所述电路板上并且包括在半导体管芯的前侧上制造的第一有源层；在半导体管芯的背侧上并且具有包含在其中的电气部件的第二预制层，其中所述电气部件包括至少一个分立的无源部件；以及耦合所述第一有源层和第二预制层的至少一条电气路径。
本发明的实施方式提供了垂直集成电路，包括具有有源电路的有源层和位于该有源层的背侧上并且具有多个分立的无源部件与链路的部件层，其中所述分立的无源部件电连接到所述有源电路。
图1是根据本发明的实施方式的集成系统100的简化框图。集成系统100可以包括具有两个相对的侧(有源侧120和背侧130)的半导体管芯110。该集成系统还可以包括位于背侧130上的无源部件140.1、140.2，所述无源部件通过例如硅穿越通路(TSV)150的电连接器耦合到有源侧120。TSV150可以通过端接器160耦合到有源侧120。
半导体管芯110可以是硅晶片或者其它已知的半导体管芯材料。有源侧120可以位于半导体管芯的前侧，并且可以包括在制造处理中在其上面制造的有源电路。有源电路可以利用本领域中已知的技术蚀刻到硅载体上。有源电路可以包括可以定义集成系统100的功能的、例如晶体管的半导体装置。
背侧130可以位于与半导体管芯110的有源侧120相对的一侧。无源部件140.1、140.2可以直接安装到背侧130上。无源部件140.1、140.2可以是能够与半导体管芯110的制造处理分开预先制造的分立部件。无源部件140.1、140.2可以是太大以至于不能由集成电路技术制造的部件。无源部件140.1、140.2可以是不需要操作电源因而无源的部件，例如电阻器、电容器和电感器。无源部件140.1、140.2可以由陶瓷、硅或者其它合适的材料组成。仅仅是为了说明，图1示出了两个无源部件140.1、140.2，但本发明的实施方式可以包括少于或多于两个的不同个数的无源部件。例如，根据本发明的集成电路可以包括一个无源部件或者可以包括四个无源部件。
依赖于所涉及的具体材料，无源部件140.1、140.2可以利用导电附接剂或者糊、各向异性导电膜或者任何其它合适的方法附着到或者电耦合到半导体管芯110的背侧130。无源部件140.1、140.2还可以利用与半导体管芯110不同的制造处理制造。与半导体管芯制造处理相比，无源部件制造处理可以是较低成本类型的制造处理，其使得相比于可用于更复杂结构的更精细的几何制造处理可以制造具有更好性能特性的无源分立部件。制造好的衬底、管芯衬底和无源部件衬底可以利用多种不同的处理(例如金接合、玻璃接合、阳极接合或者任何其它合适的接合方法)接合。
TSV150可以是蚀刻或者激光钻孔通过半导体管芯110的通路。在通路被蚀刻或者激光钻孔之后，该通路可以用导电材料电镀或者填充，以便在有源侧120和背侧130之间提供电连接。可以提供例如bumping(bumping)或构图的后续处理步骤，以便在TVS150和无源部件140.1、140.2之间进行电连接。无源部件还可以在硅的背侧的内部或者顶部上制造(作为TSV制造处理的一部分)。例如，可以制造电感器线圈或者电阻器并链接到TSV。而且，因为不同的无源部件可能需要不同的TSV形状、开口、深度、构图等等，所以TSV的几何形状与开口可以修改，以便于实现所耦合的无源部件的最优电气特性。例如，电感螺线或者线圈可以在TSV中制造。此外，可能需要特定的纵横比，以在电容器中保持或存储电荷。因此，例如，与TSV同时制造的硅的背侧中的凹部可以修改，以增强所需的电气特性。此外，端接器160可以完成TSV150与有源侧120上的有源电路之间的电连接。例如，端接器160可以是焊料块，并且可以提供到下一个封装级的电连接。
在操作中，有源侧120上的有源电路可以控制背侧上的无源部件。所述有源电路可以在必要时访问背侧130上的无源部件。因此，有源电路可以作为集成系统100的“大脑”来操作。
集成系统100可以垂直方式在背侧130上结合无源部件140.1、140.2；因此，先前安装在电路板上的无源部件现在可以置于半导体管芯的背侧上，由此节省了电路板上宝贵的空间。在半导体管芯内安装无源部件还可以减小被垂直集成系统占用的垂直高度(Z高度)。此外，预制部件的使用使得不同的技术可以混合。例如，允许使能例如电容器的无源部件的薄膜陶瓷衬底可以结合到硅基管芯中，由此产生单一集成的解决方案。
图2是根据本发明另一种实施方式的集成系统200的简化框图。集成系统200可以包括具有两个相对侧(有源侧220和背侧230)的半导体管芯210。该集成系统还可以包括位于背侧230上的无源部件240.1、240.2，所述无源部件通过例如导电迹线250的电连接器耦合到有源侧220。导电迹线250可以利用端接器260耦合到有源侧220。此外，导电迹线250可以沿半导体管芯210的侧边缘延伸。因为迹线250可以沿半导体管芯的边缘耦合两个相对的侧，所以集成系统200可能不需要钻通硅半导体管芯210的通路，同时仍然以垂直方式在背侧230上结合无源部件240.1、240.2。
集成系统200的其它部分类似于图1的集成系统100中所示出的实施方式中的那些部分。因此，对其的具体描述这里将不再重复。此外，为了清晰和简短，在以下的实施方式中，与以上实施方式公共的一些部分将不再示出和描述。例如，到有源侧的端接器将不再示出或者描述，因为本领域普通技术人员很容易理解那些部分在以下的实施方式中是存在的。
图3是根据本发明另一种实施方式的集成系统300的简化框图。集成系统300可以包括耦合无源部件340.1、340.2和TSV350的引线接合360。当无源部件340.1、340.2和半导体管芯是由具有不同膨胀系数的不同材料制成的时候，引线接合可能是期望的，这将使它们进行如用于多芯片模块的标准组装处理(其中芯片电容器可以利用标准的引线接合技术电连接)。如果这样的话，半导体管芯和无源部件可能在不同的温度以不同的速率膨胀和收缩，在两个部分之间的连接处造成裂缝。通过利用环氧树脂(或者其它合适的材料)封装的所安装部件与引线接合，这种情况可以缓解，其中环氧树脂(或者其它合适的材料)将保护有关接点/接口并使得由于热膨胀系数/材料不匹配造成的应力最小化，并防止通过机械损坏造成的电气连接断开。
把无源部件安装在芯片的背侧还可以允许芯片设计的更多定制。垂直集成设计可以提供可以容易地调整并校准以适合不同应用的芯片。根据本发明的一种实施方式，可以提供在所有垂直集成的层组装好之后可调的集成系统。图4(a)示出了可以安装到半导体装置背侧的部件层400，该部件层400具有例如电阻器410、电容器420和电感器430的无源部件、链路440及TSV450。部件层400可以是预制的衬底，例如薄硅晶片、陶瓷或者玻璃衬底。例如，部件层可以是材料为六、八或者12英寸厚的薄硅晶片。部件层400可以是硅衬底、陶瓷衬底或者印制电路板(PCB)类型的衬底，并且可以在与有源硅载体不同的地点预制。此外，预制的衬底可以通过把结构溅射、电镀或者淀积到基体硅上来制造。如果部件层400是单独预制的层，那么它就可以利用例如阳极接合、金接合、各向异性导电膜或者其它合适的方法接合到有源层(载体硅)。
例如，部件层400可以利用比载体硅所使用的处理不复杂的处理在硅上制造。不同的硅衬底可以使某些无源部件性能特性的制造更简单。例如，与载体硅管芯相比，部件层400可以具有更薄的几何结构。依赖于所需的性能特性，无源部件到部件层400上或者其中的结合还可以进一步优化。例如，如果制造电容器，那么两个平行极板的深度与表面积给出较好的存储电荷的能力。这可能在用于最大化平行极板面积的不同形状/组合中反映出来，如以下在图8(b)和8(c)的描述中所描述的。
不同的制造处理可以混合到一起，来最大化特定无源部件期望的性能特性。部件层400可以电连接到载体硅，且部件层400可以包括到结合到其中的无源部件的链路。所述链路可能能够被打断或者修改，使得可以修改结合到其中的无源部件的性能特性。因而，集成系统在单分(singulation)之后是可调的。
如在图4(a)的提出(blow out)部分中进一步示出的，部件层400可以包括无源部件的基本构建块阵列。部件层400可以包括例如电阻器410、电容器420和电感器430的无源部件。为了说明，图4(a)把无源部件示为其各自的电路示意符号。部件层400中无源部件的阵列可以修改，使得(例如，通过电吹熔链路(electrically blowing fusedlink)或者激光修整)电连接到下面的载体硅的无源部件的具体数量与类型是在整个系统电连接的时候(单分之前)设置的。因此，整个垂直集成系统可以调整或者校准。
无源部件可以为具体应用修改或者调整。图4(b)-(e)示出了可以用于调整无源部件的不同技术。图4(b)以示意符号形式示出了可以具有总电阻值R3的电阻器部件。在这个例子中，电阻可以直接依赖于电阻器的长度。因而，电阻可以被激光修整，来产生更小的电阻值。例如，如图所示，电阻器可以修整到产生较小的电阻R2和R1。作为选择，可以在长度保持恒定的情况下修改无源部件的宽度，使得电阻可以直接依赖于无源部件的宽度。修改可以通过激光修整、有关链路或结构的物理修改或者其它合适的技术来执行。
图4(c)示出了调整电阻值的另一种方法。在这个例子中，三个电阻器R1、R2和R3可以串联耦合。不同的链路，L1、L2、L3和L4，也可以在电阻器的连接之间提供。依赖于哪个电阻值是优选的，链路可以选择性地熔合或者断开。例如，如果R2的电阻值是优选的，则链路L1和L4可以断开，因此只留下耦合到电阻R2每一端的链路L2和L3。在另一个例子中，如果R1+R2的电阻值是优选的，则链路L2和L4可以断开，因此只留下提供R1和R2串联的链路L1和L3。此外，利用相应布置的链路，电阻器可以并联方式布置。作为选择，不同的链路，L1、L2、L3和L4，可以在公共迹线上连接到一起，该公共迹线随后可以修改，以根据设计断开或者修改连接。
图4(d)示出了调整电阻值的另一种方法。在这个例子中，可以提供三个电阻器，使得每个电阻器都可以耦合到TSV。依赖于哪个电阻值是优选的，电阻器可以选择性地通过引线接合耦合到TSV。在另一种实施方式中，所有电阻器都可以耦合到TSV而且随后接合，只留下一个电阻器可以断开。此外，垂直集成系统的层中的电气结构可以通过熔合链路连接，为了调整系统，该熔合链路可以被电吹熔。
图4(e)示出了调整电容值的一种方法。图4(e)示出了无源分立电容器的截面图与顶视图。电容器可以具有存储电荷的两个平行的侧，A和B，并且这两个平行的侧可以被电介质分开。电容器的一侧可以包括可修改的电气链路。例如，该链路可以断开，以便减小电容器极板的尺寸并且由此减小电容。
在电感器的情况下，特性会受电感器线圈的匝数的影响。包含不同匝数的层之间的链路可以通过吹熔连接每一层上的匝的熔丝来修改。多个匝和链路可以在每一层上连接，而且这些链路可以熔合(然后电吹熔)或者物理修改。
此外，部件层400还可以包括无源部件与TSV450之间、电连接到其下面有源层的链路440。因此，链路440可以断开或者更改，以同样调整或者修改集成系统。因此，集成系统可以作为完整的堆叠进行电测试，并且背侧上部件层中的部件可以随后调整、修改或者校准。由于垂直集成系统允许在所有层组装好之后以晶片夹层形式进行调整、修改或者校准，因此垂直集成系统很容易为不同的应用定制。而且，不同的单独系统可以在完整的堆叠组装、电测试和调整之后单分，从而容易结合到电路板上(或者其中)的下一个封装级中。
图5是根据本发明的另一种实施方式的集成系统500的简化框图。集成系统500可以包括具有有源侧520和背侧530的半导体管芯，其中背侧530结合了无源部件540.1和540.2。TSV550可以把无源部件540.1和540.2耦合到有源侧520上的有源电路。该集成系统可以包括背侧530上的腔体560，在其中安装无源部件540.1和540.2。此外，集成系统500可以包括保护层570。
腔体560可以是蚀刻到背侧中或者在半导体管芯的背侧中形成的凹部。通过把无源部件540.1和540.2安装到腔体中，垂直集成系统的整体系统高度大大减小了，这导致部件尺寸的进一步减小。
保护层570可以通过通路耦合到下面的层(例如有源层520)，并且可以对无源部件540.1和540.2提供保护性覆盖。保护层570可以是电磁场(EMF)屏蔽。此外，保护层570可以包括用于集成系统500的接地面或者电源面。由于该保护层570在其它层的上面，因此保护层570可以耗散由下面的层产生的热量。保护层570还可以包含无源部件。因此，保护层570可以提供EMF屏蔽并且同时提供附加的部件层。此外，保护层570可以是可修改的，以例如在单分之前在将所有层组装到一起的时候调整或者校准集成系统500。保护层570可以通过激光修整、吹熔熔丝或者其它已知的技术电气修改。
图6是根据本发明的另一种实施方式的集成系统600的简化框图，其中集成系统600类似于图5的集成系统500。集成系统600可以包括填充腔体的密封剂610。当硬化时，密封剂610可以围绕无源部件成型，把它们锁定到合适的位置。
根据本发明的另一种实施方式，集成系统可以包括多个腔体。图7(a)中的集成系统700可以包括两个腔体760.1、760.2，其中无源部件740.1、740.2可以分别安装在每个腔体中。此外，每个腔体可以具有多于一个安装在其中的无源部件。图7(b)示出了可以包括具有分别填充腔体的密封剂790.1、790.2的多个腔体的集成系统780。当硬化时，密封剂790.1、790.2可以围绕无源部件成型，把它们锁定到合适的位置。
依赖于无源部件的尺寸和无源部件的电气特性，无源部件可以以不同的方式安装或嵌入到半导体管芯中。图8(a)示出了根据本发明的实施方式、以不同方式安装在半导体管芯背侧上的三个无源部件装置。无源部件810.1可以直接安装在背侧上，没有腔体并且具有垂直高度Z1。另一方面，无源部件810.2可以完全安装在腔体中，其中填充腔体的深度与宽度可以改进无源部件810.2的电气特性。例如，增加腔体的深度可以允许更具电阻性的材料结合到腔体中，由此增加总的电阻特性。
因为无源部件810.2不增加其本身的z高度，所以无源部件810.2完全嵌入到腔体中减小了集成系统的垂直高度。无源部件810.3可以安装在背侧上，使得其填充腔体并且还与腔体重叠。通过填充腔体深度与宽度及附加重叠所获得的总体积可以改进无源部件810.3的电气特性。例如，围绕腔体重叠材料可以增加电阻性材料的总体积，并且因此可以增加总的电阻特性。此外，Z2，即无源部件810.3的z高度，小于Z1，其中Z1是直接安装到背侧上的无源部件810.1的垂直高度。因此，通过采用本文所述的不同安装技术，系统的垂直高度可以减小。
无源部件安装到其中的腔体或者凹部可以成形或者修改成优化所需的性能。例如，图8(b)示出了根据本发明的实施方式具有电容器830.1的集成系统820.1，其中电容器830.1作为无源部件在背侧完全安装在腔体中。腔体和TSV成形为使得电容器830.1的顶板840.1和底板850.1适合腔体。此外，腔体还可以进一步修改，以便允许使用更高值的电容器。图8(c)示出了根据本发明的实施方式具有电容器830.2的集成系统820.2，其中电容器830.2作为无源部件在背侧安装在腔体中。这种实施方式中的腔体可以呈阶梯状，以便最大化平行极板(电容器830.2的顶板840.2和底板850.2)的表面积。由于电容与平行极板的表面积直接关联，因此电容增加，从而所存储电荷的量增加。
图9是根据本发明的另一种实施方式的集成系统900的简化框图。集成系统900可以包括一个叠置到一个上面的多个无源部件，其中每个无源部件安装在各自的凹部中。第一个凹部910.1可以具有安装在其中的无源部件940.1；第二个凹部910.2可以具有安装在其中的无源部件940.2；而第三个凹部910.3可以具有安装在其中的无源部件940.3。每个无源部件可以通过TSV电连接到有源侧上的有源电路，如图9所示。无源部件940.1可以通过TSV对950.1连接到有源电路，无源部件940.2可以通过TSV对950.2连接到有源电路，而无源部件940.3可以通过TSV对950.3连接到有源电路。每个凹部可以蚀刻到背侧中或者在半导体管芯的背侧中形成，具有阶梯状外形。半导体管芯背侧中的凹部或者腔体的“阶梯”可以使许多不同的无源部件能够结合到集成系统900中，同时最小化集成系统900的水平长度与垂直高度。
无源部件940.1、940.2、940.3可以在衬底上一起预制，但仍然与半导体管芯分开。然后，预制好的衬底可以插入到半导体管芯的阶梯状凹部中，用于组装。
图10是根据本发明另一种实施方式的集成系统1000的简化框图，其中集成系统1000类似于图9的集成系统900。集成系统1000可以包括填充腔体的密封剂1010。当硬化时，密封剂1010可以在每一个凹部中围绕无源部件成型，把它们锁定到适合的位置。
此外，图11中所示的保护层1110可以置于无源部件的上面。该保护层1110可以通过通路耦合到下面的层(例如有源侧)，并且可以对无源部件提供保护性覆盖。保护层1110可以是电磁场(EMF)屏蔽。此外，保护层1110可以包括用于集成系统1100的接地面或者电源面。由于该保护层1110在其它层的上面，因此保护层1110可以耗散由下面的层产生的热量。保护层1110还可以包含无源部件。因此，保护层1110可以提供EMF屏蔽并且同时提供附加的部件层。此外，保护层1110可以是可修改的，从而例如在单分之前在所有层都组装到一起的时候调整或者校准集成系统1100。保护层1110可以通过激光修整、吹熔熔丝或者其它已知的技术电气修改。
图12(a)是根据本发明另一种实施方式的集成系统1200的简化框图。集成系统1200可以使用设置在背侧上的电感器线圈来隔离和耦合来自管芯的不同电压域的电信号。集成系统1200可以包括由隔离阻挡物1230隔离的低电压管芯1210和高电压管芯1220。该集成系统还可以包括无源部件1240.1、1240.2及一对电感器线圈1250.1、1250.2。
低电压管芯1210和高电压管芯1220在电气隔离的不同电压域上工作。隔离阻挡物1230可以电气隔离两个管芯，并且可以由非导电材料制成。无源部件1240.1、1240.2可以结合到背侧中(或者淀积到其上面)，并且可以直接耦合到低电压管芯1210的有源电路。无源部件1240.1、1240.2还可以耦合到电感器线圈1250.1、1250.2中的一个，而另一个线圈可以耦合到高电压管芯1220的有源电路。因此，集成系统1200可以使用电感器线圈1250.1、1250.2来通过包括无源部件1240.1、1240.2的预制衬底隔离并磁耦合两个管芯(低电压管芯1210和高电压管芯1220)之间的电信号。预制衬底层还可以包含如上所述的保护层。
铁磁材料也可以包括在线圈中。图12(b)是根据本发明的实施方式、结合到集成系统中的电感器的简化框图。该电感器可以具有铁磁芯1260.1和围绕铁磁芯1260.1缠绕的线圈1270.1。该电感器可以预制好并安装到半导体管芯的背侧上。此外，该电感器可以利用例如TSV的导电路径连接到有源侧。
图12(c)是根据本发明的实施方式、结合到集成系统中的电感器的简化框图。该电感器可以具有铁磁芯1260.2和围绕铁磁芯1260.2缠绕的线圈1270.2。在这种实施方式中，该电感器可以预制并插入到半导体管芯背侧上的腔体中。此外，该电感器可以利用例如TSV的导电路径连接到有源侧。
图12(d)是根据本发明的实施方式、结合到集成系统中的电感器的简化框图。该电感器可以具有铁磁芯1260.3和围绕铁磁芯1260.3缠绕的线圈1270.3。在这种实施方式中，该电感器可以在半导体管芯的背侧中制造。此外，该电感器可以利用例如TSV的导电路径连接到有源侧。
铁磁材料可以用于形成集成系统的层中的变压器。变压器可以是升压变压器或者降压变压器。例如，在层中形成的变压器可以用作RF变压器。图12(e)示出了根据本发明的实施方式的变压器形成方法。预制的层A1280.1可以包括围绕铁磁芯1281缠绕的线圈1282。层A1280.1可以是制造好的PCB、陶瓷或者其它合适的衬底。层A1280.1还可以包含其它无源部件、屏蔽、电源面和接地面。层A1280.1还可以包含到其它层的连接。另一个层B 1290.1可以是半导体管芯的背侧。层B1290.1可以包含围绕铁磁芯1291缠绕的线圈1292，其中铁磁芯1291安装在半导体管芯背侧中的腔体中。这两个层(层A1280.1和层B1290.1)可以结合，并且每个相应层的铁磁芯1281、1291可以连接，从而形成具有作为变压器顶部线圈的线圈1281和作为底部线圈的线圈1282的变压器。此外，密封剂可以填充腔体。作为选择，变压器可以直接安装到半导体管芯的背侧上。
图12(f)示出了根据本发明的实施方式的变压器形成方法。如图所示，图12(f)中的变压器可以包含围绕铁磁芯缠绕的一对线圈。该变压器可以在衬底上形成，其中衬底利用厚电介质安装在管芯的背侧上。该电介质可能通过热量与压力变形，留出可以安装在管芯背侧上的芯末梢暴露。
图13是根据本发明另一种实施方式的集成系统1300的简化框图。类似于图12(a)的集成系统1200，集成系统1300可以使用置于背侧上的电感器线圈来隔离和耦合在不能直接耦合的不同电压管芯之间来往的电信号；但是，在集成系统1300中，包括无源部件的衬底还用作在不同电压管芯之间的隔离电路。集成系统1300可以包括低电压管芯1310、高电压管芯1320、隔离阻挡物1330、无源部件1340.1及一对电感器线圈1350.1、1350.2。在这种实施方式中，高电压管芯1320可以堆叠在低电压管芯1310的上面，隔离阻挡物1330在这两个管芯之间，从而电气隔离这两个管芯。如本发明中所描述的，隔离电路可以是包括无源部件的预制衬底。
在集成系统1300的另一方面，低电压管芯1310中的有源电路可以控制包括无源部件1340.1和高电压管芯1320电路的其它层的操作。低电压管芯1310可以访问其它层。
图14是根据本发明另一种实施方式的集成系统1400的简化框图，其中集成系统1400类似于图13的集成系统1300。集成系统1400还可以进一步包括高电压管芯1420上的微机电系统(MEMS)1460.1、1460.2。例如，低电压管芯1410可以包含存储用于MEMS1460.1、1460.2的机械位置(例如针对陀螺仪的初始位置)的存储器部分。当集成系统1400在工作时，MEMS的灵敏度与输出可以标准化到初始机械位置。其它应用例子可以包括用于在不同频率带中的天线调整的、串行或并行布置的RF MEMS开关。
隔离阻挡物1430还可以包含位于线圈之间的铁磁材料。该铁磁材料可以在需要时在集成系统中产生升压或者降压变压器。
根据本发明的另一种实施方式，光学系统可以隔离和耦合来自在不同的隔离域中工作的不同管芯的电信号。图15(a)是包括光学系统的集成系统1500的简化框图。集成系统1500可以包括低电压管芯1510、高电压管芯1520、隔离阻挡物1530和无源部件1540.1。集成系统1500还可以包括具有光电晶体管1550、LED1560.1和波导1570的光学系统。在这种实施方式中，高电压管芯1520可以堆叠到低电压管芯1510的上面，隔离阻挡物1530在两个管芯之间，以便电隔离这两个管芯。如上所述，隔离电路可以是包括无源部件的预制衬底。
在这种实施方式中，光学系统可以隔离和光耦合两个不同工作电压管芯1510和1520之间的电信号。光电晶体管1550.1可以设置到一个管芯上，例如高电压管芯上，而且对应的LED1560.1可以设置到另一个管芯上。波导1570.1也可以设置在光电晶体管1550.1和LED1560.1之间，以便光波能够行进。波导1570可以在隔离阻挡物1530中形成。在操作中，低电压管芯1510上的有源电路可以在波导1570.1的一端开启LED1560.1，作为通信信号。在波导1570.1的另一端，光电晶体管1550.1将感测何时LED1560.1被“开启”，并且把信息发送到高电压管芯1520电路上的电路。因此，低电压管芯1510中的有源电路可以控制包括无源部件1540.1和高电压管芯1520电路的其它层的操作。低电压管芯1510可以在必要时访问其它层。
作为选择，根据本发明的实施方式，光学系统可以是如图15(b)中所示的层之间的双向通信系统。在双向通信系统中，每个管芯都可以包括光电晶体管1550.1、1550.2和LED1560.1、1560.2，以便允许在两个方向中的通信。
此外，光学系统还可以在两个管芯在一个层上并排设置的时候使用。图15(c)是根据本发明的实施方式的集成系统1503的简化框图。低电压管芯1510.3和高电压管芯1520.3可以在同一层上，并且可以由隔离阻挡物1530.3隔离。光学系统可以安装在两个管芯上。光学系统可以包括光电晶体管1550.3、LED1560.3和波导1570.3。
图16中的集成系统1600示出了根据本发明、有源侧上的有源电路如何可以访问不同的无源部件的实施方式。集成系统1600可以包括无源部件1610.1、1610.2和设置在顶部衬底中的电感器线圈1630-1650，其中该顶部衬底耦合到无源部件和有源电路。电感器线圈1630-1650可以接通/断开，以便激活/停用无源部件1610.1、1610.2。例如，当有源电路需要访问无源部件1610.1时，它可以向电感器线圈1630.1、1630.2发送电压。一对电感器线圈还可以控制对无源部件块而不仅仅是一个无源部件的访问。
半导体管芯背侧上的不同层/材料的集成可能导致结构不稳定。对于保持结构的完整性而言(在垂直集成系统的工作/寿命中，以及还有在单个垂直集成系统的单分处理中)，不同层之间的附接可能是关键的。多层系统中的不同材料层之间的热膨胀系数(CTE)产生集中到边缘上的应力。换句话说，可能导致层之间的接合剪断和剥落的应力在边缘最强，当多层系统包含许多薄的不同材料的层时，这种情况会恶化。因此，根据本发明，提供了以下所述的、在嵌入式部件边缘最大化附接并因此改进垂直集成系统机械坚固性的不同实施方式。
图17(a)示出了根据本发明的实施方式的集成系统1700。集成系统1700可以包括在半导体管芯周界中的迹线。图17(a)的顶部截面示出了具有两条迹线的管芯的平面图，而底部截面示出了具有这两条迹线的截面图。迹线可以在半导体管芯的背侧利用激光切割或者通过蚀刻或者能够提供所需变形的某种其它处理来形成。迹线形成用于密封剂嵌入的隆起，由此将多个层更牢固地彼此附着起来。
图17(b)示出了根据本发明的实施方式的集成系统1710。集成系统1710可以包括在半导体管芯周界中的方块。图17(b)的顶部截面示出了具有方块的管芯的平面图，而底部截面示出了具有所述方块的截面图。方块可以在半导体管芯的背侧利用激光切割或者通过蚀刻或者能够提供所需变形的某种其它处理来形成。方块形成用于密封剂嵌入的隆起，由此将多个层更牢固地彼此附着起来。
图17(c)示出了根据本发明的实施方式的集成系统1720。集成系统1720可以包括在半导体管芯周界中的同心圆。图17(c)的顶部截面示出了具有两个同心圆的管芯的平面图，而底部截面示出了具有这两个同心圆的截面图。同心圆可以在半导体管芯的背侧利用激光切割或者通过蚀刻或者能够提供所需变形的某种其它处理来形成。同心圆形成用于密封剂嵌入的隆起，由此将多个层更牢固地彼此附着起来。
图17(d)示出了根据本发明的实施方式的集成系统1730。集成系统1730可以包括在半导体管芯周界中交错的阶梯。图17(d)的顶部截面示出了具有交错阶梯的管芯的平面图，而底部截面示出了具有所述交错阶梯的截面图。阶梯可以在半导体管芯的背侧利用激光切割或者通过蚀刻或者能够提供所需变形的某种其它处理来形成。阶梯形成用于密封剂嵌入的隆起，由此将多个层更牢固地彼此附着起来。
所采用的图样与形状可以在必要时进行优化，以便改进层之间的附接与锁定。这可以通过增加表面积而且还可以通过(依赖于所使用的图样或形状)提供凹部/槽/区域来实现，其中要结合的材料的一部分填充/固化/硬化到所述凹部/槽/区域中，使得其被机械锁定。所使用的图样与形状可以优化，以便最大化完成的垂直集成结构(在单分处理中及在系统工作寿命中)的坚固性。
根据本发明的集成系统可以嵌入到PCB类型的结构中。相应地，集成系统可以进一步结合锁定特征，以便确保集成系统可以牢固地嵌入到PCB类型的结构或其它结构中。图18示出了根据本发明的实施方式的集成系统的边缘。半导体管芯1810和部件层1820都可以具有如图所示的锯齿边缘或者另一种形状外形，以便改进附接性，并且由此允许更牢固地嵌入到最终的衬底中。边缘终止部(edge finish)可以在单分处理中形成，如以下进一步描述的。
图19进一步根据本发明的实施方式以平面图和截面图示出了集成系统1900中的边缘终止部。集成系统1900可以包括半导体管芯1910、有源区域中的金属焊盘1920及划线道1930。金属焊盘1920可以用于连接到另一个层。划线道1930可以包括例如锯齿边缘的边缘终止部，其中锯齿边缘产生可以随后被密封剂填满的间隙。
图20示出了如何可以形成边缘终止部。划线道2010可以制造成具有开口2020。开口2020可以通过激光切割或者其它已知的技术形成，并且开口2020可以是如图所示的圆形或者其它形状。用于集成系统单分的最终切口2030可以在开口2020中制造，以便产生如图19中所示的锯齿边缘终止部。最终的切口2030可以通过激光器、切割锯或者其它已知的装置制造。
图21是根据本发明另一种实施方式的集成系统2100的简化框图。根据本发明，集成系统2100示出了两个层之间利用锁定特征部的内部连接，其中锁定特征部改进了两个层之间的附接。集成系统2100可以包括锁定槽2110.1、2110.2、锁定阶梯2120和密封剂2130。
类似于图17中所示的实施方式，锁定槽2110.1、2110.2可以位于管芯的边缘上。锁定阶梯2120可以是从安装无源部件的表面升高的阶梯。锁定槽2110.1、2110.2可以改进集成系统构造的坚固性，因为它们更稳固地固定受保护的背侧涂层。因此，边缘层被剥离或分离的可能性大大减小了。由于背侧层更牢固地附接到管芯，因此这还转化为将结合到背侧上的无源装置更牢固地附接。
锁定槽2110.1、2110.2可以通过在管芯的背侧上蚀刻来形成。此外，密封剂可以填充到槽中，并且密封剂可以填充开口，然后硬化，以便机械地锁定到管芯中。与平的表面相比，锁定槽2110增加了更多的接触表面积，由此改进了附接。相同的概念对于锁定阶梯2120也是适用的。
为了示出锁定槽如何改进附接，图22示出了锁定槽2220的放大视图。根据本发明的实施方式，可以通过蚀刻如图22中所示的凹部来进一步改进附接，其中槽的最宽部分“b”大于表面上的开口“a”。由于b>a，因此接触表面积更进一步增加了，实现了改进的附接。
图23是根据本发明另一种实施方式改进附接的集成系统2300的简图。集成系统2300可以包括锁定槽2320、密封剂2330和锁定层2340。在组装中，锁定层2340可以添加到第一组槽。然后，密封剂2330可以添加到第二组槽而且还添加到锁定层2340中。当位于层之间界面的材料通过热、压力等变形并且填充槽时，材料将硬化，这可以机械地锁定并固定整个集成系统及增加将最大化附接的表面积。开口特征部与表面图样可以被修改，例如更改凹部/开口的形状并在不同层中交错位置，从而进行优化，以便使整个集成系统更坚固。
根据本发明的实施方式，修改也可以在半导体管芯的有源侧上进行，以便改进附接。图24的集成系统2400示出了这种修改。集成系统2400可以包括半导体管芯2410、电介质层2430、金属焊盘2440.2、2440.2和锁定切口2450。金属焊盘2440.2、2440.2可以是暴露的金属触点，所述金属触点用于连接到例如PCB的下一个封装级。在金属焊盘2440.2、2440.2之间，电介质层2430可以包括锁定切口2450，其中锁定切口2450增加接触表面积，由此改进附接。锁定切口2450可以作为碰撞(bumping)/晶片处理的一部分来制造。
图25示出了根据本发明的实施方式、包括锁定切口或者槽的有源侧的平面图，其中所述锁定切口或者槽能够留存或者锁定密封剂。集成系统2500可以包括锁定切口2550.1、2550.2和金属焊盘2540。如图所示，锁定切口2550.1、2550.2可以是在顶部层电介质中蚀刻的同心圆。金属焊盘2540可以是暴露的金属触点，用于连接到例如PCB的下一个封装级。
在本发明的另一种实施方式中，TSV的形状可以修改，以便改进其中所包含的导电材料的附接性。例如，半导体管芯背侧上的TSV开口可以修改，使得无源部件的端子可以更牢固地嵌到管芯中，使整个集成系统更坚固。图26(a)示出了具有圆形开口的TSV2610的平面图，而图26(b)示出了具有不规则形状开口的TSV2620的平面图。TSV2610和2620可以具有相同的半径r。在电镀处理步骤中，与具有圆形开口的TSV2610相比，具有不规则形状开口的TSV2620在通路中具有较小的被导电材料填充的体积。TSV2620开口具有小于TSV2610表面积的表面积，其中，对于圆形开口，表面积是π*r2。因此，TSV开口的形状可以修改，以便为通路中的导电材料产生最优的附接效果，使集成系统更坚固。
此外，通路中导电层的分离与剥离会对集成系统造成严重的问题。但是，根据在此所述本发明的实施方式的通路构造可以更牢固地保持导电材料，并且因此，使集成系统更坚固。
如以下更具体讨论的，根据本发明的实施方式的集成系统还可以用于流体、气体等的分析，并且通路可以用作在层之间运动的管道。依赖于具体应用，通路可以构造成把通过开口的材料流优化到最优速率。图26(c)示出了根据本发明的实施方式的TSV2630的截面图。TSV2630可以包括不同阶梯状的同心圆开口，使得通过层的物理流可以被控制到具体的速率。例如，因为TSV2630的窄的外形，从层的顶部到层的底部的材料流可以减少。图26(d)示出了根据本发明的实施方式的TSV2640的截面图。TSV2640可以包括不同斜率的同心圆开口，使得通过层的物理流可以被控制到具体的期望速率。作为选择，通路可以修改，以产生螺旋形的其它最优形状，以便于实现级之间流体运动的期望速率。例如，通路可以修改，作为流体速率过滤或者减小处理的一部分，使得例如在通过垂直集成系统中的特定层或区域的流体显示出可辨别测量的电气值的情况下，及在层被物理地构造成产生期望的流速率使得流体的pH可以被持续监视的情况下，pH水平可以被监视。
根据本发明的实施方式，TSV可以设置在半导体管芯的非有源区域中，因为，对于直接在有源电路上方的TSV，某些电路系统可能有问题。例如，在某些类型的电路系统上方的通路的结合可能造成会影响系统性能的机械应力而且造成参数化偏移问题。图27示出了具有有源电路2710和TSV阵列2720的集成系统2700有源侧的平面图和截面图。TSV阵列2720可以位于有源电路2710的周界上，由此在半导体管芯的非有源区域上。为了最小化两个部分之间的干扰，区域“d”是有源电路2710与最近的TSV2720.1之间的最小距离。
此外，在另一种实施方式中，依赖于其应用，TSV可以不用导电材料填充。例如，光学系统或者冷却系统可以采用不需要填充到其中的导电材料的TSV。因此，不导电的TSV仍然可以连接垂直集成系统的不同的层。
发热问题可能会随垂直集成系统出现。有源电路及无源部件在工作的时候可能产生热量。过多的热量会损害电气部件并恶化集成系统的整体性能。图28是根据本发明另一种实施方式的集成系统2800的简图。集成系统2800可以包括热沉2810和热TSV2820。热沉2810可以是散热片或者一块高导热材料。图28中的热沉2810示为附接到锁定阶梯；但是，热沉2810可以附接到冷却板或者其它接口。热TSV2820可以把热量从有源侧传导到管芯的背侧。因此，热沉2810和热TSV2820联合起来分散来自有源侧的热量，防止过热，由此改进集成系统的整体性能。作为选择，由系统产生的热量可以用于改进集成系统的整体效率(即，通过使用热电发电层)，如以下所描述的。而且，用于传输热量的热TSV2820可以修改(例如，放大)，以便优化热效率。
图29是根据本发明另一种实施方式的集成系统2900的简图。集成系统2900可以包括热沉2910和热TSV2920。热沉2910可以是散热片或者一块高导热材料。图29中的热沉2910示为附接到锁定阶梯；但是，热沉2910可以附接到冷却板或者其它接口。热TSV2920可以把热量从有源侧传导到管芯的背侧。热沉2910可以整个覆盖有源侧上的有源电路，并且可以比部分覆盖有源电路的热沉在分散热量方面热效率更高。当热沉的尺寸增加时，热沉的热效率也增加，因为热效率与热沉的尺寸成正比。
根据本发明的另一种实施方式，还可以采用冷却层来分散垂直集成系统中所产生的热量。图30(a)是根据本发明另一种实施方式的集成系统3000的简图。集成系统3000可以包括半导体管芯3010、TSV3020、冷却层3030和具有无源部件3050.1、3050.2的部件层3040。部件层3040可以通过TSV3020电耦合到半导体管芯3010的有源侧上的有源电路。冷却层3030还可以包括通路，以便支持部件层3040与有源电路之间的电连接。依赖于冷却层的材料，冷却层3030中的通路可以是或者可以不是硅穿越通路。冷却层3030可以是优化散热的冷却板或者微流体系统。
图30(b)是冷却层3030的一种实施方式的简图。冷却层3030可以包括冷却剂材料可以通过其的微通道。冷却层3030还可以容纳循环冷却剂从而消除热量的微流体泵系统。冷却剂可以在一端插入并泵吸到另一端。因此，冷却剂循环可以降低集成系统中的温度。
图31(a)是冷却层3100的另一种实施方式的简图。冷却层3100可以包括玻耳贴或热电型冷却系统。冷却层3100可以包括热侧3020、冷侧3030和通道3040.1-3040.n。冷却层3100还可以通过通路3010耦合到下面的层。通路3010可以是热通路，并且通路3010可以把冷却层3100耦合到例如热沉或者PCB。通道3040.1-3040.n可以选择性地用于把热量分散到热侧3020中的特定区域及耦合到该特定区域中的热侧的通路3010。然后，热量可以通过通路3020分散，防止过热。在这种实施方式中，可以优化对特定区域的目标散热。通过把热量通过这些通路引向热电层，系统可以得到进一步优化。这个层还可以配置成对垂直集成系统中的特定区域施行冷却。
除了散热，冷却层还可以用作热电发电层，其中(例如，从垂直集成系统中的其它部件或者层产生的)热量被转换成电荷。图31(b)是热电发电层3100.1的实施方式的简图。热电发电层3100.1可以包括热侧3020、冷侧3030和通道3040.1-3040.n。热电发电层3100.1还可以耦合到下面的热量产生层3050，该层可以包含无源部件或者其它的高功率部件。热电发电层3100.1可以使用从系统内部产生的热量来生成电流，然后该电流可以被存储或者重新分配到系统中。可以结合热电层来最大化所产生的电荷的量。例如，热侧3020可以热连接到来自系统内部的热点，而冷侧3030也可以连接到冷却层或者其它结构，使得热侧3020和冷侧3030之间的温度差可以相应地最大化并由此可以产生最大化的电流。因此，集成系统可以收集作为热量分散的能量并重复利用其来给集成系统供电，由此节省电力。
此外，出于散热的需求，可以采用侧面通道。侧面通道也可以最大化热电层的热面和冷面之间的温度差，并由此最大化所产生的电荷。图32是根据本发明另一种实施方式的集成系统3200的简图。图32示出了有源侧的平面图和集成系统3200的截面图。集成系统3200可以包括有源电路2710、TSV阵列3220和侧面通道3230。侧面通道3230可以位于半导体管芯中有源电路3210之上并与前后侧平行地延伸。侧面通道3230还可以用于结合微流体冷却、光传输系统，等等。由侧面通道下面的有源电路产生的热量可以通过该侧面通道来分散。
侧面通道还可以位于垂直集成系统的不同的层中，例如冷却层中。图33(a)是根据本发明另一种实施方式的集成系统3300的简图。集成系统3300可以包括半导体管芯3310、TSV3320、具有侧面通道3335的冷却层3330和具有无源部件3350.1、3350.2的部件层3340。部件层3340可以通过TSV3320电耦合到半导体管芯3310的有源侧上的有源电路。冷却层3330还可以包括用导电材料填充的通路3337，以便支持部件层3340与有源电路之间的电连接。依赖于冷却层的材料，通路3337可以是或者可以不是硅穿越通路。
图33(b)是结合了微流体冷却系统的冷却层3330的一种实施方式的简图。冷却层3330可以包括冷却剂材料可以通过其的侧面通道3335。冷却层3330还可以容纳微流体泵系统，来循环冷却剂，由此消除热量。
此外，侧面通道可以用于除冷却系统之外的其它目的。例如，光传输线路可以位于侧面通道中，以便提供通信链路。图34(a)是根据本发明另一种实施方式的集成系统3400的简图，其中集成系统3400类似于图33(a)的集成系统3300。集成系统3400可以包括具有侧面通道的冷却层3340，其中侧面通道作为光通道3415工作，如图34(b)中所示。光通道3415可以包括光管、光纤，等等。光隔离也可以用在能量收集应用中。例如，当能量可以循环利用到电池供应时，升高的电压电平(超过对装置施加的电源电压)可以通过光隔离链路转移到电源，以避免任何电流或者电压浪涌令电池超载的任何可能的负面影响。利用光源和升高到期望电压电平的光电二极管，还可以采用光通道来真正地升高电压并产生次级电源。
对于一些应用(例如，触觉或者触摸屏技术)，可以通过对屏幕的触摸产生大电压，来访问屏幕上的功能。当选择不同的选项时，电荷生成而且必须“倾泄”。根据本发明的实施方式的集成系统可以提供包含可以存储这种“倾泄”的电荷然后重新循环其通过系统的结构(例如，电容器)的层。因此，根据本发明的集成系统可以收集由系统的不同方面所产生的能量，来改进整体功率效率。
一些集成电路应用可能需要对例如流体、气体等材料的分析。传统上，通常需要在集成电路外部的单独部分，用于对需要分析的材料进行保持和测量。根据本发明的实施方式，测量层可以结合在半导体管芯的背侧上，由此减少给定应用所需的独立部分的数量。
图35(a)是根据本发明的实施方式的集成系统3500的简图。集成系统3500可以包括半导体管芯3510、TSV3520、测量层3530和具有无源部件3550.1、3550.2的部件层3540。测量层3530可以包括可以操作或分析通过其的流体或其它材料的通道，如图34(b)中所示。例如，测量层可以监视流体的pH水平、监视液体的流速、监视气体浓度，等等。
测量层3530可以包括用于耦合到上面和下面的层的电连接。该电连接可以是用导电材料填充的通路。测量层3530还可以包括其它的电子电路系统，以便提供代表所监视的量的电信号并且把所述信号提供给集成系统3500中的其它层。例如，测量层3530可以包括产生代表所分析液体的pH水平的模拟信号的电子电路系统。此外，测量层还可以包括提供过滤、分离与分析能力的电子电路系统。例如，MEMS装置可以结合到测量层中。测量层还可以结合优化流体、气体等的操作的机械特征与结构。
图36是根据本发明的实施方式的集成系统3600的简图。集成系统3600可以包括冷却层3610和测量层3620。冷却层3610可以类似于以上所述的冷却层，而测量层3620可以类似于以上所述的测量层。由于层之间的相互作用，冷却层3610和测量层3620可以联合起来工作，以便在冷却集成系统3600的同时测量材料。例如，冷却层3610可以包括从有源电路吸收热量的加热元件。
所述加热元件还可以加速对通过测量层3620的材料的处理。因此，集成系统3600使用由一层产生的、通常对系统有害的热量来更好地操作另一个层(例如测量层)。例如，测量层3620可以包括用于要被分析的液体的通道。从冷却层3620输送的热量可以加速通过测量层中通道的液体的运动，导致更快的操作。例如分离、过滤等的其它分析操作也可以通过热量来加速。此外，冷却层3610和测量层3620都可以包括可以与集成系统3600中的其它层通信的其它电子电路系统。
根据本发明的另一种实施方式，通过垂直集成系统的不同层的通路可以用作用于分析的通道。图37是根据本发明的实施方式的集成系统3700的简图。通路3710.1、3710.2可以通过集成系统3700的一些层或者所有的层。通路3710.1、3710.2可以操作或者分析通过该通路的流体或者例如气体的其它材料。集成系统3700中的一层可以包括提供例如分离、过滤等分析操作的电子电路系统，例如MEMS。
通路设计的一个好处是节省电力。重力可以在集成系统中的通路中输送材料。因此，集成系统需要较少的电力。图38示出了材料如何可以通过通路3810.1、3810.2。箭头显示重力可以如何从顶层向底层移动材料通过集成系统3800。这些通路的具体设计可以在需要时修改，以便适合具体的应用。
根据本发明，在垂直集成系统中可以采用其它的电力节约技术。图39是根据本发明的实施方式的集成系统3900的简图。集成系统3900可以包括具有有源侧3920和背侧3930的半导体管芯3910、光伏层3940和TSV3950。光伏层3940可以在背侧3930上形成或者安装，并且可以利用激光修整来修改。光伏层3940可以包括把太阳光线转变成电能的有机光伏电池。所述电池可以包括透明导电电极，所述电极允许光耦合到活性材料，由此产生电能。然后，电能可以给集成系统3900供电，由此提供自供电的系统。
图40(a)是根据本发明的实施方式的集成系统4000的简图。该集成系统可以包括光伏层4010.1、具有开口4030.1的阻光层4020.1及电存储部件4040.1。阻光层4020.1可以位于光伏层的上面，并且可以包括战略性地设置的开口4030.1。阻光层4020.1可以用于几个目的。阻光层可以保护集成系统4000中可能受暴露于光损害的其它电子部分。通过开口4030.1的阻光层4020.1还可以构图成控制光流和电流。开口4030.1可以优化，以便最大化从光伏层4010.1到下面的其它层的电流流动。此外，电存储部件4040.1可以位于开口4030.1下面的区域中，以便存储并操作由光伏层4010.1产生的电荷。有源电路可以控制电存储部件4040.1的操作。例如，当应用需要使用某些部件时，有源电路可以访问某些电存储部件。因此，电力使用可以被有源电路有效地控制。作为选择，阻光层可以结合战略性地设置的光伏电池，以在特定的区域中产生电荷。此外，光管及其它光传送装置也可以用于把来自外部源的光转移、引导和集中到集成系统中的特定光伏电池，并由此最大化所产生的电荷。
光伏层与阻光层可以调换成光伏层在阻光层的上面。图40(b)是根据本发明的实施方式的集成系统4001的简图。集成系统4001可以包括光伏层4010.2、具有开口4030.2的阻光层4020.2和电存储部件4040.2。在这种实施方式中，光伏层4010.2可以在阻光层4020.2的上面，并且可以是最上面的层。由光伏层4010.2产生的电荷与暴露给光的面积成比例。因此，将光伏层4010.2定位在最上面可以最大化所产生的电荷量。此外，阻光层4020.2的选择性构图可以保护集成电路的一些区域不暴露于光。
依赖于其应用，垂直集成系统可以以不同的方式布置。图41是根据本发明的实施方式的集成系统4100的简图。集成系统4100可以包括光伏层4110、具有开口4125的阻光层4120、部件层4130和电存储部件4140。部件层4130可以包括无源部件。阻光层4120可以在部件层4130的下面，并且光伏层4110可以在阻光层4120的下面。由于光伏层4110在一些层的下面，因此开口4125可以战略性地构图成最大化从光伏层4110到下面的其它层的电流流动。此外，在这种实施方式中，部件层4130也可以战略性地设置成不覆盖开口。此外，电存储部件4140可以位于开口4125下面的区域中，以便存储并操作由光伏层4110产生的电荷。有源电路可以控制电存储部件4140的操作。
在其它实施方式中，光伏层可以作为垂直集成系统中最上面的层设置。图42是根据本发明的实施方式的集成系统4200的简图。在集成系统4200中，具有无源部件的部件层4230可以在光伏层4210的下面。由于光伏层4210是最上面的层，因此它增加了暴露于光的表面积。由此，增加了所产生电能的量。
在其它实施方式中，光伏层可以与热电层联合工作。图43是根据本发明的实施方式的集成系统4300的简图。在集成系统4300中，光伏层4310可以在热电层4320和具有无源部件的部件层4330的上面提供。热电发电层4320可以包括热侧、冷侧和通道。热电发电层4320可以使用从系统内部产生的热量来生成电流(收集电荷)，然后该电流可以存储在系统中或者在其中重新分配。此外，热电发电层4320还可以从光伏层4310收集电荷。集成系统4300可以包括例如电容器的部件，以存储所收集的电荷。此外，携带电荷的层之间的链路可以修改，以便改进电流运动的速率。通过收集系统中所产生的热量还有从例如光伏层的其它源产生的电荷，集成系统的能量效率可以大大提高。所收集的电荷可以在整个系统中存储并重新分配，例如，给电池充电。
在根据本发明的集成系统的一种应用中，集成系统可以在例如报警系统的监视系统中采用。图44是根据本发明的实施方式的集成系统4400的简图。集成系统4400可以包括信号传送层4410和部件层4440。集成系统4400还可以包括本文其它实施方式中所描述的其它部件。信号传送层4410可以包括例如电感器线圈的线圈4420和可以连接到集成系统中的其它层的通路4430。一旦测量到某种条件，线圈4420就可以生成结果信号。然后，该结果信号可以从集成系统发送到另一个远端位置，例如报警命令中心。例如，该集成系统可以监视流体的pH水平而且，如果所监视的pH水平超过预定的水平，则该集成系统可以发送所述结果信号。
在另一种实施方式中，根据本发明的集成系统可以包括在一层中能够接收远端信号的电感器。远端信号的接收可以激活集成系统或者其一部分。电感器线圈可以在整个集成系统中战略性地定位，以便激活/停用集成系统的不同部分和功能。
此外，根据本发明的集成系统可以结合例如热电偶或者光纤链路的远端感测管道。该远端感测管道可以允许远端输入馈送到集成系统中的层。例如，具有感测元件的热电偶可以设置到例如高温环境的苛刻环境中。然后，热电偶可以与集成系统中的层通信，并且提供以别的方式难以获得的重要信息。
根据本发明的集成系统可以用在多种电子装置与应用中。图45是根据本发明的实施方式的电子装置4500的简化框图。电子装置4500可以包括电路板4510，该电路板4510可以具有安装在该电路板4510上或者其中的集成系统4520。集成系统4520可以包括本文其它实施方式中所描述的部件。电路板4510可以耦合到电子装置4500的其它部件，例如处理器4530、用户接口4540和其它合适的电气部件。
处理器4530可以控制电子装置4500及其部件的操作。处理器4530可以是传统处理系统中的任何一种或者其组合，其中的传统处理系统包括微处理器、数字信号处理器和现场可编程逻辑阵列。
用户接口4540可以包括显示器，例如LCD屏幕、CRT、等离子屏幕、LED屏幕等。用户接口4540可以是键盘、鼠标、触摸屏传感器或者将允许用户与电子装置4500交互的其它任何用户输入装置。用户接口4540可以包括硬键和/或软键。例如，用户接口4540可以与触摸屏显示器形式的显示器集成。依赖于电子装置应用，电子装置4500可以包括其它部件。电子装置4500可以是可受益于结合根据本发明的集成系统的便携式电子装置，例如数码相机、蜂窝电话、报警系统、游戏装置等。根据本发明的集成系统的结合可以减小电子装置的尺寸，同时最大化性能。
在此具体说明和描述了本发明的几种实施方式。但是，应当认识到，在不背离本发明主旨与预期范围的情况下，本发明的修改与变体是被以上教导所覆盖的而且在所附权利要求的范围之内。此外，应当认识到，在不背离本发明主旨与预期范围的情况下，来自不同实施方式的不同部件可以组合使用。在其它情况下，对众所周知的操作、部件和电路没有具体描述，使得不至于模糊所述实施方式。可以认识到，这里所公开的具体结构和功能细节可以是具有代表性的，但是不一定限制所述实施方式的范围。
各种实施方式可以利用硬件元件、软件元件或者二者的组合来实现。硬件元件的例子可以包括处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器、电感器等)、集成电路、专用集成电路(ASIC)、可编程逻辑装置(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、逻辑门、寄存器、半导体装置、芯片、微芯片、芯片组，等等。软件元件的例子可以包括软件部件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、处理、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码片段、计算机代码片段、词、值、符号或者其任意组合。确定实施方式是否是利用硬件元件和/或软件元件实现的可以根据任意数量的因素而变化，例所述因素如所期望的计算速率、功率级、热容限、处理循环预算、输入数据速率、输出数据速率、存储器资源、数据总线速度及其它设计或者性能约束。
一些实施方式可以例如利用计算机可读介质或者可以存储指令或指令集的物品来实现，如果所述指令或指令集被机器执行，可以使机器执行根据所述实施方式的方法和/或操作。这种机器可以包括例如任何合适的处理平台、计算平台、计算装置、处理装置、计算系统、处理系统、计算机、处理器等，而且可以利用硬件和/或软件的任何合适的组合来实现。计算机可读介质或者物品可以包括例如任何合适类型的存储器单元、存储器装置、存储器物品、存储器介质、存储装置、存储物品、存储介质和/或存储单元，例如存储器、可拆卸或不可拆卸介质、可擦除或不可擦除介质、可写或可重写介质、数字或模拟介质、硬盘、软盘、压缩盘只读存储器(CD-ROM)、可读压缩盘存储器(CD-R)、可重写压缩盘(CD-RW)、光盘、磁介质、磁光介质、可拆卸存储卡或盘、各种类型的数字万用盘(DVD)、带、盒等。指令可以包括利用任何合适的高级、低级、面向对象、虚拟、编译和/或解释编程语言实现的任何合适类型的代码，例如源代码、编译的代码，解释的代码、可执行代码、静态代码、动态代码、加密的代码等。
根据本发明的一个方面，提供一种集成电路系统，包括：在半导体管芯的前侧上制造的第一有源层；第二预制层，在所述半导体管芯的背侧上并且具有包含在其中的电气部件，其中所述电气部件包括至少一个分立的无源部件；以及至少一条电气路径，耦合所述第一有源层与所述第二预制层。
优选地，所述至少一条电气路径是硅穿越通路(TSV)。
优选地，所述至少一条电气路径是所述半导体管芯的侧边缘上的导电迹线。
优选地，所述至少一个分立的无源部件通过引线接合连接耦合到所述第一有源层。
优选地，所述集成电路系统在所述第一有源测与所述第二预制层的随后晶片夹层形式的组装中是可调的。
优选地，所述集成系统可操作成作为完整的系统被访问与供电，而且可操作成随后被修改。
优选地，所述至少一个分立的无源部件配置成被激光修整，以便调整所述集成电路系统。
优选地，所述第二预制层包括到所述至少一个分立的无源部件的链路，其中所述链路是可调整的。
优选地，所述链路是熔丝，并且所述链路是可以通过吹熔(blowout)该熔丝来调整的。
优选地，所述第二预制层位于所述半导体管芯的腔体中。
优选地，所述分立的无源部件完全在所述腔体中提供。
优选地，所述分立的无源部件部分地在所述腔体中提供。
优选地，所述腔体的形状基于所述分立的无源部件的电气特性。
优选地，所述分立的无源部件是电容器，并且所述腔体的形状遵循该电容器的极板的形状。
优选地，所述集成电路系统还包括填充所述腔体的密封剂。
优选地，所述密封剂覆盖所述至少一个无源分立部件。
优选地，所述集成电路系统还包括位于所述半导体管芯的背侧上并且覆盖所述至少一个无源分立部件的保护层。
优选地，所述保护层是电磁场(EMF)屏蔽。
优选地，所述保护层包括另一个分立的无源部件。
优选地，所述保护层是接地面。
优选地，所述至少一个分立元件位于所述腔体的第一凹部中，并且第二无源分立元件位于所述腔体的第二凹部中，所述第二凹部在所述第一凹部之上。
优选地，所述集成电路系统还包括把所述第二无源分立元件耦合到所述第一有源层的第二电气连接路径。
优选地，所述集成电路系统还包括填充所述腔体的密封剂。
优选地，所述集成电路系统还包括位于所述半导体管芯的背侧上并且覆盖所述至少一个无源分立部件和所述第二无源分立部件的保护层。
优选地，所述保护层是电磁场(EMF)屏蔽。
优选地，所述保护层是接地面。
优选地，所述集成电路系统还包括：第二半导体管芯，在与所述半导体管芯不同的电压工作，位于与所述半导体管芯相同的衬底上；隔离电路，耦合到所述半导体管芯和第二半导体管芯；以及一对电感器线圈，磁耦合所述半导体管芯和第二半导体管芯之间的电路。
优选地，所述第二半导体管芯包括微机电(MEMS)开关。
优选地，所述集成电路系统还包括具有铁磁芯的电感器。
优选地，所述集成电路系统还包括具有铁磁芯的变压器，其中所述变压器的线圈在两个不同的层上。
优选地，所述集成电路系统还包括：第二半导体管芯，在与所述半导体管芯不同的电压工作，位于与所述半导体管芯相同的衬底上；隔离电路，耦合到所述半导体管芯和所述第二半导体管芯；以及光学系统，光耦合所述半导体管芯和所述第二半导体管芯之间的电路。
优选地，所述光学系统包括光电晶体管和LED。
优选地，所述光学系统支持在所述第一半导体管芯和所述第二半导体管芯之间的双向通信，并且每个管芯都包括光电晶体管和LED。
优选地，所述第一和第二半导体管芯是并排设置的。
优选地，所述集成电路系统还包括耦合到所述无源分立元件的电感器线圈，该电感器线圈激活和停用所述无源分立元件。
优选地，所述背侧包括附接特征部。
优选地，所述附接特征部位于所述半导体管芯的边缘上。
优选地，所述附接特征部位于所述管芯的周界上。
优选地，所述附接特征部是迹线形状。
优选地，所述附接特征部是方块形状。
优选地，所述附接特征部是圆形形状。
优选地，所述附接特征部是阶梯形状。
优选地，所述集成电路系统还包括填充所述附接特征部的密封剂。
优选地，所述附接特征部在所述第二预制层的表面具有比在相对侧的开口窄的开口。
优选地，所述背侧包括锁定阶梯，该锁定阶梯具有比所述至少一个分立部件大的垂直高度。
优选地，所述前侧包括附接特征部。
优选地，所述附接特征部蚀刻在顶部的聚酰亚胺层上。
优选地，所述附接特征部位于有源侧上暴露的导电材料附近。
优选地，所述附接特征部是围绕所述暴露的导电材料的一对同心圆。
优选地，所述集成电路系统还包括具有半径r的TSV开口，其面积小于π*r2。
优选地，所述集成电路系统还包括耦合所述前侧与背侧的TSV阵列，所述TSV阵列定位成与所述前侧上的有源部分相距预定的距离。
优选地，所述集成电路系统还包括电耦合到所述第一有源层的热沉。
优选地，所述热沉部分地覆盖所述有源层。
优选地，所述热沉完全地覆盖所述有源层。
优选地，所述集成电路系统还包括位于所述背侧上的冷却层。
优选地，所述冷却层位于所述第二预制层的下面。
优选地，所述冷却层包括用于让冷却剂材料通过其的微通道。
优选地，所述冷却层将由所述集成电路系统产生的热量传递到所述冷却层下面指定的区域。
优选地，所述冷却层包括热电类型的冷却系统。
优选地，所述半导体管芯还包括与所述前侧和背侧平行的侧面通道。
优选地，所述集成电路系统还包括位于所述背侧上的冷却层，该冷却层包括与所述前侧和背侧平行的侧面通道。
优选地，所述侧面通道可操作成允许冷却剂材料通过其。
优选地，所述侧面通道是光传输线路。
优选地，所述集成电路系统还包括位于所述背侧上的热电发电层，该热电发电层把在所述集成电路系统内部产生的热量转换成电荷。
优选地，所述集成电路系统还包括至少一个电荷存储部件，该电荷存储部件存储来自所述热电发电层的电荷。
优选地，所述集成电路系统还包括至少一个重新分配所述电荷的重新分配部件。
优选地，所述电荷重新分配到电源。
优选地，所述电荷重新分配到供应电源。
优选地，重新分配路径包括光链路，以防止电涌。
优选地，重新分配路径利用光源和光电二极管阵列产生次级电源。
优选地，所述重新分配部件是光隔离的链路。
优选地，所述集成电路系统还包括位于所述背侧上的测量层，该测量层可操作成分析通过其的流体并电耦合到所述第一有源层。
优选地，所述测量层包括过滤部件。
优选地，所述过滤部件是MEMS部件。
优选地，所述集成电路系统还包括用于流体的管道，其中该管道控制流体通过层的流速。
优选地，所述管道是同心圆形状的。
优选地，所述集成电路系统还包括：位于所述背侧上的冷却层；以及位于所述背侧上的测量层，该测量层可操作成分析通过其的流体并电耦合到所述第一有源层。
优选地，所述集成电路系统还包括：位于所述背侧上的第三层，其包括让流体通过的热电部件；以及与所述前侧和背侧垂直的通路，用于流体运输。
优选地，所述热电部件是MEMS部件。
优选地，所述集成电路系统还包括位于背侧上的光伏层。
优选地，所述集成电路系统还包括把光转换成用于所述集成电路系统的电力的有机光伏电池。
优选地，所述集成电路系统还包括位于所述光伏层之上的阻光层，其部分地阻挡太阳光线到达所述光伏层。
优选地，所述阻光层包括暴露指定区域的开口，以便允许光到达所述光伏层，该指定区域包括电荷存储部件。
优选地，所述光伏层在所述第二预制层下面。
优选地，所述光伏层在所述第二预制层之上。
优选地，所述集成电路系统还包括位于所述背侧上的热电发电层，该热电发电层把在集成电路系统内部产生的热量转换成电荷。
优选地，所述集成电路系统还包括至少一个电荷存储部件，该电荷存储部件存储来自热电发电层的电荷和由所述光伏层产生的能量。
优选地，所述集成电路系统还包括至少一个重新分配所述电荷的重新分配部件。
优选地，所述集成电路系统还包括从外部源接收远端信号的远端信号部件。
优选地，所述集成电路系统还包括把远端信号发送到外部源的远端信号部件。
根据本发明的另一方面，提供一种电子装置，其包括：电路板；以及位于该电路板上的垂直集成电路，包括：在半导体管芯的前侧上制造的第一有源层；第二预制层，在所述半导体管芯的背侧上并且具有包含在其中的电气部件，其中所述电气部件包括至少一个分立的无源部件；以及至少一条电气路径，耦合所述第一有源层与所述第二预制层。
优选地，所述电子装置还包括耦合到所述电路板的处理器。
优选地，所述电子装置还包括耦合到所述电路板的用户接口。
优选地，所述电子装置是便携式的。
根据本发明的又一方面，提供了一种垂直集成电路，其包括：具有有源电路的有源层；以及部件层，位于所述有源层的背侧上，并且具有多个分立的无源部件与链路，其中所述分立的无源部件电连接到所述有源电路。
优选地，所述至少一条链路被熔合。
优选地，所述至少一个分立的无源部件被激光修整。
优选地，所述至少一个分立的无源部件是电阻器。
优选地，所述至少一个分立的无源部件是电容器。
优选地，所述至少一个分立的无源部件是电感器。
优选地，所述部件层是硅晶片材料的。
优选地，所述部件层是陶瓷材料的。
优选地，所述部件层是玻璃材料的。

Claims (21)

1.一种集成电路系统，包括：
在半导体管芯的前侧制造的有源层；
在所述半导体管芯的背侧的能量收集层，所述能量收集层配置为将非电形式的能量转换为电荷；以及
至少一条电气路径，配置为分配所述电荷以向所述集成电路系统中的部件供电。
2.如权利要求1所述的集成电路系统，还包括：
储存层，配置为储存所述电荷，其中所述至少一条电气路径耦接到所述储存层以将所述电荷分配到所述集成电路系统中的另一区域。
3.如权利要求1所述的集成电路系统，还包括：
分立的无源部件，设置于所述半导体管芯的背侧。
4.如权利要求1所述的集成电路系统，其中，所述能量收集层是配置成响应于热而生成所述电荷的热电层。
5.如权利要求4所述的集成电路系统，其中，所述热电层包括耦合到热源的热侧和耦合到冷却层的冷侧。
6.如权利要求5所述的集成电路系统，其中，所述冷却层包括用于冷却剂流动的管道。
7.如权利要求1所述的集成电路系统，其中，所述能量收集层是配置成响应于光而生成所述电荷的光伏层。
8.如权利要求7所述的集成电路系统，还包括：
阻光层，设置于所述光伏层的与所述半导体管芯相反的一侧，所述阻光层具有开口以用于光到达所述光伏层。
9.如权利要求1所述的集成电路系统，其中，所述能量收集层包括热电层和光伏层。
10.一种方法，包括：
在设置于半导体管芯的背侧的第一层中将非电形式的能量转换成电荷；以及
将所述电荷分配到制造于所述半导体管芯的前侧的有源部件以向所述有源部件供电。
11.如权利要求10所述的方法，还包括将所述电荷储存在也设置于所述半导体管芯的背侧的第二层中。
12.如权利要求10所述的方法，其中，所述非电形式的能量是热，所述第一层是热电层。
13.如权利要求12所述的方法，其中，所述热电层包括耦合到热源的热侧和耦合到冷却层的冷侧。
14.如权利要求13所述的方法，还包括使冷却剂在所述冷却层中通过。
15.如权利要求10所述的方法，其中，所述非电形式的能量是光，所述第一层是光伏层。
16.如权利要求15所述的方法，还包括在所述光伏层之上的某些区域阻挡光到达所述光伏层。
17.一种装置，包括：
电路板；以及
在该电路板上的垂直集成电路，包括：
在半导体管芯的前侧制造的有源层；
在所述半导体管芯的背侧的能量收集层，所述能量收集层配置为响应于非电环境条件而将能量转换为电荷；以及
至少一条电气路径，配置为在所述垂直集成电路中分配所述电荷。
18.如权利要求17所述的装置，还包括处理器。
19.如权利要求17所述的装置，还包括在所述垂直集成电路中的储存层，所述储存层配置为捕获所述电荷并且在所述垂直集成电路中分配所述电荷。
20.如权利要求17所述的装置，其中，所述能量收集层包括热电层和/或光伏层。
21.如权利要求17所述的装置，还包括信号传送层，所述信号传送层配置成传送指示电荷水平的信号。
CN201410454353.9A 2010-12-22 2011-12-22 垂直集成系统 Active CN104269388B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/975,847 US8569861B2 (en) 2010-12-22 2010-12-22 Vertically integrated systems
US12/975,847 2010-12-22
CN201110433902.0A CN102569291B (zh) 2010-12-22 2011-12-22 垂直集成系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110433902.0A Division CN102569291B (zh) 2010-12-22 2011-12-22 垂直集成系统

Publications (2)

Publication Number Publication Date
CN104269388A true CN104269388A (zh) 2015-01-07
CN104269388B CN104269388B (zh) 2017-04-12

Family

ID=45524247

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201410454354.3A Active CN104282684B (zh) 2010-12-22 2011-12-22 垂直集成系统
CN201410454357.7A Active CN104362142B (zh) 2010-12-22 2011-12-22 垂直集成系统
CN201110433902.0A Active CN102569291B (zh) 2010-12-22 2011-12-22 垂直集成系统
CN201410454358.1A Active CN104362143B (zh) 2010-12-22 2011-12-22 垂直集成系统
CN201410454353.9A Active CN104269388B (zh) 2010-12-22 2011-12-22 垂直集成系统

Family Applications Before (4)

Application Number Title Priority Date Filing Date
CN201410454354.3A Active CN104282684B (zh) 2010-12-22 2011-12-22 垂直集成系统
CN201410454357.7A Active CN104362142B (zh) 2010-12-22 2011-12-22 垂直集成系统
CN201110433902.0A Active CN102569291B (zh) 2010-12-22 2011-12-22 垂直集成系统
CN201410454358.1A Active CN104362143B (zh) 2010-12-22 2011-12-22 垂直集成系统

Country Status (6)

Country Link
US (8) US8569861B2 (zh)
EP (4) EP3046148B8 (zh)
JP (5) JP2012164970A (zh)
KR (1) KR101372000B1 (zh)
CN (5) CN104282684B (zh)
TW (4) TWI556360B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428357A (zh) * 2015-12-23 2016-03-23 宁波微能物联科技有限公司 多源自供电集成电路
CN105990323A (zh) * 2015-02-06 2016-10-05 展讯通信（上海）有限公司 一种半导体器件及其调整方法
CN107369678A (zh) * 2016-05-13 2017-11-21 北京中电网信息技术有限公司 一种系统级封装方法及其封装单元

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258619B2 (en) 2009-11-12 2012-09-04 International Business Machines Corporation Integrated circuit die stacks with translationally compatible vias
US8310841B2 (en) * 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US8315068B2 (en) 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
EP2616772B1 (en) 2010-09-18 2016-06-22 Fairchild Semiconductor Corporation Micromachined monolithic 3-axis gyroscope with single drive
EP2616387B1 (en) 2010-09-18 2018-05-16 Fairchild Semiconductor Corporation Packaging to reduce stress on microelectromechanical systems
WO2012040211A2 (en) 2010-09-20 2012-03-29 Fairchild Semiconductor Corporation Microelectromechanical pressure sensor including reference capacitor
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
US8649179B2 (en) * 2011-02-05 2014-02-11 Laird Technologies, Inc. Circuit assemblies including thermoelectric modules
DE112011106009T5 (de) * 2011-12-23 2014-12-18 Intel Corp. Getrennte Mikrokanal-Spannungsdomänen in Stapelspeicherarchitektur
US9488693B2 (en) * 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
EP2647955B8 (en) 2012-04-05 2018-12-19 Fairchild Semiconductor Corporation MEMS device quadrature phase shift cancellation
EP2647952B1 (en) 2012-04-05 2017-11-15 Fairchild Semiconductor Corporation Mems device automatic-gain control loop for mechanical amplitude drive
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
US9155198B2 (en) 2012-05-17 2015-10-06 Eagantu Ltd. Electronic module allowing fine tuning after assembly
CN102790513B (zh) * 2012-07-30 2014-12-10 华为技术有限公司 电源模块和电源模块的封装方法
DE102013014881B4 (de) 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
US8912844B2 (en) * 2012-10-09 2014-12-16 United Microelectronics Corp. Semiconductor structure and method for reducing noise therein
US9695040B2 (en) * 2012-10-16 2017-07-04 Invensense, Inc. Microphone system with integrated passive device die
CN103779317B (zh) * 2012-10-25 2017-12-05 联华电子股份有限公司 半导体结构与降低半导体结构中信号干扰的方法
US10224474B2 (en) 2013-01-08 2019-03-05 Analog Devices, Inc. Wafer scale thermoelectric energy harvester having interleaved, opposing thermoelectric legs and manufacturing techniques therefor
US9620700B2 (en) 2013-01-08 2017-04-11 Analog Devices, Inc. Wafer scale thermoelectric energy harvester
US9620698B2 (en) 2013-01-08 2017-04-11 Analog Devices, Inc. Wafer scale thermoelectric energy harvester
US9960336B2 (en) 2013-01-08 2018-05-01 Analog Devices, Inc. Wafer scale thermoelectric energy harvester having trenches for capture of eutectic material
US9748466B2 (en) 2013-01-08 2017-08-29 Analog Devices, Inc. Wafer scale thermoelectric energy harvester
US8933562B2 (en) 2013-01-24 2015-01-13 International Business Machines Corporation In-situ thermoelectric cooling
US20140264733A1 (en) * 2013-03-14 2014-09-18 GLOBALFOUNDERS Singapore Pte. Ltd. Device with integrated passive component
EP2993442A4 (en) * 2013-05-01 2017-03-15 Sony Corporation Sensor device and electronic apparatus
FR3007589B1 (fr) 2013-06-24 2015-07-24 St Microelectronics Crolles 2 Circuit integre photonique et procede de fabrication
US9230940B2 (en) 2013-09-13 2016-01-05 Globalfoundries Inc. Three-dimensional chip stack for self-powered integrated circuit
JP6395304B2 (ja) 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
CN104659113B (zh) * 2013-11-20 2018-02-06 上海华虹宏力半导体制造有限公司 Rfldmos器件的内匹配电容及制造方法
EP2947692B1 (en) 2013-12-20 2020-09-23 Analog Devices, Inc. Integrated device die and package with stress reduction features
CN104730653B (zh) 2013-12-23 2016-08-31 华为技术有限公司 光互连系统和方法
US9543229B2 (en) 2013-12-27 2017-01-10 International Business Machines Corporation Combination of TSV and back side wiring in 3D integration
US9418915B2 (en) 2014-01-16 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
JP6336293B2 (ja) 2014-02-21 2018-06-06 ローム株式会社 電圧生成装置
US9123626B1 (en) * 2014-02-27 2015-09-01 Texas Instruments Incorporated Integrated passive flip chip package
TWI517120B (zh) * 2014-04-24 2016-01-11 瑞鼎科技股份有限公司 源極驅動電路及電阻重整方法
US9299697B2 (en) * 2014-05-15 2016-03-29 Texas Instruments Incorporated High breakdown voltage microelectronic device isolation structure with improved reliability
US10147784B2 (en) 2014-05-15 2018-12-04 Texas Instruments Incorporated High voltage galvanic isolation device
KR102261814B1 (ko) 2014-06-16 2021-06-07 삼성전자주식회사 반도체 패키지의 제조 방법
US9431319B2 (en) 2014-08-01 2016-08-30 Linear Technology Corporation Exposed, solderable heat spreader for integrated circuit packages
US10433424B2 (en) * 2014-10-16 2019-10-01 Cyntec Co., Ltd Electronic module and the fabrication method thereof
JP6224274B2 (ja) * 2014-12-24 2017-11-01 インテル コーポレイション スタックされた集積回路パッケージに集積されたパッシブコンポーネント
US9716056B2 (en) 2015-01-26 2017-07-25 International Business Machines Corporation Integrated circuit with back side inductor
FR3032038B1 (fr) * 2015-01-27 2018-07-27 Soitec Procede, dispositif et systeme de mesure d'une caracteristique electrique d'un substrat
KR20160096739A (ko) * 2015-02-05 2016-08-17 삼성디스플레이 주식회사 표시 장치
JP6371725B2 (ja) * 2015-03-13 2018-08-08 株式会社東芝 半導体モジュール
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US10557881B2 (en) 2015-03-27 2020-02-11 Analog Devices Global Electrical overstress reporting
KR20160123890A (ko) * 2015-04-17 2016-10-26 에스케이하이닉스 주식회사 검증용 인터포저
US10672968B2 (en) 2015-07-21 2020-06-02 Analog Devices Global Thermoelectric devices
US10287161B2 (en) 2015-07-23 2019-05-14 Analog Devices, Inc. Stress isolation features for stacked dies
EP3329525A4 (en) * 2015-07-29 2019-01-30 Henkel IP & Holding GmbH FORMAT CONTAINING A BARRIER FILM AND ITS USE FOR PRE-APPLIED UNDERLYING FILLING FILM FOR TSV 3D PACKAGINGS
US10832127B2 (en) * 2015-11-30 2020-11-10 Samsung Electronics Co., Ltd. Three-dimensional integration of neurosynaptic chips
US10139563B2 (en) 2015-12-30 2018-11-27 Stmicroelectronics Sa Method for making photonic chip with multi-thickness electro-optic devices and related devices
US10288582B2 (en) 2016-01-12 2019-05-14 Analog Devices Global Integrated ion sensing apparatus and methods
JP6584333B2 (ja) * 2016-01-28 2019-10-02 三菱電機株式会社 パワーモジュール
US10269702B2 (en) 2016-01-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info coil structure and methods of manufacturing same
US9761522B2 (en) 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
DE102016118802B4 (de) 2016-01-29 2022-12-08 Taiwan Semiconductor Manufacturing Co. Ltd. Drahtloses Ladepaket mit in Spulenmitte integriertem Chip und Herstellungsverfahren dafür
US10338132B2 (en) 2016-04-19 2019-07-02 Analog Devices Global Wear-out monitor device
US10365322B2 (en) 2016-04-19 2019-07-30 Analog Devices Global Wear-out monitor device
US10586757B2 (en) 2016-05-27 2020-03-10 Linear Technology Corporation Exposed solderable heat spreader for flipchip packages
US20170373011A1 (en) * 2016-06-28 2017-12-28 General Electric Company Semiconductor die backside devices and methods of fabrication thereof
US9859357B1 (en) * 2016-07-14 2018-01-02 International Business Machines Corporation Magnetic inductor stacks with multilayer isolation layers
US10872843B2 (en) 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
US10134671B1 (en) * 2017-05-02 2018-11-20 Micron Technology, Inc. 3D interconnect multi-die inductors with through-substrate via cores
US20180323369A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
US11024525B2 (en) 2017-06-12 2021-06-01 Analog Devices International Unlimited Company Diffusion temperature shock monitor
US10730743B2 (en) 2017-11-06 2020-08-04 Analog Devices Global Unlimited Company Gas sensor packages
CN109981047A (zh) * 2017-12-27 2019-07-05 中国电子科技集团公司第十八研究所 一种π型互联导线结构
WO2019132957A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
US11222945B2 (en) 2017-12-29 2022-01-11 Texas Instruments Incorporated High voltage isolation structure and method
US10848152B2 (en) 2018-03-15 2020-11-24 Analog Devices Global Unlimited Company Optically isolated micromachined (MEMS) switches and related methods comprising a light transmitting adhesive layer between an optical receiver and a light source
US11127716B2 (en) 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
US11335768B2 (en) 2018-04-16 2022-05-17 Semtech Corporation Integrated high voltage capacitor
US10720487B2 (en) 2018-06-28 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with magnetic element
US11044022B2 (en) 2018-08-29 2021-06-22 Analog Devices Global Unlimited Company Back-to-back isolation circuit
US11495588B2 (en) * 2018-12-07 2022-11-08 Advanced Micro Devices, Inc. Circuit board with compact passive component arrangement
US10700440B1 (en) * 2019-01-25 2020-06-30 Corning Incorporated Antenna stack
CN109920786B (zh) * 2019-03-13 2021-07-02 南京邮电大学 同质集成光电子装置
KR20200137793A (ko) * 2019-05-31 2020-12-09 삼성전자주식회사 정전기 방지 그라운드 회로 기판 및 이를 포함하는 마이크로 엘이디 디스플레이
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
US11450469B2 (en) 2019-08-28 2022-09-20 Analog Devices Global Unlimited Company Insulation jacket for top coil of an isolated transformer
US11387316B2 (en) 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
US10943851B1 (en) * 2019-12-06 2021-03-09 Intel Corporation Reconstituted wafer assembly
CN110993318B (zh) * 2019-12-18 2021-08-31 惠州佳扬电子科技有限公司 一种变压器骨架绕线装配线
CN111755204B (zh) * 2020-06-09 2022-12-13 杭州电子科技大学 一种两相耦合电感单元和多相耦合电感
US20210399187A1 (en) * 2020-06-18 2021-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermoelectric structure and method
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
CN111769110A (zh) * 2020-08-06 2020-10-13 谭小春 双面芯片
JP7437275B2 (ja) * 2020-09-09 2024-02-22 株式会社東芝 電子デバイス
CN112151666B (zh) * 2020-09-28 2021-11-09 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN112186055B (zh) * 2020-09-29 2022-01-07 复旦大学 一种组合式太阳能三维集成系统及其制备方法
US11476707B2 (en) * 2020-10-06 2022-10-18 Apple Inc. Wireless power system housing
US11410927B2 (en) * 2020-11-24 2022-08-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming thereof
CN114141472B (zh) * 2021-01-19 2024-01-16 西安电子科技大学 基于穿透通孔的高集成度高屏蔽的变压器结构
CN113611686A (zh) * 2021-07-06 2021-11-05 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 半导体测试结构及其制造方法、测试方法
US11940502B2 (en) 2021-09-24 2024-03-26 Analog Devices International Unlimited Company Magnetic field sensing based on particle position within container
WO2023122509A1 (en) * 2021-12-20 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Thermoelectric cooling for die packages

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997044707A2 (en) * 1996-05-24 1997-11-27 Digital D.J. Incorporated Liquid crystal display device with integrated solar power source and antenna
JP2007234913A (ja) * 2006-03-01 2007-09-13 Nec Computertechno Ltd 電子回路構造、該構造を備える電子機器、熱起電力発生方法、補助電力発生方法、及び半導体ベアチップ
US20080190480A1 (en) * 2007-02-14 2008-08-14 Flextronics Ap, Llc Leadframe based photo voltaic electronic assembly

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0015322A1 (de) * 1979-02-28 1980-09-17 Krückemeier, Horst Sammler für Strahlungsenergie zur Umwandlung in Elektrizität
JPS6012780A (ja) * 1983-07-01 1985-01-23 Matsushita Electric Ind Co Ltd 蓄電式太陽電池
JPS6012870A (ja) * 1983-07-04 1985-01-23 Hitachi Ltd 垂直同期分離装置
JPS60240104A (ja) * 1984-05-14 1985-11-29 ロ−ム株式会社 電気的特性値の調整方法
US4671852A (en) 1986-05-07 1987-06-09 The Standard Oil Company Method of forming suspended gate, chemically sensitive field-effect transistor
JPH04152664A (ja) 1990-10-17 1992-05-26 Seiko Epson Corp 半導体装置
JP3124613B2 (ja) 1992-03-11 2001-01-15 ローム株式会社 薄膜抵抗器
JP3372583B2 (ja) * 1993-02-25 2003-02-04 株式会社ロケットシステム 太陽発電の発送電装置
JPH08172029A (ja) * 1994-12-20 1996-07-02 Matsushita Electric Ind Co Ltd 厚膜印刷コンデンサ及びその容量調整方法
JPH1051017A (ja) 1996-08-02 1998-02-20 Sanyo Electric Co Ltd 半導体装置
US6075239A (en) 1997-09-10 2000-06-13 Lucent Technologies, Inc. Article comprising a light-actuated micromechanical photonic switch
DE69936892T2 (de) * 1998-02-26 2007-12-06 Ibiden Co., Ltd., Ogaki Mehrschichtige Leiterplatte mit gefüllten Kontaktlöchern
JP3589390B2 (ja) 1999-01-28 2004-11-17 日本電信電話株式会社 光電気集積回路およびヘテロ接合ホトトランジスタ
US6310339B1 (en) 1999-10-28 2001-10-30 Hrl Laboratories, Llc Optically controlled MEM switches
JP2002111041A (ja) 2000-09-27 2002-04-12 Seiko Epson Corp 半導体装置及びその製造方法
US6882128B1 (en) 2000-09-27 2005-04-19 Science Applications International Corporation Method and system for energy reclamation and reuse
JP2002246514A (ja) 2001-02-14 2002-08-30 Fuji Electric Co Ltd 半導体装置
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
WO2003052387A2 (en) 2001-12-14 2003-06-26 Rosemount Analytical Inc. A pH SENSOR WITH INTERNAL SOLUTION GROUND
AU2003269872A1 (en) * 2002-05-15 2003-12-31 Glaxo Group Limited Microelectromechanical system and method for determining temperature and moisture profiles within pharmaceutical packaging
US6879429B2 (en) 2002-05-15 2005-04-12 Jds Uniphase Inc. Drive circuit for a MEMS device
JP2004024551A (ja) * 2002-06-26 2004-01-29 Renesas Technology Corp センサシステム用半導体装置
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
JP2004207540A (ja) 2002-12-26 2004-07-22 Kyocera Corp 複合電子部品及びその特性調整方法
US7126822B2 (en) * 2003-03-31 2006-10-24 Intel Corporation Electronic packages, assemblies, and systems with fluid cooling
JP2004319550A (ja) 2003-04-11 2004-11-11 Hitachi Ltd 半導体装置
WO2004100473A2 (en) 2003-04-30 2004-11-18 Analog Devices, Inc. Signal isolators using micro-transformers
JP4869546B2 (ja) 2003-05-23 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4016340B2 (ja) 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
US7309467B2 (en) * 2003-06-24 2007-12-18 Hewlett-Packard Development Company, L.P. Fluidic MEMS device
US20050051781A1 (en) 2003-09-08 2005-03-10 United Epitaxy Company, Ltd. Light emitting diode and method of making the same
KR100537093B1 (ko) 2003-10-02 2005-12-16 한국과학기술연구원 Ｍｅｍｓ 구조물을 이용한 탄소나노튜브 가스센서 및 그제작방법
US7557433B2 (en) 2004-10-25 2009-07-07 Mccain Joseph H Microelectronic device with integrated energy source
JP3967713B2 (ja) 2003-12-09 2007-08-29 株式会社東芝 リレー回路およびスイッチング素子
CA2538232A1 (en) * 2004-01-21 2005-08-11 Rosemount Analytical Inc. Ion sensitive field effect transistor (isfet) sensor with improved gate configuration
JP2005283389A (ja) * 2004-03-30 2005-10-13 Seiko Epson Corp 半導体装置及び半導体ウェハ
JP4628008B2 (ja) 2004-03-31 2011-02-09 セイコーインスツル株式会社 シリコン基板を有する電子回路装置
WO2005101476A1 (ja) 2004-04-16 2005-10-27 Japan Science And Technology Agency 半導体素子及び半導体素子の製造方法
TWI237883B (en) 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
JP2005353867A (ja) 2004-06-11 2005-12-22 Mitsubishi Electric Corp 半導体装置
US7139172B2 (en) * 2004-07-01 2006-11-21 International Business Machines Corporation Apparatus and methods for microchannel cooling of semiconductor integrated circuit packages
JP2006090910A (ja) * 2004-09-27 2006-04-06 Kyocera Corp マイクロ化学チップおよびその製造方法
US20090008792A1 (en) 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
JP2006165073A (ja) * 2004-12-03 2006-06-22 Hitachi Ulsi Systems Co Ltd 半導体装置およびその製造方法
JP4688526B2 (ja) 2005-03-03 2011-05-25 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
KR100716826B1 (ko) 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
US7973398B2 (en) 2005-05-12 2011-07-05 Unimicron Technology Corp. Embedded chip package structure with chip support protruding section
JP4311376B2 (ja) 2005-06-08 2009-08-12 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
US20060283252A1 (en) 2005-06-17 2006-12-21 Honeywell International Inc. Passive acoustic wave sensor system
KR100618903B1 (ko) 2005-06-18 2006-09-01 삼성전자주식회사 독립된 전원 장치를 구비하는 반도체 집적 회로와 반도체집적 회로를 구비하는 반도체 시스템 및 반도체 집적 회로형성 방법
JP4463178B2 (ja) 2005-09-30 2010-05-12 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2007227883A (ja) * 2006-01-27 2007-09-06 Matsushita Electric Ind Co Ltd ベース半導体チップ、半導体集積回路装置及びその製造方法
US7435619B2 (en) 2006-02-14 2008-10-14 Stats Chippac Ltd. Method of fabricating a 3-D package stacking system
US8546929B2 (en) 2006-04-19 2013-10-01 Stats Chippac Ltd. Embedded integrated circuit package-on-package system
US7859098B2 (en) 2006-04-19 2010-12-28 Stats Chippac Ltd. Embedded integrated circuit package system
JP5011820B2 (ja) * 2006-05-24 2012-08-29 オムロン株式会社 積層デバイス、およびその製造方法
US7884464B2 (en) 2006-06-27 2011-02-08 Advanced Chip Engineering Technologies Inc. 3D electronic packaging structure having a conductive support substrate
US7550834B2 (en) 2006-06-29 2009-06-23 Sandisk Corporation Stacked, interconnected semiconductor packages
JP2008017421A (ja) 2006-07-10 2008-01-24 Seiko Epson Corp 半導体装置
US7719427B2 (en) 2006-08-18 2010-05-18 Chung Yuan Christian University Wireless pH measurement system
US20080054431A1 (en) 2006-08-31 2008-03-06 Tingqing Wang Embedded package in package
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7514804B2 (en) 2006-10-17 2009-04-07 Lockheed Martin Corporation Energy harvesting technique to support remote wireless MEMS RF sensors
US7875942B2 (en) 2007-01-04 2011-01-25 Stmicroelectronics, S.R.L. Electronic device including MEMS devices and holed substrates, in particular of the LGA or BGA type
US7791481B2 (en) 2007-01-22 2010-09-07 Tc License Ltd. Light activated RFID tag
ITMI20070099A1 (it) 2007-01-24 2008-07-25 St Microelectronics Srl Dispositivo elettronico comprendente dispositivi sensori differenziali mems e substrati bucati
US8706208B2 (en) 2007-03-24 2014-04-22 Board Of Regents, The University Of Texas System Passive wireless gastroesophageal sensor
JP4734282B2 (ja) * 2007-04-23 2011-07-27 株式会社日立製作所 半導体チップおよび半導体装置
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
SG148054A1 (en) 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
US7553752B2 (en) * 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
KR101430166B1 (ko) 2007-08-06 2014-08-13 삼성전자주식회사 멀티 스택 메모리 장치
US11133350B2 (en) 2007-08-29 2021-09-28 Texas Instruments Incorporated Integrated circuit with thermoelectric power supply
EP2195090A4 (en) * 2007-08-31 2010-09-01 Univ Pittsburgh IMPLANTABLE DEVICE, SYSTEM THEREFOR AND THIS USE METHOD
US8350382B2 (en) 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
JP2009081160A (ja) * 2007-09-25 2009-04-16 Citizen Holdings Co Ltd ソーラーセルおよび電子機器
JP2009081100A (ja) 2007-09-27 2009-04-16 Panasonic Corp 誘導加熱調理器
US7691747B2 (en) 2007-11-29 2010-04-06 STATS ChipPAC, Ltd Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures
JP4485568B2 (ja) 2007-12-07 2010-06-23 株式会社日立製作所 センサシステム用半導体装置
US7759212B2 (en) 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
US7876167B1 (en) 2007-12-31 2011-01-25 Silicon Laboratories Inc. Hybrid system having a non-MEMS device and a MEMS device
KR100927725B1 (ko) * 2008-01-25 2009-11-18 삼성에스디아이 주식회사 태양 전지 및 이의 제조 방법
US20090194829A1 (en) * 2008-01-31 2009-08-06 Shine Chung MEMS Packaging Including Integrated Circuit Dies
US20090204250A1 (en) 2008-02-08 2009-08-13 General Electric Company System and method for integrating rfid sensors in manufacturing system comprising single use components
WO2009103034A2 (en) 2008-02-13 2009-08-20 Board Of Regents, The University Of Texas System System, method and apparatus for an amorphous iridium oxide film ph sensor
JP2009200189A (ja) 2008-02-21 2009-09-03 Canon Inc 電子部品搭載型半導体チップ
KR20090117004A (ko) 2008-05-08 2009-11-12 앰코 테크놀로지 코리아 주식회사 임베디드 칩 스케일 패키지 및 그 제조 방법
US8853830B2 (en) 2008-05-14 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. System, structure, and method of manufacturing a semiconductor substrate stack
US7648911B2 (en) 2008-05-27 2010-01-19 Stats Chippac, Ltd. Semiconductor device and method of forming embedded passive circuit elements interconnected to through hole vias
US7851893B2 (en) 2008-06-10 2010-12-14 Stats Chippac, Ltd. Semiconductor device and method of connecting a shielding layer to ground through conductive vias
JP2009302707A (ja) * 2008-06-11 2009-12-24 Seiko Epson Corp 半導体装置及び回路基板
US8274147B2 (en) 2008-06-19 2012-09-25 Broadcom Corporation Method and system for intra-printed circuit board communication via waveguides
US7858512B2 (en) 2008-06-26 2010-12-28 Wafer-Level Packaging Portfolio Llc Semiconductor with bottom-side wrap-around flange contact
US8280207B2 (en) 2008-11-06 2012-10-02 Luxtera Inc. Method and system for coupling optical signals into silicon optoelectronic chips
KR101019510B1 (ko) 2008-07-24 2011-03-07 가부시키가이샤 사쿠마 세이사쿠쇼 진공 프라이어 장치
US8264055B2 (en) 2008-08-08 2012-09-11 Texas Instruments Incorporated CMOS thermoelectric refrigerator
US8728846B2 (en) 2008-08-20 2014-05-20 Texas Instruments Incorporated Vertical thermoelectric structures
US7983059B2 (en) 2008-09-02 2011-07-19 Analog Devices, Inc. High frequency power converter based on transformers
MY146160A (en) 2008-09-18 2012-06-29 Mimos Berhad An energy harvester
JP2010087021A (ja) 2008-09-29 2010-04-15 Fujikura Ltd 混成回路装置及びその製造方法並びに混成回路積層体
US8368654B2 (en) 2008-09-30 2013-02-05 Apple Inc. Integrated touch sensor and solar assembly
US8921683B2 (en) * 2008-11-04 2014-12-30 Eaton Corporation Combined solar/thermal (CHP) heat and power for residential and industrial buildings
US8624360B2 (en) 2008-11-13 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling channels in 3DIC stacks
US8362589B2 (en) 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US20100141094A1 (en) 2008-12-05 2010-06-10 Seagate Technology Llc Piezoelectric energy harvesting system
US8749027B2 (en) 2009-01-07 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Robust TSV structure
US7960809B2 (en) * 2009-01-16 2011-06-14 International Business Machines Corporation eFuse with partial SiGe layer and design structure therefor
US8067816B2 (en) * 2009-02-03 2011-11-29 Qualcomm Incorporated Techniques for placement of active and passive devices within a chip
EP2405529A4 (en) 2009-03-06 2013-01-16 Nec Corp ELEMENT FOR PHOTOELECTRIC CONVERSION, PROCESS FOR ITS MANUFACTURE, OPTICAL SENSOR AND SOLAR CELL
US8101898B2 (en) 2009-03-23 2012-01-24 General Electric Company Optically gated MEMS switch
WO2010117874A2 (en) * 2009-04-05 2010-10-14 Microstaq, Inc. Method and structure for optimizing heat exchanger performance
KR20100112699A (ko) 2009-04-10 2010-10-20 (주)엠투엔 가스 센싱 장치 및 가스 센싱 장치의 제조 방법
JP5214525B2 (ja) 2009-04-20 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置
US8604898B2 (en) 2009-04-20 2013-12-10 International Business Machines Corporation Vertical integrated circuit switches, design structure and methods of fabricating same
CA2763240A1 (en) 2009-05-27 2010-12-02 Koninklijke Philips Electronics N.V. Occupancy sensor
CN201490184U (zh) * 2009-06-22 2010-05-26 党兵 具有微流体冷却通道的集成电路芯片及其封装结构
US8395252B1 (en) 2009-11-13 2013-03-12 MCube Inc. Integrated MEMS and CMOS package and method
FR2948819B1 (fr) 2009-08-03 2012-04-13 Areva Collecteur d'energie solaire hybride et centrale solaire comprenant au moins un tel collecteur
DE102009028854B4 (de) 2009-08-25 2024-04-25 Robert Bosch Gmbh Spulendesign für miniaturisierte Fluxgate-Sensoren
US8390083B2 (en) 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
US8159060B2 (en) * 2009-10-29 2012-04-17 International Business Machines Corporation Hybrid bonding interface for 3-dimensional chip integration
US8436698B2 (en) 2009-11-02 2013-05-07 Harris Corporation MEMS-based tunable filter
US8402666B1 (en) 2009-11-30 2013-03-26 Mcube, Inc. Magneto meter using lorentz force for integrated systems
US8637943B1 (en) 2010-01-04 2014-01-28 MCube Inc. Multi-axis integrated MEMS devices with CMOS circuits and method therefor
US8253389B2 (en) 2010-02-17 2012-08-28 Texas Instruments Incorporated Battery protection circuit and method for energy harvester circuit
US8577063B2 (en) 2010-02-18 2013-11-05 Analog Devices, Inc. Packages and methods for packaging MEMS microphone devices
US8339798B2 (en) 2010-07-08 2012-12-25 Apple Inc. Printed circuit boards with embedded components
FR2963165A1 (fr) 2010-07-22 2012-01-27 St Microelectronics Crolles 2 Procede de generation d'energie electrique dans un dispositif semi-conducteur, et dispositif correspondant
KR101871865B1 (ko) 2010-09-18 2018-08-02 페어차일드 세미컨덕터 코포레이션 멀티-다이 ｍｅｍｓ 패키지
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
US8574413B2 (en) 2011-03-18 2013-11-05 Digital Concepts Of Missouri, Inc. Electrodes, sensors and methods for measuring components in water
US8659149B2 (en) * 2011-08-09 2014-02-25 National Semiconductor Corporation Semiconductor structure with galvanic isolation
US9059175B2 (en) * 2011-11-16 2015-06-16 International Business Machines Corporation Forming BEOL line fuse structure
DE102012208033B4 (de) 2012-05-14 2020-08-06 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997044707A2 (en) * 1996-05-24 1997-11-27 Digital D.J. Incorporated Liquid crystal display device with integrated solar power source and antenna
JP2007234913A (ja) * 2006-03-01 2007-09-13 Nec Computertechno Ltd 電子回路構造、該構造を備える電子機器、熱起電力発生方法、補助電力発生方法、及び半導体ベアチップ
US20080190480A1 (en) * 2007-02-14 2008-08-14 Flextronics Ap, Llc Leadframe based photo voltaic electronic assembly

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990323A (zh) * 2015-02-06 2016-10-05 展讯通信（上海）有限公司 一种半导体器件及其调整方法
CN105428357A (zh) * 2015-12-23 2016-03-23 宁波微能物联科技有限公司 多源自供电集成电路
CN105428357B (zh) * 2015-12-23 2018-07-27 宁波微能物联科技有限公司 多源自供电集成电路
CN107369678A (zh) * 2016-05-13 2017-11-21 北京中电网信息技术有限公司 一种系统级封装方法及其封装单元

Also Published As

Publication number Publication date
JP2016105514A (ja) 2016-06-09
JP2012164970A (ja) 2012-08-30
US8890285B2 (en) 2014-11-18
CN104362142B (zh) 2018-02-16
US8890286B2 (en) 2014-11-18
TW201530722A (zh) 2015-08-01
CN104362143B (zh) 2017-04-12
TWI506750B (zh) 2015-11-01
US8957497B2 (en) 2015-02-17
US9267915B2 (en) 2016-02-23
JP2019080074A (ja) 2019-05-23
US9513246B2 (en) 2016-12-06
EP3046148B8 (en) 2021-09-08
CN104362143A (zh) 2015-02-18
JP6282682B2 (ja) 2018-02-21
EP2469595A1 (en) 2012-06-27
EP2469595B1 (en) 2019-07-31
US20140175600A1 (en) 2014-06-26
JP2017157862A (ja) 2017-09-07
EP3901973A1 (en) 2021-10-27
TWI545700B (zh) 2016-08-11
JP2015146453A (ja) 2015-08-13
JP6023253B2 (ja) 2016-11-09
CN102569291B (zh) 2014-10-15
US8569861B2 (en) 2013-10-29
CN104269388B (zh) 2017-04-12
EP3046148A1 (en) 2016-07-20
CN104362142A (zh) 2015-02-18
CN104282684A (zh) 2015-01-14
US20160109399A1 (en) 2016-04-21
US20140035630A1 (en) 2014-02-06
US20120162947A1 (en) 2012-06-28
TW201246467A (en) 2012-11-16
US20150121995A1 (en) 2015-05-07
CN104282684B (zh) 2021-04-06
US9041150B2 (en) 2015-05-26
US20140034104A1 (en) 2014-02-06
TW201448125A (zh) 2014-12-16
EP2924733A1 (en) 2015-09-30
JP6800252B2 (ja) 2020-12-16
TW201448124A (zh) 2014-12-16
US20140026649A1 (en) 2014-01-30
EP3046148B1 (en) 2021-07-28
KR101372000B1 (ko) 2014-03-07
US8853799B2 (en) 2014-10-07
TWI487072B (zh) 2015-06-01
US20140175524A1 (en) 2014-06-26
KR20120071360A (ko) 2012-07-02
TWI556360B (zh) 2016-11-01
CN102569291A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
CN102569291B (zh) 垂直集成系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant