CN104659113B - Rfldmos器件的内匹配电容及制造方法 - Google Patents

Abstract

本发明公开了一种RFLDMOS器件的内匹配电容，内匹配电容为MIM电容，下极板通过多个硅通孔和背面金属连接、上极板由正面引出,通过背面金属实现MIM电容的下极板和RFLDMOS器件的漏极的匹配连接，通过正面金属实现MIM电容的述上极板和RFLDMOS器件的栅极的匹配连接，使MIM电容和RFLDMOS器件组成内匹配结构。本发明还公开了一种RFLDMOS器件的内匹配电容的制造方法。本发明内匹配电容采用MIM电容实现，能大大降低内匹配电容的寄生串联电阻、提高匹配电容的品质因数、减少射频下的能量损耗，使RFLDMOS器件的封装件能够获得更好的输出输入阻以及获得更好的电源效率。

Description

RFLDMOS器件的内匹配电容及制造方法

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种应用于射频横向扩散金属氧化物半导体(RFLDMOS)器件的内匹配电容；本发明还涉及一种RFLDMOS器件的内匹配电容的制造方法。

背景技术

在RFLDMOS的封装中，为了适用于50欧姆阻抗系统的射频功率放大器中，需要在RFLDMOS器件的输入栅端和输出漏端极进行电容匹配，以获得合适的输入输出阻抗。由于应用在1GHz附近及更大频率，并且适用较大功率的场合，所以该匹配电容的品质因数极为重要。品质因数不好会严重影响器件的工作效率，增加电源能量的损耗，从而使得使用成本增加。由于电容的接地极板需要焊接在基板上，所以一般选用金属栅的MOS电容。如图1所示，是现有MOS电容的结构示意图；由一金属层组成MOS电容的上极板103，通过打线接出；重掺杂的硅衬底101为下极板，下极板通过硅衬底101减薄后形成在硅衬底101背面的背面金属直接焊接在RFLDMOS器件基板上。然而，由于下极板为电阻较大的硅衬底101，现有MOS电容的寄生串联电阻比较大，在射频大功率应用场景中会消耗大量能量。

为了减小射频下的能量损耗，关键在于提升该匹配电容的品质因数。具体地就是减小电容的寄生串联电阻。金属-绝缘层-金属(MiM)电容由于上下基板均是电阻率很低的金属极板，所以品质因数较高。如图2所示，是现有MIM电容的结构示意图；在硅衬底201上形成有第一介质层202，下极板203由形成于第一介质层202表面的金属层组成；在下极板203表面形成有电容介质层204，电容介质层204也延伸到下极板203之外的第一介质层202的表面；上极板205由形成于电容介质层204表面的金属层组成，由叠加在一起的下极板203、电容介质层204和上极板205组成MIM电容的本体结构。下极板延伸到MIM电容的本体结构外部，并通过接触孔和正面金属206连接，由正面金属206从正面引出下极板203的电极。由上可知，现有MIM电容的上下极板都形成在硅衬底的正面，而由于RFLDMOS器件的漏极形成在硅衬底的背面、栅极形成在硅衬底的正面，当采用现有MIM电容和RFLDMOS器件匹配连接时，需要将MIM电容的一个极板直接焊接在封装法兰上，所以现有MIM电容并不适用于RFLDMOS器件内匹配的应用场景。

发明内容

本发明所要解决的技术问题是提供一种RFLDMOS器件的内匹配电容，内匹配电容采用MIM电容实现，能大大降低内匹配电容的寄生串联电阻、提高匹配电容的品质因数、减少射频下的能量损耗，使RFLDMOS器件的封装件能够获得更好的输出输入阻以及获得更好的电源效率。为此，本发明还提供一种RFLDMOS器件的内匹配电容的制造方法。

为解决上述技术问题，本发明提供的RFLDMOS器件的内匹配电容为MIM电容，该MIM电容包括：

第一介质层，形成于P型硅衬底表面上。

下极板，由形成于所述第一介质层表面的金属层组成。

背面金属，形成于背面减薄的所述硅衬底背面。

多个硅通孔，各所述硅通孔的顶部和所述下极板接触、各所述硅通孔的底部和所述背面金属接触，各所述硅通孔区域处的所述硅衬底的硅和所述第一介质层的介质都被去除，在各所述硅通孔中填充有金属钨用于实现所述下极板和所述背面金属的连接。

电容介质层，形成于所述下极板表面上，通过调节所述电容介质层的厚度调节所述MIM电容的电容密度。

上极板，由形成于所述电容介质层表面上的金属层组成，由所述下极板、所述电容介质层和所述上极板叠加形成所述MIM电容的本体结构。

通过所述背面金属实现所述MIM电容的所述下极板和RFLDMOS器件的漏极的匹配连接，通过正面金属实现所述MIM电容的所述上极板和所述RFLDMOS器件的栅极的匹配连接，使所述MIM电容和所述RFLDMOS器件组成内匹配结构。

进一步的改进是，所述硅通孔的直接为10微米～30微米，深度为60微米～100微米。

进一步的改进是，所述上极板的金属层由依次叠加的底部氮化钛层、中间铝层和顶部氮化钛层组成，所述上极板的所述底部氮化钛层的厚度为500埃～1000埃，所述上极板的所述中间铝层的厚度为1微米～2微米，所述上极板的所述顶部氮化钛层的厚度为500埃～1000埃。

进一步的改进是，所述下极板的金属层由依次叠加的底部氮化钛层、中间铝层和顶部氮化钛层组成，所述下极板的所述底部氮化钛层的厚度为500埃～1000埃，所述下极板的所述中间铝层的厚度为1微米～2微米，所述下极板的所述顶部氮化钛层的厚度为500埃～1000埃。

进一步的改进是，所述电容介质层的材料为二氧化硅或氮化硅。

为解决上述技术问题，本发明提供的RFLDMOS器件的内匹配电容的制造方法中的内匹配电容为MIM电容，包括如下步骤：

步骤一、在P型硅衬底表面上形成第一介质层。

步骤二、采用光刻和干法刻蚀工艺定义出硅通孔区域位置，对硅通孔区域位置的所述第一介质层和所述硅衬底进行刻蚀形成多个硅通孔，各所述硅通孔的深度要求保证经过后续所述硅衬底的背面减薄后各所述硅通孔的底部能从所述硅衬底背面露出。

步骤三、在所述硅通孔中填充金属钨。

步骤四、淀积组成下极板的金属层，采用光刻刻蚀工艺对该金属层进行刻蚀形成所述下极板，各所述硅通孔的顶部和所述下极板接触。

步骤五、在所述下极板表面上淀积电容介质层，通过调节所述电容介质层的厚度调节MIM电容的电容密度。

步骤六、淀积组成上极板的金属层，采用光刻刻蚀工艺对该金属层进行刻蚀形成所述上极板，刻蚀后的所述上极板位于所述电容介质层表面，由所述下极板、所述电容介质层和所述上极板叠加形成所述MIM电容的本体结构。

步骤七、对所述硅衬底进行背面减薄，并在所述硅衬底背面形成背面金属，各所述硅通孔的底部和所述背面金属接触；通过所述背面金属实现所述MIM电容的所述下极板和RFLDMOS器件的漏极的匹配连接，通过正面金属实现所述MIM电容的所述上极板和所述RFLDMOS器件的栅极的匹配连接，使所述MIM电容和所述RFLDMOS器件组成内匹配结构。

进一步的改进是，步骤二中所述硅通孔的直接为10微米～30微米，深度为60微米～100微米。

进一步的改进是，步骤四中所淀积的所述下极板的金属层由依次叠加的底部氮化钛层、中间铝层和顶部氮化钛层组成，所述下极板的所述底部氮化钛层的厚度为500埃～1000埃，所述下极板的所述中间铝层的厚度为1微米～2微米，所述下极板的所述顶部氮化钛层的厚度为500埃～1000埃。

进一步的改进是，步骤六中所淀积的所述上极板的金属层由依次叠加的底部氮化钛层、中间铝层和顶部氮化钛层组成，所述上极板的所述底部氮化钛层的厚度为500埃～1000埃，所述上极板的所述中间铝层的厚度为1微米～2微米，所述上极板的所述顶部氮化钛层的厚度为500埃～1000埃。

进一步的改进是，所述电容介质层的材料为二氧化硅或氮化硅。

本发明通过在MIM电容的底部形成硅通孔实现MIM电容的下极板和背面金属的连接，能够实现MIM电容的下极板通过背面金属和RFLDMOS器件的匹配连接、上极板通过正面金属和RFLDMOS器件的匹配连接，从而能够实现RFLDMOS器件的内匹配电容为MIM电容，内匹配电容采用MIM电容实现，能大大降低内匹配电容的寄生串联电阻、提高匹配电容的品质因数、减少射频下的能量损耗，使RFLDMOS器件的封装件能够获得更好的输出输入阻以及获得更好的电源效率。

另外，本发明的上下极板均的金属层均采用由依次叠加的底部氮化钛层、中间铝层和顶部氮化钛层组成的结构，能使上下极板和介质膜的界面更加平滑，从而防止电荷注入介质膜中，使得器件更健壮，可靠性更高。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有MOS电容的结构示意图；

图2是现有MIM电容的结构示意图；

图3是本发明实施例RFLDMOS器件的内匹配电容的结构示意图；

图4A-图4G是本发明实施例方法各步骤中MIM电容的结构示意图。

具体实施方式

如图3所示，是本发明实施例RFLDMOS器件的内匹配电容的结构示意图；本发明实施例RFLDMOS器件的内匹配电容为MIM电容，该MIM电容包括：

第一介质层2，形成于P型硅衬底1表面上。所述硅衬底1采用较浓的P型掺杂。所述第一介质层2为二氧化硅层，厚度为1.5微米～3微米。

下极板4，由形成于所述第一介质层2表面的金属层组成。较佳为，所述下极板4的金属层由依次叠加的底部氮化钛层、中间铝层和顶部氮化钛层组成，所述下极板4的所述底部氮化钛层的厚度为500埃～1000埃，所述下极板4的所述中间铝层的厚度为1微米～2微米，所述下极板4的所述顶部氮化钛层的厚度为500埃～1000埃。

背面金属7，形成于背面减薄的所述硅衬底1背面。较佳为，减薄后的所述硅衬底1的厚度为60微米～120微米；背面金属7的成分为金或银，厚度为0.5微米～1微米。

多个硅通孔3，各所述硅通孔3的顶部和所述下极板4接触、各所述硅通孔3的底部和所述背面金属7接触，各所述硅通孔3区域处的所述硅衬底1的硅和所述第一介质层2的介质都被去除，在各所述硅通孔3中填充有金属钨用于实现所述下极板4和所述背面金属7的连接。较佳为，所述硅通孔3的直接为10微米～30微米，深度为60微米～100微米。

电容介质层5，形成于所述下极板4表面上，通过调节所述电容介质层5的厚度调节所述MIM电容的电容密度。所述电容介质层5也延伸到所述下极板4外部的所述第一介质层2的表面。较佳为，所述电容介质层5为二氧化硅膜或氮化硅膜。

上极板6，由形成于所述电容介质层5表面上的金属层组成，由所述下极板4、所述电容介质层5和所述上极板6叠加形成所述MIM电容的本体结构。较佳为，所述上极板6的金属层由依次叠加的底部氮化钛层、中间铝层和顶部氮化钛层组成，所述上极板6的所述底部氮化钛层的厚度为500埃～1000埃，所述上极板6的所述中间铝层的厚度为1微米～2微米，所述上极板6的所述顶部氮化钛层的厚度为500埃～1000埃。

钝化层8覆盖在形成有所述上极板6的所述硅衬底1的正面，将所述上极板6和所述上极板6外部的所述电容介质层5包覆，在所述上极板6上的部分区域中的所述钝化层8被去除从而露出所述上极板6用于实现所述上极板6的连接。较佳为，所述钝化层8为厚度为0.5微米～1.5微米的氮化硅层。

通过所述背面金属7实现所述MIM电容的所述下极板4和RFLDMOS器件的漏极的匹配连接，通过正面金属实现所述MIM电容的所述上极板6和所述RFLDMOS器件的栅极的匹配连接，使所述MIM电容和所述RFLDMOS器件组成内匹配结构。

如图4A至图4G所示，是本发明实施例方法各步骤中MIM电容的结构示意图。本发明实施例RFLDMOS器件的内匹配电容的制造方法中的内匹配电容为MIM电容，包括如下步骤：

步骤一、如图4A所示，在P型硅衬底1表面上形成第一介质层2。较佳为，所述硅衬底1采用较浓的P型掺杂。所述第一介质层2为二氧化硅层，厚度为1.5微米～3微米。

步骤二、如图4B所示，采用光刻和干法刻蚀工艺定义出硅通孔区域位置，较佳为，首先在所述第一介质层2的表面形成一硬掩膜层，利用光刻刻蚀工艺对所述硬掩膜层进行刻蚀从而定义出所述硅通孔区域位置，利用所述硬掩膜层图形为掩膜对所述硅通孔区域位置的所述第一介质层2和所述硅衬底1进行刻蚀形成多个硅通孔3a，各所述硅通孔3a的深度要求保证经过后续所述硅衬底1的背面减薄后各所述硅通孔3a的底部能从所述硅衬底背面露出。较佳为，所述硅通孔3a的直接为10微米～30微米，深度为60微米～100微米。

然后，通过湿法刻蚀去除所述硬掩膜层。

步骤三、如图4C所示，在所述硅通孔3a中填充金属钨，填充钨后的所述硅通孔3a标记为硅通孔3。

步骤四、如图4D所示，淀积组成下极板4的金属层，采用光刻刻蚀工艺对该金属层进行刻蚀形成所述下极板4，各所述硅通孔3的顶部和所述下极板4接触。较佳为，所淀积的所述下极板4的金属层由依次叠加的底部氮化钛层、中间铝层和顶部氮化钛层组成，先淀积厚度为500埃～1000埃的所述下极板4的所述底部氮化钛层，再淀积厚度为1微米～2微米的所述下极板4的所述中间铝层的，然后再厚度为500埃～1000埃的所述下极板4的所述顶部氮化钛层。

步骤五、如图4E所示，在所述下极板4表面上淀积电容介质层5，通过调节所述电容介质层5的厚度调节MIM电容的电容密度。所述电容介质层5也延伸到所述下极板4外部的所述第一介质层2的表面。较佳为，所述电容介质层5为二氧化硅膜或氮化硅膜。

步骤六、如图4F所示，淀积组成上极板6的金属层，采用光刻刻蚀工艺对该金属层进行刻蚀形成所述上极板6，刻蚀后的所述上极板6位于所述电容介质层5表面，由所述下极板4、所述电容介质层5和所述上极板6叠加形成所述MIM电容的本体结构。

较佳为，所淀积的所述上极板6的金属层由依次叠加的底部氮化钛层、中间铝层和顶部氮化钛层组成，先淀积厚度为500埃～1000埃的所述上极板6的所述底部氮化钛层，再淀积厚度为1微米～2微米的所述上极板6的所述中间铝层的，然后再厚度为500埃～1000埃的所述上极板6的所述顶部氮化钛层。

如图4G所示，在形成有所述上极板6的所述硅衬底1的正面淀积一层钝化层8，采用光刻刻蚀工艺将所述上极板6上的部分区域中的所述钝化层8去除从而露出所述上极板6并用于实现所述上极板6的连接。较佳为，所述钝化层8为厚度为0.5微米～1.5微米的氮化硅层。

步骤七、如图3所示，对所述硅衬底1进行背面减薄，较佳为，减薄后的所述硅衬底1的厚度为60微米～120微米。并在所述硅衬底1背面形成背面金属7，各所述硅通孔3的底部和所述背面金属7接触；较佳为，背面金属7的成分为金或银，厚度为0.5微米～1微米。通过所述背面金属7实现所述MIM电容的所述下极板4和RFLDMOS器件的漏极的匹配连接，通过正面金属实现所述MIM电容的所述上极板6和所述RFLDMOS器件的栅极的匹配连接，使所述MIM电容和所述RFLDMOS器件组成内匹配结构。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种RFLDMOS器件的内匹配电容，其特征在于，RFLDMOS器件的内匹配电容为MIM电容，该MIM电容包括：

第一介质层，形成于P型硅衬底表面上；

下极板，由形成于所述第一介质层表面的金属层组成；

背面金属，形成于背面减薄的所述硅衬底背面；

多个硅通孔，各所述硅通孔的顶部和所述下极板接触、各所述硅通孔的底部和所述背面金属接触，各所述硅通孔区域处的所述硅衬底的硅和所述第一介质层的介质都被去除，在各所述硅通孔中填充有金属钨用于实现所述下极板和所述背面金属的连接；

电容介质层，形成于所述下极板表面上，通过调节所述电容介质层的厚度调节所述MIM电容的电容密度；

上极板，由形成于所述电容介质层表面上的金属层组成，由所述下极板、所述电容介质层和所述上极板叠加形成所述MIM电容的本体结构；

通过所述背面金属实现所述MIM电容的所述下极板和RFLDMOS器件的漏极的匹配连接，通过正面金属实现所述MIM电容的所述上极板和所述RFLDMOS器件的栅极的匹配连接，使所述MIM电容和所述RFLDMOS器件组成内匹配结构。

2.如权利要求1所述的RFLDMOS器件的内匹配电容，其特征在于：所述硅通孔的直径为10微米～30微米，深度为60微米～100微米。

3.如权利要求1所述的RFLDMOS器件的内匹配电容，其特征在于：所述上极板的金属层由依次叠加的底部氮化钛层、中间铝层和顶部氮化钛层组成，所述上极板的所述底部氮化钛层的厚度为500埃～1000埃，所述上极板的所述中间铝层的厚度为1微米～2微米，所述上极板的所述顶部氮化钛层的厚度为500埃～1000埃。

4.如权利要求1所述的RFLDMOS器件的内匹配电容，其特征在于：所述下极板的金属层由依次叠加的底部氮化钛层、中间铝层和顶部氮化钛层组成，所述下极板的所述底部氮化钛层的厚度为500埃～1000埃，所述下极板的所述中间铝层的厚度为1微米～2微米，所述下极板的所述顶部氮化钛层的厚度为500埃～1000埃。

5.如权利要求1所述的RFLDMOS器件的内匹配电容，其特征在于：所述电容介质层的材料为二氧化硅或氮化硅。

6.一种RFLDMOS器件的内匹配电容的制造方法，其特征在于，RFLDMOS器件的内匹配电容为MIM电容，包括如下步骤：

步骤一、在P型硅衬底表面上形成第一介质层；

步骤二、采用光刻和干法刻蚀工艺定义出硅通孔区域位置，对硅通孔区域位置的所述第一介质层和所述硅衬底进行刻蚀形成多个硅通孔，各所述硅通孔的深度要求保证经过后续所述硅衬底的背面减薄后各所述硅通孔的底部能从所述硅衬底背面露出；

步骤三、在所述硅通孔中填充金属钨；

步骤四、淀积组成下极板的金属层，采用光刻刻蚀工艺对该金属层进行刻蚀形成所述下极板，各所述硅通孔的顶部和所述下极板接触；

步骤五、在所述下极板表面上淀积电容介质层，通过调节所述电容介质层的厚度调节MIM电容的电容密度；

步骤六、淀积组成上极板的金属层，采用光刻刻蚀工艺对该金属层进行刻蚀形成所述上极板，刻蚀后的所述上极板位于所述电容介质层表面，由所述下极板、所述电容介质层和所述上极板叠加形成所述MIM电容的本体结构；

步骤七、对所述硅衬底进行背面减薄，并在所述硅衬底背面形成背面金属，各所述硅通孔的底部和所述背面金属接触；通过所述背面金属实现所述MIM电容的所述下极板和RFLDMOS器件的漏极的匹配连接，通过正面金属实现所述MIM电容的所述上极板和所述RFLDMOS器件的栅极的匹配连接，使所述MIM电容和所述RFLDMOS器件组成内匹配结构。

7.如权利要求6所述的方法，其特征在于：步骤二中所述硅通孔的直径为10微米～30微米，深度为60微米～100微米。

8.如权利要求6所述的方法，其特征在于：步骤四中所淀积的所述下极板的金属层由依次叠加的底部氮化钛层、中间铝层和顶部氮化钛层组成，所述下极板的所述底部氮化钛层的厚度为500埃～1000埃，所述下极板的所述中间铝层的厚度为1微米～2微米，所述下极板的所述顶部氮化钛层的厚度为500埃～1000埃。

9.如权利要求6所述的方法，其特征在于：步骤六中所淀积的所述上极板的金属层由依次叠加的底部氮化钛层、中间铝层和顶部氮化钛层组成，所述上极板的所述底部氮化钛层的厚度为500埃～1000埃，所述上极板的所述中间铝层的厚度为1微米～2微米，所述上极板的所述顶部氮化钛层的厚度为500埃～1000埃。

10.如权利要求6所述的方法，其特征在于：所述电容介质层的材料为二氧化硅或氮化硅。