CN109148422B - Iii-v衬底上的高介电常数电容器结构 - Google Patents

Iii-v衬底上的高介电常数电容器结构 Download PDF

Info

Publication number
CN109148422B
CN109148422B CN201810505623.2A CN201810505623A CN109148422B CN 109148422 B CN109148422 B CN 109148422B CN 201810505623 A CN201810505623 A CN 201810505623A CN 109148422 B CN109148422 B CN 109148422B
Authority
CN
China
Prior art keywords
layer
capacitor
disposed over
dielectric layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810505623.2A
Other languages
English (en)
Other versions
CN109148422A (zh
Inventor
S·叶尔丹迪
P·尼克尔
T·邓甘
J·阿布罗克华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of CN109148422A publication Critical patent/CN109148422A/zh
Application granted granted Critical
Publication of CN109148422B publication Critical patent/CN109148422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及一种III‑V衬底上的高介电常数电容器结构。一种半导体结构包含III‑V半导体结构；第一电极；安置于所述第一电极上方的第一阻挡层；安置于所述第一电极上方的第一粘附层；安置于所述第一粘附层上方的第一钝化层；安置于所述第一钝化层上方的介电层；安置于所述介电层上方的第二钝化层；安置于所述第二钝化层上方的第二粘附层；安置于所述第二粘附层上方的第二阻挡层；以及安置于所述第二阻挡层上方的第二电极。

Description

III-V衬底上的高介电常数电容器结构
技术领域
本公开大体上涉及电容器装置，且更具体来说涉及III-V衬底上的高介电常数电容器结构。
背景技术
包含射频(RF)、微波和毫米波装置的无线通信装置常常由第III到第V族半导体材料(例如GaAs或GaAs合金或InP或InP合金)构成，且常用于无线通信系统中。这些无线通信装置可包含功率放大器、低噪声放大器、开关和其它类似装置，且可包含在例如单片微波/毫米波集成电路(MMIC)的集成电路中。
随着越发需要在无线通信装置中的常常较小占用面积中提供较大功能性，通常需要不断减小装置和IC的裸片大小。举例来说，功率放大器裸片大小在过去几十年内已不断降低，以努力满足在功能和较小整体组件(例如，移动电话)方面的不断增长的需求。除了例如异质结双极晶体管(HBT)的有源晶体管组件，和例如假型HEMT(pHEMT)的高电子迁移率晶体管(HEMT)之外，功率放大器的伴随电路需要电容器、电阻器和用于阻抗匹配、去耦、偏压设置、静电放电保护等的二极管。
在已知功率放大器中，电容器常常包含作为介电层的氮化硅(Si3N4)，其是使用等离子体增强式化学气相沉积(PECVD)沉积而成。此类电容器常常耗用较大裸片面积，取决于电路约为10％到50％。III-V晶片和相关联专用制造过程相对昂贵(例如相比于基于硅的集成电路过程)，且始终需要减小移动电话组件的面积和体积以实现较小手持机，或为现有手持机大小内的其它组件(例如电池)提供较多空间。用于手持机RF功率放大器中的电容器常常需要维持高击穿电压，以在放大器在不匹配的输出负载条件下操作期间能经受住电力应力，并简化静电放电保护设计。对高击穿电压的这些要求防止将常规电容器电介质(例如PECVD氮化硅)的厚度减小为低于固定厚度(取决于特定RF模块设计)，以便增大其面积电容密度。
因此，需要至少克服上文所描述的已知电容器的缺点的用于集成到III-V无线功率放大器装置中的电容器结构。
发明内容
本公开的方面涉及一种电容器，其包括：第一电极；安置于第一电极上方的第一阻挡层；安置于第一电极上方的第一粘附层；安置于第一粘附层上方的第一钝化层；安置于第一钝化层上方的介电层；安置于介电层上方的第二钝化层；安置于第二钝化层上方的第二粘附层；安置于第二粘附层上方的第二阻挡层；以及安置于第二阻挡层上方的第二电极。
在本公开的另一方面中，一种半导体结构包括：III-V半导体凸台结构；安置于III-V半导体凸台结构上方的第一电极；安置于第一电极上方的第一阻挡层；安置于第一电极上方的第一粘附层；安置于第一粘附层上方的第一钝化层；安置于第一钝化层上方的介电层；安置于介电层上方的第二钝化层；安置于第二钝化层上方的第二粘附层；安置于第二粘附层上方的第二阻挡层；以及安置于第二阻挡层上方的第二电极。
在本公开的又一方面中，一种具有电容的电容器包括：具有面积的第一电极；安置于第一电极上方的介电层，所述介电层具有面积和在氮化硅(Si3N4)的相对电容率的大约3.1倍与大约3.6倍之间的范围内的相对电容率；以及安置于介电层上方且具有面积的第二电极，其中所述面积为具有所述电容且包括氮化硅介电层的另一电容器的面积的至少一半。
附图说明
当结合附图阅读时，从以下详细描述能最好地理解代表性实施例。应强调，各种特征未必按比例绘制。实际上，为了论述清楚起见，可任意增大或降低尺寸。在适用且实际的情况下，相同参考数字指代相同元件。
图1是根据代表性实施例的电容器结构的横截面图。
图2A到2C是根据代表性实施例的半导体结构的制造顺序的横截面图。
图3是根据代表性实施例的半导体结构的横截面图。
图4是根据代表性实施例的半导体结构的透视图。
图5是示出已知电容器和本发明教示的电容器的电容的图示。
图6是示出已知电容器和本发明教示的电容器的电容与重叠面积的图示。
图7是示出已知电容器和本发明教示的电容器的击穿电压与概率的图示。
具体实施方式
在以下详细描述中，出于解释而非限制的目的，阐述公开具体细节的实例实施例以便提供对本发明教示的透彻理解。然而，得益于本公开的所属领域的一般技术人员将显而易见，根据本发明教示的脱离本文中公开的具体细节的其它实施例仍在所附权利要求书的范围内。此外，可省略对熟知设备和方法的描述，以免混淆对实例实施例的描述。此类方法和设备明显处于本发明教示的范围内。
本文中所使用的术语仅是出于描述特定实施例的目的，且并不意图为限制性的。另外，所界定术语为所界定术语在相关上下文中常理解和接受的技术、科学或一般含义。
除非上下文另外明确规定，否则如在说明书和所附权利要求书中所使用，术语“一”和“所述”包含单数和复数个提及物。因此，举例来说，“一装置”包含一个装置和复数个装置。
如在说明书和所附权利要求书中所使用，且除了其一般含义之外，术语“大体”或“大体上”意指在可接受限值或程度内。举例来说，“大体上取消”意指所属领域的技术人员将认为取消是可接受的。
如在说明书和所附权利要求书中所使用，且除了其一般含义之外，术语“大约”意指在所属领域的一般技术人员的可接受限值或量内。举例来说，“大约相同”意指所属领域的一般技术人员将认为所述物品相比之下是相同的。
例如“上方”、“下方”、“顶部”、“底部”、“上部”和“下部”的相对术语可用于描述各种元件的彼此关系，如附图中所说明。这些相对术语意图涵盖装置和/或元件除了图式中描绘的定向之外的不同定向。举例来说，如果装置相对于图式中的视图翻转，那么例如描述为在另一元件“上方”的元件现在将在所述元件“下方”。类似地，如果装置相对于图式中的视图旋转90o，那么描述为在另一元件“上方”或“下方”的元件现在将“邻近”另一元件；其中“邻近”意指邻接另一元件，或在元件之间具有一或多个层、材料、结构等。
所描述的实施例大体上涉及半导体结构，其包括：III-V半导体结构；第一电极；安置于第一电极上方的第一阻挡层；安置于第一电极上方的第一粘附层；安置于第一粘附层上方的第一钝化层；安置于第一钝化层上方的介电层；安置于介电层上方的第二钝化层；安置于第二钝化层上方的第二粘附层；安置于第二粘附层上方的第二阻挡层；以及安置于第二阻挡层上方的第二电极。
在下文更充分描述的某些代表性实施例中，介电层具有在大约20到大约25的范围内的介电常数。有益的是，由于平行板电容器的电容与介电常数和电极与介电层的接触重叠面积成正比，因此本发明教示的电容器结构的介电层的相对高介电常数允许形成如下电容器：其电容与具有相对低介电常数的介电层的已知电容器相同，但其面积尺寸以相对高介电常数材料与相对低介电材料的比率的因数来减小。此外，且如下文将更充分描述，由于平行板电容器的电容与平行板电极之间的距离(即，介电材料的厚度)成反比，因此在电容器的电极与介电层的所要重叠面积减小与本发明教示的电容器结构的所要击穿电压(BVD)增大之间可能需要进行权衡。
有益的是，为与III-V半导体制造集成，由用于本发明教示的电容器中的高k介电材料的实施方案提供的集成特征为与III-V处理兼容的低沉积温度(例如，小于大约300℃)，其中欧姆触点常常包括通常以420℃或更小合金化的AuGeNi；和足够高的电介质击穿，以确保电容器在放大器在不匹配的负载条件下操作期间或静电放电事件期间可经历的较高电压期间能经受住。除了充分高的标称击穿电压以满足这些要求之外，电容器制造过程必须确保所制造电容器的整个分布将满足具有低电容器缺陷度的击穿要求。如下文更充分描述，根据某些代表性实施例，用于本发明教示的电容器的介电层的介电材料接近于按化学计量的电介质，以确保低电容器电介质损耗。
图1是根据代表性实施例的包括电容器101的半导体结构100的横截面图。本发明教示的电容器101大体上包括下文更充分描述的各种层，且是安置于第一电极106与第二电极115之间。如本文中所使用，电容器101的面积包括第一电极106、第二电极115与下文更充分描述的安置于第一电极106与第二电极115之间的层之间的接触重叠。电容器101的面积或面积尺寸是在图1的坐标系统的x-y方向上的平面中测量所得。有益的是，且如下文更充分描述，电容器101的面积小于用于半导体结构中的已知电容器的面积，这是由于使用了用于介电层110的相对高介电常数。借助于实例，介电层110具有相对高的相对电容率(εr)，且因此具有大约为Si3N4的3.6倍的相对高的介电常数(k)，Si3N4常用于与根据本发明教示描述的那些半导体结构类似的半导体结构中的已知电容器中。平行板电容器的电容与电容器的面积成正比，且与介电常数和平行板电极之间的距离(且因此与平行板电极之间的介电层的厚度)成反比。因此，通过将介电层110选择为具有相对高的介电常数(k)，相比于具有等离子体增强式化学气相沉积(PECVD)Si3N4介电层的已知电容器，电容器101的面积可明显减小。此外，且如下文更充分描述，介电层110的厚度可被选择为提供如下电容器101：其击穿电压与具有PECVD Si3N4介电层的已知电容器类似，但面积尺寸为具有PECVD Si3N4介电层，且具有相同电容和类似量值的击穿电压的已知电容器的面积的至少一半。
半导体结构100包括衬底102，可基于从其制造的有源半导体装置来选择所述衬底。通常，衬底102包括半导体材料。用于衬底102的说明性半导体材料包含二元第III到第V族半导体材料(例如，GaAs)和三元第III到第V族半导体材料(例如，InGaP)。应注意，涵盖用作衬底102的其它结构和材料。举例来说，衬底102可以是包括适于用于所要应用中的材料和结构的多层衬底。某些所涵盖结构和材料的其它细节描述于帕克赫斯特等人的美国专利8,946,904中，其公开内容特此以引用的方式并入本文中。
层103安置于衬底102上方。层103说明性地包括厚度范围介于大约到大约的PECVD氮化硅(Si3N4)，或其它合适材料，包含(但不限于)二氧化硅(SiO2)或氮氧化硅(SiON)。层103提供钝化，且提供上方可形成半导体结构的剩余部分的相对平滑上部表面。
半导体结构100进一步包括安置于层103上方的第一粘附层104、第一钝化层105和第一电极106。第一粘附层104选择为确保合适地粘附到层103，并借此防止电容器101从衬底102分层。在代表性实施例中，在层103包括Si3N4的情况下，第一粘附层104包括使用已知方法(例如，电子束蒸镀)形成的厚度介于大约到大约/>的钛(Ti)。
通常，在III-V半导体结构中，电极由例如金(Au)的相对软的金属制造成。因而，根据代表性实施例，第一电极106包括厚度范围介于大约到大约1.0μm内的金。说明性地，第一电极106是使用包含剥离光致抗蚀剂图案化步骤、金属蒸镀和剥离的已知处理序列形成。
为防止钛从第一粘附层104相互扩散到金，第一钝化层105包括使用已知方法(例如，电子束蒸镀)形成的厚度介于大约到大约/>优选为/>的例如铂(Pt)的合适钝化材料。
第二钝化层107安置于第一电极106上方，且继续说明说明性材料，第二钝化层107包括铂。第二粘附层108安置于第二钝化层107上方。第一阻挡层109安置于第二粘附层108上方，且介电层110安置于第一阻挡层109上方。
除了防止钛从第一粘附层104和第二粘附层108分别扩散到(金制)第一电极106和第二电极115之外，针对第一钝化层105和第二钝化层107使用铂能提供相对硬且平滑的表面，这在制造半导体结构100期间且对最终产品是有益的。为此目的，相对硬的铂制第一钝化层105和第二钝化层107保护底层免于在用于III-V半导体装置制造的后续处理步骤(例如剥离方法)期间受到刮擦。
此外，铂制第一钝化层105和第二钝化层107减小整体缺陷度。如所已知，电容器中的缺陷可充当电短路，且可降级/降低电容器的击穿电压。通过从金属表面上因剥离过程而存在的刮痕以及表面上因金属蒸镀过程而存在的不规则处减小整体缺陷度，并使用铂制第一钝化层105和第二钝化层107，相比于已知电容器，可改进电容器101的击穿电压。
如上文所提到，介电层110选择为具有相对高的相对电容率(εr)，且因此具有相对高的介电常数(k)。说明性地，介电层110具有范围介于大约20到大约25内的介电常数。在某些代表性实施例中，介电层110包括具有大约22的介电常数的五氧化二钽(Ta2O5)。替代地，介电层110可包括具有大约25的介电常数的二氧化铪(HfO2)。
根据代表性实施例，Ta2O5和HfO2有利地为高质量或按化学计量的层。为此目的，Ta2O5和HfO2层越是非晶形，介电层110的质量越好。类似地，未经附接的钽或铪以及其它缺陷会降低相应介电材料的质量，这可导致介电层110发生呈击穿电压减小形式的降级。使用原子层沉积(ALD)能提供大体上按化学计量、大体上非晶形、大体上均匀、相对致密且缺陷程度减小的材料。替代地，可使用反应性溅镀，例如以氧气等离子体进行的金属靶DC溅镀。然而，且虽然不希望受理论限制，但申请人猜测溅镀沉积式Ta2O5和HfO2可能并不与ALD沉积式Ta2O5和HfO2一样均匀。如下文更充分描述，这可带来小于ALD Ta2O5和HfO2的电容密度的电容密度。说明性地，介电层110包括厚度范围介于大约到大约/>内的Ta2O5或HfO2。如所属领域的一般技术人员将了解，非晶形且均匀薄膜可通过例如椭圆偏振仪和X射线光电子光谱的熟知技术来表征，而电击穿质量可用Vramp特性来评定。应注意，可用X射线光电子光谱来评定Ta2O5层或HfO2层的氧化状态。有益的是，通过ALD形成的介电层110大体上不含自由金属(即，在Ta2O5用于介电层110的情况下，大体上不含未氧化或元素Ta；或在HfO2用于介电层110的情况下，大体上不含未氧化或元素Hf)。
应注意，选择Ta2O5或HfO2能进一步说明第一粘附层104的益处。具体来说，在具有少量未键结钽或铪的情况下，Ta2O5和HfO2都不会适当地粘附到说明性为金的第一电极106。第一粘附层104能提供合适粘附。虽然能提供合适粘附，但在电容器101中使用第一粘附层104(例如，钛)要求第一阻挡层109，以防止第一粘附层104中的金属(Ti)被介电层110中的钽或铪氧化，这是由于钛相对那些钽或铪的氧化能量相对低。根据代表性实施例，第一阻挡层109包括通过PECVD说明性地沉积，且厚度范围介于大约到大约/>内的氮化硅(Si3N4)。
第二阻挡层111安置于介电层110上方；第二粘附层112安置于第二阻挡层111上方；第二钝化层114安置于第二粘附层112上方；且第二电极115安置于第二钝化层114上方。第二电极115包括厚度范围介于大约到大约1.4μm内的金。说明性地，第二电极115是使用包含剥离光致抗蚀剂图案化步骤、金属蒸镀和剥离的已知处理序列形成。
类似第一阻挡层109，在使用类似Ta2O5的材料的情况下，第二阻挡层111防止第二粘附层112被介电层110氧化。说明性地，第二阻挡层111包括也通过PECVD说明性地沉积，且厚度范围介于大约到大约/>内的Si3N4。
类似地，类似第一粘附层104，第二粘附层112防止说明性为金的第二电极115发生分层。具体来说，在Ta2O5或HfO2用于介电层110时，在具有少量未键结钽或铪的情况下，这些材料将不会适当地粘附到也说明性为金的第二电极115。第二粘附层112能提供合适粘附。类似第一粘附层104，虽然能提供合适粘附，但在电容器101中使用第二粘附层112(例如，钛)要求第二阻挡层111，以防止第二粘附层112中的金属(Ti)被介电层110中的钽或铪氧化，这是由于钛相对那些钽或铪的氧化能量相对低。
最后，类似第一钝化层105，第二钝化层114防止钛从第二粘附层108相互扩散到说明性为金的第二电极115。因而，第二钝化层114包括例如铂(Pt)的合适钝化材料。说明性地，第二钝化层114的铂是使用已知方法(例如，蒸镀)形成，且具有大约到/>的厚度。在某些实施例中，第二钝化层114的铂的厚度大约为/>是有益的。
虽然用于介电层110的说明性介电材料能实现电容器101的较大面积减小，如下文更充分描述，但其带隙能量且因此其击穿电压相对低。为此目的，用于介电层110的所提出高K介电材料相比于Si3N4大体上具有较低介电强度。举例来说，虽然已知PECVDSi3N4具有大约9MV/cm的击穿强度，但大体上按化学计量的Ta2O5具有约5MV/cm的强度。因而，可使用具有相对低的介电常数，但仍大于用作已知电容器中的介电层的已知材料(例如，Si3N4)的其它介电材料，例如氧化铝(Al2O3)。虽然相比于Ta2O5或HfO2在电容器101中提供较小面积减小，但Al2O3对于相同厚度(图1的坐标系统中的z维度)，有益地具有相对高的击穿电压。
替代地，且如下文进一步描述，为实现与具有用作介电层的已知材料(例如，Si3N4)且如下文进一步描述的已知电容器相同的电容，提供Ta2O5或HfO2的较厚层能减小跨越介电层110的电场强度，同时减小电容器101的面积减小增益，从而改进击穿电压。由于Ta2O5的介电常数比率约为3.6，因此电容器厚度可选择为高于Si3N4，以实现与Si3N4相当的等效堆叠电介质击穿。因而，通过本发明教示，通过选择高k介电层110的厚度，可在电容器101的可接受面积减小与可接受击穿电压之间实现权衡。如上文所提到且在下文进一步描述，介电层110的厚度可被选择为提供如下电容器101：其击穿电压与具有PECVD Si3N4介电层的已知电容器类似，但面积尺寸为具有PECVD Si3N4介电层，且具有相同电容和类似量值击穿电压的已知电容器的面积的至少一半。
因此，通过本发明教示，电容器101的面积和介电层110的厚度为可被调整，以在电容与具有PECVD Si3N4介电层的已知电容器相同时，选择电容器101的所要面积和击穿电压的参数。
图2A到2C是根据代表性实施例的半导体结构200的制造序列的横截面图。半导体结构200的许多方面和细节共用于半导体结构100的那些方面和细节，且可能不再重复。
图2A示出衬底202，可基于从其制造的有源半导体装置来选择所述衬底。通常，衬底202包括半导体材料。用于衬底202的说明性半导体材料包含二元第III到第V族半导体材料(例如，GaAs)和三元第III到第V族半导体材料(例如，InGaP)。
层203安置于衬底202上方。层203说明性地包括氮化硅(Si3N4)或其它合适材料，且提供钝化和上方可形成半导体结构200的剩余部分的相对平滑上部表面。尽管图2A中未示出，但第一粘附层104安置于层203上方，且第一钝化层105安置于第一粘附层104上方。
第一电极204安置于包括与上文所描述的第一粘附层104和第一钝化层105相同的材料，且充当相同的功能的第一粘附层(图2A中未示出)和第一钝化层(图2A中未示出)上方。类似第一电极106，第一电极204包括厚度范围介于大约到1.0μm内的金，且是使用包含剥离光致抗蚀剂图案化步骤、金属蒸镀和剥离的已知处理序列形成。
图2B示出安置于第一电极204上方的堆叠205。按从下到上的顺序(图2A到2C中描绘的坐标系统中的+Z方向)，堆叠205包括安置于第一电极204上方的第二钝化层107；安置于第二钝化层107上方的第二粘附层108；安置于第二粘附层108上方的第一阻挡层109；安置于第一阻挡层109上方的介电层110；安置于介电层110上方的第二阻挡层111；安置于第二阻挡层111上方的第二粘附层112；以及安置于第二粘附层112上方的第二钝化层114。
图2C示出安置于堆叠205上方的第二电极206(还被称作顶盖层)。第二电极206包括厚度范围介于大约到1.4μm内的金。说明性地，第二电极206是使用包含剥离光致抗蚀剂图案化步骤、金属蒸镀和剥离的已知处理序列形成。
在形成第二电极206之后，将介电层207安置于底层结构上方。介电层207可包括“旋涂”到所要厚度的苯并环丁烯(BCB)或聚酰亚胺层。介电层207提供上方安置后续组件的大体上平坦表面。
在形成介电层207之后，使用已知等离子体蚀刻方法将用于通孔的开口蚀刻到介电层207中，且通过蒸镀或电镀包含合适金属(例如，Au)或合适合金的合适材料在开口中提供导电通孔208。接下来，将第二金属层209(金属II层)安置于介电层207上方，且提供到包括第一电极204、堆叠205和第二电极206的电容器结构的电连接。第二金属层209接着可连接到以“倒装芯片”布置安置，且经由导电柱(图2C中未示出)连接到第二金属层209的有源电子或光电半导体装置(图2C中未示出)。导电柱可将信号线连接到有源半导体装置，或可将有源半导体装置连接到接地。如所已知，多个导电柱可用于实现信号和接地连接。导电柱使用的其它细节可在帕克赫斯特等人的美国专利8,314,472；以及侯里等人的美国专利8,344,504和8,536,707中发现，所述专利的全部公开内容特此以全文引用的方式并入本文中。
图3是根据代表性实施例的有源晶体管的半导体结构300的边缘横截面图的说明。应注意，在一些实施例中，本发明教示的电容器以当前描述的方式与例如异质结双极装置的有源晶体管集成。半导体结构300的方面和细节共用于半导体结构100和200的那些方面和细节，且可能不再重复但会提到等效层。
半导体结构300包括衬底302。衬底302包括半导体材料。用于衬底302的说明性半导体材料包含二元第III到第V族半导体材料(例如，GaAs)和三元第III到第V族半导体材料(例如，InGaP)。
半导体(说明性为III-V半导体)凸台303安置于衬底302上方。半导体凸台303包括有源半导体装置，在此情况下为例如HBT的晶体管(图3中未充分示出)的部分。具体来说，图3描绘示出第一电极304(有时被称为基极金属化物)的边缘横截面图，所述第一电极包括金且具有钛层(图3中不可辨别)和铂层310。铂层310通过后续退火过程扩散到半导体中以实现基极欧姆形成。大体上与上文所描述的堆叠205相同的堆叠305安置于第一电极304上方，且大体上与第一电极106相同的第二电极306(有时被称为互连件金属化物)安置于堆叠305上方。
说明性地，堆叠305包括Si3N4/Ta2O5/Si3N4或Si3N4/HfO2/Si3N4。介电层312由PECVDSi3N4氮化物3组成，且层308说明性为BCB层，例如上文结合图2A到2C所描述。由于堆叠305的高电阻率和绝缘性质，不需要去除半导体凸台303周围的介电层。然而，用以接触第一电极304的适当通孔连接要求成功的等离子体，以在用于通孔(例如，通孔307，其连接到金属II层309)的开口中蚀刻层308(例如，BCB)、氮化物和高K材料。
图4是根据代表性实施例的半导体结构400的透视图。半导体结构400的许多方面和细节共用于半导体结构100、200和300的那些方面和细节，且可能不再重复。
电容器401安置于衬底402的上部表面上方。电容器401包括第一电极(图4中未示出)、安置于第一电极上方的堆叠(图4中未示出)和第二电极403。堆叠包括安置于第一电极204上方的第二钝化层107；安置于第二钝化层107上方的第二粘附层108；安置于第二粘附层108上方的第一阻挡层109；安置于第一阻挡层109上方的介电层110；安置于介电层110上方的第二阻挡层111；安置于第二阻挡层111上方的第二粘附层112；以及安置于第二粘附层112上方的第二钝化层114。
半导体结构400还包括安置于衬底402的上部表面上方，且适于实现安置在衬底402中的有源电子或光电装置(图4中未示出)、电容器401与其它装置(图4中未示出)(例如以倒装芯片方式安置的电子或光电装置)之间的电连接的导电柱404，如上文所描述。
有益的是，电容密度为具有PECVD氮化硅介电层的电容器的几倍高的电容器401减小了电容器裸片大小，从而能进一步缩小功率放大器裸片大小。功率放大器的倒装芯片设计能减小放大器的整体占用面积。用于倒装芯片设计中的Cu柱为降低裸片占用面积并减小热电阻的一种方式。因而，接近柱受限空间的设计可通过使用本发明教示的较小电容器大小而受益，以促进较小裸片大小同时维持性能。同样，导电柱使用的其它细节可在上文并入的美国专利8,314,472、8,344,504和8,536,707中发现。
图5是示出已知电容器和本发明教示的电容器的电容的图示。结合图5所描述的电容器具有相同面积。
曲线501示出具有厚度的PECVD氮化硅介电层的已知电容器的所测量或模拟的电容与预期电容。
曲线502示出根据代表性实施例，且包括第一粘附层、上文所论述的第一和第二阻挡层；以及包括Si3N4的第一钝化层、/>Ta2O5介电层和/>Si3N4第二钝化层的电容器的所测量或模拟的电容与预期电容。应注意，曲线502的电容器的介电层是使用已知溅镀方法制造。
曲线503示出根据代表性实施例，且包括第一粘附层、上文所论述的第一和第二阻挡层；包括Si3N4的第一钝化层、第一钝化层、/>Ta2O5介电层和/>Si3N4第二钝化层的电容器的所测量或模拟的电容与预期电容。应注意，曲线503的电容器的介电层是使用原子层沉积(ALD)制造。
如可了解，对于特定电容器面积，本发明教示的电容器的曲线502和503的电容明显大于已知电容器的电容。此外，具有ALD介电层的电容器具有大体上大于其它电容器的电容。如上文所提到，申请人猜测溅镀沉积式Ta2O5和HfO2可能并不与ALD沉积式Ta2O5一样均匀，且电容密度可能会小于ALD Ta2O5的电容密度。然而，相比于曲线501的已知电容器，曲线502的电容器的溅镀沉积式Ta2O5在每单位面积电容方面提供了显著改进。
如通过本发明教示可了解，可提供电容与具有PECVD氮化硅介电层的已知电容器相同，但面积显著减小的电容器。此外，且如上文所提到，可通过增大介电层的厚度来改进本发明教示的电容器的击穿电压，从而能折衷电容器的面积与击穿电压。
图6是示出已知电容器和本发明教示的电容器的电容与重叠面积的图示。
曲线601示出具有厚度的PECVD氮化硅介电层的已知电容器的所测量或模拟的电容与电容器面积。
曲线602示出根据代表性实施例，且包括第一粘附层、上文所论述的第一和第二阻挡层、包括Si3N4的第一钝化层、/>Ta2O5介电层和/>Si3N4第二钝化层的电容器的所测量或模拟的电容与电容器面积。应注意，曲线602的电容器的介电层是使用已知溅镀方法制造。
曲线603示出根据代表性实施例，且包括第一粘附层、上文所论述的第一和第二阻挡层、包括Si3N4的第一钝化层、/>Ta2O5介电层和/>Si3N4第二钝化层的电容器的所测量或模拟的电容与预期电容。应注意，曲线603的电容器的介电层是使用原子层沉积(ALD)制造。
如可了解，对于特定电容器面积，本发明教示的电容器的曲线602和603的电容明显大于已知电容器的电容。此外，具有ALD介电层的电容器具有大体上大于其它电容器的电容。如上文所提到，申请人猜测溅镀沉积式Ta2O5和HfO2可能并不与ALD沉积式Ta2O5一样均匀，且电容密度可能会小于ALD Ta2O5的电容密度。然而，相比于曲线601的已知电容器，曲线602的电容器的溅镀沉积式Ta2O5在每单位面积电容方面提供了显著改进。
如通过本发明教示可了解，可提供电容与具有PECVD氮化硅介电层的已知电容器相同，但面积显著减小的电容器。此外，且如上文所提到，可通过增大介电层的厚度来改进本发明教示的电容器的击穿电压，从而能折衷电容器的面积与击穿电压。
图7是示出已知电容器和本发明教示的电容器的击穿电压与概率的图示。
曲线701示出具有PECVD氮化硅介电层的已知电容器的击穿电压与概率。
曲线702示出根据代表性实施例，且包括第一粘附层、上文所论述的第一和第二阻挡层、包括Si3N4的第一钝化层、/>HfO2介电层和/>Si3N4第二钝化层的电容器的击穿电压与概率。
曲线703示出根据代表性实施例，且包括第一粘附层、上文所论述的第一和第二阻挡层、包括Si3N4的第一钝化层、/>Ta2O5介电层和/>Si3N4第二钝化层的电容器的击穿电压与概率。
曲线704示出根据代表性实施例，且包括第一粘附层、上文所论述的第一和第二阻挡层、包括Si3N4的第一钝化层、/>Ta2O5介电层和/>Si3N4第二钝化层的电容器的击穿电压与概率。
曲线705示出根据代表性实施例，且包括第一粘附层、上文所论述的第一和第二阻挡层、包括Si3N4的第一钝化层、/>Ta2O5介电层和/>Si3N4第二钝化层的电容器的击穿电压与概率。
如可了解，本发明教示的电容器的击穿电压随高k介电层的厚度增大而增大。如上文所提到，通过增大本发明教示的介电层(例如，介电层110)的厚度，同时仍改进电容器面积减小，能实现与已知电容器相当的所要击穿电压。借助于实例，本发明教示的电容器的介电层的厚度可被选择为提供击穿电压与具有PECVD Si3N4介电层的已知电容器类似，但其面积尺寸为具有PECVD Si3N4介电层，且具有相同电容和类似量值击穿电压的已知电容器的面积的至少一半。
此外，且如从图7的回顾可看出，曲线702到705的击穿电压与概率的斜率较大。有益的是，通过本发明教示，电容器的较大分布展现电容器的高本征击穿。具有低于本征击穿的击穿的电容器的分布越小，电容器的整体外在缺陷度越小。
根据代表性实施例，描述具有改进型电容器的半导体结构和改进型电容器自身。所属领域的一般技术人员将了解，根据本发明教示的许多变化形式是可能的且仍在所附权利要求书的范围内。所属领域的一般技术人员在检查本文中的说明书、图式和权利要求书之后，将清楚这些和其它变化形式。因此，本发明仅受所附权利要求书的精神和范围限制。

Claims (20)

1.一种电容器，其包括：
第一电极；
第一铂钝化层，其安置于所述第一电极上方；第一粘附层，其安置于所述第一铂钝化层上方；
第一阻挡层，其安置于所述第一粘附层上方；
介电层，其包括非晶形五氧化二钽(Ta2O5)或非晶形二氧化铪(HfO2)且安置于所述
第一阻挡层上方；
第二阻挡层，其安置于所述介电层上方；
第二粘附层，其安置于所述第二阻挡层上方；
第二铂钝化层，其安置于所述第二粘附层上方；以及
第二电极，其安置于所述第二铂钝化层上方。
2.根据权利要求1所述的电容器，其中所述介电层具有介于大约20到大约25的范围内的介电常数。
3.根据权利要求1所述的电容器，其中所述第一和第二阻挡层包括氮化硅(Si3N4)且所述第一和第二粘附层包括钛。
4.根据权利要求3所述的电容器，其中所述第一和第二阻挡层的氮化硅各自具有介于大约与大约/>的范围内的厚度。
5.根据权利要求4所述的电容器，其中所述介电层的非晶形Ta2O5具有介于大约与大约/>的范围内的厚度。
6.一种半导体结构，其包括：
III-V半导体凸台结构；
第一电极，其安置于所述III-V半导体凸台结构上方；
第一铂钝化层，其安置于所述第一电极上方；
第一粘附层，其安置于所述铂钝化层上方；
第一阻挡层，其安置于所述第一粘附层上方；
介电层，其包括非晶形五氧化二钽(Ta2O5)或非晶形二氧化铪(HfO2)且安置于所述
第一阻挡层上方；
第二阻挡层，其安置于所述介电层上方；
第二粘附层，其安置于所述第二阻挡上方；
第二铂钝化层，其安置于所述第二粘附层上方；以及
第二电极，其安置于所述第二铂钝化层上方。
7.根据权利要求6所述的半导体结构，其中所述介电层具有介于大约20到大约25的范围内的介电常数。
8.根据权利要求6所述的半导体结构，其中所述第一和第二阻挡层包括氮化硅(Si3N4)且所述第一和第二粘附层包括钛。
9.根据权利要求8所述的半导体结构，其中所述第一和第二阻挡层的氮化硅各自具有介于大约与大约/>的范围内的厚度。
10.根据权利要求9所述的半导体结构，其中所述介电层的非晶形Ta2O5具有介于大约与大约/>的范围内的厚度。
11.一种具有电容的电容器，所述电容器包括：
第一电极，其具有面积；
介电层，其安置于所述第一电极上方，所述介电层具有面积和在氮化硅(Si3N4)的相对电容率的大约3.1倍与大约3.6倍之间的范围内的相对电容率；以及
第二电极，其安置于所述介电层上方且具有面积，
其中所述电容器的面积为具有所述电容且包括氮化硅介电层的另一电容器的面积的至少一半。
12.根据权利要求11所述的电容器，其中所述介电层具有大于另一电容器的所述氮化硅介电层的厚度的厚度。
13.根据权利要求12所述的电容器，其中所述电容器的击穿电压与另一电容器的击穿电压大约相同。
14.根据权利要求11所述的电容器，其中所述介电层包括非晶形五氧化二钽(Ta2O5)。
15.根据权利要求14所述的电容器，其中所述介电层具有介于大约20到大约25的范围内的介电常数。
16.根据权利要求14所述的电容器，其进一步包括：
第一阻挡层，其安置于所述第一电极上方；
第一粘附层，其安置于所述第一电极上方；
第一钝化层，其安置于所述第一粘附层上方；
第二钝化层，其安置于所述介电层上方；
第二粘附层，其安置于所述第二钝化层上方；以及
第二阻挡层，其安置于所述第二粘附层上方。
17.根据权利要求16所述的电容器，其中所述第一和第二阻挡层包括铂，所述第一和第二粘附层包括钛，且所述第一和第二阻挡层包括氮化硅。
18.根据权利要求17所述的电容器，其中所述第一和第二阻挡层分别减小包括五氧化二钽的所述介电层对包括钛的所述第一和第二粘附层的氧化。
19.根据权利要求11所述的电容器，其中所述介电层包括二氧化铪(HfO2)。
20.根据权利要求11所述的电容器，其中所述第一电极、所述第二电极和所述介电层的重叠面积在比包括所述氮化硅介电层的所述电容器小大约3.1倍与大约3.6倍之间的范围内。
CN201810505623.2A 2017-06-28 2018-05-24 Iii-v衬底上的高介电常数电容器结构 Active CN109148422B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/635,406 US20190006459A1 (en) 2017-06-28 2017-06-28 High-Dielectric Constant Capacitor Structures on III-V Substrates
US15/635,406 2017-06-28

Publications (2)

Publication Number Publication Date
CN109148422A CN109148422A (zh) 2019-01-04
CN109148422B true CN109148422B (zh) 2023-09-26

Family

ID=64738275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810505623.2A Active CN109148422B (zh) 2017-06-28 2018-05-24 Iii-v衬底上的高介电常数电容器结构

Country Status (2)

Country Link
US (1) US20190006459A1 (zh)
CN (1) CN109148422B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929390B2 (en) 2021-02-12 2024-03-12 International Business Machines Corporation Temperature-dependent capacitor
CN113078142B (zh) * 2021-03-23 2022-05-31 长鑫存储技术有限公司 半导体结构和静电防护的测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297527B1 (en) * 1999-05-12 2001-10-02 Micron Technology, Inc. Multilayer electrode for ferroelectric and high dielectric constant capacitors
CN101523560A (zh) * 2006-10-12 2009-09-02 爱特梅尔公司 用于制作用于高质量金属-绝缘体-金属电容器的导板的方法
CN105489590A (zh) * 2014-10-07 2016-04-13 格罗方德半导体公司 嵌入式金属-绝缘体-金属电容器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312968B1 (en) * 1993-06-30 2001-11-06 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating an electrically addressable silicon-on-sapphire light valve
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
US9502494B2 (en) * 2013-12-18 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor structure and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297527B1 (en) * 1999-05-12 2001-10-02 Micron Technology, Inc. Multilayer electrode for ferroelectric and high dielectric constant capacitors
CN101523560A (zh) * 2006-10-12 2009-09-02 爱特梅尔公司 用于制作用于高质量金属-绝缘体-金属电容器的导板的方法
CN105489590A (zh) * 2014-10-07 2016-04-13 格罗方德半导体公司 嵌入式金属-绝缘体-金属电容器

Also Published As

Publication number Publication date
US20190006459A1 (en) 2019-01-03
CN109148422A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
US10290701B1 (en) MIM capacitor, semiconductor structure including MIM capacitors and method for manufacturing the same
US20210305237A1 (en) Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US5440174A (en) Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
US20090267182A1 (en) Method of increasing the quality factor of an inductor in a seimiconductor device
CN109148422B (zh) Iii-v衬底上的高介电常数电容器结构
TW201535469A (zh) 用於形成微帶傳輸線於薄矽晶絕緣體晶片上的方法及結構
Lee et al. DC and RF characteristics of advanced MIM capacitors for MMIC's using ultra-thin remote-PECVD Si/sub 3/N/sub 4/dielectric layers
US10304789B2 (en) LDMOS transistor structure and method of manufacture
WO2006057775A2 (en) Method for fabricating a mim capacitor having increased capacitance density and related structure
US11990343B2 (en) Gate metal formation on gallium nitride or aluminum gallium nitride
US11600565B2 (en) Top via stack
US10109575B1 (en) Non-planar metal-insulator-metal capacitor formation
US10403709B2 (en) Method for manufacturing semiconductor device
EP3961719A1 (en) Atomic layer deposition of barrier metal layer for electrode of gallium nitride material device
US11251368B2 (en) Interconnect structures with selective capping layer
US9431510B2 (en) Metal-semiconductor wafer bonding for high-Q devices
JP2001185687A (ja) 集積回路装置及びその製造方法
JP3408019B2 (ja) 半導体装置及び半導体装置の製造方法
US20070075395A1 (en) Capacitor of a semiconductor device
US20230387192A1 (en) Semiconductor device and manufacturing method thereof
Yota Characterization of ALD Ta2O5, Al2O3, and Ta2O5/Al2O3 Nanolaminate as Metal-Insulator-Metal Capacitor Dielectric for GaAs HBT Technology
US6387753B1 (en) Low loss capacitor structure
CN113629041A (zh) 一种mos电容器件及其制造方法
CN114496976A (zh) 半导体结构及其形成方法
CN117954320A (zh) 半导体芯片的制作方法、半导体芯片及其应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant