CN113629041A - 一种mos电容器件及其制造方法 - Google Patents
一种mos电容器件及其制造方法 Download PDFInfo
- Publication number
- CN113629041A CN113629041A CN202010386643.XA CN202010386643A CN113629041A CN 113629041 A CN113629041 A CN 113629041A CN 202010386643 A CN202010386643 A CN 202010386643A CN 113629041 A CN113629041 A CN 113629041A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- substrate
- layer
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 168
- 238000000034 method Methods 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims description 101
- 239000002184 metal Substances 0.000 claims description 101
- 230000004888 barrier function Effects 0.000 claims description 29
- 238000000059 patterning Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 5
- 238000001914 filtration Methods 0.000 abstract description 5
- 230000006870 function Effects 0.000 abstract description 5
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910004166 TaN Inorganic materials 0.000 description 4
- 229910008599 TiW Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910017109 AlON Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种MOS电容器件及其制造方法，该方法包括提供衬底，在衬底正面上形成包括多层结构的介质层；在介质层上方形成第一电极；在衬底背面形成第二电极。衬底作为电容器件的一部分，形成的电容器件作为独立的器件。增加了电容器件设计的灵活性。本方法分别形成多层介质层，利于控制整个介质层的厚度、致密度以及厚度的均匀性，实现良好的介质层厚度均匀性，这样有利于提高电容值的精确度。上述独立的电容器件适用于高频应用，在高频应用下，具有精确的阻抗匹配及去噪滤波功能，具有大功率、高击穿电压、低损耗及高精确度等性能特点。上述电容器件可与其他器件在电路基板上封装组合形成器件模组，增加了半导体集成电路设计的灵活性。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种MOS电容器件及其制造方法。
背景技术
电容在集成电路中具有广泛应用，可以起到耦合、滤波以及补偿等多种作用。例如，为了改善射频(RF，Radio Frequency)集成电路或混合信号集成电路的性能，需要采用大容量的电容器。
在晶圆中的电容结构通常包括有MOM(Metal 0xide Meta1)电容、MIM(MetalInsulator Meta1)电容或PIP(Poly Insulator Poly)电容。通常，这些电容结构嵌套在其他器件的设计版图中，例如嵌套设计在Logic，DRAM(Dynamic Random Access Memory，即动态随机存取存储器)，Flash，EEPROM(Electrically Erasable Programmable Read-OnlyMemory，带电可擦可编程只读存储器)，等存储器件中。
然而，上述电容结构一般应用在低频领域，并且电容的精度较低，功率较低，并且一般的击穿电压也较低。不能适用于高频领域，应用非常受限。
针对上述问题，急需一种精度高、功率高且适用于高频领域的电容器件。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种MOS电容器件及其制造方法，该方法中，在衬底正面形成介质层，在介质层上方形成第一电极，并且在衬底背面形成第二电极，上述介质层为多层结构。该方法直接在衬底上形成电容器，电容器作为独立的电容器件，适用性更广。
为实现上述目的及其它相关目的，本发明提供了一种MOS电容器件的制造方法，该方法包括如下步骤：
提供衬底，所述衬底具有衬底正面及衬底背面；
在所述衬底正面上形成包括多层结构的介质层；
在所述介质层上方形成第一电极；
在所述衬底背面形成第二电极。
可选地，在所述衬底正面上形成包括多层结构的介质层还包括以下步骤：
在所述衬底正面上形成第一介质层；
在所述第一介质层上方形成第二介质层；
在所述第二介质层上方形成第三介质层。
可选地，提供衬底还包括：
对所述衬底进行离子掺杂以降低所述衬底的电阻率。
可选地，在所述衬底正面上形成包括多层结构的介质层包括：
在800℃～1200℃下对所述衬底进行热氧化，在所述衬底正面上形成所述第一介质层。
可选地，在所述衬底正面上形成包括多层结构的介质层包括：
在所述衬底正面沉积氧化物层；
对所述氧化物层进行钝化处理以形成所述第一介质层。
可选地，对所述氧化物层进行钝化处理以形成所述第一介质层包括：
采用N2对所述氧化物层进行钝化处理，以形成氮氧化物层。
可选地，在所述衬底正面上形成包括多层结构的介质层包括：
在所述衬底正面形成第一介质层；
在所述第一介质成上方形成第二介质层；
将所述衬底转动90°～270°；
在所述第二介质成上方形成第三介质层。
可选地，在所述衬底正面上形成包括多层结构的介质层包括：
在所述衬底正面形成第一介质层；
在所述第一介质层上方形成第二介质层；
测量所述第二介质层的厚度，形成所述第二介质层的厚度地形图；
根据所述第二介质层的厚度地形图调整形成下一介质层的厚度地形图；
根据所述下一介质层的厚度地形图在所述第二介质层上方形成第三介质层。
可选地，该MOS电容器件的制造方法还包括：在900℃～1200℃下对所述介质层进行退火。
可选地，该MOS电容器件的制造方法还包括：
图案化所述第一电极；
在所述第一电极上方形成第一金属互连层，所述第一金属互连层与所述第一电极和所述第二电极电连接。
可选地，在所述介质层上方形成第一电极包括：
在所述介质层上方形成金属粘附层；
在所述金属粘附层上方形成金属阻挡层；
在所述金属阻挡层上方形成金属层。
可选地，在所述衬底背面形成第二电极包括：
在所述衬底背面形成金属粘附层；
在所述金属粘附层上方形成金属阻挡层；
在所述金属阻挡层上方形成金属层。
可选地，在所述衬底背面形成第二电极之前还包括：对所述衬底背面进行减薄。
可选地，所述衬底的厚度小于等于250μm。
本发明还提供了一种MOS电容器件，该MOS电容器件，包括：
衬底，所述衬底具有衬底正面及衬底背面；
形成在所述衬底正面上的介质层，所述介质层包括多层结构；
形成在所述介质层上方的第一电极；
形成在所述衬底背面上的第二电极。
可选地，所述介质层包括：
形成在所述衬底正面上的第一介质层；
形成在所述第一介质层上方的第二介质层；
形成在所述第二介质层上方的第三介质层。
可选地，所述第二介质层和所述第三介质层的厚度之和介于
可选地，所述介质层的厚度介于
可选地，所述第一电极包括：
形成在所述介质层上方的金属粘附层；
形成在所述金属粘附层上方的金属阻挡层；
形成在所述金属阻挡层上方的金属层。
可选地，所述第二电极包括：
形成在所述衬底背面上的金属粘附层；
形成在所述金属粘附层上方的金属阻挡层；
形成在所述金属阻挡层上方的金属层。
可选地，还包括形成在所述第一电极上方的第一金属互连层，所述第一金属互连层与所述第一电极和所述第二电极电连通。
如上所述，本发明提供的MOS电容器件及其制造方法，至少具备如下有益技术效果：
本发明的MOS电容器件的制造方法在衬底正面上形成具有多层结构的介质层，然后在介质层上方形成第一电极，并且在衬底背面形成第二电极。该方法中，衬底作为电容器件的一部分，并且整个衬底设计为单纯的电容单元，形成的电容器件作为独立的器件。增加了电容器件设计的灵活性。
本发明的方法中分别形成多层介质层，这样利于控制整个介质层的厚度、致密度以及厚度的均匀性，实现良好的介质层厚度均匀性，这样有利于提高电容值的精确度。例如，本发明的上述电容器件的电容公差小，精确度高，例如电容公差可以达到2％以下。介质层的致密性好，晶格缺陷少，有利于减小电容器件的介质漏电阻；另外，本发明的上述方法还包括对衬底进行掺杂、减薄的步骤，例如掺杂砷、红磷等，通过掺杂使得衬底的电阻率降低，例如低于5mohm·cm；第一电极和第二电极均采用电阻率较低的金属材料，因此形成的第一电极和第二电极的电阻也会较低。小的介质漏电阻、较低的衬底电阻率、较低的电极电阻率使得整个电容器件的电容损耗大大降低，有利于降低器件的功耗、提高器件的使用寿命。
上述独立的电容器件适用于高频应用，例如适用于工作频率在GHZ以上的特高频、微波通信领域等。该电容器件在高频应用下，具有精确的阻抗匹配及去噪滤波功能，具有大功率、高击穿电压、低损耗及高精密度容值等性能特点。该独立的电容器件作为独立器件，可与其他器件在电路基板上封装组合，形成器件模组从而实现电容高频、大功率等特性。另外，由于本发明的电容器件与其他器件是相互独立的器件，同样增强了包括该电容器件的半导体集成电路的设计灵活性。
附图说明
图1显示为现有技术中包括电容器的半导体器件的示意图。
图2显示为本发明提供的MOS电容器件的制造方法的流程图。
图3显示图2所示方法中提供的衬底的结构示意图。
图4显示为在图3所示的衬底正面上形成第一介质层的结构示意图。
图5显示为在图4所示的结构上方形成第二介质层的结构示意图。
图6显示为在图5所示的结构上方形成第三介质层的结构示意图。
图7显示为在图6所示的介质层上方形成第一电极的结构示意图。
图8显示为对图7所示的第一电极进行图案化后的结构示意图。
图9显示为对图8所示结构中的衬底进行减薄之后的结构示意图。
图10显示为在图9所示的衬底背面形成第二电极的结构示意图。
图11显示为在图10所示的结构上方形成第一金属互连层的结构示意图。
图12显示为本发明的另一实施例中对图7所示的第一电极进行图案化后的结构示意图。
元件标号说明
001 衬底 1011 第一介质层
010 有源区 1012 第二介质层
011 绝缘层 1013 第三介质层
012 电容下极板 102 第一电极
013 介质层 103 第二电极
014 电容上极板 104 绝缘介质层
100 衬底 105 第一金属互连层
101 介质层 106 通孔
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。因此，可以预见到例如因为制造技术和/或公差而导致示意图中的形状有所变化。因此，示例性实施例不应该被认为限于图中所示区域的具体形状，而是还可以包括由例如制造工艺造成的形状偏差。在附图中，为了清晰起见，可能会放大某些层和区域的长度和尺寸。附图中的相似附图标记表示相似的部件。还应该理解到，当某一层被称为“位于其它层或基板上”时，该层可以直接位于其它层或基板上，或者也可以存在中间层。
MOS电容器(MOSCAP，Metal-oxide-Semiconductor Capacitor)一般包括MIM(Metal-Insulator-Metal)、PIP(Poly-Insulator-Poly)及MIS(Metal-Insulator-Silicon)等。传统的MOS电容器不形成单独的器件，而是嵌套在其他器件的设计版图中，例如嵌套在le Programmable Read-Only Memory，带电可擦可编程只读存储器)，等存储器件中。如图1所示，通常在衬底001上形成包括有源区010、栅极等结构的存储器之后，在存储器上形成绝缘层011，然后在绝缘层上方依次形成电容下极板012、介质层013以及电容上极板014，由此，由电容下极板012、介质层013以及电容上极板014形成的电容器便被嵌套设计在存储器件的设计版图中，实现电容器的功能。
现有技术的上述电容器通常只适用于低频领域，并且介质层的厚度通常比较薄，例如一般只有十几埃到几百埃的厚度。这样的电容器的功率及击穿电压(一般为几伏至几十伏)通常较低，电容值公差通常在10％左右。这些都严重影响这电容器的性能及适用范围。
为了解决现有技术中电容器的设计缺陷，使得电容器能够使用与高频、特高频领域，本发明提供了一种MOS电容器件及其制造方法。
实施例一
本实施例提供一种MOS电容器件的制造方法，如图2所示，该方法包括以下步骤：
S101：提供衬底，所述衬底具有衬底正面及衬底背面；
如图3所示，提供一衬底100，该衬底具有衬底正面1001及衬底背面1002。本实施例中，该衬底100作为电容器件的一部分，因此可选择电阻率较低的衬底。例如，该衬底可以选自硅晶圆、砷化镓晶圆、蓝宝石晶圆等半导体或绝缘体衬底等。
在一可选实施例中，为了进一步降低衬底的电阻率对衬底进行掺杂，例如可对衬底掺杂砷或者红磷，掺杂浓度大约在1018cm-3～1020cm-3，由此降低衬底的电阻率，使得衬底电阻率小于5mohm-cm。
S102：在所述衬底正面上形成包括多层结构的介质层；
经上述步骤S101得到衬底100之后，在衬底正面1001上形成包括多层结构的介质层。现以形成包括三层结构的介质层为了对介质层的形成过程进行详细描述。
首先，如图4所示，在衬底正面1001上形成第一介质层1011。该第一介质层与衬底的接触界面将会在高频下形成寄生电容，影响电容性能。因此，在本实施例中，根据电容器件的规格，控制该第一介质层的致密度以及均匀性，以控制后续电容器件的电容性能。
在一可选实施例中，在800℃～1200℃下采用高温炉管热氧化法对衬底进行热氧化，在衬底正面1001上方形成氧化物层，该氧化物层作为上述第一介质层。通过该方法形成的第一介质层结构致密，去杂质能力强，钝化效果好，介质层的均匀性好，漏电流小，由此能够保证后期电容器件的电性能。
在另一可选实施例中，还可以首先通过ALD(Atomic Layer Deposition，原子层沉积)在衬底正面1001上沉积氧化物层，例如沉积Al2O3，然后经N2钝化处理，形成氮氧化物，例如AlON。由此形成的氮氧化物属于高k介质层，该氮氧化物的致密性及均匀性更好，能够进一步降低漏电流，因此能够保证后期电容器件的电性能。
形成上述第一介质层后，如图5和图6所示，在上述第一介质层1011上方形成第二介质层1012和对三介质层1013。该第二介质层和第三介质层可以是氧化物、氮化物或者氮氧化物等适于用作电容器介质层的材料。根据后续电容器件的产品规格，将该第二和第三介质层的总厚度之和控制在
以保证整个介质层的漏电流足够小，保证后续器件的电容性能。
在一可选实施例中，形成上述第一介质层1011之后，如图5所示，在第一介质层1011上方形成第二介质层1012。该第二介质层可以采用与形成第一介质层相同的方法形成，也可以采用其他方法形成。为了保证第二介质层和第三介质层的厚度均匀性，形成第二介质层之后，转动衬底以调整衬底的位置。以晶圆为例，形成上述第二介质层时，晶圆处于一固定位置，晶圆的缺口也就处于一固定位置，形成第二介质层之后，以晶圆缺口为参照点，在晶圆所在的平面内，将晶圆缺口转动一角度，例如转动90°～270°范围内的任意角度。然后，如图6所示，在第二介质层1012上方继续形成第三介质层1013。该第二和第三介质层可以采用与形成第一介质层1011相同的方法形成。例如，在800℃～1200℃下采用高温炉管热氧化法对衬底进行热氧化，形成上述第一介质层1011然后形成第二介质层1012，第二介质层形成之后，将衬底转动90°，然后继续对衬底进行热氧化，以在第二介质层1012上方形成第三介质层1013。
在另一可选实施例中，为了保证第二介质层和第三介质层的厚度均匀性，在第一介质层1011上方形成第二介质层1012之后，首先测量第二介质层1012的厚度，得到整个第二介质层1012的厚度地形图，根据该第二介质层1012的厚度地形图，以及第二介质层和第三介质层的厚度要求，调整第三介质层1013的形成地形图，根据该第三介质层的形成地形图，如图6所示，在第二介质层1012上方形成第三介质层1013。由此保证形成的第二介质层1012和第三介质层1013的整体厚度的均匀性。由此保证后续电容器件的电容性能。
至此在本实施例中，形成包括上述第一介质层、第二介质层及第三介质层的三层结构的介质层101。本实施例中以具有三层结构的介质层为例进行了说明，但是，应该理解的是，为了满足更大的厚度均匀性，该介质层101可以包括更多层结构。
在本实施例的另一可选实施例中，形成上述具有多层结构的介质层101之后，还可以对上述介质层101进行退火的步骤。例如，在900℃～1100℃温度下，对介质层101进行N2高温退火。经该退火步骤，可以进一步提高介质层101的结构致密性，减少晶格缺陷，降低介质层101的漏电，从而提高介质层101的可靠性。
在本实施例的一可选实施例中，根据后续器件的规格，将上述多层结构的介质层的厚度控制在
以保证整个介质层的漏电流足够小，保证后续器件的电容性能。
S103：在所述介质层上方形成第一电极；
形成图6所示的介质层101之后，如图7所示，在介质层101上方形成第一电极102。在本实施例中，该第一电极102为多层结构，例如，包括形成在介质层101上方的金属粘附层，该金属粘附层可以是Ti或Ta或者二者的组合。金属粘附层能够给增强第一电极与介质层101的粘附，防止后续工艺以及后续器件使用过程中出现电极剥离或脱落等，由此提高器件的性能。形成上述金属粘附层之后，在金属粘附层上方形成金属阻挡层，该金属阻挡层可以是TiW、TiN、TaN、Ni以及Cr中的一种或者任意多种的组合。该金属阻挡层能够有效阻止衬底与第一电极之间的扩散，从而保证器件的良好电学性能。形成上述金属阻挡层之后，在金属阻挡层上方形成金属层，该金属层可以是低电阻金属Al、Cu、Ag、Au及Pt中的一种或任意多种的组合。电容器件的损耗主要由介质损耗、电导损耗和电容所有金属部分的电阻所引起的，而本实施例形成的上述第一电极的电阻率足够低，因此后续器件的有效串联电阻就足够低，进而保证后续器件的足够低的电容损耗。
S104：在所述衬底背面形成第二电极。
本发明中，衬底100作为电容器件的一部分，为了降低电容损耗，在形成上述第二电极之前，首先对衬底进行减薄。如图9所示，对衬底背面1002进行减薄，减薄后的衬底100的厚度控制在小于等于250μm。对衬底进行减薄之前，为了保护第一电极102，首先在第一电极102上方进行贴膜，例如在第一102上方贴附粘性稳定的涤纶薄膜——蓝膜，或UV膜。上述薄膜具有良好的抗酸碱腐蚀性，在衬底减薄过程中能够很好地固定并保护第一电极。如上所述，衬底100为电阻率较小的衬底，或者是经掺杂而具有较小电阻率的衬底，加之对衬底进行减薄，使得电容器件的有效串联电阻进一步降低，进而进一步降低器件的电容损耗。
然后如图10所示，在减薄后的衬底背面形成第二电极103。与第一电极102相同，该第二电极103同样为多层结构。例如，包括形成在衬底背面的金属粘附层，该金属粘附层可以是Ti或Ta或者二者的组合。金属粘附层能够给增强第一电极与介质层101的粘附，防止后续工艺以及后续器件使用过程中出现电极剥离或脱落等，由此提高器件的性能。形成上述金属粘附层之后，在金属粘附层上方形成金属阻挡层，该金属阻挡层可以是TiW、TiN、TaN、Ni以及Cr中的一种或者任意多种的组合。该金属阻挡层能够有效阻止衬底与第二电极之间的扩散，从而保证器件的良好电学性能。形成上述金属阻挡层之后，在金属阻挡层上方形成金属层，该金属层可以是低电阻金属Al、Cu、Ag、Au及Pt中的一种或任意多种的组合。电容器件的损耗主要由介质损耗、电导损耗和电容所有金属部分的电阻所引起的，而本实施例形成的上述第二电极的电阻率足够低，因此后续器件的有效串联电阻就足够低，进而保证后续器件的足够低的电容损耗。
在本实施例的另一可选实施例中，还包括对第一电极102进行图案化的步骤，该步骤可以在衬底减薄之前或者形成第二电极之前进行，也可以在形成第二电极之后进行。本实施例中，以在对衬底进行减薄之间进行第一电极102的图案化为例，如图8所示，对第一电极102进行图案化，例如在第一电极上方经旋涂光刻胶层、掩模层、光刻等工艺步骤，最终形成图8所示的第一电极102。在另一可选实施例中，如图12所示，还可以同时图案化第一电极下方的介质层101。
在又一可选实施例中，形成图10所示第一电极102和第二电极103之后，还包括形成第一金属互连层的步骤。
如图11所示，首先在图案化第一电极102之后形成的图10所示的结构上方形成绝缘介质层104，该绝缘介质层可以是氧化硅、氮化硅等绝缘材料。然后在绝缘层104中形成分别与第一电极102和第二电极103连通的通孔106，然后在该通孔106中填充导电材料，并在绝缘介质层104上方形成第一金属互连层105，该金属互连层105通过通孔106分别与第一电极和第二电极连通。该第一金属互连层105用于将电容器件与后续其他器件形成连接。
本实施例中，将衬底作为电容器件的组成部分，使得形成的电容器件作为单独的独立元件，增加了电容器件的设计灵活性。通过控制衬底的厚度、对衬底进行掺杂，控制介质层的厚度均匀性、致密性，选择低电阻率的电极材料等措施，来降低电容器件的电容损耗、控制电容器件的电容性能。经上述方法形成的电容器件，适用于高频领域，并且在高频应用下具有大功率，高击穿电压，低损耗，高精密度容值等性能特点。
实施例二
本实施例提供一种MOS电容器件，同样参照图3至图11，该电容器件包括：
衬底，所述衬底具有衬底正面及衬底背面；
该衬底100具有衬底正面1001及衬底背面1002。本实施例中，该衬底100作为电容器件的一部分，因此可选择电阻率较低的衬底，并且厚度控制在小于等于250μm。例如，该衬底可以选自硅晶圆、砷化镓晶圆、蓝宝石晶圆等半导体或绝缘体衬底等。为例保证足够低的电阻率，该衬底还可以是掺杂后的衬底，例如可衬底包括掺杂的砷或者红磷，掺杂浓度大约在1018cm-3～1020cm-3，由此降低衬底的电阻率，使得衬底电阻率小于5mohm·cm。
形成在所述衬底正面上的介质层，所述介质层包括多层结构；
该介质层可以包括三层甚至更多层介质层。如图11所示，在本实施例的可选实施例中，该介质层包括第一介质层1011、第二介质层1012及第三介质层1013。第一介质层1011与衬底100的接触界面将会在高频下形成寄生电容，影响电容性能。因此，在本实施例中，根据电容器件的规格，控制该第一介质层的致密度及均匀性，以控制后续电容器件的电容性能。该第一介质层1011可以是氧化物或者氮氧化物形成的致密的介质层，具有均匀性好，漏电流小等优点。第二介质层和第三介质层可以是氧化物、氮化物或者氮氧化物等适于用作电容器介质层的材料。根据后续电容器件的产品规格，将该第二和第三介质层的总厚度之和控制在
或者控制整个介质层101的厚度介于
以保证整个介质层的漏电流足够小，保证后续器件的电容性能。
形成在所述介质层上方的第一电极；以及形成在所述衬底背面上的第二电极。该第一电极102和第二电极103均为多层结构，例如，第一电极102包括形成在介质层101上方的金属粘附层，该金属粘附层可以是Ti或Ta或者二者的组合。金属粘附层能够给增强第一电极与介质层101的粘附，防止后续工艺以及后续器件使用过程中出现电极剥离或脱落等，由此提高器件的性能。形成上述金属粘附层之后，在金属粘附层上方形成金属阻挡层，该金属阻挡层可以是TiW、TiN、TaN、Ni以及Cr中的一种或者任意多种的组合。
与第一电极102相同，该第二电极103同样为多层结构。例如，包括形成在衬底背面的金属粘附层，该金属粘附层可以是Ti或Ta或者二者的组合。金属粘附层能够给增强第一电极与介质层101的粘附，防止后续工艺以及后续器件使用过程中出现电极剥离或脱落等，由此提高器件的性能。形成上述金属粘附层之后，在金属粘附层上方形成金属阻挡层，该金属阻挡层可以是TiW、TiN、TaN、Ni以及Cr中的一种或者任意多种的组合。
上述金属阻挡层能够有效阻止衬底与第一电极/第二电极之间的扩散，从而保证器件的良好电学性能。形成上述金属阻挡层之后，在金属阻挡层上方形成金属层，该金属层可以是低电阻金属Al、Cu、Ag、Au及Pt中的一种或任意多种的组合。电容器件的损耗主要由介质损耗、电导损耗和电容所有金属部分的电阻所引起的，而本实施例形成的上述第一电极和第二电极的电阻率足够低，因此后续器件的有效串联电阻就足够低，进而保证后续器件的足够低的电容损耗。
参照附图11，该电容器件还包括第一金属互连层105。该金属互连层105形成在位于第一电极上方的绝缘介质层104的上方，并且通过贯穿绝缘介质层104的通孔分别与第一电极和第二电极连通。
本实施例中，示例性示出了上述电容器件中的介质层101为三层结构，应该理解的是，上述介质层101也可以是更多层结构，具体可以根据对整个电容器件的电容精度以及规格的要求来设置。
本实施例中，可以形成不同形状的电容器，例如长方形、正方形、圆形、椭圆形等。但是并不限于上述图形。如下表1所示，本实施例分别对不同形状的电容器件的电容值以及该电容器件中形成多层介质层的介质层厚度均匀性相对于仅形成单一层介质层时的介质层厚度均匀性的提高百分比。
表1不同形状的电容器件的电容值以及介质层厚度均匀性提高量
由上表可以看出，本实施例形成具有多层结构的介质层的方法能够显著提高介质层厚度的均匀性，由此保证后期器件的电容性能。
该独立的电容器件适用于高频应用，例如适用于工作频率在GHZ以上的特高频、微波通信领域等。该电容器件在高频应用下，具有精确的阻抗匹配及去噪滤波功能，具有大功率、高击穿电压、低损耗及高精密度容值等性能特点。
如上所述，本实施例的电容器件作为独立的器件可与其他器件(例如存储器件等)在电路基板上封装组合，形成器件模组从而实现电容高频、大功率等特性。由于电容器件与其他器件均是独立的器件，二者在版图设计上是独立的，彼此不受影响，因此增强了包括该电容器件的半导体集成电路的设计灵活性。
本发明提供的MOS电容器件及其制造方法，至少具备如下有益技术效果：
本发明的MOS电容器件的制造方法在衬底正面上形成具有多层结构的介质层，然后在介质层上方形成第一电极，并且在衬底背面形成第二电极。该方法中，衬底作为电容器件的一部分，并且整个衬底设计为单纯的电容单元，形成的电容器件作为独立的器件。增加了电容器件设计的灵活性。
本发明的方法中分别形成多层介质层，这样利于控制整个介质层的厚度、致密度以及厚度的均匀性，实现良好的介质层厚度均匀性，这样有利于提高电容值的精确度。例如，本发明的上述电容器件的电容公差小，精确度高，例如电容公差可以达到2％以下。介质层的致密性好，晶格缺陷少，有利于减小电容器件的介质漏电阻；另外，本发明的上述方法还包括对衬底进行掺杂、减薄的步骤，例如掺杂砷、红磷等，通过掺杂使得衬底的电阻率降低，例如低于5mohm·cm；第一电极和第二电极均采用电阻率较低的金属材料，因此形成的第一电极和第二电极的电阻也会较低。小的介质漏电阻、较低的衬底电阻率、较低的电极电阻率使得整个电容器件的电容损耗大大降低，有利于降低器件的功耗、提高器件的使用寿命。
上述独立的电容器件适用于高频应用，例如适用于工作频率在GHZ以上的特高频、微波通信领域等。该电容器件在高频应用下，具有精确的阻抗匹配及去噪滤波功能，具有大功率、高击穿电压、低损耗及低电容公差、高精确度等性能特点。该独立的电容器件作为独立器件，可与其他器件在电路基板上封装组合，形成器件模组从而实现电容高频、大功率等特性。另外，由于本发明的电容器件与其他器件他器件是相互独立的器件同样增强了包括该电容器件的半导体集成电路的设计灵活性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (21)
1.一种MOS电容器件的制造方法，其特征在于，包括如下步骤：
提供衬底，所述衬底具有衬底正面及衬底背面；
在所述衬底正面上形成包括多层结构的介质层；
在所述介质层上方形成第一电极；
在所述衬底背面形成第二电极。
2.根据权利要求1所述的MOS电容器件的制造方法，其特征在于，在所述衬底正面上形成包括多层结构的介质层还包括以下步骤：
在所述衬底正面上形成第一介质层；
在所述第一介质层上方形成第二介质层；
在所述第二介质层上方形成第三介质层。
3.根据权利要求1所述的MOS电容器件的制造方法，其特征在于，提供衬底还包括：
对所述衬底进行离子掺杂以降低所述衬底的电阻率。
4.根据权利要求1所述的MOS电容器件的制造方法，其特征在于，在所述衬底正面上形成包括多层结构的介质层包括：
在800℃～1200℃下对所述衬底进行热氧化，在所述衬底正面上形成所述第一介质层。
5.根据权利要求1所述的MOS电容器件的制造方法，其特征在于，在所述衬底正面上形成包括多层结构的介质层包括：
在所述衬底正面沉积氧化物层；
对所述氧化物层进行钝化处理以形成所述第一介质层。
6.根据权利要求5所述的MOS电容器件的制造方法，其特征在于，对所述氧化物层进行钝化处理以形成所述第一介质层包括：
采用N2对所述氧化物层进行钝化处理，以形成氮氧化物层。
7.根据权利要求1所述的MOS电容器件的制造方法，其特征在于，在所述衬底正面上形成包括多层结构的介质层包括：
在所述衬底正面形成第一介质层；
在所述第一介质成上方形成第二介质层；
将所述衬底转动90°～270°；
在所述第二介质成上方形成第三介质层。
8.根据权利要求1所述的MOS电容器件的制造方法，其特征在于，在所述衬底正面上形成包括多层结构的介质层包括：
在所述衬底正面形成第一介质层；
在所述第一介质层上方形成第二介质层；
测量所述第二介质层的厚度，形成所述第二介质层的厚度地形图；
根据所述第二介质层的厚度地形图调整形成下一介质层的厚度地形图；
根据所述下一介质层的厚度地形图在所述第二介质层上方形成第三介质层。
9.根据权利要求7或8所述的MOS电容器件的制造方法，其特征在于，还包括：
在900℃～1200℃下对所述介质层进行退火。
10.根据权利要求1所述的MOS电容器件的制造方法，其特征在于，还包括：
图案化所述第一电极；
在所述第一电极上方形成第一金属互连层，所述第一金属互连层与所述第一电极和所述第二电极电连接。
11.根据权利要求1所述的MOS电容器件的制造方法，其特征在于，在所述介质层上方形成第一电极包括：
在所述介质层上方形成金属粘附层；
在所述金属粘附层上方形成金属阻挡层；
在所述金属阻挡层上方形成金属层。
12.根据权利要求1所述的MOS电容器件的制造方法，其特征在于，在所述衬底背面形成第二电极包括：
在所述衬底背面形成金属粘附层；
在所述金属粘附层上方形成金属阻挡层；
在所述金属阻挡层上方形成金属层。
13.根据权利要求1或12所述的MOS电容器件的制造方法，其特征在于，在所述衬底背面形成第二电极之前还包括：对所述衬底背面进行减薄。
14.根据权利要求13所述的MOS电容器件的制造方法，其特征在于，所述衬底的厚度小于等于250μm。
15.一种MOS电容器件，其特征在于，包括：
衬底，所述衬底具有衬底正面及衬底背面；
形成在所述衬底正面上的介质层，所述介质层包括多层结构；
形成在所述介质层上方的第一电极；
形成在所述衬底背面上的第二电极。
16.根据权利要求15所述的MOS电容器件，其特征在于，所述介质层包括：
形成在所述衬底正面上的第一介质层；
形成在所述第一介质层上方的第二介质层；
形成在所述第二介质层上方的第三介质层。
17.根据权利要求16所述的MOS电容器件，其特征在于，所述第二介质层和所述第三介质层的厚度之和介于
18.根据权利要求15或16所述的MOS电容器件，其特征在于，所述介质层的厚度介于
19.根据权利要求18所述的MOS电容器件，其特征在于，所述第一电极包括：
形成在所述介质层上方的金属粘附层；
形成在所述金属粘附层上方的金属阻挡层；
形成在所述金属阻挡层上方的金属层。
20.根据权利要求15所述的MOS电容器件，其特征在于，所述第二电极包括：
形成在所述衬底背面上的金属粘附层；
形成在所述金属粘附层上方的金属阻挡层；
形成在所述金属阻挡层上方的金属层。
21.根据权利要求15所述的MOS电容器件，其特征在于，还包括形成在所述第一电极上方的第一金属互连层，所述第一金属互连层与所述第一电极和所述第二电极电连通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010386643.XA CN113629041A (zh) | 2020-05-09 | 2020-05-09 | 一种mos电容器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010386643.XA CN113629041A (zh) | 2020-05-09 | 2020-05-09 | 一种mos电容器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113629041A true CN113629041A (zh) | 2021-11-09 |
Family
ID=78377513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010386643.XA Pending CN113629041A (zh) | 2020-05-09 | 2020-05-09 | 一种mos电容器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113629041A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590934U (ja) * | 1992-05-13 | 1993-12-10 | 日本板硝子株式会社 | チップ型コンデンサ |
| JP2002043517A (ja) * | 2000-07-21 | 2002-02-08 | Sony Corp | 半導体装置およびその製造方法 |
| CN1691225A (zh) * | 2004-04-30 | 2005-11-02 | 广东风华邦科电子有限公司 | 高频介质电容器及其制备方法 |
| KR20060003172A (ko) * | 2004-07-05 | 2006-01-10 | 삼성전자주식회사 | 다층 유전막을 갖는 아날로그 반도체 소자의 커패시터 및그 형성방법 |
| CN102117699A (zh) * | 2010-12-15 | 2011-07-06 | 中国科学院上海微系统与信息技术研究所 | 硅基Al2O3薄膜芯片电容器及制作方法 |
| WO2011086796A1 (ja) * | 2010-01-15 | 2011-07-21 | 三洋電機株式会社 | コンデンサ内蔵基板の製造方法 |
| US20120044611A1 (en) * | 2010-08-18 | 2012-02-23 | International Business Machines Corporation | Altering capacitance of mim capacitor having reactive layer therein |
-
2020
- 2020-05-09 CN CN202010386643.XA patent/CN113629041A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590934U (ja) * | 1992-05-13 | 1993-12-10 | 日本板硝子株式会社 | チップ型コンデンサ |
| JP2002043517A (ja) * | 2000-07-21 | 2002-02-08 | Sony Corp | 半導体装置およびその製造方法 |
| CN1691225A (zh) * | 2004-04-30 | 2005-11-02 | 广东风华邦科电子有限公司 | 高频介质电容器及其制备方法 |
| KR20060003172A (ko) * | 2004-07-05 | 2006-01-10 | 삼성전자주식회사 | 다층 유전막을 갖는 아날로그 반도체 소자의 커패시터 및그 형성방법 |
| WO2011086796A1 (ja) * | 2010-01-15 | 2011-07-21 | 三洋電機株式会社 | コンデンサ内蔵基板の製造方法 |
| US20120044611A1 (en) * | 2010-08-18 | 2012-02-23 | International Business Machines Corporation | Altering capacitance of mim capacitor having reactive layer therein |
| CN102117699A (zh) * | 2010-12-15 | 2011-07-06 | 中国科学院上海微系统与信息技术研究所 | 硅基Al2O3薄膜芯片电容器及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6737728B1 (en) | On-chip decoupling capacitor and method of making same | |
| US5939766A (en) | High quality capacitor for sub-micrometer integrated circuits | |
| US6387770B2 (en) | Thin-film capacitors and methods for forming the same | |
| US7589392B2 (en) | Filter having integrated floating capacitor and transient voltage suppression structure and method of manufacture | |
| US20030011043A1 (en) | MIM capacitor structure and process for making the same | |
| US10825612B2 (en) | Tunable coplanar capacitor with vertical tuning and lateral RF path and methods for manufacturing thereof | |
| KR20000053364A (ko) | Ｂｅｏｌ 감결합 커패시터 | |
| US8258065B2 (en) | Passive elements, articles, packages, semiconductor composites, and methods of manufacturing same | |
| US9564484B2 (en) | Metal-insulator-metal back end of line capacitor structures | |
| JP2004266009A (ja) | 半導体装置およびその製造方法 | |
| Yang et al. | Very high density RF MIM capacitors (17 fF/μm 2) using high-/spl kappa/Al 2 O 3 doped Ta 2 O 5 dielectrics | |
| KR101146225B1 (ko) | 반도체 소자 제조방법 | |
| WO2006057775A2 (en) | Method for fabricating a mim capacitor having increased capacitance density and related structure | |
| CN109148422B (zh) | Iii-v衬底上的高介电常数电容器结构 | |
| CN113629041A (zh) | 一种mos电容器件及其制造方法 | |
| CN102446709B (zh) | 一种金属-氮化硅-金属电容的制造方法 | |
| CN108257942B (zh) | 半导体结构及其形成方法 | |
| CN102446915B (zh) | 一种金属—绝缘层—金属电容结构的制造工艺 | |
| CN105336574B (zh) | 氮化硅薄膜及mim电容的制作方法 | |
| JPH05299584A (ja) | 薄膜容量素子及び半導体記憶装置 | |
| KR100905370B1 (ko) | 고주파 반도체 소자의 인덕터 형성방법 | |
| JP2000031274A (ja) | 半導体装置 | |
| KR20100079205A (ko) | Ｍｉｍ 커패시터를 가지는 반도체 소자 및 방법 | |
| US20050260811A1 (en) | Low temperature method for metal deposition | |
| TW202410202A (zh) | 半導體元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |