CN104867923A - 自供电电子器件结构及其制备方法 - Google Patents
自供电电子器件结构及其制备方法 Download PDFInfo
- Publication number
- CN104867923A CN104867923A CN201510186027.9A CN201510186027A CN104867923A CN 104867923 A CN104867923 A CN 104867923A CN 201510186027 A CN201510186027 A CN 201510186027A CN 104867923 A CN104867923 A CN 104867923A
- Authority
- CN
- China
- Prior art keywords
- doped region
- electronic device
- device architecture
- protective layer
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种自供电电子器件结构及其制备方法，可基于传统半导体工艺的基础上，通过先于衬底的正面表面上制备离子掺杂区和金属连接线，以形成能量采集器；并继续于上述衬底的背面表面上开设沟槽，并基于该沟槽制备叠置的底部金属层和顶部金属层，以形成能量存储器，即基于同一个衬底，将能量采集器与能量存储器集成为一体的沟槽式三维结构，以有效的降低半导体器件的体积。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种自供电电子器件结构及其制备方法。
背景技术
随着半导体技术的日新月异，应用于集成电路中的超低功耗芯片得到快速发展，尤其是当前诸如物联网及可穿戴智能设备等便携式设备的飞速进步，对于低功耗芯片及自供电的需求更加迫切。
由于低功耗芯片的用电量非常低，所以可通过将低功耗芯片与能够采集环境中能量的采集器进行集成，以构成自供电电子系统；例如，在无线互联的应用中，可将微控制器、传感器输入的模拟/数字(A/D)转换器及无线射频收发器等模块进行集成，并结合能量收集装置(如光伏能量收集器)及电能存储设备(如可充电电池)等，以构成无源自供电的传感器系统。
但是，基于用户对于便携式设备更轻更便捷更智能的携带要求，当前便携式设备中的无源系统中的各个模块均为相互的分立的元器件，进而致使整个系统的重量及性能，尤其是体积等参数均无法满足用户的需求，且制造成本过高，使得高性能的设备无法及时的得到推广应用。
发明内容
针对上述技术问题，本申请提供了一种自供电电子器件结构及其制备方法，基于同一衬底，通过将能量采集器与存储器集成为一体的沟槽式三维结构，以有效的降低器件的质量及体积等参数，且有效兼容当前器件制备工艺，在保持制备器件优良性能的前提下，大大降低工艺成本。
本申请提供了一种自供电电子器件结构，可应用于无源自供电传感器系统中，所述自供电电子器件结构包括：
衬底，具有正面表面及相对于该正面表面的背面表面，且该衬底中制备有第一类型掺杂区和第二类型掺杂区，所述衬底的背面表面上还开设有沟槽；
第一保护层，覆盖在所述衬底的正面表面上；
金属连接线，至少一根所述金属连接线贯穿所述第一保护层与位于所述第一类型掺杂区中所述衬底的正面表面接触，至少另一根所述金属连接线贯穿所述第一保护层与位于所述第二类型掺杂区中所述衬底的正面表面接触；
底部金属层覆盖所述凹槽的底部及侧壁，且该底部金属层还覆盖所述衬底的背面表面；
介质层，覆盖所述底部金属层暴露的表面；
顶部金属层，覆盖所述介质层暴露的表面，并充满所述沟槽；
第二保护层，覆盖所述顶部金属层暴露的表面；
金属互联线，至少一根所述金属互联线贯穿所述第二保护层与位于所述沟槽之上的所述顶部金属层的表面接触，至少另一根所述金属互联线依次贯穿所述第二保护层和所述介质层与位于所述沟槽一侧的所述底部金属层的表面接触；
其中，所述金属连接线凸出于所述第一保护层暴露的表面，所述金属互联线凸出于所述第二保护层的表面。
作为一个优选的实施例，上述的自供电电子器件结构还包括：
通孔保护层，设置于贯穿所述顶部金属层的所述金属互联线与所述顶部金属层之间。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述通孔保护层的材质均为氮化硅(SixNy)或氧化硅(SiOz)等材料。
作为一个优选的实施例，上述的自供电电子器件结构还包括：
射频天线，设置于所述第一保护层或所述第二保护层暴露的表面上，以采集能量。
作为一个优选的实施例，上述的自供电电子器件结构中所述射频天线包括光能量采集单元和非闭合的钩状结构的射频能量采集单元，以采集诸如光能量和/或射频能量等各种形式的能量。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述衬底中还制备有第一类型重掺杂区和第二类型重掺杂区，所述第一类型重掺杂区的离子浓度大于所述第一类型掺杂区中的离子浓度，所述第二类型重掺杂区的离子浓度大于所述第二类型掺杂区中的离子浓度：
其中，所述金属连接线包括第一金属连接线和第二金属连接线，且所述第一金属连接线与位于所述第一类型重掺杂区中的衬底的表面接触，所述第二金属连接线与位于所述第二类型重掺杂区中的衬底的表面接触。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述第一类型掺杂区和所述第一类型重掺杂区均为P型掺杂区，所述第二类型掺杂区和所述第二类型重掺杂区均为N型掺杂区。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述N型掺杂区中的离子为氩(Ar)离子或磷(P)离子等，所述P型掺杂区中的离子为硼(B)离子或氟化硼(BF2)离子等。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述衬底可为半导体衬底或柔性材料或玻璃基板等。
作为一个优选的实施例，上述的自供电电子器件结构中：
采用图形化工艺进行所述自供电电子器件结构的制备。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述第一保护层和所述介质层的材质均为氮化硅(SixNy)或氧化硅(SiOz)等材料，所述金属连接线的材质为铝(Al)或其他金属，所述底部金属层的材质为硅化钴(CoSi2)等材质，所述介质层的材质为氧化铪(HfO)或氧化钽(TaO)或其他材料，所述顶部金属层的材质为铝(Al)、铜(Cu)、银(Ag)、金(Au)或其他金属，所述金属互联线的材质为铝(Al)、银(Ag)、金(Au)或其他金属。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述介质层的厚度为10nm～100nm，所述顶部金属层的厚度为50nm～20000nm，所述金属互联线的高度为1000nm～20000nm，所述通孔保护层的厚度为10nm～100nm，所述第二保护层的厚度为10nm～20000nm。
本申请还提供了一种制备自供电电子器件结构的方法，可应用于无源自供电传感器系统的制备工艺中，所述方法包括：
提供承载晶圆和设置有第一类型掺杂区的衬底，且该衬底具有一正面表面及相对于该正面表面的背面表面；
基于所述衬底的正面表面，于所述第一类型掺杂区中制备第二类型掺杂区；
制备第一保护层覆盖所述衬底的正面表面后，分别于所述第一类型掺杂区和所述第二类型掺杂区之上，制备贯穿该第一保护层并部分覆盖所述衬底的正面表面的金属连接线，且该金属连接线凸出于第一保护层暴露的表面；
将所述承载晶圆键合至第一保护层之上，并使得所述金属连接线均嵌入在所述承载晶圆中，以固定所述衬底；
刻蚀所述衬底的背面表面并停止在第一类型掺杂区中，以形成沟槽；
制备底部金属层覆盖所述沟槽的底部及其侧壁，且该底部金属层还覆盖所述衬底的背面表面；继续制备介质层覆盖所述底部金属层后，沉积顶部金属层充满所述沟槽；
于所述沟槽的一侧，部分刻蚀所述顶部金属层和所述介质层至所述底部金属层的上表面，以形成第一通孔；继续沉积第二保护层后，去除部分所述第二保护层至所述顶部金属层，以形成位于所述沟槽之上的第二通孔；
于所述第一通孔和所述第二通孔中填充金属，以形成金属互联线。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
于所述第一保护层或所述第二保护层暴露的表面上制备射频天线，以用于采集能量。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述射频天线包括光能量采集单元和非闭合的钩状结构的射频能量采集单元，以采集光能量和/或射频能量。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述衬底为半导体衬底或柔性材料，或玻璃基板等。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
采用图形化工艺进行所述自供电电子器件结构的制备。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述图形化工艺包括光刻工艺和/或蒸镀工艺和/或印刷工艺。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
于制备所述第二类型掺杂区之后，且在制备所述第一保护层之前，先于所述第二类型掺杂区中制备第二类型重掺杂区，于所述第一类型掺杂区中制备第一类型重掺杂区；
其中，所述金属连接线分别位于所述第一类型重掺杂区和所述第二类型重掺杂区之上。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述第一类型掺杂区和所述第一类型重掺杂区均为P型掺杂区，所述第二类型掺杂区和所述第二类型重掺杂区均为N型掺杂区；
其中，所述第一类型重掺杂区的离子浓度大于所述第一类型掺杂区中的离子浓度，所述第二类型重掺杂区的离子浓度大于所述第二类型掺杂区中的离子浓度。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
依次采用离子注入工艺和退火工艺制备所述第一类型掺杂区、所述第一类型重掺杂区、所述第二类型掺杂区和所述第二类型重掺杂区。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述N型掺杂区中的离子为氩(Ar)离子或磷(P)离子等，所述P型掺杂区中的离子为硼(B)离子或氟化硼(BF2)离子等，所述退火工艺为炉管退火工艺或快速热退火(RTP)工艺等。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
对所述衬底的正面表面进行预处理工艺后，再于该衬底的正面表面上制备所述第一保护层。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述预处理工艺为刻蚀工艺。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述第一保护层为抗反射层。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述抗反射层的材质为氮化硅(SixNy)或氧化硅(SiOz)等材料，如二氧化硅(SiO2)等。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
制备所述第一保护层之后，于所述第一保护层之上制备具有连接孔图形的掩膜层；
继续以所述掩膜层为掩膜，刻蚀所述第一保护层至所述衬底的正面表面后，去除该掩膜层，以形成将部分所述第一类型掺杂区予以暴露的第一连接孔和将部分所述第二类型掺杂区予以暴露的第二连接孔；
沉积第一金属层充满所述第一连接孔和所述第二连接孔，且该第一金属层覆盖所述第一保护层的上表面；
去除多余的第一金属层，以分别在所述第一连接孔和所述第二连接孔中形成所述金属连接线。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述金属连接线的材质为铝(Al)等金属。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
制备所述第一保护层之后，将所述衬底翻转，并对所述衬底的背面表面进行减薄工艺后，继续进行所述键合工艺；
其中，基于减薄后的所述衬底的背面表面制备所述沟槽。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
依次采用光刻工艺和等离子体刻蚀工艺制备所述沟槽。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述底部金属层的材质为金属硅化物或其他材质。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述金属硅化物为硅化钴(CoSi2)等材质。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述介质层的材质高介电常数(K)材料。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述介质层的材质为氧化铪(HfO)或氧化钽(TaO)或其他材料。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述顶部金属层的材质为铝(Al)、铜(Cu)、银(Ag)、金(Au)或其他金属，所述金属互联线的材质为铝(Al)、银(Ag)、金(Au)或其他金属。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述介质层的厚度为10nm～100nm，所述顶部金属层的厚度为50nm～20000nm，所述金属互联线的高度为1000nm～20000nm。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
制备所述第一通孔之后，采用蒸镀工艺或化学气相淀积或等离子体沉积工艺，于所述第一通孔的侧壁上制备通孔保护层；
其中，所述通孔保护层将位于所述第一通孔底部的部分所述底部金属层的表面予以暴露。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述介质层和所述通孔保护层的材质均为氮化硅(SixNy)或氧化硅(SiOz)或其他材料。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述通孔保护层的厚度为10nm～100nm，所述第二保护层的厚度为10nm～20000nm。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
采用电镀工艺或等离子体增强化学汽相电位沉积工艺(plasmaenhanced chemical vapor deposition)制备所述金属互联线。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
去除所述承载晶圆，以形成所述自供电电子器件结构。
综上所述，由于采用了上述技术方案，本专利申请记载了一种自供电电子器件结构及其制备方法，基于传统半导体工艺的基础上，通过先于衬底的正面表面上制备离子掺杂区和金属连接线，以形成能量采集器；并继续于上述衬底的背面表面上开设沟槽，并基于该沟槽制备叠置的底部金属层和顶部金属层，以形成能量存储器，即基于同一衬底，将一个或多个能量采集器与能量存储器集成为三维的沟槽式一体结构，以有效的降低半导体器件的体积。
附图说明
图1是本申请实施例中自供电电子器件结构的结构示意图；
图2～24是本申请实施例中制备自供电电子器件结构的方法的流程结构示意图。
具体实施方式
本申请中自供电电子器件结构及其制备方法，均可应用于无源自供电的传感器系统中，可基于传统的半导体工艺，通过在一半导体衬底的正面制备能量采集器，而在该半导体衬底的背面则制备能量存储器，即在同一衬底上使得上述的能量采集器与能量存储器集成为一体的沟槽式三维结构，进而在降低工艺成本的同时，有效降低器件的体积。
下面结合附图对本发明的具体实施方式作进一步的说明：
实施例一
图1是本申请实施例中自供电电子器件结构的结构示意图；如图1所示，一种沟槽式的三维自供电电子器件结构，包括设置于同一衬底11的正面表面(图1中所示下方为衬底11的正面表面)上的能量采集器和该衬底11的背面表面(图1中所示上方为衬底11的正面表面)上的与上述能量采集器连接的能量存储器，即该自供电电子器件结构具体包括：
衬底11，具有正面表面及相对于该正面表面的背面表面，且该衬底11中制备有第一类型掺杂区111和第二类型掺杂区112，且在该衬底11的背面表面上还开设有沟槽(Trenches)14；
第一保护层12，覆盖在衬底11的正面表面上；
金属连接线13，包括第一金属连接线131和第二金属连接线132，且该第一金属连接线131贯穿第一保护层12，以与位于第一类型掺杂区111中衬底11的正面表面接触，而第二金属连接线132则贯穿第一保护层12，以与位于第二类型掺杂区112中衬底11的正面表面接触；
底部金属层15，覆盖沟槽14的底部及侧壁表面上，且该底部金属层15还覆盖衬底11的背面表面；
介质层16，覆盖底部金属层15暴露的表面(即图1中所示的底部金属层15的上表面及位于沟槽14中的暴露的侧壁表面)；
顶部金属层17，覆盖介质层16暴露的表面(即图1中所示的介质层16的上表面及位于沟槽14中的暴露的侧壁表面)，并充满上述的沟槽14；
第二保护层18，覆盖上述顶部金属层17暴露的表面(即图1中所示的顶部金属层17上表面)；
金属互联线19，包括第一金属互联线191和第二金属互联线192，且该第一金属互联线191贯穿第二保护层18，以与位于沟槽14之上的顶部金属层17的上表面接触，而第二金属互联线192则依次贯穿第二保护层18、顶部金属层17和介质层16，以与位于沟槽14一侧的底部金属层15的上表面接触。
其中，上述的金属连接线13均凸出于第一保护层12暴露的表面(即该金属连接线13的高度均大于第一保护层12的厚度，以形成能量采集器的天线)，而上述的金属互联线19则均凸出于第二保护层18的上表面(即上述第一金属互联线191的高度大于第二保护层18的厚度，第二金属互联线192的高度大于位于沟槽14一侧的介质层16、顶部金属层17及保护层16的厚度之和，以形成能量存储器的电极连接线)。
作为一个优选的实施例，本实施例中的自供电电子器件结构中，在第二保护层18暴露的表面上(即该第二保护层18的上表面)还制备有射频天线20，该射频天线20主要是用于采集能量，即该射频天线20可用于采集诸如射频能量等各种形式的能量，并将采集到的能量传送至能量采集器中进行转化并存储至能量存储器中，如能量采集器将射频天线20采集到的能量转化为电能，并输送至能量存储器中进行存储；为了提高该射频天线20能量采集的效率及范围可将其设置为如图24所示的包括非闭合的曲线结构(如钩状结构等)的射频能量采集单元。
需要注意的是，本实施例中仅是以将上述的射频天线20设置在第二保护层18之上为例进行说明，而在具体的工艺过程中，可根据具体的需求或器件结构特点，还可将该射频天线20设置在其他区域，例如第一保护层12暴露的表面等区域位置，只要其能够有利于实现诸如光电等各种形式能量的采集或发送即可。
作为一个优选的实施例，本实施例中的自供电电子器件结构中，在第二金属互联线192与顶部金属层17及保护层16之间还设置有通孔保护层171，以将第二金属互联线192分别与顶部金属层17及保护层16隔离绝缘。
作为一个优选的实施例，上述的衬底11中还制备有第一类型重掺杂区113和第二类型重掺杂区114，且该第一类型重掺杂区113位于第一类型掺杂区111中，第二类型重掺杂区114位于第二类型掺杂区112中，而第一类型重掺杂区113与第二类型掺杂区112之间被部分第一类型掺杂区111所隔离；其中，第一类型重掺杂区113中的离子浓度大于第一类型掺杂区111中的离子浓度，而第二类型重掺杂区114中的离子浓度大于第二类型掺杂区112中的离子浓度：同时，上述的第一金属连接线131与位于第一类型重掺杂区113中的部分衬底11的正面表面接触，而上述的第二金属连接线与位于第二类型重掺杂区114中的部分衬底11的正面表面接触，以形成能量采集器的天线。
作为一个优选的实施例，上述的通孔保护层的材质可为氮化硅(SixNy)或氧化硅(SiOz)等具有高介电常数(k)的绝缘材质；同样的，上述的第一保护层12和第二保护层18的材质也可均为氮化硅(SixNy)或氧化硅(SiOz)等具有高介电常数的绝缘材质。上述的金属连接线13的材质则均为铝(Al)等金属材质，而底部金属层15的材质可为硅化钴(CoSi2)等金属硅化物，介质层16的材质则可为氧化铪(HfO)或氧化钽(TaO)等氧化物材质，顶部金属层17的材质则可为铝(Al)、铜(Cu)、银(Ag)、金(Au)或其他金属，金属互联线19的材质则可均为铝(Al)、银(Ag)、金(Au)或其他金属。
作为一个优选的实施例，上述的介质层16的厚度范围可为10nm～100nm，顶部金属层17的厚度范围则可为50nm～20000nm，金属互联线19的高度范围则可为1000nm～20000nm，通孔保护层的厚度范围则可为10nm～100nm，而第二保护层18的厚度范围则可为10nm～20000nm。
作为一个优选的实施例，上述的第一类型掺杂区111和第一类型重掺杂区113均为P型掺杂区，而第二类型掺杂区112和第二类型重掺杂区114均为N型掺杂区。相应的，在N型掺杂区中的离子为氩(Ar)离子或磷(P)离子等，而P型掺杂区中的离子可选为硼(B)离子或氟化硼(BF2)离子等。
在本实施例中，基于同一衬底的基础上，于该衬底的正反两面分别制备能量采集器和能量存储器，进而将其集成为一体结构；而由于该能量采集器通过设置在外部的射频天线，可采集诸如光能量、射频能量等各种能量(如可采用光伏及射频发电等技术)，并将采集到的能量通过相应的能量采集器转化为电能存储至能量存储器中，大大降低了工艺成本。
实施例二
本实施例所提供的制备作为一个优选的实施例的方法可应用于制备上述实施例一中所阐述的作为一个优选的实施例，相应的，该实施例二中的技术特征均可应用于实施例一结构或其制备的工艺中，同样的，上述实施例一中所记载的技术特征也可应用于本实施例方法的技术方案中，但需注意的是，其仅是可相互作为优选的实施例，不应理解为对技术方案本身的限定。
图2～24是本申请实施例中制备作为一个优选的实施例的方法的流程结构示意图；如图2～24所示，一种制备作为一个优选的实施例的方法，可应用于无源自供电传感器系统中器件的制备，该方法具体为：
如图2所示，先提供具有第一类型掺杂区211的衬底21，且该衬底11可为半导体材料(semiconductor)衬底或柔性基底(flexiblesubstrate)或玻璃基底(glass substrate)等；另外，该衬底21具有正面表面(可理解为传统的用于制备器件结构的一侧表面，如可为图2中正面箭头所指代的一侧面表面)及相对于该正面表面的背面表面(可理解为相对于传统的用于制备器件结构的一侧面表面的相对的另一侧面表面，如可为图2中背面箭头所指代的一侧面表面)。
需要注意的是，在本实施例中制备自供电电子器件结构的工艺中所采用的图形化工艺(pattern definition)均可采用光刻工艺(photolithography)、蔽荫遮罩工艺(shadow mask)或喷射印刷工艺(Ink-jetprinting)或丝网印刷(screen printing)等，在本实施例中主要是以光刻工艺进行详细阐述，相应的，本领域技术人员可根据具体工艺需求进行适应性的选择，但其不能理解为对本申请技术方案的限定。
同样的，本实施例中的第一类型掺杂区及后续提及到的第二类型掺杂区、第一类型重掺杂区及第二类型重掺杂区中的类型均为P型或N型，即当第一类型为P型时，相应的第二类型则指代为N型，同样的，当第一类型为N型时，相应的第二类型则指代为P型。本实施例中后续的工艺流程，则是以第一类型为P型，第二类型为N型进行详细阐述，但其不能理解为对技术方案的限定。
继续基于图2中所提供的衬底21的正面表面上旋涂光刻胶，并经固化显影后去除多余的光刻胶，以形成具有第一图形P1的第一光阻R1。
以上述的第一光阻R1为掩膜，依次采用离子注入工艺(或固体扩散等工艺)和退火工艺，以于第一类型掺杂区211中临近衬底21的正面表面一侧的部分区域中形成第二类型掺杂区212，即形成如图3中所示的结构。
作为一个优选的实施例，由于该第二类型掺杂区212为N型掺杂区，相应的可采用诸如氩(Ar)离子或磷(P)离子等N型离子进行上述的离子注入工艺(Ion Implantation)，并继续采用炉管退火工艺(furnace)或快速热退火工艺(Rapid Thermal Process，简称RTP)进行退火操作，以形成上述的N型掺杂区。
作为一个优选的实施例，基于图3所示结构的基础上，为了进一步的降低连接电阻(contact resistance)以形成较好的欧姆连接(Ohmcontact)，可采用诸如灰化等工艺去除上述的第一光阻后，继续采用光刻工艺于衬底21的正面表面上形成具有第二图形P2的第二光阻R2，且该第二图形仅将上述制备的部分第二类型掺杂区212的表面予以暴露，即形成如图4所示的结构。
继续以第二光阻R2为掩膜，进行N型离子注入工艺(或固体扩散等工艺)，以在上述的第二类型掺杂区212中形成第二类型重掺杂区213(即形成N+掺杂区)，该第二类型重掺杂区213中的N型离子浓度大于第二类型掺杂区212中的N型离子浓度，进而形成如图5所示的结构。
同样的，为了降低连接电阻，可基于图5所示结构的基础上，也采用诸如灰化等工艺去除上述的第二光阻R2，并继续采用光刻工艺，于衬底21的正面表面上形成具有第三图形P3的第三光阻R3，且该第三图形P3仅将临近衬底21的正面表面一侧剩余的第一类型掺杂区211的部分表面予以暴露，即形成如图6所示的结构。
继续以第三光阻R3为掩膜，进行P型离子注入工艺(可采用诸如硼(B)或氟化硼(BF2)等P型离子进行该离子注入工艺)，以在第一类型掺杂区211中临近衬底21的正面表面一侧形成第一类型重掺杂区214，且该第一类型重掺杂区214与第二类型掺杂区211之间被部分第一类型掺杂区211所隔离，进而形成图7所示的结构；同样的，该第一类型重掺杂区214中的P型离子的浓度大于第一类型掺杂区211中的P型离子浓度。
作为一个优选的实施例，基于图7所示结构的基础上，采用诸如灰化等工艺去除上述的第三光阻R3后，可采用诸如刻蚀工艺对衬底21的正面表面进行预处理工艺，以增强衬底21的正面表面的性能(如降低其表面的反射(antireflective)等性能，同时还能增强其与后续制备的结构层之间的黏粘性)。
进一步的，继续沉积第一保护层(passivation layer)22覆盖在衬底21的正面表面上，以形成图8所示的结构；该第一保护层22优选的可为抗反射层(antireflective)，如该抗反射层的材质可选为氮化硅(SixNy)或氧化硅(SiOz)，如二氧化硅等材质。
进一步的，采用光刻工艺于上述的第一保护层22之上制备具有第四图形P4的第四光阻R4，进而形成图9所示的结构；该第四图形P4仅将位于第一类型重掺杂区214之上的部分第一保护层22的表面及位于第二类型重掺杂区213之上的部分第一保护层22的表面予以暴露。
继续以上述的第四光阻R4为掩膜，刻蚀部分第一保护层22分别停止在位于上述的第一类型重掺杂区214和第二类型重掺杂区213的衬底21的正面表面上，并采用诸如灰化等工艺去除第四光阻R4后，以在第一类型重掺杂区214之上的第一保护层22中形成第一连接孔222，以在第二类型重掺杂区213之上的第一保护层22中形成第二连接孔221，即形成图10所示的结构。
进一步的，基于图10所示结构的基础上，继续采用诸如铝(Al)、金(Au)、银(Ag)或其他金属制备第一金属层23充满上述的第一连接孔222和第二连接孔221，且该第一金属层23还覆盖剩余的第一保护层22的上表面，即形成如图11所示的结构。
基于图11所示结构的基础上，通过光刻、刻蚀工艺去除多余的第一金属层23，以形成位于第一连接孔222中第一金属连接线232，及位于第二连接孔221中的第二金属连接线231，即形成图12所示的结构；上述的第一金属连接线232和第二金属连接线231可作为制备的能量采集器的电极(Electrode)或射频天线(RF antenna)，且该第一金属连接线232和第二金属连接线231均凸起于第一保护层22的上表面(即该第一金属连接线232和第二金属连接线231的高度均大于第一保护层22的厚度)，可用于后续器件在制备工艺中的固定。至此，本实施例的自供电电子器件结构中能量采集器的主体工艺步骤完成，可基于本实施例记载的技术特征于上述衬底21的正面表面上完成一个或多个能量采集器的制备工艺。
下面则继续基于上述衬底21的基础上进行能量存储器的制备工艺，即将上述图11所示的结构进行翻转后，形成图13所示的结构；即后续图13～图20及图22-23中所示的结构中，其衬底21的正面表面均朝向图形的下方，而衬底21的背面表面则朝向图形的上方(参见图13～图15中背面箭头所示，该背面箭头所指示的为衬底21的背面表面)。
基于图13所示结构的基础上，将上述衬底21中制备的第一保护层22的下表面(即图2～12中第一保护层22的上表面)固定至预先提供的承载晶圆(carrier wafer)25(也可选择其他的基底材料)上，且使得上述的第一金属连接线232和第二金属连接线231嵌入在该承载晶圆25中，以固定衬底21在该承载晶圆25上，进而形成图14所示的结构。
作为一个优选的实施例，参见图14可知，在自供电电子器件结构的制备过程中，可根据实际需求对衬底21的背面进行减薄，如可去除图14中所示的临近衬底21背面表面减薄层215；而在本实施例中则是以不进行上述的减薄工艺进行阐述，但其并不应理解为对本申请技术方案的限定。
进一步的，可基于图14中所示结构的基础上，依次采用光刻、刻蚀工艺，于衬底21的背面表面(即图14～15中所示的上表面)采用诸如等离子体刻蚀工艺(plasma)部分去除位于第一类型掺杂区211中的衬底21，以在衬底21中临近其背面表面区域中形成向上开口(即沿衬底21正面表面向其背面表面延伸方向)的沟槽(trenches)26，进而形成图15所示的结构。
进一步的，基于图15所示的结构，采用诸如CoSi2等金属硅化物或金属等材料，制备底部金属层27(该底部金属层27用作能量存储器的底部电极(bottom electrode))覆盖上述沟槽26的底部及其侧壁，且该底部金属层27还覆盖衬底21剩余的背面表面上；继续于介质层28之上，采用氧化铪(HfO)或氧化钽(TaO)等金属氧化物或其他高介电常数(k)材料制备介质层28覆盖上述底部金属层27的暴露表面上后，沉积诸如铝(Al)、铜(Cu)、银(Ag)、金(Au)或其他金属材料充满上述的沟槽26，以形成顶部金属层29(该顶部金属层29可用作能量存储器的顶部电极(top electrode))，进而形成如图16所示结构；该顶部金属层29还覆盖位于沟槽26之外的介质层28的上表面。
作为一个优选的实施例，上述的介质层28的厚度范围为10nm～100nm，顶部金属层28的厚度范围为50nm～20000nm。
进一步的，基于图16所示的结构基础上，采用光刻、刻蚀工艺，于沟槽26的一侧，且在位于第二类型掺杂区212之上，刻蚀部分顶部金属层29和介质层28至顶部金属层26的上表面，以形成第一通孔30，即图17所示的结构。
作为一个优选的实施例，基于图17所示结构的基础上，还可继续采用氮化硅(SixNy)或氧化硅(SiOz)等绝缘材质，采用诸如蒸镀(evaporation)或等离子体沉积(plasma deposition)或化学气相淀积等工艺，制备通孔保护层31覆盖在上述第一通孔(Via)30的侧壁上，且该通孔保护层31将位于沟槽26底部的部分底部金属层27的上表面予以暴露，即形成图18所示的结构。
作为一个优选的实施例，上述的通孔保护层31的厚度范围为10nm～100nm。
进一步的，基于图18所示结构的基础上，于衬底21的背面表面之上，采用氮化硅(SixNy)或氧化硅(SiOz)等材质制备第二保护层(即钝化层)32，并继续通过光刻、刻蚀工艺，于该第二保护层32中形成第二通孔33，且该第二保护层32仅覆盖上述通孔保护层31及部分顶部金属层29上表面，以将第一通孔30的底部予以暴露；另外，上述的第二通孔33位于沟槽26之上。
作为一个优选的实施例，上述的第二保护层32的厚度范围为10nm～20000nm。
最后，基于图19所示的结构，填充诸如铝(Al)、银(Ag)、金(Au)或其他金属，以光阻等(如蔽荫遮罩(shadow mask))为掩膜，通过热工艺(thermal)或等离子体增加化学汽相电位沉积工艺(plasmaenhanced chemical vapor deposition)，于第一通孔30中制备第一金属互联线34，于第二通孔33中制备第二金属互联线35，且上述的第一金属互联线34和第二金属互联线35均凸起于第二保护层32的上表面；去除上述承载晶圆25后，即完成本实例自供电电子器件结构中能量存储器的主体制备工艺，后续进行外围电路制备后，将所述能量存储器与能量采集器电连接，以构成本实施例中的自供电电子器件结构。
作为一个优选的实施例，上述的第一金属互联线34和第二金属互联线35的高度范围在1000nm～20000nm，且第一金属互联线34的高度大于第二金属互联线35的高度。
作为一个优选的实施例，基于图2-11所示结构及其相关记载的工艺流程的基础上，可通过光刻、刻蚀工艺去除多余的第一金属层23，以形成位于第一连接孔222中第一金属连接线232、及位于第二连接孔221中的第二金属连接线231的同时，于第一保护层22之上还保留部分第一金属层23，进而形成图21所示的覆盖在第一保护层22上表面的射频天线40；该第一金属连接线232和第二金属连接线231均凸起于第一保护层22的上表面(即该第一金属连接线232和第二金属连接线231的高度均大于第一保护层22的厚度)，射频天线40覆盖在第一保护层22的上表面，其均可用于后续器件在制备工艺中的固定。后续，继续基于上述衬底21的基础上进行能量存储器的制备工艺，即将上述图21所示的结构进行翻转后，可参见图13-18所示结构及其相应的工艺流程(需要注意的是，本实施例是基于图2-20所示结构及其对应流程工艺的基础上，其区别在于形成的射频天线40的位置不同，其余的工艺流程均相互适用，本领域技术人员在基于图2-20所示结构及相关记载内容的基础上，通过适应性的调整工艺参数即可获得本实施例中图21-22及后续图23所示的结构，故在此便不予累述)，以形成图22所示的结构，并基于该图22所示结构的基础上，于形成的第一通孔30和第二通孔33中填充诸如铝(Al)、银(Ag)、金(Au)或其他金属，并以光阻等(如蔽荫遮罩(shadow mask))为掩膜，通过热工艺(thermal)或等离子体增加化学汽相电位沉积工艺(plasma enhanced chemical vapor deposition)，于第一通孔30中制备第一金属互联线34，于第二通孔33中制备第二金属互联线35，且上述的第一金属互联线34和第二金属互联线35均凸起于第二保护层32的上表面；去除上述承载晶圆25后，即形成如图23所示的结构。
其中，上述的射频天线40主要是用于采集能量，即该射频天线40可用于采集诸如射频能量等各种形式的能量，并将采集到的能量传送至能量采集器中进行转化并存储至能量存储器中，如能量采集器将射频天线40采集到的能量转化为电能，并输送至能量存储器中进行存储；相应的，该射频天线40还能将能量存储器中存储的能量以诸如无线电信号方式进行能量发送，进而实现对其他器件结构的无线充电；另外，为了提高该射频天线40能量采集的效率及范围，本实施例中可将该射频天线设置为如图24所示的包括非闭合的钩状结构的射频能量采集单元等结构。
需要注意的是，本实施例中仅是以将上述的射频天线40设置在第一保护层之上或第二保护层之上为例进行说明，而在具体的工艺过程中，可根据具体的需求或器件结构特点，还可将该射频天线40设置在其他区域，只要其能够有利于实现诸如光电等各种形式能量的采集或发送即可。
综上，由于采用了上述技术方案，本申请实施例中记载的自供电电子器件结构及其制备方法，通过基于同一衬底的基础上，于该衬底的正面表面上制备能量采集器(如光能量采集器和/或射频能量采集器等)，并在该衬底的背面表面上制备能量存储器，进而将无源自供电的传感器系统中的能量采集器和能量存储器基集成为沟槽式的一体三维结构，在兼容传统半导体工艺，降低工艺成本的同时，能够有效的降低传感器系统器件的整体体积，进而有效提高便携式设备的轻便性能。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各中变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (41)
1.一种自供电电子器件结构，其特征在于，应用于无源自供电传感器系统中，所述自供电电子器件结构包括：
衬底，具有正面表面及相对于该正面表面的背面表面，且该衬底中制备有第一类型掺杂区和第二类型掺杂区，所述衬底的背面表面上还开设有沟槽；
第一保护层，覆盖在所述衬底的正面表面上；
金属连接线，至少一根所述金属连接线贯穿所述第一保护层与位于所述第一类型掺杂区中所述衬底的正面表面接触，至少另一根所述金属连接线贯穿所述第一保护层与位于所述第二类型掺杂区中所述衬底的正面表面接触；
底部金属层覆盖所述凹槽的底部及侧壁，且该底部金属层还覆盖所述衬底的背面表面；
介质层，覆盖所述底部金属层暴露的表面；
顶部金属层，覆盖所述介质层暴露的表面，并充满所述沟槽；
第二保护层，覆盖所述顶部金属层暴露的表面；
金属互联线，至少一根所述金属互联线贯穿所述第二保护层与位于所述沟槽之上的所述顶部金属层的表面接触，至少另一根所述金属互联线依次贯穿所述第二保护层和所述介质层与位于所述沟槽一侧的所述底部金属层的表面接触；
其中，所述金属连接线凸出于所述第一保护层暴露的表面，所述金属互联线凸出于所述第二保护层的表面。
2.如权利要求1所述的自供电电子器件结构，其特征在于，还包括：
通孔保护层，设置于贯穿所述顶部金属层的所述金属互联线与所述顶部金属层之间。
3.如权利要求2所述的自供电电子器件结构，其特征在于，所述通孔保护层的材质均为氮化硅或氧化硅。
4.如权利要求1所述的自供电电子器件结构，其特征在于，还包括：
射频天线，设置于所述第一保护层或所述第二保护层暴露的表面上，以采集能量。
5.如权利要求4所述的自供电电子器件结构，其特征在于，所述射频天线包括非闭合的钩状结构的射频能量采集单元和光能量采集单元，以采集光能量和/或射频能量。
6.如权利要求1所述的自供电电子器件结构，其特征在于，所述衬底中还制备有第一类型重掺杂区和第二类型重掺杂区，所述第一类型重掺杂区的离子浓度大于所述第一类型掺杂区中的离子浓度，所述第二类型重掺杂区的离子浓度大于所述第二类型掺杂区中的离子浓度：
其中，所述金属连接线包括第一金属连接线和第二金属连接线，且所述第一金属连接线与位于所述第一类型重掺杂区中的衬底的表面接触，所述第二金属连接线与位于所述第二类型重掺杂区中的衬底的表面接触。
7.如权利要求6所述的自供电电子器件结构，其特征在于，所述第一类型掺杂区和所述第一类型重掺杂区均为P型掺杂区，所述第二类型掺杂区和所述第二类型重掺杂区均为N型掺杂区。
8.如权利要求7所述的自供电电子器件结构，其特征在于，所述N型掺杂区中的离子为氩离子或磷离子，所述P型掺杂区中的离子为硼离子或氟化硼离子。
9.如权利要求1所述的自供电电子器件结构，其特征在于，所述衬底为半导体衬底或柔性材料，或玻璃基板。
10.如权利要求1所述的自供电电子器件结构，其特征在于，采用图形化工艺进行所述自供电电子器件结构的制备。
11.如权利要求1所述的自供电电子器件结构，其特征在于，所述第一保护层和所述介质层的材质均为氮化硅或氧化硅，所述金属连接线的材质为铝，所述底部金属层的材质为硅化钴，所述介质层的材质为氧化铪或氧化钽，所述顶部金属层的材质为铝、铜、银或金，所述金属互联线的材质为铝、银或金。
12.如权利要求1所述的自供电电子器件结构，其特征在于，所述介质层的厚度为10nm～100nm，所述顶部金属层的厚度为50nm～20000nm，所述金属互联线的高度为1000nm～20000nm，所述通孔保护层的厚度为10nm～100nm，所述第二保护层的厚度为10nm～20000nm。
13.一种制备自供电电子器件结构的方法，其特征在于，应用于无源自供电传感器系统的制备工艺中，所述方法包括：
提供承载晶圆和设置有第一类型掺杂区的衬底，且该衬底具有一正面表面及相对于该正面表面的背面表面；
基于所述衬底的正面表面，于所述第一类型掺杂区中制备第二类型掺杂区；
制备第一保护层覆盖所述衬底的正面表面后，分别于所述第一类型掺杂区和所述第二类型掺杂区之上，制备贯穿该第一保护层并部分覆盖所述衬底的正面表面的金属连接线，且该金属连接线凸出于第一保护层暴露的表面；
将所述承载晶圆键合至第一保护层之上，并使得所述金属连接线均嵌入在所述承载晶圆中，以固定所述衬底；
刻蚀所述衬底的背面表面并停止在第一类型掺杂区中，以形成沟槽；
制备底部金属层覆盖所述沟槽的底部及其侧壁，且该底部金属层还覆盖所述衬底的背面表面；继续制备介质层覆盖所述底部金属层后，沉积顶部金属层充满所述沟槽；
于所述沟槽的一侧，部分刻蚀所述顶部金属层和所述介质层至所述底部金属层的上表面，以形成第一通孔；继续沉积第二保护层后，去除部分所述第二保护层至所述顶部金属层，以形成位于所述沟槽之上的第二通孔；
于所述第一通孔和所述第二通孔中填充金属，以形成金属互联线。
14.如权利要求13所述的制备自供电电子器件结构的方法，其特征在于，还包括：
于所述第一保护层或所述第二保护层暴露的表面上制备射频天线，以用于采集能量。
15.如权利要求14所述的制备自供电电子器件结构的方法，其特征在于，所述射频天线包括非闭合的钩状结构的射频能量采集单元和光能量采集单元，以采集光能量和/或射频能量。
16.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述衬底为半导体衬底或柔性材料，或玻璃基板。
17.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，采用图形化工艺进行所述自供电电子器件结构的制备。
18.根据权利要求17所述的制备自供电电子器件结构的方法，其特征在于，所述图形化工艺包括光刻工艺和/或蒸镀工艺和/或印刷工艺。
19.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述方法还包括：
于制备所述第二类型掺杂区之后，且在制备所述第一保护层之前，先于所述第二类型掺杂区中制备第二类型重掺杂区，于所述第一类型掺杂区中制备第一类型重掺杂区；
其中，所述金属连接线分别位于所述第一类型重掺杂区和所述第二类型重掺杂区之上。
20.根据权利要求19所述的制备自供电电子器件结构的方法，其特征在于，所述第一类型掺杂区和所述第一类型重掺杂区均为P型掺杂区，所述第二类型掺杂区和所述第二类型重掺杂区均为N型掺杂区；
其中，所述第一类型重掺杂区的离子浓度大于所述第一类型掺杂区中的离子浓度，所述第二类型重掺杂区的离子浓度大于所述第二类型掺杂区中的离子浓度。
21.根据权利要求20所述的制备自供电电子器件结构的方法，其特征在于，依次采用离子注入工艺和退火工艺制备所述第一类型掺杂区、所述第一类型重掺杂区、所述第二类型掺杂区和所述第二类型重掺杂区。
22.根据权利要求21所述的制备自供电电子器件结构的方法，其特征在于，所述N型掺杂区中的离子为氩离子或磷离子，所述P型掺杂区中的离子为硼离子或氟化硼离子，所述退火工艺为炉管退火工艺或快速热退火工艺。
23.根据权利要求19所述的制备自供电电子器件结构的方法，其特征在于，所述方法还包括：
对所述衬底的正面表面进行预处理工艺后，再于该衬底的正面表面上制备所述第一保护层。
24.根据权利要求23所述的制备自供电电子器件结构的方法，其特征在于，所述预处理工艺为刻蚀工艺。
25.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述第一保护层为抗反射层。
26.根据权利要求25所述的制备自供电电子器件结构的方法，其特征在于，所述抗反射层的材质为氮化硅或氧化硅。
27.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述方法还包括：
制备所述第一保护层之后，于所述第一保护层之上制备具有连接孔图形的掩膜层；
继续以所述掩膜层为掩膜，刻蚀所述第一保护层至所述衬底的正面表面后，去除该掩膜层，以形成将部分所述第一类型掺杂区予以暴露的第一连接孔和将部分所述第二类型掺杂区予以暴露的第二连接孔；
沉积第一金属层充满所述第一连接孔和所述第二连接孔，且该第一金属层覆盖所述第一保护层的上表面；
去除多余的第一金属层，以分别在所述第一连接孔和所述第二连接孔中形成所述金属连接线。
28.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述金属连接线的材质为铝。
29.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述方法还包括：
制备所述第一保护层之后，将所述衬底翻转，并对所述衬底的背面表面进行减薄工艺后，继续进行所述键合工艺；
其中，基于减薄后的所述衬底的背面表面制备所述沟槽。
30.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述方法还包括：
依次采用光刻工艺和等离子体刻蚀工艺制备所述沟槽。
31.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述底部金属层的材质为金属硅化物。
32.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述金属硅化物为硅化钴。
33.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述介质层的材质为高介电常数材料。
34.根据权利要求33所述的制备自供电电子器件结构的方法，其特征在于，所述介质层的材质为氧化铪或氧化钽。
35.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述顶部金属层的材质为铝、铜、银或金，所述金属互联线的材质为铝、银或金。
36.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述介质层的厚度为10nm～100nm，所述顶部金属层的厚度为50nm～20000nm，所述金属互联线的高度为1000nm～20000nm。
37.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述方法还包括：
制备所述第一通孔之后，采用蒸镀工艺或化学气相淀积或等离子体沉积工艺，于所述第一通孔的侧壁上制备通孔保护层；
其中，所述通孔保护层将位于所述第一通孔底部的部分所述底部金属层的表面予以暴露。
38.根据权利要求37所述的制备自供电电子器件结构的方法，其特征在于，所述介质层和所述通孔保护层的材质均为氧化硅或氮化硅。
39.根据权利要求38所述的制备自供电电子器件结构的方法，其特征在于，所述通孔保护层的厚度为10nm～100nm，所述第二保护层的厚度为10nm～20000nm。
40.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，采用电镀工艺或等离子体增强化学汽相电位沉积工艺制备所述金属互联线。
41.根据权利要求13所述的制备自供电电子器件结构的方法，其特征在于，所述方法还包括：
去除所述承载晶圆，以形成所述自供电电子器件结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510186027.9A CN104867923B (zh) | 2015-04-17 | 2015-04-17 | 自供电电子器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510186027.9A CN104867923B (zh) | 2015-04-17 | 2015-04-17 | 自供电电子器件结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104867923A true CN104867923A (zh) | 2015-08-26 |
| CN104867923B CN104867923B (zh) | 2018-11-16 |
Family
ID=53913651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510186027.9A Active CN104867923B (zh) | 2015-04-17 | 2015-04-17 | 自供电电子器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104867923B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428357A (zh) * | 2015-12-23 | 2016-03-23 | 宁波微能物联科技有限公司 | 多源自供电集成电路 |
| CN105470244A (zh) * | 2015-12-23 | 2016-04-06 | 宁波微能物联科技有限公司 | 一种多源自供电集成电路 |
| CN108695311A (zh) * | 2017-04-11 | 2018-10-23 | 宁波宝虹信息技术有限公司 | 集成光伏充电及存储器件结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376755A (zh) * | 2010-08-23 | 2012-03-14 | Nxp股份有限公司 | 钽基电极叠层 |
| CN103066146A (zh) * | 2012-09-07 | 2013-04-24 | 陈远宁 | 多源能源采集与储存集成系统及其制备方法 |
| CN104040779A (zh) * | 2011-12-09 | 2014-09-10 | 诺基亚公司 | 装置和制造装置的方法 |
| CN204680669U (zh) * | 2015-04-17 | 2015-09-30 | 宁波微能物联科技有限公司 | 自供电电子器件结构 |
-
2015
- 2015-04-17 CN CN201510186027.9A patent/CN104867923B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376755A (zh) * | 2010-08-23 | 2012-03-14 | Nxp股份有限公司 | 钽基电极叠层 |
| CN104040779A (zh) * | 2011-12-09 | 2014-09-10 | 诺基亚公司 | 装置和制造装置的方法 |
| CN103066146A (zh) * | 2012-09-07 | 2013-04-24 | 陈远宁 | 多源能源采集与储存集成系统及其制备方法 |
| CN204680669U (zh) * | 2015-04-17 | 2015-09-30 | 宁波微能物联科技有限公司 | 自供电电子器件结构 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428357A (zh) * | 2015-12-23 | 2016-03-23 | 宁波微能物联科技有限公司 | 多源自供电集成电路 |
| CN105470244A (zh) * | 2015-12-23 | 2016-04-06 | 宁波微能物联科技有限公司 | 一种多源自供电集成电路 |
| CN105428357B (zh) * | 2015-12-23 | 2018-07-27 | 宁波微能物联科技有限公司 | 多源自供电集成电路 |
| CN105470244B (zh) * | 2015-12-23 | 2019-01-25 | 宁波微能物联科技有限公司 | 一种多源自供电集成电路 |
| CN108695311A (zh) * | 2017-04-11 | 2018-10-23 | 宁波宝虹信息技术有限公司 | 集成光伏充电及存储器件结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104867923B (zh) | 2018-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101996953B (zh) | 芯片封装体及其制造方法 | |
| TWI373913B (en) | Applying trenched transient voltage suppressor (tvs) technology for distributed low pass filters | |
| EP2489076A1 (en) | Device comprising electrical contacts and its production process | |
| CN105720197B (zh) | 一种自驱动宽光谱响应硅基杂化异质结光电传感器及其制备方法 | |
| WO2014052924A1 (en) | Conductive contact for solar cell | |
| CN104953166B (zh) | 锂离子电池、集成电路和制造锂离子电池的方法 | |
| US20220115345A1 (en) | Bond pad structure with reduced step height and increased electrical isolation | |
| CN104867865A (zh) | 一种晶圆三维集成引线工艺 | |
| CN104867923A (zh) | 自供电电子器件结构及其制备方法 | |
| CN106816684A (zh) | 用于可重构多层全息天线的Ge基等离子pin二极管制备方法 | |
| CN204680669U (zh) | 自供电电子器件结构 | |
| CN103474347B (zh) | 一种双栅沟槽型肖特基器件结构及制造方法 | |
| CN204651321U (zh) | 一体式能量采集与存储器件结构 | |
| CN109087981A (zh) | 一种防漏电led芯片及其制作方法 | |
| CN104851895A (zh) | 一体式能量采集与存储器件结构及其制备方法 | |
| CN204720450U (zh) | 一种具有三维堆栈/壕沟复合结构的集成能量采集存储器 | |
| CN104900661B (zh) | 一种具有三维堆栈／壕沟复合结构的集成能量采集存储器 | |
| CN114975099A (zh) | 一种屏蔽栅mosfet器件及其制作方法 | |
| CN104659113B (zh) | Rfldmos器件的内匹配电容及制造方法 | |
| CN108878459B (zh) | Soi基单片横向集成hbt和cmos的外延结构及制备方法 | |
| CN102339827B (zh) | 金氧半导体场效晶体管与肖特基二极管的整合及制作方法 | |
| CN102403208B (zh) | Rfldmos器件中栅极的制备方法 | |
| CN103187249B (zh) | 一种半导体纳米材料器件的制作方法 | |
| CN105789189B (zh) | 基于绝缘体上硅衬底的射频电感元件及其制备方法 | |
| CN205428934U (zh) | 一种用于芯片级封装的肖特基芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |