JPH04152664A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04152664A JPH04152664A JP2278135A JP27813590A JPH04152664A JP H04152664 A JPH04152664 A JP H04152664A JP 2278135 A JP2278135 A JP 2278135A JP 27813590 A JP27813590 A JP 27813590A JP H04152664 A JPH04152664 A JP H04152664A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- lead
- pad
- active surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000005678 Seebeck effect Effects 0.000 claims abstract description 7
- 150000002739 metals Chemical class 0.000 claims description 11
- 238000000465 moulding Methods 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052697 platinum Inorganic materials 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 6
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000020169 heat generation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- -1 platinum and silicon Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置に係わり、更に詳しくは、半導体装
置の製造過程に於いて、該半導体チップの能動面と反対
面（裏面）に熱起電力を有する異種金属を接合させた後
、半導体チップ能動面上にある電源供給用のＡｌパッド
と接合させ、モールド工程にてモールドした半導体装置
に関するものである。
置の製造過程に於いて、該半導体チップの能動面と反対
面（裏面）に熱起電力を有する異種金属を接合させた後
、半導体チップ能動面上にある電源供給用のＡｌパッド
と接合させ、モールド工程にてモールドした半導体装置
に関するものである。
［従来の技術］
多数のＩＣ回路パターンが形成されたウェハーは、ダイ
シング（切断）工程を経てそれぞれチップ状に切断され
、切断された各半導体チップは、これをリードフレーム
のダイパッドもしくは回路基板に取り付けるダイボンド
工程、半導体チップの電極とリードフレームのリードも
しくは基板パターンとをワイヤーもしくはテープ等で接
続するボンディング工程、半導体チップ、ワイヤー及び
ワードの一部を合成樹脂等でパッケージもしくは封止処
理するモールド工程、及びパッケージ品に於いては外部
リード処理工程を経て検査工程へ送られ、各種の検査が
行われる。
シング（切断）工程を経てそれぞれチップ状に切断され
、切断された各半導体チップは、これをリードフレーム
のダイパッドもしくは回路基板に取り付けるダイボンド
工程、半導体チップの電極とリードフレームのリードも
しくは基板パターンとをワイヤーもしくはテープ等で接
続するボンディング工程、半導体チップ、ワイヤー及び
ワードの一部を合成樹脂等でパッケージもしくは封止処
理するモールド工程、及びパッケージ品に於いては外部
リード処理工程を経て検査工程へ送られ、各種の検査が
行われる。
［発明が解決しようとする課題］
第６図の様な半導体装置は、１５は半導体チップ、１６
はＡｌパッド、１７はワイヤーもしくはテープ、１８は
外部リード、１９はモールド樹脂である。
はＡｌパッド、１７はワイヤーもしくはテープ、１８は
外部リード、１９はモールド樹脂である。
通常前記の様な製造工程によって製造されるのであるが
、製造後パッケージ品は基板実装し、（基板実装品はそ
のまま）更にこの基板を使用装置の各スロット部に差し
込む。
、製造後パッケージ品は基板実装し、（基板実装品はそ
のまま）更にこの基板を使用装置の各スロット部に差し
込む。
しかし近年、半導体装置の大型化に伴い実装基板全体の
発熱量が問題になってきている。
発熱量が問題になってきている。
つまり、半導体装置の発熱量に比例した供給電源の電圧
変動、更には半導体装置その物の特性の変動等が確認さ
れ、装置を冷却するファンの取り付けや、半導体装置製
造時に於けるフレーム材質の変換、実装基板対策、更に
はファン形状の考案等、種々の発熱量改善への試験が実
施されている。
変動、更には半導体装置その物の特性の変動等が確認さ
れ、装置を冷却するファンの取り付けや、半導体装置製
造時に於けるフレーム材質の変換、実装基板対策、更に
はファン形状の考案等、種々の発熱量改善への試験が実
施されている。
しかし、それでも期待値へは遠く及ばない。
本発明は上記の課題を解決すべくなされたもので、半導
体チップの反対面（裏面）に熱起電力を有する二種の金
属をスパッタ法、あるいは異種金属同士の貼り付は法等
により形成した後、能動面上にある電源パッド部へ接続
し、モールド工程にて樹脂モールドし、半導体チップの
熱変動によって生じた電圧変動を補正し、誤動作を防ぐ
ことのできる半導体装置を提供すること目的とする。
体チップの反対面（裏面）に熱起電力を有する二種の金
属をスパッタ法、あるいは異種金属同士の貼り付は法等
により形成した後、能動面上にある電源パッド部へ接続
し、モールド工程にて樹脂モールドし、半導体チップの
熱変動によって生じた電圧変動を補正し、誤動作を防ぐ
ことのできる半導体装置を提供すること目的とする。
［課題を解決するための手段］
本発明に係わる半導体装置は、半導体装置の実使用時に
於ける熱の経時変化に比例して生じる電圧変動を補正す
るために、半導体チップの能動面とは反対面（裏面）に
ゼーベック効果を有する異種金属をスパッタ法あるいは
貼り付は等の方法により形成する。更にこの金属同士よ
り形成された端子を該半導体チップ能動面にある電源供
給用パッドに接合させた後、モールド工程によりパッケ
ージもしくは封止処理させ、発熱量により変動した電圧
を補正する様にしたものである。
於ける熱の経時変化に比例して生じる電圧変動を補正す
るために、半導体チップの能動面とは反対面（裏面）に
ゼーベック効果を有する異種金属をスパッタ法あるいは
貼り付は等の方法により形成する。更にこの金属同士よ
り形成された端子を該半導体チップ能動面にある電源供
給用パッドに接合させた後、モールド工程によりパッケ
ージもしくは封止処理させ、発熱量により変動した電圧
を補正する様にしたものである。
［作用］
半導体装置その物の発熱により半導体装置の特性の変動
及び供給電圧の変動を補正する。
及び供給電圧の変動を補正する。
発熱量の最大の原因は半導体装置その物であり特にその
要素はＰＮ接合部の絶対温度に起因する。
要素はＰＮ接合部の絶対温度に起因する。
そのメカニズムは次式で現され、電圧と電流との比例が
成立する。
成立する。
つまり、ＰＮ接合のダイオードに於いて、順電流ＩＦと
順電圧ＶＦとの間は、 ＩＦ＝ＩＳ （ｅｘｐ（（Ｑ−ＶＦ）／（Ｋ−Ｔｊ）−
１〕） ＩＳ： ＰＮ接合の飽和電流 に：ボルツマン定数 ｑ；電子の電荷 Ｔｊ：接合の絶対温度 ここで更に、 ＶＦ＝ （（Ｋ−Ｔｊ）／ｑ）Ｉｎ （ＩＦ／ＩＳ）順
電流ＩＦが一定の時、接合温度Ｔｊは順電圧ＶＦに比例
する。よって上記理論式より実測をした結果、グラフ第
１図に示す様にジャンクション温度の上昇に伴い順電圧
ＶＦがドロップしていくことが確認できた。つまりこの
電圧の低下分だけを供給しないと半導体チップのスレッ
ショルド電圧に異常が生じ半導体装置が誤動作する可能
性かある。
順電圧ＶＦとの間は、 ＩＦ＝ＩＳ （ｅｘｐ（（Ｑ−ＶＦ）／（Ｋ−Ｔｊ）−
１〕） ＩＳ： ＰＮ接合の飽和電流 に：ボルツマン定数 ｑ；電子の電荷 Ｔｊ：接合の絶対温度 ここで更に、 ＶＦ＝ （（Ｋ−Ｔｊ）／ｑ）Ｉｎ （ＩＦ／ＩＳ）順
電流ＩＦが一定の時、接合温度Ｔｊは順電圧ＶＦに比例
する。よって上記理論式より実測をした結果、グラフ第
１図に示す様にジャンクション温度の上昇に伴い順電圧
ＶＦがドロップしていくことが確認できた。つまりこの
電圧の低下分だけを供給しないと半導体チップのスレッ
ショルド電圧に異常が生じ半導体装置が誤動作する可能
性かある。
そこで本発明は半導体チップの能動面と反対面（裏面）
にゼーベック効果を有する異種金属をスパッタ法あるい
は貼り付は等の方法により接合させ、該異種金属のパッ
ド形成部より前記、半導体チップの電源供給部のＡｌパ
ッド部へ接続させ、電源部の電圧の補正を実施する。
にゼーベック効果を有する異種金属をスパッタ法あるい
は貼り付は等の方法により接合させ、該異種金属のパッ
ド形成部より前記、半導体チップの電源供給部のＡｌパ
ッド部へ接続させ、電源部の電圧の補正を実施する。
詳細に説明すると第１図のグラフより（このグラフは１
．７關四角の半導体チップを基に周囲温度、つまりＴｊ
と順方向電圧ＶＦとの相関をプロットした。また順方向
電流ＩＦは２ｍＡ一定とした。 ） 通常、２５°Ｃの室内で初期に使用した場合、約０・
６ｖを示していた。これが更に経時変化が起こり半導体
チップのジャンクション温度Ｔｊが約８０°Ｃで飽和し
た場合、順方向電圧ＶＦは約０゜４８Ｖとなりその差は
０．１２Ｖとなった。
．７關四角の半導体チップを基に周囲温度、つまりＴｊ
と順方向電圧ＶＦとの相関をプロットした。また順方向
電流ＩＦは２ｍＡ一定とした。 ） 通常、２５°Ｃの室内で初期に使用した場合、約０・
６ｖを示していた。これが更に経時変化が起こり半導体
チップのジャンクション温度Ｔｊが約８０°Ｃで飽和し
た場合、順方向電圧ＶＦは約０゜４８Ｖとなりその差は
０．１２Ｖとなった。
そこで第２図及び第３図の様に半導体チップの能動面と
は反対面に異種金属同士をスパッタ法、あるいは貼り付
は等により接合させた。今回、１例として熱起電力の大
きい白金−ケイ素の異種金属同士を接合に使用した。第
２図の１は白金、２はケイ素、３はパッド部である。ま
た第３図の４は白金、５はケイ素、６はパッド部である
。
は反対面に異種金属同士をスパッタ法、あるいは貼り付
は等により接合させた。今回、１例として熱起電力の大
きい白金−ケイ素の異種金属同士を接合に使用した。第
２図の１は白金、２はケイ素、３はパッド部である。ま
た第３図の４は白金、５はケイ素、６はパッド部である
。
また、スパッタ法について説明すると、先ず、白金をス
パッタした後、主要部分をエツチング除去し、第２図の
１及び第３図の４の様な形状にする。次にケイ素をスパ
ッタし、これも前記と同様に主要部分をエツチング除去
した後、白金とケイ素を熱拡散にて結合させる。更にそ
の後、パッド部形成のためＡｌをスパッタさせた後、第
２図の３、及び第３図の６の様エツチングしパッド部を
構成する。更にその上部にパッシベーション膜を施した
。この様にしてできた半導体チップにおける能動面の反
対面（裏面）にあるＡｌパッド部と能動面にある１１源
供給用のＡｌパッド部を第４図の如くワイヤー７あるい
はテープリード、ペースト等により接合させ、又は第５
図の如くリード端子１２を介してワイヤー１３あるいは
テープリード、ペースト等により接合させ、能動面上に
ある各工／○パッドは第４図に於いてはリードフレーム
のり−ド８に、第５図に於いては回路基板１４にワイヤ
ーもしくはテープリードにて配線接続する。
パッタした後、主要部分をエツチング除去し、第２図の
１及び第３図の４の様な形状にする。次にケイ素をスパ
ッタし、これも前記と同様に主要部分をエツチング除去
した後、白金とケイ素を熱拡散にて結合させる。更にそ
の後、パッド部形成のためＡｌをスパッタさせた後、第
２図の３、及び第３図の６の様エツチングしパッド部を
構成する。更にその上部にパッシベーション膜を施した
。この様にしてできた半導体チップにおける能動面の反
対面（裏面）にあるＡｌパッド部と能動面にある１１源
供給用のＡｌパッド部を第４図の如くワイヤー７あるい
はテープリード、ペースト等により接合させ、又は第５
図の如くリード端子１２を介してワイヤー１３あるいは
テープリード、ペースト等により接合させ、能動面上に
ある各工／○パッドは第４図に於いてはリードフレーム
のり−ド８に、第５図に於いては回路基板１４にワイヤ
ーもしくはテープリードにて配線接続する。
その次にモールドもしくは封止工程にて第４図に於いて
は樹脂９をモールドする。
は樹脂９をモールドする。
以上の様にしてできた半導体装置を通常の電気検査をし
た後、実使用のためのエージング試験を実施した。先ず
試験方法としては、半導体チップの中にあるダイオード
部を探し、このダイオードに一定電流を流し電圧の変動
を観察した。
た後、実使用のためのエージング試験を実施した。先ず
試験方法としては、半導体チップの中にあるダイオード
部を探し、このダイオードに一定電流を流し電圧の変動
を観察した。
従来経時変化と共に電源電圧のドロップが認められたが
今回半導体装置の温度が８０°Ｃで飽和しても半導体チ
ップ裏面に取り付けたゼーベック効果を持つ所の異種金
属からの熱起電力（半導体装置が発熱したため）により
電源電圧を補正し一定電圧が保たれていた。又、半導体
に於けるスレッショルド電圧の変動は一切なく誤動作も
押さえられた。尚、今回、異種の金属の接合を半導体チ
ップの能動面以外の裏面に形成したが、半導体チップ能
動面上に設けても良い。
今回半導体装置の温度が８０°Ｃで飽和しても半導体チ
ップ裏面に取り付けたゼーベック効果を持つ所の異種金
属からの熱起電力（半導体装置が発熱したため）により
電源電圧を補正し一定電圧が保たれていた。又、半導体
に於けるスレッショルド電圧の変動は一切なく誤動作も
押さえられた。尚、今回、異種の金属の接合を半導体チ
ップの能動面以外の裏面に形成したが、半導体チップ能
動面上に設けても良い。
［発明の効果］
以上の発明から明らかな様に、本発明は、半導体チップ
の発熱による電源電圧の変動を押さえるためにゼーベッ
ク効果を持つ所の異種金属を半導体チップの能動面以外
の裏面部に形成し、この裏面部の異種金属パッドより配
線を能動面上の電源供給パッドに接合し、モールド・封
止工程により製造することにより電源電圧の変動を押さ
えられ、またスレッショルド電圧も安定になり半導体装
置の誤動作をなくすことができた。
の発熱による電源電圧の変動を押さえるためにゼーベッ
ク効果を持つ所の異種金属を半導体チップの能動面以外
の裏面部に形成し、この裏面部の異種金属パッドより配
線を能動面上の電源供給パッドに接合し、モールド・封
止工程により製造することにより電源電圧の変動を押さ
えられ、またスレッショルド電圧も安定になり半導体装
置の誤動作をなくすことができた。
第１図は、ダイオード特性に於けるＰＮジャンクション
温度と順方向電圧との関係を示す図。（順方向電流は一
定） 第２図、第３図は本発明の実施例を示す図であり、半導
体チップの裏面に形成されたゼーベック効果を有する金
属パターン図。 第４図は半導体チップ裏面のＡｌパッドから半導体チッ
プの能動面のＡｌパッドへ配線された半導体装置の主要
断面図。 第５図は半導体チップ裏面のＡｌパッドから半導体チッ
プの能動面のＡｌパッドへ配線された半導体装置の別の
例を示す断面図。 第６図は従来の実施例を示す主要断面図。 １．４−−一 白金 ２．５−−− ケイ素 ３．６−−− パッド部 ７、 １３． １７ −−− ワイヤーもしくはテープ
リード ８、 １８ −−一 外部リード ９、 １９ −−− モールド樹脂 １０、 １１． １５ −ｍ−半導体チップ１２−ｍ−
リード端子 １６ −−− Ａｌパッド 回路基板 以 上
温度と順方向電圧との関係を示す図。（順方向電流は一
定） 第２図、第３図は本発明の実施例を示す図であり、半導
体チップの裏面に形成されたゼーベック効果を有する金
属パターン図。 第４図は半導体チップ裏面のＡｌパッドから半導体チッ
プの能動面のＡｌパッドへ配線された半導体装置の主要
断面図。 第５図は半導体チップ裏面のＡｌパッドから半導体チッ
プの能動面のＡｌパッドへ配線された半導体装置の別の
例を示す断面図。 第６図は従来の実施例を示す主要断面図。 １．４−−一 白金 ２．５−−− ケイ素 ３．６−−− パッド部 ７、 １３． １７ −−− ワイヤーもしくはテープ
リード ８、 １８ −−一 外部リード ９、 １９ −−− モールド樹脂 １０、 １１． １５ −ｍ−半導体チップ１２−ｍ−
リード端子 １６ −−− Ａｌパッド 回路基板 以 上
Claims (2)
- （１）半導体チップのＡｌパッド上にワイヤーボンディ
ングもしくはテープボンディングし、更にモールド工程
にて樹脂封止する半導体装置に於いて、該半導体チップ
の能動面と反対面（裏面）に熱起電力を発生させ得る異
種金属をスパッタ法、あるいは金属間接合法等の方法に
より形成し、該異種金属のパッド形成部より前記半導体
チップの電源供給部のＡｌパッド部へ接続した後、モー
ルド工程にてパッケージングもしくは封止処理をしたこ
とを特徴とする半導体装置。 - （２）前記半導体装置の半導体チップの能動面と反対面
に形成する異種金属はゼーベック効果（特定異種金属間
に温度上昇により起電力が発生する効果）を有する物質
を接合させ、該異種金属同士から発生する超電力を半導
体チップの能動面上にある供給用電源のＡｌパッド部に
接合することにより電圧降下時に補助的な電圧供給を果
たすことを特徴とする請求項（１）記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2278135A JPH04152664A (ja) | 1990-10-17 | 1990-10-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2278135A JPH04152664A (ja) | 1990-10-17 | 1990-10-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04152664A true JPH04152664A (ja) | 1992-05-26 |
Family
ID=17593082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2278135A Pending JPH04152664A (ja) | 1990-10-17 | 1990-10-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04152664A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347606A (ja) * | 2002-04-11 | 2003-12-05 | Internatl Business Mach Corp <Ibm> | ナノスコピック熱電冷却装置 |
| JP2015146453A (ja) * | 2010-12-22 | 2015-08-13 | アナログ ディヴァイスィズ インク | 垂直集積システム |
| US9871373B2 (en) | 2015-03-27 | 2018-01-16 | Analog Devices Global | Electrical overstress recording and/or harvesting |
| US10338132B2 (en) | 2016-04-19 | 2019-07-02 | Analog Devices Global | Wear-out monitor device |
| US10365322B2 (en) | 2016-04-19 | 2019-07-30 | Analog Devices Global | Wear-out monitor device |
| US10557881B2 (en) | 2015-03-27 | 2020-02-11 | Analog Devices Global | Electrical overstress reporting |
| US10730743B2 (en) | 2017-11-06 | 2020-08-04 | Analog Devices Global Unlimited Company | Gas sensor packages |
| US11024525B2 (en) | 2017-06-12 | 2021-06-01 | Analog Devices International Unlimited Company | Diffusion temperature shock monitor |
| US11587839B2 (en) | 2019-06-27 | 2023-02-21 | Analog Devices, Inc. | Device with chemical reaction chamber |
-
1990
- 1990-10-17 JP JP2278135A patent/JPH04152664A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347606A (ja) * | 2002-04-11 | 2003-12-05 | Internatl Business Mach Corp <Ibm> | ナノスコピック熱電冷却装置 |
| JP4716647B2 (ja) * | 2002-04-11 | 2011-07-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ナノスコピック熱電冷却装置 |
| JP2015146453A (ja) * | 2010-12-22 | 2015-08-13 | アナログ ディヴァイスィズ インク | 垂直集積システム |
| US9267915B2 (en) | 2010-12-22 | 2016-02-23 | Analog Devices, Inc. | Vertically integrated systems |
| US9513246B2 (en) | 2010-12-22 | 2016-12-06 | Analog Devices, Inc. | Vertically integrated systems |
| US10557881B2 (en) | 2015-03-27 | 2020-02-11 | Analog Devices Global | Electrical overstress reporting |
| US9871373B2 (en) | 2015-03-27 | 2018-01-16 | Analog Devices Global | Electrical overstress recording and/or harvesting |
| US11193967B2 (en) | 2015-03-27 | 2021-12-07 | Analog Devices Global | Storing charge associated with electrical overstress |
| US11644497B2 (en) | 2015-03-27 | 2023-05-09 | Analog Devices International Unlimited Company | Charge storage with electrical overstress protection |
| US10338132B2 (en) | 2016-04-19 | 2019-07-02 | Analog Devices Global | Wear-out monitor device |
| US10365322B2 (en) | 2016-04-19 | 2019-07-30 | Analog Devices Global | Wear-out monitor device |
| US10794950B2 (en) | 2016-04-19 | 2020-10-06 | Analog Devices Global | Wear-out monitor device |
| US11269006B2 (en) | 2016-04-19 | 2022-03-08 | Analog Devices International Unlimited Company | Exposure monitor device |
| US11686763B2 (en) | 2016-04-19 | 2023-06-27 | Analog Devices International Unlimited Company | Exposure monitor device |
| US11024525B2 (en) | 2017-06-12 | 2021-06-01 | Analog Devices International Unlimited Company | Diffusion temperature shock monitor |
| US10730743B2 (en) | 2017-11-06 | 2020-08-04 | Analog Devices Global Unlimited Company | Gas sensor packages |
| US11587839B2 (en) | 2019-06-27 | 2023-02-21 | Analog Devices, Inc. | Device with chemical reaction chamber |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPS6149432A (ja) | 半導体装置の製造方法 | |
| JPH0671062B2 (ja) | 樹脂封止型半導体装置 | |
| US6365433B1 (en) | Semiconductor device and manufacturing method thereof | |
| US9368372B1 (en) | Method for manufacturing semiconductor device | |
| JPH04152664A (ja) | 半導体装置 | |
| US20060209514A1 (en) | Semiconductor device and manufacturing method therefor | |
| EP0978871A2 (en) | A low power packaging design | |
| CN117542821A (zh) | 半导体器件及用于半导体器件的引线框 | |
| JPH05299456A (ja) | 樹脂封止型半導体装置 | |
| JPH04236434A (ja) | 半導体装置 | |
| JPH03108748A (ja) | 半導体装置 | |
| US20040159924A1 (en) | Semiconductor device | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| JPH0778903A (ja) | 混成集積回路におけるバイアス電圧の供給方法 | |
| US6274406B1 (en) | Semiconductor device and a method of manufacturing the same | |
| JPH077163A (ja) | ダイオード | |
| JPH07142490A (ja) | 半導体集積回路装置およびその製造方法 | |
| TW449892B (en) | Package for enclosing thicker semiconductor device | |
| JP3345759B2 (ja) | 半導体装置およびその製造方法 | |
| JP4017625B2 (ja) | 半導体装置の製造方法 | |
| US20100127392A1 (en) | Semiconductor die | |
| JP2006352008A (ja) | 半導体装置および回路基板 | |
| TWI249830B (en) | Leadless semiconductor package and manufacturing method thereof | |
| TW468230B (en) | Packaging method for semiconductor chip |