JPH03108748A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03108748A JPH03108748A JP1247555A JP24755589A JPH03108748A JP H03108748 A JPH03108748 A JP H03108748A JP 1247555 A JP1247555 A JP 1247555A JP 24755589 A JP24755589 A JP 24755589A JP H03108748 A JPH03108748 A JP H03108748A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- voltage
- substance
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000126 substance Substances 0.000 claims abstract description 10
- 238000000465 moulding Methods 0.000 claims abstract description 9
- 230000005678 Seebeck effect Effects 0.000 claims abstract description 6
- 230000007423 decrease Effects 0.000 claims abstract 2
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 150000002739 metals Chemical class 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 230000007257 malfunction Effects 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、半導体装置に係り、更に詳しくは、半導体装
置の製造過程に於いて、該半導体装置のモールド工程に
於いて熱起電力を有する物質と共に半導体チップをモー
ルドし、パッケージングした半導体装置に関するもので
ある。
置の製造過程に於いて、該半導体装置のモールド工程に
於いて熱起電力を有する物質と共に半導体チップをモー
ルドし、パッケージングした半導体装置に関するもので
ある。
［従来の技術］
多数のＩＣ回路パターンが形成されたウェーハは、ダイ
シング（切断）工程を経てそれぞれチップ状に切断され
、切断された各半導体チップは、これをリードフレーム
のダイパッドに取り付けるダイボンド工程、半導体チッ
プの電極とリードフレームのリードとをワイヤで接続す
るワイヤーボンディング工程、半導体チップ、ワイヤ及
びリードの一部を合成樹脂等でパッケージするモールド
工程、及びパッケージの外側でリードケ切断して折曲げ
るプレス工程を経て検査工程へ送られ、各種の検査が行
なわれる。
シング（切断）工程を経てそれぞれチップ状に切断され
、切断された各半導体チップは、これをリードフレーム
のダイパッドに取り付けるダイボンド工程、半導体チッ
プの電極とリードフレームのリードとをワイヤで接続す
るワイヤーボンディング工程、半導体チップ、ワイヤ及
びリードの一部を合成樹脂等でパッケージするモールド
工程、及びパッケージの外側でリードケ切断して折曲げ
るプレス工程を経て検査工程へ送られ、各種の検査が行
なわれる。
［発明が解決しようとする課題］
第３図の様な半導体装置は、７は半導体チップ８はＡｌ
パッド、９は金ワイヤ−１０はリード、１１はモールド
樹脂である。通常上記の様な製造工程によって製造され
るのであるが、製造後この半導体装置を基板実装し、更
にこの基板を装置の各スロット部に差し込む。しかし近
年、半導体装置の大型化に伴ない実装基板全体の発熱量
が問題になってきている。つまり、半導体装置の発熱量
に比例した供給電源の電圧変動、更には半導体装置その
物の特性の変動等が確認され、装置を冷却するファンの
取り付けや、半導体装置製造時に於ける銅リードフレー
ムへの変換、更にはフィン形状の考案時、種々の発熱量
改善への試験が実施されている。しかし、それでも期待
値へは遠く及ばない。
パッド、９は金ワイヤ−１０はリード、１１はモールド
樹脂である。通常上記の様な製造工程によって製造され
るのであるが、製造後この半導体装置を基板実装し、更
にこの基板を装置の各スロット部に差し込む。しかし近
年、半導体装置の大型化に伴ない実装基板全体の発熱量
が問題になってきている。つまり、半導体装置の発熱量
に比例した供給電源の電圧変動、更には半導体装置その
物の特性の変動等が確認され、装置を冷却するファンの
取り付けや、半導体装置製造時に於ける銅リードフレー
ムへの変換、更にはフィン形状の考案時、種々の発熱量
改善への試験が実施されている。しかし、それでも期待
値へは遠く及ばない。
本発明は上記の課題を解決すべ（なされたもので、半導
体チップに熱起電力を有する物質を装着し、モールド工
程にて樹脂モールドし、半導体チップの熱変動によって
生じた電圧変動を補正し、半導体装置の誤動作を防ぐこ
とを目的とする。
体チップに熱起電力を有する物質を装着し、モールド工
程にて樹脂モールドし、半導体チップの熱変動によって
生じた電圧変動を補正し、半導体装置の誤動作を防ぐこ
とを目的とする。
［課題を解決するための手段］
本発明に係る半導体装置は、半導体装置の実使用時に於
ける熱の経時変化に比例して生じる電圧変動を補正する
ために、半導体チップの電源供給パッドとは別のパッド
部にゼーベック効果のある異種金属２本をボンディング
せしめ、該２本の先端部はしっかり接合させた後、モー
ルドした半導体装置を供給することにより発熱量により
変動した電圧を補正する様にしたものである。
ける熱の経時変化に比例して生じる電圧変動を補正する
ために、半導体チップの電源供給パッドとは別のパッド
部にゼーベック効果のある異種金属２本をボンディング
せしめ、該２本の先端部はしっかり接合させた後、モー
ルドした半導体装置を供給することにより発熱量により
変動した電圧を補正する様にしたものである。
［作用］
半導体装置その物の発熱により半導体装置の特性の変動
及び供給電圧の変動を補正する。
及び供給電圧の変動を補正する。
発熱量の最大の原因は半導体装置その物であり特にその
要素はＰＮ接合部の絶対温度に起因するそのメカニズム
は次式で現わされ、電圧と電流との比例が成立する。
要素はＰＮ接合部の絶対温度に起因するそのメカニズム
は次式で現わされ、電圧と電流との比例が成立する。
つまり、ＰＮ接合のダイオードに於いて、順電流工Ｆと
順電圧ＶＦとの間は、 工５：ＰＮ接合の飽和電流 Ｋ ：ボルッマン定数 ９ ＝電子の電荷 Ｔｊ：接合の絶対温度 ここで更に、 となって、順電流工ｒ、が一定の時、接合温度Ｔｊ は
順電圧■Ｆに比例する。よって上記理論式より実測をし
た結果、グラフ第１図に示す様にジャンクション温度の
上昇に伴ない順電圧Ｖｒ、がドロップしてい（ことが確
認できた。つまりこの電圧の低下分だけを供給しないと
半導体チップのスレンショルド電圧に異常が生じ半導体
装置が誤動作する可能性がある。そこで本発明は半導体
装置の電源部であるＡｌパッド以外のパッドに起電力を
発生させる物質を付け、電源部の電圧の補正を実施する
。先ず、詳細に説明すると第１図のグラフより、（この
グラフは１．７ｒＩｒｍ四角の半導体チップを基に周囲
温度・・・つまりＴ、と順方向電圧ｖ ｒ。
順電圧ＶＦとの間は、 工５：ＰＮ接合の飽和電流 Ｋ ：ボルッマン定数 ９ ＝電子の電荷 Ｔｊ：接合の絶対温度 ここで更に、 となって、順電流工ｒ、が一定の時、接合温度Ｔｊ は
順電圧■Ｆに比例する。よって上記理論式より実測をし
た結果、グラフ第１図に示す様にジャンクション温度の
上昇に伴ない順電圧Ｖｒ、がドロップしてい（ことが確
認できた。つまりこの電圧の低下分だけを供給しないと
半導体チップのスレンショルド電圧に異常が生じ半導体
装置が誤動作する可能性がある。そこで本発明は半導体
装置の電源部であるＡｌパッド以外のパッドに起電力を
発生させる物質を付け、電源部の電圧の補正を実施する
。先ず、詳細に説明すると第１図のグラフより、（この
グラフは１．７ｒＩｒｍ四角の半導体チップを基に周囲
温度・・・つまりＴ、と順方向電圧ｖ ｒ。
どの相関をプロットした。また、順方向電流工Ｆは２Ｍ
Ａ一定とした。） 通常、２５℃の室内で初期に使用した場合、約０、６
（Ｖ ）を示していた。これが更に経時変化が起こり半
導体チップのジャンクション温度Ｔ、が約８０℃で飽和
した場合、順方向電圧ｖＦは約０゜４８（Ｖ）となりそ
の差は０．１２ （Ｖ ）となったそこで第２図の様に
半導体チップ１にある電圧補正用のＡｌパッド２上に２
本の異種金属をボンディングする。尚、今回、１例とし
て熱起電力の大きい白金−ケイ素の金属を使用した。こ
の２本の金属の先端を３の様に接合した。更に容重／
Ｏ部の為のＡｌパッド部に金ワイヤ−４を配線した後モ
ールド工程にて樹脂封止６とリード５の切断をプレス工
程にて実施した。以上の様に出来た半導体装置を通常の
電気検査をした後、実使用の為のエージング試験を実施
した。
Ａ一定とした。） 通常、２５℃の室内で初期に使用した場合、約０、６
（Ｖ ）を示していた。これが更に経時変化が起こり半
導体チップのジャンクション温度Ｔ、が約８０℃で飽和
した場合、順方向電圧ｖＦは約０゜４８（Ｖ）となりそ
の差は０．１２ （Ｖ ）となったそこで第２図の様に
半導体チップ１にある電圧補正用のＡｌパッド２上に２
本の異種金属をボンディングする。尚、今回、１例とし
て熱起電力の大きい白金−ケイ素の金属を使用した。こ
の２本の金属の先端を３の様に接合した。更に容重／
Ｏ部の為のＡｌパッド部に金ワイヤ−４を配線した後モ
ールド工程にて樹脂封止６とリード５の切断をプレス工
程にて実施した。以上の様に出来た半導体装置を通常の
電気検査をした後、実使用の為のエージング試験を実施
した。
先ず試験方法としては、半導体チップの中にあるダイオ
ード部を探し、このダイオードに一定電流流し電圧の変
動を観察した。従来経時変化と共に電源電圧のドロップ
が認められたが今回パッケージの温度が８０℃で飽和し
ても半導体チップに取り付けた、ゼーベック効果を持つ
所の異種金属からの熱起電力（パッケージが発熱したた
め）により電源電圧を補正し一定電圧が保たれていた。
ード部を探し、このダイオードに一定電流流し電圧の変
動を観察した。従来経時変化と共に電源電圧のドロップ
が認められたが今回パッケージの温度が８０℃で飽和し
ても半導体チップに取り付けた、ゼーベック効果を持つ
所の異種金属からの熱起電力（パッケージが発熱したた
め）により電源電圧を補正し一定電圧が保たれていた。
また、半導体に於けるスレッショルド電圧の変動は−切
な（誤動作も押さえられた。
な（誤動作も押さえられた。
尚、今回、異種の金属を接合させたが、半導体チップ内
部にも設けても良い。
部にも設けても良い。
［発明の効果］
以上の発明から明らかな様に、本発明は、半導体チップ
の発熱により電源電圧の変動を押さえるためにゼーベッ
ク効果を持つ所の異種金属を半導体チップの該効果を十
分に引き出せるための能動部のあるＡＡバッドにボンデ
ィングし、モールドプレス工程により製造することによ
り電源電圧の変動を押さえられ、またスレッショルド電
圧も安定になり半導体装置の誤動作を無くすことができ
た。
の発熱により電源電圧の変動を押さえるためにゼーベッ
ク効果を持つ所の異種金属を半導体チップの該効果を十
分に引き出せるための能動部のあるＡＡバッドにボンデ
ィングし、モールドプレス工程により製造することによ
り電源電圧の変動を押さえられ、またスレッショルド電
圧も安定になり半導体装置の誤動作を無くすことができ
た。
第１図はダイオード特性に於けるＰＮジャンクション温
度と順方向電圧との関係を示す図。（順方向電流は一定
） 第２図は本発明の実施例を示す主要断面図。 第６図は従来の実施例を示す主要断面図。 １．７・・・・・・・・・半導体チップ２・・・・・・
・・・８４種金属を接合するためのＡｌパツ ド ３・・・・・・・・・ゼーベック効果を有する２種の異
種金属 ４．９・・・・・・・・・金ワイヤ− ５，１０・・・・・・リード ６．１１・・・・・・モールド樹脂 （ＡルＡ
度と順方向電圧との関係を示す図。（順方向電流は一定
） 第２図は本発明の実施例を示す主要断面図。 第６図は従来の実施例を示す主要断面図。 １．７・・・・・・・・・半導体チップ２・・・・・・
・・・８４種金属を接合するためのＡｌパツ ド ３・・・・・・・・・ゼーベック効果を有する２種の異
種金属 ４．９・・・・・・・・・金ワイヤ− ５，１０・・・・・・リード ６．１１・・・・・・モールド樹脂 （ＡルＡ
Claims (2)
- （１）半導体チップのＡｌパッド上にワイヤーボンディ
ングし、更にモールド工程にて樹脂封止する半導体装置
に於いて、該半導体装置のモールド中に熱起電力を発生
させる物質を半導体チップと共に埋め込み、更に該、熱
起電力発生用の物質は、前記半導体チップの電圧供給源
の補助電圧用としてなることを特徴とする半導体装置。 - （２）前記半導体装置の半導体チップと共に埋め込む物
質はゼーベック効果を有する異種金属を接合させ、該異
種金属から発生する起電力を半導体チップに供給用電源
の電圧低下時に補助的な電圧供給を果たすことを特徴と
する請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247555A JPH03108748A (ja) | 1989-09-22 | 1989-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247555A JPH03108748A (ja) | 1989-09-22 | 1989-09-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03108748A true JPH03108748A (ja) | 1991-05-08 |
Family
ID=17165237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1247555A Pending JPH03108748A (ja) | 1989-09-22 | 1989-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03108748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1289021A1 (en) * | 2001-08-28 | 2003-03-05 | Abb Research Ltd. | Auxiliary power supply device for a semiconductor switch device |
-
1989
- 1989-09-22 JP JP1247555A patent/JPH03108748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1289021A1 (en) * | 2001-08-28 | 2003-03-05 | Abb Research Ltd. | Auxiliary power supply device for a semiconductor switch device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8836101B2 (en) | Multi-chip semiconductor packages and assembly thereof | |
| US6376277B2 (en) | Semiconductor package | |
| US8375576B2 (en) | Method for manufacturing wafer scale heat slug system | |
| US6869811B2 (en) | Methods for transfer molding encapsulation of a semiconductor die with attached heat sink | |
| KR880008437A (ko) | 반도체 장치 및 그 제조방법과 이에 사용하는 와이어 본딩장치 | |
| JP2008153432A (ja) | 半導体装置およびその製造方法 | |
| US9368372B1 (en) | Method for manufacturing semiconductor device | |
| US20030020162A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20060209514A1 (en) | Semiconductor device and manufacturing method therefor | |
| JPH04152664A (ja) | 半導体装置 | |
| US8912664B1 (en) | Leadless multi-chip module structure | |
| US3581387A (en) | Method of making strip mounted semiconductor device | |
| JPH03108748A (ja) | 半導体装置 | |
| JPH04236434A (ja) | 半導体装置 | |
| KR100799562B1 (ko) | 반도체 전력 모듈 및 그 제조방법 | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| JP2660732B2 (ja) | 半導体装置 | |
| US11631627B2 (en) | Method of manufacturing semiconductor having double-sided substrate | |
| JP2001135783A (ja) | 半導体装置 | |
| TW449892B (en) | Package for enclosing thicker semiconductor device | |
| JP2682586B2 (ja) | 半導体装置 | |
| JP2003078101A (ja) | 半導体装置とそれに用いられるリードフレームとその製造方法 | |
| JPH06349983A (ja) | 半導体装置の製造方法 | |
| JPH02146751A (ja) | 半導体装置 | |
| Tsai et al. | Implementing ASIC/memory integration by system-on-package |