JP2002111041A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002111041A JP2002111041A JP2000294329A JP2000294329A JP2002111041A JP 2002111041 A JP2002111041 A JP 2002111041A JP 2000294329 A JP2000294329 A JP 2000294329A JP 2000294329 A JP2000294329 A JP 2000294329A JP 2002111041 A JP2002111041 A JP 2002111041A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- light receiving
- receiving element
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Thin Film Transistor (AREA)
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 長時間連続使用でき、かつ、外部電源を不要
とする半導体装置を実現する。 【解決手段】 入力光に応じた電力を出力する受光素子
と、前記受光素子から出力される電力によって動作する
半導体素子とを半導体装置に設ける。受光素子から半導
体装置に電力を供給することにより、長時間連続使用で
き、かつ、電池交換も不要になる。また、受光素子と半
導体素子とを、半導体基板中に設けられた埋め込み絶縁
膜に対して互いに異なる主面に形成することにより、両
素子は正常に動作することができる。さらに、半導体素
子を完全空乏型とすることにより、太陽電池の起電力で
も高速動作する半導体装置を得ることができる。
とする半導体装置を実現する。 【解決手段】 入力光に応じた電力を出力する受光素子
と、前記受光素子から出力される電力によって動作する
半導体素子とを半導体装置に設ける。受光素子から半導
体装置に電力を供給することにより、長時間連続使用で
き、かつ、電池交換も不要になる。また、受光素子と半
導体素子とを、半導体基板中に設けられた埋め込み絶縁
膜に対して互いに異なる主面に形成することにより、両
素子は正常に動作することができる。さらに、半導体素
子を完全空乏型とすることにより、太陽電池の起電力で
も高速動作する半導体装置を得ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に半導体装置への電力供給に関す
る。
製造方法に関し、特に半導体装置への電力供給に関す
る。
【０００２】
【従来の技術】一般に、半導体装置を動作させるための
電力は、外部に設けられた電源から供給されている。近
年、携帯型装置等には、一次電池や二次電池を電源とす
るものが多い。このため、それに搭載する半導体装置
は、低電源電圧によって動作できるようにしたり、消費
電力を抑える等の工夫がなされている。
電力は、外部に設けられた電源から供給されている。近
年、携帯型装置等には、一次電池や二次電池を電源とす
るものが多い。このため、それに搭載する半導体装置
は、低電源電圧によって動作できるようにしたり、消費
電力を抑える等の工夫がなされている。
【０００３】
【発明が解決しようとする課題】上述した半導体装置を
搭載する携帯型装置等においては、一次電池や二次電池
を電源としているため、長時間連続の使用が難しいとい
う欠点がある。また、一次電池や二次電池には寿命があ
り、これらを交換しなければ装置を継続的に使用できな
いという欠点がある。
搭載する携帯型装置等においては、一次電池や二次電池
を電源としているため、長時間連続の使用が難しいとい
う欠点がある。また、一次電池や二次電池には寿命があ
り、これらを交換しなければ装置を継続的に使用できな
いという欠点がある。
【０００４】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は長時間連続使
用でき、かつ、電池交換も不要な半導体装置及びその製
造方法を提供することである。
るためになされたものであり、その目的は長時間連続使
用でき、かつ、電池交換も不要な半導体装置及びその製
造方法を提供することである。
【０００５】
【課題を解決するための手段】本発明による半導体装置
は、絶縁層と、前記絶縁層の第１の主面の上方に形成さ
れた受光素子と、前記絶縁層の第２の主面の上方に形成
された半導体素子とを含む半導体装置であって、前記受
光素子によって得られた電力を前記半導体素子に供給す
ることを特徴とする。この場合、半導体装置は、半導体
基板中に埋め込み絶縁膜を有するＳＯＩ（ｓｉｌｉｃｏ
ｎ ｏｎ ｉｎｓｕｌａｔｏｒ）構造になっていること
を特徴とする。
は、絶縁層と、前記絶縁層の第１の主面の上方に形成さ
れた受光素子と、前記絶縁層の第２の主面の上方に形成
された半導体素子とを含む半導体装置であって、前記受
光素子によって得られた電力を前記半導体素子に供給す
ることを特徴とする。この場合、半導体装置は、半導体
基板中に埋め込み絶縁膜を有するＳＯＩ（ｓｉｌｉｃｏ
ｎ ｏｎ ｉｎｓｕｌａｔｏｒ）構造になっていること
を特徴とする。
【０００６】また、前記半導体素子は、ＭＯＳトランジ
スタを含むことを特徴とする。そして、前記半導体素子
は、完全空乏型絶縁ゲートトランジスタを含むことを特
徴とする。
スタを含むことを特徴とする。そして、前記半導体素子
は、完全空乏型絶縁ゲートトランジスタを含むことを特
徴とする。
【０００７】さらに、前記受光素子は、Ｐ型半導体領域
と低不純物濃度半導体領域と、Ｎ型半導体領域との接合
によって形成されるＰＩＮ接合型フォトダイオードであ
るか、Ｐ型半導体領域とＮ型半導体領域との接合によっ
て形成されるＰＮ接合型フォトダイオードであるか、金
属薄膜と半導体領域との接合によって形成されるショッ
トキーダイオードであることを特徴とする。なお、前記
受光素子は、非晶質半導体膜表面に形成されることを特
徴とする。
と低不純物濃度半導体領域と、Ｎ型半導体領域との接合
によって形成されるＰＩＮ接合型フォトダイオードであ
るか、Ｐ型半導体領域とＮ型半導体領域との接合によっ
て形成されるＰＮ接合型フォトダイオードであるか、金
属薄膜と半導体領域との接合によって形成されるショッ
トキーダイオードであることを特徴とする。なお、前記
受光素子は、非晶質半導体膜表面に形成されることを特
徴とする。
【０００８】本発明による半導体装置の製造方法は、絶
縁層の第１の主面の上方に半導体素子を形成する工程
と、前記絶縁層の第２の主面の上方に受光素子を形成す
る工程とを含むことを特徴とする。半導体基板中に埋め
込み絶縁膜を有するＳＯＩ基板を用い、該基板に前記半
導体素子及び前記受光素子を形成しても良い。前記受光
素子を形成する工程においては、ＣＭＰ（ｃｈｅｍｉｃ
ａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法
による表面処理を施すことを特徴とする。また、前記Ｃ
ＭＰ法による表面処理を施した後、前記表面処理を施し
た表面上に半導体層を形成し、前記半導体層を受光部と
する受光素子を形成する工程を更に含んでも良い。な
お、前記半導体層は非晶質であることを特徴とする。
縁層の第１の主面の上方に半導体素子を形成する工程
と、前記絶縁層の第２の主面の上方に受光素子を形成す
る工程とを含むことを特徴とする。半導体基板中に埋め
込み絶縁膜を有するＳＯＩ基板を用い、該基板に前記半
導体素子及び前記受光素子を形成しても良い。前記受光
素子を形成する工程においては、ＣＭＰ（ｃｈｅｍｉｃ
ａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法
による表面処理を施すことを特徴とする。また、前記Ｃ
ＭＰ法による表面処理を施した後、前記表面処理を施し
た表面上に半導体層を形成し、前記半導体層を受光部と
する受光素子を形成する工程を更に含んでも良い。な
お、前記半導体層は非晶質であることを特徴とする。
【０００９】要するに、受光素子から半導体装置に電力
を供給することにより、長時間連続使用でき、かつ、電
池交換も不要になるのである。また、受光素子と半導体
素子とを、基板の互いに異なる主面（第１の主面及び第
２の主面）に形成することにより、受光素子側に容易に
光を当てることができる。さらに、半導体素子を完全空
乏型絶縁ゲートトランジスタとすることにより、低しき
い値化及びしきい値近傍のスロープ値（立上り）を急峻
にすることが可能となる。これにより、太陽電池の起電
力であっても高速なおかつ低消費電力の半導体装置を得
ることができる。
を供給することにより、長時間連続使用でき、かつ、電
池交換も不要になるのである。また、受光素子と半導体
素子とを、基板の互いに異なる主面（第１の主面及び第
２の主面）に形成することにより、受光素子側に容易に
光を当てることができる。さらに、半導体素子を完全空
乏型絶縁ゲートトランジスタとすることにより、低しき
い値化及びしきい値近傍のスロープ値（立上り）を急峻
にすることが可能となる。これにより、太陽電池の起電
力であっても高速なおかつ低消費電力の半導体装置を得
ることができる。
【００１０】
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。なお、以下の説明において
参照する各図では、他の図と同等部分は同一符号によっ
て示されている。
施の形態について説明する。なお、以下の説明において
参照する各図では、他の図と同等部分は同一符号によっ
て示されている。
【００１１】図１は本発明による半導体装置の実施の一
形態を示す構成図である。同図に示されているように、
本実施形態による半導体装置１は、シリコン（Ｓｉ）基
板１０と、このシリコン基板１０上に形成された絶縁層
１１と、ゲート並びにソース及びドレイン領域からなる
複数のデバイス層１２と、複数のデバイス層１２の各々
を電気的に分離するための分離層１４と、絶縁膜１５と
を含んで構成されている。
形態を示す構成図である。同図に示されているように、
本実施形態による半導体装置１は、シリコン（Ｓｉ）基
板１０と、このシリコン基板１０上に形成された絶縁層
１１と、ゲート並びにソース及びドレイン領域からなる
複数のデバイス層１２と、複数のデバイス層１２の各々
を電気的に分離するための分離層１４と、絶縁膜１５と
を含んで構成されている。
【００１２】ここで、絶縁層１１は、埋め込み酸化膜層
であり、シリコン酸化膜（ＳｉＯ2）によって構成され
ている。このように絶縁層１１の上にデバイス層１２が
形成されているので、周知のＳＯＩ（ｓｉｌｉｃｏｎ
ｏｎ ｉｎｓｕｌａｔｏｒ）構造をなしている。
であり、シリコン酸化膜（ＳｉＯ2）によって構成され
ている。このように絶縁層１１の上にデバイス層１２が
形成されているので、周知のＳＯＩ（ｓｉｌｉｃｏｎ
ｏｎ ｉｎｓｕｌａｔｏｒ）構造をなしている。
【００１３】また、半導体装置１のシリコン基板１０の
裏面側には受光素子１３が形成されている。この受光素
子１３は、Ｐ+領域１３ｂと、その表面に形成された反
射防止膜（ＡＲ膜）１３ｃと、電極１３ａとを含んで構
成されている。なお、１６はシリコン酸化膜（Ｓｉ
Ｏ2）である。
裏面側には受光素子１３が形成されている。この受光素
子１３は、Ｐ+領域１３ｂと、その表面に形成された反
射防止膜（ＡＲ膜）１３ｃと、電極１３ａとを含んで構
成されている。なお、１６はシリコン酸化膜（Ｓｉ
Ｏ2）である。
【００１４】このように、基板の表面と裏面、すなわち
基板の互いに異なる主面（第１の主面及び第２の主面）
に、太陽電池と半導体素子とを形成しているので、両素
子は互いに影響を受けることなく動作することができ
る。
基板の互いに異なる主面（第１の主面及び第２の主面）
に、太陽電池と半導体素子とを形成しているので、両素
子は互いに影響を受けることなく動作することができ
る。
【００１５】この場合、ＭＯＳトランジスタ等の半導体
素子が形成される層と、シリコン基板とが絶縁されてい
るため、裏面に太陽電池等の受光素子を形成しても問題
ない。しかも、急峻なスロープ値を有する完全空乏型デ
バイスを絶縁層上に形成すれば、太陽電池の起電力であ
る０．５Ｖでも高速動作することができる。
素子が形成される層と、シリコン基板とが絶縁されてい
るため、裏面に太陽電池等の受光素子を形成しても問題
ない。しかも、急峻なスロープ値を有する完全空乏型デ
バイスを絶縁層上に形成すれば、太陽電池の起電力であ
る０．５Ｖでも高速動作することができる。
【００１６】このように、裏面に形成された太陽電池の
起電力により、半導体装置が動作する。裏面の太陽電池
によって発生する電力をデバイスに供給するため、例え
ば図２に示されているように端子等を接続する。すなわ
ち、上述したように、絶縁層上にデバイスを作成し、そ
の後裏面に受光素子を作成する。そして、デバイス側を
下側にした状態で、半導体装置１を端子２に対してバン
プ実装する。最後に、太陽電池の電極１３ａとデバイス
の電源ラインに接続されている端子とをボンディングワ
イヤ３で接続する。このボンディングワイヤ３を介して
太陽電池からデバイスに電力を供給するのである。な
お、図２においては、デバイス側の作図が省略されてい
る。
起電力により、半導体装置が動作する。裏面の太陽電池
によって発生する電力をデバイスに供給するため、例え
ば図２に示されているように端子等を接続する。すなわ
ち、上述したように、絶縁層上にデバイスを作成し、そ
の後裏面に受光素子を作成する。そして、デバイス側を
下側にした状態で、半導体装置１を端子２に対してバン
プ実装する。最後に、太陽電池の電極１３ａとデバイス
の電源ラインに接続されている端子とをボンディングワ
イヤ３で接続する。このボンディングワイヤ３を介して
太陽電池からデバイスに電力を供給するのである。な
お、図２においては、デバイス側の作図が省略されてい
る。
【００１７】次に、図１に示されている半導体装置の製
造方法の一例について図３を参照して説明する。同図に
は、図１の半導体装置の製造方法の一例を示す工程が示
されている。同図に示されている製造方法では、最初に
絶縁基板の一主面上に半導体素子を形成し、その後その
絶縁基板の他の主面上に入力光に応じた電力を出力して
半導体素子に電力を供給する受光素子を形成している。
以下、より具体的に説明する。
造方法の一例について図３を参照して説明する。同図に
は、図１の半導体装置の製造方法の一例を示す工程が示
されている。同図に示されている製造方法では、最初に
絶縁基板の一主面上に半導体素子を形成し、その後その
絶縁基板の他の主面上に入力光に応じた電力を出力して
半導体素子に電力を供給する受光素子を形成している。
以下、より具体的に説明する。
【００１８】同図（ａ）に示されているように、まず、
ｎ-形シリコンウエハ中に１００〜４００ｎｍ程度の埋
め込み酸化膜層（ｂｕｒｉｅｄ ｏｘｉｄｅ ｌａｙｅ
ｒ）が形成されているＳＯＩウエハ基板を用意する。こ
のＳＯＩウエハ基板上に、同図（ｂ）に示されているよ
うに、通常のバルクＣＭＯＳプロセスを用いてＭＯＳＦ
ＥＴからなるデバイス層１２を作成する。デバイス側の
プロセスが終了した後、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍ
ｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）技術を用い
て裏面側を研磨し、単結晶シリコン層を露出させる。そ
して、同図（ｃ）に示されているように、その裏面側よ
りリン（Ｐ+）をイオン注入し、熱拡散によりｎ+領域を
形成する。
ｎ-形シリコンウエハ中に１００〜４００ｎｍ程度の埋
め込み酸化膜層（ｂｕｒｉｅｄ ｏｘｉｄｅ ｌａｙｅ
ｒ）が形成されているＳＯＩウエハ基板を用意する。こ
のＳＯＩウエハ基板上に、同図（ｂ）に示されているよ
うに、通常のバルクＣＭＯＳプロセスを用いてＭＯＳＦ
ＥＴからなるデバイス層１２を作成する。デバイス側の
プロセスが終了した後、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍ
ｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）技術を用い
て裏面側を研磨し、単結晶シリコン層を露出させる。そ
して、同図（ｃ）に示されているように、その裏面側よ
りリン（Ｐ+）をイオン注入し、熱拡散によりｎ+領域を
形成する。
【００１９】次に、同図（ｄ）に示されているように、
裏面表面を酸化させてレジスト１７にてパターニングし
た後に酸化膜１６をドライエッチングにて除去し、露出
した単結晶シリコン中にボロン（Ｂ+）を注入する。再
び熱拡散によりｐ+領域を形成した後に、リング状のア
ノード（ａｎｏｄｅ）電極と、ｎ+領域の電位を取り出
すカソード（ｃａｔｈｏｄｅ）電極とを形成する。なお
同図中の１８はｎ+領域である。最後に、同図（ｅ）に
示されているように、単結晶シリコン表面に反射防止用
のＡＲ（ａｎｔｉ ｒｅｆｌｅｃｔｉｏｎ）膜を形成す
る。なお、同図中の１３ａはアノード電極、１３ｄはカ
ソード電極である。
裏面表面を酸化させてレジスト１７にてパターニングし
た後に酸化膜１６をドライエッチングにて除去し、露出
した単結晶シリコン中にボロン（Ｂ+）を注入する。再
び熱拡散によりｐ+領域を形成した後に、リング状のア
ノード（ａｎｏｄｅ）電極と、ｎ+領域の電位を取り出
すカソード（ｃａｔｈｏｄｅ）電極とを形成する。なお
同図中の１８はｎ+領域である。最後に、同図（ｅ）に
示されているように、単結晶シリコン表面に反射防止用
のＡＲ（ａｎｔｉ ｒｅｆｌｅｃｔｉｏｎ）膜を形成す
る。なお、同図中の１３ａはアノード電極、１３ｄはカ
ソード電極である。
【００２０】以上は、Ｐ型半導体領域とＮ型半導体領域
（ｎ-、ｎ+）との接合によって形成されるＰＩＮ接合型
フォトダイオードの作成方法である。この他に同図
（ｆ）に示されているように、金属−半導体接合時にで
きるショットキーバリアを利用しても良い。すなわち、
同図においては、金属薄膜１９が設けられているため、
金属薄膜と半導体領域との接合によってショットキーダ
イオードが構成されている。
（ｎ-、ｎ+）との接合によって形成されるＰＩＮ接合型
フォトダイオードの作成方法である。この他に同図
（ｆ）に示されているように、金属−半導体接合時にで
きるショットキーバリアを利用しても良い。すなわち、
同図においては、金属薄膜１９が設けられているため、
金属薄膜と半導体領域との接合によってショットキーダ
イオードが構成されている。
【００２１】なお、以上の受光素子の他、電力を供給で
きるその他の受光素子を用いても同様の効果が得られる
ことは明らかである。例えば、Ｐ型半導体領域とＮ型半
導体領域との接合によって形成されるＰＮ接合型フォト
ダイオード等を用いることができる。このように、受光
素子から半導体素子に電力を供給することにより、半導
体装置を長時間連続使用でき、かつ、電池交換の必要も
なくなる。このため、本発明の半導体装置は、特に携帯
機器に搭載するのに適している。
きるその他の受光素子を用いても同様の効果が得られる
ことは明らかである。例えば、Ｐ型半導体領域とＮ型半
導体領域との接合によって形成されるＰＮ接合型フォト
ダイオード等を用いることができる。このように、受光
素子から半導体素子に電力を供給することにより、半導
体装置を長時間連続使用でき、かつ、電池交換の必要も
なくなる。このため、本発明の半導体装置は、特に携帯
機器に搭載するのに適している。
【００２２】また、以上の説明においては、絶縁層に酸
化シリコン層を採用しているが、これに限らずサファイ
ア（ｓａｐｐｈｉｒｅ）やその他各種の絶縁材料の両面
に半導体膜を形成した基板を用いることができる。
化シリコン層を採用しているが、これに限らずサファイ
ア（ｓａｐｐｈｉｒｅ）やその他各種の絶縁材料の両面
に半導体膜を形成した基板を用いることができる。
【００２３】さらに、以上の説明においては、単結晶シ
リコン層に半導体素子を形成しているが、非晶質シリコ
ン層を用いても良いことは明らかである。
リコン層に半導体素子を形成しているが、非晶質シリコ
ン層を用いても良いことは明らかである。
【００２４】請求項の記載に関し、本発明は更に以下の
態様を採り得る。
態様を採り得る。
【００２５】（１）請求項１〜４のいずれかに記載の半
導体装置において、前記受光素子は、太陽電池であるこ
とを特徴とする半導体装置。
導体装置において、前記受光素子は、太陽電池であるこ
とを特徴とする半導体装置。
【００２６】（２）請求項１〜４のいずれかに記載の半
導体装置において、前記受光素子から出力される電力を
前記半導体素子に伝達するためのワイヤを更に含むこと
を特徴とする半導体装置。
導体装置において、前記受光素子から出力される電力を
前記半導体素子に伝達するためのワイヤを更に含むこと
を特徴とする半導体装置。
【００２７】（３）請求項１〜４のいずれかに記載の半
導体装置において、前記半導体素子は、シリコンを用い
て前記絶縁層上に形成され、前記シリコン及び前記絶縁
層がＳＯＩ構造になっていることを特徴とする半導体装
置。
導体装置において、前記半導体素子は、シリコンを用い
て前記絶縁層上に形成され、前記シリコン及び前記絶縁
層がＳＯＩ構造になっていることを特徴とする半導体装
置。
【００２８】（４）請求項９〜１３のいずれかに記載の
半導体装置の製造方法において、前記絶縁膜は、ＳＯＩ
基板中に設けられた埋め込み絶縁層であることを特徴と
する半導体装置の製造方法。
半導体装置の製造方法において、前記絶縁膜は、ＳＯＩ
基板中に設けられた埋め込み絶縁層であることを特徴と
する半導体装置の製造方法。
【００２９】（５）絶縁基板の一主面上に半導体素子を
形成するステップと、前記絶縁基板の他の主面上に入力
光に応じた電力を出力して前記半導体素子に電力を供給
する受光素子を形成するステップとを含むことを特徴と
する半導体装置の製造方法。
形成するステップと、前記絶縁基板の他の主面上に入力
光に応じた電力を出力して前記半導体素子に電力を供給
する受光素子を形成するステップとを含むことを特徴と
する半導体装置の製造方法。
【００３０】
【発明の効果】以上説明したように本発明は、受光素子
による電力を半導体素子に供給することにより、他の電
源を用意することなく、しかも自然エネルギーを利用し
て半導体装置を長時間連続使用でき、かつ、電池交換の
必要もなくなるという効果がある。
による電力を半導体素子に供給することにより、他の電
源を用意することなく、しかも自然エネルギーを利用し
て半導体装置を長時間連続使用でき、かつ、電池交換の
必要もなくなるという効果がある。
【図１】本発明による半導体装置の実施の一形態を示す
構成図である。
構成図である。
【図２】図１の半導体装置に対する端子等の接続例を示
す図である。
す図である。
【図３】図１の半導体装置の製造方法の一例を示す工程
図である。
図である。
１ 半導体装置 ２ 端子 ３ ボンディングワイヤ １０ シリコン基板 １１ 絶縁層 １２ デバイス層 １３ 受光素子 １４ 分離層 １５ 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/108 Ｈ０１Ｌ 31/10 Ｃ
Claims (13)
- 【請求項１】 絶縁層と、前記絶縁層の第１の主面の上
方に形成された受光素子と、前記絶縁層の第２の主面の
上方に形成された半導体素子とを含む半導体装置であっ
て、前記受光素子によって得られた電力を前記半導体素
子に供給することを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置は、半導体
基板中に埋め込み絶縁膜を有するＳＯＩ（ｓｉｌｉｃｏ
ｎ ｏｎ ｉｎｓｕｌａｔｏｒ）構造になっていること
を特徴とする半導体装置。 - 【請求項３】 請求項１又は２に記載の半導体装置にお
いて、前記半導体素子は、ＭＯＳトランジスタを含むこ
とを特徴とする半導体装置。 - 【請求項４】 請求項１〜３のいずれかに記載の半導体
装置において、前記半導体素子は、完全空乏型絶縁ゲー
トトランジスタを含むことを特徴とする半導体装置。 - 【請求項５】 請求項１〜４のいずれかに記載の半導体
装置において、前記受光素子は、Ｐ型半導体領域と低不
純物濃度半導体領域と、Ｎ型半導体領域との接合によっ
て形成されるＰＩＮ接合型フォトダイオードであること
を特徴とする半導体装置。 - 【請求項６】 請求項１〜４のいずれかに記載の半導体
装置において、前記受光素子は、Ｐ型半導体領域とＮ型
半導体領域との接合によって形成されるＰＮ接合型フォ
トダイオードであることを特徴とする半導体装置。 - 【請求項７】 請求項１〜４のいずれかに記載の半導体
装置において、前記受光素子は、金属薄膜と半導体領域
との接合によって形成されるショットキーダイオードで
あることを特徴とする半導体装置。 - 【請求項８】 請求項１、２、５、６及び７のいずれか
に記載の半導体装置において、前記受光素子は、非晶質
半導体膜表面に形成されることを特徴とする半導体装
置。 - 【請求項９】 絶縁層の第１の主面の上方に半導体素子
を形成する工程と、前記絶縁層の第２の主面の上方に受
光素子を形成する工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項１０】 請求項９に記載の半導体装置の製造方
法において、半導体基板中に埋め込み絶縁膜を有するＳ
ＯＩ基板を用い、該基板に前記半導体素子及び前記受光
素子を形成したことを特徴とする半導体装置の製造方
法。 - 【請求項１１】 請求項９又は１０に記載の半導体装置
の製造方法において、前記受光素子を形成する工程にお
いては、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃ
ａｌ ｐｏｌｉｓｈｉｎｇ）法による表面処理を施すこ
とを特徴とする半導体装置の製造方法。 - 【請求項１２】 請求項１１に記載の半導体装置の製造
方法において、前記ＣＭＰ法による表面処理を施した
後、前記表面処理を施した表面上に半導体層を形成し、
前記半導体層を受光部とする受光素子を形成する工程を
更に含むことを特徴とする半導体装置の製造方法。 - 【請求項１３】 請求項１２に記載の半導体装置の製造
方法において、前記半導体層は非晶質であることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294329A JP2002111041A (ja) | 2000-09-27 | 2000-09-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294329A JP2002111041A (ja) | 2000-09-27 | 2000-09-27 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002111041A true JP2002111041A (ja) | 2002-04-12 |
Family
ID=18776960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000294329A Pending JP2002111041A (ja) | 2000-09-27 | 2000-09-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002111041A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007975A (ja) * | 2001-06-27 | 2003-01-10 | Sony Corp | 半導体装置およびその製造方法 |
| JP2015146453A (ja) * | 2010-12-22 | 2015-08-13 | アナログ ディヴァイスィズ インク | 垂直集積システム |
| US9871373B2 (en) | 2015-03-27 | 2018-01-16 | Analog Devices Global | Electrical overstress recording and/or harvesting |
| US10338132B2 (en) | 2016-04-19 | 2019-07-02 | Analog Devices Global | Wear-out monitor device |
| US10365322B2 (en) | 2016-04-19 | 2019-07-30 | Analog Devices Global | Wear-out monitor device |
| US10557881B2 (en) | 2015-03-27 | 2020-02-11 | Analog Devices Global | Electrical overstress reporting |
| US10730743B2 (en) | 2017-11-06 | 2020-08-04 | Analog Devices Global Unlimited Company | Gas sensor packages |
| US11024525B2 (en) | 2017-06-12 | 2021-06-01 | Analog Devices International Unlimited Company | Diffusion temperature shock monitor |
| US11587839B2 (en) | 2019-06-27 | 2023-02-21 | Analog Devices, Inc. | Device with chemical reaction chamber |
-
2000
- 2000-09-27 JP JP2000294329A patent/JP2002111041A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007975A (ja) * | 2001-06-27 | 2003-01-10 | Sony Corp | 半導体装置およびその製造方法 |
| JP2015146453A (ja) * | 2010-12-22 | 2015-08-13 | アナログ ディヴァイスィズ インク | 垂直集積システム |
| US9267915B2 (en) | 2010-12-22 | 2016-02-23 | Analog Devices, Inc. | Vertically integrated systems |
| US9513246B2 (en) | 2010-12-22 | 2016-12-06 | Analog Devices, Inc. | Vertically integrated systems |
| US11193967B2 (en) | 2015-03-27 | 2021-12-07 | Analog Devices Global | Storing charge associated with electrical overstress |
| US9871373B2 (en) | 2015-03-27 | 2018-01-16 | Analog Devices Global | Electrical overstress recording and/or harvesting |
| US11644497B2 (en) | 2015-03-27 | 2023-05-09 | Analog Devices International Unlimited Company | Charge storage with electrical overstress protection |
| US10557881B2 (en) | 2015-03-27 | 2020-02-11 | Analog Devices Global | Electrical overstress reporting |
| US11269006B2 (en) | 2016-04-19 | 2022-03-08 | Analog Devices International Unlimited Company | Exposure monitor device |
| US10794950B2 (en) | 2016-04-19 | 2020-10-06 | Analog Devices Global | Wear-out monitor device |
| US10365322B2 (en) | 2016-04-19 | 2019-07-30 | Analog Devices Global | Wear-out monitor device |
| US10338132B2 (en) | 2016-04-19 | 2019-07-02 | Analog Devices Global | Wear-out monitor device |
| US11686763B2 (en) | 2016-04-19 | 2023-06-27 | Analog Devices International Unlimited Company | Exposure monitor device |
| US11988708B2 (en) | 2016-04-19 | 2024-05-21 | Analog Devices International Unlimited Company | Exposure monitor device |
| US11024525B2 (en) | 2017-06-12 | 2021-06-01 | Analog Devices International Unlimited Company | Diffusion temperature shock monitor |
| US10730743B2 (en) | 2017-11-06 | 2020-08-04 | Analog Devices Global Unlimited Company | Gas sensor packages |
| US11587839B2 (en) | 2019-06-27 | 2023-02-21 | Analog Devices, Inc. | Device with chemical reaction chamber |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9570485B2 (en) | Solar-powered energy-autonomous silicon-on-insulator device | |
| JP2974211B2 (ja) | Ｓｏｉ半導体デバイス | |
| US8957488B2 (en) | Self powering application specific integrated circuit | |
| US8344468B2 (en) | Photovoltaic device with lateral P-I-N light-sensitive diodes | |
| JP2000294757A (ja) | 半導体集積回路装置の製造方法 | |
| US20050133081A1 (en) | Photo voltaic solar cells integrated with mosfet | |
| JP2002111041A (ja) | 半導体装置及びその製造方法 | |
| US7317242B2 (en) | Semiconductor device including p-type silicon layer including implanted germanium | |
| US8828781B1 (en) | Method for producing photovoltaic device isolated by porous silicon | |
| EP4135038A1 (en) | Semiconductor image sensor | |
| JP2006032564A (ja) | Ｍｏｓ電界効果トランジスタ型量子ドット発光素子および受光素子、これらを利用した光電子集積チップおよびデータ処理装置 | |
| JP3864430B2 (ja) | 半導体装置の製造方法 | |
| JPH10303385A (ja) | Ｓｉｍｏｘまたは貼り合わせｓｏｉ基板上に作成したハイブリッド素子及びその製造方法 | |
| US20140264500A1 (en) | Photovoltaic Device Formed On Porous Silicon Isolation | |
| JPH0348658B2 (ja) | ||
| JP4424277B2 (ja) | 半導体装置及び接合ウエハ | |
| JP5051293B2 (ja) | 半導体基板の製造方法 | |
| JP3838156B2 (ja) | 半導体集積回路装置 | |
| KR100264877B1 (ko) | Soi형 소자 분리 영역을 가지는 반도체 장치의 제조 방법 | |
| JPH11317526A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2004247647A (ja) | フォトダイオードおよびイメージセンサ | |
| JPS6089957A (ja) | 相補形半導体装置 | |
| JP2009170880A (ja) | 半導体装置の製造方法 | |
| JPH10335678A (ja) | ダイオード | |
| JP2009218413A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |