CN103219375A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103219375A
CN103219375A CN201310073522XA CN201310073522A CN103219375A CN 103219375 A CN103219375 A CN 103219375A CN 201310073522X A CN201310073522X A CN 201310073522XA CN 201310073522 A CN201310073522 A CN 201310073522A CN 103219375 A CN103219375 A CN 103219375A
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
semiconductor device
semiconductor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310073522XA
Other languages
English (en)
Inventor
森田竜夫
柳原学
石田秀俊
上本康裕
上野弘明
田中毅
上田大助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103219375A publication Critical patent/CN103219375A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate

Abstract

本发明公开了一种半导体装置及其驱动方法。该半导体装置包括：形成在衬底(11)上、具有沟道区域的半导体层叠层体(13)，在半导体层叠层体(13)上相互有间隔地形成的第一电极(16A)和第二电极(16B)，形成在第一电极(16A)和第二电极(16B)之间的第一栅电极(18A)，以及形成在第一栅电极(18A)和第二电极(16B)之间的第二栅电极(18B)。在半导体层叠层体(13)和第一栅电极(18A)之间形成有具有p型导电性的第一控制层(19A)。

Description

半导体装置
本申请是申请号：200780038121.3，申请日：2007.11.20，发明名称：“半导体装置及其驱动方法”的申请的分案申请(申请号：201010273937.8，申请日：2007.11.20，发明名称：“半导体装置及其驱动方法”)的分案申请。 
技术领域
本发明涉及一种半导体装置，特别涉及一种用于功率控制的双向开关动作的半导体装置及其驱动方法。 
背景技术
近年来，利用了氮化镓(GaN)等的氮化物半导体的场效应晶体管(Field Effect Transistor：FET)作为功率开关装置，对它的研究开发工作非常火热。因为氮化镓能够与氮化铝、氮化铟形成各种各样的混晶，所以与砷化镓(GaAs)等砷系半导体一样，氮化物半导体能够形成异质结。结果是，能够将它应用到利用了异质结而制成的异质结场效应型晶体管(HFET)中。 
为确保出现故障时机器设备的安全，就强烈地要求如今在功率电子学领域中所使用的装置大部分是常关型(normally off)的。但是，氮化物半导体，即使不掺杂，在异质结界面也会由于自发极化、压电极化等而产生高浓度的载流子。因此，在使用氮化物半导体制造FET的情况下，容易成为耗尽型(常开型)，而难以得到增强型(常关型)特性(参考例如专利文献1)。 
已知以下几种结构是作为利用了氮化物半导体的常关型FET的结构，例如，单纯地使成为AlGaN/GaN异质结的障碍层的AlGaN层的膜厚或Al组分比减少的结构、在栅极部设置凹部来让阈值电压朝着正向位移的结构、在蓝宝石衬底的(10-12)面上制作FET而 在氮化物半导体的结晶成长方向上不产生极化电场的结构等。 
有人提出了在栅极部形成p型GaN层的结型场效应型晶体管(JFET：Junction Field Effect Transitor)(参考例如专利文献2)。JFET中将内建电势比肖特基结还大的pn结用作栅极。这样一来，便能够使栅极上升电压增大，即使施加正的栅极电压也能够将栅极漏电流抑制在很小的值上，这是有利之处。 
在功率电子学领域，要求的是能够控制双向的电流的双向开关，有人提出使用了GaN半导体的双向开关(专利文献3)。 
专利文献1：日本公开专利公报特开2004-273486号公报 
专利文献2：日本公开专利公报特开2003-228320号公报 
专利文献3：美国专利申请公开2005/0189561号说明书 
发明内容
但是，若想利用所述现有的使用了氮化物半导体的常关型FET，实现进行功率控制等时所需要的双向开关动作，则会出现以下问题。这里所说的双向开关动作是，至少在一个方向上能够让电流流动，而且能够将双向的电流切断的开关动作。 
首先，因为现有的FET相对负偏压的击穿电压(反向击穿电压)很小，所以若不将多个元件组合起来，便无法实现让电流导通、或将电流切断的双向开关主体，这是问题。而且，在使其作为双向开关动作的情况下，从外部机器设备进行的控制变得复杂起来。也很难在四个象限进行控制、使其作为二极管工作亦即作为逆向阻止开关工作。 
现有的常关型FET能够施加在栅电极上的电压的容许范围很窄。因此，不能够施加高于1V左右的栅极电压，也就可能由于噪音而产生误动作。 
本发明正是为解决上述问题而研究开发出来的，其目的在于：实现具有优良的反向击穿电压特性、仅由一个元件成为双向开关主体且能够施加高的栅极电压的半导体装置。 
具体而言，本发明所涉及的半导体装置，包括：半导体层叠层 体，形成在衬底上、具有沟道区域，第一电极与第二电极，相互间有间隔地形成在半导体层叠层体上，第一栅电极与第二栅电极，该第一栅电极形成在第一电极与第二电极之间，该第二栅电极形成在该第一栅电极和第二电极之间，以及第一控制层，形成在半导体层叠层体与第一栅电极之间、具有p型导电性。 
本发明的半导体装置包括具有p型导电性的第一控制层。因此，通过从第一栅电极对沟道区域施加正向的偏压，便能够将空穴注入沟道区域内。因为注入到沟道区域内的空穴发挥施主离子一样的作用，所以能够在沟道区域内对载流子浓度进行调制。结果是，能够实现工作电流很大的常闭型氮化物半导体晶体管。 
在本发明的半导体装置中，可以具有：通过以第一电极的电位为基准将正电压施加在第一栅电极上，空穴便被注入沟道区域的动作模式。 
在本发明的半导体装置中，第一栅电极的阈值电压和第二栅电极的阈值电压可以相互不同。 
在本发明的半导体装置中，第二栅电极与半导体层叠层体可以形成为肖特基结。 
在本发明的半导体装置中，半导体层叠层体具有凹部；第二栅电极与凹部的底面相接触。 
在本发明的半导体装置中，该半导体装置进一步包括：形成在半导体层叠层体与第二栅电极之间、具有p型导电性的第二控制层。 
在该情况下，可以是这样的，半导体层叠层体的最上层具有第一部分和膜厚比该第一部分薄的第二部分；第一控制层与第二控制层形成在第一部分上。 
在该情况下，可以是这样的，第一部分将膜厚在第二部分以下的第三部分包围起来，第一控制层与第二控制层形成在第一部分与第三部分上。 
在本发明的半导体装置中，可以是这样的，半导体层叠层体包括：按从下往上的顺序依次形成的第一半导体层、带隙比该第一半 导体层大的第二半导体层、以及带隙比该第二半导体层小的蚀刻吸收层；蚀刻吸收层是半导体层叠层体的最上层。 
在本发明的半导体装置中，可以是这样的，第一控制层与第二控制层具有凸部。 
在本发明的半导体装置中，可以是这样的，该半导体装置进一步包括高电阻层，该高电阻层形成在半导体层叠层体上第一控制层与第二控制层之间的区域，电阻比第一控制层与第二控制层高。 
在该情况下，高电阻层可以由氧化镓构成；高电阻层也可以是含有硼离子的层。 
在本发明的半导体装置中，可以是这样的，该半导体装置进一步包括形成在半导体层叠层体上的非掺杂半导体层；第一控制层与第二控制层是选择性地形成在非掺杂半导体层中的p型杂质的扩散区域。 
在本发明的半导体装置中，可以是这样的，该半导体装置进一步包括：具有形成在半导体层叠层体上的开口部的氧化膜层； 
所形成的第一控制层与第二控制层，与从开口部露出的半导体层叠层体相接触。 
在本发明的半导体装置中，可以是这样的，第一栅电极与第二栅电极之间的间隔比第一电极与第一栅电极之间的间隔大，且比第二电极与第二栅电极之间的间隔大。 
在本发明的半导体装置中，可以是这样的，该半导体装置具有：由第一控制层与半导体层叠层体形成的pn结的内建电势以上的电压被施加在第一栅电极与第一电极之间的动作模式。 
在本发明的半导体装置中，可以是这样的，该半导体装置，通过以第一电极的电位为基准将第一栅电极的阈值电压以上的电位施加在第一栅电极上，以第二电极的电位为基准将第二栅电极的阈值电压以下的电位施加在第二栅电极上，而成为电流从第二电极流向第一电极、电流不从第一电极流向第二电极的逆阻止状态；该半导体装置，通过以第一电极的电位为基准将第一栅电极的阈值电压以 下的电位施加在第一栅电极上，以第二电极的电位为基准将第二栅电极的阈值电压以下的电位施加在第二栅电极上，而成为在第一电极与第二电极之间任何一个方向上电流都不流动的切断状态。 
在该情况下，可以是第二电极与第二栅电极电气短路。 
在本发明的半导体装置中，可以是这样的，该半导体装置，通过以第一电极的电位为基准将第一栅电极的阈值电压以上的电位施加在第一栅电极上，以第二电极的电位为基准将第二栅电极的阈值电压以上的电位施加在第二栅电极上，而成为电流在第一电极和第二电极之间双向流动的导通状态；该半导体装置，通过以第一电极的电位为基准将第一栅电极的阈值电压以下的电位施加在第一栅电极上，以第二电极的电位为基准将第二栅电极的阈值电压以下的电位施加在第二栅电极上，而成为在第一电极与第二电极之间任何一个方向上电流都不流动的切断状态。 
在本发明的半导体装置中，可以是这样的，该半导体装置进一步包括：与第一控制层保持间隔地形成在半导体层叠层体上、具有p型导电性的第三控制层；第二栅电极与第二电极一体地形成在第三控制层上。 
在本发明的半导体装置中，可以是这样的结构，半导体层叠层体具有从衬底一侧开始依序叠层的第一半导体层与第二半导体层；第二半导体层的带隙比第一半导体层的大；沟道区域是第一半导体层和第二半导体层的界面区域。 
在本发明的半导体装置中，可以是这样的，半导体层叠层体由氮化物半导体或由碳化硅构成的半导体构成。 
在本发明的半导体装置中，可以是氮化物半导体含有氮化镓与氮化铝镓中的至少一种。 
在本发明的半导体装置中，可以是这样的，该半导体装置进一步包括：对施加在第一栅电极与第二栅电极上的电压进行控制的控制部；在电流在第一电极与第二电极之间双向流动的导通状态下，控制部，以第一电极的电位为基准将比第一栅电极的阈值电压高的 电压施加给第一栅电极，以第二电极的电位为基准将比第二栅电极的阈值电压高的电压施加给第二栅电极；在电流在第一电极与第二电极之间任何一个方向上都不流动的切断状态下，控制部，以第一电极的电位为基准将第一栅电极的阈值电压以下的电压施加给第一栅电极，以第二电极的电位为基准将第二栅电极的阈值电压以下的电压施加给第二栅电极。可以是控制部具有：将电压施加在第一电极与第一栅电极之间的第一电源、和将电压施加在第二电极与第二栅电极之间的第二电源。 
在本发明的半导体装置中，可以是第一电源的输出电压和第二电源的输出电压相互相等。 
在本发明的半导体装置中，可以是这样的，第一电源与第二电源是能够使输出电压变化的可变电源。 
在本发明的半导体装置中，可以是这样的，控制部包括：第一控制端，输入对施加给第一栅电极的电压进行控制的第一控制信号，第二控制端，输入对施加给第二栅电极的电压进行控制的第二控制信号，第一栅极驱动电路，该第一栅极驱动电路由第一控制信号驱动，在比第一栅电极的阈值电压高的电压施加在第一电极和第一栅电极之间的第一状态、和第一栅电极的阈值电压以下的电压施加在第一电极和第一栅电极之间的第二状态之间进行切换，以及第二栅极驱动电路，该第二栅极驱动电路由第二控制信号驱动，在比第二栅电极的阈值电压高的电压施加在第二电极和第二栅电极之间的第三状态、和第二栅电极的阈值电压以下的电压施加在第二电极和第二栅电极之间的第四状态之间进行切换；在导通状态下，使第一栅极驱动电路成为第一状态，同时使第二栅极驱动电路成为第三状态，在切断状态下，使第一栅极驱动电路成为第二状态，同时使第二栅极驱动电路成为第四状态。 
在本发明的半导体装置中，可以是这样的结构，第一栅极驱动电路和第二栅极驱动电路由基准电位相互不同的控制信号进行控制。 
在本发明的半导体装置中，可以是这样的结构，半导体元件是常关型元件；控制部具有：将比第一栅电极的阈值电压高的电压施加在第一电极与第一栅电极之间的第一电源、和将比第二栅电极的阈值电压高的电压施加在第二电极与第二栅电极之间的第二电源；在第一状态下，第一栅极驱动电路将第一电源连接在第一电极和第一栅电极之间，在第二状态下，第一栅极驱动电路使第一电极和第一栅电极短路；在第三状态下，第二栅极驱动电路将第二电源连接在第二电极和第二栅电极之间，在第四状态下，第二栅极驱动电路使第二电极和第二栅电极短路。 
在本发明的半导体装置中，可以是这样的结构，半导体元件是常开型元件，控制部具有：将第一栅电极的阈值电压以下的电压施加在第一电极与第一栅电极之间的第三电源、和将第二栅电极的阈值电压以下的电压施加在第二电极与第二栅电极之间的第四电源；在第一状态下，第一栅极驱动电路使第一电极和第一栅电极短路，在第二状态下，第一栅极驱动电路将第三电源连接在第一电极和第一栅电极之间；在第三状态下，第二栅极驱动电路使第二电极和第二栅电极短路，在第四状态下，第二栅极驱动电路将第三电源连接在第四电极和第二栅电极之间。 
在本发明的半导体装置中，可以是这样的结构，控制部具有：将比第一栅电极的阈值电压高的电压施加在第一电极与第一栅电极之间的第一电源、将比第二栅电极的阈值电压高的电压施加在第二电极与第二栅电极之间的第二电源、将第一栅电极的阈值电压以下的电压施加在第一电极与第一栅电极之间的第三电源、以及将第二栅电极的阈值电压以下的电压施加在第二电极与第二栅电极之间的第四电源；在第一状态下，第一栅极驱动电路将第一电源连接在第一电极和第一栅电极之间，在第二状态下，第一栅极驱动电路将第三电源连接在第一电极和第一栅电极之间；在第三状态下，第二栅极驱动电路将第二电源连接在第二电极和第二栅电极之间，在第四状态下，第二栅极驱动电路将第四电源连接在第二电极和第二栅电 极之间。 
在本发明的半导体装置中，可以是这样的，控制部具有：向第一栅极驱动电路供电的驱动电源、向第二栅极驱动电路供电的电容器、以及对电容器进行充电的充电电路；充电电路包括：连接在驱动电源和电容器之间、由驱动电源对电容器进行充电的充电开关电路。 
在本发明的半导体装置中，可以是这样的，充电开关电路包括半导体开关和与该半导体开关串联的二极管。 
在本发明的半导体装置中，可以是这样的，半导体开关是p沟道金属氧化物半导体场效应晶体管、p沟道绝缘栅双极晶体管或PNP晶体管。 
在本发明的半导体装置中，可以是这样的结构，当电流在第二电极和第一电极之间流动之际，充电电路对电容器进行充电。 
在本发明的半导体装置中，可以是这样的，控制部具有：连接在第一栅极驱动电路和第一栅电极之间的第一压降电路、以及连接在第二栅极驱动电路和第二栅电极之间的第二压降电路。 
在本发明的半导体装置中，可以是这样的结构，第一压降电路和第二压降电路包括电阻元件和齐纳二极管。 
在本发明的半导体装置中，可以是这样的，第二栅极驱动电路包括使第二控制信号与第二电极的电位电气绝缘的光耦合器。 
在本发明的半导体装置中，可以是这样的，第二栅极驱动电路包括对第二控制信号的信号电平进行转换的电平位移电路。 
在本发明的半导体装置中，可以是这样的，控制部具有使第一控制信号延迟并输入到第一控制端的延迟电路；延迟电路的延迟时间和电平位移电路的延迟时间相等。 
在本发明的半导体装置中，可以是这样的，第二栅极驱动电路包括变压器，该变压器的一级连接在第一电极和第二电极之间，二级连接在第二栅电极和第二控制端子之间，来自二级的输出的电压、相位和对一级的输入的电压、相位相等。 
在本发明的半导体装置中，可以是这样的，第二栅极驱动电路包括变压器和相位补偿电路，该变压器的一级连接在第一电极和第二电极之间，二级连接在第二栅电极和第二控制端子之间，来自二级的输出电压和对一级的输入电压相等，且来自二级的输出的相位与对一级的输入的相位错开，该相位补偿电路对一级与二级的相位的错开量进行补偿。 
在本发明的半导体装置中，优选相位补偿电路由电容器构成。 
在本发明的半导体装置中，可以是这样的，第二栅极驱动电路具有变压器，一级输入有第二控制信号，二级连接在第二电极和第二栅电极上。 
在本发明的半导体装置中，可以是这样的结构，第二栅极驱动电路包括：连接在变压器的一级上、产生脉冲状电流的脉冲电流产生部；第二控制信号经由脉冲电流产生部输入到变压器。 
在本发明的半导体装置中，可以是这样的结构，第一栅极驱动电路将第一控制信号直接施加在第一电极和第一栅电极之间。 
在本发明的半导体装置中，第一控制信号和第二控制信号可以是同一信号。 
一种本发明所涉及的半导体装置的驱动方法，该半导体装置包括半导体元件，该半导体元件，在形成在衬底上的半导体层叠层体上依次形成有第一电极、第一栅电极、第二栅电极以及第二电极，第一电极、第一栅电极、第二栅电极以及第二电极之间相互有间隔。该半导体装置的驱动方法包括以下步骤：将比第一栅电极的阈值电压高的电压施加在第一电极与第一栅电极之间，同时将比第二栅电极的阈值电压高的电压施加在第二电极与第二栅电极之间，而成为电流在第一电极与第二电极之间双向流动的导通状态的步骤，以及将第一栅电极的阈值电压以下的电压施加在第一电极与第一栅电极之间，将第二栅电极的阈值电压以下的电压施加在第二电极与第二栅电极之间，而成为第一电极与第二电极之间被切断的切断状态的步骤。 
本发明所涉及的半导体装置的驱动方法，包括：将第一栅电极的阈值电压以下的电压施加在第一欧姆电极与第一栅电极之间，将第二栅电极的阈值电压以下的电压施加在第二欧姆电极与第二栅电极之间，而成为第一欧姆电极与第二欧姆电极之间被切断的切断状态的步骤。因此，在该第二欧姆电极的电位比第一欧姆电极的电位低的情况下，在本发明的半导体第二栅电极的下侧沟道区域也被夹断。结果是，能够切断，使得电流在本第一欧姆电极与第二欧姆电极之间任何一个方向上都不流动。从而能够实现双向开关。 
根据本发明所涉及的半导体装置及其驱动方法，能够实现具有优良的反向击穿电压特性、仅由一个元件成为双向开关主体且能够施加高的栅极电压的半导体装置。 
附图的简单说明 
图1是显示本发明的第一实施方式所涉及的半导体装置的剖视图。 
图2是显示本发明的第一实施方式所涉及的半导体装置的电流-电压特性的曲线图。 
图3是显示本发明的第一实施方式所涉及的半导体装置的变形例的剖视图。 
图4是显示本发明的第二实施方式所涉及的半导体装置的剖视图。 
图5是显示本发明的第三实施方式所涉及的半导体装置的剖视图。 
图6是显示本发明的第三实施方式所涉及的半导体装置的电流-电压特性的曲线图。 
图7是显示本发明的第三实施方式所涉及的半导体装置的变形例的剖视图。 
图8是显示本发明的第四实施方式所涉及的半导体装置的剖视图。 
图9是用以说明双栅极半导体装置中所产生的问题的剖视图。 
图10是显示本发明的第四实施方式的第一变形例所涉及的半导体装置的剖视图。 
图11是显示本发明的第四实施方式的第二变形例所涉及的半导体装置的剖视图。 
图12是按照工序顺序显示本发明的第四实施方式的第二变形例所涉及的半导体装置的制造方法的剖视图。 
图13是显示本发明的第四实施方式的第三变形例所涉及的半导体装置的剖视图。 
图14是显示本发明的第四实施方式的第四变形例所涉及的半导体装置的剖视图。 
图15是显示本发明的第四实施方式的第五变形例所涉及的半导体装置的剖视图。 
图16是按照工序顺序显示本发明的第四实施方式的第五变形例所涉及的半导体装置的制造方法的剖视图。 
图17是显示本发明的第四实施方式的第六变形例所涉及的半导体装置的剖视图。 
图18是按照工序顺序显示本发明的第四实施方式的第六变形例所涉及的半导体装置的制造方法的剖视图。 
图19是显示本发明的第五实施方式所涉及的半导体装置的剖视图。 
图20是显示本发明的第五实施方式所涉及的半导体装置的等价电路的电路图。 
图21是显示本发明的第五实施方式所涉及的半导体装置的电流-电压特性的曲线图。 
图22是显示用于本发明的第六实施方式所涉及的半导体装置的半导体元件的剖视图。 
图23是显示用于本发明的第七实施方式所涉及的半导体装置的半导体元件的剖视图。 
图24是显示用于本发明的第七实施方式所涉及的半导体装置 的半导体元件的变形例的剖视图。 
图25是显示本发明的第八实施方式所涉及的半导体装置的电路图。 
图26是显示本发明的第九实施方式所涉及的半导体装置的电路图。 
图27是显示本发明的第十实施方式所涉及的半导体装置的电路图。 
图28是显示本发明的第十一实施方式所涉及的半导体装置的电路图。 
图29是显示本发明的第十二实施方式所涉及的半导体装置的电路图。 
图30是显示本发明的第十三实施方式所涉及的半导体装置的电路图。 
图31是显示本发明的第十四实施方式所涉及的维持电路的电路图。 
符号的说明 
10    半导体元件 
11    衬底 
12    缓冲层 
13    半导体层叠层体 
14    第一半导体层 
15    第二半导体层 
16A   第一电极 
16B   第二电极 
16C   一体电极 
17    第三半导体层 
18A   第一栅电极 
18B   第二栅电极 
19    p型GaN层 
19A   第一控制层 
19B   第二控制层 
20    控制部 
21    第一电源 
22    第二电源 
23A   第一开关电路 
23B   第二开关电路 
25    第三电源 
26    第四电源 
30    负载电路 
31    负载电源 
35    可变电源 
36    第一晶体管 
37    第二晶体管 
41    保护膜 
42    蚀刻吸收层 
43    高电阻层 
44    第四半导体层 
45    杂质层 
46    氧化膜层 
51    第一电源 
52    第二电源 
53    驱动元件 
53A   低侧的栅极驱动电路 
53B   高侧的栅极驱动电路 
53C   电平位移电路 
54    第一信号源 
55    第二信号源 
61    电容器 
63    充电电路 
64    第一压降电路 
64A   电阻 
64B   齐纳二极管 
65    第二压降电路 
65A   电阻 
65B   齐纳二极管 
66    驱动电源 
67    逻辑电路 
67A   “或与”电路 
67B   延迟电路 
68    半导体开关 
69    二极管 
70    变压器 
71    n沟道MOSFET 
72    二极管 
73    齐纳二极管 
74    第一电源 
75    电阻元件 
83    栅极驱动电路 
84    第一开关元件 
85    第二开关元件 
86    第三开关元件 
87    第四开关元件 
88    感应线圈 
89    电容器 
90    双向开关电路 
具体实施方式
(第一实施方式) 
参考附图对本发明的第一实施方式进行说明。图1示出了本发明第一实施方式所涉及的氮化物半导体装置的剖面结构。如图1所示，该实施方式中的半导体装置是双栅极的半导体元件。具体而言，在由主面的面方位是(0001)面的蓝宝石构成的衬底11上，形成有由厚度100nm的AlN构成的缓冲层12。在其上形成有半导体层叠层体13。半导体层叠层体13中按照从下往上的顺序依次形成有由厚度1μm、非掺杂的GaN构成的第一半导体层14以及由厚度25nm、非掺杂的Al0.15Gao.85N构成的第二半导体层15。 
在第二半导体层15上叠层有钛和铝，一方成为源电极，另一方成为漏电极的第一电极16A和第二电极16B相互留有间隔地形成在第二半导体层15上。由厚度200nm、被掺杂为p型的GaN构成的第一控制层19A和第二控制层19B相互留有间隔地形成在第二半导体层15的第一电极16A和第二电极16B之间的区域。第一控制层19A上形成有由镍(Ni)构成的第一栅电极18A。在第二控制层19B上形成有由镍构成的第二栅电极18B。在第二半导体层15、第一控制层19A以及第二控制层19B上形成有由氮化硅构成的保护膜41。 
第一控制层19A和第二控制层19B在第二半导体层15上形成为例如宽度为1.5μm的线条状，第一栅电极18A和第二栅电极18B形成为宽度1μm的线条状。为了实现充分大的漏极击穿电压，优选使从第一控制层19A的侧端部到第二电极16B的侧端部的距离L1在5μm以上；优选使从第二控制层19B的侧端部到第一电极16A的距离L2在5μm以上。 
下面，对第一实施方式所涉及的半导体装置的工作原理进行说明。第一实施方式中的晶体管的第一栅电极18A形成在具有p型导电性的第一控制层19A上。因此，通过从第一栅电极18A给在第一半导体层14与第二半导体层15的界面区域生成的沟道区域施加正向偏压，便能够将空穴注入到沟道区域内。氮化物半导体中，因为空穴的迁移率比电子的迁移率低很多，所以注入到沟道区域的空穴几乎不会起到让电流流动的载体的作用。于是，因为从第一栅电极 18A注入的空穴使沟道区域内产生数量相同的电子，所以使电子产生在沟道区域内的效果提高，而能够发挥出施主离子一样的作用。也就是说，因为能够在沟道区域内对载流子浓度的变化进行调节(进行载流子浓度的调制)，所以能够实现工作电流大的常关型氮化物半导体晶体管。 
本发明的结构类似于JFET，但从有意地进行载流子注入这一点来看，工作原理和利用栅极电场来对沟道区域内的载流子进行调制的JFET完全不同。具体而言，在栅极电压达到3V以前，是作为JFET而动作，但在施加超过了pn结的内建电势的3V以上的栅极电压的情况下，空穴便被注入栅极中，电流由于上述机理而增加，而能够进行大电流且低通态电阻的动作。 
若向现有的使用了氮化物的FET施加超过了正向上升电压例如超过了1V左右的电压，则很大的栅极电流流入，该FET便不能进行正常的开关动作。因此，只能施加0.8V左右的栅极电压，也就有可能由于噪音而产生误动作。但是，本实施方式中的半导体装置能够施加高的栅极电压，也就能够难以由于噪音产生误动作。 
本实施方式中的半导体装置，在第二电极16B附近形成有第二控制层19B，在第二控制层19B上形成有第二栅电极18B。第二栅电极18B也和第一栅电极18A一样，能够控制沟道区域。因此，在利用第二栅电极18B控制第一电极16A和第二电极16B之间的电气传导性，至少第二电极16B的电位低于第一电极16A的电位的情况下，通过将第二电极16B的电位以下的电位施加给第二栅电极18B，便能够使第二控制层19B下侧的沟道区域成为夹断状态。结果是，与现有的FET不同，电流在第一电极16A和第二电极16B之间不流动，而显示出优良的反向击穿电压特性。 
在将第二栅电极18B和第二电极16B电气连接起来的情况下，第二栅电极18B的电位变成与第二电极16B的电位相等。因此，当将正偏压施加给第二电极16B的时候，正偏压也被施加给第二栅电极18B，第一电极16A和第二电极16B之间的电气传导性由第一栅 电极18A控制。另一方面，当将负的偏压施加给第二电极16B的时候，负的偏压也被施加给第二栅电极18B。因此，耗尽层在第一半导体层14与第二半导体层15的第二控制层19B的下侧区域扩大，沟道区域成为夹断状态。结果是，与现有的FET不同，在将负的偏压施加给第二电极16B的时候，电流在第一电极16A和第二电极16B之间不流动，而显示出优良的反向击穿电压特性。 
图2示出了在将第二栅电极18B和第二电极16B电气连接(短路)、以第一电极16A作源极、以第二电极16B作漏极的情况下的Vs2s1-Is2s1特性。Vs2s1是第二电极16B和第一电极16A之间的电压，相当于通常的FET的漏极电压Vds。Is2s1是第二电极16B和第一电极16A之间的电流，相当于通常的FET的漏极电流Ids。应该注意的是，图2中，横轴的Vs2s1是以第一电极16A为基准的电压，纵轴的Is2s1是以从第二电极16B流向第一电极16A的电流为正。而且，示出的是将0V、1V、2V、3V以及4V的电压施加在第一栅电极18A上的情况。 
从图2明显可知，用虚线表示的现有的未设置第二栅电极18B的半导体装置，与栅极电压无关，若Vs2s1(漏极电压)成为负值，则有负的Is2s1电流在流动，而未显示出反向击穿电压特性。 
另一方面，该实施方式中的半导体装置，无论施加在第一栅电极18A上的电压如何，即使Vs2s1成为负，Is2s1也不会流动，因而具有优良的反向击穿电压特性。 
这样一来，因为具有优良的反向击穿电压特性，所以也能够进行现有的半导体装置所无法达到的四象限的控制。 
在该实施方式的半导体装置中，第一控制层19A与第二控制层19B中只要掺杂1×1019cm-3左右的镁(Mg)即可。此时载流子浓度成为1×1018cm-3左右。第二半导体层15中的与第一控制层19A与第二控制层19B相对应的下侧部分，即使含有从第一控制层19A与第二控制层19B热扩散来的杂质也没有问题。此外，这里使第一控制层19A与第二控制层19B为GaN，还可以使第一控制层19A与第二 控制层19B为AlGaN。 
上述第一栅电极18A与第二栅电极18B的材料为镍，但只要是相对第一控制层19A与第二控制层19B具有良好的欧姆特性的材料即可，例如可以使用钯(Pd)等。 
让第一电极16A与第二电极16B形成在第二半导体层15上，不仅如此，只要是通过隧道电流(tunnel current)和在第一半导体层14与第二半导体层15的异质结界面所产生的二维电子气体电连接而形成欧姆结，第一电极16A与第二电极16B什么样的结构都可以。例如，可以让硅(Si)等杂质选择性地扩散在第二半导体层15的与第一电极16A与第二电极16B相对应的下侧区域。 
上述中，衬底用的是蓝宝石衬底，还可以使用由例如SiC、GaN或硅等构成的衬底，只要是使进行良好的结晶生长的主面即可，主面的面方位没有必要一定要是(0001)面。 
在该实施方式中，说明的仅是一个半导体装置的情况，不仅如此，还可以设置元件隔离区域来形成多个半导体装置。元件隔离区域，只要是通过注入例如硼(B)离子来选择性地将第一元件隔离区域与第二元件隔离区域高电阻化来形成即可。 
如图3所示，可以形成第二栅电极18B来覆盖第二电极16B，来将第二电极16B和第二栅电极18B短路。这样一来，就能够使布线的形成工序简单化。而且，还可以相反，形成第二栅电极18B来覆盖第二电极16B。 
(第二实施方式) 
下面，参考附图对本发明的第二实施方式进行说明。图4示出了第二实施方式所涉及的半导体装置的剖面结构。在图4中，用同一个符号来表示与图3相同的构成要素，说明省略。 
如图4所示，该实施方式中的半导体装置，在第二半导体层15和第一控制层19A与第二控制层19B之间形成有由厚度15nm、掺杂为p型的Al0.2Gao.8N构成的第三半导体层17。 
一般情况下是这样来形成第一控制层19A与第二控制层19B的， 在第二半导体层15上形成由p型GaN构成的氮化物半导体层以后，再通过进行利用了氯气等的干蚀刻来选择性地蚀刻p型氮化物半导体层，即形成第一控制层19A与第二控制层19B。但是，在不蚀刻第二氮化物半导体层，仅仅靠完全地利用蚀刻除去将成为第一控制层与第二控制层的p型氮化物半导体层是非常困难的。结果是，有可能出现第二半导体层15被切削的过蚀刻或者是第二半导体层15上残留下p型氮化物半导体层的蚀刻不足的不良现象。若出现过蚀刻，则第二半导体层15变薄，由于极化而产生的二维电子气体(2DE6)的浓度下降，所以最大电流(Imax)下降。相反，当出现蚀刻不足的时候，因为在蚀刻之际所残留下的p型氮化物半导体层上形成有是n型欧姆电极的第一电极16A与第二电极16B，所以第一电极16A与第二电极16B的接触电阻上升。但是，该实施方式中的半导体装置，因为设置有蚀刻速率比第一控制层19A与第二控制层19B小、具有p型导电性的第三半导体层17，所以能够利用蚀刻完全地去除p型氮化物半导体层中的将成为第一控制层19A与第二控制层19B的部分以外的部分。结果是，能够再现性良好地地获得了具有优良的装置特性的半导体装置。 
在该实施方式中，第三半导体层17上形成有开口部，第一电极16A与第二电极16B形成在该开口部，且第一电极16A与第二电极16B与第二半导体层15相接触。但是，第一电极16A与第二电极16B只要能够与沟道区域形成欧姆接触即可，若第一电极16A与第二电极16B形成为贯穿第二半导体层15、与第一半导体层14相接触，则能够实现更加良好的欧姆接触。 
示出的是所形成的第二栅电极18B覆盖第二电极16B的上面的例子，但还可以利用布线将第二栅电极18B与第二电极16B短路。(第三实施方式) 
下面，参考附图对本发明的第三实施方式进行说明。图5示出了第三实施方式所涉及的半导体装置的剖面结构。在图5中，用同一个符号来表示与图1相同的构成要素，说明省略。如图5所示， 该实施方式中的半导体装置，在第二控制层19B上形成有由镍构成的第二栅电极与第二电极成为一体的一体电极16C。 
图6中，与没有第二控制层的现有半导体装置相比较地示出了该实施方式中的半导体装置Vs2s1-Is2s1特性。图6中，Vs2s1是以第一电极16A为基准的电压，纵轴的Is2s1是以从第二电极16B流向第一电极16A的电流为正。值得注意的是，对现有的半导体装置，则是将漏极电压Vds表示为Vs2s1，将漏极电流Ids表示为Is2s1。图6中，分别示出了使栅极电压为0V、1V、2V、3V以及4V的情况。 
从图6可以明显得知，在是用虚线表示的现有半导体装置的情况下，即使栅极电压是0V，但只要Vs2s1(漏极电压)成为负，负的Is2s1电流(漏极电流)就会流动，因而不具有反向击穿电压特性。另一方面，可以明显看出，该实施方式中的半导体装置，无论栅极电压如何，当Vs2s1成为负的时候，Is2s1也就不会流动，因而具有优良的反向击穿电压特性。而且，由第二控制层19B与沟道区域形成了pn结。因此，在正向偏压施加在一体电极16C上的工作区域，若漏极电压成为GaN系pn结的正向通态电压即3V以上，则电流开始急剧地流动，就像IGBT一样动作。结果是，因为产生了电导率调制，所以能够得到很大的漏极电流。 
在该实施方式中，使一体电极16C的材料为镍，但只要是与第二控制层19B之间具有良好的欧姆特性的材料即可，例如可以使钯等。 
值得注意的是，如图7所示，与第二实施方式一样，第三半导体层17可以形成在第二半导体层15和第一控制层19A与第二控制层19B之间。此外，第一电极16A只要能够与沟道区域形成欧姆接触即可，若第一电极16A形成为贯穿第二半导体层15、与第一半导体层14相接触，则能够实现更加良好的欧姆接触。 
(第四实施方式) 
下面，参考附图对本发明的第四实施方式进行说明。图8示出了第四实施方式所涉及的半导体装置的剖面结构。在图8中，用同 一个符号来表示与图1相同的构成要素，说明省略。如图8所示，该实施方式中的半导体装置是，第二半导体层15具有厚度较厚的第一部分15a和厚度比第一部分15a薄的第二部分15b。第一控制层19A与第二控制层19B形成在第一部分15a上。也就是说，第二半导体层15上形成有凸部，第一控制层19A与第二控制层19B形成在该凸部上。 
在第二半导体层15上形成p型GaN层以后，再选择性地去除p型GaN层，这样来形成第一控制层19A与第二控制层19B。在该情况下，如图9所示，若对p型GaN层蚀刻不足，便会成为以下状态，即，p型GaN层残留在第一控制层19A与第二控制层19B之间，第一控制层19A与第二控制层19B夹着电阻电气连接在一起。在常关型双栅极的半导体元件中，第一栅电极18A与第二栅电极18B分别与第一控制层19A与第二控制层19B进行欧姆接触。因此，无法忽视经由残留下的p型GaN层在第一栅电极18A与第二栅电极18B之间流动的电流。特别是，如图9所示，在形成双向开关装置的情况下有可能发生以下现象。即，漏电流路径形成在第一电极16A与第二电极16B之间，而变得无法维持切断状态了。 
该实施方式中的半导体装置，在形成第一控制层19A与第二控制层19B之际，对p型GaN层进行过蚀刻，第二半导体层15的一部分也被除去了。这样一来，除了第一控制层19A与第二控制层19B以外，能够可靠地将p型GaN层除去。在该情况下，形成在第一控制层19A与第二控制层19B的那一部分第二半导体层15的膜厚变得比其它部分要厚。 
只要考虑着第二半导体层15生长时的膜厚、阈值电压以及蚀刻量的偏差不一样等来决定第二半导体层15的过蚀刻量即可。例如，在让第二半导体层15生长60nm，让p型GaN层生长300nm的情况下，将过蚀刻量设定为40nm即可。也就是说，第一部分15a的膜厚成为60nm，第二部分15b的膜厚成为20nm。这样一来，基本上就能够将无用的p型GaN层完全除去。另一方面，第二半导体层15的膜 厚对第一电极16A和第二电极16B之间的电流特性影响很大。因此，无法使第二半导体层15的膜厚过薄。但是，该实施方式中的半导体装置，因为即使在被过蚀刻的第二部分15b，也能够确保第二半导体层15的膜厚为20nm，所以能够抑制电流特性恶化。 
此外，有关第一部分15a的厚度，只要能够在由非掺杂GaN构成的第一半导体层14上进行外延生长，能够进行常关(normally off)动作，还可以使第一部分15a的厚度更厚一些，例如100nm以上。第一部分15a的下限，只要能够将残留在第一控制层19A与第二控制层19B之间的p型GaN层的残渣完全彻底地除去，可以薄一些。例如，在将过蚀刻量设定为5nm的情况下，使第一部分15a的厚度在25nm左右即可。此外，有关第二部分15b的厚度，只要能够将残留在第一控制层19A与第二控制层19B之间的p型GaN层的残渣完全彻底地除去，可以使其更厚一些，例如95nm左右。第二部分15b的下限，只要元件能够工作，可以更薄一些。例如，可以设在5nm左右。 
此外，在图8中示出的是以下的例子，为了使接触电阻减小，不仅除去第二半导体层15的一部分，同时还将第一半导体层14下挖40nm左右，从而形成第一电极16A与第二电极16B与第二半导体层15与第一半导体层14的界面相接触。但是，第一电极16A与第二电极16B可以形成在第二半导体层15上。 
(第四实施方式的第一变形例) 
下面，参考附图对本发明的第四实施方式的第一变形例进行说明。图10示出了第四实施方式的第一变形例所涉及的半导体装置的剖面结构。在图10中，用同一个符号来表示与图8相同的构成要素，说明省略。 
如图10所示，该变形例中的半导体装置，在第二半导体层15和第一控制层19A与第二控制层19B之间具有蚀刻吸收层42。蚀刻吸收层42由厚度50nm左右的n型GaN层构成，第一控制层19A与第二控制层19B下侧部分的膜厚比其它部分的膜厚厚。若使其为这 样的结构，则在形成第一控制层19A与第二控制层19B之际，即使将p型GaN层过蚀刻30nm左右，第二半导体层15也不会被蚀刻。 
若利用干蚀刻对第二半导体层15的一部分进行蚀刻，则第二半导体层15的表面会遭受损伤，而形成缺陷能级。若形成缺陷能级，则在电流被切断时，电子被捕捉住，而有可能引起电流崩塌(current collapse)现象。如该变形例所示，通过设置蚀刻吸收层42，在不给第二半导体层15带去损伤的情况下，就能够可靠地除去无用的p型GaN层。而且，第二半导体层15的膜厚对第一电极16A与第二电极16B之间的电流特性影响很大。该实施方式中的半导体装置，因为第二半导体层15不会被过蚀刻，所以第二半导体层15的膜厚不会由于过蚀刻而出现偏差。结果是，能够抑制半导体装置间的电流特性的不一致，从而能够再现性良好地制造半导体装置。 
另外，蚀刻吸收层42可以是非掺杂的GaN。第二半导体层15可以用n型AlGaN来代替非掺杂的AlGaN。 
(第四实施方式的第二变形例) 
下面，参考附图对本发明的第四实施方式的第二变形例进行说明。图11示出了第四实施方式的第二变形例所涉及的半导体装置的剖面结构。在图11中，用同一个符号来表示与图8相同的构成要素，说明省略。如图11所示，在该变形例中的半导体装置中，第一控制层19A与第二控制层19B具有凸部。 
为了使漏电流减少，最好将无用的p型GaN层完全彻底地除去。另一方面，考虑到对第二半导体层15造成的损伤，想尽量地减少过蚀刻量。如下，该变形例中的半导体装置，能够一边使过蚀刻量减少，一边可靠地将无用的p型GaN层完全彻底地除去。 
图12按照工序顺序示出了该变形例所涉及的半导体装置的制造方法。首先，如图12(a)所示，利用MOCVD法在由硅形成的衬底11上依次形成缓冲层12、半导体层叠层体13与p型GaN层19。缓冲层12，只要由相互叠层的厚度10nm的AlN和厚度10nm的GaN来形成即可，可使缓冲层12的厚度为1μm。半导体层叠层体13， 只要为由厚度2μm的非掺杂GaN构成的第一半导体层14和厚度60nm的n型或者非掺杂的ALGaN构成的第二半导体层15即可。可以使p型GaN层的膜厚为300nm。 
接着，如图12(b)所示，利用使用了氯气的ICP(Inductively Coupled Plasma)蚀刻和光蚀刻来选择性地去除p型GaN层19，形成第一控制层19A与第二控制层19B。在这一阶段，即使在第一控制层19A与第二控制层19B之间残留有p型GaN层19，也没有问题。 
接着，如图12(c)所示，在规定的位置分别形成第一电极16A、第二电极16B、第一栅电极18A以及第二栅电极18B之后，对电气特性进行测量。当测量结果表明第一栅电极18A与第二栅电极18B间的漏电流很大时，则在第一控制层19A与第二控制层19B之间残留着p型GaN层19。 
如图12(d)所示，当确认出残留有p型GaN层19的时候，便再利用光蚀刻和干蚀刻，将残留在第一控制层19A与第二控制层19B之间的p型GaN层19除去。 
因为能够在工艺的中途对电气特性进行测量，所以在将过蚀刻量设定在极限值上的时候，也能够可靠地除去无用的p型GaN层19。 
(第四实施方式的第三变形例) 
下面，参考附图对本发明的第四实施方式的第三变形例进行说明。图13示出了第四实施方式的第三变形例所涉及的半导体装置的剖面结构。在图13中，用同一个符号来表示与图8相同的构成要素，说明省略。如图13所示，该变形例中的半导体装置，第二半导体层15具有第一部分15a、厚度比第一部分15a薄的第二部分15b、以及厚度在第二部分15b以下的第三部分15c。第一控制层19A与第二控制层19B形成在第一部分15a与第三部分15c上。 
在形成第一控制层19A与第二控制层19B之际，若对p型GaN层进行过蚀刻，则第二半导体层15的膜厚会变薄。若第二半导体层15的膜厚变薄，则缺陷能级就会对沟道区域有影响，也就有沟道区域的二维电子气体浓度下降的可能。因此，最好是，尽可能地使过 蚀刻以前的第二半导体层15的膜厚厚一些。但是，若第一控制层19A与第二控制层19B下侧的第二半导体层15的膜厚变厚，则有阈值电压下降，而无法进行常关动作之忧。 
该实施方式中的半导体装置，在第一控制层19A与第二控制层19B的下侧，第二半导体层15具有膜厚较厚的第一部分15a和膜厚较薄的第三部分15c。因此，阈值电压由第三部分15c的膜厚决定。因此，即使使过蚀刻以前的第二半导体层15的膜厚厚一些，阈值电压也不会下降。 
优选第一部分15a的膜厚较厚，但若膜厚太厚，则难以形成第二半导体层15。因此，将膜厚设定在例如100nm左右即可。第三部分15c的膜厚只要根据所需要的阈值电压来决定即可，例如20nm左右即可。第二部分15b的膜厚只要是一个能够可靠地除去p型GaN层的厚度即可。在例如第一部分15a的膜厚是100nm的情况下，若使第二部分15b的膜厚在40nm左右，则能够将过蚀刻量确保在60nm左右。这样一来，便能够可靠地防止p型GaN层残留下来。而且，因为就是在过蚀刻以后，也能够充分地确保第二半导体层15的膜厚，所以能够将缺陷能级对沟道区域造成的影响抑制得很小，也就能够将二维电子气体浓度提高。此外，第二部分15b和第三部分15c的膜厚可以相等。 
(第四实施方式的第四变形例) 
下面，参考附图对本发明的第四实施方式的第四变形例进行说明。图14示出了第四实施方式的第四变形例所涉及的半导体装置的剖面结构。在图14中，用同一个符号来表示与图8相同的构成要素，说明省略。如图14所示，该实施方式中的半导体装置是，在半导体层叠层体13上的除了形成有第一控制层19A与第二控制层19B的区域，形成有由氧化镓(GaO)构成的高电阻层43。这样一来，便能够可靠地将第一控制层19A与第二控制层19B之间绝缘，从而防止漏电流增大。而且，在第二半导体层15不遭受损伤的情况下，能够使由缺陷能级导致的电流崩塌减少。 
尽量使高电阻层43为高电阻是最好的，但高电阻层43的电阻只要比第一控制层19A与第二控制层19B的电阻大，就能够使漏电流降低。例如，只要在氧气气体中对残留在第一控制层19A与第二控制层19B之间的p型GaN层进行退火处理即可。这样一来，便容易进行对膜厚的控制等。而且，可以利用注入硼离子等方法形成高电阻层43，来代替用GaO形成高电阻层。 
(第四实施方式的第五变形例) 
下面，参考附图对本发明的第四实施方式的第五变形例进行说明。图15示出了第四实施方式的第五变形例所涉及的半导体装置的剖面结构。在图15中，用同一个符号来表示与图8相同的构成要素，说明省略。如图15所示，该变形例中的半导体装置，第一控制层19A与第二控制层19B是由p型杂质的扩散区域形成的。 
图16按照工序顺序示出了该变形例中的半导体装置的第一控制层19A与第二控制层19B的制造方法。首先，如图16(a)所示，利用MOCVD法在由硅形成的衬底11上依次形成缓冲层12、半导体层叠层体13与第四半导体层44。缓冲层12，只要由相互叠层的厚度10nm的AlN和厚度10nm的GaN来形成即可，可使缓冲层12的厚度为1μm。半导体层叠层体13，只要为由厚度2μm的非掺杂GaN构成的第一半导体层14和厚度60nm的n型或者非掺杂量的ALGaN构成的第二半导体层15即可。只要使第四半导体层44为膜厚300nm的非掺杂GaN即可。 
接着，如图16(b)所示，利用剥离法或者蒸镀法，在第四半导体层44上形成杂质层45，该杂质层45由厚度100nm的镁、厚度10nm的镍以及厚度10nm的铂构成，杂质层45之间相互保持有间隔。 
接着，如图16(c)所示，在氨气(NH3)气氛900℃的温度下进行退火处理，来让镁扩散到第四半导体层44中。这样一来，便形成由掺杂了镁的p型GaN层构成的第一控制层19A与第二控制层19B。之后，使用王水等将杂质层45除去。电极的形成等用已知的方法进行即可。 
这样一来，只要通过选择性地让镁扩散到由非掺杂的GaN构成的第四半导体层44中，来形成第一控制层19A与第二控制层19B，就没有在第一控制层19A与第二控制层19B之间形成漏电流路径之忧了。而且，因为不需要蚀刻，所以不会对第二半导体层15造成损伤；因为第二半导体层15被第四半导体层44覆盖起来，所以缺陷能级对沟道区域造成的影响也减小。此外，可以用AlGaN形成第四半导体层44来代替用GaN形成第四半导体层44。 
(第四实施方式的第六变形例) 
下面，参考附图对本发明的第四实施方式的第六变形例进行说明。图17示出了第四实施方式的第六变形例所涉及的半导体装置的剖面结构。在图17中，用同一个符号来表示与图8相同的构成要素，说明省略。如图17所示，在该变形例中的半导体装置，包括将第二半导体层15覆盖起来、由SiO2构成的氧化膜层46。氧化膜层46具有相互间具有间隔地形成的开口部，第一控制层19A与第二控制层19B形成在开口部。 
图18按照工序顺序示出了该变形例的半导体装置中的第一控制层19A与第二控制层19B的形成方法。首先，如图18(a)所示，利用MOCVD法在由硅形成的衬底11上依次形成缓冲层12、半导体层叠层体13。缓冲层12，只要由相互叠层的厚度10nm的AlN和厚度10nm的GaN来形成即可，使缓冲层12的厚度为1μm即可。半导体层叠层体13，只要为由厚度为2μm的非掺杂GaN构成的第一半导体层14和厚度60nm的n型或者非掺杂的ALGaN构成的第二半导体层15即可。 
接着，如图18(b)所示，在第二半导体层15上形成由SiO2构成的氧化膜层46之后，再加以选择性地除去来形成开口部46a。 
接着，如图18(c)所示，利用再生长在开口部46a上形成由p型GaN形成地第一控制层19A与第二控制层19B。之后，利用已知的方法来形成电极等。 
该变形例中的半导体装置，利用再生长形成第一控制层19A与 第二控制层19B。因此，没有在第一控制层19A与第二控制层19B之间产生漏电流路径之忧；因为第二半导体层15不被蚀刻，所以第二半导体层15不会遭受损伤。结果是，也能够抑制由于缺陷能级所导致的电流崩塌的发生。 
(第五实施方式) 
下面，参考附图对本发明的第五实施方式进行说明。图19示出了第五实施方式所涉及的半导体装置的结构。如图19所示，第五实施方式中的半导体装置是双向开关装置，由是双向开关装置主体的双栅极的半导体元件10、让双栅极的半导体元件10作为双向开关工作的控制部20构成。 
半导体元件10，只要使用第一实施方式中所示的双栅极的半导体元件即可。半导体元件10也可以使用第四实施方式及其变形例中所示的双栅极的半导体元件。 
具体而言，在由硅形成的衬底11上形成有由厚度10nm的氮化铝(AlN)和厚度10nm的氨化镓(GaN)相互叠层而形成的、厚度为1μm的缓冲层12。半导体层叠层体13形成在其上。半导体层叠层体13，是从衬底一侧开始依次叠层第一半导体层14、和带隙比第一半导体层14大的第二半导体层15构成的。在该实施方式中，第一半导体层14是厚度为2μm的非掺杂的氮化镓(GaN)层，第二半导体层15是厚度20nm的n型氮化铝镓(AlGaN)层。 
在第一半导体层14的与第二半导体层15的异质界面附近，由于自发极化和压电极化而产生电荷。于是，便产生了沟道区域，亦即生成面载流子浓度在l×1013cm-2以上且迁移率1000cm2V/sec以上的二维电子气体(2DEG)层。 
第一电极16A和第二电极16B相互间有间隔地形成在半导体层叠层体13上。第一电极16A和第二电极16B由钛(Ti)和铝(Al)叠层而成，与沟道区域是欧姆接触。在图19中示出的是以下的例子，为了使接触电阻减小，将第二半导体层15的一部分除去，同时还将第一半导体层14下挖40nm左右，形成第一电极16A和第二电极16B， 来与第二半导体层15和第一半导体层14的界面接触。另外，第一电极16A与第二电极16B可以形成在第二半导体层15上。 
在n型的第二半导体层15上的第一电极16A与第二电极16B之间的区域，选择性地、相互有间隔地形成有是p型半导体层的第一控制层19A与第二控制层19B。在第一控制层19A上形成有第一栅电极18A，在第二控制层19B上形成有第二栅电极18B。第一栅电极18A与第二栅电极18B分别由钯(Pd)和金(Au)叠层而成，第一控制层19A与第二控制层19B欧姆接触。 
形成有由氮化硅(SiN)构成的保护膜41，将第二半导体层15、第一控制层19A以及第二控制层19B覆盖起来。通过形成保护膜41，便能够消除将成为所谓的电流崩塌的原因的缺陷，从而能够改善电流崩塌。 
第一控制层19A与第二控制层19B分别由厚度300nm、掺杂有镁的p型GaN层构成。pn结分别由第一控制层19A与第二半导体层15、第二控制层19B与第二半导体层15形成。这样一来，当第一电极与第一栅电极之间的电压是例如0V时，耗尽层便从第一p型GaN层开始在沟道区域中扩大，所以能够将流入沟道的电流切断。同样，当第二电极与第二栅电极之间的电压是例如在0V以下时，耗尽层便从第二p型GaN层在沟道区域中扩大，所以能够将流入沟道的电流切断，也就能够实现所谓的进行常关动作的半导体元件。 
设第一电极16A的电位是V1，设第一栅电极18A的电位是V2，设第二栅电极18B的电位是V3，设第二电极16B的电位是V4。在该情况下，因为若V2比V1高1.5伏特以上，则从第一控制层19A开始在沟道区域中扩大的耗尽层缩小，所以能够使电流在沟道区域内流动。同样，若V3比V4高1.5伏特以上，则从第二控制层19B在沟道区域中扩大的耗尽层缩小，而能够使电流在沟道区域内流动。也就是说，第一栅电极18A的所谓阈值电压和第二栅电极18B的所谓阈值电压都是1.5V。在下面的说明中，设在第一栅电极18A下侧在沟道区域中扩大的耗尽层缩小，而能够使电流在沟道区域内流动 的第一栅电极的阈值电压为第一阈值电压；设在第二栅电极18B下侧在沟道区域中扩大的耗尽层缩小，而能够使电流在沟道区域内流动的第二栅电极的阈值电压为第二阈值电压。 
设计一能够抵抗施加在第一电极16A和第二电极16B上的最大电压的第一控制层19A与第二控制层19B之间的距离。 
控制部20包括：连接在第一电极16A和第一栅电极18A之间的第一电源21、连接在第二电极16B和第二栅电极18B之间的第二电源22。该实施方式中的第一电源21与第二电源22是能够让输出电压变化的可变电源。 
负载电路连接在第一电极16A和第二电极16B之间。在以下的说明中，以负载电路是连接在第一电极16A和第二电极16B之间的可变电源35为例进行说明。 
下面，对第五实施方式所涉及的半导体装置的动作进行说明。为便于说明，设第一电极的电位为0V、第一电源21的输出电压为Vg1、第二电源22的输出电压为Vg2、第二电极16B和第一电极16A之间的电压为Vs2s1、在第二电极16B与第一电极16A之间流动的电流为Is2s1。Vs2s1相当于通常的FET的漏极电压。Is2s1相当于漏极电流Ids。 
在V4比V1高的情况下，例如，V4是+100伏、V1是0伏的情况下，第一电源21与第二电源22的输出电压Vg1与Vg2分别是第一阈值电压与第二阈值电压以下的电压，例如设为0伏。于是，从第一控制层19A开始扩大的耗尽层在沟道区域中朝着第二p型GaN层的方向扩大，所以能够将流入沟道的电流切断。因此，即使V4是正的高电压，也能够实现将从第二电极16B到第一电极16A流动的电流切断的切断状态。 
另一方面，在V4比V1低的情况下，例如V4是-100伏、V1是0V的情况下，从第二控制层19B扩大的耗尽层在沟道区域中朝着第一控制层19A的方向扩大，能够将流入沟道的电流切断。因此，在将负的高电压施加在第二电极16B上的情况下，也能够将从第一 电极流向第二电极的电流切断。也就是说，能够将双向的电流切断。 
在以上的结构和动作下，由第一电极与第二电极共有为了确保击穿电压的沟道区域。在由两个常关型AlGaN/GaN-HFET和两个二极管构成的现有双向开关主体中，所需要的是两个AlGaN/GaN-HFET元件的沟道区域和两个二极管的沟道区域。但是，该实施方式的元件，能够用一个元件的沟道区域面积实现双向开关主体。因此，若用双栅极的半导体元件作双向开关主体用，则与使用两个常关型AlGaN/GaN-HFET和两个二极管的情况相比，能够使芯片面积更小一些。因此，能够实现双向开关装置的低成本化和小型化。 
在第一电源21和第二电源22的输出电压Vg1和Vg2分别是比第一阈值电压和第二阈值电压高的电压，例如5伏的情况下，施加在第一栅电极18A与第二栅电极18B上的电压都变得比阈值电压高。于是，因为从耗尽层从第一控制层19A与第二控制层19B开始在沟道区域中不扩大，所以无论在第一栅电极18A的下侧，还是在第二栅电极18B的下侧，沟道区域都不被夹断。结果是，能够实现电流在第一电极16A与第二电极16B之间双向流动的导通状态。 
接下来，对设Vg1比第一阈值电压高的电压，Vg2在第二阈值电压以下的情况下的动作进行说明。若用等价电路来表示该实施方式的双栅极的半导体元件10，则如图20(a)所示，能够将双栅极的半导体元件10看作是将第一晶体管36和第二晶体管37串联起来的电路。在该情况下，第一晶体管36的源极(S)与第一电极16A相对应，第一晶体管36的栅极(G)与第一栅电极18A相对应；第二晶体管37的源极(S)与第二电极16B相对应，第二晶体管37的栅极(G)与第二栅电极18B相对应。 
在这样的电路中，在例如设Vg1是5伏、Vg2是0伏的情况下，因为Vg2是0伏就等于是第二晶体管37的栅极和源极被短路的状态，所以能够将半导体元件10看作是图20(b)所示的电路。也就是说，半导体元件10是第一电极16A为源极(S)、第二栅电极18B为栅极(G)、第二电极16B为漏极(D)的晶体管，等同于一个将源 极(S)和栅极(G)电气连接起来的电路。 
下面，对图20(b)所示的、晶体管的源极(S)为A端、漏极(D)为B端、栅极(G)为C端的情况进行说明。 
在B端的电位比A端的电位高的情况下，能够看作是A端为源极、B端为漏极的晶体管。在这样的情况下，因为C端(栅极)和A端(源极)之间的电压为0V，在阈值电压以下，所以电流不从B端(漏极)流到A端(源极)。 
另一方面，在A端的电位比B端的电位高的情况下，能够看作是B端为源极、A端为漏极的晶体管。在这样的情况下，因为C端(栅极)和A端(源极)之间的电位相同，所以若A端的电位以B端为基准成为阈值电压以上，以B端(源极)为基准阈值电压以上的电压便施加在栅极上，能够使电流从A端(漏极)流向B端(源极)。 
也就是说，在让晶体管的栅极和源极短路的情况下，晶体管起了漏极为阴极、栅极为阳极的二极管的作用，其正向上升电压成为晶体管的阈值电压。 
因此，能够将图20(a)所示的第二晶体管37部分看作是二极管，成为图20(c)所示那样的等价电路。在图20(c)所示的等价电路中，在双向开关主体的第二电极的电位比第一电极的电位高的情况下，因为施加在第一晶体管36的栅极上的是5伏，所以第一晶体管36成为导通状态，能够使电流从漏极流向源极。但是，会由于二极管的正向上升电压而产生通态电压。在双向开关元件的第一电极的电位比第二电极的电位高的情况下，其电压由由第二晶体管37构成的二极管承担，而阻止电流从双向开关元件的第一电极流向第二电极。也就是说，通过在第一栅电极上施加阈值电压以上的电压，在第二栅电极上施加阈值电压以下的电压，便能够实现能够进行所谓的逆阻止动作的双向开关。 
图21示出了半导体元件10的第二电极16B与第一电极16A之间的电压Vs2s1与从第二电极16B流向第一电极16A的电流Is2s1的关 系。图21(a)示出了让Vg1和Vg2同时变化的情况；图21(b)示出了将Vg2设定为第二阈值电压以下的0V、让Vg1变化的情况；图21(c)示出了使Vg1为第一阈值电压以下的0V，使Vg1变化的情况。另外，图21中，横轴的Vs2s1是以第一电极16A为基准的电压，纵轴的Is2s1是以从第二电极16B流向第一电极16A的电流为正。 
如图21(a)所示，在Vg1、Vg2是0伏的情况下和Vg1、Vg2是1伏的情况下，无论Vs2s1正还是负，Is2s1都不流动，半导体元件10成为切断状态。若Vg1和Vg2都比阈值电压高，则成为Is2s1随着Vs2s1在双方向上流动的导通状态。 
另一方面，如图21(b)所示，在假定Vg2是第二阈值电压以下的0伏、Vg1是第一阈值电压以下的0伏的情况下，Is2s1在双方向上被切断。但是，在设Vg1为第一阈值电压以上的2伏～5伏的情况下，当Vs2s1未满1.5V的时候，Is2s1不流动；若Vs2s1成为1.5V以上，则Is2s1流动。也就是说，成为电流仅从第二电极16B流向第一电极16A，电流不从第一电极16A流向第二电极16B的逆阻止状态。在设Vg1为0V、让Vg2变化的情况下，如图21(c)所示，成为电流仅从第一电极16A流向第二电极16B、电流不从第二电极16B流向第一电极16A的逆阻止状态。 
如上，半导体元件10由于栅极偏压条件的不同，能够起使双向的电流切断、导通的双向开关元件的作用，同时，也能够起双向开关元件的作用，即进行让电流仅在一个方向上流动且将双向的电流切断的逆阻止动作。也能够对该逆阻止特性的电流所流通的方向进行切换。 
另外，在该实施方式中，说明的是第一栅电极与第二栅电极的阈值电压是1.5V的情况。但是，第一栅电极与第二栅电极的阈值电压，能够通过改变AlGaN层的膜厚、Al组成比以及p型GaN层的受主浓度来进行调整。最好是，第一栅电极和第二栅电极的阈值电压在0V～3V左右。 
(第六实施方式) 
下面，参考附图对本发明的第六实施方式进行说明。图22示出了用于第六实施方式所涉及的半导体装置的半导体元件的剖面结构。在图22中，用同一个符号来表示与图19相同的构成要素，说明省略。 
该实施方式中的半导体元件10是这样的，在由硅形成的衬底11上形成有由厚度10nm的氮化铝和厚度10nm的氮化镓相互叠层而形成的、厚度为1μm的缓冲层12。半导体层叠层体13形成在其上。半导体层叠层体13，是按照从下往上的顺序依次叠层厚度2μm的非掺杂的第一半导体层14、和厚度50nm的n型第二半导体层15形成的。 
在半导体层叠层体13上形成有第一电极16A和第二电极16B，第一电极16A与第二电极16B之间相互有间隔。第一电极16A与第二电极16B由钛(Ti)和铝(Al)叠层而成，与沟道区域是欧姆接触。在该实施方式中，示出的是，在第二半导体层15上形成第一电极16A与第二电极16B之例。但是，可以与第五实施方式一样，将第二半导体层15的一部分除去，同时还将第一半导体层14下挖40nm左右，形成第一电极16A和第二电极16B，来与第二半导体层15和第一半导体层14的界面接触。 
在第二半导体层15的第一电极16A和第二电极16B之间的区域形成有两个深度40nm的凹部(凹陷结构)，形成第一栅电极18A与第二栅电极18B分别将凹部掩埋起来。第一栅电极18A与第二栅电极18B分别由钯(Pd)和金(Au)叠层而成，与第二半导体层15形成肖特基结。 
该实施方式中的半导体元件10，在第二半导体层15形成有凹部，第一栅电极18A与第二栅电极18B分别形成在该凹部。因此，第一栅电极18A与第二栅电极18B下侧的第二半导体层15的厚度比其它部分薄。这样一来，第一栅电极18A与第二栅电极18B的阈值电压便能够朝着正方向发生位移。因此，能够实现常关型双栅极的半导体元件10。由于形成在AlGaN层的表面的凹坑引起的电流崩塌， 在ALGaN和GaN叠层的场效应晶体管中成为问题。但是，该实施方式中的半导体元件10，因为AlGaN层的表面远离沟道区域，所以收到了能够使电流崩塌减小的效果。 
图22所示的半导体装置，形成第一栅电极18A与第二栅电极18B，与AlGaN层接触，但第一栅电极18A与第二栅电极18B也可以夹着绝缘膜形成在AlGaN层上。此时的绝缘膜，最好是，氮化硅(SiN)、氧化硅(SiO2)、氧化铪(HfO2)、氧化铝(Al2O3)或氧化钽(Ta2O5)等。 
此外，说明的是，所形成的第一栅电极18A与第二栅电极18B覆盖凹部周围的第二半导体层15之上的例子，但是，第一栅电极18A与第二栅电极18B可以不覆盖第二半导体层15的上面。 
在该实施方式中，说明的是通过形成凹部来将第一栅电极与第二栅电极正下方的AlGaN层的膜厚薄膜化，从而能够进行常关动作之例。但是也可以通过将AlGaN层整体薄膜化来实现常关动作。使其成为这样的结构以后，形成凹部的工艺就不用了，而能够在更少的工时下制作元件，能够实现低成本化。 
另外，该实施方式中的半导体元件，能够通过改变AlGaN层的膜厚、Al组成比以及栅极材料来对其阈值电压进行调整。在利用双向开关元件实现常关动作的情况下，阈值电压最好是0V～1V。 
(第七实施方式) 
下面，参考附图对本发明的第七实施方式进行说明。图23示出了用于第七实施方式所涉及的半导体装置中的半导体元件的剖面结构。在图23中，用同一个符号来表示与图19相同的构成要素，说明省略。 
该实施方式中的半导体元件10是这样的，在由硅形成的衬底11上形成有由厚度10nm的氮化铝和厚度10nm的氮化镓相互叠层而形成的、厚度为1μm的缓冲层12。半导体层叠层体13形成在其上。半导体层叠层体13，是按照从下往上的顺序依次叠层厚度2μm的非掺杂的第一半导体层14和厚度50nm的n型第二半导体层15形成 的。 
在半导体层叠层体13上，形成有第一电极16A与第二电极16B，第一电极16A与第二电极16B相互间留有间隔。第一电极16A和第二电极16B由钛(Ti)和铝(Al)叠层而成，与沟道区域是欧姆接触。在该实施方式中，示出的是，在第二半导体层15上形成第一电极16A和第二电极16B之例。但是，也可以与第五实施方式一样，将第二半导体层15的一部分除去，同时还将第一半导体层14下挖40nm左右，形成第一电极16A和第二电极16B，来与第二半导体层15和第一半导体层14的界面接触。 
在第二半导体层15的第一电极16A和第二电极16B之间的区域，从第一电极16A一侧形成有第一栅电极18A与第二栅电极18B，第一栅电极18A与第二栅电极18B相互间留有间隔。第一栅电极18A形成在第一控制层19A上，第一控制层19A选择性地形成在第二半导体层15之上。第二栅电极18B接着第二半导体层15而形成。第一栅电极18A与第二栅电极18B分别由钯(Pd)和金(Au)叠层而成，第一栅电极18A与第一控制层19A形成欧姆结。第一控制层19A由厚度300nm、掺杂有镁(Mg)的p型GaN层构成。 
由第一控制层19A与第二半导体层15形成pn结。于是，当第一电极16A与第一栅电极18A之间的电压是例如0V时，耗尽层便从第一控制层19A开始在沟道区域中扩大，将流入沟道的电流切断。因此，第一阈值电压约成为1.5V(参照：上本康弘他，“信学技報”，社団法人電子情報通信学会，2007年，106巻，459号，p.193-197)。 
另一方面，第二栅电极18B和第二半导体层15形成为肖特结。于是，因为第二电极16B和第二栅电极18B之间的电压例如是0V时，耗尽层在沟道区域中扩大，所以能够将流入沟道的电流切断。因此，第二栅电极18B的阈值电压成为0伏(参照：中田健他，“信学技報”，社団法人電子情報通信学会，2005年，105巻，325号，p.51-56)。不过，调节第二半导体层15中铝与镓的组成比以使第二阈值电压成为0伏。 
使成为第一阈值电压为1.5伏、第二阈值电压为0V的半导体装置以后，便能够在逆阻止动作下正向电流流动时所产生的通态电压为0V。因此，能够形成电阻更低的双栅极半导体装置。 
作为使第二阈值电压成为0伏的方法，如图24所示，可以在第二半导体层15形成凹部，再形成第二栅电极18B来将凹部掩埋起来。因为使其为这样的结构以后，维持着第二半导体层15的Al组成比不变，即能够使第二栅电极18B的阈值电压为0伏，所以能够一边维持着高浓度的面载流子浓度，一边使第二栅电极18B的阈值电压为0V(参考非专利文献2)。另外，第二栅电极的阈值电压并非一定是0伏，优选在0伏～1伏这一范围内。 
另外，示出了的是第二栅电极18B形成为将凹部周围的第二半导体层15的上面覆盖起来之例，但第二栅电极18B不覆盖第二半导体层15的上面亦可。 
另外，第五～第七实施方式示出的是四端子双向开关主体之例，但在形成仅需要逆阻止动作的双向开关主体的情况下，可以利用由金等构成的布线来将第二栅电极和第二电极电连接起来。使其成为这样的结构后，便能够形成仅可能进行逆阻止动作的三端子双向开关主体。通过这样使其成为三端子元件以后，便能够把它和现有的晶体管一样看待，也就不需要用以将第二栅电极偏压的驱动电路、电源等。 
在第五到第七实施方式中说明的是双向开关主体的逆阻止动作，因为该动作与二极管的动作一样，所以要求双向开关主体具有和二极管一样的高速开关特性。二极管的开关特性指的是，在所施加的电压的极性切换之际，将电流快速地从通电状态转变到切断状态的特性。一般的pn结二极管显示以下特性，即，在从阳极到阴极的通电过程中，若切换施加在二极管上的电压的极性，二极管便瞬间地让电流从阴极通向阳极，一定时间过后，再将从阴极到阳极的电流切断。该特性一般被称为恢复特性。到从阴极到阳极的电流被切断为止的一定时间被称为恢复时间，瞬间地从阴极流向阳极的电流被称为恢复电流。 
一般pn结二极管的恢复电流是这样产生的，由于少数载流子累 积效果，通电时已注入的少数载流子在反向偏压时被排出的过程中，作为与二极管的整流作用相反的逆向电流被排出，这样便产生了恢复电流。 
为了使二极管的恢复电流减小，只要将是其原因的少数载流子减少即可，只要构成没有pn结的二极管即可。例如，借助肖特基势垒构成二极管的肖特基势垒二极管，因为其中的载流子仅仅是电子，所以恢复电流很小。 
在第五到第七实施方式中的双向开关主体的逆阻止动作下，不是电流通过第二栅电极流动，而是二维电子气体从第二电极通过沟道区域到第一电极而通电的，沟道区域由二维电子气体产生。也就是说，因为不通过p型半导体，进行作为二极管的动作，也没有寄生二极管那样的寄生结构，所以没有少数载流子累积效果。结果是，与pn结二极管相比，恢复电流变小，恢复时间变短。 
(第八实施方式) 
下面，参考附图对本发明的第八实施方式进行说明。图25示出了第八实施方式所涉及的半导体装置的结构。在图25中，用同一个符号来表示与图19相同的构成要素，说明省略。 
如图25所示，在该实施方式中的半导体装置中，控制部20具有：经由第一开关电路23A与第一栅电极18A连接的第一电源21、和经由第二开关电路23B与第二栅电极18B连接的第二电源22。 
第一开关电路23A与第二开关电路23B具有由发光二极管(LED)和光敏二极管构成的光耦合器，能够根据来自外部的控制信号在接通状态和断开状态之间进切换，且能够将控制信号和开关输出电气分离开。在图25中，示出的是在第一开关电路23A与第二开关电路23B中使用了内置有栅极驱动电路的集成电路之例。这样的集成电路只要使用市场上正在销售的即可，例如使用日本东芝公司制造的光耦合器TLP251等即可。而且，不是这样的内置有栅极驱动电路的集成电路亦可，只要是能够将控制信号和开关输出电气分离开的开关，什么样的都可以。 
在该实施方式中，将第一电源21与第二电源22的电压设定得比第一栅电极18A与第二栅电极18B的阈值电压高。而且，第二电源22使用的是，已绝缘的电池、绝缘型电压转换器(DC-CD转换器)等与负载电源31绝缘的电源。这样一来，第二栅电极便被具有与电路共用的基准电位(接地电位)不同的基准电位的驱动信号驱动。 
下面，对第八实施方式所涉及的半导体装置的动作进行说明。若第一开关电路23A与第二开关电路23B在来自外部的控制信号的作用下成为接通状态，则第一电源21与第一栅电极18A、第二电源22与第二栅电极18B分别连接起来。这样一来，因为第一栅电极18A与第二栅电极18B上施加的都是比阈值电压高的电压，所以电流在第一电极16A与第二电极16B之间双向流动。 
另一方面，在第一开关电路23A与第二开关电路23B在来自外部的控制信号的作用下成为断开状态的情况下，第一栅电极18A与第一电源21分离，第二栅电极18B与第二电源22分离，与第一电极16A相等的电位施加在第一栅电极18A上，与第二电极16B相等的电位施加在第二栅电极18B上。在第二电极16B的电位是+100伏、第一电极16A电位是0伏的情况下，因为第一栅电极18A的电位成为第一阈值电压以下的0伏，所以沟道区域在第一栅电极18A的下侧被夹断，电流不从第二电极16B流向第一电极16A。在第二电极16B的电位是-100伏、第一电极16A电位是0伏的情况下，第二栅电极18B与第二电极16B之间的电压也成为第二阈值电压以下的0伏。因此，电流不从第一电极16A流向第二电极16B。 
(第九实施方式) 
下面，参考附图对本发明的第九实施方式进行说明。图26示出了第九实施方式所涉及的半导体装置的结构。在图26中，用同一个符号来表示与图25相同的构成要素，说明省略。 
在该实施方式的半导体装置中，控制部20具有第三电源25和第四电源26。第三电源25夹着第一开关电路23A连接在与第一电源21相反的一侧，第四电源26夹着第二开关电路23B连接在与第二电源22 相反的一侧。将第一电源21与第二电源22的电压设定为例如5伏，将第三电源25与第四电源26的电压设定为例如3伏。而且，第二电源22与第四电源26使用的是与负载电源31绝缘的电源。 
在该实施方式中，若第一开关电路23A与第二开关电路23B在控制信号的作用下成为接通状态，则与第八实施方式一样，第一栅电极18A与第一电源21连接，第二栅电极18B与第二电源22连接。另一方面，若第一开关电路23A与第二开关电路23B成为切断状态，则第一栅电极18A与第三电源25连接，第二栅电极18B与第四电源26连接。因此，-3伏的电压施加在第一栅电极18A与第二栅电极18B上。结果是，因为能够更加彻底地将第一电极16A与第二电极16B之间切断，使漏电流减小，所以能够使半导体装置所消耗的功率下降。 
在第八实施方式与第九实施方式中，示出的是第一电极接地之例，但第一电极可以不接地。但是，在该情况下，与第一电极连接的用于控制栅极的电源，与负载电路的接地线绝缘。具体而言，只要使用电池、绝缘型电压转换器(直流交流-交流直流转换器)或使用了电荷泵电路的绝缘型电源即可。 
(第十实施方式) 
下面，参考附图对本发明的第十实施方式进行说明。图27示出了第十实施方式所涉及的半导体装置的结构。在图27中，用同一个符号来表示与图19相同的构成要素，说明省略。 
如图27所示，在该实施方式中的半导体装置中，控制部20具有内置有被称为HVIC(High Voltage Integrated Circuit)的栅极驱动电路的驱动元件53、第一电源51以及第二电源52。第一电源51与第二电源52输出第一栅电极18A与第二栅电极18B的阈值电压以上的电压，例如输出的电压是5伏特。用于控制部20中的驱动元件53，具有在低电压侧使用的低侧的栅极驱动电路53A和在高电压侧使用的高侧的栅极驱动电路53B。 
一般情况下，为将控制信号传给连接在高电压一侧的栅极驱动电路，需要使用光耦合器或者绝缘变压器等，将控制信号电气绝缘。 但是，因为HVIC是利用电平位移电路53C将控制信号传达给高侧的栅极驱动电路53B的，所以无需使用光耦合器和绝缘变压器等，从而能够使装置小型化、低成本化。 
在该实施方式中所用的驱动元件53中，低侧的栅极驱动电路53A由输入到低侧的输入端子LIN的信号驱动，若低电平(例如，0伏特)的信号输入到输入端子LIN，低侧的输出端子LO与低侧的接地端子LGND相连接，输出端子LO和低侧的偏压电源端子VCC被绝缘。另一方面，若高电平(例如，5V)的信号输入到输入端子LIN，则输出端子LO与接地端子LGND被绝缘，输出端子LO与偏压电源端子VCC被连接起来。 
输入到高侧的输入端子HIN的信号，经由电平位移电路53C传达给高侧的栅极驱动电路53B，来驱动高侧的栅极驱动电路53B。若低电平信号输入到输入端子HIN，则高侧的输出端子HO与高侧的偏压端子VS相连接，输出端子HO和高侧的偏压电源端子VB被绝缘。另一方面，若高电平的信号输入到输入端子HIN，则输出端子HO与偏压端子VS被绝缘，输出端子HO与偏压电源端子VB被连接起来。 
通过经由电平位移电路53C传达信号，就能够将控制信号传达给以与共用的基准电位即接地电位不同的电位为基准的高侧的栅极驱动电路。也就是说，从输出端子HO输出的高侧的控制信号成为基准电位与接地电位不同的驱动信号。 
在该实施方式的半导体装置中，第一控制信号从第一信号源54供向低侧的输入端子LIN，输出端子LO与半导体元件10的第一栅电极18A相连接。第一电源51连接在驱动元件53的接地端子GND与电源端子VDD之间以及低侧的接地端子LGND与低侧的偏压电源端子VCC之间，接地端子GND和接地端子LGND与第一电极16A相连接。在该实施方式中，设第一控制信号与第二控制信号的低电平与高电平分别是例如0V与5V。 
当第一控制信号是低电平的时候，第一栅电极18A与第一电极16A被短路；在第一控制信号是高电平的时候，利用第一电源51将 第一栅电极18A的阈值电压以下的电压施加在第一栅电极18A与第一电极16A之间。 
另一方面，第二控制信号从第二信号源55供向高侧输入端子HIN，输出端子HO与第二栅电极18B连接。第二电源52连接在高侧的偏压电源端子VS与高侧的偏压电源端子VB之间，偏压电源端子VS与第二电极16B连接。此外，第二电源52是与第一电极16A电气绝缘的绝缘型电源。 
因此，在第二控制信号是低电平的情况下，第二栅电极18B与第二电极16B被短路；在第二控制信号是高电平的情况下，利用第二电源52将第二栅电极18B的阈值电压以上的电压施加在第二栅电极18B与第二电极16B之间。 
因此，通过使第一控制信号与第二控制信号为低电平，便能够实现电流在第一电极16A与第二电极16B之间不流动的切断状态；通过使第一控制信号与第二控制信号为高电平，便能够实现电流在第一电极16A与第二电极16B之间在双方向上都流动的导通状态；通过使第一控制信号为低电平，第二控制信号为高电平，便能够实现电流从第一电极16A流向第二电极16B、电流不从第二电极16B流向第一电极16A的逆阻止状态；通过使第一控制信号为高电平，第二控制信号为低电平，便能够实现电流从第二电极16B流向第一电极16A、电流不从第一电极16A流向第二电极16B的逆阻止状态。 
在该实施方式的半导体装置中，因为控制部20使用了由HVIC构成的驱动元件53，所以不需要用以将控制信号传递给高侧驱动电路的光耦合器或绝缘变压器等。因此，能够使控制部20小型化、低成本化。另外，驱动元件53使用高侧驱动电路被介电质分离的HVIC。 
另外，电平位移电路是一个具有能够IC化的变压器，借助经由该变压器传达信号来将输入信号和输出信号电气绝缘的电路。ANALOG DEVICES公司制造的ICADum5240等是众人所知的具体例。 
(第十一实施方式) 
下面，参考附图对本发明的第十一施方式进行说明。图28示出 了第十一实施方式所涉及的半导体装置的结构。在图28中，用同一个符号来表示与图27相同的构成要素，说明省略。 
如图28所示，在该实施方式的半导体装置中，控制部20具有电容器61代替了第二电源22，同时具有用以给电容器61充电的充电电路63、使低侧的输出端子LO的输出及高侧的输出端子HO分别成为一定电压以下的第一压降电路64与第二压降电路65。 
充电电路63具有充电开关电路和驱动充电开关电路的逻辑电路67。充电开关电路包括由串联在驱动电源66与电容器61之间的二极管69和p沟道MOSFET构成的半导体开关68。设半导体开关68即p沟道MOSFET的阈值电压例如是-3伏。逻辑电路67具有“与非”(NAND)栅极电路67A和延迟电路67B。逻辑电路67在第一控制信号与第二控制信号都成为高电平之际，延迟一个由延迟电路67B设定的延迟时间，输出成为低电平，在第一控制信号与第二控制信号中的至少一个控制信号成为低电平之际，延迟一个延迟时间，输出成为高电平。 
第一压降电路64具有电阻64A和齐纳二极管64B。将输出端子LO的输出限制在齐纳二极管64B的压降以下。第二压降电路65具有电阻65A和齐纳二极管65B，将输出端子HO的输出限制在齐纳二极管65B的压降以下。只要通过流入半导体元件10的第一栅电极与第二栅电极的过电流来将齐纳二极管64B与齐纳二极管65B的压降设定在晶体管不至于破坏的电压以下即可，例如将它设为5伏。 
在该实施方式中，驱动电源66输出第一栅电极18A的阈值电压以上的电压，例如10伏的电压。而且，将第一控制信号与第二控制信号的高电平设定为例如与驱动电源66的输出相等的10V，将低电平设定为0V。 
下面，对该实施方式中的半导体装置的动作进行说明。首先，若第一控制信号与第二控制信号成为高电平，则输出端子LO与第一电极16A之间的电压成为与驱动电源66的输出相等的10V。但是，因为由第一压降电路64将输出电压限制在5V，所以第一栅电极18A 与第一电极16A之间的电压成为5V。此时，若正电压施加在第二电极16B上，则半导体元件10成为导通状态，电流流动，所以第二电极16B的电位下降到通态电压。通态电压由半导体元件10的通态电阻和通电电流决定，这里，说明通态电压是例如3V的情况。 
另一方面，第一控制信号与第二控制信号成为高电平，逻辑电路67的输出成为低电平。因此，0V的电压施加在半导体开关68的栅极上。因为半导体开关68的源极的电位是10V，所以栅极相对源极的电压成为阈值电压以下的-10V，半导体开关68成为导通状态。因为第二电极16B的电压下降到通态电压即3V，所以7V的电压经由半导体开关68和二极管69施加在电容器61的两端，将电容器61充电。 
因为输入端子HIN是高电平，所以输出端子HO与第二电极16B之间的电压成为偏压电源端子VB与偏压电源端子VS之间的电压即7V。输出端子HO的输出电压由第二压降电路65降压到5V，所以第二栅电极18B与第二电极16B之间的电压成为5V。这样一来，半导体元件10便成为电流在双方向上流动的导通状态。而且，电容器61保持着被充电到7V的状态。 
接下来，若第一控制信号与第二控制信号成为低电平，则逻辑电路67的输出成为高电平，10V的电压施加在半导体开关68的栅极上。于是，半导体开关68的源极栅极间的电压成为0V，半导体开关68成为关闭状态。 
在该状态下，若第二电极16B的电位成为正的高电位(例如+100V)，则正的高电压施加在控制部20上。但是，使二极管69承担该高电压，使控制部20不遭受破坏。若第二电极16B的电位成为负的高电位(例如-100V)，则负的高电压施加在控制部20上。但是，因为半导体开关68是关闭状态，所以由半导体开关68承担该高电压，控制部20便不会遭到破坏。这样一来，在半导体元件10处于截止状态的时候，即使正或负的高电压施加在控制部20上，控制部20也不会遭到该高电压的破坏。 
当再次给电容器61充电的时候，只要让半导体元件10成为导通状态，让第二电极16B的电位下降到通态电压即可。在到电容器61被充电的时间过长的情况下、或者栅极驱动电路需要更大的功率的情况下，只要使用大容量的电容器即可。 
设在“与非”电路67A的输出一侧和半导体开关68的栅极之间的延迟电压67B，是为了在半导体元件10成为导通状态以后，使半导体开关68成为打开状态而设置的。因此，只要将延迟电路67B的延迟时间设定为比半导体元件10成为导通状态为止的时间还要晚即可。 
该实施方式的半导体装置，无需使用将偏压施加在第二栅电极18B上的绝缘型电源。因此，能够使控制部20更加小型化、低成本化。 
另外，一般情况下所使用的用在半桥电路中的HVIC，内置在其中的逻辑电路禁止输入到端子HIN和端子LIN的信号同时成为高电平。但是，在第十和第十一实施方式中所使用的HVIC，在端子HIN和端子LIN同时成为高电平的时候，也能够动作。 
本发明中所使用的HVIC，输入到端子HIN的信号经由电平位移电路53C输入到高侧的栅极驱动电路53B中。于是，在高侧的栅极驱动电路53B中，从控制信号被输入到将栅极电压输出为止的延迟时间可能比低侧的栅极驱动电路53A中的延迟时间长。在该情况下，只要在低侧的栅极驱动电路53A的输入端子LIN设有延迟电路，低侧的栅极驱动电路53A的输出和高侧的栅极驱动电路53B的输出同步即可。 
在该实施方式中，示出的是栅极驱动电路是HVIC之例。但也可以使用包括光耦合器的栅极驱动电路。而且，使半导体开关68为p沟道MOSFET，但也可以使用p沟道IGBT或者PNP晶体管来代替该p沟道MOSFET来作半导体开关68用。 
(第十二实施方式) 
下面，参考附图对本发明的第十二实施方式进行说明。图29 示出了第十二实施方式所涉及的半导体装置的电路结构。在图29中，用同一个符号来表示与图19相同的构成要素，说明省略。 
如图29所示，在该实施方式的半导体装置中，控制部20具有变压器70，第一信号源54连接在第一电极16A和第一栅电极18A之间，第二信号源55经由变压器70的二级连接在第一电极16A与第二栅电极18B之间。变压器70的一级连接在第一电极16A和第二电极16B之间。变压器70的输入电压和输入电压是1∶1，所使用的负载电路30的频率下，变压器70的输入到一级的电压和输出到二级的电压成为同相位。第一信号源54所输出的第一控制信号与第二信号源55所输出的第二控制信号的低电平与高电平，例如分别是0V和5V。 
在这样的半导体装置中，在例如负载电路30输出-100V～+100V的交流信号的情况下，100V～+100V的交流信号也被输入到变压器70的一级。因此，在变压器70的二级也以相同的相位输出100V～+100V的交流信号。 
在该状态下，若设第二控制信号为0V，则变压器70的二级的电压与一级的电压相等。因此，在第二电极16B的电位是-100V的情况下，第二栅电极18B的电位也成为-100V；在第二电极16B的电位是+100V的情况下，第二栅电极18B的电位也成为+100V。也就是说，第二栅电极18B与第二电极16B之间总是被施加第二阈值电压以下的电压。 
同时，若设第一控制信号为0V，则第一栅电极18A与第一电极16A之间的电压成为0V，而能够实现电流在双方向上都不流动的切断状态；若设第一控制信号为5V，则能够实现电流从第二电极16B流向第一电极16A，电流不从第一电极16A流向第二电极16B的逆阻止状态。 
另一方面，若设第二控制信号为5V，则变压器70的二级电压比一级的电压高5V。因此，第二栅电极18B与第二电极16B之间的电压比第二阈值电压的电压高5V。在该状态下，若设第一控制信号 为5V，则能够实现电流在第一电极16A与第二电极16B之间在双方向上流动的导通状态。若设第一控制信号为0V，则能够实现电流从第一电极16A流向第二电极16B，电流不从第二电极16B流向第一电极16A的逆阻止状态。 
该实施方式的半导体装置，因为不需要用于驱动栅极的电源，所以能够实现控制电路的简单化和低成本化。 
另外，在该实施方式中，所使用的变压器70，在所使用的负载电路30的频率下，输入到一级的电压和输出到二级的电压成为同相位。但是，通过在二级一侧设置相位补偿电路，则能够使用不是同相位的变压器。相位补偿电路使用什么样的都行，例如在变压器70的二级和第二栅电极18B之间，连接上具有能够使二级与一级成为同相位的电容值的电容器即可。 
在该实施方式中，利用第一信号源54和第二信号源55的功率将电压施加在第一栅电极18A与第二栅电极18B上。但还可以使其为经由栅极驱动电路将偏压施加在第一栅电极18A与第二栅电极18B上的结构。 
(第十三实施方式) 
下面，参考附图对本发明的第十三实施方式进行说明。图30示出了第十三实施方式所涉及的半导体装置的结构。在图30中，用一个符号来表示与图19相同的构成要素，说明省略。 
如图30所示，该实施方式的半导体装置中，控制部20具有变压器70、n沟道MOSFET71、二极管72、齐纳二极管73以及第一电源74。 
第一信号源54连接在第一电极16A与第一栅电极18A之间，第二信号源55连接在n沟道MOSFET71的栅极端与源极端之间。N沟道MOSFET71的源极端与第一电极16A连接，第一电源74的负极与第一电极16A连接，第一电源74的正极连接在变压器70的一级的一端上。变压器70的一级的另一端与n沟道MOSFET71的漏极端连接。二极管72与齐纳二极管在变压器70的一级的两端之间串联。 变压器70的二级的一端与第二电极16B连接，另一端与第二栅电极18B连接。电阻元件75连接在变压器70的二级的两端之间。变压器70的输入电压和输出电压之比是1∶1。将第一信号源54所输出的第一控制信号与第二信号源55所输出的第二控制信号的低电平与高电平设定为例如0V与5V。 
n沟道MOSFET71的导通状态与截止状态由第二信号源55控制。因此，连接在变压器70的一级的n沟道MOSFET71和第一电源74成为使产生脉冲状电流的脉冲电流产生部。若将脉冲状电流输入变压器70的一级，则在变压器70的二级电路中产生电压。通过由电阻元件75接受所产生的电压，便将所希望的电压施加在第二电极16B与第二栅电极18B之间。因为使成为这样的结构后，能够将高侧的绝缘电源去掉，部件个数变少，所以能够更加低成本地制作具有双栅极的半导体元件10的控制部20。 
此外，若对流入变压器70的一级的电流进行导通/切断动作，则会由变压器70的电感产生使第一电源74和n沟道MOSFET71遭到破坏那么高的电压。因为吸收了该电压，所以将用不同极性将二极管72与齐纳二极管73串联起来后所得到的保护电路设在了变压器70的一级。 
此外，在第十到第十三实施方式中，在不需要逆阻止状态的情况下，只要使用一个用于进行控制的信号源即可；在第八及第九实施方式的电路中，也能够通过设置两个用于进行控制的信号源来实现逆阻止状态。 
在第十到第十三实施方式中，双栅极的半导体元件10使用的是第五实施方式中所示出的半导体元件，但还可以用第六和第七实施方式中所示出的半导体元件。而且，可以用常开型来代替常关型。在该情况下，只要根据第一栅电极的阈值电压和第二栅电极的阈值电压来将施加在第一栅电极与第二栅电极上的电压变更为适当的值即可；还可以使第一栅电极的阈值电压与第二栅电极的阈值电压不同。 
(第十四实施方式) 
下面，参考附图对本发明的第十四实施方式进行说明。图31示出了第十四实施方式所涉及的利用了氮化物半导体装置的等离子体显示器驱动电路。本实施方式中的等离子体显示器驱动电路是将保持脉冲供给等离子液晶面板的电极的保持电路，具有以下的结构。 
第一开关元件84的输出的一端连接在电源线Vsus上，另一端连接在保持电路的输出SUS上。第二开关元件85的输出的一端连接在保持电路的输出SUS上，另一端接地。第三开关元件86的输出的一端与电容器89的一端连接，电容器89的另一端接地。第三开关元件86的另一端与感应线圈88的一端连接。第四开关元件87与第三开关元件86并联，导通方向与第三开关元件86相反。由第三开关元件86和第四开关元件87构成双向开关电路90。感应线圈88的另一端与保持电路的输出SUS相连接。第一开关元件84、第二开关元件85、第三开关元件86以及第四开关元件87的各个栅极端经由栅极驱动电路83分别与控制信号线CTL1、控制线CTL2、控制线CTL3以及控制线CTL4连接。 
双向开关电路90是为了形成共振电流流动的路径而设置的，共振电流是由于连接有输出SUS的等离子体显示面板的电极所具有的电容成份、感应线圈88引起的。保持脉冲是周期性地交替翻转的大电流的脉冲。因此，就要求构成双向开关电路90的开关元件，具有很大的正向、反向击穿电压，且能够高速地动作。 
通过用例如图3所示的第一实施方式的半导体装置作构成双向开关电路90的第三开关元件86和第四开关元件87，便很容易实现对大电流的脉冲进行双向控制的开关。因为第一实施方式中的半导体装置，具有充分大的反向击穿电压特性，所以能够收到的效果就是：无需使用现有技术下所需要的、用以提高反向击穿电压特性的二极管。 
第一实施方式的半导体装置，因为通态电阻小，所以不仅能够使开关时间缩短，还能够使开关元件的功率损失变小，因而几乎不 会受接点温度的制约。在第一实施方式的半导体装置中，若通过将硼等杂质注入到第一氮化物半导体层和第二氮化物半导体层中来形成元件隔离区域，便能够在一个衬底上很容易地形成两个半导体装置。这样一来，若将第三开关元件86和第四开关元件87单芯片化，则由于开关元件间所产生的特性的不一致、布线的阻抗差所导致的电流集中问题就没有了，从而能够有效地降低开关元件的功率能力。 
此外，第三开关元件86和第四开关元件87可以使用其它实施方式中所示的半导体元件。可以将双向开关电路90和栅极驱动电路83置换为第五到第十三实施方式中所示的双向开关装置。 
能够将未设第二控制层19B的、常关型、使用了氮化物半导体的半导体装置作第一开关元件84和第二开关元件85用。 
在各个实施方式及其变形例中，示出的是由氮化物半导体形成双栅极的半导体元件之例，但只要是电子平行于衬底的主面迁移的半导体元件即可，例如可以是由碳化硅(SiC)等形成的半导体形成。第一栅电极与第二栅电极的材料使用的是钯(Pd)和金(Au)，但并不限于此，只要与p型半导体形成欧姆结即可，例如也可以用Ni等来代替以上金属。可以用GaN、蓝宝石、SiC、ZnO、GaAs、GaP、InP、LiGaO2或LiAlO2或以上这些物质的混晶等来作第一栅电极与第二栅电极的材料。 
示出的是第一电极与第二电极形成了欧姆结的欧姆电极之例，但只要应该控制的电流在流动，并非一定要是欧姆电极。 
示出的是保护膜为SiN之例，但并不限于此，只要能够确保绝缘性即可，还可以使用氮化铝(AlN)、氧化硅(SiO2)、氧化铪(HfO2)、氧化铝(Al2O3)或氧化钽(Ta2O5)等来形成保护膜。 
各个实施方式及变形例中所示的半导体元件，示出的是AlGaN层、GaN层的主面是c面(0001)面之例。但是，可以不是c面，而是含有数量相同的氮和III族元素的无极性面。例如半导体元件可以形成在A面(11-20)上。在这样的结构下，因为能够将由于产生在二维电子气体层即沟道内的极化引起的载流子消除，使阈值 电压在正向上上升，所以无需在栅极正下方形成凹部结构、或者使AlGaN层薄膜化，便能够很容易地进行常关动作。 
在任一个实施方式及变形例中，既可以使第二半导体层15为非掺杂，也可以使第二半导体层15为n型。 
另外，在第八到第十三实施方式中，说明的是使第一电极接地的情况，但使其不接地也是可以的。 
在第八到第十三实施方式中，只要使用与第一电极的电位绝缘的电池或者绝缘型电压转换器(DC-CD转换器)等作第二电源即可。第一电源是非绝缘型电源即可，例如可以使用成本更低的非绝缘型DC-CD转换器等 
第十及第十一实施方式中的用以驱动HVIC的电源可以与周边电路的电源共用。 
在第八到第十一实施方式中，使用的是利用了交流电源的负载电路，但并非一定要使用交流电源，还可以是输出脉冲波形的电路等，并没有特别的限定。 
在第八到第十三实施方式中，示出的是控制部的具体例，但并不限于此，也可以使用其它结构的控制部。在该情况下，驱动第二栅电极的第二驱动电路，只要输出基准电位与接地电位等电路共用的基准电位不同的控制信号即可。 
在各个实施方式与变形例中，表现为凸部或者凹部的结构，该凸部或者凹部的角部可以被倒成圆角。 
本发明的半导体装置及其驱动方法，是能够实现具有优良的反向击穿电压特性、仅用一个元件构成双向开关主体且能够施加高的栅极电压的半导体装置及其驱动方法。特别是，作为用于进行功率控制的、进行双向开关动作的半导体装置及其驱动方法很有用。 

Claims (53)

1.一种半导体装置，其中：
该半导体装置包括：
半导体层叠层体，形成在衬底上、具有沟道区域且由氮化物半导体或由碳化硅形成的半导体构成，
第一电极与第二电极，相互间有间隔地形成在所述半导体层叠层体上，
第一栅电极与第二栅电极，该第一栅电极形成在所述第一电极与所述第二电极之间，该第二栅电极形成在该第一栅电极和所述第二电极之间，
形成在所述半导体层叠层体与所述第一栅电极之间、具有p型导电性的第一控制层，和
形成在所述半导体层叠层体与所述第二栅电极之间、具有p型导电性的第二控制层；
所述半导体层叠层体包括：按从下往上的顺序依次形成的第一半导体层、带隙比该第一半导体层大的第二半导体层、以及蚀刻吸收层；
所述蚀刻吸收层是所述半导体层叠层体的最上层。
2.根据权利要求1所述的半导体装置，其中：
该半导体装置具有：通过以所述第一电极的电位为基准将正电压施加在所述第一栅电极上，空穴便被注入所述沟道区域的动作模式。
3.根据权利要求1所述的半导体装置，其中：
该半导体装置具有：由所述第一控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第一栅电极与所述第一电极之间的动作模式。
4.根据权利要求1所述的半导体装置，其中：
所述第一栅电极的阈值电压和所述第二栅电极的阈值电压相互不同。
5.根据权利要求3所述的半导体装置，其中：
该半导体装置具有：由所述第二控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第二栅电极与所述第二电极之间的动作模式。
6.根据权利要求1所述的半导体装置，其中：
所述第一栅电极与所述第二栅电极之间的间隔比所述第一电极与所述第一栅电极之间的间隔大，且比所述第二电极与所述第二栅电极之间的间隔大。
7.根据权利要求1所述的半导体装置，其中：
所述半导体元件的第二栅电极的阈值电压为0～3V；
所述第二电极与所述第二栅电极电气短路。
8.根据权利要求3所述的半导体装置，其中：
所述半导体层叠层体具有从所述衬底一侧开始依序叠层的第一半导体层与第二半导体层；
所述第二半导体层的带隙比所述第一半导体层的大；
所述沟道区域是所述第一半导体层和所述第二半导体层的界面区域。
9.根据权利要求8所述的半导体装置，其中：
所述第一半导体层与所述第二半导体层含有氮化镓与氮化铝镓中的至少一种。
10.一种半导体装置，其中：
该半导体装置包括：
半导体层叠层体，形成在衬底上、具有沟道区域且由氮化物半导体或由碳化硅形成的半导体构成，
第一电极与第二电极，相互间有间隔地形成在所述半导体层叠层体上，
第一栅电极与第二栅电极，该第一栅电极形成在所述第一电极与所述第二电极之间，该第二栅电极形成在该第一栅电极和所述第二电极之间，
形成在所述半导体层叠层体与所述第一栅电极之间、具有p型导电性的第一控制层，
形成在所述半导体层叠层体与所述第二栅电极之间、具有p型导电性的第二控制层，和
高电阻层，该高电阻层形成在所述半导体层叠层体上所述第一控制层与所述第二控制层之间的区域，电阻比所述第一控制层与所述第二控制层高；
所述高电阻层由氧化镓构成。
11.根据权利要求10所述的半导体装置，其中：
该半导体装置具有：通过以所述第一电极的电位为基准将正电压施加在所述第一栅电极上，空穴便被注入所述沟道区域的动作模式。
12.根据权利要求10所述的半导体装置，其中：
该半导体装置具有：由所述第一控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第一栅电极与所述第一电极之间的动作模式。
13.根据权利要求10所述的半导体装置，其中：
所述第一栅电极的阈值电压和所述第二栅电极的阈值电压相互不同。
14.根据权利要求12所述的半导体装置，其中：
该半导体装置具有：由所述第二控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第二栅电极与所述第二电极之间的动作模式。
15.根据权利要求10所述的半导体装置，其中：
所述第一栅电极与所述第二栅电极之间的间隔比所述第一电极与所述第一栅电极之间的间隔大，且比所述第二电极与所述第二栅电极之间的间隔大。
16.根据权利要求10所述的半导体装置，其中：
所述半导体元件的第二栅电极的阈值电压为0～3V；
所述第二电极与所述第二栅电极电气短路。
17.根据权利要求12所述的半导体装置，其中：
所述半导体层叠层体具有从所述衬底一侧开始依序叠层的第一半导体层与第二半导体层；
所述第二半导体层的带隙比所述第一半导体层的大；
所述沟道区域是所述第一半导体层和所述第二半导体层的界面区域。
18.根据权利要求17所述的半导体装置，其中：
所述第一半导体层与所述第二半导体层含有氮化镓与氮化铝镓中的至少一种。
19.一种半导体装置，其中：
该半导体装置包括：
半导体层叠层体，形成在衬底上、具有沟道区域且由氮化物半导体或由碳化硅形成的半导体构成，
第一电极与第二电极，相互间有间隔地形成在所述半导体层叠层体上，
第一栅电极与第二栅电极，该第一栅电极形成在所述第一电极与所述第二电极之间，该第二栅电极形成在该第一栅电极和所述第二电极之间，
形成在所述半导体层叠层体与所述第一栅电极之间、具有p型导电性的第一控制层，
形成在所述半导体层叠层体与所述第二栅电极之间、具有p型导电性的第二控制层，和
高电阻层，该高电阻层形成在所述半导体层叠层体上所述第一控制层与所述第二控制层之间的区域，电阻比所述第一控制层与所述第二控制层高；
所述高电阻层是含有硼的层。
20.根据权利要求19所述的半导体装置，其中：
该半导体装置具有：通过以所述第一电极的电位为基准将正电压施加在所述第一栅电极上，空穴便被注入所述沟道区域的动作模式。
21.根据权利要求19所述的半导体装置，其中：
该半导体装置具有：由所述第一控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第一栅电极与所述第一电极之间的动作模式。
22.根据权利要求19所述的半导体装置，其中：
所述第一栅电极的阈值电压和所述第二栅电极的阈值电压相互不同。
23.根据权利要求21所述的半导体装置，其中：
该半导体装置具有：由所述第二控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第二栅电极与所述第二电极之间的动作模式。
24.根据权利要求19所述的半导体装置，其中：
所述第一栅电极与所述第二栅电极之间的间隔比所述第一电极与所述第一栅电极之间的间隔大，且比所述第二电极与所述第二栅电极之间的间隔大。
25.根据权利要求19所述的半导体装置，其中：
所述半导体元件的第二栅电极的阈值电压为0～3V；
所述第二电极与所述第二栅电极电气短路。
26.根据权利要求21所述的半导体装置，其中：
所述半导体层叠层体具有从所述衬底一侧开始依序叠层的第一半导体层与第二半导体层；
所述第二半导体层的带隙比所述第一半导体层的大；
所述沟道区域是所述第一半导体层和所述第二半导体层的界面区域。
27.根据权利要求26所述的半导体装置，其中：
所述第一半导体层与所述第二半导体层含有氮化镓与氮化铝镓中的至少一种。
28.一种半导体装置，其中：
该半导体装置包括：
半导体层叠层体，形成在衬底上、具有沟道区域且由氮化物半导体或由碳化硅形成的半导体构成，
第一电极与第二电极，相互间有间隔地形成在所述半导体层叠层体上，
第一栅电极与第二栅电极，该第一栅电极形成在所述第一电极与所述第二电极之间，该第二栅电极形成在该第一栅电极和所述第二电极之间，
形成在所述半导体层叠层体与所述第一栅电极之间、具有p型导电性的第一控制层，
形成在所述半导体层叠层体与所述第二栅电极之间、具有p型导电性的第二控制层，和
形成在所述半导体层叠层体上的非掺杂半导体层；
所述第一控制层与第二控制层是选择性地形成在所述非掺杂半导体层中的p型杂质的扩散区域。
29.根据权利要求28所述的半导体装置，其中：
该半导体装置具有：通过以所述第一电极的电位为基准将正电压施加在所述第一栅电极上，空穴便被注入所述沟道区域的动作模式。
30.根据权利要求28所述的半导体装置，其中：
该半导体装置具有：由所述第一控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第一栅电极与所述第一电极之间的动作模式。
31.根据权利要求28所述的半导体装置，其中：
所述第一栅电极的阈值电压和所述第二栅电极的阈值电压相互不同。
32.根据权利要求30所述的半导体装置，其中：
该半导体装置具有：由所述第二控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第二栅电极与所述第二电极之间的动作模式。
33.根据权利要求28所述的半导体装置，其中：
所述第一栅电极与所述第二栅电极之间的间隔比所述第一电极与所述第一栅电极之间的间隔大，且比所述第二电极与所述第二栅电极之间的间隔大。
34.根据权利要求28所述的半导体装置，其中：
所述半导体元件的第二栅电极的阈值电压为0～3V；
所述第二电极与所述第二栅电极电气短路。
35.根据权利要求30所述的半导体装置，其中：
所述半导体层叠层体具有从所述衬底一侧开始依序叠层的第一半导体层与第二半导体层；
所述第二半导体层的带隙比所述第一半导体层的大；
所述沟道区域是所述第一半导体层和所述第二半导体层的界面区域。
36.根据权利要求35所述的半导体装置，其中：
所述第一半导体层与所述第二半导体层含有氮化镓与氮化铝镓中的至少一种。
37.一种半导体装置，其中：
该半导体装置包括：
半导体层叠层体，形成在衬底上、具有沟道区域且由氮化物半导体或由碳化硅形成的半导体构成，
第一电极与第二电极，相互间有间隔地形成在所述半导体层叠层体上，
第一栅电极与第二栅电极，该第一栅电极形成在所述第一电极与所述第二电极之间，该第二栅电极形成在该第一栅电极和所述第二电极之间，
形成在所述半导体层叠层体与所述第一栅电极之间、具有p型导电性的第一控制层，
形成在所述半导体层叠层体与所述第二栅电极之间、具有p型导电性的第二控制层，和
具有形成在所述半导体层叠层体上的开口部的氧化膜层；
所述第一控制层与所述第二控制层，与从所述开口部露出的所述半导体层叠层体相接触。
38.根据权利要求37所述的半导体装置，其中：
该半导体装置具有：通过以所述第一电极的电位为基准将正电压施加在所述第一栅电极上，空穴便被注入所述沟道区域的动作模式。
39.根据权利要求37所述的半导体装置，其中：
该半导体装置具有：由所述第一控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第一栅电极与所述第一电极之间的动作模式。
40.根据权利要求37所述的半导体装置，其中：
所述第一栅电极的阈值电压和所述第二栅电极的阈值电压相互不同。
41.根据权利要求39所述的半导体装置，其中：
该半导体装置具有：由所述第二控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第二栅电极与所述第二电极之间的动作模式。
42.根据权利要求37所述的半导体装置，其中：
所述第一栅电极与所述第二栅电极之间的间隔比所述第一电极与所述第一栅电极之间的间隔大，且比所述第二电极与所述第二栅电极之间的间隔大。
43.根据权利要求37所述的半导体装置，其中：
所述半导体元件的第二栅电极的阈值电压为0～3V；
所述第二电极与所述第二栅电极电气短路。
44.根据权利要求39所述的半导体装置，其中：
所述半导体层叠层体具有从所述衬底一侧开始依序叠层的第一半导体层与第二半导体层；
所述第二半导体层的带隙比所述第一半导体层的大；
所述沟道区域是所述第一半导体层和所述第二半导体层的界面区域。
45.根据权利要求44所述的半导体装置，其中：
所述第一半导体层与所述第二半导体层含有氮化镓与氮化铝镓中的至少一种。
46.一种半导体装置，其中：
该半导体装置包括：
半导体层叠层体，形成在衬底上、具有沟道区域且由氮化物半导体或由碳化硅形成的半导体构成，
第一电极与第二电极，相互间有间隔地形成在所述半导体层叠层体上，
第一栅电极与第二栅电极，该第一栅电极形成在所述第一电极与所述第二电极之间，该第二栅电极形成在该第一栅电极和所述第二电极之间，
形成在所述半导体层叠层体与所述第一栅电极之间、具有p型导电性的第一控制层；
所述第二栅电极与所述半导体层叠层体形成为肖特基结；
所述第二栅电极的阈值电压为0～3V；
所述第二电极与所述第二栅电极电气短路。
47.根据权利要求46所述的半导体装置，其中：
该半导体装置具有：通过以所述第一电极的电位为基准将正电压施加在所述第一栅电极上，空穴便被注入所述沟道区域的动作模式。
48.根据权利要求46所述的半导体装置，其中：
该半导体装置具有：由所述第一控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第一栅电极与所述第一电极之间的动作模式。
49.根据权利要求46所述的半导体装置，其中：
所述第一栅电极的阈值电压和所述第二栅电极的阈值电压相互不同。
50.根据权利要求46所述的半导体装置，其中：
所述半导体层叠层体具有凹部；
所述第二栅电极与所述凹部的底面相接触。
51.根据权利要求46所述的半导体装置，其中：
所述第一栅电极与所述第二栅电极之间的间隔比所述第一电极与所述第一栅电极之间的间隔大，且比所述第二电极与所述第二栅电极之间的间隔大。
52.根据权利要求46所述的半导体装置，其中：
所述半导体层叠层体具有从所述衬底一侧开始依序叠层的第一半导体层与第二半导体层；
所述第二半导体层的带隙比所述第一半导体层的大；
所述沟道区域是所述第一半导体层和所述第二半导体层的界面区域。
53.根据权利要求52所述的半导体装置，其中：
所述第一半导体层与所述第二半导体层含有氮化镓与氮化铝镓中的至少一种。
CN201310073522XA 2006-11-20 2007-11-20 半导体装置 Pending CN103219375A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006312502 2006-11-20
JP2006-312502 2006-11-20
JP2006-334094 2006-12-12
JP2006334094 2006-12-12
JP2007-153031 2007-06-08
JP2007153031 2007-06-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007800381213A Division CN101523614B (zh) 2006-11-20 2007-11-20 半导体装置及其驱动方法

Publications (1)

Publication Number Publication Date
CN103219375A true CN103219375A (zh) 2013-07-24

Family

ID=39429731

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201310073522XA Pending CN103219375A (zh) 2006-11-20 2007-11-20 半导体装置
CN201010273937.8A Active CN101976684B (zh) 2006-11-20 2007-11-20 半导体装置及其驱动方法
CN2007800381213A Active CN101523614B (zh) 2006-11-20 2007-11-20 半导体装置及其驱动方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201010273937.8A Active CN101976684B (zh) 2006-11-20 2007-11-20 半导体装置及其驱动方法
CN2007800381213A Active CN101523614B (zh) 2006-11-20 2007-11-20 半导体装置及其驱动方法

Country Status (5)

Country Link
US (2) US8203376B2 (zh)
EP (1) EP2084750A4 (zh)
JP (3) JP5552230B2 (zh)
CN (3) CN103219375A (zh)
WO (1) WO2008062800A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935642A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236689A1 (en) * 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
JP2011172298A (ja) * 2008-06-18 2011-09-01 Panasonic Corp 双方向スイッチのゲート駆動方法およびそれを用いた電力変換装置
JP5151881B2 (ja) * 2008-10-02 2013-02-27 住友電気工業株式会社 接合型電界効果トランジスタの駆動装置および駆動方法
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
WO2010082500A1 (ja) * 2009-01-19 2010-07-22 ダイキン工業株式会社 双方向スイッチ回路及びそれを備えた電力変換装置
JP2010239766A (ja) * 2009-03-31 2010-10-21 Panasonic Corp モータ駆動装置
CN101710590B (zh) * 2009-10-30 2011-12-07 西安电子科技大学 AlGaN/GaN绝缘栅高电子迁移率晶体管的制作方法
CN102612753A (zh) 2009-11-30 2012-07-25 松下电器产业株式会社 双向开关
JP5625363B2 (ja) * 2010-01-20 2014-11-19 パナソニック株式会社 双方向スイッチのゲート駆動装置
JP2011165749A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 半導体装置
JP5895170B2 (ja) 2010-02-23 2016-03-30 パナソニックＩｐマネジメント株式会社 ２線式交流スイッチ
JP5618571B2 (ja) * 2010-03-02 2014-11-05 パナソニック株式会社 電界効果トランジスタ
CN101853880B (zh) * 2010-03-09 2011-10-19 西安电子科技大学 AlGaN/GaN高电子迁移率晶体管及其制作方法
JP5666157B2 (ja) * 2010-03-26 2015-02-12 パナソニック株式会社 双方向スイッチ素子及びそれを用いた双方向スイッチ回路
JP2012004253A (ja) * 2010-06-15 2012-01-05 Panasonic Corp 双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法
CN102947921B (zh) * 2010-06-24 2014-10-01 谢菲尔德大学 半导体器件
JP5567925B2 (ja) * 2010-07-28 2014-08-06 パナソニック株式会社 スイッチ装置
JP2012033772A (ja) * 2010-07-30 2012-02-16 Panasonic Electric Works Co Ltd 半導体装置およびこの半導体装置に用いられる半導体デバイス
JP5514046B2 (ja) * 2010-08-31 2014-06-04 パナソニック株式会社 スイッチ素子駆動回路
JP2012065443A (ja) * 2010-09-15 2012-03-29 Panasonic Corp コンバータ回路
JP5620767B2 (ja) * 2010-09-17 2014-11-05 パナソニック株式会社 半導体装置
JP5584090B2 (ja) * 2010-10-22 2014-09-03 トランスフォーム・ジャパン株式会社 Ｄｃ−ｄｃコンバータ
JP5654044B2 (ja) * 2010-12-14 2015-01-14 パナソニックＩｐマネジメント株式会社 半導体装置及びその制御方法
US8754455B2 (en) 2011-01-03 2014-06-17 International Business Machines Corporation Junction field effect transistor structure with P-type silicon germanium or silicon germanium carbide gate(s) and method of forming the structure
US8853749B2 (en) * 2011-01-31 2014-10-07 Efficient Power Conversion Corporation Ion implanted and self aligned gate structure for GaN transistors
JP5853187B2 (ja) 2011-05-30 2016-02-09 パナソニックＩｐマネジメント株式会社 スイッチ装置
JP5853188B2 (ja) * 2011-05-30 2016-02-09 パナソニックＩｐマネジメント株式会社 スイッチ装置
WO2012176449A1 (ja) 2011-06-23 2012-12-27 パナソニック株式会社 双方向スイッチの等価回路、双方向スイッチのシミュレーション方法、及び双方向スイッチのシミュレーション装置
US9184305B2 (en) 2011-08-04 2015-11-10 Avogy, Inc. Method and system for a GAN vertical JFET utilizing a regrown gate
US8969912B2 (en) * 2011-08-04 2015-03-03 Avogy, Inc. Method and system for a GaN vertical JFET utilizing a regrown channel
WO2013021628A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 半導体装置
JP6008330B2 (ja) 2011-08-30 2016-10-19 パナソニックＩｐマネジメント株式会社 電力変換装置
KR101943356B1 (ko) * 2011-12-14 2019-01-29 엘지전자 주식회사 선택 성장을 이용한 질화물 반도체 소자 및 그 제조 방법
US9006800B2 (en) 2011-12-14 2015-04-14 Avogy, Inc. Ingan ohmic source contacts for vertical power devices
JP2013207102A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
KR101922122B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 노멀리 오프 고전자이동도 트랜지스터
US9147738B2 (en) * 2012-11-30 2015-09-29 Samsung Electronics Co., Ltd. High electron mobility transistor including plurality of gate electrodes
KR102038618B1 (ko) * 2012-11-30 2019-10-30 삼성전자주식회사 고전자이동도 트랜지스터
US8896369B2 (en) 2013-03-14 2014-11-25 Panasonic Coporation Switching device
WO2014168607A1 (en) * 2013-04-09 2014-10-16 Otis Elevator Company Architecture of drive unit employing gallium nitride switches
KR102080745B1 (ko) * 2013-04-16 2020-04-14 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
WO2014174810A1 (ja) 2013-04-25 2014-10-30 パナソニックＩｐマネジメント株式会社 半導体装置
US20140374766A1 (en) * 2013-06-20 2014-12-25 Texas Instruments Incorporated Bi-directional gallium nitride switch with self-managed substrate bias
US9444001B1 (en) * 2013-06-28 2016-09-13 Hrl Laboratories, Llc Low cost, high performance barrier-based position sensitive detector arrays
CN107888056B (zh) * 2013-07-10 2020-04-17 株式会社电装 驱动控制装置
WO2015008430A1 (ja) 2013-07-16 2015-01-22 パナソニックＩｐマネジメント株式会社 半導体装置
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
WO2015077916A1 (zh) * 2013-11-26 2015-06-04 中国科学院半导体研究所 GaN基肖特基二极管整流器
KR102163725B1 (ko) * 2013-12-03 2020-10-08 삼성전자주식회사 반도체 소자 및 그 제조방법
US9479074B2 (en) 2014-01-29 2016-10-25 Panasonic Intellectual Property Management Co., Ltd. Resonance coupler, transmission apparatus, switching system, and directional coupler
US9438130B2 (en) 2014-01-29 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device, switching system, and matrix converter
US9654097B2 (en) 2014-01-29 2017-05-16 Panasonic Intellectual Property Management Co., Ltd. Signal transmission circuit, switching system, and matrix converter
KR102156377B1 (ko) * 2014-02-21 2020-09-15 엘지이노텍 주식회사 반도체 소자
KR102145914B1 (ko) * 2014-02-21 2020-08-19 엘지이노텍 주식회사 반도체 소자
US20150263103A1 (en) * 2014-03-17 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device
FR3028666A1 (fr) * 2014-11-17 2016-05-20 Commissariat Energie Atomique Circuit integre a structure de commutation de puissance
JP6467971B2 (ja) * 2015-02-18 2019-02-13 三菱自動車工業株式会社 接続検出回路
WO2016143265A1 (ja) * 2015-03-11 2016-09-15 パナソニック株式会社 窒化物半導体装置
JP2015122544A (ja) * 2015-03-30 2015-07-02 パナソニックＩｐマネジメント株式会社 スイッチ装置
JP5898802B2 (ja) * 2015-04-23 2016-04-06 パナソニック株式会社 電界効果トランジスタ
JP6646363B2 (ja) * 2015-06-02 2020-02-14 株式会社アドバンテスト 半導体装置
DE102015212048A1 (de) 2015-06-29 2016-12-29 Robert Bosch Gmbh Transistor mit hoher Elektronenbeweglichkeit
JP6657913B2 (ja) * 2015-12-16 2020-03-04 株式会社豊田中央研究所 半導体装置および半導体装置の製造方法
CN105553318B (zh) * 2015-12-23 2020-04-21 华为技术有限公司 一种等效晶体管和三电平逆变器
WO2017159559A1 (ja) 2016-03-15 2017-09-21 パナソニック株式会社 双方向スイッチ
US9660134B1 (en) 2016-04-08 2017-05-23 Palo Alto Research Center Incorporated Nitride semiconductor polarization controlled device
JP6658876B2 (ja) * 2016-05-19 2020-03-04 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
FR3077160B1 (fr) * 2018-01-19 2022-01-21 Commissariat Energie Atomique Dispositif optoelectronique comportant une grille et une cathode couplees l'une a l'autre
US10665525B2 (en) * 2018-05-01 2020-05-26 Semiconductor Components Industries, Llc Heat transfer for power modules
US11605715B2 (en) 2018-06-29 2023-03-14 Panasonic Intellectual Property Management Co., Ltd. Bidirectional switch element
JP7021063B2 (ja) * 2018-12-10 2022-02-16 株式会社東芝 半導体装置
CN109818608B (zh) * 2019-01-28 2020-06-16 电子科技大学 一种高速高共模噪声抗扰的电平位移电路
US11038048B2 (en) * 2019-10-01 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride-on-silicon devices
JP6679036B1 (ja) * 2019-11-29 2020-04-15 株式会社パウデック ダイオード、ダイオードの製造方法および電気機器
BR112022007532A2 (pt) * 2020-04-20 2022-07-12 Huawei Tech Co Ltd Componente de nitreto de gálio e circuito de acionamento do mesmo
US11848371B2 (en) 2020-07-02 2023-12-19 Xerox Corporation Polarization controlled transistor
WO2022181581A1 (ja) * 2021-02-25 2022-09-01 パナソニックＩｐマネジメント株式会社 オン電圧測定回路
US20240097064A1 (en) * 2022-09-09 2024-03-21 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Low resistance photoconductive semiconductor switch (pcss)

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5272185A (en) * 1975-12-12 1977-06-16 Matsushita Electric Ind Co Ltd Two-gate type field effect transistor
JPH0714056B2 (ja) * 1985-04-05 1995-02-15 日本電気株式会社 半導体装置
JPH0620142B2 (ja) * 1985-04-05 1994-03-16 日本電気株式会社 半導体装置
DE3687049T2 (de) 1985-04-05 1993-03-25 Nec Corp Bipolare eigenschaften aufweisender transistor mit heterouebergang.
JPS6439074A (en) * 1987-08-05 1989-02-09 Sumitomo Electric Industries Compound semiconductor device
JP2503639B2 (ja) * 1989-03-28 1996-06-05 日本電気株式会社 半導体装置
JP2503616B2 (ja) * 1988-12-27 1996-06-05 日本電気株式会社 半導体装置
JP2626198B2 (ja) * 1990-07-24 1997-07-02 日本電気株式会社 電界効果トランジスタ
JP2914429B2 (ja) * 1995-12-27 1999-06-28 日本電気株式会社 半導体集積回路の製造方法
JPH09199452A (ja) * 1996-01-17 1997-07-31 Hitachi Ltd エッチング方法および半導体装置の製造方法
JPH11214800A (ja) 1998-01-28 1999-08-06 Sony Corp 半導体装置およびその製造方法
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP3534624B2 (ja) 1998-05-01 2004-06-07 沖電気工業株式会社 半導体装置の製造方法
JP2003218130A (ja) * 1998-05-01 2003-07-31 Oki Electric Ind Co Ltd 半導体装置
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1128443B1 (en) 1998-10-09 2009-12-30 The Kansai Electric Power Co., Inc. Field-effect semiconductor device and fabrication method thereof
JP2000349095A (ja) 1999-06-04 2000-12-15 Sony Corp 半導体素子およびその製造方法ならびに電力増幅器および無線通信装置
JP4038309B2 (ja) * 1999-09-10 2008-01-23 セイコーエプソン株式会社 半導体装置の製造方法、アクティブマトリクス基板の製造方法
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4906023B2 (ja) 2001-08-14 2012-03-28 古河電気工業株式会社 ＧａＮ系半導体装置
JP2003228320A (ja) 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP3942487B2 (ja) * 2002-05-20 2007-07-11 Ｎｅｃエレクトロニクス株式会社 アナログスイッチ回路及び階調セレクタ回路
JP2004055788A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置
JP4748498B2 (ja) * 2002-12-05 2011-08-17 古河電気工業株式会社 電流遮断器付きＧａＮ系半導体装置
US7030680B2 (en) * 2003-02-26 2006-04-18 Integrated Discrete Devices, Llc On chip power supply
JP2004273486A (ja) 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4230370B2 (ja) * 2004-01-16 2009-02-25 ユーディナデバイス株式会社 半導体装置及びその製造方法
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7276883B2 (en) * 2004-08-12 2007-10-02 International Rectifier Corporation Self-driven synchronous rectified boost converter with inrush current protection using bidirectional normally on device
US7180762B2 (en) 2004-08-23 2007-02-20 International Rectifier Corporation Cascoded rectifier
KR100606290B1 (ko) * 2004-12-02 2006-07-31 한국전자통신연구원 전계효과 트랜지스터의 제조방법
JP2006165387A (ja) * 2004-12-09 2006-06-22 Sumitomo Electric Ind Ltd 双方向型電界効果トランジスタおよびマトリクスコンバータ
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4712459B2 (ja) * 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP2007150282A (ja) 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
JP2007149794A (ja) 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2007220895A (ja) 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
US7595680B2 (en) * 2007-01-25 2009-09-29 Panasonic Corporation Bidirectional switch and method for driving the same
JP5369434B2 (ja) * 2007-12-21 2013-12-18 サンケン電気株式会社 双方向スイッチ
JP5130906B2 (ja) * 2007-12-26 2013-01-30 サンケン電気株式会社 スイッチ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935642A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片

Also Published As

Publication number Publication date
US8203376B2 (en) 2012-06-19
CN101523614B (zh) 2011-04-20
JP5715184B2 (ja) 2015-05-07
EP2084750A1 (en) 2009-08-05
JP2015008331A (ja) 2015-01-15
JP5552230B2 (ja) 2014-07-16
WO2008062800A1 (fr) 2008-05-29
JP2013191868A (ja) 2013-09-26
JP5779704B2 (ja) 2015-09-16
CN101976684A (zh) 2011-02-16
CN101976684B (zh) 2014-02-12
CN101523614A (zh) 2009-09-02
JPWO2008062800A1 (ja) 2010-03-04
EP2084750A4 (en) 2010-12-22
USRE45989E1 (en) 2016-04-26
US20100097105A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
CN101523614B (zh) 半导体装置及其驱动方法
US10411008B2 (en) System and method for depletion mode and enhancement mode transistors
TWI531060B (zh) 具有提昇之可靠性的高功率半導體電子元件
US9496364B2 (en) Field effect semiconductor component and methods for operating and producing it
US9160326B2 (en) Gate protected semiconductor devices
CN102414818B (zh) 半导体元件、半导体装置及电力变换器
JP5492238B2 (ja) 低電圧デバイス保護付き高電圧複合半導体デバイス
US8526207B2 (en) Bi-directional switch, alternating-current two-wire switch, switching power source circuit, and method of driving bi-directional switch
CN103456733B (zh) 单片集成hemt和电流保护器件
US11336279B2 (en) Power semiconductor device with a series connection of two devices
US9673319B2 (en) Power semiconductor transistor with improved gate charge
CN110798059A (zh) 用于GaN基启动电路的系统和方法
CN107887448A (zh) 半导体器件
US9413348B2 (en) Electronic circuit including a switch having an associated breakdown voltage and a method of using the same
CN103314438A (zh) 氮化物系半导体装置
JP2012195348A (ja) 半導体素子およびその駆動方法
WO2020001636A1 (en) Semiconductor device, semiconductor apparatus and method of manufacturing the same
US20240039523A1 (en) Nitride semiconductor module
WO2023215657A1 (en) Cascode normally off switch with driver and self bias

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130724