JP2626198B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP2626198B2 JP2626198B2 JP19556890A JP19556890A JP2626198B2 JP 2626198 B2 JP2626198 B2 JP 2626198B2 JP 19556890 A JP19556890 A JP 19556890A JP 19556890 A JP19556890 A JP 19556890A JP 2626198 B2 JP2626198 B2 JP 2626198B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- electrode
- gate
- transistor
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体集積回路の時間応答特性が制御された
電界効果トランジスタの構造に関する。
電界効果トランジスタの構造に関する。
（従来の技術） GaAsに代表される化合物半導体デバイスにおいては、
半導体−大気、半導体−絶縁膜の間に高密度の界面準位
が自然に形成され、フェルミ準位がバンド間隔の中心付
近に固定されるため表面チャネルの形成が防止されると
いうメリットはある。しかし、界面準位の性質によって
は、準位への電荷の出入りが比較的ゆっくり起こるた
め、それに対応したドレイン電流の変動を引き起こす。
半導体−大気、半導体−絶縁膜の間に高密度の界面準位
が自然に形成され、フェルミ準位がバンド間隔の中心付
近に固定されるため表面チャネルの形成が防止されると
いうメリットはある。しかし、界面準位の性質によって
は、準位への電荷の出入りが比較的ゆっくり起こるた
め、それに対応したドレイン電流の変動を引き起こす。
第３図に、従来のGaAsMESFETの断面模式図を示す。例
えば、２のソース、５のゲート、３のドレインの３端子
を0Vにおいて置いた後、ドレイン電圧を急に10Vに上げ
た場合、チャネルのドレイン側ではドレイン電界により
空乏層16、17が基板側、表面側から拡がり、いわゆるピ
ンチオフ状態となって電流の飽和を起こす。半導体表面
の界面準位への電荷の出入りが無ければこの変化はトラ
ンジスタの遮断周波数に対応する高速で起こり、あとは
定常状態となる。ところが、半導体表面に界面準位があ
り、かつそれがドレイン電圧印加に伴う電界の変化に対
応して電荷を充放電すると、それに対応してチャネルの
電子量も変化し、結果としてトランジスタの電流値が変
化する。第３図では、表面に正の電荷18は発生し、空乏
層端が19から20へ変化している状態を示す。この変化に
よりトランジスタの電流電圧特性は第４図の21の特性か
ら22の特性へ変化する。この変化は、界面準位への充放
電によって起こり１ミリ秒から１秒程度の極めてゆっく
りした速度で起こるため、高速の回路においては電流電
圧特性が時間とともに変動する様に見えたり、電流電圧
特性が動作周波数依存性を持つように見え、回路設計上
非常に不都合な現象となっている。
えば、２のソース、５のゲート、３のドレインの３端子
を0Vにおいて置いた後、ドレイン電圧を急に10Vに上げ
た場合、チャネルのドレイン側ではドレイン電界により
空乏層16、17が基板側、表面側から拡がり、いわゆるピ
ンチオフ状態となって電流の飽和を起こす。半導体表面
の界面準位への電荷の出入りが無ければこの変化はトラ
ンジスタの遮断周波数に対応する高速で起こり、あとは
定常状態となる。ところが、半導体表面に界面準位があ
り、かつそれがドレイン電圧印加に伴う電界の変化に対
応して電荷を充放電すると、それに対応してチャネルの
電子量も変化し、結果としてトランジスタの電流値が変
化する。第３図では、表面に正の電荷18は発生し、空乏
層端が19から20へ変化している状態を示す。この変化に
よりトランジスタの電流電圧特性は第４図の21の特性か
ら22の特性へ変化する。この変化は、界面準位への充放
電によって起こり１ミリ秒から１秒程度の極めてゆっく
りした速度で起こるため、高速の回路においては電流電
圧特性が時間とともに変動する様に見えたり、電流電圧
特性が動作周波数依存性を持つように見え、回路設計上
非常に不都合な現象となっている。
また、界面準位による電界分布の変化はドレイン耐圧
を決定する部分を変化させ、場合によってはトランジス
タの動作耐圧の低下をもたらす。
を決定する部分を変化させ、場合によってはトランジス
タの動作耐圧の低下をもたらす。
（発明が解決しようとする課題） 本発明は上記欠点をなくし、界面準位によるドレイン
電流の時間的変動を防止した電界効果トランジスタを提
供する事を目的とする。
電流の時間的変動を防止した電界効果トランジスタを提
供する事を目的とする。
（課題を解決するための手段） 本発明の電界効果トランジスタは、ショットキー電極
型または接合型電界効果トランジスタのゲート端子とド
レイン端子の間のドレイン近傍にチャネルと反対の導電
型の領域を設け、当該領域をオーム性電極を介してドレ
イン端子と接続する。または、ショットキー電極型のゲ
ート端子とドレイン端子の間のドレイン近傍にゲート電
極と同一の金属電極を設け、当該電極をオーム性電極を
介してドレイン端子と接続することにより構成されるこ
とを特徴とする。
型または接合型電界効果トランジスタのゲート端子とド
レイン端子の間のドレイン近傍にチャネルと反対の導電
型の領域を設け、当該領域をオーム性電極を介してドレ
イン端子と接続する。または、ショットキー電極型のゲ
ート端子とドレイン端子の間のドレイン近傍にゲート電
極と同一の金属電極を設け、当該電極をオーム性電極を
介してドレイン端子と接続することにより構成されるこ
とを特徴とする。
（作用） 以下、本発明について詳細に説明する。
電界効果トランジスタ、特に高電圧で駆動されるパワ
ーFETでは、ゲート電極とドレイン電極の間にドレイン
耐圧を向上させるためにチャネルと同程度のシート抵抗
を持つ領域を作る。以下Ｎチャネルトランジスタを例に
とり説明を行う。
ーFETでは、ゲート電極とドレイン電極の間にドレイン
耐圧を向上させるためにチャネルと同程度のシート抵抗
を持つ領域を作る。以下Ｎチャネルトランジスタを例に
とり説明を行う。
第１図は本発明の請求項１の、第２図は本発明請求項
２の、FETの断面模式図をそれぞれ示す。
２の、FETの断面模式図をそれぞれ示す。
半導体表面は、通常、直接大気と接触するか、シリコ
ン酸化膜などの絶縁膜により被覆されるが、そこに発生
する界面準位の性質は必ずしも一定していない。界面準
位が電子トラップの場合にはトラップ電荷は電子のフェ
ルミ準位で決まるが、Ｎチャネルトランジスタでは界面
の近傍に多数の電子が存在し、界面電荷は近傍のチャネ
ル電位に従うので界面準位の電荷はドレイン電圧の変動
に対し敏感でなく問題は起こらない。
ン酸化膜などの絶縁膜により被覆されるが、そこに発生
する界面準位の性質は必ずしも一定していない。界面準
位が電子トラップの場合にはトラップ電荷は電子のフェ
ルミ準位で決まるが、Ｎチャネルトランジスタでは界面
の近傍に多数の電子が存在し、界面電荷は近傍のチャネ
ル電位に従うので界面準位の電荷はドレイン電圧の変動
に対し敏感でなく問題は起こらない。
問題は、界面準位がホールを主に捕獲するときにおき
る。MESFETではゲートの漏れ電流を防ぐため、ゲート金
属としてショットキー障壁高が高くなるような金属を用
いる事が多い。このような金属は半導体とのホールの出
入りがしやすく半導体のｐ型層と同様な働きをする。ま
た、接合型FETではゲートそのものがｐ型半導体であ
る。このようなトランジスタにおいて界面準位がホール
トラップ型の場合、ゲートからホールがしみだし、付近
のホールトラップ、この場合界面準位をゲート電位に固
定してしまう作用がある。この現象は界面の電位を次々
とゲート電位に引き下げながらドレイン方向へ伝播す
る。界面準位は負に帯電するため、チャネル層の電子濃
度が減少しトランジスタの電流が低下することになる。
さらに、チャネルドレイン付近ではアバランシェ破壊が
起こるため、電子・ホールが生成され、発生したホール
は電子の低い表面をゲート方向に走り、界面でのホール
濃度は上昇する。このような場合には、界面準位が電子
トラップ型であってもホールとの結合が強くなりホール
トラップ的に振る舞うようになり、界面準位の性質に関
わらず界面準位での充放電を起こすことになる。これら
の場合、ホールが多いことが結果的に界面準位の負帯電
を起こすことは、少数の電荷で準位の電荷が制御される
という深い準位特有の現象で、半絶縁性基板でのいわゆ
るサイドゲート効果の場合と同様である。（参考文献:
Y.Ohno ＆ N.Goto,ジャーナルオブアプライドフィジッ
クス、Journal of Applied Physics,vol.66,p.1217（19
89）） 以上のように、界面準位が負帯電し、界面がチャネル
電位ではなくゲート電位と同じ電位になるのは、ゲート
電極付近にホールが局在し、ホールの分布が空間的に不
均一になる為に起こる。もしも、ドレイン付近でのホー
ル発生がおおければ、界面を流れるホール電流の連続性
を保つために界面でのホール濃度が一定となり、かつ、
電位勾配はチャネル電位の勾配とほぼ一致した形状にな
る。この場合は、印加電圧変化直後の、界面準位が応答
する前の電位分布と、定常状態の電位分布に差が少なく
トランジスタ電流の変動は少なくなる。
る。MESFETではゲートの漏れ電流を防ぐため、ゲート金
属としてショットキー障壁高が高くなるような金属を用
いる事が多い。このような金属は半導体とのホールの出
入りがしやすく半導体のｐ型層と同様な働きをする。ま
た、接合型FETではゲートそのものがｐ型半導体であ
る。このようなトランジスタにおいて界面準位がホール
トラップ型の場合、ゲートからホールがしみだし、付近
のホールトラップ、この場合界面準位をゲート電位に固
定してしまう作用がある。この現象は界面の電位を次々
とゲート電位に引き下げながらドレイン方向へ伝播す
る。界面準位は負に帯電するため、チャネル層の電子濃
度が減少しトランジスタの電流が低下することになる。
さらに、チャネルドレイン付近ではアバランシェ破壊が
起こるため、電子・ホールが生成され、発生したホール
は電子の低い表面をゲート方向に走り、界面でのホール
濃度は上昇する。このような場合には、界面準位が電子
トラップ型であってもホールとの結合が強くなりホール
トラップ的に振る舞うようになり、界面準位の性質に関
わらず界面準位での充放電を起こすことになる。これら
の場合、ホールが多いことが結果的に界面準位の負帯電
を起こすことは、少数の電荷で準位の電荷が制御される
という深い準位特有の現象で、半絶縁性基板でのいわゆ
るサイドゲート効果の場合と同様である。（参考文献:
Y.Ohno ＆ N.Goto,ジャーナルオブアプライドフィジッ
クス、Journal of Applied Physics,vol.66,p.1217（19
89）） 以上のように、界面準位が負帯電し、界面がチャネル
電位ではなくゲート電位と同じ電位になるのは、ゲート
電極付近にホールが局在し、ホールの分布が空間的に不
均一になる為に起こる。もしも、ドレイン付近でのホー
ル発生がおおければ、界面を流れるホール電流の連続性
を保つために界面でのホール濃度が一定となり、かつ、
電位勾配はチャネル電位の勾配とほぼ一致した形状にな
る。この場合は、印加電圧変化直後の、界面準位が応答
する前の電位分布と、定常状態の電位分布に差が少なく
トランジスタ電流の変動は少なくなる。
（実施例） 第１図、第２図を用いて請求項１、２の本発明のFET
についてそれぞれ説明する。
についてそれぞれ説明する。
本発明は、前述の原理に基づき、第１図に示すように
界面のドレインｎ型領域３近傍にホール注入源となるｐ
型層12及びその上にｐ型層電極13を形成し、電極13とド
レイン電極金属７を配線11で接続する。電極14を配置
し、その電極14とドレイン電極金属７を配線11で接続す
る。こうして電極13または14の電位をドレイン電圧と同
じくして、ゲートへ向かってホールの注入を積極的に起
こさせることにより界面準位の電荷をドレイン電圧に依
存しないようにしたものである。第１図のｐ型層12とし
ては１平方cmあたり10の12乗から16乗程度のBeのイオン
注入を用いる。Beの濃度によりホール注入量の制御が可
能である。第２図の電極14のショットキー金属としては
通常ゲート金属として用いるタングステンや珪素化タン
グステンを用いる。
界面のドレインｎ型領域３近傍にホール注入源となるｐ
型層12及びその上にｐ型層電極13を形成し、電極13とド
レイン電極金属７を配線11で接続する。電極14を配置
し、その電極14とドレイン電極金属７を配線11で接続す
る。こうして電極13または14の電位をドレイン電圧と同
じくして、ゲートへ向かってホールの注入を積極的に起
こさせることにより界面準位の電荷をドレイン電圧に依
存しないようにしたものである。第１図のｐ型層12とし
ては１平方cmあたり10の12乗から16乗程度のBeのイオン
注入を用いる。Beの濃度によりホール注入量の制御が可
能である。第２図の電極14のショットキー金属としては
通常ゲート金属として用いるタングステンや珪素化タン
グステンを用いる。
この場合、ドレインから注入されるホール電流は、ト
ランジスタのドレイン電流やゲート電流に重畳され、ト
ランジスタ特性を劣化させるが、界面でのホールの伝導
度は非常に低いためほとんど問題にならない。
ランジスタのドレイン電流やゲート電流に重畳され、ト
ランジスタ特性を劣化させるが、界面でのホールの伝導
度は非常に低いためほとんど問題にならない。
ドレインから流し込むホール量は、界面準位の性質に
依存するが、その電流値がトランジスタの特性を変えな
い限り多いほうが良い。そのためには、本発明請求項１
のｐ型層を用いる構造の方が確実である。一方、本発明
の請求項２では、ホール注入源としてゲートで用いる金
属をそのまま用いるため、製造工程が簡単であるという
特徴がある。
依存するが、その電流値がトランジスタの特性を変えな
い限り多いほうが良い。そのためには、本発明請求項１
のｐ型層を用いる構造の方が確実である。一方、本発明
の請求項２では、ホール注入源としてゲートで用いる金
属をそのまま用いるため、製造工程が簡単であるという
特徴がある。
また、第１図、第２図では本発明によるホール注入部
（第１図のｐ型層12あるいは第２図のショットキー電極
部14）とドレイン電極は外部配線11で接続していたが、
これは、ドレイン電極金属の領域をホール注入用のｐ型
層12、ショットキー金属14まで延ばすような方法で半導
体上に一体化して作ることもできる。
（第１図のｐ型層12あるいは第２図のショットキー電極
部14）とドレイン電極は外部配線11で接続していたが、
これは、ドレイン電極金属の領域をホール注入用のｐ型
層12、ショットキー金属14まで延ばすような方法で半導
体上に一体化して作ることもできる。
（発明の効果） このように本発明を用いれば、界面準位の制御をする
こと無く、界面準位の周波数応答を抑圧でき、広い周波
数範囲で安定に用いられるトランジスタが実現可能であ
る。また、パワーFETの耐圧の設計が容易になり、より
高耐圧、高効率のトランジスタが作製可能となる。
こと無く、界面準位の周波数応答を抑圧でき、広い周波
数範囲で安定に用いられるトランジスタが実現可能であ
る。また、パワーFETの耐圧の設計が容易になり、より
高耐圧、高効率のトランジスタが作製可能となる。
第１図と第２図は、本発明のFETの断面模式図である。 第３図は従来のFETでのドレイン電流の変調を説明する
ためのFETの断面模式図であり、第４図は界面準位によ
るトランジスタ特性の変化を説明する図である。 各図において、１は半絶縁性基板、２はソースｎ型領
域、３はドレインｎ型領域、４はｎ型チャネル、５はゲ
ート金属、６はソース電極金属、７はドレイン電極金
属、８はゲート電極端子、９はソース電極端子、10はド
レイン電極端子、11はホール注入電極電極とドレイン電
極をつなぐ配線、12はホール注入用のｐ型層、13はｐ型
層用電極、14はショットキー金属電極、16は基板側の空
乏層、17は表面側の空乏層、18は界面準位、19はドレイ
ン電圧印加直後の空乏層端の位置、20は定常状態での空
乏層端の位置、21はドレイン電圧印加直後のトランジス
タ特性、22は定常状態でのトランジスタ特性。
ためのFETの断面模式図であり、第４図は界面準位によ
るトランジスタ特性の変化を説明する図である。 各図において、１は半絶縁性基板、２はソースｎ型領
域、３はドレインｎ型領域、４はｎ型チャネル、５はゲ
ート金属、６はソース電極金属、７はドレイン電極金
属、８はゲート電極端子、９はソース電極端子、10はド
レイン電極端子、11はホール注入電極電極とドレイン電
極をつなぐ配線、12はホール注入用のｐ型層、13はｐ型
層用電極、14はショットキー金属電極、16は基板側の空
乏層、17は表面側の空乏層、18は界面準位、19はドレイ
ン電圧印加直後の空乏層端の位置、20は定常状態での空
乏層端の位置、21はドレイン電圧印加直後のトランジス
タ特性、22は定常状態でのトランジスタ特性。
Claims (2)
- 【請求項１】ショットキー電極型または接合型電界効果
トランジスタのゲート端子とドレイン端子の間のドレイ
ン近傍にチャネルと反対の導電型の領域を設け、当該領
域をオーム性電極を介してドレイン端子と接続したこと
を特徴とする電界効果トランジスタ。 - 【請求項２】ショットキー電極型のゲート端子とドレイ
ン端子の間のドレイン近傍にゲート電極と同一の金属電
極を設け、当該電極をオーム性電極を介してドレイン端
子と接続したことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19556890A JP2626198B2 (ja) | 1990-07-24 | 1990-07-24 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19556890A JP2626198B2 (ja) | 1990-07-24 | 1990-07-24 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0480957A JPH0480957A (ja) | 1992-03-13 |
| JP2626198B2 true JP2626198B2 (ja) | 1997-07-02 |
Family
ID=16343291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19556890A Expired - Lifetime JP2626198B2 (ja) | 1990-07-24 | 1990-07-24 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626198B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219375A (zh) * | 2006-11-20 | 2013-07-24 | 松下电器产业株式会社 | 半导体装置 |
| JP5292895B2 (ja) * | 2008-03-31 | 2013-09-18 | 日本電気株式会社 | 窒化物半導体トランジスタ |
| JP5853188B2 (ja) * | 2011-05-30 | 2016-02-09 | パナソニックＩｐマネジメント株式会社 | スイッチ装置 |
| JP6278693B2 (ja) | 2013-12-24 | 2018-02-14 | キヤノン株式会社 | 射出成形樹脂歯車およびその製造方法 |
-
1990
- 1990-07-24 JP JP19556890A patent/JP2626198B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0480957A (ja) | 1992-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5086323A (en) | Conductivity modulated mosfet | |
| JPS6237545B2 (ja) | ||
| EP0184827A2 (en) | A high speed and high power transistor | |
| US4454524A (en) | Device having implantation for controlling gate parasitic action | |
| EP0479504B1 (en) | Thin film transistor | |
| US5286984A (en) | Conductivity modulated MOSFET | |
| US5151757A (en) | Heterojunction field-effect transistor | |
| US5917209A (en) | Semiconductor device including via hole and isolating circumferential member | |
| EP0278386B1 (en) | Heterojunction bipolar transistor | |
| US3999207A (en) | Field effect transistor with a carrier injecting region | |
| US5442215A (en) | Thin film transistor having an asymmetrical lightly doped drain structure | |
| US4183033A (en) | Field effect transistors | |
| JP2626198B2 (ja) | 電界効果トランジスタ | |
| JP4194778B2 (ja) | 半導体デバイス、及びエンハンスメントモード半導体デバイスを製造する方法 | |
| US5497011A (en) | Semiconductor memory device and a method of using the same | |
| US5596216A (en) | Semiconductor device with diode and capable of device protection | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| US5952682A (en) | Semiconductor device with deep anode and lifetime reduction region | |
| US4829349A (en) | Transistor having voltage-controlled thermionic emission | |
| US5532502A (en) | Conductivity-modulated-type MOSFET | |
| US4969019A (en) | Three-terminal tunnel device | |
| JP2601862B2 (ja) | アノードショート型導電変調ｍｏｓｆｅｔ | |
| JPS6241428B2 (ja) | ||
| JP2688678B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3214242B2 (ja) | 半導体装置 |