JPH0480957A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0480957A JPH0480957A JP19556890A JP19556890A JPH0480957A JP H0480957 A JPH0480957 A JP H0480957A JP 19556890 A JP19556890 A JP 19556890A JP 19556890 A JP19556890 A JP 19556890A JP H0480957 A JPH0480957 A JP H0480957A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- drain
- gate
- interface
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010937 tungsten Substances 0.000 abstract description 3
- 229910052721 tungsten Inorganic materials 0.000 abstract 2
- 229910001423 beryllium ion Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 11
- 108091006146 Channels Proteins 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000005524 hole trap Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体集積回路の時間応答特性が制御された電
界効果トランジスタの構造に関する。
界効果トランジスタの構造に関する。
（従来の技術）
ＧａＡｓに代表される化合物半導体デバイスにおいては
、半導体−大気、半導体−絶縁膜の間に高密度の界面準
位が自然に形成され、フェルミ準位がバンド間隔の中心
付近に固定されるため表面チャネルの形成が防止される
というメリットはある。しかし、界面準位゛の性質によ
っては、準位への電荷の出入りが比較的ゆっくり起こる
ため、それに対応したドレイン電流の変動を引き起こす
。
、半導体−大気、半導体−絶縁膜の間に高密度の界面準
位が自然に形成され、フェルミ準位がバンド間隔の中心
付近に固定されるため表面チャネルの形成が防止される
というメリットはある。しかし、界面準位゛の性質によ
っては、準位への電荷の出入りが比較的ゆっくり起こる
ため、それに対応したドレイン電流の変動を引き起こす
。
第３図に、従来のＧａＡｓＭＥＳＦＥＴの断面模式図を
示す。例えば、２のソース、５のゲート、３のドレイン
の３端子をＯｖにおいて置いた後、ドレイン電圧を急に
ＩＯＶに上げた場合、チャネルのドレイン側ではドレイ
ン電界により空乏層１６．１７が基板側、表面側から拡
がり、いわゆるピンチオブ状態となって電流の飽和を起
こす。半導体表面の界面準位への電荷の出入りが無けれ
ばこの変化はトランジスタの遮断周波数に対応する高速
で起こり、あとは定常状態となる。ところが、半導体表
面に界面準位があり、かつそれがドレイン電圧印加に伴
う電界の変化に対応して電荷を充放電すると、それに対
応してチャネルの電子量も変化し、結果としてトランジ
スタの電流値が変化する。第３図では、表面に正の電荷
１８は発生し、空乏層端が１９から２０へ変化している
状態を示すみこの変化によりトランジスタの電流電圧特
性は第４図の２１の特性から２２の特性へ変化する。こ
の変化は、界面準位への充放電によって起こり１ミリ秒
から１秒程度の極めてゆっくりした速度で起こるため、
高速の回路においては電流電圧特性が時間とともに変動
する様に見えたり、電流電圧特性が動作周波数依存性を
持つように見え、回路設計上非常に不都合な現象となっ
ている。
示す。例えば、２のソース、５のゲート、３のドレイン
の３端子をＯｖにおいて置いた後、ドレイン電圧を急に
ＩＯＶに上げた場合、チャネルのドレイン側ではドレイ
ン電界により空乏層１６．１７が基板側、表面側から拡
がり、いわゆるピンチオブ状態となって電流の飽和を起
こす。半導体表面の界面準位への電荷の出入りが無けれ
ばこの変化はトランジスタの遮断周波数に対応する高速
で起こり、あとは定常状態となる。ところが、半導体表
面に界面準位があり、かつそれがドレイン電圧印加に伴
う電界の変化に対応して電荷を充放電すると、それに対
応してチャネルの電子量も変化し、結果としてトランジ
スタの電流値が変化する。第３図では、表面に正の電荷
１８は発生し、空乏層端が１９から２０へ変化している
状態を示すみこの変化によりトランジスタの電流電圧特
性は第４図の２１の特性から２２の特性へ変化する。こ
の変化は、界面準位への充放電によって起こり１ミリ秒
から１秒程度の極めてゆっくりした速度で起こるため、
高速の回路においては電流電圧特性が時間とともに変動
する様に見えたり、電流電圧特性が動作周波数依存性を
持つように見え、回路設計上非常に不都合な現象となっ
ている。
また、界面準位による電界分布の変化はドレイン耐圧を
決定する部分を変化させ、場合によってはトランジスタ
の動作耐圧の低下をもたらす。
決定する部分を変化させ、場合によってはトランジスタ
の動作耐圧の低下をもたらす。
（発明が解決しようとする課題）
本発明は上記欠点をなくし、界面準位によるドレイン電
流の時間的変動を防止した電界効果トランジスタを提供
する事を目的とする。
流の時間的変動を防止した電界効果トランジスタを提供
する事を目的とする。
（課題を解決するための手段）
本発明の電界効果トランジスタは、ショットキー電極型
または接合型電界効果トランジスタのゲート端子とドレ
イン端子の間のドレイン近傍にチャネルと反対の導電型
の領域を設け、当該領域をオーム性電極を介してドレイ
ン端子と接続する。または、ショットキー電極型のゲー
ト端子とドレイン端子の間のドレイン近傍にゲート電極
と同一の金属電極を設け、当該電極をオーム性電極を介
してドレイン端子と接続することにより構成されること
を特徴とする。
または接合型電界効果トランジスタのゲート端子とドレ
イン端子の間のドレイン近傍にチャネルと反対の導電型
の領域を設け、当該領域をオーム性電極を介してドレイ
ン端子と接続する。または、ショットキー電極型のゲー
ト端子とドレイン端子の間のドレイン近傍にゲート電極
と同一の金属電極を設け、当該電極をオーム性電極を介
してドレイン端子と接続することにより構成されること
を特徴とする。
（作用）
以下、本発明について詳細に説明する。
電界効果トランジスタ、特に高電圧で駆動されるパワー
ＦＥＴでは、ゲート電極とドレイン電極の間にドレイン
耐圧を向上させるためにチャネルと同程度のシート抵抗
を持つ領域を作る。以下Ｎチャネルトランジスタを例に
とり説明を行う。
ＦＥＴでは、ゲート電極とドレイン電極の間にドレイン
耐圧を向上させるためにチャネルと同程度のシート抵抗
を持つ領域を作る。以下Ｎチャネルトランジスタを例に
とり説明を行う。
第１図は本発明の請求項１の、第２図は本発明請求項２
の、ＦＥＴの断面模式図をそれぞれ示す。
の、ＦＥＴの断面模式図をそれぞれ示す。
半導体表面は、通常、直接大気と接触するか、シリコン
酸化膜などの絶縁膜により被覆されるが、そこに発生す
る界面準位の性質は必ずしも一定していない。界面準位
が電子トラップの場合にはトラップ電荷は電子のフェル
ミ準位で決まるが、Ｎチャネルトランジスタでは界面の
近傍に多数の電子が存在し、界面電荷は近傍のチャンネ
ル電位に従うので界面準位の電荷はドレイン電圧の変動
に対し敏感でなく問題は起こらない。
酸化膜などの絶縁膜により被覆されるが、そこに発生す
る界面準位の性質は必ずしも一定していない。界面準位
が電子トラップの場合にはトラップ電荷は電子のフェル
ミ準位で決まるが、Ｎチャネルトランジスタでは界面の
近傍に多数の電子が存在し、界面電荷は近傍のチャンネ
ル電位に従うので界面準位の電荷はドレイン電圧の変動
に対し敏感でなく問題は起こらない。
問題は、界面準位がホールを主に捕獲するときにおきる
。ＭＥＳＦＥＴではゲートの漏れ電流を防ぐため、ゲー
ト金属としてショットキー障壁高が高くなるような金属
を用いる事が多い。このような金属は半導体とのホール
の出入りがしやすく半導体のｐ型層と同様な働きをする
。また、接合型ＦＥＴではゲートそのものがｐ型半導体
である。このようなトランジスタにおいて界面準位がホ
ールトラップ型の場合、ゲートからホールがしみだし、
付近のホールトラップ、この場合界面準位をゲート電位
に固定してしまう作用がある。この現象は界面の電位を
次々とゲート電位に引き下げながらドレイン方向へ伝播
する。界面準位は負に帯電するため、チャネル層の電子
濃度が減少しトランジスタの電流が低下することになる
。さらに、チャネルドレイン付近ではアバランシェ破壊
が起こるため、電子・ホールが生成され、発生したホー
ルは電子の低い表面をゲート方向に走り、界面でのホー
ル濃度は上昇する。このような場合には、界面準位が電
子トラップ型であってもホールとの結合が強くなりホー
ルトラップ的に振る舞うようになり、界面準位の性質に
関わらず界面準位での充放電を起こすことになる。これ
らの場合、ホールが多いことが結果的に界面準位の負帯
電を起こすことは、少数の電荷で準位の電荷が制御され
るという深い準位特有の現象で、半絶縁性基板でのいわ
ゆるサイドゲート効果の場合と同様である。（参考文献
： Ｙ、 ０ｈｎｏ ＆ Ｎ、 Ｇｏｔｏ、ジャーナル
オブアプライドフイジックス、Ｊｏｕｒｎａｌ ｏｆ
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、 ｖｏｌ。
。ＭＥＳＦＥＴではゲートの漏れ電流を防ぐため、ゲー
ト金属としてショットキー障壁高が高くなるような金属
を用いる事が多い。このような金属は半導体とのホール
の出入りがしやすく半導体のｐ型層と同様な働きをする
。また、接合型ＦＥＴではゲートそのものがｐ型半導体
である。このようなトランジスタにおいて界面準位がホ
ールトラップ型の場合、ゲートからホールがしみだし、
付近のホールトラップ、この場合界面準位をゲート電位
に固定してしまう作用がある。この現象は界面の電位を
次々とゲート電位に引き下げながらドレイン方向へ伝播
する。界面準位は負に帯電するため、チャネル層の電子
濃度が減少しトランジスタの電流が低下することになる
。さらに、チャネルドレイン付近ではアバランシェ破壊
が起こるため、電子・ホールが生成され、発生したホー
ルは電子の低い表面をゲート方向に走り、界面でのホー
ル濃度は上昇する。このような場合には、界面準位が電
子トラップ型であってもホールとの結合が強くなりホー
ルトラップ的に振る舞うようになり、界面準位の性質に
関わらず界面準位での充放電を起こすことになる。これ
らの場合、ホールが多いことが結果的に界面準位の負帯
電を起こすことは、少数の電荷で準位の電荷が制御され
るという深い準位特有の現象で、半絶縁性基板でのいわ
ゆるサイドゲート効果の場合と同様である。（参考文献
： Ｙ、 ０ｈｎｏ ＆ Ｎ、 Ｇｏｔｏ、ジャーナル
オブアプライドフイジックス、Ｊｏｕｒｎａｌ ｏｆ
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、 ｖｏｌ。
６６、ｐ、 １２１？（１９８９））
以上のように、界面準位が負帯電し、界面がチャネル電
位ではなくゲート電位と同じ電位になるのは、ゲート電
極付近にホールが局在し、ホールの分布が空間的に不均
一になる為に起こる。もしも、ドレイン付近でのホール
発生がおおければ、界面を流れるホール電流の連続性を
保つために界面でのホール濃度が一定となり、かつ、電
位勾配はチャネル電位の勾配とほぼ一致した形状になる
。この場合は、印加電圧変化直後の、界面準位が応答す
る前の電位分布と、定常状態の電位分布に差が少なくト
ランジスタ電流の変動は少なくなる。
位ではなくゲート電位と同じ電位になるのは、ゲート電
極付近にホールが局在し、ホールの分布が空間的に不均
一になる為に起こる。もしも、ドレイン付近でのホール
発生がおおければ、界面を流れるホール電流の連続性を
保つために界面でのホール濃度が一定となり、かつ、電
位勾配はチャネル電位の勾配とほぼ一致した形状になる
。この場合は、印加電圧変化直後の、界面準位が応答す
る前の電位分布と、定常状態の電位分布に差が少なくト
ランジスタ電流の変動は少なくなる。
（実施例）
第１図、第２図を用いて請求項１．２の本発明のＦＥＴ
についてそれぞれ説明する。
についてそれぞれ説明する。
本発明は、前述の原理に基づき、第１図に示すように界
面のドレインｎ型領域３近傍にホール注入源となるｐ型
層１２及びその上にＰ型層電極１３を形成し、電極１３
とドレイン電極金属７を配線１１で接続する。電極１４
を配置し、その電極１４とドレイン電極金属７を配線１
１で接続する。こうして電極１３または１４の電位をド
レイン電圧と同じくして、ゲートへ向かってホールの注
入を積極的に起こさせることにより界面準位の電荷をド
レイン電圧に依存しないようにしたものである。第１図
のｐ型層１２としては１平方ＣｍあたりｌＯの１２乗か
ら１６乗程度のＢｅのイオン注入を用いる。Ｂｅの濃度
によりホール注入量の制御が可能である。第２図の電極
１４のショットキー金属としては通常ゲート金属として
用いるタングステンや珪素化タングステンを用いる≧こ
の場合、ドレインから注入されるホール電流は、トラン
ジスタのドレイン電流やゲート電流に重畳され、トラン
ジスタ特性を劣化させるが、界面でのホールの伝導度は
非常に低いためほとんど問題にならない。
面のドレインｎ型領域３近傍にホール注入源となるｐ型
層１２及びその上にＰ型層電極１３を形成し、電極１３
とドレイン電極金属７を配線１１で接続する。電極１４
を配置し、その電極１４とドレイン電極金属７を配線１
１で接続する。こうして電極１３または１４の電位をド
レイン電圧と同じくして、ゲートへ向かってホールの注
入を積極的に起こさせることにより界面準位の電荷をド
レイン電圧に依存しないようにしたものである。第１図
のｐ型層１２としては１平方ＣｍあたりｌＯの１２乗か
ら１６乗程度のＢｅのイオン注入を用いる。Ｂｅの濃度
によりホール注入量の制御が可能である。第２図の電極
１４のショットキー金属としては通常ゲート金属として
用いるタングステンや珪素化タングステンを用いる≧こ
の場合、ドレインから注入されるホール電流は、トラン
ジスタのドレイン電流やゲート電流に重畳され、トラン
ジスタ特性を劣化させるが、界面でのホールの伝導度は
非常に低いためほとんど問題にならない。
ドレインから流し込むホール量は、界面準位の性質に依
存するが、その電流値がトランジスタの特性を変えない
限り多いほうが良い。そのためには、本発明請求項１の
ｐ型層を用いる構造の方が確実である。一方、本発明の
請求項２では、ホール注入源としてゲートで用いる金属
をそのまま用いるため、製造工程が簡単であるという特
徴がある。
存するが、その電流値がトランジスタの特性を変えない
限り多いほうが良い。そのためには、本発明請求項１の
ｐ型層を用いる構造の方が確実である。一方、本発明の
請求項２では、ホール注入源としてゲートで用いる金属
をそのまま用いるため、製造工程が簡単であるという特
徴がある。
また、第１図、第２図では本発明によるホール注入部（
第１図のｐ型層１２あるいは第２図のショットキー電極
部１４）とドレイン電極は外部配線１１で接続していた
が、これは、ドレイン電極金属の領域をホール注入用の
ｐ型層１２、ショットキー金属１４まで延ばすような方
法で半導体上に一体化して作ることもできる。
第１図のｐ型層１２あるいは第２図のショットキー電極
部１４）とドレイン電極は外部配線１１で接続していた
が、これは、ドレイン電極金属の領域をホール注入用の
ｐ型層１２、ショットキー金属１４まで延ばすような方
法で半導体上に一体化して作ることもできる。
（発明の効果）
このように本発明を用いれば、界面準位の制御をするこ
と無く、界面準位の周波数応答を抑圧でき、広い周波数
範囲で安定に用いられるトランジスタが実現可能である
。また、パワーＦＥＴの耐圧の設計が容易になり、より
高耐圧、高効率のトランジスタが作製可能となる。
と無く、界面準位の周波数応答を抑圧でき、広い周波数
範囲で安定に用いられるトランジスタが実現可能である
。また、パワーＦＥＴの耐圧の設計が容易になり、より
高耐圧、高効率のトランジスタが作製可能となる。
第１図と第２図は、本発明のＦＥＴの断面模式図である
。 第３図は従来のＦＥＴでのドレイン電流の変調を説明す
るためのＦＥＴの断面模式図であり、第４図は界面準位
によるトランジスタ特性の変化を説明する図である。 各図において、１は半絶縁性基板、２はソースｎ型領域
、３はドレインｎ型領域、４はｎ型チャネル、５はゲー
ト金属、６はソース電極金属、７はドレイン電極金属、
８はゲート電極端子、９はソース電極端子、１０はドレ
イン電極端子、１１はホール注入電極電極とドレイン電
極をつなぐ配線、１２はホール注入用のｐ型層、１３は
ｐ型層用電極、１４はショットキー金属電極、１６は基
板側の空乏層、１７は表面側の空乏層、１８は界面準位
、１９はドレイン電圧印加直後の空乏層端の位置、２０
は定常状態での空乏層端の位置、２１はドレイン電圧印
加直後のトランジスタ特性、２２は定常状態でのトラン
ジスタ特性。
。 第３図は従来のＦＥＴでのドレイン電流の変調を説明す
るためのＦＥＴの断面模式図であり、第４図は界面準位
によるトランジスタ特性の変化を説明する図である。 各図において、１は半絶縁性基板、２はソースｎ型領域
、３はドレインｎ型領域、４はｎ型チャネル、５はゲー
ト金属、６はソース電極金属、７はドレイン電極金属、
８はゲート電極端子、９はソース電極端子、１０はドレ
イン電極端子、１１はホール注入電極電極とドレイン電
極をつなぐ配線、１２はホール注入用のｐ型層、１３は
ｐ型層用電極、１４はショットキー金属電極、１６は基
板側の空乏層、１７は表面側の空乏層、１８は界面準位
、１９はドレイン電圧印加直後の空乏層端の位置、２０
は定常状態での空乏層端の位置、２１はドレイン電圧印
加直後のトランジスタ特性、２２は定常状態でのトラン
ジスタ特性。
Claims (2)
- （１）ショットキー電極型または接合型電界効果トラン
ジスタのゲート端子とドレイン端子の間のドレイン近傍
にチャネルと反対の導電型の領域を設け、当該領域をオ
ーム性電極を介してドレイン端子と接続したことを特徴
とする電界効果トランジスタ。 - （２）ショットキー電極型のゲート端子とドレイン端子
の間のドレイン近傍にゲート電極と同一の金属電極を設
け、当該電極をオーム性電極を介してドレイン端子と接
続したことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19556890A JP2626198B2 (ja) | 1990-07-24 | 1990-07-24 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19556890A JP2626198B2 (ja) | 1990-07-24 | 1990-07-24 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0480957A true JPH0480957A (ja) | 1992-03-13 |
| JP2626198B2 JP2626198B2 (ja) | 1997-07-02 |
Family
ID=16343291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19556890A Expired - Lifetime JP2626198B2 (ja) | 1990-07-24 | 1990-07-24 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626198B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246247A (ja) * | 2008-03-31 | 2009-10-22 | Nec Corp | 窒化物半導体トランジスタ |
| JP2012248753A (ja) * | 2011-05-30 | 2012-12-13 | Panasonic Corp | スイッチ装置 |
| JP5552230B2 (ja) * | 2006-11-20 | 2014-07-16 | パナソニック株式会社 | 半導体装置及びその駆動方法 |
| US9855690B2 (en) | 2013-12-24 | 2018-01-02 | Canon Kabushiki Kaisha | Injection molding resin gear and method of manufacturing the same |
-
1990
- 1990-07-24 JP JP19556890A patent/JP2626198B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5552230B2 (ja) * | 2006-11-20 | 2014-07-16 | パナソニック株式会社 | 半導体装置及びその駆動方法 |
| USRE45989E1 (en) | 2006-11-20 | 2016-04-26 | Panasonic Corporation | Semiconductor device and method for driving the same |
| JP2009246247A (ja) * | 2008-03-31 | 2009-10-22 | Nec Corp | 窒化物半導体トランジスタ |
| JP2012248753A (ja) * | 2011-05-30 | 2012-12-13 | Panasonic Corp | スイッチ装置 |
| US9855690B2 (en) | 2013-12-24 | 2018-01-02 | Canon Kabushiki Kaisha | Injection molding resin gear and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2626198B2 (ja) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6049110A (en) | Body driven SOI-MOS field effect transistor | |
| US4471366A (en) | Field effect transistor with high cut-off frequency and process for forming same | |
| US4219829A (en) | Field effect transistor having a surface channel and its method of operation | |
| EP0458570B1 (en) | Diode and semiconductor device having such a diode | |
| US4454524A (en) | Device having implantation for controlling gate parasitic action | |
| US7952166B2 (en) | Semiconductor device with switch electrode and gate electrode and method for switching a semiconductor device | |
| US4470059A (en) | Gallium arsenide static induction transistor | |
| IE53096B1 (en) | Semiconductor device having a safety device | |
| CN101097950B (zh) | 降低场效应管中漏极延迟和栅极延迟的体触点结构和方法 | |
| JPS6348196B2 (ja) | ||
| JPH01205470A (ja) | 半導体装置およびその製造方法 | |
| JP4194778B2 (ja) | 半導体デバイス、及びエンハンスメントモード半導体デバイスを製造する方法 | |
| US4183033A (en) | Field effect transistors | |
| US5596216A (en) | Semiconductor device with diode and capable of device protection | |
| US4675713A (en) | MOS transistor | |
| JPH0480957A (ja) | 電界効果トランジスタ | |
| US4958204A (en) | Junction field-effect transistor with a novel gate | |
| US5077589A (en) | MESFET structure having a shielding region | |
| US5497011A (en) | Semiconductor memory device and a method of using the same | |
| US4969019A (en) | Three-terminal tunnel device | |
| JPS61150280A (ja) | 縦型ｍｏｓトランジスタ | |
| US5952682A (en) | Semiconductor device with deep anode and lifetime reduction region | |
| US4683485A (en) | Technique for increasing gate-drain breakdown voltage of ion-implanted JFET | |
| JP2688678B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5416339A (en) | Semiconductor device having electrode for collecting electric charge in channel region |