CN101097950B - 降低场效应管中漏极延迟和栅极延迟的体触点结构和方法 - Google Patents

降低场效应管中漏极延迟和栅极延迟的体触点结构和方法 Download PDF

Info

Publication number
CN101097950B
CN101097950B CN2007101232415A CN200710123241A CN101097950B CN 101097950 B CN101097950 B CN 101097950B CN 2007101232415 A CN2007101232415 A CN 2007101232415A CN 200710123241 A CN200710123241 A CN 200710123241A CN 101097950 B CN101097950 B CN 101097950B
Authority
CN
China
Prior art keywords
region
substrate
drain
metallic object
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101232415A
Other languages
English (en)
Other versions
CN101097950A (zh
Inventor
菲利普·吉恩·尼克尔
约翰·S·魏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies Wireless IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies Wireless IP Singapore Pte Ltd filed Critical Avago Technologies Wireless IP Singapore Pte Ltd
Publication of CN101097950A publication Critical patent/CN101097950A/zh
Application granted granted Critical
Publication of CN101097950B publication Critical patent/CN101097950B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种场效应管，形成于衬底上，并包括衬底上方形成的半导体沟道区域和沟道区域上形成的金属源极区域。金属漏极区域形成于沟道区域上，金属栅极区域在沟道区域上形成于源极区域与漏极区域之间。第一金属体触点区域形成为与漏极区域相邻并穿过沟道区域延伸到接触衬底。该场效应管还可以包括第二金属体触点区域，第二金属体触点区域形成为与源极区域相邻并穿过沟道区域延伸到接触衬底。

Description

降低场效应管中漏极延迟和栅极延迟的体触点结构和方法
技术领域
本发明大体上涉及场效应管，更具体地说，涉及降低这种晶体管中的漏极延迟和栅极延迟。
背景技术
许多常见电子装置中利用了场效应管(FET)，这些电子装置例如蜂窝电话、个人电脑和袖珍电脑、以及个人数字助理(PDA)。图1图示了衬底102上形成的传统金属半导体FET(MESFET)100的简化剖视图。MESFET 100包括形成于衬底102上的若干个缓冲层104以及形成于这些缓冲层上的N型沟道区域。金属漏极区域108和金属源极区域110彼此相隔地形成于沟道区域106上，这两个区域之间限定了沟道。金属栅极区域112在沟道区域106上形成于金属漏极区域108与金属源极区域110之间。在图1的示例中，供电电压Vdd施加到漏极区域108上，参考电压Vss施加到源极区域110上，正的栅极电压Vg施加到栅极区域112。
在施加任何栅极电压Vg之前，栅极区域112的存在从沟道区域106耗尽了下方称为“耗尽区域114”的区域中的电子，耗尽区域114切断了经过沟道区域106的电传导。在工作中，当栅极电压Vg的值使得栅极-源极电压Vgs超过阈值电压时，耗尽区域114向栅极区域112缩回，从而使得可以经过沟道区域106进行部分电传导。由此，漏极-源极电流Ids从漏极区域108经过耗尽区域114流向源极区域110，将MESFET 100切换到导通状态。当栅极电压Vg的值使得栅极-源极电压Vgs小于阈值时，耗尽层114很大，使电流Ids不能经过沟道106从漏极108流向源极110，MESFET 100切换到关断状态。
对MESFET的一般操作以及作为这种操作原因的物理现象的详细论述是本领域技术人员熟知的。因此，为简明起见，本申请中不再详细描述这种操作，因其并不是本领域技术人员理解本发明所必须的。
在用砷化镓(GaAs)和其他III-V族材料在电绝缘的衬底102上形成沟道区域106时，可能发生一种对MESFET的操作有不利影响的不期望的现象。具体地说，在向MESFET 100的漏极区域108施加的电压非常急剧地改变、而栅极-源极电压Vgs保持不变时，可能发生称为“栅极延迟”的现象。这种现象造成MESFET 100的漏极-源极电流Ids发生不期望的变化，也可以称为漏极电流迟滞、漏极延迟、或漏极电导瞬变(conductancetransient)。在MESFET 100用于某些无线传输应用中时，例如用于码分多址(CDMA)和宽带CDMA(WCDMA)系统中时，电流Ids中这些较大的变化或瞬变是难以容忍的，使MESFET不能用于这些类型的应用中。
如图1所示，漏极延迟的现象是由扩散离开沟道区域106并进入衬底102中的高能电荷(空穴或电子)116带来的外加电势造成的。这些电荷116在MESFET 100的工作过程中散射离开沟道区域106，并被衬底102内部捕获或沟道区域与衬底的界面处捕获。一旦被捕获，这些电荷116就需要时间来从衬底102逃离。只要电荷116还处于被捕获状态，这些电荷造成的额外偏压电场就充当从沟道区域106下方作用的单独栅极偏压。这种单独的栅极偏压在沟道区域106中造成耗尽区域118，减小了流经沟道区域106的漏极-源极电流Ids。
当施加到漏极区域108的供电电压Vdd改变时，扩散离开沟道区域106的电荷116的数目随着供电电压Vdd的改变成比例地减少或增多。由此，在经过一段延迟之后，这些被捕获的电荷116造成的额外电势也会改变，所述延迟由从衬底102释放电荷的速率确定。这段延迟由施加到漏极区域108的供电电压Vdd或其他电压改变之后，漏极-源极电流Ids的改变中的延迟直接反映。
MESFET 100还可能经历通常称为“栅极延迟”的类似、有关延迟。在栅极电压Vg是低占空比的急剧变化的信号(造成栅极-源极电压Vgs突然改变)的情况下，可能发生栅极延迟。在栅极-源极电压Vgs发生这种改变之后，漏极-源极电流Ids在一段延迟之后停在新的稳态值。由于漏极-源极电流Ids确定了被捕获的电荷116的数目，所以对于给定的漏极-源极电流，可以得到针对该数目的被捕获电荷的稳态条件。供电电压Vdd的任何改变或者栅极电压Vg的改变都会给漏极-源极电流Ids造成新的值，并且漏极-源极电流的以前值以及相应的被捕获电荷116对新的值具有迟滞影响。
本领域技术人员明白，在沟道区域106是III-V族材料(例如砷化镓)的情况下，由形成MESFET 100时的材料缺陷捕获电荷比由电势分布的偏离捕获电荷更容易。此外，众所周知，材料缺陷将被捕获电荷以特征速率释放，该速率几乎不受施加到MESFET 100的电压影响(是所述缺陷的另一种方法)，其造成被捕获电荷支配这种捕获电荷的释放时间。因此，降低栅极延迟所采用的现有措施集中在减小这种材料缺陷的影响上。
对于沟道区域106为III-V族材料的MESFET 100，降低其中漏极延迟的最有效的现有措施是使用下述的层：该层随着扩散电荷116(电子或空穴)接近衬底102而对这些电荷产生排斥。这样的层用于将沟道区域106与衬底102隔离开，以防衬底中捕获电荷116，并从而防止这些被捕获电荷造成的任何偏压对漏极-源极电流Ids进行调制。这样的层一种示例是低温缓冲层，该层是在相当低的温度下在衬底上外延生长的，以使该层为非均质(inhomogeneous)。由此，缓冲层中金属聚集造成的电势建立起对进入的电荷进行排斥的阻挡层。第二种示例是埋置p沟道层，这样的层具有植入N型沟道区域106下方的离子。由于沟道区域是N型，所以由此在沟道区域下方形成的p-n结防止了电荷注入到衬底102中。
从制造的角度来看，这两种现有技术在成本方面都有缺点。低温缓冲层使MESFET 100的外延生长时间加倍，因此增大了材料成本。埋置p沟道方式增加了两个离子注入步骤、退火步骤、再加上p型沟道的触点沉积，使得MESFET 100的制造成本更高。此外，从考虑到MESFET 100性能的角度来看，改变与沟道区域106接触的材料可能会通过改变寄生电参数而不期望地改变MESFET的直流(DC)或射频(RF)性能，这些寄生电参数例如MESFET的寄生电容。
因此需要消除或降低MESFET中漏极延迟和栅极延迟的影响。
发明内容
根据本发明的一个方面，一种场效应管形成于衬底上。该场效应管包括衬底上方形成的半导体沟道区域和沟道区域上形成的金属源极区域。金属漏极区域形成于沟道区域上，金属栅极区域在沟道区域上形成于源极区域与漏极区域之间。第一金属体触点区域形成为与漏极区域相邻并穿过沟道区域延伸到接触衬底。该场效应管还可以包括第二金属体触点区域，第二金属体触点区域形成为与源极区域相邻并穿过沟道区域延伸到接触衬底。
附图说明
图1是形成于衬底上的传统金属半导体FET(MESFET)的简化剖视图。
图2是根据本发明一种实施例的MESFET的简化剖视图，该MESFET包括使漏极延迟和栅极延迟的不利影响减小的源极体触点区域和漏极体触点区域。
图3图示了包括了图2中MESFET的微波单片集成电路(MMIC)的功率输出随时间的函数变化的曲线图，它图示了由于源极和漏极体触点使MESFET的漏极延迟减小。
图4更详细图示了图3的MMIC的功率输出随时间的对数函数变化的曲线图，它图示了由于源极和漏极体触点使MMIC中MESFET的漏极延迟减小。
图5图示了包括图2中MESFET的MMIC的晶体管放大器电流随时间的函数变化的曲线图，它表明当栅极-源极电压发生迅速改变时，MESFET的栅极延迟减小。
具体实施方式
图2是根据本发明的一种实施例的MESFET 200的简化剖视图，MESFET 200形成于主体或衬底202中，并包括漏极体触点区域204和源极体触点区域206。体触点区域204和206各自接触衬底202。供电电压Vdd施加到漏极体触点区域204，参考电压Vss施加到源极体触点区域206，所施加的各个电压在衬底202建立了电场E。电场E显著改变了陷阱(其中捕获了电子208)的性质，使这些电荷能够比图1的传统MESFET100中快得多地逃离衬底。从漏极体触点区域204除去电子208并供给正电荷载流子或空穴210来对电子进行中和，从而防止了像前文参考图1所述那样由被捕获的电子建立不期望的偏压电场和相应的栅极偏压。迅速除去这些被捕获的电子208或对其进行中和使得MESFET 200中的漏极延迟和栅极延迟减小，这将在下文中详细说明。在MESFET 200的一种优选实施例中，使用肖特基(Schottky)型触点作为各个触点区域204、206与沟道区域214之间的触点。因为衬底202可能是半绝缘体，所以欧姆型触点通常不会允许足够的电流流经衬底202。与之相比，即使衬底202是半绝缘体，Schottky触点也可以将电荷有效地注入其中。但是，如果欧姆型触点允许足够的电荷注入衬底202中，则也可以将其用作触点区域204和206中任意一者或者全部两者。
在下面的说明中，将结合所说明的本发明实施例阐述某些细节以提供对本发明的充分理解。但是本领域技术人员应当明白，不用这些具体细节也可以实施本发明。此外，本领域技术人员应当明白，下文所述的示例性实施例并不是限制本发明的范围，并且应当明白，对所公开的实施例以及这些实施例的组成部分的各种变更物、等同物和组合也在本发明的范围内。尽管下文中并未明确说明，但是包括的元件比任何所述各实施例的全部元件更少的实施例也可能在本发明的范围内。最后，下文中并未详细示出或说明对公知元件和/或工艺的操作，以免使本发明不必要地模糊。
MESFET 200包括形成于衬底202上的若干个缓冲层212以及用砷化镓或其他III-V族材料形成于这些缓冲层上的N型沟道区域214。金属漏极区域216和金属源极区域218彼此相隔地形成于沟道区域214上，这两个区域之间限定了沟道。金属栅极区域220在沟道区域214上形成于金属漏极区域216与金属源极区域218之间。在图2的示例中，供电电压Vdd也施加到漏极区域216上，参考电压Vss施加到源极区域218上。栅极电压Vg施加到栅极区域220，以使MESFET 200导通或关断，并控制漏极区域216与源极区域218之间流动的漏极-源极电流Ids。在MESFET 200中，衬底202可以是N型材料或P型材料。
在工作中，当栅极电压Vg具有的值使得栅极-源极电压Vgs超过阈值电压时，耗尽区域222向栅极区域220缩回，从而使得可以经过沟道区域214进行部分电传导。由此，漏极-源极电流Ids从漏极区域216绕过耗尽区域222流向源极区域218，将MESFET 100切换到导通状态。当栅极电压Vg的值使得栅极-源极电压Vgs小于该阈值时，耗尽层222很大，使得不能有明显的电流Ids经过沟道214从漏极区域216流向源极区域218，MESFET 200切换到关断状态。
像前文参考图1中MESFET 100进行的讨论一样，在MESFET 200工作过程中，某些高能电子被捕获在衬底202中。但是在MESFET 200中，漏极体触点区域204和源极体触点区域206使捕获在衬底208中的、或缓冲层212与衬底的界面处的任何电子208加速释放。更具体地说，源极体触点区域204和漏极体触点区域206如图2所示在衬底202中建立了电场E。施加到漏极体触点区域204的正的供电电压Vdd和施加到源极体触点区域206的负的(或接地的)参考电压Vss使得电场E具有如箭头224所示的从右向左的方向。由此，电子208因为电场E而大体上从左向右，即朝向漏极体触点区域204运动。与之类似，从漏极体触点区域204供给的空穴210大体上从右向左地朝向电子208运动以中和这些电子。总的来说，体触点区域204和206足够迅速地除去了电子208，从而显著降低了由这些被捕获电子给漏极-源极电流Ids造成的任何瞬态影响。由此，体触点区域204和206减小了MESFET 200的栅极延迟和漏极延迟。
通过MESFET 200，除了MESFET的传统元件外，只需形成体触点区域204和206。这很容易通过形成于MESFET 200漏极区域216和源极区域218上的沟槽来完成。不需要埋置p沟道离子注入。此外，通过MESFET 200和本发明的其他实施例，器件的内部几何结构(即除了体触点区域204和206之外，器件所有的元件几何尺寸)不必改变。此外，除了例如形成金属体触点区域204和206所用的沟槽刻蚀之外，不需要附加材料或处理步骤。因此，本发明的实施例显著增强了MESFET的性能，而在重新设计或处理方面几乎不付出代价，并可以在不增大管芯尺寸的情况下容易地应用到几乎所有的III-V族材料场效应管中。
图3的曲线图图示了对于包括图2的MESFET 200的微波单片集成电路(MMIC)的功率输出作为时间的函数变化。该曲线图图示了由于漏极体触点区域204和源极体触点区域206而使MESFET 200的漏极延迟减小。MMIC的功率输出沿曲线图的纵坐标轴示出，它是MESFET 200的漏极-源极电流Ids的函数。时间沿横坐标轴示出，在0.1秒时，施加到漏极区域216的电压(图2中的Vdd)从3.6伏特改变到1伏特。如虚线所示，一开始，该MMIC的功率输出从纵坐标轴上的高于5dBm下降，在恢复到最终的0dBm功率水平之前下降到刚刚低于0dBm。不带体触点区域204和206的MESFET在恢复到最终的0dBm功率水平之前，在功率输出方面表现出达到约-1.5dBm的更高超调量，如实线所示。
图4的曲线图更详细地图示了对于参考图3讨论的MMIC的功率输出作为时间的对数函数变化。图4更清楚地图示了由于漏极体触点区域204和源极体触点区域206而使MESFET 200的漏极延迟减小。该曲线图示出了对于施加到器件漏极区域216(图2)的电压Vdd改变，两种MESFET的响应具有很大的差异。第一MESFET 200包括漏极体触点区域204和源极体触点区域206。对于该器件，上方的线条表明在电压Vdd于1E-5秒终止这种转变之后，总体功率在停在0dBm之前只有约0.2dBm的波动。与之相比，第二MESFET 200不包括体触点区域204和206。对于该器件，下方的线条表明，在电压Vdd于1E-5秒终止这种转变之后，该器件在停在0dBm之前经历了约1.5dBm的、大得多的功率波动。根据图4，显然，体触点区域204和206加速了被捕获电子208的释放和/或减小了衬底中捕获这些电子的概率。
图5的曲线图图示了对于包括图2的MESFET 200的MMIC的漏极-源极电流或沟道电流Ids作为时间的函数变化，表明了在栅极-源极电压发生迅速改变时，MESFET的栅极延迟减小。在该曲线图中，在零时刻，施加到包括MESFET 200的电路的栅极-源极电压Vgs增大。曲线图中的实线示出了不带体触点区域204和206的电路中，漏极-源极电流Ids的缓慢响应。对于这样的器件，该图表明电流Ids需要超过100微秒来达到稳态。相反，另一电路中包括带有漏极体触点区域204和源极体触点区域206的MESFET 200(图2)。虚线表明对于这些器件，电流Ids的上升时间现在减小十倍，达到了小于10微秒。在图5的示例中，虚线实际上对应于放大器电路，该电路中输出晶体管(可能是电路中最大的晶体管)包括漏极体触点区域204和源极体触点区域206。在这样的放大器电路的所有晶体管中都采用体触点区域204和206会进一步减小电流Ids的上升时间。
注意，尽管图2所示MESFET 200的实施例包括漏极体触点区域204和源极体触点区域206，但是本发明的另一种实施例也可以只包括漏极体触点区域204。因此这种实施例不包括源极体触点区域206。再一种实施例只包括源极体触点区域206而不包括漏极体触点区域204。在本发明的这些实施例中，器件漏极侧的体触点区域比器件源极侧的体触点区域更加有效。不过在两种体触点区域同时存在的情况下可以实现最大的瞬态降低。这表明将衬底202电接地到源极区域218明显有助于建立将衬底中捕获的电荷迅速释放的条件。最后，本领域技术人员可以想到用于形成MESFET 200的适当工艺，包括用于形成体触点区域204和206的各种技术。
尽管前文的说明中已经阐述了本发明的各种实施例和优点，但是上述公开内容仅仅是示意性的，可以在具体内容上进行修改并仍然处于本发明的普遍原则范围内。已说明的本发明这些实施例的许多具体细节仅仅是为了提供对这些实施例的完整理解，而本领域技术人员会想到在不使用详细说明中所述具体细节的情况下也可以实施本发明。此外应当明白，涉及各种实施例的附图不应解释为表达了任何具体的或相对的实体尺寸，并且即使描述了这些具体或相对的实体尺寸，它们也不应认为是限制性的，除非权利要求中有相反的明确表示。因此本发明应当仅由权利要求来限制。

Claims (17)

1.一种形成于衬底上的场效应管，所述场效应管包括：
用III-V族材料形成的半导体沟道区域，形成于所述衬底上；
缓冲层，形成于所述衬底与所述沟道区域之间，并与所述衬底与所述沟道区域接触；
金属源极区域，形成于所述沟道区域上；
金属漏极区域，形成于所述沟道区域上；
金属栅极区域，在所述沟道区域上形成于所述源极区域与所述漏极区域之间；以及
第一金属体触点区域，形成为与所述漏极区域相邻并穿过所述沟道区域延伸到与所述缓冲层和所述衬底直接接触，所述漏极区域电耦合到所述第一金属体触点区域。
2.根据权利要求1所述的场效应管，还包括第二金属体触点区域，其形成为与所述源极区域相邻并穿过所述沟道区域延伸到与所述缓冲层和所述衬底直接接触。
3.根据权利要求2所述的场效应管，其中，所述源极区域电耦合到所述第二金属体触点区域。
4.根据权利要求2所述的场效应管，其中，所述金属源极区域和所述金属漏极区域各自在所述各区域与所述半导体沟道区域之间形成肖特基触点。
5.根据权利要求1所述的场效应管，其中，所述III-V族半导体材料包括砷化镓。
6.一种电子器件，包括：
集成电路，包括形成于衬底上的多个场效应管，所述场效应管中至少一些包括：
用III-V族材料形成的半导体沟道区域，形成于所述衬底上；
缓冲层，形成于所述衬底与所述沟道区域之间，并与所述衬底与所述沟道区域接触；
金属源极区域，形成于所述沟道区域上；
金属漏极区域，形成于所述沟道区域上；
金属栅极区域，在所述沟道区域上形成于所述源极区域与所述漏极区域之间；以及
第一金属体触点区域，形成为与所述漏极区域相邻并穿过所述沟道区域延伸到与所述缓冲层和所述衬底直接接触，所述金属漏极区域电耦合到所述第一金属体触点区域。
7.根据权利要求6所述的电子器件，其中，所述集成电路包括通信电路。
8.根据权利要求7所述的电子器件，其中，所述通信电路包括无线通信电路，所述无线通信电路采用码分多址或宽带码分多址通信协议。
9.根据权利要求8所述的电子器件，其中，所述电子器件包括蜂窝电话或便携式数字助理。
10.根据权利要求6所述的电子器件，其中，所述场效应管中至少一些还包括第二金属体触点区域，所述第二金属体触点区域形成为与所述源极区域相邻并穿过所述沟道区域延伸到与所述缓冲层和所述衬底直接接触，所述金属源极区域电耦合到所述第二金属体触点区域。
11.一种在衬底上形成场效应管的方法，所述方法包括：
在所述衬底上形成缓冲层；
在所述缓冲层上用III-V族材料形成半导体沟道层；
在所述沟道区域上形成金属源极区域和金属漏极区域；
在所述沟道层上形成金属栅极区域，所述金属栅极区域位于所述源极区域与所述漏极区域之间；
形成与所述漏极区域相邻的第一沟槽，所述第一沟槽穿过所述沟道层延伸到与所述衬底直接接触，其中，形成所述第一沟槽的操作包括：除去部分所述缓冲层，使得所述第一沟槽穿过所述沟道层和所述缓冲层延伸到所述衬底；以及
在所述第一沟槽中形成与所述缓冲层和所述衬底直接接触的第一金属体触点区域，所述漏极区域电耦合到所述第一金属体触点区域。
12.根据权利要求11所述的方法，还包括：
形成与所述源极区域相邻的第二沟槽，所述第二沟槽穿过所述沟道层和所述缓冲层延伸到所述衬底；以及
在所述第二沟槽中形成与所述缓冲层和所述衬底直接接触的第二金属体触点区域，所述源极区域电耦合到所述第二金属体触点区域。
13.根据权利要求12所述的方法，其中，形成所述第一和第二沟槽包括刻蚀所述沟道层。
14.根据权利要求12所述的方法，还包括将第一相同电压施加到所述漏极区域和所述第一金属体触点区域，以及将第二相同电压施加到所述源极区域和所述第二金属体触点区域。
15.根据权利要求11所述的方法，还包括用n型材料或p型材料对所述衬底进行掺杂。
16.根据权利要求11所述的方法，其中，形成所述沟道层包括在所述衬底上沉积所述III-V族半导体材料。
17.根据权利要求16所述的方法，其中，沉积所述III-V族半导体材料包括沉积砷化镓。
CN2007101232415A 2006-06-30 2007-07-02 降低场效应管中漏极延迟和栅极延迟的体触点结构和方法 Expired - Fee Related CN101097950B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/480,609 US20080054300A1 (en) 2006-06-30 2006-06-30 Body contact structure and method for the reduction of drain lag and gate lag in field effect transistors
US11/480,609 2006-06-30

Publications (2)

Publication Number Publication Date
CN101097950A CN101097950A (zh) 2008-01-02
CN101097950B true CN101097950B (zh) 2010-06-23

Family

ID=38318934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101232415A Expired - Fee Related CN101097950B (zh) 2006-06-30 2007-07-02 降低场效应管中漏极延迟和栅极延迟的体触点结构和方法

Country Status (4)

Country Link
US (1) US20080054300A1 (zh)
CN (1) CN101097950B (zh)
GB (1) GB2439800A (zh)
TW (1) TW200816497A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP5530682B2 (ja) * 2009-09-03 2014-06-25 パナソニック株式会社 窒化物半導体装置
CN103456638B (zh) * 2012-06-05 2016-02-03 中芯国际集成电路制造(上海)有限公司 自对准GaAs FinFET结构及其制造方法
JP2014060358A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
BR112015019180A8 (pt) 2013-02-12 2018-01-30 Corbus Pharmaceuticals Inc ácidos tetrahidrocanabinol-11-óicos ultrapuros
US9466693B1 (en) 2015-11-17 2016-10-11 International Business Machines Corporation Self aligned replacement metal source/drain finFET
US9728466B1 (en) 2016-04-28 2017-08-08 International Business Machines Corporation Vertical field effect transistors with metallic source/drain regions
US10756206B2 (en) * 2017-07-10 2020-08-25 Qualcomm Incorporated High power compound semiconductor field effect transistor devices with low doped drain
TWI681530B (zh) * 2019-02-01 2020-01-01 力士科技股份有限公司 金氧半導體元件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869856A (en) * 1995-12-25 1999-02-09 Nec Corporation Field effect transistor
US5949096A (en) * 1997-09-29 1999-09-07 Nec Corporation Field effect transistor with stabilized threshold voltage

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697197A (en) * 1985-10-11 1987-09-29 Rca Corp. Transistor having a superlattice
JPH0691249B2 (ja) * 1991-01-10 1994-11-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 変調ドープ形ｍｉｓｆｅｔ及びその製造方法
EP0531550B1 (en) * 1991-03-28 1997-12-29 Asahi Kasei Kogyo Kabushiki Kaisha Field effect transistor
US5689124A (en) * 1994-05-31 1997-11-18 Nippon Steel Corporation Semiconductor device
JPH09129865A (ja) * 1995-11-06 1997-05-16 Mitsubishi Electric Corp 半導体装置
JPH1167788A (ja) * 1997-08-08 1999-03-09 Hitachi Ltd 電界効果型化合物半導体装置
TWI257179B (en) * 2000-07-17 2006-06-21 Fujitsu Quantum Devices Ltd High-speed compound semiconductor device operable at large output power with minimum leakage current
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US7394430B2 (en) * 2001-04-11 2008-07-01 Kyocera Wireless Corp. Wireless device reconfigurable radiation desensitivity bracket systems and methods
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
JP3705431B2 (ja) * 2002-03-28 2005-10-12 ユーディナデバイス株式会社 半導体装置及びその製造方法
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869856A (en) * 1995-12-25 1999-02-09 Nec Corporation Field effect transistor
US5949096A (en) * 1997-09-29 1999-09-07 Nec Corporation Field effect transistor with stabilized threshold voltage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平4-91441A 1992.03.24

Also Published As

Publication number Publication date
CN101097950A (zh) 2008-01-02
TW200816497A (en) 2008-04-01
GB0710984D0 (en) 2007-07-18
GB2439800A (en) 2008-01-09
US20080054300A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
CN101097950B (zh) 降低场效应管中漏极延迟和栅极延迟的体触点结构和方法
US8598670B2 (en) Semiconductor device with increased breakdown voltage
US6486011B1 (en) JFET structure and manufacture method for low on-resistance and low voltage application
JP2000150538A (ja) 電界効果トランジスタ及びその製造方法
US7525138B2 (en) JFET device with improved off-state leakage current and method of fabrication
US20230395651A1 (en) Semiconductor device for reducing switching loss and manufacturing method thereof
EP2122686A2 (en) Field effect transistor with metal-semiconductor junction
US6278144B1 (en) Field-effect transistor and method for manufacturing the field effect transistor
US9293577B2 (en) LDMOS with no reverse recovery
KR20030068372A (ko) 반도체장치
US7485514B2 (en) Method for fabricating a MESFET
US5804849A (en) Compound semiconductor device and method of manufacture
KR100416442B1 (ko) 전류제어 전계효과 트랜지스터
US8779465B2 (en) Semiconductor device and method of forming a semiconductor device
KR100385856B1 (ko) 자기정렬형 게이트 트랜지스터의 제조방법
JP2626198B2 (ja) 電界効果トランジスタ
US8648417B1 (en) LDMOS transistors with improved ESD capability
US6262460B1 (en) Long channel MOS transistor that utilizes a schottky diode to increase the threshold voltage of the transistor
JP3271972B2 (ja) フェルミしきい値電界効果トランジスタ
Simin et al. 5-terminal THz GaN based transistor with field-and space-charge control electrodes
US7569874B2 (en) Device and method of manufacture for a low noise junction field effect transistor
US7378688B1 (en) Method and apparatus for a low noise JFET device on a standard CMOS process
EP0434850A1 (en) Semiconductor device
JPS62133762A (ja) 半導体装置
KR19980070238A (ko) 전계효과 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20130702