JPS62133762A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体装置に係り、特に、絶縁膜あるいは絶
縁基板等の絶縁体」二の半導体に形成したＭＯＳＦＥＴ
に関する。

〔発明の背景〕

サファイヤ基板１上の単結晶トｉに、ソース・ドレイン
領域をｎ中領域とし、チャネル領域をｎ−とじたＤｅｅ
ｐ　Ｄｅｐｌｅｔｉｏｎ型のＭＯＳＦＥＴがある。

（アイ　イーイーイー　トランザクション　オンエレク
トロン　デバイス　ボリューム　イーディー　１３　第
８４６〜８５５頁（１９６６）参照）この装置において
、弱い反転領域動作（しきい値近傍のゲート電圧での動
作）ではチャネルがｎ−領域全体であるためキャリヤの
移動度は大きいが。

（ゲート絶縁膜）３との界面領域に発生する蓄積層がチ
ャネルとなる。したがって、キャリヤはゲート酸化膜３
方向に強く引かれ、ゲート酸化膜３に衝突しながらチャ
ネル中を進むため、キャリヤの移動度は小さくなる点が
問題であった。また、この様なｄｅｅｐ　ｄｅｐｌｅｔ
ｉｏｎ型のＭＯＳＦＥＴでエンハンスＳ７４ メント形にするためには、ゲートの多結晶トｉの電導形
をチャネル領域と反対の電導型にしなければならない（
ｎチャネルＭＯ８ＦＩＥＴの場合ではｐ＋）ため、工程
が煩雑になるという問題点もあった。

他の従来の装置として特開昭５５−１１７２８１号公報
に示されるように化合物半導体を使用し、禁制帯幅の異
なる二種あるいはそれ以上の化合物半導体を接合（ペテ
ロ接合）させ、伝導帯に凹部を形成しチャネルとしてい
る例がある。このように、チャネルをゲート酸化あるい
は絶縁膜と半導体との界面ではなく、半導体の内部に形
成させているので、この従来例ではゲート電圧の高い動
作領域でゲート酸化膜あるいは絶縁膜とキャリヤが衝突
しないため上記の従来例はどキャリヤの移動度が小さく
なることはない。しかしながら、化合物半導体でペテロ
接合を２箇所も形成しなければならず、製造工程が非常
に困難になると云う問題点があり、また、半導体と酸化
膜との界面はどではないが、ヘテロ接合面で結晶性が乱
れていたり、凸凹が生じたりしているため、キャリヤが
散乱され移動度が下がるという問題点もあった。

また、最とも一般的な従来構造の表面チャネル形ＭＯ３
ＦＥＴでは、先に述べた５ｉＯｚ　−８層界面でのキャ
リヤの衝突による問題点ばかりでなく、キンク現象とい
うドレイン電流が折れ曲る悪い効果があった。これはｎ
チャネルＭＯ３ＦＥＴの場合では、チャネルが形成され
る２層の電位が固定されないため、この電位が動き、ｎ
ｐｎのバイポーラトランジスタがオン状態となる現象で
ある。この現象が発生すると正常なＭＯ８ＦＥＴ特性は
得られない。

〔発明の目的〕

本発明半導体装置の目的はキャリヤが直接ゲート酸化膜
長いは絶縁膜で散乱されないようにした高速で信頼性の
高いＭＯＳＦＥＴを提供することにある。

〔発明の概要〕

本発明の特徴とするところは、ゲート絶縁膜の下の半導
体領域にｐｎ接合を形成し、そのフェルミレベルの違い
により、伝導帯の壁を設けたことにある。

本発明の基本的な構造を絶縁物基板上の単結晶Ｓｉ中に
形成したｎチャネルＭＯ３ＦＥＴを例にとり説明する。

その断面図を第１図を示し、その原理を示すエネルギ準
位図を第３図に示す。

尚、第２図と同一物、相当物には同一符号をつけている
。

明する。ゲートの下の単結晶ト４中にはｐ’ｎ接合があ
るが、第３図（ａ）に示すようにこの接合による拡散電
位のためｎ−領域内では空乏層が底（絶縁物）まで広が
ってピンチオフしてしまうためキャリヤが無くなりｎ一
層には電流が流れない。また、ゲート直下のｐ層内では
、たとえ空乏層がゲート酸化膜３まで届かなくても、キ
ャリヤが流れるべき方向に逆方向のｐ”ｎ接合があるた
め電流は流れない。したがってゲート電極４が零電位の
場合ソース・ドレイン間はオフ状態となる。

一方、アイイーディーエム８４の第８０４〜８０７頁に
示されるように、伝導形のみが本発明と同様であっても
、支持体側の単結晶Ｓｉが深い準位のドナ不純物で形成
された場合では、本発明の目的を達成することができな
い。すなわち、第４図（ａ）に示すように、酸素等の０
．１５　ｅＶ以上の深い準位を形成する不純物が多数添
加されたｎ一層ではフェルミレベルが禁制帯中央附近に
位置するため、このｐｎ接合により形成される拡散電位
は小さい。さらに、ｎ一層ではあるが深い□準位を形成
する不純物が多量に添加されているため空乏層が伸びず
、ピンチオフ状態にはならない。

また、たとえ空乏層がＳｉ端まで伸びたとしても深い準
位を形成する不純物のため、再結合電流が発生しリーク
電流が多量に流れる。以上の理由により深い準位を形成
する不純物により形成された層を使用した従来例では全
く機能を達成することが出来ない。

次にオン状態を説明する。ゲート電極４に正の電位を印
加すると、第３図（ｂ）に示すようにゲート酸化膜３近
傍の単結晶Ｓｉのバンドが押し上げられるが、ゲート酸
化膜３に接している領域がｐ形であるため拡散電位によ
り押し上げられ、伝導帯はＳｉ−グー１〜酸化膜界面近
傍だけではなく、Ｓｉ層のほぼ全面に渡って低いエネル
ギ状態となる。この結果、この低いエネルギ状態の領域
すなわちＳｉ層のほぼ全面にキャリヤが発生し、Ｓｉ層
の広い領域がチャネルとなり、キャリヤがゲート酸化膜
３と衝突する確率が減少し、蓄積状態の界面の数十人の
Ｓｉ層にキャリヤ集中せず、ペテロ接合の物理的接合領
域に発生する場合と異なり、化学的、電気的な接合であ
るｐ　−ｎ接合やＳｉ全層にキャリヤが発生するのでキ
ャリヤの接合での散乱による移動度の減少は低減される
。

泣 また、信頼性の点で考えると、従来構３％　ＭＯ３ＦＴ
ＥＴにおいてＩ　ｎ　−Ｖ　ｎ特性の飽和領域ではドレ
イン側のゲート領域において空乏層がチャネルであるＳ
ｉ表面にまで達しており、この領域に電界が集中して、
キャリヤが加速さ九、電子なだれが発生し、大きな運動
エネルギを持ったホットエレクトロン（ホットキャリヤ
）が発生する。このホットエレクトロンはゲート酸化膜
中に入り込み、しきい値電圧を変動させてしまい、信頼
性をそこねるという問題が発生している。

一方本発明のＭＯ３ＦＥＴ構造では上述したように。

チャネルがＳｉ層の内部に広く形成されているため、ゲ
ート酸化膜−Ｓｉ界面の電界が集中している領域を流れ
る電流が減少し、ホットキャリヤが減少する。

また、たとえ、ホットキャリヤが発生しても、ゲート酸
化膜３に接している領域で発生するホットキャリヤが少
ないため、ホットキャリヤがゲート酸化膜３中に飛び込
みしきい値電圧が変化する現象も少なくなり信頼性が向
上する。

一方、深い準位が多数存在する従来例（ＩＥＤＭ８４゜
ｐ８０４〜ｐ　８０７）では本発明の効果を達成できな
い。即ち、第４図（ｂ）に示すように深い準位を形成す
る不純物により形成されたｎ一層ではフェルミ準位が禁
制帯の中央附近に位置する。また、深い準位が多数存在
するのでこの領域では電界により発生した電子が深い準
位に捕獲される。

このため、実際には、この深い準位により形成されたｎ
一層は電界により影響されず、ｐ層のゲート酸化膜附近
のバンドのみが押し上げられる。このため、従来のＭＯ
ＳＦＥＴと同様キャリヤがＳｉ−ゲート酸化膜中に発件
し、本発明のような効果を達成することができない。

以上説明した様に本発明はゲートが形成される領域にｐ
−ｎ接合を形成することによりノーマリオフ化を容易に
し、オン状態ではキャリヤとゲート酸化膜との衝突を防
止することを特徴としている。

また上述したように、キャリヤがＳｉ層全全層わたって
発生するため、電界の集中する領域を流れるキャリヤは
従来構造に比べ少なくなり、発生するホットキャリヤの
数が少なくなり、チャネル形成領域の電位を変化する割
合が少なくなる。また、たとえ、基板側のｎ一層にホッ
トキャリヤが発生しても、この層はソース、ドレインに
つながっているため、この層に蓄積されることはなく、
寄生バイポーラをオンにする効果、すなわち、キング効
果は発生しない。

〔発明の実施例〕

実施例１ 本発明の実施例を第５図を使用し説明する。先ず、（ａ
）に示すように１石英基板１上に多結晶Ｓｉを０．４μ
ｍ堆積させた後帯溶融再結晶化法により多結晶Ｓｉを単
結晶化する。次に、（ｂ）の単結晶ト→を酸化する。次
にＰＣリン）を加速電圧１２５ｋＶで打ち込み、不純物
濃度１〜３×ｌ　Ｑ　ｉｓケ／ｄとする。次に（Ｃ）の
如く酸化工程により、ゲート酸化膜３を５００人形成し
、次に、加速電圧７５ｋＶでＩ　Ｘ　１０１２ａｎ−”
　Ｂ　Ｆ２（ボロン）をイオン打ち込みゲート酸化膜３
から約０．１５　μｍのみをｐ形とする。次に、（ｄ）
に示すように、多結晶Ｓｉを形成しリン処理することに
より多結晶Ｓｉを低抵抗化する。次に、ホ他の多結晶Ｓ
ｉを除去した後、ｐイオンを打ち込みソース・ドレイン
領域を形成する。次に、（ｅ）に示すように酸化膜を堆
積させた後、コンタクト領域の酸化膜に穴をあけＡｆｌ
膜を形成する。

このＡＱ膜をホトリソグラフィ技術により配線領域５を
形成した後、水素を含む雰囲気中でアニールする。

なお、イオン打ち込み層等の活性化はプロセス全般の熱
プロセスにより達成される。

以上の工程により形成したｎ　ＭＯＳＦＥＴの特性を調
べたところ、リーク電流は０．１ｐＡ／μｍ以下であり
、電界効果移動度も９００ａ＃／Ｖ・Ｓ　と大きな値を
示した。またホットキャリヤとなるボディ電流は１０ｐ
Ａ／μｍと従来の素子に比べ３桁以下の値となり、ホッ
トキャリヤにも従来構造に比べ充分強いことが分った。

第６図に素子の大きさ、測定条件を同一にした最も一般
的な従来構造の表面チャネル形ｎ　ＭＯＳＦＥＴと本発
明構造ｎ　ＭＯＳＦＥＴのドレイン電流を比較して示す
。（ａ）の従来構造では本発明の詳細な説明したように
キンクが生じているのに対して（ｂ）の新構造ではキン
グが生じておらず、しかも従来構造に比ベトレイン電流
が２倍も流れていることが分かる。

第７図は実施例１で作製したｎ　ＭＯＳＦＥＴの電流の
分布を示したものである。尚、ゲート酸化膜厚は５００
人、ゲート幅３．０μｍ、ソース・ドレイン間電圧５．
Ｏｖ、ソース・ゲート間電圧２．５ｖを与えている。従
来構造では曲線Ａの如くゲート酸化膜−Ｓｉ界面の０．
０２〜０．０３μｍのＳｉ層表面に電流が集中しており
、また、ＤｅｅｐＤａｐｌｅｔｉｏｎ構造ＭＯ８では曲
線Ｂの如く多少法がっても高々０．０６〜０．０８μｍ
の表面層であるのに対し、本発明構造ＭＯ８では曲線Ｃ
に示すように表面から０．３〜０．４μｍでＳｉ層のほ
ぼ全層を電流が平均的に流れている。この結果は、本発
明構造ＭＯ８でキャリヤが全Ｓｉ層に渡って分布してい
ることを示しており、本発明を数値解析的にも正しいこ
とを示している。

実施例２ 実施例１では本発明によるｎ　ＭＯ５ＦＩＥＴを説明し
たが、ここではｐ　ＭＯＳＦＥＴの実施例を示す。第８
図（ａ）に示すように、実施例１と同様の工程により石
英基板１上に厚さ、０．３μｍの単結晶化Ｓｉ２を形成
する。

次に、（ｂ）の如＜　ＭＯ８Ｆ［！Ｔを形成する領域を
残し、他の領域のＳｉを酸化する。次にＢ（ホウ素）を
加速電圧３０ｋＶでイオン打ち込みし、不純物濃度を１
０１８ケ／ｄとする。次に（ｃ）の如く酸化工程により
ゲート酸化膜３を５００人形成し、次にＡｓを加速電圧
２５ｋＶで４　Ｘ　１０　”ｃｍ−”だけイオン打ち込
みし、実施例１とは逆にゲート酸化膜３から約０．１μ
ｍのみをｎ形とする。次に（ｄ）の様に多結晶Ｓｉを〆
形成し、リン処理することにより多結晶Ｓｉを低抵抗化
する。次にホ他の多結晶Ｓｉを除去した後、Ｂ（ホウ素
）イオンを打ち込みソース・ドレイン領域を形成する。

その後の工程を実施例と全く同様にして（ｅ）に示すｐ
　ＭＯＳＦＥＴを形成する。

このようにして形成したｐ　ＭＯＳＦＥＴを実施例と同
様に評価したところ、リーク電流は０．１ｐＡ／μｍと
充分低く、電界効果移動度は３００ａ１／Ｖ・Ｓと従来
のＰ　Ｎ０８ＦＥＴに比べ約１．５倍高い値となった。

また、ホットキャリヤ“に関しても充分強いことが分っ
た。

実施例３ 実施例１では本発明によるｎ　ＭＯＳＦＥＴを実施例２
では２ＭＯ８ＦＥＴを説明した。このｎ　ＭＯＳＦＥＴ
とｐ　ＭＯＳＦＥＴのプロセスの一部を組み合わせるこ
とによりｃ　ＭＯＳＦＥＴを形成することができる。本
発明を　　　　　□使用したｃ　ＭＯＳＦＥＴの断面図
を第９図に示す。この素子の素子特性は、従来の素子に
比べ動作速度は約１．５倍であった。

以上の実施例では石英基板上の単結晶Ｓｉを使用した実
施例について述べたが、絶縁物上の半導体構造であれば
いかなる構造であってもよいことは明らかである。例え
ばサファイヤ基板やスピネル基板上のＳｉ又はＳｉ表面
に形成された５ｉ０２や５ｉ８Ｎａ膜上のＳｉやＧθで
もよい。■−■化合物半導体、ｎ−Ｗ化合物半導体でも
従来例のようなバンドギャップの異なる二物質を重ねた
ヘテロ接合を使用せず、ｐ　ｎ接合を使用し本発明の構
造とすれば特性の改善が得られることは明白である。

また、多結晶、非晶質半導体を使用しても本発明を適用
できることは明らかである。

〔発明の効果〕

以上説明したように、本発明によれば高速で動作し、信
頼性の高いＭＯＳＦＥＴを得ることができる。

【図面の簡単な説明】

第１図は本発明の基本的構造を示すＭＯＳＦＥＴの断面
図、第２図は従来のＭＯＳＦＥＴを示す断面図、第３図
、第４図は各々第１図、第２図に示す本発明および従来
例のエネルギ準位を示す図、第５図は本発明の一実施例
を示す図、第６図（ａ）、（ｂ）は従来例および本発明
のＭＯＳＦＥＴのドレイン電流を示す図、第７図は本発
明のＭＯＳＦＥＴの電流の分布状況を示す図、第８図、
第９図は各々本発明の他の実施例を示す図である。 １・・・石英基板、２・・・単結晶Ｓｉ、３・・・ゲー
ト絶縁膜、４・・・ゲート電極、５・・・ソース、ドレ
イン電極、６・・・シリカ。

Claims (1)

1. 【特許請求の範囲】 １、絶縁体上の半導体層中にＭＯＳＦＥＴが形成された
   半導体装置において、チャネル領域にはゲート絶縁膜に
   隣接してチャネル領域とは反対導電型の半導体層が設け
   られ、ゲート電圧が印加されない状態で該半導体層とチ
   ャネル領域で形成されるｐ・ｎ接合の空乏層が上記絶縁
   体まで達していることを特徴とする半導体装置。 ２、上記特許請求の範囲第１項において、半導体層には
   価電子帯又は伝導帯端から禁制帯へ ０．１５ｅＶ以上の深い準位を形成しない不純物が添加
   されてソース、ドレイン、チャネル領域および反対導電
   型半導体層が形成されていることを特徴とする半導体装
   置。