CN115954388A - 半导体结构、存储设备以及半导体结构制备方法 - Google Patents

Abstract

本发明提供一种半导体结构、存储设备以及半导体结构制备方法。所述半导体结构包括：衬底，所述衬底包括有源区、沟道，且所述沟道位于所述有源区表面；绝缘结构，包括位于所述有源区两侧的隔离结构及位于所述沟道表面的栅绝缘层，所述隔离结构与栅绝缘层相接；栅极，位于所述绝缘结构表面，所述栅极沿所述第一方向延伸；还包括漂移区，形成于所述沟道与所述隔离结构之间，并位于所述有源区表面，以调节所述半导体结构的耐压。上述技术方案，通过在沟道两侧添加与沟道掺杂类型相同的漂移区，增加沟道边缘区域的掺杂浓度，避免边沟道边缘处提前开启，以增加器件的耐压性能，解决漏电问题。

Description

半导体结构、存储设备以及半导体结构制备方法

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构、存储设备以及半导体结构制备方法。

背景技术

高压功率集成电路常利用双极晶体管(Bipolar)的高模拟精度、互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)的高集成度以及双扩散金属氧化物半导体(Double-diffused MOSFET，简称DMOS)的高功率或电压特性，将Bipolar模拟电路、CMOS逻辑电路、CMOS模拟电路和DMOS高压功率器件单片集成在一起(简称BCD工艺)。横向高压器件由于漏极、栅极、源极都在芯片表面，易于通过内部连接与低压信号电路集成，被广泛应用于高压功率集成电路中。BCD工艺不仅综合了双极型器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，而且集成进了开关速度很快的DMOS功率器件。由于DMOS同时具有高速高耐压特性，因而用BCD工艺制造的电源管理芯片能工作在高压和较高的频率下，是制造高性能开关电源芯片的理想工艺。采用BCD工艺制造的单片集成芯片还可以提高系统性能，节省电路的封装费用，并具有更好的可靠性。

请参阅图1～图2，其中，图1为BCD工艺中半导体结构的一实施例的结构示意图，图2为沿图1中AA’方向的剖面图。如图1～图2所示，所示半导体结构包括：衬底10、有源区11、沟道12、栅极13、以及绝缘结构14。其中，所述有源区11位于所述衬底10内，所述沟道12位于所述有源区11表面。所述绝缘结构14进一步包括隔离结构141和栅绝缘层142，且所述有源区11和所述阱离子注入有源区12包覆于绝缘结构14内。所述栅极13位于所述绝缘结构14表面，并与所述有源区11和所述沟道12形成十字交叉。如图2所示，由于工艺固有原因，在所述隔离结构141与所述栅绝缘层142相接的位置，由于所述隔离结构141两端位置(箭头19所示)一般比所述隔离结构141中心区域要薄，且同时伴有多晶硅沉积凹坑(poly divolt)问题，导致沟道两端会提前开启，相当于一个寄生的低阈值电压场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOS管)。在N型MOS管中，P型阱的元素一般为B/BF₂等元素，还会因为浓度差异扩散至旁边的所述隔离结构141中，更易导致沟道边缘会提前开启，发生漏电。

因此，改善BCD工艺中沟道两端漏电问题，是目前需要解决的问题。

发明内容

本发明所要解决的技术问题是改善BCD工艺中沟道两端漏电问题，提供一种半导体结构、存储设备以及半导体结构制备方法。

为了解决上述问题，本发明提供了一种半导体结构，包括：衬底，所述衬底包括有源区、沟道，且所述沟道位于所述有源区表面；绝缘结构，包括位于所述有源区两侧的隔离结构及位于所述沟道表面的栅绝缘层，所述隔离结构与栅绝缘层相接；栅极，位于所述绝缘结构表面，所述栅极沿所述第一方向延伸；还包括漂移区，形成于所述沟道与所述隔离结构之间，并位于所述有源区表面，以调节所述半导体结构的耐压。

在一些实施例中，所述漂移区的掺杂类型与所述沟道的掺杂类型相同。

在一些实施例中，所述有源区表面的漂移区的宽度为0.05μm～1μm。

在一些实施例中，所述有源区沿第二方向延伸；其中，所述第一方向与所述第二方向垂直或形成夹角。

在一些实施例中，所述半导体结构还包括源极和漏极，位于所述衬底沿第二方向的两端；其中，所述第一方向与所述第二方向垂直或形成夹角。

为了解决上述问题，本发明提供了一种存储设备，包括本发明所述的半导体结构。

为了解决上述问题，本发明提供了一种半导体结构的制备方法，包括如下步骤：提供一初始衬底；在所述初始衬底内形成隔离结构以限定出初始有源区；在所述初始有源区两端形成漂移区；在所述初始有源区内形成沟道，所述漂移区位于所述沟道与所述隔离结构之间；在所述沟道表面形成栅绝缘层，所述栅绝缘层与所述隔离结构相接形成绝缘结构；在所述绝缘结构表面形成栅极。

在一些实施例中，所述的在所述初始有源区两端形成漂移区的步骤进一步包括：在所述初始有源区两端进行第一型离子掺杂，形成所述漂移区。

在一些实施例中，所述的在所述初始有源区内形成沟道的步骤进一步包括：在所述初始有源区内进行第一型离子掺杂，形成所述沟道。

在一些实施例中，还包括在所述沟道沿第二方向的两侧进行第二型离子掺杂以形成源极和漏极的步骤。

上述技术方案，通过在沟道两侧添加与沟道掺杂类型相同的漂移区，增加沟道边缘区域的掺杂浓度，避免边沟道边缘处提前开启，以增加器件的耐压性能，解决漏电问题。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍。显而易见地，下面描述中的附图仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1所示为BCD工艺中半导体结构的一实施例的结构示意图。

图2所示为沿图1中AA’方向的剖面图。

图3所示为本发明所述半导体结构的一实施例的结构示意图。

图4所示为沿图3中BB’方向的剖面图。

图5所示为本发明所述存储设备的一实施例的架构示意图。

图6所示为本发明所述半导体结构制备方法的一实施例的步骤流程图。

图7A～图7D所示为本发明所述半导体结构制备方法的一实施例的工艺流程图。

具体实施方式

下面将结合附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图3～图4，其中，图3所示为本发明所述半导体结构的一实施例的结构示意图，图4所示为沿图3中BB’方向的剖面图。如图3～图4所示，所示半导体结构包括：衬底30、绝缘结构31、栅极32、以及漂移区34。所述衬底30包括有源区301、沟道302，且所述沟道302位于所述有源区301表面。所述绝缘结构31包括位于所述有源区301两侧的隔离结构311及位于所述沟道302表面的栅绝缘层312，所述隔离结构311与栅绝缘312层相接。所述栅极32位于所述绝缘结构31的表面。所述漂移区34形成于所述沟道302与所述隔离结构311之间，以调节所述半导体结构的耐压。

在一些实施例中，所述漂移区34的掺杂类型与所述沟道302的掺杂类型相同。作为一实施例，所述有源区301的掺杂类型可以为N型，所述漂移区34与所述沟道302的掺杂类型可以为P型。在其它的实施例中，所述有源区301的掺杂类型还可以为P型，所述漂移区34与所述沟道302的掺杂类型还可以为N型。

上述技术方案，通过在所述沟道302两端增加与所述沟道302掺杂类型相同的所述漂移区34，增加所述沟道302边缘区域的掺杂浓度，避免边所述沟道302边缘处提前开启，以增加器件的耐压性能，解决漏电问题。

在一些实施例中，所述有源区301表面的漂移区34的宽度W1为0.05μm～1μm。在所述沟道302沿第一方向D1的两端设置宽度W1为0.05μm～1μm的所述漂移区34，能够使该范围内的掺杂浓度提高，改善半导体结构提前开启的现象。

在本实施例中，所述栅极32沿所述第一方向D1延伸，所述有源区301沿第二方向D2延伸，且所述第一方向D1与所述第二方向D2垂直。在其它实施例中，所述第一方向D1与所述第二方向D2还可以形成夹角。

在一些实施例中，所述半导体结构还包括源极(未图示)和漏极(未图示)，分别位于所述衬底30沿第二方向D2的两端。具体地，所述源极和漏极位于所述衬底30的有源区301中，且掺杂类型与沟道302的掺杂类型不同。作为一实施例，所述源极和漏极的掺杂类型可以为N型，所述沟道302的掺杂类型可以为P型。在其它的实施例中，所述源极和漏极的掺杂类型还可以为P型，所述沟道302的掺杂类型还可以为N型。

基于同一发明构思，本发明还提供了一种存储设备。

请参阅图5，其为本发明所述存储设备的一实施例的架构示意图。本实施例所述存储设备100包括：半导体结构101；其中，所述半导体结构101采用本发明图3～图4所示半导体结构，详见前文描述，此处不再赘述。

在一些实施例中，所述存储设备100可以为动态随机存取存储设备(DRAM)、双倍数据速率(DDR)同步动态随机存取存储设备(SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM或Rambus动态随机存取存储设备(RDRAM)。

上述技术方案，通过在沟道两侧添加与沟道掺杂类型相同的漂移区，增加沟道边缘区域的掺杂浓度，避免边沟道边缘处提前开启，以增加器件的耐压性能，解决漏电问题。

图6所示为本发明所述半导体结构制备方法的一实施例的步骤流程图，包括如下步骤：步骤S61，提供一初始衬底；步骤S62，在所述初始衬底内形成隔离结构以限定出初始有源区；步骤S63，在所述初始有源区两端形成漂移区；步骤S64，在所述初始有源区内形成沟道，所述漂移区位于所述沟道与所述隔离结构之间；步骤S65，在所述沟道表面形成栅绝缘层，所述栅绝缘层与所述隔离结构相接形成绝缘结构；步骤S66，在所述绝缘结构表面形成栅极。

图7A～图7D所示为本发明所述半导体结构制备方法的一实施例的工艺流程图。

请参阅图7A以及步骤S61，提供一初始衬底70。在实施例中，所述初始衬底70为单晶硅。作为一实施例，所述初始衬底70的掺杂类型可以为N型。在其它的实施例中，所述初始衬底70的掺杂类型还可以为P型。

请参阅图7B以及步骤S62，在所述初始衬底70内形成隔离结构311以限定出初始有源区71。所述隔离结构311的材料可为氮化硅、碳氧化硅或氧化硅。在一些实施例中，形成隔离结构311的方法包括但不限于刻蚀后、在刻蚀形成的凹槽内进行绝缘材料的热氧化、化学气相沉积、等离子体化学气相沉积或原子层沉积。所述隔离结构311所限定的所述初始衬底70作为初始有源区71。

请参阅图7C以及步骤S63，在所述初始有源区71两端形成漂移区34，并与所述初始有源区71部分重叠。在一些实施例中，所述的在所述初始有源区71两侧形成漂移区34的步骤进一步包括如下步骤：在所述初始有源区71两端进行第一型离子掺杂，形成所述漂移区34。具体可以为，在对应所述初始有源区71的部分形成第一掩膜，以第一掩膜为遮挡对所述初始衬底70进行离子掺杂，从而在所述初始有源区71两端以及隔离结构311远离所述初始有源区71的一侧形成漂移区34，在本实施例中，所述第一型离子掺杂为P型离子掺杂。

请参阅图7D以及步骤S64，在所述初始有源区71(绘示于图7C)内形成沟道302，所述漂移区34位于所述沟道302与所述隔离结构311之间。具体的，在所述初始有源区71(绘示于图7C)内进行部分阱区掺杂形成沟道302，未掺杂的区域作为有源区301。

在一些实施例中，所述的在所述初始有源区71(绘示于图7C)内形成沟道302的步骤进一步包括如下步骤：在所述初始有源区71(绘示于图7C)内进行第一型离子掺杂，形成所述沟道302。在本实施例中，所述第一型离子掺杂为P型离子掺杂。通过在所述沟道302两端增加与所述沟道302掺杂类型相同的所述漂移区34，增加所述沟道302边缘区域的掺杂浓度，避免所述沟道302边缘处提前开启，以增加器件的耐压性能，解决漏电问题。

在一些实施例中，所述有源区301表面的漂移区34的宽度W1为0.05μm～1μm。在所述沟道302沿第一方向D1的两端设置宽度W1为0.05μm～1μm的所述漂移区34，能够使该范围内的掺杂浓度提高，改善半导体结构提前开启的现象。

请参阅图4以及步骤S65～步骤S66，在所述沟道表面形成栅绝缘层312，所述栅绝缘层312与所述隔离结构311相接形成绝缘结构31；在所述绝缘结构31表面形成栅极。所述栅绝缘层312可为氮化硅层、碳氧化硅层、以及氧化硅层。在一些实施例中，形成栅绝缘层312的方法包括但不限于热氧化、化学气相沉积、等离子体化学气相沉积及原子层沉积。在一些实施例中，在所述绝缘结构31表面沉积多晶硅形成栅极32。在一些实施例中，所述栅极32沿所述第一方向D1延伸，所述有源区301沿第二方向D2延伸，且所述第一方向D1与所述第二方向D2垂直。在其它实施例中，所述第一方向D1与所述第二方向D2还可以形成夹角。

完成上述步骤，即可得到如图4所示的半导体结构。

在一些实施例中，还包括在所述有源区两侧进行第二型离子掺杂以形成源极和漏极的步骤(未图示)。在本实施例中，所述第二型离子掺杂为N型离子掺杂。

上述技术方案，通过在所述沟道302两端增加与所述沟道302掺杂类型相同的所述漂移区34，增加所述沟道302边缘区域的掺杂浓度，避免边所述沟道302边缘处提前开启，以增加器件的耐压性能，解决漏电问题。

应注意到，在说明书中对“一实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其它实施例来实现这样的特征、结构或特性都在相关领域的技术人员的知识范围内。

通常，可以至少部分地从上下文中的用法理解术语。例如，如在本文中所使用的术语“一个或多个”至少部分取决于上下文，可以用于以单数意义描述任何特征、结构或特性，或可以用于以复数意义描述特征、结构或特征的组合。类似地，至少部分取决于上下文，诸如“一”、“某一”或“该”的术语同样可以被理解为表达单数用法或表达复数用法。另外，术语“基于”可以被理解为不一定旨在表达一组排他性的因素，而是可以替代地，同样至少部分地取决于上下文，允许存在不一定明确描述的其它因素。

需要说明的是，本发明的文件中涉及的术语“包括”和“具有”以及它们的变形，意图在于覆盖不排他的包含。术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，除非上下文有明确指示，应该理解这样使用的数据在适当情况下可以互换。另外，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。此外，在以上说明中，省略了对公知组件和技术的描述，以避免不必要地混淆本发明的概念。上述各个实施例中，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同/相似的部分互相参见即可。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种半导体结构，包括：

衬底，所述衬底包括有源区、沟道，且所述沟道位于所述有源区表面；

绝缘结构，包括位于所述有源区两侧的隔离结构及位于所述沟道表面的栅绝缘层，所述隔离结构与栅绝缘层相接；

栅极，位于所述绝缘结构表面，所述栅极沿第一方向延伸；

其特征在于，还包括漂移区，形成于所述沟道与所述隔离结构之间，并位于所述有源区表面，以调节所述半导体结构的耐压。

2.根据权利要求1所述的半导体结构，其特征在于，所述漂移区的掺杂类型与所述沟道的掺杂类型相同。

3.根据权利要求1所述的半导体结构，其特征在于，所述有源区表面的漂移区的宽度为0.05μm～1μm。

4.根据权利要求1所述的半导体结构，其特征在于，所述有源区沿第二方向延伸；其中，所述第一方向与所述第二方向垂直或形成夹角。

5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括源极和漏极，位于所述衬底沿第二方向的两端；其中，所述第一方向与所述第二方向垂直或形成夹角。

6.一种存储设备，其特征在于，包括权利要求1～5任一项所述的半导体结构。

7.一种半导体结构的制备方法，其特征在于，包括如下步骤：

提供一初始衬底；

在所述初始衬底内形成隔离结构以限定出初始有源区；

在所述初始有源区两端形成漂移区；

在所述初始有源区内形成沟道，所述漂移区位于所述沟道与所述隔离结构之间；

在所述沟道表面形成栅绝缘层，所述栅绝缘层与所述隔离结构相接形成绝缘结构；

在所述绝缘结构表面形成栅极，所述栅极沿第一方向延伸。

8.根据权利要求7所述的方法，其特征在于，所述的在所述初始有源区两端形成漂移区的步骤进一步包括：在所述初始有源区两端进行第一型离子掺杂，形成所述漂移区。

9.根据权利要求7所述的方法，其特征在于，所述的在所述初始有源区内形成沟道的步骤进一步包括：在所述初始有源区内进行第一型离子掺杂，形成所述沟道。

10.根据权利要求7所述的方法，其特征在于，还包括在所述沟道沿第二方向的两侧进行第二型离子掺杂以形成源极和漏极的步骤，其中，所述第一方向与所述第二方向垂直或形成夹角。

Images