CN112802898B - 鳍式场效应管及其制作方法 - Google Patents
鳍式场效应管及其制作方法 Download PDFInfo
- Publication number
- CN112802898B CN112802898B CN202011622847.5A CN202011622847A CN112802898B CN 112802898 B CN112802898 B CN 112802898B CN 202011622847 A CN202011622847 A CN 202011622847A CN 112802898 B CN112802898 B CN 112802898B
- Authority
- CN
- China
- Prior art keywords
- fin
- output device
- field effect
- effect transistor
- different
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 230000005669 field effect Effects 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 238000002955 isolation Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 230000009471 action Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种鳍式场效应管输入输出器件及其制作方法，所述鳍式场效应管输入输出器件包括：半导体衬底，具有第一表面，第一表面包括多个器件区；位于器件区表面上的多个鳍形结构；同一器件区表面上的鳍形结构的掺杂浓度相同；位于半导体衬底具有所述鳍形结构一侧表面的浅沟道隔离层，浅沟道隔离层的厚度低于鳍形结构的高度，浅沟道隔离层上方的鳍形结构表面上具有预设厚度的栅极介电层；设置在栅极介电层表面的栅极，栅极与器件区一一对应设置，所述栅极相互绝缘；至少两个所述栅极的金属功函数不同，和/或，至少两个所述器件区表面上的所述鳍形结构的掺杂浓度不同。本技术方案为鳍式场效应管输入输出器件具有多种阈值电压的设计。
Description
技术领域
本发明涉及半导体器件技术领域，更具体的说，涉及一种鳍式场效应管输入输出器件及其制作方法。
背景技术
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小，为了适应工艺节点的减小，需要不断缩短金属氧化物半导体场效应管(MOSFET)的沟道长度，沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET的开关速度等优点。
为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面结构向具有更高功效的三维结构过渡，如鳍式场效应管(FinFET)。FinFET中栅极至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET更强的栅极对沟道的控制能力，能够很好的抑制短沟道效应，且FinFET相对于其他器件，具有更好的与现有集成电路制作方法的兼容性。
现有的鳍式场效应管的核心组件(FINFET Core device)中,已有多种阈值电压的器件设计可供选择,比如追求高速的电路可选择低阈值电压的鳍式场效应管核心组件,比如追求低功耗的电路可选择高阈值电压的鳍式场效应管核心组件。但是,关于搭配着使用的输入输出电路的鳍式场效应管输入输出器件(FINFET IO device)阈值电压的设计,现行的设计都只局限于提供一种阈值电压.。
发明内容
为了解决上述问题,本申请设计了可多种阈值电压的鳍式场效应管输入输出组件，让其可以搭配高速的或是低功耗的核心组件,采用可以匹配的输入输出组件。
有鉴于此，本申请提供了一种鳍式场效应管输入输出器件及其制作方法，方案如下：
一种鳍式场效应管输入输出器件，所述鳍式场效应管输入输出器件包括：
半导体衬底；所述半导体衬底具有第一表面，所述第一表面包括多个器件区；
位于所述器件区表面上的多个鳍形结构；同一所述器件区表面上的所述鳍形结构的掺杂浓度相同；
位于所述半导体衬底具有所述鳍形结构一侧表面的浅沟道隔离层，所述浅沟道隔离层的厚度低于所述鳍形结构的高度，所述浅沟道隔离层上方的鳍形结构表面上具有预设厚度的(电学厚度>
)栅极介电层；
设置在栅极介电层表面的栅极，所述栅极与所述器件区一一对应设置，所述栅极相互绝缘；
其中，至少两个所述栅极的金属功函数不同，和/或，至少两个所述器件区表面上的所述鳍形结构的掺杂浓度不同。
优选的，在上述鳍式场效应管输入输出器件中，至少两个所述栅极的金属层厚度不同，以使得至少两个所述栅极的金属功函数不同。
优选的，在上述鳍式场效应管输入输出器件中，所述栅极的金属层厚度互不相同，以使得所有所述栅极的金属功函数互不相同。
优选的，在上述鳍式场效应管输入输出器件中，所有所述器件区表面上的所述鳍形结构的掺杂浓度互不相同。
优选的，在上述鳍式场效应管输入输出器件中，所述器件区的表面内具有阱区；
所述半导体衬底为P型掺杂，所述阱区与所述鳍形结构为N型掺杂，所述栅极为N型金属功函数层。
优选的，在上述鳍式场效应管输入输出器件中，所述N型金属功函数层包括Al成分。
优选的，在上述鳍式场效应管输入输出器件中，所述器件区的表面内具有阱区；
所述半导体衬底为N型掺杂或P型掺杂，所述阱区与所述鳍形结构为P型掺杂，所述栅极为P型金属功函数层。
优选的，在上述鳍式场效应管输入输出器件中，所述P型金属功函数层包括TiN成分。
优选的，在上述鳍式场效应管输入输出器件中，所述栅极介电层为氧化层、或高介电系数(K value)介质层、或氧化层与高介电系数介质层的叠层。因其为鳍式场效应管输入输出器件,要承受足够高的输入输出电压,所以输入输出器件电学厚度会比核心器件(电学厚度<
)来的厚(电学厚度>/>
),以确保其器件可以正常工作而不至于损毁。
优选的，在上述鳍式场效应管输入输出器件中，在平行所述第一表面的方向上，所述鳍形结构沿第一方向延伸；
所述栅极沿第二方向延伸，所述第二方向垂直于所述第一方向；
在所述栅极的两侧分别设置有伪栅极(Dummy gate)，所述伪栅极与所述栅极由同一层金属层制备。
本发明还提供了一种上述任一项所述鳍式场效应管输入输出器件的制作方法，所述制作方法包括：
提供半导体衬底，所述半导体衬底具有第一表面，所述第一表面包括多个器件区；
在所述器件区形成多个鳍形结构，同一所述器件区表面上的所述鳍形结构的掺杂浓度相同；
在所述半导体衬底具有所述鳍形结构的一侧形成浅沟道隔离层，所述浅沟道隔离层的厚度低于所述鳍形结构的高度，所述浅沟道隔离层上方的鳍形结构表面上具有预设厚度的(电学厚度>
)栅极介电层；
在所述栅极介电层的表面形成栅极，所述栅极与所述器件区一一对应设置，所述栅极相互绝缘；
其中，至少两个所述栅极的金属功函数不同，和/或，至少两个所述器件区表面上的所述鳍形结构的掺杂浓度不同。
通过上述描述可知，本发明技术方案提供的鳍式场效应管输入输出器件(FINFETIO Device)及其制作方法中，所述鳍式场效应管输入输出器件包括：半导体衬底；所述半导体衬底具有第一表面，所述第一表面包括多个器件区；位于所述器件区表面上的多个鳍形结构；同一所述器件区表面上的所述鳍形结构的掺杂浓度相同；位于所述半导体衬底具有所述鳍形结构一侧表面的浅沟道隔离层，所述浅沟道隔离层的厚度低于所述鳍形结构的高度，所述浅沟道隔离层上方的鳍形结构表面上具有预设厚度的(电学厚的＞
)栅极介电层；设置在栅极介电层表面的栅极，所述栅极与所述器件区一一对应设置，所述栅极相互绝缘；其中，至少两个所述栅极的金属功函数不同，和/或，至少两个所述器件区表面上的所述鳍形结构的掺杂浓度不同。这样，所述鳍式场效应管输入输出器件的阈值电压(ThresholdVoltage,Vt)具有多种，可以选择任一种金属功函数的栅极与任一种掺杂浓度的鳍形结构组合构建不同阈值电压的鳍式场效应管输入输出器件。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
图1为一种鳍式场效应管输入输出器件的俯视图；
图2为图1所示鳍式场效应管输入输出器件在A-A’方向的切面图；
图3为图1所示鳍式场效应管输入输出器件在B-B’方向的切面图；
图4为本发明实施例提供的一种鳍式场效应管输入输出器件的俯视图；
图5为图4所示鳍式场效应管输入输出器件在A-A’方向的切面图；
图6为图4所示鳍式场效应管输入输出器件在B-B’方向的切面图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1-图3所示，图1为一种鳍式场效应管输入输出器件的俯视图，图2为图1所示鳍式场效应管输入输出器件在A-A’方向的切面图，图3为图1所示鳍式场效应管输入输出器件在B-B’方向的切面图，所示鳍式场效应管输入输出器件包括半导体衬底11，其表面内具有阱区12，阱区12表面上具有多个鳍形结构13，半导体衬底11的表面设置有浅沟道隔离层14，浅沟道隔离层14厚度低于鳍形结构13的高度。在浅沟道隔离层14表面具有栅极介电层，包括：界面层(IL,interfaciallayer)15，界面层15覆盖露出浅沟道隔离层14的鳍形结构13；位于界面层15表面的高介电系数介质层16，高介电系数介质层16还覆盖浅沟道隔离层14表面。在栅极介电层的表面上设置有栅极17。其中，界面层15可以为氧化硅或其他绝缘层，在所述栅极17的两侧，分别设置有与所述栅极17同层的伪栅极18，在所述伪栅极18与所述栅极17之间具有连接线19。连接线19下方具有外延层(Epitaxy Layer)10，外延层10包括源区和漏区。
在图1-图3所示鳍式场效应管输入输出器件时，仅具有一种金属功函数的栅极17以及一种掺杂浓度的鳍形结构13，其阈值电压(Vt)仅具有一种单一方式。
常规鳍式场效应管输入输出器件仅有一种栅极以及一种掺杂浓度的鳍形结构，为了实现不同阈值电压的鳍式场效应管输入输出器件，需要采用多个鳍式场效应管输入输出器件中栅极金属功函数以及鳍形结构的掺杂浓度不同。
针对上述问题，本发明实施例提供了一种鳍式场效应管输入输出器件及其制作方法，在同一鳍式场效应管输入输出器件中设计多个器件区，每个器件区具有单独的栅极以及多个鳍形结构，至少两个所述栅极的金属功函数不同，和/或，至少两个所述器件区表面上的所述鳍形结构的掺杂浓度不同，这样在同一个鳍式场效应管输入输出器件中即可具有多个阈值电压。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
如图4-图6所示，图4为本发明实施例提供的一种鳍式场效应管输入输出器件的俯视图，图5为图4所示鳍式场效应管输入输出器件在A-A’方向的切面图，图6为图4所示鳍式场效应管输入输出器件在B-B’方向的切面图，所述鳍式场效应管输入输出器件包括：半导体衬底21；所述半导体衬底21具有第一表面，所述第一表面包括多个器件区；位于所述器件区表面上的多个鳍形结构23；同一所述器件区表面上的所述鳍形结构23的掺杂浓度相同；位于所述半导体衬底21具有所述鳍形结构23一侧表面的浅沟道隔离层24，所述浅沟道隔离层24上方的鳍形结构23表面上具有栅极介电层；设置在栅极介电层23表面的栅极27，所述栅极27相互绝缘。
所述浅沟道隔离层24的厚度低于所述鳍形结构23的高度，以使得所述鳍形结构23的顶部露出所述浅沟道隔离层24。所述栅极27与所述器件区一一对应设置，如具有M个所述器件区，则每个器件区对应设置一个栅极27，具有M个栅极，M为大于1的正整数，每个器件区对应设置有多个鳍形结构23，所述器件区设置的鳍形结构23的数量可以基于需求设定，不局限于图示的四个。
其中，至少两个所述栅极的金属功函数不同，此时，不同器件区中鳍形结构23的掺杂浓度可以均相同，也可以不完全相同，和/或，至少两个所述器件区表面上的所述鳍形结构23的掺杂浓度不同，此时所述栅及的金属功函数可以均相同，也可以不完全相同。不同的掺杂浓度的鳍形结构23，对应所在栅极27下方具有不同离子掺杂浓度的阈值电压注入区域Vt IMP，形成沟道具有不同的阈值电压。
可以通过离子布植工艺对鳍形结构23进行掺杂，离子布植工艺通常包括抗沟道导通的离子注入(APT IMP)、阈值电压离子注入(Vt IMP)、阱型离子注入(Well IMP)、或是其他离子布植。
本发明实施例中，如果器件区栅极具有x种金属功函数，同时器件区中具有y种不同掺杂浓度的鳍形结构23。则可生成的阈值电压的种类为x*y种。可见，本发明实施例所述鳍式场效应管输入输出器件能够具有多种阈值电压的实现方式。所述鳍式场效应管输入输出器件可以基于使用需求选择一个使用，或是选择多个器件区中结构进行电路互联(串联和/或并联)使用。
其中，各个器件区共享同一衬底21，共享同一浅沟道隔离层24。半导体衬底21可以为硅衬底，也可以为其他半导体材料衬底，如锗、锗化硅、碳化硅或砷化镓等。
设置至少两个所述栅极27的金属层厚度不同，以使得至少两个所述栅极27的金属功函数不同。可以通过设置栅极27的金属层厚度，实现具有不同金属功函数的栅极27。如可以设置所述栅极27的金属层厚度互不相同，以使得所有所述栅极27的金属功函数互不相同，如具有M个栅极27，则M个栅极27的金属层厚度互不相同，对应具有M个不同金属功函数的栅极27。
本发明实施例中，设置所有所述器件区表面上的所述鳍形结构23的掺杂浓度互不相同，如具有M个器件区，则每个器件区表面上的具有一种掺杂浓度的鳍形结构23，共具有M种不同掺杂浓度的鳍形结构23。
如图5所示，所述器件区的表面内具有阱区22，所述半导体衬底为P型掺杂，所述阱区22与所述鳍形结构23为N型掺杂，所述栅极27为N型金属功函数层，其中，所述N型金属功函数层包括Al成分。或者，所述半导体衬底21为N型掺杂或P型掺杂，所述阱区22与所述鳍形结构23为P型掺杂，所述栅极27为P型金属功函数层，其中，所述P型金属功函数层包括TiN成分。
本发明实施例所述鳍式场效应管输入输出器件中，所述栅极介电层为氧化层、或高介电系数介质层、或氧化层与高介电系数介质层的叠层。图3所示方式中，所述栅极介电层包括界面层25和高介电系数介质层26。界面层25覆盖所述鳍形结构23露出所述浅沟道隔离层24部分，如果所述半导体衬底21为硅衬底，基于刻蚀工艺形成所述鳍形结构23，可以直接通过氧化工艺，在所述鳍形结构23露出所述浅沟道隔离层24的部分表面形成氧化层作为界面层25。高介电系数介质层26覆盖界面层25，且覆盖浅沟道隔离层24。各个器件区上高介电系数介质层26可以为同一介质层。
如图4所示，在平行所述第一表面的方向上，所述鳍形结构23沿第一方向延伸；所述栅极27沿第二方向延伸，所述第二方向垂直于所述第一方向；在所述栅极27的两侧分别设置有伪栅极28，所述伪栅极28与所述栅极27由同一层金属层制备。通过设置所述伪栅极28，能够降低负载效应(loadingeffect)，还可以提高外延层20(源漏区)的生长质量。在伪栅极28和栅极27之间还具有同层设置的连接线29，用于器件中电极互联。伪栅极28和栅极27同层且由同一层金属制备，连接线29采用另一层金属制备。外延层20与连接线29连接，以实现电极互联。
一种实现方式是，所有栅极27的金属功函数均相同，包括多种不同掺杂浓度的鳍形结构23，此时阈值电压的数量等于不同金属功函数的栅极27的数量，如具有x个不同金属功函数的栅极，则阈值电压的数量为x*1。
另一种方式是，各个器件区的鳍形结构23的掺杂浓度均相同，包括至少两种不同金属功函数的栅极27，此时阈值电压的数量等于不同掺杂浓度鳍形结构23的数量，如具有y种不同掺杂浓度的鳍形结构23，则阈值电压的数量为y*1。
再一种方式是，各个栅极27的金属功函数不完全相同，各个器件区的鳍形结构23的掺杂浓度不完全相同，如具有x个不同金属功函数的栅极，具有y种不同掺杂浓度的鳍形结构23，则阈值电压的数量为x*y。
通过上述描述可知，本发明实施例所述鳍式场效应管输入输出器件能够具有多种阈值电压的实现方式。所述鳍式场效应管输入输出器件可以基于使用需求选择一个使用，或是选择多个器件区中结构进行电路互联(串联和/或并联)使用。
本发明实施例所述鳍式场效应管输入输出器件通过多个具有不同金属功函数的栅极与多种不同掺杂浓度的鳍形结构实现多阈值电压的方案。
本发明实施例所述鳍式场效应管输入输出器件中，栅极最好能够复用鳍式场效应管核心器件栅极，如果是特殊需求，可以不复用核心器件的栅极。鳍形结构的掺杂过程最好能够复用核心组件中离子注入工艺，如果是特殊需求，可以不复用核心组件的离子注入工艺。例如为了器件的可靠性，可以在离子注入时加入其它元素离子。
本发明实施例所述鳍式场效应管作为输入输出器件，可以搭配鳍式场效应管核心器件使用，如高性能电路中，用于高速的核心器件的高速输入输出器件，输入输出组件具有低功耗阈值电压；如在低功耗电路中，用于低功耗的核心器件的低功耗的输入输出组件，输入输出器件具有高阈值电压。
基于上述实施例，本发明另一实施例还提供了一种上述实施例所述鳍式场效应管输入输出器件的制作方法，所述制作方法包括：
步骤S11：提供半导体衬底，所述半导体衬底具有第一表面，所述第一表面包括多个器件区。
步骤S12：在所述器件区形成多个鳍形结构，同一所述器件区表面上的所述鳍形结构的掺杂浓度相同。
步骤S13：在所述半导体衬底具有所述鳍形结构的一侧形成浅沟道隔离层，所述浅沟道隔离层的厚度低于所述鳍形结构的高度，以使得所述鳍形结构的顶部露出所述浅沟道隔离层，所述浅沟道隔离层上方的鳍形结构表面上具有栅极介电层。
步骤S14：在所述栅极介电层的表面形成栅极，所述栅极与所述器件区一一对应设置，所述栅极相互绝缘。
所述栅极与所述器件区一一对应设置，如具有M个所述器件区，则每个器件区对应设置一个栅极，具有M个栅极，M为大于1的正整数，每个器件区对应设置有多个鳍形结构，所述器件区设置的鳍形结构的数量可以基于需求设定，不局限于图示的四个。
其中，至少两个所述栅极的金属功函数不同，和/或，至少两个所述器件区表面上的所述鳍形结构的掺杂浓度不同。可以通过离子布植工艺对鳍形结构23进行掺杂，离子布植工艺包括抗沟道导通的离子注入(APT IMP)、阈值电压离子注入(Vt IMP)或是其他可以进行离子布植的方式。
设置至少两个所述栅极的金属层厚度不同，以使得至少两个所述栅极的金属功函数不同。可以通过设置栅极的金属层厚度，实现具有不同金属功函数的栅极。如可以设置所述栅极的金属层厚度互不相同，以使得所有所述栅极的金属功函数互不相同，如具有M个栅极，则M个栅极的的金属层厚度互不相同，对应具有M个不同金属功函数的栅极。设置所有所述器件区表面上的所述鳍形结构的掺杂浓度互不相同，如具有M个器件区，则每个器件区表面上的具有一种掺杂浓度的鳍形结构，共具有M种不同掺杂浓度的鳍形结构。
基于所述制作方法，最终形成的鳍式场效应管输入输出器件的结构可以如上述实施例所述。如果具有M个器件区，对应M个栅极，M个栅极具有x个金属功函数，x为不大于M的正整数。M个器件区中对应具有y种不同掺杂浓度的鳍形结构，y为不大于M的正整数。则阈值电压的种类为x*y。可见，本发明实施例所述鳍式场效应管输入输出器件能够具有多种阈值电压的实现方式。所述鳍式场效应管输入输出器件可以基于使用需求选择一个使用，或是选择多个器件区中结构进行电路互联(串联和/或并联)使用。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的制作方法而言，由于其与实施例公开的鳍式场效应管输入输出器件相对应，所以描述的比较简单，相关之处参见鳍式场效应管输入输出器件对应部分说明即可。
需要说明的是，在本发明的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (12)
1.一种鳍式场效应管输入输出器件，其特征在于，所述鳍式场效应管输入输出器件包括：
半导体衬底；所述半导体衬底具有第一表面，所述第一表面包括多个器件区；
位于所述器件区表面上的多个鳍形结构；同一所述器件区表面上的所述鳍形结构的掺杂浓度相同，至少两个所述器件区表面上的所述鳍形结构的掺杂浓度不同；
位于所述半导体衬底具有所述鳍形结构一侧表面的浅沟道隔离层，所述浅沟道隔离层的厚度低于所述鳍形结构的高度，所述浅沟道隔离层上方的鳍形结构表面上具有预设厚度的栅极介电层；
设置在栅极介电层表面的栅极，所述栅极与所述器件区一一对应设置，所述栅极相互绝缘。
2.根据权利要求1所述的鳍式场效应管输入输出器件，其特征在于，至少两个所述栅极的金属功函数不同。
3.根据权利要求2所述的鳍式场效应管输入输出器件，其特征在于，至少两个所述栅极的金属层厚度不同，以使得至少两个所述栅极的金属功函数不同。
4.根据权利要求3所述的鳍式场效应管输入输出器件，其特征在于，所述栅极的金属层厚度互不相同，以使得所有所述栅极的金属功函数互不相同。
5.根据权利要求1所述的鳍式场效应管输入输出器件，其特征在于，所有所述器件区表面上的所述鳍形结构的掺杂浓度互不相同。
6.根据权利要求1所述的鳍式场效应管输入输出器件，其特征在于，所述器件区的表面内具有阱区；
所述半导体衬底为P型掺杂，所述阱区与所述鳍形结构为N型掺杂，所述栅极为N型金属功函数层。
7.根据权利要求6所述的鳍式场效应管输入输出器件，其特征在于，所述N型金属功函数层包括Al成分。
8.根据权利要求1所述的鳍式场效应管输入输出器件，其特征在于，所述器件区的表面内具有阱区；
所述半导体衬底为N型掺杂或P型掺杂，所述阱区与所述鳍形结构为P型掺杂，所述栅极为P型金属功函数层。
9.根据权利要求8所述的鳍式场效应管输入输出器件，其特征在于，所述P型金属功函数层包括TiN成分。
10.根据权利要求1所述的鳍式场效应管输入输出器件，其特征在于，所述栅极介电层为氧化层、或高介电系数介质层、或氧化层与高介电系数介质层的叠层。
11.根据权利要求1-10任一项所述的鳍式场效应管输入输出器件，其特征在于，在平行所述第一表面的方向上，所述鳍形结构沿第一方向延伸；
所述栅极沿第二方向延伸，所述第二方向垂直于所述第一方向；
在所述栅极的两侧分别设置有伪栅极，所述伪栅极与所述栅极由同一层金属层制备。
12.一种如权利要求1-11任一项所述鳍式场效应管输入输出器件的制作方法，其特征在于，所述制作方法包括：
提供半导体衬底，所述半导体衬底具有第一表面，所述第一表面包括多个器件区；
在所述器件区形成多个鳍形结构，同一所述器件区表面上的所述鳍形结构的掺杂浓度相同；
在所述半导体衬底具有所述鳍形结构的一侧形成浅沟道隔离层，所述浅沟道隔离层的厚度低于所述鳍形结构的高度，所述浅沟道隔离层上方的鳍形结构表面上具有预设厚度的栅极介电层；
在所述栅极介电层的表面形成栅极，所述栅极与所述器件区一一对应设置，所述栅极相互绝缘；
其中，至少两个所述栅极的金属功函数不同，和/或，至少两个所述器件区表面上的所述鳍形结构的掺杂浓度不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011622847.5A CN112802898B (zh) | 2020-12-31 | 2020-12-31 | 鳍式场效应管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011622847.5A CN112802898B (zh) | 2020-12-31 | 2020-12-31 | 鳍式场效应管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112802898A CN112802898A (zh) | 2021-05-14 |
| CN112802898B true CN112802898B (zh) | 2023-05-23 |
Family
ID=75807508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011622847.5A Active CN112802898B (zh) | 2020-12-31 | 2020-12-31 | 鳍式场效应管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112802898B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900590A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103515209B (zh) * | 2012-06-19 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
| CN106328694B (zh) * | 2015-06-30 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106558584B (zh) * | 2015-09-29 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106847874A (zh) * | 2015-12-07 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 具有不同阈值电压的半导体器件的形成方法 |
| US10269793B2 (en) * | 2016-04-28 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain regions in fin field effect transistors (FinFETs) and methods of forming same |
| CN108122852B (zh) * | 2016-11-28 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2020
- 2020-12-31 CN CN202011622847.5A patent/CN112802898B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900590A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112802898A (zh) | 2021-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11264385B2 (en) | Fin-based device having an isolation gate in physical contact with a source/drain | |
| US11158739B2 (en) | Semiconductor structure having field plate and associated fabricating method | |
| US9472615B2 (en) | Super junction LDMOS finFET devices | |
| US7211864B2 (en) | Fully-depleted castellated gate MOSFET device and method of manufacture thereof | |
| US9418993B2 (en) | Device and method for a LDMOS design for a FinFET integrated circuit | |
| US8153484B2 (en) | Metal-oxide-semiconductor device having trenched diffusion region and method of forming same | |
| US20070262377A1 (en) | Transistor Structure and Method of Manufacturing Thereof | |
| JP3219045B2 (ja) | 縦型ｍｉｓｆｅｔの製造方法 | |
| EP1535344B1 (en) | Vertical gate semiconductor device with a self-aligned structure | |
| CN103022039B (zh) | Sram单元及其制作方法 | |
| US20160380074A1 (en) | Method of forming field effect transistors (fets) with abrupt junctions and integrated circuit chips with the fets | |
| EP1191583A2 (en) | Low voltage transistor | |
| CN111785637A (zh) | 栅极环绕结构的鳍式晶体管及其制造方法 | |
| CN112802898B (zh) | 鳍式场效应管及其制作方法 | |
| EP3319126A1 (en) | Semiconductor device and fabrication method thereof | |
| CN112968056B (zh) | 半导体结构及其制造方法 | |
| JP2023518495A (ja) | 半導体デバイスの製造方法、半導体デバイス | |
| CN113629146B (zh) | 高压半导体装置以及其制作方法 | |
| CN112786704B (zh) | 鳍式场效应管制程中变容二极管及其制作方法 | |
| CN111785636A (zh) | 并联栅极环绕结构鳍式晶体管及其制造方法 | |
| CN116705849B (zh) | 一种半导体结构及半导体结构的制备方法 | |
| US20230420560A1 (en) | Semiconductor device and method for forming the same | |
| CN115881778B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| US11942541B2 (en) | Semiconductor device and method for forming the same | |
| CN111640798B (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |