CN104900590A - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN104900590A
CN104900590A CN201410076905.7A CN201410076905A CN104900590A CN 104900590 A CN104900590 A CN 104900590A CN 201410076905 A CN201410076905 A CN 201410076905A CN 104900590 A CN104900590 A CN 104900590A
Authority
CN
China
Prior art keywords
fin
grid
layer
work
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410076905.7A
Other languages
English (en)
Other versions
CN104900590B (zh
Inventor
居建华
俞少峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410076905.7A priority Critical patent/CN104900590B/zh
Publication of CN104900590A publication Critical patent/CN104900590A/zh
Application granted granted Critical
Publication of CN104900590B publication Critical patent/CN104900590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种鳍式场效应晶体管及其形成方法，包括：提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域；在PMOS区域上形成第一鳍部，在NMOS区域上形成第二鳍部；在半导体衬底表面形成低于第一鳍部和第二鳍部表面的隔离层；在第一鳍部表面形成功函数调整层；同时形成跨第一鳍部的第一栅极结构和横跨第二鳍部的第二栅极结构；在所述第一栅极结构两侧的第一鳍部内形成第一源漏极，在所述第二栅极结构两侧的第二鳍部内形成第二源漏极。上述方法可以降低形成鳍式场效应晶体管的栅极结构的工艺难度，减少工艺步骤。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管（Fin FET）作为一种多栅器件得到了广泛的关注。
由于N型鳍式场效应晶体管和P型鳍式场效应晶体管对栅极功函数的要求不同，P型鳍式场效应晶体管要求的栅极功函数大于N型鳍式场效应晶体管要求的栅极功函数，通常需要分别形成N型鳍式场效应晶体管和P型鳍式场效应晶体管的栅极结构，以满足N型鳍式场效应晶体管和P型鳍式场效应晶体管各自对功函数的要求，所以工艺步骤较为复杂。
在鳍式场效应晶体管的形成过程中，由于鳍式场效应晶体管为三维立体的器件结构，所以，形成鳍式场效应晶体管的栅极结构形成难度较大。由于N型鳍式场效应晶体管和P型鳍式场效应晶体管需要的功函数层的材料不同，形成型鳍式场效应晶体管和P型鳍式场效应晶体管的栅极结构的难度进一步增加。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，所述鳍式场效应晶体管可以降低形成鳍式场效应晶体管的栅极结构的工艺难度，减少工艺步骤。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域；在所述PMOS区域上形成第一鳍部，在NMOS区域上形成第二鳍部；在半导体衬底表面形成隔离层，所述隔离层的表面低于第一鳍部和第二鳍部的表面；在第一鳍部表面形成功函数调整层，用于降低PMOS区域上待形成的鳍式场效应晶体管所需要的栅极功函数的数值；同时形成功函数调整层表面且横跨第一鳍部的第一栅极结构、横跨第二鳍部的第二栅极结构，所述第一栅极结构包括第一栅介质层、位于第一栅介质层表面的第一功函数层、位于第一功函数层表面的第一栅极，所述第二栅极结构包括第二栅介质层、位于第二栅介质层表面的第二功函数层、位于第二功函数层表面的第二栅极，所述第一功函数层和第二功函数层的功函数相同；在所述第一栅极结构两侧的第一鳍部内形成第一源漏极，在所述第二栅极结构两侧的第二鳍部内形成第二源漏极。
可选的，所述功函数调整层的材料为锗化硅。
可选的，所述功函数调整层中锗的含量为30%～70%。
可选的，所述功函数调整层的厚度为2nm～5nm。
可选的，形成所述功函数调整层的工艺为选择性外延工艺。
可选的，所述第一栅极结构、第二栅极结构、第一源漏极和第二源漏极的形成方法包括：在所述功函数调整层和第二鳍部表面形成牺牲氧化层；形成位于所述牺牲氧化层表面的横跨第一鳍部的第一伪栅极和横跨第二鳍部的第二伪栅极；在所述第一伪栅极和第二伪栅极两侧形成侧墙；在所述第一伪栅极两侧的第一鳍部内形成第一源漏极，在所述第二伪栅极两侧的第二鳍部内形成第二源漏极；在所述半导体衬底上形成介质层，所述介质层的表面与第一伪栅极、第二伪栅极的表面齐平；去除所述第一伪栅极、第二伪栅极以及第一伪栅极与第二伪栅极下方的牺牲氧化层，在PMOS区域上形成第一凹槽，在NMOS区域上形成第二凹槽；在所述第一凹槽内形成第一栅极结构，同时在第二凹槽内形成第二栅极结构。
可选的，所述牺牲氧化层的材料为氧化硅，厚度为2nm～4nm。
可选的，采用热氧化工艺形成所述牺牲氧化层。
可选的，所述热氧化工艺在氧化气氛中进行，氧化温度为700℃～1100℃。
可选的，所述第一伪栅极和第二伪栅极的材料为多晶硅。
可选的，所述第一源漏极和第二源漏极的形成方法还包括：在第一伪栅极两侧的第一鳍部内形成第三凹槽；在第二伪栅极两侧的第二鳍部内形成第四凹槽；在所述第三凹槽内形成第一源漏极，在第四凹槽内形成第二源漏极。
可选的，所述第一源漏极的材料为P型掺杂的锗化硅，第二源漏极的材料为N型掺杂的碳化硅。
可选的，形成所述第一栅极结构和第二栅极结构的方法还包括：在所述第一凹槽和第二凹槽内壁表面以及介质层表面形成栅介质材料层；在所述栅介质材料层表面形成功函数材料层；在所述功函数材料层表面形成填充满第一凹槽和第二凹槽的栅极材料层；以所述介质层表面作为停止层，平坦化所述栅极材料层、功函数材料层和栅介质材料层，在PMOS区域上形成第一栅极结构，在NMOS区域上形成第二栅极结构。
可选的，所述第一功函数层和第二功函数层的功函数为4.4eV～4.6eV。
可选的，所述第一功函数层和第二功函数层的材料为TiN。
可选的，还包括：在所述功函数调整层与第一栅极结构之间形成界面层、第二鳍部与第二栅极结构之间形成界面层。
可选的，所述界面层的材料为氧化硅。
可选的，所述第一栅介质层和第二栅介质层的材料相同，所述第一栅介质层和第二栅介质层的材料为高K介质材料。
可选的，所述第一栅极和第二栅极的材料相同，所述第一栅极和第二栅极的材料为Ti、Ta、Al、TiN、TaN、W中的一种或几种。
为了解决上述问题，本发明的技术方案还提供一种采用上述方法形成的鳍式场效应晶体管，包括：提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域；位于所述PMOS区域上的第一鳍部，位于NMOS区域上的第二鳍部；位于半导体衬底表面的隔离层，所述隔离层的表面低于第一鳍部和第二鳍部的表面；位于第一鳍部表面的功函数调整层；位于功函数调整层表面且横跨第一鳍部的第一栅极结构、横跨第二鳍部的第二栅极结构，所述第一栅极结构包括第一栅介质层、位于第一栅介质层表面的第一功函数层、位于第一功函数层表面的第一栅极，所述第二栅极结构包括第二栅介质层、位于第二栅介质层表面的第二功函数层、位于第二功函数层表面的第二栅极，所述第一功函数层和第二功函数层的功函数相同；位于所述第一栅极结构两侧的第一鳍部内的第一源漏极，位于所述第二栅极结构两侧的第二鳍部内的第二源漏极。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在PMOS区域的第一鳍部表面形成功函数调整层，然后在功函数调整层表面形成第一栅极结构的同时，在NMOS区域的第二鳍部表面形成第二栅极结构。所述功函数调整层用于降低PMOS区域上待形成的P型鳍式场效应晶体管所需要的栅极功函数的数值，使第一栅极结构和第二栅极结构具有相同的功函数值，进而可以同时形成相同结构的第一栅极结构和第二栅极结构，所述第一栅极结构内的第一功函数层与第二功函数层具有相同的功函数值。与现有技术相比，不用分别形成所述第一栅极结构和第二栅极结构，从而可以降低形成鳍式场效应晶体管的栅极结构的工艺难度，减少工艺步骤。
进一步的，所述功函数调整层的材料为锗化硅，所述功函数调整层的禁带宽度小于半导体衬底的禁带宽度，可以通过调整所述功函数调整层中锗的含量来调整所述功函数调整层的禁带宽度，从而降低后续形成的P型鳍式场效应晶体管的第一栅极结构需要的功函数值。所述功函数调整层中锗的含量为30%～70%，可以使P型鳍式场效应晶体管所要求的栅极功函数与N型鳍式场效应晶体管需要的栅极功函数相同，从而可以同时形成所述第一栅极结构和第二栅极结构，使所述第一栅极结构和第二栅极结构具有相同的功函数，减少形成所述鳍式场效应晶体管的工艺步骤。
进一步的，本发明的技术方案在形成所述功函数调整层之后，在所述功函数调整层表面以及第二鳍部表面形成牺牲氧化层。采用热氧化工艺形成所述牺牲氧化层，可以使功函数调整层中的硅原子被氧化形成氧化硅，从而提高功函数调整层中的锗含量，进一步提高所述功函数调整层对P型鳍式场效应晶体管的功函数的调整作用。
附图说明
图1至图15是本发明的实施例的鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成鳍式场效应晶体管的步骤较为复杂，由于P型鳍式场效应晶体管与N型鳍式场效应晶体管所要求的栅极功函数不同，所以，P型鳍式场效应晶体管与N型鳍式场效应晶体管往往需要采用不同材料形成的功函数层，从而需要分别形成P型鳍式场效应晶体管与N型鳍式场效应晶体管的栅极结构，需要较复杂的工艺步骤，并且由于鳍式场效应晶体管为立体结构，工艺步骤的增加，进一步增加了形成鳍式场效应晶体管的难度。
本发明的实施例在PMOS区域的第一鳍部上形成功函数调整层，所述功函数调整层可以使P型鳍式场效应晶体管对栅极功函数的要求与N型鳍式场效应晶体管对栅极功函数的要求相同，从而可以同时形成P型鳍式场效应晶体管和N型鳍式场效应晶体管的栅极结构，从而减少工艺步骤。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100，所述半导体衬底100包括PMOS区域和NMOS区域，在所述半导体衬底100的PMOS区域上行成第一鳍部101，在NMOS区域上形成第二鳍部102。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为单晶硅。
所述PMOS区域用于形成P型鳍式场效应晶体管，所述NMOS区域用于形成N型鳍式场效应晶体管。所述PMOS区域和NMOS区域可以相邻或不相邻，本实施例中，所述PMOS区域和NMOS区域为相邻区域。
本实施例中，通过刻蚀半导体衬底100形成所述第一鳍部101和第二鳍部102。在本发明的其他实施例中，所述第一鳍部101和第二鳍部102可以通过外延工艺形成。所述第一鳍部101和第二鳍部102中根据形成的鳍式场效应晶体管的类型不同可以掺杂有不同类型的杂质离子，所述杂质离子的类型与晶体管的类型相反。
所述第一鳍部101和第二鳍部102的数量可以大于或等于一个，本实施例中，以一个第一鳍部101、一个第二鳍部102作为示例。
请参考图2，在所述半导体衬底100上形成隔离层200，所述隔离层200的表面低于第一鳍部101和第二鳍部102的顶部表面。
所述隔离层200的材料可以是氧化硅、氮化硅、碳氧化硅等绝缘介质材料，所述隔离层200作为相邻鳍部之间的隔离结构，以及后续形成的第一栅极结构、第二栅极结构与半导体衬底100之间的隔离结构。
形成所述隔离层200的方法包括：采用化学气相沉积工艺或旋涂工艺，在所述半导体衬底100表面形成隔离介质材料，所述隔离介质材料覆盖第一鳍部101和第二鳍部102；对所述隔离介质材料进行平坦化，形成隔离材料层，所述隔离材料层的表面与第一鳍部101和第二鳍部102的顶面齐平；回刻蚀所述隔离材料层，形成隔离层200，使所述隔离层200的表面低于第一鳍部101和第二鳍部102的顶面，暴露出第一鳍部101以及第二鳍部102的顶面和部分侧壁。
请参考图3，在所述隔离层200表面形成掩膜层201，所述掩膜层201覆盖NMOS区域。
所述掩膜层201的形成方法包括：在所述隔离层200上形成覆盖所述第一鳍部101和第二鳍部102的掩膜材料层之后，刻蚀去除PMOS区域上方的掩膜材料层，形成位于NMOS区域上的掩膜层201。
所述掩膜层201的材料为氧化硅、氮化硅、氮氧化硅或光刻胶等掩膜材料。
所述掩膜层201覆盖NMOS区域，暴露出PMOS区域的第一鳍部101，可以在第一鳍部101表面形成功函数调整层，而不会对第一鳍部101造成影响。
请参考图4，在第一鳍部101表面形成功函数调整层300。
所述功函数调整层300的材料为半导体材料，所述功函数调整层300的禁带宽度小于半导体衬底的禁带宽度，可以降低PMOS区域上待形成的鳍式场效应晶体管所需要的栅极功函数的数值。
本实施例中，所述功函数调整层300的材料为锗化硅，锗化硅的晶格常数大于硅，具有较高的空穴迁移率。所述功函数调整层300的空穴载流子迁移率大于半导体衬底100内的空穴载流子迁移率。本实施例中，形成所述功函数调整层300的方法为选择性外延工艺，仅在第一鳍部101表面形成所述功函数调整层300，具体的所述选择性外延工艺采用的温度是600℃～1100℃，压强为1托～500托，硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4或SiH2Cl2，还包括HCl气体以及H2，其中硅源气体、锗源气体、HCl气体的流量均为1sccm～1000sccm，氢气的流量是0.1slm～50slm。
所述功函数调整层300的厚度为2nm～5nm，其中，锗的含量为30%～70%。锗含量越多，禁带宽度越小。由于所述功函数调整层300的空穴载流子迁移率较高，使后续形成的P型鳍式场效应晶体管的空穴载流子都趋向于在所述功函数调整层300内移动，使所述功函数调整层300作为P型鳍式场效应晶体管的沟道层。通过调整所述功函数调整层300内的锗的含量，可以在一定范围内调节后续形成的P型鳍式场效应晶体管的栅极功函数。
所述功函数调整层300由于具有较小的禁带宽度，作为形成P型鳍式场效应晶体管的沟道层，可以降低P型鳍式场效应晶体管所需要的栅极功函数的数值，使后续形成的P型鳍式场效应晶体管的栅极功函数与N型鳍式场效应晶体管的栅极功函数相同，使P型鳍式场效应晶体管与N型鳍式场效应晶体管可以具有相同的栅极结构，从而可以同时形成P型鳍式场效应晶体管与N型鳍式场效应晶体管的栅极结构，减少工艺步骤，从而降低工艺难度和工艺成本。
请参考图5，去除所述掩膜层300（请参考图4）。
可以采用湿法刻蚀工艺，去除所述掩膜层300，暴露出NMOS区域的隔离层200以及第二鳍部102的表面。
请参考图6和图7，图6为图5沿割线AA’方向的侧视示意图；图7为图5沿割线BB’方向的侧视示意图。
请参考图8，在所述功函数调整层300表面和第二鳍部102表面形成牺牲氧化层301。
本实施例中，所述牺牲氧化层301的材料为氧化硅，厚度为2nm～4nm，采用热氧化工艺形成所述牺牲氧化层301。所述热氧化工艺在氧化气氛中进行，氧化温度为700℃～1100℃。所述热氧化工艺可以使功函数调整层300中的硅氧化形成氧化硅，而锗并不会被氧化，所以，在采用热氧化工艺形成所述牺牲氧化层301的过程中，会使得所述功函数调整层300内的锗含量升高，进一步提高所述功函数调整层300的空穴的迁移率，提高所述功函数调整层300对P型场效应晶体管的功函数的调整作用。
本实施例中，采用热氧化工艺形成的牺牲氧化层301仅位于功函数调整层300表面。
在本发明的其他实施例中，还可以采用原子层沉积工艺形成所述牺牲氧化层301。
请参考图9，在所述牺牲氧化层301表面形成横跨第一鳍部101的第一伪栅极401和横跨第二鳍部102的第二伪栅极402。图10为图9沿割线AA’方向的侧视示意图；图11为图9为割线BB’方向的侧视示意图。
本实施例中，所述第一伪栅极401和第二伪栅极402的材料为多晶硅。形成所述第一伪栅极401和第二伪栅极402的方法包括：在所述隔离层200表面、牺牲氧化层301表面形成伪栅极材料层；对所述伪栅极材料层进行图形化形成横跨第一鳍部101的第一伪栅极401、横跨第二鳍部102的第二伪栅极402。
所述第一伪栅极401和第二伪栅极402的位置和尺寸定义了后续形成的第一栅极结构和第二栅极结构的位置和尺寸。
所述第一伪栅极401和第二伪栅极402下方的牺牲氧化层301作为伪栅介质层，可以提高形成的所述第一伪栅极401和第二伪栅极402的质量，并且，在后续去除第一伪栅极401和第二伪栅极402的过程中可以保护功函数调整层300和第二鳍部102表面不受损伤。
请参考图12、图13和图14，在所述第一伪栅极401和第二伪栅极402表面形成侧墙500，在所述第一伪栅极两侧的第一鳍部101内形成第一源漏极501，在所述第二伪栅两侧的第二鳍部102内形成第二源漏极502。图13为图12沿割线AA’方向的侧视示意图，图14为图12沿割线BB’方向的侧视示意图。
形成所述第一源漏极501的方法包括：在NMOS区域上形成掩膜层保护NMOS区域，在第一伪栅极401两侧的第一鳍部101内形成第三凹槽，在所述第三凹槽内形成第一源漏极501，所述第一源漏极501可以采用外延工艺形成并且进行原位掺杂，使所述第一源漏极501内掺杂有P型杂质离子。本实施例中，所述第一源漏极501的材料为锗化硅，所述第一源漏极501可以对第一伪栅极401下方的第一鳍部101产生压应力作用，从而提高形成的P型鳍式场效应晶体管中空穴载流子的迁移率，提高所述P型鳍式场效应晶体管的性能。
形成所述第二源漏极502的方法包括：在PMOS区域上形成掩膜层保护PMOS区域，在第二伪栅极402两侧的第二鳍部102内形成第四凹槽，在所述第四凹槽内形成第二源漏极502，所述第二源漏极502可以采用外延工艺形成并且进行原位掺杂，使所述第二源漏极502内掺杂有N型杂质离子。本实施例中，所述第二源漏极502的材料为碳化硅，所述第二源漏极502可以对第二伪栅极402下方的第二鳍部102产生拉应力作用，从而可以提高形成的N型鳍式场效应晶体管中电子载流子的迁移率，提高所述N型鳍式场效应晶体管的性能。
本实施例中，所述第一源漏极501的表面高于第一伪栅极401的表面，第二源漏极502的表面高于第二伪栅极402的表面，从而可以提高后续在第一源漏极501和第二源漏极502上形成的金属插塞与晶体管的沟道区域之间的距离，从而减少金属插塞对晶体管的应力作用，避免对晶体管的性能造成影响。
请参考图15，在所述半导体衬底100上形成介质层600，所述介质层600的表面与第一伪栅极401（请参考图12）和第二伪栅极402（请参考图12）的表面齐平；去除所述第一伪栅极401、第二伪栅极402以及所述第一伪栅极401和第二伪栅极402下方的牺牲氧化层301，在PMOS区域上形成第一凹槽，在NMOS区域上形成第二凹槽；在所述第一凹槽内形成第一栅极结构，同时在第二凹槽内形成第二栅极结构。
采用湿法刻蚀工艺去除所述第一伪栅极401、第二伪栅极402以及牺牲氧化层301。所述第一凹槽暴露出功函数调整层300的表面，所述第二凹槽暴露出第二鳍部102的表面。
形成所述第一栅极结构和第二栅极结构的方法包括：在所述第一凹槽和第二凹槽内壁表面以及介质层300表面形成栅介质材料层；在所述栅介质材料层表面形成功函数材料层；在所述功函数材料层表面形成填充满第一凹槽和第二凹槽的栅极材料层；以所述介质层600表面作为停止层，平坦化所述栅极材料层、功函数材料层和栅介质材料层，在PMOS区域上形成第一栅极结构，在NMOS区域上形成第二栅极结构。所述第一栅极结构包括：位于功函数调整层300表面及第一凹槽内壁表面的第一栅介质层601a、位于所述第一栅介质层601a表面的第一功函数层602a、位于第一功函数层602a表面的第一栅极603a；所述第二栅极结构包括：位于第二鳍部102表面及第二凹槽内壁表面的第二栅介质层601b、位于所述第二栅介质层601b表面的第二功函数层602b、位于第二功函数层602b表面的第二栅极603b。
所述第一功函数层602a与第二功函数层602b的材料相同，所述第一功函数层602a与第二功函数层602b的功函数为4.4eV～4.6eV。本实施例中，所述第一功函数层602a与第二功函数层602b的材料为TiN。
在本发明的其他所述例中，在所述功函数调整层300与第一栅极结构之间、第二鳍部102与第二栅极结构之间还可以形成界面层，所述界面层的材料可以是氧化硅。所述界面层可以采用热氧化工艺形成，可以修复第一凹槽和第二凹槽内壁表面的缺陷，提高后续形成的第一栅极结构和第二栅极结构的质量。
所述第一栅介质层601a和第二栅介质层601b的材料相同，所述第一栅介质层601a和第二栅介质层601b的材料为高K介质材料，包括氧化铪、氧化铬或硅氧化铪等。
所述第一栅极603a和第二栅极603b的材料相同，所述第一栅极603a和第二栅极603b的材料为Ti、Ta、Al、TiN、TaN、W中的一种或几种。
由于所述P型鳍式场效应晶体管的第一鳍部101表面形成有功函数调整层300作为沟道层，所述功函数调整层300用于降低PMOS区域上待形成的P型鳍式场效应晶体管所需要的栅极功函数的数值，从而可以使第一栅极结构和第二栅极结构具有相同的功函数值，所以，可以同时形成所述第一栅极结构和第二栅极结构，与现有技术相比，可以降低形成鳍式场效应晶体管的栅极结构的工艺难度，减少工艺步骤。
在本发明的其他实施例中，后续还可以在所述第一源漏极501（请参考图13）、第一栅极603a、第二源漏极502（请参考图14）、第二栅极603b表面形成金属插塞。
在本发明的其他实施例中，可以在所述第一源漏极501和第二源漏极502表面形成金属硅化物层之后，再形成所述金属插塞。
本发明的实施例还提供一种采用上述方法形成的鳍式场效应晶体管。
请参考图15，为所述鳍式场效应晶体管的结构示意图。
所述鳍式场效应晶体管包括：半导体衬底100，所述半导体衬底100包括PMOS区域和NMOS区域；位于所述PMOS区域上的第一鳍部101，位于NMOS区域上的第二鳍部102；位于半导体衬底100表面的隔离层200，所述隔离层200的表面低于第一鳍部101和第二鳍部102的表面；位于第一鳍部101表面的功函数调整层300；位于功函数调整层300表面且横跨第一鳍部101的第一栅极结构、横跨第二鳍部102的第二栅极结构，所述第一栅极结构包括第一栅介质层601a、位于第一栅介质层601a表面的第一功函数层602a、位于第一功函数层602a表面的第一栅极603a，所述第二栅极结构包括第二栅介质层601b、位于第二栅介质层601b表面的第二功函数层602b、位于第二功函数层602b表面的第二栅极603，所述第一功函数层602a和第二功函数层602a的功函数相同；位于所述第一栅极结构两侧的第一鳍部101内的第一源漏极（图中未示出），位于所述第二栅极结构两侧的第二鳍部102内的第二源漏极（图中未示出）。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域；
在所述PMOS区域上形成第一鳍部，在NMOS区域上形成第二鳍部；
在半导体衬底表面形成隔离层，所述隔离层的表面低于第一鳍部和第二鳍部的表面；
在第一鳍部表面形成功函数调整层，所述功函数调整层用于降低PMOS区域上待形成的鳍式场效应晶体管所需要的栅极功函数的数值；
同时形成位于功函数调整层表面且横跨第一鳍部的第一栅极结构、横跨第二鳍部的第二栅极结构，所述第一栅极结构包括第一栅介质层、位于第一栅介质层表面的第一功函数层、位于第一功函数层表面的第一栅极，所述第二栅极结构包括第二栅介质层、位于第二栅介质层表面的第二功函数层、位于第二功函数层表面的第二栅极，所述第一功函数层和第二功函数层的功函数相同；
在所述第一栅极结构两侧的第一鳍部内形成第一源漏极，在所述第二栅极结构两侧的第二鳍部内形成第二源漏极。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述功函数调整层的材料为锗化硅。
3.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述功函数调整层中锗的含量为30%～70%。
4.根据权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，所述功函数调整层的厚度为2nm～5nm。
5.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述功函数调整层的工艺为选择性外延工艺。
6.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一栅极结构、第二栅极结构、第一源漏极和第二源漏极的形成方法包括：在所述功函数调整层和第二鳍部表面形成牺牲氧化层；形成位于所述牺牲氧化层表面的横跨第一鳍部的第一伪栅极和横跨第二鳍部的第二伪栅极；在所述第一伪栅极和第二伪栅极两侧形成侧墙；在所述第一伪栅极两侧的第一鳍部内形成第一源漏极，在所述第二伪栅极两侧的第二鳍部内形成第二源漏极；在所述半导体衬底上形成介质层，所述介质层的表面与第一伪栅极、第二伪栅极的表面齐平；去除所述第一伪栅极、第二伪栅极以及第一伪栅极与第二伪栅极下方的牺牲氧化层，在PMOS区域上形成第一凹槽，在NMOS区域上形成第二凹槽；在所述第一凹槽内形成第一栅极结构，同时在第二凹槽内形成第二栅极结构。
7.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述牺牲氧化层的材料为氧化硅，厚度为2nm～4nm。
8.根据权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，采用热氧化工艺形成所述牺牲氧化层。
9.根据权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，所述热氧化工艺在氧化气氛中进行，氧化温度为700℃～1100℃。
10.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一伪栅极和第二伪栅极的材料为多晶硅。
11.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一源漏极和第二源漏极的形成方法还包括：在第一伪栅极两侧的第一鳍部内形成第三凹槽；在第二伪栅极两侧的第二鳍部内形成第四凹槽；在所述第三凹槽内形成第一源漏极，在第四凹槽内形成第二源漏极。
12.根据权利要求11所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一源漏极的材料为P型掺杂的锗化硅，第二源漏极的材料为N型掺杂的碳化硅。
13.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述第一栅极结构和第二栅极结构的方法还包括：在所述第一凹槽和第二凹槽内壁表面以及介质层表面形成栅介质材料层；在所述栅介质材料层表面形成功函数材料层；在所述功函数材料层表面形成填充满第一凹槽和第二凹槽的栅极材料层；以所述介质层表面作为停止层，平坦化所述栅极材料层、功函数材料层和栅介质材料层，在PMOS区域上形成第一栅极结构，在NMOS区域上形成第二栅极结构。
14.根据权利要求13所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一功函数层和第二功函数层的功函数为4.4eV～4.6eV。
15.根据权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一功函数层和第二功函数层的材料为TiN。
16.根据权利要求13所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在所述阈值调整层与第一栅极结构之间形成界面层、第二鳍部与第二栅极结构之间形成界面层。
17.根据权利要求16所述的鳍式场效应晶体管的形成方法，其特征在于，所述界面层的材料为氧化硅。
18.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一栅介质层和第二栅介质层的材料相同，所述第一栅介质层和第二栅介质层的材料为高K介质材料。
19.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一栅极和第二栅极的材料相同，所述第一栅极和第二栅极的材料包括：Ti、Ta、Al、TiN、TaN、W中的一种或几种。
20.一种根据权利要求1至19任一项所述的鳍式场效应晶体管的形成方法所形成的鳍式场效应晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域；
位于所述PMOS区域上的第一鳍部，位于NMOS区域上的第二鳍部；
位于半导体衬底表面的隔离层，所述隔离层的表面低于第一鳍部和第二鳍部的表面；
位于第一鳍部表面的功函数调整层；
位于功函数调整层表面且横跨第一鳍部的第一栅极结构、横跨第二鳍部的第二栅极结构，所述第一栅极结构包括第一栅介质层、位于第一栅介质层表面的第一功函数层、位于第一功函数层表面的第一栅极，所述第二栅极结构包括第二栅介质层、位于第二栅介质层表面的第二功函数层、位于第二功函数层表面的第二栅极，所述第一功函数层和第二功函数层的功函数相同；
位于所述第一栅极结构两侧的第一鳍部内的第一源漏极，位于所述第二栅极结构两侧的第二鳍部内的第二源漏极。
CN201410076905.7A 2014-03-04 2014-03-04 鳍式场效应晶体管及其形成方法 Active CN104900590B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410076905.7A CN104900590B (zh) 2014-03-04 2014-03-04 鳍式场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410076905.7A CN104900590B (zh) 2014-03-04 2014-03-04 鳍式场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN104900590A true CN104900590A (zh) 2015-09-09
CN104900590B CN104900590B (zh) 2018-10-16

Family

ID=54033174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410076905.7A Active CN104900590B (zh) 2014-03-04 2014-03-04 鳍式场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN104900590B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558549A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106910713A (zh) * 2015-12-22 2017-06-30 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN112802898A (zh) * 2020-12-31 2021-05-14 泉芯集成电路制造(济南)有限公司 鳍式场效应管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814502A (zh) * 2009-01-26 2010-08-25 国际商业机器公司 具有双金属栅极的半导体器件以及制造方法
WO2011025804A1 (en) * 2009-08-31 2011-03-03 Globalfoundries Inc. Work function adjustment in high-k gates stacks including gate dielectrics of different thickness
CN103065963A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 鳍式晶体管及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814502A (zh) * 2009-01-26 2010-08-25 国际商业机器公司 具有双金属栅极的半导体器件以及制造方法
WO2011025804A1 (en) * 2009-08-31 2011-03-03 Globalfoundries Inc. Work function adjustment in high-k gates stacks including gate dielectrics of different thickness
CN103065963A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 鳍式晶体管及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558549A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106910713A (zh) * 2015-12-22 2017-06-30 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN112802898A (zh) * 2020-12-31 2021-05-14 泉芯集成电路制造(济南)有限公司 鳍式场效应管及其制作方法
CN112802898B (zh) * 2020-12-31 2023-05-23 泉芯集成电路制造(济南)有限公司 鳍式场效应管及其制作方法

Also Published As

Publication number Publication date
CN104900590B (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
US10622464B2 (en) Integrated circuit structure with substrate isolation and un-doped channel
US9978835B2 (en) Semiconductor device including nanowire transistor
US9978870B2 (en) FinFET with buried insulator layer and method for forming
US8609497B2 (en) Method of dual EPI process for semiconductor device
US8871584B2 (en) Replacement source/drain finFET fabrication
CN104979198B (zh) 鳍式场效应晶体管的形成方法
CN104821296A (zh) 半导体器件及其形成方法
TW201334184A (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
US9263578B2 (en) Semiconductor substructure having elevated strain material-sidewall interface and method of making the same
JP6173083B2 (ja) 電界効果半導体デバイスを製造する方法
CN103632973A (zh) 半导体器件及其制造方法
CN104795332A (zh) 鳍式场效应晶体管的形成方法
US9331159B1 (en) Fabricating transistor(s) with raised active regions having angled upper surfaces
CN107591438A (zh) 半导体器件及其形成方法
US9570588B2 (en) Methods of forming transistor structures including forming channel material after formation processes to prevent damage to the channel material
CN105226021A (zh) 半导体结构及其形成方法
CN104900590A (zh) 鳍式场效应晶体管及其形成方法
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
CN105826232A (zh) 半导体结构的形成方法
CN106206306A (zh) 鳍式场效应晶体管及其形成方法
CN104465377A (zh) Pmos晶体管及其形成方法
CN111383917B (zh) 半导体结构及其形成方法
CN107978527B (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant