JP2012033772A - 半導体装置およびこの半導体装置に用いられる半導体デバイス - Google Patents

半導体装置およびこの半導体装置に用いられる半導体デバイス Download PDF

Info

Publication number
JP2012033772A
JP2012033772A JP2010172951A JP2010172951A JP2012033772A JP 2012033772 A JP2012033772 A JP 2012033772A JP 2010172951 A JP2010172951 A JP 2010172951A JP 2010172951 A JP2010172951 A JP 2010172951A JP 2012033772 A JP2012033772 A JP 2012033772A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
semiconductor
layer
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010172951A
Other languages
English (en)
Inventor
Yoshiaki Honda
由明 本多
Yuichi Inaba
雄一 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2010172951A priority Critical patent/JP2012033772A/ja
Publication of JP2012033772A publication Critical patent/JP2012033772A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】オン抵抗を十分なレベルにまで低減させる。
【解決手段】半導体装置は、半導体デバイス1と、制御装置2とを備える。半導体デバイス1において、本体部3では、半導体層33と第2の半導体層34とが積層し、半導体層33と第2の半導体層34との間の界面の半導体層33側にチャネル領域36が形成される。ソース電極41およびドレイン電極42は、チャネル領域36に電気的に接続されるように本体部3の上に離隔して設けられている。ゲート電極43は、ソース電極41とドレイン電極42との間であって第2の半導体層34の上方に設けられている。制御装置2は、ゲート電極43へのゲート電圧を調節してチャネル領域36において電子91を移動させるとともに、チャネル領域36において電子91を移動させているときに、チャネル領域36のバンドギャップより大きいエネルギーの光を光源5が半導体層33に照射するように光源5を制御する。
【選択図】図1

Description

本発明は、2つの電極の間に流れる電流を制御するための半導体装置およびこの半導体装置に用いられる半導体デバイスに関する。
従来から、AlGaN/GaNヘテロ接合を用いたFETタイプのトランジスタが種々開発されている(例えば特許文献1参照)。特許文献1のトランジスタでは、アンドープAlGaN層とアンドープGaN層との間のヘテロ界面においてアンドープGaN層側に二次元電子ガスが発生し、二次元電子が発生した領域をチャネル領域とする。特許文献1のトランジスタは、所定値以上のゲート電圧をゲート電極に印加してチャネル領域に正孔を注入し、電子と正孔との移動度の差を利用して、チャネル領域に上記正孔と同量の電子を引き寄せることによって、ソース電極とドレイン電極との間に電流(ドレイン電流)が流れるようにすることができる。
国際公開第2007/007548号
しかしながら、従来のトランジスタは、上述のようにしてドレイン電流を流すことができるものの、オン抵抗を十分なレベルにまで低減させることはできなかった。特に大電力用の場合、オン抵抗による損失が大きくなるため、オン抵抗をさらに低減させたいという要望があった。
本発明は上記の点に鑑みて為され、本発明の目的は、オン抵抗を十分なレベルにまで低減させることができる半導体装置およびこの半導体装置に用いられる半導体デバイスを提供することにある。
本発明の半導体装置は、半導体層と前記半導体層の上に積層される他の層とを有し前記半導体層と前記他の層との間の界面の前記半導体層側にチャネル領域が形成される本体部と、前記チャネル領域に電気的に接続されるように前記本体部の上に離隔して設けられた第1の電極および第2の電極と、前記第1の電極と前記第2の電極との間であって前記他の層の上方に設けられた制御電極と、前記半導体層の上方に設けられた光源と、前記第1の電極と前記第2の電極との間に電圧が印加されているときに前記制御電極への印加電圧を調節して前記チャネル領域において伝導電荷を移動させるとともに、前記チャネル領域において前記伝導電荷を移動させているときに、前記チャネル領域のバンドギャップより大きいエネルギーの光を前記光源が前記半導体層に照射するように前記光源を制御する制御装置とを備えることを特徴とする。
この半導体装置において、前記制御装置は、前記光源が前記半導体層に照射する光の照射強度を調節して、前記チャネル領域を移動する前記伝導電荷の量を制御することが好ましい。
この半導体装置において、前記光源は、前記第1の電極と前記制御電極との間の領域および前記第2の電極と前記制御電極との間の領域の少なくとも一方の領域に、前記チャネル領域のバンドギャップより大きいエネルギーの光を照射することが好ましい。
この半導体装置において、前記他の層は前記半導体層とは異種の第2の半導体層であり、前記半導体層と前記第2の半導体層とはヘテロ接合し、前記伝導電荷は電子であることが好ましい。
この半導体装置において、前記第1の電極と前記第2の電極との間に前記制御電極を複数備えることが好ましい。
この半導体装置において、前記光源はLEDであることが好ましい。
この半導体装置において、前記半導体層および前記LEDは、ともにワイドバンドギャップの半導体材料で形成されていることが好ましい。
本発明の半導体デバイスは、上記何れかの半導体装置に用いられる半導体デバイスであって、半導体層と前記半導体層の上に積層される他の層とを有し前記半導体層と前記他の層との間の界面の前記半導体層側にチャネル領域が形成される本体部と、前記チャネル領域に電気的に接続されるように前記本体部の上に離隔して設けられた第1の電極および第2の電極と、前記第1の電極と前記第2の電極との間であって前記他の層の上方に設けられた制御電極と、前記半導体層の上方に設けられた光源と、前記光源に接続される光源用電極とを備えることを特徴とする。
本発明によれば、光を照射することによって半導体層に電子と正孔とのペアを生成させることができる。これにより、本発明では、光を照射しない場合に比べて、チャネル領域を移動する伝導電荷の量を増加させることができるので、チャネル領域を通って2つの電極の間を流れる電流を大きくすることができ、オン抵抗を十分なレベルにまで低減させることができる。
実施形態1に係る半導体装置の概略を示す概略図である。 同上に係る半導体装置において、(a)は光が照射されていないときのエネルギー図、(b)は光が照射されたときのエネルギー図である。 同上に係る半導体装置におけるゲート電圧、光照射強度、電流について、(a)は通常時の図、(b)は電流を大きくするときの図、(c)は電流をさらに大きくするときの図である。 実施形態2に係る半導体装置の概略を示す概略図である。 実施形態3に係る半導体装置の概略を示す概略図である。
以下の実施形態1〜3では、2つの電極の間に流れる電流を制御するための半導体装置およびこれに用いられる半導体デバイスについて説明する。
(実施形態1)
実施形態1に係る半導体装置は、図1に示すように、例えばスイッチ機能または電流増幅機能などを有する半導体デバイス1と、半導体デバイス1の動作を制御する制御装置2とを備えている。
半導体デバイス1は、チャネル領域36が形成された本体部3と、本体部3の上に離隔して設けられたソース電極41およびドレイン電極42と、ソース電極41とドレイン電極42との間であって第2の半導体層34の上方に設けられたゲート電極43と、光を放射する光源5とを備えている。
本体部3は、基板31と、基板31の上に設けられたバッファ層32と、バッファ層32の上に設けられた半導体層33と、半導体層33の上に設けられた第2の半導体層34と、第2の半導体層34の一部の上に設けられたコントロール層35とを備えている。
基板31は、例えば(0001)面を主面とするサファイア基板である。バッファ層32は、例えばAlNなどで形成された層であり、基板31の主面上に設けられている。
半導体層33および第2の半導体層34は、ガリウムナイトライド(GaN)系の材料で形成されている。本実施形態では、半導体層33にはアンドープGaN層(i−GaN層)が用いられ、第2の半導体層34にはアンドープAlGaN層(i−AlGaN層)が用いられている。GaNのバンドギャップは3.4eVであり、AlGaNのバンドギャップは約5eVである。上記より、第2の半導体層34は、半導体層33に比べて、バンドギャップが大きい。
また、半導体層33および第2の半導体層34は、ともにワイドバンドギャップの半導体材料(ワイドバンドギャップ半導体)で形成されている。本実施形態におけるワイドバンドギャップとは、Siのバンドギャップ(1.1eV)の2倍以上のバンドギャップ(2.2eV以上)をいう。これにより、半導体層33および第2の半導体層34にSiを用いた場合に比べて、半導体デバイス1を高耐圧(耐ドレイン電圧)のデバイスにすることができる。本実施形態において、ワイドバンドギャップ半導体とは、例えば周期律表第2周期の軽元素を構成要素とする半導体をいう。
半導体層33の膜厚は例えば1.5μm〜2.5μmであり、第2の半導体層34の膜厚は例えば25nmである。つまり、第2の半導体層34は、半導体層33に比べて非常に薄く形成され、光を透過させることができる。
半導体層33であるアンドープGaN層と第2の半導体層34であるアンドープAlGaN層とはヘテロ接合している。したがって、窒化物半導体の自発分極とピエゾ分極とによって、半導体層33と第2の半導体層34との間の界面の半導体層33側には、2次元電子ガス(2DEG:2 Dimension Electron Gas)が発生する。つまり、半導体層33と第2の半導体層34との間の界面の半導体層33側には、電子91が移動するチャネル領域36が形成される。電子91は本発明の伝導電荷に相当する。
コントロール層35は、p型AlGaN層であり、チャネル領域36のポテンシャルを持ち上げる。このため、ヘテロ接合界面のエネルギーは、フェルミ準位Eよりも高エネルギー側にある。これにより、半導体デバイス1は、ゲート電圧が0Vであるときに、チャネル領域36が空乏化するため、ノーマリオフ型の特性となる。
ソース電極41およびドレイン電極42は、チャネル領域36に電気的に接続されるように本体部3の上に離隔して設けられている。ソース電極41は本発明の第1の電極に相当し、ドレイン電極42は本発明の第2の電極に相当する。
ゲート電極43は、ソース電極41とドレイン電極42との間であって第2の半導体層34およびチャネル領域36の上方に設けられている。ゲート電極43は本発明の制御電極に相当する。
上記のような構成の半導体デバイス1(光源5を除く部分)は、横型のHEMT(High Electron Mobility Transistor)構造を有し、リードフレーム37に接合され、パッケージ8に収納されている。リードフレーム37の先端には端子部38が設けられている。端子部38には制御装置2が接続される。
制御装置2は、ソース電極41とドレイン電極42との間に電圧が印加されているときに、ゲート電極43へのゲート電圧(印加電圧)を調節して、チャネル領域36において電子91を移動させる。電子91の移動度は約1000cm/Vsであるのに対し、正孔92(図2参照)の移動度は10cm/Vs以下である。本実施形態のようにGaN(半導体層33)とAlGaN(第2の半導体層34)とのヘテロ接合の界面(チャネル領域)では、電子91の移動度は2000cm/Vs近くに上昇する。制御装置2がゲート電極43にゲート電圧を印加すると、電子91は高速にソース電極41からドレイン電極42に移動するが、正孔92の移動は遅い。このため、正孔92によってさらなる電子91が供給されることによって、電子濃度を高くすることができ、オン抵抗の改善に繋がる。本実施形態の半導体装置は、電子91と正孔92との移動度の差を利用している。
光源5は、フェイスアップ型のLED(Light Emitting Diode)である。光源5は、基板51と、基板51の上に設けられたバッファ層52と、バッファ層52の上に設けられたn型半導体層53と、n型半導体層53の上に設けられた発光層(活性層)54と、発光層54の上に設けられたp型半導体層55とを備えている。さらに、光源5は、p型半導体層55の上に設けられた透光性電極56と、透光性電極56の一部の上に設けられたp型電極57と、n型半導体層53の一部の上に設けられたn型電極58とを備えている。
本実施形態の光源5では、各半導体層(n型半導体層53、発光層54、p型半導体層55)の材料として、例えばシリコンカーバイト(SiC)を主成分とする材料などワイドバンドギャップ半導体が用いられている。SiCのバンドギャップは約3.3eVである。これにより、光源5の各半導体層にSiを用いた場合に比べて、光源5を高耐圧のデバイスにすることができる。
上記構成の光源5は、リードフレーム61に接合され、パッケージ8に収納されている。このとき、光源5は、ソース電極41とゲート電極43との間の領域およびドレイン電極42とゲート電極43との間の領域に光を照射するように、本体部3の上方に位置する。
リードフレーム61の先端には光源用端子部62が設けられている。光源用端子部62には制御装置2が接続される。これにより、光源5は、制御装置2によって点灯制御される。光源用端子部62は本発明の光源用電極に相当する。
制御装置2は、ゲート電極43へのゲート電圧を調節して電子91をチャネル領域36において移動させているときに、例えば紫外光など、チャネル領域36のバンドギャップより大きいエネルギーの光を光源5が半導体層33に照射するように光源5を制御する。
光源5は、制御装置2による制御に従って、ソース電極41とゲート電極43との間の領域およびドレイン電極42とゲート電極43との間の両方の領域に、チャネル領域36のバンドギャップより大きいエネルギーの光を照射する。本実施形態では、上述したように半導体層33がアンドープGaN層であり、半導体層33のバンドギャップが3.4eVであるため、光源5から放射される光は波長364nm以下の紫外光とする。つまり、波長364nm以下の紫外光を放射するように、光源5は、各層の材料が選択されている。なお、第2の半導体層34は上述したように薄く形成されているが、光源5から放射された光が第2の半導体層34で吸収されると、第2の半導体層34の吸収分だけ半導体層33に到達する光が小さくなる。したがって、光源5から放射された光が第2の半導体層34で吸収されることを防止するために、光源5は、半導体層33のバンドギャップより大きいエネルギーかつ第2の半導体層34のバンドギャップより小さいエネルギーの光を放射することが好ましい。
続いて、光源5から半導体層33に光を照射したときのチャネル領域36の電子濃度について図2を用いて説明する。図2の93は伝導帯、94は禁制帯、95は価電子帯を示し、Eはフェルミ準位を示す。図2(b)に示すように、光源5から半導体層33に光を照射したとき、半導体層33内で光が吸収され、電子91が励起して電子91と正孔92のペアが生成される。正孔92は移動度が遅いため、電子91のみが移動し、残った正孔92に相当する電子91が誘発される。これにより、光源5が半導体層33に光を照射したときは、光を照射していないとき(図2(a))に比べて、チャネル領域36の電子濃度が高くなる。
また、制御装置2は、光源5が半導体層33に照射する光の照射強度を調節して、チャネル領域36を移動する電子91の量を制御する。
制御装置2による照射強度の調節について図3を用いて説明する。まず、光源5が半導体層33に光を照射しない場合(図3(a))、時間t1で制御装置2がゲート電圧をオフ(OFF)からオン(ON)にすると、チャネル領域36を通ってドレイン電極42からソース電極41には電流値I1のドレイン電流が流れる。その後、時間t2で制御装置2がゲート電圧をオンからオフにすると、ドレイン電流は流れなくなる。
これに対して、図3(b)に示すように光源5が半導体層33に光を照射する場合、時間t11で制御装置2がゲート電圧をオフからオンにした後、時間t12において、光強度ON1の光を光源5が照射するように制御装置2が光源5を制御すると、ドレイン電極42からソース電極41には電流値I2(I2>I1)のドレイン電流が流れる。オフにする場合、まず、時間t13で制御装置2が光源5を制御して光の照射を停止させる。その後、時間t14で制御装置2はゲート電圧をオンからオフにする。
続いて、さらに光源5が光強度の高い光を半導体層33に照射する場合、図3(c)に示すように時間t21で制御装置2がゲート電圧をオフからオンにした後、時間t22において、光強度ON2の光を光源5が照射するように制御装置2が光源5を制御すると、ドレイン電極42からソース電極41には電流値I3(I3>I2)のドレイン電流が流れる。オフにする場合、まず、時間t23で制御装置2が光源5を制御して光の照射を停止させる。その後、時間t24で制御装置2はゲート電圧をオンからオフにする。
上記のようにして、光の照射強度を調節することによって、ドレイン電流の大きさを変えることができる。
なお、制御装置2は、光源5から光を放射させるタイミングを、ゲート電圧をオフからオンにするタイミングと同じにしてもよい。また、制御装置2は、光の放射を停止するタイミングを、ゲート電圧をオンからオフにするタイミングと同じにしてもよい。
以上、本実施形態の半導体装置によれば、2次元電子ガスが発生するチャネル領域36では、電子91の移動度が高くなる。また、本実施形態の半導体装置では、半導体層33がGaN層であり、第2の半導体層34がAlGaN層であるため、チャネル領域36の電子濃度が高い。その結果、本実施形態の半導体装置では、オン抵抗を小さくすることができる。
さらに、本実施形態の半導体装置によれば、チャネル領域36に電子91が流れているときに、チャネル領域36のバンドギャップより大きいエネルギーの光を光源5が半導体層33(チャネル領域36を含む)に照射することによって、半導体層33に電子91と正孔92とのペアを生成させることができる。これにより、本実施形態の半導体装置では、光を照射しない場合に比べて、チャネル領域36を移動する電子91の量を増加させることができるので、チャネル領域36を通ってドレイン電極42からソース電極41に流れる電流を大きくすることができ、オン抵抗をさらに低減させることができる。その結果、オン抵抗を十分なレベルに低減させることができる。
また、本実施形態の半導体装置によれば、光の照射強度を変更することによって、チャネル領域36を通ってドレイン電極42からソース電極41に流れる電流を変更することができる。例えば、光の照射強度を上げることによって、チャネル領域36を通ってドレイン電極42からソース電極41に流れる電流を大きくすることができる。
さらに、本実施形態の半導体装置によれば、ソース電極41とゲート電極43との間の領域およびドレイン電極42とゲート電極43との間の領域、つまり電極(ソース電極41、ドレイン電極42、ゲート電極43)のない領域に、チャネル領域のバンドギャップより大きいエネルギーの光を照射することによって、半導体層33を直接励起することができる。その結果、本実施形態の半導体装置では、高効率で、チャネル領域36を通ってドレイン電極42からソース電極41に流れる電流の大容量化およびオン抵抗の低減を実現することができる。
また、本実施形態の半導体装置によれば、半導体デバイス1が横型のHEMT構造であるため、伝導電荷である電子91の移動度を上げることができる。本実施形態の半導体装置では、電子91と正孔92の移動度差を利用して、チャネル領域36を通ってドレイン電極42からソース電極41に流れる電流の大容量化およびオン抵抗の低減をさらに図ることができる。
さらに、本実施形態の半導体装置によれば、光源5としてLEDを用いることによって、光源5を小型にすることができるので、半導体デバイス1(本体部3、ソース電極41、ドレイン電極42、ゲート電極43)および光源5を同一のパッケージ8内に収納することができる。その結果、本体部3と光源5との間の位置合わせのばらつきを低減させたり、ノイズおよび汚れに強く、信頼性を高めたりすることができる。
また、本実施形態の半導体装置によれば、本体部3および光源5の各半導体層がワイドバンドギャップの半導体材料(ワイドバンドギャップ半導体)で形成されていることによって、オン抵抗が比較的低くかつ大電流にも対応可能であって高耐圧の半導体装置(パワーデバイス)を実現することができる。
(実施形態2)
実施形態2に係る半導体装置は、ソース電極同士が接続された2つのスイッチに等価な双方向スイッチである点で、実施形態1に係る半導体装置と相違する。以下、本実施形態の半導体装置について図4を用いて説明する。なお、実施形態1の半導体装置と同様の構成要素については、同一の符号を付して説明を省略する。
本実施形態の半導体デバイス1は、ソース電極41およびドレイン電極42に代えて、図4に示すように2つのドレイン電極44,45を離隔して備えている。さらに、本実施形態の半導体デバイス1は、ドレイン電極44とドレイン電極45との間に、複数(図示例では2個)のゲート電極46,47を備えている。各ゲート電極46,47については、実施形態1と同様に、ゲート電極46,47と第2の半導体層34との間にコントロール層35が設けられている。本実施形態のドレイン電極44は本発明の第1の電極に相当し、本実施形態のドレイン電極45は本発明の第2の電極に相当する。本実施形態の各ゲート電極46,47はそれぞれ本発明の制御電極に相当する。
次に、本実施形態の半導体装置の動作について説明する。まず、ゲート電極46およびゲート電極47の電圧がノード48に対して0Vである場合、ドレイン電極44とドレイン電極45との間に電流は流れない。
一方、ゲート電極46およびゲート電極47の各電圧をノード48の電位を基準として閾値電圧よりも高くした場合、ドレイン電極44とドレイン電極45との間には双方向に電流が流れる。
上記のようにドレイン電極44とドレイン電極45との間に双方向に電流が流れているときに、制御装置2が光源5を制御して光源5が半導体層33に光を照射すると、半導体層33内では、光が吸収され、電子91が励起して電子91と正孔92のペアが生成される。正孔92は移動度が遅いため、電子91のみが移動し、残った正孔92に相当する電子91が誘発される。これにより、実施形態2の半導体装置においても、光源5が半導体層33に光を照射したときは、光を照射していないときに比べて、チャネル領域36の電子濃度が高くなる。
以上、本実施形態の半導体装置によれば、複数のゲート電極46,47を備えて交流対応の双方向スイッチとして用いた場合であっても、チャネル領域36を通って2つのドレイン電極44,45間に流れる電流を大きくすることができ、オン抵抗を十分なレベルに低減させることができる。
なお、実施形態1,2の変形例として、第2の半導体層34は、n型のAlGaN層であってもよいし、AlN/AlGaNまたはAlN/GaNを主成分とする多層膜構造であってもよい。本変形例の場合、半導体層33はアンドープGaN層のままである。
また、実施形態1,2の他の変形例として、半導体層33は、アンドープGaN層ではなく、アンドープGaAs層であり、第2の半導体層34は、アンドープAlGaN層ではなく、アンドープAlGaAs層であってもよい。
さらに、半導体層33および第2の半導体層34は、SiCを主成分とする薄膜層であってもよい。
また、半導体層33および第2の半導体層34(第2の半導体層34/半導体層33)は、例えばn型のAlGaAs(n−AlGaAs)/GaAs、n型のAlGaAs/InGaAs、n−InGaP/GaAs、AlGaN/InGaN、Si/SiGeなどであってもよい。
また、実施形態1,2の半導体デバイス1はノーマリオフ型の特性を有しているが、実施形態1,2の変形例として、半導体デバイス1はノーマリオン型の特性を有していてもよい。本変形例の場合、半導体デバイス1はコントロール層35を省略すればよい。
さらに、実施形態1,2の変形例として、光源5は、ソース電極41とゲート電極43との間の領域およびドレイン電極42とゲート電極43との間の領域の何れか一方の領域のみに、チャネル領域36のバンドギャップより大きいエネルギーの光を照射するようにしてもよい。
(実施形態3)
実施形態3に係る半導体装置は、半導体デバイス1がMOSFET(Metal-Oxide-SemiconductorField-Effect Transistor)である点で、実施形態1に係る半導体装置と相違する。以下、本実施形態の半導体装置について図5を用いて説明する。なお、実施形態1の半導体装置と同様の構成要素については、同一の符号を付して説明を省略する。
本実施形態の半導体デバイス1は、本体部3に代えて、図5に示すように本体部7を備えている。
本体部7は、半導体基板71と、半導体基板71の一部の上に設けられた酸化物層72と、酸化物層72の上に設けられた金属層73とを備えている。
半導体基板71は、例えばp型のシリコン基板などである。半導体基板71には、高純度の不純物がイオン注入されてn型の半導体になったソース領域74およびドレイン領域75が形成される。酸化物層72は、例えば二酸化ケイ素(SiO)などである。金属層73は、光を透過する電極(透明電極または光の透過が可能な極薄電極)であり、例えば多結晶シリコンまたはアルミニウムなどである。半導体基板71は本発明の半導体層に相当し、酸化物層72は本発明の他の層に相当する。
本実施形態のソース電極41はソース領域74の上に設けられ、本実施形態のドレイン電極42はドレイン領域75の上に設けられている。本実施形態のゲート電極43は、金属層73の上に設けられている。
本実施形態の半導体装置は、制御装置2がゲート電極43に正電圧を印加した場合、半導体基板71のソース領域74とドレイン領域75との間にn型領域つまりチャネル領域76が形成される。これにより、チャネル領域76を電子91が移動し、ドレイン電極42からソース電極41に電流が流れる。
上記のようにドレイン電極42からソース電極41に電流が流れているときに、制御装置2が光源5を制御して光源5が半導体基板71(チャネル領域76を含む)に光を照射すると、半導体基板71内では、光が吸収され、電子91が励起して電子91と正孔92のペアが生成される。正孔92は移動度が遅いため、電子91のみが移動し、残った正孔92に相当する電子91が誘発される。これにより、実施形態3の半導体装置においても、光源5が半導体基板71に光を照射したときは、光を照射していないときに比べて、チャネル領域76の電子濃度が高くなる。
以上、本実施形態の半導体装置によれば、半導体デバイス1がMOSFETであっても、チャネル領域76に電子91が流れているときに、チャネル領域76のバンドギャップより大きいエネルギーの光を光源5が半導体基板71に照射することによって、半導体基板71に電子91と正孔92とのペアを生成させることができる。これにより、本実施形態の半導体装置では、光を照射しない場合に比べて、チャネル領域76を移動する電子91の量を増加させることができるので、チャネル領域76を通ってドレイン電極42からソース電極41に流れる電流を大きくすることができ、オン抵抗を十分なレベルに低減させることができる。
なお、本実施形態の変形例として、半導体基板71は、シリコンではなく、ワイドバンドギャップ半導体であるシリコンカーバイト(SiC)であってもよい。本変形例の場合、半導体基板71がワイドバンドギャップ半導体であることによって、オン抵抗が比較的低くかつ大電流にも対応可能であって高耐圧のMOSFETを実現することができる。
以上、種々の実施形態および変形例について説明したが、本発明は、これらの実施形態および変形例の具体的内容には限定されない。本発明は、横型の構造(素子)であって、他の層と積層する半導体層に光を照射したときに、この半導体層で電子91と正孔92とのペアが生成される構成であれば、適用することができる。
1 半導体デバイス
2 制御装置
3 本体部
33 半導体層
34 第2の半導体層(他の層)
36 チャネル領域
41 ソース電極(第1の電極)
42 ドレイン電極(第2の電極)
43,46,47 ゲート電極(制御電極)
44 ドレイン電極(第1の電極)
45 ドレイン電極(第2の電極)
5 光源
62 光源用端子部(光源用電極)
7 本体部
71 半導体基板(半導体層)
72 酸化物層(他の層)
76 チャネル領域
91 電子

Claims (8)

  1. 半導体層と前記半導体層の上に積層される他の層とを有し前記半導体層と前記他の層との間の界面の前記半導体層側にチャネル領域が形成される本体部と、
    前記チャネル領域に電気的に接続されるように前記本体部の上に離隔して設けられた第1の電極および第2の電極と、
    前記第1の電極と前記第2の電極との間であって前記他の層の上方に設けられた制御電極と、
    前記半導体層の上方に設けられた光源と、
    前記第1の電極と前記第2の電極との間に電圧が印加されているときに前記制御電極への印加電圧を調節して前記チャネル領域において伝導電荷を移動させるとともに、前記チャネル領域において前記伝導電荷を移動させているときに、前記チャネル領域のバンドギャップより大きいエネルギーの光を前記光源が前記半導体層に照射するように前記光源を制御する制御装置と
    を備えることを特徴とする半導体装置。
  2. 前記制御装置は、前記光源が前記半導体層に照射する光の照射強度を調節して、前記チャネル領域を移動する前記伝導電荷の量を制御することを特徴とする請求項1記載の半導体装置。
  3. 前記光源は、前記第1の電極と前記制御電極との間の領域および前記第2の電極と前記制御電極との間の領域の少なくとも一方の領域に、前記チャネル領域のバンドギャップより大きいエネルギーの光を照射することを特徴とする請求項1または2記載の半導体装置。
  4. 前記他の層は前記半導体層とは異種の第2の半導体層であり、
    前記半導体層と前記第2の半導体層とはヘテロ接合し、
    前記伝導電荷は電子である
    ことを特徴とする請求項1〜3の何れか1項に記載の半導体装置。
  5. 前記第1の電極と前記第2の電極との間に前記制御電極を複数備えることを特徴とする請求項1〜4の何れか1項に記載の半導体装置。
  6. 前記光源はLEDであることを特徴とする請求項1〜5の何れか1項に記載の半導体装置。
  7. 前記半導体層および前記LEDは、ともにワイドバンドギャップの半導体材料で形成されていることを特徴とする請求項6記載の半導体装置。
  8. 請求項1〜7の何れか1項に記載の半導体装置に用いられる半導体デバイスであって、
    半導体層と前記半導体層の上に積層される他の層とを有し前記半導体層と前記他の層との間の界面の前記半導体層側にチャネル領域が形成される本体部と、
    前記チャネル領域に電気的に接続されるように前記本体部の上に離隔して設けられた第1の電極および第2の電極と、
    前記第1の電極と前記第2の電極との間であって前記他の層の上方に設けられた制御電極と、
    前記半導体層の上方に設けられた光源と、
    前記光源に接続される光源用電極と
    を備えることを特徴とする半導体デバイス。
JP2010172951A 2010-07-30 2010-07-30 半導体装置およびこの半導体装置に用いられる半導体デバイス Pending JP2012033772A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010172951A JP2012033772A (ja) 2010-07-30 2010-07-30 半導体装置およびこの半導体装置に用いられる半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010172951A JP2012033772A (ja) 2010-07-30 2010-07-30 半導体装置およびこの半導体装置に用いられる半導体デバイス

Publications (1)

Publication Number Publication Date
JP2012033772A true JP2012033772A (ja) 2012-02-16

Family

ID=45846810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010172951A Pending JP2012033772A (ja) 2010-07-30 2010-07-30 半導体装置およびこの半導体装置に用いられる半導体デバイス

Country Status (1)

Country Link
JP (1) JP2012033772A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206832A (ja) * 2017-05-31 2018-12-27 日亜化学工業株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04113636A (ja) * 1990-09-03 1992-04-15 Fujitsu Ltd 半導体装置
JPH11297983A (ja) * 1998-04-10 1999-10-29 Denso Corp 光応答型高電子移動度トランジスタ
JP2003086784A (ja) * 2001-09-13 2003-03-20 Furukawa Electric Co Ltd:The GaN系半導体装置
JP2006286746A (ja) * 2005-03-31 2006-10-19 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2008047767A (ja) * 2006-08-18 2008-02-28 Furukawa Electric Co Ltd:The Iii族窒化物半導体装置
JP2008198731A (ja) * 2007-02-09 2008-08-28 Toshiba Corp 半導体装置
JPWO2008062800A1 (ja) * 2006-11-20 2010-03-04 パナソニック株式会社 半導体装置及びその駆動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04113636A (ja) * 1990-09-03 1992-04-15 Fujitsu Ltd 半導体装置
JPH11297983A (ja) * 1998-04-10 1999-10-29 Denso Corp 光応答型高電子移動度トランジスタ
JP2003086784A (ja) * 2001-09-13 2003-03-20 Furukawa Electric Co Ltd:The GaN系半導体装置
JP2006286746A (ja) * 2005-03-31 2006-10-19 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2008047767A (ja) * 2006-08-18 2008-02-28 Furukawa Electric Co Ltd:The Iii族窒化物半導体装置
JPWO2008062800A1 (ja) * 2006-11-20 2010-03-04 パナソニック株式会社 半導体装置及びその駆動方法
JP2008198731A (ja) * 2007-02-09 2008-08-28 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206832A (ja) * 2017-05-31 2018-12-27 日亜化学工業株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP4761319B2 (ja) 窒化物半導体装置とそれを含む電力変換装置
TWI427787B (zh) 常態關閉的氮化鎵場效電晶體
JP5765147B2 (ja) 半導体装置
JP6189235B2 (ja) 半導体装置
US8860090B2 (en) Nitride semiconductor device
JP6229172B2 (ja) 半導体装置
US9680053B2 (en) Nitride semiconductor device
JP5853188B2 (ja) スイッチ装置
US20150263155A1 (en) Semiconductor device
US20130062666A1 (en) Compound semiconductor device and method for manufacturing the same
JP2010067816A (ja) 半導体装置
JP5526174B2 (ja) ターンオン防止付き複合半導体デバイス
US9647102B2 (en) Field effect transistor
WO2012120934A1 (ja) ノーマリオフ型ヘテロ接合電界効果トランジスタ
US20140117375A1 (en) Semiconductor device and method for manufacturing the same
JP2015122544A (ja) スイッチ装置
US20150263103A1 (en) Semiconductor device
JP5853187B2 (ja) スイッチ装置
US8896369B2 (en) Switching device
JP2012033772A (ja) 半導体装置およびこの半導体装置に用いられる半導体デバイス
JP2013041976A (ja) 窒化物系半導体装置
JP2012033773A (ja) 半導体素子および半導体デバイス
JP2018196026A (ja) ゲート駆動装置
JP2010073744A (ja) トランジスタ及びその駆動方法、双方向スイッチ及びその駆動方法
JP6589432B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150512